183 KB - Fujitsu

富士通セミコンダクター
ファクトシート
NP501-00007-4v0-J
FRAM
MB85RS256A
MB85RS256Aは、不揮発性メモリセルを形成する強誘電体プロセスとCMOSプロセスを用いたシリアルインタフェース(SPI)
の容量256KビットのFRAMです。
不揮発性メモリでありながら高速書込みが可能なため、ログ管理やレジュームデータの格納などに最適です。
■特長
:32,768 ワード × 8 ビット
 ビット構成
 シリアルペリフェラルインタフェース :SPI(Serial Peripheral Interface)





動作周波数
書込み / 読出し耐性
データ保持特性
動作電源電圧
低消費電力
 動作周囲温度
 パッケージ
SPI モード 0 (0,0) とモード 3 (1,1) に対応
:25MHz(Max)
:1012 回 / バイト
:10 年 (+55°C ), 55 年 (+35 °C )
:3.0V~3.6V
:動作電源電流 5mA ([email protected])
スタンバイ電流 9μA (Typ)
:-40℃~+85℃
:プラスチック・SOP, 8 ピン(FPT-8P-M02)
本製品は RoHS 指令に適合しています。
■オーダ型格
型格
パッケージ
出荷形態
MB85RS256APNF-G-JNE1
プラスチック・SOP,8 ピン
(FPT-8P-M02)
3.90mm×5.05mm,1.27mm ピッチ
チューブ
MB85RS256APNF-G-JNERE1
プラスチック・SOP,8 ピン
(FPT-8P-M02)
3.90mm×5.05mm,1.27mm ピッチ
エンボステーピング
■パッケージ参考例
プラスチック・SOP, 8 ピン
(FPT-8P-M02)
2013 年 6 月
1/2
Copyright©2011-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
MB85RS256A
■端子配列図
端子番号
(TOP VIEW)
CS
1
8
端子記号
機能説明
チップセレクト端子
VDD
1
/CS
チップを選択状態にするための入力端子です。/CS が"H"レベルのとき、チップは非選択(ス
タンバイ)状態となり、SO は High-Z になります。このとき、他の端子の入力は無視され
ます。/CS が"L"レベルのとき、チップは選択(アクティブ)状態となります。オペコード入
力前に/CS を立ち下げる必要があります。
SO
2
7
HOLD
WP
3
6
SCK
3
/WP
ステータスレジスタへの書込みを制御する端子です。/WP と WPEN とが関連して、ステ
ータスレジスタの書込みをプロテクトします。
GND
4
5
SI
7
/HOLD
チップを非選択状態にせずにシリアル入出力を休止するときに使用します。/HOLD が"L"
レベルのとき、ホールド動作となり、SO は High-Z に、SCK、SI は don't care になります。
ホールド動作中は/CS を"L"レベルに保たなければなりません。
6
SCK
シリアルデータの入出力のためのクロック入力端子です。SI は SCK の立上りエッジに同
期して取り込まれ、SO は SCK の立下りエッジに同期して出力されます。
5
SI
2
SO
8
VDD
電源電圧端子
4
GND
グランド端子
ライトプロテクト端子
ホールド端子
シリアルクロック端子
シリアルデータ入力端子
シリアルデータの入力端子です。オペコード、アドレス、書込みデータを入力します。
シリアルデータ出力端子
シリアルデータの出力端子です。FRAM メモリセルアレイの読出しデータ、ステータスレ
ジスタのデータが出力されます。スタンバイ時は High-Z です。
■ブロック図
SI
FRAM
32,768
8
CS
FRAM
SCK
HOLD
/
/
WP
SO
NP501-00007-4v0-J
2013 年 6 月
2/2
Copyright©2011-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved