[AK4432] AK4432 108dB 192kHz 32bit 2-Channel Audio DAC 1. 概 要 AK4432はディジタルオーディオ機器に対応した32ビットDACです。内部回路は新開発の32bit Digital Filter を採用し、低群遅延、高音質を実現しています。内蔵のポストフィルタには新規スイッチトキャ パシタフィルタ(SCF)を採用し、クロックジッタによる精度の劣化を改善します。サンプリングレートは 192kHzまで対応しており、DVD-Audio,カーオーディオサラウンドシステム等のシステムに最適です。AK4432 は超小型16pin TSSOPパッケージに実装され、基板スペースを削減します。 2. 特 長 1. 2ch 32bit DAC - 128倍オーバサンプリング - 32ビット高音質低群遅延ディジタルフィルタ - シングルエンド出力、スムージングフィルタ内蔵 - THD+N: 91dB - DR, S/N: 108dB - チャネル独立ディジタルボリューム内蔵 (12dB～-115dB, 0.5dB Step, Mute) - ソフトミュート - ディエンファシス内蔵 (32kHz, 44.1kHz, 48kHz対応) - I/Fフォーマット: 前詰め, 後詰め, I2S, TDM - ゼロ検出機能 2. サンプリング周波数 - Normal Speed Mode: 8kHz to 48kHz - Double Speed Mode: 64kHz to 96kHz - Quad Speed Mode: 128kHz to 192kHz 3. マスタクロック 256fs, 384fs, 512fs or 768fs (Normal Speed Mode: fs=8kHz 48kHz) 256fs or 384fs (Double Speed Mode: fs=48kHz 96kHz) 128fs or 192fs (Quad Speed Mode: fs=96kHz 192kHz) 4. Pインタフェース: 3線シリアル(7MHz max)/ I2Cバス (400kHzモード, 1MHz モード) 5. 電源電圧 - アナログ電源: AVDD = 3.0 3.6V - 入出力バッファ電源: LVDD = 3.0 3.6V - ディジタル電源用LDO内蔵 6. 消費電流: 7.8mA (fs=48kHz) 7. Ta = - 40 105℃ 8. パッケージ: 16-pin TSSOP (0.65mm pitch) 015002029-J-00 2015/02 -1- [AK4432] 3. 目次 概 要 ...................................................................................................................................... 1 特 長 ...................................................................................................................................... 1 目次 .......................................................................................................................................... 2 ブロック図と機能説明 .............................................................................................................. 3 ■ ブロック図 ......................................................................................................................................... 3 ■ AK4436/38、AK4452/54/56/58との相違点........................................................................................ 4 5. ピン配置と機能説明 ................................................................................................................. 5 ■ オーダリングガイド ........................................................................................................................... 5 ■ ピン配置 ............................................................................................................................................. 5 ■ ピン機能 ............................................................................................................................................. 6 ■ 使用しないピンの処理について......................................................................................................... 6 6. 絶対最大定格 ............................................................................................................................ 7 7. 推奨動作条件 ............................................................................................................................ 7 8. アナログ特性 ............................................................................................................................ 8 9. フィルタ特性(fs=48kHz) ........................................................................................................... 9 ■ Sharp Roll-Off Filter (DASD bit = “0”, DASL bit = “0”) ....................................................................... 9 ■ Slow Roll-Off Filter (DASD bit = “0”, DASL bit = “1”) ...................................................................... 10 ■ Short Delay Sharp Roll-Off Filter (DASD bit = “1”, DASL bit = “0”) ................................................. 11 ■ Short Delay Slow Roll-Off Filter (DASD bit = “1”, DASL bit = “1”) ................................................... 12 10. DC特性................................................................................................................................ 13 11. スイッチング特性................................................................................................................ 14 ■ タイミング波形 ................................................................................................................................ 17 12. 動作説明.............................................................................................................................. 21 ■ システムクロック ............................................................................................................................ 21 ■ オーディオインタフェースフォーマット ........................................................................................ 23 ■ ディジタルボリューム機能 .............................................................................................................. 30 ■ ソフトミュート機能 ......................................................................................................................... 31 ■ エラー検出 ....................................................................................................................................... 32 ■ システムリセット ............................................................................................................................ 32 ■ パワーダウン機能 ............................................................................................................................ 33 ■ パワーオフ、リセット機能 .............................................................................................................. 34 ■ クロック同期化機能 ......................................................................................................................... 35 ■ パラレルモード ................................................................................................................................ 36 (1) オーディオインターフェース ......................................................................................................... 36 (2)ソフトミュート ................................................................................................................................ 36 (3) システムクロック............................................................................................................................ 36 ■ シリアルコントロールインタフェース............................................................................................ 37 ■ レジスタマップ ................................................................................................................................ 43 ■ 詳細説明 ........................................................................................................................................... 44 13. 外部接続回路例 ................................................................................................................... 46 14. パッケージ .......................................................................................................................... 48 ■ 外形寸法図 ....................................................................................................................................... 48 ■ 材質・メッキ仕様 ............................................................................................................................ 48 ■ マーキング ....................................................................................................................................... 49 15. 改訂履歴.............................................................................................................................. 49 重要な注意事項 ............................................................................................................................. 50 1. 2. 3. 4. 015002029-J-00 2015/02 -2- [AK4432] 4. ブロック図と機能説明 ■ ブロック図 Audio I/F AOUTL AOUTR SMF SMF SCF SCF PDN DAC MCLK MCLK DAC LRCK BICK LRCK BICK SDIN SDTI VSS AVDD uP I/F (I2C/SPI) SMUTE/CSN/I2CFIL ACKS/CCLK/SCL VCOM DIF/CDTI/SDA LDO LVDD P/S LDOO Figure 1. ブロック図 015002029-J-00 2015/02 -3- [AK4432] ■ AK4436/38、AK4452/54/56/58との相違点 Channel fs S/(N+D) DR AVDD (Analog Supply) TVDD or LVDD (I/O Buffer) Digital Filter SA(Sharp) GD(Sharp) GD (SD Slow) Super Slow Roll-off OSR Doubler (Over Sampling) Zero Detection Digital Volume ATT Speed (*Default) LR Ch Output Select Reset Function (MCLK detect) Clock Synchronization Package AK4432 2ch 8k to 192kHz 91dB 108dB 3.0 to 3.6V 3.0 to 3.6V 69.9dB 26.4/fs 5.2/fs No No (128x) No +12 to -115.0dB 1020/fs (*) 4080 No AK4436 / 38 6ch / 8ch 8k to 768kHz 91dB 108dB 3.0 to 3.6V 1.7 to 3.6V 80dB 26.8/fs 4.8/fs Yes Yes (256x) Yes +0 to -127.0dB 4080/fs (*) 2040、510、255 Yes AK4452 / 54 / 56 / 58 2ch / 4ch / 6ch / 8ch 8k to 768kHz 107dB 115dB 3.0 to 5.5V 1.7 to 3.6V 80dB 26.8/fs 4.8/fs Yes Yes (256x) Yes +0 to -127.0dB 4080/fs (*) 2040、510、255 Yes No Yes Yes Yes (Note) Yes 16-pin TSSOP 32-pin QFN Yes AK4452/54: 32-pin QFN AK4456/58: 48-pin QFN Note. オーディオインタフェースフォーマットは前詰め、32-bit I2S 互換に制限されます。後詰めフォー マットは使用できません。 015002029-J-00 2015/02 -4- [AK4432] 5. ピン配置と機能説明 ■ オーダリングガイド -40 +105C 評価ボード AK4432VT AKD4432 16-pin TSSOP (0.65mm pitch) ■ ピン配置 MCLK 1 16 LDOO BICK 2 15 LVDD SDTI 3 14 AVDD LRCK 4 13 VSS PDN 5 12 VCOM SMUTE/CSN/I2CFIL 6 11 AOUTL ACKS/CCLK/SCL 7 10 AOUTR DIF/CDTI/SDA 8 9 P/S AK4432 Top View Figure 2. ピン配置 015002029-J-00 2015/02 -5- [AK4432] ■ ピン機能 No. Function Master Clock Input Pin Audio Serial Data Clock Pin Audio Serial Data Input Input Channel Clock Pin Power-Down & Reset Pin 5 PDN I When “L”, the AK4432 is powered-down and the control registers are reset to default state. Soft Mute Pin in Parallel control mode. SMUTE I When this pin is changed to “H”, soft mute cycle is initiated. When returning “L”, the output mute releases. 6 CSN I Chip Select Pin in 3-wire serial control mode I2C Interface Mode Select Pin I2CFIL I “L”: Fast Mode (400kHz), “H”: Fast Mode Plus (1MHz). Do not change this pin during PDN pin = “H”. Auto Setting Mode in Parallel control mode ACKS I “L”: Manual Setting Mode, “H”: Auto Setting Mode 7 CCLK I Control Data Clock Pin in 3-wire serial control mode SCL I Control Data Clock Pin in I2C Bus serial control mode Audio Data Format Select in Parallel control mode. DIF I “L”：32bit MSB, “H”：32bit I2S 8 CDTI I Control Data Input Pin in 3-wire serial control mode SDA Control Data Input Pin in I2C Bus serial control mode I/O P Parallel/Serial Mode Select Pin 9 P/S I “L”: Serial Mode, “H”: Parallel Mode Do not change this pin during PDN pin = “H”. 10 AOUTR O Hi-z Rch Analog Output Pin 11 AOUTL O Hi-z Lch Analog Output Pin Common Voltage Output Pin, AVDDx1/2 500ohm 12 VCOM O Large external capacitor around 2.2µF is used to reduce Pull-down power-supply noise. 13 VSS Ground Pin 14 AVDD Analog Power Supply Pin, 3.0V3.6V 15 LVDD LDO Power Supply / Digital I/F Power Supply Pin, 3.0V3.6V 580ohm LDO Output Pin 16 LDOO O Pull-down This pin should be connected to ground with 1.0µF. Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。 1 2 3 4 Pin Name MCLK BICK SDTI LRCK I/O I I I I PD状態 - ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 Classification Analog Pin Name AOUTL, AOUTR Setting Open 015002029-J-00 2015/02 -6- [AK4432] 6. 絶対最大定格 (VSS =0V; Note 2) Parameter Symbol Min. Max. Power Supply AVDD -0.3 4.3 Power Supply LVDD -0.3 4.3 Input Current (any pins except for supplies) IIN 10 Input Voltage (Note 3) VIN -0.3 (LVDD+0.3) or 4.3 Ambient Temperature (power applied) Ta -40 105 Storage Temperature Tstg -65 150 Note 2. 電圧はグランドに対する値です。VSSはアナロググラウンドに接続して下さい。 Note 3. ディジタル入力電圧のmax値は、(LVDD+0.3)Vまたは4.3Vのどちらか低い方です Unit V V mA V C C 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また通常の動作は保証されません。 7. 推奨動作条件 (VSS=0V; Note 2) Parameter Symbol Min. Typ. Max. Unit Power Analog AVDD 3.0 3.3 3.6 V Supplies LDO, Digital (I/F) LVDD 3.0 3.3 3.6 V 2 Note 4. 周辺デバイスが電源ONの状態でAK4432の電源をOFFにしないで下さい。また、I Cインタフェ ースを使用する場合、SDA, SCL pinのプルアップ抵抗の接続先はLVDD以下にして下さい。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので 十分ご注意下さい。 015002029-J-00 2015/02 -7- [AK4432] 8. アナログ特性 (特記なき場合は、Ta=25C; AVDD = LVDD=3.3V; VSS =0V; fs=48kHz, 96kHz, 192kHz; BICK=64fs; Signal Frequency=1kHz; 32bit Data; Measurement Frequency=20Hz20kHz at fs=48kHz, 20Hz~40kHz at fs=96kHz, 20Hz~40kHz at fs=192kHz) Parameter Min. Typ. Max. Unit DAC Analog Output Characteristics Resolution 32 bit Output Voltage (Note 5) 2.55 2.83 3.11 Vpp S/(N+D) fs=48kHz 80 91 dB (0dBFS) fs=96kHz 89 dB fs=192kHz 89 dB Dynamic Range fs=48kHz (A-weighted) 108 dB (-60dBFS) fs=96kHz 101 dB fs=192kHz 101 dB S/N fs=48kHz (A-weighted) 108 dB fs=96kHz 101 dB fs=192kHz 101 dB Interchannel Isolation 90 110 dB Interchannel Gain Mismatch 0 0.7 dB Load Resistance (Note 6) 10 k Load Capacitance 30 pF Note 5. フルスケール出力電圧です。出力電圧はAVDDに比例 (AVDD x 0.86)します。 Note 6. AC負荷。 Parameter Power Supplies Power Supply Current Normal Operation (PDN pin = “H”) AVDD fs=48kHz, 96kHz, 192kHz LVDD fs=48kHz fs=96kHz fs=192kHz Min. Typ. Max. Unit - 6.5 1.3 1.6 2.1 9.0 2 2.5 3.0 mA mA mA mA Power-down mode (PDN pin = “L”) (Note 7) 10 200 µA Note 7. 静止時。クロックを含む全てのディジタル入力ピンをVSSに固定した場合の値です。 015002029-J-00 2015/02 -8- [AK4432] 9. フィルタ特性(fs=48kHz) (Ta= -40 +105C; AVDD =3.0 3.6V, LVDD=3.0 3.6V; DEM=OFF) ■ Sharp Roll-Off Filter (DASD bit = “0”, DASL bit = “0”) fs=48kHz Parameter -0.08dB~+0.08dB Passband (Note 8) -6.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 20kHz fs=96kHz Parameter -0.08dB~+0.08dB Passband (Note 8) -6.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 40kHz fs=192kHz Parameter -0.08dB~+0.08dB Passband (Note 8) -6.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 80kHz Symbol PB PB PR SB SA GD Min. 0 -0.08 26.2 69.9 - FR -0.20 Symbol PB PB PR SB SA GD Min. 0 -0.08 52.5 69.8 - FR -0.50 Symbol PB PB PR SB SA GD Min. 0 -0.08 104.9 69.8 - FR -2.00 015002029-J-00 Typ. 23.99 Max. 22.2 +0.08 26.4 - Unit kHz kHz dB kHz dB 1/fs -0.10 dB Typ. 48.00 Max. 44.4 +0.08 26.4 - Unit kHz kHz dB kHz dB 1/fs -0.10 dB Typ. 96.00 Max. 88.8 +0.08 26.4 - Unit kHz kHz dB kHz dB 1/fs 0.00 dB 2015/02 -9- [AK4432] ■ Slow Roll-Off Filter (DASD bit = “0”, DASL bit = “1”) fs=48kHz Parameter -0.07dB~+0.021dB Passband (Note 8) -3.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response: 0Hz 20kHz fs=96kHz Parameter -0.07dB~+0.023dB Passband (Note 8) -3.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response: 0Hz 40kHz fs=192kHz Parameter -0.07dB~+0.023dB Passband (Note 8) -3.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response: 0Hz 80kHz Symbol PB PB PR SB SA GD Min. 0 -0.07 42.6 72.6 - FR -3.75 Symbol PB PB PR SB SA GD Min. 0 -0.07 85.1 72.6 - FR -4.25 Symbol PB PB PR SB SA GD Min. 0 -0.07 170.3 72.6 - FR -5.00 015002029-J-00 Typ. 19.75 Max. 9.0 +0.021 26.4 - Unit kHz kHz dB kHz dB 1/fs -2.75 dB Typ. 39.6 Max. 18.1 +0.023 26.4 - Unit kHz kHz dB kHz dB 1/fs -2.75 dB Typ. 79.3 Max. 36.1 +0.023 26.4 - Unit kHz kHz dB kHz dB 1/fs -3.00 dB 2015/02 - 10 - [AK4432] ■ Short Delay Sharp Roll-Off Filter (DASD bit = “1”, DASL bit = “0”) fs=48kHz Parameter -0.07dB~+0.07dB Passband (Note 8) -6.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 20kHz fs=96kHz Parameter -0.08dB~+0.08dB Passband (Note 8) -6.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 40kHz fs=192kHz Parameter -0.08dB~+0.08dB Passband (Note 8) -6.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 80kHz Symbol PB PB PR SB SA GD Min. 0 -0.07 26.2 56.6 - FR -0.20 Symbol PB PB PR SB SA GD Min. 0 -0.08 52.5 56.4 - FR -0.50 Symbol PB PB PR SB SA GD Min. 0 -0.08 104.9 56.4 - FR -2.00 015002029-J-00 Typ. 24.11 Max. 22.0 +0.07 5.9 - Unit kHz kHz dB kHz dB 1/fs -0.10 dB Typ. 48.25 Max. 44.3 +0.08 5.9 - Unit kHz kHz dB kHz dB 1/fs -0.10 dB Typ. 96.50 Max. 88.6 +0.08 5.9 - Unit kHz kHz dB kHz dB 1/fs 0.00 dB 2015/02 - 11 - [AK4432] ■ Short Delay Slow Roll-Off Filter (DASD bit = “1”, DASL bit = “1”) fs=48kHz Parameter -0.07dB~+0.05dB Passband (Note 8) -3.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 20kHz fs=96kHz Parameter -0.07dB~+0.05dB Passband (Note 8) -3.0dB Passband Ripple Stopband (Note 8) Stopband Attenuation Group Delay (Note 9) Digital Filter + SCF + SMF Frequency Response : 0Hz 40kHz Symbol PB PB PR SB SA GD Min. 0 -0.07 43.0 74.9 - FR -3.50 Symbol PB PB PR SB SA GD Min. 0 -0.07 86.0 74.9 - FR -4.00 Typ. 20.24 Max. 10.1 +0.05 5.2 - Unit kHz kHz dB kHz dB 1/fs -2.50 dB Typ. 40.50 Max. 20.3 +0.05 5.2 - Unit kHz kHz dB kHz dB 1/fs -2.50 dB fs=192kHz Parameter Symbol Min. Typ. Max. Unit -0.07dB~+0.05dB PB 0 40.6 kHz Passband (Note 8) -3.0dB PB 81.00 kHz Passband Ripple PR -0.07 +0.05 dB Stopband (Note 8) SB 172.0 kHz Stopband Attenuation SA 74.9 dB Group Delay (Note 9) GD 5.2 1/fs Digital Filter + SCF + SMF FR -4.75 -2.75 dB Frequency Response : 0Hz 80kHz Note 8. 各振幅特性の周波数はfs（サンプリングレート）に比例します。各応答は1kHzを基準としたも のです。 Note 9. ディジタルフィルタによる演算遅延で、16/24/32bitのインパルスデータが入力レジスタにセッ トされてからアナログ信号のピークが出力されるまでの時間です。 015002029-J-00 2015/02 - 12 - [AK4432] 10. DC特性 (Ta= -40 +105C; AVDD =3.0 3.6V, LVDD =3.0 3.6V, VSS=0V) Parameter Symbol Min. SCL,SDAを除くディジタル入力ピン High-Level Input Voltage VIH1 80%LVDD Low-Level Input Voltage VIL1 SCL, SDA Pin High-Level Input Voltage VIH2 70%LVDD Low-Level Input Voltage VIL2 SDA Pin Low-Level Output Voltage Fast Mode (Iout= 3mA) VOL1 Fast Mode Plus (Iout= 20mA) VOL2 Input Leakage Current Iin - 015002029-J-00 Typ. Max. Unit - 20%LVDD V V - 30%LVDD V V - 0.4 0.4 10 V V A 2015/02 - 13 - [AK4432] 11. スイッチング特性 (特記なき場合は、 Ta=-40 105C; AVDD=LVDD=3.0 3.6V; CL=20pF) Parameter Symbol Min. Typ. Master Clock Timing External Clock 256fsn: fCLK 2.048 Pulse Width Low tCLKL 32 Pulse Width High tCLKH 32 384fsn: fCLK 3.072 Pulse Width Low tCLKL 22 Pulse Width High tCLKH 22 512fsn, 256fsd, 128fsq: fCLK 4.096 Pulse Width Low tCLKL 16 Pulse Width High tCLKH 16 768fsn, 384fsd, 192fsq: fCLK 16.384 Pulse Width Low tCLKL 11 Pulse Width High tCLKH 11 LRCK Timing (Slave Mode) Stereo mode (TDM1-0 bits = “00”) Normal Speed Mode fsn 8 Double Speed Mode fsd 48 Quad Speed Mode fsq 96 Duty Cycle Duty 50 TDM128 mode (TDM1-0 bits = “01”) LRCK frequency fsn 8 fsd 48 fsq 96 I2S compatible: Pulse Width Low tLRL 1/(128fsq) MSB or LSB justified: Pulse Width High tLRH 1/(128fsq) TDM256 mode (TDM1-0 bits = “10”) LRCK frequency fsn 8 fsd 48 I2S compatible: Pulse Width Low tLRL 1/(256fsd) MSB or LSB justified: Pulse Width High tLRH 1/(256fsd) 015002029-J-00 Max. Unit 12.288 MHz ns ns MHz ns ns MHz ns ns MHz ns ns 18.432 24.576 36.864 48 96 192 - kHz kHz kHz % 48 96 192 127/(128fsq) 127/(128fsq) kHz kHz kHz s s 48 96 255/(256fsd) 255/(256fsd) kHz kHz s s 2015/02 - 14 - [AK4432] Parameter Symbol Min. Typ. Max. Unit Audio Interface Timing Normal Mode (TDM1-0 bits = “00”) BICK Period Normal Speed Mode tBCK 1/256fsn ns Double Speed Mode tBCK 1/256fsd ns Quad Speed Mode tBCK 1/128fsq ns BICK Pulse Width Low tBCKL 18 ns BICK Pulse Width High tBCKH 18 ns BICK “” to LRCK Edge (Note 10) tBLR 5 ns tLRB 5 ns LRCK Edge to BICK “” (Note 10) tSDH 5 ns SDTI Hold Time tSDS 5 ns SDTI Setup Time TDM128 mode (TDM1-0 bits = “01”) BICK Period Normal Speed Mode tBCK 1/128fsn ns Double Speed Mode tBCK 1/128fsd ns Quad Speed Mode tBCK 1/128fsq ns BICK Pulse Width Low tBCKL 18 ns BICK Pulse Width High tBCKH 18 ns BICK “” to LRCK Edge (Note 10) tBLR 5 ns tLRB 5 ns LRCK Edge to BICK “” (Note 10) tSDH 5 ns SDTI Hold Time tSDS 5 ns SDTI Setup Time TDM256 mode (TDM1-0 bits = “10”) BICK Period Normal Speed Mode tBCK 1/256fsn ns Double Speed Mode tBCK 1/256fsd ns BICK Pulse Width Low tBCKL 18 ns BICK Pulse Width High tBCKH 18 ns BICK “” to LRCK Edge (Note 10) tBLR 5 ns tLRB 5 ns LRCK Edge to BICK “” (Note 10) tSDH 5 ns SDTI Hold Time tSDS 5 ns SDTI Setup Time Note 10. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。 015002029-J-00 2015/02 - 15 - [AK4432] Parameter Symbol Min. Typ. Max. Unit Control Interface Timing (3-wire Serial mode): CCLK frequency fCCK 7 MHz CCLK Pulse Width Low tCCKL 60 ns Pulse Width High tCCKH 60 ns CDTI Setup Time tCDS 60 ns CDTI Hold Time tCDH 60 ns CSN “H” Time tCSW 150 ns tCSS 150 ns CSN “” to CCLK “” tCSH 240 ns CCLK “” to CSN “” Control Interface Timing (I2C Fast mode): kHz SCL Clock Frequency fSCL 400 s Bus Free Time Between Transmissions tBUF 1.3 s Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6 s Clock Low Time tLOW 1.3 s Clock High Time tHIGH 0.6 Setup Time for Repeated Start Condition tSU:STA 0.6 s SDA Hold Time from SCL Falling (Note 11) tHD:DAT 0 s SDA Setup Time from SCL Rising tSU:DAT 0.1 s Rise Time of Both SDA and SCL Lines tR 1.0 s Fall Time of Both SDA and SCL Lines tF 0.3 s Setup Time for Stop Condition tSU:STO 0.6 s Pulse Width of Spike Noise Suppressed by Input Filter tSP 0 50 ns pF Capacitive load on bus Cb 400 Control Interface Timing (I2C Fast mode Plus): MHz SCL Clock Frequency fSCL 1 s Bus Free Time Between Transmissions tBUF 0.5 s Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.26 s Clock Low Time tLOW 0.5 s Clock High Time tHIGH 0.26 Setup Time for Repeated Start Condition tSU:STA 0.26 s SDA Hold Time from SCL Falling (Note 12) tHD:DAT 0 s SDA Setup Time from SCL Rising tSU:DAT 0.05 s Rise Time of Both SDA and SCL Lines tR 0.12 s Fall Time of Both SDA and SCL Lines tF 0.12 s Setup Time for Stop Condition tSU:STO 0.26 s Pulse Width of Spike Noise Suppressed by Input Filter tSP 0 50 ns pF Capacitive load on bus Cb 550 Power-down & Reset Timing PDN Pulse Width (Note 13) tPD 800 ns Note 11. データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。 Note 12. データは最低120ns(SCLの立ち下がり時間)の間保持されなければなりません。 Note 13. 電源投入時はPDN pin を“L” にすることでリセットがかかります。PDN pinは800ns以上の “L” を入力してください。50ns以下の “L”ではリセットされません。 Note 14. I2CはNXP B.V. の登録商標です。 015002029-J-00 2015/02 - 16 - [AK4432] ■ タイミング波形 1/fCLK VIH MCLK VIL tCLKH tCLKL 1/fsn, 1/fsd, 1/fsq VIH LRCK VIL tdLRKH tdLRKL Duty = tdLRKH (or tdLRKL) x fs x 100 tBCK VIH BICK VIL tBCKH tBCKL Figure 3. Clock Timing (TDM1-0 bits = “00”) 1/fCLK VIH MCLK VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRH tLRL tBCK VIH BICK VIL tBCKH tBCKL Figure 4. Clock Timing (Except TDM1-0 bits = “00”) 015002029-J-00 2015/02 - 17 - [AK4432] VIH LRCK VIL tBLR tLRB VIH BICK VIL tSDS tSDH VIH SDTI VIL Figure 5. Audio Interface Timing (TDM1-0 bits = “00”) VIH LRCK VIL tBLR tLRB VIH BICK VIL tSDS tSDH VIH SDTI VIL Figure 6. Audio Interface Timing (Except TDM1-0 bits = “00”) 015002029-J-00 2015/02 - 18 - [AK4432] VIH VIL CCLK tCCKL tCCKH 1/fCCK 1/fCCK Figure 7. 3-wire Serial mode Interface timing VIH VIL tCSW CSN VIH CDTI VIL tCDS tCDH VIH VIL CCLK tCSS tCSH tCSS tCSH Figure 8. WRITE Data Input Timing (3-wire Serial mode) 015002029-J-00 2015/02 - 19 - [AK4432] VIH SDA VIL tLOW tBUF tR tHIGH tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT Start tSU:DAT tSU:STA tSU:STO Start Stop Figure 9. I2C Bus mode Timing tPD VIH PDN VIL Figure 10. Power-down & Reset Timing 015002029-J-00 2015/02 - 20 - [AK4432] 12. 動作説明 ■ システムクロック AK4432に必要なクロックは、MCLK, LRCK, BICK です。MCLKとBICKおよびLRCKは同期する必要は ありますが位相を合わせる必要はありません。MCLK周波数を設定する方法は、DFS1-0 bitで設定する 方法 (Manual Setting Mode) とデバイス内部で自動設定する方法 (Auto Setting Mode) の2つがあります。 Manual Setting Mode (ACKS bit = “0”: Default)では、DFS1-0 bitでサンプリングスピードが設定され (Table 1)、各スピードでのMCLK周波数は自動検出され、内部クロックは適切な周波数に自動設定され ます(Table 2, Table 3, Table 4)。Auto Setting Mode (ACKS bit = “1”) では、MCLK周波数は自動検出さ れ(Table 5)、内部クロックは適切な周波数に自動設定される(Table 6)ため、DFS1-0 bitの設定は不要で す。 PDN pinを“H”にした後、MCLK、LRCKを入力することでリセット解除されます。 通常動作時にクロックの供給が停止して再度クロックが供給された場合、出力に異音が発生する可能性 がありますので、異音が問題になる場合は外部でミュートしてください。 DFS1 DFS0 0 0 1 1 0 1 0 1 Sampling Speed Mode (fs) 8kHz~48kHz (default) 48kHz~96kHz 96kHz~192kHz (N/A: Not available) Table 1.サンプリングスピード (Manual Setting Mode) LRCK fs 8.0kHz 44.1kHz 48.0kHz 256fs 2.0480 11.2896 12.2880 Normal Speed Mode Double Speed Mode Quad Speed Mode N/A MCLK (MHz) 384fs 512fs 3.0720 4.0960 16.9344 22.5792 18.4320 24.5760 768fs 6.1440 33.8688 36.8640 BICK (MHz) 64fs 0.512 2.8224 3.0720 Table 2. システムクロック例 (Normal Speed Mode @Manual Setting Mode) LRCK fs 88.2kHz 96.0kHz MCLK (MHz) 256fs 384fs 22.5792 33.8688 24.5760 36.8640 BICK (MHz) 64fs 5.6448 6.1440 Table 3. システムクロック例 (Double Speed Mode @Manual Setting Mode) LRCK fs 176.4kHz 192.0kHz MCLK (MHz) 128fs 192fs 22.5792 33.8688 24.5760 36.8640 BICK (MHz) 64fs 11.2896 12.2880 Table 4. システムクロック例 (Quad Speed Mode @Manual Setting Mode) 015002029-J-00 2015/02 - 21 - [AK4432] MCLK 512fs 256fs 128fs 768fs 384fs 192fs Sampling Speed Mode Normal Speed Mode Double Speed Mode Quad Speed Mode Table 5. サンプリングスピード (Auto Setting Mode) LRCK MCLK (MHz) Sampling Speed Mode fs 128fs 192fs 256fs 384fs 512fs 768fs 8.0kHz 4.0960 6.1440 44.1kHz 22.5792 33.8688 Normal Speed Mode 48.0kHz 24.5760 36.8640 88.2kHz 22.5792 33.8688 Double Speed Mode 96.0kHz 24.5760 36.8640 176.4kHz 22.5792 33.8688 Quad Speed Mode 192.0kHz 24.5760 36.8640 Table 6. システムクロック例 (Auto Setting Mode) 015002029-J-00 2015/02 - 22 - [AK4432] ■ オーディオインタフェースフォーマット TDM1-0 bits, DIF2-0 bits, SDS2-0 bits, DIF pinは動作中に切り替えないでください。 SYNCE bit = “1” (default)では、前詰め/ I2Sフォーマットは使用できますが、後詰めフォーマットは使用 できません。 Normal Mode (TDM1-0 bit=“00”) オーディオデータはBICKとLRCKを使ってSDTIから2ch分のデータが入力されます。8種類のデータフ ォーマット(Table 7)がDIF2-0 bitで選択できます。全モードともMSBファースト、2’sコンプリメントの データフォーマットでBICKの立ち上がりでラッチされます。前詰め及びI2Sファーマット設定時、デー タの最大ビットで使用しない場合には、データのないビットには“0”を入力して下さい。（例：Mode 2を 16ビットで使用する場合、後ろの8ビットには “0”を入力して下さい。 ） TDM128 Mode (TDM1-0 bit=“01”) オーディオデータはBICKとLRCKを使ってSDTIから4ch分のデータが入力でき、SDS1-0 bitsで選択され るデータを出力します。BICKは128fs固定です。6種類のデータフォーマット(Table 7)がDIF2-0 bitで選 択できます。全モードともMSBファースト、2’sコンプリメントのデータフォーマットでBICKの立ち上 がりでラッチされます。 TDM256 Mode (TDM1-0 bit=“1X”) オーディオデータはBICKとLRCKを使ってSDTIから8ch分のデータが入力でき、SDS1-0 bitsで選択され るデータを出力します。BICKは256fs固定です。6種類のデータフォーマット(Table 7)がDIF2-0 bitで選 択できます。全モードともMSBファースト、2’sコンプリメントのデータフォーマットでBICKの立ち上 がりでラッチされます。 015002029-J-00 2015/02 - 23 - [AK4432] Mode TDM1 TDM0 DIF2 0 0 0 DIF1 0 0 1 DIF0 0 1 0 SDTI Format 0 16-bit 後詰め 1 20-bit 後詰め 2 24-bit 前詰め 16-bit I2S 互換 3 0 1 1 Normal 0 0 24-bit I2S 互換 (Note 15) 4 1 0 0 24-bit 後詰め 5 1 0 1 32-bit 後詰め 6 1 1 0 32-bit 前詰め 7 1 1 1 32-bit I2S 互換 0 0 0 N/A 0 0 1 N/A 8 0 1 0 24-bit 前詰め 9 0 1 1 24-bit I2S 互換 TDM128 0 1 10 1 0 0 24-bit 後詰め 11 1 0 1 32-bit 後詰め 12 1 1 0 32-bit 前詰め 13 1 1 1 32-bit I2S 互換 0 0 0 N/A 0 0 1 N/A 14 0 1 0 24-bit 前詰め 15 0 1 1 24-bit I2S 互換 TDM256 1 0 16 1 0 0 24-bit 後詰め 17 1 0 1 32-bit 後詰め 18 1 1 0 32-bit 前詰め 19 1 1 1 32-bit I2S 互換 Note 15. 各chに対して、設定したビット以上のBICKを入力してください。 LRCK H/L H/L H/L L/H L/H H/L H/L H/L L/H BICK 32fs 40fs 48fs 32fs 48fs 48fs 64fs 64fs 64fs 128fs 128fs 128fs 128fs 128fs 128fs 128fs 128fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs Table 7. オーディオデータフォーマット(N/A: Not available) 015002029-J-00 2015/02 - 24 - [AK4432] LRCK 0 1 10 11 12 13 14 15 0 1 10 11 12 13 14 15 0 1 BICK (32fs) SDTI Mode 0 15 14 6 1 0 5 14 4 15 3 16 2 1 17 0 31 15 0 14 6 5 14 1 4 15 3 16 2 1 17 0 31 15 14 0 1 0 1 0 1 BICK (64fs) SDTI Mode 0 Don’t care 15 14 Don’t care 0 15 14 0 15:MSB, 0:LSB Lch Data Rch Data Figure 11. Mode 0 Timing LRCK 0 1 8 9 10 11 12 31 0 1 8 9 10 11 12 31 BICK (64fs) SDTI Mode 1 Don’t care 19 0 Don’t care 19 0 Don’t care 19 0 19 0 19:MSB, 0:LSB SDTI Mode 4 Don’t care 23 22 21 20 23 22 20 21 23:MSB, 0:LSB Lch Data Rch Data Figure 12. Mode 1/4 Timing LRCK 0 1 2 22 23 24 30 31 0 1 2 22 23 24 30 31 BICK (64fs) SDTI 23 22 1 0 Don’t care 23 22 1 0 Don’t care 23 22 23:MSB, 0:LSB Lch Data Rch Data Figure 13. Mode 2 Timing 015002029-J-00 2015/02 - 25 - [AK4432] LRCK 0 1 2 3 23 24 25 31 0 1 2 3 23 24 25 31 0 1 BICK (64fs) SDTI 23 0 1 22 Don’t care 23 22 0 1 23 Don’t care 23:MSB, 0:LSB Lch Data Rch Data Figure 14. Mode 3 Timing LRCK 0 1 2 22 23 24 30 31 0 1 2 22 23 24 30 31 0 1 BICK (64fs) SDTI Mode 5,6 31 30 1 0 31 30 0 1 31 30 32:MSB, 0:LSB Lch Data Rch Data Figure 15. Mode 5/6 Timing LRCK 0 1 2 3 23 24 25 31 0 1 0 31 2 3 23 24 25 31 0 1 0 31 BICK (64fs) SDTI 31 30 1 30 1 30 32:MSB, 0:LSB Lch Data Rch Data Figure 16. Mode 7 Timing 015002029-J-00 2015/02 - 26 - [AK4432] 128 BICK LRCK BICK(128fs) SDTI Mode8 23 22 SDTI Mode11,12 31 30 0 23 22 0 0 31 30 23 22 23 22 0 0 31 30 0 0 31 30 23 22 0 31 30 2 L1 R1 L2 R2 32 BICK 32 BICK 32 BICK 32 BICK Figure 17. Mode 8/11/12 Timing 128 BICK LRCK BICK(128fs) SDTI Mode9 23 22 SDTI Mode13 31 30 0 0 23 22 0 23 22 0 31 30 23 22 0 31 30 L1 R1 32 BICK 32 BICK 23 0 0 31 30 2 0 31 30 L2 R2 32 BICK 32 BICK Figure 18. Mode 9/13 Timing 128 BICK LRCK BICK(128fs) SDTI 23 22 0 23 22 0 23 22 0 0 23 22 L1 R1 L2 R2 32 BICK 32 BICK 32 BICK 32 BICK 23 Figure 19. Mode 10 Timing 015002029-J-00 2015/02 - 27 - [AK4432] 256 BICK LRCK BICK (256fs) SDTI Mode14 SDTI Mode17,18 23 22 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 31 30 L1 R1 L2 R2 L3 R3 L4 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 23 23 Figure 20. Mode 14/17/18 Timing 256 BICK LRCK BICK (256fs) SDTI Mode15 SDTI Mode19 23 0 23 31 30 0 23 0 31 30 0 23 0 31 30 0 23 0 31 30 0 23 0 31 30 0 0 31 30 0 0 31 30 0 0 31 30 23 0 31 L1 R1 L2 R2 L3 R3 L4 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK Figure 21. Mode 15/19 Timing 256 BICK LRCK BICK(256fs) SDTI 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 L1 R1 L2 R2 L3 R3 L4 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 0 23 Figure 22. Mode 16 Timing 015002029-J-00 2015/02 - 28 - [AK4432] データセレクト AK4432はSDS1-0 bitで各DACの再生するデータを選択できます。 LRCK L1 SDTI R1 Figure 23. Data Slot in Normal Mode 128 BICK LRCK L1 SDTI R1 L2 R2 Figure 24. Data Slot in TDM128 Mode 256 BICK LRCK SDTI L1 R1 L2 R2 L3 R3 L4 R4 Figure 25. Data Slot in TDM256 Mode Normal TDM128 SDS1 SDS0 x x DAC1 Lch Rch L1 R1 x x 0 1 L1 L2 0 0 1 1 0 1 0 1 R1 R2 L1 R1 L2 R2 TDM256 L3 R3 L4 R4 (x: don’t care) Table 8. Data Select 015002029-J-00 2015/02 - 29 - [AK4432] ■ ディジタルボリューム機能 AK4432はチャネル独立ディジタルボリューム(256レベル, 0.5dBステップ)を内蔵しています。入力デー タを設定されたアッテネーションレベル分だけ、設定された遷移時間で増幅、減衰します。 アッテネーションレベルはチャンネル毎にレジスタのATTL/R7-0 bitsでそれぞれ設定します(Table 9)。 DAC Lch ATTL7-0bits 00h 01h 02h : 17h 18h 19h : FDh FEh FFh DAC Rch ATTR7-0bits 00h 01h 02h : 17h 18h 19h : FDh FEh FFh Attenuation Level +12.0dB +11.5dB +11.0dB : +0.5dB 0.0dB -0.5dB : -114.5dB -115.0dB MUTE (-∞) (default) Table 9. ディジタルボリュームの減衰量 ディジタルボリューム設定値間の遷移時間はATS bitで設定します(Table 10)。設定値間の遷移はソフト 遷移で、ATT Speedの1/4毎に0.125dB遷移します(Table 10)。したがって、遷移中にスイッチングノイ ズは発生しません。 Mode ATS 0 1 0 1 ATT speed(遷移時間) 1 step(0.5dB) ソフト遷移(0.125dB) 4/fs 1/fs 16/fs 4/fs (default) Table 10. ディジタルボリュームの1ステップの遷移時間 00H(+12dB)からFFH(MUTE)の遷移時間は、Mode0の場合255step*4/fs+1/fs(mute分 )=1021/fs (21.3ms@fs=48kHz)かかり、Mode1の場合255step*16/fs+4/fs(mute分)=4084/fs (85.1ms@fs=48kHz)か かります。 Mode ATS 0 1 0 1 fs表記 1021/fs 4084/fs 00h ⇔ FFhの遷移時間 fs=48kHz fs=44.1kHz 21.3ms 23.2ms 85.1ms 92.6ms fs=8kHz 127.6ms 510.5ms (default) Table 11. ディジタルボリュームの00h ⇔ FFh時の遷移時間例 パワーダウン解除後は、ディジタルボリュームはMUTEから動作を開始し、レジスタATTL/R7-0 bitsで 設定されたボリューム値までソフト遷移します。 015002029-J-00 2015/02 - 30 - [AK4432] ■ ソフトミュート機能 ソフトミュートはディジタル的に実行されます。SMUTE pinを“H”またはSMUTE bitを“1”にするとその 時点のATT設定値からATT設定値 ATT遷移時間で入力データが (“0”)までアテネーションされます。 SMUTE pinを“L”またはSMUTE bitを“0”にすると状態が解除され、からATT設定値 ATT遷移時間 でATT設定値まで復帰します。ATT遷移時間はATS bitで設定します。ソフトミュート開始後、までア テネーションされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで復帰 します。ソフトミュート機能は信号を止めずに信号源を切り替える場合などに有効です。 SMUTE pin or SMUTE bit (1) (1) ATT_Level (3) Attenuation - GD (2) GD (2) AOUT 注： (1) ATT設定値 ATT遷移時間。例えば、ATT設定値が“255”の場合は1020LRCKサイクルです。 (2) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。 (3) ソフトミュート開始後、までアテネーションされる前に解除されるとアテネーションが中断さ れ、同じサイクルでATT設定値まで復帰します。 Figure 26. ソフトミュート機能とゼロ検出機能 015002029-J-00 2015/02 - 31 - [AK4432] ■ エラー検出 AK4432はエラー発生時に自動で動作を停止する機能を有しています。(Table 12)に示す3項目のエラー が検出されるとLDOがパワーダウンし、レジスタへのアクセスができなくなり、ディジタル回路の動作 が停止します。エラーの原因が解決されても自動復帰はしないため、PDN pin = “L”で一旦リセットして から、再立ち上げを行ってください。 I2C使用時は、エラーが発生するとACKが返らなくなります。 エラー項目 エラー判定条件 1 内部リファレンス電圧エラー 内部リファレンス電圧が立ち上がらない 2 LDO過電圧検出 LDO電圧 > 1.6V (Typ) 3 LDO過電流検出 LDO電流< 100mA (Typ) No Table 12. エラー検出 ■ システムリセット 電源 ON 時には、PDN pinに一度 “L” を入力してリセットして下さい。LDO, VCOMなど基準電圧のパワ ーダウンはPDN pin = “H”で解除され、その後1ms以降にレジスタの書き込みが可能になります。DACは MCLKおよびLRCKが入力された後、パワーアップします。MCLKおよびLRCK が入力されるまではパワ ーダウン状態です。 015002029-J-00 2015/02 - 32 - [AK4432] ■ パワーダウン機能 PDN pinを“L”にするとパワーダウン状態になり、アナログ出力はフローティング状態(Hi-Z)になります。 Figure 27にパワーダウン及びパワーアップ時のシステムタイミング例を示します。 Power (1) PDN pin LDOO pin (2) Internal PDN Internal State Reset Normal Operation(レジスタお書き込み、DAC 入力可能) DAC In (Digital) “0”data “0”data GD (4) DAC Out (Analog) (3) GD (5) (5) (4) (6) Clock In Don’t care Don’t care MCLK,LRCK,BICK External Mute (7) Mute ON Mute ON 注： (1) AVDD, LVDD立ち上げと、PDNピンを800ns間 “L” にしてください。 (2) パワーアップ後、REF発生回路（アナログ基準電圧源）、LDO（内部ディジタル駆動用電源） が立ち上がります。また、コントロールレジスタが初期化されます。コントロールレジスタへ の設定はPDN pin＝“H”から1ms以上後に行ってください。 (3) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。 (4) パワーダウン時、アナログ出力はHi-Zです。 (5) PDN信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが“0”の場合で も出力されます。 (6) パワーダウン状態(PDN pin = “L”)では各クロック入力(MCLK, BICK, LRCK)を止めることができ ます。 (7) クリックノイズ(5)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング 例を示します。 Figure 27. ピンパワーダウン／ピンパワーアップシーケンス例 015002029-J-00 2015/02 - 33 - [AK4432] ■ パワーオフ、リセット機能 PMDA レジスタ DAC アナログ出力 OFF Hi-Z 保持 ON Normal 保持 Table 13. Power OFF and Reset Function 0 1 (default) パワーオフ機能 (PMDA bit) PMDA bitを“0”に設定するとDACが瞬時にパワーオフ状態になります。このとき、レジスタ以外の全て の回路がパワーダウン状態となり、アナログ出力はフローティング状態(Hi-Z)になります。Figure 28に パワーオフ及びパワーオン時のシステムタイミング例を示します。 PMDA bit Internal State Normal Operation Power-off D/A In (Digital) Normal Operation “0” data GD D/A Out (Analog) (1) GD (3) (2) (3) (1) (4) Clock In Don’t care MCLK, BICK, LRCK External MUTE (5) Mute ON 注： (1) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。 (2) パワーオフ時、アナログ出力はHi-Zです。 (3) 内部PMDA信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが“0”の 場合でも出力されます。 (4) パワーオフ状態(PMDA bit= “0”)では各クロック入力(MCLK, BICK, LRCK)を止めることができま す。 (5) クリックノイズ(3)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング 例を示します。 Figure 28. Power-off/on Sequence Example 1 015002029-J-00 2015/02 - 34 - [AK4432] ■ クロック同期化機能 AK4432はAK7738のDAC出力との位相差を13/256fsの範囲内になるよう、内部カウンタをリセットする 機能を備えています。同期化機能はSYNCE-bitを “1”に設定することで動作します（default= “1”） 。SYNCE bitの切替えは、データがALL “0”（無入力）のときに行ってください。 SYNCE bit = “1”に設定すると、オーディオインタフェースフォーマットは前詰め、32-bit I2S 互換に 制限されます。後詰めフォーマットは使用できません。 (1) AK7738との同期化 クロック同期化機能により、以下のユースケース(Figure 29)にて、AK7738のDAC出力とAK4432の DAC出力の位相を13/256fs以内に合わせることができます。 ケース1 ケース2 Figure 29. AK7738との同期化可能な接続方法 注：AK7738と同期させる場合は、AK7738, AK4432共に、BICK=64fs, 32bit前詰め(DIF2-0= “110”) に設 定してください。 LRCK[kHz] 標準速 2倍速 4倍速 48 96 192 BICK[fs] 64 64 64 MCLK[fs] MCLK[MHz] 位相差[1/MCLK] 256 12.288 7 ~ 13 256 24.576 9 ~ 12 128 24.576 7 ~ 10 Table 14. AK7738とAK4432の位相差例 Note 16. 20kHzの信号に対する位相差です。 015002029-J-00 位相差[µs] 位相差[deg] 0.57 ~ 1.06 0.37 ~ 0.49 0.29 ~ 0.41 4.1 ~ 7.6 2.6 ~ 3.5 2.1 ~ 2.9 2015/02 - 35 - [AK4432] ■ パラレルモード AK4432はPS pin= “H”の時、ピン設定で制御可能なパラレルモードになります。パラレルモードではレ ジスタ設定が必要な機能は使用できませんが、以下の3つの機能はピン設定により、使用することが可 能です。 ピンで設定できない機能は、レジスタのdefault設定で動作します。 (1) オーディオインターフェース DIF pinにより、オーディオインタフェースモードを設定できます(Table 15)。使用できるモードは32-bit 前詰め (DIF pin = “L”) と32-bit I2S 互換 (DIF pin = “H”) の2モードになります。 DIF pin Mode L Mode6(Table 7) H Mode7(Table 7) Table 15. オーディオデータフォーマット (2)ソフトミュート SMUTE pin によりSMUTE信号を制御することにより、ソフトミュート機能を使用できます(Figure 26)。 (3) システムクロック ACKS pin を “H”とすることで、Auto Setting Modeに設定することができます。ACKS pin が “L”のとき は、Manual Setting Modeに設定されます。但し、Normal Speed Mode固定です(Table 16)。Table 15の MCKI周波数を入力してください。 ACKS pin L H H H MCKI Sampling Speed Mode 768fs, 512fs, 384fs, 256fs Normal Speed Mode 512fs, 768fs Normal Speed Mode 256fs, 384fs Double Speed Mode 128fs, 192fs Quad Speed Mode Table 16. システムクロック 015002029-J-00 2015/02 - 36 - [AK4432] ■ シリアルコントロールインタフェース AK4432は3線シリアルとI2Cの両方のインタフェースに対応しています。パワーダウン解除後はI2Cイン タフェースとして動作します。3線シリアルコントロールモードで使用したい場合は、CSN pinが“H”の 状態で、パワーダウンを解除し、下記のダミーコマンドを4回連続で発行することで使用可能になりま す。(Figure 30) ダミーコマンドは、CSN pin = “L”期間中に、CDTI pinから“0xDE → 0xADDA → 0x7A”を入力します。 データはMSBファーストです。(Figure 30) CSN CCLK ダミーコマンド CDTI ダミーコマンド ダミーコマンド ダミーコマンド CSN CCLK CDTI don’tcare (L/H) 0xDE (8bit) 0x7A(8bit) 0xADDA (16bit) don’tcare (L/H) Figure 30. ダミーコマンドフォーマット 015002029-J-00 2015/02 - 37 - [AK4432] (1) 3線シリアルコントロールモード このモードでは3線式シリアルI/F pin: CSN, CCLK, CDTIで書き込みを行います。I/F上のデータは Command Code (8bit, 最上位bitはR/Wフラグで“1”固定(Write only), 残りの7bitは“1000000”固定), Register Address (MSB first, 16bit)とControl Data (MSB first, 8bit)で構成されます(Figure 31)。データ送 信側はCCLKの“”で各ビットを出力し、受信側は“”で取り込みます。データの書き込みはControl Data 8bit目のCCLKの“”で有効になります。CCLKのクロックスピードは7MHz (max)です。 AK4432はControl Dataを連続で書き込むことができます(Figure 35)。データを1バイト送った後、停止 条件を送らず更にデータを送ると、Register Addressが自動的にインクリメントされ、次のデータは次 のサブアドレスに格納されます。アドレス “05H”にデータを書き込んだ後、さらに次のアドレスに書き 込んだ場合にはアドレス“00H”にデータが書き込まれます。 PDN pinを“L”にすると内部レジスタ値が初期化されます。 CSN CCLK don’tcare CDTI (L/H) Command Code (8bit) don’tcare (L/H) Control Data (8bit) Register Address (16bit) Figure 31. Control I/F Timing R/W 1 0 0 0 0 0 0 R/W: READ/WRITE (Fixed to “1”, Write only) Figure 32. Command Code の構成 0 0 0 0 0 0 0 0 0 0 0 0 0 A2 A1 A0 Figure 33. Register Address の構成 D7 D6 D5 D4 D3 D2 D1 D0 Figure 34. Control Data の構成 * 3線シリアルモードはデータ読み出しをサポートしません。 * PDN pin = “L”時は、コントロールレジスタへの書き込みはできません。 * CSN = “L” 期間中に CCLKの“”が15回以下または17回以上の場合、データは書き込まれません。 CSN CCLK CDTI don’t care (L/H) Command Address DATA DATA DATA DATA DATA don’t care (L/H) Figure 35. Control Data の連続書き込み 015002029-J-00 2015/02 - 38 - [AK4432] (2) I2Cバスコントロールモード AK4432のI2Cバスモードのフォーマットは、高速モード(max: 400kHz)と高速モードプラス(max: 1MHz) に対応しています(Table 17)。使用中、I2Cバスモードのフォーマットは高速モードか高速モードプラス のどちらか固定としてください。高速モードと高速モードプラスの切替は、PDN =“L”の時に行ってくだ さい。 SMUTE/CSN/I2CFIL pin バスモード L H 高速モード 高速モードプラス Table 17. I2Cバスモード設定 (1) WRITE命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 36に示されます。バス上のICへのアクセス には、最初に開始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを “H”から “L” にすると、開始条件が作られます(Figure 44)。開始条件の後、スレーブアドレスが送信されます。この アドレスは上位7ビットで構成され、“0011001”になります。8ビット目にはデータ方向ビット(R/W) が 続きます (Figure 37)。アドレスが一致した場合、AK4432は確認応答 (Acknowledge) を生成し、命令が 実行されます。マスタは確認応答用のクロックパルスを生成し、SDAラインを解放しなければなりませ ん(Figure 45)。R/W bitが “0”の場合はデータ書き込み、R/W bitが “1”の場合はデータ読み出しを行いま す。 第2バイトはコマンドコードです。コマンドコードは8ビット、MSB firstで構成され、“11000000”固定で す。 第3, 4バイトはサブアドレス(レジスタアドレス)です。サブアドレスは16bit (第3, 4バイトでそれぞれ8 ビットずつ) 、MSB firstで構成され、第3バイトは全ビット”0”固定、第4バイトの上位5ビットは “0”固定 です(Figure 38)。第5バイト以降はコントロールデータです。コントロールデータは8ビット、MSB first で構成されます(Figure 41)。AK4432は、各バイトの受信を完了するたびに確認応答を生成します。デ ータ転送は、必ずマスタが生成する停止条件 (Stop Condition) によって終了します。SCLラインが “H” の時にSDAラインを “L”から “H”にすると、停止条件が作られます(Figure 44)。 AK4432は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条 件を送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブ アドレスに格納されます。アドレス “05H”にデータを書き込んだ後、さらに次のアドレスに書き込んだ 場合にはアドレス“00H”にデータが書き込まれます。 クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間 で状態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 46)。SCLラインが “H”の時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。 S T A R T S T O P R/W=”0” Slave SDA S Address Command Code A C K Address(1) Address(0) A C K A C K Data(0) A C K A C K P Data(n) Data(1) A C K A C K A C K Figure 36. I2Cバスモードのデータ転送シーケンス 015002029-J-00 2015/02 - 39 - [AK4432] 0 0 1 1 0 0 1 R/W 0 0 0 0 A1 A0 D1 D0 R/W: READ/WRITE (“0”: Write, “1”: Read) Figure 37. 第1バイトの構成 1 1 0 0 0 0 Figure 38. 第2バイトの構成 0 0 0 0 0 0 Figure 39. 第3バイト以降の構成 0 0 0 0 0 A2 Figure 40. 第4バイト以降の構成 D7 D6 D5 D4 D3 D2 Figure 41. 第5バイト以降の構成 015002029-J-00 2015/02 - 40 - [AK4432] (2) READ命令 第一バイト目に書き込みスレーブアドレス(R/W bit = “0”) 指定を受信すると(Figure 37)、第二バイト目 にコマンドコード“01000000”(Figure 43)、第三、第四バイト目にアドレスを受信します(Figure 39, Figure 40)。第四バイトを受信し、アクノリッジを送信したらリスタートコンディションを受信します。 その後第一バイト目に読み出しスレーブアドレス(R/W bit = “1”) 指定を受信すると、第二バイト目以降 に、データの送信を行います。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、 READ動作は終了します。 S T A R T R E S T A R T R/W=”0” Slave SDA S Address Command Code A C K Address(0) A C K A C K Slave S Address Address(1) S T O P R/W=”1” Data(0) A C K A C K MA AC SK T E R MA AC SK T E R P Data(n) Data(1) MA AC SK T E R MN A A S C T K E R Figure 42. ランダムアドレスリード 0 1 0 0 0 0 0 0 Figure 43. 第2バイトの構成（READ時） 015002029-J-00 2015/02 - 41 - [AK4432] SDA SCL S P start condition stop condition Figure 44. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 45. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 46. I2Cバスでのビット転送 015002029-J-00 2015/02 - 42 - [AK4432] ■ レジスタマップ Addr Register Name D7 D6 D5 D4 00H Power Management 0 0 0 0 01H Control 1 0 0 0 0 02H Data interface 0 SDS1 SDS0 TDM1 03H Control 2 0 0 0 DASL 04H AOUTL Volume Control ATTL7 ATTL6 ATTL5 ATTL4 05H AOUTR Volume Control ATTR7 ATTR6 ATTR5 ATTR4 Note 17. アドレス06HFFHは書き込み不可です。 Note 18. “0”で指定されたビットへの “1”の書き込みは禁止です。 Note 19. PDN pin を “L” にすると、レジスタ値は初期化されます。 015002029-J-00 D3 0 0 TDM0 DASD ATTL3 ATTR3 D2 0 DFS1 DIF2 ATS ATTL2 ATTR2 D1 D0 PMDA 0 DFS0 ACKS DIF1 DIF0 SMUTE SYNCE ATTL1 ATTL0 ATTR1 ATTR0 2015/02 - 43 - [AK4432] ■ 詳細説明 Addr 00H Register Name Power Management R/W Default D7 0 R/W 0 D6 0 R/W 0 D5 0 R/W 0 D4 0 R/W 0 D3 0 R/W 0 D2 0 R/W 0 D1 PMDA R/W 1 D0 0 R/W 0 D1 DFS0 R/W 0 D0 ACKS R/W 0 PMDA: DACのパワーマネジメント 0: パワーダウン。 1: 通常動作。 Addr 01H Register Name Control 1 R/W Default D7 0 R/W 0 D6 0 R/W 0 D5 0 R/W 0 D4 0 R/W 0 D3 0 R/W 0 D2 DFS1 R/W 0 ACKS: クロック自動認識モード有効 0: 無効, Manual Setting Mode 1: 有効, Auto Setting Mode ACKS= “1”のとき、MCLK周波数は自動検出されます。この場合DFSの設定は無視されま す。ACKS= “0”のとき、サンプリングスピードモードはDFS0, 1で設定し、各モードでの MCLK周波数は自動検出されます。 DFS1-0: サンプリングスピードコントロール(Table 1) ACKS bit= “1”のとき、DFSの設定は無視されます。 Addr 02H Register Name Data interface R/W Default D7 0 R/W 0 D6 SDS1 R/W 0 D5 SDS0 R/W 0 D4 TDM1 R/W 0 D3 TDM0 R/W 0 D2 DIF2 R/W 1 D1 DIF1 R/W 1 D0 DIF0 R/W 0 DIF2-0: オーディオインターフェースフォーマットモード選択(Table 7) Default: “110” (32bit 前詰め) TDM1-0: TDMフォーマット選択 Default: “00” (Stereo Mode) Mode TDM1 TDM0 Sampling Speed Mode 0 0 0 Stereo mode (Normal, Double, Quad Speed Mode) 1 0 1 TDM128 mode (Normal, Double, Quad Speed Mode) 2 1 0 TDM256 mode (Double, Quad Speed Mode) 3 1 1 TDM256 mode (Double, Quad Speed Mode) SDS1-0: DACのデータ選択 Default: “00” (Stereo Mode) 0: 通常動作 1: 別スロットのデータを出力(Table 8) 015002029-J-00 2015/02 - 44 - [AK4432] Addr Register Name 03H Control 2 R/W Default D7 D6 D5 D4 D3 D2 D1 D0 0 R/W 0 0 R/W 0 0 R/W 0 DASL R/W 0 DASD R/W 0 ATS R/W 0 SMUTE R/W 0 SYNCE R/W 1 SYNCE: 同期機能有効 0: OFF 1: ON (default) SMUTE: ソフトミュート機能有効 0: 通常動作(default) 1: DAC出力がソフトミュートされます。 ATS: ディジタルアテネータ遷移時間設定 (Table 10) Default: “0” DASD: Digital filter setting for DAC 0: Sharp roll off filter or Slow roll off filter (default) 1: Short Delay sharp roll off filter or Short Delay slow roll off filter DASL: SLow Roll-off filter enable for DAC 0: Sharp roll-off filter (default) 1: SLow roll-off filter DASD bit 0 0 1 1 DASL bit 0 1 0 1 Mode Sharp roll-off filter SLow roll-off filter Short Delay sharp roll-off filter Short Delay SLow roll-off filter (default) Table 18 Digital Filter setting for DAC Addr 04H 05H Register Name AOUTL Volume Control AOUTR Volume Control R/W Default D7 D6 D5 D4 D3 D2 D1 D0 ATTL7 ATTR7 ATTL6 ATTR6 ATTL5 ATTR5 ATTL4 ATTR4 ATTL3 ATTR3 ATTL2 ATTR2 ATTL1 ATTR1 ATTL0 ATTR0 R/W 0 R/W 0 R/W 0 R/W 1 R/W 1 R/W 0 R/W 0 R/W 0 ATTL7-0: DAC Lch アテネーションレベル Default:18(0dB) ATTR7-0: DAC Rch アテネーションレベル Default:18(0dB) 015002029-J-00 2015/02 - 45 - [AK4432] 13. 外部接続回路例 1 MCLK LDOO 16 2 BICK LVDD 15 3 SDTI AVDD 14 1.0u Audio Controller 0.1u 0.1u μP 4 LRCK VSS 13 5 PDN VCOM 12 6 SMUTE/CSN/I2CFIL AOUTL 11 7 ACKS/CCLK/SCL AOUTR 10 8 DIF/CDTI/SDA PS 9 AK4432 + + 10u 10u LDO Supply 3.0 to 3.6V Analog Supply 3.0 to 3.6V 2.2u 1.0u Lch Out MUTE Rch Out 1.0u AVDD or VSS に接続 Digital Ground Analog Ground Figure 47. システム接続例 (P/S pin = “H”) 1 MCLK LDOO 16 2 BICK LVDD 15 1.0u Audio Controller 3 0.1u SDTI AVDD 14 0.1u 4 LRCK 5 PDN VSS 13 VCOM 12 6 SMUTE/CSN/I2CFIL AOUTL 11 7 ACKS/CCLK/SCL AOUTR 10 8 DIF/CDTI/SDA PS 9 AK4432 + + 10u 10u LDO Supply 3.0 to 3.6V Analog Supply 3.0 to 3.6V 2.2u 1.0u μP Lch Out MUTE Rch Out 1.0u Digital Ground Analog Ground Figure 48. システム接続例 (P/S pin = “L”) 015002029-J-00 2015/02 - 46 - [AK4432] 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。VSSはアナロググランドに接続して下さい。小容量 のデカップリングコンデンサはなるべく電源ピンの近くに接続して下さい。 2. 基準電圧入力 VCOMはAVDDx1/2電圧を出力しており、アナログ信号のコモン電圧として使われます。このピンには 高周波ノイズを除去するために2.2F ±50% (温度特性を含む) のセラミックコンデンサをVSSとの間に 接続して下さい。セラミックコンデンサはピンに出来るだけ近づけて接続して下さい。VCOM pinから 電流を取ってはいけません。また、ディジタル信号、特にクロック信号は変調器へのカップリングを避 けるためVCOMからできるだけ離して下さい。 LDOOは1.2Vの電圧を出力しており、内部ディジタル回路を駆動するための電源として使われます。こ のピンには、LDOを安定化させるために1F ±50% (温度特性を含む) のセラミックコンデンサをVSSと の間に接続してください。セラミックコンデンサはピンに出来るだけ近づけて接続して下さい。LDOO pinから電流を取ってはいけません。 3.アナログ出力 DAC出力の出力レンジはVCOM電圧を中心に0.86xAVDD Vpp(typ)です。入力コードのフォーマットは 2’sコンプリメント(2の補数)で、7FFFFFFFH(@32bit)に対しては正のフルスケール、 80000000H(@32bit)に対しては負のフルスケール、00000000H(@32bit)での理想値はVCOM電圧が出力 されます。ΔΣ変調器が発生する帯域外ノイズ(シェーピングノイズ)はシングルエンド出力時には内蔵 のスイッチトキャパシタフィルタ(SCF)と連続フィルタ(CTF)で除去されます。 本LSIのアナログ出力はVCOM電圧に対して数mV程度のオフセットを持つため通常の使用ではコンデ ンサでDC成分をカットします。 015002029-J-00 2015/02 - 47 - [AK4432] 14. パッケージ ■ 外形寸法図 16-pin TSSOP (Unit: mm) ■ 材質・メッキ仕様 パッケージ材質: リードフレーム材質: リードフレーム処理: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー 銅 半田(無鉛)メッキ 015002029-J-00 2015/02 - 48 - [AK4432] ■ マーキング AKM 4432 XXYYY 1) Pin #1 indication 2) Date Code: XXXX (4 digits) 3) Marking Code: 4432 15. 改訂履歴 Date (Y/M/D) 15/02/18 Revision 00 Reason 初版 Page Contents 015002029-J-00 2015/02 - 49 - [AK4432] 重要な注意事項 0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任にお いて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対 し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産 等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に 必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出ま たは非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法 令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法 令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでくだ さい。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用 される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客 様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかね ます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。 015002029-J-00 2015/02 - 50 -