参考设计: HFRD-19.2 Rev. 7; 11/08 自 2008 年 7 月起，将不再提供该参考设计的电路板。 如需 Gerber 文件和原理图，请提交申请。 参考设计 850nm XFP收发器 Maxim Integrated Products 参考设计：XFP 收发器 目录 1 概述 1. 概述 ............................................................ 2 2. 获取更多信息 ................................................2 3. 参考设计详细说明 .................................... 3 4. 推荐工作条件 ................................................5 5. 典型设计性能数据 .................................... 6 6. 测量的性能数据 ........................................ 7 7. 应用信息 .................................................... 10 8. 快速入门 ........................................................12 9. 运行 GUI 软件 ...............................................14 10. XFP 信号定义 ..............................................17 11. 元件列表 ......................................................18 12. 原理图 ..........................................................18 13. 电路板布局 ..................................................20 14. 板层剖面 ......................................................22 15 其它评估资源 ...............................................22 高频参考 设 计(HFRD) 19.2 是一套全功能收 发 器，定位于XFP多源协议(MSA)。该设计展示了 带 集 成 限 幅 放 大 器 的 Maxim 时 钟 / 数 据 恢 复 IC MAX3991 、 带 均 衡 器 的 发 送 数 据 重 定 时 器 MAX3992、直流耦合的VCSEL驱动器MAX3975 和Dallas XFP激光控制/数字诊断IC DS1862。本 参考设计中可支持的数据率范围在9.95Gbps至 10.7Gbps之间。 MAX3991 DS1862 MAX3975 MAX3992 HFRD-19.2 1.1 特性 z z z z z z z XFP 外形尺寸 SONET、Ethernet 和光纤通道速率 文档和测试数据 包括 850nm TOSA 和 ROSA，用于光学 评估 提供原理图和材料清单 提供 Gerber 文件 DS1862 – XFP 兼容的控制器 参考设计 HFRD-19.2 (Rev. 7; 11/08) 2 获取更多信息 将不再提供 XFP 收发器(HFRD-19.2)。了解参 考设计的详细信息或申请 Gerber 文件和原理 图 ， 请 发送电子邮件至：https://support.maximic.com/cn。 Maxim Integrated Products Page 2 of 22 3 参考设计详细说明 HFRD-19.2 ( 图 1) 通 过一 片 Maxim MAX3991 和 MAX3992信号调理器芯片与MAX3975、10Gbps VCSEL驱动器一同实现。Dallas Semiconductor 的 DS1862 提 供 激 光 控 制 XFP 兼 容 数 字 诊 断 功 能。XFP参考设计可在用户提供的主板上，或 HFRD-6.0 (FR-4 版 本 ) 和 HFRD-18.0 ( 低 损 耗 Rogers 3000版本)任何一块Maxim主板上测试。 XFP参考设计出厂时提供VCSEL发送光学组件 (TOSA)和接收光学组件(ROSA)，以实现完全的 光电特性。模块配置为工作在0至70°C温度范围 内 。 Maxim 主 板 HFRD-6.0 或 HFRD-18.0 完 成 与 HFRD-19.2的接口，提供高速数据线SMA连接 器；另外还提供RS-232接口，可以利用该接口 和 Dallas Semiconductor 公 司 提 供 的 软 件 与 DS1862 进 行 通 信 。 该 软 件 是 Dallas 专 为 与 其 SFP/XFP控制器IC通信而写的。 3.1 发送器组件 3.1.1 MAX3992 重定时器 减器，由 VCSEL 组件带来的反射就可被吸收掉。 MAX3975 可提供 3mA 至 12mA 调制电流，偏置电 流为 1.5mA 至 10mA。MAX3975 采用 2.5mm x 2.5mm 封装。驱动器包含外部上电故障保护电路， 以防止上电和断电期间出现意外的激光器电流 尖脉冲。详细内容见本文档的原理图部分。 3.1.3 DS1862 DS1862为模块提供激光器控制和XFP数字诊断 功能。DS1862包括自动功率控制环路，监测和 控制VCSEL的平均光功率。另外，DS1862包含 一个查找表，在整个温度范围内允许按照用户 提供的特性参数来调节VCSEL的调制电流。 DS1862包含所有满足XFP数字诊断要求的功能 和寄存器，提供7个数字诊断监测通道(5个主要 监视通道和2个辅助监视通道)。5个主要监测功 能为温度、VCC、偏置电流、发送功率和接收 功率的监测。另外，还提供这些监测通道的内 部校准功能。DS1862的其它功能包括：为保护 眼睛安全而关闭激光器的可编程快速开关、通 过I2C访问以便监测以及得到ID信息，同时还有 可编程报警和警告门限功能。 MAX3992是带有均衡器的10Gbps时钟和数据恢 复IC，适用于XFP应用。MAX3992可均衡长达 12英寸的FR-4，实现数据恢复而不需单独的均 衡器。其锁相环针对SONET、Ethernet和光纤通 道应用的抖动容限进行了优化设计。MAX3992 采用4mm x 4mm 24引脚QFN封装。 发送器光组件(TOSA)包含高速VCSEL，在参考 设计中提供柔性电路连接，可由下列厂商提 供： 3.1.2 MAX3975 VCSEL驱动器 Advanced Optical Components: HFE6190-561 MAX3975 是能以最大 10.7Gbps 数据速率直接调 制共阳极垂直空腔表面发送激光器(VCSEL)的驱 动器。驱动器输出可直接与 VCSEL 连接，无需 外接偏置元件。MAX3975 输出的回波损耗足够 低，因此 VCSEL 和驱动器之间不需要接线路衰 在本文档的修订版中可能还要增加额外的兼容 TOSA。 参考设计 HFRD-19.2 (Rev. 7; 11/08) 3.1.4 VCSEL Maxim Integrated Products Page 3 of 22 3.2 接收器组件 3.2.2 ROSA 3.2.1 MAX3991 重定时器 接收器光组件(ROSA)安装在阻抗受控的柔性连 接器上，可由下列厂商提供： MAX3991是10Gbps时钟和数据恢复IC，具有 < 10mVP-P 的输入灵敏度，无需单独的外部限幅 放大器。MAX3991输出为满足XFP眼图模板规 范提供了27%的余量。当输入信号摆幅低于用户 定义的报警门限时，AC功率探测器触发信号丢 失(LOS)输出。频率为串行数据速率1/64或1/16 的外部参考时钟，用于帮助频率捕获。锁定丢 失指示器用来指示接收器PLL的锁定状态。 Power Up Glitch Protect Adopco ROSA的RSSI输出以VCC为参考。实际 上，参考设计的RSSI可以配置为以地为参考或 者以VCC为参考的工作模式下。 VCC VCC SDO+ POL FCTL LOS LOL VTH MAX3975 SDI- MAX3992 SDO- SDI+ TX DATA REFCLK+ REFCLK- VCC MODSET BIAS SET VBIAS MON REF CLOCK DALLAS DS1862 2 Wire Interface IMD SDI+ POL FCTL VTH MISC Status and Control LOS CFIL GND MAX3991 SDI- VCC VCC VRSSI LOL ROSA MAX 4004 30-PIN CONNECTOR VCC GND 0.047μF CFIL TOSA Advanced Optical Components: HFD6180-413 REFCLK+ REFCLKSDO+ SDO- RX DATA 0.047μF VCC 图 1. HFRD-19.2 XFP 参考设计方框图 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 4 of 22 4 推荐工作条件 PARAMETER Max UNITS 0 70 °C VCC3 3.0 3.6 VCC5 4.5 5.5 9.95 10.7 Gbps 400 1000 mVP-P REFCLK differential input voltage 300 1600 mV Ref clock duty cycle 30 70 % Operating Ambient Temperature SYMBOL TA VCC2 Supply voltage VEE Data Rate Rb Differential Input voltage VID REFCLK Frequency FREFCLK CONDITIONS Note 1 Min Typ Not required V Not required Ethernet or Sonet patterns Note 2 Rb/16 GHz Rb/64 REFCLK Accuracy Output Load Resistance Relative to Rb/16 or Rb/64 RL AC coupled, single-ended -100 100 50 ppm Ω 注1：环境温度，同时具有至少100英尺/分钟的空气流量。 注2：Rb为基本数据率。参考时钟输入以基本数据率的1/16或1/64运行。Ref时钟输入可以使用正弦 波。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 5 of 22 5 典型设计性能数据 5.1 发送器光性能数据 (典型值在 TA = +25°C, VCC = +3.3V 时测量) PARAMETER SYMBOL Power Supply Current CONDITIONS Transmitter Only Average Optical Power PAVG (Note 1) TYP UNITS 210 mA -1 to -3 dBm >4.3 dB Extinction Ratio ER 10.3125 Gbps Optical Rise Time tR 20% to 80% (Notes 2) 35 ps Optical Fall Time tF 80% to 20% (Notes 2) 50 ps Deterministic Jitter DJ 0.1 UI 25 % 850 nm Eye Mask Margin (Notes 1) +/- K28.5 pattern, 10.3125 Gbps rate With 9 GHz O/E Note 1 Center Wavelength 31 注 1：采用 PRBS 2 -1 码型在 10.3125Gbps 速率下测得。 注 2：包括 Tektronix 80C12 O/E 转换器的上升/下降时间。 5.2 接收器光性能数据 (典型值在 TA = +25°C , VCC3 = +3.3V, VCC5 = +5.0V 条件下测量的。光源为 New Focus 1780 型 10GHz 参考发送器) PARAMETER SYMBOL Power Supply Current Average Optical Input Power Overload CONDITIONS Receiver Only PAVGMAX TYP UNITS 150 mA >0 dBm Receiver Sensitivity Note 1,2 -14 dBm OMA Stressed Sensitivity Note 1,3 -10 dBm OMA Crosstalk penalty (Note 3) Note 1,4 <0.5 Assert -16 De-Assert -14 Loss of Signal (Note 1) LOS dB dBm 注1：采用New Focus 10GHz参考源，以231-1 PRBS码型测量。 注2：光调制幅度采用10Log(OMA)表示，单位为dBm。 注3：根据802.3ae 52条款的规定，以10GBase S Stressed眼图配置。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 6 of 22 注4：XFP数据发送与接收同步。调整发送数据相位以实现最大串扰灵敏度损失。异步发送数据串扰 损失将会降低。串扰损失还取决于ROSA和TOSA的特性。 6 测量的性能数据 6.1 发送器眼图(10.3125Gbps, 231 PRBS, 显示了 30%的模板余量) 0°C 25°C 45°C 55°C 65°C 70°C 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 7 of 22 消光比、平均功率和偏置电流 偏置电流与调制电流 消光比与平均功率 10 9 9 Current [mA] 8 7 6 5 Bias 4 P-P Modulation 3 2 Extinction Ratio [dB] 10 -2.5 8 -2.7 7 6 -2.9 5 4 3 Power 2 -3.3 1 1 0 0 -20 -10 0 10 20 30 40 50 60 70 -3.5 -20 -10 0 80 Ambient Temp [°C] 6.3 10 20 30 40 50 60 70 80 Ambient Temp [°C] 接收灵敏度(10.3125Gbps, 231 PRBS) 非应力的 应力的 1.E-03 1.E-03 1.E-04 1.E-04 1.E-05 0C 1.E-06 20C 35 C 1.E-07 45 C 55 C 1.E-08 70 C 1.E-09 BER BER -3.1 ER Power [dBm] 6.2 1.E-05 0C 1.E-06 20 C 1.E-07 40 C 1.E-10 1.E-11 1.E-11 1.E-12 1.E-12 OMA [dBm] 参考设计 HFRD-19.2 (Rev. 7; 11/08) 70C 1.E-09 1.E-10 -19 -18 -17 -16 -15 -14 -13 -12 60 C 1.E-08 -15 -14 -13 -12 -11 -10 -9 -8 -7 OMA [dBm] Maxim Integrated Products Page 8 of 22 接收器输入眼图，用于测试灵敏度的改善程度 6.4 接收器输出眼图(-13dBm, 10.3125Gbps, 231-1 PRBS) 0°C 40°C 参考设计 HFRD-19.2 (Rev. 7; 11/08) 20°C 75°C Maxim Integrated Products Page 9 of 22 6.5 接收器报告功率(DS1862)和 LOS 检测 LOS 门限 1862 Reported Power 0 -2 -4 -6 0C -8 -12 10 C 20 C 35 C -14 45 C -16 55 C 70 C -10 -18 -18 -16 -14 -12 -10 -8 -6 -4 -2 0 Average Input Power [dBm] 7 应用信息 Activation Level [dBm OMA] 报告的平均功率 -12 LOS ON LOS OFF -13 -14 -15 -16 -17 -18 0 10 20 30 40 50 60 70 80 Temperature [C] I AVERAGE = I BIAS + I MOD 16 ⋅ VBIASMON = 2 R MONITOR 7.1 XFP 可插拔收发器 HFRD-19.2收发器设计使用DS1862，专门为满 足XFP收发器多源协议(MSA)的要求而设计。 MSA规定了封装外形、引脚功能以及模块设计 其它方面的要求。符合要求的模块在机械和功 能上可以互换。 7.2 监视器功能 MAX3975 的 BIASMON 引 脚 连 接 至 DS1862 的 Bias_Mon引脚E3。 接 收 信 号 强 度 监 视 器 ( 厂 商 所 提 供 的 ROSA 的 RSSI)产生一个以VCC为参考的电压，该电压与 光电二极管DC电流(IPD)和平均光输入功率成正 比。RSSI连接至DS1862 RSSI引脚B4。 MAX3975驱动器和厂商提供的ROSA一起可实 现对监视二极管电流、VCSEL平均电流和光电 二极管接收信号强度的监视。 VCSEL 监 视 器 的 光 电 流 直 接 连 接 至 DS1862 的 MD引脚D5。DS1862监视MD电流，以参与实现 平均功率控制(APC)功能。DS1862也使用MD引 脚来提供发送功率(TXP)监视功能。 偏置电流监视器(MAX3975的BIASMON)在其与 地之间的外部电阻上产生一个以地为参考的电 压，与平均DC电流成正比。二者关系为： 另外，DS1862也有监视+3.3伏VCC电源和内部 工作温度的功能。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 10 of 22 7.3 设置 DS1862 7.6 主板要求 DS1862控制器通过工业标准2线接口设置。接口 I/O 引 脚 由 SDA 和 SCL 组 成 ( 详 细 信 息 请 参 考 DS1862的数据资料)。这些控制线连接至XFP电 路板的引脚11 (SDA)和引脚10 (SCL)。然后连接 标准XFP主板，通过这些引脚对器件进行设置。 与HFRD-19.2 XFP收发器板接口时，应采用阻抗 受控的传输线和高频设计技术。主板应有良好 的电源滤波。推荐使用的发送器XFP MSA电源 滤波电路如图2所示。 利用软件、DB9串行电缆和主板(采用DS3900的 HFRD-6.0或HFRD-18.0)等其它资源可方便实现 对DS1862的设置。它们通过2线接口对DS1862进 行调整。详细信息请参见本文档后面的DS1862 图形用户接口软件(GUI) 部分。 7.4 Gerber 文件 索取本参考设计的Gerber文件，请发送电子邮件 至：https://support.maxim-ic.com/cn。 7.5 布板考虑 图 2. 电源滤波器(摘自 XFP MSA) HFRD-19.2 PCB上设计了差分和单端传输线，改 变PCB布局会影响传输线阻抗和参考设计性能。 如果修改板层布局，则应重新计算传输线尺 寸。 7.7 MSA 兼容、EMI 和安全问题 连接TOSA和ROSA部件也是通过阻抗受控的柔 性连接器来实现的。柔性连接组件是作为TOSA 和ROSA部件的一部分由厂商提供的。PCB和柔 性连接器之间的连接是通过6个焊盘来实现的。 由于并非所有厂商的柔性连接器间距都相同， 所以要仔细选择合适的间距和尺寸，以便与特 定的TOSA或ROSA部件匹配。 使 用 DS1862 的 HFRD-19.2 参 考 设 计 兼 容 于 MSA 。 本 参 考 设 计 目 的 在 于 通 过 演 示 MAX3991/3992/3975 的 性 能 以 及 DS1862 的 性 能，来帮助XFP模块设计人员，而不是替代整个 设计过程。XFP模块设计人员应对此参考设计进 行评估，并根据具体项目的不同要求，进行相 应修改。设计人员还应仔细考虑一些特殊应用 场合的安全、EMI和温度问题。 7.8 工作数据速率和码型 HFRD-19.2设计工作于9.95Gbps至10.7Gbps数据 率，码型和编码方式包括64/66、231-1 PRBS和 8B/10B。实际数据速率由参考时钟频率决定， 参考时钟频率可为数据速率的1/16或1/64。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 11 of 22 7.9 工作温度 8 快速入门 HFRD-19.2参考设计工作温度范围为0至70°C。 DS1862包含内部查找表，可以随温度变化调节 激光调制电流。查找表已预先设置好，以便保 证消光比在0 至70°C之间保持相对稳定。 HFRD-19.2可在任何标准XFP主板或Maxim提供 的HFRD-6.0/HFRD-18.0 (关于Maxim XFP主板的 详细资料，请参见参考设计HFRD-6.0或HFRD18.0)上进行评估。如果不使用Maxim提供的主 板，应仔细查看该特定模块对应的应用笔记。 图3所示为使用Maxim提供的主板的配置结构。 XFP TEST SETUP BLOCK DIAGRAM Computer (Optional) Low-Speed Digital I/O RS232 Link Fiber SMA Receive Data SMA 30Pin XFP SMA SMA Reference Clock Optical Test Equipment XFP Module XFP Host Board (HFRD 18.0) Fiber SMA Transmit Data SMA Pattern Generator / BERT, Serializer/DeSerializer or FPGA Multimeter / LED Indicators Power Supply 图 3. 使用 Maxim 提供的主板进行测试 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 12 of 22 可 通 过 XFP 连 接 器 访 问 SDA 和 SCL 线 来 更 改 DS1862设置。模块出厂前预设为在20°C下提供 约在4dB至5dB削光比和-1dBm至-3dBm平均功 率。 在使用带有激光二极管的器件时，必须谨慎操 作，以确保安全。激光辐射有害，会对眼睛造 成伤害。Maxim不对使用本参考设计造成的伤害 负责。本设计的安全操作问题完全由用户自己 负责。 对标准XFP主板上的HFRD-19.2收发器进行评估 时，请按照以下步骤操作： 1) 连接HFRD-19.2至XFP主板。 2) 利用等长电缆，将10Gbps差分源连接到主 板 TX 数 据 输 入 。 每 个 源 的 峰 - 峰 值 应 在 200mV至500mV之间(400mV和1000mV差分 值)。 3) 主板参考时钟输入端采用差分时钟。参考时 钟可为正弦波。参考时钟频率应为第2步中 所设置的数据速率的1/16或1/64。 4) 连接带LC型连接器的多模光纤至TOSA。连 接时，不要对光纤和激光器过于用力。在光 纤电缆或其它器件上过于用力会对TOSA造 成损坏。 参考设计 HFRD-19.2 (Rev. 7; 11/08) 5) 将光纤另一端通过一个光电转换器或光插入 模块连至高速示波器。光电转换器件在工作 频段应具有足够高的带宽，并能探测850nm 波长。注意：本参考设计提供的激光源功率 达几mW。如果光功率超过光电转换器件的 额定输入功率，则需要进行衰减。另外，为 防止出现高速波形失真，O/E要求平均输入 功率比O/E额定最大功率低数个dB。 6) 为观察接收器输出，主板差分输出和示波器 之间连接等长高速SMA同轴电缆。 7) 连接带LC型连接器的多模光纤至ROSA。在 连接时，不要对ROSA和光纤过于用力。在 光纤或其它器件上过于用力会对ROSA造成 损害。 8) 通过一个光衰减器，将光纤另一端连至高速 850nm光源。如果采用本参考设计的发送器 部分作为光源，请按照步骤1至5来设置发送 器。光源平均输出功率应低于0dBm。 给主板加电。所需电压因使用的主板不同而不 同 。 Maxim 的 HFRD-6.0 和 HFRD-18.0 都 需 要 +3.3V和+5.0V电压。XFP会自动加电，VCSEL 偏置电流和调制电流配置到出厂设置的工作 点。 XFP模块的接口和控制通过GUI软件实现，该软 件在下一节进一步详细论述。 Maxim Integrated Products Page 13 of 22 9 运行 GUI 软件 提供的GUI软件包可简化与XFP和主板之间的接 口。软件为用户提供下列功能： z 读监视器电平 z 访问寄存器 z 修改查找表 z 清除或设置存储器表 图4所示为GUI的总页面。在该页面输入密码(缺 省为全零)，也通过该页面进行实时监测。 模块加电后，按WR按钮两次后可以访问DS1862 寄存器。按实时显示功能下的Start按钮，那么将 显示不断更新的监视电平。 Click here twice to enable memory access Click here to start continuous acquisition of monitors 图 4. 有实时显示和密码输入点的 GUI 总页面 图5所示为Advanced页面显示。该页面用来输入 APC控制设置，该设置确定平均监视器光电流。 提供粗调和细调设置。输入值采用十六进制。 计算出的监视器电流正好显示在粗调和细调输 入设置的下方。 参考设计 HFRD-19.2 (Rev. 7; 11/08) 图6所示为Memory页面。该页用于设置和读取多 个存储器位置。要访问的表首先输入Table Select 栏。然后可以进行一个或两个字节的读写。还提 供Page Mode功能。另外，通过输入十六进制格 式的起始地址和终止地址，可以进行存储器填 充。图7所示为进行I2C手动控制操作的页面。图 8 所 示 为 读 、 写 DS1862 所 有 表 的 页 面 。 Maxim Integrated Products Page 14 of 22 图 5. 显示 APC 控制输入栏的 GUI Advanced 页面显示。 Table select entered here. Command log Memory fill performed here 图 6. 显示存储器读、写和填充操作的 GUI Memory 页面。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 15 of 22 图 7. GUI I2C 控制页面，该页可用作 I2C 接口的手动控制。 Dumps tables to a text file. 1862 may be filled with a text file modified in excel which is in the format of the template A complete template may be generated for modification using EXCEL then loaded back into 1862 using “Fill Device” 图 8. GUI File 页面，该页面可读、写 DS1862 内部的所有表。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 16 of 22 10 XFP 信号定义(30 引脚 XFP 连接器 J1) I/O 方向以 XFP 模块为参考。正式定义和详细内容参见 XFP MSA 2.3 节：管脚定义。 Connector Pin (J1) I/O Type 1, 7, 15, 16, 19, 23, 26, 27, 30 NAME GND 2 VEE5 3 LVTTL INPUT MOD_DESEL 4 LVTTL OUTPUT INTERRUPT LVTTL INPUT TX_DIS 5 6 8, 9 Definition Module Ground Optional -5.2V Power Supply Connection. Module De-select. Asserting this pin to a logic zero allows the module to respond to 2-wire serial interface commands. Interrupt. When asserted, indicates the presence of an important condition that can be read over the 2-wire serial interface. Transmitter Disable. When high the transmitter optical output is disabled. VCC5 +5V Power Supply Connection VCC3 +3.3V Power Supply Connection 10 LVTTL INPUT SCA 2-Wire Serial Interface Clock Line (Note 1) 11 LVTTL INPUT / OUTPUT SDA 2-Wire Serial Interface Bi-Directional Data Line (Note 1) 12 LVTTL OUTPUT MOD_ABS Module Absent. Indicates that the module is not present. MOD_ABS is connected to GND inside the module (Note 1). 13 LVTTL OUTPUT MOD_NR Module Not Ready. Indicates there is an operational fault in the module. 14 LVTTL OUTPUT RX_LOS Receiver Loss of Signal. Indicates the received optical power has dropped below a defined level (Note 1). 17 CML OUTPUT RD- Inverted Received Data Output 18 CML OUTPUT RD+ Non-Inverted Received Data Output 20, 22 VCC2 +1.8V Power Supply Connection (not required for HFRD-19.2) Power Down. Module is required to limit power consumption to 1.5W or below when this pin is high. 2-wire serial interface must be functional in power down mode. Reset. The falling edge initiates a complete reset of the XFP module including the serial interface. Equivalent to a power cycle. 21 LVTTL INPUT P_Down/RST 24 PECL INPUT REFCLK+ Non-Inverted Reference Clock Input, AC-coupled on host board. 25 PECL INPUT REFCLK- Inverted Reference Clock Input, AC-coupled on host board. 28 CML INPUT TD- Inverted Transmitter Data Input 29 CML INPUT TD+ Non-Inverted Transmitter Data Input 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 17 of 22 11 元件列表 Reference Qty Value C2-3 C10-11 C16-17 C24-25 8 0.1 uF C1 C4-5 C7-9 C12 C18-19 C21 C22-23 C32 13 .01uF C13 C26 C35 C40-43 7 0.1uF C14-15 C27-29 C31 C36-39 10 1000pF C30 1 DNI C33-34 2 1.0uF C6 C20 2 .047uF L1-3 L6-7 5 10 ohm L4-5 Q1 Q2 R1 R8 R19 R10 R13 R16 R17 R2 R24-25 R3 R6 R15 R20 R14 R18 R23 R7 R9 R12 R21-22 SB1 SB4 SB2 SB3 U1 U2 U3 2 1 1 3 1 1 1 1 1 2 4 3 5 2 2 1 1 1 U4 U5 U6 U7 U8 1 1 1 1 1 Tolerance Voltage Description 10% 10V CERAMIC CAPACITOR (0201) 10% 10% 10% 10% 10% 10% 220 0 5.62K 549K 20K 24.9K 100 0 DNI 10K 1K 5% 1% 1% 1% 1% 1% 5% 5% 1% 1% 10V 10V 10V 10V 10V 10V CERAMIC CAPACITOR (0402) CERAMIC CAPACITOR (0402) CERAMIC CAPACITOR (0402) CERAMIC CAPACITOR (0402) CERAMIC CAPACITOR (0402) CERAMIC CAPACITOR (0402) MURATA BLM15BB100SNIB (0402) MURATA CHIP INDUCTOR (0603) BLM18EG221TN1B (2ND SOURCE: TAIYO YUDEN FBMH1608HM221-T) FDC6306P (FAIRCHILD) SUPERSOT-6 FDN302P (FAIRCHILD) SUPERSOT-3 RESISTOR (0402) RESISTOR (0402) RESISTOR (0402) RESISTOR (0402) RESISTOR (0402) RESISTOR (0402) RESISTOR (0201) RESISTOR (0402) RESISTOR (0402) RESISTOR (0402) SOLDER BRIDGE OPEN SOLDER BRIDGE SHORT Retimer MAX3991UTG (24QFN) ROSA FLEX (HFD6x80-413) Current Mirror MAX4004EUT-(SOT23-6) DS 1862 25 PIN BGA PACKAGE, 5 X 5 MATRIX, .8MM PITCH Retimer MAX3992UT (24QFN) Driver MAX3975UBA-T (UCSP-20) TOSA FLEX (HFE6190-561) Comparator MAX9039BEBT-T (UCSP-6) 12 原理图 图9所示为原理图。XFP接收器部分可以与RSSI 以地为参考或以VCC为参考的ROSA工作。对于 以地为参考的RSSI，R6设置为0欧姆，不安装 U3。对于以VCC为参考的RSSI，需安装U3，并 移除R6。实现以VCC为参考的RSSI功能(Adopco ROSA)还需要VCC5。 XFP收发器还包含慢启动电路(Q2)，用于热插拔 时限制浪涌电流。 当驱动供电电源低于2.9V时，加入1个上电复位 电 路 (U8) ， 以 便 禁 止 VCSEL 。 这 样 可 避 免 上 电、断电时VCSEL产生过多光输出。 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 18 of 22 参考设计 HFRD-19.2 (Rev. 7; 11/08) 图 9. XFP 原理图 Maxim Integrated Products Page 19 of 22 13 电路板布局 图 10. 第 1 层和元件布局：元件层 图 11. 第 6 层和元件布局：焊接层 图 12. 第 2 层，地层 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 20 of 22 图 13. 第 3 层 ，VCC 层 图 14. 第 4 层 ，混合布线 图 15. 第 5 层 ，地层 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 21 of 22 14 板层剖面 15 其它评估资源 HFRD-19.2 XFP 发送器电路板包括阻抗受控传 输线。板层剖面基于以下假设： 设置DS1862时，可能会用到以下资源： 1． 介电常数约为3.6的Nelco4000-12绝缘材 料。 2． 1oz铜箔。 单端 耦合 A 16mil 13mil B > 50mil 10mil C 8mil 8mil D 5mil 5mil E 根据需要 根据需要 PREPREG A B 1． DS1862评测软件(GUI)：可运行于标准 PC上的软件。该软件便于实现与DS1862 控 制 器 IC 的 接 口 。 软 件 通 过 串 口 和 HFRD-6.0 (采用DS3900) 或 HFRD-18.0通 信，发送和接收数据。 2． RS-232电缆：标准DB9连接器电缆，用 于连接DS3900或HFRD-18.0串口适配器 和计算机。 3． HFRD-6.0 (采用DS3900)或HFRD-18.0参 考设计主板：包括XFP模块连接器、高 速数据连接器(SMA)以及用于PC接口的 RS-232 DB9通信端口。 欲了解更多信息，请发送电子邮件至： https://support.maxim-ic.com/cn。 A C D E D CORE CORE CORE C PREPREG 参考设计 HFRD-19.2 (Rev. 7; 11/08) Maxim Integrated Products Page 22 of 22