LT4351 MOSFETダイオードOR コントローラ 特長 ■ ■ ■ ■ ■ ■ ■ ■ ■ 概要 多重化電源用OR結合ダイオードの低損失代替用途 大電流容量向けの外付けNチャネルMOSFET MOSFETのゲートドライブ用内蔵昇圧レギュレータ電源 広い入力範囲：1.2V∼18V 高速スイッチングMOSFETのゲート・コントロール 入力の低電圧と過電圧の検出 監視用のSTATUS出力とFAULT出力 内蔵MOSFETゲート・クランプ 10 ピンMSOPで供給 LT ® 4351は外付けのシングルまたはバック・トゥ・バックのN チャネルMOSFETを使って理想に近いダイオードを実現しま す。 この理想的ダイオード機能により、複数の電源を低損失で OR結合することができます。複数の電源を簡単にOR結合し て、電源電圧や効率にほとんど影響を与えずにシステム全体 の電力を増やし、信頼性を高めることができます。異種電源を 効率的にOR結合することもできます。 このデバイスは負荷を基準にして入力電源を監視し、 入力電源 の方が高いとMOSFETをオンします。 MOSFETのRDS(ON)が十 分小さいと、 LT4351はMOSFET両端の電圧を15mVに制御しま す。 STATUSピンはMOSFETがオン状態であることを示します。 アプリケーション ■ ■ ■ ■ 並列電源 無停電電源装置 高信頼性システム N＋1冗長電源 内蔵されている昇圧レギュレータはMOSFETのゲート・ドライ ブ電圧を発生します。動作電圧が低いので、 わずか1.2Vの電 源をOR結合することができます。 LT4351は低電圧状態または過電圧状態のあいだ電力経路を ディスエーブルします。 これらの電圧はUVピンとOVピンの抵 抗分割器によって設定されます。低電圧スレッショルドはユー ザがプログラム可能なヒステリシスをもちます。過電圧検出は フィルタ処理されて、 トリガの誤動作を減らします。 、LT、LTC、 LTM、Linear Technology、LinearのロゴおよびBurst Modeはリニアテクノロジー社 の登録商標です。PowerPathおよびThinSOTはリニアテクノロジー社の商標です。 その他すべての商標の所有権は、 それぞれの所有者に帰属します。 LT4351は10ピンのMSOPパッケージで供給されます。 標準的応用例 デュアルの5V冗長電源 Si4862DY POWER SUPPLY 1 Si4862DY 5V COMMON 5V 4.7µH 10µF 1× 1µF VIN MBR0530 232Ω 1% 1.47k 1% GATE OUT 1× LOAD 1µF OUT GATE VDD MBR0530 24.9k 1% CLOAD 5V SW UV OV VIN VDD LT4351 STATUS FAULT GND STATUS LT4351 GND MBR0530 MBR0530 SW UV FAULT 10µF 4.7µH POWER SUPPLY 2 OV 4351 TA01 24.9k 1% 232Ω 1% 1.47k 1% 4351fd 1 LT4351 絶対最大定格 ピン配置 （Note 1） VIN電圧 .................................................................. −0.3V～19V OUT電圧................................................................. −0.3V～19V VDD電圧 ................................................................. −0.3V～30V FAULT、STATUS電圧 ............................................... −0.3V～30V FAULT、STATUS電流 ............................................................ 8mA UV、OV電圧 .............................................................. −0.3V～9V SW電圧 .................................................................. −0.3V～32V 動作温度範囲 LT4351C................................................................. 0°C～70°C LT4351I ..............................................................−40°C～85°C 接合部温度（Note 2）........................................................125°C 保存温度範囲.....................................................−65°C～150°C リード温度（半田付け、10秒）...........................................300°C TOP VIEW GATE VDD VIN SW GND 1 2 3 4 5 10 9 8 7 6 OUT STATUS FAULT UV OV MS PACKAGE 10-LEAD PLASTIC MSOP TJMAX = 125°C, θJA = 120°C/W 発注情報 鉛フリー仕様 テープアンドリール 製品マーキング パッケージ 温度範囲 LT4351CMS#PBF LT4351CMS#TRPBF LTZZ 10-Lead Plastic MSOP 0°C to 70°C LT4351IMS#PBF LT4351IMS#TRPBF LTA1 10-Lead Plastic MSOP –40°C to 85°C さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。 鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。 電気的特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25 Cでの値。 注記がない限り、 VIN = VOUT = 5V、 VDD = 16.1V、 VUV = 0.4V、 VOV = 0.2V、 GATEは開放。 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS 電源と保護 VIN Operating Range IVIN VIN Supply Current VIN = 1.2V, VOUT = 1.1V, VDD = 12.3V VIN = 18V, VOUT = 17.9V, VDD = 29.1V l l VUV(TH) Undervoltage Turn-Off Voltage Threshold UV Falling l IUV(HYST) IUV Hysteresis Difference Between IUV at VUV(TH) + 10mV and VUV(TH) – 10mV l IUV UV Input Bias Current VUV = VUV(TH) + 10mV l VOV(TH) Overvoltage Threshold OV Rising l l 1.2 18 V 1.41 1.71 2 2.1 mA mA 290 300 310 mV 7 10 13 µA –100 –400 nA 300 310 mV 290 4351fd 2 LT4351 電気的特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25 Cでの値。 注記がない限り、 VIN = VOUT = 5V、 VDD = 16.1V、 VUV = 0.4V、 VOV = 0.2V、 GATEは開放。 SYMBOL PARAMETER CONDITIONS IOV OV Input Bias Current VOV = VOV(TH) – 10mV VF(ON) FAULT Pin On-Voltage IF(OFF) FAULT Pin Leakage Current VBR Boost Regulation Trip Voltage tOFF Boost Supply Off-Time ISWLIM Boost Supply Switch Current Limit MIN TYP MAX UNITS l –100 –400 V IF = 5mA in Fault Condition l 0.14 0.25 V VF = 30V, VIN = 4.9V l 0.04 1 µA Measured as VDD to VIN, Rising Edge l 10.7 11.4 V 昇圧電源 10.2 600 ns l 350 450 650 mA l 4 15 25 mV –2.3 –3 V 7.4 7.8 V 0.16 0.30 V ゲート・ドライブ VIOR Input-to-Output Regulated Voltage ∆VGL Gate Voltage Limit VIN = 5V, VOUT = 4.9V, VDD = 13V Measured with Respect to VDD l ∆VG(MAX) Maximum Gate Voltage VIN = 5V, VOUT = 4.9V, VDD = 16.1V Measured with Respect to VOUT l VG(OFF) Gate Off-Voltage VOUT = 5.1V l IGSO Gate Source Current VOUT = 4.9V, VGATE = 9V 0.670 A IGSK Gate Sink Current VOUT = 5.1V, VGATE = 9V 0.670 A VDD Operating Range IVDD VDD Supply Current ステータス機能 7 30 V l l 3 3.6 4 5.6 mA mA l 0.75 1 210 230 l VIN = 1.2V, VOUT = 1.1V, VDD = 12.3V, GATE Open VIN = 18V, VOUT = 17.9V, VDD = 29.1V, GATE Open ∆VGIS Minimum Gate Voltage for Turning VOUT = 4.9V, ISTATUS = 1mA On Status VIOGF VIN to VOUT Fault Voltage with Open Gate VOUT Falling, Measured with Respect to VIN VST(ON) Status Pin On-Voltage IST = 5mA, VOUT = 4.9V, Status On l 0.13 0.25 V IST(OFF) Status Pin Leakage Current VST = 30V, Status Off, VIN = 4.9V l 0.04 1 µA Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。長期にわたって絶対最大定格条件に曝すと、 デバイスの信頼性と寿命に悪影響 を与える可能性がある。 185 V mV Note 2：TJは周囲温度TAおよび消費電力PDから次式にしたがって計算される。 TJ = TA＋(PD • 120°C/W) 4351fd 3 LT4351 標準的性能特性 注記がない限り、規格値はTA = 25 Cでの値。 低電圧スレッショルドと温度 過電圧スレッショルドと温度 305 VIN = 1.2V VIN = 5V VIN = 12V VIN = 20V 308 306 VOV(TH) (mV) VUV(TH) (mV) VIN = 1.2V VIN = 5V VIN = 12V VIN = 20V 303 304 302 300 298 296 294 308 306 304 301 299 297 298 294 50 25 0 75 TEMPERATURE (°C) –25 100 293 –50 125 –25 50 25 0 75 TEMPERATURE (°C) 100 4351 G01 290 125 25 310 308 20 VIN = 5V 298 296 8 10 12 14 16 18 20 VIN (V) 16 15 10 5 294 VIN = 5V 18 TURN-OFF DELAY (µs) OV HYSTERESIS (mV) 300 6 過電圧オフ遅延と 過電圧オーバドライブ 20 306 302 4 4351 G03 過電圧ヒステリシスと温度 304 2 0 4351 G02 過電圧スレッショルドとVIN 14 12 10 8 6 4 2 292 0 2 4 6 8 0 –50 10 12 14 16 18 20 VIN (V) –25 50 0 75 25 TEMPERATURE (°C) 1.9 1.8 0 125 4.5 35 20 15 10 25 30 5 OV VOLTAGE ABOVE THRESHOLD (mV) VIN = 1.2V VIN = 5V VIN = 12V VIN = 20V ゲートのオフ電圧と温度 0.50 VIN = 1.2V VIN = 5V VIN = 12V VIN = 20V 4.0 0.45 VIN = 5V VOUT = 5V 0.40 1.7 0.35 1.5 1.4 3.5 VGOFF (V) IVDD (mA) 1.6 3.0 1.3 0.30 0.25 VIN = 5V VOUT = 5.1V 0.20 0.15 1.2 0.10 2.5 1.1 1.0 –50 0 3451 G06 IVDDと温度 IVINと温度 2.0 100 4351 G05 4351 G04 IVIN (mA) 300 292 290 –50 290 302 296 295 292 VUV(TH) (mV) 低電圧スレッショルドとVIN 310 VUV(TH) (mV) 310 0.05 –25 50 25 0 75 TEMPERATURE (°C) 100 125 4351 G07 2.0 –50 –25 50 25 0 75 TEMPERATURE (°C) 100 125 4351 G08 0 –50 –25 50 25 0 75 TEMPERATURE (°C) 100 125 4351 G09 4351fd 4 LT4351 標準的性能特性 注記がない限り、規格値はTA = 25 Cでの値。 10nF容量性負荷でのGATEピンの オンとオフの波 SWピンの標準的波形 TURN ON VSW 5V/DIV VGATE 2V/DIV TURN OFF 50ns/DIV VIN = 5V VOUT = 4.9V TO 5.1V SQUARE WAVE 4351 G10 VIN = 5V L = 4.7µH 500ns/DIV 4351 G11 昇圧レギュレータの最大出力で のSWピンの波形 SWピンの標準的波形 VSW 5V/DIV VSW 5V/DIV VIN = 5V 4.7µH INDUCTOR 10µs/DIV 4351 G12 VIN = 5V 4.7µH INDUCTOR 10µs/DIV 4351 G13 4351fd 5 LT4351 ピン機能 NチャネルMOSFETのゲートに接続されます。UVがVUV（TH） スレッショルドより上で、OVがVOV（TH）スレッショルドより下 で、VINがOUTより15mV以上高いとGATEピンは H にドライ ブされます。H にドライブされないとき、GATEはアクティブに GNDに引き下げられます。GATEは最大600mAまでシンクまた はソースすることができます。 圧検出にはフィルタ処理が備わっており、誤ったトリガを防ぎ ます。 フィルタ処理はオーバードライブのレベルに依存します。 フィルタ処理されたトリップはOVが0.3Vを超すと発生します。 OVが0.33Vを超すとゲートは直ちにオフします （フィルタ処理 はおこなわれません）。過電圧検出が不要ならば、OVピンを 接地します。詳細については 「アプリケーション情報」 を参照し てください。 VDD （ピン2） ：ゲート・ドライブの電源ピン。 このピンはゲート・ド UV （ピン7） ：低電圧シャットダウン・ピン。 このピンは低電圧検 GATE （ピン1） ：MOSFETゲート・ドライブ・ピン。 このピンは外部 ライブ・アンプの電源ピンです。 これは内蔵昇圧レギュレータに よって発生させるか、 または外部から供給されます。 MOSFETを オンするとき、大きな電流パルスがこのピンに流れます。 デバイ スにできるだけ近づけて配置した1μFのコンデンサでこのピン をバイパスします。 このピンの電圧は昇圧レギュレータへの帰 還電圧としても機能します。 VDD電圧がVIN電圧を10.7Vほど超 すと、 昇圧スイッチがオフになります。 VIN （ピン3） ：入力電源ピン。 このピンは制御回路と昇圧レギュ レータの電源ピンです。 これは、MOSFETを制御するために、 OUTとともに入力のひとつとしても機能します。 デバイスにでき るだけ近づけて配置した低ESR/ESLのコンデンサでバイパス します。 SW （ピン4） ：昇圧レギュレータのスイッチ・ピン。 このピンは昇 圧レギュレータ・スイッチの出力です。 これは昇圧インダクタと 昇圧ダイオードに接続されます。 ピーク・スイッチ電流は内部 で450mAに制限されます。GNDとSWの間にはショットキー・ ダイオードが必要です。外部のVDD電源が使用される場合、 こ のピンは未接続のままにします。 GND （ピン5） ：デバイスのグランド・ピン。 このピンは昇圧スイッ チ、ゲート・ドライブ、 さらに制御回路のグランドです。V INと VDDのバイパス・コンデンサおよびグランド・プレーンをこのピ ンの近くに接続して、 デバイスの性能へのスイッチング電流の 影響を最小に抑えます。 OV （ピン6） ：過電圧シャットダウン・ピン。 このピンは入力の過 電圧検出に使われます。 これはV INの抵抗分割器に接続さ れます。電圧がOVスレッショルド （0.3V） を超すと、GATEが GNDに下がり、電力の供給をディスエーブルします。 さらに、 FAULTピンが L に下がって、 フォールトを表示します。過電 出に使われます。 これはVINの抵抗分割器に接続されます。電 圧がUVスレッショルドより下に下がると、GATEがGNDに下 がり、電力の供給をディスエーブルします。 さらに、FAULTピン が L に下がって、 フォールトを表示します。UVピンの電圧が スレッショルドよりも下に下がると、10μAの電流が分割器から 引き出されてヒステリシスが与えられます。低電圧検出が不要 ならば、320mVを超えるがVINは超えない電圧にUVピンを接 続します。内部クランプのため、9Vを超す電圧をUVに与えな いでください。詳細については 「アプリケーション情報」 を参照 してください。 FAULT （ピン8） ：フォールト・コンパレータのステータスピン。 こ のピンはフォールトが発生すると L に下がります。UVピン がスレッショルドよりも下に下がるか、OVピンがスレッショル ドよりも上に上がるとフォールトが発生します。FAULTピンが L のときは、VIN（ソース）電源に問題があることを示します。 フォールトのあいだ、GATEはGNDに引き下げられ、MOSFET をディスエーブルして共通電源が悪影響を受けるのを防ぎ ます。GATEがコンプライアンス状態になり （GATEがV DD 2.3VまたはOUT＋7.4Vの小さい方に等しい）、VINがOUTより 0.21V以上大きいと、FAULTがオンして、MOSFETが正常に機 能していない可能性が高いことを示します。 このピンを使用し ない場合は開放しておきます。 STATUS （ピン9） ：MOSFETのステータスピン。 このピンはGATE が0.7V以上VINを超え、VINが15mV以上OUTを超えると L に下がります。 これはMOSFETがオンしていることを示します。 このピンを使用しない場合は開放しておきます。 OUT（ピン10 ） ：共通電源ピン。 このピンは電源の共通端子に 接続され、MOSFETを制御する片方の入力としてVINと組み 合わせて使われます。 4351fd 6 LT4351 ブロック図 TO COMMON SUPPLY FROM INDIVIDUAL SUPPLY VIN VOUT 4 2 3 GATE 10.7V REG – ENABLE + 600ns ONE SHOT QSW 1 VIN VDD SW ENABLE + DRIVER – + 15mV + – OUT – R2 7 UV RB R1 0.3V 6 + + – – OV RA – 0.3V OPEN OUT MOSFET DETECT VIN CUV COV 0.33V STATUS 10 9 ST COVF – FAULT + 8 + 5 GND 4351 BD 4351fd 7 LT4351 動作 システム設計者が多重化電源を扱う必要のある場合が多く なっています。多重化電源は、並列に冗長電源を接続して信 頼性を向上させたり、異種の電源を接続する手段を与えるこ とができます。 すべての場合、 ダイオードのように振る舞いなが ら電力損失や電圧降下がないことが望まれます。 次に、OVピンが330mVの基準を超すと生じます。OVFコンパ レータが直ちにトリップして、GATEをGNDに引き下げます。 こ れにより、 オーバードライブの大きさに反比例した遅延が与え られます。 これは、重大な過電圧状態発生時の応答時間を犠 牲にすることなく、 グリッチ耐性も与えます。 ダイオードによるOR結合が、 これらの電源を接続する従来の 方法でした。 この手法の弱点は、 ダイオードの順方向電圧降 下により効率が低下することです。 この電圧降下のばらつきに より、電源の許容誤差も大きくなります。 さらに、 ダイオードは 供給元の電源の状態に関する情報は与えません。範囲を外 れた電源が共通電源に影響を与えないようにするには別のコ ントロールを追加する必要もあります。 FAULT出力はC OV 、C OVF 、およびC UVコンパレータの状態 を示します。 これはフォールト状態のあいだ L になります。 GATEがコンプライアンス状態で、VINが0.21V以上OUTより も高いときも L になり、MOSFETが機能していない可能性が 高いことを示します。GATEがOUT＋7.4VまたはVDD2.3Vの 小さい方と等しいときにコンプライアンスが生じます。FAULT は、VINまたはOUTのうち電圧の高い方からドライブされます。 これは、VINまたはOUTが0.9Vを超すとアクティブになります。 VINまたはOUTがこのレベルよりも低いと、 出力の状態は保証 されません。 LT4351はパス素子としてNチャネルMOSFETを使うことにより これらの問題を解決します。電力が送られているときMOSFET はオンしているので、電源から負荷への電圧降下は小さくなり ます。入力源の電圧が出力の共通電源電圧よりも下に下がる と、MOSFETがオフするので、理想ダイオードの機能と性能に 適合します。 LT4351はシングルのMOSFETまたはデュアルのバック・トゥ・ バックMOSFETをドライブします。VIN電圧がOUTよりも大き いとき入力電源から出力電源に電流が流れるのを防ぐには デュアルMOSFETが選ばれます。 ドライバ・アンプが入力 （VIN） と出力 （OUT） を監視し、 MOSFET を制御します。 VINがOUTを15mVほど超すと、 GATEは H にな り、 MOSFETをオンするので、 電力の供給が可能になります。 低電圧コンパレータC UVと過電圧のコンパレータC OVおよび COVFも電力経路を制御します。UVピンが300mVより下に下 がるか、OVピンが300mVを超すとMOSFETがオフするよう に、抵抗分割器がUVピンやOVピンと共同でスレッショルドを 適切に設定します。 電源ラインの過渡現象を扱いやすくするため、UV入力には 電流ヒステリシスをもたせてあります。UVの電圧が300mVの スレッショルドよりも下に下がると、10μAの電流がピンから引 き出されます。 こうして、 ユーザは分割器の適切な値を使って ヒステリシスのレベルを設定することができます。 過電圧シャットダウンは2段階で生じます。 まずは、OVピンが 300mVの基準を超すと生じます。OVがちょうど基準を超すと、 内部コンデンサの充電が開始され、MOSFETをオフする信号 を遅延させます。 ゲート・ドライブは、大電流で広帯域なアンプ（ドライバ） で構 成されています。 このアンプがイネーブルされると、MOSFET 両端の電圧が約15mVになるようにGATE電圧を制御しよう とします。MOSFETのオン抵抗が高すぎて制御できないと、 GATEはコンプライアンス状態になり、MOSFETは完全にオン します。 アンプへの入力はV INとOUTです。GATEピンはVDDか ら電流をソースし、GNDに電流をシンクします。GATEからVIN への最大電圧は、V DD 2.3VまたはVOUTより7.4V上または VIN （内部クランプ電圧） のうち最も小さい電圧です。 STATUSコンパレータ （ST） は、GATEがVINを0.7Vほど超える と L に下がります。 これはVIN > OUT＋15mVのときに生じま す。STATUSピンは L になり、電力がMOSFETを通して供給 されていることを示します。 V INがOUTより0.21Vほど大きく、GATE > VIN＋7.4Vまたは コンプライアンス状態（GATE = VDD2.3V） だと、STATUSは H になり、MOSFETが開放状態になっている可能性がある ことを示します。 この状態ではFAULTは L になり、 フォールト の可能性が高いことを示します。 ゲート・ドライブ・アンプとSTATUS機能はVDDから電力を得ま す。 この回路はVDD > 2.5Vであることを必要とします。 VDDが存 在すれば、 ゲート・ドライブ・アンプとSTATUSは、VINの状態に は無関係にアクティブになります。 フォールト状態では、GATE はアクティブに L に下がります。V DDが失われたとしても、 OUTから電力供給を受けて、GATEは （強度は下がりますが） なおもアクティブにプルダウンされ、 オフ状態を保証します。 4351fd 8 LT4351 動作 内蔵されている昇圧レギュレータは固定オフ時間制御方式を 採用しています。VDDがレギュレーションのトリップ電圧より下 に下がると、 スイッチは600nsのオフ時間後にオンします。 スイッ チがオンすると、 インダクタの電流が電流リミット （450mA） に 達するまでランプアップします。 スイッチがオフして、 インダクタ の電流は外部ダイオード通ってVDDコンデンサを充電します。 VDDが依然として低すぎると、 スイッチは600nsの固定オフ時 間後に再度オンします。 昇圧レギュレータは、VINより約10.7V上にVDDをレギュレー ションします。VDDがこのレベルを超すと、 SWトランジスタのオ ンはディスエーブルされます。VDDがこのレベルよりヒステリシ スの分だけ下に下がると、SWトランジスタはオンすることがで きます。約0.15Vのヒステリシスがあります。 アプリケーション情報 フォールト・スレッショルドの設定 ゲート・ドライブ・アンプは理想ダイオードの機能を実現しま す。 フォールト・コンパレータ （UVとOV） は、入力電圧が規定 範囲から外れているあいだ、 このアンプをディスエーブルして、 このような入力電圧が出力に影響を与えるのを防ぎます。UV とOVが理想ダイオードの機能の開閉をおこなっていると考え てください。 これは通常のダイオードではできないことです。 VINからUVに接続された抵抗分割器とVINからOVに接続さ れた抵抗分割器が、FAULTスレッショルドを設定する普通の 方法です。 UVの場合、抵抗値は次のように設定されます。 UVHYST IUVHYST VUV R1 = • R2 UVFAULT – VUV R2 = ここで、UV HYSTは入力で必要な低電圧ヒステリシスです。 UVFAULTは入力で必要な低電圧トリップ電圧です。VUVはデ VIN VIN R2 R1 VUV 300mV OV RB = FAULT – 1 RA VOV RA = 0 . 3V R A ,RB Divider C u rrent ここで、OVFAULTは入力で必要な過電圧トリップ・ポイントで、 VOVはOVピンのスレッショルド （0.3V） です。OVピンの電圧ヒ ステリシスは、室温で7mVです。 抵抗を3本だけ使って両方の分割器を一緒にすることは可能 ですが、部品の相互依存性が増します （図3）。UVとOVの入 力バイアス電流は200nA未満なので、抵抗値は10k未満に保 ちます。 VIN R3 UV R1 IHYS 10µA OVピンに接続された分割器は簡単な抵抗分割器です （図2） 。 VIN VIN R2 UV バイスの低電圧トリップ・ポイント （0.3V） で、IHYSTUVは低電 圧ヒステリシス電流（10μA） です。図1を参照してください。 VUV 300mV IHYS 10µA RB OV R2B UV VOV 300mV R2 R2A OV RA R1 C1 UV R1 4351 F02 4351 F01 UVをオンにする 4351 F03 UVをオフにする 図1 図2 図3 4351 F04 図4 4351fd 9 LT4351 アプリケーション情報 昇圧レギュレータ 昇圧レギュレータはV INが0.85Vを超すと直ちに動作を開始 します。 レギュレータはゲート・ドライブ・アンプの電流をすべ て供給します。 アンプ自体は約3mAしか必要としませんが、 MOSFETのゲートを充電するときは大きな電流パルスを必要 とします。VDDに接続された蓄電コンデンサがこの電流を供給 します （図6）。 その場合、抵抗値は次のように設定されます。 UVHYST IUVHYST UV VUV – FAULT • VOV OVFAULT R2 = • R3 UVFAULT – VUV VOV • UVFAULT • R3 R1 = OVFAULT • (UVFAULT – VUV ) R3 = VIN ヒステリシスにより、V INのノイズによる不安定動作が防げま す。最も一般的な2つのノイズ源は、MOSFETが最初にオンし てV INのコンデンサの電圧を引き下げるときのV INの電圧低 下と、昇圧レギュレータのスイッチがオンしてVINのコンデンサ から電流が流れ出すときのVINの電圧低下です。VINとOUTの フィルタには低ESRのコンデンサを使います。 UVピンには電流ヒステリシスが使われているので、UVからグ ランドにコンデンサを接続してノイズをフィルタ処理すると、実 効的にヒステリシスが減少することに注意してください。 フィル タ処理は図4に示されているようにR2抵抗を分割して実現す ることができます。 低電圧フォールト検出を無効にするには、UVピンを0.33Vよ り高い電圧に接続します。VINが9Vより低ければ、UVをVINに 接続することができます。過電圧フォールト検出を無効にする にはOVピンを接地します。VINを超してはいけません。 INPUT基準 OV基準 過電圧フォールト： GATEは L OVFAULT UVFAULT + UVHYST UVFAULT VUV = 0.33V 過電圧をフィルタ処理したフォールト VIN−VOUTによって 制御されたGATE 低電圧ヒステリシス 低電圧フォールト： GATEは L UV基準 VUV = 0.3V VOV > 0.3V VUV < 0.3V VOV = 0.3V LT4351 SW L1 D1 VDD QSW D2 CDD GND 4351 F06 図6 レギュレータの性能はインダクタの値には比較的依存しませ ん。 ただし、 インダクタの値が動作周波数を制御します。10V未 満のVIN電圧には4.7μHのインダクタを、10Vを超すVIN電圧に は10μHを推奨します。LT4351と組み合わせて使えるいくつか のインダクタを表1に示します。 サイズと形の異なるものが豊富 に提供されています。詳細情報および全関連部品については 各製造元へお問い合わせください。昇圧レギュレータのスイッ チング周波数は約1MHzなので、最高の効率を得るにはフェラ イト・コアのインダクタを使います。 インダクタは少なくとも0.7A のピーク電流を扱う必要があり、DC抵抗は0.5Ω以下でなけ ればなりません。誘導性スイッチングによるノイズを減らすた め、 シールドされたインダクタを推奨します。 表1．推奨インダクタ IND (µH) DCR (mΩ) LPS3314-472ML LPS4012-103ML PART NUMBER 4.7 10 175 350 Coilcraft 847-639-6400 www.coilcraft.com 744029004 744042100 4.7 10 200 150 Würth Elektronik www.we-online.com SD3112-4R7-R SD3118-100-R 4.7 10 246 295 Coiltronics www.coiltronics.com 4351 F05 図5．UV機能とOV機能の図解 外部シャットダウン 電源をディスエーブルする場合など、MOSFETを外部でオフに するには、 オープンコレクタのトランジスタを使ってUVピンを 引き下げます。 これによって昇圧レギュレータはオフすることな く、動作を継続することに注意してください。 VENDOR 4351fd 10 LT4351 アプリケーション情報 2V未満のVINの場合、DC抵抗が0.2Ω未満のものを選択しま す。 入力電源を基準にしたVDD電流はもっと大きいことに注意し てください。入力電流の1次近似は次のようになります。 10 . 6 I VDD I VINVDD = 1 + • VIN 80 % 正常動作では、V DD電流は10mA未満で、昇圧レギュレータ はBurst Mode®で動作します。 負荷が追加されるときは、 レギュ レータがその負荷に供給する能力があることを確かめる必 要があります。 負荷が増えるにつれ、昇圧レギュレータは連続 モード動作に切り替わります。 さらに負荷が増加すると、昇圧 レギュレータの電圧が低下します。 負荷が増加した状態でレギュレータを動作させると、 デバイス の電力消費が増加して温度が上昇するので、考慮に入れる必 要があります。 スイッチ電流リミットの検出からパワー・スイッチをオフするま での100nsの遅延により、0.45Aのスイッチ・リミットを超すイン ダクタ電流のオーバーシュートが生じます。 オーバーシュート の大きさは、昇圧レギュレータのインダクタンスに依存します。 0.75Aのピーク電流を扱えるインダクタを選択すれば、推奨イ ンダクタとして十分です。 ダイオードの選択 ショットキー・ダイオードは順方向電圧降下が小さく、 スイッ チング速度が速いので、LT4351の昇圧レギュレータに最適で す。0.75Aのピーク電流を扱うことができ、逆ブレークダウン電 圧が最大VINより15V大きなダイオードを選択します。 VDDコンデンサの選択 出力のリップル電圧を小さく抑えるため、VDDには低ESR（等 価直列抵抗） のコンデンサを使います。多層セラミック・コンデ ンサはESRが非常に小さく、小型パッケージのものが入手で きるので最適です。電圧定格がVINより少なくとも12V大きな コンデンサを必ず使ってください。 コンデンサ 普通、LT4351には2種類の入力コンデンサが必要です。一方 は大きなバルク・コンデンサで、入力の電源ラインのインダクタ ンスに関連したリンギングを処理し、MOSFETをスイッチング するとき負荷に電荷を供給します。入力の寄生インダクタンス は、CBとそのESRと一緒にLCRネットワークを形成します。入 力LCRは、昇圧レギュレータのスイッチ電流またはMOSFET がオンするときの負荷の過渡電流によって励振される可能性 があります。入力インダクタンスにともなうリンギングを減らす には、CBを次のようにします。 CB ≥ 4 • LIN RESR 2 ここで、CBはコンデンサの値、RESRはコンデンサのESR、 さら にLINは入力ラインのインダクタンスです。 減衰したリンギングは必ずしも悪くはありませんが、LT4351の 理想ダイオードはVINからOUTへの電圧の変動に反応します ので、予期せぬ結果を生じることがあります。一般に、低ESR の電解コンデンサまたはタンタル・コンデンサが使われます。 CBの値が小さい場合のVINを図7aに、値が適正な場合のVIN を図7bに示します。 VIN 200mV VIN 200mV 10µs/DIV 4351 F07a 図7a．小さなCINコンデンサの場合にMOSFETが オフしたときの入力電圧のリンギングの例 10µs/DIV 4351 F07b 図7b．十分大きなCINコンデンサの場合にMOSFETが オフしたときの入力電圧のリンギングの例 4351fd 11 LT4351 アプリケーション情報 MOSFETの選択 LT4351は、パス素子にシングルのNチャネルMOSFETまたは デュアルのバック・トゥ・バックNチャネルMOSFETを使います。 バック・トゥ・バックMOSFETは、 MOSFETのボディー・ダイオー ドが電流を流すのを防ぎます。 一例として、500nHのインダクタンスと約100mΩのRESRの場合 は次のようになります。 C≥ 4 • 500nF 0 . 12 = 200µF ESRについては販売元のデータを調べて、最善値が得られる まで繰り返します。実際の負荷に応じてCBの容量の追加が必 要になることがあります。 昇圧レギュレータを使用する場合、VINからGNDに10μFの低 ESRセラミック・コンデンサを接続します。10μFと0.1μFのセラ ミック・コンデンサをV INとGNDに近づけて接続します。 これ らのコンデンサはESRの小さなものにします （10μFの場合は 10mΩ未満、0.1μFの場合は40mΩ未満）。 これらのコンデンサ は昇圧レギュレータによって生じるノイズに関連した問題を 取り除くのに役立ちます。図8に示されているように、 これらは 小さな1Ω抵抗によってVIN電源からデカップリングされていま す。LT4351は、OUTからGNDに小型のセラミック・コンデンサ （10μF） を接続すると性能が向上します。 外部昇圧電源 VDDピンには外部電源から電力を供給することができます。 こ の場合、昇圧レギュレータのインダクタとダイオードを単に省 いて、SWピンを開放状態のままにします。 ゲート・ドライバに必 要な電流パルスのため、適切なVDD容量（少なくとも1μFのセ ラミック） は残します。 VDD電流には、3.5mAのDC電流とMOSFETのゲートの充電 に必要な電流（これは必要なゲート電荷とスイッチング周波数 に依存します） が含まれます。平均電流は一般に10mA未満で す。 入力電源が出力を超えるときに入力から出力に電流が流れる のを許容できる場合は、 シングルMOSFETを使います （制限さ れた過電圧保護）。 この場合、 ボディー・ダイオードが負荷に電 流を流すように、MOSFETのソースは入力側にします。 バック・ トゥ・バックMOSFETは普通、 おたがいのソースが連結されて おり、 ゲートからソースへの最大電圧を超えないようにさらに 保護されています。 MOSFETは、R DS(ON)、BV DSSおよびBVGSSに基づいて選択 します。BV DSSは十分高くして、V INまたはOUTが最大値をと るときにブレークダウンを防ぎます。RDS(ON)は、最大負荷電流 （I 2 • R DS(ON) ）でMOSFETの電力定格から外れないように 選択します。BVGSSは少なくとも8Vにします。LT4351は、VINと OUTの小さな方より7.5V上にGATEをクランプします。 このた め、 ソースとソースが互いに結合されているバック・トゥ・バック MOSFETの場合、 VGSの最大定格が8V以上のMOSFETを使 うことができます。 シングルMOSFETを使う場合、VGSの最大 定格を超えないように注意が必要です。MOSFETがオフする とき、GATE電圧はグランドに近く、 ソースはVINになります。 し たがって、MOSFETの最大VGSはVIN(MAX)より大きくなけれ ばなりません。 シングルMOSFETが使われていて、 ソースがVINに接続されて いると、 オフしているときのMOSFETのゲートは0.2Vなので、 BVGSSは最大VINより大きくなければなりません。 LIN PARASITIC VIN CV3 10µF CB 1Ω CV1 10µF GATE VIN CV2 0.1µF LT4351 GND 4351 F08 図8．VIN コンデンサ 4351fd 12 LT4351 アプリケーション情報 ゲート・ドライブ・アンプは、MOSFET両端の電圧を15mVに安 定化しようとします。以下の条件が成立するとレギュレーショ ンが実現されます。 RDS < 15mV ：2個のMOSFETの場合 2 • ILOAD RDS < 15mV ：1個のMOSFETの場合 ILOAD このため、 非常に小さなRDSが必要になります。 これはMOSFET を並列に接続することで実現できますが、 相互を接続する配線 レギュレーション抵抗を小さく抑えるように注意してください。 レ ギュレーションを実現できない場合、 ゲート・ドライブ・アンプは GATEをクランプ状態にまでドライブして、 そのレベルで可能な 最善のRDSを実現します。 STATUS STATUSピンは、入力 （VIN） が出力 （OUT） を15mVほど超し、 GATEがOUTを0.7Vほど超すと電流をシンクします。 これは一 般に、電力がMOSFETを通して供給されていることを示しま す。 MOSFETが正常に機能しない場合、GATE電圧は H に （GATEクランプ電圧に） ドライブされます。V INがOUTより 0.21V以上高いと、FAULTピンが電流をシンクして、問題が発 生している可能性があることを知らせます。 負荷の電圧誤差が改善され、電源から電源への移行の精度 が増し、電源間の負荷分担の精度も増します。 OR結合は、負荷側または電源側のどちらでも可能です。 いく つかの例を図9に示します。 負荷側のOR結合は配線の短絡に 対して回路を保護するので、一般に最も安全な方法です。 LTC4351は順方向電圧の誤差が厳密なので、 ドループ法を 使って類似の電源間で電流を均衡させるのが容易です。 ド ループ法では、電力経路の電源電圧と直列抵抗を使って負 荷分担を実現します。 この場合、 レギュレーションのために MOSFETのRDS(ON)を小さくします。 BACKPLANE LT4351 BOARD SOURCE 1 LOAD LT4351 SOURCE 2 BACKPLANE LT4351 BOARD SOURCE 1 MOSFETを流れている電流を直接測定したり確認したりする ことはできません。電流は、各電源の電圧と直列抵抗に基づ いて、 それらのあいだで分担されます。精密な負荷分担が必 要な場合、 おそらくLTC4350の方が適しているでしょう。 冗長電源 LT4351は従来のダイオードに比べて順方向電圧降下が小さ いので、冗長電源をOR結合するソリューションが改善されま す。順方向電圧降下が小さいと全体の効率が大きく向上し、 LT4351 LOAD SOURCE 2 4351 F09 図9．冗長バックプレーン電 4351fd 13 LT4351 アプリケーション情報 異種電源のOR結合 LTC4351を使うと、種類の異なる電源を簡単に接続すること ができます。 この場合も、順方向電圧降下が小さいので、 シス テムの効率が改善され、電源間の電圧の移行はもっと正確に なります。 さらに、LTC4351の低電圧と過電圧の機能により、 共通ダイオードでは利用できない電源のイネーブルおよびディ スエーブルをすることができます。異種電源接続のいくつかの 例を図10に示します。 AC アダプタから絶縁された システム電源 絶縁されたバッテリ・ バックアップ WALL ADAPTER WALL ADAPTER LT4351 LT4351 + SYSTEM SUPPLY LOAD BATTERY LOAD VINが1.2Vを超し、VDDが立上ったら、 デバイスは正常に動作 します。UVピンとOVピンがゲート・ドライバのイネーブルを制 御し、 ひとたびイネーブルされると、VINからOUTへの電圧が MOSFETのオンを制御します。 ゲート・ドライバがMOSFETをオンするときにVDDが依然充電 中だと、GATEピンはゲート・クランプ電圧に達するまで、 ある いはゲート・ドライバに追従し始めるまでVDDの上昇に追従し ます。VINまたはOUTなしにV DDが存在する場合、GATEピン はアクティブに L にシンクします。 消費電力 LTC4351の内部消費電力は4つの主な成分から成っていま す。VINからのDC消費電力、VDDからの消費電力、 ベース・ドラ イブを含む昇圧スイッチの消費電力、 およびMOSFETの充放 電に使われる電流による動的消費電力です。DC成分は以下 のとおりです。 PDCVIN = IVIN • VIN PDCVDD = IVDD • VDD 3 電源の OR 結合による範囲を 外れた電源に対する保護 VINとインダクタの値の関数としての昇圧レギュレータの内部 消費電力を図11に示します。 図11はレギュレータが常にオンし ている最悪条件を表しており、通常の使い方では生じません。 LT4351 WALL ADAPTER LT4351 LT4351 BATTERY LOAD 0.30 SYSTEM SUPPLY 4351 F10 図10 0.25 PBOOST (W) + L = 10µH 0.20 L = 4.7µH 0.15 スタートアップに関する検討事項 このデバイスには本来のシャットダウンがありません。V INが 立上るにつれ、昇圧レギュレータは約0.85Vで起動し、1.1Vま でに完全に動作状態になります。低電圧コンパレータと過電 圧コンパレータは1.2Vまでに正確になります。 ゲート・ドライ ブ・アンプはこの期間に、受動プルダウン、OUTが0.8Vを超え ていると弱い能動プルダウン、 またはVDDが2.2Vを超えている と最大ゲート・ドライブ・シンクのどれかにより、GATEを L に 保ちます。 0.10 0 5 10 15 VIN (V) 20 4351 F11 図11．PBOOST(MAX) 4351fd 14 LT4351 アプリケーション情報 昇圧レギュレータがVDDの電流を供給するので、電流はVDD の電源電流（3.5mA） とゲートを充電する平均電流を加えた ものです。50nCのゲート電荷を10kHzで充電する場合、 これに より0.5mAの電流が加わります。4mAを供給する昇圧レギュ レータの消費電力を図12に示しますが、 これはもっと一般的 な状況を表しています。 その電力も非常に小さくなります。50nCの す。通常はfGは低く、 ゲート電荷を1kHzの周波数で充電する場合のPGATEを図13 に示します。 合計消費電力はPDCVIN、PDCVDD、PBOOSTおよびPGATEすべ ての和です。図14は、定常状態での標準的アプリケーション の代表的な全消費電力です。 最後に、 ゲート・ドライバはMOSFETのゲートを充放電すると き内部で電力を消費します。 この電力はMOSFETの入力容量 と充放電の周波数に依存します。 これに関連した電力は次式 で近似することができます。 したがって、 ダイの接合部温度は次のように計算されます。 TJ = TA＋θJA • PTOTAL ここで、TJはダイの接合部温度、TAは周囲温度、θJAはデバイス の熱抵抗（120 C/W）、 さらにPTOTALは前述より確認できます。 したがって、0.1Wの消費電力によって、周囲温度より12度の 温度上昇が生じます。 V PGATE = fG • VDD • Q G • 1 – IN 16 ここで、QGはMOSFETをクランプ電圧（7.4V） まで充電するの に必要なゲート電荷で、fGはゲートが充放電される周波数で 0.025 0.004 L = 4.7µH 0.003 PGATE (W) 0.015 0.002 0.001 0.010 0 0 5 10 15 20 VIN (V) 0 5 10 15 20 VIN (V) 4351 F12 4351 F13 図12．PBOOST(TYP) 図13．PGATEとVIN （VDD = VIN＋10.7） 0.16 VDD = VIN + 10 0.5mA GATE CURRENT 0.14 POWER (W) PBOOST (W) 0.020 0.005 fGATE = 1kHz QG = 50nC 0.12 0.10 L = 10µH 0.08 L = 4.7µH 0.06 0 5 10 15 20 VIN (V) 4351 F14 図14．全電力 （標準） 4351fd 15 LT4351 アプリケーション情報 設計例 5Aを必要とする5Vシステムの部品選定に関する計算の実例 を以下に示します。 これをおこなうために2つの電源が使われ ます。VIN電源は公称値の 5%以内のとき仕様を満たしている とみなされます。 UVに対して5%のヒステリシスをもたせます。 レギュレーションのためには、MOSFETのRDSは次の不等式 を満たす必要があります。 この非常に小さな値を単一のMOSFETで実現することはで きないので、複数のMOSFETを使用するか、 それともレギュ レーションされないオフセットで妥協するか決定する必要が あります。RDS(ON)がmΩ単位のものを利用できるので、1個の MOSFETを使ったIR電圧降下はまだ受け入れることができま す。RDS(ON) = 4mΩの場合、電圧降下は2 • 5A • 4mΩ = 40mV です。完成した回路図を図15に示します。 したがって、次のようになります。 UVFAULT = 4.75V, UVHYST = 0.25V OVFAULT = 5.5 2つの別個の抵抗分割器が使われます。 UV分割器の場合、以下のようになります。 レイアウトの検討事項 基板レイアウトに関して2つの検討事項があります。 まず、VINと VDDのバイパス・コンデンサはできるだけデバイスに近づけま す。GNDピンは共通結線ポイントにします。UVとOVの抵抗分 割器もここに結線します。 UV 0 . 25V = 25k ( 24.9kを使用 ) R2 = HYST = IUVHYST 10µ A R1 = 15mV = 1 . 5mΩ 2 • 5A RDS < R2 • VUV 24 . 9k • 0 . 3V = UVFAULT – VUV 4 . 75V – 0 . 3V R1 = 1.68k. 最も近い1%値は1.69kです。 負荷を流れる （VINとGNDの両方の）電流が意図せずに、PCB トレースのIR電圧降下によって誤差を生じないように注意し てください。 OVの抵抗は本来の抵抗分割器として設定されます。 RA、RB分割器を流れる電流が200μAならば次のようになります。 0 . 3V RA = = 1.5k、1.47k (1%)を使用 200mA したがって、 MOSFETへのトレースは幅を広く、 長さを短くし、 デバイスに近 づけます。MOSFETを通る電力経路に関連したPCBトレース は抵抗を小さくします。 OV 5.5 RB = FAULT – 1 R A = – 1 1 . 47k V 0 . 3 OV RB = 25.48。25.5kを使います。 Si4838DY VIN 5V OUT 1Ω 4.7µH R2 24.9k 1% RB 25.5k 1% 10µF 10µF 220µF RA 1.47k 1% 1 VIN GATE 0.1µF 7 R1 1.69k 1% 6 4 10µF 3 MBR0530 2 MBR0530 10 5V OUT UV LT4351 OV STATUS SW VDD 1µF FAULT 2k 9 2k 8 GND 5 4351 F15 図15．5V/5Aの設計例 4351fd 16 LT4351 標準的応用例 鉛蓄電池によるバックアップ 14V POWER SUPPLY Si4408DY CHARGER OUT 12V LEAD-ACID BATTERY + 1Ω R2 12.7k 1% RB 73.2k 1% 10µH 10µF 0.1µF VIN 7 R1 365Ω 1% + 220µF OUT OV VDD 10k 9 STATUS SW MBR0530 2 RA 1.5k 1% GATE LOAD 10 LT4351 6 MBR0530 1 UV 4 10µF 10µF 3 8 FAULT GND 1µF 10k UVFAULT = 10.8V OVFAULT = 15V 5 4351TA02 外部VDDを使った5V冗長電源 Si4838DY 5V SOURCE 1Ω R2 24.9k 1% 10µF + 12V SOURCE 100µF RB 25.5k 1% 10µF 3 1 VIN GATE 10µF 0.1µF 7 R1 1.69k 1% 6 RA 1.47k 1% 4 2 1µF 10 OUT UV OV LT4351 SW STATUS VDD FAULT 2k 9 2k 8 GND 5 4351 F15 1ST SOURCE 2ND 5V SOURCE COMMON 2ND LT4351 CIRCUIT 2ND 12V SOURCE LOAD 4351 TA03 4351fd 17 LT4351 パッケージ http://www.linear-tech.co.jp/designtools/packaging/ をご覧ください。 最新のパッケージ図面については、 MSパッケージ 10ピン・プラスチックMSOP (Reference LTC DWG # 05-08-1661 Rev E) 0.889 ± 0.127 (.035 ± .005) 5.23 (.206) MIN 3.20 – 3.45 (.126 – .136) 3.00 ± 0.102 (.118 ± .004) (NOTE 3) 0.50 (.0197) BSC 0.305 ± 0.038 (.0120 ± .0015) TYP 10 9 8 7 6 推奨半田パッド・レイアウト 0.254 (.010) 3.00 ± 0.102 (.118 ± .004) (NOTE 4) 4.90 ± 0.152 (.193 ± .006) DETAIL “A” 0.497 ± 0.076 (.0196 ± .003) REF 0° – 6° TYP ゲージ・プレーン 1 2 3 4 5 0.53 ± 0.152 (.021 ± .006) DETAIL “A” 0.18 (.007) シーティング・ プレーン 0.86 (.034) REF 1.10 (.043) MAX 0.17 – 0.27 (.007 – .011) TYP 0.50 (.0197) BSC 0.1016 ± 0.0508 (.004 ± .002) MSOP (MS) 0307 REV E NOTE： 1. 寸法はミリメートル /（インチ） 2. 図は実寸とは異なる 3. 寸法にはモールドのバリ、突出部、 またはゲートのバリを含まない。 モールドのバリ、突出部、 またはゲートのバリは、 各サイドで 0.152mm （0.006"） を超えないこと 4. 寸法には、 リード間のバリまたは突出部を含まない。 リード間のバリまたは突出部は、各サイドで 0.152mm （0.006"） を超えないこと 5. リードの平坦度（成形後のリードの底面） は最大 0.102mm (.004") であること 4351fd 18 LT4351 改訂履歴 REV 日付 （改訂履歴はRev Cから開始） 概要 C 12/10 「標準的応用例」 の図のNチャネルMOSFETの向きを改訂 D 12/11 「電気的特性」 セクションのVBRの最大値を改訂 ページ番号 1 3 4351fd リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負い ません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資 料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 19 LT4351 標準的応用例 補助バッテリ・バックアップ付き主バッテリ Si4408DY CHARGER OUT + 1Ω 12.6V BATTERY1 R2 40.1k 1% 10µH 3 10µF 0.1µF R1 1.07k 1% 7 6 4 + MBR0530 MBR0530 100µF 2 VIN GATE 10 OUT UV LT4351 OV STATUS SW VDD 1µF 10µF 10µF 1 FAULT 10k 5% 9 10k 5% 8 GND 100k 5% 5 UVFAULT = 11.8V Si4408DY CHARGER OUT + 120k 5% 12.6V BATTERY2 1Ω 3 10µF 0.1µF 7 10µH 1N914 300k 5% 6 4 + MBR0530 100µF MBR0530 2 VIN 1 GATE LOAD 10 OUT UV LT4351 OV SW STATUS VDD FAULT 1µF 10µF 100µF 10µF 10k 9 10k 8 GND 5 4351TA04 POWER IS SWITCHED TO BATTERY2 WHEN BATTERY1 DROPS TO 11.8V 関連製品 製品番号 説明 注釈 LTC4352 モニタ機能を備えた理想ダイオード・コントローラ NチャネルMOSFETの制御、0V∼18V動作 LTC4354 負電圧ダイオードORコントローラおよびモニタ 2個のNチャネルMOSFETを制御、1μsのターンオフ時間、80V動作 LTC4355 正電圧ダイオードORコントローラおよびモニタ 2個のNチャネルMOSFETを制御、0.5μsのターンオフ時間、80V動作 LTC4357 正の高電圧の理想ダイオード・コントローラ 1個のNチャネルMOSFETを制御、0.5μsのターンオフ時間、80V動作 LTC4358 5A理想ダイオード NチャネルMOSFET内蔵、0.5μsのターンオフ時間、 9V∼26.5V動作 LTC4412 ThinSOT™の低損失PowerPath™コントローラ PチャネルMOSFET、 3V∼28Vの範囲 4351fd 20 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp ● ● LT 1211 REV D • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2003