LTC1344A ソフトウェア選択可能 ケーブル終端 特長 概要 ■ LTC®1344Aは6個のソフトウェア選択可能なマルチプロ トコル・ケーブル終端を備えています。各終端は、 RS422（V.11）100Ω最小差動負荷、V.35 Tネットワーク負 荷 、 あ る い は 自 身 が 終 端 を も つ RS232（ V.28）ま た は RS423（V.10）トランシーバで使用するためのオープン回 路 と し て 構 成 す る こ と が で き ま す 。 LTC1543お よ び LTC1544と組み合わせると、LTC1344Aは完全なソフト ウェア選択可能なマルチプロトコル・シリアル・ポート を構成します。データ・バス・ラッチ機能によって、複 数のインタフェース・ポート間でセレクト・ラインを共 用できます。 ■ ソフトウェア選択可能なケーブル終端: RS232（V.28） RS423（V.10） RS422（V.11） RS485 RS449 EIA530 EIA530-A V.35 V.36 X.21 電源オフ時に出力はラインの負荷にならない アプリケーション LTC1344Aはモード選択表の違いを除いて、LTC1344と 同様です。 ■ LTC1344Aは24ピンSSOPで供給されます。 ■ ■ データ・ネットワーク CSUおよびDSU データ・ルータ 、LTC、LTはリニアテクノロジー社の登録商標です。 標準的応用例 DB-25コネクタ付きDTEまたはDCEマルチプロトコル・シリアル・インタフェース LL CTS DSR DCD DTR RTS RXD TXC RXC Daisy-Chained Control Outputs D3 R4 R3 R2 D2 TXD D2 D1 LTC1543 LTC1544 D4 SCTE D3 D1 R3 R1 R1 R2 LTC1344A 18 13 5 10 8 22 6 23 20 19 4 1 7 16 3 17 12 15 11 24 14 2 TXD A (103) TXD B SCTE A (113) TXC A (114) SCTE B TXC B RXC A (115) RXC B RXD A (104) RXD B SG (102) SHIELD (101) RTS A (105) RTS B DTR A (108) DCD A (107) DTR B DCD B DSR A (109) CTS A (106) DSR B CTS B LL A (141) DB-25 CONNECTOR 9 1344A TA01 1 LTC1344A パッケージ/発注情報 絶対最大定格 （Note 1） TOP VIEW 正電源電圧（VCC）........................................................7V 負電源電圧（VEE）............................................... −13.2V 入力電圧 （ロジック入力）................... (VEE−0.3V)∼(VCC＋0.3V) 入力電圧（負荷入力）.............................................. ±18V 消費電力 ............................................................. 600mW 動作温度範囲 ................................................. 0℃∼70℃ 保存温度範囲 ......................................... −65℃∼150℃ リード温度（半田付け、10秒）............................... 300℃ M0 1 24 M1 VEE 2 23 M2 R1C 3 22 DCE/DTE R1B 4 21 LATCH R1A 5 20 R6B R2A 6 19 R6A R2B 7 18 R5A R2C 8 17 R5B R3A 9 16 R4A R3B 10 15 R4B R3C 11 14 VCC GND 12 13 GND ORDER PART NUMBER LTC1344ACG G PACKAGE 24-LEAD PLASTIC SSOP TJMAX = 150°C, θJA = 100°C/W インダストリアルおよびミリタリ・グレードに関してはお問い合わせください。 電気的特性 注記がない限り、VCC＝5V±5%、VEE＝−5V±5%、TA＝0℃∼70℃（Note 2、3） SYMBOL PARAMETER CONDITIONS MIN Supply Current All Digital Pins = GND or VCC ● TYP MAX UNITS 0.4 1.0 mA Supplies ICC Terminator Pins RV.35 Differential Mode Impedance Common Mode Impedance All Loads (Figure 1), – 2V ≤ VCM ≤ 2V All Loads (Figure 2), – 2V ≤ VCM ≤ 2V ● ● 90 135 104 153 110 165 Ω Ω RV.11 Differential Mode Impedance All Loads (Figure 1), VCM = 0V All Loads (Figure 1), – 7V ≤ VCM ≤ 7V ● 100 100 104 104 110 Ω Ω ILEAK High Impedance Leakage Current All Loads, – 7V ≤ VCM ≤ 7V ● ±1 ±50 µA Logic Inputs VIH Input High Voltage All Logic Input Pins ● VIL Input Low Voltage All Logic Input Pins ● 0.8 V IIN Input Current All Logic Input Pins ● ±10 µA ●は全動作温度範囲の規格値を意味する。 Note 1：絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。 2 2 V Note 2：デバイスのピンに流入する電流はすべて正、デバイスのピンから流出 する電流はすべて負。注記がない限り、すべての電圧はグランドを基準にす る。 Note 3：すべての標準値はVCC＝5V、VEE＝−5V、TA＝25℃。 LTC1344A 標準性能特性 V.11またはV.35差動モード・ インピーダンスと温度 V.11またはV.35差動モード・ インピーダンスと電源電圧 （VCC） V.11またはV.35差動モード・ インピーダンスと同相電圧 105 VCM = –2V 110 VCM = 0V 105 VCM = 7V 100 –40 –20 0 20 40 60 80 106 104 102 100 100 TA = 25°C 108 –6 – 4 –2 0 2 4 6 COMMON MODE VOLTAGE (V) 1344 G01 104 4.6 8 V.35同相インピーダンスと 同相電圧 165 158 TA = 25°C 104 – 5.2 – 5.0 – 4.8 VEE VOLTAGE (V) 160 VCM = –2V 155 VCM = 0V 150 VCM = 2V 145 – 40 –20 103 – 4.6 COMMON MODE IMPEDANCE (Ω) COMMON MODE IMPEDANCE (Ω) TA = 25°C 60 40 20 TEMPERATURE (°C) 0 1344 G04 80 156 154 152 150 –2 100 0 –1 1 COMMON MODE VOLTAGE (V) 1344 G05 電源電流と温度 500 154 153 2 1344 G06 V.35同相インピーダンスと 負電源電圧（VEE） V.35同相インピーダンスと 電源電圧（VCC） TA = 25°C 152 151 4.8 5.0 5.2 VCC VOLTAGE (V) 5.4 1344 G07 153 SUPPLY CURRENT (µA) COMMON MODE IMPEDANCE (Ω) TA = 25°C 4.6 5.4 1344 G03 V.35同相インピーダンスと 温度 105 – 5.4 4.8 5.0 5.2 VCC VOLTAGE (V) 1344 G02 V.11またはV.35差動モード・ インピーダンスと負電源電圧 （VEE） DIFFERENTIAL MODE IMPEDANCE (Ω) TA = 25°C 103 –8 TEMPERATURE (°C) COMMON MODE IMPEDANCE (Ω) DIFFERENTIAL MODE IMPEDANCE (Ω) VCM = –7V 115 DIFFERENTIAL MODE IMPEDANCE (Ω) DIFFERENTIAL MODE IMPEDANCE (Ω) 120 152 151 150 – 5.4 – 5.2 – 4.8 – 5.0 VEE VOLTAGE (V) – 4.6 1344 G08 420 340 260 180 –40 –20 0 40 60 20 TEMPERATURE (°C) 80 100 1344 G09 3 LTC1344A ピン機能 M0（ ピン1）：TTLレベル・モード・セレクト入力。M0 のデータはLATCHが“H”のときにラッチされます。 R4B（ピン15）：ロード4ノードB R4A（ピン16）：ロード4ノードA （ピン2）：負電源電圧入力。LTC1543 VEEピンに直接 VEE 接続できます。グランドに接続した1µFのコンデンサを 接続します。 R1C（ピン3）：ロード1センタタップ R5B（ピン17）：ロード5ノードB R5A（ピン18）：ロード5ノードA R6A（ピン19）：ロード6ノードA R1B（ピン4）：ロード1ノードB R6B（ピン20）：ロード6ノードB R1A（ピン5）：ロード1ノードA LATCH （ピン21）：TTLレベル・ロジック信号ラッチ入 力。“L”のとき、M0、M1、M2、およびDCE/DTEの入力 バッファは簡易制御されます。“H”のとき、ロジック・ ピンはそれぞれの入力バッファにラッチされます。デー タ・ラッチによって、複数のI/Oポート間でセレクト・ ラインを共用することができます。 R2A（ピン6）：ロード2ノードA R2B（ピン7）：ロード2ノードB R2C（ピン8）：ロード2センタタップ R3A（ピン9）：ロード3ノードA DCE/DTE （ピン22）：TTLレベル・モード・セレクト入 力。“H”のときにDCEモード、“L”のときにDTEモード が選択されます。DCE/DTEのデータはLATCHが“H”のと きにラッチされます。 R2B（ピン10）：ロード2ノードB R3C（ピン11）：ロード3センタタップ GND （ピン12） ：ロード1からロード3に対するグランド接続 GND （ピン13） ：ロード4からロード6に対するグランド接続 VCC（ピン14）：正電源入力。4.75V ≤ VCC ≤ 5.25V M2（ ピン23）：TTLレベル・モード・セレクト入力1。 M2のデータはLATCHが“H”のときにラッチされます。 M1（ ピン24）：TTLレベル・モード・セレクト入力2。 M1のデータはLATCHが“H”のときにラッチされます。 テスト回路 C C LTC1344A A LTC1344A R1 51.5Ω Ω S1 ON S2 OFF R1 51.5Ω S1 ON R3 124Ω S2 ON R3 124Ω A, B R2 51.5Ω R2 51.5Ω Ω B V ±7V OR ±2V 1344 F01 図1. 差動V.11またはV.35インピーダンスの測定 4 V ±2V 1344 F02 図2. V.35同相インピーダンスの測定 LTC1344A モード選択 LTC1344A MODE NAME DCE/DTE M2 M1 M0 R1 R2 R3 R4 R5 R6 V.10/RS423 X 0 0 0 Z Z Z Z Z Z RS530A 0 1 0 0 0 0 1 1 Z Z Z Z Z Z V.11 Z V.11 V.11 V.11 V.11 RS530 0 1 0 0 1 1 0 0 Z Z Z Z Z Z V.11 Z V.11 V.11 V.11 V.11 X.21 0 1 0 0 1 1 1 1 Z Z Z Z Z Z V.11 Z V.11 V.11 V.11 V.11 V.35 0 1 1 1 0 0 0 0 V.35 V.35 V.35 V.35 Z V.35 V.35 Z V.35 V.35 V.35 V.35 RS449/V.36 0 1 1 1 0 0 1 1 Z Z Z Z Z Z V.11 Z V.11 V.11 V.11 V.11 V.28/RS232 X 1 1 0 Z Z Z Z Z Z No Cable X 1 1 1 V.11 V.11 V.11 V.11 V.11 V.11 X＝不問、0＝ロジック“L”、ロジック“H” C A R1 51.5Ω S1 ON S2 OFF C LTC1344A A R1 51.5Ω S1 ON R3 124Ω R2 51.5Ω B S2 ON C LTC1344A R1 51.5Ω S1 OFF R3 124Ω R2 51.5Ω B V.11 モード V.11モード A S2 OFF LTC1344A R3 124Ω R2 51.5Ω B V.35 モード V.35モード High-Z モード High-Zモード 1344 F03 図3. LTC1344Aモード 5 LTC1344A アプリケーション情報 BALANCED INTERCONNECTING CABLE マルチプロトコル・ケーブル終端 GENERATOR マルチプロトコル・シリアル・インタフェースの設計者が 遭遇する最も困難な問題の1つは、コネクタ・ピンを共用 しながらトランスミッタとレシーバをどのように異なる 電 気 規 格 に 対 応 さ せ る か と い う こ と で す 。各 イ ン タ フェース規格に対応するトランスミッタとレシーバをま とめて接続して、適切な回路をイネーブルすることで対 応できる場合もあります。しかし、最も大きな問題が残っ ています。つまり、異なる規格で要求される各種ケーブル 終端をどのようにして切り替えるかということです。 LOAD CABLE TERMINATION A A' C C' 1344 F04 図4. 標準V.10インタフェース A 51.5Ω 従来の方法は、高価なリレー付きスイッチング抵抗を用 いたり、インタフェース規格が変更されるたびにユーザ に終端モジュールを変更させることなどでした。ケーブ ル・ヘッドに終端を備えたカスタム・ケーブルを使用する か、ボード上に別々の終端が実装され、カスタム・ケーブ ルが信号を適切な終端につなぎます。FETによる終端の 切替えは困難です。これは信号電圧がFETドライバの電 源電圧を超えるか、あるいは電源がオフになった場合で も、FETがオフ状態を保持しなければならないためです。 S1 OFF S2 OFF V.10 RECEIVER LTC1344A Z 124Ω Z 51.5Ω B C IZ 3.25mA –10V –3V Z LTC1344Aはソフトウェア・コントロールによって、ケー ブル終端の切替え問題を解決しています。LTC1344Aは V.10 (RS423)、V.11(RS422)、V.28(RS232)、およびV.35電気 的プロトコルに対応する終端を提供します。 RECEIVER 3V – 3.25mA VZ 10V 1344 F05 図5. LTC1344Aを使用したV.10インタフェース V.10 (RS423)終端 V.11 （RS422）終端 標準V.10不平衡型インタフェースを図4に示します。グ ランドCを備えたV.10シングルエンデッド・ジェネレー タ出力Aは、差動レシーバに接続され、入力A′はAに、 また入力C′は信号リターン・グランドCに接続されま す。レシーバのグランドC′は信号リターンから分離して います。通常V.10インタフェースにはケーブル終端は必 要ありませんが、レシーバ入力は図5のインピーダンス 曲線に従わなければなりません。 標準V.11平衡型インタフェースを図6に示します。出力 AおよびBそしてグランドCを備えたV.11差動ジェネレー タは、グランドC′を備えた差動レシーバに接続され、入 力 A′は Aに、またB′は Bに接続されます。V.11インタ フェースはレシーバ・エンドで最小100Ωの抵抗を持つ 差動終端が必要です。レシーバ入力も図7に示すイン ピーダンス曲線に従わなければなりません。 V.10モードではスイッチS1とS2の両方がターンオフす るため、ケーブル終端だけがV.10レシーバの入力イン ピーダンスになります。 6 V.11モードではスイッチS1がターンオンし、S2がター ンオフするため、ケーブルは103Ωインピーダンスで終 端されます。 LTC1344A アプリケーション情報 BALANCED INTERCONNECTING CABLE GENERATOR LOAD GENERATOR BALANCED INTERCONNECTING CABLE CABLE TERMINATION RECEIVER A A' B B' C C' LOAD CABLE TERMINATION RECEIVER 100Ω MIN A A' C C' 1344 F08 1344 F06 図8. 標準V.28インタフェース 図6. 標準V.11インタフェース A A 51.5Ω S1 ON S2 OFF V.11 RECEIVER LTC1344A 51.5Ω S1 OFF Z 124Ω S2 OFF V.28 RECEIVER LTC1344A 124Ω 5k Z 51.5Ω 51.5Ω B B C C IZ 3.25mA –10V 図9. LTC1344Aを使用したV.28インタフェース –3V Z 3V – 3.25mA 1344 F09 VZ 10V 1344 F07 図7. LTC1344Aを使用したV.11インタフェース V.28 （RS232）終端 標準V.28不平衡型インタフェースを図8に示します。グ ランドCを備えたV.28シングルエンデッド・ジェネレー タ出力Aは、シングルエンデッド・レシーバに接続さ れ、入力A′はAに、またグランドC′は信号リターン・グ ランドを通してCに接続されます。V.28規格では接地し た5k終端抵抗が必要で、図9に示すとおり、ほとんど全 部の適合レシーバに内蔵されています。終端がレシーバ に内蔵されているため、LTC1344AのスイッチS1とS2が ターンオフします。 V.35終端 標準V.35平衡型インタフェースを図10に示します。出力 AおよびB、そしてグランドCを備えたV.35差動ジェネ レータが、グランドC′を備えた差動レシーバに接続さ れ、入力A′はAに、また入力 B′はBに接続されます。 V.35インタフェースにはレシーバ・エンドとジェネレー タ・エンドに、Tネットワーク終端が必要です。V.35 モードでは、図11に示すように、LTC1344Aのスイッチ S1とS2がターンオンします。 コネクタで測定される差動インピーダンスは、 100Ω±10Ω でなければならず、 グランドC′に短絡した端子A′およびB′ 間のインピーダンスは150Ω±15Ωでなければなりませ ん。V.35レシーバの入力インピーダンスは、LTC1344A 内のTネットワークと並列に接続され、合計インピーダ 7 LTC1344A アプリケーション情報 A BALANCED INTERCONNECTING CABLE GENERATOR LOAD V.35 DRIVER CABLE TERMINATION RECEIVER A' A 50Ω 125Ω 125Ω 50Ω LTC1344A 51.5Ω 124Ω S2 ON S1 ON 51.5Ω B 50Ω B B' C C' 50Ω C1 100pF 図12. LTC1344Aを使用したV.35ドライバ 図10. 標準V.35インタフェース ジェネレータの差動インピーダンスは50Ω∼150Ωでなけ ればならず、 グランドCに短絡した端子AおよびB間のイン ピーダンスは150Ω±15Ωでなければなりません。ジェネ レータを終端するには、スイッチS1とS2を両方ともオン にし、センタ抵抗のトップサイドをピンに引き出します。 これによって図12に示すとおり、 外付けコンデンサでバイ パスして、 同相ノイズを低減することができます。 A 51.5Ω S1 ON S2 ON V.35 RECEIVER LTC1344A C 1344 F12 1344 F10 Z 124Ω Z 51.5Ω B C IZ 1mA –7V –3V Z 3V –0.8mA VZ 12V 1344 F11 図11. LTC1344Aを使用したV.35レシーバ ンスが下限仕様を下回る可能性があります。しかし、リ ニアテクノロジーのすべてのV.35レシーバは、図11に示 すとおり、RS485入力インピーダンス仕様に適合してお り、LTC1344Aとともに使用する場合は、V.35仕様に適 合することが保証されます。 8 ドライバの立上り時間と立下り時間の不整合、またはド ライバ伝搬遅延のスキューによって、センタ終端抵抗か らグランドに電流が流れ、AおよびB端子に高周波の同 相スパイクが発生します。同相スパイクがEMI問題を引 き起こすおそれがありますが、多くの同相エネルギーを ケーブルではなく、グランドに分流させるコンデンサ C1によって軽減されます。 LATCHピン LATCHピ ン（ 21）に よ っ て 、 セ レ ク ト ・ ラ イ ン（ M0、 M1、M2、DCE/DTE）を、それぞれが専用のLATCH信号 を持つ複数のLTC1344Aで共用することができます。 LATCHピンが“L”に保持されると、セレクト・ライン入 力バッファが簡易制御になります。LATCHピンが“H”に なると、セレクト・ライン入力バッファはセレクト・ピ ンの状態をラッチするため、セレクト・ラインの変化 は、LATCHが再度“L”になるまで無視されます。ラッチ 機能が使用されていない場合、LATCHピンはグランド に接続しなければなりません。 LTC1344A 標準的応用例 DB-25コネクタ付きコントローラ・セレクタブル・マルチプロトコルDTE/DCEポート C6 C7 C8 100pF 100pF 100pF 3 8 11 12 13 LTC1344A VCC 5V 14 44 C5 1µF 41 LTC1343 D1 6 DTE_TXD/DCE_RXD D2 7 DTE_SCTE/DCE_RXC VEE C12 1µF 8 5 DTE_LL/DCE_TM 2 C4 3.3µF D3 5 4 6 7 9 10 M0 CHARGE PUMP 4 3 21 C2 1µF 43 42 M1 C1 1µF LATCH VCC M2 2 + C3 1µF C13 1µF DCE/DTE 1 16 15 18 17 19 20 22 23 24 1 39 18 38 2 37 14 36 24 35 11 DTE DCE LL A TM A TXD A RXD A TXD B RXD B SCTE A RXC A SCTE B RXC B TXC A TXC A 34 9 DTE_TXC/DCE_TXC R1 14 DTE_RXC/DCE_SCTE R2 15 DTE_RXD/DCE_TXD R3 16 DTE_TM/DCE_LL 20 22 11 25 R1 100k 33 D4 10 12 13 R4 CTRL DCE LATCH M2 INVERT M1 423SET M0 GND EC C10 1µF VCC LB 1 VCC 2 VDD 3 VEE GND 4 D2 DTE_CTS/DCE_RTS DTE_RL/DCE_RL 6 R1 7 R2 8 R3 10 R4 9 11 12 13 14 DCE/DTE M2 M1 M0 17 29 9 28 3 27 16 26 25 21 7 19 1 18 TXC B RXC A SCTE A RXC B SCTE B RXD A TXD A RXD B TXD B TM A LL A SG SHIELD 17 24 28 C11 1µF 27 26 4 25 19 24 20 23 23 RTS A CTS A RTS B CTS B DTR A DSR A DTR B DSR B DCD A DCD A D3 LTC1544 DTE_DSR/DCE_DTR 30 TXC B DB-25 CONNECTOR D1 5 DTE_DCD/DCE_DCD 12 23 C9, 1µF DTE_DTR/DCE_DSR 15 31 VCC 40 LB DTE_RTS/DCE_CTS 32 22 8 21 10 20 6 19 22 18 5 17 13 16 21 DCD B DCD B DSR A DTR A DSR B DTR B CTS A RTS A CTS B RTS B RL A RL A D4 M0 INVERT 15 NC M1 M2 DCE/DTE 1344A TA04 9 LTC1344A 標準的応用例 DB-25コネクタ付きケーブル・セレクタブル・マルチプロトコルDTE/DCEポート C6 C7 C8 100pF 100pF 100pF 3 8 11 12 13 LTC1344A VCC 5V 14 25 C5 1µF DTE_SCTE/DCE_RXC D2 7 R1 9 DTE_RXC/DCE_SCTE R2 10 DTE_RXD/DCE_TXD 11 12 NC 13 14 9 10 16 15 18 17 19 20 22 23 24 1 VCC 2 23 14 22 24 21 11 DTE DCE TXD A RXD A TXD B RXD B SCTE A RXC A SCTE B RXC B TXC A TXC A TXC B TXC B RXC A SCTE A RXC B SCTE B RXD A TXD A RXD B TXD B D3 8 DTE_TXC/DCE_TXC 5 4 6 7 24 D1 6 VEE C12 1µF LTC1543 5 C4 3.3µF M0 4 DTE_TXD/DCE_RXD 2 26 CHARGE PUMP 2 21 C2 1µF M1 27 M2 1 LATCH VCC DCE/DTE C1 1µF 28 C13 1µF + C3 1µF 3 R3 20 15 19 12 18 17 17 9 16 3 15 16 M0 7 M1 M2 1 DCE/DTE SG SHIELD DB-25 CONNECTOR VCC C9, 1µF 1 VCC 2 VDD C10 1µF VEE GND 25 DCE/DTE 21 M1 18 M0 4 RTS A 19 RTS B 20 DTR A 23 DTR B 28 C11 1µF 27 26 3 DTE_RTS/DCE_CTS D1 24 4 DTE_DTR/DCE_DSR D2 5 LTC1544 R1 7 DTE_DSR/DCE_DTR R2 8 DTE_CTS/DCE_RTS R3 10 R4 9 11 12 NC 13 14 23 22 8 21 10 CTS B DSR A DSR B 20 6 19 22 18 5 17 13 CABLE WIRING FOR MODE SELECTION MODE V.35 RS449, V.36 RS232 M0 M1 DCE/DTE INVERT DCD A DCD B DCD B DSR A DTR A DSR B DTR B CTS A RTS A CTS B RTS B 16 D4 M2 DCD A 15 PIN 18 PIN 7 NC PIN 7 PIN 21 PIN 7 PIN 7 NC CABLE WIRING FOR DTE/DCE SELECTION MODE PIN 25 DTE PIN 7 DCE NC NC 1344A TA05 10 CTS A D3 6 DTE_DCD/DCE_DCD 25 LTC1344A パッケージ 注記がない限り、寸法はインチ（mm） Gパッケージ 24リード・プラスチックSSOP（0.209） （LTC DWG # 05-08-1640） 0.318 – 0.328* (8.07 – 8.33) 24 23 22 21 20 19 18 17 16 15 14 13 0.301 – 0.311 (7.65 – 7.90) 1 2 3 4 5 6 7 8 9 10 11 12 0.205 – 0.212** (5.20 – 5.38) 0.068 – 0.078 (1.73 – 1.99) 0° – 8° 0.005 – 0.009 (0.13 – 0.22) 0.022 – 0.037 (0.55 – 0.95) *DIMENSIONS DO NOT INCLUDE MOLD FLASH. MOLD FLASH SHALL NOT EXCEED 0.006" (0.152mm) PER SIDE **DIMENSIONS DO NOT INCLUDE INTERLEAD FLASH. INTERLEAD FLASH SHALL NOT EXCEED 0.010" (0.254mm) PER SIDE 0.0256 (0.65) BSC 0.010 – 0.015 (0.25 – 0.38) 0.002 – 0.008 (0.05 – 0.21) リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼でき るものでありますが、その使用に関する責務は一切負いません。また、ここに記載 された回路結線と既存特許とのいかなる関連についても一切関知いたしません。 G24 SSOP 0595 11 LTC1344A 標準的応用例 図13にシリアル・インタフェース用のクロックおよび データ信号を生成するLTC1543混合モード・トランシー バ・チップを使用したLTC1344Aの標準的応用例を示しま す。LTC1344AのVEE電源はLTC1543のチャージポンプか ら生成され、セレクト・ラインM0、M1、M2、および DCE/DTEは両方のチップで共用されます。各ドライバ 出力およびレシーバ入力は、LTC1344Aの終端ポートの 1つに接続されます。したがって、各電気的プロトコルは デジタル・セレクト・ラインを使用して選択されます。 100pF 100pF 100pF 3 M0 M1 M2 DCE/DTE 1 8 11 12 9 10 13 M0 24 M1 23 M2 22 LTC1344A DCE/DTE 21 LATCH VCC C1 1µF 11 12 13 14 VEE 14 2 4 26 5 4 6 7 16 15 18 17 19 20 C2 3.3µF LTC1543 M0 M1 M2 DCE/DTE 24 DTE TXD+ DCE RXD+ 23 TXD– RXD– SCTE + RXC+ 21 SCTE – RXC – 20 TXC + TXC + 19 18 TXC – RXC + TXC – SCTE+ RXC – RXD+ SCTE– TXD+ RXD– TXD– 5 22 6 7 8 9 17 16 10 15 1344 F13 図13. LTC1344Aを使用した標準的応用例 関連製品 製品番号 説明 注釈 LTC1334 単一電源RS232/RS485トランシーバ 2個のRS485 Dr/Rxまたは4個のRS232 Dr/Rxペア LTC1343 マルチプロトコル・シリアル・トランシーバ ソフトウェア選択可能なマルチプロトコル・インタフェース LTC1345 単一電源V.35トランシーバ データおよびCLK信号用3 Dr/3 Rx LTC1346A 両電源V.35トランシーバ データおよびCLK信号用3 Dr/3 Rx LTC1543 マルチプロトコル・シリアル・トランシーバ データおよびCLK信号用のソフトウェア選択可能なトランシーバ LTC1544 マルチプロトコル・シリアル・トランシーバ 制御信号用のソフトウェア選択可能なトランシーバ 12 1344af 1198 0.5K• PRINTED IN JAPAN リニアテクノロジー株式会社 〒162-0814 東京都新宿区新小川町1-14 NAOビル5F TEL 03-3267-7891• FAX 03-3267-8510 • www.linear-tech.com LINEAR TECHNOLOGY CORPORATION 1998