LTC6804-1/LTC6804-2

LTC6804-1/LTC6804-2
マルチセル･バッテリ･モニタ
特長
n
n
n
n
n
n
n
n
n
n
n
n
概要
最大 12 個の直列に接続されたバッテリ・セルを測定
スタック接続型アーキテクチャにより、
数百個の接続されたセルをサポート可能
isoSPI ™インタフェースを内蔵
1Mbps の絶縁型シリアル通信
1 本のツイストペアケーブル使用し、最長 100メートル
EMI の影響を受けにくく、EMI の放射が少ない
全測定誤差：最大 1.2mV
システム内のすべてのセルを290μsで測定
電圧と電流の同期測定
周波数設定可能な3 次ノイズ・フィルタを備えた
16ビットΔΣ 型 A/Dコンバータ
ISO26262 準拠システムに対応した設計
プログラム可能なタイマによるセルの受動式均等化機能
5つの汎用デジタル入出力またはアナログ入力：
温度などのセンサ入力
I2CまたはSPIのマスタとして構成可能
スリープ・モード時の消費電流：4μA
48ピンSSOP パッケージ
LTC®6804は、最大 12 個の直列に接続されたバッテリ・セル
を1.2mV 未満の全測定誤差で測定する第 3 世代のマルチセ
ル・バッテリ・スタック・モニタです。セルの測定範囲は0V ∼
5Vなので、LTC6804はほとんどの科学的組成のバッテリに適
しています。12セルの電圧は290μs 以内にすべて取り込み可
能であり、低めのデータ収集速度を選択することにより、ノイ
ズ低減率を高めることができます。
複数のLTC6804デバイスを直列に接続できるので、電圧が高
く長いバッテリ列のセルを同時にモニタすることができます。
各 LTC6804は、電波の影響を受けない高速のローカル・エリ
ア通信向けisoSPIインタフェースを備えています。LTC6804-1
を使用すると、複数のデバイスがデイジーチェーン接続され、
1つのホスト・プロセッサ接続ですべてのデバイスを接続でき
ます。LTC6804-2を使用すると、複数のデバイスがホスト・プロ
セッサと並列に接続され、各デバイスにはアドレスが個別に指
定されます。
その他の特長としては、受動式セル均等化機能、5Vレギュ
レータ内蔵、5つの汎用I/Oポートがあります。スリープ・モー
ドでは、消費電流は4μAに減少します。LTC6804 へは、電力
をバッテリから直接供給することも、絶縁型電源から供給す
ることもできます。
アプリケーション
n
n
n
n
電気自動車およびハイブリッド車
バックアップ・バッテリ・システム
グリッド・エネルギー蓄積装置
大電力携帯機器
L、LT、LTC、LTM、Linear Technologyおよび Linearのロゴはリニアテクノロジー社の登録商
標です。isoSPIはリニアテクノロジー社の商標です。その他すべての商標の所有権は、それぞ
れの所有者に帰属します。
標準的応用例
+
2.0
1.5
IMA
+
+
•
•
IPB
LTC6804-1
IMB
IPA
IMA
+
IPB
LTC6804-1
IMB
IPA
CELL VOLTAGE = 3.3V
5 TYPICAL UNITS
1.0
0.5
0
–0.5
–1.0
–1.5
•
•
MPU
SPI
•
•
+
MEASUREMENT ERROR (mV)
12S1P
全測定誤差と
5つの代表的ユニットの温度
IPB
LTC6804-1
IMB
ILP
IPA
•
•
+
–2.0
–50 –25
75
50
25
TEMPERATURE (°C)
0
100
125
680412 TA01b
IP
LTC6820
IMA
IM
680412 TA01a
詳細：www.linear-tech.co.jp/LTC6804-1
680412f
1
LTC6804-1/LTC6804-2
目次
特長.................................................................... 1
アプリケーション ................................................... 1
標準的応用例 ....................................................... 1
概要.................................................................... 1
絶対最大定格........................................................ 3
ピン配置 .............................................................. 3
発注情報.............................................................. 4
電気的特性........................................................... 4
ピン機能 ............................................................ 17
ブロック図 .......................................................... 18
動作.................................................................. 20
ステートチャート図 ...........................................................20
LTC6804のコアのステートの説明.....................................20
isoSPIのステートの説明 ...................................................21
消費電力 ............................................................................21
AD変換器の動作 ...............................................................21
データ収集システムの診断 ..............................................26
ウォッチドッグとソフトウェア放電タイマ.........................30
GPIOSを使用したLTC6804でのI2C/SPIマスタ...................31
シリアル・インタフェースの概要 .......................................35
4線シリアル・ペリフェラル・インタフェース
（SPI）
の
物理層 ................................................................................35
2線絶縁インタフェース
（isoSPI）
の物理層 .......................36
データ・リンク層 ................................................................41
ネットワーク層...................................................................41
プログラミング例 ..............................................................52
簡易リニア・レギュレータ..................................................56
向上したレギュレータの電力効率....................................56
完全に絶縁された電源 .....................................................57
外部温度プローブの読み取り ..........................................57
補助測定入力の拡張 ........................................................58
内部保護機能 ....................................................................58
セル入力とGPIO入力のフィルタリング .............................58
内部MOSFETによるセル・バランシング ............................60
外部MOSFETによるセル・バランシング ............................60
セル測定時の放電制御.....................................................60
電力損失とサーマル・シャットダウン................................61
バランシング回路の検証方法 ..........................................61
ホール効果センサを使用した電流測定 ...........................64
シャント抵抗を使用した電流測定....................................64
12個より少ないセルでのLTC6804の使用.........................65
同一PCB上での複数のLTC6804-1の接続.........................65
isoSPIデータ・リンクを使用したMCUと
LTC6804-1の接続 ..............................................................65
マルチドロップisoSPIリンクでのLTC6804-2の構成 ..........65
トランス選択ガイド ...........................................................67
パッケージ ......................................................... 71
標準的応用例...................................................... 72
関連製品............................................................ 72
680412f
2
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
絶対最大定格
（Note 1）
全電源電圧（V ～ V ）......................................................... 75V
入力電圧（V– を基準）
C0......................................................................–0.3V ～ 0.3V
C12.....................................................................–0.3V ～ 75V
C(n) ...............................................–0.3V ～最小（8 • n、75V）
S(n) ...............................................–0.3V ～最小
（8 • n、75V）
IPA、IMA、IPB、IMB ............................. –0.3V ～ VREG + 0.3V
DRIVEピン...........................................................–0.3V ～ 7V
他の全てのピン...................................................–0.3V ～ 6V
入力間の電圧（Note 2）
C(n) ～ C(n – 1) ....................................................–0.3V ～ 8V
S(n) ～ C(n – 1) ....................................................–0.3V ～ 8V
C12 ～ C8 ...........................................................–0.3V ～ 25V
C8 ～ C4 .............................................................–0.3V ～ 25V
C4 ～ C0 .............................................................–0.3V ～ 25V
+
–
端子の電流入力/ 出力
VREG、IPA、IMA、IPB、IMB、S(n)を除く全てのピン ..... 10mA
IPA、IMA、IPB、IMB ...................................................... 30mA
動作温度範囲
LTC6804I ......................................................... –40°C ～ 85°C
LTC6804H ...................................................... –40°C ～ 125°C
既定温度範囲
LTC6804I ......................................................... –40°C ～ 85°C
LTC6804H ...................................................... –40°C ～ 125°C
接合部温度.......................................................................150°C
保存温度............................................................ –65°C ～ 150°C
リード温度（半田付け、10 秒）..........................................300°C
ピン配置
LTC6804-1
LTC6804-2
TOP VIEW
TOP VIEW
V+
1
48 IPB
V+
1
48 A3
C12
2
47 IMB
C12
2
47 A2
S12
3
46 ICMP
S12
3
46 A1
C11
4
45 IBIAS
C11
4
45 A0
S11
5
44 SDO (NC)*
S11
5
44 SDO (IBIAS)*
C10
6
43 SDI (NC)*
C10
6
43 SDI (ICMP)*
S10
7
42 SCK (IPA)*
S10
7
42 SCK (IPA)*
C9
8
41 CSB (IMA)*
C9
8
41 CSB (IMA)*
S9
9
40 ISOMD
S9
9
40 ISOMD
C8 10
39 WDT
C8 10
39 WDT
S8 11
38 DRIVE
S8 11
38 DRIVE
C7 12
37 VREG
C7 12
37 VREG
S7 13
36 SWTEN
S7 13
36 SWTEN
C6 14
35 VREF1
C6 14
35 VREF1
S6 15
34 VREF2
S6 15
34 VREF2
C5 16
33 GPIO5
C5 16
33 GPIO5
S5 17
32 GPIO4
S5 17
32 GPIO4
C4 18
31 V–
C4 18
31 V–
S4 19
30 V–**
V–**
S4 19
30
C3 20
29 GPIO3
C3 20
29 GPIO3
S3 21
28 GPIO2
S3 21
28 GPIO2
C2 22
27 GPIO1
C2 22
27 GPIO1
S2 23
26 C0
S2 23
26 C0
C1 24
25 S1
C1 24
25 S1
G PACKAGE
48-LEAD PLASTIC SSOP
G PACKAGE
48-LEAD PLASTIC SSOP
TJMAX = 150°C、θJA = 55°C/W
*これらのピンの機能は、ISOMDの接続に依存する。
ISOMDをV– に接続した場合：CSB、SCK、SDI、SDO
ISOMDをVREG に接続した場合：IMA、IPA、NC、NC
**このピンはV– に接続する必要がある。
TJMAX = 150°C、θJA = 55°C/W
*これらのピンの機能は、ISOMDの接続に依存する。
ISOMDをV– に接続した場合：CSB、SCK、SDI、SDO
ISOMDをVREG に接続した場合：IMA、IPA、ICMP、IBIAS
**このピンはV– に接続する必要がある。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
3
LTC6804-1/LTC6804-2
発注情報
無鉛仕上げ
テープアンドリール
製品マーキング *
パッケージ
規定温度範囲
LTC6804IG-1#PBF
LTC6804IG-1#TRPBF
LTC6804G-1
48-Lead Plastic SSOP
–40°C to 85°C
LTC6804HG-1#PBF
LTC6804HG-1#TRPBF
LTC6804G-1
48-Lead Plastic SSOP
–40°C to 125°C
LTC6804IG-2#PBF
LTC6804IG-2#TRPBF
LTC6804G-2
48-Lead Plastic SSOP
–40°C to 85°C
LTC6804HG-2#PBF
LTC6804HG-2#TRPBF
LTC6804G-2
48-Lead Plastic SSOP
–40°C to 125°C
さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度等級は出荷時のコンテナのラベルで識別されます。
非標準の鉛ベース仕上げの製品の詳細については、弊社または弊社代理店にお問い合わせください。
無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。
テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、テスト条件は V+ = 39.6V、 VREG = 5.0V。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
ADCのDC 仕様
Measurement Resolution
ADC Offset Voltage
(Note 2)
ADC Gain Error
(Note 2)
Total Measurement Error (TME) in
Normal Mode
0.1
mV/bit
l
0.1
mV
l
0.01
0.02
%
%
l
C(n) to C(n – 1), GPIO(n) to V– = 0
±0.2
C(n) to C(n – 1) = 2.0
±0.1
C(n) to C(n – 1), GPIO(n) to V– = 2.0
–
C(n) to C(n – 1), GPIO(n) to V = 3.3
mV
±0.2
±1.2
mV
±2.2
mV
±0.3
±1.6
mV
±2.8
mV
l
±1
–
C(n) to C(n – 1), GPIO(n) to V = 5.0
Sum of Cells
±1.4
l
C(n) to C(n – 1) = 4.2
C(n) to C(n – 1), GPIO(n) to V– = 4.2
mV
l
C(n) to C(n – 1) = 3.3
mV
±0.8
l
±0.2
mV
±0.75
±5
Internal Temperature, T = Maximum
Specified Temperature
%
°C
VREG Pin
l
±0.1
±0.25
%
VREF2 Pin
l
±0.02
±0.1
%
Digital Supply Voltage VREGD
l
±0.1
±1
%
680412f
4
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、テスト条件は V+ = 39.6V、 VREG = 5.0V。
SYMBOL
PARAMETER
Total Measurement Error (TME) in
Filtered Mode
CONDITIONS
MIN
C(n) to C(n – 1), GPIO(n) to V = 0
C(n) to C(n – 1) = 2.0
–
C(n) to C(n – 1), GPIO(n) to V = 2.0
±1.6
mV
±2.8
mV
mV
±0.75
±5
%
°C
l
±0.1
±0.25
%
VREF2 Pin
l
±0.02
±0.1
%
Digital Supply Voltage VREGD
l
±0.1
±1
±2
C(n) to C(n – 1), GPIO(n) to V– = 0
%
mV
l
±4
mV
–
l
±4.7
mV
–
l
±8.3
mV
C(n) to C(n – 1), GPIO(n) to V– = 2.0
±10
C(n) to C(n – 1), GPIO(n) to V– = 5.0
Sum of Cells
±0.3
l
mV
±1
±5
Internal Temperature, T = Maximum
Specified Temperature
Input Leakage Current When Inputs
Are Not Being Measured
mV
mV
VREG Pin
C(n) to C(n – 1), GPIO(n) to V = 4.2
IL
±2.2
±0.2
l
C(n) to C(n – 1), GPIO(n) to V = 3.3
Input Range
mV
mV
±1
Internal Temperature, T = Maximum
Specified Temperature
Total Measurement Error (TME) in
Fast Mode
±1.4
±1.2
l
C(n) to C(n – 1), GPIO(n) to V– = 5.0
Sum of Cells
mV
±0.2
±0.3
C(n) to C(n – 1), GPIO(n) to V = 4.2
UNITS
±0.8
l
C(n) to C(n – 1) = 4.2
–
MAX
±0.1
l
C(n) to C(n – 1) = 3.3
C(n) to C(n – 1), GPIO(n) to V– = 3.3
TYP
±0.1
–
%
°C
VREG Pin
l
±0.3
±1
%
VREF2 Pin
l
±0.1
±0.25
%
Digital Supply Voltage VREGD
l
±0.2
C(n), n = 1 to 12
l C(n – 1)
C0
l
GPIO(n), n = 1 to 5
l
C(n), n = 0 to 12
l
GPIO(n), n = 1 to 5
l
l
%
V
5
V
10
±250
nA
10
±250
nA
0
0
Input Current When Inputs Are Being C(n), n = 0 to 12
Measured
GPIO(n), n = 1 to 5
Input Current During Open Wire
Detection
±2
C(n – 1) + 5
70
±2
µA
±2
µA
100
130
µA
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
5
LTC6804-1/LTC6804-2
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、テスト条件は V+ = 39.6V、 VREG = 5.0V。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
3.1
3.2
3.3
V
電圧リファレンスの仕様
VREF1
VREF2
1st Reference Voltage
VREF1 Pin, No Load
1st Reference Voltage TC
VREF1 Pin, No Load
3
1st Reference Voltage Hysteresis
VREF1 Pin, No Load
20
ppm
1st Reference Long Term Drift
VREF1 Pin, No Load
20
ppm/ √kHr
2nd Reference Voltage
VREF2 Pin, No Load
l
–
VREF2 Pin, 5k Load to V
ppm/°C
l
2.990
3
3.010
V
l
2.988
3
3.012
V
2nd Reference Voltage TC
VREF2 Pin, No Load
10
ppm/°C
2nd Reference Voltage Hysteresis
VREF2 Pin, No Load
100
ppm
2nd Reference Long Term Drift
VREF2 Pin, No Load
60
ppm/ √kHr
V+ Supply Current
(See Figure 1:LTC6804 Operation
State Diagram)
State:Core = SLEEP, isoSPI = IDLE
一般 DC 仕様
IVP
VREG = 0V
3.8
6
µA
VREG = 0V l
3.8
10
µA
VREG = 5V
1.6
3
µA
VREG = 5V l
1.6
5
µA
18
32
50
µA
10
32
60
µA
0.4
0.55
0.7
mA
0.375
0.55
0.725
mA
VREG = 5V
2.2
4
µA
VREG = 5V l
2.2
6
µA
10
35
60
µA
l
6
35
65
µA
0.2
0.45
0.7
mA
l
0.15
0.45
0.75
mA
10.8
11.5
12.2
mA
l
10.7
11.5
12.3
mA
State:Core = STANDBY
l
State:Core = REFUP or MEASURE
l
IREG(CORE)
VREG Supply Current
(See Figure 1:LTC6804 Operation
State diagram)
State:Core = SLEEP, isoSPI = IDLE
State:Core = STANDBY
State:Core = REFUP
State:Core = MEASURE
IREG(isoSPI)
Additional VREG Supply Current if
isoSPI in READY/ACTIVE States
Note:ACTIVE State Current
Assumes tCLK = 1µs, (Note 3)
LTC6804-2:ISOMD = 1,
RB1 + RB2 = 2k
READY
l
3.9
4.8
5.8
mA
ACTIVE
l
5.1
6.1
7.3
mA
LTC6804-1:ISOMD = 0,
RB1 + RB2 = 2k
READY
l
3.7
4.6
5.6
mA
ACTIVE
l
5.7
6.8
8.1
mA
LTC6804-1:ISOMD = 1,
RB1 + RB2 = 2k
READY
l
6.5
7.8
9.5
mA
ACTIVE
l
10.2
11.3
13.3
mA
LTC6804-2:ISOMD = 1,
RB1 + RB2 = 20k
READY
l
1.3
2.1
3
mA
ACTIVE
l
1.6
2.5
3.5
mA
LTC6804-1:ISOMD = 0,
RB1 + RB2 = 20k
READY
l
1.1
1.9
2.8
mA
ACTIVE
l
1.5
2.3
3.3
mA
LTC6804-1:ISOMD = 1,
RB1 + RB2 = 20k
READY
l
2.1
3.3
4.9
mA
ACTIVE
l
2.7
4.1
5.8
mA
680412f
6
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、テスト条件は V+ = 39.6V、 VREG = 5.0V。
SYMBOL
VREG
PARAMETER
CONDITIONS
MIN
TYP
MAX
V+ Supply Voltage
TME Specifications Met (Note 6)
l
11
40
55
V
VREG Supply Voltage
TME Supply Rejection < 1mV/V
l
4.5
5
5.5
V
DRIVE output voltage
Sourcing 1µA
l
5.4
5.2
5.6
5.6
5.8
6.0
V
V
l
5.1
5.6
6.1
V
l
2.7
3.0
3.6
V
10
25
Ω
Sourcing 500µA
VREGD
Digital Supply Voltage
Discharge Switch ON Resistance
UNITS
VCELL = 3.6V
l
0.4
V
0.4
V
Thermal Shutdown Temperature
°C
150
VOL(WDT)
Watchdog Timer Pin Low
WDT Pin Sinking 4mA
l
VOL(GPIO)
General Purpose I/O Pin Low
GPIO Pin Sinking 4mA (Used as Digital Output)
l
Measure 12 Cells
l
2120
2335
2480
µs
Measure 2 Cells
l
365
405
430
µs
Measure 12 Cells and 2 GPIO Inputs
l
2845
3133
3325
µs
Measure 12 Cells
l
183
201.3
213.5
ms
Measure 2 Cells
l
30.54
33.6
35.64
ms
Measure 12 Cells and 2 GPIO Inputs
l
244
268.4
284.7
ms
Measure 12 Cells
l
1010
1113
1185
µs
Measure 2 Cells
l
180
201
215
µs
Measure 12 Cells and 2 GPIO Inputs
l
1420
1564
1660
µs
Skew Time.The Time Difference
Fast Mode
between C12 and GPIO2
Measurements, Command = ADCVAX
Normal Mode
l
189
208
221
µs
l
493
543
576
µs
Skew Time.The Time Difference
between C12 and C0 Measurements,
Command = ADCV
Fast Mode
l
211
233
248
µs
Normal Mode
l
609
670
711
µs
100
300
µs
2
2.2
sec
120
min
4.4
ms
0
ms
3.5
MHz
ADCのタイミング仕様
tCYCLE
(Figure 3)
Measurement + Calibration Cycle
Time When Starting from the REFUP
State in Normal Mode
Measurement + Calibration Cycle
Time When Starting from the REFUP
State in Filtered Mode
Measurement + Calibration Cycle
Time When Starting from the REFUP
State in Fast Mode
tSKEW1
(Figure 6)
tSKEW2
(Figure 3)
tWAKE
Regulator Start-Up Time
VREG Generated from Drive Pin (Figure 28)
l
tSLEEP
Watchdog or Software Discharge
Timer
SWTEN Pin = 0 or DCTO[3:0] = 0000
l
tREFUP
(Figure 1,
Figures 3 to 7)
Reference Wake-Up Time
State:Core = STANDBY
l
State:Core = REFUP
l
fS
ADC Clock Frequency
SWTEN Pin = 1 and DCTO[3:0] ≠ 0000
1.8
0.5
2.7
l
3.0
2.3
3.5
3.3
SPIインタフェースのDC 仕様
VIH(SPI)
SPI Pin Digital Input Voltage High
Pins CSB, SCK, SDI
l
VIL(SPI)
SPI Pin Digital Input Voltage Low
Pins CSB, SCK, SDI
l
VIH(CFG)
Configuration Pin Digital
Input Voltage High
Pins ISOMD, SWTEN, GPIO1 to GPIO5, A0 to A3
l
VIL(CFG)
Configuration Pin Digital
Input Voltage Low
Pins ISOMD, SWTEN, GPIO1 to GPIO5, A0 to A3
l
V
0.8
2.7
V
V
1.2
V
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
7
LTC6804-1/LTC6804-2
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、テスト条件は V+ = 39.6V、 VREG = 5.0V。
SYMBOL
PARAMETER
CONDITIONS
ILEAK(DIG)
Digital Input Current
Pins CSB, SCK, SDI, ISOMD, SWTEN,
A0 to A3
l
MIN
TYP
MAX
±1
UNITS
µA
VOL(SDO)
Digital Output Low
Pin SDO Sinking 1mA
l
0.3
V
2.1
V
V
1.0
mA
22
24.5
mA/mA
mA/mA
1.6
V
1.5
V
isoSPIのDC 仕様（図 16を参照）
VBIAS
Voltage on IBIAS Pin
READY/ACTIVE State
IDLE State
l
1.9
IB
Isolated Interface Bias Current
RBIAS = 2k to 20k
l
0.1
AIB
Isolated Interface Current Gain
VA ≤ 1.6V
l
l
18
18
VA
Transmitter Pulse Amplitude
VA = |VIP – VIM|
l
VICMP
Threshold-Setting Voltage on ICMP
Pin
VTCMP = ATCMP • VICMP
l
ILEAK(ICMP)
Input Leakage Current on ICMP Pin
VICMP = 0V to VREG
l
±1
µA
ILEAK(IP/IM)
Leakage Current on IP and IM Pins
IDLE State, VIP or VIM = 0V to VREG
l
±1
µA
ATCMP
Receiver Comparator Threshold
Voltage Gain
VCM = VREG/2 to VREG – 0.2V, VICMP = 0.2V to 1.5V
l
0.6
V/V
VCM
Receiver Common Mode Bias
IP/IM Not Driving
RIN
Receiver Input Resistance
Single-Ended to IPA, IMA, IPB, IMB
l
27
IB = 1mA
IB = 0.1mA
2.0
0
20
20
0.2
0.4
0.5
(VREG – VICMP/3 – 167mV)
35
43
V
kΩ
isoSPIのアイドル/ウェイクアップ仕様（図 21を参照）
VWAKE
Differential Wake-Up Voltage
tDWELL = 240ns
l
200
mV
tDWELL
Dwell Time at VWAKE Before Wake
Detection
VWAKE = 200mV
l
240
ns
tREADY
Startup Time After Wake Detection
l
tIDLE
Idle Timeout Duration
l
4.3
120
10
µs
5.5
6.7
ms
150
180
ns
200
ns
60
ns
70
ns
isoSPIのパルス・タイミング仕様（図 19を参照）
t1/2PW(CS)
Chip-Select Half-Pulse Width
l
tINV(CS)
Chip-Select Pulse Inversion Delay
l
t1/2PW(D)
Data Half-Pulse Width
l
tINV(D)
Data Pulse Inversion Delay
l
40
50
SPIのタイミング要件（図 15および図 20を参照）
l
1
µs
SDI Setup Time before SCK Rising
Edge
l
25
ns
t2
SDI Hold Time after SCK Rising Edge
l
25
ns
t3
SCK Low
tCLK = t3 + t4 ≥ 1µs
l
200
ns
t4
SCK High
tCLK = t3 + t4 ≥ 1µs
l
200
ns
t5
CSB Rising Edge to CSB Falling Edge
l
0.65
µs
t6
SCK Rising Edge to CSB Rising Edge
(Note 4)
l
0.8
µs
t7
CSB Falling Edge to SCK Rising Edge (Note 4)
l
1
µs
tCLK
SCK Period
t1
(Note 4)
680412f
8
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、テスト条件は V+ = 39.6V、 VREG = 5.0V。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
isoSPIのタイミング仕様（図 19を参照）
t8
SCK Falling Edge to SDO Valid
t9
SCK Rising Edge to Short ±1
Transmit
t10
CSB Transition to Long ±1 Transmit
t11
CSB Rising Edge to SDO Rising
(Note 5)
(Note 5)
l
60
ns
l
50
ns
l
60
ns
l
200
ns
tRTN
Data Return Delay
l
430
525
ns
tDSY(CS)
Chip-Select Daisy-Chain Delay
l
150
200
ns
tDSY(D)
Data Daisy-Chain Delay
l
300
360
ns
tLAG
Data Daisy-Chain Lag (vs Chip-Select)
l
0
35
70
ns
t6(GOV)
Data to Chip-Select Pulse Governor
l
0.8
1.05
µs
Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに回復不可能な損傷を与
える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に
悪影響を与える恐れがある。
Note 4：これらのタイミング仕様はケーブルの遅延によって異なり、各方向に50nsの遅延を
許容する。50nsは10mのCAT-5ケーブル
（伝播速度が光速の66%）
に対応する。これより長い
ケーブルを使用する場合は、遅延が大きくなる分、仕様を低減する必要がある。
Note 2：ADCの仕様は全測定誤差の仕様によって保証されている。
Note 5：これらの仕様には、SDOの立ち上がり時間と立ち下がり時間は含まれない。立ち下が
り時間（内部プルダウン・トランジスタのため標準で5ns）
は問題ではないが、立ち上がりエッ
ジの遷移時間 tRISE はSDOピンでのプルアップ抵抗と負荷容量によって異なる。SDO が MCUの
セットアップ時間要件を満たすように、時定数を選択する必要がある。
Note 3： ACTIVEステートの電流はDCの測定値から計算される。isoSPI ポートに、データ1 が
50%、データ0 が 50%の連続的な1MHzの通信が存在する場合、ACTIVEステートの電流は、
VREG への追加平均消費電流になる。クロック・レートが遅くなるほど、消費電流が減少する。
詳細については、
「アプリケーション情報」
のセクションを参照。
Note 6：正確に測定するには、V+ が最大 C(n) 電圧以上である必要がある。最上位セルの測定
誤差とV+ のグラフを参照。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
9
LTC6804-1/LTC6804-2
注記がない限り、TA = 25 C。
測定誤差と温度
2.0
CELL VOLTAGE = 3.3V
5 TYPICAL UNITS
30
260°C, 1 CYCLE
30
1.0
NUMBER OF PARTS
MEASUREMENT ERROR (mV)
1.5
測定誤差の長期安定度
IRリフロー後の測定誤差
35
0.5
0
–0.5
–1.0
MEASUREMENT ERROR (ppm)
標準的性能特性
25
20
15
10
5
–1.5
–2.0
–50 –25
75
50
25
TEMPERATURE (°C)
0
100
0
25 50
–125 –100 –75 –50 –25 0
CHANGE IN GAIN ERROR (ppm)
125
測定誤差と入力電圧
（ノーマル・モード）
–0.5
–1.0
–1.5
–2.0
1.0
0.5
0
–0.5
–1.0
–1.5
0
1
2
3
INPUT (V)
4
–2.0
5
0
1
2
3
INPUT (V)
4
0
–2
–4
–6
9
0.8
0.8
8
0.7
0.7
7
PEAK NOISE (mV)
10
0.6
0.5
0.4
0.3
0.1
1
0
0
0
1
3
2
INPUT (V)
5
3
2
680412 G07
4
4
0.1
5
3
2
INPUT (V)
5
0.2
4
1
6
0.2
3
2
INPUT (V)
0
測定ノイズと入力電圧
（高速モード）
0.9
1
10 ADC MEASUREMENTS
AVERAGED AT EACH INPUT
680412 G06
1.0
PEAK NOISE (mV)
PEAK NOISE (mV)
2
0.9
0
3000
4
1.0
0.3
2500
6
–10
5
測定ノイズと入力電圧
（フィルタ・モード）
0.4
1000 1500 2000
TIME (HOURS)
680412 G05
測定ノイズと入力電圧
（ノーマル・モード）
0.5
500
–8
680412 G04
0.6
0
8
MEASUREMENT ERROR (mV)
MEASUREMENT ERROR (mV)
MEASUREMENT ERROR (mV)
0
5
10
1.5
0.5
10
測定誤差と入力電圧
（高速モード）
2.0
1.0
15
680412 G03
測定誤差と入力電圧
（フィルタ・モード）
10 ADC MEASUREMENTS
AVERAGED AT EACH INPUT
1.5
20
680412 G02
680412 G01
2.0
25
0
75
CELL VOLTAGE = 3.3V
8 TYPICAL PARTS
4
5
680412 G08
0
0
1
3
2
INPUT (V)
4
680412 G09
680412f
10
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
標準的性能特性
注記がない限り、TA = 25 C。
測定利得誤差のヒステリシス
（高温時）
25
測定利得誤差のヒステリシス
（低温時）
30
TA = 85°C TO 25°C
–10
15
10
5
NOISE REJECTION (dB)
NUMBER OF PARTS
20
15
10
5
0
0
–50 –40 –30 –20 –10
10 20
CHANGE IN GAIN ERROR (ppm)
0
10 20 30
–40 –30 –20 –10 0
CHANGE IN GAIN ERROR (ppm)
30
測定誤差とVREG
–40
–55
0
–0.5
–10
–65
–70
1k
100k
10k
FREQUENCY (Hz)
1M
C=0
C = 10nF
C = 100nF
C = 1µF
1
100
10
1000
INPUT RESISTOR, R (Ω)
10
–70
100
10M
680412 G16
10k
100k
1M
4
2
0
–2
–4
C=0
C = 100nF
C = 1µF
C = 10µF
–6
–10
1
10M
68412 G15
最上位セルの測定誤差とV+
6
–8
10000
1k
FREQUENCY (Hz)
1.0
TIME BETWEEN MEASUREMENTS > 3RC
8
MEASUREMENT ERROR (mV)
CELL MEASUREMENT ERROR (mV)
–5
–15
–40
GPIO の測定誤差と入力 RC 値
0
–10
–30
680412 G14
680412 G13
5
VREG(DC) = 5V
VREG(AC) = 500mVP-P
1 BIT CHANGE < –70dB
–60
–90
100
電圧の測定誤差と入力 RC 値
1M
–50
–85
–2.0
4.5 4.6 4.7 4.8 4.9 5.0 5.1 5.2 5.3 5.4 5.5
VREG (V)
1k
10k
100k
INPUT FREQUENCY (Hz)
–20
–60
–80
VIN = 2V
VIN = 3.3V
VIN = 4.2V
10
100
測定誤差 VREG PSRRと周波数
0
–75
NORMAL MODE CONVERSIONS
DIFFERENTIAL RC FILTER ON EVERY C PIN.
EXPECT CELL-TO-CELL AND
PART-TO-PART VARIATIONS
IN ERROR IF R > 100Ω AND/OR C > 10nF
10
ADC MODE:
NORMAL
FILTERED
15kHz
2kHz
FAST 680412 G12
3kHz
PSRR (dB)
0.5
PSRR (dB)
MEASUREMENT ERROR (mV)
–50
1.0
15
–50
–70
40
V+DC = 39.6V
V+AC = 5VP-P
1 BIT CHANGE < –90dB
VREG GENERATED FROM
DRIVE PIN, FIGURE 28
–45
1.5
20
–40
測定誤差 V+ PSRRと周波数
2.0
–1.5
–30
680412 G11
680412 G10
–1.0
–20
–60
CELL 12 MEASUREMENT ERROR (mV)
NUMBER OF PARTS
TA = –45°C TO 25°C
25
20
–20
ノイズ・フィルタ応答性
0
10
1000 10000 100000
100
INPUT RESISTANCE, R (Ω)
680412 G17
C12-C11 = 3.3V
C12 = 39.6V
0.8
0.6
0.4
0.2
0
–0.2
–0.4
–0.6
–0.8
–1.0
36
38
40
V+ (V)
42
44
680412 G18
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
11
LTC6804-1/LTC6804-2
注記がない限り、TA = 25 C。
セル電圧の測定誤差と同相電圧
0
C12-C11 = 3.3V
V+ = 39.6V
0.2
0
–0.2
–0.4
–30
–40
–50
–60
–0.6
–70
–0.8
–80
10
0
20
C11 VOLTAGE (V)
1k
3
SLEEP SUPPLY CURRENT =
V+ CURRENT + VREG CURRENT
15
25
45
35
V+ (V)
55
65
70
50
12.25
11.00
5
15
25
45
35
V+ (V)
55
65
75
680412 G25
MEASUREMENT TIME (µs)
MEASURE MODE SUPPLY CURRENT (mA)
2420
11.25
30
STANDBY SUPPLY CURRENT =
V+ CURRENT + VREG CURRENT
5
15
25
45
35
V+ (V)
55
65
5
15
25
45
35
V+ (V)
55
2380
2360
2340
2320
VREG = 5V
VREG = 4.5V
VREG = 5.5V
75
50
25
TEMPERATURE (°C)
0
75
65
680412 G24
内部ダイ温度の測定誤差と温度
2400
2280
–50 –25
40
125°C
85°C
25°C
–45°C
REFUP SUPPLY CURRENT =
V+ CURRENT + VREG CURRENT
900
850
75
12 CELL NORMAL MODE TIME
SHOWN. ALL ADC MEASURE
TIMES SCALE PROPORTIONALLY
2300
35
950
測定時間と温度
2440
12.50
125°C
85°C
25°C
–45°C
MEASURE MODE SUPPLY CURRENT =
+ CURRENT + V
V
REG CURRENT
25
20
V+ (V)
680412 G23
測定モード時消費電流とV+
11.75
15
1000
60
40
75
12.00
10
5
REFUP 消費電流とV+
125°C
85°C
25°C
–45°C
680412 G22
11.50
–1.0
680412 G21
REFUP SUPPLY CURRENT (µA)
4
STANDBY SUPPLY CURRENT (µA)
SLEEP SUPPLY CURRENT (µA)
80
125°C
85°C
25°C
–45°C
5
–0.5
スタンバイ時消費電流とV+
5
2
0
680412 G20
スリープ時消費電流とV+
6
0.5
–2.0
10M
1M
100k
10k
FREQUENCY (Hz)
680412 G19
7
1.0
–1.5
–90
100
30
MEASUREMENT ERROR OF
CELL 1 WITH 3.3V INPUT.
VREG GENERATED FROM
DRIVE PIN, FIGURE 28
1.5
–20
0.4
–1.0
2.0
VCM(IN) = 5VP-P
NORMAL MODE CONVERSIONS
–10
0.6
測定誤差とV+
MEASUREMENT ERROR (mV)
0.8
REJECTION (dB)
CELL 12 MEASUREMENT ERROR (mV)
1.0
セル電圧の測定 CMRRと周波数
100
125
680412 G26
TEMPERATURE MEASUREMENT ERROR (DEG)
標準的性能特性
10
8
5 TYPICAL UNITS
6
4
2
0
–2
–4
–6
–8
–10
–50
–25
50
25
0
75
TEMPERATURE (°C)
100
125
680412 G27
680412f
12
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
標準的性能特性
注記がない限り、TA = 25 C。
VREF2 と温度
VREF2 の負荷レギュレーション
3.003
2.999
–400
–600
V+ = 39.6V
–800
2.998
50
25
75
0
TEMPERATURE (°C)
100
125
–1000
0.01
VREG = 5V
125°C
85°C
25°C
–45°C
1
0.1
10
3.0
VREF2 (V)
50
0
15
5
25
–50
5.25
65
2.5
2.0
VREF2
1.5
CSB
CSB
50
25
0
–25
–50
–75
0
–5
8 TYPICAL PARTS
75
5
5.5
1ms/DIV
680412 G32
–100
500
0
VREG (V)
1000
1500
2000
2500
680412 G33
VREF2 のヒステリシス
（高温時）
VREF2 のヒステリシス
（低温時）
16
TA = 85°C TO 25°C
IRリフローによるVREF2 の変化
30
TA = –45°C TO 25°C
14
15
10
260°C, 1 CYCLE
25
12
NUMBER OF PARTS
NUMBER OF PARTS
NUMBER OF PARTS
20
10
8
6
20
15
10
4
5
5
2
0
–125
3000
TIME (HOURS)
680412 G31
25
75
580412 G30
RL = 5k
CL = 1µF
0
125°C
85°C
25°C
–45°C
55
45
35
V+ (V)
VREF2 の長期安定度
0.5
–100
125°C
85°C
25°C
–45°C
100
1.0
5
–200
VREF2 の起動
3.5
4.75
–50
680412 G29
RL = 5k
4.5
0
IOUT (mA)
100
–150
50
–150
680412 G28
VREF2 の VREG に対する
ラインレギュレーション
100
–100
CHANGE IN VREF2 (ppm)
2.997
–50 –25
CHANGE IN VREF2 (ppm)
CHANGE IN VREF2 (ppm)
VREF2 (V)
3.000
CHANGE IN VREF2 (ppm)
VREG GENERATED FROM
150 DRIVE PIN, FIGURE 28
–200
3.001
150
200
0
V+ = 39.6V
5 TYPICAL PARTS
3.002
VREF2 V+ の入力レギュレーション
–75
25
75
125
–25
CHANGE IN REF2 (ppm)
175
680412 G34
0
0
50
–250 –200 –150 –100 –50
CHANGE IN REF2 (ppm)
100
680412 G35
0
–700
–500
–300
–100
100
CHANGE IN REF2 (ppm)
300
680412 G36
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
13
LTC6804-1/LTC6804-2
注記がない限り、TA = 25 C。
放電スイッチのオン抵抗と
セル電圧
0
ON-RESISTANCE OF INTERNAL
DISCHARGE SWITCH MEASURED
WITH 100Ω. EXTERNAL DISCHARGE
RESISTOR BETWEEN S(n) and C(n)
45
40
CHANGE IN DRIVE PIN VOLTAGE (mV)
DISCHARGE SWITCH ON-RESISTANCE (Ω)
50
ドライブ・ピンの
負荷応答特性
35
30
25
20
15
125°C
85°C
25°C
–45°C
10
5
0
1
2
4
3
CELL VOLTAGE (V)
–20
–40
–60
125°C
85°C
25°C
–45°C
–80
0.1
ドライブ・ピンとVREG ピンの起動
–5
–15
1
125°C
85°C
25°C
–45°C
–10
5
15
25
3.0
55
3
CL = 1µF
5 TYPICAL
3.154
3.153
2.5
2.0
3.152
VREF1
1.5
1.0
2
75
65
VREF1 の温度特性
3.155
VREF1 (V)
VREF1 (V)
VREG
45
35
V+ (V)
680412 G39
VREF1 の起動
3.5
5
0.5
3.151
3.150
3.149
3.148
1
VREG: CL = 1µF
VREG GENERATED FROM
DRIVE PIN, FIGURE 28
0
–1
3.147
3.146
0
–5
680412 G40
100µs/DIV
CSB
5
CSB
VDRIVE AND VREG (V)
0
680412 G38
6
VDRIVE
5
ILOAD (mA)
680412 G37
4
10
V+ = 39.6V
–100
0.01
5
ドライブ・ピンの
ラインレギュレーション
CHANGE IN DRIVE PIN VOLTAGE (mV)
標準的性能特性
1ms/DIV
680412 G41
3.145
–50
–25
50
25
0
75
TEMPERATURE (°C)
100
125
680412 G42
内部ダイ温度の増加と放電電流
45
40
30
25
12 CELLS DISCHARGING
20
15
10
5
LT6804-1
ISOMD = VREG
8
6 CELLS DISCHARGING
1 CELL
DISCHARGING
0
80
40
20
0
60
INTERNAL DISCHARGE CURRENT (mA PER CELL)
680412 G43
14
IB = 1mA
7
6
LT6804-2
ISOMD = VREG
5
4
–50
50
0
75
25
TEMPERATURE (°C)
LTC6804-1
10
8
LTC6804-2
6
4
2
LT6804-1, ISOMD = 0
–25
ISOMD = VREG
IB = 1mA
12
isoSPI CURRENT (mA)
9
isoSPI CURRENT (mA)
INCREASE IN DIE TEMPERATURE (°C)
50
35
isoSPI 電流（READY 時 /ACTIVE 時）
と
isoSPIクロック周波数
isoSPI 電流（READY 時）
と温度
100
125
680412 G44
0
WRITE
READ
0
200
400
600
800
isoSPI CLOCK FREQUENCY (kHz)
1000
680412 G45
680412f
14
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
標準的性能特性
注記がない限り、TA = 25 C。
IBIAS 電圧と温度
2.010
2.01
2.00
1.99
1.98
–50
–25
75
0
25
50
TEMPERATURE (°C)
100
125
23
2.005
CURRENT GAIN (mA/mA)
IB = 1mA
3 PARTS
IBIAS PIN VOLTAGE (V)
IBIAS PIN VOLTAGE (V)
2.02
2.000
1.995
1.990
200
0
600
800
400
BIAS CURRENT (µA)
680412 G46
20
19
50
0
75
25
TEMPERATURE (°C)
100
125
IB = 100µA
4.5
4.0
IB = 1mA
3.5
3.0
2.5
0
0.5
1.0
1.5
PULSE AMPLITUDE (V)
WAKE-UP PULSE AMPLITUDE, VWAKE (mV)
0.52
0.50
0.48
0.46
0.4
600
800
400
BIAS CURRENT (µA)
0.6 0.8 1.0 1.2
ICMP VOLTAGE (V)
1000
2.0
0.54
0.52
VICMP = 1V
0.50
VICMP = 0.2V
0.48
0.46
0.44
2.5
3.5
4.0
4.5
5.0
3.0
COMMON MODE VOLTAGE (V)
1.4
5.5
680412 G51
標準的ウェイクアップ・パルスの
振幅（ポートA）
と滞留時間
0.54
0.2
200
680412 G50
3 PARTS
0
0
isoSPIコンパレータのしきい値の
利得（ポートA/ ポートB）
と
同相電圧
5.0
isoSPIコンパレータのしきい値の
利得（ポートA/ ポートB）
と
ICMP 電圧
0.44
VA = 0.5V
VA = 1.0V
VA = 1.6V
0.56
680412 G49
0.56
19
680412 G48
COMPARATOR THRESHOLD GAIN (V/V)
DRIVER COMMON MODE (V)
IB = 1mA
COMPARATOR THRESHOLD GAIN (V/V)
CURRENT GAIN (mA/mA)
IB = 100µA
–25
20
18
1000
5.5
21
21
isoSPIドライバの同相電圧
（ポートA/ ポートB）
とパルス振幅
23
22
22
408912 G47
isoSPIドライバ電流の利得
（ポートA/ ポートB）
と温度
18
–50
isoSPIドライバ電流の利得
（ポートA/ ポートB）
とバイアス電流
IBIAS 電圧の負荷レギュレーション
1.6
300
GUARANTEED
WAKE-UP REGION
250
200
150
100
50
680412 G52
0
300
150
450
WAKE-UP DWELL TIME, tDWELL (ns)
600
680412 G53
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
15
LTC6804-1/LTC6804-2
標準的性能特性
注記がない限り、TA = 25 C。
デイジーチェーン接続されたデバイス
へのコマンドの書き込み
（ISOMD = 1）
デイジーチェーン接続されたデバイス
へのコマンドの書き込み
（ISOMD = 0）
CSB
5V/DIV
SDI
5V/DIV
PORT A
IPA-IMA
1V/DIV
(PORT A)
SCK
5V/DIV
SDO
5V/DIV
IPB-IMB
1V/DIV
(PORT B)
IPB-IMB
2V/DIV
(PORT B)
1µs/DIV
ISOMD = V–
BEGINNING OF A COMMAND
680412 G54
1µs/DIV
ISOMD = VREG
BEGINNING OF A COMMAND
デイジーチェーン接続されたデバイス
からのデータ読み出し
（ISOMD = 1）
デイジーチェーン接続されたデバイス
からのデータ読み出し
（ISOMD = 0）
CSB
5V/DIV
SDI
5V/DIV
PORT A
IPA-IMA
1V/DIV
(PORT A)
SCK
5V/DIV
SDO
5V/DIV
IPB-IMB
2V/DIV
(PORT B)
680412 G55
IPB-IMB
1V/DIV
(PORT B)
1µs/DIV
ISOMD = V–
END OF A READ COMMAND
680412 G56
1µs/DIV
ISOMD = VREG
END OF A READ COMMAND
680412 G57
680412f
16
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
ピン機能
C0 ∼ C12：セルの入力。
S1 ∼ S12：入力/出力均等化。S(n)とC(n – 1)の間に、12 個
のN-MOSFETを接続し各セルを放電します。
V+：正電源ピン。
V ：負電源ピン。デバイスの外部で、各 V ピンを互いに短絡
させる必要があります。
–
–
VREF2：複数の10kサーミスタをドライブするためのバッファ付
き2 次リファレンス出力。外付けの1μFコンデンサでバイパス
します。
シリアル・ポート・ピン
LTC6804-1
（デイジーチェーン可能）
PORT B
(Pins 45
to 48)
ISOMD = VREG
ISOMD = V–
ISOMD = VREG
ISOMD = V–
IPB
IPB
A3
A3
IMB
IMB
A2
A2
ICMP
ICMP
A1
A1
IBIAS
IBIAS
A0
A0
(NC)
SDO
IBIAS
SDO
(NC)
SDI
ICMP
SDI
IPA
SCK
IPA
SCK
IMA
CSB
IMA
CSB
PORT A
(Pins 41
to 44)
VREF1：ADCリファレンス出力。外付けの1μFコンデンサでバ
イパスします。DC 負荷を接続することはできません。
GPIO[1 ∼ 5]：汎用I/Oポート。デジタル入力またはデジタル出
力として使用するか、V– ∼ 5Vの測定範囲でアナログ入力とし
て使用できます。GPIO [3 ∼ 5]を、I2CポートまたはSPIポート
として使用できます。
SWTEN：ソフトウェア・タイマ・イネーブル。ソフトウェア・タイマ
をイネーブルするには、このピンをVREG に接続します。
DRIVE： NPNのベースをこのピンに接続します。コレクタはV+
に接続し、エミッタはVREG に接続します。
VREG： 5Vレギュレータ入力。外付けの1μFコンデンサでバイ
パスします。
ISOMD：シリアル・インタフェース・モード。2 線絶縁型インタ
フェース
（isoSPI）モードの場合、ISOMDをVREG に接続して
LTC6804のピン41 ∼ 44を設定します。ISOMDをV– に接続
すると、LTC6804は4 線 SPIモードになります。
WDT：ウォッチドッグ・タイマ出力ピン。これはオープン・ドレイ
ンNMOSのデジタル出力です。このピンは未接続のままにす
るか、1Mの抵抗を介してVREGに接続することができます。
LTC6804 が 2 秒以内に有効なコマンドを受信しない場合は、
ウォッチドッグ・タイマ回路が LTC6804をリセットし、WDTピ
ンが高インピーダンスになります。
LTC6804-2
（アドレス指定可能）
CSB、SCK、SDI、SDO：4 線シリアル・ペリフェラル・インタフェー
ス
（SPI）。アクティブ L のチップ・セレクト
（CSB）、シリアル・
クロック
（SCK）、およびシリアル・データ入力
（SDI）
はデジタ
ル入力です。シリアル・データ出力
（SDO）
はオープン・ドレイン
NMOS出力ピンです。SDOには5Kのプルアップ抵抗が必要
です。
A0 ∼ A3：アドレス・ピン。これらのデジタル入力は、アドレス指
定可能なシリアル・コマンド用のチップ・アドレスを設定するた
めに、VREG またはV– に接続されます。
IPA、IMA：絶縁型 2 線シリアル・インタフェース・ポートA。IPA
（プラス）
とIMA（マイナス）
は、差動入力/と出力の対です。
IPB、IMB：絶縁型 2 線シリアル・インタフェース・ポートB。IPB
（プラス）
とIMB（マイナス）
は、差動入力/と出力の対です。
IBIAS：絶縁型インタフェースの電流バイアス。抵抗分割器を
介してIBIASをV– に接続し、インタフェースの出力電流レベ
ルを設定します。isoSPIインタフェースがイネーブルされている
場合、IBIASピンの電圧は2Vです。IPA/IMAまたはIPB/IMB
の出力電流ドライブは、IBIASピンからソースされる電流（IB）
の20 倍に設定されます。
ICMP：絶縁型インタフェースのコンパレータ電圧しきい値
設定。このピンをIBIASとV– の間の抵抗分割器に接続し、
isoSPIレシーバのコンパレータの電圧しきい値を設定します。
コンパレータの電圧しきい値は、ICMPピン電圧の1/2に設定
されます。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
17
LTC6804-1/LTC6804-2
ブロック図
LTC6804-1
V+
IPB
C12
IMB
1
48
2
47
VREGD POR
S12
VREG
ICMP
3
46
C11
4
S11
5
C10
6
C12
C11
C10
C9
C8
C7
P
6-CELL
MUX
IBIAS
+
45
ADC2
M
DIGITAL
FILTERS
C6
S10
7
C9
8
S9
SERIAL I/O
PORT B
16
–
C5
C4
C3
C2
C1
C0
P
6-CELL
MUX
+
M
43
SCK/(IPA)
16
–
44
SDI/(NC)
LOGIC
AND
MEMORY
SERIAL I/O
PORT A
ADC1
SDO/(NC)
42
CSB/(IMA)
41
ISOMD
9
40
C8
10
WDT
S8
11
DRIVE
C7
12
S7
13
39
38
12 BALANCE FETs
S(n)
VREGD
SOC
VREG
C(n – 1)
P
C6
14
S6
15
C5
16
S5
17
C4
18
S4
19
C3
20
S3
21
AUX
MUX
M
37
SOFTWARE
TIMER
SWTEN
36
VREF1
35
VREF2
34
REGULATORS
GPIO5
V+
33
LDO2
GPIO4
DRIVE
LDO1
VREG
V+
VREGD
POR
DIE
TEMPERATURE
2ND
REFERENCE
32
V–
31
V–*
30
GPIO3
1ST
REFERENCE
29
GPIO2
28
C2
22
GPIO1
S2
23
C0
C1
24
S1
27
26
25
680412 BD1
680412f
18
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
ブロック図
LTC6804-2
V+
A4
C12
A3
1
48
2
47
VREGD POR
S12
VREG
A2
3
46
C11
4
S11
5
C10
6
C12
C11
C10
C9
C8
C7
P
6-CELL
MUX
A1
+
45
ADC2
M
DIGITAL
FILTERS
C6
S10
7
C9
8
S9
SERIAL I/O
ADDRESS
16
–
C5
C4
C3
C2
C1
C0
P
6-CELL
MUX
+
M
43
SCK/(IPA)
16
–
44
SDI/(ICMP)
LOGIC
AND
MEMORY
SERIAL I/O
PORT A
ADC1
SDO/(IBIAS)
42
CSB/(IMA)
41
ISOMD
9
40
C8
10
WDT
S8
11
DRIVE
C7
12
S7
13
39
38
12 BALANCE FETs
S(n)
VREGD
SOC
VREG
C(n – 1)
P
C6
14
S6
15
C5
16
S5
17
C4
18
S4
19
C3
20
S3
21
AUX
MUX
M
37
SOFTWARE
TIMER
SWTEN
36
VREF1
35
VREF2
34
REGULATORS
GPIO5
V+
33
LDO2
GPIO4
DRIVE
LDO1
VREG
V+
VREGD
POR
DIE
TEMPERATURE
2ND
REFERENCE
32
V–
31
V–*
30
GPIO3
1ST
REFERENCE
29
GPIO2
28
C2
22
GPIO1
S2
23
C0
C1
24
S1
27
26
25
680412 BD2
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
19
LTC6804-1/LTC6804-2
動作
ステートチャート図
LTC6804の動作は、コア回路とisoSPI 回路の2つの部分に分
かれています。両方の部分は、独立した一連の動作ステート
と、タイムアウトによるシャットダウンを備えています。
そうでない場合、LTC6804は、tSLEEP の経過後（ウォッチドッグ
とソフトウェア放電タイマの両方がオーバーフローしたとき）
に
SLEEPステートに戻ります。ソフトウェア放電タイマが無効化
されている場合、ウォッチドッグ・タイマのみが関係します。
REFUPステート
LTC6804 のコアのステートの説明
SLEEPステート
リファレンスとAD変換器がパワーダウンされます。
ウォッチドッ
グ・タイマ
（「ウォッチドッグとソフトウェア放電タイマ」
を参照）
はオーバーフローしています。また、ソフトウェア放電タイマも
無効化またはオーバーフローしています。消費電流は、最小レ
ベルに減少します。isoSPIポートは、IDLEステートになります。
ウェイクアップ信号を受信した場合（「シリアル・インタフェース
のウェイクアップ」
を参照）、LTC6804はSTANDBYステート
に入ります。
STANDBYステート
リファレンスとAD 変換器がオフになります。ウィッチドッグ・タ
イマまたはソフトウェア放電タイマ
（あるいは両方）
は実行中で
す。DRIVEピンは、外付けトランジスタを経由してVREG ピン
に5Vの電力を供給します。
（あるいは、外部電源からVREG に
電力を供給できます。）
有効なADCコマンドを受け取るか、設定レジスタ・グループの
REFONビットが 1に設定された場合、デバイスはリファレンス
をパワーアップできる状態になるまでtREFUP の間停止し、その
後 REFUPステートまたはMEASUREステートに移行します。
このステートに達するには、設定レジスタ・グループのREFON
ビットを1に設定する必要があります
（WRCFGコマンドを使
用。表 36を参照）。AD 変換器はオフになります。LTC6804 が
STANDBYステートから開始するよりも早くAD変換を開始で
きるようにするために、リファレンスがパワーアップされます。
有効なADCコマンドを受け取るとデバイスはMEASURE
ステートになり、変換を開始します。そうでない場合、手動
（WRCFGコマンドを使用）でREFONビットを0に設定する
か、ウォッチドッグ・タイマがオーバーフローしたときに自動
的に、LTC6804はSTANDBYステートに戻ります。
（その後、
ウォッチドッグとソフトウェア放電タイマがオーバーフローする
と、LTC6804は直接 SLEEPステートに移行します。）
MEASUREステート
このステートでは、LTC6804はAD 変換を実行します。リファ
レンスとAD 変換器がパワーアップされます。
AD 変換の完了後、REFONビットに応じて、LTC6804は
REFUPステートまたはSTANDBYステートのいずれかに移行
します。REFONを1に設定してREFUPステートを活用するこ
とによって、AD 変換器の立上げ処理を短縮します。
CORE LTC6804
isoSPI PORT
SLEEP
IDLE
WD TIMEOUT
OR SWT TIMEOUT
(tSLEEP)
WAKEUP
SIGNAL
(tWAKE)
IDLE TIMEOUT
(tIDLE)
STANDBY
REFON = 0
REFON = 1
(tREFUP)
REFUP
ADC
COMMAND
WAKEUP SIGNAL
(CORE = SLEEP)
(tWAKE)
WAKEUP SIGNAL
(CORE = STANDBY)
(tREADY)
READY
ADC COMMAND
(tREFUP)
CONVERSION
DONE (REFON = 0)
NO ACTIVITY ON
isoSPI PORT
MEASURE
TRANSMIT/RECEIVE
ACTIVE
CONVERSION DONE
(REFON = 1)
NOTE: STATE TRANSITION
DELAYS DENOTED BY (tX)
680412 F01
図 1.LTC6804 動作状態図
680412f
20
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
注記：ADCコマンド以外のコマンドは、コアのステートの移行
を引き起こしません。ADCコマンドまたは診断コマンドのみ
が、コアをMEASUREステートに移行します。
isoSPI のステートの説明
注記：LTC6804-1は、デイジーチェーン通信用に2つのisoSPI
ポート
（Aおよび B）を備えています。LTC6804-2は、アドレス
指定可能なパラレル通信用に1つのisoSPIポート
（A）
を備え
ています。
IDLEステート
isoSPIポートはパワーダウンされます。
isoSPIポートAがウェイクアップ信号を受信すると
（「シリアル・
インタフェースのウェイクアップ」
を参照）、isoSPIはREADYス
テートに移行します。コアが STANDBYステートにある場合、
DRIVEピンとVREGピンには既に電源供給があるため、素早く
（tREADY 以内）READYステートに移行します。コアが SLEEP
ステートにある場合、isoSPIは、ウェイクアップ信号を受信し
てから、tWAKE 以内でREADYステートに移行します。
READYステート
isoSPIポートは通信可能な状態にあります。ポートBは、
LTC6804-1でのみイネーブルされ、LTC6804-2には存在し
ません。このステートでのシリアル・インタフェース電流は
LTC6804-1とLTC6804-2で異なるほか、ISOMDピンの状態
とRBIAS = RB1 + RB2（IBIASピンに接続された外付け抵抗）
によっても異なります。
tIDLE = 5.5msを超える間、ポートAで動作が発生しなかった
場合（つまり、ウェイクアップ信号がなかった場合）、LTC6804
はIDLEステートに移行します。
シリアル・インタフェースがデー
タを送信または受信すると、LTC6804はACTIVEステートに
移行します。
ACTIVEステート
LTC6804は、1つまたは2つ両方のisoSPIポートを用いてデー
タの送受信を行います。シリアル・インタフェースは、この状態
で最も多くの電力を消費します。isoSPI パルスの密度が増える
に従って、クロック周波数と共に消費電流が増加します。
消費電力
LTC6804には、V+ ピンおよび VREG ピンを通して電力が供給
されます。V+ 入力は、最上位セルの電圧以上の電圧を必要と
し、コア回路の高電圧素子に電力を供給します。V+ は、バッテ
リ・スタックの最上位セルに直接または外部電源に接続でき
ます。VREG 入力は5Vを必要とし、残りのコア回路とisoSPI 回
路に電力を供給します。VREG 入力は、安定化されたDRIVE
出力ピンから、外付けトランジスタを経由して電力を供給さ
れ、ドライブできます。あるいは、外部電源からVREG に電力を
供給できます。
消費電力は、動作ステートによって異なります。各ステートで
の電源ピンの電流を近似する式を、表 1と表 2に示します。V+
ピンの電流はコアのステートにのみ依存し、isoSPIのステート
には依存しません。ただし、VREG ピンの電流は、コアのステー
トとisoSPIのステートの両方に依存するため、2つの成分に分
けることができます。isoSPI 回路にはVREG ピンからのみ電流
を消費します。
IREG = IREG(CORE) + IREG(isoSPI)
表 1．コアの消費電流
ステート
SLEEP
IV+
IREG(CORE)
VREG = 0V
3.8µA
0µA
VREG = 5V
1.6µA
2.2µA
32µA
35µA
STANDBY
REFUP
550µA
450µA
MEASURE
550µA
11.5mA
外部電源から電力が供給された場合、SLEEPステートでは、
VREG ピンに約 2.2μA が流れます。そうでない場合、V+ ピンが
必要な電流を供給します。
AD 変換器の動作
LTC6804には2つのAD 変換器があります。これら2つのAD
変換器は、12 個のセルを測定する際に同時に動作します。汎用
入力の測定に使われるAD 変換器は1つだけです。以下の説
明でADCと表記されている場合は、動作の内容に応じて1つ
または2つのAD 変換器を表わします。また、例えばタイミング
図でのように、2つの回路を区別する必要がある時はADC1、
ADC2と表記します
ADC モード
設定レジスタ・グループのADCOPTビット
（CFGR0[0]）
と変換
コマンドのモード選択ビットMD[1:0]を組み合わせて、ADC
の6つの動作モードが提供されます。これらのモードは、異な
るオーバー・サンプリング率（OSR）
に対応しています。これら
のモードの精度を表 3にまとめています。それぞれのモードに
おいて、ADCは最初に入力を測定し、その次に各チャネルの
較正を行います。各モードの名前は、ADC 測定の–3dBの帯
域幅に基づいています。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
21
LTC6804-1/LTC6804-2
動作
表 2. isoSPI の消費電流の式
isoSPIのステート
デバイス
ISOMD 接続
IREG(isoSPI)
IDLE
LTC6804-1/LTC6804-2
N/A
0mA
READY
LTC6804-1
VREG
2.8mA + 5 • IB
–
LTC6804-2
ACTIVE
LTC6804-1
V
1.6mA + 3 • IB
VREG
1.8mA + 3 • IB
V–
0mA
VREG
V–
LTC6804-2
Write: 2.8mA + 5 •IB + ( 2 •IB + 0.4mA ) •
1µs
tCLK
Read: 2.8mA + 5 •IB + ( 3 •IB + 0.5mA ) •
1µs
tCLK
1.6mA+ 3 •IB + ( 2 •IB + 0.2mA ) •
VREG
Write: 1.8mA + 3 •IB + ( 0.3mA ) •
1µs
tCLK
1µs
tCLK
Read: 1.8mA + 3 •IB + (IB + 0.3mA ) •
V–
1µs
tCLK
0mA
表 3．ADCフィルタの帯域幅と精度
モード
–3dBフィルタ帯域幅
–40dBフィルタ帯域幅
3.3V、25 CでのTME 仕様
84kHz
±4.7mV
3.3V、–40 C、85 CでのTME 仕様
27kHz (Fast Mode)
27kHz
14kHz
13.5kHz
42kHz
±4.7mV
±4.7mV
±4.7mV
7kHz (Normal Mode)
6.8kHz
21kHz
±1.2mV
±2.2mV
3kHz
3.4kHz
10.5kHz
±1.2mV
±2.2mV
2kHz
1.7kHz
5.3kHz
±1.2mV
±2.2mV
26Hz (Filtered Mode)
26Hz
82Hz
±1.2mV
±2.2mV
注記：TMEは全測定値誤差。
7kHz モード
（ノーマル・モード）
26Hz モード
（フィルタ・モード）
このモードでは、ADCは高い分解能を持ち、TME（全測定誤
差）
が低く抑えられています。これは、速度と精度のバランスが
最適になるように組み合わされていることから、ノーマル動作
モードと見なされます。
このモードでは、OSRを増やすことによって、ADCのデジタル・
フィルタの–3dB 周波数を26Hzに低減します。このモードは、
低い–3dB 周波数のため、フィルタ・モードとも呼ばれます。精
度は7kHzモード
（ノーマル・モード）
と同様ですが、ノイズが
少なくなります。
27kHz モード
（高速モード）
このモードでは、ADCのスループットは最大になりますが、
TME（全測定誤差）
がある程度増加します。そのためこのモー
ドは、高速モードとも呼ばれます。速度の向上は、オーバーサ
ンプリング率を小さくすることによって実現されます。その結
果、ノイズと平均測定誤差が増加します。
14kHz、3kHz、および 2kHz モード
14kHz、3kHz、および2kHzモードは、ADCデジタル・フィルタ
の–3dB 周波数をそれぞれ 13.5kHz、3.4kHz、および1.7kHzに
設定する追加オプションを提供します。14kHzモードの精度は、
27kHzモード
（高速モード）
と同様です。3kHzモードと2kHzモー
ドの精度は、7kHzモード
（ノーマル・モード）
と同様です。
680412f
22
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
これらのモードの変換時間を表 5に示します。コアが
STANDBYステートにある場合、ADC 変換を開始する前にリ
ファレンスをパワーアップするために、さらにtREFUP 時間が必
要になります。設定レジスタ・グループのREFONビットを1に
設定した場合、各 AD 変換の間でリファレンスをパワーアッ
プしたままにできます。その場合、コアは、遅延 tREFUP の後に
REFUPステートになります。その後のADCコマンドでは、AD
変換を開始する前にtREFUP の遅延は発生しません。
1.0
NORMAL MODE
FILTERED MODE
0.9
PEAK NOISE (mV)
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
ADC の範囲と分解能
C 入力とGPIO 入力の範囲と分解能は同じです。LTC6804 内
のADCの範囲は、およそ–0.82V ∼ 5.73Vです。負の読み取り
値は0Vに丸められます。データのフォーマットは符号なし16
ビット整数で、LSB が 100μVを示します。したがって、0x80E8
は3.3Vの測定値を示します。
（10 進数で33,000）
デルタシグマ型 ADCでは、特に高速モードなどでオーバー・
サンプリング率（OSR）
が低い場合に、入力電圧に応じて量子
化ノイズが発生します。ADCモードの一部では、量子化ノイズ
は、入力電圧が ADC 範囲の上限と下限に近付くに従って増
加します。例として、図 2に、ノーマル・モードとフィルタ・モード
での全測定ノイズと入力電圧を示します。
ADCの既定範囲は0V ∼ 5Vです。表 4では、ADCの精度範
囲は、0.5V ∼ 4.5Vの間で任意に定義されます。これは、より
低いOSRモードでも量子化ノイズが相対的に一定になる範
囲です
（図 2を参照）。ADCの6つの動作モードすべてについ
て、この範囲内の合計ノイズを表 4にまとめます。ノイズのない
分解能も示されています。例えば、ノーマル・モードでのノイズ
0
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
ADC INPUT VOLTAGE (V)
680412 F02
図 2. 測定ノイズと入力電圧
のない14ビットの分解能とは、DC 入力で上位 14ビットにはノ
（LSB）
が変動
イズがないが、15 番目と16 番目の最下位ビット
することを意味しています。
ADC 範囲と電圧リファレンス値
標準的なデルタシグマ型 ADCの範囲は電圧リファレンスを
正確に2 倍した値で、ADCの測定誤差は電圧リファレンスの
誤差に比例しますが、LTC6804のADCは標準的なものでは
ありません。VREF1 の絶対値は、ADCの利得誤差を補正する
ためにトリムアップ /ダウンされます。したがって、ADCの全測
定誤差（TME）仕様はVREF1 の仕様よりも優れています。例え
ば、7kHzモード
（ノーマル・モード）
での3.300V 測定時の全
測定誤差は25 C 仕様で 1.2mVですが、VREF1 の25 C 仕様
は3.200V 100mVです。
表 4．ADC の範囲と分解能
モード
全範囲 1
規定範囲
精度範囲 2
LSB
形式
27kHz (Fast)
最大ノイズ
±4mVP-P
ノイズのない
分解能 3
10 Bits
14kHz
±1mVP-P
12 Bits
7kHz (Normal)
±250µVP-P
14 Bits
±150µVP-P
14 Bits
2kHz
±100µVP-P
15 Bits
26Hz (Filtered)
±50µVP-P
16 Bits
3kHz
–0.8192V to
5.7344V
0V to 5V
0.5V to 4.5V
100µV
Unsigned 16 Bits
1.負の読み取り値は0Vに丸められます。
2. 精度範囲は、ノイズが最大ノイズより小さくなる範囲です。
3.ノイズのない分解能は、精度範囲内のノイズ・レベルの測定値です。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
23
LTC6804-1/LTC6804-2
動作
セル電圧の測定（ADCVコマンド）
tREFUP
ADCVコマンドは、ピンC0 からC12までのバッテリ・セル入
力の測定を開始します。このコマンドには、測定チャネル数
とADCモードを選択するためのオプションが複数あります。
ADCVコマンドのフォーマットについては、
「コマンド」
のセク
ションを参照してください。
図 3は、12 個のセルすべてを測定するADCVコマンドのタイ
ミングを示しています。12 個のセルすべてを測定するための
ADCVコマンドを受け取ると、ADC1 がボトム側 6 個のセルを
順に測定し、ADC2はトップ側 6 個のセルを順に測定します。
セル測定が完了すると、オフセット誤差をなくすために各チャ
ネルの較正が行われます。
SERIAL
INTERFACE
ADCV + PEC
ADC2
MEASURE
C10 TO C9
CALIBRATE
C10 TO C9
ADC1
MEASURE
C4 TO C3
CALIBRATE
C4 TO C3
t1M
t0
t1C
680412 F04
図 4.2セルを測定するADCVコマンドのタイミング
表 6．さまざまなモードで 2つのセルのみを測定するADCV
コマンドの変換時間
変換時間（μs）
12 個のセルすべてを測定するADCVコマンドの変換時間を
表 5に示します。合計変換時間は、較正ステップの終了を示
すt6C から得られます。
モード
t0
t1M
t1C
27kHz
0
57
201
14kHz
0
86
230
図 4は、2つのセルのみを測定するADCVコマンドのタイミン
グを示しています。
7kHz
0
144
405
3kHz
0
240
501
2kHz
0
493
754
26Hz
0
29,817
33,568
2つのセルのみを測定するADCVコマンドの変換時間を、
表 6に示します。t1C は、このコマンドの合計変換時間を示して
います。
tREFUP
SERIAL
INTERFACE
tCYCLE
tSKEW2
ADCV + PEC
ADC2
MEASURE
C7 TO C6
MEASURE
C8 TO C7
MEASURE
C12 TO C11
CALIBRATE
C7 TO C6
CALIBRATE
C8 TO C7
CALIBRATE
C12 TO C11
ADC1
MEASURE
C1 TO C0
MEASURE
C2 TO C1
MEASURE
C6 TO C5
CALIBRATE
C1 TO C0
CALIBRATE
C2 TO C1
CALIBRATE
C6 TO C5
t1M
t0
t2M t5M
t6M
t1C
t2C t5C
t6C
680412 F03
図 3.12 個のセルすべてを測定するADCVコマンドのタイミング
表 5．さまざまなモードで 12 個のセルすべてを測定するADCVコマンドの変換時間
変換時間（μs）
モード
t0
t1M
t2M
t5M
t6M
t1C
t2C
t5C
t6C
27kHz
0
57
103
243
290
432
568
975
1,113
14kHz
0
86
162
389
465
606
742
1,149
1,288
7kHz
0
144
278
680
814
1,072
1,324
2,080
2,335
3kHz
0
260
511
1,262
1,512
1,770
2,022
2,778
3,033
2kHz
0
493
976
2,425
2,908
3,166
3,418
4,175
4,430
26Hz
0
29,817
59,623
149,043
178,850
182,599
186,342
197,571
201,317
680412f
24
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
低電圧 / 過電圧モニタ
セル電圧が測定された際、その結果は設定レジスタに保存さ
れた低電圧しきい値および過電圧しきい値と比較されます。
セルの測定値が過電圧しきい値を超えている場合は、過電圧
フラグのビットがセットされます。同様に、測定結果が低電圧
しきい値を下回っている場合は低電圧フラグのビットがセット
されます。過電圧しきい値と低電圧しきい値は、設定レジスタ・
グループに格納されます。各フラグは、ステータス・レジスタ・
グループ Bに格納されます。
補助（GPIO）測定（ADAXコマンド）
ADAXコマンドによってGPIO 入力の測定が開始されます。こ
のコマンドには、測定するGPIO入力
（GPIO1∼5）
とADCモー
ドを選択するためのオプションがあります。ADAXコマンドは、
2 番目のリファレンスも測定します。ADAXコマンドには、各
GPIOと2番目のリファレンスを個別に測定するためのオプショ
ンと、5つのGPIOすべてと2 番目のリファレンスを1つのコマ
ンドで測定するためのオプションがあります。ADAXコマンド
のフォーマットについては、
「コマンド」
のセクションを参照して
–
ください。すべての補助測定はV ピンの電圧を基準にしてい
tREFUP
SERIAL
INTERFACE
ます。GPIOに温度センサを接続すれば、このコマンドを使用
して外部温度を測定することができます。これらのセンサの電
源は2 番目のリファレンスから取ることができ、このリファレン
スもADAXコマンドによって測定されるので、正確な比率に
基づいて測定を行うことができます。
図 5は、すべてのGPIOと2 番目のリファレンスを測定する
ADAXコマンドのタイミングを示しています。6つの測定がすべ
てADC1に対してのみ実行されるため、ADAXコマンドの変
換時間はADCVコマンドと同様です。
セル電圧とGPIO の測定（ADCVAXコマンド）
ADCVAXコマンドは、12 個のセルの測定値を2つのGPIO 測
定値（GPIO1および GPIO2）
と組み合わせます。このコマンド
を使用すれば、電流センサをGPIO1 入力またはGPIO2 入力
に接続した場合に、バッテリ・セル電圧測定値と電流測定値
の同期が容易になります。ADCVAXコマンドのタイミングを
図 6に示します。ADCVAXコマンドのフォーマットについて
は、
「コマンド」のセクションを参照してください。高速モード
における電流測定値と電圧測定値の同期時間（tSKEW1）
は、
208μs 以内です。
tCYCLE
tSKEW
ADAX + PEC
ADC2
MEASURE
GPIO1
ADC1
t0
MEASURE
GPIO2
t1M
MEASURE
2ND REF
t2M t5M
CALIBRATE
GPIO1
t6M
CALIBRATE
GPIO2
t1C
CALIBRATE
2ND REF
t2C t5C
t6C
680412 F05
図 5.すべての GPIOと2 番目のリファレンスを測定するADAXコマンドのタイミング
表 7．さまざまなモードですべての GPIOと2 番目のリファレンスを測定するADAXコマンドの変換時間
変換時間（μs）
モード
t0
t1M
t2M
t5M
t6M
t1C
t2C
t5C
t6C
27kHz
0
57
103
243
290
432
568
975
1,113
14kHz
0
86
162
389
465
606
742
1,149
1,288
7kHz
0
144
278
680
814
1,072
1,324
2,080
2,335
3kHz
0
260
511
1,262
1,512
1,770
2,022
2,778
3,033
2kHz
0
493
976
2,425
2,908
3,166
3,418
4,175
4,430
26Hz
0
29,817
59,623
149,043
178,850
182,599
186,342
197,571
201,317
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
25
LTC6804-1/LTC6804-2
動作
tREFUP
SERIAL
INTERFACE
tCYCLE
tSKEW1
tSKEW1
ADCVAX + PEC
ADC2
MEASURE
C7 TO C6
MEASURE
C8 TO C7
MEASURE
C9 TO C8
ADC1
MEASURE
C1 TO C0
MEASURE
C2 TO C1
MEASURE
C3 TO C2
t1M
t0
t2M
MEASURE
GPIO1
t3M
MEASURE
GPIO2
t4M
MEASURE
C10 TO C9
MEASURE
C11 TO C10
MEASURE
C12 TO C11
CALIBRATE
MEASURE
C4 TO C3
MEASURE
C5 TO C4
MEASURE
C6 TO C5
CALIBRATE
t5M
t6M
t7M
t8M
t8C
680412 F06
図 6.ADCVAXコマンドのタイミング
表 8．さまざまなモードでの ADCVAXコマンドの変換時間と同期時間
変換時間（μs）
同期時間（μs）
モード
t0
t1M
t2M
t3M
t4M
t5M
t6M
t7M
t8M
t8C
tSKEW1
27kHz
0
57
106
155
216
265
326
375
424
1,564
208
14kHz
0
86
161
237
320
396
479
555
630
1,736
310
7kHz
0
144
278
412
553
687
828
962
1,096
3,133
543
3kHz
0
260
511
761
1,018
1,269
1,526
1,777
2,027
4,064
1009
2kHz
0
493
976
1,459
1,949
2,432
2,923
3,406
3,888
5,925
1939
26Hz
0
29,817
59,623
89,430
119,244
149,051
178,864
208,671
238,478
268,442
119234
さまざまなモードでのADCVAXコマンドの変換時間と同期
時間を表 8に示します。このコマンドの合計変換時間は、t8C
から得られます。
データ収集システムの診断
バッテリ・モニタ・データ収集システムは、マルチプレクサ、
ADC、1 番目のリファレンス、デジタル・フィルタ、およびメモリ
で構成されます。信頼性の高い性能を長期間保証するため
に、診断コマンドがいくつかあります。これらのコマンドを使用
して、各回路が正常に動作していることを確認できます。
tREFUP
SERIAL
INTERFACE
内部デバイス・パラメータの測定（ADSTATコマンド）
ADSTATコマンドは、次の内部デバイス・パラメータを測定す
る診断コマンドです：すべてのセルの合計（SOC）、内部ダイ温
度（ITMP）、アナログ電源（VA）、およびデジタル電源（VD）。
これらのパラメータについて、以降のセクションで説明します。
6つのADCモードは、すべてこれらの変換で使用できます。
ADSTATコマンドのフォーマットについては、
「コマンド」
のセク
ションを参照してください。図 7は、4つの内部デバイス・パラ
メータすべてを測定するADSTATコマンドのタイミングを示し
ています。
tCYCLE
tSKEW
ADSTAT + PEC
ADC2
MEASURE
SOC
ADC1
t0
MEASURE
ITMP
t1M
MEASURE
VD
t2M t3M
CALIBRATE
SOC
t4M
CALIBRATE
ITMP
t1C
CALIBRATE
VD
t2C t3C
t4C
680412 F07
図 7.SOC、ITMP、VA、VDを測定するADSTATコマンドのタイミング
680412f
26
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
4つの内部パラメータすべてを測定するADSTATコマンドの
変換時間を表 9に示します。t4C は、ADSTATコマンドの合計
変換時間を示しています。
すべてのセルの合計測定：すべてのセルの合計測定値は、減
衰を20:1とした場合のC12とC0の間の電圧です。16ビット
ADCのセルの合計測定値（SOC）
は、ステータス・レジスタ・グ
ループ Aに格納されます。SOCの値から、すべてのセル電圧
の合計測定値は、次の式によって得られます。
すべてのセルの合計 = SOC ･ 20 ･ 100μV
内部ダイ温度：ADSTATコマンドは、内部ダイ温度の測定にも
使用できます。16ビットADCのダイ温度の測定値（ITMP）
は、
ステータス・レジスタ・グループ Aに格納されます。ITMPから、
実際のダイ温度は次の式を用いて計算されます。
内部ダイ温度（°C）= (ITMP) ･ 100μV/(7.5mV)°C - 273°C
電源測定値：ADSTATコマンドは、アナログ電源（VREG）
とデ
ジタル電源（VREGD）
の測定にも使われます。
16ビットADCのアナログ電源の測定値（VA）
は、ステータス・
レジスタ・グループ Aに格納されます。16ビットADCのデジタ
ル電源の測定値（VD）
は、ステータス・レジスタ・グループ Bに
格納されます。VAとVDから、各電源の測定値は次の式によっ
て得られます。
アナログ電源の測定値（VREG）= VA • 100μV
デジタル電源の測定値（VREGD）= VD • 100μV
VREG の公称範囲は4.5V ∼ 5.5Vです。VREGD の公称範囲は
2.7V ∼ 3.6Vです。
精度チェック
データ収集システムの精度を確認する最良の方法は、独立し
た電圧リファレンスを測定することです。LTC6804には、このた
めに2 番目のリファレンスが内蔵されています。ADAXコマンド
は、この2 番目のリファレンスの測定を開始します。測定結果
は、補助レジスタ・グループ Bに配置されます。この結果の範
囲は、ADC 測定の精度と2 番目のリファレンスの精度によって
変わり、熱ヒステリシスと長期間ドリフトを含んでいます。読み
取り値が 2.980 ∼ 3.020の範囲を外れる場合は、システムが指
定された許容差に収まっていないことを示しています。
MUXデコーダ・チェック
診断コマンドDIAGNによって、各マルチプレクサ・チャネル
が正しく動作していることを確認できます。このコマンドはす
べてのチャネルを巡回確認して、使われていないチャネル・
デコーダがある場合はステータス・レジスタのグループ Bの
MUXFAILビットを1に設定します。チャネル・デコーダがテ
ストに合格した場合、MUXFAILビットは0に設定されます。
MUXFAILビットは、パワーアップ時（POR）
またはCLRSTAT
コマンドの実行後にも、1に設定されます。
コアが REFUPステートにある場合、DIAGNコマンドの実行に
は約400μsかかります。
コアがSTANDBYステートにある場合、
DIAGNコマンドの実行には約 4.5ms かかります。
「ポーリング
方法」
のセクションに記載されたポーリング方法を使用して、
DIAGNコマンドの完了を確認できます。
デジタル・フィルタ・チェック
デルタシグマADCは、1ビット・パルス密度変調器とその後段
に接続されたデジタル・フィルタで構成されています。アナログ
入力電圧が高くなると、パルス密度変調ビット・ストリームにお
ける1の比率（%）
が大きくなります。
表 9．SOC、ITMP、VA、VDを測定するADSTATコマンドの変換時間
変換時間（μs）
モード
t0
t1M
t2M
t3M
t4M
t1C
t2C
t3C
t4C
27kHz
0
57
103
150
197
338
474
610
748
14kHz
0
86
162
237
313
455
591
726
865
7kHz
0
144
278
412
546
804
1,056
1,308
1,563
3kHz
0
260
511
761
1,011
1,269
1,522
1,774
2,028
2kHz
0
493
976
1,459
1,942
2,200
2,452
2,705
2,959
26Hz
0
29,817
59,623
89,430
119,237
122,986
126,729
130,472
134,218
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
27
LTC6804-1/LTC6804-2
動作
デジタル・フィルタは、この頻度の高い1ビット・ストリームを
1つの16ビット・ワードに変換します。デルタシグマ型 ADCが、
よくオーバーサンプリング・コンバータと呼ばれるのはこのた
めです。
デジタル・フィルタとメモリの動作は、自己テスト・コマンドに
よって確認できます。自己テスト中のADCの動作を図 8に示し
ます。1ビット・パルス密度変調器の出力は、1ビット・テスト信
号に置き換えられます。このテスト信号はデジタル・フィルタを
通過して16ビット値に変換されます。1ビット・テスト信号には、
変調器からの通常の1ビット・パルスと同じデジタル変換が
行われるので、自己テスト・コマンドによる変換時間は通常の
ADC 変換コマンドによる変換時間とまったく同じです。16ビッ
トADC値は、通常のADC変換コマンドと同じレジスタ・グルー
プに保存されます。テスト信号は、1と0が交互に現れるパター
ンをレジスタ内に置くように設計されています。自己テスト・コ
マンドの一覧を表 10に示します。デジタル・フィルタとメモリが
正しく機能している場合は、表 10に示す値がレジスタに格納
されます。詳細については、
「コマンド」
のセクションを参照して
ください。
ADCクリア・コマンド
LTC6804には、CLRCELL、CLRAUX、CLRSTATという3つ
のクリア・コマンドがあります。これらのコマンドは、すべての
ADC 変換結果の保存レジスタをクリアします。
CLRCELLコマンドは、セル電圧レジスタ・グループ A、B、C、
および Dをクリアします。これらのレジスタ内のすべてのバイト
は、CLRCELLコマンドによって0xFFに設定されます。
CLRAUXコマンドは、補助レジスタ・グループ AとBをクリア
します。これらのレジスタ内のすべてのバイトは、CLRAUXコ
マンドによって0xFFに設定されます。
CLRSTATコマンドは、ステータス・レジスタ・グループ Bの
REVCODEを除き、ステータス・レジスタ・グループ Aおよび
Bをクリアします。REVCODEを読み出すと、デバイスのリビ
ジョン・コードが返されます。RSVDビットは、常に0を読み
出します。ステータス・レジスタ・グループ BのOVフラグ、UV
フラグ、MUXFAILビット、RSVDビット、および THSDビッ
トは、CLRSTATコマンドによってすべて1に設定されます。
RDSTATBコマンドの実行後、THSDビットは0に設定され
ます。SOC、ITMP、VA、および VDを格納するレジスタは、
CLRSTATコマンドによってすべて0xFFに設定されます。
PULSE DENSITY
MODULATED
BIT STREAM
MUX
ANALOG
INPUT
1-BIT
MODULATOR
DIGITAL
FILTER
1
SELF TEST
PATTERN
GENERATOR
16
RESULTS
REGISTER
TEST SIGNAL
680412 F08
図 8.LTC6804 の ADCセルフ・テストの動作
表 10．セルフ・テスト・コマンドのまとめ
コマンド
CVST
AXST
STATST
セルフ・テスト・
オプション
各 ADCモードでの出力パターン
結果レジスタ・グループ
27kHz
14kHz
7kHz
3kHz
2kHz
26Hz
ST[1:0]=01
0x9565
0x9553
0x9555
0x9555
0x9555
0x9555
ST[1:0]=10
0x6A9A
0x6AAC
0x6AAA
0x6AAA
0x6AAA
0x6AAA
ST[1:0]=01
0x9565
0x9553
0x9555
0x9555
0x9555
0x9555
ST[1:0]=10
0x6A9A
0x6AAC
0x6AAA
0x6AAA
0x6AAA
0x6AAA
ST[1:0]=01
0x9565
0x9553
0x9555
0x9555
0x9555
0x9555
ST[1:0]=10
0x6A9A
0x6AAC
0x6AAA
0x6AAA
0x6AAA
0x6AAA
C1V to C12V
(CVA, CVB, CVC, CVD)
G1V to G5V, REF
(AUXA, AUXB)
SOC, ITMP, VA, VD
(STATA, STATB)
680412f
28
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
オープンワイヤ・チェック
（ADOWコマンド）
ADOWコマンドは、LTC6804のADCと外部セルとの間のオー
プンワイヤのチェックに使用されます。このコマンドはADCV
コマンドと同じようにCピン入力のADC 変換を行いますが、
Cピンを測定する際に2つの内部電流源が 2 本のCピンに電
流をシンクまたはソースする点が異なります。ADOWコマンド
のプルアップ
（PUP）
ビットは、電流源が 100μAの電流をシン
クするか、あるいはソースするかを決定します。
13 本のCピンのオープンワイヤをチェックする場合、以下の
簡単なアルゴリズムを使用できます
（図 9を参照）。
1) 12 個のセルに対し、ADOWコマンドをPUP=1として少なく
とも2 回実行する。最後にセル1 ∼ 12の電圧を一度に読
み取り、それをアレイCELLPU(n) に保存する。
V+
1
+
2
+
4
+
6
+
8
+
10
+
12
+
14
+
16
+
18
+
20
+
22
+
V+
C12
100µA
C11
PUP = 1
C10
26
ADC2
6-CELL
MUX
C9
C6
V–
V+
V+
C5
ステップ1と2で必要なADOWコマンドの実行回数
ノーマル・モード
フィルタ・モード
≤ 10nF
2
2
100nF
10
2
1µF
100
2
C
1+ROUNDUP(C/10nF)
2
サーマル・シャットダウン
PUP = 1
C3
ADC1
6-CELL
MUX
PUP = 0
C1
100µA
C0
V–
30
上のアルゴリズムは、オープンワイヤのLTC6804 側に10nFの
容量を残し、ノーマル・モード変換を使用してオープンワイヤ
を検出します。ただし、オープン状態のCピンの外部容量がこ
れより大きい場合は、このアルゴリズムでオープン接続を検
出できるだけの十分な差を作り出せる時間を100μA 電流源
に与えるために、ステップ 1と2で実行するオープンワイヤ変
換の時間を長くする必要があります。これは、ステップ 1と2で
ADOWコマンドを3 回以上実行するか、ノーマル・モード変換
ではなくフィルタ・モード変換を使用することによって実現でき
ます。必要な変換回数は、表 11を使用して決定してください。
100µA
C4
C2
4) 1 から11までのすべてのn 値に対し：CELL∆(n+1) < -400mV
である場合、C(n)はオープンになっている。CELLPU(1)
= 0.0000である場合、C(0)はオープンになっている。
CELLPD(12) = 0.0000である場合、C(12)はオープンになっ
ている。
Cピンの外部容量
100µA
C7
V–
3) セル2 ∼ 12に対して上のステップで行ったプルアップ測定
とプルダウン測定の差を取る：CELL∆(n) = CELLPU(n) –
CELLPD(n).
表 11
PUP = 0
C8
C6
24
LTC6804
V+
2) 12 個のセルに対し、ADOWコマンドをPUP=0として少なく
とも2 回実行する。最後にセル1 ∼ 12の電圧を一度に読
み取り、それをアレイCELLPD(n) に保存する。
V–
31
V–
680412 F09
図 9. オープンワイヤ検出回路
LTC6804を過熱から保護するために、デバイスにはサーマ
ル・シャットダウン回路が組み込まれています。ダイの検出温
度が約 150 Cを超えるとサーマル・シャットダウン回路が働
いて、設定レジスタ・グループをデフォルト状態にリセットし
ます。これによって、すべての放電スイッチがオフになります。
サーマル・シャットダウン・イベントが発生すると、ステータス・
レジスタ・グループ BのTHSDビットが H になります。この
ビットは、ステータス・レジスタ・グループ Bに対する読み出し
動作（RDSTATBコマンド）の実行完了後にクリアされます。
CLRSTATコマンドは、診断の目的でTHSDビットを H に設
定しますが、設定レジスタ・グループをリセットしません。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
29
LTC6804-1/LTC6804-2
動作
リビジョン・コード
ステータス・レジスタ・グループBには4ビットのリビジョン・コー
ドが含まれています。ソフトウェアでデバイスのリビジョンを確
認する必要がある場合、詳細に関しては弊社までお問い合わ
せください。そうでなければ、コードは無視してかまいません。
ただし、いかなる場合でも、データ読み出し時にパケット・エ
ラー・コード
（PEC）
を計算するときは、全ビットの値を使う必
要があります。
プログラムされた時間にわたって放電スイッチをオンに維持す
ることができます。プログラム時間は、設定レジスタに書き込
まれるDCTO 値によって決定されます。さまざまな時間設定
値とそれらに対応するDCTO 値を表 12に示します。表 13は、
ウォッチドッグ・タイマ・イベントまたはソフトウェア・タイマ・イ
ベントが発生した後の設定レジスタ・グループの状態を示した
ものです。
表 13
ウォッチドッグとソフトウェア放電タイマ
2 秒以上にわたって有効なコマンドが確認されないと、ウォッ
チドッグ・タイマの期限が切れます。その場合、例外なく設定レ
ジスタのCFGR0 ∼ CFGR3 バイトがリセットされます。CFGR4
とCFGR5は、ソフトウェア・タイマがディスエーブルされている
ときにウォッチドッグ・タイマによってリセットされます。ウォッチ
ドッグ時間が経過すると、外部プルアップによってWDTピン
が H になります。ウォッチドッグ・タイマは常にイネーブル状態
で、有効なコマンドが実行されるとその都度リセットされます。
ソフトウェア放電タイマは、プログラムされた時間にわたって
放電スイッチをオン状態に維持するために使われます。ソフト
ウェア・タイマを使用している場合、ウォッチドッグ・タイマが動
作しても放電スイッチはオフになりません。
ソフトウェア・タイマをイネーブルするには、SWTENピンを
VREG に接続して H にする必要があります
（図 10）。以上で、
ウォッチドッグ・
タイマ
ソフトウェア・
タイマ
SWTEN = 0, DCTO = XXXX
Resets CFGR0-5
When It Activates
Disabled
SWTEN = 1, DCTO = 0000
Resets CFGR0-5
When It Activates
Disabled
SWTEN = 1, DCTO != 0000
Resets CFGR0-3
When It Activates
Resets CFGR4-5
When It Fires
ウォッチドッグ・タイマとは異なり、ソフトウェア・タイマは、有効
なコマンドが実行されてもリセットされません。ソフトウェア・タ
イマは、有効なWRCFG（設定レジスタへの書き込み）
コマン
ドの後でのみリセットすることができます。ソフトウェア・タイマ
の期限は、一部のコマンドの途中で切れる可能性があります。
WRCFGコマンドの途中でソフトウェア・タイマがアクティブに
なると、設定レジスタは表 14に従ってリセットされます。
LTC6804
DCTEN
TIMEOUT
EN
SW TIMER
CLK
OSC 16Hz
VREG
1
DCTO > 0 SWTEN
RST
2
(POR OR WRCFG DONE OR TIMEOUT)
RST1
(RESETS DCTO, DCC)
WDTRST && ~DCTEN
WDT
RST2
(RESETS REFUP, VUV, VOV)
WDTPD
WATCHDOG
TIMER
CLK
RST
OSC 16Hz
WDTRST
(POR OR VALID COMMAND)
680412 F10
図 10.ウォッチドッグとソフトウェア放電タイマ
表 12．DCTO の設定
DCTO
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
時間（分）
ディス
エーブル
0.5
1
2
3
4
5
10
15
20
30
40
60
75
90
120
680412f
30
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
ただし、有効なWRCFGコマンドの終了時には、新しいデータ
が設定レジスタにコピーされます。この新しいデータは、ソフト
ウェア・タイマがアクティブになっても失われません。
RDCFGコマンドの途中でソフトウェア・タイマがオーバーフ
ローすると、設定レジスタ・グループは表 14に従ってリセット
されます。この結果、CRFG4バイトとCRFG5バイトからのデー
タは不定になります。
GPIOSを使用したLTC6804での I2C/SPIマスタ
LTC6804-1および LTC6804-2のI/OポートGPIO3、GPIO4、
および GPIO5を、I2Cマスタ・ポートまたはSPIマスタ・ポート
として使用し、I2CスレーブまたはSPIスレーブと通信できま
す。I2Cマスタの場合、GPIO4とGPIO5 が、それぞれ I2Cイ
表 14
DCTO（読み出し値）残り時間（分）
0
Disabled (or) Timer Has Timed Out
1
0 < Timer ≤ 0.5
2
0.5 < Timer ≤ 1
3
1 < Timer ≤ 2
4
2 < Timer ≤ 3
5
3 < Timer ≤ 4
6
4 < Timer ≤ 5
7
5 < Timer ≤ 10
8
10 < Timer ≤ 15
9
15 < Timer ≤ 20
A
20 < Timer ≤ 30
B
30 < Timer ≤ 40
C
40 < Timer ≤ 60
D
60 < Timer ≤ 75
E
75 < Timer ≤ 90
F
90 < Timer ≤ 120
表 15．COMMレジスタのメモリ・マップ
ンタフェースのSDAポートとSCLポートを形成します。SPI
マスタの場合、GPIO3、GPIO4、および GPIO5 が、それぞれ
SPIインタフェースのチップ・セレクト
（CSBM）
ポート、クロック
（SCKM）
ポート、およびデータ
（SDIOM）
ポートになります。
GPIOは、オープン・ドレイン出力です。そのため、I2Cマスタま
たはSPIマスタとして動作するには、これらのポートでは外部
プルアップが必要になります。これらのポートがデバイス内部
で L に引き下げられないようにするために、設定レジスタ・グ
ループのGPIOビットに1を書き込むことも重要です。
COMMレジスタ
LTC6804は、表 15に示すように、6 バイトのCOMMレジスタ
を備えています。このレジスタは、スレーブとのI2C 通信または
SPI 通信に必要な、すべてのデータと制御ビットを格納します。
COMMレジスタには、スレーブ・デバイスとの間で送受信を行
う3 バイトのデータDn[7:0] が格納されます。ICOMn[3:0]は、
データ・バイトを送信 / 受信する前の制御アクションを指定し
ます。FCOMn[3:0]は、データ・バイトを送信 / 受信した後の制
御アクションを指定します。
COMMレジスタのICOMn[3]ビットを1に設定すると、デバイ
スはI2Cマスタになります。このビットを0に設定すると、デバイ
スはSPIマスタになります。
ICOMn[3:0]とFCOMn[3:0]に対して有効な書き込みコード、
およびデバイスをI2Cマスタとして使用した場合のそれらの動
作を表 16に示します。
ICOMn[3:0]とFCOMn[3:0]に対して有効なコード、およびデ
バイスをSPIマスタとして使用した場合のそれらの動作を表
17に示します。
表 16および表 17に示したコードのみが ICOMn[3:0]と
FCOMn[3:0]に対して有効であることに注意してください。表
16および表 17に示されていない他のコードをICOMn[3:0]と
FCOMn[3:0]に書き込むと、I2C ポートやSPIポートで予期し
ない動作が発生する恐れがあります。
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
COMM0
RD/WR
ICOM0[3]
ICOM0[2]
ICOM0[1]
ICOM0[0]
D0[7]
D0[6]
D0[5]
D0[4]
COMM1
RD/WR
D0[3]
D0[2]
D0[1]
D0[0]
FCOM0[3]
FCOM0[2]
FCOM0[1]
FCOM0[0]
COMM2
RD/WR
ICOM1[3]
ICOM1[2]
ICOM1[1]
ICOM1[0]
D1[7]
D1[6]
D1[5]
D1[4]
COMM3
RD/WR
D1[3]
D1[2]
D1[1]
D1[0]
FCOM1[3]
FCOM1[2]
FCOM1[1]
FCOM1[0]
COMM4
RD/WR
ICOM2[3]
ICOM2[2]
ICOM2[1]
ICOM2[0]
D2[7]
D2[6]
D2[5]
D2[4]
COMM5
RD/WR
D2[3]
D2[2]
D2[1]
D2[0]
FCOM2[3]
FCOM2[2]
FCOM2[1]
FCOM2[0]
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
31
LTC6804-1/LTC6804-2
動作
表 16．I2Cマスタの ICOMn[3:0]とFCOMn[3:0] の書き込みコード
制御ビット
ICOMn[3:0]
FCOMn[3:0]
コード
アクション
説明
0110
START
Generate a START Signal on I2C Port Followed By Data Transmission
0001
STOP
Generate a STOP Signal on I2C port
0000
BLANK
Proceed Directly to Data Transmission on I2C Port
0111
No Transmit
Release SDA and SCL and Ignore the Rest of the Data
0000
Master ACK
Master Generates an ACK Signal on Ninth Clock Cycle
1000
Master NACK
Master Generates a NACK Signal on Ninth Clock Cycle
1001
Master NACK + STOP
Master Generates a NACK Signal Followed by STOP Signal
表 17．SPIマスタの ICOMn[3:0]とFCOMn[3:0] の書き込みコード
制御ビット
ICOMn[3:0]
FCOMn[3:0]
コード
アクション
説明
1000
CSBM low
Generates a CSBM Low Signal on SPI Port (GPIO3)
1001
CSBM high
Generates a CSBM High Signal on SPI Port (GPIO3)
1111
No Transmit
Releases the SPI Port and Ignores the Rest of the Data
X000
CSBM low
Holds CSBM Low at the End of Byte Transmission
1001
CSBM high
Transitions CSBM High at the End of Byte Transmission
COMMコマンド
スレーブ・デバイスとのI2C 通信またはSPI 通信には、3つのコマ
ンドWRCOMM、STCOMM、
およびRDCOMMが使用されます。
I2C 通信またはSPI 通信の間、スレーブ・デバイスから受信し
たデータはCOMMレジスタ内で更新されます。
WRCOMMコマンド：このコマンドは、COMMレジスタへの
データ書き込みに使用され、6 バイトのデータをCOMMレジ
スタに書き込みます。データの最後にはPECを書き込む必要
があります。PEC が一致しないと、CSB が H になった時点で
COMMレジスタ内のすべてのデータがクリアされ、1になりま
す。書き込みコマンド・フォーマットの詳細については、
「バス・
プロトコル」
のセクションを参照してください。
RDCOMMコマンド：スレーブ・デバイスから受信したデータは、
RDCOMMコマンドを使用してCOMMレジスタから読み出す
ことができます。このコマンドは、PECの前のデータの6 バイト
を読み出します。読み出しコマンド・フォーマットの詳細につい
ては、
「バス・プロトコル」
のセクションを参照してください。
STCOMMコマンド：このコマンドは、GPIOポート上のI2C/SPI
通信を初期化します。COMMレジスタには、スレーブへ送信
する3 バイトのデータが格納されます。このコマンドの実行時
に、COMMレジスタに格納されたデータ・バイトがスレーブ
のI2CデバイスまたはSPIデバイスに送信され、I2Cデバイスま
たはSPIデバイスから受信したデータが COMMレジスタに格
納されます。このコマンドは、I2C 通信の場合、GPIO4（SDA）
とGPIO5（SCL）
を使用し、SPI 通信の場合、GPIO3
（CSBM）、
GPIO4（SDIOM）、および GPIO5
（SCKM）
を使用します。
STCOMMコマンドの後には、CSBが L に保たれる間、1 バイ
トのデータをスレーブ・デバイスへ送るごとに24 個のクロック・
サイクルが続きます。例えば、3 バイトのデータをスレーブへ送
信するには、STCOMMコマンドとそのPECを送信し、その後
に72 個のクロック・サイクルを送ります。STCOMMコマンドの
72個のクロック・サイクルの最後で、CSBを H に引き上げます。
デバイスをI2Cマスタとして使用した場合にICOMn[3:0]と
FCOMn[3:0]に対して可能な読み出しコードを、表 18に示し
ます。Dn[3:0]には、I2Cマスタによって送信されるデータ・バイ
ト、またはI2Cスレーブから受信したデータ・バイトが格納され
まれます。
SPIマスタの場合、ICOMn[3:0]とFCOMn[3:0]の読み出しコー
ドは、それぞれ常に0111と1111です。Dn[3:0]には、SPIマス
タによって送信されるデータ・バイト、またはSPIスレーブから
受信したデータ・バイトが格納されます。
図 11は、GPIOを使用した、I2CマスタまたはSPIマスタとして
のLTC6804の動作を示しています。
これらのコマンドを使用すれば、3バイトずつに分けて任意の数
のバイトをスレーブへ送信することができます。GPIOポートが、
異なるSTCOMMコマンド間でリセットされることはありません。
ただし、コマンド間の待機時間が 2 秒よりも長い場合、ウォッチ
ドッグがタイムアウトし、ポートをデフォルト値にリセットします。
680412f
32
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
表 18．I2CマスタのICOMn[3:0]とFCOMn[3:0]の読み出しコード
制御ビット
ICOMn[3:0]
FCOMn[3:0]
コード
説明
0110
Master Generated a START Signal
0001
Master Generated a STOP Signal
0000
Blank, SDA Was Held Low Between Bytes
0111
Blank, SDA Was Held High Between Bytes
0000
Master Generated an ACK Signal
0111
Slave Generated an ACK Signal
1111
Slave Generated a NACK Signal
0001
Slave Generated an ACK Signal, Master
Generated a STOP Signal
1001
Slave Generated a NACK Signal, Master
Generated a STOP Signal
LTC6804-1/LTC6804-2
STCOMM
RDCOMM
I2C/SPI
SLAVE
GPIO
PORT
COMM
REGISTER
PORT A
WRCOMM
680412 F11
図 11.GPIOを使用するLTC6804 の I2C/SPIマスタ
tCLK
t4
I2Cマスタを使用して複数バイトのデータを送信する場合、
START 信号は、データ・ストリーム全体の先頭でのみ必要で
す。また、STOP 信号が必要なのもデータ・ストリームの最後だ
けです。すべての中間データ・グループでは、データ・バイトの
前にBLANKコードを使用することができ、必要に応じてデー
タ・バイトの後にACK/NACK 信号を使用することができます。
SDAとSCL が、異なるSTCOMMコマンド間でリセットされる
ことはありません。
SPIマスタを使用して複数バイトのデータを送信する場合、
1 番目のデータ・バイトの先頭でCSBMの L 信号を送信しま
す。FCOMn[3:0]で適切なコードを使用して、中間データ・グ
ループに対して、CSBMを L または H に保つことができま
す。データの最終バイトの最後で、CSBMの H 信号を送信し
ます。CSBM、SDIOM、および SCKM が、異なるSTCOMMコ
マンド間でリセットされることはありません。
図 12は、さまざまなケースのI2Cマスタについて、STCOMM
コマンドの後の24 個のクロック・サイクルを示しています。
ICOMn[3:0] が STOP 状態を指定している場合は、STOP 信号
の送信後にSDAラインとSCLラインが H に維持され、ワー
ドの残りのデータがすべて無視されます。ICOMn[3:0] が NO
TRANSMITの場合は、SDAラインとSCLラインの両方が解
放されて、ワードの残りのデータがすべて無視されます。これ
は、スタック内の特定デバイスがスレーブと通信する必要のな
い場合に使用されます。
t3
(SCK)
START
NACK + STOP
BLANK
NACK
START
ACK
SCL (GPIO5)
SDA (GPIO4)
SCL (GPIO5)
SDA (GPIO4)
SCL (GPIO5)
SDA (GPIO4)
STOP
SCL (GPIO5)
SDA (GPIO4)
NO TRANSMIT
SCL (GPIO5)
SDA (GPIO4)
680412 F12
図 12.I Cマスタの STCOMM のタイミング図
2
詳細：www.linear-tech.co.jp/LTC6804-1
680412f
33
LTC6804-1/LTC6804-2
動作
図 13は、SPIマスタについて、STCOMMコマンドの後の
24 個のクロック・サイクルを示しています。I2Cマスタと同様に、
ICOMn[3:0] が CSBM HIGHまたはNO TRANSMIT 状態を
指定した場合、SPIマスタのCSBM、SCKM、およびSDIOMの
各ラインが解放され、ワードの残りのデータが無視されます。
tCLK
I2CマスタとSPIマスタのタイミング仕様
LTC6804のI2CマスタとSPIマスタのタイミングは、LTC6804
の1 次 SPIインタフェースでの通信のタイミングによって制御
されます。1 次 SPIクロックに対するI2Cマスタのタイミング関
係を、表 19に示します。SPIマスタのタイミング仕様を表 20に
示します。
t4
t3
(SCK)
CSBM HIGH ≥ LOW
CSBM LOW
CSBM (GPIO3)
SCKM (GPIO5)
SDIOM (GPIO4)
CSBM LOW
CSBM LOW ≥ HIGH
CSBM (GPIO3)
SCKM (GPIO5)
SDIOM (GPIO4)
CSBM HIGH/NO TRANSMIT
CSBM (GPIO3)
SCKM (GPIO5)
SDIOM (GPIO4)
680412 F13
図 13.SPIマスタの STCOMM のタイミング図
表 20．SPIマスタのタイミング
表 19．I2Cマスタのタイミング
I Cマスタの
パラメータ
1 次 SPIインタフェース
とのタイミング関係
tCLK = 1μsでの
タイミング仕様
SCL Clock Frequency
1/(2 • tCLK)
Max 500kHz
tHD; STA
t3
Min 200ns
tLOW
tCLK
Min 1µs
SDIOM Valid from SCKM
Rising Hold
2
SPIマスタのパラメータ
SDIOM Valid to SCKM
Rising Setup
1 次 SPIインタフェース
とのタイミング関係
tCLK = 1μsでの
タイミング仕様
t3
Min 200ns
tCLK + t4*
Min 1.03µs
tHIGH
tCLK
Min 1µs
SCKM Low
tCLK
Min 1µs
tSU; STA
tCLK + t4*
Min 1.03µs
SCKM High
tCLK
Min 1µs
tHD; DAT
t4*
Min 30ns
2 • tCLK
Min 2µs
tSU; DAT
t3
Min 1µs
tSU; STO
tCLK + t4*
Min 1.03µs
tBUF
3 • tCLK
Min 3µs
* 注記：isoSPIを使用する場合、t4 は内部で生成され、最小値の30nsにな
る。また、t3 = tCLK – t4 である。SPIを使用する場合、t3とt4 は、SCK入力の“L”
時間と“H”時間であり、それぞれ既定最小値の200nsになる。
SCKM Period (SCKM_Low +
SCKM_High)
3 • tCLK
Min 3µs
SCKM Rising to CSBM
Rising
5 • tCLK + t4*
Min 5.03µs
CSBM Falling to SCKM
Falling
t3
Min 200ns
CSBM Falling to SCKM
Rising
tCLK + t3
Min 1.2µs
CSBM Pulse Width
SCKM Falling to SDIOM
Valid
Master requires < tCLK
* 注記：isoSPIを使用する場合、t4 は内部で生成され、最小値の30nsにな
る。また、t3 = tCLK – t4 である。SPIを使用する場合、t3とt4 は、SCK入力の“L”
時間と“H”時間であり、それぞれ既定最小値の200nsになる。
680412f
34
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
シリアル・インタフェースの概要
LTC6804には2 種類のシリアル・ポートがあります。標準的な
4 線シリアル・ペリフェラル・インタフェース
（SPI）
と2 線絶縁イ
ンタフェース
（isoSPI）
です。ピン41 ∼ 44は、ISOMDピンの状
態に基づいて、2 線または4 線シリアル・ポートとして設定可能
です。
LTC6804には、LTC6804-1とLTC6804-2の2つのバージョ
ンがあります。LTC6804-1は、デイジーチェーン構成で使用
されます。LTC6804-2は、アドレス指定可能なバス構成で
使用されます。LTC6804-1は、ピン45 ∼ 48を使用する2 番
目のisoSPIインタフェースを提供します。LTC6804-2では、
ピン45 ∼ 48を使用し、これらのピンをV– またはVREG に接続
することによって、デバイスのアドレスを設定します。
V+
C12
S12
LTC6804-1
4 線シリアル・ペリフェラル・インタフェース
（SPI）
の
物理層
外部接続
ISOMDをV–に接続することによって、
4線SPIのシリアル・ポー
トAを設定します。SDOピンはオープン・ドレイン出力で、プル
アップ抵抗を介して適切な電源電圧に接続する必要がありま
す
（図 14）。
タイミング
4 線シリアル・ポートは、CPHA = 1および CPOL = 1を使う
SPIシステムで動作するように構成されています。したがって
SDIのデータは、SCKの立ち上がりエッジの間、安定している
必要があります。このタイミングを図 15に示します。最大デー
タレートは1Mbpsです。
V+
IPB
IMB
DAISY-CHAIN SUPPORT
ICMP
5k
C11
IBIAS
S11
SDO (NC)
MISO
C10
SDI (NC)
S10
SCK (IPA)
C9
CSB (IMA)
CS
C12
LTC6804-2
S12
A3
A2
A1
ADDRESS PINS
5k
C11
A0
S11
SDO (IBIAS)
MISO
MOSI
C10
SDI (ICMP)
MOSI
CLK
S10
SCK (IPA)
CLK
C9
CSB (IMA)
CS
S9
ISOMD
S9
ISOMD
C8
WDT
C8
WDT
S8
DRIVE
S8
DRIVE
C7
VREG
C7
VREG
S7
SWTEN
S7
SWTEN
C6
VREF1
C6
VREF1
S6
VREF2
S6
VREF2
C5
GPIO5
C5
GPIO5
S5
GPIO4
S5
GPIO4
C4
V–
C4
V–
S4
V–
S4
V–
C3
GPIO3
C3
GPIO3
S3
GPIO2
S3
GPIO2
C2
GPIO1
C2
GPIO1
S2
C0
S2
C0
C1
S1
C1
VDD
MPU
VDD
MPU
S1
680412 F14
図 14.4 線 SPI 構成
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
35
LTC6804-1/LTC6804-2
動作
t1
t4
t2
t3
t6
t7
SCK
SDI
D3
D2
D1
D0
D7…D4
D3
t5
CSB
t8
SDO
D4
D3
D2
D1
D0
D7…D4
PREVIOUS COMMAND
D3
680412 F15
CURRENT COMMAND
図 15.4 線シリアル・ペリフェラル・インタフェースのタイミング図
LTC6804
VREG
WAKEUP
CIRCUIT
(ON PORT A)
35k
Tx = +1
LOGIC
AND
MEMORY
SCK
CSB
IDLE
VICMP/3 + 167mV
IDLE
Tx • 20 • IB
IPA OR IPB
Tx = 0
SDO
SDI
+
–
35k
Tx = –1
PULSE
ENCODER/
DECODER
IMA OR IMB
Rx = +1
Rx = 0
Rx = –1
1
COMPARATOR THRESHOLD = • VICMP
2
RM
•
•
+
IB
–
+
–
IBIAS
2V
ICMP
RB1
0.5x
RB2
図 16. isoSPIインタフェース
2 線絶縁インタフェース
（isoSPI）
の物理層
2 線インタフェースを使用すれば、シンプルなツイストペアケー
ブルを使用してLTC6804を相互接続することができます。この
インタフェースは、配線が高いRF 電界にさらされた場合でも、
パケット・エラー率が小さくなるように設計されています。絶縁
は外付けのトランスを通じて実現されます。
標準 SPI 信号は差動パルスにエンコードされます。送信パル
スの強度とレシーバのしきい値レベルは、2 個の外付け抵抗
680412 F16
によって設定されます。これらの抵抗の値を調整することに
よって、電力損失とノイズ耐性のトレードオフを行うことができ
ます。
図 16は、isoSPI 回路の動作を示しています。IBIASピンは2V
リファレンスによってドライブします。外付け抵抗 RB1 および
RB2 によって、リファレンス電流 IB が生成されます。この電流
は、トランスミッタのドライブ強度を設定します。RB1とRB2 は、
ICMPピンでの2Vリファレンスの電圧分割器も形成します。こ
れによって、レシーバ回路のしきい値電圧が設定されます。
680412f
36
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
外部接続
LTC6804-1は、ポートBとポートAという2つのシリアル・ポー
トを備えています。ポートBは、常に2線インタフェース
（マスタ）
として構成されます。デイジーチェーンの最後尾デバイスは、
このポートを使用せず、
RM で終端される必要があります。ポー
トAは、ISOMDピンの接続に応じて、2 線インタフェースまた
は4 線インタフェース
（スレーブ）
になります。
図 17は、それぞれ 1つのLTC6804-1を含む複数の同一 PCB
間の、堅牢な相互接続の例を示しています。マイクロプロセッ
サは別のPCB 上に置かれています。マイクロプロセッサPCB
と最初のLTC6804-1 PCB 間の2 線絶縁を実現するには、
LTC6820サポート・デバイスを使用します。LTC6820は、図 16
に示す図と機能的に等価です。
LTC6804-2のシリアル・ポート
（ポートA）は1つで、これは
ISOMDピンの状態に応じて2 線または4 線とすることができ
ます。2 線通信用に構成した場合は、図 18に示すように、複
数のデバイスをマルチドロップ構成で接続できます。LTC6820
は、MPU（マスター）
とLTC6804-2（スレーブ）
のインタフェース
を取るために使用します。
バイアス抵抗の選択
送信パルスの強度を調整することで、システムの消費電力を
重視するか、通信の安定性を重視するかを選択できます。ま
た、可変コンパレータのしきい値を調整することにより、システ
ムの信号受信精度を調整できます。
isoSPIトランスミッタの駆動電流とコンパレータの電圧しきい
値は、IBIASとV– の間の抵抗分割器（RBIAS = RB1 + RB2）
に
よって設定されます。分割された電圧はICMPピンに接続さ
れ、コンパレータのしきい値をこの電圧（VICMP）
の1/2に設定
します。いずれかのisoSPIインタフェースが
（IDLEではなく）
イ
ネーブルされると、IBIASは2Vに維持されるため、電流 IB が
IBIASピンから流れ出します。IPおよび IMピンの駆動電流は
20 • IB です。
例えば、分割器の抵抗RB1が2.8k、抵抗RB2が1.21k（したがっ
て、RBIAS = 4k）
の場合、次のようになります。
IB =
2V
R B1 + R B2
= 0.5mA
IDRV = IIP = IIM = 20 •IB = 10mA
VICMP = 2V •
R B2
R B1 + R B2
= IB • R B2 = 603mV
VTCMP = 0.5 • VICMP = 302mV
この例では、
パルス駆動電流 IDRV は10mAになります。レシー
バ・コンパレータは、IP-IM 振幅が 302mVより大きいパルス
を検出します。
もし、絶縁障壁として1:1トランスを使用し、ツイストペアケー
ブルで接続される通信バスの両端が 120Ωで終端される場
合、差動通信信号の振幅は、次のようになります。
VA =IDRV •
RM
= 0.6V
2
（この結果は、トランスとケーブルの損失による振幅の減衰を
無視しています。）
isoSPI パルスの詳細
2つのLTC6804デバイスは、絶縁障壁を介して差動パルスを
送受信することによって通信が可能です。トランスミッタは、
+VA、0V、および -VAという3つの電圧レベルを出力できます。
正の出力は、負荷抵抗 RM の両端のIPソース電流とIMシン
ク電流から生じます。負の電圧は、IPシンク電流とIMソース
電流によって生成されます。両方の出力がオフである場合、負
荷抵抗によって差動出力が 0Vに強制されます。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
37
IPB
38
GPIO5
GPIO4
V–
V–
GPIO3
GPIO2
GPIO1
C0
S1
A3
C5
S5
C4
S4
C3
S3
C2
S2
C1
V+
V–
GPIO3
GPIO2
GPIO1
C0
S1
S4
C3
S3
C2
S2
C1
•
•
•
•
V–
V–
GPIO3
GPIO2
GPIO1
C0
S1
C4
S4
C3
S3
C2
S2
C1
IPB
VREF1
VREF2
GPIO5
GPIO4
V–
V–
GPIO3
GPIO2
GPIO1
C0
S1
C5
S5
C4
S4
C3
S3
C2
S2
C1
SWTEN
S7
S6
VREG
C7
C6
WDT
DRIVE
S9
S8
ISOMD
C9
C8
SDI (NC)
CSB (IMA)
S10
SDO (NC)
SCK (IPA)
S11
C10
ICMP
IBIAS
IMB
C11
LTC6804-1
S12
C12
V+
S12
C11
S11
A1
A0
詳細：www.linear-tech.co.jp/LTC6804-1
SDO (IBIAS)
S11
C10
C6
S6
C5
S5
C4
GPIO5
GPIO4
V–
C5
S5
C4
C3
S3
C2
S2
C1
V
GPIO3
GPIO2
GPIO1
C0
S1
S4
C3
S3
C2
S2
C1
S4
S7
VREF1
VREF2
S6
S7
C6
C7
SWTEN
VREG
S8
C7
C8
WDT
S9
ISOMD
S9
DRIVE
C9
S8
S10
SCK (IPA)
CSB (IMA)
C9
C8
C10
SDI (ICMP)
S10
S1
C0
GPIO1
GPIO2
GPIO3
V
–
V–
GPIO4
GPIO5
VREF2
VREF1
SWTEN
VREG
DRIVE
WDT
ISOMD
CSB (IMA)
SCK (IPA)
SDI (ICMP)
SDO (IBIAS)
A0
A1
S1
C0
GPIO1
GPIO2
GPIO3
V
–
V–
GPIO4
GPIO5
VREF2
VREF1
SWTEN
VREG
DRIVE
WDT
ISOMD
CSB (IMA)
SCK (IPA)
SDI (ICMP)
SDO (IBIAS)
A0
A1
C1
S2
C2
S3
C3
S4
C4
S5
C5
S6
C6
S7
C7
S8
C8
S9
C9
S10
C10
S11
C11
S12
C12
V+
図 18.LTC6804-2を使用したマルチドロップ構成
C1
S2
C2
S3
C3
S4
C4
S5
C5
S6
C6
S7
C7
S8
C8
S9
C9
S10
C10
S11
C11
S12
ADDRESS = 0x1
A0
A1
A2
A3
S1
C0
GPIO1
GPIO2
GPIO3
V
–
V–
GPIO4
GPIO5
VREF2
VREF1
SWTEN
VREG
DRIVE
WDT
ISOMD
CSB (IMA)
SCK (IPA)
SDI (ICMP)
SDO (IBIAS)
LTC6804-2
ADDRESS = 0x0
•
A2
A3
•
C11
LTC6804-2
•
C12
V+
•
S12
ADDRESS = 0x2
•
A2
•
–
GPIO4
S5
•
図 17.LTC6804-1を使用したトランス絶縁型デイジーチェーン構成
GPIO5
C5
•
A3
V–
C4
LTC6804-2
GPIO4
S5
VREF1
VREF2
SWTEN
S7
S6
VREG
C7
C6
WDT
S9
DRIVE
ISOMD
C9
S8
CSB (IMA)
S10
C8
SDI (NC)
SDO (NC)
SCK (IPA)
S11
C10
ICMP
IBIAS
C11
•
V+
GPIO5
C5
IPB
IMB
S12
LTC6804-1
•
•
C12
ADDRESS = 0x3
VREF1
VREF2
SWTEN
S7
S6
VREG
C7
C6
WDT
S9
DRIVE
ISOMD
C9
S8
CSB (IMA)
S10
C8
SDI (NC)
SDO (NC)
SCK (IPA)
S11
C10
ICMP
IBIAS
C11
C12
V+
•
•
C12
IPB
IMB
S12
LTC6804-1
•
A2
LTC6804-2
VREF1
VREF2
SWTEN
S7
S6
VREG
C7
C6
WDT
S9
DRIVE
ISOMD
C9
S8
CSB (IMA)
S10
C8
SDI (NC)
SDO (NC)
SCK (IPA)
S11
C10
ICMP
IBIAS
C11
•
C12
V+
•
IMB
•
S12
LTC6804-1
•
C12
V+
POL
MISO
IP
GND
CS
IM
IP
SLOW
IBIAS
ICMP
MSTR
SCK
MOSI
MISO
POL
PHA
VDD
LTC6820
EN
MPU
VDD
IM
VDDS
CS
CLK
MOSI
GND
CS
SLOW
ICMP
IBIAS
SCK
MSTR
MOSI
MISO
PHA
VDD
LTC6820
EN
MPU
VDD
VDDS
CS
CLK
MOSI
MISO
•
•
•
•
680412 F18
680412 F17
LTC6804-1/LTC6804-2
動作
680412f
LTC6804-1/LTC6804-2
動作
DC 信号成分を除去して信頼性を向上させるために、isoSPI
は2 種類のパルス長を使用します。これによって、表 21に示す
ような4 種類のパルスを送信できます。A +1パルスは正のパル
スとして送信され、その次に負のパルスが送信されます。A –1
のパルスは負のパルスとして送信され、その次に正のパルスが
送信されます。各パルスの期間は、必要な対称対の1/2である
ため、t1/2PWとして定義されます。
（isoSPI パルスの総持続時間
は2 • t1/2PW）
です。
表 21．isoSPI パルスの種類
SPI 用にポートAを構成したLTC6804-1 の動作
LTC6804-1 が、ポートAをSPI（ISOMD = V–）
として使用して
動作している場合、SPIは4つの通信イベント
（SDI = 0での
CSBの立下り、CSBの立ち上がり、SCKの立ち上がり、およ
び SDI = 1でのSCKでの立ち上がり）
のうちのいずれかを検
出します。各イベントは、LTC6804-1のデイジーチェーンを経
由して送信するために、4 種類のパルスのうちのいずれかに変
換されます。CSBの変化を送信する場合、長いパルスが使用
され、データを送信する場合、短いパルスが使用されます。こ
れを表 22で説明します。
パルスの種類
1 番目のレベル
（t1/2PW）
2 番目のレベル
（t1/2PW）
最終レベル
Long +1
+VA (150ns)
–VA (150ns)
0V
Long -1
–VA (150ns)
+VA (150ns)
0V
通信イベント
(ポートA SPI)
送信パルス
(ポートB isoSPI）
Short +1
+VA (50ns)
–VA (50ns)
0V
CSB Rising
Long +1
Short -1
–VA (50ns)
+VA (50ns)
0V
CSB Falling
Long -1
SCK Rising Edge, SDI = 1
Short +1
SCK Rising Edge, SDI = 0
Short -1
ホスト・マイクロコントローラは、この2 線インタフェースを使用
するために、isoSPI パルスを生成する必要がありません。シス
テム内の1 番目のLTC6804は、ポートA 上の4 線 SPIインタ
フェースを使用してマイクロコントローラと通信し、次にポート
B 上の2 線 isoSPIインタフェースを使用して他のLTC6804とデ
イジーチェーン接続できます。あるいは、LTC6820を使用して、
SPI 信号をisoSPI パルスに変換できます。
表 22．LTC6804-1 のポートB（マスタ）isoSPI ポートの機能
絶縁障壁のもう一方の側（つまり、ケーブルのもう一方の終端）
では、2 番目のLTC6804は、ISOMD = VREG の設定になります。
ポートAは、スレーブ isoSPIインタフェースとして動作します。こ
のLTC6804-1は、送信された各パルスを受信し、表 23に示す
ように内部でSPI 信号を再構築します。さらに、このポートは、
READコマンドの実行時にリターン・データ・パルスを送信でき
+1 PULSE
+VA
+VTCMP
t1/2PW
VIP – VIM
t1/2PW
–VTCMP
tINV
–VA
–1 PULSE
+VA
+VTCMP
tINV
t1/2PW
VIP – VIM
–VTCMP
t1/2PW
–VA
680412 F19
図 19．isoSPI パルスの詳細
詳細：www.linear-tech.co.jp/LTC6804-1
680412f
39
LTC6804-1/LTC6804-2
動作
ます。
おそれはありません
（マルチドロップ）。
表 23．LTC6804-1 のポートA（スレーブ）isoSPI ポートの機能
デイジーチェーン接続されたLTC6804-1 への読み出しコマン
ドについて、isoSPIのタイミング図を図 20に示します。ボトム・
デバイスのISOMDピンはV– に接続されるので、そのポートA
はSPIポート
（CSB、SCK、SDI、および SDO）
として構成され
ます。スタックされた3つのデバイスのisoSPI 信号を、ポート
名（AまたはB）
とデバイス番号のラベルを付けて示します。な
お、ISO B1とISO A2は、実際には同じ信号ですが、デバイス
1と2を接続する送信ケーブルの各終端に現れます。同様に、
ISOB2とISOA3は同じ信号ですが、デバイス2と3の間には
信号遅れが生じます。
受信パルス
SPIポートの
（ポートA isoSPI）内部動作
リターン・パルス
Long +1
Drive CSB High
None
Long -1
Drive CSB Low
Short +1
1.Set SDI = 1
2.Pulse SCK
Short –1 Pulse if Reading a 0 bit
Short -1
1.Set SDI = 0
2.Pulse SCK
(No Return Pulse if Not in READ
Mode or if Reading a 1 bit)
下側のisoSPIポート
（ポートA）
は、長い
（CSB）パルスを送信
しません。さらに、スレーブ isoSPI ポートは、短い-1 パルスの
みを送信し、+1 パルスを送信しません。マスタ・ポートは、ヌル
応答をロジック1として認識します。これにより、1 本のケーブ
ルに複数のスレーブ・デバイスを接続しても、衝突が発生する
ビットWn ∼W0は、読み出しコマンドの16ビット・コマンド・コー
ドと16ビットPECを表します。ビットW0 の終了時に、3つのデ
バイスが読み出しコマンドをデコードして、クロックSCKの次
の立ち上がりエッジで有効になるデータのシフトアウトを開始
します。ビットXn ∼ X0 は、デバイス1によってシフトアウトされ
COMMAND
CSB
READ DATA
t7
t6
t1
SDI
t5
t2
tCLK
t4
SCK
t3
t8
tRISE
SDO
t11
Xn
t10
Xn-1
Z0
t9
t10
Wn
ISO B1
W0
Wn
ISO A2
Yn
W0
Yn-1
Yn
Yn-1
tRTN
tDSY(CS)
Wn
ISO B2
tDSY(D)
Wn
ISO A3
0
1000
tDSY(CS)
W0
W0
2000
Zn
Zn
3000
Zn-1
Zn-1
4000
図 20．isoSPI のタイミング図
40
詳細：www.linear-tech.co.jp/LTC6804-1
5000
6000
680412 F20
680412f
LTC6804-1/LTC6804-2
動作
たデータを表します。ビットYn ∼ Y0 は、デバイス2によってシ
フトアウトされたデータを表します。ビットZn ∼ Z0 は、デバイ
ス3によってシフトアウトされたデータを表します。
これらのデー
タはすべて、デバイス1のSDOポートからデイジーチェーン式
に読み出されます。
シリアル・インタフェースのウェイクアップ
時間 tIDLE の間、ポートA が動作しなかった場合、シリアル・
ポート
（SPIまたはisoSPI）
は、低消費電力のIDLEステートに
移行します。ウェイクアップ回路は、ピン41および 42で活動を
モニタします。
ISOMD = V– である場合、ポートAはSPIモードになっていま
す。CSBピンまたはSCKピンに活動があると、SPIインタフェー
スがウェイクアップします。ISOMD = VREG である場合、ポー
トAはisoSPIモードになっています。IPA ∼ IMBで差動動作
が発生すると、isoSPIインタフェースがウェイクアップします。
isoSPI が tWAKE またはtREADY の時間内にコアのステートに
応じてREADYステートに変わると、LTC6804は通信できる
状態になります
（詳細については、図 1およびステートの説明
を参照）。
LTC6804-1は、通信できる状態になった後、ポートB 上で長
い+1 パルスを送信します。デイジーチェーン接続された構成
では、このパルスがスタック内の次のデバイスをウェイクアップ
し、ウェイクアップされたデバイスがさらに次のデバイスをウェ
イクアップします。スタック内にN 個のデバイスが存在する場
合、すべてのデバイスは、コアのステートに応じてN • tWAKE ま
たはN • tREADY の時間内にパワーアップされます。大規模な
スタックの場合、N • tWAKE の時間は、tIDLE 以上になることが
あります。その場合、ホストは、N • tWAKE の時間よりも長く待
機した後、別のダミー・バイトを送信し、すべてのデバイスが
確実にREADYステートになるために、N • tREADY の間、待機
することがあります。
図21は、
タイミングと、機能的に等価な回路を示したものです。
同相信号は、シリアル・インタフェースをウェイクアップしませ
ん。このインタフェースは、大信号のシングルエンド・パルスま
たは低振幅の対称パルスを受信した後にウェイクアップする
よう設計されています。差動信号 |SCK(IPA) – CSB(IMA)|は、
シリアル・インタフェースをパワーアップするウェイクアップ信
号として有効になるために、tDWELL = 240nsの最小期間の間、
VWAKE = 200mV 以上である必要があります。
データ・リンク層
LTC6804では、すべてのデータ転送はバイト・グループ単位で
発生します。すべてのバイトは、8ビットで構成されます。各バ
イトは、最上位ビット
（MSB）
を先頭にして送信されます。CSB
は、コマンド・バイトとそれ以降のデータの間を含むコマンド・
シーケンスの全期間にわたり、 L のままである必要がありま
す。書き込みコマンドでは、データは、CSBの立ち上がりエッ
ジでラッチされます。
ネットワーク層
パケット・エラー・コード
パケット・エラー・コード
（PEC）
は、レジスタ・グループ内のすべ
てのビットについて計算される15ビットの巡回冗長検査（CRC）
値で、この計算はPECの初期シード値 000000000010000と、
特性多項式 x15 + x14 + x10 + x8 + x7 + x4 + x3 + 1 を使用し
て、渡された順番に行なわれます。15ビットのPEC 値の計算に
REJECTS COMMON
MODE NOISE
CSB OR IMA
SCK OR IPA
VWAKE = 200mV
|SCK(IPA) - CSB(IMA)|
tDWELL= 240ns
WAKE-UP
STATE
LOW POWER MODE
tIDLE > 4.5ms
tREADY < 10µs
CSB OR IMA
SCK OR IPA
LOW POWER MODE
OK TO COMMUNICATE
tDWELL = 240ns
DELAY
RETRIGGERABLE
tIDLE = 5.5ms
ONE-SHOT
図 21.ウェークアップ検出とIDLEタイマ
詳細：www.linear-tech.co.jp/LTC6804-1
WAKE-UP
680412 F21
680412f
41
LTC6804-1/LTC6804-2
動作
は、簡単な手順を定めることができます。
PEC [0] = IN0
1. PECを000000000010000に初期化する
（PECは15ビット・
レジスタ・グループ）。
2. PECレジスタ・グループに送られてくる各 DINビットを、次
のように設定する。
IN0 = DIN XOR PEC [14]
IN3 = IN0 XOR PEC [2]
IN4 = IN0 XOR PEC [3]
IN7 = IN0 XOR PEC [6]
4. 全データがシフトされるまで、
ステップ2に戻る。最後のPEC
（16ビット）はPECレジスタの15ビット値で、LSBに0ビッ
トが追加される。
前述のアルゴリズムを図 22に示します。16ビット・ワード
（0x0001）
に対するPEC 計算の例を表 24に示します。0x0001
のPECを計算してLSBに0ビットを挿入すると、0x3D6Eとな
ります。より長いデータ・ストリームの場合は、PECレジスタへ
送られる最終データ・ビットの終了時点でPEC が有効になり
ます。
LTC6804は、受け取ったどのコマンドまたはどのデータに対
してもPECを計算し、それをコマンドまたはデータに続くPEC
と比較します。コマンドまたはデータは、PEC が一致する場合
にのみ有効と見なされます。また、LTC6804は、シフトアウトす
るデータの末尾に、計算されたPECを付加します。LTC6804
への書き込み時またはLTC6804 からの読み出し時のPECの
フォーマットを、表 25に示します。
IN8 = IN0 XOR PEC [7]
IN10 = IN0 XOR PEC [9]
IN14 = IN0 XOR PEC [13]
3. 15ビットPECを次のように更新する。
PEC [14] = IN14
いずれかのコマンドが LTC6804に書き込まれるときに、コマ
ンド・バイトのCMD0とCMD1（表 32と表 33を参照）、および
PEC バイトのPEC0とPEC1 が、次の順序でポートAで送信さ
れます。
PEC [13] = PEC [12]
PEC [12] = PEC [11]
PEC [11] = PEC [10]
CMD0、CMD1、PEC0、PEC1
PEC [10] = IN10
デイジーチェーン接続されたLTC6804-1 へのブロードキャス
ト書き込みコマンドの実行後、データが各デバイスに送信さ
れ、
その後PECが送信されます。例えば、設定レジスタ・グルー
プをデイジーチェーン接続された2つのデバイス
（1 次デバイ
スPとスタックされたデバイスS）
に書き込む場合、1 次デバイ
スのポートAに、次の順序でデータが送信されます。
PEC [9] = PEC [8]
PEC [8] = IN8
PEC [7] = IN7
PEC [6] = PEC [5]
PEC [5] = PEC [4]
CFGR0(S)、…、CFGR5(S)、PEC0(S)、PEC1(S)、CFGR0(P)、…、
CFGR5(P)、PEC0(P)、PEC1(P)
PEC [4] = IN4
デイジーチェーン接続されたデバイスに対して読み出しコマン
ドを実行すると、各デバイスは、データと、そのデータに対して
PEC [3] = IN3
PEC [2] = PEC [1]
PEC [1] = PEC [0]
O/P
I/P XOR GATE
I/P
X
PEC REGISTER BIT X
DIN
14
13 12 11 10
9 8
7
6 5 4
3
2 1 0
680412 F22
図 22.15ビットPEC 計算回路
42
詳細：www.linear-tech.co.jp/LTC6804-1
680412f
LTC6804-1/LTC6804-2
動作
表 24．0x0001 の PEC 計算
PEC[14]
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
PEC[13]
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
0
0
PEC[12]
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
0
1
1
PEC[11]
0
0
0
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
PEC[10]
0
0
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
1
PEC[9]
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
1
PEC[8]
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
PEC[7]
0
0
0
1
0
0
0
0
0
0
0
1
1
1
0
1
1
1
PEC[6]
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
PEC[5]
0
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
1
PEC[4]
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
1
1
PEC[3]
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
PEC[2]
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
PEC[1]
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
PEC[0]
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
IN14
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
IN10
0
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
PEC Word
IN8
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
IN7
0
0
1
0
0
0
0
0
0
0
1
1
1
0
1
1
IN4
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
1
IN3
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
IN0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
DIN
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
クロック・
サイクル
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
表 25．書き込み / 読み出しPECフォーマット
名称
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
PEC0
RD/WR
PEC[14]
PEC[13]
PEC[12]
PEC[11]
PEC[10]
PEC1
RD/WR
PEC[6]
PEC[5]
PEC[4]
PEC[3]
PEC[2]
計算されたPECをポートAでシフトアウトし、その後ポートB
でデータが受信されます。例えば、デイジーチェーン接続され
た2つのデバイス
（1 次デバイスPとスタックされたデバイスS）
からステータス・レジスタ・グループ Bを読み出すときに、1 次
デバイスは、ポートAで次の順序でデータを送信します。
STBR0(P)、 …、STBR5(P)、PEC0(P)、PEC1(P)、
ビット2
16
ビット1
ビット0
PEC[9]
PEC[8]
PEC[7]
PEC[1]
PEC[0]
0
STBR0(S)、…、STBR5(S)、PEC0(S)、PEC1(S)
ブロードキャスト・コマンド
ブロードキャスト・コマンドは、デバイスのアドレスに関係なく、
バス上の全デバイスが応答するコマンドです。このコマンドは、
LTC6804-1とLTC6804-2で使用できます。ブロードキャスト・
コマンドのフォーマットについては、
「バス・プロトコル」
を参照
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
43
LTC6804-1/LTC6804-2
動作
してください。ブロードキャスト・コマンドでは、全デバイスに同
時にコマンドを送ることができます。
並列構成では、これはADC 変換コマンドとポーリング・コマン
ドとして有用です。全デバイスに同じデータを書き込むときに、
書き込みコマンドと一緒に使うこともできます。並列構成では、
ブロードキャストの読み出しコマンドは使用しません。
デイジーチェーン構成では、ブロードキャスト・コマンドだけが
サポートされています。コマンド・バイトは、チェーン内のすべ
てのデバイスが同時に受け取ります。例えば、スタック構成の
デバイスでADC 変換を開始する場合は、1つのADCVコマン
ドを送ると、全デバイスが同時に変換を開始します。読み出し
と書き込みのコマンドでは、1つのコマンドが送られ、次いで
スタック構成のデバイスが実効的にカスケード接続されたシ
フトレジスタになり、データが各デバイスを通してスタック内で
隣接するデバイスにシフトされます。
「シリアル・プログラミング
の例」
のセクションを参照してください。
アドレス・コマンド
アドレス・コマンドは、それに対してバス上の呼び出された
デバイスだけが応答するコマンドです。アドレス・コマンドは
LTC6804-2でのみ使われます。アドレス・コマンドのフォーマッ
トについては、
「バス・プロトコル」
を参照してください。
ポーリング方法
ADCの完了を判断する最も簡単な方法は、コントローラに
ADC 変換を開始させて、指定された変換時間が経過するの
を待ってから結果を読み出すことです。デイジーチェーン通信
では、ポーリングはサポートされていません。
SPIモード
（ISOMDピンを L に接続）で通信を行う並列構
成では、2つのポーリング方法があります。ひとつは、ADC 変
tCYCLE
CSB
SCK
SDI
MSB(CMD)
BIT 14(CMD)
LSB(PEC)
SDO
680412 F23
図 23.ADC 変換コマンド実行後の SDO ポーリング
CSB
SCK
SDI
MSB(CMD)
BIT 14(CMD)
LSB(PEC)
SDO
CONVERSION DONE
680412 F24
図 24.PLADCコマンドを使用したSDO ポーリング
680412f
44
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
換コマンドが送られた後で、CSBを L に保持する方法です。
変換コマンド入力後、デバイスが変換実行によってビジー状
態になっている時は、SDOラインが L にドライブされます
（図 23）。デバイスが変換を完了すると、SDOは H にドライブ
されます。ただし、CSB が H になると、デバイスが変換を完了
していなくてもSDOも H に戻ります。アドレスが割り当てられ
たデバイスは、その状態のみに基づいてSDOラインをドライブ
します。この方法に伴う問題は、ADC 変換の完了を待ってい
る間、コントローラが他のシリアル通信を自由に行えないとい
うことです。もう1つの方法は、この制約を受けません。コント
ローラはADC 開始コマンドを送って他のタスクを実行し、次
にADCコンバータの状態をポーリングするコマンド
（PLADC）
を送って、ADC 変換の状態を判断できます
（図 24）。PLADC
コマンド入力後、デバイスが変換実行によってビジー状態に
なっている間は、SDO が L になります。変換が終了すると
SDOは H になります。ただし、CSBI が H になると、デバイ
スが変換を完了していなくてもSDOは H になります。並列構
成のデバイスでPLADCコマンドを使用する方法については、
「プログラミング例」
のセクションを参照してください。
isoSPIモードで通信を行う並列構成では、ローサイド・ポート
は、受信したマスター isoSPI パルスに応答する形でのみデー
タ・パルスを送信します。したがって、上に述べたどちらかの
ポーリング方法でコマンドを入力した後は、isoSPIデータ・
パルスがデバイスに送られて変換状態が更新されます。これ
らのパルスは、LTC6820を使用し、そのSCKピンからクロッ
クを出力することによって送信できます。このパルスに応答し
て、LTC6804は、変換のためまだビジー状態にある場合は
isoSPI パルスを返し、変換が完了している場合はパルスを返し
ません。CSBのハイisoSPI パルスが LTC6804に送られると、
LTC6804はポーリング・コマンドを終了します。
す。表 26はプロトコル図を読み取る鍵となります。
表 26．プロトコル・キー
CMD0
First Command Byte (See Tables 32 and 33)
CMD1
Second Command Byte (See Tables 32 and 33)
PEC0
First PEC Byte (See Table 25)
PEC1
Second PEC Byte (See Table 25)
n
Number of Bytes
…
Continuation of Protocol
Master to Slave
Slave to Master
コマンド・フォーマット：ブロードキャスト・コマンドとアドレス・
コマンドのフォーマットを、それぞれ表 32と表 33に示します。
11ビットのコマンド・コードCC[10:0]は、ブロードキャスト・コ
マンドもアドレス・コマンドも同じです。すべてのコマンド・コー
ドの一覧を表 34に示します。ブロードキャスト・コマンドの
CMD0[7] からCMD0[3]までの値は0です。アドレス・コマンド
のCMD0[7]の値は1で、その後のビットCMD0[6:3]にはデバ
イスの4ビット・アドレス(a3、a2、a1、a0) が入ります。アドレス
が割り当てられたデバイスは、ピンA3 ∼ A0で表されるその
デバイスの物理アドレスがアドレス・コマンドに指定されたアド
レスに一致した場合のみ、アドレス・コマンドに応答します。ブ
ロードキャスト・コマンドとアドレス・コマンドのPECは、16ビッ
トのコマンド
（CMD0および CMD1）全体に対して計算する必
要があります。
コマンド
表 34に、LTC6804-1とLTC6804-2のすべてのコマンドと、その
バス・プロトコル
プロトコル・フォーマット：ブロードキャスト・コマンドとアドレ
ス・コマンドのプロトコル・フォーマットを表 27 ∼ 31に示しま
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
45
LTC6804-1/LTC6804-2
動作
表 27．ブロードキャスト/アドレス・ポーリング・コマンド
8
8
8
8
CMD0
CMD1
PEC0
PEC1
ポーリング・
データ
表 28．ブロードキャスト書き込みコマンド
8
8
8
8
8
CMD0
CMD1
PEC0
PEC1
データ・バイト・
ロー
8
8
8
8
データ・バイト・
ハイ
PEC0
PEC1
Shift Byte 1
8
8
8
…
データ・バイト・
ハイ
PEC0
PEC1
8
8
8
8
…
データ・バイト・
ハイ
PEC0
PEC1
Shift Byte 1
8
8
8
データ・バイト・
ハイ
PEC0
PEC1
…
8
…
Shift Byte n
…
Shift Byte n
ビット1
ビット0
表 29．アドレス書き込みコマンド
8
8
8
8
8
CMD0
CMD1
PEC0
PEC1
データ・バイト・
ロー
表 30．ブロードキャスト読み出しコマンド
8
8
8
8
8
CMD0
CMD1
PEC0
PEC1
データ・バイト・
ロー
8
表 31．アドレス読み出しコマンド
8
8
8
8
8
CMD0
CMD1
PEC0
PEC1
データ・バイト・
ロー
表 32．ブロードキャスト・コマンド・フォーマット
名称
RD/WR
ビット7
ビット6
…
ビット5
ビット4
ビット3
ビット2
CMD0
WR
0
0
0
0
0
CC[10]
CC[9]
CC[8]
CMD1
WR
CC[7]
CC[6]
CC[5]
CC[4]
CC[3]
CC[2]
CC[1]
CC[0]
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
表 33．アドレス・コマンド・フォーマット
名称
RD/WR
ビット7
CMD0
WR
1
a3*
a2*
a1*
a0*
CC[10]
CC[9]
CC[8]
CMD1
WR
CC[7]
CC[6]
CC[5]
CC[4]
CC[3]
CC[2]
CC[1]
CC[0]
*axはアドレス・ビットx
680412f
46
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
表 34．コマンドのコード
コマンドの説明
名称
CC[10:0] - コマンド・コード
10
9
8
7
6
5
4
3
2
1
0
Write Configuration
Register Group
WRCFG
0
0
0
0
0
0
0
0
0
0
1
Read Configuration
Register Group
RDCFG
0
0
0
0
0
0
0
0
0
1
0
Read Cell Voltage
Register Group A
RDCVA
0
0
0
0
0
0
0
0
1
0
0
Read Cell Voltage
Register Group B
RDCVB
0
0
0
0
0
0
0
0
1
1
0
Read Cell Voltage
Register Group C
RDCVC
0
0
0
0
0
0
0
1
0
0
0
Read Cell Voltage
Register Group D
RDCVD
0
0
0
0
0
0
0
1
0
1
0
Read Auxiliary
Register Group A
RDAUXA
0
0
0
0
0
0
0
1
1
0
0
Read Auxiliary
Register Group B
RDAUXB
0
0
0
0
0
0
0
1
1
1
0
Read Status Register Group A RDSTATA
0
0
0
0
0
0
1
0
0
0
0
Read Status Register Group B RDSTATB
0
0
0
0
0
0
1
0
0
1
0
Start Cell Voltage ADC
Conversion and Poll Status
ADCV
0
1
MD[1] MD[0]
1
1
DCP
0
CH[2]
CH[1]
CH[0]
Start Open Wire ADC Conversion and Poll Status
ADOW
0
1
MD[1] MD[0]
PUP
1
DCP
1
CH[2]
CH[1]
CH[0]
Start Self-Test Cell Voltage
Conversion and Poll Status
CVST
0
1
MD[1] MD[0]
ST[1]
ST[0]
0
0
1
1
1
Start GPIOs ADC Conversion
and Poll Status
ADAX
1
0
MD[1] MD[0]
1
1
0
0
CHG [2]
CHG [1]
CHG [0]
Start Self-Test GPIOs
Conversion and Poll Status
AXST
1
0
MD[1] MD[0]
ST[1]
ST[0]
0
0
1
1
1
Start Status group ADC
Conversion and Poll Status
ADSTAT
1
0
MD[1] MD[0]
1
1
0
1
Start Self-Test Status group
Conversion and Poll Status
STATST
1
0
MD[1] MD[0]
ST[1]
ST[0]
0
1
1
1
1
Start Combined Cell
Voltage and GPIO1, GPIO2
Conversion and Poll Status
ADCVAX
1
0
MD[1] MD[0]
1
1
DCP
1
1
1
1
Clear Cell Voltage
Register Group
CLRCELL
1
1
1
0
0
0
1
0
0
0
1
Clear Auxiliary
Register Group
CLRAUX
1
1
1
0
0
0
1
0
0
1
0
Clear Status Register Group
CLRSTAT
1
1
1
0
0
0
1
0
0
1
1
Poll ADC Conversion Status
PLADC
1
1
1
0
0
0
1
0
1
0
0
Diagnose MUX and Poll
Status
DIAGN
1
1
1
0
0
0
1
0
1
0
1
Write COMM Register Group
WRCOMM
1
1
1
0
0
1
0
0
0
0
1
Read COMM Register Group
RDCOMM
1
1
1
0
0
1
0
0
0
1
0
STCOMM
1
1
1
0
0
1
0
0
0
1
1
2
Start I C/SPI Communication
CHST [2] CHST [1] CHST [0]
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
47
LTC6804-1/LTC6804-2
動作
表 35．コマンド・ビットの説明
名称
MD[1:0]
説明
ADC Mode
値
MD
ADCOPT(CFGR0[0]) = 0
ADCOPT(CFGR0[0]) = 1
01
27kHz Mode (Fast)
14kHz Mode
10
7kHz Mode (Normal)
3kHz Mode
11
26Hz Mode (Filtered)
2kHz Mode
DCP
DCP
Discharge Permitted
0
Discharge Not Permitted
1
Discharge Permitted
Total Conversion Time in the 6 ADC Modes
CH
000
001
CH[2:0]
Cell Selection for ADC Conversion
010
011
100
101
110
PUP
Pull-Up/Pull-Down Current for OpenWire Conversions
全セル
27kHz
14kHz
7kHz
3kHz
2kHz
26Hz
1.1ms
1.3ms
2.3ms
3.0ms
4.4ms
201ms
201µs
230µs
405µs
501µs
754µs
34ms
セル1とセル7
セル2とセル8
セル3とセル9
セル4とセル10
セル5とセル11
セル6とセル12
PUP
0
Pull-Down Current
1
Pull-Up Current
Self-Test Conversion Result
ST[1:0]
Self-Test Mode Selection
ST
27kHz
14kHz
7kHz
3kHz
2kHz
26Hz
01
Self Test 1
0x9565
0x9553
0x9555
0x9555
0x9555
0x9555
10
Self test 2
0x6A9A
0x6AAC
0x6AAA
0x6AAA
0x6AAA
0x6AAA
Total Conversion Time in the 6 ADC Modes
CHG
CHG[2:0]
GPIO Selection for ADC Conversion
000
GPIO 1-5, 2nd Ref
001
GPIO 1
010
GPIO 2
011
GPIO 3
100
GPIO 4
101
GPIO 5
110
2nd Reference
27kHz
14kHz
7kHz
3kHz
2kHz
26Hz
1.1ms
1.3ms
2.3ms
3.0ms
4.4ms
201ms
201µs
230µs
405µs
501µs
754µs
34ms
27kHz
14kHz
7kHz
3kHz
2kHz
26Hz
748µs
865µs
1.6ms
2.0ms
3.0ms
134ms
201µs
230µs
405µs
501µs
754µs
34ms
Total Conversion Time in the 6 ADC Modes
CHST
CHST[2:0]*
Status Group Selection
000
SOC, ITMP, VA, VD
001
SOC
010
ITMP
011
VA
100
VD
*注記：ADSTATコマンドのCHSTに対して有効なオプションは、0～4。ADSTATコマンドでCHSTを5/6に設定した場合、LTC6804は、ADAXコマンドでCHG = 5/6
を設定した場合と同様にそれを扱う。
680412f
48
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
表 36．設定レジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
CFGR0
RD/WR
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
REFON
SWTRD
ADCOPT
CFGR1
RD/WR
VUV[7]
VUV[6]
VUV[5]
VUV[4]
VUV[3]
VUV[2]
VUV[1]
VUV[0]
CFGR2
RD/WR
VOV[3]
VOV[2]
VOV[1]
VOV[0]
VUV[11]
VUV[10]
VUV[9]
VUV[8]
CFGR3
RD/WR
VOV[11]
VOV[10]
VOV[9]
VOV[8]
VOV[7]
VOV[6]
VOV[5]
VOV[4]
CFGR4
RD/WR
DCC8
DCC7
DCC6
DCC5
DCC4
DCC3
DCC2
DCC1
CFGR5
RD/WR
DCTO[3]
DCTO[2]
DCTO[1]
DCTO[0]
DCC12
DCC11
DCC10
DCC9
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
表 37．セル電圧レジスタ・グループ A
レジスタ
RD/WR
ビット7
CVAR0
RD
C1V[7]
C1V[6]
C1V[5]
C1V[4]
C1V[3]
C1V[2]
C1V[1]
C1V[0]
CVAR1
RD
C1V[15]
C1V[14]
C1V[13]
C1V[12]
C1V[11]
C1V[10]
C1V[9]
C1V[8]
CVAR2
RD
C2V[7]
C2V[6]
C2V[5]
C2V[4]
C2V[3]
C2V[2]
C2V[1]
C2V[0]
CVAR3
RD
C2V[15]
C2V[14]
C2V[13]
C2V[12]
C2V[11]
C2V[10]
C2V[9]
C2V[8]
CVAR4
RD
C3V[7]
C3V[6]
C3V[5]
C3V[4]
C3V[3]
C3V[2]
C3V[1]
C3V[0]
CVAR5
RD
C3V[15]
C3V[14]
C3V[13]
C3V[12]
C3V[11]
C3V[10]
C3V[9]
C3V[8]
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
表 38．セル電圧レジスタ・グループ B
レジスタ
RD/WR
ビット7
CVBR0
RD
C4V[7]
C4V[6]
C4V[5]
C4V[4]
C4V[3]
C4V[2]
C4V[1]
C4V[0]
CVBR1
RD
C4V[15]
C4V[14]
C4V[13]
C4V[12]
C4V[11]
C4V[10]
C4V[9]
C4V[8]
CVBR2
RD
C5V[7]
C5V[6]
C5V[5]
C5V[4]
C5V[3]
C5V[2]
C5V[1]
C5V[0]
CVBR3
RD
C5V[15]
C5V[14]
C5V[13]
C5V[12]
C5V[11]
C5V[10]
C5V[9]
C5V[8]
CVBR4
RD
C6V[7]
C6V[6]
C6V[5]
C6V[4]
C6V[3]
C6V[2]
C6V[1]
C6V[0]
CVBR5
RD
C6V[15]
C6V[14]
C6V[13]
C6V[12]
C6V[11]
C6V[10]
C6V[9]
C6V[8]
表 39．セル電圧レジスタ・グループ C
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
CVCR0
RD
C7V[7]
C7V[6]
C7V[5]
C7V[4]
C7V[3]
C7V[2]
C7V[1]
C7V[0]
CVCR1
RD
C7V[15]
C7V[14]
C7V[13]
C7V[12]
C7V[11]
C7V[10]
C7V[9]
C7V[8]
CVCR2
RD
C8V[7]
C8V[6]
C8V[5]
C8V[4]
C8V[3]
C8V[2]
C8V[1]
C8V[0]
CVCR3
RD
C8V[15]
C8V[14]
C8V[13]
C8V[12]
C8V[11]
C8V[10]
C8V[9]
C8V[8]
CVCR4
RD
C9V[7]
C9V[6]
C9V[5]
C9V[4]
C9V[3]
C9V[2]
C9V[1]
C9V[0]
CVCR5
RD
C9V[15]
C9V[14]
C9V[13]
C9V[12]
C9V[11]
C9V[10]
C9V[9]
C9V[8]
表 40．セル電圧レジスタ・グループ D
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
CVDR0
RD
C10V[7]
C10V[6]
C10V[5]
C10V[4]
C10V[3]
C10V[2]
C10V[1]
C10V[0]
CVDR1
RD
C10V[15]
C10V[14]
C10V[13]
C10V[12]
C10V[11]
C10V[10]
C10V[9]
C10V[8]
CVDR2
RD
C11V[7]
C11V[6]
C11V[5]
C11V[4]
C11V[3]
C11V[2]
C11V[1]
C11V[0]
CVDR3
RD
C11V[15]
C11V[14]
C11V[13]
C11V[12]
C11V[11]
C11V[10]
C11V[9]
C11V[8]
CVDR4
RD
C12V[7]
C12V[6]
C12V[5]
C12V[4]
C12V[3]
C12V[2]
C12V[1]
C12V[0]
CVDR5
RD
C12V[15]
C12V[14]
C12V[13]
C12V[12]
C12V[11]
C12V[10]
C12V[9]
C12V[8]
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
49
LTC6804-1/LTC6804-2
動作
表 41．補助レジスタ・グループ A
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
AVAR0
RD
G1V[7]
G1V[6]
G1V[5]
G1V[4]
G1V[3]
G1V[2]
G1V[1]
G1V[0]
AVAR1
RD
G1V[15]
G1V[14]
G1V[13]
G1V[12]
G1V[11]
G1V[10]
G1V[9]
G1V[8]
AVAR2
RD
G2V[7]
G2V[6]
G2V[5]
G2V[4]
G2V[3]
G2V[2]
G2V[1]
G2V[0]
AVAR3
RD
G2V[15]
G2V[14]
G2V[13]
G2V[12]
G2V[11]
G2V[10]
G2V[9]
G2V[8]
AVAR4
RD
G3V[7]
G3V[6]
G3V[5]
G3V[4]
G3V[3]
G3V[2]
G3V[1]
G3V[0]
AVAR5
RD
G3V[15]
G3V[14]
G3V[13]
G3V[12]
G3V[11]
G3V[10]
G3V[9]
G3V[8]
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
表 42．補助レジスタ・グループ B
レジスタ
RD/WR
ビット7
AVBR0
RD
G4V[7]
G4V[6]
G4V[5]
G4V[4]
G4V[3]
G4V[2]
G4V[1]
G4V[0]
AVBR1
RD
G4V[15]
G4V[14]
G4V[13]
G4V[12]
G4V[11]
G4V[10]
G4V[9]
G4V[8]
AVBR2
RD
G5V[7]
G5V[6]
G5V[5]
G5V[4]
G5V[3]
G5V[2]
G5V[1]
G5V[0]
AVBR3
RD
G5V[15]
G5V[14]
G5V[13]
G5V[12]
G5V[11]
G5V[10]
G5V[9]
G5V[8]
AVBR4
RD
REF[7]
REF[6]
REF[5]
REF[4]
REF[3]
REF[2]
REF[1]
REF[0]
AVBR5
RD
REF[15]
REF[14]
REF[13]
REF[12]
REF[11]
REF[10]
REF[9]
REF[8]
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
表 43．ステータス・レジスタ・グループ A
レジスタ
RD/WR
ビット7
STAR0
RD
SOC[7]
SOC[6]
SOC[5]
SOC[4]
SOC[3]
SOC[2]
SOC[1]
SOC[0]
STAR1
RD
SOC[15]
SOC[14]
SOC[13]
SOC[12]
SOC[11]
SOC[10]
SOC[9]
SOC[8]
STAR2
RD
ITMP[7]
ITMP[6]
ITMP[5]
ITMP[4]
ITMP[3]
ITMP[2]
ITMP[1]
ITMP[0]
STAR3
RD
ITMP[15]
ITMP[14]
ITMP[13]
ITMP[12]
ITMP[11]
ITMP[10]
ITMP[9]
ITMP[8]
STAR4
RD
VA[7]
VA[6]
VA[5]
VA[4]
VA[3]
VA[2]
VA[1]
VA[0]
STAR5
RD
VA[15]
VA[14]
VA[13]
VA[12]
VA[11]
VA[10]
VA[9]
VA[8]
表 44．ステータス・レジスタ・グループ B
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
STBR0
RD
VD[7]
VD[6]
VD[5]
VD[4]
VD[3]
VD[2]
VD[1]
VD[0]
STBR1
RD
VD[15]
VD[14]
VD[13]
VD[12]
VD[11]
VD[10]
VD[9]
VD[8]
STBR2
RD
C4OV
C4UV
C3OV
C3UV
C2OV
C2UV
C1OV
C1UV
STBR3
RD
C8OV
C8UV
C7OV
C7UV
C6OV
C6UV
C5OV
C5UV
STBR4
RD
C12OV
C12UV
C11OV
C11UV
C10OV
C10UV
C9OV
C9UV
STBR5
RD
REV[3]
REV[2]
REV[1]
REV[0]
RSVD
RSVD
MUXFAIL
THSD
表 45．COMMレジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
COMM0
RD/WR
ICOM0[3]
ICOM0[2]
ICOM0[1]
ICOM0[0]
D0[7]
D0[6]
D0[5]
D0[4]
COMM1
RD/WR
D0[3]
D0[2]
D0[1]
D0[0]
FCOM0[3]
FCOM0[2]
FCOM0[1]
FCOM0[0]
COMM2
RD/WR
ICOM1[3]
ICOM1[2]
ICOM1[1]
ICOM1[0]
D1[7]
D1[6]
D1[5]
D1[4]
COMM3
RD/WR
D1[3]
D1[2]
D1[1]
D1[0]
FCOM1[3]
FCOM1[2]
FCOM1[1]
FCOM1[0]
COMM4
RD/WR
ICOM2[3]
ICOM2[2]
ICOM2[1]
ICOM2[0]
D2[7]
D2[6]
D2[5]
D2[4]
COMM5
RD/WR
D2[3]
D2[2]
D2[1]
D2[0]
FCOM2[3]
FCOM2[2]
FCOM2[1]
FCOM2[0]
680412f
50
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
表 46．メモリ・ビットの説明
名称
説明
値
GPIOx
GPIOx Pin Control
Write:0 -> GPIOx Pin Pull-Down ON; 1-> GPIOx Pin Pull-Down OFF
Read:0 -> GPIOx Pin at Logic 0; 1 -> GPIOx Pin at Logic 1
REFON
Reference Powered 1 -> Reference Remains Powered Up Until Watchdog Timeout
Up
0 -> Reference Shuts Down after Conversions
SWTRD
SWTEN Pin Status 1 -> SWTEN Pin at Logic 1
(Read Only)
0 -> SWTEN Pin at Logic 0
ADCOPT
ADC Mode Option
Bit
ADCOPT: 0 -> Selects Modes 27kHz, 7kHz or 26Hz with MD[1:0] Bits in ADC Conversion Commands.
1 -> Selects Modes 14kHz, 3kHz or 2kHz with MD[1:0] Bits in ADC Conversion Commands.
VUV
Undervoltage
Comparison
Voltage*
Comparison voltage = (VUV + 1) • 16 • 100µV
Default:VUV = 0x000
VOV
Overvoltage
Comparison
Voltage*
Comparison voltage = VOV • 16 • 100µV
Default:VUV = 0x000
DCC[x]
Discharge Cell x
x = 1 to 12
1 -> Turn ON Shorting Switch for Cell x
0 -> Turn OFF Shorting Switch for Cell x (Default)
DCTO
Discharge Time
Out Value
DCTO
(Write)
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Time
(Min)
ディス
エーブル
0.5
1
2
3
4
5
10
15
20
30
40
60
75
90
120
DCTO
(Read)
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Time
Left
(Min)
Disabled
or
Timeout
0
to
0.5
0.5
to
1
1
to
2
2
to
3
3
to
4
4
to
5
5
to
10
10
to
15
15
to
20
20
to
30
30
to
40
40
to
60
60
to
75
75
to
90
90
to
120
CxV
Cell x Voltage*
x = 1 to 12
16-Bit ADC Measurement Value for Cell x
Cell Voltage for Cell x = CxV • 100µV
CxV Is Reset to 0xFFFF on Power-Up and After Clear Command
GxV
GPIO x Voltage*
x = 1 to 5
16-Bit ADC Measurement Value for GPIOx
Voltage for GPIOx = GxV • 100µV
GxV Is Reset to 0xFFFF on Power-Up and After Clear Command
REF
2nd Reference
Voltage*
16-Bit ADC Measurement Value for 2nd Reference
Voltage for 2nd Reference = REF • 100µV
Normal Range Is within 2.980V to 3.020V
SOC
Sum of Cells
Measurement*
16-Bit ADC Measurement Value of the Sum of All Cell Voltages
Sum of All Cells Voltage = SOC • 100µV • 20
ITMP
Internal Die
Temperature*
16-Bit ADC Measurement Value of Internal Die Temperature
Temperature Measurement Voltage = ITMP • 100µV/7.5mV/ C – 273 C
VA
Analog Power
Supply Voltage*
16-Bit ADC Measurement Value of Analog Power Supply Voltage
Analog Power Supply Voltage = VA • 100µV
Normal Range Is within 4.5V to 5.5V
VD
Digital Power
Supply Voltage*
16-Bit ADC Measurement Value of Digital Power Supply Voltage
Digital Power Supply Voltage = VA • 100µV
Normal Range Is within 2.7V to 3.6V
CxOV
Cell x Overvoltage
Flag
CxUV
Cell x Undervoltage x = 1 to 12
Flag
x = 1 to 12
Cell Voltage Compared to VOV Comparison Voltage
0 -> Cell x Not Flagged for Overvoltage Condition.1 -> Cell x Flagged
Cell Voltage Compared to VUV Comparison Voltage
0 -> Cell x Not Flagged for Undervoltage Condition.1 -> Cell x Flagged
REV
Revision Code
Device Revision Code
RSVD
Reserved Bits
Read:Read Back Value Is Always 0
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
51
LTC6804-1/LTC6804-2
動作
表 46．メモリ・ビットの概要
名称
説明
MUXFAIL Multiplexer SelfTest Result
値
Read:0 -> Multiplexer Passed Self Test 1 -> Multiplexer Failed Self Test
THSD
Thermal Shutdown Read:0 -> Thermal Shutdown Has Not Occurred 1 -> Thermal Shutdown Has Occurred
Status
THSD Bit Cleared to 0 on Read of Status RegIster Group B
ICOMn
Initial
Communication
Control Bits
Write
I2C
0110
0001
START
STOP
SPI
1000
I2C
I2C/SPI
Communication
Data Byte
FCOMn
Final
Communication
Control Bits
BLANK
NO TRANSMIT
1111
CSB High
0110
0001
START from Master
STOP from Master
NO TRANSMIT
0000
SPI
Dn
0111
1001
CSB Low
Read
0000
0111
SDA Low Between Bytes SDA High Between Bytes
0111
Data Transmitted (Received) to (From) I2C/SPI Slave Device
Write
I2C
0000
1000
Master ACK
SPI
1001
Master NACK
Master NACK + STOP
X000
1001
CSB Low
Read
I2C
CSB High
0000
0111
1111
0001
1001
ACK from Master
ACK from Slave
NACK from Slave
ACK from Slave +
STOP from Master
NACK from
Slave + STOP from
Master
SPI
1111
* 電圧の式にはレジスタの10 進数（12ビットでは0 ～ 4095、16ビットでは0 ～ 65535）を使用する。
オプションを示します。
を適用する。
3. 2 番目のダミー・バイトを送信する。
プログラミング例
以下の例では、スタックされた3つのLTC6804-1デバイス
（S1、
S2、S3）
の構成を使用します。
デバイスS1のポートAは、SPIモー
ドに設定されています
（ISOMDピンが L ）。デバイスS2およ
びS3のポートAは、isoSPIモードに設定されています
（ISOMD
ピンが H ）。S1のポートBは、S2のポートAに接続されます。
S2のポートBは、S3のポートAに接続されます。マイクロコント
ローラは、S1のポートAを介してスタックと通信します。
シリアル・インタフェースのウェイクアップ
1. ダミー・バイトを送信する。CSBとSCKの活動によって、デ
バイスS1のシリアル・インタフェースがウェイクアップする。
2. すべてのデバイス
（S1、S2、および S3）
をパワーアップする
ために、時間 3 • tWAKE の間、待機する。
ウェイクアップ後に一部のデバイスが IDLEステートに移行す
ることのある大規模なスタックの場合、以下のステップ 3と4
4. 時間 3 • tREADY の間、待機する。
5. コマンドを送信する。
設定レジスタへの書込み
1. CSBを L に引き下げる。
2. WRCFGコマンド
（0x00 0x01）
とそのPEC（0x3D 0x6E）を
送信する。
3. デバイスS3のCFGR0バイトを送信してから、CFGR1（S3）、
…CFGR5（S3）、CFGR0（S3）∼ CFGR5（S3）のPECを送
信する。
4. デバイスS2のCFGR0バイトを送信してから、CFGR1（S2）、
…CFGR5（S2）、CFGR0（S2）∼ CFGR5（S2）のPECを送
信する。
5. デバイスS1のCFGR0バイトを送信してから、CFGR1（S1）、
…CFGR5（S1）、CFGR0（S1）∼ CFGR5（S1）のPECを送
680412f
52
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
信する。
6. CSBを H に引き上げる。データはCSBの立ち上がりエッ
ジで全デバイスにラッチされる。
上のシーケンスのシリアル・インタフェースの時間の計算：
デイジーチェーン・スタック内のLTC6804-1の数 = n
シーケンスのバイト数（B）
：
コマンド：2（コマンド・バイト）+ 2（コマンドPEC）
=4
データ：LTC6804当たり6（データ・バイト）+ 2（データPEC）=
デバイス当たり8 バイト
B = 4 + 8 •n
2. ADCVコマンドとMD[1:0] = 10および DCP = 1、つまり、
0x03 0x70とそのPEC
（0xAF 0x42）
を送信する。
3. CSBを H に引き上げる。
セル電圧レジスタをクリア
1. CSBを L に引き下げる。
2. CLRCELLコマンド
（0x07 0x11）
とそのPEC（0xC9 0xC0）
を送信する。
3. CSBを H に引き上げる。
ADC の状態をポーリング
（並列構成、ISOMD = 0）
ビット当たりのシリアル・ポートの周波数 = F
時間 = (1/F) • B • 8ビット/ バイト = (1/F) • [4 + 8 • n ] • 8
上に示す3つのLTC6804の例の1MHzシリアル・ポートの時
間 = (1/1e6) • (4 + 8 • 3) • 8 = 224μs
注記：この時間はすべての書き込みコマンドと読み出しコマン
ドについて同じです。
セル電圧レジスタ・グループ A からの読み出し
1. CSBを L に引き下げる。
2. RDCVAコマンド
（0x00 0x04）
とそのPEC（0x07 0xC2）
を送
信する。
3. デバイスS1のCVAR0バイトを読み出してから、CVAR1（S1）、
…CVAR5（S1）、CVAR0（S1）∼ CVAR5（S1）
のPECを読み
出す。
4. デバイスS2のCVAR0バイトを読み出してから、CVAR1（S2）、
…CVAR5（S2）、CVAR0（S2）∼ CVAR5（S2）
のPECを読み
出す。
5. デバイスS3のCVAR0バイトを読み出してから、CVAR1（S3）、
…CVAR5（S3）、CVAR0（S3）∼ CVAR5（S3）
のPECを読み
出す。
6. CSBを H に引き上げる。
この例では、A [3:0] = 0011というアドレスを割り当て、ISOMD
= 0と設定したLTC6804-2を使用します。
1. CSBを L に引き下げる。
2. PLADCコマンド
（0x9F 0x14）
とそのPEC（0x1C 0x48）
を送
信する。
3. LTC6804-2がビジーの場合はSDO出力が L になる。ホス
トは、アドレス指定されたデバイスからポーリング状態を更
新するために、SCKでクロックを送信する必要がある。
4. LTC6804-2 が変換を完了するとSDO出力が H になる。
5. CSBを H に引き上げてポーリングを終了。
LTC6804 に接続されたI2Cスレーブとの通信
LTC6804は、GPIO4（SDA）
とGPIO5（SCL）
に接続することに
4.7k
WP
VCC
4.7k
1µF
10V
VREG
LTC6804
SCL
GPIO5(SCL)
24AA01 VSS
GPIO4(SDA)
SDA
V–
680412 F25
図 25.LTC6804 の GPIOピンへの I2C EEPROM の接続
セル電圧の ADC 変換開始
（全てのセル、ノーマル・モード、放電を許可）
と状態のポーリ
ング
1. CSBを L に引き下げる。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
53
LTC6804-1/LTC6804-2
動作
よって、I2Cスレーブ・デバイスをサポートします。この機能に関
して役立つ用途の1つは、図 25に示すような接続を使用して、
製造較正定数などの情報を、小型シリアルEEPROMに格納
することです。
この例では、1つのLTC6804-1を使用して1 バイトのデータを
I2C EEPROMに書き込みます。LTC6804は、3 バイトのデータ
をI2Cスレーブ・デバイスに送信します。送信されるデータは、
B0 = 0xA0（EEPROMアドレス）、B1 = 0x01（書き込みコマン
ド）、および B2 = 0xAA（EEPROMに格納されるデータ）
です。
3 バイトが、以下のフォーマットでI2Cスレーブ・デバイスに送
信されます。
START – B0 – NACK – B1 – NACK – B2 – NACK – STOP
1. WRCOMMコマンドを使用して、COMMレジスタにデータ
を書き込む。
b. STCOMMコマンド
（0x07 0x23）
とそのPEC（0xB9 0xE4）
を送信する。
c. SCKで72 個のクロック・サイクルを送信する。
d. CSBを H に引き上げる。
3. STCOMMコマンドの実行時にスレーブに送信されたデー
タが、COMMレジスタに格納される。RDCOMMコマンド
を使用してデータを取り出す。
a. CSBを L に引き下げる。
b. RDCOMMコマンド
（0x07 0x22）
とそのPEC（0x32 0xD6）
を送信する。
c. COMM0 ∼ COMM5、および 6 バイトのデータのPECを
読み出す。
スレーブが 3 バイトのデータすべてのアクノリッジを返し
たと仮定すると、この例の読み出しデータは、次のように
なる。
a. CSBを L に引き下げる。
（0x07 0x21）
とそのPEC（0x24 0xB2）
b. WRCOMMコマンド
を送信する。
c. COMM0 = 0x6A、COMM1 = 0x08（[START] [B0
[NACK]）、
COMM2 = 0x00、COMM3 = 0x18（[BLANK] [B1]
[NACK]）、
COMM0 = 0x6A、COMM1 = 0x07、COMM2 = 0x70、
COMM3 = 0x17、COMM4 = 0x7A、COMM5 = 0xA1、
PEC = 0xD0 0xDE
d. CSBを H に引き上げる。
COMM4 = 0x0A、COMM5 = 0xA9（[BLANK] [B2]
[NACK+STOP]）、
および、上記データのPEC = 0x6D 0xFBを送信する。
d. CSBを H に引き上げる。
2. STCOMMコマンドを使用して、I2Cスレーブ・デバイスに
3 バイトのデータを送信する。
a. CSBを L に引き下げる。
SCK
SCL (GPIO5)
SDA (GPIO4)
START
LAST CLOCK OF
STCOMM COMMAND
0xA0
0x01
ACK FROM SLAVE
0xAA
ACK FROM SLAVE
STOP
ACK FROM SLAVE
680412 F26
図 26.LTC6804 の I2C 通信の例
680412f
54
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
動作
注記：スレーブがデータを返した場合、
そのデータはCOMMO ∼
COMM5に配置されます。
図 26は、上記の例でSTCOMMコマンドを実行したときの
72クロック・サイクルについて、I2CマスタのGPIO5（SCL）
ポー
トおよび GPIO4（SDA）
ポート上の動作を示しています。
LTC6804 に接続されたSPIスレーブとの通信
この例では、GPIO3（CSBM）、GPIO4
（SDOM）、および GPIO5
（SCKM）を通じてSPIデバイスに接続されたLTC6804-1を
1個使用します。
この例では、
LTC6804は、3バイトのデータ
（B0
= 0x55、B1 = 0xAA、および B2 = 0xCC）
を、次のフォーマット
でSPIスレーブ・デバイスに送信します：CSB L – B0 – B1 –
B2 – CSB H
1. WRCOMMコマンドを使用して、COMMレジスタにデータ
を書き込む。
a. CSBMを L に引き下げる。
b. WRCOMMコマンド
（0x07 0x21）とそのPEC（0x24
0xB2）
を送信する。
c. 以下を送信する。
COMM0 = 0x85、COMM1 = 0x50（[CSBM L ] [B0]
[CSBM L ]）、
COMM2 = 0x8A、COMM3 = 0xA0（[CSBM L ] [B1]
[CSBM L ]）、
COMM4 = 0x8C、COMM5 = 0xC9（[CSBM L ] [B2]
[CSBM H ]）、
a. CSBを L に引き下げる。
（0x07 0x23）
とそのPEC（0xB9 0xE4）
b. STCOMMコマンド
を送信する。
c. SCKで72 個のクロック・サイクルを送信する。
d. CSBを H に引き上げる。
3. STCOMMコマンドの実行時にスレーブに送信されたデー
タが、COMMレジスタに格納される。RDCOMMコマンド
を使用してデータを取り出す。
a. CSBを L に引き下げる。
b. RDCOMMコマンド
（0x07 0x22）
とそのPEC（0x32 0xD6）
を送信する。
c. COMM0 ∼ COMM5、および 6 バイトのデータのPECを
読み出す。この例では、読み出されるデータは次のよう
になる。
COMM0 = 0x755F、COMM1 = 0x7AAF、COMM2 =
7CCF、PEC = 0xF2BA
d. CSBを H に引き上げる。
注記：スレーブがデータを返すと、そのデータはCOMM0 ∼
COMM5に配置されます。
図 27は、上記の例でSTCOMMコマンドを実行したときの
72クロック・サイクルについて、SPIマスタのGPIO3（CSBM）
ポート、GPIO5（SCKM）
ポート、および GPIO4（SDOM）
ポート
の動作を示しています。
および上記データのPEC = 0x89 0xA4。
d. CSBを H に引き上げる。
2. STCOMMコマンドを使用して、SPIスレーブ・デバイスに3
バイトのデータを送信する。
SCK
CSBM (GPIO3)
SCKM (GPIO5)
SDOM (GPIO4)
CSBM LOW
LAST CLOCK OF
STCOMM COMMAND
0x55
0xAA
図 27.LTC6804 の SPI 通信の例
0xCC
CSBM HIGH
680412 F27
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
55
LTC6804-1/LTC6804-2
アプリケーション情報
簡易リニア・レギュレータ
向上したレギュレータの電力効率
LTC6804は、その電源のほとんどをVREG 入力ピンから取り
LTC6804の内部消費電力を最小に抑えるために、V+ ピンに
ます。VREG には、5V 0.5Vを供給する必要があります。安
流れる電流は、非常に小さく
（500μA）
なるように設計されて
定化 DC/DCコンバータによって直接 VREG に電力を供給で
います。正確な測定値を提供するには、V+ ピンの電圧が、最
きます。あるいは、いくつかの外付け部品を追加してDRIVE
上位セルの電圧以上である必要があります。V+ ピンとVREG
ピンを使用し、ディスクリート・レギュレータを形成できます。ピンに給電しないで、極めて低いバッテリ・ドレイン・シャッ
動作時にDRIVE出力ピンは、5.6Vの低電流出力を供給しま
トダウン・モードを実現できます。多くのアプリケーションで
す。この出力は、図 28に示すように、ディスクリートNPNトラ
は、過渡電流から保護するために、V+ をデカップリング RC
–
ンジスタを使用してバッファできます。V を超える6V 以上の（100Ω/100nFを推奨）
を経由して恒久的に最上位セルの電
任意の電位（モニターされている電池セル、や非安定化コン
位に接続します。
バータ電源など）から、NPNのコレクタ電力を供給できます。
セル・スタックから電力を供給するときの実行効率をさらに改
NPNを過渡電流から保護するために、コレクタ電力の接続に
善する場合、NPN パス・トランジスタではなく、降圧コンバー
は100Ω/100nF RCデカップリング・ネットワークを推奨します。
タからVREG に電力を供給できます。これに最適な回路は、
NPNのエミッタは、1μFコンデンサでバイパスされます。これよ
図 29に示すようにLT3990をベースにします。スタックに接続
りも大きな値のコンデンサは、LTC6804のウェイクアップ時間
するときの突入電流を防ぎ、伝導 EMIを低減するために、入
が増えるため、使用しないでください。高いコレクタ電圧によっ
力と直列に接続された1k 抵抗を使用します。LTC6804と共に
て著しく発熱する場合があるため、NPNの熱特性には注意が
コンバータがスリープするように、EN/UVLOピンをDRIVEに
必要です。示したNSV1C201MZ4は、良好な設計マージンを
接続します。
提供するSOT-223デバイスです。
VIN
28V TO
62V
1k
VIN
100Ω
OFF ON
LTC6804
WDT
DRIVE
VREG
SWTEN
VREF1
VREF2
GPIO5
GPIO4
V–
V–
GPIO3
BOOST
LT3990
0.1µF
NSV1C201MZ4
EN/UVLO
PG
33µH
BD
22pF
RT
374k
f = 400kHz
GND
VREG
5V
40mA
SW
2.2µF
1µF
0.22µF
1M
FB
22µF
316k
680412 F29
1µF
1µF
図 29. 高効率のセル・スタックから電力を供給される VREG
680412 F28
図 28.NPN パス・トランジスタを使用した簡易
VREG 電源
680412f
56
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
アプリケーション情報
完全に絶縁された電源
外部温度プローブの読み取り
簡易DC/DCフライバック・コンバータは、図 30に示すよう
に、リモートの12V 電源からLTC6804に絶縁された電力を
供給できます。この回路とisoSPIトランスの絶縁によって、
LTC6804 回路は完全にフロート状態になり、バッテリ電力を
ほとんど消費しないようになります。このように構成すること
で、バッテリ電位で動作する回路の量が減ることに加え、バッ
テリ負荷がアンバランスになることを防ぎます。
図 31は、標準的な負温度係数（NTC）
のサーミスタのバイア
ス回路を示しています。25 Cでの10kΩ が最も一般的なセン
サ値であり、VREF2 出力段は、これら複数のプローブを直接バ
イアスするために必要な電流を供給するように設計されてい
ます。回路が 25 Cで1.5V（VREF2 は公称 3V）
を供給するよう
に、NTCの値に応じてバイアス抵抗を選択します。回路全体
の応答は、標準的なセルの温度の範囲内で、約 –1%/ Cです。
これを図 31のグラフに示します。
CMHD459A
130k
12VRETURN
8
RFB
GND
100k
4.7µF
25V
LT8300
EN/UVLO
SW
VIN
5
•1
4•
CMMSH1-40
NSV1C201MZ4
1µF
100V
1µF
10V
PA0648NL
12V
V+
CMHZ5265B
62V
13V
4.7µF
25V
7
•2
100nF
100V
LTC6804
DRIVE
VREG
V–
680412 F30
図 30.リモートの 12V 電源からの LTC6804 への電力供給
100
90
80
VREF2
10k
VTEMP
NTC
10k AT 25°C
V–
VTEMPx (% VREF2)
22.1k
100Ω
52V
70
60
50
40
30
20
10
0
–40
–20
0
20
40
60
TEMPERATURE (°C)
80
680412 F31
図 31. 標準的な温度プローブ回路と相対出力
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
57
LTC6804-1/LTC6804-2
アプリケーション情報
補助測定入力の拡張
セル入力とGPIO 入力のフィルタリング
LTC6804は、それぞれ ADC 入力として使用できる5つの
GPIOピンを備えています。アプリケーションによっては、これ
よりも多くの信号を測定する必要があります。そのため、これ
よりも多くの信号数をサポートする1つの方法は、図 32に示
すように、MUX 回路を追加することです。この回路は、GPIO1
ADC 入力を使用して、最大 16のソース信号をデジタル化し
ます。MUX 制御は、I2Cポートとして構成された他の2つの
GPIOラインによって提供されます。バッファ・アンプは、使用
可能な変換レートを増やすために、選択された信号の高速セ
トリングを提供します。
LTC6804は、デルタシグマ変調器とその後ろにSINC3 有限イ
ンパルス応答（FIR）
デジタル・フィルタを備えるデルタシグマ
型 ADCを使用します。これによって、入力フィルタの要件が大
幅に減ります。さらに、プログラム可能なオーバーサンプリング
率を使用して、測定速度とフィルタのカットオフ周波数との間
の最適なトレードオフを決定できます。この高次ローパス・フィ
ルタを使用しても、特に高速変換モードの場合に、高速過渡
ノイズによって測定で残留ノイズが発生することがあります。こ
れは、各 ADC 入力にRCローパス・デカップリングを追加する
ことによって、最小限に抑えることができます。これを追加する
ことで、損傷を与える可能性のある高エネルギーの過渡電流
を除去することもできます。約 100Ωを超える抵抗をADC 入力
に追加すると、測定でシステム的な誤差が発生するようにな
ります。この誤差は、フィルタ容量を増やすか、ソフトウェアで
のキャリブレーションを使用して数学的に補償することによっ
て改善できます。最高レベルのバッテリ電圧のリップル除去
が要求される状況では、接地コンデンサ・フィルタを推奨しま
す。この構成では、直列接続された抵抗とコンデンサを使用し
て、HFノイズをV – から分離します。ノイズの周期性が少ない
内部保護機能
LTC6804は、堅牢な性能を確保するために、さまざまなESD
保護機能を搭載しています。具体的な保護構造を表す等価
回路を、図 33に示します。ピン43 ∼ 48は、–1と–2のバージョ
ンに対して異なる機能を備えていますが、その保護構造は同
じです。ツェナー式サプレッサは、それらの公称クランプ電圧
で示され、他のダイオードは標準PN接合動作を示しています。
ANALOG1
ANALOG2
ANALOG3
ANALOG4
ANALOG5
ANALOG6
ANALOG7
ANALOG8
ANALOG9
ANALOG10
ANALOG11
ANALOG12
ANALOG13
ANALOG14
ANALOG15
ANALOG16
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
16
S0
VCC
15
SCL
S1
14
SDA
S2
13
A0
S3
LTC1380
12
A1
S4
11
GND
S5
10
VEE
S6
9
DO
S7
16
S0
VCC
15
SCL
S1
14
SDA
S2
13
A0
S3
LTC1380
12
A1
S4
11
GND
S5
10
VEE
S6
9
DO
S7
4.7k
4.7k
1µF
37
LTC6804
VREG
33
GPIO5(SCL)
32
GPIO4(SDA)
31 –
V
3
4
+
5
LTC6255
–
1
100Ω
2
27
GPIO1
10nF
680412 F32
ANALOG INPUTS: 0.04V TO 4.5V
図 32.16 の追加アナログ測定をサポートする MUX 回路
680412f
58
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
アプリケーション情報
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
26
25
31
30
C12
S12
C11
S11
C10
S10
C9
S9
C8
S8
C7
S7
C6
S6
C5
S5
C4
S4
C3
S3
C2
S2
C1
S1
C0
12V
1
30V
10k
30V
12V
30V
12V
10k
12V
12V
30V
10k
12V
12V
12V
12V
12V
10k
12V
12V
12V
12V
10k
12V
12V
12V
10k
12V
12V
12V
30V
10k
12V
12V
12V
12V
12V
10k
12V
12V
12V
12V
10k
12V
12V
12V
10k
12V
12V
12V
12V
30V
10k
12V
12V
12V
12V
10k
12V
12V
12V
12V
V–
V–
V+
LTC6804
IPB/A3
IMB/A2
ICMP/A1
IBIAS/A0
SDO
SDI
SCK
CSB
ISOMD
WDT
48
47
46
45
44
43
か、高いオーバーサンプル・レートを使用しているシステムで
は、差動コンデンサ・フィルタ構造が適しています。この構成で
は、抵抗は各入力に直列接続されますが、コンデンサは隣接
するCピン間に接続されます。ただし、差動コンデンサの各部
分が相互作用します。その結果、フィルタ応答の一貫性が低
くなり、減衰が RCによる予測値よりも
（約 1ディケード）低くな
ります。これらのコンデンサには、加えられる電圧のうちの1セ
ル分の電圧が発生します
（そのため、コンデンサ値が小さく低
コスト）。また、これらのコンデンサは、過渡エネルギーをデバ
イス全体に均一に分配する傾向があり、これによって、内部の
電位構造に対するストレスの発生が抑えられます。これら2つ
の方法を、図 34の回路図で示します。ADCの基本的な精度
は、標準的性能曲線に示すようにRとCによって変化しますが、
誤差は、R = 100Ω かつC = 10nF の場合に最小になります。
測定ではすべてV– が基準になるため、GPIOピンは接地され
たコンデンサの構成を常に使用します。
42
41
100Ω
CELL2
C2
3.3k
RQJ0303
33Ω
40
C1
3.3k
RQJ0303
39
LTC6804
10nF
100Ω
CELL1
33Ω
DRIVE
VREG
SWTEN
VREF1
VREF2
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
37
C0
10nF
BATTERY V–
36
S1
10nF
100Ω
38
S2
V–
Differential Capacitor Filter
35
34
100Ω
CELL2
33Ω
33
C
CELL1
29
C
100Ω
BATTERY V–
25Ω
S1
*
C0
C
27
LTC6804
C1
3.3k
RQJ0303
33Ω
S2
*
100Ω
32
28
C2
3.3k
RQJ0303
*
*6.8V ZENERS RECOMMENDED IF C > 100nF
V–
680412 F34
Grounded Capacitor Filter
680412 F33
NOTE: NOT SHOWN ARE PN DIODES TO ALL OTHER PINS FROM PIN 31
図 34. 入力フィルタ構造の構成
図 33.LTC6804 の内部 ESD 保護構造
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
59
LTC6804-1/LTC6804-2
アプリケーション情報
内部 MOSFET によるセル・バランシング
LTC6804
C(n)
RFILTER
S1 ∼ S12ピンは、バッテリ・セル間のバランスを保つために
使用されます。直列に接続された1つのセルが過充電になっ
た場合、S出力を使用してそのセルを放電できます。各 S出力
には、放電用の内部 NチャネルMOSFET が存在します。この
NMOSは、最大 20Ωのオン抵抗を持ちます。LTC6804のパッ
ケージの外部に放熱するために、図 35に示すように、NMOS
と直列に外付け抵抗を接続する必要があります。RCを使
用して、セル電圧測定にさらにフィルタを追加できます。ただ
し、フィルタのRを小さいまま
（通常は約 10Ω）にして、設定
されたバランス電流への影響を減らす必要があります。内部
MOSFETを使用してセルを放電する場合、ダイ温度をモニタ
する必要があります。
「電力損失とサーマル・シャットダウン」
の
セクションを参照してください。
RDISCHARGE
+
S(n)
RFILTER
C(n – 1)
680412 F35
図 35. 内部放電回路
LTC6804
C(n)
+
RQJ0303PGD
R
3.3k
外部 MOSFET によるセル・バランシング
S出力は、内部プルアップ PMOSトランジスタを備えていま
す。Sピンは、外部 MOSFETのゲート駆動に適したデジタル
出力として動作できます。高い放電電流が必要なアプリケー
ションの場合、ディスクリートPMOSスイッチ・デバイスと適
切な放電抵抗をセルに接続し、ゲート端子をS出力ピンに接
続します。これを、図 36に示します。RCフィルタを備える外部
MOSFET 回路を、図 34に示します。
図 36. 外部放電回路
セル1/7
t0 ∼ t1M
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
セル2/8
680412 F36
セル測定コマンドの放電許可（DCP）
コマンド・ビットが H で
ある場合、
セルの測定中にSピンの放電状態は変化しません。
しかし、DCPビットが L である場合、対応するセルまたは隣
接するセルの測定中に、オンになっているすべての放電がオフ
になります。DCP = 0でADCVコマンドを実行したときの放電
セルの測定期間
セル3/9
C(n – 1)
セル測定時の放電制御
表 47．DCP = 0でのADCVコマンド実行時の放電制御
放電ピン
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S(n)
セル4/10 セル5/11 セル6/12
t1M ∼ t2M t2M ∼ t3M t3M ∼ t4M t4M ∼ t5M t5M ∼ t6M
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
セル1/7
t6M ∼ t1C
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
セル2/8
t1C ∼ t2C
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
セルの較正期間
セル3/9
t2C ∼ t3C
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
セル4/10 セル5/11 セル6/12
t3C ∼ t4C
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
t4C ∼ t5C
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
t5C ∼ t6C
OFF
ON
ON
ON
OFF
OFF
OFF
ON
ON
ON
OFF
OFF
680412f
60
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
アプリケーション情報
制御を表 47に示します。この表では、オフは、設定レジスタ内
の対応するDCC[x]ビットが H である場合でも、その期間中
に放電が強制的にオフになることを意味しています。オンは、
放電がオンになると、その期間中は放電がオンのままになるこ
とを意味します。ADCVコマンドのタイミングについては、図 3
を参照してください。
以下のアルゴリズムを、図 37と合わせて使用できます。
1. 放電していない
（すべてのS出力がオフの）
すべてのセルを
測定し、その結果を読み出して格納する。
2. S1とS7をオンにする。
3. C1 ∼ C0、C7 ∼ C6を測定する。
4. S1とS7をオフにする。
電力損失とサーマル・シャットダウン
S1 ∼ S12ピンに接続された内部 MOSFETを使用して、バッテ
リ・セルを放電できます。外付け抵抗を使用して、MOSFETに
よる電力損失を制限する必要があります。MOSFETでの最大
電力損失は、LTC6804 が許容できる熱量によって制限されま
す。過剰な熱は、ダイ温度を上昇させます。125 Cまでのダイ
温度では、測定精度の劣化は、観測されないか、観測された
としてもわずかです。150 Cを超えると損傷が発生する恐れが
あるため、最大 125 Cのダイ温度が推奨されます。過熱による
損傷からLTC6804を保護するために、サーマル・シャットダウ
ン回路が内蔵されています。セル放電スイッチでの電力損失
が大きいと、デバイスが過熱する可能性があります。デバイス
がスリープ・モードでない場合、サーマル・シャットダウン回路
は必ずイネーブルされます
（動作モードを参照）。デバイスで
検出された温度が約 150 Cを超えると、設定レジスタがデフォ
ルト状態にリセットされ、すべての放電スイッチがオフになりま
す。サーマル・シャットダインが発生すると、ステータス・レジス
タ・グループ BのTHSDビットが H になります。このビットは、
ステータス・レジスタ・グループ Bの読み出し動作の後にクリ
アされます。このビットは、CLRSTATコマンドを使用して設定
することもできます。サーマル・シャットダウンは、正常動作を
中断します。そのため、デバイス温度が許容できないレベルに
近づいたことを、内部温度モニタを使用して判定する必要が
あります。
バランシング回路の検証方法
放電回路の機能は、セルの測定によって最も正しく検証され
ます。LTC6804バッテリ・モニタ・デバイスを使用する例を、
図 37に示します。バッテリと放電 MOSFETのソースの間の抵抗
によって、セル電圧の測定値が減少します。測定の変化量は、
抵抗値と、その抵抗値に対するMOSFETに応じて変わります。
5. S2とS8をオンにする。
6. C2 ∼ C1、C8 ∼ C7を測定する。
7. S2とS8をオフにする。
…
14. S6とS12をオンにする。
15. C6 ∼ C5、C12 ∼ C11を測定する。
16. S6とS12をオフにする。
17. 電圧レジスタ・グループを読み出し、ステップ 2 ∼ 16の結
果を取得する。
18. 新しい読み出し値と古い読み出し値を比較する。各セル電
圧の読み出し値は、RB1とRB2（図 37）
によって設定された
固定の割合で減少している必要があります。正確な減少
量は、抵抗値とMOSFETの特性によって変わります。
改良されたPEC 計算
ユーザーは、LTC6804 から読み出されたシリアル・データが有
効であり、外部ノイズ源によって破損していないという信頼性
を、PECによって確認できます。この機能は、信頼性の高い通
信にとって重要です。LTC6804では、読み出されるデータおよ
び書き込まれるデータすべてについて、PECを計算する必要
があります。このため、PECを計算するための効率的な手段を
持つことが重要になります。下のコードは、ルックアップ・テー
ブルから求めるPEC 計算方法の簡単な実装を示しています。
ここには、2つの関数があります。1つ目の関数 init_PEC15_
Table()は、マイクロコントローラの起動時に1 度だけ呼び出さ
れ、PEC15テーブルの配列（pec15Table[]）
を初期化します。こ
のテーブルは、今後のすべてのPEC 計算で使用されます。起
動時にinit_PEC15_Table() 関数を実行せずに、PEC15テーブ
ルをマイクロコントローラにハード・コードすることもできます。
pec15() 関数は、PECを計算し、指定された任意の長さのバイ
ト配列で、適切な15ビットのPECを返します。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
61
LTC6804-1/LTC6804-2
アプリケーション情報
RB1
RB2
RB1
RB2
RB1
V+
C12
RB2
LTC6804
S12
C11
RB1
S11
C10
RB2
S10
C9
RB1
S9
RB2
C8
S8
C7
RB1
S7
RB2
C6
S6
C5
RB1
S5
RB2
C4
S4
RB1
C3
S3
RB2
RB1
C2
V–
S2
C0
C1
S1
RB2
RB1
RB2
RB1
RB2
RB1
RB2
680412 F37
図 37. バランシング・セルフ・テスト回路
680412f
62
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
アプリケーション情報
/************************************
Copyright 2012 Linear Technology Corp. (LTC)
Permission to freely use, copy, modify, and distribute this software for any
purpose with or without fee is hereby granted, provided that the above
copyright notice and this permission notice appear in all copies:
THIS SOFTWARE IS PROVIDED “AS IS” AND LTC DISCLAIMS ALL WARRANTIES
INCLUDING ALL IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS.IN NO
EVENT SHALL LTC BE LIABLE FOR ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL
DAMAGES OR ANY DAMAGES WHATSOEVER RESULTING FROM ANY USE OF SAME, INCLUDING
ANY LOSS OF USE OR DATA OR PROFITS, WHETHER IN AN ACTION OF CONTRACT, NEGLIGENCE
OR OTHER TORTUOUS ACTION, ARISING OUT OF OR IN CONNECTION WITH THE USE OR
PERFORMANCE OF THIS SOFTWARE.
***********************************************************/
int16 pec15Table[256];
int16 CRC15_POLY = 0x4599;
void init_PEC15_Table()
{
for (int i = 0; i < 256; i++)
{
remainder = i << 7;
for (int bit = 8; bit > 0; --bit)
{
if (remainder & 0x4000)
{
remainder = ((remainder << 1));
remainder = (remainder ^ CRC15poly)
}
else
{
remainder = ((remainder << 1));
}
}
pec15Table[i] = remainder&0xFFFF;
}
}
unsigned int16 pec15 (char *data , int len)
{
int16 remainder,address;
remainder = 16;//PEC seed
for (int i = 0; i < len; i++)
{
address = ((remainder >> 7) ^ data[i]) & 0xff;//calculate PEC table address
remainder = (remainder << 8 ) ^ pec15Table[address];
}
return (remainder*2);//The CRC15 has a 0 in the LSB so the final value must be multiplied by 2
}
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
63
LTC6804-1/LTC6804-2
アプリケーション情報
示すMUXアプリケーションの入力に接続されます。GPIO1と
GPIO2をADCの入力として使用すると、同じ変換シーケンス
内でセル入力として
（ADCVAXコマンドを使用して）
デジタル
化できます。そのため、セル電圧の測定とセル電流の測定を
同期させることができます。
ホール効果センサを使用した電流測定
任意のアナログ信号（適合する電圧を生成するさまざまなア
クティブ・センサからのアナログ信号など）
に対して、LTC6804
の補助 ADC 入力
（GPIOピン）
を使用できます。バッテリ管理
設定に役立てることのできる、そのような例の1つは、バッテリ
電流の取得です。ホール効果センサは、このテクノロジが非接
触の低消費電力ソリューションを提供するため、大きなバッテ
リ電流の測定で一般的です。入力されたVCC に比例して2つ
の出力を生成する標準的なホール・センサを、図 38に示しま
す。このセンサは、5V 電源から電力を供給され、アナログ出力
を生成します。このアナログ出力は、GPIOピン、つまり図 32に
シャント抵抗を使用した電流測定
高性能電流検出アンプとシャントを使用して、LTC6804の
GPIOピンでバッテリ電流を測定できます。2 個のLTC6102を
使用して、12 個のセルのバッテリ・スタックに対して放電電流
と充電電流を測定する例を、図 39に示します。高い精度を維
持しなが大きなダイナミックレンジを実現するには、LTC6102
が必要です。ここに示した回路を使用して、 200Aの範囲の
電流を0.1Aの精度で測定できます。LTC6102のオフセットが
寄与する誤差は、わずか 20mAです。非常に低いスリープ電
流を維持するには、VDRIVE を使用してLTC6102の回路をディ
スエーブルし、LTC6804 がスリープに移行したときに電流が
流れないようにします。
LEM DHAB
CH2
VCC
GND
CH1
A
ANALOG → GPIO2
B
5V
C
ANALOG_COM → V–
D
ANALOG0 → GPIO1
680412 F38
図 38. 標準的なホール効果バッテリ電流センサと
補助 ADC 入力のインタフェース
RSENSE
0.5mΩ
ICHARGE
LTC6804 V+
IDISCHARGE
CHARGER
RIN(C)
100Ω
+IN
VBATTSTACK
V–
+ –
–INF
V+
V+
0.1µF
GPIO 2
+
ROUT(C)
4.02k
0.1µF
+
VOUT(D)
–
– +
OUT
GPIO 1
VOUT(C)
+IN
VREG
VDRIVE
OUT
1µF
–INS
–INF
VREG
LTC6102
RIN(D)
100Ω
RIN(C)
100Ω
–INS
RIN(D)
100Ω
–
ROUT(D)
4.02k
V–
L
O
A
D
LTC6102
1µF
680412 F39
LTC6804 V–
VDRIVE
LTC6804 V–
DISCHARGING: VOUT D = IDISCHARGE • RSENSE
(
(
)
ROUT(D)
WHEN IDISCHARGE ≥ 0
RIN(D)
)
ROUT(C)
CHARGING: VOUT C = ICHARGE • RSENSE
WHEN ICHARGE ≥ 0
RIN(C)
図 39.LTC6102 による充電電流と放電電流のモニタ
64
詳細：www.linear-tech.co.jp/LTC6804-1
680412f
LTC6804-1/LTC6804-2
アプリケーション情報
12 個より少ないセルでの LTC6804 の使用
バッテリ・スタックからLTC6804に電力を供給する場合、
LTC6804 がモニタできる最小セル数は、LTC6804の電源電
圧要件に左右されます。LTC6804を適切にバイアスするた
めに、セル電圧の合計は11V 以上である必要があります。
LTC6804を使用し、セル測定を最適に同期させて8 個のセル
をモニタする例を、図 40に示します。LTC6804によってモニタ
される12 個のセルは、6 個のセルを含む2つのグループに分
割され、2つの内部マルチプレクサと2つのADCを使用して
測定されます。12 個未満のセルを使用するアプリケーション
C12
LTC6804
S12
C11
S11
C10
+
同一 PCB 上での複数の LTC6804-1 の接続
複数のLTC6804-1デバイスを同一のPCB上で接続する場合、
LTC6804-1のisoSPIポート間に必要なトランスは１つのみで
す。同一 PCB 上の複数のLTC6804-1デバイスでは、ノイズ除
去の必要性が大幅に低下し、絶縁要件が簡略化されます。こ
のため、バッテリ・スタック上のデバイス間で、必要な絶縁とノ
イズ除去を提供する場合、1つのトランスで十分です。複数の
LTC6804-1 が同一のPCB 上に存在し、LTC6820を経由して
最後尾のMCUと通信するアプリケーション例を、図 41に示
します。
NEXT HIGHER GROUP
OF 8 CELLS
V+
で測定の同期を最適化するには、
2番目のMUXの先頭（C12）
と1 番目のMUXの先頭（C6）
の間で、未使用のCピンを均一
に分配する必要があります。使用中のセルの数が奇数である
場合、上位のMUXに接続されるセルの数を少なくします。未
使用のセル・チャネルを、同じMUXの他の未使用のチャネル
に接続し、次に100Ω 抵抗を経由してバッテリ・スタックに接続
します。入力が使用されないと、それらのセル・チャネルで0V
の読み出しが発生します。従来のシーケンスで、すべての未使
用のセル入力を最上位に接続してもかまいません。
S10
C9
+
S9
isoSPIデータ・リンクを使用したMCUとLTC6804-1 の
接続
C8
+
S8
独立したデバイスLTC6820は、標準の4 線 SPIリンクを2 線
isoSPIリンクに変換し、LTC6804と直接通信できます。例を
図 42に示します。アプリケーションでLTC6820を使用して、コ
ントローラとLTC6804のスタックとの間を簡単に絶縁できま
す。
また、
LTC6820を使用すると、
LTC6804デバイスとバッテリ・
パックに対してリモートの場所にBMSコントローラを置くシス
テム構成が可能になります。
C7
+
S7
C6
S6
C5
S5
C4
+
S4
C3
+
マルチドロップ isoSPIリンクでの LTC6804-2 の構成
S3
C2
+
S2
C1
+
S1
C0
V–
NEXT LOWER GROUP
OF 8 CELLS
図 40.8セルの接続図
680412 F40
LTC6804-2のアドレス指定機能を使用して、1 本のツイストペ
アケーブル上でマルチドロップ接続を行うことによって、複数
のデバイスを1つのisoSPIマスタに接続できます。これによっ
て、実質的に大規模な並列 SPIネットワークが作成されます。
マルチドロップ・システムの例を図 43に示します。ツイストペア
ケーブルは始点（マスタ）
と終点でのみ終端します。その中間
では、他のLTC6804-2 が、ツイストペアケーブルのスタブに接
続されます。これらのスタブは、isoSPI 配線上の終端の劣化を
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
65
LTC6804-1/LTC6804-2
アプリケーション情報
TO NEXT LTC6804-1
•
IPB
•
LTC6804-1
120Ω
IMB
IPA
IBIAS
2.8k
ICMP
120Ω
1.21k
IMA
100nF
µC
SDO
SDI
SCK
CS
5V
1.21k
5V
LTC6820
VDDS
EN
IBIAS
MOSI ICMP
MISO
GND
SCK
SLOW
CS
MSTR
IP
POL
IM
PHA
VDD
2.8k
1.21k
•
IPB
•
LTC6804-1
120Ω
5V
•
5V
100nF
IMB
IPA
•
120Ω
V–
IBIAS
2.8k
ICMP
120Ω
1.21k
IMA
V–
680412 F41
図 41. 同一 PCB 上での複数の LTC6804-1デバイスの接続
TO NEXT LTC6804-1
100nF
µC
SDO
SDI
SCK
CS
5V
1.21k
5V
LTC6820
VDDS
EN
IBIAS
MOSI
ICMP
MISO
GND
SCK
SLOW
CS
MSTR
IP
POL
IM
PHA
VDD
2.8k
1.21k
•
IPB
•
120Ω
LTC6804-1
IMB
5V
•
5V
•
120Ω
•
IPA
•
IBIAS
2.8k
120Ω
ICMP
100nF
IMA
1.21k
V–
680412 F42
図 42. 絶縁型 SPI 制御のための LTC6804-1 と LTC6820 のインタフェース
680412f
66
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
アプリケーション情報
LTC6804-2
•
IPA
•
VREGC
ISOMD
IBIAS
120Ω
2.8k
ICMP
IMA
1.21k
V–
GNDC
LTC6804-2
•
•
IPA
GNDC
VREGB
ISOMD
IBIAS
2.8k
ICMP
IMA
100nF
µC
SDO
SDI
SCK
CS
5V
1.21k
5V
LTC6820
VDDS
EN
MOSI
MISO
SCK
CS
POL
PHA
IBIAS
ICMP
GND
SLOW
MSTR
IP
IM
VDD
2.8k
1.21k
GNDB
LTC6804-2
5V
•
5V
1.21k
V–
•
•
•
IPA
GNDB
VREGA
ISOMD
IBIAS
120Ω
2.8k
100nF
ICMP
IMA
1.21k
V–
GNDA
GNDA
680412 F43
図 43. マルチドロップ構成での LTC6804-2 の接続
避けるため、できるだけ短く、小さな容量にします。LTC6804-2
は、アドレス指定されない場合、データ・パルスを送信しませ
ん。これにより、アドレス指定されたデバイスだけがマスタに
データを戻すため、衝突が起こる可能性がなくなります。マル
チドロップ・ネットワークについては、EMCのセクションで概
略説明されている標準的なフィルタ回路とレイアウトのガイド
ラインに従ってください。
トランス選択ガイド
2つのisoSPIポート間のisoSPI 信号を絶縁するには、図 44
に示すように、1つまたは2つのトランスを使用します。isoSPI
信号は、プログラム可能な最大 1.6Vのパルス振幅と、50nsと
150nsのパルス幅を備えています。
これらの要件を満たすには、
50μH ∼ 350μHの磁化インダクタンスと1:1の巻数比のトラン
スを選択します。
トランスの挿入損失を最小限に抑えれば、必
要な送信電力を低減できます。一般的に、挿入損失を–1.5dB
より小さくすることを推奨します。最適な同相ノイズ除去を得
るには、中間タップ付きトランスまたは図 45に示す集積型同
相チョーク付きトランスを選択します。中間タップは、27pF 以
下のコンデンサに接続する必要があります
（これより大容量の
コンデンサに接続すると、ドライバの同相電圧設定能力が制
限されます）。
トランスの1 次側に中間タップと同相チョークの
両方を付ける場合は、100pFより大きなコンデンサを使用でき
ます。LTC6804と組み合わせて使用する推奨トランスのリスト
を表 48に示します。10/100BaseTXイーサネット・トランスは低
価格であり、このアプリケーションで非常に有効に機能しま
す。イーサネット・トランスには、通常、同相チョークが内蔵さ
れ、他のトランスよりも同相除去が向上するというメリットもあ
ります。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
67
LTC6804-1/LTC6804-2
アプリケーション情報
ISOLATION BARRIER
(MAY USE ONE OR TWO TRANFORMERS)
ISOMD
MASTER
SDO
SDI
SCK
CS
IPB
LTC6804
IMB
MOSI
MISO IBIAS
SCK
CS
ICMP
RM
•
RB1
•
•
•
TWISTED-PAIR CABLE
WITH CHARACTERISTIC IMPEDANCE RM
IPA
RM
ISOMD
VREG
LTC6804
IMA
IBIAS
RB1
ICMP
RB2
RB2
680412 F44
図 44． isoSPI 回路
680412 F45
図 45. 同相チョーク付きトランス
表 48．推奨トランス
メーカー
製品番号
絶縁電圧
巻数比
温度範囲
同相チョーク
中間タップ
Halo
TG110-AEX50N5LF
1500VRMS
1:1
–45°C to 125°C
Yes
Yes
Halo
TG110-AE050N5LF
1500VRMS
1:1
-45°C to 85°C
Yes
Yes
Halo
TGR01-6506V6NL
3000VRMS
1:1
–40°C to 105°C
No
No
Pulse
PE-68386NL
1500VDC
1:1
–40°C to 130°C
No
No
Pulse
HX1188NL
1500VRMS
1:1
–40°C to 85°C
Yes
Yes
Würth
7490100111
1500VRMS
1:1
–40°C to 105°C
Yes
Yes
Würth
750340848
3750VRMS
1:1
–40°C to 105°C
No
No
容量性絶縁障壁
一部のアプリケーションでは、2つのバッテリ列を並列に接続
して冗長化するために、2つのLTC6804を使用して同一グルー
プのバッテリをモニタできます。そのようなアプリケーションで
は、両方のLTC6804は、同じ同相電圧になります。そのため、
CMRRの高いトランスが不要になることがあります。そのよう
な状況では、絶縁として、トランスの代わりにコンデンサを使
用します。コンデンサの使用は、絶縁される信号の配線が短く
（1メートル以下）、大きなノイズ除去が不要な低コストの場
合に適しています。コンデンサは電気的な絶縁を提供します
が、同相除去機能はありません。このオプションは、プルアッ
プ抵抗を使って同相電圧をVREG 近くに保つという異なる方
法でドライバを使用し、シンク駆動電流だけに影響がありま
す。1メートルのケーブルを駆動できる容量性絶縁を使用した
回路の例を図 46に示します。
µC
SDO
SDI
SCK
CS
VREG
ISOMD
LTC6804
IPB
MOSI
MISO
SCK
CS
IMB
500Ω
500Ω
500Ω
500Ω
VREG
LTC6804
IPA
100nF
IMA
100nF
ISOMD
680412 F46
図 46．コンデンサの絶縁
isoSPI のセットアップ
LTC6804は、消費電力またはノイズ排除性を重視して各アプ
リケーションのisoSPIリンクの構成を最適化できます。isoSPI
システムの消費電力とノイズ排除性は、プログラムされたIB
電流によって決まります。IB 電流の範囲は100μA ∼ 1mAで
す。IB が小さい場合、READYおよび ACTIVEステートでの
680412f
68
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
アプリケーション情報
50m 未満のケーブルの場合：
1.2
CAT-5 ASSUMED
1.0
DATA RATE (Mbps)
isoSPIの消費電力が低減されます。IB が大きい場合、マッチ
する終端抵抗 RM の差動信号電圧 VA の振幅が大きくなりま
す。IB は、図 44に示すように、IBIASピンとGNDの間に接続
されるRB1 および RB2 抵抗の和によって設定されます。大半
のアプリケーションでは、IB を0.5mAに設定すると、消費電
力とノイズ排除性のバランスがよくなります。このIB の設定を
巻数比 1:1のトランスとRM = 120Ωで使用する場合は、RB1 を
2.8k、RB2 を1.2kに設定します。標準 CAT5ツイストペアケーブ
ルでは、この設定で最大 50mの通信が可能です。50mを超え
る長さのケーブルが必要なアプリケーションでは、IB を1mA
に増やすことを推奨します。これにより、ケーブル内の挿入損
失の増加が補償され、高いノイズ排除性を維持できます。し
たがって、50mを超えるケーブルと巻数比 1:1のトランスおよ
び RM = 120Ωを使用する場合は、RB1 を1.4k、RB2 を600Ωに
します。アプリケーションに応じて、消費電力の削減またはノ
イズ排除性の向上を目的として、他のIB 設定を使用できます。
これらの場合は、次の規則に従ってしきい値電圧 VICMP を設
定し、RB1 および RB2 の抵抗値を選択します。
0.8
0.6
0.4
0.2
0
1
10
CABLE LENGTH (METERS)
100
680412 F47
図 47.データレートとケーブル長
発生するためです。CAT 5ツイストペアケーブルを使用した場
合に、ケーブル長が増えるに従って最大データレートがどのよ
うに減少するかを、図 47に示します。
ケーブルの遅延は、tCLK、t6、および t7 の3つのタイミング仕様
に影響を与えます。
「電気的特性」
の表では、各方向に50nsの
ケーブル遅延を許容するために、それぞれの仕様に100ns が
加算されています。10メートルを超えるケーブルを使用する場
合は、次の式で最小タイミング・パラメータを計算できます。
IB = 0.5mA
VA = (20 • IB) • (RM/2)
VTCMP = ½ • VA
tCLK、t6、および t7 > 0.9μs + 2 • tCABLE
VICMP = 2 • VTCMP
RB2 = VICMP/IB
EMC
RB1 = (2/IB) – RB2
50mを超えるケーブルの場合：
IB = 1mA
VA = (20 • IB) • (RM/2)
VTCMP = 1/4 • VA
VICMP = 2 • VTCMP
RB2 = VICMP/IB
RB1 = (2/IB) – RB2
isoSPIリンクの最大データレートは、使用するケーブルの長さ
によって異なります。ケーブル長が 10メートル以下の場合は、
SPIの最大クロック周波数の1MHzが可能です。ケーブルが長
くなるほど、可能な最大 SPIクロック・レートは低下します。こ
れは、ケーブルの伝播遅延の増加によってタイミングずれが
最高の電磁環境適合性（EMC）性能を得るために、図 48と
図 49のいずれかの回路を使用することを推奨します。トラン
スの中間タップは100pFコンデンサでバイパスされます。中
間タップ・コンデンサは同相信号を減衰させます。大きな中間
タップ・コンデンサを使用すると、isoSPIトランスミッタの同相
電圧のセトリングの妨げになるため、100pFよりも大きなコン
デンサの使用は避けてください。中間タップのないトランスを
使用する場合、終端抵抗を2つに等分割し、IPラインとDMラ
インの間で直列に接続します。図 49に示すように、コンデンサ
を使用して2つの抵抗の中央をバイパスします。同相電流除
去を改善するには、LTC6804のIPラインおよび IMラインに対
して直列に同相チョークを配置します。同相チョークにより、
EMIの影響を受けにくくなり、EMIの放射も少なくなります。
同相チョークを選ぶ際は、50MHz 以下の信号で差動モード・
インピーダンスが 20Ω 以下のものにします。イーサネット・アプ
リケーションに使用されるものと同等の同相チョークを推奨
します。
680412f
詳細：www.linear-tech.co.jp/LTC6804-1
69
LTC6804-1/LTC6804-2
アプリケーション情報
isoSPI 信号線のレイアウトは、回路のノイズ排除性を最大限
に高めるのにも重要な役割を果たします。次のレイアウトのガ
イドラインに従います。
TRANSFORMER WITH
COMMON MODE CHOKE
IP
LTC6804
1.トランスはisoSPIケーブル・コネクタにできるだけ近づけて
配置する。距離は2cm 以下に保つ。LTC6804はトランスか
ら1cm ∼ 2cm 以上離して配置し、磁界結合からデバイスを
絶縁する。
120Ω
IM
100pF
680412 F48
図 48. 最高の EMC 性能を得るための推奨
isoSPI 回路
IP
COMMON
MODE
CHOKE
100pF
3.isoSPI 信号のトレースを、グランド・メタルまたはスペースに
よって、周囲の回路およびトレースから絶縁する。内部層
上のグランド・プレーンによって分離されている場合を除
き、
トレースが isoSPI 信号線と交差しないようにする。
60.4Ω
LTC6804
IM
60.4Ω
680412 F51
図 49. 中間タップのないトランスを使用する場合に最高の
EMC 性能を得るための推奨 isoSPI 回路
表 49．推奨同相チョーク
メーカー
2.トップ・コンポーネント層では、
トランス、
isoSPIコネクタの下、
またはトランスとコネクタの間にはグランド・プレーンを配
置しない。
製品番号
TDK
ACT45B-220-2P
Murata
DLW43SH510XK2
isoSPI 駆動電流はプログラム可能であり、消費電力とノイズ
排除性の間のバランスを調整できます。LTC6804のノイズ排
除性は、バルク電流注入（BCI）
テストによって評価されてい
ます。BCIテストは、1MHz ∼ 400MHzの周波数範囲で設定
されたレベルの電流をツイストペアケーブルに注入します。最
小 IB 電流（100μA）では、isoSPIシリアル・リンクは40mAの
BCIテストにビット・エラーなしで合格できました。産業用ア
プリケーションの場合、40mAのBCIテスト・レベルで十分で
す。自動車アプリケーションではBCI 要件が非常に高いため、
LTC6804のIBは、最大電力レベルの1mAに設定されます。
isoSPIシステムは、200mAのBCIテストに送信ビット・エラー
なしで合格できます。自動車アプリケーションの要件では、
200mAのテスト・レベルが標準的です。
680412f
70
詳細：www.linear-tech.co.jp/LTC6804-1
LTC6804-1/LTC6804-2
パッケージ
最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/ を参照してください。
G Package
48-Lead Plastic SSOP (5.3mm)
(Reference LTC DWG # 05-08-1887 Rev Ø)
12.50 – 13.10*
(.492 – .516)
1.25 ±0.12
7.8 – 8.2
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25
5.3 – 5.7
0.25 ±0.05
RECOMMENDED SOLDER PAD LAYOUT
APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED
5.00 – 5.60*
(.197 – .221)
PARTING
LINE
0.10 – 0.25
(.004 – .010)
0.50
BSC
7.40 – 8.20
(.291 – .323)
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
2.0
(.079)
MAX
1.65 – 1.85
(.065 – .073)
0° – 8°
0.55 – 0.95**
(.022 – .037)
1.25
(.0492)
REF
NOTE:
1. 図は JEDEC のパッケージ外形ではない
2. 標準寸法：ミリメートル
3. 寸法はミリメートル／
（インチ）
4. 図は実寸とは異なる
5. 整形後のリードは平坦で、
リード間はシーティング
プレーンで 0.08mm 以内であること
0.50
(.01968)
BSC
SEATING
PLANE
0.20 – 0.30†
(.008 – .012)
TYP
0.05
(.002)
MIN
G48 (SSOP) 0910 REV 0
* 寸法にはモールドのバリまたは突出部を含まないが、
型ずれを含み、
パーティングラインで測定した。
モールドのバリは、各サイドで 0.15mm を超えないこと
** 基板に半田付けするためのリード長
† 最大寸法にはダムバーの突出部を含まない。
ダムバーの突出部は各サイドで 0.13mm を超えないこと
680412f
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は
一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は
あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。
最終的な確認は必ず最新の英語版データシートでお願いいたします。
詳細：www.linear-tech.co.jp/LTC6804-1
71
LTC6804-1/LTC6804-2
標準的応用例
isoSPIデイジー・チェーンを使用した基本的な 12セル・モニタ
100Ω
100Ω
100nF
V+
100Ω
CELL12
3.6V
CELL11
3.6V
+
33Ω
RQJ0303
100Ω
C12
3.3k
10nF
+
CELL3 TO CELL11 CIRCUITS
CELL3
3.6V
+
100Ω
CELL2 +
33Ω
3.6V
CELL1
3.6V
RQJ0303
100Ω
+
33Ω
RQJ0303
3.3k
10nF
LTC6804-1
100nF
IPB
IMB
S12
ICMP
C11
IBIAS
S11
SDO (NC)
C10
SDI (NC)
S10
SCK (IPA)
C9
CSB (IMA)
S9
ISOMD
C8
WDT
S8
DRIVE
C7
VREG
S7
SWTEN
C6
VREF1
S6
VREF2
C5
GPIO5
S5
GPIO4
C4
V–
S4
V–
C3
GPIO3
S3
GPIO2
C2
GPIO1
S2
C0
C1
S1
TG110-AE050N5*
1
16
isoSPIB+ 1
806Ω
120Ω
1.2k
2
27pF
NSV1C201MZ4
•
3
6
120Ω
•
7
15
14
•
•
8
isoSPIB– 2
11
isoSPIA+ 1
10
isoSPIA– 2
9
isoSPI PORT B
isoSPI PORT A
27pF
*THE PART SHOWN IS A DUAL
TRANSFORMER WITH BUILT-IN
COMMON MODE CHOKES
1µF
1µF
1µF
680412 TA02
3.3k
10nF
関連製品
製品番号
説明
注釈
LTC6801
独立動作のマルチセル・バッテリ・スタック・
フォールト・モニタ
直列に接続された最大 12 個のバッテリ・セルの低電圧と過電圧を
モニタする。LTC6802、LTC6803、および LTC6804の姉妹品
LTC6802
高精度マルチセル･バッテリ･スタック･モニタ
第１世代：新設計のLTC6804とLTC6803によって置き換えられた
LTC6803
高精度マルチセル･バッテリ･スタック･モニタ
第 2 世代：LTC6802に対して機能拡張されたピン互換のデバイス
LTC6820
SPI 用の絶縁型双方向通信インタフェース
ツイストペアケーブルを使用する最大 100メートルのSPI 通信用の絶縁型イ
ンタフェースを提供。LTC6804の姉妹品
LTC3300
高効率の双方向マルチセル・バッテリ・バランサ
最大 6 個のリチウムイオン・セルまたはLiFeP04セルを直列に接続した
双方向同期整流式フライバック・バランシング。最大 10Aのバランシング電流
（外付け部品によって設定）。双方向アーキテクチャにより、バランシング
時間と電力損失を最小化。電荷転送効率は最大 92%。48ピン露出パッド
付きQFN パッケージおよび LQFP パッケージ
680412f
72
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
詳細：www.linear-tech.co.jp/LTC6804-1
TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp/LTC6804-1
LT0413 • PRINTED IN JAPAN
 LINEAR TECHNOLOGY CORPORATION 2013

Open as PDF

Similar pages: LINER LTC6803-1; LTC3300-2 - アドレス指定が可能な高効率の双方向; LINER LTC6803IG-2PBF; LINER LTC2451CTS8; LTC2970/LTC2970-1 - Linear Technology; LTC6804-1/LTC6804-2 - Multicell Battery Monitors; LINER LTC6804G-1; LTC6803-1/LTC6803-3 - マルチセル・バッテリ; LINER LTC6903; ALLEGRO A4910; LINER LTC6820; DC1894B - Schematic; DC1942C - Schematic; 1.2mV Accurate, Noise Immune Battery Stack Monitor; R525 - Reliability Data; DC2100A - Demo Manual