可変利得付き、低消費電力、直接デジタル化 IF レシーバ デザインノート482 Walter Strifler これらの問題に直面して、基地局のレシーバは多くの場合、 70MHz ～ 240MHz の範囲の中間周波数（IF）へのダウ ンコンバージョンを行う、実績のある本格的システム手法を 使って達成される堅牢なソリューションを必要とします。IF 信号の復調とデコーディングは種々の方法で実行すること ができますが、普及しつつある費用効果の高い方法は、リニ アテクノロジーから提供されている、最新世代の高速、低消 費電力のパイプライン・データ・コンバータを使った、直接 デジタル化 IF コンバージョンです。 PROBABILITY (%) 今日の通信レシーバは、適当な FPGA デバイスでデコード するために、受信したアナログ信号をデジタル化する ADC を必要とします。レシーバのデザインの直接変換方式は一 般にベースバンド近くの単一周波数ダウンコンバージョンお よびアナログ - デジタル変換（ADC）を行います。このレシー バ・アーキテクチャはエレガントでシンプルですが、レシーバ 自体の内部にインバンド・ブロッカ、アウトオブバンド干渉要 因および LOリークの反射の問題を抱えています。 0 TYPICAL 16384 POINT FFT 4-CHANNEL WCDMA CCDF –10 100 4-CHANNEL WCMDA SIGNAL AT –20 –12.5dBFS RMS TO ADC INPUT 10 MIN ADC CODE = 1030 –30 1 MAX ADC CODE = 15438 –40 0.1 –50 0.01 –60 0.001 –70 0 5 10 15 PEAK-TO-AVERAGE RATIO (dB) –80 –90 –109 VGA+ADC –63dBc ACPR NOISE FLOOR –100 –110 –111.6 ADC NOISE FLOOR –120 125 130 135 140 145 150 155 160 165 170 175 180 185 190 FREQUENCY (MHz) DN4WS F01 POWER DENSITY (dBFS/763Hz) はじめに 図 1．全利得調整設定にわたる、-12.5dBFSRMS での標 準的 WCDMA 性能。はめ込まれているグラフは WCDMA の CCDF を示している 化された受信信号の FFT が全ナイキスト領域にわたってプ ロットされており、63dBc の ACPR を示し、測定にかかる スパーはなく、ADC のノイズフロアの劣化は 31dB の全利 このデザインノートでは、可変利得アンプおよびアナログ - 得調整範囲にわたってわずか 2.6dB です。これは、VGA デジタル・コンバータを組み合わせた回路（VGA + ADC） + ADC の組み合わせの、最大利得で 140MHz のときの について説明します。この回路は 31dB の利得調整範囲に 13dB の実効入力 NF および 23dBm の入力 IP3 を表して わたって IF レシーバのダイナミックレンジを維持し、単一ス います。10dBm の（IP3 - NF）の差は受信ペアの実行ダ テップで I および Q の両方の情報を効果的に復調し、デジ イナミックレンジを決定し、全利得調整範囲にわたりほぼ一 タル化します。LTC®6412 VGA と LTC2261 14 ビット 定です。 ADC を組み合わせたこの回路は、125Msps で 140MHz 測定の詳細およびレシーバ回路 の WCDMA IF チャネルをサブサンプルし、いくつかの最良 のラボ用スペクトルアナライザに匹敵する等価入力 NF およ Agilent E4436B のソースは、（VCDMA のシステム仕様 を満たすのに十分適切な）50dBc ～ 55dBc の標準隣接 び IP3 を与えますが、消費電力は 0.5W 未満です。 チャネル電力比（ACPR）のマルチチャネル WCDMA テス IF レシーバの性能 ト信号を発生しますが、この VGA + ADC の組み合わせの デモ用レシーバ回路の性能を図 1 に示します。図 1 にはめ 全品質を実証するには不十分です。テスト信号は Triquint 込まれているグラフは WCDMA 信号のノイズ様の分布を の高直線性の AH202 で増幅され、SAWTEK の 854920 示しており、他の現今の通信信号の CCDF に似ています。 でシャープにフィルタされ、テスト信号の ACPR のスカート 信号発生器の電力は、VGA の最大利得でクリッピングを生 は 65dBc 未満に下がります。 じることなく ADC のコード範囲の大部分を占めるように、 -12.5dBFSRMS に調整されています。 入力信号の電力が高く調整されると、VGA の利得が低く調 整され、-12.5dBFSRMS を維持して、標準的レシーバの自 動利得制御（AGC） 応答をシミュレートします。デジタル 09/10/482 L、LT、LTC、LTM、Linear Technology および Linear のロゴはリニアテク ノロジー社の登録商標です。他の全ての商標はそれぞれの所有者に所有権があり ます。 0F+ OF– 22pF AIN+ 51Ω 4.7pF LTC2261CUJ 14-BIT ADC 4.7pF 47µH 3.3V 1nF 51Ω 22pF AIN– PAR/SER 68pF REFL –OUT SPI OVDD D13 • • • D0 CLKOUT+ CLKOUT– GND 0.1µF 4 REFH VCM 68pF +OUT 125MHz SAMPLE CLOCK DRIVE 1k 100Ω 3.3V 100Ω 0.1µF 1.8V VREF EN GND 10nF LTC6412 VGA は LTC2261 14 ビット ADC をドライブし、 ADC の性能はほとんど低下しません。VGA は ADC のサン プリング入力をバッファし、31dB の利得調整を行い、サブサ ンプリング IF レシーバの実効ダイナミックレンジを広げます。 LTC2261 は、80Msps ～ 125Msps の範囲の最大サンプ リング・レート向けに設計された、12 ビット /14 ビット低消費 電力データ・コンバータ・ファミリーの製品です。このレシー バ 全 体 の 回 路 図 については、www.linear-tech.co.jp の LTC6412 または LTC2261 の製品ページをご覧ください。 VCM –IN VREF LTC6412CUF –VG DECL1 +IN まとめ 47µH DECL2 • • 10nF 1nF +VG 50Ω IN MABA- 10nF 007159 VCC WCDMA PIN = –22dBm TO +9dBm 0.1µF 1nF SHDN 3.3V VGA と ADC の 接 続 の 残りの 部 分はそれぞれのデータ シートの推奨項目に従います。LTC2261 14 ビット ADC は 1.8V で動 作し、125Msps で 127mW を消 費します。 LTC6412 VGA は 3.3V で動作し、360mW を消費する ので、合計電力消費は 490mW になります。 ENC+ ENC– 4 チャネル WCDMA 信号に標準的な 140MHz の中心周 波数および 20MHz の帯域幅に最適化されたレシーバ回 路の詳細を図 2 に示します。フィルタされたテスト信号が VGA の入力バランに与えられ、LTC6412 の入力でシン グルエンドから差動へ変換されます。LTC6412 の出力は LTC2261 の入力のところの簡単なタンク回路と RC ネット ワークに接続されています。この整合回路はバイアス電流 を VGA に導き、同時に 100 Ω差動負荷への低 Q インピー ダンス変換を行います。 整合回路と RC 負荷は、ADC の 入力のサンプリング・スイッチから放出される、差動および 同相の電荷注入を消費するのにも役立ちます。これは重要 な考察です。これらの電荷パルスはサンプリング・ウィンドウ （4ns） の間に -85dB 未満に減衰させて、LTC2261 の スパーなしの最大ダイナミックレンジ（SFDR）を維持する 必要があるからです。優れた減衰回路は小型で密になる傾 向があり、VGA の出力と ADC の入力の間の不要な反射 遅延や不整合を防ぎます。この特定の整合回路は、大部分 の素子に 0402 の部品を使用しており、5mm × 10mm の 基板面積に収まります。 SENSE VDD WCDMA 信 号 は（ いくつか 列 挙 するとす れ ば ）LTE、 802.11g、WiMAX などの新しい通信システムで見られる、 広帯域のノイズ様の信号の代表的なものです。興味深いこ とに、統計的信号の振る舞いがこのように収束していくであ ろうことは 60 年前にクロード・シャノンの通信理論で予測 されていました。シャノンは、変調形式のスペクトル効率を 上げる方法は必然的に信号空間の多くの自由度を使用し、 加算的白色ノイズのプロセスを近似することを発見しました。 これは、シャノンの時代の簡単な AM および FM 信号を考 えると、驚くべき洞察でした。これは実際的な洞察でもあり ます。1 つの代表的なノイズ様の信号を使って RF レシーバ の特性評価を行い、他のノイズ様の信号の性能を推測する ことができます。 1.8V 14 CMOS OR LVDS DATA CLOCK OGND DN4WS F02 1nF 1µF 1µF GAIN CONTROL 140MHz MATCHING CIRCUIT 1µF 1µF 0.1µF 0.1µF 図 2．VGA + ADC IF レシーバ回路。見やすくするため、VGA および ADC の電源のデカップリング・コンデンサは省略 してある。この測定では、コンピュータによる制御およびデータ解析のため、LVDS バスがリニアテクノロジーのデータ収 集ボード DC890B に接続されている データシートのダウンロード：http://www.linear-tech.co.jp 東京エレクトロンデバイス 株式会社 北関東 立 川 京 都 厚 木 株 048-600-3880 042-548-0255 075-257-5231 046-226-8230 式 会 社 大 阪 長 岡 姫 路 宇都宮 06-6399-1511 0258-31-6265 079-221-8021 028-610-8205 名古屋 松 本 広 島 本 社 TEL. 045-443-4024 052-562-0825 仙 台 022-298-7184 0263-36-8112 三 島 055-991-1473 082-262-3171 福 岡 092-474-4121 06-6397-1053 029-227-6552 053-459-2204 03-5908-2621 ア ル テ ィ マ 本 社 TEL. 045-476-2045 052-533-0252 宇都宮 028-627-1071 本 社 TEL. 03-5298-6201 株 式 会 社 三 共 社 伊藤電機株式会社 本 大 阪 06-6309-6201 名古屋 052-959-2833 本 株 式 会 社 オリナス 本 社 TEL. 03-5350-6711 東京電子販売株式会社 上 田 0268-24-1660 八王子 042-620-3171 株 式 会 社 ジェピ コ 本 大 阪 水 戸 浜 松 新 宿 名古屋 リニアテクノロジー株式会社 102-0094 東京都千代田区紀尾井町 3-6紀尾井町パークビル 8F TEL(03)5226-7291 FAX(03)5226-0268 http://www.linear-tech.co.jp 社 TEL. 052-935-1746 社 TEL. 06-6341-1600 社 TEL. 03-6362-0411 dn482f LT/TP 0910 • PRINTED IN JAPAN © LINEAR TECHNOLOGY CORPORATION 2010