LTC2249 14ビット、80Msps 低消費電力の3V ADC 特長 概要 ■ LTC®2249は、14ビット、80Msps、低消費電力の3V A/D コンバータで、ダイナミック･レンジの広い高周波信号 のデジタル変換用に設計されています。73dBのSNRや ナイキスト周波数をかなり超える信号に対する90dBの SFDRなど、AC特性がすぐれており、要求の厳しいイ メージングや通信のアプリケーションに最適です。 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ サンプリング･レート：80Msps 3V単電源 (2.7V∼3.4V) 低消費電力：222mW SNR：70MHzの入力で73dB SFDR：70MHzの入力で90dB ミッシング・コードなし 柔軟な入力：1VP-P∼2VP-Pの範囲 フルパワー帯域幅が575MHzのS/H クロック・デューティ・サイクル・スタビライザ シャットダウン・モードとナップ・モード ピン互換の製品ファミリー 80Msps：LTC2229 (12ビット)、LTC2249 (14ビット) 65Msps：LTC2228 (12ビット)、LTC2248 (14ビット) 40Msps：LTC2227 (12ビット)、LTC2247 (14ビット) 25Msps：LTC2226 (12ビット)、LTC2246 (14ビット) 10Msps：LTC2225 (12ビット)、LTC2245 (14ビット) 32ピン（5mm×5mm）QFNパッケージ アプリケーション ■ ■ ■ ■ ■ 無線および有線のブロードバンド通信 イメージング・システム 超音波 スペクトル分析 携帯用計測器 DC仕様には、±1LSBのINL(標準)、±0.5LSBのDNL(標 準)、および全温度範囲でミッシング･コードがないこと が含まれています。遷移ノイズはわずか1.2LSBRMSで す。 3V単電源なので低消費電力動作が可能です。出力電源 が分離されているので、出力は0.5V∼3.3Vのロジックを ドライブすることができます。 シングルエンドのCLK入力によりコンバータの動作が制 御されます。オプションのクロック・デューティ・サイ クル・スタビライザにより、広い範囲のクロック・ デューティ・サイクルで、全速での高い性能を実現でき ます。 、LTC、LTはリニアテクノロジー社の登録商標です。 標準的応用例 SNRと入力周波数、 −1dB、2Vレンジ REFH REFL 75 FLEXIBLE REFERENCE 74 73 OVDD ANALOG INPUT INPUT S/H – 14-BIT PIPELINED ADC CORE CORRECTION LOGIC D13 • • • D0 OUTPUT DRIVERS OGND 72 SNR (dBFS) + 71 70 69 68 67 CLOCK/DUTY CYCLE CONTROL 66 65 0 2229 TA01 CLK 100 50 150 INPUT FREQUENCY (MHz) 200 2249 G09 2249f 1 LTC2249 パッケージ/発注情報 絶対最大定格 OVDD = VDD (Note 1、2) ORDER PART NUMBER D11 D12 D13 OF MODE SENSE VCM VDD TOP VIEW 32 31 30 29 28 27 26 25 AIN+ 1 24 D10 AIN– 2 23 D9 REFH 3 22 D8 REFH 4 REFL 5 LTC2249CUH LTC2249IUH 21 OVDD 33 20 OGND REFL 6 19 D7 VDD 7 18 D6 GND 8 17 D5 QFN PART* MARKING 2249 D4 D3 D2 D1 D0 OE CLK 9 10 11 12 13 14 15 16 SHDN 電源電圧（VDD）............................................................ 4V デジタル出力のグランド電圧 (OGND) ........ −0.3V∼1V アナログ入力電圧（Note 3）........... −0.3V∼(VDD＋0.3V) デジタル入力電圧 ......................... −0.3V∼(VDD＋0.3V) デジタル出力電圧 ...................... −0.3V∼(OVDD＋0.3V) 消費電力 ............................................................ 1500mW 動作温度範囲 LTC2249C ................................................... 0℃∼70℃ LTC2249I ............................................... −40℃∼85℃ 保存温度範囲 .......................................... −65℃∼125℃ リード温度 (半田付け、10秒) ................................ 300℃ UH PACKAGE 32-LEAD (5mm × 5mm) PLASTIC QFN TJMAX = 125°C, θJA = 34°C/W EXPOSED PAD IS GND (PIN 33) MUST BE SOLDERED TO PCB より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせ ください。 *温度等級は出荷時のコンテナのラベルで識別されます。 コンバータ特性 ●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。（Note 4） PARAMETER CONDITIONS Resolution (No Missing Codes) MIN TYP MAX UNITS ● 14 Integral Linearity Error Differential Analog Input (Note 5) ● –4 ±1 4 LSB Differential Linearity Error Differential Analog Input ● –1 ±0.5 1 LSB Offset Error (Note 6) ● –12 ±2 12 mV Gain Error External Reference ● –2.5 ±0.5 2.5 %FS Offset Drift Full-Scale Drift Internal Reference External Reference Transition Noise SENSE = 1V Bits ±10 µV/°C ±30 ±15 ppm/°C ppm/°C 1 LSBRMS アナログ入力 ●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。（Note 4） SYMBOL PARAMETER CONDITIONS VIN Analog Input Range (AIN+ –AIN–) 2.7V < VDD < 3.4V (Note 7) ● MIN TYP MAX VIN,CM Analog Input Common Mode Differential Input (Note 7) ● 1 1.9 V IIN Analog Input Leakage Current 0V < AIN+, AIN– < VDD ● –1 1 µA ISENSE SENSE Input Leakage 0V < SENSE < 1V ● –3 3 µA IMODE MODE Pin Leakage ● –3 3 µA tAP Sample-and-Hold Acquisition Delay Time tJITTER Sample-and-Hold Acquisition Delay Time Jitter 0.2 CMRR Analog Input Common Mode Rejection Ratio 80 1V to 2V 1.5 0 UNITS V ns psRMS dB 2249f 2 LTC2249 ダイナミック精度 ●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。AIN = −1dBFS。(Note 4) SYMBOL PARAMETER CONDITIONS SNR Signal-to-Noise Ratio 5MHz Input 40MHz Input SFDR SFDR Spurious Free Dynamic Range 2nd or 3rd Harmonic Spurious Free Dynamic Range 4th Harmonic or Higher MIN ● 70.8 dB 73 dB 73 dB 72.6 dB 90 dB 5MHz Input 40MHz Input 90 dB 70MHz Input 90 dB 140MHz Input 85 dB ● 75 5MHz Input 40MHz Input ● 81 5MHz Input 40MHz Input IMD UNITS 140MHz Input 140MHz Input Signal-to-Noise Plus Distortion Ratio MAX 73 70MHz Input 70MHz Input S/(N+D) TYP ● 70.2 95 dB 95 dB 95 dB 90 dB 72.9 dB 72.8 dB 70MHz Input 72.8 dB 140MHz Input 72.1 dB Intermodulation Distortion fIN1 = 28.2MHz, fIN2 = 26.8MHz 90 dB Full Power Bandwidth Figure 8 Test Circuit 575 MHz 内蔵リファレンス特性 （Note 4） PARAMETER CONDITIONS MIN TYP MAX UNITS VCM Output Voltage IOUT = 0 1.475 1.500 1.525 V VCM Output Tempco ±30 ppm/°C VCM Line Regulation 2.7V < VDD < 3.4V 3 mV/V VCM Output Resistance –1mA < IOUT < 1mA 4 Ω 2249f 3 LTC2249 デジタル入力とデジタル出力 ●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。（Note 4） SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS LOGIC INPUTS (CLK, OE, SHDN) VIH High Level Input Voltage VDD = 3V ● 2 V VIL Low Level Input Voltage VDD = 3V ● IIN Input Current VIN = 0V to VDD ● CIN Input Capacitance (Note 7) 3 pF COZ Hi-Z Output Capacitance OE = High (Note 7) 3 pF ISOURCE Output Source Current VOUT = 0V 50 mA ISINK Output Sink Current VOUT = 3V 50 mA VOH High Level Output Voltage IO = –10µA IO = –200µA ● IO = 10µA IO = 1.6mA ● –10 0.8 V 10 µA LOGIC OUTPUTS OVDD = 3V VOL Low Level Output Voltage 2.7 2.995 2.99 0.005 0.09 V V 0.4 V V OVDD = 2.5V VOH High Level Output Voltage IO = –200µA 2.49 V VOL Low Level Output Voltage IO = 1.6mA 0.09 V VOH High Level Output Voltage IO = –200µA 1.79 V VOL Low Level Output Voltage IO = 1.6mA 0.09 V OVDD = 1.8V 電源条件 ●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。（Note 8） SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS VDD Analog Supply Voltage (Note 9) ● 2.7 3 3.4 V OVDD Output Supply Voltage (Note 9) IVDD Supply Current ● ● 0.5 3 3.6 V 74 86 mA PDISS Power Dissipation ● 222 258 mW PSHDN Shutdown Power SHDN = H, OE = H, No CLK 2 mW PNAP Nap Mode Power SHDN = H, OE = L, No CLK 15 mW 2249f 4 LTC2249 タイミング特性 ●は全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。（Note 4） SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS fs Sampling Frequency (Note 9) ● 1 tL CLK Low Time Duty Cycle Stabilizer Off Duty Cycle Stabilizer On (Note 7) ● ● 5.9 5 tH CLK High Time Duty Cycle Stabilizer Off Duty Cycle Stabilizer On (Note 7) ● ● tAP Sample-and-Hold Aperture Delay tD CLK to DATA Delay CL = 5pF (Note 7) ● Data Access Time After OE↓ CL = 5pF (Note 7) ● 4.3 10 ns BUS Relinquish Time (Note 7) ● 3.3 8.5 ns 80 MHz 6.25 6.25 500 500 ns ns 5.9 5 6.25 6.25 500 500 ns ns 1.4 2.7 5.4 ns 0 Pipeline Latency ns 6 Note 1: 絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。 Note 2: すべての電圧値は（注記がない限り）GNDとOGNDを結線したグランド を基準にしている。 Note 3: これらのピンの電圧がGNDより下に引き下げられるか、VDDより上に引 き上げられると、内部のダイオードによってクランプされる。この製品は、 GNDより低いか、またはVDDより高い電圧でラッチアップを生じることなしに 100mAを超える入力電流を処理することができる。 Note 4: 注記がない限り、VDD = 3V、fSAMPLE = 80MHz、入力レンジ = 差動ドライ ブで2VP-P。 Cycles Note 5: 積分非直線性は、実際の伝達曲線のエンドポイントを通る直線からの コードの偏差として定義されている。偏差は量子化幅の中心から測定される。 Note 6: オフセット誤差は00 0000 0000 0000と11 1111 1111 1111の間を出力 コードが行ったり来たりするとき−0.5LSBから測定したオフセット電圧であ る。 Note 7: 設計によって保証されているが、テストされない。 Note 8: VDD = 3V、fSAMPLE = 80MHz、入力レンジ = 差動ドライブで1VP-P。 Note 9: 推奨動作条件。 標準的性能特性 8192ポイントのFFT、 fIN = 5MHz、−1dB、2Vレンジ 標準DNL、2Vレンジ 標準INL、2Vレンジ 2.0 1.5 1.0 0 0.8 –10 –20 0.6 0.5 0 –0.5 –1.0 –30 0.4 AMPLITUDE (dB) DNL ERROR (LSB) INL ERROR (LSB) 1.0 0.2 0 –0.2 –0.4 –0.8 –2.0 –1.0 0 4096 8192 12288 16384 CODE –80 –100 –110 –120 0 4096 8192 12288 16384 CODE 2249 G01 –60 –70 –90 –0.6 –1.5 –40 –50 2249 G02 0 5 10 15 20 25 30 FREQUENCY (MHz) 35 40 2249 G03 2249f 5 LTC2249 8192ポイントの FFT、 fIN = 70MHz、 −1dB、2Vレンジ 0 0 0 –10 –10 –20 –20 –30 –30 –40 –40 –40 –50 –60 –70 –80 AMPLITUDE (dB) –20 –30 –50 –60 –70 –80 –50 –60 –70 –80 –90 –90 –90 –100 –100 –100 –110 –110 –110 –120 –120 0 5 10 15 20 25 30 FREQUENCY (MHz) 35 40 5 0 10 15 20 25 30 FREQUENCY (MHz) 35 2249 G04 50000 45000 –20 40000 –40 –70 –80 0 5 10 15 20 25 30 FREQUENCY (MHz) 35 40 66 1987 178 26 552 8205 8207 CODE 65 8209 2249 G09 SNRおよびSFDRとクロック・ デューティ・サイクル 95 100 100 95 75 SFDR SNR AND SFDR (dBFS) SNR AND SFDR (dBFS) 80 80 SNR 70 0 50 100 150 INPUT FREQUENCY (MHz) 200 2249 G10 50 SFDR: DCS OFF 85 80 75 60 70 SFDR: DCS ON 90 90 85 200 100 50 150 INPUT FREQUENCY (MHz) 0 SNRおよびSFDRとサンプル・ レート、2Vレンジ、 −1dB fIN = 5MHz、 SFDRと入力周波数、 −1dB、 2Vレンジ 90 69 67 6150 5194 8203 70 68 12558 8201 71 2249 G08 2249 G07 65 25292 20000 0 40 72 25000 5000 –110 35 73 30000 10000 –100 15 20 25 30 FREQUENCY (MHz) 74 35969 15000 –90 10 75 43161 35000 COUNT AMPLITUDE (dB) –30 –60 5 SNRと入力周波数、 −1dB、 2Vレンジ SNR (dBFS) 0 –50 0 2249 G06 接地した入力のヒストグラム –10 –120 –120 40 2249 G05 8192ポイントで 2トーンのFFT、 fIN = 28.2MHzと26.8MHz、 −1dB、2Vレンジ SFDR (dBFS) 8192ポイントのFFT、 fIN = 140MHz、 − 1dB、2Vレンジ –10 AMPLITUDE (dB) AMPLITUDE (dB) 8192ポイントのFFT、 fIN = 30MHz、 −1dB、2Vレンジ 0 10 20 30 40 50 60 70 80 90 100 110 SAMPLE RATE (Msps) 2249 G11 70 SNR: DCS ON SNR: DCS OFF 30 35 40 45 50 55 60 CLOCK DUTY CYCLE (%) 65 70 2249 G12 2249f 6 LTC2249 標準的性能特性 SFDRと入力レベル、 fIN = 70MHz、2Vレンジ SNRと入力レベル、 fIN = 70MHz、2Vレンジ 80 120 dBFS 100 60 SFDR (dBc AND dBFS) SNR (dBc AND dBFS) 70 50 40 dBc 30 20 90 80 70 dBc 60 50 100dBc SFDR REFERENCE LINE 40 30 20 10 10 0 –70 –60 –50 –40 –30 –20 INPUT LEVEL (dBFS) –10 0 –80 0 2249 G13 –40 –60 –20 INPUT LEVEL (dBFS) 0 2249 G14 IOVDDとサンプル・レート、 5MHzの正弦波入力、−1dB、 OVDD = 1.8V IVDDとサンプル・レート、 5MHzの正弦波入力、−1dB 85 7 80 6 IOVDD (mA) IVDD (mA) dBFS 110 75 2V RANGE 70 1V RANGE 5 4 65 3 60 2 55 1 50 0 0 10 20 30 40 50 60 70 80 90 100 SAMPLE RATE (Msps) 2249 G15 0 10 20 30 40 50 60 70 80 90 100 SAMPLE RATE (Msps) 2249 G16 ピン機能 AIN+ (ピン1)：正の差動アナログ入力。 AIN- (ピン2)：負の差動アナログ入力。 REFH (ピン3、4)：ADCの高リファレンス。一緒に短絡 し、0.1µFのセラミック・チップ・コンデンサを使って できるだけピン5とピン6に近づけてバイパスします。さ らに、追加の2.2µFのセラミック・チップ・コンデンサ を使ってピン5とピン6にバイパスし、1µFのセラミッ ク・チップ・コンデンサを使ってグランドにバイパスし ます。 REFL (ピン5、6)：ADCの低リファレンス。一緒に短絡 し、0.1µFのセラミック・チップ・コンデンサを使って できるだけピン3とピン4に近づけてバイパスします。さ らに、追加の2.2µFのセラミック・チップ・コンデンサ を使ってピン3とピン4にバイパスし、1µFのセラミッ ク・チップ・コンデンサを使ってグランドにバイパスし ます。 VDD (ピン7、32)：3V電源。0.1µFのセラミック・チッ プ・コンデンサを使ってGNDにバイパスします。 GND (ピン8)：ADCの電源グランド。 CLK (ピン9)：クロック入力。立上りエッジで入力のサ ンプリングが開始されます。 SHDN (ピン10)：シャットダウン・モードの選択ピン。 SHDNとOEをGNDに接続すると通常動作になり、出力 がイネーブルされます。 2249f 7 LTC2249 ピン機能 SHDNをGNDに接続し、OEをVDDに接続すると通常動作 になり、出力がハイ・インピーダンスになります。 SHDNをVDDに接続し、OEをGNDに接続するとナップ・ モードになり、出力がハイ・インピーダンスになりま す。SHDNとOEをVDDに接続するとスリープ・モードに なり、出力がハイ・インピーダンスになります。 出力フォーマットが選択され、クロックのデューティ・ サイクル・スタビライザがオフします。1/3VDDに接続す ると、ストレート・バイナリの出力フォーマットが選択 され、クロックのデューティ・サイクル・スタビライザ がオンします。2/3VDDに接続すると、2の補数の出力 フォーマットが選択され、クロックのデューティ・サイ クル・スタビライザがオンします。VDDに接続すると、 2の補数の出力フォーマットが選択され、クロックの デューティ・サイクル・スタビライザがオフします。 OE (ピン11)：出力イネーブル・ピン。SHDNピンの機 能を参照してください。 D0∼D13 (ピン12、13、14、15、16、17、18、19、 22、23、24、25、26、27)：デジタル出力。D13がMSB です。 OVDD (ピン21)：出力ドライバの正電源。0.1µFのセラ ミック・チップ・コンデンサを使ってグランドにバイパ スします。 SENSE (ピン30)：リファレンス・プログラミング・ピ ン。SENSEをVCMに接続すると、内部リファレンスと± 0.5Vの入力レンジが選択されます。VDDに接続すると、 内部リファレンスと±1Vの入力レンジが選択されま す。0.5Vより大きく1Vより小さい外部リファレンスを SENSEに印加すると、±VSENSEの入力レンジが選択され ます。±1Vが最大有効入力レンジです。 OF (ピン28)：オーバーフロー/アンダーフロー出力。 オーバーフローやアンダーフローが生じると“H”になり ます。 VCM (ピン31)：出力と入力の1.5V同相バイアス。2.2µFの セラミック・チップ・コンデンサを使ってグランドにバ イパスします。 MODE (ピ ン 29)： 出 力 の フ ォ ー マ ッ ト と ク ロ ッ ク の デューティ・サイクル・スタビライザの選択ピン。 MODEをGNDに接続すると、ストレート・バイナリの GND (露出パッド) (ピン33)：ADCの電源グランド。 パッケージの底の露出パッドはグランドに半田付けする 必要があります。 OGND (ピン20)：出力ドライバのグランド。 機能ブロック図 AIN+ AIN– VCM INPUT S/H FIRST PIPELINED ADC STAGE SECOND PIPELINED ADC STAGE THIRD PIPELINED ADC STAGE FOURTH PIPELINED ADC STAGE FIFTH PIPELINED ADC STAGE 1.5V REFERENCE SIXTH PIPELINED ADC STAGE SHIFT REGISTER AND CORRECTION 2.2µF RANGE SELECT REFH SENSE REFL INTERNAL CLOCK SIGNALS OVDD REF BUF OF D13 CLOCK/DUTY CYCLE CONTROL DIFF REF AMP CONTROL LOGIC OUTPUT DRIVERS • • • D0 REFH 0.1µF 2249 F01 REFL OGND CLK MODE SHDN OE 2.2µF 1µF 1µF 図1．機能を示すブロック図 2249f 8 LTC2249 タイミング図 tAP ANALOG INPUT N+4 N+2 N N+3 tH N+5 N+1 tL CLK tD D0-D13, OF N–6 N–5 N–4 N–3 N–2 N–1 2249 TD01 アプリケーション情報 ダイナミック特性 信号と雑音＋歪みの比 信号と雑音＋歪みの比 [S/(N＋D)] は、基本入力周波数の RMS振幅とADC出力の他のすべての周波数成分のRMS 振幅の比です。出力の帯域はDCからサンプリング周波 数の半分より低い周波数に制限されています。 SN比 SN比（SNR）は基本入力周波数のRMS振幅と、最初の5つ の高調波およびDCを除く他のすべての周波数成分の RMS振幅の比です。 全高調波歪み 全高調波歪みは入力信号の全高調波のRMS和の基本周 波数に対する比です。帯域外高調波はDCとサンプリン グ周波数の半分のあいだの周波数帯域でエイリアスを生 じます。THDは次のように表されます。 THD = 20Log √(V22 + V32 + V42 + . . . Vn2)/V1 ここで、V1は基本周波数のRMS振幅で、V2∼Vnは2次 ∼n次の高調波の振幅です。このデータシートで計算さ れているTHDには5次までの高調波がすべて使われてい ます。 混変調歪み ADCの入力信号に複数のスペクトル成分が含まれてい ると、ADCの伝達関数の非直線性により、THDに加え て混変調歪み（IMD）が生じることがあります。IMDは周 波数の異なる別の正弦波入力が存在するためにある正弦 波入力に生じる変化です。 周波数がfaとfbの2つの純粋な正弦波がADCの入力に与 えられると、ADCの伝達関数の非直線性によりmfa ± nfbの和と差の周波数で歪み積を生じることがありま す。ここで、mとnは0、1、2、3などです。3次の混変調 歪み積は2fa＋fb、2fb＋fa、2fa−fbおよび2fb−faです。 混変調歪みは、最大の3次混変調積のRMS値に対する、 どちらかの入力トーンのRMS値の比として定義されま す。 スプリアスフリー・ダイナミックレンジ（SFDR） スプリアスフリー・ダイナミックレンジは、入力信号と DCを除いた最大のスペクトル成分であるピーク高調波 またはスプリアス・ノイズです。この値はフルスケール 入力信号のRMS値を基準にしたデシベル値で表されま す。 入力帯域幅 入力帯域幅はフルスケールの入力信号から再構成された 基本波の振幅が3dBだけ減少する入力周波数です。 2249f 9 LTC2249 アプリケーション情報 アパーチャ遅延時間 CLKが電源電圧の中点に達したときから、入力信号がサ ンプル＆ホールド回路によってホールドされる瞬間まで の時間。 し、この残余が3番目の段によって取得されます。同様 の過程が3番目、4番目、さらに5番目の段で繰り返さ れ、5番目の段の残余は最終評価のために6番目の段の ADCに送られます。 アパーチャ遅延ジッタ 変換ごとのアパーチャ遅延時間の変動。このランダムな 変動により、AC入力のサンプリング時にノイズが生じ ます。ジッタだけによるSN比は次のようになります。 初段に続く各ADC段にはフラッシュ誤差とアンプのオ フセット誤差を調節するための追加範囲があります。 ADCの全段からの結果は、出力バッファに送る前に、 それらの結果を補正ロジックで適切に結合できるように デジタル動作で同期させます。 SNRJITTER = –20log (2π) • fIN • tJITTER コンバータの動作 図1に示されているように、LTC2249はCMOSのパイプ ライン構成の多段コンバータです。パイプライン構成の 6つのADC段を備えており、サンプルされたアナログ入 力は6サイクル後にデジタル値になります（タイミング図 を参照）。最適なAC特性を得るには、アナログ入力を差 動でドライブします。コストに敏感なアプリケーション ではアナログ入力をシングルエンドでドライブすること ができますが、高調波歪みがわずかに増加します。CLK 入力はシングルエンドです。LTC2249はCLK入力ピンの 状態で定まる2つのフェーズで動作します。 図1に示されているパイプライン構成の各段は、1個の ADC、再構成DAC、および段間残余アンプを備えてい ます。動作時、ADCは段の入力を量子化し、量子化さ れた値はDACによって入力から差し引かれ、残余を生 じます。残余は残余アンプによって増幅されて出力され ます。奇数段がその残余を出力しているとき偶数段がそ の残余を取得するように、またその逆になるように、後 に続く段は位相がずれて動作します。 CLKが“L”のとき、アナログ入力はブロック図に示され ている「入力S/H」内部の入力サンプル＆ホールド・コン デンサに差動で直接サンプルされます。CLKが“L”から “H”に遷移する瞬間、サンプルされた入力がホールドさ れます。CLKが“H”のあいだ、ホールドされた入力電圧 はS/Hアンプによってバッファされます。このS/Hアン プはパイプライン構成の最初のADC段をドライブしま す。初段はCLKのこの“H”フェーズのあいだにS/Hの出 力を取得します。CLKが“L”に戻ると1番目の段はその 残余を出力し、この残余が2番目の段によって取得され ます。同時に、入力のS/Hは再度アナログ入力を取得し ます。CLKが“H”に戻ると2番目の段はその残余を出力 サンプル/ホールド動作と入力ドライブ サンプル/ホールド動作 LTC2249のCMOS差動サンプル＆ホールドの等価回路を 図2に示します。アナログ入力はNMOSトランジスタを 介してサンプリング・コンデンサ（CSAMPLE）に接続され ています。各入力のところに示されているコンデンサ （CPARASITIC）は各入力に関連した他のすべての容量の和 です。 LTC2249 VDD CSAMPLE 4pF 15Ω AIN+ CPARASITIC 1pF VDD AIN– CSAMPLE 4pF 15Ω CPARASITIC 1pF VDD CLK 2249 F02 図2．等価入力回路 CLKが“L”のとき、サンプル・フェーズのあいだトラン ジスタはアナログ入力をサンプリング・コンデンサに接 続するので、これらのコンデンサは差動入力電圧まで充 電され、さらにこの電圧を追尾します。CLKが“L”から “H”に遷移するとき、サンプルされた入力電圧はサンプ リング・コンデンサにホールドされます。CLKが“H”の とき、ホールド・フェーズのあいだサンプリング・コン デンサは入力から切り離され、ホールドされた電圧は ADCコアに渡されて処理されます。 2249f 10 LTC2249 アプリケーション情報 CLKが“H”から“L”に遷移すると、入力はサンプリン グ・コンデンサに再度接続され、新しいサンプルを収集 します。サンプリング・コンデンサには直前のサンプル がまだホールドされているので、隣接するサンプル間の 電圧変化に比例した充電グリッチがこのとき見られま す。直前のサンプルと新しいサンプル間の変化が小さい と、入力に見られる充電グリッチは小さくなります。ナ イキスト周波数の近くの入力周波数で見られる変化のよ うに、入力の変化が大きければ、さらに大きな充電グ リッチが見られます。 シングルエンド入力 コストに敏感なアプリケーションでは、アナログ入力を シングルエンドでドライブすることができます。シング ルエンド入力では高調波歪みとINLが増加しますが、 SNRとDNLは変化しません。シングルエンド入力の場 合、AIN+は入力信号でドライブし、AIN-は1.5Vまたは VCMに接続します。 同相バイアス 最適な特性を得るにはアナログ入力を差動でドライブし ます。各入力は1.5Vの同相電圧を中心として、2Vレン ジでは±0.5V、1Vレンジでは±0.25Vの振幅が必要で す。VCM出力ピン（ピン31）を使って同相バイアス・レベ ルを与えることができます。VCMはトランスのセンター タップに直接接続してDC入力レベルを設定するか、ま たはオペアンプ差動ドライバ回路の基準レベルとして接 続することができます。VCMピンは2.2µF以上のコンデ ンサを使ってADCの近くのグランドにバイパスする必 要があります。 の影響を小さくするため、サンプリング・グリッチがで きるだけリニアになるように設計されています。 最適動作のため、各入力のソース・インピーダンスを 100Ω以下にすることを推奨します。差動入力のソー ス・インピーダンスは整合させる必要があります。よく 整合していないと、偶数次高調波、特に2次高調波が高 くなります。 入力ドライブ回路 2次側にセンタータップを備えたRF変圧器によってドラ イブされるLTC2249を図3に示します。2次側センター タップはVCMでDCバイアスされており、ADCの入力信 号を最適DCレベルに設定します。トランスの2次側を終 端するのは望ましいことです。これによりサンプル& ホールドによって生じる充電グリッチの同相経路が与え られるからです。図3には巻線比が1:1のトランスが示さ れています。ADCから見たソース・インピーダンスが 各ADC入力で100Ωを超えなければ、他の巻線比を使う こともできます。トランスを使う場合の不利な点は低周 波応答の低下です。ほとんどの小型RFトランスは1MHz より低い周波数での性能が良くありません。 差動アンプを使ってシングルエンド入力信号を差動入力 信号に変換する例を図4に示します。この方法の利点は 低い入力周波数に対する応答が良いことです。ただし、 ほとんどのオペアンプでは、利得帯域幅の制限により、 高い入力周波数でのSFDRが制限されます。 VCM 2.2µF 0.1µF ANALOG INPUT 入力ドライブのインピーダンス すべての高性能高速ADCの場合と同様、LTC2249のダイ ナミック動作は入力ドライブ回路（とくに2次と3次の高 調波）の影響を受けることがあります。ソース・イン ピーダンスとリアクタンスはSFDRに影響を与えること があります。サンプル＆ホールド回路はCLKの立下り エッジで4pFのサンプリング・コンデンサを入力ピンに 接続してサンプリング周期を開始します。サンプリング 周期はCLKが立ち上がると終了し、サンプルされた入力 をサンプリング・コンデンサにホールドします。入力回 路は理想的にはサンプリング周期1/(2FENCODE)のあいだ にサンプリング・コンデンサを完全に充電するのに十分 なだけ高速である必要があります。ただし、これが常に 可能だとはかぎらず、不完全なセトリングのために SFDRが減少することがあります。不十分なセトリング T1 1:1 25Ω AIN+ LTC2249 25Ω 0.1µF 12pF 25Ω AIN– T1 = MA/COM ETC1-1T 25Ω RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZE 2249 F03 図3．トランスを使ったシングルエンドから 差動への変換 VCM HIGH SPEED DIFFERENTIAL 25Ω AMPLIFIER ANALOG INPUT + AIN+ LTC2249 + CM – 2.2µF 12pF – 25Ω AIN– 2249 F04 図4．アンプを使った差動ドライブ 2249f 11 LTC2249 アプリケーション情報 シングルエンドの入力回路を図5に示します。アナログ入力 から見たインピーダンスを整合させる必要があります。歪み を低く抑える必要がある場合、この回路は推奨しません。 VCM 2.2µF 0.1µF ANALOG INPUT 0.1µF 25Ω ANALOG INPUT 0.1µF AIN+ 12pF AIN– 2249 F08 2249 F05 0.1µF 図5．シングルエンドのドライブ アナログ入力に接続されている25Ωの抵抗と12pFのコン デンサは2つの役目を果たします。サンプル＆ホールド の充電グリッチからドライブ回路を分離し、コンバータ の入力の広帯域ノイズを制限します。 70MHzを超す入力周波数では、図6、図7、および図8の 入力回路を推奨します。センタータップ付き磁束結合型 トランスに比べて、バラン・トランスは高周波応答がす ぐれています。カップリング・コンデンサにより、アナ ログ入力を1.5VにDCバイアスすることができます。図8 の直列インダクタはインピーダンス整合用素子で、 ADCの帯域幅を最大にします。 VCM 2.2µF 12Ω ANALOG INPUT 6.8nH 図8．300MHzを超す入力周波数用の 推奨フロントエンド回路 AIN– 0.1µF 25Ω T1 = MA/COM, ETC 1-1-13 RESISTORS, CAPACITORS, INDUCTORS ARE 0402 PACKAGE SIZE LTC2249 25Ω 0.1µF T1 2.2µF 10k AIN+ LTC2249 25Ω VCM 10k 6.8nH AIN+ リファレンスの動作 1.5Vのバンドギャップ・リファレンス、差動アンプ、お よびスイッチングと制御の回路で構成されるLTC2249の リファレンス回路を図9に示します。内部電圧リファレ ンスはピンで選択可能な2V（差動±1V）または1V（差動 ±0.5V）の2つの入力レンジに設定することができます。 SENSEピンをVDDに接続すると2Vレンジが選択され、 SENSEピンをVCMに接続すると1Vレンジが選択されま す。 1.5Vのバンドギャップ・リファレンスは2つの機能を果 たします。このリファレンスの出力は任意の外部入力回 路の同相電圧を設定するためのDCバイアス点を与えま す。さらに、差動アンプと一緒に使われて、内部の ADC回路が必要とする差動リファレンス・レベルを発 生します。1.5Vリファレンスの出力（VCM）には外付けの バイパス・コンデンサが必要です。このコンデンサは、 内部回路と外部回路のための、高周波で低インピーダン スのグランド経路として機能します。 LTC2249 25Ω 0.1µF T1 0.1µF 8pF 25Ω 12Ω AIN– T1 = MA/COM, ETC 1-1-13 RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZE 2249 F06 図6．70MHz∼170MHzの入力周波数用の 推奨フロントエンド回路 VCM 2.2µF 0.1µF AIN+ ANALOG INPUT LTC2249 25Ω 0.1µF T1 0.1µF 25Ω T1 = MA/COM, ETC 1-1-13 RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZE AIN– 2249 F07 図7．170MHz∼300MHzの入力周波数用の 推奨フロントエンド回路 差動アンプはADCの高リファレンスと低リファレンス を発生します。高速スイッチング回路がこれらの出力に 接続されているので、これらの出力は外部でバイパスす る必要があります。各出力には2つのピンが備わってい ます。複数の出力ピンはパッケージのインダクタンスを 減らすために必要です。図9に示されているように、バ イパス・コンデンサを接続する必要があります。 ピンで選択可能なレンジのあいだにくる他の電圧レンジ は、図10に示されているように、2つの外付け抵抗を 使ってプログラムすることができます。外部リファレン スを使い、その出力を直接に、または抵抗分割器を通し てSENSEに印加することができます。ロジック・デバイ スを使ってSENSEピンをドライブすることは推奨しませ ん。SENSEピンはできるだけコンバータの近くで適切な レベルに接続します。SENSEピンを外部からドライブす る場合、1µFのセラミック・コンデンサを使ってデバイ スのできるだけ近くでグランドにバイパスします。 2249f 12 LTC2249 アプリケーション情報 CLEAN SUPPLY LTC2249 4Ω VCM 1.5V 4.7µF 1.5V BANDGAP REFERENCE FERRITE BEAD 2.2µF 1V 0.5V 0.1µF RANGE DETECT AND CONTROL TIE TO VDD FOR 2V RANGE; TIE TO VCM FOR 1V RANGE; RANGE = 2 • VSENSE FOR 0.5V < VSENSE < 1V SINUSOIDAL CLOCK INPUT BUFFER LTC2249のノイズ特性は、アナログ入力に依存するのと 同程度にクロック信号の質の良し悪しに依存することが あります。クロック信号に含まれるどんなノイズも新た なアパーチャ・ジッタを生じ、このジッタは本来の ADCアパーチャ・ジッタにRMSとして加算されます。 DIFF AMP 1µF REFL INTERNAL ADC LOW REFERENCE 2249 F09 図9．等価リファレンス回路 1.5V VCM 2.2µF 12k 0.75V 12k SENSE NC7SVU04 図11．正弦波のシングルエンドCLKドライブ REFH 0.1µF 1k LTC2249 2249 F11 INTERNAL ADC HIGH REFERENCE 2.2µF 1k CLK 50Ω SENSE 1µF 0.1µF LTC2249 1µF 2249 F10 高い入力周波数をデジタル変換する場合など、ジッタに 対する要求が厳しいアプリケーションではできるだけ大 きな振幅を使います。また、正弦波信号でADCをク ロック駆動する場合、クロック信号にフィルタをかけて 広帯域ノイズとソースによって生じた歪み積を減らしま す。 最大変換レートと最小変換レート LTC2249の最大変換レートは80Mspsです。ADCが正常 に動作するには、CLK信号のデューティ・サイクルを 50%（±5%）にする必要があります。各半周期は、十分 なセトリング時間をADCの内部回路に与えて正常動作 させるため、少なくとも5.9ns必要です。 図10．1.5VレンジのADC 入力レンジ 入力レンジはアプリケーションに基づいて設定すること ができます。2V入力レンジはすぐれたSFDRを保ったま ま最良のSN比を与えます。1V入力レンジのSFDR性能は さらにすぐれていますが、SNRは5.7dBほど低下しま す。「標準的性能特性」のセクションを参照してくださ い。 クロック入力のドライブ CLK入力はCMOSまたはTTLレベルの信号で直接ドライ ブすることができます。CLKピンの前にジッタの小さな 方形波生成回路を置いて正弦波のクロックを使うことも できます（図11を参照）。 入力クロックのデューティ・サイクルが50%でない場 合、オプションのクロック・デューティ・サイクル・ス タビライザ回路を使うことができます。この回路はCLK ピンの立上りエッジを使ってアナログ入力をサンプルし ます。CLKの立下りエッジは無視され、フェーズロッ ク・ループにより内部で立下りエッジが作られます。入 力クロックのデューティ・サイクルは40%∼60%の範囲 で変化することができ、クロック・デューティ・サイク ル・スタビライザは内部デューティ・サイクルを50%に 保ちます。クロックが長時間オフすると、デューティ・ サイクル・スタビライザ回路のPLLが入力クロックに ロックするのに100クロック・サイクルを必要としま す。クロック・デューティ・サイクル・スタビライザを 使うには、外付け抵抗を使ってMODEピンを1/3VDDまた は2/3VDDに接続します。 2249f 13 LTC2249 アプリケーション情報 LTC2249のサンプリング・レートの下限はサンプル＆ ホールド回路の垂下によって定まります。このADCの パイプライン構成のアーキテクチャは、アナログ信号を 小さな値のコンデンサに保存することに依存していま す。接合部の漏れ電流によりコンデンサが放電します。 LTC2249の規定最小動作周波数は1Mspsです。 デジタル出力 デジタル出力バッファ 1個の出力バッファの等価回路を図12に示します。各 バッファはOVDDとOGNDから電力を供給され、ADCの 電源とグランドからは分離されています。出力ドライバ にNチャネル・トランジスタが追加されているので、低 電圧まで動作可能です。出力に直列接続された内部抵抗 により、外部回路から見ると出力は50Ωに見えるので、 外部の減衰抵抗が不要なこともあります。 すべての高速/高分解能コンバータの場合と同様、デジ タル出力負荷が性能に影響を与えることがあります。デ ジタル出力と敏感な入力回路の間に生じるおそれのある 相互反応を抑えるため、LTC2249のデジタル出力はでき るだけ小さな容量性負荷をドライブするようにします。 出力はALVCH16373 CMOSラッチのようなデバイスを 使ってバッファします。全速動作では負荷の容量は 10pF以下に抑えます。 OVDD電圧を低くすることも、デジタル出力からの干渉 を減らすのに役立ちます。 LTC2249 OVDD VDD 0.5V TO VDD VDD 0.1µF OVDD DATA FROM LATCH PREDRIVER LOGIC 43Ω TYPICAL DATA OUTPUT OE OGND 2249 F12 図12．デジタル出力のバッファ データのフォーマット LTC2249のパラレル・デジタル出力は、MODEピンを 使って、オフセット・バイナリ形式または2の補数形式 に設定できます。MODEをGNDまたは1/3VDDに接続す るとストレート・バイナリの出力フォーマットが選択さ れます。MODEを2/3VDDまたはVDDに接続すると2の補 数の出力フォーマットが選択されます。外部抵抗分割器 を使って1/3VDDまたは2/3VDDのロジック値を設定する ことができます。MODEピンのロジック状態を表1に示 します。 表1．MODEピンの機能 出力フォーマット クロック・デューティ・ サイクル・スタビライザ 0 ストレート・バイナリ オフ 1/3VDD ストレート・バイナリ オン 2/3VDD 2の補数 オン VDD 2の補数 オフ MODEピン オーバーフロー・ビット OFがロジック“H”を出力しているとき、コンバータには オーバーレンジまたはアンダーレンジの信号が入力され ています。 出力ドライバの電源 出力専用の電源ピンとグランド・ピンが備わっているの で、出力ドライバをアナログ回路から分離することがで きます。デジタル出力バッファの電源（OVDD）はドライ ブされるロジックと同じ電源に接続します。たとえば、 1.8V電源から電力供給されているDSPをコンバータがド ライブする場合、OVDDは同じ1.8V電源に接続します。 OVDDは500mVからデバイスのVDDまでの任意の電圧で 電力供給を受けることができます。OGNDはGND∼1V の任意の電圧で電力供給を受けることができ、OVDDよ り低くなければなりません。ロジック出力はOGNDと OVDDのあいだでスイングします。 出力イネーブル 出力イネーブル・ピン（OE）を使って出力をディスエー ブルすることができます。OEを“H”にすると、OFを含 むすべてのデータ出力がディスエーブルされます。デー タのアクセス時間やバスの解放時間は、全速動作時に出 力のイネーブルやディスエーブルをするには遅すぎま す。出力のHi-Z状態は長期の休止時に使うことを意図し ています。 2249f 14 LTC2249 アプリケーション情報 スリープ・モードとナップ・モード 節電のため、コンバータをシャットダウン・モードまた はナップ・モードにすることができます。SHDNをGND に接続すると正常動作になります。SHDNをVDDに接続 し、OEをVDDに接続するとスリープ・モードになり、 リファレンスを含むすべての回路をパワーダウンし、消 費電力は標準で1mWになります。スリープ・モードを 抜け出すとき、リファレンスのコンデンサを再充電して 安定化する必要があるので、出力データが有効になるま で数ミリ秒かかります。SHDNをVDDに接続し、OEを GNDに接続するとナップ・モードになり、消費電力は 標準で15mWになります。ナップ・モードでは内蔵リ ファレンス回路はオンしたままなので、ナップ・モード からの回復はスリープ・モードからの回復よりも早く、 標準で100クロック・サイクルかかります。スリープと ナップの両方のモードですべてのデジタル出力はディス エーブルされ、Hi-Z状態になります。 接地とバイパス LTC2249は切れ目の無いクリーンなグランド・プレーン を備えたプリント基板を必要とします。内部グランド・ プレーンを備えた多層基板を推奨します。プリント回路 基板のレイアウトでは、デジタル信号ラインとアナログ 信号ラインをできるだけ分離します。特に、どのデジタ ル・トラックもアナログ信号トラックに沿って配置しな いように、またADCの下に配置しないように注意しま す。 高品質のセラミック・バイパス・コンデンサを、VDD、 OVDD、 VCM、 REFH、 お よ び REFLの 各 ピ ン に 使 い ま す。バイパス・コンデンサはできるだけピンに近づけて 配置してください。特に重要なのはREFHとREFLのあい だの0.1µFのコンデンサです。このコンデンサはできる だけデバイスに近づけて（1.5mm以下）配置してくださ い。サイズが0402のセラミック・コンデンサを推奨しま す。REFHとREFLのあいだの大きな2.2µFのコンデンサ はこれよりいくらか離れてもかまいません。ピンやバイ パス・コンデンサを接続するトレースは短くし、できる だけ幅を広くします。 LTC2249の差動入力は互いに並行にできるだけ近づけて 配置します。入力トレースはできるだけ短くして容量を 小さくし、ノイズを拾わないようにします。 熱伝達 LTC2249が発生する熱の大部分はダイから底面の露出 パッドとパッケージのピンを通ってプリント回路基板に 伝わります。すぐれた電気特性と熱特性を得るには、露 出パッドをPCボードの大きな接地されたパッドに半田 付けします。すべてのグランド・ピンを面積が十分大き なグランド・プレーンに接続することが重要です。 2249f 15 16 J3 CLOCK INPUT R8 49.9Ω C12 0.1µF VDD E1 EXT REF VCM VDD R9 1k NC7SVU04 VCM VDD 4 2 EXT REF 5 6 3 1 JP3 SENSE 4 • C19 0.1µF R10 33Ω VDD GND R16 1k R15 1k R14 1k VDD 7 5 3 1 GND 1/3VDD 2/3VDD VDD 8 6 4 GND C15 2.2µF VDD 2 C8 0.1µF C2 8.2pF C11 0.1µF VDD JP4 MODE JP2 OE C7 2.2µF R6 12.4Ω VDD C4 0.1µF R4 24.9Ω R3 24.9Ω R2 12.4Ω C14 0.1µF VCM VDD VDD C9 1µF C6 1µF JP1 SHDN R5 1k •3 2 T1 ETC1-1-13 5 1 C13 0.1µF C3 0.1µF VCM C1 0.1µF C10 0.1µF C5 4.7µF 6.3V NC7SVU04 R1 OPT R7 1k L1 BEAD J1 ANALOG INPUT 4 C20 0.1µF 29 30 31 32 11 10 9 8 7 6 5 C26 10µF 6.3V MODE D3 OVDD OF D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 R18 100k R17 105k OGND 33 GND SENSE VCM VDD OE SHDN CLK GND VDD REFL REFL REFH D2 D0 REFH 3 D1 LTC2249 AIN+ 2 AIN– 1 VCC LT1763 C16 0.1µF GND VCC LE1 OE2 OE1 VDD C28 1µF VCC 28 E3 GND RN2C 33Ω RN2D 33Ω RN1A 33Ω RN1B 33Ω RN1C 33Ω RN1D 33Ω VCC VDD C25 4.7µF E4 PWR GND E2 VDD 3V 5 6 8 7 C17 0.1µF 24LC025 1 VCC A0 2 WP A1 3 A2 SCL 4 A3 SDA 23 RN4A 33Ω 22 RN4B 33Ω 20 RN4C 33Ω 19 RN4D 33Ω 17 RN3A 33Ω 16 RN3B 33Ω 14 RN3C 33Ω 13 RN3D 33Ω 12 RN2A 33Ω 11 RN2B 33Ω 9 8 6 5 2 3 7 4 10 18 15 21 31 C18 0.1µF O15 O14 O13 O12 O11 O10 O9 O8 O7 O6 O5 O4 O3 O2 O1 O0 VCC GND LE2 GND GND VCC GND VCC GND GND GND 74VCX16373MTD 47 I0 46 I1 44 I2 43 I3 41 I4 40 I5 38 I6 37 I7 36 I8 35 I9 33 I10 32 I11 30 I12 29 I13 27 I14 26 I15 1 24 48 25 42 39 45 34 NC7SV86P5X 1 8 IN OUT 2 7 ADJ GND 3 6 GND GND 4 5 BYP SHDN VCC C27 0.01µF 20 21 28 27 26 25 24 23 22 19 18 17 16 15 14 13 12 VCC C21 0.1µF R11 10k R12 10k C22 0.1µF VCC R13 10k C23 0.1µF 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 40 38 2249 TA02 C24 0.1µF 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 3201S-40G1 39 39 37 37 35 35 33 33 31 31 29 29 27 27 25 25 23 23 21 21 19 19 17 17 15 15 13 13 11 11 9 9 7 7 5 5 3 3 1 1 LTC2249 アプリケーション情報 2249f LTC2249 アプリケーション情報 トップサイド シルクスクリーンのトップ 内部2層GND 2249f 17 LTC2249 アプリケーション情報 ボトムサイド 内部3層パワー シルクスクリーンのボトム 2249f 18 LTC2249 パッケージ寸法 UHパッケージ 32ピン・プラスチックQFN (5mm×5mm) (Reference LTC DWG # 05-08-1693) 0.70 ±0.05 5.50 ±0.05 4.10 ±0.05 3.45 ±0.05 (4 SIDES) パッケージの外形 PACKAGE OUTLINE 0.25 ± 0.05 0.50 BSC 推奨半田パッド・レイアウト RECOMMENDED SOLDER PAD LAYOUT 5.00 ± 0.10 (4 SIDES) 露出パッドの底面 BOTTOM VIEW—EXPOSED PAD 0.23 TYP (4 SIDES) R = 0.115 TYP 0.75 ± 0.05 0.00 – 0.05 31 32 0.40 ± 0.10 PIN 1 TOP MARK (NOTE 6) 1 2 3.45 ± 0.10 (4-SIDES) (UH) QFN 0603 0.200 REF NOTE: NOTE： DRAWING PROPOSED TO BE A JEDEC PACKAGE OUTLINE 1. 図はJEDECパッケージ・アウトラインMO-220の M0-220 VARIATION WHHD-(X) (TO BE APPROVED) バリエーションWHHD-(X)に含めるよう提案され 2. ている DRAWING NOT TO SCALE （承認待ち） 3. 図は実寸とは異なる ALL DIMENSIONS ARE IN MILLIMETERS 2. 3. すべての寸法はミリメートル 0.25 ± 0.05 0.50 BSC 4. OF EXPOSED PAD ON BOTTOM OF PACKAGE DO NOT INCLUDE 4. DIMENSIONS パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 MOLD FLASH. MOLD FLASH, IF PRESENT, SHALL NOT EXCEED 0.20mm ON ANY SIDE モールドのバリは （もしあれば） 各サイドで0.20mmを超えないこと 5. PAD SHALL BE SOLDER PLATED 5. EXPOSED 露出パッドは半田メッキとする 6. AREA IS ONLY A REFERENCE FOR PIN 1 LOCATION 6. SHADED 網掛けの部分はパッケージのトップとボトムのピン1の位置の参考に過 ON THE TOP AND BOTTOM OF PACKAGE ぎない 2249f リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、 その使用に関する責務は一切 負いません。 また、 ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。 なお、 日本語の資料はあくまで も参考資料です。 訂正、 変更、 改版に追従していない場合があります。 最終的な確認は必ず最新の英語版データシートでお願いいたします。 19 LTC2249 関連製品 製品番号 説明 注釈 LTC1741 12ビット、65Msps ADC SNR：72dB、SFDR：87dB、48ピンTSSOPパッケージ LTC1742 14ビット、65Msps ADC SNR：76.5dB、SFDR：90dB、48ピンTSSOPパッケージ LTC1743 12ビット、50Msps ADC SNR：72.5dB、SFDR：90dB、48ピンTSSOPパッケージ LTC1744 14ビット、50Msps ADC SNR：77dB、SFDR：90dB、48ピンTSSOPパッケージ LTC1745 12ビット、25Msps ADC SNR：72.2dB、SFDR：380mW、48ピンTSSOPパッケージ LTC1746 14ビット、25Msps ADC SNR：77.5dB、SFDR：390mW、48ピンTSSOPパッケージ LTC1747 12ビット、80Msps ADC SNR：72dB、SFDR：87dB、48ピンTSSOPパッケージ LTC1748 14ビット、80Msps ADC SNR：76.3dB、SFDR：90dB、48ピンTSSOPパッケージ LTC1749 12ビット、80Msps広帯域ADC 最大500MHzのIFアンダーサンプリング、 SFDR：87dB LTC1750 14ビット、80Msps広帯域ADC 最大500MHzのIFアンダーサンプリング、 SFDR：90dB LTC2220 12ビット、170Msps ADC 890mW、SNR：67.7dB、9mm×9mm QFNパッケージ LTC2221 12ビット、135Msps ADC 630mW、SNR：67.8dB、9mm×9mm QFNパッケージ LTC2222 12ビット、105Msps ADC 475mW、SNR：68.4dB、7mm×7mm QFNパッケージ LTC2223 12ビット、80Msps ADC 366mW、SNR：68.5dB、7mm×7mm QFNパッケージ LTC2224 12ビット、135Msps ADC 630mW、SNR：67.6dB、7mm×7mm QFNパッケージ LTC2225 12ビット、10Msps ADC 60mW、SNR：71.3dB、5mm×5mm QFNパッケージ LTC2226 12ビット、25Msps ADC 75mW、SNR：71.4dB、5mm×5mm QFNパッケージ LTC2227 12ビット、40Msps ADC 120mW、SNR：71.4dB、5mm×5mm QFNパッケージ LTC2228 12ビット、65Msps ADC 205mW、SNR：71.3dB、5mm×5mm QFNパッケージ LTC2229 12ビット、80Msps ADC 211mW、SNR：70.6dB、5mm×5mm QFNパッケージ LTC2230 10ビット、170Msps ADC 890mW、SNR：61.2dB、9mm×9mm QFNパッケージ LTC2231 10ビット、135Msps ADC 630mW、SNR：61.2dB、9mm×9mm QFNパッケージ LTC2232 10ビット、105Msps ADC 475mW、SNR：61.3dB、7mm×7mm QFNパッケージ LTC2233 10ビット、80Msps ADC 366mW、SNR：61.3dB、7mm×7mm QFNパッケージ LTC2234 10ビット、135Msps ADC 630mW、SNR：61.2dB、7mm×7mm QFNパッケージ LTC2236 10ビット、25Msps ADC 75mW、SNR：61.8dB、5mm×5mm QFNパッケージ LTC2237 10ビット、40Msps ADC 120mW、SNR：61.8dB、5mm×5mm QFNパッケージ LTC2238 10ビット、65Msps ADC 205mW、SNR：61.8dB、5mm×5mm QFNパッケージ LTC2239 10ビット、80Msps ADC 211mW、SNR：61.6dB、5mm×5mm QFNパッケージ LTC2245 14ビット、10Msps ADC 60mW、SNR：74.4dB、5mm×5mm QFNパッケージ LTC2246 14ビット、25Msps ADC 75mW、SNR：74.5dB、5mm×5mm QFNパッケージ LTC2247 14ビット、40Msps ADC 120mW、SNR：74.4dB、5mm×5mm QFNパッケージ LTC2248 14ビット、65Msps ADC 205mW、SNR：74.3dB、5mm×5mm QFNパッケージ LT5512 DC∼3GHz高信号レベル・ダウンコンバーティング・ミキサ DC∼3GHz、IIP3：21dBm、内蔵LOバッファ LT5514 デジタル利得制御付き超低歪みIFアンプ/ADCドライバ 1dB BW：450MHz、OIP3：47dB、デジタル利得制御： 1.5dB/ステップで10.5dB∼33dB LT5515 1.5GHz∼2.5GHz直接変換直交復調器 IIP3：20dBm、内蔵LO直交ジェネレータ LT5516 0.8GHz∼1.5GHz直接変換直交復調器 IIP3：21.5dBm、内蔵LO直交ジェネレータ LT5517 40MHz∼900MHz直接変換直交復調器 IIP3：21dBm、内蔵LO直交ジェネレータ LT5522 600MHz∼2.7GHz高直線性ダウンコンバーティング・ミキサ 4.5V∼5.25V電源、IIP3：900MHzで25dBm、NF = 12.5dB、 50ΩシングルエンドのRFポートとLOポート 2249f 20 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6秀和紀尾井町パークビル8F TEL 03-5226-7291• FAX 03-5226-0268 • www.linear-tech.co.jp 1004 0.2K • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2004