NJU7512VT 特定小電力用 1200bps MSK モデム ■ 概 要 NJU7512 は、1.8V から動作するデータ通信用の 1200bps MSK（Minimum Shift Keying）モデムです。 基準周波数は 14.7456MHz で、フレームパターン 選択、バッファ出力信号切り替えが可能です。高い 受信感度や雑音耐性が求められる特定小電力機器に 適しています。 ■ 外 形 NJU7512VT ■ 特徴 (VDD = 1.8V) ● ● ● ● ● ● ● ● ● ● ● 低消費電流 1.9mAtyp.(送受信動作時) 低電圧／広範囲動作 1.8 ∼ 5.5V 通信速度 1200bps 基準周波数 14.7456MHz バッファ出力切り替え 14.7456MHz、3.6864MHz フレームパターン選択 2 種類 パワーダウン制御 変調部と復調部を独立に制御 外付け部品が少ない 高温（105°C） ・低温（- 40°C）の仕様を規定（標準） C-MOS 構造 外形 SSOP20（参考 6.5×6.4mm､0.65mm） ＊「SSOP20」詳細寸法は、弊社の IC パッケージ情報（半導体に関する製品情報）をご参照願います。 ■ ブロック図 AIN AGS 1 2 -+ FRS 17 FRK 18 TD 15 TRD 16 BPF クロック 再生 フレーム 検出 5 RDT 4 RTM 3 PLLS 14 PDRX 13 PDTX 12 BR リミッタアンプ MSK 変調 基準 バイアス アナログ 電圧 電圧 接地 内部タイミング 擬似正弦 波発生 LPF Ver.2013-07-10 検波回路 タイミング 発生回路 基準バイアス 回路 19 10 20 11 7 MX VSS VDD1 FSE XBO 8 XOUT 9 XIN 6 VDD2 -1- NJU7512VT ■ 端子配列 AIN 1 20 VDD1 AGS 2 19 MX PLLS 3 18 FRK RTM 4 17 FRS RDT 5 16 TRD VDD2 6 15 TD XBO 7 14 PDRX XOUT 8 13 PDTX XIN 9 12 BR VSS 10 11 FSE NJU7512VT Ver.2013-07-10 -2- NJU7512VT ■ 端子説明 端子 番号 端子名 1 AIN 2 機 パワーダウン時 能 PDTX = Lo PDRX = Lo 入力アンプの入力端子 ‐ ‐ AGS 入力アンプの出力端子 ‐ Lo ﾚﾍﾞﾙ 3 PLLS PLL 制御入力端子 PLL の位相修正速度を低速修正か 高速修正のどちらかを選択します。 ‐ ‐ 4 RTM MSK 復調同期クロック出力端子 ‐ Hi ﾚﾍﾞﾙ 5 RDT MSK 復調データ出力端子 MSK 復調同期クロックの立下がりに同期します。 ‐ 6 VDD2 発振回路電源端子 ‐ 7 XBO 発振回路バッファ出力端子 外部回路に供給するための発振回路バッファ出力です。 Hi ﾚﾍﾞﾙ 8 XOUT 発振回路出力端子 XIN 端子との間に水晶振動子を接続します。 外部クロックを使用する場合は開放として下さい。 Hi ﾚﾍﾞﾙ 9 XIN 10 VSS 11 FSE BR グランド端子 バッファ出力周波数切り替え端子 バッファ出力周波数を発振周波数か 1/4 周波数 のどちらかを選択します。 ＊水晶振動子は周波数 14.7456MHz を使用 常時 Hi 変調部パワーダウン制御端子 13 PDTX 復調部パワーダウン制御端子 14 PDRX 15 TD 16 TRD 17 18 FRS FRK 19 MX 20 VDD1 Ver.2013-07-10 位相修正速度 Hi Lo 低速位相修正 高速位相修正 発振回路入力端子 XOUT 端子との間に水晶振動子を接続します。 外部クロックを使用する場合はクロックの入力端子となります。 通信速度制御端子 12 PLLS FSE 出力周波数 MHz Hi Lo 3.6864 14.7456 通信速度 キャリア周波数 Hz bps データ 1 データ 0 1200 1200 1800 BR Hi PDTX 動作 Hi Lo 変調部パワーオン 変調部パワーダウン PDRX 動作 Hi Lo 復調部パワーオン 復調部パワーダウン MSK 変調データ入力端子 TRD 端子出力の立ち上がりに同期して取り込みます。 MSK 変調データ取り込みタイミング出力端子 立ち上がりに同期して、TD 端子のデータを取り込みます。 フレームパターン選択入力端子 16 ビット 2 種類のフレームパターンが選択でき ます。選択したフレームパターンと受信したパタ ーンが一致した後、RTM、RDT を出力します。 FRS 選択フレームパターン Hi Lo 1100010011010110 B (C4D6 H) フレーム検出機能選択端子 フレーム検出回路を有効か無効を選択します。 FRK 動作 Hi Lo フレーム検出機能有効 フレーム検出機能無効 MSK 変調信号出力端子 電源端子 ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ ‐ Lo ﾚﾍﾞﾙ ‐ ‐ ‐ ‐ ‐ Lo ﾚﾍﾞﾙ ‐ ‐ ‐ 1001001100110110 B (9336 H) -3- NJU7512VT ■ 復調動作フローチャート PDRX=0 FRK=0 リセット N PDRX =1 Y 受信部パワーオン MSKDemod FRK =1 Y フレームパターンの確認 N N Frame pattern "C4D6" Y N フレーム検出は不要 フレーム検出機能を有効 FRS =0 Y N 受信信号 を復調 Frame pattern "9336" フレームパターン に関わらず 復調出力 フレームパターン ”9336”を選択 Y フレームパターン は”9336” フレームパターン は”C4D6” MSK復調データ、 RTM,RDT Output MSK復調クロックを出力 AIN に入力されるアナログ MSK 変調信号の基本構造は次の通りです。 ①選択フレームパターンあり（FRK = 1 に設定） ： プリアンブルパターン + 16 ビットフレームパターン + 被復調データ ②選択フレームパターンなし（FRK = 0 に設定） ： 復調データ プリアンブルパターンは、101010…の 1 と 0 の繰り返しで、PLL 同期のために必要であり、 ビット数は PLLS 端子（3 番ピン）の設定により、12 ビットもしくは 50 ビット以上を推奨します。 FRK = 1 の場合、被復調データが復調されて、RDT 端子（5 番ピン）より出力されます。 FRK = 0 の場合、フレームパターン有無に関わらず入力されたアナログ信号が復調され、RDT 端子 （5 番ピン）より出力されます。 Ver.2013-07-10 -4- NJU7512VT ■ ブロック別端子機能説明詳細 MSK復調回路部 アナログ信号入力 AGS AIN ○選択フレームパターンあり FRK=1 プリアンブルパターン ＋フレームパターン ＋被復調データ ○選択フレームパターンなし FRK=0 被復調データ 1 2 -+ FRS（フレームパターン選択） H/L FRK（フレーム検出機能 有効/無効） H/L BPF 検波回路 クロック 再生 フレーム 検出 5 RDT（復調データ出力） 4 RTM（復調データ同期クロック出力） リミッタアンプ 17 18 TD（MSK変調データ入力） 15 MSK TRD （MSK変調データ取り込み 同期用タイミング出力） 16 変調 3 H/L 14 H/L PDRX（復調部パワーオン/ダウン） 13 H/L PDTX（変調部パワーオン/ダウン） 12 H/- BR （常時H：通信速度1200bps） PLLS (低速/高速位相速度） 内部タイミング 擬似正弦 波発生 タイミング 発生回路 基準 バイアス アナログ 接地 電圧 電圧 14.7456MHz 9 基準バイアス 回路 19 10 20 VDD1 VSS MSK変調回路部 VDD XIN 6 11 VDD （発振回路用電源) VDD2 7 H/L MX（MSK変調信号） XOUT 8 LPF ○入力データは、16番ピン 出力の同期タイミング信号に 同期のこと 発振回路部 XBO（発振回路バッファ出力） FSE（発振回路バッファ出力周波数切り替え） 【 ＭＳＫ復調回路部 】 ○入力アナログ信号 デジタルデータを High→1200Hz（1 周期／ビット、833.3usec） 、Low→1800Hz（1.5 周期／ビット、833.3usec） に変換したアナログ信号をアナログ信号アンプに入力します。デジタルデータのスピードは 1200bps です。 アナログ信号は、被復調データ以外に 2 種類の 16 ビットフレームパターン信号（C4D6 または 9336）のどちらか を加えることが出来ます。 フレーム検出機能を有効にされる際は、FRK 端子（18 番ピン）を Hi、FRS 端子（17 番ピン）を Hi か Lo に設定 し、判別するフレームパターンを指定します。 フレーム検出機能を有効にされる際のデータ構成は、プリアンブルパターン＋フレームパターン＋被復調データと なり、RDT 端子（5 番ピン）から出力される MSK 復調データは、被復調データのみとなります。 なお、プリアンブルパターンが PLLS 端子（3 番ピン）設定の推奨値より少ない場合は、正常な MSK 復調データが 得られない可能性があります。 アナログ信号入力 プ リアン ブ ルパターン フレームパターン 12bit 又は 50bit 以上 C4D6H 又は 9336H 被復調データ tRD 復調データ出力 RDT,RTM出力 MSK復調データ フレーム検出機能を無効にされる際は、FRK 端子（18 番ピン）を Lo に設定します。 フレーム検出機能を無効にされた際は、入力されたアナログ信号すべてが被復調データとなります。ただし、RDT 端子（5 番ピン）から出力される MSK 復調データは、被復調データの初期データに欠落や欠損が発生する可能性 があります。 アナログ信号入力 被復調データ tRD 復調データ出力 Ver.2013-07-10 欠落・欠損 RDT,RTM出力 MSK復調データ -5- NJU7512VT ○アナログ信号アンプ アナログ信号アンプは、AIN 端子（1 番ピン）と AGS 端子（2 番ピン）に設けられ、オープンループゲインは min60dB です。アナログ信号入力レベルに応じて、外部帰還抵抗を設定することで BER（Bit Error Rate）を最適 化出来ます。アナログ信号アンプ出力となる AGS 端子（2 番ピン）の最適レベルは、特性例【復調ビット誤り率】 を参照願います。 ○復調データ出力端子（ＲＤＴ） MSK 変調されたアナログ信号入力に対して、RDT 端子（5 番ピン）から MSK 復調されたデジタルデータを出力 します。出力電圧は、High：VDD∼VDD-0.4V、Low：VSS∼0.4V です。 アナログ信号入力 1200Hz 1800Hz 1200Hz リミッタアンプ出力 ゼロクロス 検出 ディレイ レジスタ 遅 延 検 波 シフト レジスタ シフト レジスタ 検波 ＲＤＴ出力 （復調データ出力 =MSK復調出力) "H" "L" "H" ○復調同期クロック出力端子（ＲＴＭ） MSK 復調された RDT 端子（5 番ピン）のデジタルデータに同期したクロックを RTM 端子（4 番ピン）から出力 します。RDT 端子は、RTM 端子の信号立下がりに同期します。 ＲＤＴ出力 MSK復調データ "H" "L" "H" ゼロクロス検出 ＰＬＬ クロック 信号 位相補正情報 ＲＴＭ出力 (復調データ同期 クロック 出力= 補正後のクロック 信号) Ver.2013-07-10 -6- NJU7512VT ○制御端子（ＦＲＳ，ＦＲＫ、ＰＬＬＳ、ＰＤＲＸ） ①フレームパターン選択（ＦＲＳ） フレーム検出機能を有効にされる際は、16 ビット 2 種類のフレームパターンを選択できます。 判別するフレームパターンを指定します。 FRS 選択フレームパターン Hi Lo 1100010011010110 B (C4D6 H) 1001001100110110 B (9336 H) ②フレーム検出機能選択（ＦＲＫ） フレーム検出機能を有効とするか、無効とするかの選択をします。 フレーム検出を行わない場合は、アナログ信号はすべて被復調データとなります。 FRK 動作 Hi Lo フレーム検出機能有効 フレーム検出機能無効 ③クロック再生時の位相修正速度選択（ＰＬＬＳ） PLL の引き込み特性すなわち引き込みビット数を制御する端子です。 同期クロックを作る為、 内部クロックに位相修正をかけていますが、 最大位相修正角度は、 低速モードでは 3.75°、 高速モードでは 30°です。 低速モードでは 50 ビット以上、高速モードでは 12 ビット以上のプリアンブルパターン（101010…の 1 と 0 の繰り返し）設定を推奨します。 PLLS 位相修正速度 Hi Lo 低速位相修正 高位相修正 ④ＭＳＫ復調回路部パワーオン／パワーダウン選択（ＰＤＲＸ） PDRX パワーオンで MSK 復調回路部が動作モードに、パワーダウンで非動作モードになります。またパワーダ ウンによりフレーム検出回路部がリセットされます。 PDRX 動作 Hi Lo 復調部パワーオン 復調部パワーダウン 【重要】電源立ち上げ時、および FRK 端子（18 番ピン） 、FRS 端子（17 番ピン）の状態を切り替えた場合には、 誤動作防止の為、一旦パワーダウンを選択して下さい。 Ver.2013-07-10 -7- NJU7512VT 【 ＭＳＫ変調回路部 】 ○データ取り込み同期用タイミング出力（ＴＲＤ） クロック信号（一周期 833.3usec）を出力します。TD 端子（15 番ピン）から取り込むデジタルデータはこれに同 期しなくてはいけません。 ○変調データ入力（ＴＤ） MSK 変調データを入力します。 TRD（16 番ピン） のクロック信号立ち上がりに同期して変調データを取り込みます。 TD入力 MSK変調データ TRDデータ取り込み 同期用タイミング MSK変調器 入力データ ○変調信号出力（ＭＸ） TD 端子（15 番ピン） から取り込んだデジタルデータを High→1200Hz（1 周期／ビット、833.3usec） 、Low→1800Hz （1.5 周期／ビット、833.3usec）に変換したアナログ信号が出力されます。出力レベルは、-6dBV（標準値、負荷 30kΩ//50pF）です。尚、0dBV = 1Vrms とします。尚、擬似正弦波発生回路の高調波成分を除去する為に、2 次バ タワースローパスフィルタ（カットオフ周波数 16kHz）を通して出力されます。 TD MSK変調データ 1周期：1/(1200 ｘ 32)sec 1周期：1/(1800 ｘ 32)sec MSK変調信号 クロック MX 擬似正弦波出力 128値 1200Hz x 1周期 = 833.3usec 1800Hz x 1.5周期 = 833.3usec ○変調部パワーダウン制御端子（ＰＤＴＸ） PDTX パワーオンで MSK 変調回路部が動作モードに、パワーダウンで非動作モードになります。 パワーダウンにより内部回路部がリセットされます。 PDTX 動作 Hi Lo 変調部パワーオン 変調部パワーダウン 電源立ち上げ時には、誤動作防止の為、一旦パワーダウンを選択して下さい。なお、変調回路動作中にパワーダウ ンすると変調出力信号の欠落が発生します。パワーダウン時の欠落防止の為に【タイミング図】を参照下さい。 また、PDTX パワーオン直後に、パワーアップ時間 t P U 分の内部回路遅延が発生します。詳細は【タイミング図】 MSK 復調タイミングチャートを参照下さい。 【参考】未使用時の端子処理 変調回路を使用しない場合は、PDTX 端子（13 番ピン）= VSS、TD 端子（15 番ピン）= High（VDD）または Low（VSS） 、TRD 端子（16 番ピン）= オープン、MX 端子（19 番ピン）= オープンとします。 Ver.2013-07-10 -8- NJU7512VT 【 発振回路部 】 ○発振回路入力端子（ＸＩＮ） XOUT 端子（8 番ピン）との間で、水晶振動子を接続します（推奨） 。水晶振動子の周波数は、14.7456MHz をご 使用下さい。 水晶振動子の代わりに外部クロック信号を使う場合は、外部クロック信号の入力端子になります。 ○発振回路出力端子（ＸＯＵＴ） XIN 端子（9 番ピン）との間で、水晶振動子を接続します。 水晶振動子の代わりに外部クロック信号を使う場合、開放にして下さい。 ○発振回路電源端子（ＶＤＤ２） 主要発振回路部には VDD2 を使い、発振回路レベルシフタの出力段には、VDD1 を使っています。VDD2 は VDD1 以下（VDD2 =< VDD1）にして下さい。VDD1 に対し、VDD2 を下げることにより、発振回路の励振レベルを下げ ることが出来ます。VDD2 を調整して、使用する水晶振動子の最大励振電力を超えないようにして下さい。 VDD1 レベル シフタ VDD2 6 VDD R1 9 XIN 14.7456MHz 22p 8 タイミング 発生回路 XOUT 22p ○発振回路バッファ出力端子（ＸＢＯ） インバータ出力端子です。FSE 端子（11 番ピン）で選択された周波数の方形波を出力します。 外部デバイスのクロックとして使用できますが、この場合には外部デバイスの仕様を十分確認願います。 ○制御端子（ＦＳＥ、ＢＲ） ①発振回路バッファ出力周波数切り替え端子（ＦＳＥ） XBO 端子（7 番ピン）から出力される信号の周波数の選択をします。 FSE 出力周波数 Hi Lo 3.6864MHz 14.7456MHz ②通信速度制御端子（ＢＲ） 常時 High に設定します。 Ver.2013-07-10 -9- NJU7512VT ■ 電気的特性記号説明 記号 IDD1 IDD2 IDD3 IDD4 VIH VIL VHS VOL VOH II IIA VB1 VB2 VOS1 VOS2 GO fT VOM EBR1 EBR2 EBR3 NLH NLL DF MXd FCK tDA tDS tDH tOM tFR tPU tTC tRD tCY tTH tTL tDD tPD fFR 名称 送受信動作時消費電流 送受信パワーダウン時消費電流 送信時消費電流 受信時消費電流 制御入力端子 Hi レベル入力電圧 制御入力端子 Lo レベル入力電圧 制御入力端子ヒステリシス幅電圧 デジタル出力端子 Lo レベル出力電圧 デジタル出力端子 Hi レベル出力電圧 制御入力端子電流 アナログ入力端子電流 AGS 端子バイアス電圧 MX 端子バイアス電圧 AGS 端子オフセット電圧 MX 端子オフセット電圧 オープンループ利得 入力アンプ帯域幅 MX 端子変調信号レベル 復調ビット誤り率 1 復調ビット誤り率 2 復調ビット誤り率 3 PLL 引き込みビット数 1 PLL 引き込みビット数 2 復調データ同期ずれビット数 MX 端子変調信号歪率 水晶発振周波数 対象端子 VDD1, VDD2 VDD1, VDD2 VDD1, VDD2 VDD1, VDD2 全制御端子 全制御端子 全制御端子 TRD, RTM, RDT TRD, RTM, RDT 全制御端子 AIN AGS MX AGS MX AIN – AGS AIN - AGX MX RDT RDT RDT RTM RTM RTM MX XBO 説明 送受信動作時の VDD1,VDD2 端子に流入するトータル電流 送受信パワーダウン時の VDD1,VDD2 端子に流入するトータル電流 送信動作時の VDD1,VDD2 端子に流入するトータル電流 受信動作時の VDD1,VDD2 端子に流入するトータル電流 各制御端子に供給する Hi レベル電圧 各制御端子に供給する Lo レベル電圧 各制御端子の Lo→Hi 時の切り替わり電圧と Hi→Lo への切り替わり電圧の差 各デジタル信号出力端子から出力される Lo レベル電圧 各デジタル信号出力端子から出力される Hi レベル電圧 各制御端子に流出/流入電流 AIN 端子に流入する電流 AGS 端子の DC バイアス電圧 MX 出力端子の DC バイアス電圧 AGS 端子の DC オフセット電圧 MX 端子の DC オフセット電圧 入力アンプのオープン利得 入力アンプの周波数帯域幅 MX 端子から出力される擬似正弦波信号レベル 復調出力データの BER(Bit Error Rate) 復調出力データの BER 復調出力データの BER 低速位相速度設定時の位相差 22.5 度以内に引き込むまでのビット数 高速位相速度設定時の位相差 22.5 度以内に引き込むまでのビット数 復調データと PLL 同期信号とのずれ MX 端子から出力される擬似正弦波信号の設定負荷条件での波形歪 水晶発振回路の発振周波数精度 送信ホールド時間 データセットアップ時間 データホールド時間 変調出力遅延時間 フレームリセット時間 パワーアップ時間 送信周期時間 タイミングチャート参照 復調遅延時間 受信クロック周期 受信クロック高レベル幅 受信クロック低レベル幅 データ出力遅延時間 パワーダウン遅延時間 フレームリセット時間 Ver.2013-07-10 - 10 - NJU7512VT ■ 絶対最大定格（指定なき場合には Ta = 25°C） 項目 記号 最大定格 単位 電源電圧 VDD 7.0 V 消費電力 PD 375 mW 入力電圧範囲 (制御入力端子) VIND VSS - 0.5 ∼ VDD1+0.5 V 動作温度 Topr - 40 ∼ +105 °C 保存温度 Tstg - 40 ∼ +150 °C 注１）電源電圧 VDD は、測定回路図を参照のこと。 ■ 推奨動作条件（指定なき場合には Ta = 25°C） 項目 記号 最小値 標準値 最大値 単位 電源電圧 1 VDD1 1.8 − 5.5 V 電源電圧 2 VDD2 1.8 − VDD1 V ■ 電気的特性１ （ 指定なき場合には Ta = 25°C、VSS = 0V、測定回路参照、VDD = VDD1 = VDD2 = 1.8V 時 R1 = 0Ω ） 【ＤＣ特性】 項目 記号 条件 最小値 標準値 最大値 単位 送受信動作時 消費電流 IDD1 VDD=1.8V, 無信号時 - 1.9 2.2 mA 送受信 パワーダウン時消 費電流 IDD2 VDD=1.8V, 無信号時 - 0.01 10 uA 送信時 消費電流 IDD3 VDD=1.8V, 無信号時 - 1.1 1.2 mA 受信時 消費電流 IDD 4 VDD=1.8V, 無信号時 - 1.7 1.9 mA VI H VDD=1.8V, 無信号時 注２） 0.75×VDD - VDD V VI L VDD=1.8V, 無信号時 注２） VSS - 0.25×VDD V VHS VDD=1.8V, 無信号時 注２） - 0.5 - V 制御入力端子 Hi レベル 入力電圧 制御入力端子 Lo レベル 入力電圧 制御入力端子 ヒステリシス幅 電圧 Ver.2013-07-10 - 11 - NJU7512VT デジタル出力端子 Lo レベル 出力電圧 デジタル出力端子 Hi レベル 出力電圧 VOL VDD=1.8V, 無信号時, Io=--1.6mA 注３） VOH VDD=1.8V, 無信号時, Io=+0.4mA 注３） VSS - 0.4 V VDD-0.4 - VDD V 制御入力 端子電流 II VDD=1.8V, 各端子入力電圧=VSS, VDＤ注２） -200 - 200 nA アナログ入力 端子電流 IIA VDD=1.8V, 無信号時, AIN 端子入力電圧=VSS, VDD -100 - 100 nA AGS 端子 バイアス電圧 VB1 VDD=1.8V, 無信号時 - 0.39× VDD - V MX 端子 バイアス電圧 VB2 VDD=1.8V, 無信号時 - 0.90 - V AGS 端子 オフセット電圧 VOS1 VDD=1.8V, 無信号時 0.39×VDDを基準 -50 - +50 mV MX 端子 オフセット電圧 VOS2 VDD=1.8V, 無信号時 0.9Vを基準 -150 - +150 mV 注２）測定端子は BR、FSE、PDTX、PDRX、TD、FRS、FRK、PLLS。 注３）測定端子は TRD、RTM、RDT。I O は各端子流入電流（マイナス値は流出電流）を表す。 Ver.2013-07-10 - 12 - NJU7512VT 【ＡＣ特性】 項目 記号 オープンループ 利得 GO 入力アンプ 帯域幅 fT MX 端子 変調信号レベル 条件 最小値 標準値 最大値 単位 VDD=1.8V, 無負荷 60 - - dB VDD=1.8V, 無負荷 0.8 1.0 - MHz VOM VDD=1.8V, 負荷30kΩ//50pF -7 -6 -5 dBV 復調ビット 誤り率 1 EBR1 VDD=1.8V,PLLS=VSS,BR=VDD S/N=8dB,S=-2 ∼-32dBV N=GaussianNoise(5kHz), - 1×10-3 - - 復調ビット 誤り率 2 EBR2 VDD=1.8V,PLLS=VSS,BR=VDD S/N=10dB,S=-2 ∼-32dBV N=GaussianNoise(5kHz) - 5×10-5 - - 復調ビット 誤り率 3 EBR3 VDD=1.8V,PLLS=VSS,BR=VDD S/N=6dB,S=-20dBV N=GaussianNoise(5kHz) - - 5×10-2 - PLL 引き込み ビット数 1 NLH VDD=1.8V,PLLS=VSS 位相差22.5deg以内 - - 12 bit PLL 引き込み ビット数 2 NLL VDD=1.8V,PLLS=VDD 位相差22.5deg以内 - - 50 bit 復調データ 同期ずれ ビット数 DF VDD=1.8V, PLLS=VDDorVSS - 2.4 - % - 1.5 3 % 14.7440 14.7456 14.7472 MHz MX 端子 変調信号歪率 M Xd VDD=1.8V, BR=VDD,TD=VDD, 負荷30kΩ//50pF 水晶発振周波数 FCK VDD=1.8V, 無信号時 Ver.2013-07-10 - 13 - NJU7512VT 【タイミング特性】 項目 記号 送信 ホールド時間 tDA データ セットアップ 時間 最小値 標準値 最大値 単位 VDD=1.8V,BR=VDD - 400 - us tDS VDD=1.8V,BR=VDD - 416.7 - ns データホールド 時間 tDH VDD=1.8V,BR=VDD - 416.7 - ns 変調出力 遅延時間 tOM VDD=1.8V,BR=VDD - - 300 us フレーム リセット時間 tFR VDD=1.8V,BR=VDD 1 - - us パワーアップ 時間 tPU VDD=1.8V,BR=VDD 0.04 - 2.00 ms 送信周期 tTC VDD=1.8V,BR=VDD 833 - 834 us 復調遅延時間 tRD VDD=1.8V,BR=VDD - - 2 ms 受信 クロック周期 tCY VDD=1.8V,BR=VDD 755 - 912 us 受信クロック 高レベル幅 tTH VDD=1.8V,BR=VDD 416 - 417 us 受信クロック 低レベル幅 tTL VDD=1.8V,BR=VDD 338 - 496 us データ出力 遅延時間 tDD VDD=1.8V,BR=VDD - - 50 ns パワーダウン 遅延時間 tPD VDD=1.8V,BR=VDD - - 200 ns Ver.2013-07-10 条件 - 14 - NJU7512VT 電気的特性２ （ 指定なき場合には Ta = - 40°C／+105°C、VSS = 0V、測定回路参照、VDD = 1.8V 時 R1 = 0Ω ） 【ＤＣ特性】 項目 記号 条件 送受信動作時 消費電流 IDD1 送受信 パワーダウン時消 費電流 最小値 標準値 最大値 単位 VDD=1.8V, 無信号時 - - 2.2 mA IDD2 VDD=1.8V, 無信号時 - - 10 uA 送信時 消費電流 IDD3 VDD=1.8V, 無信号時 - - 1.2 mA 受信時 消費電流 IDD4 VDD=1.8V, 無信号時 - - 1.9 mA VI H VDD=1.8V, 無信号時 注５） 0.75×VDD - VDD V VIL VDD=1.8V, 無信号時 注５） VSS - 0.25×VDD V VOL VDD=1.8V, 無信号時, I0=--1.6mA 注６） VSS - 0.4 V VOH VDD=1.8V, 無信号時, I0=+0.4mA 注６） VDD-0.4 - VDD V 制御入力 端子電流 II VDD=1.8V, 入力電圧=VSS, VDD -200 - 200 nA アナログ入力 端子電流 IIA VDD=1.8V, 無信号時, AIN=VSS, VDD -100 - 100 nA AGS 端子 オフセット電圧 VOS1 VDD=1.8V, 無信号時 0.39×VDDを基準 -50 - +50 mV MX 端子 オフセット電圧 VOS2 VDD=1.8V, 無信号時 0.9Vを基準 -150 - +150 mV 制御入力端子 Hi レベル 入力電圧 制御入力端子 Lo レベル 入力電圧 デジタル出力端子 Lo レベル 出力電圧 デジタル出力端子 Hi レベル 出力電圧 注５） 注４）下記項目は、特性例を参考値として参照のこと。 ・ 制御入力端子ヒシテリシス幅電圧 ・送信キャリアレベル温度係数 ・ AGS 端子バイアス電圧 ・MX 端子バイアス電圧 注５）測定端子は FSE、PDTX、TD、FRS、FRK、PLLS 注６）測定端子は TRD、RTM、RDT Ver.2013-07-10 - 15 - NJU7512VT 【ＡＣ特性】 項目 記号 オープンループ 利得 GO 入力アンプ 帯域幅 fT MX 端子 変調信号レベル 条件 最小値 標準値 最大値 単位 VDD=1.8V, 無負荷 60 - - dB VDD=1.8V, 無負荷 0.8 - - MHz VOM VDD=1.8V, 負荷30kΩ//50pF -7 - -5 dBV 復調ビット 誤り率 3 EBR3 VDD=1.8V,PLLS=VSS,BR=VDD S/N=6dB,S=-20dBV N=GaussianNoise(5kHz) - - 5×10-2 - PLL 引き込み ビット数 1 NLH VDD=1.8V,PLLS=VSS 位相差22.5deg以内 - - 12 bit PLL 引き込み ビット数 2 NLL VDD=1.8V,PLLS=VDD 位相差22.5deg以内 - - 50 bit MX 端子 変調信号歪率 M Xd VDD=1.8V, BR=VDD,TD=VDD, 負荷30kΩ//50pF - - 3 % 水晶発振周波数 FCK VDD=1.8V, 無信号時 14.7440 - 14.7472 MHz 注７）下記項目は、特性例を参考値として参照のこと。 ・ 復調ビット誤り率 1 ・ 復調ビット誤り率 2 ・ 復調データ同期ずれビット数 Ver.2013-07-10 - 16 - NJU7512VT 【タイミング特性】 項目 記号 変調出力 遅延時間 tOM フレーム リセット時間 条件 最小値 標準値 最大値 単位 VDD=1.8V,BR=VDD - - 300 us tFR VDD=1.8V,BR=VDD 1 - - us パワーアップ 時間 tPU VDD=1.8V,BR=VDD 0.04 - 2.00 ms 送信周期 tTC VDD=1.8V,BR=VDD 833.0 - 834.0 us 復調遅延時間 tRD VDD=1.8V,BR=VDD - - 2 ms 受信 クロック周期 tCY VDD=1.8V,BR=VDD 755 - 912 us 受信クロック 高レベル幅 tTH VDD=1.8V,BR=VDD 416 - 417 us 受信クロック 低レベル幅 tTL VDD=1.8V,BR=VDD 338 - 496 us データ出力 遅延時間 tDD VDD=1.8V,BR=VDD - - 50 ns パワーダウン 遅延時間 tPD VDD=1.8V,BR=VDD - - 200 ns 注８）下記項目は、特性例を参考値として参照のこと ・送信ホールド時間 ・データセットアップ時間 ・データホールド時間 Ver.2013-07-10 - 17 - NJU7512VT 測定時の端子条件 項目 記号 3:PLLS 11:FSE L L 端子番号：端子名 12:BR 13:PDTX 14:PDRX 15:TD H H H L IDD1 送受信パワーダウン時消費電流 IDD2 L L H L L L H H 送信時消費電流 IDD3 L L H H L L H H 受信時消費電流 IDD4 L L H L H L H H ･制御入力端子Hi/Loレベル最低/最高識別電圧 PLLS ･制御入力端子電流 PLLS VIH , VIL II H/L L H L H ＊1) H H ･制御入力端子Hi/Loレベル最低/最高電圧 FSE ･制御入力端子電流 FSE ･水晶発振周波数 VIH , VIL II , FCK L H/L H H H L H H ･制御入力端子Hi/Loレベル最低/最高電圧 BR ･制御入力端子電流 BR VIH , VIL II L L H H H L H H ･制御入力端子Hi/Loレベル最低/最高電圧 PDTX ･制御入力端子電流 PDTX VIH , VIL II L L H H/L L L H H ･制御入力端子Hi/Loレベル最低/最高電圧 PDRX ･制御入力端子電流 PDRX VIH , VIL II L L H H H/L L H H ･制御入力端子Hi/Loレベル最低/最高電圧 TD ･制御入力端子電流 TD VIH , VIL II L L H H L H/L H H ･制御入力端子Hi/Loレベル最低/最高電圧 FRS ･制御入力端子電流 FRS VIH , VIL II L L H H H ＊2) H/L H ･制御入力端子Hi/Loレベル最低/最高電圧 FRK ･制御入力端子電流 VIH , VIL II L L H H H H H H/L VHS − − − − − − − − ディジタル出力端子Hi/Loレベル出力電圧 RTM VOL , VOH L L H L H H H L ディジタル出力端子Hi/Loレベル出力電圧 RDT VOL , VOH L L H L H H/L H L ディジタル出力端子Hi/Loレベル出力電圧 TRD VOL , VOH L L H H L H H L IIA L L H L H L H H 送信キャリアレベル温度係数 DMX L L H H L H H H ･AGS端子バイアス電圧 ･AGS端子オフセット電圧 VB1 , VOS1 L L H L H L H H ･MX端子バイアス電圧 ･MX端子オフセット電圧 VB2 , VOS2 L L H H L L H H GO , FT L L H L H L H H MX端子変調信号レベル VOM L L H H L L H H 復調ビット誤り率1 EBR1 L L H L H L H L PLL引き込みビット数1 NLH L L H L H ＊1) H H PLL引き込みビット数2 NLL H L H L H ＊1) H H 復調データ同期ずれビット数 DF L L H L H ＊3) H H 制御入力端子ヒステリシス幅電圧 アナログ入力端子電流 ･オープンループ利得 ･入力アンプ帯域幅 MXd L L H H L H H H ･送信ホールド時間 ･データセットアップ時間 ･データホールド時間 ･変調出力遅延時間 ･フレームリセット時間･パワーアップ時間 ･送信周期時間 tDA , tDS tDH , tOM tFR , tPU tTC H L H ＊5) L ＊5) H H ･復調遅延時間 ･受信クロック周期 ･受信クロック高/低レベル幅 ･データ出力遅延時間 ･パワーダウン遅延時間･フレームリセット時間 tRD , tCY tTH , tTL tDD , tPD tFR L L H H ＊6) ＊6) L L EBR3 L L H L H L H L MX端子変調信号歪率 復調ビット誤り率3 Ver.2013-07-10 備考 17:FRS 18:FRK H H 送受信動作時消費電流 VHS＝VOH-VOL ＊4) - 18 - NJU7512VT 注９）Hi レベル及び Lo レベルの条件 0.75×VDD < = Hi レベル = < VDD VSS < = Lo レベル < 0.25×VDD ここで Hi = Lo = １ ０ 注１０）MSK 変調データ端子 TD への入力信号条件＊１）∼＊３）について 位相修正速度 PLLS 端子状態と TD 端子入力信号 ＊１）PLLS = Lo 時 TD = ( 1,0,1,･･･12bit)+(フレームパターン 1) + ( 1,0,1,･･･16bit) ＊１）PLLS = Hi 時 TD = ( 1,0,1,･･･50bit)+(フレームパターン 1) + ( 1,0,1,･･･60bit) フレーム検出機能選択端子状態と TD 端子入力信号 ＊２）FRS = Lo 時 TD = ( 1,0,1,･･･12bit)+(フレームパターン 2) + ( 1 連続 ) ＊２）FRS = Hi 時 TD = ( 1,0,1,･･･12bit)+(フレームパターン 1) + ( 1 連続 ) TD 入力信号 ＊３）PLLS = Lo 時 TD = ( 1,0,1,･･･12bit)+(フレームパターン 1) + ( 1,0,1,･･･16bit) ここで フレームパターン 1 ＝ 1 1 0 0 0 1 0 0 1 1 0 1 0 1 1 0 フレームパターン 2 ＝ 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 （9336H） （C4D6H） 注１１）備考欄 ＊４）25°C 時の Vo 電圧を基準として、1°C あたりの変化電圧 D M X を下記の式で計算する。 DMX(Ta℃)= Vo(Ta℃)-Vo(25℃) 6 x10 /(|Vo(Ta℃)|+|Vo(25℃)|) Vo(25℃) 注１２）PDTX 及び TD の関係 ＊５） タイミングチャート参照 注１３）PDRX 及び TD の関係 ＊６） タイミングチャート参照 Ver.2013-07-10 - 19 - NJU7512VT 測定回路図 I DD VDD 0.1u 10u 100k ①AIN ⑳VDD1 100k 0.1u ②AGS ⑲MX ③PLLS ⑱FRK ＳＷ ＳＷ ④RTM ⑰FRS ⑤RDT ⑯TRD ⑥VDD2 ⑮TD ⑦XBO ⑭PDRX ⑧XOUT ⑬PDTX ⑨XIN ⑫BR ⑩VSS ⑪FSE ＳＷ 10000p R1 ＳＷ 22p 1000p ＳＷ 14.7456MHz ＳＷ 22p ＳＷ ＳＷ 0.1u 注１４）R1 R1を調整して、使用する水晶振動子の最大励振電力を越えないようにして下さい。 本測定回路図では次のように設定しています。 ・水晶振動子：NX4025DA（仕様書番号U-816-78）（日本電波工業株式会社）相当品 ・R1： VDD = 1.8V の時、 R1 = 0Ω VDD = 5.5V の時、R1 = 3kΩ 水晶振動子の仕様につきましては、水晶メーカに確認願います。 Ver.2013-07-10 - 20 - NJU7512VT 等価回路 ( Ta = 25°C、VSS = 0V、VDD = VDD1 = VDD2 = 1.8V 時、R1 = 0Ω) 端子 端子名 内部等価回路 端子電圧 備考 ― アナログ信号入力アンプの入力端子で す。 2 番ピン間に接続される外部帰還抵抗で ゲインを調整します。 アナログ信号入力レベルに応じて、ゲイ ンコントロールをすることで、BER(Bit Error Rate)を最適化出来ます。 0.4 x VDD1 アナログ信号入力アンプの出力端子で す。 1 番ピン間に接続される外部帰還抵抗で ゲインを調整します。 最適レベルは、特性例の【復調ビット誤 り率】を参照願います。 VDD1 1 AIN 1 VSS VDD1 2 2 AGS VSS VDD1 3 PLLS 3 ― PLL 制御入力端子です。 PLL の引き込み特性すなわち引き込みビ ット数を制御する端子です。 最大位相修正角度 Hi：低速位相修正 (3.75°) Lo：高速位相修正 (30°) VSS VDD1 4 RTM 4 5 5 RDT VSS Ver.2013-07-10 MSK 復調同期クロック出力端子です。 復調されたデジタルデータに同期したク ロックが出力します。 内部PLLで生成されたクロックに位相修 正をかけ、クロック信号を再生します。 VSS∼0.4， VDD∼VDD-0.4 MSK 復調データ出力端子です。 受信信号に対して、復調されたデジタル データを出力します。 4 番ピン信号の立下がりに同期してデー タを出力します。 - 21 - NJU7512VT 端子 端子名 内部等価回路 端子電圧 備考 ― 発振回路電源端子です。 VDD2 は VDD1 以下 （VDD2 ＝＜VDD1） にして下さい。 VDD2 を調整して、使用する水晶振動子 の最大励振電力を超えないようにして下 さい。 VSS∼VDD1 発振回路バッファ出力端子です。 11 番ピンで選択された周波数の方形波 を出力します。 外部デバイスのクロックとして使用でき ます。 VSS∼VDD2 8 番ピンは発振回路出力端子です。 9 番ピンは発振回路入力端子です。 水晶振動子を接続します（推奨） 。 水晶振動子の周波数は、 14.7456MHz をご使用下さい。 水晶振動子の代わりに外部クロック信号 を使う場合は、 9 番ピンを、入力端子とし、 8 番ピンは、開放にして下さい。 6 6 VDD2 VSS VDD1 7 XBO 7 VSS VDD2 8 9 XOUT 9 XIN 8 VSS 10 11 VSS ― バッファ出力周波数切り替え端子です。 7 番ピン出力周波数を選択します。 FSE Hi：発振周波数 Lo：発振周波数の 1/4 VDD1 12 BR 13 PDTX 14 PDRX 通信速度制御端子です。 常時 High に設定します。 変調部パワーダウン制御端子です。 11 12 13 14 15 ― TD Ver.2013-07-10 Hi：変調回路部動作モード Lo：変調回路部非動作モード 復調部パワーダウン制御端子です。 VSS 15 グランド端子です。 Hi：復調回路部動作モード Lo：復調回路部非動作モード MSK 変調データ入力端子です。 16 番ピンのクロック信号に同期した変 調データを取り込みます。 - 22 - NJU7512VT 端子 端子名 内部等価回路 端子電圧 備考 VDD1 16 TRD 16 MSK 変調データ取り込みタイミング出 力端子です。 VSS∼0.4， クロック信号を出力します。 VDD∼VDD-0.4 クロック信号の立ち上がりに同期して、 15 番ピンのデータを取り込みます。 VSS VDD1 フレームパターン選択入力端子です。 17 FRS Hi：C4D6H Lo：9336H 17 18 ― フレーム検出機能選択端子です。 18 FRK Hi：フレーム検出機能有効 Lo：フレーム検出機能無効 VSS VDD1 19 19 MX 0.9V MSK 変調信号出力端子です。 15 番ピンから取り込んだデジタルデー タをアナログ信号に変換し出力します (High：1200Hz、Low：1800Hz)。 出力レベルは、- 6dBV です。 擬似正弦波発生回路の高調波成分を除去 する為に、2 次バタワースローパスフィ ルタを通して出力します。 ― 電源端子です。 主要発振回路部には VDD2 を使い、発振 回路レベルシフタの出力段およびその他 回路には、VDD1 を使います。 VSS 20 20 VDD1 VSS Ver.2013-07-10 - 23 - NJU7512VT ■ タイミング図 ＭＳＫ復調タイミングチャート プリアンブルパターン＋ 16ビットフレームパターン １ 0 0 １ １ 0 １ AGS t RD 内部同期 クロック プリアンブルパターン＋ 16ビットフレームパターン 内部復調 データ t FR PDRX t CY t TH RTM t TL t DD t PD RDT 上記変調 ﾃﾞｰﾀ １ 0 0 １ １ 0 １ :don't care ＭＳＫ変調タイミングチャート PDTX t FR t PU t DA t PU 内部 タイミング t TC TRD t DH t DS TD t OM MX 上記変調 データ １ １ 0 １ １ 0 １ １ 0 :don't care Ver.2013-07-10 - 24 - NJU7512VT 端子動作タイミング PDTX：送信部パワーダウン PDTX は内部回路のリセットをかねておりますので、電源立ち上げ時は、誤動作防止のため一度 PDTX 端子（13 番ピン）を Lo にして下さい。 PDTX を Hi から Lo に切り替えると、MX 端子（19 番ピン）から出力している MSK 変調信号は停止 しますので、PDTX のタイミングによっては MSK 変調信号の最後が欠落する場合があります。 PDRX：受信部パワーダウン PDRX はフレーム検出回路のリセットをかねておりますので、電源立ち上げ時と FRK 端子（18 番ピ ン） 、FRS 端子（17 番ピン）の状態を変えた場合には、一度 PDRX 端子（14 番ピン）を Lo にして 下さい。 FRK：フレーム検出機能選択 FRK の設定切り替え時は以下の表のように動作します。 FRK(フレーム検出機能選択）の切り替え時動作 ﾌﾚｰﾑ検出完了時 Low(無効)→Hi(有効) Hi(有効)→Low(無効) ﾌﾚｰﾑ検出未完了時 停止し、ﾌﾚｰﾑ検出後にRTM、RDTは出力開始 RTM、RDTは継続し出力 RTM、RDTは出力開始 FRS：フレームパターン選択 FRS の設定切り替え時は以下のように動作します。 FRS(フレームパタン選択）の切り替え時動作 ﾌﾚｰﾑ検出完了時 Low→Hi、Hi→Low ﾌﾚｰﾑ検出未完了時 ﾌﾚｰﾑ検出後にRTM、RDT *1)RTM、RDTは継続し出力 は出力開始 注１５）PDRX 端子（14 番ピン）を Low にすると、RTM、RDT は停止し、フレーム検出後に RTM、RDT は出力開始します。 Ver.2013-07-10 - 25 - NJU7512VT ■ 評価基板 レイアウト図 VDD (1.8V) GND MX GND J0 C1 J0 J0 FRS RTM TD J0 IC1 NJU7512 RDT TRD J0 R2 C3 R1 J0 FRK J0 AGS C5 AIN PLLS J0 PDRX C2 J0 C4 J0 J0 PDTX J0 XBO XIN J0 BR J0 FSE GND NJU7512 C6 Ver.2013-07-10 - 26 - NJU7512VT 回路図 VDD ※VDD=1.8V C4 C1 + (10nF) R1 (0.1uF) (100kΩ) NJU7512 1 AIN 2 AGS 3 PLLS FRK 4 RTM FRS 17 5 RDT TRD 16 6 VDD2 7 XBO PDRX 14 8 XOUT PDTX 13 9 XIN C6 (10uF) VDD1 20 C3 R2 MX 19 (100kΩ) (0.1uF) 18 TD 15 C2 (14.7456MHz) BR 12 C5 (10nF) 10 VSS FSE 11 (0.1uF) 注１６）レイアウト図に記載の J0 はチップ抵抗器（ジャンパー、R=0Ω）です。 注１７）水晶振動子部分（水晶振動子、コンデンサ）は、工場出荷時にはついていません。 Ver.2013-07-10 - 27 - NJU7512VT ■ 特性例 （ 指定なき場合には Ta = 25°C、VSS = 0V、測定回路参照、VDD = 1.8V 時 R1 = 0Ω） 【DC 特性】 送受信ﾊﾟﾜｰﾀﾞｳﾝ時消費電流特性 送受信動作時消費電流特性 (VDD1-VDD2:0Ω, PLLS/FSE/FRS/FRK:VDD, BR/TD:VSS) (VDD1-VDD2:0Ω, PLLS/FSE/FRS/FRK:VDD, BR/TD:VSS) 9 0.009 8 0.008 消費電流 I DD2 [mA] 0.010 消費電流 I DD1 [mA] 10 7 6 5 4 3 0.007 0.006 0.005 0.004 0.003 2 0.002 1 0.001 0.000 0 0 2 4 6 0 8 2 送信動作時消費電流特性 10 4 6 8 動作電圧 VDD [V] 動作電圧 VDD [V] 受信時消費電流特性 (VDD1-VDD2 : 0Ω, PLLS/FSE/FRS/FRK : VDD, BR/TD : VSS) 12 (VDD1-VDD2 : 0Ω, PLLS/FSE/FRS/FRK : VDD, BR/TD : VSS) 9 10 消費電流 I DD4 [mA] 消費電流 I DD3 [mA] 8 7 6 5 4 3 2 8 6 4 2 1 0 0 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 6 8 0 2 4 6 8 電源電圧 VDD [V] - 28 - NJU7512VT 【DC 特性】 制御入力端子Hiレベル入力電圧特性 FSE端子 5 Hiレベル電圧 Ｖ IH [V] 6 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VDD) FSE端子 5 Loレベル電圧 V IL [V] 6 制御入力端子Loレベル入力電圧特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VDD) 0.75xVDD 4 3 2 4 3 2 1 1 0 0 0.25xVDD 0 2 4 6 8 0 2 電源電圧 VDD [V] 6 制御入力端子Hiレベル入力電圧特性 制御入力端子Loレベル入力電圧特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VSS) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VSS) 6 8 6 PDTX端子 PDTX端子 5 5 0.75xVDD Loレベル電圧 V IL [V] Hiレベル電圧 V IH [V] 4 電源電圧 VDD [V] 4 3 2 4 3 2 1 1 0 0 0.25xVDD 0 2 4 6 8 0 2 電源電圧 VDD [V] 2.0 FSE端子 PDTX端子 1.8 ヒステリシス幅電圧 V HS [V] ヒステリシス幅電圧 V HS [V] (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VSS) 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.0 0.0 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 8 制御入力端子ヒステリシス幅電圧特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VDD) 1.8 6 電源電圧 VDD [V] 制御入力端子ヒステリシス幅電圧特性 2.0 4 6 8 0 2 4 6 8 電源電圧 VDD [V] - 29 - NJU7512VT 【DC 特性】 ﾃﾞｼﾞﾀﾙ出力端子Hiﾚﾍﾞﾙ出力電圧特性 ﾃﾞｼﾞﾀﾙ出力端子Loﾚﾍﾞﾙ出力電圧特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS, Io= 0.4mA 8 0.40 RDT端子 RDT端子 0.35 6 Loレベル電圧 V OL [V] Hiレベル電圧 V OH [V] 7 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS, Io= -1.6mA 5 4 3 2 1 0.30 0.25 0.20 0.15 0.10 0.05 0 0.00 0 2 4 6 8 0 2 電源電圧 VDD [V] 制御入力端子電流特性 0.20 0.20 FSE端 子 8 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VDD) PDTX端 子 0.15 0.10 端子入力電流 I I [uA] 端子入力電流 I I [uA] 6 制御入力端子電流特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS) 0.15 4 電源電圧 VDD [V] 0.05 0.00 -0.05 -0.10 -0.15 0.10 0.05 0.00 -0.05 -0.10 -0.15 -0.20 -0.20 0 2 4 6 8 電源電圧 VDD [V] 0 2 4 6 8 電源電圧 VDD [V] アナログ入力端子電流特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VSS, PDRX : VDD) 0.20 0.15 端子電流 I IA [uA] 0.10 0.05 0.00 -0.05 -0.10 -0.15 -0.20 0 2 4 6 8 電源電圧 VDD [V] Ver.2013-07-10 - 30 - NJU7512VT 【DC 特性】 MX端子バイアス電圧特性 AGS端子バイアス電圧特性 3.5 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, 無負荷 ) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VDD, 無負荷 ) 1.05 1.00 バイアス電圧 V B2 [V] バイアス電圧 V B1 [V] 3.0 2.5 2.0 1.5 1.0 0.95 0.90 0.85 0.80 0.5 0.39xVDD 0.0 0.75 0 2 4 6 8 0 2 電源電圧 VDD [V] 6 8 MX端子オフセット電圧特性 AGS端子オフセット電圧特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, 0.4 X VDD基準) 150 50 40 30 オフセット電圧 V OS2 [mV] オフセット電圧 V OS1 [mV] 4 電源電圧 VDD [V] 20 10 0 -10 -20 -30 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, 0.9基準) 100 50 0 -50 -100 -40 -50 -150 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 6 8 0 2 4 6 8 電源電圧 VDD [V] - 31 - NJU7512VT 【AC 特性】復調ビット誤り率については、別項に記載。 オープンループ利得特性 4.0 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VSS, PDRX : VDD) 3.5 75 0dB帯域幅 ｆ T [MHz] オープンループ利得 G O [dB] 80 入力アンプ帯域幅特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VSS, PDRX : VDD) 70 65 3.0 2.5 2.0 1.5 60 1.0 0 2 4 6 8 0 2 電源電圧 VDD [V] 6 8 MX端子変調信号レベル特性 入力アンプ帯域幅特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VSS, PDRX : VDD) -5.0 20 -5.2 MX端子変調信号 V OM [dBV] 25 15 電圧利得 [dB] 4 電源電圧 VDD [V] 10 5 0 -5 -10 -15 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VDD , MX=1200Hz , MX端子負荷3kΩ//50pF) -5.4 -5.6 -5.8 -6.0 -6.2 -6.4 -6.6 -6.8 -20 -7.0 0.1 1 10 100 1000 0 10000 2 周波数 ｆT [kHz] 4 6 8 電源電圧 VDD [V] PLL引き込みビット数２特性 高速位相修正時引き込みビット数 N LL [bit] (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PLLS : VDD, 22.5deg以内) 50 45 40 35 30 25 20 15 10 5 0 0 2 4 6 8 電源電圧 VDD [V] Ver.2013-07-10 - 32 - NJU7512VT 【AC 特性】復調ビット誤り率については、別項に記載。 復調データ同期ずれビット数特性 復調データ同期ずれビット数特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PLLS : VSS, "1"連続) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PLLS : VDD , "1"連続) 5 基準：3.6864MHzからの偏差 4 同期ずれ発生周波数偏差 D F [%] 同期ずれ発生周波数偏差 D F [%] 5 3 2 1 0 -1 -2 -3 -4 -5 基準：3.6864MHzからの偏差 4 3 2 1 0 -1 -2 -3 -4 -5 0 2 4 6 8 0 2 電源電圧 VDD [V] MX端子変調信号歪率特性 8 水晶発振周波数特性 3.0 14.749 2.5 14.748 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VSS, PDRX : VDD) 水晶発振周波数 F CX [MHz] MX端子変調信号歪率 MXd [%] 6 電源電圧 VDD [V] (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS, MX=1200Hz, MX端子負荷 : 30kΩ//50pF) 2.0 14.747 1.5 14.746 14.745 1.0 14.744 0.5 14.743 0.0 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 4 6 8 0 2 4 6 8 電源電圧 VDD [V] - 33 - NJU7512VT 【タイミング特性】 データセットアップ時間特性 送信ホールド時間特性 1000 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, BR : VDD) 300 データセットアップ時間 t DS [ns] 送信ホールド時間 t DA [us] 900 800 700 600 500 400 300 200 100 250 200 150 100 50 0 0 0 2 4 6 0 8 2 電源電圧 VDD [V] 300 変調出力遅延時間 t OM [us] データホールド時間 t DH [ns] 変調出力遅延時間特性 200 150 100 50 250 200 150 100 50 0 0 0 2 4 6 0 8 2 電源電圧 VDD [V] 4 6 8 電源電圧 VDD [V] フレームリセット時間特性 パワーアップ時間特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS) 1.0 2.0 0.9 1.8 0.8 1.6 パワーアップ時間 t PU [ms] フレームリセット時間 t FR [us] 8 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, PDRX : VSS) 250 0.7 0.6 0.5 0.4 0.3 0.2 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.1 0.0 0.0 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 6 電源電圧 VDD [V] データホールド時間特性 300 4 6 8 0 2 4 6 8 電源電圧 VDD [V] - 34 - NJU7512VT 【タイミング特性】 送信周期特性 復調遅延時間特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VSS, PDRX : VDD) 834 2.0 834 1.9 834 1.8 復調遅延時間 t RD [ms] 送信周期 t TC [us] (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, BR : VDD) 834 834 834 833 833 833 833 1.7 1.6 1.5 1.4 1.3 1.2 1.1 833 1.0 0 2 4 6 8 0 2 電源電圧 VDD [V] 受信クロック周期特性 530 900 510 受信クロック高レベル幅 t TH [us] 受信クロック周期 t CY [us] 920 880 860 840 820 800 780 740 490 470 450 430 410 390 370 350 0 2 4 6 8 0 2 電源電圧 VDD [V] 4 6 8 電源電圧 VDD [V] 受信クロック低レベル幅特性 データ出力遅延時間特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VDD, BR : VDD) 50 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VDD, BR : VDD) 45 470 データ出力遅延時間 t DD [ns] 受信クロック低レベル幅 t TL [us] 8 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VDD, BR : VDD) 760 450 430 410 390 370 350 40 35 30 25 20 15 10 5 330 0 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 6 受信クロック高レベル幅特性 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDTX : VDD, BR : VDD) 490 4 電源電圧 VDD [V] 6 8 0 2 4 6 8 電源電圧 VDD [V] - 35 - NJU7512VT 【タイミング特性】 パワーダウン遅延時間特性 パワーダウン遅延時間 t PD [us] 200 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V, PDRX : VDD, BR : VDD) 180 160 140 120 100 80 60 40 20 0 0 2 4 6 8 電源電圧 VDD [V] Ver.2013-07-10 - 36 - NJU7512VT 【復調ビット誤り率】 復調ビット誤り率 3 対 電源電圧特性 復調ビット誤り率 3 対 電源電圧特性 PDRX:VDD, BR:VDD, PLLS:VDD PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V) 1.E+0 S/N=6dB 1.E-1 S=-2dBV 1.E-2 1.E-3 復調ビット誤り率3 E BR3 復調ビット誤り率3 E BR3 1.E+0 S=-32dBV S=-20dBV 1.E-4 1.E-5 S/N=6dB 1.E-1 S=-2dBV 1.E-2 S=-32dBV 1.E-3 S=-20dBV 1.E-4 1.E-5 0 2 4 6 8 0 2 電源電圧 VDD [V] 復調ビット誤り率 1 対 電源電圧特性 PDRX:VDD, BR:VDD, PLLS:VSS 1.E-1 復調ビット誤り率1 E BR1 復調ビット誤り率1 E BR1 1.E+0 S/N=8dB S=-2dBV 1.E-3 S=-32dBV 1.E-4 S=-20dBV 1.E-5 S/N=8dB 1.E-1 S=-2dBV 1.E-2 1.E-3 S=-32dBV 1.E-4 S=-20dBV 1.E-5 0 2 4 6 8 0 2 電源電圧 VDD [V] 復調ビット誤り率2 対 電源電圧特性 8 PDRX:VDD, BR:VDD, PLLS:VSS 1.E+0 S/N=10dB 復調ビット誤り率2 E BR2 1.E-1 1.E-2 S=-2dBV 1.E-3 1.E-4 6 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V) 1.E+0 4 電源電圧 VDD [V] 復調ビット誤り率 2 対 電源電圧特性 PDRX:VDD, BR:VDD, PLLS:VDD 復調ビット誤り率2 E BR2 8 (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V) (VDD1-VDD2 : 0Ω @VDD<5.5V / 3kΩ @VDD>5.5V) 1.E-2 6 復調ビット誤り率 1 対 電源電圧特性 PDRX:VDD, BR:VDD, PLLS:VDD 1.E+0 4 電源電圧 VDD [V] S=-32dBV S/N=10dB 1.E-1 1.E-2 S=-2dBV 1.E-3 1.E-4 S=-32dBV S=-20dBV 1.E-5 S=-20dBV 0 2 4 電源電圧 VDD [V] Ver.2013-07-10 6 8 1.E-5 0 2 4 6 8 電源電圧 VDD [V] - 37 - NJU7512VT 【復調ビット誤り率】 復調ビット誤り率 対 周囲温度 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 VDD=1.8V, S=-2dBV 1.E-1 S/N=8dB S/N=6dB 1.E-2 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 (VDD1-VDD2 : 0Ω @VDD<5.5V) S/N=10dB 1.E-3 1.E-4 1.E-5 -100 -50 0 50 100 VDD=1.8V, S=-2dBV 1.E-1 1.E-2 S/N=10dB 1.E-3 1.E-4 1.E-5 -100 150 -50 周囲温度 Ta [°C] 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 1.E-1 S/N=8dB S/N=10dB 1.E-4 1.E-5 -100 -50 0 50 100 VDD=2.0V, S=-2dBV 1.E-1 1.E-2 S/N=10dB 1.E-3 1.E-4 1.E-5 -100 150 -50 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 1.E-2 S/N=6dB S/N=8dB 1.E-4 VDD=5.5V, S=-2dBV 1.E-1 1.E-2 S/N=6dB 周囲温度 Ta [°C] Ver.2013-07-10 100 150 S/N=8dB 1.E-3 1.E-4 S/N=10dB 50 150 PDRX:VDD, BR:VDD, PLLS:VSS VDD=5.5V, S=-2dBV 0 100 (VDD1-VDD2 : 3kΩ @VDD>5.5V) (VDD1-VDD2 : 3kΩ @VDD>5.5V) -50 50 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD 1.E-5 -100 0 周囲温度 Ta [°C] 復調ビット誤り率 対 周囲温度 1.E-3 S/N=8dB S/N=6dB 周囲温度 Ta [°C] 1.E+0 150 (VDD1-VDD2 : 0Ω @VDD<5.5V) VDD=2.0V, S=-2dBV 1.E-3 100 PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E-2 50 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD S/N=6dB 0 周囲温度 Ta [°C] 復調ビット誤り率 対 周囲温度 1.E+0 S/N=8dB S/N=6dB 1.E-5 -100 S/N=10dB -50 0 50 100 150 周囲温度 Ta [°C] - 38 - NJU7512VT 【復調ビット誤り率】 復調ビット誤り率 対 周囲温度 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 VDD=1.8V, S=-20dBV 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB 1.E-5 -100 -50 0 100 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB Not Notbe bemeasured measured 50 VDD=1.8V, S=-20dBV 1.E-5 -100 150 -50 周囲温度 Ta [°C] 1.E+0 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR (VDD1-VDD2 : 0Ω @VDD<5.5V) VDD=2.0V, S=-20dBV 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 -50 0 100 VDD=2.0V, S=-20dBV 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB Not be measured Not be measured 50 1.E-5 -100 150 -50 周囲温度 Ta [°C] 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 0 Not be measured Not be measured 50 周囲温度 Ta [°C] Ver.2013-07-10 150 PDRX:VDD, BR:VDD, PLLS:VSS VDD=5.5V, S=-20dBV -50 100 (VDD1-VDD2 : 3kΩ @VDD>5.5V) (VDD1-VDD2 : 3kΩ @VDD>5.5V) S/N=10dB 50 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD 1.E-5 -100 0 Not Not be be measured measured 周囲温度 Ta [°C] 復調ビット誤り率 対 周囲温度 1.E+0 150 PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) S/N=10dB 100 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD 1.E-5 -100 50 周囲温度 Ta [°C] 復調ビット誤り率 対 周囲温度 1.E+0 0 Not Notbe bemeasured measured 100 150 VDD=5.5V, S=-20dBV 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 1.E-5 -100 S/N=10dB -50 0 Not Notbe bemeasured measured 50 100 150 周囲温度 Ta [°C] - 39 - NJU7512VT 【復調ビット誤り率】 復調ビット誤り率 対 周囲温度 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VDD PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 VDD=1.8V, S=-32dBV 1.E-1 1.E-2 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 (VDD1-VDD2 : 0Ω @VDD<5.5V) S/N=6dB 1.E-3 S/N=8dB S/N=10dB 1.E-4 1.E-5 -100 -50 0 50 100 VDD=1.8V, S=-32dBV 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB 1.E-5 -100 150 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VSS 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 S/N=6dB S/N=8dB S/N=10dB 1.E-5 -100 -50 0 50 100 VDD=2.0V, S=-32dBV 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB 1.E-5 -100 150 復調ビット誤り率 対 周囲温度 PDRX:VDD, BR:VDD, PLLS:VSS S/N=6dB 1.E-3 S/N=8dB S/N=10dB -50 0 50 周囲温度 Ta [°C] 150 (VDD1-VDD2 : 3kΩ @VDD>5.5V) 1.E+0 復調ビット誤り率 E BR 復調ビット誤り率 E BR 100 PDRX:VDD, BR:VDD, PLLS:VDD 1.E-2 Ver.2013-07-10 50 復調ビット誤り率 対 周囲温度 1.E-1 1.E-5 -100 0 周囲温度 Ta [°C] VDD=5.5V, S=-32dBV 1.E-4 -50 周囲温度 Ta [°C] (VDD1-VDD2 : 3kΩ @VDD>5.5V) 1.E+0 150 (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E-1 1.E-4 100 復調ビット誤り率 対 周囲温度 VDD=2.0V, S=-32dBV 1.E-3 50 周囲温度 Ta [°C] (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E-2 0 周囲温度 Ta [°C] PDRX:VDD, BR:VDD, PLLS:VDD 1.E+0 -50 100 150 VDD=5.5V, S=-32dBV 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 1.E-5 -100 S/N=10dB -50 0 50 100 150 周囲温度 Ta [°C] - 40 - NJU7512VT 【復調ビット誤り率】 復調ビット誤り率 対 S/N 復調ビット誤り率 対 S/N PDRX:VDD, BR:VDD, PLLS:VDD PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 VDD=1.8V VDD=1.8V 1.E-1 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 S=-2dBV 1.E-2 1.E-3 S=-32dBV S=-20dBV 1.E-4 1.E-5 S=-2dBV 1.E-2 S=-32dBV 1.E-3 1.E-4 S=-20dBV 1.E-5 5 6 7 8 9 10 5 6 7 復調ビット誤り率 対 S/N 復調ビット誤り率 対 S/N PDRX:VDD, BR:VDD, PLLS:VSS VDD=2.0V 復調ビット誤り率 E BR 復調ビット誤り率 E BR VDD=2.0V 1.E-1 S=-2dBV 1.E-2 1.E-3 S=-32dBV S=-20dBV 1.E-4 1.E-5 S=-2dBV 1.E-2 1.E-3 S=-32dBV 1.E-4 S=-20dBV 1.E-5 5 6 7 8 9 10 5 6 7 S/N [dB] 8 9 10 S/N [dB] 復調ビット誤り率 対 S/N 復調ビット誤り率 対 S/N PDRX:VDD, BR:VDD, PLLS:VDD PDRX:VDD, BR:VDD, PLLS:VSS (VDD1-VDD2 : 3kΩ @VDD>5.5V) 1.E+0 (VDD1-VDD2 : 3kΩ @VDD>5.5V) 1.E+0 VDD=5.5V 1.E-1 VDD=5.5V 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR 10 (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 1.E-1 1.E-2 S=-2dBV 1.E-3 S=-32dBV 1.E-4 S=-20dBV 1.E-5 1.E-2 S=-2dBV S=-32dBV 1.E-3 1.E-4 S=-20dBV 1.E-5 5 6 7 8 S/N [dB] Ver.2013-07-10 9 PDRX:VDD, BR:VDD, PLLS:VDD (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 8 S/N [dB] S/N [dB] 9 10 5 6 7 8 9 10 S/N [dB] - 41 - NJU7512VT 【復調ビット誤り率】 復調ビット誤り率 対 Sレベル 復調ビット誤り率 対 Sレベル PDRX:VDD,BR:VDD,PLL:VDD PDRX:VDD,BR:VDD,PLL:VSS (VDD1-VDD2 : 0Ω @VDD<5.5V) (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 VDD=1.8V 1.E-1 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 1.E-2 S/N=6dB 1.E-3 S/N=8dB S/N=10dB 1.E-4 S/N=10dB VDD=1.8V 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB S/N=10dB 1.E-4 S/N=10dB 1.E-5 1.E-5 -40 -30 -20 -10 0 -40 復調ビット誤り率 対 Sレベル 復調ビット誤り率 対 Sレベル PDRX:VDD,BR:VDD,PLL:VSS 復調ビット誤り率 E BR 復調ビット誤り率 E BR 1.E+0 VDD=2.0V 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB 1.E-5 VDD=2.0V 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB 1.E-5 -40 -30 -20 -10 0 -40 -30 -20 -10 S [dBV] S [dBV] 復調ビット誤り率 対 Sレベル 復調ビット誤り率 対 Sレベル PDRX:VDD,BR:VDD,PLL:VDD 0 PDRX:VDD,BR:VDD,PLL:VSS (VDD1-VDD2 : 3kΩ @VDD>5.5V) (VDD1-VDD2 : 3kΩ @VDD>5.5V) 1.E+0 VDD=5.5V 復調ビット誤り率 E BR 1.E-1 復調ビット誤り率 E BR 0 (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 VDD=5.5V 1.E-1 1.E-2 S/N=6dB 1.E-3 S/N=8dB 1.E-4 S/N=10dB S/N=10dB 1.E-5 1.E-5 -40 -30 -20 S [dBV] Ver.2013-07-10 -10 S [dBV] (VDD1-VDD2 : 0Ω @VDD<5.5V) 1.E+0 -20 S [dBV] PDRX:VDD,BR:VDD,PLL:VDD 1.E+0 -30 -10 0 -40 -30 -20 -10 0 S [dBV] - 42 - NJU7512VT ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 Ver.2013-07-10 - 43 -