NJW4140T1 データシート

NJW4140-T1
MOSFET ドライブ 昇圧/フライバック用 スイッチングレギュレータ IC
■概 要
NJW4140 は、3V∼40V の広動作電圧範囲に対応した昇圧/フライバ
ック用スイッチングレギュレータ IC です。Nch MOSFET を効率よく
駆動するためのドライバーを内蔵し、大電流出力のアプリケーションを
実現します。
保護機能にパルス・バイ・パルスの過電流検出を搭載し、過負荷時の出
力電流を制限します。負荷の異常回復にともない、スイッチングの自動
復帰が可能です。
■特 徴
●Nch MOSFET ドライブ
●広動作電圧範囲
●動作温度範囲
●PWM 制御方式
●広発振周波数
●過電流保護機能
●低電圧誤動作防止回路内蔵
●スタンバイ機能
●外形
●AEC-Q100 準拠※
■外 形
NJW4140R-T1
駆動電圧 5.3V (typ.)
3V to 40V
-40°C to +125°C
40kHz to 1MHz
NJW4140R-T1 : VSP8
※AEC-Q100 の要求信頼性レベルを満足した製品となります。
■製品分類
状況
製品名
パッケージ
動作温度範囲
NJW4140R
VSP8
量産中
一般:-40C to +85C
NJW4140M
DMP8
NJW4140R-T1
VSP8
量産中
T1 仕様:-40C to +125C
NJW4140R-Z
VSP8
開発中
Z 仕様:-40C to +125C
本データーシートは、
「NJW4140R-T1」に適用されます。
他の製品については、それぞれのデーターシートを参照してください。
Ver.2015-02-04
-1-
NJW4140-T1
■端子配列
1
8
2
7
3
6
4
5
ピン配置
1. V+
2. EN
3. IN4. FB
5. CT
6. GND
7. SI
8. OUT
NJW4140R-T1
■ブロック図
V
Enable
Control
EN
High: ON
Low : OFF
(Standby)
ON/OFF
5V
Reg.
500k
Soft
Start
Vref
Low Frequency
Control
Driver
0.8V
Pulse by
Pulse
IN-
PWM
Comparator
FB
OUT
OSC
Error AMP
-2-
+
CT
SI
VIPK
GND
Ver.2015-02-04
NJW4140-T1
■絶対最大定格 (Ta=25C)
項
目
入力電圧
OUT 端子電圧
SI 端子電圧
EN 端子電圧
IN-端子電圧
CT 端子電圧
OUT 端子ピーク電流
消費電力
動作温度範囲
保存温度範囲
記 号
V+
VOUT
VSI
VEN
VINVCT
IO_PEAK+
IO_PEAKPD
Topr
Tstg
定
格
単 位
V
V
V
V
V
V
+45
-0.3 to +6 (*1)
-0.3 to +6
+45
+6
+6 (*1)
200 (Source)
700 (Sink)
595 (*2)
-40 to +125
-40 to +150
mA
mW
C
C
(*1): 入力電圧が 6V 以下の時は入力電圧と等しくなります
(*2): 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による
■推奨動作条件
項
(Ta= -40C to +125C)
目
電源電圧
タイミングキャパシタ
発振周波数
Ver.2015-02-04
記 号
V+
CT
fOSC
最 小
3
120
40
標 準
−
−
−
最 大
40
3,900
1,000
単 位
V
pF
kHz
-3-
NJW4140-T1
■ 電気的特性 (指定無き場合には V+=VEN=12V, CT=470pF, Ta=25ºC)
項
目
記 号
条
件
最小
標準
最大
単位
CT=470pF
270
300
330
CT=470pF, Ta= -40ºC to +125ºC
260
–
330
CT=680pF
180
210
240
CT=680pF , Ta= -40ºC to +125ºC
170
–
240
150
200
250
140
–
260
150
200
250
140
–
260
–
0.7
–
V
%
発振器部
発振周波数1
fOSC1
発振周波数2
fOSC2
充電電流
Ichg
放電電流
Idis
電圧振幅
VOSC
周波数電源電圧変動
発振周波数
(低発振周波数コントロール時)
Ta= -40ºC to +125ºC
Ta= -40ºC to +125ºC
+
fDV
V =3 to 40V
VIN-=0.3V, VFB=0.7V, CT=470pF
–
90
1
105
–
120
fOSC_LOW
VIN-=0.3V, VFB=0.7V, CT=470pF,
Ta= -40ºC to +125ºC
70
–
130
VB=0.75V
VB=0.75V, Ta= -40ºC to +125ºC
2
2
4
–
8
8
-1.0%
0.8
+1.0%
-2.0%
–
+2.0%
-0.1
–
0.1
-0.1
–
0.1
kHz
kHz
A
A
kHz
ソフトスタート部
ソフトスタート時間
TSS
ms
誤差増幅器部
基準電圧
VB
入力バイアス電流
IB
Ta= -40ºC to +125ºC
Ta= -40ºC to +125ºC
V
A
開ループ利得
AV
–
80
–
dB
利得帯域幅積
GB
–
3
–
MHz
出力ソース電流
IOM+
VFB=1V, VIN-=0.7V
50
100
150
VFB=1V, VIN-=0.7V, Ta= -40ºC to +125ºC
50
–
150
出力シンク電流
IOM-
VFB=1V, VIN-=0.9V
2
4
6
VFB=1V, VIN-=0.9V, Ta= -40ºC to +125ºC
2
–
8
0.32
0.32
0.63
0.63
85
0.40
–
0.70
–
90
0.54
0.54
0.77
0.77
95
85
–
95
A
mA
PWM 比較器部
入力スレッシホールド
電圧(F.B 端子)
最大デューティ
サイクル
-4-
VT_0
VT_50
MAXDUTY
Duty=0%, VIN-=0.6V
Duty=0%, VIN-=0.6V, Ta= -40ºC to +125ºC
Duty=50%, VIN-=0.6V
Duty=50%, VIN-=0.6V, Ta= -40ºC to +125ºC
VFB=1.2V
VFB=1.2V, Ta= -40ºC to +125ºC
V
V
%
Ver.2015-02-04
NJW4140-T1
■ 電気的特性 (指定なき場合には V+=VEN=12V, CT=470pF, Ta=25ºC)
項
目
記 号
条
件
最小
標準
最大
115
140
165
115
–
–
90
165
–
IO= -50mA
–
3.0
4.5
IO= -50mA, Ta= -40ºC to +125ºC
–
–
5.5
2.5
3.5
単位
電流検出部
電流制限検出電圧
遅延時間
VIPK
TDELAY
Ta= -40ºC to +125ºC
⊿VSI=300mV
mV
ns
出力部
出力 H 側 ON 抵抗
ROH
出力 L 側 ON 抵抗
ROL
出力ソース電流
IOH
OUT 端子制限電圧
VOLIM
IO= +50mA
IO= +50mA, Ta= -40ºC to +125ºC
–
–
4.5
OUT 端子=4.5V
45
65
85
OUT 端子=4.5V, Ta= -40ºC to +125ºC
40
–
90
5.00
5.30
5.55
5.00
–
5.65
+
2.65
2.80
2.95
+
2.65
–
2.95
+
2.40
2.55
2.70
+
V = H → L, Ta= -40ºC to +125ºC
2.35
–
2.80
VEN= L → H
1.7
–
V
VEN= L → H, Ta= -40ºC to +125ºC
1.7
–
V
VEN= H → L
0
–
0.9
VEN= H → L, Ta= -40ºC to +125ºC
0
–
0.9
–
500
–
RL=無負荷, VIN-= VFB= 0.7V
–
1.4
1.7
RL=無負荷, VIN-= VFB= 0.7V, Ta= -40ºC to +125ºC
–
–
2.0
VEN=0V
–
2.5
6.0
VEN=0V, Ta= -40ºC to +125ºC
–
–
12.0
Ta= -40ºC to +125ºC


mA
V
低電圧誤動作防止回路部
ON スレッシホールド電圧
VT_ON
OFF スレッシホールド電圧
VT_OFF
V =L → H
V = L → H, Ta= -40ºC to +125ºC
V =H → L
V
V
イネーブル制御部
ON 制御電圧
VON
OFF 制御電圧
VOFF
プルダウン抵抗
RPD
+
V
+
V
k
総合特性
消費電流
スタンバイ時消費電流
Ver.2015-02-04
IDD
IDD_STB
mA
A
-5-
NJW4140-T1
■アプリケーション回路例
非絶縁昇圧形
CNF
RNF
EN
High: ON
Low: OFF(Standby)
V IN
CIN1
CIN2
L
SBD
4
3
2
1
FB
IN-
EN
V+
COUT
CFB
R2
Pow er
MOSFET
NJW4140
CT
GND
SI
OUT
5
6
7
8
V OUT
RFB
RSENSE
R1
CT
Filter
非絶縁フライバック形
CNF
RNF
EN
High: ON
Low: OFF(Standby)
SBD
T
COUT
V OUT
V IN
CIN1
CFB
CIN2
R2
RFB
4
3
2
1
FB
IN-
EN
V+
R1
Pow er
MOSFET
NJW4140
CT
GND
SI
OUT
5
6
7
8
RSENSE
CT
Filter
-6-
Ver.2015-02-04
NJW4140-T1
■特性例
Oscillation frequency vs. Timing Capacitor
+
(V =12V, Ta=25°C)
100
Maximum Duty Cycle MAXDUTY (%)
Oscillation frequency fOSC (kHz)
1000
100
10
100
90
80
70
60
50
40
30
20
10
0
10
1000
10000
Timing Capacitor CT (pF)
Oscillation Frequency vs. Supply Voltage
(CT=470pF, Ta=25°C)
100
Oscillator Frequency fOSC (kHz)
1000
Reference Voltage vs. Supply Voltage
(Ta=25°C)
0.810
320
315
Reference Voltage VB (V)
310
305
300
295
290
0.805
0.800
0.795
285
280
0.790
0
10
20
30
Supply Voltage V+ (V)
40
0
40
Error Amplifier Block
Voltage Gain, Phase vs. Frequency
+
(V =12V, Gain=40dB, Ta=25°C)
Quiescent Current vs. Supply Voltage
(RL=no load, VIN-=VFB=0.7V, Ta=25°C)
2
60
1.8
180
Phase
1.6
Voltage Gain Av (dB)
Quiescent Current IDD (mA)
10
20
30
Supply Voltage V+ (V)
1.4
1.2
1
0.8
0.6
0.4
45
135
Gain
30
90
15
45
0.2
0
0
Ver.2015-02-04
10
20
30
Supply Voltage V+ (V)
40
0
100
1k
10k
100k
Frequency f (kHz)
1M
0
10M
-7-
Phase Φ (deg)
Oscillation Frequnecny fOSC (kHz)
Maximum Duty Cycle vs. Oscillator Frequency
+
(V =12V, VFB=1.2V, Ta=25°C)
NJW4140-T1
■特性例
Oscillation Frequency vs Temperature
+
(V =12V, CT=470pF)
320
0.810
Reference Voltage VB (V)
Oscillator Frequency fOSC (kHz)
330
Reference Voltage vs. Temperature
+
(V =12V)
310
300
290
280
270
-50
0.805
0.800
0.795
0.790
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
-50
Current Limit Detection Votage vs.Temperature
+
(V =12V)
OUT pin Limiting Voltage vs.Temperature
+
(V =12V)
12
Current Limit Detection Voltage
VIPK (mV)
OUT pin Limiting Voltage VOLIM (V)
170
160
150
140
130
120
10
110
6
4
2
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
-50
Output High Level ON Resistance vs.Temperature
(IO=-50mA)
7
6
5
+
V =3V
4
3
+
V =12V
V+=40V
2
1
0
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
Output Low Level ON Resistance vs.Temperature
(IO=+50mA)
5
Output Low Level ON Resistance
ROL ()
Output High Level ON Resistance
ROH ()
8
0
-50
4
+
V =3V
3
2
V+=12V
+
V =40V
1
0
-50
-8-
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
-50
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
Ver.2015-02-04
NJW4140-T1
■特性例
Enable Control ON/OFF Voltage vs.Temperature
+
(V =12V)
2
Under Voltage Lockout Voltage vs. Temperature
3.00
ON/OFF Voltage VON/OFF (V)
1.8
Threshold Voltage (V)
2.90
VT_ON
2.80
2.70
2.60
VT_OFF
2.50
VON
1.6
1.4
1.2
VOFF
1
0.8
0.6
0.4
0.2
2.40
0
-50
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
-50
Quiescent Current vs. Temperature
(RL=no load, VIN-=VFB=0.7V)
Standby Current vs. Temperature
(VEN=0V)
2
6
Standby Current IDD_STB (μA)
1.8
Quiescent Current IDD (mA)
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
+
V =40V
1.6
1.4
V+=12V
1.2
1
+
V =3V
0.8
0.6
0.4
5
4
3
+
V =40V
2
V+=3V
1
V+=12V
0.2
0
0
-50
-50
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
NJW4140R (VSP8 Package)
Power Dissipation vs. Ambient Temperature
(Tj=~150°C)
1000
Power Dissipation P D (mW)
-25
0
25
50
75 100 125 150
Ambient Temperature Ta (°C)
At on 4 layer PC Board
At on 2 layer PC Board
800
600
400
T1仕様
200
一般仕様
0
-50
Ver.2015-02-04
-25
0
25
50
75
100
Ambient Temperature Ta (°C)
125
150
-9-
NJW4140 Application Manual
NJW4140-T1
技 術 資 料
■端子説明
端子番号
1
- 10 -
端子名称
V+
2
EN
3
IN-
4
FB
5
CT
6
GND
7
SI
8
OUT
機能
電源供給端子
NJW4140 の動作・停止を制御する端子です。
内部は 500kでプルダウンされています。
High レベルで動作、Low レベルまたはオープンでスタンバイモードとなります。
出力電圧を検出する端子です。
IN-端子電圧が基準電圧 0.8V typ.となるように出力電圧を抵抗分割して入力しま
す。
フィードバック設定端子です。
FB 端子−IN-端子間にフィードバック抵抗・コンデンサを接続します。
タイミングキャパシタを接続して、発振周波数を決める端子です。
発振周波数は、40k∼1MHz の間で設定してください。
接地
電流検出を行う端子です。
SI 端子-GND 端子間の電位差が 140mV typ.を超えると、過電流検出機能により動
作を制限します。
パワーMOSFET を駆動するための出力端子です。
OUT 端子の電圧は、Nch MOSFET のゲートを保護するため、High レベル時に
5.3V typ.でクランプされます。
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
技 術 資 料
■各ブロックの機能説明
●エラーアンプ部 (ERAMP)
エラーアンプ部の非反転入力は、0.8V±1%の高精度基準電圧が接続されています。
アンプの反転入力(IN-端子)にコンバータの出力を入力することで、出力電圧 0.8V からのアプリケーション設計を容
易にできます。出力電圧を 0.8V 以上にする場合は、出力電圧を抵抗分割することで設定します。
アンプ部は高利得のゲインを持ち、フィードバック(FB 端子)が外部に出ております。FB 端子−IN-端子間にフィード
バック抵抗・コンデンサを設けることが容易なため、各種アプリケーションにおける最適なループ補償を設定できま
す。
1000
Oscillation frequency fOSC (kHz)
●発振回路部 (OSC)
CT 端子-GND 間にコンデンサを接続することで発振周波数
を設定します。
「Oscillation frequency vs. Timing Capacitor」
特性例を参考に 40kHz∼1MHz の間で設定してください。
発振回路における三角波は、
0.4V∼1.0Vの振幅(@ CT=470pF、
参考値)を生成します。
また IN-端子電圧が 0.4V 以下では、低発振周波数にコントロ
ールされ、発振周波数を設定値の約 33%で動作します。これ
によって過電流保護機能動作時のエネルギー消費を抑えま
す。
Oscillation frequency vs. Timing Capacitor
+
(V =12V, Ta=25°C)
100
10
100
1000
Timing Capacitor CT (pF)
10000
●PWM 比較器部 (PWM)
エラーアンプと三角波の信号を受け、スイッチングのデューティー比をコントロールします。
PWM 比較器部でエラーアンプと三角波の信号を受け、スイッチングのデューティー比 0∼90%までコントロールし
ます。タイミングチャートを図1に示します。
Max Duty setting
FB pin Voltage
OSC
Waveform
(IC internal)
Maximum duty: 90%
V+
High
OUT pin
Low
図1 PWM 比較器部と OUT 端子のタイミングチャート
Ver.2015-02-04
- 11 -
NJW4140 Application Manual
NJW4140-T1
技 術 資 料
■各ブロックの機能説明(続き)
●ドライバ回路(Driver)
ドライバ回路は、トーテムポール形式で構成され、OUT 端子に接続される Nch MOSFET を効率よく駆動します。
OUT 端子の電圧は、Nch MOSFET のゲートを保護するため、内部レギュレータによって High レベル時に 5.3V typ.
でクランプされます。
(図2 OUT pin 参照)
V+
V+
5.3V
5V
Regulator
GND
OUT
PWM
Comparator
Nch MOSFETをONするための
Highレベル出力
OFF
Driver
ON
OFF
ON
Nch MOSFETをOFFするための
Low レベル出力
V GS
より
図2 ドライバ回路と OUT 端子電圧
NJW4140 の電源電圧の低下によって、OUT 端子から出力されるゲート駆動電圧が低下しますが、電源電圧 5V 付近
で内部レギュレータをスルーし、ゲート駆動電圧を確保しています。図3に OUT 端子電圧対電源電圧特性例を示し
ます。
MOSFET の最適な駆動能力は、発振周波数と MOSFET のゲート容量によって変化します。
OUT pin Voltage vs. Supply Voltage
(IO_SINK=0mA, Ta=25°C)
OUT pin Voltage VOUT (V)
6
5
4
3
2
1
0
3
4
5
6
7
Supply Voltage V+ (V)
8
図3 OUT 端子電圧対電源電圧特性例
- 12 -
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
技 術 資 料
■各ブロックの機能説明(続き)
●電源、GND 端子 (V+, GND)
MOSFET の駆動に伴い、周波数に応じた電流が IC に流れます。電源ラインのインピーダンスが高いと電源供給が不
安定になり、IC の性能を十分に引き出せません。V+端子−GND 端子間の近傍にバイパスコンデンサを挿入し、高周
波インピーダンスを下げてください。
●低電圧誤動作防止(UVLO)回路
電源電圧が低い場合、UVLO 回路によって動作を停止し、電源電圧 2.8V typ.以上で UVLO 回路が解除されて IC の動
作が開始します。電源電圧の立ち上がりと立ち下がりに 250mV typ.のヒステリシス電圧幅を設け、UVLO の解除と動
作のばたつきを防止します。
●イネーブル機能(Enable Control)
EN 端子を 0.9V max.以下にすることで NJW4140 の機能を停止させスタンバイ状態にします。
内部は 500kでプルダウンされており、端子オープン時はスタンバイモードに移行します。
スタンバイ機能を使用しない場合は、ON/OFF 端子を V+に接続してください。
●ソフトスタート機能
ソフトスタート機能によって、コンバータの出力電圧は設定値まで緩やかに電圧を上昇します。ソフトスタート時間
は 4ms typ.であり、エラーアンプの基準電圧が 0∼0.75V になるまでの時間で定義されます。
(図4)ソフトスタート
回路は、UVLO 解除からの復帰後に動作します。IN-端子が約 0.4V になるまで、低発振周波数にコントロールされ、
タイミング抵抗によって設定された発振周波数の約 33%で動作します。
0.8V
Vref,
IN- pin Voltage
Max Duty setting
FB pin Voltage
OSC Waveform
V+
High
OUT pin
Low
低発振周波数動作
VIN-=約0.4V
UVLO(2.8V typ.)の解除、
スタンバイからの復帰
Soft Start時間 Tss=4ms typ.
VB=0.75Vまで
通常動作
Soft Start効果時間 VB=0.8Vまで
図4 ソフトスタートのタイミングチャート
Ver.2015-02-04
- 13 -
NJW4140 Application Manual
NJW4140-T1
技 術 資 料
■各ブロックの機能説明(続き)
●過電流検出回路
過電流検出回路は、SI 端子−GND 端子間の電位差が 140mV typ.以上になると、スイッチングの出力を停止します。
SI 端子−GND 端子間に電流検出抵抗 RSENSE を挿入し、スイッチング電流を検出してください。
過電流検出動作時のタイミングチャートを図5に示します。
過電流検出が行われると、次のパルスまでスイッチング出力は Low レベルを維持します。パルス毎に過電流保
護を行うため、過電流の異常状態から回復にともない、スイッチングレギュレータの出力電圧を自動的に復帰させる
ことができます。
また IN-端子電圧が 0.4V 以下になると、低発振周波数にコントロールされ、発振周波数を設定値の約 33%で動作し、
エネルギーの消費を抑えます。
Max Duty setting
FB pin Voltage
OSC
Waveform
V+
High
OUT pin
Low
Sw itching
Current
ILIM
0
定常状態
過電流保護
動作状態
定常状態
図5 過電流検出動作時のタイミングチャート
電流波形には、MOSFET、インダクタなどの寄生成分の影響による高周波ノイズが重畳しており、過電流検出機能の
誤動作の原因となります。そのためアプリケーションによっては、電流検出抵抗 RSENSE と SI 端子の間に RC のロー
パスフィルタを必要とする場合があります。フィルタは、スパイク幅 T と同等の時定数(T R  C)を目安に調整して
ください。
OUT
スパイクノイズ
電流検出回路
Pulse by
Pulseへ
SI
R
C
V IPK
T
RSENSE
フィルタ回路
電流波形例
図6 電流波形とフィルタ回路
- 14 -
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
技 術 資 料
■アプリケーション情報
●インダクタ
電流値
ピーク電流 Ipk
インダクタには大電流が流れるため、飽和しない電
流能力を持たせる必要があります。
インダクタ
①連続モード
L 値を小さくするとインダクタのサイズも小さくな
電流 ΔIL
ります。しかし、ピーク電流が大きくなり効率が悪
化します。
②臨界モード
反面、L 値が大きくなると、スイッチング時のピー
③断続モード
0
ク電流は低下します。よって変換効率の改善、出力
リップル電圧の低下につながります。あるレベル以
tON
tOFF
上では、インダクタンスの巻数増加により、抵抗成
周波数 f OSC
分による損失(銅損)が大きくなります。
図7 インダクタ電流の状態偏移
理想的には、インダクタンス電流が連続モードになる様にL値を設定します。しかし負荷電流が小さくなる程、①連
続モード → ②臨界モード → ③断続モードと電流波形が変化(図7)していきます。
断続モードにおいては、出力電流に対するピーク電流が大きくなり、変換効率が低下しやすくなります。場合によっ
ては L 値を大きくし、連続モードの維持できる負荷電流領域を広げます。
●キャッチ・ダイオード
パワーMOSFET が OFF サイクルの時は、インダクタに蓄えられた電力がキャッチ・ダイオードを経由して出力コン
デンサに流れます。そのためダイオードにはサイクル毎に、負荷電流に応じた電流が流れます。ダイオードの順方向
飽和電圧と電流の積が電力損失となるため、順方向飽和電圧の低い SBD (Schottky Barrier Diode)が最適です。
また SBD は、逆回復時間が短い特徴を併せて持っています。逆回復時間が長くなると、パワーMOSFET が OFF か
ら ON サイクルに移行した時、貫通電流が流れてしまいます。この電流によって効率の低下、ノイズの発生等に影響
を及ぼす可能性が有ります。
スイッチング素子が ON サイクルの時は、
ダイオードに逆電圧が印可された状態になります。
ダイオードの耐圧には、
最大出力電圧以上の余裕を持たせてください。また高温時は SBD の逆電流が増加する特徴があり、出力コンデンサ
に蓄えたエネルギーを損失しやすくなります。アプリケーションの動作条件によっては順方向飽和電圧よりも逆電流
特性を重視したほうが、効率向上につながる場合があります。
●スイッチング素子
スイッチング素子には、スイッチング用途に指定された Nch MOSFET を使用します。
NJW4140 の OUT 端子電圧は 5.3V typ.で制限されるため、MOSFET のゲート・ソース間電圧は 5V 以下で十分にド
レイン・ソース間 ON 抵抗が小さくなるものを選びます。
NJW4140 の電源電圧が低くなると、OUT 端子から出力されるゲート駆動電圧も低下するため、入力電圧範囲に応じ
て MOSFET の仕様を決定してください。
(ドライバ回路参照)
ゲート容量が大きいのは効率を低下させる要因につながります。ゲート容量への充放電により、スイッチングの立ち
上がり/立ち下がり時間が遅れ、スイッチング損失が発生します。
また、ゲート容量のチャージ/ディスチャージには急激な電流変化を伴うため、寄生インダクタンス成分等によりスパ
イクノイズが出ることがあります。ゲート容量が小さい場合は、OUT 端子−ゲート間に抵抗を挿入し適度に電流を制
限してください。抵抗が大きすぎると波形がなまってしまい効率が低下するため、実機評価のうえ最適値を決定して
ください。
Ver.2015-02-04
- 15 -
NJW4140 Application Manual
NJW4140-T1
技 術 資 料
■アプリケーション情報(続き)
●入力コンデンサ
スイッチングレギュレータの入力部には、周波数に応じた過渡的な電流が流れます。電源回路に供給される電源イン
ピーダンスが大きいと入力電圧の変動につながり、NJW4140 の性能を十分に引き出せません。よって入力コンデン
サは、できる限り MOSFET の近くに挿入してください。
●出力コンデンサ
出力コンデンサは、インダクタンスからの電力を蓄え、出力への供給電圧を安定させる役割をします。
出力コンデンサの選定には、ESR(等価直列抵抗:Equivalent Series Resistance)の特性、リップル電流、耐圧を考慮
に入れる必要が有ります。
また周囲温度によっては、コンデンサの容量低下、ESR の増加(低温時)
、寿命(高温時)へ影響を与えます。出力
コンデンサの定格には、十分なディレーティングを持たせるのが望ましい使い方です。
出力コンデンサのESR 特性は、
出力リップルノイズへ大きな影響を与えます。
低 ESR タイプのコンデンサであれば、
更にリップル電圧を下げることが出来ます。セラミックコンデンサを使用する場合は、コンデンサへの直流電圧印加
によって容量が低下するため注意が必要です。
- 16 -
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
技 術 資 料
■アプリケーション情報(続き)
●基板レイアウト
スイッチングレギュレータは、インダクタの充放電によって出力へ電力供給を行います。発振周波数に応じて電流が
流れるため、基板のレイアウトは重要な項目です。大電流の流れるラインは太く、短くし、ループ面積を最小限にし
てください。図8に昇圧回路における電流ループを示します。
L
V IN
SBD
L
COUT
CIN
V IN
SW
SBD
COUT
CIN
SW
NJW4140
NJW4140
(a) 昇圧回路 SW ON 状態
(b) 昇圧回路 SW OFF 状態
図8 昇圧回路における電流ループ
GND ラインは、パワー系と信号系を分離した上で1点アースをとるのが望ましい接続です。
また電圧検出のフィードバックラインは、できるだけインダクタンスから離します。本ラインはインピーダンスが高
いため、インダクタンスからの漏れ磁束でノイズの影響を避けるように配線します。
図9に昇圧回路での配線例、図10にレイアウト例を示します。
L
V IN
SBD
CIN
V OUT
COUT
RL(負荷)
SW
OUT
(バイパス用)
V+
RFB
CFB
NJW4140
INCT
CT
R2
GND
R1
負荷近傍で電圧を検出し、
電圧降下が負荷へ影響を与え
ないように配慮する。
ICのインピーダンスが高いため、
信号系の GNDを
パワー系と分離する。 電圧検出抵抗 R1,R2はできるだけ
ICの近くに配置する。
図9 昇圧回路での配線例
Ver.2015-02-04
- 17 -
NJW4140 Application Manual
NJW4140-T1
技 術 資 料
■アプリケーション情報(続き)
VIN
VOUT
L
SBD
CIN1
COUT1
COUT2
FET
RSENSE
GND IN
GNDOUT
Power GND Area
CS1 RS1
RG
EN
CIN2
IC
Feed back signal
CT
REN
Signal GND Area
CNF RNF R1 R2 RFB CFB
図10 レイアウト例(上面パターン)
- 18 -
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
技 術 資 料
■パッケージパワーの計算
周囲温度が高い条件下で使用する場合は、IC の消費電力に対してディレーティングを持たせる必要があります。
自己消費電力の他に、スイッチング素子を駆動するために発生する電力量も考慮しなければいけません。
IC の電源電圧
IC の自己消費電
発振周波数
ON 時間
ゲート電荷量
とします。
:V+
:IDD
:fosc
:ton
:Qg
MOS FET はゲートがハイインピーダンスの特徴を持ちますが、ゲートの容量成分を充放電する必要があり、スイ
ッチング周波数が速くなるほど消費電力が大きくなります。IC の消費電力 PD は、次のように求められます。
PD = (V+  IDD) + (V+  Qg  fosc) [W]
求めた消費電力 PD に対して温度ディレーティングを考慮します。
消費電力対周囲温度特性例(図11)を参考に、定格内に収まるか確認してください。
NJW4140R (VSP8 Package)
Power Dissipation vs. Ambient Temperature
(Tj=~150°C)
Power Dissipation P D (mW)
1000
At on 4 layer PC Board
At on 2 layer PC Board
800
600
400
T1仕様
200
一般仕様
0
-50
-25
0
25
50
75
100
Ambient Temperature Ta (°C)
125
150
基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による
基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (4層基板内箔:74.2×74.2mm)
図11 消費電力対周囲温度特性例
Ver.2015-02-04
- 19 -
NJW4140 Application Manual
NJW4140-T1
技 術 資 料
■アプリケーション設計例
●昇圧アプリケーション仕様
IC
:NJW4140R
入力電圧
:VIN=9V∼15V
出力電圧
:VOUT=20V
出力電流
:IOUT=1.5A (@VIN=12V)
発振周波数
:fosc=300kHz
CNF
RNF
10,000pF 13k
EN
High: ON
Low: OFF(Standby)
VIN=12V
CIN1
220F/35V
CIN2
0.1F/50V
4
3
2
1
FB
IN-
EN
V+
NJW4140
L1
22H/4.7A
SBD
GND
SI
OUT
5
6
7
8
VOUT=20V
CFB
820pF
RG
0
Q1
CT
COUT1
COUT2
100F/35V, 0.1F/50V
x2pcs.
RFB
20k
RSENSE
39m
R2
82k
R1
3.3k
CT
470pF
CS1
390pF
記号
数量
RS1
330
部品番号
IC
1
NJW4140R
Q1
L1
SBD
CIN1
CIN2
COUT1
COUT2
CT
CNF
CFB
CS1
R1
R2
RNF
RFB
RSENSE
RG
RS1
1
1
1
1
1
2
1
1
1
1
1
1
1
1
1
1
1
1
TPCA8052-H
CDRH127LDNP-220
DE5SC4M
EEEFP1V221AP
0.1F
EEEFP1V101AP
0.1F
470pF
10,000pF
820pF
390pF
3.3k
82k
13k
20k
UR73D3ATTE39L0F
0 (Short)
330
- 20 -
概要
MOSFET ドライブ 昇圧/フライバック用
SW.REG. IC
Nch MOSFET 40V, 20A
Inductor 22H, 4.7A
Schottky Diode 40V, 5A
Aluminum Electrolytic Capacitor 220F, 35V
Ceramic Capacitor 1608 0.1F, 50V, B
Aluminum Electrolytic Capacitor 100F, 35V
Ceramic Capacitor 1608 0.1F, 50V, B
Ceramic Capacitor 1608 470pF, 50V, CH
Ceramic Capacitor 1608 10,000pF, 50V, B
Ceramic Capacitor 1608 820pF, 50V, B
Ceramic Capacitor 1608 390pF, 50V, CH
Resistor 1608 3.3k, 1%, 0.1W
Resistor 1608 82k, 1%, 0.1W
Resistor 1608 13k, 1%, 0.1W
Resistor 1608 20k, 1%, 0.1W
Resistor 2512 39m, ±1%, 1W
Resistor 1608 0, 0.1W
Resistor 1608 330, 1%, 0.1W
メーカー
New JRC
Toshiba
Sumida
Shindengen
Panasonic
Std.
Panasonic
Std.
Std.
Std.
Std.
Std.
Std.
Std.
Std.
Std.
KOA
Std.
Std.
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
技 術 資 料
■アプリケーション設計例(続き)
●発振周波数の設定
「Oscillation frequency vs. Timing Capacitor」特性例より、fosc=300kHz のとき、CT=470 [pF], t=3.33[s]となります。
昇圧回路のデューティー比は、

V
Duty  1  IN
VOUT


 12 
  100  1 
  100  40 %
 20 

より、tON=1.33 [s], tOFF=2.0 [s]で動作します。
●インダクタの決定
インダクタに流れる平均電流は入力電流 IIN となるため、変換効率を=93%と想定して入力電流を決定します。
IIN 
VOUT  IOUT
20  1.5

 2.69 A 
  VIN
0.93  12
インダクタ・リップル電流を、入力電流の 27%として設計します。
リップル電流をΔIL とすると、
ΔIL = 0.27  IIN = 0.27 2.69 = 0.73 [A]
インダクタンス L を求めます。
L
12
VIN
 1.33  22 [H]
 t ON 
0
.73
IL
ピーク電流 Ipk
インダクタ電流
ΔIL
インダクタンス L は、理論上の値であり、アプリケーションの仕
様、部品等によって最適な値は異なりますので、最終的には実機
で微調整を行います。
入力電流 IIN
0
定常動作時のピーク電流 Ipk を求めます。
Ipk  IIN 
IL
0.73
 2.69 
 3.06[ A ]
2
2
周期 t
周波数 fOSC=1/t
tON
tOFF
図12 インダクタ電流波形
インダクタンスに流せる電流は、スイッチング時のピーク電流に対して十分な余裕を持たせます。
アプリケーション回路では、22H/ 4.5A を使用します。
●過電流検出の設定
スイッチング時のピーク電流Ipkに対して過電流設定を行います。本アプリケーション例では、Ipk=3.5A付近に制限
電流値ILIMITを設定します。
ILIMIT = VIPK / RSC = 140mV / 39m =3.59 [A]
SI 端子での過電流検出から OUT 端子が停止するまでの応答時間により、リミット値は若干増加します。
ILIMIT _ DELAY  ILIMIT 
Ver.2015-02-04
VIN
12
 TDELAY  3.59 
 90n  3.64 [ A ]
L
22
- 21 -
NJW4140-T1
NJW4140 Application Manual
技 術 資 料
■アプリケーション設計例(続き)
●入力コンデンサの決定
入力コンデンサは、電源の入力に当たる部分であり、電源のインピーダンスを十分に下げる必要があります。コンデ
ンサの選定には、容量よりも入力リップル電流とコンデンサ耐圧に重点をおいて決定します。
コンデンサに流れるリップル電流の実効値(IRMS_CIN)は、
IRMS _ CIN 
I L
2 3

0.73
2 3
 0.21 [ Arms]
となります。
入力コンデンサの選定は、アプリケーションで評価の上、十分なマージンを持った物をご使用ください。
●出力コンデンサの決定
出力コンデンサは、出力のリップルノイズを決める重要な部品です。
出力コンデンサは、ESR、リップル電流、コンデンサ耐圧に重点をおいて決定します。
出力リップル電圧 Vripple は、下記計算式で表せます。
I 
0.73 


Vripple  ESR   IL  L   40m   2.69 
  122 [mV ]
2 
2 


だだし、IL=IIN、ESR=40mとします。
また出力容量の選定には、十分なリップル電流を許容できる物を選びます。
コンデンサに流れるリップル電流の実効値(IRMS_COUT)は、
IRMS _ COUT  I OUT 
VOUT  VIN
20  12
 1 .5 
 1.22 [ Arms ]
VIN
12
となります。
ここでは十分なマージンをふまえて、上記スペックを満たせるコンデンサを使用します。アプリケーション回路では、
電解コンデンサ COUT=100F/35V を2並列で使用します。
●電圧検出回路部の決定
出力電圧 VOUT は、R1,R2 の抵抗比で決まります。R1,R2 に流れる電流は、Error AMP に流れるバイアス電流を無視
できるような値とします。
 R2

 82k

VOUT  
 1  VB  
 1  0.8  20.7 [ V ]
R
1
3
.
3
k




NJW4140 のエラーアンプ出力は、FB 端子に接続されているため、フィードバックを容易にかけることが出来ます。
エラーアンプにおける電圧検出は、
DC ゲインを重視します。
AC ゲインは、
スイッチングノイズ等の成分が多いため、
ゲインを大きくするとスイッチングレギュレータの安定性に影響を与えます。
エラーアンプの帰還方法は、DC ゲインを十分に上げ、AC ゲインを下げる接続方法をとります。
本アプリケーションでは、帰還抵抗 RNF=13kとコンデンサ CNF=10,000pF を直列接続します。
ただし AC ゲインを下げ過ぎますと、急激な負荷変動に追従できなくなる可能性があります。アプリケーションの部
品、レイアウト、環境などによって異なる為、カットアンドトライで最適化することをお奨めします。
- 22 -
Ver.2015-02-04
NJW4140 Application
Manual
NJW4140-T1
■アプリケーション特性例
Efficiency vs. Output Current
(VOUT=20V, Ta=25ºC)
100
f=300kHz
L=22H
90
Efficiency η (%)
80
V+=9V, 12V, 15V
70
60
50
40
30
20
10
0
1
10
100
1000
Output Current IOUT (mA)
10000
Output Voltage vs Output Current
(Ta=25ºC)
Output Voltage VOUT (V)
21.0
f=300kHz
L=22H
20.9
V+=9V, 12V, 15V
20.8
20.7
20.6
20.5
20.4
1
Ver.2015-02-04
10
100
1000
Output Current IOUT (mA)
10000
- 23 -
NJW4140-T1
MEMO
<注意事項>
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
- 24 -
Ver.2015-02-04