S6AP111A28
汎用電源
2ch PWM 同期整流降圧 DC/DC コンバータ IC
Data Sheet
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Cypress Semiconductor
Corp.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただ
し、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number S6AP111A28_DS405-00025
CONFIDENTIAL
Revision 2.0
Issue Date September August 31, 2015
D a t a S h e e t
データシートの呼称に関するお知らせ
Cypress Semiconductor Corp.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客
様に製品情報や本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼
称のデータシートを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手してい
ることを確認した上で設計を完成させてください。Cypress データシートの呼称は以下の通りです。ぞれぞ
れの内容についてご確認をお願いします。
Advance Information
Advance Information という呼称は、Cypress Semiconductor Corp.が 1 つ以上の特定の製品を開発中であるが、
まだ生産を開始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更され
ることがあり、場合によっては、製品の開発が中止となることもあります。したがって、Cypress Semiconductor
Corp.は、Advance Information に以下の条件を記載しています。
「本書には、Cypress Semiconductor Corp.が現在開発中の 1 つ以上の製品に関する情報が記載されて
おり、お客様が本製品を評価するのに役立てていただくことを目的としています。本製品を使用し
て設計される際にはあらかじめ弊社までご連絡ください。Cypress Semiconductor Corp.は本製品に関
する作業を予告なしに変更または中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Cypress Semiconductor Corp.は、Preliminary に以下
の条件を記載しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定
が完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要と
なる生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは
修正版において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッケ
ージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げられ
ます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもので
す。Cypress Semiconductor Corp.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Cypress Semiconductor Corp.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
2
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
S6AP111A28
汎用電源
2ch PWM 同期整流降圧 DC/DC コンバータ IC
Data Sheet
1.
概要
S6AP111A28 は、ボトム検出コンパレータ方式を採用した、Nch MOS ドライブ対応 2ch 同期整流降圧 DC/DC
コンバータ IC で、大きな入出力電圧差時の低オンデューティに対応可能です。高速応答に対応し、高効率
を実現しています。CH1 は内部基準電圧を可変でき、POL 用電源に最適です。
2.
特長
3.
高効率: 96% (最大)
高精度基準電圧: +/-0.7% (25°C)
入力電圧範囲: 6V~28V
出力電圧設定範囲: 0.75V~5.5V
CH1 基準電圧可変機能内蔵
ブーストスイッチ内蔵
過電圧保護機能内蔵
低電圧保護機能内蔵
過電流検出機能内蔵
ソフトスタート回路内蔵: 1.4ms (標準)
ディスチャージコントロール回路内蔵
Nch MOS FET 対応 同期整流式出力段内蔵
スタンバイ電流: 0µA (標準)
小型パッケージ: TSSOP-24
アプリケーション
産業機器
マルチファンクションプリンタ
ストレージ機器
サーバ, PC
Publication Number S6AP111A28_DS405-00025
Revision 2.0
Issue Date August 31, 2015
本書には、弊社製品に関する最新の技術仕様が記載されています。Cypress Semiconductor Corp.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更
はない見込みです。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
v2.0
D a t a S h e e t
Table of Contents
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
概要 ................................................................................................................................................ 3
特長 ................................................................................................................................................ 3
アプリケーション ........................................................................................................................... 3
端子配列図 ..................................................................................................................................... 6
端子機能説明 .................................................................................................................................. 7
ブロックダイアグラム.................................................................................................................... 8
絶対最大定格 .................................................................................................................................. 9
推奨動作条件 ................................................................................................................................ 10
電気的特性 ................................................................................................................................... 11
標準特性 ....................................................................................................................................... 14
機能説明 ....................................................................................................................................... 18
11.1 ボトム検出コンパレータ方式について ............................................................................. 18
11.2 バイアス電圧部 (VB Reg., VREF Reg.)............................................................................ 19
11.3 低電圧時誤動作防止回路部 (UVLO) ................................................................................. 19
11.4 ソフトスタート・ディスチャージ部 (Soft-Start, Discharge)............................................ 19
11.5 ON/OFF 時間発生部 (tON Generator) ................................................................................ 21
11.6 誤差比較部 (Error Comp.)................................................................................................. 21
11.7 過電圧保護回路部 (OVP Comp.) ...................................................................................... 21
11.8 低電圧保護回路部 (UVP Comp.) ...................................................................................... 23
11.9 過熱保護部 (TSD) ............................................................................................................. 24
11.10 DAC 部 (DAC) .................................................................................................................. 24
11.11 出力部 (DRV1,2) ............................................................................................................... 24
11.12 ブースト回路部 (CB1,2) ................................................................................................... 24
11.13 過電流検出部 (ILIM Comp.) .............................................................................................. 25
11.14 コントロール部 (CTL) ...................................................................................................... 25
11.15 保護機能一覧表 ................................................................................................................. 26
入出力端子等価回路図 .................................................................................................................. 27
応用回路例 ................................................................................................................................... 29
部品表........................................................................................................................................... 30
アプリケーションノート .............................................................................................................. 32
15.1 動作条件の設定について ................................................................................................... 32
15.2 部品の選定 ........................................................................................................................ 37
15.3 レイアウトについて .......................................................................................................... 45
参考データ ................................................................................................................................... 47
外形寸法図 ................................................................................................................................... 50
主な変更内容 ................................................................................................................................ 51
Figures
Figure 4-1 端子配列図 ............................................................................................................................... 6
Figure 6-1 ブロックダイアグラム ............................................................................................................. 8
Figure 11-1 回路図 ................................................................................................................................... 18
Figure 11-2 波形 ...................................................................................................................................... 18
Figure 11-3 ソフトスタート/ディスチャージタイミングチャート例 ....................................................... 20
Figure 11-4 過電圧保護動作 タイミングチャート例 ............................................................................. 22
Figure 11-5 低電圧保護動作タイミングチャート例 ................................................................................. 23
Figure 11-6 出力部、ブースト回路部 ...................................................................................................... 25
Figure 13-1 Circuit Diagram ..................................................................................................................... 29
Figure 15-1 FB Connection ...................................................................................................................... 32
Figure 15-2 FB Connection ...................................................................................................................... 33
Figure 15-3 VOUT Operation ................................................................................................................... 33
4
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
Figure 15-4 ILIM Connection .................................................................................................................... 35
Figure 15-5 Over Current Operation......................................................................................................... 35
Figure 15-6 Pin Processing ...................................................................................................................... 36
Figure 15-7 Maximum Output Current Setting .......................................................................................... 37
Tables
Table 5-1 端子機能説明 ............................................................................................................................. 7
Table 11-1 基準電圧設定表 ...................................................................................................................... 24
Table 11-2 コントロール機能表 ............................................................................................................... 25
Table 11-3 保護機能一覧表 ...................................................................................................................... 26
Table 14-1 Parts List................................................................................................................................. 30
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
5
v2.0
D a t a S h e e t
4.
端子配列図
Figure 4-1 端子配列図
DRVH1 : 1
24 : LX1
CB1 : 2
23 : DRVL1
CTL1 : 3
22 : PGND1
VO1 : 4
21 : ILIM1
FB1 : 5
20 : VCC
GND : 6
19 : VB
DAC0 : 7
18 : VREF
FB2 : 8
17 : DAC1
VO2 : 9
16 : ILIM2
CTL2 : 10
15 : PGND2
CB2 : 11
14 : DRVL2
DRVH2 : 12
13 : LX2
(FPT-24P-M10)
6
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
5.
端子機能説明
Table 5-1 端子機能説明
端子番号
端子名
I/O
1
DRVH1
O
CH1 外付けメイン側 FET ゲート駆動用出力端子です。
2
CB1
-
CH1 ブートストラップ用コンデンサ接続端子です。
3
CTL1
I
CH1 コントロール端子です。
4
VO1
I
CH1 DC/DC 出力電圧の入力端子です。
5
FB1
I
CH1 DC/DC 出力電圧のフィードバック端子です。
6
GND
-
接地端子です。
7
DAC0
I
CH1 基準電圧設定用 DAC 入力端子です。
8
FB2
I
CH2 DC/DC 出力電圧のフィードバック端子です。
9
VO2
I
CH2 DC/DC 出力電圧の入力端子です。
10
CTL2
I
CH2 コントロール端子です。
11
CB2
-
CH2 ブートストラップ用コンデンサ接続端子です。
12
DRVH2
O
CH2 外付けメイン側 FET 駆動用出力端子です。
13
LX2
-
CH2 コイル、外付けメイン側 FET ソース接続端子です。
14
DRVL2
O
CH2 外付け同期整流側 FET ゲート駆動用出力端子です。
15
PGND2
-
CH2 出力回路用接地端子です。
16
ILIM2
I
CH2 過電流検出レベル設定電圧入力端子です。
17
DAC1
I
CH1 基準電圧設定用 DAC 入力端子です。
18
VREF
O
制御回路バイアス出力端子です。
19
VB
O
出力回路バイアス出力端子です。
20
VCC
I
基準電圧、制御回路の電源端子です。
21
ILIM1
I
CH1 過電流検出レベル設定電圧入力端子です。
22
PGND1
O
CH1 出力回路用接地端子です。
23
DRVL1
O
CH1 外付け同期整流側 FET ゲート駆動用出力端子です。
24
LX1
-
CH1 コイル、外付けメイン側 FET ソース接続端子です。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
機能説明
7
v2.0
D a t a S h e e t
6.
ブロックダイアグラム
Figure 6-1 ブロックダイアグラム
VIN
(6.0V ~ 28V)
CTL1
VOUT1
VO1
<CH1>
4
10
CTL
VO1 VCC
/CTL1
UVP,TSD
FB1
3
CTL2
20
VCC
VB Reg.
19
tON
Generator
<Error Comp.>
R
5
SS1
2
Drv-1
Q
S
<RS-FF>
1
Drive
Logic
24
VB
(5.2V)
CB1
VOUT1
DRVH1
LX1
INTREF1
<ILIM Comp.>
Drv-2
LX1
23
22
ovp_q1
21
<UVP Comp.>
7
delay
DAC
INTREF1
uvp_q2
VO2
FB2
Q
S
<RS-Latch>
<CH2>
VREF
(4.55V)
S
R
delay
18
H:UVLO
release
Q
<RS-Latch>
17
VOUT2
VREF
Reg.
UVLO
INTREF1 x 0.7V
R
ILIM1
bias
TSD
uvp_q1
DAC1
PGND1
10uA
INTREF1 x 1.15V
DAC0
DRVL1
PGND1
<OVP Comp.>
SS1
SS2
CTL1
SS
Logic
(H:active)
CTL2
uvlo
/UVP,/TSD
ovp_q2
11
9
12
13
CB2
VOUT2
DRVH2
LX2
8
14
15
16
GND
DRVL2
PGND2
ILIM2
6
(24PIN)
8
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
7.
絶対最大定格
定格値
項目
記号
条件
Max
単位
-0.3
+36
V
電源電圧
VVCC
CB 端子入力電圧
VCB
CB1,2 端子
-0.3
+42
V
LX 端子入力電圧
VLX
LX1,2 端子
-2.0
+36
V
-0.3
+6.9
V
VCBLX
CB-LX 間電圧
コントロール入力電圧
入力電圧
許容損失
-
Min
*1
-
VI
CTL1,2 端子
-0.3
+30
V
VFB
FB1,2 端子
-0.3
+6.9
V
VVO
VO1,2 端子
-0.3
+6.9
V
VILIM
ILIM1,2 端子
-0.3
+6.9
V
VDAC
DAC0,1 端子
-0.3
+6.9
V
PD
Ta ≦ +25°C
0
1333
mW
-55
+125
°C
TSTG
保存温度
-
*1: 4 層基板実装時の場合
＜注意事項＞
1. 絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する可能性が
あります。したがって、定格を一項目でも超えることのないようご注意ください。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
9
v2.0
D a t a S h e e t
8.
推奨動作条件
規格値
項目
記号
条件
単位
Min
Typ
Max
電源電圧
VVCC
-
6
-
28
V
CB 端子入力電圧
VCB
-
-
-
VVCC +VB
V
CTL 端子入力電圧
VI
CTL1,2 端子
0
-
28
V
VFB
FB1,2 端子
0
-
VREF
V
VVO
VO1,2 端子
0
-
VB
V
VILIM
ILIM1,2 端子
30
-
200
mV
VDAC
DAC0,1 端子
0
-
VB
V
-1200
-
+1200
mA
入力電圧
DRVH1,2 端子、DRVL1,2 端子
ピーク出力電流
IOUT
CB 端子容量
CCB
-
-
0.1
1.0
F
バイアス電圧出力容量
CVB
-
-
2.2
10
F
基準電圧出力容量
CREF
-
-
1.0
4.7
F
Ta
-
-40
+25
+85
°C
動作周囲温度
Duty ≦ 5% (t=1/fOSC×Duty)
＜注意事項＞
1. 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、す
べてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。
2. この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
3. データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
4. 記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
10
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
9.
電気的特性
VCC = 12V, CTL1, 2 = 5V. TA = +25°C (特に記載がない場合は左記の条件となります。)
項目
記号
条件
規格値
単位
Min
Typ
Max
5.04
5.20
5.36
V
-
10
100
mV
バイアス電圧部 [VB Reg.]
出力電圧
VVB
-
入力安定度
LINE
VCC = 6V ～ 28V
負荷安定度
LOAD
VB = 0A ～ -1 mA
短絡時出力電流
IOS
-
10
100
mV
VB = 0V
-220
-140
-100
mA
VREF 端子
4.45
4.55
4.65
V
4.2
4.5
V
バイアス電圧部 [VREF Reg.]
VREF 出力電圧
VVREF
低電圧誤動作防止回路部 [UVLO]
UVLO VB
VTLH
VB 端子
3.9
スレッショルド電圧
VTHL
VB 端子
3.3
3.6
3.9
V
VH
VB 端子
-
0.6(*1)
-
V
ヒステリシス幅
UVLO VREF
VTLH
VREF 端子
3.5
3.8
4.1
V
スレッショルド電圧
VTHL
VREF 端子
3.3
3.6
3.9
V
VH
VREF 端子
-
0.2(*1)
-
V
0.9
1.4
1.9
ms
-
35
70
Ω
ヒステリシス幅
ソフトスタート/ディスチャージ部 [Soft-Start, Discharge]
tSS
FB1, 2 = 0.735V
RD
CTL1, 2 = 0V, VO1, 2 = 0.5V
VO
CTL1, 2 =0V, VO1,2 端子
0.1
0.2
0.3
V
tON1
VCC = 12V, VO1 = 1.2V
320
400
480
ns
tON2
VCC = 12V, VO2 = 1.8V
320
400
480
ns
最小オン時間
tONMIN
VCC = 12V, VO1, 2 = 0V
-
140
170
ns
最小オフ時間
tOFFMIN
-
380
560
ns
0.797
0.802
0.807
V
0.829
0.834
0.839
V
0.862
0.867
0.872
V
0.765
0.770
0.775
V
ソフトスタート時間
ディスチャージ時
放電抵抗
ディスチャージ
終了電圧
ON/OFF 時間発生部 [tON Generator]
オン時間
-
誤差比較部 [Error Comp.]
VTH11
スレッショルド電圧
[CH1]
VTH12
VTH13
VTH14
スレッショルド電圧
DAC1, DAC0 = 0,0
DC threshold
DAC1, DAC0 = 0,1
DC threshold
DAC1, DAC0 = 1,0
DC threshold
DAC1, DAC0 = 1,1
DC threshold
VTH2
DC threshold
0.768
0.773
0.778
V
FB 端子入力電流
IFB
FB1, 2 = 0.8V
-0.1
0
0.1
A
VO 端子入力電流
IVO
VO1, 2 = 2V
-
20
29
A
[CH2]
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
11
v2.0
D a t a S h e e t
項目
記号
条件
規格値
Min
Typ
Max
INTREF
INTREF
INTREF
1.11
1.15
1.19
-
50 (*1)
-
INTREF
INTREF
INTREF
0.65
0.70
0.75
単位
過電圧保護回路部 [OVP Comp.]
過電圧検出電圧
VOVP
Error Comp. 入力
過電圧検出遅延時間
tOVP
-
V
s
低電圧保護回路部 [UVP Comp.]
低電圧検出電圧
VUVP
低電圧検出遅延時間
tUVP
-
1.2(*1)
1.7 (*1)
2.2 (*1)
ms
TTSDH
-
-
150 (*1)
-
°C
TTSDL
-
-
125 (*1)
-
°C
Error Comp. 入力
V
過熱保護回路部 [TSD]
保護温度
DAC 部 [DAC]
DAC 入力"H"条件
VIH
DAC1,DAC0 端子
2.64
-
VB
V
DAC 入力"L"条件
VIL
DAC1,DAC0 端子
0
-
0.66
V
メイン側
ROH
DRVH1, 2 = -100mA
-
5
7
Ω
出力オン抵抗
ROL
DRVH1, 2 = 100mA
-
1.5
2.5
Ω
同期整流側
ROH
DRVL1, 2 = -100mA
-
4
6
Ω
出力オン抵抗
ROL
DRVL1, 2 = 100mA
-
1
2
Ω
-
-0.4 (*1)
-
A
-
-0.5 (*1)
-
A
-
0.7 (*1)
-
A
-
0.9 (*1)
-
A
LX1, 2 = 0V, BST1, 2 = VB
-
30 (*1)
-
ns
RBST
VB = 30 mA
-
30
40
Ω
ILEAK
CB1, 2 = 33.2V, LX1, 2 = 28V
-
0.1
1
A
出力部 [DRV]
LX1, 2 = 0V, CB1, 2 = VB
DRVH1, 2 = 2.5
出力ソース電流
ISOURCE
DUTY ≦ 5%
LX1, 2 = 0V, CB1, 2 = VB
DRVL1, 2 = 2.5V
DUTY ≦ 5%
LX1, 2 = 0V, CB1, 2 = VB
DRVH1, 2 = 2.5V
出力シンク電流
ISINK
DUTY ≦ 5%
LX1, 2 = 0V, CB1, 2 = VB
DRVL1, 2 = 2.5V
DUTY ≦ 5%
デッドタイム
ブーストスイッチ
オン抵抗
リーク電流
12
CONFIDENTIAL
TD
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
規格値
項目
記号
条件
単位
Min
Typ
Max
-12.5
-10
-8.3
-
4200 (*1)
-
-20
0
20
mV
過電流検出部 [Current Sense]
ILIM 端子ソース電流
ILIM 端子ソース電流
温度傾斜
過電流検出
IILIM
TILIM
VOFFILIM
オフセット電圧
過電流検出
ILIM1, 2 = 0.1V
ILIMx − (PGNDx−LXx)
PGNDx − LX = 60mV
A
ppm
/°C
VILIM
ILIM 入力
30
-
200
mV
オン条件
VON
CTL1, 2 端子
2
-
28
V
オフ条件
VOFF
CTL1, 2 端子
0
-
0.8
V
VH
CTL1, 2 端子
-
0.4 (*1)
-
V
ICTLH
CTL1, 2 =5V
-
25
40
A
ICTLL
CTL1, 2 =0V
-
0
1
A
スタンバイ電流
ICCS
VCC = 12V, CTL1, 2 = 0V
-
0
10
A
電源電流
ICC
VCC = 12V, LX1, 2 = 0V, FB1, 2 = 1.0V
-
1.3
1.8
mA
設定範囲
コントロール部 [CTL1, CTL2]
ヒステリシス幅
入力電流
全デバイス
*1:この値は規格値ではありません。設計する際の目安としてお使いください。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
13
v2.0
D a t a S h e e t
10. 標準特性
許容損失 - 動作周囲温度
5.40
2000
VB バイアス電圧 - 動作周囲温度
VB bias voltage VVB (V)
Power dissipation PD (mW)
5.36
1500
1333
1000
500
0
-40
-50
+0
+25
+50
VCC=12V
IVB=0A
5.28
5.24
5.20
5.16
5.12
5.08
5.04
+85
-25
5.32
5.00
+75 +100
-50
-25
+0
+25
+50
+75 +100
Operating ambient temperature Ta (°C)
Operating ambient temperature Ta (°C)
VB バイアス電圧 - 入力電圧
VB バイアス電圧 - VB バイアス出力電流
5.4
5.40
5.32
VB bias voltage VVB (V)
VB bias voltage VVB (V)
5.36
Ta=+25℃
5.28
IVB=0A
5.24
5.20
5.16
5.12
5.08
Ta=+25℃
5.3
VCC=6V
5.2
5.1
VCC=12V
5.04
5.00
0
5
10
15
20
25
Input voltage VCC (V)
5.0
30
0.805
DAC1,DAC0=0,0
0.804
0.803
0.802
0.801
0.800
0.799
0.798
0.797
-50
-25
+0
+25
+50
+75 +100
Operating ambient temperature Ta (°C)
14
CONFIDENTIAL
ErrorComp.
Comp.Threshold
Thresholdvoltage
voltage12
TH12 (V)
Error
VTH V
(V)
ErrorComp.
Comp.Threshold
Thresholdvoltage
voltage11
TH11 (V)
Error
VTHV(V)
0.806
-40
-30
-20
-10
VB bias output current IVB (mA)
0
Error Comp. スレッショルド電圧(VTH12)
- 動作周囲温度
Error Comp. スレッショルド電圧(VTH11)
- 動作周囲温度
0.807
-50
VCC=28V
0.839
0.838
0.837
DAC1,DAC0=0,1
0.836
0.835
0.834
0.833
0.832
0.831
0.830
0.829
-50
-25
+0
+25
+50
+75 +100
Operating ambient temperature Ta (°C)
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
0.872
0.871
0.870
DAC1,DAC0=1,0
0.869
0.868
0.867
0.866
0.865
0.864
0.863
0.862
-50
-25
+0
+25
+50
+75 +100
ErrorComp.
Comp.Threshold
Thresholdvoltage
voltage14
TH14 (V)
Error
VTHV(V)
ErrorComp.
Comp.Threshold
Thresholdvoltage
voltage13
TH13 (V)
Error
VTH V
(V)
Error Comp. スレッショルド電圧(VTH13)
- 動作周囲温度
Error Comp. スレッショルド電圧(VTH14)
- 動作周囲温度
0.775
0.774
0.773
DAC1,DAC0=1,1
0.772
0.771
0.770
0.769
0.768
0.767
0.766
0.765
-50
0.776
0.775
0.774
0.773
0.772
0.771
0.770
-7.0
-8.0
-9.0
-10.0
-11.0
-12.0
-50
-25
+0
+25
+50
+75 +100
-14.0
-50
-25
+0
+25
+50
+75 +100
Operating ambient temperature Ta (°C)
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
-25
+0
+25
+50
+75 +100
DRVH2 オン時間 - 動作周囲温度
DRVH2 on time tON2 (ns)
DRVH1 on time tON1 (ns)
VCC=12V
VO1=1.2V
-50
Operating ambient temperature Ta (°C)
DRVH1 オン時間 - 動作周囲温度
CONFIDENTIAL
+75 +100
-6.0
Operating ambient temperature Ta (°C)
800
750
700
650
600
550
500
450
400
350
300
250
200
150
100
+50
-13.0
0.769
0.768
+25
ILIM 端子電流 - 動作周囲温度
ILIM pin current IILIM (uA)
Error
Comp.
Threshold
voltage2
TH2 (V)
Error
Comp.
Threshold
voltage
VTHV(V)
Error Comp. スレッショルド電圧(VTH2)
- 動作周囲温度
0.777
+0
Operating ambient temperature Ta (°C)
Operating ambient temperature Ta (°C)
0.778
-25
800
750
700
650
600
550
500
450
400
350
300
250
200
150
100
VCC=12V
VO2=1.8V
-50
-25
+0
+25
+50
+75
+100
Operating ambient temperature Ta (°C)
15
v2.0
D a t a S h e e t
DRVH2 on time tON2 (ns)
Ta=+25℃
VO1=1.2V
5
10
15
20
25
Input voltage VCC (V)
30
VCC=12V
VO1,2=0V
100
50
0
-50
-25
+0
+25
+50
Ta=+25℃
VO2=1.8V
5
10
150
50
5
10
400
350
300
250
-50
-25
+0
+25
+50
+75
+100
Operating ambient temperature Ta (°C)
16
CONFIDENTIAL
15
20
25
30
Input voltage VCC (V)
最小オフ時間 - 入力電圧
550
Minmum off time tOFFMIN(ns)
Mimimum off time tOFFMIN (ns)
450
200
30
Ta=+25℃
VO1,2=0V
600
VCC=12V
500
25
100
0
+75 +100
最小オフ時間 - 動作周囲温度
550
20
200
Operating ambient temperature Ta (°C)
600
15
最小オン時間 - 入力電圧
250
200
150
800
750
700
650
600
550
500
450
400
350
300
250
200
150
100
Input voltage VCC (V)
最小オン時間 - 動作周囲温度
250
Minimum on time tONMIN1 (ns)
DRVH2 オン時間 - 入力電圧
Minimum on time tONMIN (ns)
DRVH1 on time tON1 (ns)
DRVH1 オン時間 - 入力電圧
800
750
700
650
600
550
500
450
400
350
300
250
200
150
100
Ta=+25℃
500
450
400
350
300
250
200
5
10
15
20
25
30
Input voltage VCC (V)
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
ブーストスイッチオン抵抗 - 動作周囲温度
デッドタイム - 動作周囲温度
50
Boost switch on resistance RBST (Ω)
40
Dead time (ns)
35
tD2
30
25
tD1
20
LX1,2=0V
CB1,2=VB
15
10
-50
-25
+0
+25
+50
+75
+100
Operating ambient temperature Ta (°C)
40
30
20
10
-50
-25
+0
+25
+50
+75 +100
Operating ambient temperature Ta (°C)
tD1：DRVL off から DRVH on までの時間
tD2：DRVH off から DRVL on までの時間
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
17
v2.0
D a t a S h e e t
11. 機能説明
11.1 ボトム検出コンパレータ方式について
低出力電圧リップル対応ボトム検出コンパレータ方式では、オン時間(tON)を入力電圧(VIN)と出力電圧(VOUT)
により決定し、一定時間オンします。オフ期間中は基準電圧(INTREF)と帰還電圧(FB)を誤差比較部(Error
Cmp.)において比較します。帰還電圧(FB)が基準電圧(INTREF)を下回ると RS-FF をセットし、再度オン時間
へ推移します。このようにしてスイッチングを繰り返します。このように、Error Comp において基準電圧
(INTREF)と帰還電圧(FB)を比較し、オフ時間を制御することで出力電圧が安定します。
本方式では、同期整流期間(tOFF)のコイル電流傾斜を基準電圧(INTREF)に加算することにより、ボトム検出
コンパレータ方式に不可欠なオフ時間中の出力電圧傾斜を IC 内部で生成します。この結果、低出力電圧リ
ップル条件においても安定した制御が可能です。
Figure 11-1 回路図
VOUT
VIN
Bias
Reg.
tON
Generator
tON
FB
<Error Cmp.>
VIN
Hi-side
Drive
RS-FF
R
Q
RS out
S
INTREF
DRVH
IL
Drive
Logic
VOUT
Bias
Lo-side
Drive
DRVL
Slope
Detector
Vref
Figure 11-2 波形
tON
DRVH
tOFF
IL
FB
INTREF
t
18
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
11.2 バイアス電圧部 (VB Reg., VREF Reg.)
制御回路・出力回路・ブースト回路用に、VB Reg.は VCC 端子電圧から 5.2V(標準)のバイアス電圧を生成し
ます。CTL1,2 端子 (3,10 ピン) のいずれかを (もしくは双方を) "H"レベルにするとスタンバイ状態から復帰
し、VB 端子 (19 ピン) からバイアス電圧を供給します。
VREF Reg.は VREF 端子 (18 ピン) に温度補償された安定な電圧 4.55V (標準) を出力し、IC 内部の基準電圧
および、制御回路のバイアス電源として使用します。
11.3 低電圧時誤動作防止回路部 (UVLO)
制御回路のバイアス電圧 (VVB) 起動時の過渡状態や瞬時低下は、本 IC の誤動作を誘起し、システムの破壊
もしくは劣化を生じます。このような誤動作を防止するために、UVLO は VB 端子 (19 ピン) の電圧低下を
検出し、DRVH1 端子 (1 ピン), DRVH2 端子 (12 ピン), DRVL1 端子 (23 ピン), DRVL2 端子 (14 ピン) を "L"
レベルに固定します。VB 端子電圧が UVLO のスレッショルド電圧 4.2V (標準) 以上になればシステムは復
帰します。
11.4 ソフトスタート・ディスチャージ部 (Soft-Start, Discharge)
ソフトスタート部は本 IC 起動時の突入電流を防止するための回路です。
CTL1 端子 (3 ピン) および CTL2 端子 (10 ピン) を "H"レベルにすると、本 IC 内蔵のソフトスタート回路
において CH1 側の誤差比較部の基準電圧 (SS1) および、CH2 側の誤差比較部の基準電圧 (SS2) が上昇し
始めます。基準電圧 (SS1, SS2) は Figure 10-3 に示す時間 (tss1, tss2) をかけて INTREF1, INTREF2 の電圧ま
で線形的に電圧上昇します。DC/DC コンバータの出力はこの傾斜に従い上昇しますので、出力負荷に依存
しないソフトスタート動作となります。
ソフトスタート開始後、最初のスイッチング開始までの間、同期側 FET は OFF 状態を保持し、メイン側 FET
がスイッチング開始後に同期側 FET の ON を許可します。
CTL1 端子 (3 ピン) および、CTL2 端子 (10 ピン) を "L"レベルにすると、本 IC 内部のディスチャージ用
FET (RON≈35Ω) によって出力コンデンサを放電します。VO1 端子 (4 ピン) および、VO2 端子 (9 ピン) 電
圧が出力コンデンサの放電により 0.2V (標準) 以下になると本 IC はシャットダウンし、スタンバイ状態に
移行します。また、ディスチャージ機能は、低電圧保護回路部 (UVP Comp.) のラッチセット後、過熱保護
回路部 (TSD) の過熱検出後のどちらでも動作します。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
19
v2.0
D a t a S h e e t
Figure 11-3 ソフトスタート/ディスチャージタイミングチャート例
1.5V
CH1 INTREF
SS1
VO1
0.2V
CH1 ソフトスタート時間 tSS1
CH2 INTREF
SS2
IC スタンバイ状態
1.5V
VO2
CH2 ソフトスタート時間 tSS2
ソフトスタート
開始時間 tDS
VB
VREF
CTL1
CTL2
t
チャネル
CH1
DAC0
DAC1
tss1
0V
0V
1.5ms 標準
VB
0V
1.6ms 標準
0V
VB
1.7ms 標準
VB
VB
1.5ms 標準
チャネル
DAC0
DAC1
tss2
CH2
-
-
1.5ms 標準
tss1,2 は次の式に従って計算されます。
tss1,2(ms ) tss(ms )
VINTREF
0.735
tss1, 2: CH1,2 DC/DC コンバータソフトスタート時間[s]
tss: "9. 電気的特性" で定義されるソフトスタート (1.4ms 標準) 時間[s]
INTREF: 内部基準電圧 ("9. 電気的特性" で参照される VTH DC threshold) [V]
20
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
11.5 ON/OFF 時間発生部 (tON Generator)
ON/OFF 時間発生部 (tON Generator) は、タイミング設定用コンデンサおよびタイミング設定用抵抗を内蔵し
ています。入力電圧と出力電圧に依存した ON 時間を発生し、最小 380ns (標準) の OFF 時間を発生します。
ON 時間は、VCC 端子 (20 ピン) と各 CH 出力電圧の入力端子 VO1 (4 ピン) および VO2 端子 (9 ピン) の電
圧値から、次式のように設定されます。両チャネル間の周波数ズレによるビートを回避するため、CH1 の
スイッチング周波数に対して、CH2 のスイッチング周波数が 1.5 倍となるよう設定しています。
(
VVO1
V
≧ 0.035) の場合 tON 1 (ns) VO1 4000
VVCC
VVCC
(
VVO 2
V
≧ 0.052) の場合 tON 2 (ns) VO 2 2667 このとき、f OSC 2 375 kHz
VVCC
VVCC
このとき、f OSC1 250 kHz
ON 時間は最小 140ns (標準) 以下にならないように設定されています。そのため、ソフトスタートでの開始
時や入出力電圧比が小さい場合での ON 時間は最小 140ns (標準) で動作します。
(
VVO1
≦ 0.035) の場合 tON 1 (ns) tONMIN 140 (標準)
VVCC
(
VVO 2
≦ 0.052) の場合 tON 2 (ns) tONMIN 140 (標準)
VVCC
11.6 誤差比較部 (Error Comp.)
誤差比較部(Error Comp.)は、DC/DC コンバータの出力電圧リップルのボトム値を検出します。
FB1 (5 ピン) および、
FB2 (8 ピン) に外付け出力電圧設定抵抗を接続することにより、
任意の出力電圧（0.75V
から 5.5V）を設定できます。
11.7 過電圧保護回路部 (OVP Comp.)
DC/DC 出力電圧が上昇した際に、出力電圧を停止することで出力に接続しているデバイスを保護するため
の機能です。内部基準電圧 INTREF の 1.15 倍 (標準) の電圧と、FB1 端子 (5 ピン) および、FB2 端子 (8 ピ
ン) に入力される帰還電圧とを比較し、帰還電圧が 50s (標準) 以上高い状態を検出すると RS ラッチがセ
ットされ、DRVH1 端子 (1 ピン) および DRVH2 端子 (12 ピン) を "L"レベルに、DRVL1 端子 (23 ピン) お
よび DRVL2 端子 (14 ピン) を "H"レベルにします。DC/DC コンバータ両チャネルのメイン側 FET をオフ
状態、同期整流側 FET をオン状態に固定するため電圧出力が停止します。なお、過電圧保護機能の誤動作
を防止するため、過電圧保護動作のスレショルドには 5% (標準) のヒステリシスが設けられています。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
21
v2.0
D a t a S h e e t
Figure 11-4 過電圧保護動作 タイミングチャート例
VO1
出力電圧設定値
0V
INTREF x1.15
INTREF x1.10
INTREF
FB1
0V
DRVH1
DRVL1
出力電圧設定値
VO2
0V
INTREF
FB2
0V
DRVH2
DRVL2
CTL1,2
スタンバイ
UVLO VTHL
VB
50µs 未満(標準)
50µs(標準)
CTL= "L" による過電圧保護解除
過電圧保護状態は、下記条件のいずれかにより解除(過電圧保護の RS ラッチをリセット)されます。
CTL1 端子 (3 ピン), CTL2 端子 (10 ピン) 双方を "L"レベル後、停止シーケンスにより UVLO 検出
VCC 電源遮断による UVLO 検出
過熱保護機能 (TSD) の検出
22
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
11.8 低電圧保護回路部 (UVP Comp.)
DC/DC 出力電圧が低下した際に、出力電圧を停止して出力に接続しているデバイスを保護するための機能
です。内部基準電圧 INTREF の 0.7 倍 (標準) の電圧と、FB1 端子 (5 ピン) および、FB2 端子 (8 ピン) に
入力される帰還電圧とを比較し、帰還電圧が 1.7ms (標準) 以上低い状態を検出すると、RS ラッチがセット
され、DRVH1 端子 (1 ピン) および DRVH2 端子 (12 ピン) を "L"レベルに、DRVL1 端子 (23 ピン) および
DRVL2 端子 (14 ピン) を "L"レベルにします。また、低電圧保護のラッチがセットされると同時に、本 IC
内部のディスチャージ機能が動作し、両チャネルの電圧出力が停止します。なお、低電圧保護機能の誤動作
を防止するため、低電圧保護動作のスレショルドには 5% (標準) のヒステリシスが設けられています。
Figure 11-5 低電圧保護動作タイミングチャート例
出力電圧設定値
VO1
0V
INTREF
INTREF x0.75
INTREF x0.70
0V
FB1
DRVH1
DRVL1
出力電圧設定値
VO2
0V
INTREF
FB2
0V
DRVH2
DRVL2
CTL1,2
スタンバイ
UVLO VTHL
VB
1.7ms 未満(標準)
1.7ms(標準)
CTL= "L" による低電圧保護解除
低電圧保護状態は、下記条件のいずれかにより解除 (低電圧保護の RS ラッチをリセット) されます。
CTL1 端子 (3 ピン), CTL2 端子 (10 ピン) 双方を "L"レベル後、停止シーケンスにより UVLO 検出
VCC 電源遮断による UVLO 検出
過熱保護機能 (TSD)の検出
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
23
v2.0
D a t a S h e e t
11.9 過熱保護部 (TSD)
過熱保護部 (TSD) は IC を熱破壊から保護するための機能です。過熱保護回路は接合部温度が+150°C に達
すると DRVH1 端子 (1 ピン) および DRVH2 端子 (12 ピン) を "L"レベルに、DRVL1 端子 (23 ピン) およ
び DRVL2 端子 (14 ピン) を "L"レベルに固定し、スイッチングを停止します。そして、本 IC 内部のディス
チャージ機能が動作し、両チャネルの電圧出力を停止させます。接合部温度が+125°C まで下がると再びソ
フトスタートを開始します (自動復帰)。
TSD 検出は+150°C ですが、絶対最大定格の保存温度である+125°C 以上での動作を保証するものではありま
せん。
11.10 DAC 部 (DAC)
DAC0 端子 (7 ピン) および、DAC1 端子 (17 ピン) へ、外部より 0V あるいは VB 端子電圧を入力すること
により、CH1 の誤差比較部の基準電圧 (INTREF1) を変化させ、DC/DC コンバータの出力電圧を変化させ
られます。
Table 11-1 基準電圧設定表
DAC0
DAC1
CH1 基準電圧(INTREF1)
0V
0V
0.802V typ
VB
0V
0.834V typ
0V
VB
0.867V typ
VB
VB
0.770V typ
11.11 出力部 (DRV1,2)
出力回路は、メイン側, 同期整流側ともに CMOS 形式で構成されており、外付け Nch MOS FET を駆動でき
ます。
メイン側 FET の出力部は内蔵のブースト回路から電力供給し、同期整流側 FET の出力部は VB から電力供
給します。
この回路はメイン側 FET と同期整流側 FET のゲート電圧を監視し、
片方の FET がオフするまで、
もう一方の FET のオンのタイミングを制御します。これにより貫通電流を防止します。また出力部のシン
ク側のオン抵抗は 1Ω (標準) と低く、同期整流側 FET のセルフターンオンマージンを向上します。
11.12 ブースト回路部 (CB1,2)
ブースト回路はメイン側 FET に Nch MOSFET を使う場合に必要となる回路です。メイン側 FET に Nch
MOSFET を使うことで効率向上や部品コストの低減が期待できます。
ブースト回路はブートストラップ用の内蔵スイッチと CB と LX 端子間に接続したコンデンサで構成される
昇圧チャージポンプブロックです。ブーストスイッチは同期側 FET のオン期間でオンになり、VB から内部
スイッチを介してコンデンサを充電します。昇圧された電力はメイン側 FET のゲートドライブ用として供
給されます。
ブーストスイッチは従来のブーストダイオードにあった順方向電圧 (Vf) 分のブースト電圧 (CB 端子 - LX
端子間電圧) 低下を解消できるため、ダイオード方式と比較してさらなる効率向上や部品コストの低減を期
待できます。
24
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
Figure 11-6 出力部、ブースト回路部
Bias
Reg.
VB
DRVLx
Boost SW
CBx
VIN
Hi-side
Drive
Drive
Logic
DRVHx
IL
LXx
VOUT
VB
Lo-side
Drive
DRVLx
ｘ：各チャネル No.
11.13 過電流検出部 (ILIM Comp.)
出力電流が上昇した際に出力電流を制限し、出力に接続しているデバイスを保護するための機能です。同期
整流期間中の PGND1 端子 (22 ピン) - LX1 端子 (24 ピン) 間の差電圧と ILIM1 端子 (21 ピン) 電圧および、
PGND2 端子 (15 ピン) - LX2 端子 (13 ピン) 間の差電圧と ILIM2 端子 (16 ピン) 電圧を比較し、毎周期過電
流検出を行います。
PGNDx - LXx 間の差電圧が ILIMx 端子電圧を下回るまでメイン側 FET は OFF 状態を保持し、下回った後に
メイン側 FET の ON を許可します。これにより過電流の保護動作を行います。この保護動作は出力電圧を
垂下する動作となります。
同期整流期間中の PGNDx と LXx 間の差電圧は、同期側 FET のオン抵抗をセンス抵抗とし、コイル電流を
センスした電圧波形です。
ILIMx 端子から 10A (標準) の IILIM 電流が供給されるため、ILIMx 端子に抵抗を接続することにより、任意
の過電流制限値を設定できます。IILIM 電流については、同期側 FET のオン抵抗の温度依存特性を補償する
ために、4200ppm/°C の温度傾斜が設定されています。
11.14 コントロール部 (CTL)
CTL1 端子 (3 ピン) により CH1 のオン/オフを設定し、CTL2 端子 (10 ピン) により CH2 のオン/オフを設定
します。CTL1, CTL2 を同時に "L"レベルにすることでスタンバイ状態となります (スタンバイ時の電源電
流 10A 最大)。
Table 11-2 コントロール機能表
CTL1
CTL2
DC/DC コンバータ(CH1)
DC/DC コンバータ(CH2)
L
L
OFF
OFF
H
L
ON
OFF
L
H
OFF
ON
H
H
ON
ON
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
25
v2.0
D a t a S h e e t
11.15 保護機能一覧表
各保護機能が働いた場合の DRVH1,2 端子 (1, 12 ピン) および、DRVL1,2 端子 (23,14 ピン) の状態を、下表
に示します。
Table 11-3 保護機能一覧表
保護機能
低電圧誤動作防止
(UVLO)
低電圧保護
(UVP)
過電圧保護
(OVP)
過電流保護
(ILIM)
過熱保護
(TSD)
コントロール
(CTL)
26
CONFIDENTIAL
検出条件
検出時の各端子出力
DC/DC 出力降下状態
VB
DRVHx
DRVLx
-
L
L
自然放電
VFBx < INTREFx × 0.7 V
5.2V
L
L
ディスチャージ機能による放電
VFBx > INTREFx × 1.15 V
5.2V
L
H
0V クランプ
VPGNDx – VLXx > VILIMx
5.2V
switching
switching
Tj > +150°C
5.2V
L
L
ディスチャージ機能による放電
CTLx: H→L (VOx > 0.2V)
5.2V
L
L
ディスチャージ機能による放電
VVB < 3.6V
設定電流値で垂下
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
12. 入出力端子等価回路図
FB1,FB2 端子
CTL1,CTL2 端子
VB
VCC
ESD保護素子
CTL1
CTL2
FB1
FB2
ESD保護素子
GND
GND
ILIM1,ILIM2 端子
VO1,VO2 端子
VB
VB
ILIM1
ILIM2
VO1
VO2
GND
PGND1
PGND2
DAC0 端子
DAC1 端子
VB
VB
DAC0
DAC1
GND
GND
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
GND
27
v2.0
D a t a S h e e t
DRVH1,DRVH2,CB1,CB2,LX1,LX2 端子
DRVL1,DRVL2 端子
VB
CB1
CB2
VB
DRVH1
DRVH2
LX1
LX2
DRVL1
DRVL2
PGND1
PGND2
PGND1
PGND2
VB 端子
VREF 端子
VCC
VB
VB
VREF
GND
VCC,GND,PGND1,PGND2 端子
VCC
GND
PGND1
PGND2
28
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
13. 応用回路例
Figure 13-1 Circuit Diagram
VB
C8
M1
JP1
C2-1
NMT
2
1
NMT
C12 R12
PatternShort
C1-2
C1-1
8
7
D4
D4
7
8
6
D3
D2
D2
D1
C2-2
15
C4-2
PGND2
VOUT2-1
VOUT2-2
VOUT2-3
VOUT2-4
VOUT2-5
VOUT2-6
C3-1
8
D4
7
NMT
6
D2
D3
7
8
Q4
L2
NMT
GND
G
4
Q3
D4
18 VREF
14
DRVL2
C9
6
D1
5
DAC1
13
D3
LX2
G
4
6
DAC0
12
S1
1
S2
2
S3
3
DRVH2
D2
CTL2
D1
CTL1
5
C6
C13 R13
NMT
R8
17
VIN
11
S1
1
S2
2
S3
3
3
VOUT1-1
VOUT1-2
VOUT1-3
VOUT1-4
VOUT1-5
VOUT1-6
PGND1
PGND2
PGND3
PGND4
PGND5
PGND6
PGND7
PGND8
PGND9
PGND10
PGND11
PGND12
PGND13
PGND14
PGND15
PGND16
C3-2
CB2
Q2
22
L1
C4-1
ILIM2
R6
16
G
4
Q1
S1
1
S2
2
S3
3
NMT
C11
PGND1
FB2
23
D3
24
D1
G
4
6
LX1
8
7
R7
VO2
DRVL1
10
DAC0
DAC1
NMT
DRVH1 1
S1
1
S2
2
S3
3
ILIM1
5
C5
JP2
FB1
VIN
2
PatternShort
CB1
5
R3-1
R3-2
R4
JP8
PatternShort
JP7
PatternShort
CTL1
CTL2
VIN1
VIN2
VIN3
VIN4
VIN5
VIN6
NMT
21
VIN
VB
C10
5
9
VB
VOUT1s
VB
VO1
R5
R2
R1-2
R1-1
4
VCC
19
1
C7
20
2
VIN
VOUT2s
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
29
v2.0
D a t a S h e e t
14. 部品表
Table 14-1 Parts List
No.
Component
Item
Parts Number
Vendor
Value
Remarks
1
M1
PMIC
S6AP111A28GT1B000
CYPRESS
-
-
2
L1
Inductor
MPLC1040L4R7
KEMET
4.7µH
8A
3
L2
Inductor
MPLC1040L4R7
KEMET
4.7µH
8A
4
Q1
FET
FDMC8015L
FAIRCHILD
-
40V, 7A
5
Q2
FET
FDMC8327L
FAIRCHILD
-
40V, 12A
6
Q3
FET
FDMC8015L
FAIRCHILD
-
40V, 7A
7
Q4
FET
FDMC8327L
FAIRCHILD
-
40V, 12A
8
C1-1
Ceramic Capacitor
C3216X5R1V226M160AC
TDK
22μF
35V
9
C1-2
Ceramic Capacitor
C1608CH1H102J
TDK
0.001μF
50V
10
C2-1
Ceramic Capacitor
6TPE150MF
PANASONIC
150μF
6.3V
11
C2-2
Ceramic Capacitor
C1608CH1H102J
TDK
0.001μF
50V
12
C3-1
Ceramic Capacitor
C3216X5R1V226M160AC
TDK
22μF
35V
13
C3-2
Ceramic Capacitor
C1608CH1H102J
TDK
0.001μF
50V
14
C4-1
Ceramic Capacitor
6TPE150MF
PANASONIC
150μF
6.3V
15
C4-2
Ceramic Capacitor
C1608CH1H102J
TDK
0.001μF
50V
16
C5
Ceramic Capacitor
C1608X5R1H104K080AA
TDK
0.1μF
50V
17
C6
Ceramic Capacitor
C1608X5R1H104K080AA
TDK
0.1μF
50V
18
C7
Ceramic Capacitor
C1608X5R1H104K080AA
TDK
0.1μF
50V
19
C8
Ceramic Capacitor
C1608X5R1C225K
TDK
2.2μF
16V
20
C9
Ceramic Capacitor
C1608X5R1H105K080AB
TDK
1μF
50V
21
C10,C11,C12,C13
Ceramic Capacitor
C1608CH1H102J
TDK
0.001μF
NMT
22
R1-1
Chip Resistor
RR0816P-201-D
SUSUMU
0.2kΩ
-
23
R1-2
Chip Resistor
RR0816P-333-D
SUSUMU
33 kΩ
-
24
R2
Chip Resistor
RR0816P-103-D
SUSUMU
10 kΩ
-
25
R3-1
Chip Resistor
RR0816P-432-D
SUSUMU
4.3 kΩ
-
26
R3-2
Chip Resistor
RR0816P-513-D
SUSUMU
51 kΩ
-
27
R4
Chip Resistor
RR0816P-103-D
SUSUMU
10 kΩ
-
28
R5
Chip Resistor
RR0816P-103-D
SUSUMU
10 kΩ
-
29
R6
Chip Resistor
RR0816P-103-D
SUSUMU
10 kΩ
-
30
R7,R8
Chip Resistor
RR0816P-103-D
SUSUMU
10 kΩ
NMT
31
R12,R13
Chip Resistor
RK73H2ATTD10R0F
SUSUMU
10 Ω
NMT
JP1,JP2,JP7,JP8
Jumper
-
-
-
Pattern short
Terminal
90131-0770
molex
-
2 × 10pin header
Terminal
90131-0770
molex
-
2 × 10pin header
32
PGND, VOUT1,
33
VOUT1a,VIN,
CTL1, DAC0
PGND, VOUT2,
34
VOUT2a,VIN,
CTL2, DAC1
NMT: No mount.
RoHS 適合品を使用しておりますが、部品に関しては各ベンダーにお問い合わせください。
CYPRESS : CYPRESS Semiconductor Corp.
KEMET : KEMET Electronics Corporation
FAIRCHILD : Fairchild Semiconductor Corp.
TDK : TDK Corporation
30
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
PANASONIC : Panasonic Corporation
SUSUMU : SUSUMU Co., Ltd.
molex : Molex Japan Co., Ltd.
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
31
v2.0
D a t a S h e e t
15. アプリケーションノート
15.1 動作条件の設定について
出力電圧の設定について
出力電圧は R1,R2 の抵抗比を調整することで設定可能です。出力電圧の設定は以下の式から算出してくだ
さい。
VOUT
ΔV OUT
R1 R2
2.800 10 7
(INTREF - 0.0100 0.0184 ΔI L (1) R ON_Sync )
R2
t OFF
2
ΔVOUT ESR ΔI L ΔI L
,
INTREF
VOUT
VIN
ΔVOUT
tOFF
RON_Sync
ΔIL
ESR
L
fOSC
:
:
:
:
:
:
:
:
:
:
VIN - VOUT
VOUT
L
VIN fOSC
t OFF
,
(VIN - VOUT )
f OSC VIN
内部基準電圧(DC threshold) [V]
出力設定電圧[V]
電源電圧[V]
出力リップル電圧値[V]
オフ時間[s]
同期整流側 FET オン抵抗[Ω]
コイルのリップル電流ピークピーク値[A]
出力コンデンサの直列抵抗成分[Ω]
コイルのインダクタ値[H]
スイッチング周波数[Hz]
出力設定抵抗の合計抵抗値(R1+R2)は 100kΩ を上限に選定ください。
Figure 15-1 FB Connection
VOUTx
VOx
R1
R2
FBx
ｘ：各チャネル No.
フィードバックコンデンサの接続について
本 IC はスイッチング周波数を安定させるために、オフ時間中の出力電圧傾斜を本 IC 内部で生成しますが、
出力リップル電圧を FB 端子に印加することも安定化のために効果的です。R1 に並列にコンデンサ (CFB)
を追加してください。FB 端子に印加されるリップル電圧値が R1,R2 比により減少する高出力電圧条件ほど
効果的です。追加するコンデンサは以下の式を目安に選定してください。
C FB ≧
CFB
R1, R2
fOSC
32
CONFIDENTIAL
10 (R1 R2)
2π fOSC R1 R2
: フィードバックコンデンサの容量値[F]
: 出力電圧設定抵抗値[Ω]
: スイッチング周波数[Hz]
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
Figure 15-2 FB Connection
VOUTx
VOx
R1
CFB
R2
FBx
ｘ：各チャネル No.
また, このコンデンサ追加により、出力リップル電圧に応じて出力電圧が上昇します。出力電圧上昇値
VOUT_offset は以下の式から算出してください。
VOUT_offset
(VOUT - INTREF) ΔV OUT
2 INTREF
INTREF
VOUT_offset
VOUT
ΔVOUT
:
:
:
:
内部基準電圧 (DC threshold) [V]
出力電圧上昇値[V]
出力設定電圧値[V]
出力リップル電圧値[V]
Figure 15-3 VOUT Operation
V
VOUT
ΔVOUT
VOUT_offset
出力電圧上昇値を考慮した場合の出力電圧は下記の式から算出してください。
VOUT
ΔV OUT
R1 R2
INTREF
VOUT_offset
R2
2
ΔV OUT
R1 R2
(INTREF
)
R2
2
VOUT
INTREF
ΔVOUT
VOUT_offset
:
:
:
:
出力設定電圧[V]
内部基準電圧 (DC threshold)
出力リップル電圧値[V]
出力電圧上昇値[ [V]
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
33
v2.0
D a t a S h e e t
最小入出力電圧間差の確保について
本 IC には安定したスイッチング制御を行うため、最小オフ時間が設定されていますが、入出力間差が近く、
入力電圧が下記式で表される電圧値以下となる場合、出力電圧が低下するため、最小入力電圧間差を確保し
て使用してください。
VIN_MIN
(VOUT IOUT_MAX (RDC R ON_Main )) VOUT
VOUT - (VOUT IOUT_MAX (RDC R ON_Sync )) t OFFMINN f OSC 1.4
VIN_MIN
VOUT
IOUT_MAX
RON_Main
RON_Sync
RDC
fOSC
tOFFMINN
:
:
:
:
:
:
:
:
入力電圧[V]
出力設定電圧[V]
最大負荷電流値[A]
メイン側 FET オン抵抗[Ω]
同期整流側 FET オン抵抗[Ω]
コイルの直流抵抗[Ω]
スイッチング周波数設定値[Hz]
通常時最小オフ時間 (最大値) [s]
Slope 電圧について
安定したスイッチング周期とするために、15mV 以上の Slope 電圧を確保してください。
Slope 電圧は以下式より算出してください。
VSlope
(VIN - VOUT ) VOUT R ON_Sync
VSlope
VIN
VOUT
fOSC
RON_Sync
L
L VIN f OSC
:
:
:
:
:
:
スロープ電圧[V]
電源電圧[V]
出力設定電圧[V]
スイッチング周波数[Hz]
同期整流側 FET のオン抵抗[Ω]
コイルのインダクタ値[H]
過電流検出値の設定
過電流検出値は、ILIM 端子に接続する過電流検出設定抵抗を調整することで設定できます。
抵抗値は下記の式から算出してください。
R LIM
R ON_Sync (ILIM -
RLIM
ILIM
ILIM_SOURCE
ΔIL
RON_Sync
34
CONFIDENTIAL
ILIM_SOURCE
ΔI L
)
2
: 過電流検出値設定抵抗[Ω]
: 過電流検出値[A]
: ILIM 端子ソース電流[A]
: コイルのリップル電流ピークピーク値[A]
: 同期整流側 FET オン抵抗[Ω]
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
Figure 15-4 ILIM Connection
RLIM
ILIMx
Figure 15-5 Over Current Operation
コイル電流
過電流制限値
ΔIL
ILIM
IO
0
Time
過電流によるコイルのインダクタンス値低下が著しい場合、コイルのリップル電流が増大し、電流制限値が
上昇、もしくは制限されない場合があります。この場合は直流電流重畳特性に余裕のあるコイルへ変更して
ください。
また、過電流検出値は最大負荷電流に対し十分なマージンを設けてください。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
35
v2.0
D a t a S h e e t
許容損失・熱設計について
本 IC は高効率のため、ほとんどの場合、許容損失・熱設計の検討は不要ですが, 高電源電圧, 高発振周波数,
高負荷, 高温での使用では検討の必要があります。IC 内部損失は下記の式から算出してください。
PIC VCC (ICC QG_Total1 fOSC1 QG_Total2 fOSC2 )
PIC
VCC
ICC
QG_Total1
QG_Total2
fOSC1
fOSC2
: IC 内部損失[W]
: 電源電圧(VIN)[V]
: 電源電流[A] (1.8mA Max)
: CH1 メイン側と同期整流側 FET のゲート総電荷量の合計値[C]
: CH2 メイン側と同期整流側 FET のゲート総電荷量の合計値[C]
: CH1 スイッチング周波数[Hz]
: CH2 スイッチング周波数[Hz]
ジャンクション温度 (Tj) は下記の式から算出してください。
Tj Ta ja PIC
Tj
Ta
θja
PIC
: 接合部温度[°C] (+125°C Max)
: 周囲温度[°C]
: TSSOP-24P パッケージ熱抵抗(75°C/W)
: IC 内部損失[W]
単チャネルのみでの使用時の端子処理
本 IC は 2ch DC/DC コンバータ制御 IC ですが、
未使用チャネルの端子に対して以下の処理を行うことで 1ch
DC/DC コンバータとしても使用可能です。
Figure 15-6 Pin Processing
CTLx
CBx
“Open”
ILIMx
FBx
DRVHx
“Open”
DRVLx
“Open”
VOx
LXx
x：未使用チャネル No
36
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
15.2 部品の選定
平滑コイルの選択
コイルのインダクタンス値は、目安としてコイルのリップル電流ピークピーク値が最大負荷電流の 50%以
下となるような値を目安に選択します。この場合のインダクタンス値は下記の式から算出します。
L
VIN - VOUT
LOR IOUT_MAX
L
IOUT_MAX
LOR
VIN
VOUT
fOSC
:
:
:
:
:
:
VOUT
VIN fOSC
コイルのインダクタンス値[H]
最大負荷電流[A]
コイルのリップル電流ピークピーク値/最大負荷電流比 (=0.5)
電源電圧[V]
出力設定電圧[V]
スイッチング周波数[Hz]
コイルに流れる電流が定格値以内であるかを判断するためにコイルに流れる最大電流値を求めてください。
コイルの最大電流値は下記の式から算出します。
IL MAX IOUT_MAX
ILMAX
IOUT_MAX
ΔIL
L
VIN
VOUT
fOSC
:
:
:
:
:
:
:
IL
2
コイルの最大電流値[A]
最大負荷電流[A]
コイルのリップル電流ピークピーク値[A]
コイルのインダクタ値[H]
電源電圧[V]
出力設定電圧[V]
スイッチング周波数[Hz]
Figure 15-7 Maximum Output Current Setting
コイル電流
ILMAX
IOUT_MAX
0
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
ΔIL
時間
37
v2.0
D a t a S h e e t
スイッチング FET の選択
メイン側 FET は以下に示す「メイン側 FET 導通損失」と「メイン側 FET スイッチング損失」が同等の値に
なるような特性のものを選択すると、損失低減に効果的です。
以下のメイン側 FET 損失が定格値以内であることを確認してください。
PMainFET PRON_Main PSW_Main
PMainFET
PRON_Main
PSW_Main
: メイン側 FET 損失[W]
: メイン側 FET 導通損失[W]
: メイン側 FET スイッチング損失[W]
メイン側 FET 導通損失は以下のとおりです。
2
PRON_Main IOUT_MAX
PRON_Main
IOUT_MAX
VIN
VOUT
RON_Main
:
:
:
:
:
VOUT
RON_Main
VIN
メイン側 FET 導通損失[W]
最大負荷電流[A]
電源電圧[V]
出力電圧[V]
メイン側 FET オン抵抗[Ω]
メイン側 FET スイッチング損失は以下の式により概算することができます。
PSW_Main 1.96 VIN fOSC IOUT_MAX QSW
PSW_Main
VIN
fOSC
IOUT_MAX
QSW
:
:
:
:
:
スイッチング損失[W]
電源電圧[V]
スイッチング周波数[Hz]
最大負荷電流[A]
メイン側 FET ゲートスイッチ電荷量[C]
同期整流側 FET のオン抵抗は、以下の範囲のものを選定してください。
R ON_Sync
RON_Sync
ΔIL
ILIM
0.2
0.1
0.015
ΔI
R ON_Sync
R ON_Sync
(ILIM - L )
ΔI L 、
ΔI L
2 、
: 同期整流側 FET オン抵抗[Ω]
: コイルのリップル電流ピークピーク値[A]
: 過電流検出値[A]
上記式を満たした上で極力オン抵抗の低いものを同期整流側 FET に使用することが、損失低減に効果的で
す。特に低オンデューティ時に効果的です。同期整流側 FET の損失は下記の式から算出します。
2
PSyncFET PRon_Sync IOUT_MAX (1PSyncFET
PRon_Sync
IOUT_MAX
VIN
VOUT
RON_Sync
38
CONFIDENTIAL
:
:
:
:
:
:
VOUT
) R on_Sync
VIN
同期整流側 FET 損失[W]
同期整流側 FET 導通損失[W]
最大負荷電流[A]
電源電圧[V]
出力設定電圧[V]
同期整流側 FET オン抵抗[Ω]
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
同期整流側 FET のターンオン、ターンオフ電圧は一般的に小さく、スイッチング損失は無視できるほど小
さなものであるため、ここでは省略しています。
特に高電源電圧条件にてメイン側 FET のターンオン時に同期整流側 FET のセルフターンオンによる貫通電
流が発生することがあります。同期整流側 FET の寄生容量値が以下の条件を満たしてください。
VTH_Sync
Crss
VIN
Ciss
VTH_Sync
Crss
Ciss
VIN
:
:
:
:
同期整流側 FET のスレッショルド電圧[V]
同期整流側 FET の寄生帰還容量[F]
同期整流側 FET の寄生入力容量[F]
電源電圧[V]
また、
「同期整流側 FET のゲートソース端子間直近に容量を追加」や「CB 端子-ブースト容量間に抵抗を追
加する」などの方法が同期整流側 FET のセルフターンオンの対策として有効です。
(「CB 端子-ブースト容量間に抵抗を追加する」はメイン側 FET のターンオン時間調整にも有効です)
本デバイスはスイッチング FET のゲート電圧を監視しデッドタイムを最適化しています。
スイッチング FET
のターンオン、ターンオフの時間を調整するために、DRVH,DRVL とスイッチング FET のゲートの間にダ
ンピング抵抗を挿入すると、この機能が正常に機能しない可能性があります。本デバイスでは IC の DRVH,
DRVL 端子とスイッチング FET ゲートの間に抵抗は接続せず、
極力低インピーダンスで接続してください。
スイッチング FET のゲート駆動電力は IC 内部の LDO (VB) から供給します。2ch 分すべてのスイッチング
FET の総電荷量 (QG_Total1, QG_Total2) が下記の式を満たすよう選定してください。
IVB _ MAX QG_Total1 fOSC1 QG_Total2 fOSC 2
IVB_MAX
QG_Total1
QG_Total2
fOSC1
fOSC2
: VB 負荷電流上限値 [A] (下記のグラフを参照してください。)
: CH1 メイン側と同期整流側 FET のゲート総電荷量の合計値[C]
: CH2 メイン側と同期整流側 FET のゲート総電荷量の合計値[C]
: CH1 スイッチング周波数[Hz]
: CH2 スイッチング周波数[Hz]
VB load current upper limit value [A]
0.10
0.09
0.08
0.07
0.06
0.05
0.04
0.03
0.02
0.01
0.00
6 8 10 12 14 16 18 20 22 24 26 28
VIN [V]
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
39
v2.0
D a t a S h e e t
160
charge of the high-side FET QG_MAX[nC]
The total quantity upper limit of electric
さらにメイン側 FET の総電荷量については、以下のグラフで示すメイン側 FET 総電荷量上限値を超えない
ことを目安に選定してください。
140
120
100
CH1 upper limit
80
60
40
20
0
CH2 upper limit
6 8 10 12 14 16 18 20 22 24 26 28
Power supply voltage VIN[V]
スイッチング FET に流れる平均電流値からスイッチング FET に流れる電流が定格値以内であるかを判断し
ます。スイッチング FET の各定格値は簡易的に下記の式から算出します。
ID_Main IOUT_MAX D
ID_Main
ID_Sync
IOUT_MAX
D
:
:
:
:
,
ID_Sync IOUT_MAX (1- D)
メイン側 FET ドレイン電流定格[A]
同期整流側 FET ドレイン電流定格[A]
最大負荷電流[A]
オンデューティ
VDSS VIN
VDSS
VIN
40
CONFIDENTIAL
: メイン側 FET, 同期側 FET ドレイン－ソース間電圧定格[V]
: 電源電圧[V]
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
フライバックダイオードの選択
通常は不要ですが、変換効率改善、もしくは同期整流側 FET の発熱を抑えたい場合にフライバックダイオ
ードを追加することで改善が可能です。スイッチング周波数が高い時や出力電圧が低い使用条件ほど効果が
得られます。極力順方向電流の小さなショットキーバリアダイオード(SBD)を選定してください。本 DC/DC
制御 IC は同期整流方式を採用しているためフライバックダイオードに電流が流れる時間はデッドタイム期
間に限られます。(デッドタイムについては「電気的特性」の「出力部 [DRV]」を参照してください。) フ
ライバックダイオードの各定格は下記の式から算出します。
ID IOUT_MAX fOSC (tD1 tD2 )
ID
IOUT_MAX
fOSC
tD1
tD2
: SBD の順方向電流定格[A]
: 最大負荷電流[A]
: スイッチング周波数[Hz]
: DRVL off から DRVH on までのデッドタイム[s]
: DRVH off から DRVL on までのデッドタイム[s]
IFSM IOUT_MAX
IFSM
IOUT_MAX
ΔIL
IL
2
: SBD のせん頭順サージ電流定格[A]
: 最大負荷電流[A]
: インダクタのリップル電流ピークピーク値[A]
VR _ Fly VIN
VR_Fly
VIN
: フライバックダイオードの直流逆方向電圧[V]
: 電源電圧[V]
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
41
v2.0
D a t a S h e e t
入力コンデンサの選択
入力コンデンサは極力 ESR が小さいものを選定してください。セラミックコンデンサが理想です。セラミ
ックコンデンサでは対応できない大容量コンデンサの採用が必要な場合は ESR の低い高分子コンデンサや
タンタルコンデンサを使用してください。
電源電圧には DC/DC のスイッチング動作によるリップル電圧が発生します。許容可能なリップル電圧によ
り入力コンデンサの下限値を検討してください。電源のリップル電圧は簡易的に下記の式から算出します。
ΔVIN
IOUT_MAX
CIN
ΔVIN
IOUT_MAX
CIN
VIN
VOUT
fOSC
ESR
ΔIL
:
:
:
:
:
:
:
:
VOUT
ΔI
ESR (IOUT_MAX L )
VIN fOSC
2
電源リップル電圧ピークピーク値[V]
負荷電流最大値[A]
入力コンデンサの容量値[F]
電源電圧[V]
出力設定電圧[V]
スイッチング周波数[Hz]
入力コンデンサの直列抵抗成分[Ω]
インダクタのリップル電流ピークピーク値[A]
コンデンサは周波数特性、温度特性、バイアス電圧特性などを有しており、使用条件により
実効値が極端に小さくなることがあります。使用条件での実効値にご注意ください。
入力コンデンサの各定格は下記の式から算出します。
VCIN VIN
VCIN
VIN
: 入力コンデンサ耐圧[V]
: 電源電圧[V]
Irms IOMAX
Irms
IOMAX
VIN
VOUT
42
CONFIDENTIAL
:
:
:
:
VOUT ( VIN - VOUT )
VIN
入力コンデンサ許容リップル電流 (実効値) [A]
負荷電流最大値[A]
電源電圧[V]
出力設定電圧[V]
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
出力コンデンサの選択
本 IC が安定動作するために, ある程度の ESR が必要です。出力コンデンサにはタンタルコンデンサや高
分子キャパシタを使用してください。セラミックコンデンサのような低 ESR のものを使用するには直列に
抵抗を接続し等価的に ESR を増やすことで対応可能です。
出力コンデンサの容量値は以下の条件を目安に選定してください。
COUT
1
4 fOSC ESR
COUT
fOSC
ESR
: 出力コンデンサの容量値[F]
: スイッチング周波数[Hz]
: 出力コンデンサの直列抵抗成分[Ω]
また、許容オーバーシュート/アンダーシュート量からも出力コンデンサの容量値を算出します。下記の式
は負荷急変の遷移時間が 0s 時のワースト条件となります。遷移時間が長い場合は算出値より小さな容量の
出力コンデンサで対応可能です。
COUT
2
IOUT L
2 VOUT VOUT _ OVER
・・・オーバーシュート条件
2
C OUT
ΔI OUT L (VOUT VIN fOSC t OFF_MIN )
2 VOUT ΔV OUT_UNDER (VIN - VOUT - VIN fOSC t OFF_MIN )
COUT
ΔVOUT_OVER
ΔVOUT_UNDER
ΔIOUT
L
VIN
VOUT
fOSC
tOFF_MIN
:
:
:
:
:
:
:
:
:
・・・アンダーシュート条件
出力コンデンサの容量値[F]
出力電圧許容オーバーシュート量[V]
出力電圧許容アンダーシュート量[V]
負荷急変電流差[A]
コイルのインダクタ値[H]
電源電圧[V]
出力設定電圧[V]
スイッチング周波数[Hz]
最小オフ時間
コンデンサは周波数, 使用温度, バイアス電圧特性などを有しており、使用条件により実効容量値が極端に
小さくなることがありますのでご注意ください。
出力コンデンサの各定格は下記の式から算出します。
VCOUT VOUT
VCOUT
VOUT
IRMS
IRMS
ΔIL
: 出力コンデンサ耐圧[V]
: 出力電圧[V]
IL
2 3
: 出力コンデンサ許容リップル電流 (実効値) [A]
: コイルのリップル電流ピークピーク値[A]
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
43
v2.0
D a t a S h e e t
セラミックコンデンサ使用時に直列に抵抗を接続する場合は、抵抗の定格を以下の式から算出してください。
PESR
ESR IL
12
PESR
ESR
ΔIL
2
: 抵抗の許容損失[W]
: 抵抗値[Ω]
: コイルのリップル電流ピークピーク値[A]
ブーストコンデンサの選択
メイン側 FET のゲートを駆動するためにはブーストコンデンサに十分な電荷が蓄えられている必要があり
ます。0.1µF を標準としていますが、メイン側 FET の QG が大きい場合には調整が必要です。以下の式で算
出した容量値をブーストコンデンサの最低値とし、選定してください。
CBST 10 QG
CBST
QG
: ブーストコンデンサの容量値[F]
: メイン側 FET のゲート総電荷量[C]
ブーストコンデンサの定格は下記の式から算出します。
VCBST VB
VCBST
VB
: ブーストコンデンサ耐圧[V]
: VB 電圧[V]
VB 端子のコンデンサの選択
2.2µF を標準としていますが、使用するスイッチング FET の QG が大きい場合に調整が必要です。
スイッチング FET のゲート駆動によるリップル電圧を抑えるため、以下の式で算出した容量値を VB コン
デンサの最低値とし、選定してください。
CVB 50 (QG_Total1 QG_Total2 )
CVB
QG_Total1
QG_Total2
: VB 端子コンデンサの容量値[F]
: CH1 メイン側と同期整流側 FET のゲート総電荷量の合計値[C]
: CH2 メイン側と同期整流側 FET のゲート総電荷量の合計値[C]
VB 端子コンデンサの定格は下記の式から算出します。
VCVB VB
VCVB
VB
44
CONFIDENTIAL
: VB 端子コンデンサ耐圧[V]
: VB 電圧[V]
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
15.3 レイアウトについて
下記点に配慮しレイアウト設計を行ってください
本 IC 搭載面には極力 ground プレーンを設けてください。IC 周辺の ground プレーンには大電流のパスが
通らないよう努めてください。
スイッチング系部品の接続は極力表層で行い、スルーホールを介しての接続を極力避けてください。
スイッチング系部品の GND 端子は直近にスルーホールを設け内層の ground プレーンへ接続してください。
入力コンデンサ (CVCC), スイッチング FET, フライバックダイオード (SBD) で構成されるループには最
も気を使い電流ループが極力小さくなるよう配慮してください。
ブートストラップコンデンサ (CBOOT1, CBOOT2) は極力 IC の CBx,LXx 端子直近に配置してください。
スイッチング FET のゲートへ接続する DRVHx, DRVLx 端子のネットは瞬間的に大きな電流が流れます。
0.8mm 程度の配線幅を目安とし、極力短く配線してください。
VCC, VB, VREF に接続するバイパスコンデンサ (CVCC, CVB, CVREF) は極力端子に近づけて配置してくださ
い。またバイパスコンデンサの GND 端子は直近にスルーホールにて内層の ground プレーンへ接続してく
ださい。
出力コンデンサの ESR により発生するリップル電圧をより正確に IC にフィードバックできるよう、本 IC
の VOx 端子に接続するフィードバック線は、極力出力コンデンサ端子直近から個別で引き出してくださ
い。VOx,FBx 端子に接続する配線はノイズに敏感です。この配線はスイッチング系部品から極力遠ざける
よう配慮願います。
また、この配線に接続される出力電圧設定抵抗は極力本 IC の近くに配置し、FB 端子の配線が極力短くな
るよう努め、また搭載箇所直下の内層はリップル, スパイクノイズの少ない ground プレーンもしくは電源
のプレーンを極力設けてください。
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
45
v2.0
D a t a S h e e t
スイッチング系部品:入力コンデンサ(CVCC),スイッチング FET,フライバックダイオード(SBD),
コイル(L),出力コンデンサ(CO)
スイッチング系部品配置例
1pin
CCB1
メイン側 FET
CVCC
CVB
CVREF
表層
CCB2
ground プ
レーン
内層 ground プレーン
出力電圧設定
抵抗配置
表層
メイン側 FET
VCC
スルーホール
CVCC CVCC
同期整流側 FET
同期整流側 FET
ground
LX1 端子へ
LX2 端子へ
プレーン
SBD(option)
CO
SBD(option)
CO
L
L
VO1
VO2
出力電圧 VO1
出力電圧 VO2
フィードバック
フィードバック
内層
X:各チャネル No.
46
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
16. 参考データ
変換効率 - 負荷電流
90
80
70
60
50
VIN=24V
VOUT1=3.3V
40
30
20
10
0
90
80
70
60
50
1
2
3
4
5
VIN=24V
VOUT2=5.0V
40
30
20
10
0
0
変換効率 - 負荷電流
100
Conversion Efficiency η (%)
Conversion Efficiency η (%)
100
6
0
1
VIN=24V
0
1
2
3
4
5
6
5.10
5.08
5.06
5.04
5.02
5.00
4.98
4.96
4.94
4.92
4.90
0
Switching Frequency fosc2 (kHz)
Switching Frequency fosc1 (kHz)
300
250
100
VIN=24V
VOUT1=3.3V
0
1
2
3
4
5
Load Current IOUT1(A)
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
6
2
4
6
スイッチング周波数 - 負荷電流
550
350
150
5
Load Current IOUT2(A)
スイッチング周波数 - 負荷電流
200
4
VIN=24V
Load Current IOUT1(A)
400
3
出力電圧 - 負荷電流
出力電圧 - 負荷電流
Output Voltage VOUT2 (V)
Output Voltage VOUT1 (V)
Load Current IOUT1(A)
3.40
3.38
3.36
3.34
3.32
3.30
3.28
3.26
3.24
3.22
3.20
2
Load Current IOUT2(A)
6
500
450
400
350
VIN=24V
VOUT2=5.0V
300
250
0
1
2
3
4
5
6
Load Current IOUT2(A)
47
v2.0
D a t a S h e e t
リップル波形
4µs/div
4µs/div
VOUT2 20mV/div
VOUT1 20mV/div
VIN=24V, VOUT2=5V, IOUT2=6A
VIN=24V, VOUT1=3.3V, IOUT1=6A
負荷急変波形
20µs/div
VOUT1 50mV/div
IOUT1 2A/div
IOUT2 2A/div
3A
20µs/div
VOUT2 50mV/div
3A
0A
0A
VIN=24V, VOUT1=3.3V, IOUT1=0A↔3A(1A/µs)
VIN=24V, VOUT2=5V, IOUT2=0A↔3A(1A/µs)
出力過電流波形
400µs/div
400µs/div
VOUT1 2V/div
VOUT2 2V/div
IOUT1 10A/div
IOUT2 10A/div
LX2 50V/div
LX2 50V/div
Under voltage
Normal
protection operation
operation
Over current
protection operation
VIN=24V, VOUT1=3.3V
48
CONFIDENTIAL
Under voltage
Normal
protection operation
operation
Over current
protection operation
VIN=24V, VOUT2=5V
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
起動・停止波形
CTL1,CTL2 5V/div
VOUT2 2V/div
CTL1,CTL2 5V/div
VOUT2 2V/div
VOUT1 2V/div
VOUT1 2V/div
400µs/div
4ms/div
VIN=24V, VOUT1=3.3V, VOUT2=5V, IOUT1,2=0A
VIN=24V, VOUT1=3.3V, VOUT2=5V, IOUT1,2=0A
4ms/div
CTL1 5V/div
CTL1 5V/div
400µs/div
VOUT1 2V/div
VOUT1 2V/div
LX1 20V/div
LX1 20V/div
VIN=24V, VOUT1=3.3V, IOUT1=0A
VIN=24V, VOUT1=3.3V, IOUT1=0A
4ms/div
CTL2 5V/div
CTL2 5V/div
400µs/div
VOUT2 2V/div
VOUT2 2V/div
LX2 20V/div
LX2 20V/div
VIN=24V, VOUT2=5V, IOUT2=0A
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
VIN=24V, VOUT2=5V, IOUT2=0A
49
v2.0
D a t a S h e e t
17. 外形寸法図
プラスチック・TSSOP, 24ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
4.40 mm × 7.80 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.20 mm MAX
質量
0.10 g
(FPT-24P-M10)
プラスチック・TSSOP, 24ピン
（FPT-24P-M10）
注 1）端子幅および端子厚さはメッキ厚を含む。
注 2）端子幅はタイバ切断残りを含まず。
注 3）# 印寸法はレジン残りを含まず。
# 7.80±0.10(.307±.004)
+0.06
24
0.13 –0.03
+.002
.005 –.001
13
BTM E-MARK
# 4.40±0.10
(.173±.004)
INDEX
Details of "A" part
6.40±0.20
(.252±.008)
1
0.65(.026)
+0.07
0.22 –0.02
+.003
.008 –.001
12
1.20(.047)
(Mounting height)
MAX
"A"
0~8°
0.10(.004)
0.60±0.15
(.024±.006)
0.10±0.05
(Stand off)
(.004±.002)
0.10(.004)
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F24033S-c-1-2
50
CONFIDENTIAL
単位：mm（inches）
注意：括弧内の値は参考値です。
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0
D a t a S h e e t
18. 主な変更内容
ページ
場所
変更箇所
Revision 1.0
-
-
Initial release
Revision 2.0
9
7. 絶対最大定格
VO1,2 端子を追加
10
8. 推奨動作条件
VO1,2 端子を追加
11
9. 電気的特性
最小オン時間および最小オフ時間の最大規格値を追記
14～17
10. 標準特性
標準特性の項目を追加
22
11. 機能説明
Figure 11-4 を修正
23
11. 機能説明
Figure 11-5 を修正
24
11. 機能説明
ブースト回路部 (CB1, 2) の項目を追加
12. 入出力端子等価回路図
入出力端子等価回路図の項目を追加
13. 応用回路例
応用回路例の項目を追加
30, 31
14. 部品表
部品表の項目を追加
37～44
15. アプリケーションノート
部品の選定の項目を追加
27, 28
29
August 31, 2015, S6AP111A28_DS405-00025-2v0-J
CONFIDENTIAL
51
v2.0
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用途の限定はあ
りません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求され、仮に当該安全性が
確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設における
核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにおける運行制御, 生命維持のための医療機器, 兵器シ
ステムにおけるミサイル発射制御等をいう) 、ならびに(2) 極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等を
いう) に使用されるよう設計・製造されたものではありません。上記の製品の使用法によって惹起されたいかなる請求また
は損害についても、Cypress は、お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイス
はある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさ
せないよう、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計をお願
いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基づき規制されてい
る製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要となります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Cypress が開発中の Cypress 製品に関する情報が記
載されている場合があります。Cypress は、それらの製品に対し、予告なしに仕様を変更したり、開発を中止したりする権
利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供されるものであり、その正確性, 完全性,
実施可能性および特定の目的に対する適合性やその市場性および他者の権利を侵害しない事を保証するものでなく、また、
明示, 黙示または法定されているあらゆる保証をするものでもありません。Cypress は、このドキュメントに含まれる情報を
使用することにより発生したいかなる損害に対しても責任を一切負いません。
Copyright © 2012-2015 Cypress Semiconductor Corp. All rights reserved.
商標：Cypress, Cypress ロゴ, Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™, ORNAND™, Easy
DesignSim™, Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Cypress Semiconductor Corp.の商標です。第三
者の社名・製品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
52
CONFIDENTIAL
S6AP111A28_DS405-00025-2v0-J, August 31, 2015
v2.0