DS706-00012-3v0-J

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
MB9A310A シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF311LA/MA/NA, MB9AF312LA/MA/NA,
MB9AF314LA/MA/NA, MB9AF315MA/NA, MB9AF316MA/NA
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9A310A-DS706-00012
CONFIDENTIAL
Revision 3.0
Issue Date December 16, 2014
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際に
はあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更または
中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定が
完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要となる
生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは修正版
において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ
ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら
れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの
です。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様の
訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
MB9A310A-DS706-00012-3v0-J, December 16, 2014
CONFIDENTIAL
MB9A310A シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF311LA/MA/NA, MB9AF312LA/MA/NA,
MB9AF314LA/MA/NA, MB9AF315MA/NA, MB9AF316MA/NA
Data Sheet (Full Production)
 概要
MB9A310A シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積
32 ビットマイクロコントローラです。
MB9A310A シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび
SRAM のオンチップメモリとともに、周辺機能として、モータ制御用タイマ, A/D コンバータ, 各
種通信インタフェース(USB, UART, CSIO, I2C, LIN)により構成されます。
『FM3 ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品
は、TYPE1 製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9A310A-DS706-00012
Revision 3.0
Issue Date December 16, 2014
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
 特長
 32 ビット ARM Cortex-M3 コア
 プロセッサ版数 : r2p1
 最大動作周波数 : 40MHz
 ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI(ノンマスカブル割込み)と
48 チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。
 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
 オンチップメモリ
[フラッシュメモリ]
 最大 512 K バイト
 リードサイクル : 0 ウエイトサイクル
 コード保護用セキュリティ機能
[SRAM]
本シリーズは、合計最大 32K バイトのオンチップ SRAM を搭載します。
オンチップ SRAM は、2 つの独立した SRAM(SRAM0, SRAM1)により構成されます。
SRAM0 は、Cortex-M3 コアの I-Code バス、D-Code バスに接続します。
SRAM1 は、System バスに接続します。
 SRAM0:最大 16K バイト
 SRAM1:最大 16K バイト
 USB インタフェース
USB インタフェースはファンクションとホストで構成されます。
USB 用 PLL を搭載し、メインクロックを逓倍し USB クロックを生成できます。
[USB ファンクション]
 USB2.0 Full-Speed 対応
 最大 6 本のエンドポイントをサポートします。
 エンドポイント 0 はコントロール転送
 エンドポイント 1,2 はバルク転送, インタラプト転送, アイソクロナス転送を選択可能
 エンドポイント 3,4,5 はバルク転送, インタラプト転送を選択可能
 エンドポイント 1~5 はダブルバッファ構成
・各エンドポイントのサイズは下記のとおり
・エンドポイント 0, 2~5:64 バイト
・エンドポイント 1:256 バイト
[USB ホスト]
 USB2.0 Full-Speed / Low-Speed 対応
 バルク転送, インタラプト転送, アイソクロナス転送をサポート
 USB デバイスの接続/切断の自動検出
 IN/OUT トークン時のハンドシェークパケットの自動処理
 最大パケット長 256 バイトをサポート
 ウェイクアップ機能をサポート
2
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 マルチファンクションシリアルインタフェース(最大 8 チャネル)
 16 段 × 9 ビット FIFO あり 4 チャネル(ch.4~ch.7), FIFO なし 4 チャネル(ch.0~ch.3)
 チャネルごとに動作モードを次の中から選択できます。
 UART
 CSIO
 LIN
 I 2C
[UART]
 全二重ダブルバッファ
 パリティあり/なし選択可能
 専用ボーレートジェネレータ内蔵
 外部クロックをシリアルクロックとして使用可能
 ハードウェアフロー・コントロール : CTS/RTS による送受信自動制御(ch.4 のみ)*
 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
* : MB9AF311LA, F312LA, F314LA はハードウェアフロー・コントロール非対応
[CSIO]
 全二重ダブルバッファ
 専用ボーレートジェネレータ内蔵
 オーバランエラー検出機能
[LIN]
 LIN プロトコル Rev.2.1 対応
 全二重ダブルバッファ
 マスタ/スレーブモード対応
 LIN break field 生成(13~16 ビット長に変更可能)
 LIN break デリミタ生成(1~4 ビット長に変更可能)
 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
2
[I C]
 Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
 外部バスインタフェース*
 SRAM, NOR フラッシュデバイスに対応
 最大 8 チップセレクト
 8/16 ビットデータ幅
 最大 25 ビットのアドレスビット
 最大アクセスサイズ:256M バイト
 アドレス/データマルチプレクスをサポート
 外部 RDY 機能をサポート
* : MB9AF311LA, F312LA, F314LA は外部バスインタフェース非対応
 DMA コントローラ(8 チャネル)
DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。







8 つの独自に構成かつ動作可能なチャネル
ソフトウェア要求または内蔵周辺機能要求による転送開始可能
転送アドレス空間:32 ビット(4G バイト)
転送モード : ブロック転送/ バースト転送/ デマンド転送
転送データタイプ : バイト/ ハーフワード/ ワード
転送ブロック数 : 1 ~ 16
転送回数 : 1 ~ 65536
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
3
D a t a S h e e t
 A/D コンバータ(最大 16 チャネル)
[12 ビット A/D コンバータ]
 逐次比較型
 3 ユニット搭載*
 変換時間 : 1.0μs @ 5V
 優先変換可能(2 レベルの優先度)
 スキャン変換モード
 変換データ格納用 FIFO 搭載(スキャン変換用:16 段, 優先変換用:4 段)
* : MB9AF311LA, F312LA, F314LA は 2 ユニット搭載
 ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。




16 ビット PWM タイマ
16 ビット PPG タイマ
16/32 ビットリロードタイマ
16/32 ビット PWC タイマ
 多機能タイマ(最大 2 ユニット)
多機能タイマは、次のブロックで構成されます。






16 ビットフリーランタイマ×3 チャネル / ユニット
インプットキャプチャ×4 チャネル / ユニット
アウトプットコンペア×6 チャネル / ユニット
A/D 起動コンペア×3 チャネル / ユニット
波形ジェネレータ×3 チャネル / ユニット
16 ビット PPG タイマ×3 チャネル / ユニット
モータ制御を実現するために次の機能を用意しています。






PWM 信号出力機能
DC チョッパ波形出力機能
デッドタイマ機能
インプットキャプチャ機能
A/D コンバータ起動機能
DTIF(モータ緊急停止)割込み機能
 クアッドカウンタ(QPRC : Quadrature Position/Revolution Counter)
(最大 2 チャネル)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設
定によりアップダウンカウンタとしても使用できます。




3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
16 ビット位置カウンタ
16 ビット回転カウンタ
2 つの 16 ビットコンペアレジスタ
4
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
 フリーランモード
 周期モード(=リロードモード)
 ワンショットモード
 時計カウンタ
時計カウンタは低消費電力モードからのウェイクアップに使用します。
インターバルタイマ : 最大 [email protected](32.768kHz)
 ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なる
ウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、ストップモード以外の
すべての低消費電力モードで動作します。
 外部割込み制御ユニット
 外部割込み入力端子 : 最大 16 本
 ノンマスカブル割込み(NMI)入力端子 : 1 本
 汎用 I/O ポート
本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして
使用できます。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート
機能を搭載しています。





端子ごとにプルアップ制御可能
端子レベルを直接読出し可能
ポートリロケート機能
最大 83 本の高速汎用 I/O [email protected] Package
一部のポートは 5V トレラント対応(MB9AF315MA/NA, MB9AF316MA/NA のみ)
該当する端子については「■端子機能説明」を参照してください。
 CRC(Cyclic Redundancy Check)アクセラレータ
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの
整合性確認処理負荷の軽減を実現します。
CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。
 CCITT CRC16 Generator Polynomial: 0x1021
 IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
5
D a t a S h e e t
 クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。





メインクロック
サブクロック
内蔵高速 CR クロック
内蔵低速 CR クロック
メイン PLL クロック
: 4MHz~48MHz
: 32.768kHz
: 4MHz
: 100kHz
[リセット]
・INITX 端子からのリセット要求
・電源投入リセット
・ソフトウェアリセット
・ウォッチドッグタイマリセット
・低電圧検出リセット
・クロックスーパバイザリセット
 クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
 低電圧検出機能(LVD : Low Voltage Detect)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より VCC 端子の電圧が下
がった場合、低電圧検出機能により割込みまたはリセットが発生します。
 LVD1 : 割込みによりエラーを報告
 LVD2 : オートリセット動作
 低消費電力モード
3 種類の低消費電力モードに対応しています。
 スリープ
 タイマ
 ストップ
 デバッグ
 シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
 エンベデッド・トレース・マクロセル(ETM)*
* : MB9AF311LA/MA, F312LA/MA, F314LA/MA, F315MA, F316MA は SWJ-DP のみ対応
 電源
2 種類の電源
 ワイドレンジ電圧対応
 USB I/O 用電源
6
CONFIDENTIAL
: VCC
= 2.7V~5.5V
: USBVCC = 3.0V~3.6V(USB 使用時)
= 2.7V~5.5V(GPIO 使用時)
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 品種構成
 メモリサイズ
品種名
MB9AF311LA/MA/NA MB9AF312LA/MA/NA MB9AF314LA/MA/NA
オンチップ
フラッシュメモリ
64Kbyte
128Kbyte
256Kbyte
オンチップ SRAM
16Kbyte
16Kbyte
32Kbyte
MB9AF315MA/NA
MB9AF316MA/NA
オンチップ
フラッシュメモリ
384Kbyte
512Kbyte
オンチップ SRAM
32Kbyte
32Kbyte
品種名
 ファンクション
品種名
MB9AF311LA
MB9AF312LA
MB9AF314LA
MB9AF311MA
MB9AF312MA
MB9AF314MA
MB9AF315MA
MB9AF316MA
MB9AF311NA
MB9AF312NA
MB9AF314NA
MB9AF315NA
MB9AF316NA
64
80
100
端子数
Cortex-M3
CPU
周波数
40MHz
電源電圧範囲
2.7V ~ 5.5V
USB2.0 (Function/Host)
DMAC
1ch.
8ch.
外部バスインタフェース
-
マルチファンクション
シリアルインタフェース
(UART/CSIO/LIN/I2C)
A/D 起動
コンペア
3ch.
インプット
キャプチャ
4ch.
フリーランタイマ
3ch.
アウトプット
コンペア
6ch.
波形
ジェネレータ
3ch.
PPG
3ch.
クアッドカウンタ
デュアルタイマ
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
Addr:25-bit (最大)
Data:8/16-bit
CS:8(最大)
Support:SRAM, NOR フ
ラッシュメモリ
8ch. (最大)
FIFO (16 段 × 9 ビット)あり:ch.4 ~ ch.7
FIFO なし: ch.0 ~ ch.3
ベースタイマ
(PWC/リロードタイマ/PWM/
PPG)
多
機
能
タ
イ
マ
Addr:21-bit (最大)
Data:8-bit
CS:4(最大)
Support:SRAM, NOR フ
ラッシュメモリ
8ch. (最大)
1 unit
2 units (最大)
2ch. (Max)
1 unit
7
D a t a S h e e t
品種名
MB9AF311LA
MB9AF312LA
MB9AF314LA
MB9AF311MA
MB9AF312MA
MB9AF314MA
MB9AF315MA
MB9AF316MA
時計カウンタ
MB9AF311NA
MB9AF312NA
MB9AF314NA
MB9AF315NA
MB9AF316NA
1 unit
CRC アクセラレータ
Yes
ウォッチドッグタイマ
外部割込み
1ch. (SW) + 1ch. (HW)
8pins (最大)+ NMI × 1 11pins(最大)+NMI × 1
16pins(最大)+NMI × 1
汎用 I/O ポート
51pins (最大)
66pins (最大)
83pins (最大)
12 ビット A/D コンバータ
9ch. (2 units)
12ch. (3 units)
16ch. (3 units)
クロック異常検出機能(CSV)
Yes
低電圧検出機能(LVD)
2ch.
内蔵 CR
デバッグ機能
高速
4MHz
低速
100kHz
SWJ-DP
SWJ-DP/ETM
(注意事項)各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当
てることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を用いて、
端子を割り当ててください。
内蔵 CR のクロック周波数精度については、
『■電気的特性 4.交流規格 (3)内蔵 CR 発振規格』を
参照してください。
8
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 パッケージと品種対応
パッケージ
MB9AF311LA
品種名
MB9AF312LA
MB9AF314LA
MB9AF311MA
MB9AF312MA
MB9AF314MA
MB9AF315MA
MB9AF316MA
MB9AF311NA
MB9AF312NA
MB9AF314NA
MB9AF315NA
MB9AF316NA
-
-
LQFP:FPT-64P-M38 (0.5mm pitch)
LQFP:FPT-64P-M39 (0.65mm pitch)
QFN:LCC-64P-M24 (0.5mm pitch)
LQFP:FPT-80P-M37 (0.5mm pitch)
LQFP:FPT-100P-M23 (0.5mm pitch)
QFP:FPT -100P-M06 (0.65mm pitch)
-
-
BGA:BGA-112P-M04 (0.8mm pitch)
-
-
*
○:
対応
*: MB9AF315NA, MB9AF316NA は計画中
(注意事項) 各パッケージの詳細は「■パッケージ・外形寸法図」を参照してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
9
D a t a S h e e t
 端子配列図
 FPT-100P-M23
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1/MRDY_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3/MOEX_1
P63/INT03_0/MWEX_1
P0F/NMIX/CROUT_1
P0E/CTS4_0/TIOB3_2/IC13_0/MDQM1_1
P0D/RTS4_0/TIOA3_2/IC12_0/MDQM0_1
P0C/SCK4_0/TIOA6_1/IC11_0/MALE_1
P0B/SOT4_0/TIOB6_1/IC10_0/MCSX0_1
P0A/SIN4_0/INT00_2/FRCK1_0/MCSX1_1
P09/TRACECLK/TIOB0_2/RTS4_2/MCSX2_1
P08/TRACED3/TIOA0_2/CTS4_2/MCSX3_1
P07/TRACED2/ADTG_0/SCK4_2/MCLKOUT_1
P06/TRACED1/TIOB5_2/SOT4_2/INT01_1/MCSX4_1
P05/TRACED0/TIOA5_2/SIN4_2/INT00_1/MCSX5_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI/MCSX6_1
P01/TCK/SWCLK
P00/TRSTX/MCSX7_1
VCC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
(TOP VIEW)
VCC
1
75
VSS
P50/INT00_0/AIN0_2/SIN3_1/RTO10_0/MADATA00_1
2
74
P20/INT05_0/CROUT_0/AIN1_1/MAD24_1
P51/INT01_0/BIN0_2/SOT3_1/RTO11_0/MADATA01_1
3
73
P21/SIN0_0/INT06_1/BIN1_1
P52/INT02_0/ZIN0_2/SCK3_1/RTO12_0/MADATA02_1
4
72
P22/SOT0_0/TIOB7_1/ZIN1_1
P53/SIN6_0/TIOA1_2/INT07_2/RTO13_0/MADATA03_1
5
71
P23/SCK0_0/TIOA7_1/RTO00_1
P54/SOT6_0/TIOB1_2/RTO14_0/MADATA04_1
6
70
P1F/AN15/ADTG_5/FRCK0_1/MAD23_1
P55/SCK6_0/ADTG_1/RTO15_0/MADATA05_1
7
69
P1E/AN14/RTS4_1/DTTI0X_1/MAD22_1
P56/INT08_2/DTTI1X_0/MADATA06_1
8
68
P1D/AN13/CTS4_1/IC03_1/MAD21_1
P30/AIN0_0/TIOB0_1/INT03_2/MADATA07_1
9
67
P1C/AN12/SCK4_1/IC02_1/MAD20_1
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2/MADATA08_1
10
66
P1B/AN11/SOT4_1/IC01_1/MAD19_1
65
P1A/AN10/SIN4_1/INT05_1/IC00_1/MAD18_1
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2/MADATA09_1
11
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/MADATA10_1
12
P34/FRCK0_0/TIOB4_1/MADATA11_1
LQFP - 100
45
46
47
48
49
50
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2/MAD08_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
44
51
P4D/TIOB4_0/FRCK1_1/SOT7_1/BIN1_2/MAD07_1
25
43
P10/AN00
VSS
P4C/TIOB3_0/IC13_1/SCK7_1/AIN1_2/MAD06_1
52
42
24
P4B/TIOB2_0/IC12_1/ZIN0_1/MAD05_1
P11/AN01/SIN1_1/INT02_1/FRCK0_2/MAD09_1
P3F/RTO05_0/TIOA5_1
41
53
P4A/TIOB1_0/IC11_1/BIN0_1/SCK3_2/MAD04_1
23
40
P12/AN02/SOT1_1/IC00_2/MAD10_1
P3E/RTO04_0/TIOA4_1
P49/TIOB0_0/IC10_1/AIN0_1/SOT3_2/MAD03_1
54
39
22
P48/DTTI1X_1/INT14_1/SIN3_2/MAD02_1
P13/AN03/SCK1_1/IC01_2/MAD11_1
P3D/RTO03_0/TIOA3_1
38
55
INITX
21
37
P14/AN04/SIN0_1/INT03_1/IC02_2/MAD12_1
P3C/RTO02_0/TIOA2_1
P47/X1A
56
36
20
P46/X0A
P15/AN05/SOT0_1/IC03_2/MAD13_1
P3B/RTO01_0/TIOA1_1
35
57
VCC
19
34
P16/AN06/SCK0_1/MAD14_1
P3A/RTO00_0/TIOA0_1
VSS
58
33
18
C
P17/AN07/SIN2_2/INT04_1/MAD15_1
P39/DTTI0X_0/ADTG_2
32
59
P45/TIOA5_0/RTO15_1/MAD01_1
17
31
AVCC
P38/IC00_0/SCK5_2/INT11_1/MADATA15_1
P44/TIOA4_0/RTO14_1/MAD00_1
60
30
16
P43/TIOA3_0/RTO13_1/ADTG_7
AVRH
P37/IC01_0/SOT5_2/INT10_1/MADATA14_1
29
AVSS
61
P42/TIOA2_0/RTO12_1
62
15
28
14
P36/IC02_0/SIN5_2/INT09_1/MADATA13_1
P41/TIOA1_0/RTO11_1/INT13_1
P35/IC03_0/TIOB5_1/INT08_1/MADATA12_1
27
P18/AN08/SOT2_2/MAD16_1
26
63
VCC
P19/AN09/SCK2_2/MAD17_1
13
P40/TIOA0_0/RTO10_1/INT12_1
64
(注意事項) XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロ
ケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張
ポート機能レジスタ(EPFR)で使用する端子を選択してください。
10
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 FPT-100P-M06
P50/INT00_0/AIN0_2/SIN3_1/RTO10_0/MADATA00_1
VCC
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1/MRDY_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3/MOEX_1
P63/INT03_0/MWEX_1
P0F/NMIX/CROUT_1
P0E/CTS4_0/TIOB3_2/IC13_0/MDQM1_1
P0D/RTS4_0/TIOA3_2/IC12_0/MDQM0_1
P0C/SCK4_0/TIOA6_1/IC11_0/MALE_1
P0B/SOT4_0/TIOB6_1/IC10_0/MCSX0_1
P0A/SIN4_0/INT00_2/FRCK1_0/MCSX1_1
P09/TRACECLK/TIOB0_2/RTS4_2/MCSX2_1
P08/TRACED3/TIOA0_2/CTS4_2/MCSX3_1
P07/TRACED2/ADTG_0/SCK4_2/MCLKOUT_1
P06/TRACED1/TIOB5_2/SOT4_2/INT01_1/MCSX4_1
P05/TRACED0/TIOA5_2/SIN4_2/INT00_1/MCSX5_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI/MCSX6_1
P01/TCK/SWCLK
P00/TRSTX/MCSX7_1
VCC
VSS
P20/INT05_0/CROUT_0/AIN1_1/MAD24_1
P21/SIN0_0/INT06_1/BIN1_1
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
(TOP VIEW)
P51/INT01_0/BIN0_2/SOT3_1/RTO11_0/MADATA01_1
81
P52/INT02_0/ZIN0_2/SCK3_1/RTO12_0/MADATA02_1
82
49
P23/SCK0_0/TIOA7_1/RTO00_1
P53/SIN6_0/TIOA1_2/INT07_2/RTO13_0/MADATA03_1
83
48
50
P1F/AN15/ADTG_5/FRCK0_1/MAD23_1
P54/SOT6_0/TIOB1_2/RTO14_0/MADATA04_1
84
47
P1E/AN14/RTS4_1/DTTI0X_1/MAD22_1
P55/SCK6_0/ADTG_1/RTO15_0/MADATA05_1
85
46
P1D/AN13/CTS4_1/IC03_1/MAD21_1
P56/INT08_2/DTTI1X_0/MADATA06_1
86
45
P1C/AN12/SCK4_1/IC02_1/MAD20_1
P30/AIN0_0/TIOB0_1/INT03_2/MADATA07_1
87
44
P1B/AN11/SOT4_1/IC01_1/MAD19_1
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2/MADATA08_1
88
43
P1A/AN10/SIN4_1/INT05_1/IC00_1/MAD18_1
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2/MADATA09_1
89
42
P19/AN09/SCK2_2/MAD17_1
QFP - 100
P22/SOT0_0/TIOB7_1/ZIN1_1
17
18
19
20
21
22
23
24
25
26
27
28
29
30
P48/DTTI1X_1/INT14_1/SIN3_2/MAD02_1
P4A/TIOB1_0/IC11_1/BIN0_1/SCK3_2/MAD04_1
P4B/TIOB2_0/IC12_1/ZIN0_1/MAD05_1
P4C/TIOB3_0/IC13_1/SCK7_1/AIN1_2/MAD06_1
P4D/TIOB4_0/FRCK1_1/SOT7_1/BIN1_2/MAD07_1
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2/MAD08_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
P10/AN00
16
INITX
P49/TIOB0_0/IC10_1/AIN0_1/SOT3_2/MAD03_1
15
P11/AN01/SIN1_1/INT02_1/FRCK0_2/MAD09_1
P47/X1A
31
14
100
13
P12/AN02/SOT1_1/IC00_2/MAD10_1
P3D/RTO03_0/TIOA3_1
P46/X0A
32
12
99
VSS
P13/AN03/SCK1_1/IC01_2/MAD11_1
P3C/RTO02_0/TIOA2_1
VCC
33
11
98
C
P14/AN04/SIN0_1/INT03_1/IC02_2/MAD12_1
P3B/RTO01_0/TIOA1_1
10
34
P45/TIOA5_0/RTO15_1/MAD01_1
97
9
P15/AN05/SOT0_1/IC03_2/MAD13_1
P3A/RTO00_0/TIOA0_1
8
P16/AN06/SCK0_1/MAD14_1
35
P43/TIOA3_0/RTO13_1/ADTG_7
36
96
P44/TIOA4_0/RTO14_1/MAD00_1
95
P39/DTTI0X_0/ADTG_2
7
P17/AN07/SIN2_2/INT04_1/MAD15_1
P38/IC00_0/SCK5_2/INT11_1/MADATA15_1
P42/TIOA2_0/RTO12_1
37
6
94
P41/TIOA1_0/RTO11_1/INT13_1
AVCC
P37/IC01_0/SOT5_2/INT10_1/MADATA14_1
5
38
P40/TIOA0_0/RTO10_1/INT12_1
93
4
AVRH
P36/IC02_0/SIN5_2/INT09_1/MADATA13_1
3
39
VSS
92
VCC
AVSS
P35/IC03_0/TIOB5_1/INT08_1/MADATA12_1
2
P18/AN08/SOT2_2/MAD16_1
40
1
41
91
P3F/RTO05_0/TIOA5_1
90
P34/FRCK0_0/TIOB4_1/MADATA11_1
P3E/RTO04_0/TIOA4_1
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/MADATA10_1
(注意事項) XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロ
ケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張
ポート機能レジスタ(EPFR)で使用する端子を選択してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
11
D a t a S h e e t
 FPT-80P-M37
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1/MRDY_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3/MOEX_1
P63/INT03_0/MWEX_1
P0F/NMIX/CROUT_1
P0E/CTS4_0/TIOB3_2/IC13_0/MDQM1_1
P0D/RTS4_0/TIOA3_2/IC12_0/MDQM0_1
P0C/SCK4_0/TIOA6_1/IC11_0/MALE_1
P0B/SOT4_0/TIOB6_1/IC10_0/MCSX0_1
P0A/SIN4_0/INT00_2/FRCK1_0/MCSX1_1
P07/ADTG_0/MCLKOUT_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI/MCSX6_1
P01/TCK/SWCLK
P00/TRSTX/MCSX7_1
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
(TOP VIEW)
VCC
1
60
P20/INT05_0/CROUT_0/AIN1_1/MAD24_1
P50/INT00_0/AIN0_2/SIN3_1/RTO10_0/MADATA00_1
2
59
P21/SIN0_0/INT06_1/BIN1_1
P51/INT01_0/BIN0_2/SOT3_1/RTO11_0/MADATA01_1
3
58
P22/SOT0_0/TIOB7_1/ZIN1_1
P52/INT02_0/ZIN0_2/SCK3_1/RTO12_0/MADATA02_1
4
57
P23/SCK0_0/TIOA7_1
P53/SIN6_0/TIOA1_2/INT07_2/RTO13_0/MADATA03_1
5
56
P1B/AN11/SOT4_1/IC01_1/MAD19_1
P54/SOT6_0/TIOB1_2/RTO14_0/MADATA04_1
6
55
P1A/AN10/SIN4_1/INT05_1/IC00_1/MAD18_1
P55/SCK6_0/ADTG_1/RTO15_0/MADATA05_1
7
54
P19/AN09/SCK2_2/MAD17_1
P56/INT08_2/DTTI1X_0/MADATA06_1
8
53
P18/AN08/SOT2_2/MAD16_1
P30/AIN0_0/TIOB0_1/INT03_2/MADATA07_1
9
52
AVSS
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2/MADATA08_1
10
51
AVRH
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2/MADATA09_1
11
50
AVCC
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/MADATA10_1
12
49
P17/AN07/SIN2_2/INT04_1/MAD15_1
P39/DTTI0X_0/ADTG_2
13
48
P16/AN06/SCK0_1/MAD14_1
P3A/RTO00_0/TIOA0_1
14
47
P15/AN05/SOT0_1/IC03_2/MAD13_1
P3B/RTO01_0/TIOA1_1
15
46
P14/AN04/SIN0_1/INT03_1/IC02_2/MAD12_1
P3C/RTO02_0/TIOA2_1
16
45
P13/AN03/SCK1_1/IC01_2/MAD11_1
P3D/RTO03_0/TIOA3_1
17
44
P12/AN02/SOT1_1/IC00_2/MAD10_1
P3E/RTO04_0/TIOA4_1
18
43
P11/AN01/SIN1_1/INT02_1/FRCK0_2/MAD09_1
P3F/RTO05_0/TIOA5_1
19
42
P10/AN00
VSS
20
41
VCC
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
P44/TIOA4_0/MAD00_1
P45/TIOA5_0/MAD01_1
C
VSS
VCC
P46/X0A
P47/X1A
INITX
P48/DTTI1X_1/INT14_1/SIN3_2/MAD02_1
P49/TIOB0_0/IC10_1/AIN0_1/SOT3_2/MAD03_1
P4A/TIOB1_0/IC11_1/BIN0_1/SCK3_2/MAD04_1
P4B/TIOB2_0/IC12_1/ZIN0_1/MAD05_1
P4C/TIOB3_0/IC13_1/SCK7_1/AIN1_2/MAD06_1
P4D/TIOB4_0/FRCK1_1/SOT7_1/BIN1_2/MAD07_1
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2/MAD08_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 80
(注意事項) XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロ
ケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張
ポート機能レジスタ(EPFR)で使用する端子を選択してください。
12
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 FPT-64P-M38/M39
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3
P0F/NMIX/CROUT_1
P0C/SCK4_0/TIOA6_1
P0B/SOT4_0/TIOB6_1
P0A/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/SIN0_0/INT06_1
P50/INT00_0/AIN0_2/SIN3_1
2
47
P22/SOT0_0/TIOB7_1
P51/INT01_0/BIN0_2/SOT3_1
3
46
P23/SCK0_0/TIOA7_1
P52/INT02_0/ZIN0_2/SCK3_1
4
45
P19/AN09/SCK2_2
P30/AIN0_0/TIOB0_1/INT03_2
5
44
P18/AN08/SOT2_2
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2
6
43
AVSS
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
8
P39/DTTI0X_0/ADTG_2
LQFP - 64
41
AVCC
9
40
P17/AN07/SIN2_2/INT04_1
26
27
28
29
30
31
32
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
P4D/TIOB4_0/SOT7_1/BIN1_2
33
25
16
P4C/TIOB3_0/SCK7_1/AIN1_2
P10/AN00
VSS
24
34
P4B/TIOB2_0/ZIN0_1
15
23
P11/AN01/SIN1_1/INT02_1/FRCK0_2
P3F/RTO05_0/TIOA5_1
P4A/TIOB1_0/BIN0_1
35
22
14
P49/TIOB0_0/AIN0_1
P12/AN02/SOT1_1/IC00_2
P3E/RTO04_0/TIOA4_1
21
36
INITX
13
20
P13/AN03/SCK1_1/IC01_2
P3D/RTO03_0/TIOA3_1
P47/X1A
37
19
12
P46/X0A
P14/AN04/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1
18
P15/AN05/IC03_2
38
17
39
11
C
10
VCC
P3A/RTO00_0/TIOA0_1
P3B/RTO01_0/TIOA1_1
(注意事項) XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロ
ケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張
ポート機能レジスタ(EPFR)で使用する端子を選択してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
13
D a t a S h e e t
 BGA-112P-M04
1
2
3
4
5
6
7
8
9
10
11
A
VSS
UDP0
UDM0
USBVCC
P0E
P0B
P07
TMS/
SWDIO
TRSTX
VCC
VSS
B
VCC
VSS
P52
P61
P0F
P0C
P08
TDO/
SWO
TCK/
SWCLK
VSS
TDI
C
P50
P51
VSS
P60
P62
P0D
P09
P05
VSS
P20
P21
D
P53
P54
P55
VSS
P56
P63
P0A
VSS
P06
P23
AN15
E
P30
P31
P32
P33
Index
P22
AN14
AN12
AN11
F
P34
P35
P36
P39
AN13
AN10
AN09
AVRH
G
P37
P38
P3A
P3D
AN08
AN07
AN06
AVSS
H
P3B
P3C
P3E
VSS
P44
P4C
AN05
VSS
AN04
AN03
AVCC
J
VCC
P3F
VSS
P40
P43
P49
P4D
AN02
VSS
AN01
AN00
K
VCC
VSS
X1A
INITX
P42
P48
P4B
P4E
MD1
VSS
VCC
L
VSS
C
X0A
VSS
P41
P45
P4A
MD0
X0
X1
VSS
PFBGA - 112
(注意事項) XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロ
ケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張
ポート機能レジスタ(EPFR)で使用する端子を選択してください。
14
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 LCC-64P-M24
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3
P0F/NMIX/CROUT_1
P0C/SCK4_0/TIOA6_1
P0B/SOT4_0/TIOB6_1
P0A/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/SIN0_0/INT06_1
P50/INT00_0/AIN0_2/SIN3_1
2
47
P22/SOT0_0/TIOB7_1
P51/INT01_0/BIN0_2/SOT3_1
3
46
P23/SCK0_0/TIOA7_1
P52/INT02_0/ZIN0_2/SCK3_1
4
45
P19/AN09/SCK2_2
P30/AIN0_0/TIOB0_1/INT03_2
5
44
P18/AN08/SOT2_2
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2
6
43
AVSS
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
8
41
AVCC
P39/DTTI0X_0/ADTG_2
9
40
P17/AN07/SIN2_2/INT04_1
P3A/RTO00_0/TIOA0_1
10
39
P15/AN05/IC03_2
P3B/RTO01_0/TIOA1_1
11
38
P14/AN04/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1
12
37
P13/AN03/SCK1_1/IC01_2
P3D/RTO03_0/TIOA3_1
13
36
P12/AN02/SOT1_1/IC00_2
P3E/RTO04_0/TIOA4_1
14
35
P11/AN01/SIN1_1/INT02_1/FRCK0_2
P3F/RTO05_0/TIOA5_1
15
34
P10/AN00
VSS
16
33
VCC
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/AIN0_1
P4A/TIOB1_0/BIN0_1
P4B/TIOB2_0/ZIN0_1
P4C/TIOB3_0/SCK7_1/AIN1_2
P4D/TIOB4_0/SOT7_1/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
QFN - 64
(注意事項) XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロ
ケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張
ポート機能レジスタ(EPFR)で使用する端子を選択してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
15
D a t a S h e e t
 端子機能一覧
 端子番号別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
1
79
B1
1
1
2
2
80
C1
2
-
3
3
81
C2
3
-
4
4
82
B3
4
-
5
16
CONFIDENTIAL
83
D1
5
-
端子名
VCC
P50
INT00_0
AIN0_2
SIN3_1
RTO10_0
(PPG10_0)
MADATA00_1
P51
INT01_0
BIN0_2
SOT3_1
(SDA3_1)
RTO11_0
(PPG10_0)
MADATA01_1
P52
INT02_0
ZIN0_2
SCK3_1
(SCL3_1)
RTO12_0
(PPG12_0)
MADATA02_1
P53
SIN6_0
TIOA1_2
INT07_2
RTO13_0
(PPG12_0)
MADATA03_1
入出力 端子状態
回路形式
形式
-
E
H
E
H
E
H
E
H
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
6
84
D2
6
-
7
85
D3
7
-
8
86
D5
8
-
9
87
E1
9
5
-
10
88
E2
10
6
-
11
89
E3
11
7
-
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子名
P54
SOT6_0
(SDA6_0)
TIOB1_2
RTO14_0
(PPG14_0)
MADATA04_1
P55
SCK6_0
(SCL6_0)
ADTG_1
RTO15_0
(PPG14_0)
MADATA05_1
P56
INT08_2
DTTI1X_0
MADATA06_1
P30
AIN0_0
TIOB0_1
INT03_2
MADATA07_1
P31
BIN0_0
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
MADATA08_1
P32
ZIN0_0
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
MADATA09_1
入出力 端子状態
回路形式
形式
E
I
E
I
E
H
E
H
E
H
E
H
17
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
12
90
E4
12
8
-
13
91
F1
-
-
14
92
F2
-
-
15
93
F3
-
-
16
94
G1
-
-
17
95
G2
-
-
18
96
F4
13
9
19
97
G3
14
10
18
CONFIDENTIAL
端子名
P33
INT04_0
TIOB3_1
SIN6_1
ADTG_6
MADATA10_1
P34
FRCK0_0
TIOB4_1
MADATA11_1
P35
IC03_0
TIOB5_1
INT08_1
MADATA12_1
P36
IC02_0
SIN5_2
INT09_1
MADATA13_1
P37
IC01_0
SOT5_2
(SDA5_2)
INT10_1
MADATA14_1
P38
IC00_0
SCK5_2
(SCL5_2)
INT11_1
MADATA15_1
P39
DTTI0X_0
ADTG_2
P3A
RTO00_0
(PPG00_0)
TIOA0_1
入出力 端子状態
回路形式
形式
E
H
E
I
E
H
E
H
E
H
E
H
E
I
G
I
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
20
98
H1
15
11
21
99
H2
16
12
22
100
G4
17
13
B2
-
-
-
23
1
H3
18
14
24
2
J2
19
15
25
26
3
4
L1
J1
20
-
16
-
27
5
J4
-
-
28
6
L5
-
-
29
7
K5
-
-
30
8
J5
-
-
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子名
P3B
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
P3D
RTO03_0
(PPG02_0)
TIOA3_1
VSS
P3E
RTO04_0
(PPG04_0)
TIOA4_1
P3F
RTO05_0
(PPG04_0)
TIOA5_1
VSS
VCC
P40
TIOA0_0
RTO10_1
(PPG10_1)
INT12_1
P41
TIOA1_0
RTO11_1
(PPG10_1)
INT13_1
P42
TIOA2_0
RTO12_1
(PPG12_1)
P43
TIOA3_0
RTO13_1
(PPG12_1)
ADTG_7
入出力 端子状態
回路形式
形式
G
I
G
I
G
I
-
G
I
G
I
-
G
H
G
H
G
I
G
I
19
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
21
31
9
H5
-
22
32
10
L6
-
33
34
35
11
12
13
K2
J3
H4
L2
L4
K1
23
24
25
17
18
36
14
L3
26
19
37
15
K3
27
20
38
16
K4
28
21
39
17
K6
29
-
22
40
18
J6
30
-
23
41
19
L7
31
-
20
CONFIDENTIAL
端子名
P44
TIOA4_0
MAD00_1
RTO14_1
(PPG14_1)
P45
TIOA5_0
MAD01_1
RTO15_1
(PPG14_1)
VSS
VSS
VSS
C
VSS
VCC
P46
X0A
P47
X1A
INITX
P48
DTTI1X_1
INT14_1
SIN3_2
MAD02_1
P49
TIOB0_0
AIN0_1
IC10_1
SOT3_2
(SDA3_2)
MAD03_1
P4A
TIOB1_0
BIN0_1
IC11_1
SCK3_2
(SCL3_2)
MAD04_1
入出力 端子状態
回路形式
形式
G
I
G
I
D
M
D
N
B
C
E
H
E
I
E
I
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
24
42
20
K7
32
-
25
43
21
H6
33
-
26
44
22
J7
34
-
45
23
K8
35
27
46
24
K9
36
28
47
25
L8
37
29
48
26
L9
38
30
49
27
L10
39
31
50
51
28
29
L11
K11
40
41
32
33
52
30
J11
42
34
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子名
P4B
TIOB2_0
ZIN0_1
IC12_1
MAD05_1
P4C
TIOB3_0
SCK7_1
(SCL7_1)
AIN1_2
IC13_1
MAD06_1
P4D
TIOB4_0
SOT7_1
(SDA7_1)
BIN1_2
FRCK1_1
MAD07_1
P4E
TIOB5_0
INT06_2
SIN7_1
ZIN1_2
MAD08_1
MD1
PE0
MD0
X0
PE2
X1
PE3
VSS
VCC
P10
AN00
入出力 端子状態
回路形式
形式
E
I
E / I*
I
E / I*
I
E / I*
I
C
P
J
D
A
A
A
B
-
F
K
21
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
53
31
J10
43
35
-
54
32
J8
44
-
-
K10
J9
-
55
33
H10
45
36
-
37
-
38
56
34
H9
46
-
39
57
35
H7
47
-
58
22
CONFIDENTIAL
36
G10
48
-
端子名
P11
AN01
SIN1_1
INT02_1
FRCK0_2
MAD09_1
P12
AN02
SOT1_1
(SDA1_1)
IC00_2
MAD10_1
VSS
VSS
P13
AN03
SCK1_1
(SCL1_1)
IC01_2
MAD11_1
P14
AN04
INT03_1
IC02_2
SIN0_1
MAD12_1
P15
AN05
IC03_2
SOT0_1
(SDA0_1)
MAD13_1
P16
AN06
SCK0_1
(SCL0_1)
MAD14_1
入出力 端子状態
回路形式
形式
F
L
F
K
-
F
K
F
L
F
K
F
K
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
59
37
G9
49
60
61
62
38
39
40
H11
F11
G11
50
51
52
63
41
G8
53
40
41
42
43
44
-
45
64
42
F10
54
-
-
H8
-
-
65
43
F9
55
-
66
44
E11
56
-
67
45
E10
-
-
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子名
P17
AN07
SIN2_2
INT04_1
MAD15_1
AVCC
AVRH
AVSS
P18
AN08
SOT2_2
(SDA2_2)
MAD16_1
P19
AN09
SCK2_2
(SCL2_2)
MAD17_1
VSS
P1A
AN10
SIN4_1
INT05_1
IC00_1
MAD18_1
P1B
AN11
SOT4_1
(SDA4_1)
IC01_1
MAD19_1
P1C
AN12
SCK4_1
(SCL4_1)
IC02_1
MAD20_1
入出力 端子状態
回路形式
形式
F
L
-
F
K
F
K
-
F
L
F
K
F
K
23
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
68
46
F8
-
-
69
47
E9
-
-
70
48
D11
-
-
-
-
B10
C9
-
-
57
46
71
49
D10
-
72
50
E8
58
-
47
-
73
51
C11
59
48
-
74
52
C10
60
-
75
76
53
54
A11
A10
-
-
77
55
A9
61
49
-
24
CONFIDENTIAL
端子名
P1D
AN13
CTS4_1
IC03_1
MAD21_1
P1E
AN14
RTS4_1
DTTI0X_1
MAD22_1
P1F
AN15
ADTG_5
FRCK0_1
MAD23_1
VSS
VSS
P23
SCK0_0
(SCL0_0)
TIOA7_1
RTO00_1
(PPG00_1)
P22
SOT0_0
(SDA0_0)
TIOB7_1
ZIN1_1
P21
SIN0_0
INT06_1
BIN1_1
P20
INT05_0
CROUT_0
AIN1_1
MAD24_1
VSS
VCC
P00
TRSTX
MCSX7_1
入出力 端子状態
回路形式
形式
F
K
F
K
F
K
-
E
I
E
I
E
H
E
H
E
E
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
78
56
B9
62
79
57
B11
63
50
51
-
80
58
A8
64
52
81
59
B8
65
53
82
60
C8
-
-
-
-
D8
-
-
83
61
D9
-
-
66
84
62
A7
-
85
63
B7
-
-
86
64
C7
-
-
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子名
P01
TCK
SWCLK
P02
TDI
MCSX6_1
P03
TMS
SWDIO
P04
TDO
SWO
P05
TRACED0
TIOA5_2
SIN4_2
INT00_1
MCSX5_1
VSS
P06
TRACED1
TIOB5_2
SOT4_2
(SDA4_2)
INT01_1
MCSX4_1
P07
ADTG_0
MCLKOUT_1
TRACED2
SCK4_2
(SCL4_2)
P08
TRACED3
TIOA0_2
CTS4_2
MCSX3_1
P09
TRACECLK
TIOB0_2
RTS4_2
MCSX2_1
入出力 端子状態
回路形式
形式
E
E
E
E
E
E
E
E
E
F
-
E
F
E
G
E
G
E
G
25
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
54
87
65
D7
67
-
55
88
66
A6
68
-
56
89
67
B6
69
-
-
-
D4
C3
-
-
90
68
C6
70
-
91
69
A5
71
-
92
70
B5
72
57
93
71
D6
73
-
26
CONFIDENTIAL
端子名
P0A
SIN4_0
INT00_2
FRCK1_0
MCSX1_1
P0B
SOT4_0
(SDA4_0)
TIOB6_1
IC10_0
MCSX0_1
P0C
SCK4_0
(SCL4_0)
TIOA6_1
IC11_0
MALE_1
VSS
VSS
P0D
RTS4_0
TIOA3_2
IC12_0
MDQM0_1
P0E
CTS4_0
TIOB3_2
IC13_0
MDQM1_1
P0F
NMIX
CROUT_1
P63
INT03_0
MWEX_1
入出力 端子状態
回路形式
形式
E / I*
H
E / I*
I
E / I*
I
-
E
I
E
I
E
J
E
H
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80
QFN-64
94
72
C5
74
58
-
95
73
B4
75
96
74
C4
76
59
60
97
75
A4
77
61
98
76
A3
78
62
99
77
A2
79
63
100
78
A1
80
64
*: MB9AF315MA/NA, MB9AF316MA/NA は 5V トレラント I/O
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子名
P62
SCK5_0
(SCL5_0)
ADTG_3
MOEX_1
P61
SOT5_0
(SDA5_0)
TIOB2_2
UHCONX
P60
SIN5_0
TIOA2_2
INT15_1
MRDY_1
USBVCC
P80
UDM0
P81
UDP0
VSS
入出力 端子状態
回路形式
形式
E
I
E
I
E / I*
H
H
O
H
O
-
27
D a t a S h e e t
 端子機能別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。
モジュール
端子名
ADC
ADTG_0
ADTG_1
ADTG_2
ADTG_3
ADTG_4
ADTG_5
ADTG_6
ADTG_7
ADTG_8
AN00
AN01
AN02
AN03
AN04
AN05
AN06
AN07
AN08
AN09
AN10
AN11
AN12
AN13
AN14
AN15
TIOA0_0
TIOA0_1
TIOA0_2
TIOB0_0
TIOB0_1
TIOB0_2
TIOA1_0
TIOA1_1
TIOA1_2
TIOB1_0
TIOB1_1
TIOB1_2
TIOA2_0
TIOA2_1
TIOA2_2
TIOB2_0
TIOB2_1
TIOB2_2
ベース
タイマ 0
ベース
タイマ 1
ベース
タイマ 2
28
CONFIDENTIAL
機能
A/D コンバータ
外部トリガ入力端子
A/D コンバータ
アナログ入力端子。
ANxx は ADC ch.xx を示します。
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
84
7
18
94
70
12
30
52
53
54
55
56
57
58
59
63
64
65
66
67
68
69
70
27
19
85
40
9
86
28
20
5
41
10
6
29
21
96
42
11
95
62
85
96
72
48
90
8
30
31
32
33
34
35
36
37
41
42
43
44
45
46
47
48
5
97
63
18
87
64
6
98
83
19
88
84
7
99
74
20
89
73
A7
D3
F4
C5
D11
E4
J5
J11
J10
J8
H10
H9
H7
G10
G9
G8
F10
F9
E11
E10
F8
E9
D11
J4
G3
B7
J6
E1
C7
L5
H1
D1
L7
E2
D2
K5
H2
C4
K7
E3
B4
66
7
13
74
12
42
43
44
45
46
47
48
49
53
54
55
56
14
30
9
15
5
31
10
6
16
76
32
11
75
9
58
8
34
35
36
37
38
39
40
44
45
10
22
5
11
23
6
12
60
24
7
59
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
モジュール
端子名
ベース
タイマ 3
TIOA3_0
TIOA3_1
TIOA3_2
TIOB3_0
TIOB3_1
TIOB3_2
TIOA4_0
TIOA4_1
TIOA4_2
TIOB4_0
TIOB4_1
TIOB4_2
TIOA5_0
TIOA5_1
TIOA5_2
TIOB5_0
TIOB5_1
TIOB5_2
TIOA6_1
TIOB6_1
TIOA7_0
TIOA7_1
TIOA7_2
TIOB7_0
TIOB7_1
TIOB7_2
ベース
タイマ 4
ベース
タイマ 5
ベース
タイマ 6
ベース
タイマ 7
機能
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
ベースタイマ ch.5 の TIOA 端子
ベースタイマ ch.5 の TIOB 端子
ベースタイマ ch.6 の TIOA 端子
ベースタイマ ch.6 の TIOB 端子
ベースタイマ ch.7 の TIOA 端子
ベースタイマ ch.7 の TIOB 端子
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
30
22
90
43
12
91
31
23
44
13
32
24
82
45
14
83
89
88
71
72
-
8
100
68
21
90
69
9
1
22
91
10
2
60
23
92
61
67
66
49
50
-
J5
G4
C6
H6
E4
A5
H5
H3
J7
F1
L6
J2
C8
K8
F2
D9
B6
A6
D10
E8
-
17
70
33
12
71
21
18
34
22
19
35
69
68
57
58
-
13
25
8
14
26
15
27
56
55
46
47
-
29
D a t a S h e e t
モジュール
デバッガ
端子名
シリアルワイヤ
デバッグインタフェース
クロック入力
シリアルワイヤ
SWDIO
デバッグインタフェース
データ入出力
SWO
シリアルワイヤビューワ出力
TCK
J-TAG テストクロック入力
TDI
J-TAG テストデータ入力
TDO
J-TAG デバッグデータ出力
TMS
J-TAG テストモード状態入出力
TRACECLK ETM のトレース CLK 出力
TRACED0
TRACED1
ETM のトレースデータ出力
TRACED2
TRACED3
TRSTX
J-TAG テストリセット入力
MAD00_1
MAD01_1
MAD02_1
MAD03_1
MAD04_1
MAD05_1
MAD06_1
MAD07_1
MAD08_1
MAD09_1
MAD10_1
MAD11_1
外部バスインタフェース
MAD12_1
アドレスバス
MAD13_1
MAD14_1
MAD15_1
MAD16_1
MAD17_1
MAD18_1
MAD19_1
MAD20_1
MAD21_1
MAD22_1
MAD23_1
MAD24_1
SWCLK
外部バス
30
CONFIDENTIAL
機能
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
78
56
B9
62
50
80
58
A8
64
52
81
78
79
81
80
86
82
83
84
85
77
31
32
39
40
41
42
43
44
45
53
54
55
56
57
58
59
63
64
65
66
67
68
69
70
74
59
56
57
59
58
64
60
61
62
63
55
9
10
17
18
19
20
21
22
23
31
32
33
34
35
36
37
41
42
43
44
45
46
47
48
52
B8
B9
B11
B8
A8
C7
C8
D9
A7
B7
A9
H5
L6
K6
J6
L7
K7
H6
J7
K8
J10
J8
H10
H9
H7
G10
G9
G8
F10
F9
E11
E10
F8
E9
D11
C10
65
62
63
65
64
61
21
22
29
30
31
32
33
34
35
43
44
45
46
47
48
49
53
54
55
56
60
53
50
51
53
52
49
-
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
モジュール
端子名
外部バス
MCSX0_1
MCSX1_1
MCSX2_1
MCSX3_1
MCSX4_1
MCSX5_1
MCSX6_1
MCSX7_1
MDQM0_1
MDQM1_1
MOEX_1
MWEX_1
機能
外部バスインタフェース
チップセレクト出力端子
外部バスインタフェース
バイトマスク信号出力
SRAM の外部バスインタフェース
リード許可信号
SRAM の外部バスインタフェース
ライト許可信号
MADATA00_1
MADATA01_1
MADATA02_1
MADATA03_1
MADATA04_1
MADATA05_1
MADATA06_1
MADATA07_1 外部バスインタフェース
MADATA08_1 データバス
MADATA09_1
MADATA10_1
MADATA11_1
MADATA12_1
MADATA13_1
MADATA14_1
MADATA15_1
マルチプレクス時
アドレスラッチイネーブル信号
MRDY_1 外部 RDY 入力信号
MCLKOUT_1 外部バスクロック出力
MALE_1
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
88
87
86
85
83
82
79
77
90
91
66
65
64
63
61
60
57
55
68
69
A6
D7
C7
B7
D9
C8
B11
A9
C6
A5
68
67
63
61
70
71
-
94
72
C5
74
-
93
71
D6
73
-
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
C1
C2
B3
D1
D2
D3
D5
E1
E2
E3
E4
F1
F2
F3
G1
G2
2
3
4
5
6
7
8
9
10
11
12
-
-
89
67
B6
69
-
96
84
74
62
C4
A7
76
66
-
31
D a t a S h e e t
モジュール
端子名
外部割込み
INT00_0
INT00_1
INT00_2
INT01_0
INT01_1
INT02_0
INT02_1
INT03_0
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_0
INT05_1
INT05_2
INT06_1
INT06_2
INT07_2
INT08_1
INT08_2
INT09_1
INT10_1
INT11_1
INT12_1
INT13_1
INT14_1
INT15_1
NMIX
32
CONFIDENTIAL
機能
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 07 の入力端子
外部割込み要求 08 の入力端子
外部割込み要求 09 の入力端子
外部割込み要求 10 の入力端子
外部割込み要求 11 の入力端子
外部割込み要求 12 の入力端子
外部割込み要求 13 の入力端子
外部割込み要求 14 の入力端子
外部割込み要求 15 の入力端子
ノンマスカブル割込み入力
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
2
82
87
3
83
4
53
93
56
9
12
59
10
74
65
11
73
45
5
14
8
15
16
17
27
28
39
96
92
80
60
65
81
61
82
31
71
34
87
90
37
88
52
43
89
51
23
83
92
86
93
94
95
5
6
17
74
70
C1
C8
D7
C2
D9
B3
J10
D6
H9
E1
E4
G9
E2
C10
F9
E3
C11
K8
D1
F2
D5
F3
G1
G2
J4
L5
K6
C4
B5
2
67
3
4
43
73
46
9
12
49
10
60
55
11
59
35
5
8
29
76
72
2
54
3
4
35
38
5
8
40
6
7
48
27
60
57
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
モジュール
端子名
GPIO
P00
P01
P02
P03
P04
P05
P06
P07
P08
P09
P0A
P0B
P0C
P0D
P0E
P0F
P10
P11
P12
P13
P14
P15
P16
P17
P18
P19
P1A
P1B
P1C
P1D
P1E
P1F
P20
P21
P22
P23
機能
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
52
53
54
55
56
57
58
59
63
64
65
66
67
68
69
70
74
73
72
71
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
30
31
32
33
34
35
36
37
41
42
43
44
45
46
47
48
52
51
50
49
A9
B9
B11
A8
B8
C8
D9
A7
B7
C7
D7
A6
B6
C6
A5
B5
J11
J10
J8
H10
H9
H7
G10
G9
G8
F10
F9
E11
E10
F8
E9
D11
C10
C11
E8
D10
61
62
63
64
65
66
67
68
69
70
71
72
42
43
44
45
46
47
48
49
53
54
55
56
60
59
58
57
49
50
51
52
53
54
55
56
57
34
35
36
37
38
39
40
44
45
48
47
46
33
D a t a S h e e t
モジュール
端子名
GPIO
P30
P31
P32
P33
P34
P35
P36
P37
P38
P39
P3A
P3B
P3C
P3D
P3E
P3F
P40
P41
P42
P43
P44
P45
P46
P47
P48
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P53
P54
P55
P56
P60
P61
P62
P63
P80
P81
PE0
PE2
PE3
34
CONFIDENTIAL
機能
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
27
28
29
30
31
32
36
37
39
40
41
42
43
44
45
2
3
4
5
6
7
8
96
95
94
93
98
99
46
48
49
87
88
89
90
91
92
93
94
95
96
97
98
99
100
1
2
5
6
7
8
9
10
14
15
17
18
19
20
21
22
23
80
81
82
83
84
85
86
74
73
72
71
76
77
24
26
27
E1
E2
E3
E4
F1
F2
F3
G1
G2
F4
G3
H1
H2
G4
H3
J2
J4
L5
K5
J5
H5
L6
L3
K3
K6
J6
L7
K7
H6
J7
K8
C1
C2
B3
D1
D2
D3
D5
C4
B4
C5
D6
A3
A2
K9
L9
L10
9
10
11
12
13
14
15
16
17
18
19
21
22
26
27
29
30
31
32
33
34
35
2
3
4
5
6
7
8
76
75
74
73
78
79
36
38
39
5
6
7
8
9
10
11
12
13
14
15
19
20
22
23
24
25
26
27
2
3
4
60
59
58
62
63
28
30
31
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
モジュール
端子名
機能
マルチ
ファンク
ション
シリアル
0
SIN0_0
SIN0_1
SOT0_0
(SDA0_0)
マルチファンクションシリアルイン
タフェース ch.0 の入力端子
マルチファンクションシリアルイン
タフェース ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT0 と
して、I2C 端子(動作モード 4)として
使用するときは SDA0 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.0 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK0 として、I2C 端子(動
作モード 4)として使用するときは
SCL0 として機能します。
マルチファンクションシリアルイン
タフェース ch.1 の入力端子
マルチファンクションシリアルイン
タフェース ch.1 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT1 と
して、I2C 端子(動作モード 4)として
使用するときは SDA1 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.1 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK1 として、I2C 端子(動
作モード 4)として使用するときは
SCL1 として機能します。
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
マルチ
ファンク
ション
シリアル
1
SIN1_1
SOT1_1
(SDA1_1)
SCK1_1
(SCL1_1)
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
73
56
51
34
C11
H9
59
46
48
-
72
50
E8
58
47
57
35
H7
47
-
71
49
D10
57
46
58
36
G10
48
-
53
31
J10
43
35
54
32
J8
44
36
55
33
H10
45
37
35
D a t a S h e e t
モジュール
マルチ
ファンク
ション
シリアル
2
端子名
SIN2_2
SOT2_2
(SDA2_2)
SCK2_2
(SCL2_2)
マルチ
ファンク
ション
シリアル
3
SIN3_1
SIN3_2
SOT3_1
(SDA3_1)
SOT3_2
(SDA3_2)
SCK3_1
(SCL3_1)
SCK3_2
(SCL3_2)
36
CONFIDENTIAL
機能
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
マルチファンクションシリアルイン
タフェース ch.2 の入力端子
マルチファンクションシリアルイン
タフェース ch.2 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT2 と
して、I2C 端子(動作モード 4)として
使用するときは SDA2 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.2 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK2 として、I2C 端子(動
作モード 4)として使用するときは
SCL2 として機能します。
マルチファンクションシリアルイン
タフェース ch.3 の入力端子
マルチファンクションシリアルイン
タフェース ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT3 と
して、I2C 端子(動作モード 4)として
使用するときは SDA3 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.3 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK3 として、I2C 端子(動
作モード 4)として使用するときは
SCL3 として機能します。
59
37
G9
49
40
63
41
G8
53
44
64
42
F10
54
45
2
39
80
17
C1
K6
2
29
2
-
3
81
C2
3
3
40
18
J6
30
-
4
82
B3
4
4
41
19
L7
31
-
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
モジュール
端子名
機能
マルチ
ファンク
ション
シリアル
4
SIN4_0
SIN4_1
SIN4_2
SOT4_0
(SDA4_0)
SOT4_1
(SDA4_1)
マルチファンクションシリアルイン
タフェース ch.4 の入力端子
SOT4_2
(SDA4_2)
SCK4_0
(SCL4_0)
SCK4_1
(SCL4_1)
SCK4_2
(SCL4_2)
マルチ
ファンク
ション
シリアル
5
RTS4_0
RTS4_1
RTS4_2
CTS4_0
CTS4_1
CTS4_2
SIN5_0
SIN5_2
SOT5_0
(SDA5_0)
SOT5_2
(SDA5_2)
SCK5_0
(SCL5_0)
SCK5_2
(SCL5_2)
マルチファンクションシリアルイン
タフェース ch.4 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT4 と
して、I2C 端子(動作モード 4)として
使用するときは SDA4 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.4 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK4 として、I2C 端子(動
作モード 4)として使用するときは
SCL4 として機能します。
マルチファンクションシリアルイン
タフェース ch.4 の RTS 出力端子
マルチファンクションシリアルイン
タフェース ch.4 の CTS 入力端子
マルチファンクションシリアルイン
タフェース ch.5 の入力端子
マルチファンクションシリアルイン
タフェース ch.5 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT5 と
して、I2C 端子(動作モード 4)として
使用するときは SDA5 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.5 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK5 として、I2C 端子(動
作モード 4)として使用するときは
SCL5 として機能します。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
87
65
82
65
43
60
D7
F9
C8
67
55
-
54
-
88
66
A6
68
55
66
44
E11
56
-
83
61
D9
-
-
89
67
B6
69
56
67
45
E10
-
-
84
62
A7
-
-
90
69
86
91
68
85
96
15
68
47
64
69
46
63
74
93
C6
E9
C7
A5
F8
B7
C4
F3
70
71
76
-
60
-
95
73
B4
75
59
16
94
G1
-
-
94
72
C5
74
58
17
95
G2
-
-
37
D a t a S h e e t
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
モジュール
端子名
機能
マルチ
ファンク
ション
シリアル
6
SIN6_0
SIN6_1
SOT6_0
(SDA6_0)
マルチファンクションシリアルイン
タフェース ch.6 の入力端子
マルチファンクションシリアルイン
タフェース ch.6 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT6 と
して、I2C 端子(動作モード 4)として
使用するときは SDA6 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.6 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK6 として、I2C 端子(動
作モード 4)として使用するときは
SCL6 として機能します。
マルチファンクションシリアルイン
タフェース ch.7 の入力端子
マルチファンクションシリアルイン
タフェース ch.7 の出力端子。
UART/CSIO/LIN 端子(動作モード
0~3)として使用するときは SOT7 と
して、I2C 端子(動作モード 4)として
使用するときは SDA7 として機能し
ます。
マルチファンクションシリアルイン
タフェース ch.7 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK7 として、I2C 端子(動
作モード 4)として使用するときは
SCL7 として機能します。
SOT6_1
(SDA6_1)
SCK6_0
(SCL6_0)
SCK6_1
(SCL6_1)
マルチ
ファンク
ション
シリアル
7
SIN7_1
SOT7_1
(SDA7_1)
SCK7_1
(SCL7_1)
38
CONFIDENTIAL
5
12
83
90
D1
E4
5
12
8
6
84
D2
6
-
11
89
E3
11
7
7
85
D3
7
-
10
88
E2
10
6
45
23
K8
35
27
44
22
J7
34
26
43
21
H6
33
25
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
モジュール
多機能
タイマ 0
端子名
DTTI0X_0 多機能タイマ 0 の RTO00~RTO05 出
力を制御する波形ジェネレータの入
DTTI0X_1
力信号
FRCK0_0
16 ビットフリーランタイマ ch.0 の外
FRCK0_1
部クロック入力端子
FRCK0_2
IC00_0
IC00_1
IC00_2
IC01_0
IC01_1
多機能タイマ 0 の 16 ビットイン
IC01_2
プットキャプチャの入力端子。
IC02_0
ICxx は、チャネル数を示します。
IC02_1
IC02_2
IC03_0
IC03_1
IC03_2
RTO00_0 多機能タイマ 0 の波形ジェネレータ
(PPG00_0) 出力端子。
RTO00_1 PPG0 出力モードで使用するときは、
(PPG00_1) PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ
RTO01_0 出力端子。
(PPG00_0) PPG0 出力モードで使用するときは、
PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ
RTO02_0 出力端子。
(PPG02_0) PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ
RTO03_0 出力端子。
(PPG02_0) PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ
RTO04_0 出力端子。
(PPG04_0) PPG0 出力モードで使用するときは、
PPG04 として機能します。
多機能タイマ 0 の波形ジェネレータ
RTO05_0 出力端子。
(PPG04_0) PPG0 出力モードで使用するときは、
PPG04 として機能します。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
機能
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
18
96
F4
13
9
69
47
E9
-
-
13
70
53
17
65
54
16
66
55
15
67
56
14
68
57
91
48
31
95
43
32
94
44
33
93
45
34
92
46
35
F1
D11
J10
G2
F9
J8
G1
E11
H10
F3
E10
H9
F2
F8
H7
43
55
44
56
45
46
47
35
36
37
38
39
19
97
G3
14
10
71
49
D10
-
-
20
98
H1
15
11
21
99
H2
16
12
22
100
G4
17
13
23
1
H3
18
14
24
2
J2
19
15
39
D a t a S h e e t
モジュール
多機能
タイマ 1
40
CONFIDENTIAL
端子名
機能
DTTI1X_0 多機能タイマ 1 の RTO10~RTO15 出
力を制御する波形ジェネレータの入
DTTI1X_1
力信号
FRCK1_0 16 ビットフリーランタイマ ch.1 の外
FRCK1_1 部クロック入力端子
IC10_0
IC10_1
IC11_0
多機能タイマ 1 の 16 ビットイン
IC11_1
プットキャプチャの入力端子。
IC12_0
ICxx は、チャネル数を示します。
IC12_1
IC13_0
IC13_1
RTO10_0 多機能タイマ 1 の波形ジェネレータ
(PPG10_0) 出力端子。
RTO10_1 PPG1 出力モードで使用するときは、
(PPG10_1) PPG10 として機能します。
RTO11_0 多機能タイマ 1 の波形ジェネレータ
(PPG10_0) 出力端子。
RTO11_1 PPG1 出力モードで使用するときは、
(PPG10_1) PPG10 として機能します。
RTO12_0 多機能タイマ 1 の波形ジェネレータ
(PPG12_0) 出力端子。
RTO12_1 PPG1 出力モードで使用するときは、
(PPG12_1) PPG12 として機能します。
RTO13_0 多機能タイマ 1 の波形ジェネレータ
(PPG12_0) 出力端子。
RTO13_1 PPG1 出力モードで使用するときは、
(PPG12_1) PPG12 として機能します。
RTO14_0 多機能タイマ 1 の波形ジェネレータ
(PPG14_0) 出力端子。
RTO14_1 PPG1 出力モードで使用するときは、
(PPG14_1) PPG14 として機能します。
RTO15_0 多機能タイマ 1 の波形ジェネレータ
(PPG14_0) 出力端子。
RTO15_1 PPG1 出力モードで使用するときは、
(PPG14_1) PPG14 として機能します。
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
8
86
D5
8
-
39
17
K6
29
-
87
44
88
40
89
41
90
42
91
43
65
22
66
18
67
19
68
20
69
21
D7
J7
A6
J6
B6
L7
C6
K7
A5
H6
67
34
68
30
69
31
70
32
71
33
-
2
80
C1
2
-
27
5
J4
-
-
3
81
C2
3
-
28
6
L5
-
-
4
82
B3
4
-
29
7
K5
-
-
5
83
D1
5
-
30
8
J5
-
-
6
84
D2
6
-
31
9
H5
21
-
7
85
D3
7
-
32
10
L6
22
-
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
モジュール
端子名
クアッド
カウンタ 0
AIN0_0
AIN0_1
AIN0_2
BIN0_0
BIN0_1
BIN0_2
ZIN0_0
ZIN0_1
ZIN0_2
AIN1_1
AIN1_2
BIN1_1
BIN1_2
ZIN1_1
ZIN1_2
クアッド
カウンタ 1
USB
UDM0
UDP0
UHCONX
機能
QPRC ch.0 の AIN 入力端子
QPRC ch.0 の BIN 入力端子
QPRC ch.0 の ZIN 入力端子
QPRC ch.1 の AIN 入力端子
QPRC ch.1 の BIN 入力端子
QPRC ch.1 の ZIN 入力端子
USB ファンクション/ホストの
D - 端子
USB ファンクション/ホストの
D + 端子
USB 外部プルアップ制御端子
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
9
40
2
10
41
3
11
42
4
74
43
73
44
72
45
87
18
80
88
19
81
89
20
82
52
21
51
22
50
23
E1
J6
C1
E2
L7
C2
E3
K7
B3
C10
H6
C11
J7
E8
K8
9
30
2
10
31
3
11
32
4
60
33
59
34
58
35
5
22
2
6
23
3
7
24
4
25
26
27
98
76
A3
78
62
99
77
A2
79
63
95
73
B4
75
59
41
D a t a S h e e t
モジュール
端子名
RESET
INITX
Mode
MD0
MD1
POWER
GND
CLOCK
Analog
POWER
Analog
GND
C 端子
42
CONFIDENTIAL
機能
外部リセット入力端子。
INITX=L のとき、リセットが有効で
す。
モード 0 端子。
通常動作時は、MD0=L を入力してくだ
さい。フラッシュメモリのシリアル書
込み時は、MD0=H を入力してくださ
い。
モード 1 端子。
フラッシュメモリのシリアル書込み時
は、MD1=L を入力してください。
電源端子
電源端子
電源端子
電源端子
電源端子
USB I/O のための 3.3V 電源供給ポート
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
メインクロック(発振)入力端子
サブクロック(発振)入力端子
メインクロック(発振)I/O 端子
サブクロック(発振)I/O 端子
38
16
K4
28
21
47
25
L8
37
29
46
24
K9
36
28
1
26
35
51
76
97
25
34
50
75
100
48
36
49
37
74
92
60
79
4
13
29
54
75
3
12
28
53
78
26
14
27
15
52
70
38
B1
J1
K1
K11
A10
A4
B2
L1
K2
J3
H4
L4
L11
K10
J9
H8
B10
C9
A11
D8
D4
C3
A1
L9
L3
L10
K3
C10
B5
H11
1
25
41
77
20
24
40
80
38
26
39
27
60
72
50
1
18
33
61
16
32
64
30
19
31
20
57
41
61
39
F11
51
42
A/D コンバータの GND 端子
62
40
G11
52
43
電源安定化容量端子
33
11
L2
23
17
VCC
VCC
VCC
VCC
VCC
USBVCC
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
X0
X0A
X1
X1A
CROUT_0
内蔵高速 CR 発振クロック出力ポート
CROUT_1
AVCC
A/D コンバータのアナログ電源端子
A/D コンバータのアナログ基準電圧
AVRH
入力端子
AVSS
C
端子番号
LQFP- QFP- BGA- LQFP- LQFP100
100
112
80
64
QFN64
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 入出力回路形式
分類
回路
備考
 メイン発振/GPIO 切換え可
A
能
Pull-up
resistor
P-ch
P-ch
Digital output
メイン発振機能選択時
 発振帰還抵抗 : 約 1MΩ
 スタンバイ制御あり
X1
N-ch
R
GPIO 機能選択時
 CMOS レベル出力
 CMOS レベルヒステリシス
Digital output
入力
 プルアップ抵抗制御あり
 スタンバイ制御あり
 プルアップ抵抗 : 約 50kΩ
Pull-up resistor control
 IOH = -4mA, IOL = 4mA
Digital input
Standby mode control
Feedback
Clock input
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
 CMOS レベルヒステリシス
B
入力
 プルアップ抵抗 : 約 50kΩ
Pull-up resistor
Digital input
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
43
D a t a S h e e t
分類
回路
備考
 オープンドレイン出力
 CMOS レベルヒステリシス
C
Digital input
入力
Digital output
N-ch
 サブ発振/GPIO 切換え可能
D
サブ発振機能選択時
 発振帰還抵抗 : 約 5MΩ
 スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
 CMOS レベル出力
 CMOS レベルヒステリシス
入力
 プルアップ抵抗制御あり
 スタンバイ制御あり
 プルアップ抵抗 : 約 50kΩ
 IOH = -4mA, IOL = 4mA
Digital input
Standby mode control
Feedback
Clock input
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
44
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
分類
回路
備考
 CMOS レベル出力
 CMOS レベルヒステリシス
E
入力
P-ch
P-ch
N-ch
Digital output
Digital output
R
 プルアップ抵抗制御あり
 スタンバイ制御あり
 プルアップ抵抗 : 約 50kΩ
 IOH = -4mA, IOL = 4mA
 I2C 端子として使用すると
き、デジタル出力 P-ch トラ
ンジスタは常にオフです。
 +B 入力可
Pull-up resistor control
Digital input
Standby mode control
 CMOS レベル出力
 CMOS レベルヒステリシス
F
入力
P-ch
P-ch
Digital output
N-ch
Digital output
R
Pull-up resistor control
 入力制御あり
 アナログ入力
 プルアップ抵抗制御あり
 スタンバイ制御あり
 プルアップ抵抗 : 約 50kΩ
 IOH = -4mA, IOL = 4mA
 I2C 端子として使用すると
き、デジタル出力 P-ch トラ
ンジスタは常にオフです。
 +B 入力可
Digital input
Standby mode control
Analog input
Input control
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
45
D a t a S h e e t
分類
回路
備考
 CMOS レベル出力
 CMOS レベルヒステリシス
G
入力
P-ch
P-ch
N-ch
 プルアップ抵抗制御あり
 スタンバイ制御あり
 プルアップ抵抗 : 約 50kΩ
 IOH = -12mA, IOL = 12mA
 +B 入力可
Digital output
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
 USB IO/GPIO 切換え可能
H
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
UDP(+)output
EBP
USB full-speed, low-speed control
UDP(+)input
Differential
USB IO 機能選択時
 高速, 低速制御
GPIO 機能選択時
 CMOS レベル出力
 CMOS レベルヒステリシス
入力
 スタンバイ制御あり
 IOH = -20.5mA, IOL = 18.5mA
Differential input
EBM
USB/GPIO select
UDM(-)input
UDM(-)output
USB input/output direction
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
46
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
分類
回路
備考
 CMOS レベル出力
 CMOS レベルヒステリシス
I
入力
P-ch
Digital output
 5V トレラント
 スタンバイ制御あり
 IOH = -4mA, IOL = 4mA
 I2C 端子として使用すると
き、デジタル出力 P-ch トラ
ンジスタは常にオフです。
N-ch
Digital output
R
Digital input
Standby mode control
J
Mode Input
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
CMOS レベルヒステリシス入
力
47
D a t a S h e e t
 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1.
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
 絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
 推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載
されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
 端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい
場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止して
ください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電
流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような
接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合
があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
 ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等
にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
48
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
 フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過
電流防止設計, 誤動作防止設計などの安全設計をお願いします。
 用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2.
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
 リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はん
だ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当
社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
 表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
 鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
49
D a t a S h e e t
 半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度
変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C~30°C
で保管をお願いします。ドライパッケージを開封した場合には湿度 40%~70%RH を推奨いた
します。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入
れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
 ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
 静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてく
ださい。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
50
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
3.
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具
合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願い
します。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因とな
ることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策につ
いてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならない
でください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
51
D a t a S h e e t
 デバイス使用上の注意
 電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデ
バイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベ
ルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれ
らすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り低
インピーダンスで本デバイスの各電源端子 と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVCC 端子と AVSS 端子の間に 0.1μF
程度のセラミックコンデンサをバイパスコンデンサとして接続することをお勧めします。
 電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピーク
ピーク値) を推奨動作条件内の 10%以内にしてください。かつ電源切り換えによる瞬間変動の過
渡変動率は 0.1V/μs 以下にしてください。
 水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A
端子および水晶振動子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の回りをグランドで囲むようなプリント板アートワークは安定した動
作を期待できますので、強くお勧めします。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
 外部クロック使用時の注意
外部クロックを使用する場合は、X0, X0A 端子のみを駆動し、X1, X1A 端子は開放としてくださ
い。
・外部クロック使用例
本デバイス
X0(X0A)
開放
X1(X1A)
 マルチファンクションシリアル端子を I2C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を
守り、電源をオフにしたまま外部 I2C バスシステムへ接続しないでください。
52
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の
平滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程
度の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
 モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書
換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場
合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップま
たはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子また
は VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を
設計してください。
 電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続し
てください。
投入時 : VCC → USBVCC
VCC → AVCC → AVRH
切断時 : USBVCC → VCC
AVRH → AVCC → VCC
 シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
53
D a t a S h e e t
 メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差につい
て
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトや
メモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気
的特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってくださ
い。
54
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 ブロックダイヤグラム
MB9AF311LA/MA/NA, F312LA/MA/NA, F314LA/MA/NA, F315MA/NA, F316MA/NA
TRSTX,TCK,
TDI,TMS
TDO
TRACED[3:0],
TRACECLK
SRAM0
8/16
Kbyte
ETM*1
SWJ-DP
ROM
Table
1
TPIU*
Cortex-M3 Core I
@40 MHz(Max)
D
Multi-layer AHB (Max 40 MHz)
NVIC
Sys
AHB-APB Bridge:
APB0(Max 40 MHz)
Dual-Timer
WatchDog Timer
(Software)
Clock Reset
Generator
INITX
WatchDog Timer
(Hardware)
On-Chip
Flash
64/128/256/384/512
Kbyte
Flash I/F
Security
SRAM1
8/16
Kbyte
USB2.0
PHY
(Host/
Func)
USBVCC
UDP0/UDM0
UHCONX
DMAC
8ch
CSV
X0
X1
X0A
Main
Osc
Sub
Osc
PLL
CR
4MHz
AHB-AHB
Bridge
CLK
Source Clock
CR
100kHz
MAD[24:0]
CROUT
AVCC,
AVSS,AVRH
External Bus I/F*2
12-bit A/D Converter x 3
MADATA[15:0]
MCSX[7:0],
MOEX,MWEX,
MALE,
MRDY,
MCLKOUT,
MDQM[1:0]
Unit 0
AN[15:0]
Unit 1
ADTGx
Unit 2*2
USB Clock ctrl
AIN[1:0]
BIN[1:0]
QPRC
2ch.
ZIN[1:0]
A/D Activation
Compare
3ch.
IC0[3:0]
IC1[3:0]
FRCK[1:0]
DTTI[1:0]X
RTO0[5:0]
RTO1[5:0]
16-bit Input Capture
4ch.
16-bit Free-Run
Timer
3ch.
16-bit Output
Compare
6ch.
LVD Ctrl
AHB-APB Bridge : APB2 (Max 40 MHz)
TIOB[7:0]
Base Timer
16-bit 8ch. /
32-bit 4ch.
AHB-APB Bridge : APB1 (Max 40 MHz)
TIOA[7:0]
Multi-Function Timer x 2
Power-On
Reset
LVD
Regulator
C
IRQ-Monitor
CRC
Accelerator
Watch Counter
External Interrupt
Controller
16-pin + NMI
INT[15:0]
NMIX
MODE-Ctrl
GPIO
Waveform Generator
3ch.
16-bit PPG
3ch.
PLL
Multi-Function Serial I/F
8ch.
(with FIFO ch.4 to 7)
2
& HW flow control(ch.4)*
MD[1:0]
PIN-Function-Ctrl
P0[F:0],
P1[F:0],
.
.
.
Px[x:0]
SCK[7:0]
SIN[7:0]
SOT[7:0]
CTS4
RTS4
*1: MB9AF311LA/MA と F312LA/MA, MB9AF314LA/MA, MB9AF315MA, MB9AF316MA においては、
ETM は使用できません。
*2: MB9AF311LA と F312LA, MB9AF314LA においては、外部バスインタフェースと 12 ビット A/D
コンバータ(unit 2)は使用できません。また、マルチファンクションシリアルインタフェースの
ハードウェアフロー・コントロールは非対応です。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
55
D a t a S h e e t
 メモリサイズ
メモリサイズについては、
「品種構成」の「メモリサイズ」を参照してください。
 メモリマップ
 メモリマップ(1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
0x4006_1000
0x4006_0000
0x4005_0000
0x4004_0000
0x4003_F000
Reserved
0x4003_B000
0x4003_A000
0x7000_0000
0x6000_0000
0x4003_9000
External Device
Area
0x4003_8000
0x4003_7000
Reserved
0x4003_6000
0x4003_5000
0x4400_0000
0x4200_0000
0x4000_0000
32Mbytes
Bit band alias
Peripherals
Reserved
0x2400_0000
0x2200_0000
0x1FF8_0000
メモリサイズの 詳細は
次項の「●メモリマップ
(2),(3)」を参照してく
ださい。
0x0010_2000
0x0010_0000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
32Mbytes
Bit band alias
Reserved
0x2008_0000
0x2000_0000
0x4003_4000
0x4002_8000
Security/CR Trim
Reserved
GPIO
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
A/DC
0x4002_6000
QPRC
0x4002_5000
Base Timer
PPG
0x4002_2000
0x4002_1000
0x4002_0000
0x4001_5000
0x4001_3000
0x0000_0000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
CONFIDENTIAL
Watch Counter
CRC
MFS
Reserved
USB Clock Ctrl
LVD
Reserved
MFT Unit1
MFT Unit0
0x4001_6000
Flash
56
Reserved
0x4002_7000
SRAM1
SRAM0
Reserved
DMAC
Reserved
USB ch.0
EXT-bus I/F
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
Flash I/F
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 メモリマップ(2)
MB9AF316MA/NA
MB9AF315MA/NA
0x2008_0000
0x2008_0000
Reserved
Reserved
0x2000_4000
SRAM1
16Kbytes
0x2000_4000
SRAM1
16Kbytes
0x2000_0000
SRAM1
16Kbytes
0x2000_0000
SRAM0
16Kbytes
0x2000_0000
SRAM0
16Kbytes
0x1FFF_C000
SRAM0
16Kbytes
0x1FFF_C000
Reserved
0x1FFF_C000
Reserved
0x0010_2000
0x0010_0000
0x2008_0000
Reserved
0x2000_4000
0x0010_1000
MB9AF314LA/MA/NA
Reserved
0x0010_2000
CR trimming
Security
0x0010_1000
0x0010_0000
0x0010_2000
CR trimming
Security
0x0010_1000
0x0010_0000
CR trimming
Security
Reserved
0x0008_0000
Reserved
Reserved
0x0006_0000
SA10-13(64KBx4)
0x0000_0000
SA4-7(8KBx4)
0x0004_0000
SA10-11(64KBx2)
SA8-9(48KBx2)
0x0000_0000
SA4-7(8KBx4)
SA8-9(48KBx2)
0x0000_0000
Flash 256Kbytes
SA8-9(48KBx2)
Flash 384Kbytes
Flash 512Kbytes
SA10-15(64KBx6)
SA4-7(8KBx4)
フラッシュメモリマップの詳細は、
「MB9A310A/110A シリーズ フラッシュプログラミングマニュアル」を参照してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
57
D a t a S h e e t
 メモリマップ(3)
MB9AF312LA/MA/NA
MB9AF311LA/MA/NA
0x2008_0000
0x2008_0000
Reserved
Reserved
0x2000_2000
0x2000_0000
0x1FFF_E000
0x2000_2000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x2000_0000
0x1FFF_E000
Reserved
Reserved
0x0010_2000
0x0010_1000
0x0010_0000
0x0010_2000
CR trimming
Security
0x0010_1000
0x0010_0000
Reserved
SA4-7(8KBx4)
0x0001_0000
SA8-9(16KBx2)
0x0000_0000
Flash 64Kbytes
SA8-9(48KBx2)
CR trimming
Security
Reserved
Flash 128Kbytes
0x0002_0000
0x0000_0000
SRAM1
8Kbytes
SRAM0
8Kbytes
SA4-7(8KBx4)
フラッシュメモリマップの詳細は、
「MB9A310A/110A シリーズ フラッシュプログラミングマニュアル」を参照してください。
58
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 ペリフェラル・アドレスマップ
Start address
End address
0x4000_0000H
0x4000_0FFFH
0x4000_1000H
0x4000_FFFFH
0x4001_0000H
0x4001_0FFFH
クロック・リセット制御
0x4001_1000H
0x4001_1FFFH
ハードウェアウォッチドッグタイマ
0x4001_2000H
0x4001_2FFFH
0x4001_3000H
0x4001_4FFFH
0x4001_5000H
0x4001_5FFFH
デュアルタイマ
0x4001_6000H
0x4001_FFFFH
予約
0x4002_0000H
0x4002_0FFFH
多機能タイマ unit0
0x4002_1000H
0x4002_1FFFH
多機能タイマ unit1
0x4002_2000H
0x4002_3FFFH
予約
0x4002_4000H
0x4002_4FFFH
PPG
0x4002_5000H
0x4002_5FFFH
0x4002_6000H
0x4002_6FFFH
0x4002_7000H
0x4002_7FFFH
A/D コンバータ
0x4002_8000H
0x4002_DFFFH
予約
0x4002_E000H
0x4002_EFFFH
内蔵 CR トリミング
0x4002_F000H
0x4002_FFFFH
予約
0x4003_0000H
0x4003_0FFFH
外部割込み
0x4003_1000H
0x4003_1FFFH
割込み要因確認レジスタ
0x4003_2000H
0x4003_2FFFH
予約
0x4003_3000H
0x4003_3FFFH
GPIO
0x4003_4000H
0x4003_4FFFH
予約
0x4003_5000H
0x4003_5FFFH
低電圧検出
0x4003_6000H
0x4003_6FFFH
0x4003_7000H
0x4003_7FFF H
予約
0x4003_8000H
0x4003_8FFFH
マルチファンクションシリアル
0x4003_9000H
0x4003_9FFFH
CRC
0x4003_A000H
0x4003_AFFFH
時計カウンタ
0x4003_B000H
0x4003_EFFFH
予約
0x4003_F000H
0x4003_FFFFH
外部バス I/F
0x4004_0000H
0x4004_FFFFH
USB ch.0
0x4005_0000H
0x4005_FFFFH
予約
0x4006_0000H
0x4006_0FFFH
DMAC レジスタ
0x4006_1000H
0x4006_1FFFH
0x4006_2000H
0x4006_2FFFH
予約
0x4006_3000H
0x4006_3FFFH
予約
0x4006_4000H
0x41FF_FFFFH
予約
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
Bus
AHB
APB0
Peripherals
フラッシュメモリ I/F レジスタ
予約
ソフトウェアウォッチドッグタイマ
予約
ベースタイマ
APB1
APB2
AHB
クアッドカウンタ(QPRC)
USB クロック生成回路
予約
59
D a t a S h e e t
 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
 INITX=0
INITX 端子が"L"レベルの期間です。
 INITX=1
INITX 端子が"H"レベルの期間です。
 SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"0"に設定された状態です。
 SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"1"に設定された状態です。
 入力可
入力機能が使用可能な状態です。
 内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
 Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
 設定不可
設定できません。
 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能に従います。
ポートとして使用している場合は、その状態を保持します。
 アナログ入力可能
アナログ入力が許可されています。
 トレース出力
トレース機能が使用可能な状態です。
60
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 端子状態一覧表
端子
状態
形式
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
INITX 入力
状態
電源不安定
デバイス
内部
リセット
状態
電源安定
ランモード
もしくは
スリープ
モード状態
タイマモードもしくは
ストップモード状態
電源安定
電源安定
INITX=1
INITX=1
‐
INITX=0
INITX=1
‐
‐
‐
‐
SPL=0
SPL=1
直前状態保持
Hi-Z/内部入力
"0"固定
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
メイン水晶
発振入力端子
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態保持
Hi-Z/内部入力
"0"固定
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態保持/
発振停止時*1 は
Hi-Z/内部入力
"0"固定
直前状態保持/
発振停止時*1 は
Hi-Z/内部入力
"0"固定
C
INITX
入力端子
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
D
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
JTAG 選択時
Hi-Z
プルアップ/
入力可
プルアップ/
入力可
直前状態保持
設定不可
設定不可
直前状態
保持
A
B
E
GPIO 選択時
トレース
選択時
F
G
H
外部割込み
許可選択時
設定不可
設定不可
設定不可
Hi-Z/内部入力
"0"固定
トレース
出力
設定不可
直前状態
保持
直前状態保持
直前状態保持
GPIO 選択時
上記以外の
リソース
選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z/内部入力
"0"固定
トレース
選択時
設定不可
設定不可
設定不可
トレース
出力
GPIO 選択時
上記以外の
リソース
選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
外部割込み
許可選択時
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
GPIO 選択時
上記以外の
リソース
選択時
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
直前状態保持
直前状態
保持
直前状態保持
Hi-Z/内部入力
"0"固定
直前状態保持
直前状態
保持
直前状態保持
Hi-Z/内部入力
"0"固定
61
D a t a S h e e t
端子
状態
形式
I
J
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
電源不安定
デバイス
内部
リセット
状態
電源安定
ランモード
もしくは
スリープ
モード状態
タイマモードもしくは
ストップモード状態
電源安定
電源安定
‐
INITX=0
INITX=1
INITX=1
‐
‐
‐
‐
SPL=0
SPL=1
GPIO 選択時
リソース
選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
Hi-Z/内部入力
"0"固定
NMIX 選択時
設定不可
設定不可
設定不可
GPIO 選択時
上記以外の
リソース
選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
アナログ入力
選択時
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
上記以外の
リソース
選択時
設定不可
外部割込み
許可選択時
INITX=1
直前状態保持
直前状態
保持
直前状態保持
Hi-Z/内部入力
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/内部入力
"0"固定/
アナログ
入力可
Hi-Z/内部入力
"0"固定/
アナログ
入力可
設定不可
設定不可
直前状態
保持
直前状態保持
Hi-Z/内部入力"0"
固定
設定不可
設定不可
設定不可
直前状態
保持
直前状態保持
直前状態保持
アナログ入力
選択時
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/内部入力
"0"固定/
アナログ入力可
Hi-Z/内部入力"0"
固定/
アナログ入力可
GPIO 選択時
上記以外の
リソース
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態保持
Hi-Z/内部入力"0"
固定
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態保持
Hi-Z/内部入力"0"
固定
サブ水晶
発振入力端子
入力可
入力可
入力可
入力可
入力可
入力可
K
L
INITX 入力
状態
M
62
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
端子
状態
形式
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
INITX 入力
状態
電源不安定
デバイス
内部
リセット
状態
電源安定
ランモード
もしくは
スリープ
モード状態
タイマモードもしくは
ストップモード状態
電源安定
電源安定
‐
INITX=0
INITX=1
INITX=1
‐
‐
‐
‐
SPL=0
SPL=1
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態保持
Hi-Z/内部入力"0"
固定
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態保持/
発振停止時*2 は
Hi-Z/内部入力
"0"固定
直前状態保持/
発振停止時*2 は
Hi-Z/内部入力
"0"固定
GPIO 選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態保持
Hi-Z/内部入力"0"
固定
送信時は
Hi-Z/入力可/
受信時は
内部入力
"0"固定
N
INITX=1
USB I/O 端子
設定不可
設定不可
設定不可
直前状態
保持
送信時は
Hi-Z/入力可/
受信時は
内部入力
"0"固定
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態保持
Hi-Z/
入力可
O
P
*1 : サブタイマモード,低速 CR タイマモード,ストップモードは発振が停止します。
*2 : ストップモードは発振が停止します。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
63
D a t a S h e e t
 電気的特性
1.
絶対最大定格
項目
記号
電源電圧*1, *2
定格値
最小
最大
単位
備考
Vcc
Vss - 0.5
Vss + 6.5
V
1,
3
USBVcc
Vss - 0.5
Vss + 6.5
V
1,
4
AVcc
Vss - 0.5
Vss + 6.5
V
1,
4
AVRH
Vss - 0.5
Vss + 6.5
V
Vss - 0.5
Vcc + 0.5
(≦6.5V)
V
USB 端子を除く
Vss - 0.5
USBVcc + 0.5
(≦6.5V)
V
USB 端子
Vss - 0.5
Vss + 6.5
V
5V トレラント
電源電圧(USB 用) * *
アナログ電源電圧* *
アナログ基準電圧* *
入力電圧*1
VI
アナログ端子入力電圧*1
VIA
Vss - 0.5
AVcc + 0.5
(≦6.5V)
V
出力電圧*1
VO
Vss - 0.5
Vcc + 0.5
(≦6.5V)
V
ICLAMP
-2
+2
mA
*8
+20
mA
*8
10
mA
4mA タイプ
20
mA
12mA タイプ
39
mA
P80, P81
4
mA
4mA タイプ
最大クランプ電流
最大総クランプ電流
Σ[ICLAMP]
5
IOL
"L"レベル最大出力電流*
"L"レベル平均出力電流*6
IOLAV
"L"レベル最大総出力電流
"L"レベル平均総出力電流*7
5
6
12
mA
12mA タイプ
19.7
mA
P80, P81
-
100
mA
∑IOLAV
-
50
mA
- 10
mA
4mA タイプ
- 20
mA
12mA タイプ
39
mA
P80, P81
-4
mA
4mA タイプ
- 12
mA
12mA タイプ
25.3
mA
P80, P81
IOHAV
"H"レベル平均出力電流*
-
∑IOL
IOH
"H"レベル最大出力電流*
-
-
-
∑IOH
-
- 100
mA
∑IOHAV
-
- 50
mA
消費電力
PD
-
300
mW
保存温度
TSTG
- 55
+ 150
°C
"H"レベル最大総出力電流
7
"H"レベル平均総出力電流*
*1 :
*2 :
*3 :
*4 :
*5 :
*6 :
*7 :
Vss = AVss = 0.0V を基準にした値です。
Vcc は Vss - 0.5V より低くなってはいけません。
USBVcc は Vss - 0.5V より低くなってはいけません。
電源投入時など Vcc + 0.5V を超えてはいけません。
最大出力電流は、該当する端子一本のピーク値を規定します。
平均出力電流は、該当する端子一本に流れる電流の 100ms の期間内での平均電流を規定します。
平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。
64
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
*8 :
・該当端子については、
「端子機能一覧」、
「入出力回路形式」を参照してください。
・推奨動作条件内でご使用ください。
・+B 入力は直流電圧(電流)でご使用ください。
・+B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
・+B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下にな
るように電流制限抵抗の値を設定してください。
・低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイ
オードを通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼ
すことがあります。そのため+B 入力時には Vcc、AVcc の電位が推奨動作条件を超えないよう
にしてください。
・本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行って
いる場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完
全な動作を行うことがあります。
・推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
resistor
P-ch
Digital output
+B input (0V~16V)
N-ch
Digital input
R
AVCC
Analog input
(注意事項) 絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は、半導体デバイスを破壊す
る可能性があります。したがって、定格を一項目でも超えることのないようご注意くださ
い。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
65
D a t a S h e e t
2.
推奨動作条件
(Vss = AVss = 0.0V)
項目
電源電圧
電源電圧(3V 電源) USB 用
記号
条件
Vcc
-
USBVcc
定格値
最小
最大
2.7*4
5.5
3.0
3.6
(≦Vcc)
2.7
5.5
(≦Vcc)
単位
備考
V
*1
V
*2
アナログ電源電圧
AVcc
-
2.7
5.5
V
アナログ基準電圧
AVRH
-
2.7
AVcc
V
CS
-
1
10
μF
Ta
-
- 40
+ 105
°C
4 層基板
実装時
- 40
+ 105
°C
- 40
+ 105
°C
Icc≦35mA
- 40
+ 85
°C
Icc>35mA
平滑コンデンサ容量
動作温度
FPT-100P-M23
FPT-80P-M37
FPT-64P-M38
FPT-64P-M39
LCC-64P-M24
BGA-112P-M04
FPT-100P-M06
Ta
単層両面
基板
実装時
AVcc = Vcc
内蔵レギュレー
タ用*3
*1 : P81/UDP0 および P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合です。
*2 : P81/UDP0 および P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合です。
*3 : 平滑コンデンサの接続方法は、
「デバイス使用上の注意」の「・C 端子について」を参照してく
ださい。
*4 : 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メ
イン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
(注意事項) 推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格
値は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。
この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証してい
ません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門まで
ご相談ください。
66
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
3.
直流規格
(1) 電流規格
(Vcc = AVcc = 2.7V~5.5V, USBVcc = 3.0V~3.6V, Vss = AVss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
条件
PLL
ランモード
ラン
モード
電流
スリープ
モード
電流
Iccs
単位 備考
標準*3
最大*4
32
41
mA
*1
21
28
mA
*1
高速 CR
ランモード
CPU/周辺 : 4MHz*2
Flash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
3.9
7.7
mA
*1
サブ
ランモード
CPU/周辺 : 32kHz
Flash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
*6
0.15
3.2
mA
*1
低速 CR
ランモード
CPU/周辺 : 100kHz
Flash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
0.2
3.3
mA
*1
PLL
周辺 : 40MHz
スリープモード *5
10
15
mA
*1
高速 CR
周辺 : 4MHz*2
スリープモード
1.2
4.4
mA
*1
サブ
周辺 : 32kHz
スリープモード *6
0.1
3.1
mA
*1
低速 CR
周辺 : 100kHz
スリープモード
0.1
3.1
mA
*1
Icc
VCC
CPU : 40MHz,
周辺 : 40MHz,
Flash 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
*5
CPU : 40MHz,
周辺 : 40MHz,
Flash 3Wait
FRWTR.RWT = 00
FSYNDN.SD = 011
*5
規格値
*1 : 全ポート固定時
*2 : トリミングにて 4MHz に設定した場合
*3 : Ta=+25°C, VCC=5.5V
*4 : Ta=+105°C, VCC=5.5V
*5 : 水晶振動子(4MHz)使用時(発振回路の消費電流を含む)
*6 : 水晶振動子(32kHz)使用時(発振回路の消費電流を含む)
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
67
D a t a S h e e t
(Vcc = AVcc = 2.7V~5.5V, USBVcc = 3.0V~3.6V, Vss = AVss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
メイン
タイマモード
タイマ
モード
電流
ICCT
Vcc
ストップ
モード
電流
サブ
タイマモード
ストップ
モード
ICCH
規格値
条件
単位 備考
標準*2
最大*2
2.5
3
mA
*1
-
6
mA
*1
60
230
μA
*1
-
3.1
mA
*1
Ta = + 25°C,
LVD off 時
35
200
μA
*1
Ta = + 105°C,
LVD off 時
-
3
mA
*1
Ta = + 25°C,
LVD off 時
*3
Ta = + 105°C,
LVD off 時
*3
Ta = + 25°C,
LVD off 時
*4
Ta = + 105°C,
LVD off 時
*4
*1 : 全ポート固定時
*2 : VCC=5.5V
*3 : 水晶振動子(4MHz)使用時(発振回路の消費電流を含む)
*4 : 水晶振動子(32kHz)使用時(発振回路の消費電流を含む)
・低電圧検出回路(LVD)電流
(VCC = 2.7V~5.5V, VSS = 0V, Ta = - 40°C~+ 105°C)
項目
低電圧
検出回路(LVD)
電源電流
規格値
標準
最大
記号
端子名
条件
ICCLVD
VCC
割込み発生用
動作時
Vcc=5.5V
4
7
単位
μA
備考
未検出時
・フラッシュメモリ電流
(VCC = 2.7V~5.5V, VSS = 0V, Ta = - 40°C~+ 105°C)
項目
記号
端子名
条件
フラッシュメモリ
書込み/消去電流
ICCFLASH
VCC
書込み/
消去時
規格値
標準
最大
11.4
13.1
単位
備考
mA
・A/D コンバータ電流
(VCC = AVCC = 2.7V~5.5V, VSS = AVSS = AVRL = 0V, Ta = - 40°C~+ 105°C)
項目
電源電流
基準電源電流
68
CONFIDENTIAL
記号
端子名
ICCAD
AVCC
ICCAVRH
AVRH
条件
1unit 動作時
停止時
A/D 1unit 動作時
AVRH=5.5V
停止時
規格値
標準
最大
単位
0.57
0.06
0.72
20
mA
μA
1.1
1.96
mA
0.06
4
μA
備考
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
(2) 端子特性
(Vcc = AVcc = 2.7V~5.5V, Vss = AVss = 0V, Ta = - 40°C~ + 105°C)
項目
"H"レベル入力電圧
(ヒステリシス入力)
"L"レベル入力電圧
(ヒステリシス入力)
記号
端子名
条件
VIHS
CMOS
ヒステリシス
入力端子,
MD0,1
VILS
VOH
標準
最大
-
Vcc×
0.8
-
Vcc+
0.3
V
5V トレラン
ト入力端子
-
Vcc×
0.8
-
Vss+
5.5
V
CMOS
ヒステリシス
入力端子,
MD0,1
-
Vss- 0.3
-
Vcc×
0.2
V
Vcc0.5
-
Vcc
V
Vcc0.5
-
Vcc
V
Vcc0.4
-
Vcc
V
Vss
-
0.4
V
Vss
-
0.4
V
Vss
-
0.4
V
μA
12mA
タイプ
P80, P81
4mA
タイプ
"L"レベル出力電圧
VOL
12mA
タイプ
P80, P81
Vcc ≧ 4.5 V
IOH = - 4mA
Vcc < 4.5 V
IOH = - 2mA
Vcc ≧ 4.5 V
IOH = - 12mA
Vcc < 4.5 V
IOH = - 8mA
Vcc ≧ 4.5 V
IOH = - 20.5mA
Vcc < 4.5 V
IOH = -13.0mA
Vcc ≧ 4.5 V
IOL = 4mA
Vcc ≧ 4.5 V
IOL = 12mA
Vcc < 4.5 V
IOL = 8mA
Vcc ≧ 4.5 V
IOL = 18.5mA
Vcc < 4.5 V
IOL = 10.5mA
IIL
-
-
-5
-
+5
プルアップ抵抗値
RPU
プルアップ
端子
Vcc ≧ 4.5 V
25
50
100
Vcc < 4.5 V
30
80
200
-
-
5
15
CIN
Vcc, Vss,
AVcc, AVss,
AVRH
以外
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
備考
Vcc < 4.5 V
IOL = 2mA
入力リーク電流
入力容量
単位
最小
4mA
タイプ
"H"レベル出力電圧
規格値
kΩ
pF
69
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
入力周波数
4
48
Vcc<4.5V
4
20
Vcc≧4.5V
4
48
Vcc<4.5V
4
20
Vcc≧4.5V
20.83
250
Vcc<4.5V
50
250
-
PWH/tCYLH
PWL/tCYLH
45
tCF
tCR
-
tCYLH
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
規格値
最小
最大
Vcc≧4.5V
FCH
入力クロック周期
条件
X0
X1
単位
備考
MHz 水晶発振子接続時
MHz 外部クロック時
ns
外部クロック時
55
%
外部クロック時
-
5
ns
外部クロック時
FCM
-
-
-
40
MHz マスタクロック
FCC
-
-
-
40
MHz
FCP0
-
-
-
40
FCP1
-
-
-
40
ベースクロック
(HCLK/FCLK)
MHz APB0 バスクロック*2
MHz APB1 バスクロック*2
FCP2
-
-
-
40
MHz APB2 バスクロック*2
tCYCC
-
-
25
-
ns
内部動作クロック*1 t
CYCP0
サイクル時間
-
-
25
-
ns
ベースクロック
(HCLK/FCLK)
APB0 バスクロック*2
-
-
25
-
ns
APB1 バスクロック*2
-
-
25
-
ns
APB2 バスクロック*2
1
内部動作クロック*
周波数
tCYCP1
tCYCP2
*1 : 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER
2-1: クロック』を参照してください。
*2 : 各ペリフェラルが接続されている APB バスについては「ブロックダイヤグラム」を参照してく
ださい。
X0
70
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
(2) サブクロック入力規格
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
入力周波数
tCYLL
入力クロックパルス幅
備考
標準
最大
-
-
32.768
-
kHz 水晶発振接続時
-
32
-
100
kHz 外部クロック時
-
10
-
31.25
μs
外部クロック時
PWH/tCYLL
PWL/tCYLL
45
-
55
%
外部クロック時
X0A
X1A
-
単位
最小
FCL
入力クロック周期
規格値
条件
X0A
(3) 内蔵 CR 発振規格
 内蔵高速 CR
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
クロック周波数
記号
FCRH
条件
規格値
最小
標準
最大
Ta = + 25°C
3.96
4
4.04
Ta =
0°C~ + 70°C
3.84
4
4.16
Ta =
- 40°C~ + 105°C
3.8
4
4.2
Ta =
- 40°C~ + 105°C
3
4
5
単位
備考
トリミング時*
MHz
非トリミング時
周波数安定時間
tCRWT
90
μs *2
*1 : 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度ト
リミング値に使用した場合
*2 : トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なお、トリミング
値設定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用でき
ます。
 内蔵低速 CR
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
クロック周波数
記号
条件
FCRL
-
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
規格値
最小
標準
最大
50
100
150
単位
備考
kHz
71
D a t a S h e e t
(4-1) メイン PLL・USB 用 PLL の使用条件(PLL の入力クロックにメインクロックを選択)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
4
16
fPLLI
MHz
PLL 入力クロック周波数
13
75
PLL 逓倍率
逓倍
200
300
fPLLO
MHz
PLL マクロ発振クロック周波数
40
FCLKPLL
MHz
メイン PLL クロック周波数*2
48
FCLKSPLL
MHz M 分周後の周波数
USB クロック周波数*3
*1 : PLL の発振が安定するまでの待ち時間
*2 : メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
*3 : USB クロックの詳細については、
『FM3 ファミリ ペリフェラルマニュアル 通信マクロ編』の
『CHAPTER 2-2: USB クロック生成』を参照してください。
(4-2)メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを選択)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
規格値
最小 標準 最大
PLL 発振安定待ち時間*1
tLOCK
100
(LOCK UP 時間)
3.8
fPLLI
4
PLL 入力クロック周波数
50
PLL 逓倍率
190
fPLLO
PLL マクロ発振クロック周波数
2
FCLKPLL
メイン PLL クロック周波数*
*1 : PLL の発振が安定するまでの待ち時間
*2 : メイン PLL クロック(CLKPLL)の詳細については、『FM3
『CHAPTER 2-1: クロック』を参照してください。
単位
-
μs
4.2
71
300
40
MHz
逓倍
MHz
MHz
備考
ファミリ ペリフェラルマニュアル』の
(注意事項) 必ずトリミングした内蔵高速 CR を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を
超えないようにしてください。
メイン PLL 接続図
メインクロック(CLKMO)
高速 CR クロック(CLKHC)
K 分周
PLL 入力
クロック
メイン
PLL
PLL マクロ
発振クロック
M 分周
メイン PLL
クロック
(CLKPLL)
N 分周
72
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
USB 用 PLL 接続図
メインクロック(CLKMO)
K 分周
PLL 入力
クロック
USB 用
PLL
PLL マクロ
発振クロック
M 分周
USB
クロック
N 分周
(5) リセット入力規格
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
(6) パワーオンリセットタイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
電源立上り時間
電源断時間
パワーオンリセット
解除までの時間
端子名
規格値
単位
最小
最大
Tr
0
-
ms
Toff
1
-
ms
0.446
0.744
ms
Vcc
Tprt
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
Tr
Tprt
Internal RST
RST Active
CPU Operation
Toff
Release
start
用語解説
・
VCC_minimum: 推奨動作条件(VCC)の下限電圧
・
VDH_minimum: 低電圧検出リセット解除電圧
「9. 低電圧検出特性」を参照してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
73
D a t a S h e e t
(7) 外バスタイミング
 外バスクロック出力規格
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
端子名
条件
規格値
最小
最大
単位
40
MHz
Vcc ≧ 4.5 V
32
MHz
Vcc < 4.5 V
MCLKOUT
25
ns
Vcc ≧ 4.5 V
最小クロック周期
31.25
ns
Vcc < 4.5 V
(注意事項) 外バスクロック出力は HCLK の分周クロックです。
設定の詳細は『FM3 ファミリ ペリフェ
ラルマニュアル』の『CHAPTER 12: 外部バスインタフェース』を参照してください。
外バスクロック出力を行わない場合、本規格は外バス動作に影響しません。
出力周波数
tCYCLE
MCLKOUT
 外バス
信号入出力規格
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
VIH
信号入力規格
VIL
VOH
信号出力規格
出力信号
CONFIDENTIAL
-
VOL
入力信号
74
条件
VIH
VIL
VIH
VIL
VOH
VOL
VOH
VOL
規格値
単位
0.8 × VCC
V
0.2 × VCC
V
0.8 × VCC
V
0.2 × VCC
V
備考
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 セパレートバスアクセス
項目
非同期 SRAM モード
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
記号
端子名
条件
MOEX
Vcc≧4.5V
tOEW
MOEX
最小パルス幅
Vcc<4.5V
Vcc≧4.5V
MCSX↓→アドレス
MCSX[7:0]
tCSL – AV
MAD[24:0]
出力遅延時間
Vcc<4.5V
Vcc≧4.5V
MOEX↑→アドレス
MOEX
tOEH - AX
MAD[24:0]
ホールド時間
Vcc<4.5V
Vcc≧4.5V
MCSX↓→
tCSL - OEL
MOEX↓遅延時間
Vcc<4.5V
MOEX
MCSX[7:0]
Vcc≧4.5V
MOEX↑→
tOEH - CSH
MCSX↑時間
Vcc<4.5V
Vcc≧4.5V
MCSX↓→MDQM↓
MCSX
tCSL - RDQML
MDQM[1:0]
遅延時間
Vcc<4.5V
Vcc≧4.5V
データセットアップ
MOEX
tDS - OE
MADATA[15:0]
→MOEX↑時間
Vcc<4.5V
Vcc≧4.5V
MOEX↑→
MOEX
tDH - OE
MADATA[15:0] Vcc<4.5V
データホールド時間
MWEX
Vcc≧4.5V
tWEW
MWEX
最小パルス幅
Vcc<4.5V
Vcc≧4.5V
MWEX↑→アドレス
MWEX
tWEH - AX
MAD[24:0]
出力遅延時間
Vcc<4.5V
Vcc≧4.5V
MCSX↓→MWEX↓
tCSL - WEL
遅延時間
Vcc<4.5V
MWEX
MCSX[7:0]
Vcc≧4.5V
MWEX↑→MCSX↑
tWEH - CSH
遅延時間
Vcc<4.5V
Vcc≧4.5V
MCSX↓→MDQM↓
MCSX
tCSL-WDQML
MDQM[1:0]
遅延時間
Vcc<4.5V
Vcc≧4.5V
MCSX↓→
MCSX
tCSL - DV
MADATA[15:0]
データ出力時間
Vcc<4.5V
Vcc≧4.5V
MWEX↑→
MWEX
tWEH - DX
MADATA[15:0]
データホールド時間
Vcc<4.5V
(注意事項) 外部負荷容量 CL = 30pF 時 (m=0~15, n=1~16)
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
規格値
単位
最小
最大
MCLK×n-3
-
-9
-12
MCLK×m-9
MCLK×m-12
20
38
+9
+ 12
MCLK×m+9
MCLK×m+12
MCLK×m+9
MCLK×m+12
MCLK×m+9
MCLK×m+12
MCLK×m+9
MCLK×m+12
-
0
-
ns
MCLK×n-3
-
ns
0
MCLK×m-9
MCLK×m-12
0
0
MCLK×n-9
MCLK×n-12
0
MCLK×n-9
MCLK×n-12
MCLK-9
MCLK-12
0
MCLK×m+9
MCLK×m+12
MCLK×n+9
MCLK×n+12
MCLK×m+9
MCLK×m+12
MCLK×n+9
MCLK×n+12
MCLK+9
MCLK+12
MCLK×m+9
MCLK×m+12
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
75
D a t a S h e e t
tCYCLE
MCLK
tOEH-CSH
tWEH-CSH
MCSX[7:0]
tCSL-AV
MAD[24:0]
tOEH-AX
Address
tWEH-AX
tCSL-AV
Address
tCSL-OEL
MOEX
tOEW
tCSL-WDQML
tCSL-RDQML
MDQM[1:0]
tCSL-WEL
tWEW
MWEX
MADATA[15:0]
tDS-OE
tDH-OE
RD
tWEH-DX
WD
Invalid
tCSL-DV
76
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 セパレートバスアクセス
項目
アドレス遅延時間
同期 SRAM モード
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
記号
端子名
条件
tAV
MCLK
MAD[24:0]
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
VCC≧4.5V
VCC<4.5V
Vcc≧4.5V
Vcc<4.5V
tCSL
MCLK
MCSX[7:0]
MCSX 遅延時間
tCSH
tREL
MCLK
MOEX
MOEX 遅延時間
tREH
データセットアップ
→MCLK↑時間
MCLK↑→
データホールド時間
tDS
MCLK
MADATA[15:0]
tDH
MCLK
MADATA[15:0]
tWEL
MCLK
MWEX
MWEX 遅延時間
tWEH
MDQM[1:0]
遅延時間
tDQML
MCLK
MDQM[1:0]
tDQMH
MCLK↑→
MCLK,
tODS
MADATA[15:0]
データ出力時間
MCLK↑→
MCLK
tOD
MADATA[15:0]
データホールド時間
(注意事項) 外部負荷容量 CL = 30pF 時
規格値
最小
単位
最大
9
12
9
12
9
12
9
12
9
12
1
1
1
1
1
ns
ns
ns
ns
ns
19
37
-
ns
0
-
ns
1
1
1
1
MCLK+1
1
1
9
12
9
12
9
12
9
12
MCLK+18
MCLK+24
18
24
ns
ns
ns
ns
ns
ns
tCYCLE
MCLK
tCSL
tCSH
MCSX[7:0]
tAV
tAV
Address
MAD[24:0]
Address
tREL
tREH
tDQML
tDQMH
MOEX
tDQML
tDQMH
tWEL
tWEH
MDQM[1:0]
MWEX
tDS
tDH
tOD
MADATA[15:0]
RD
WD
Invalid
tODS
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
77
D a t a S h e e t
 マルチプレクスバスアクセス 非同期 SRAM モード
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
マルチプレクス
アドレス遅延時間
記号
端子名
tALE-CHMADV
MALE
MADATA[15:0]
規格値
条件
Vcc≧4.5V
Vcc<4.5V
マルチプレクス
Vcc≧4.5V
tCHMADH
アドレスホールド
Vcc<4.5V
時間
(注意事項) 外部負荷容量 CL = 30pF 時 (m=0~15, n=1~16)
最小
最大
0
10
20
MCLK×n+0 MCLK×n+10
単位
ns
ns
MCLK×n+0 MCLK×n+20
MCLK
MCSX[7:0]
MALE
MAD [24:0]
MOEX
MDQM [1:0]
MWEX
MADATA[15:0]
78
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 マルチプレクスバスアクセス 同期 SRAM モード
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
tCHAL
MALE 遅延時間
tCHAH
端子名
条件
MCLK
ALE
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
MCLK↑→
tCHMADV
マルチプレクス
アドレス遅延時間
MCLK
MADATA[15:0]
MCLK↑→
tCHMADX
マルチプレクス
データ出力時間
(注意事項) 外部負荷容量 CL = 30pF 時
Vcc≧4.5V
規格値
最小
最大
単位
9
12
9
12
ns
ns
ns
ns
1
tOD
ns
1
tOD
ns
1
1
備考
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
MCLK
MCSX[7:0]
MALE
MAD [24:0]
MOEX
MDQM [1:0]
MWEX
MADATA[15:0]
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
79
D a t a S h e e t
 外部 RDY 入力タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
MCLK↑
MRDY 入力
セットアップ時間
規格値
最小
最大
記号
端子名
条件
tRDYI
MCLK
MRDY
Vcc≧4.5V
19
Vcc<4.5V
37
-
単位
備考
ns
RDY 入力時
···
MCLK
Original
MOEX
MWEX
Over 2cycles
tRDYI
MRDY
RDY 解除時
MCLK
··· ···
2 cycles
Extended
MOEX
MWEX
tRDYI
0.5×VCC
MRDY
80
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
(8) ベースタイマ入力タイミング
 タイマ入力タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
TIOAn/TIOBn
(ECK,TIN として使用する時)
-
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
tTIWH
ECK
規格値
VIHS
VIHS
VILS
TIN
VILS
 トリガ入力タイミング
(Vcc = 2.7V~5.5V, Vss = 0V Ta = - 40°C~ + 105°C)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
TIOAn/TIOBn
(TGIN として使用する時)
-
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
tTRGH
VIHS
規格値
VIHS
TGIN
VILS
VILS
(注意事項) tcycp は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「ブロックダイヤグラム」を参
照してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
81
D a t a S h e e t
(9) CSIO/UART タイミング
 CSIO (SPI = 0, SCINV = 0)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
条件
Vcc<4.5V
Vcc≧4.5V
最小
最大
最小
最大
4tcycp
-
4tcycp
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
単位
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↓→SOT 遅延時間
tSLOVI
SCKx
SOTx
SIN→SCK↑
セットアップ時間
tIVSHI
SCKx
SINx
SCK↑→SIN ホールド時間
tSHIXI
SCKx
SINx
0
-
0
-
ns
シリアルクロック
"L"パルス幅
tSLSH
SCKx
2tcycp - 10
-
2tcycp - 10
-
ns
シリアルクロック
"H"パルス幅
tSHSL
SCKx
tcycp + 10
-
tcycp + 10
-
ns
SCK↓→SOT 遅延時間
tSLOVE
SCKx
SOTx
-
50
-
30
ns
SIN→SCK↑
セットアップ時間
tIVSHE
SCKx
SINx
10
-
10
-
ns
SCK↑→SIN ホールド時間
tSHIXE
SCKx
SINx
20
-
20
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
マスタ
モード
スレーブ
モード
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
82
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
マスタモード
tSLSH
SCK
VIH
tF
SOT
VIL
tSHSL
VIL
VIH
VIH
tR
tSLOVE
VOH
VOL
SIN
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
83
D a t a S h e e t
 CSIO (SPI = 0,SCINV = 1)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
条件
Vcc<4.5V
Vcc≧4.5V
最小
最大
最小
最大
4tcycp
-
4tcycp
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
単位
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT 遅延時間
tSHOVI
SCKx
SOTx
SIN→SCK↓
セットアップ時間
tIVSLI
SCKx
SINx
SCK↓→SIN ホールド時間
tSLIXI
SCKx
SINx
0
-
0
-
ns
シリアルクロック
"L"パルス幅
tSLSH
SCKx
2tcycp - 10
-
2tcycp - 10
-
ns
シリアルクロック
"H"パルス幅
tSHSL
SCKx
tcycp + 10
-
tcycp + 10
-
ns
SCK↑→SOT 遅延時間
tSHOVE
SCKx
SOTx
-
50
-
30
ns
SIN→SCK↓
セットアップ時間
tIVSLE
SCKx
SINx
10
-
10
-
ns
SCK↓→SIN ホールド時間
tSLIXE
SCKx
SINx
20
-
20
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
マスタ
モード
スレーブ
モード
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
84
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
VIL
SIN
tSLIXI
VIH
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
VIL
VIL
tF
tSHOVE
VOH
VOL
SIN
tIVSLE
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
85
D a t a S h e e t
 CSIO (SPI = 1, SCINV = 0)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
条件
Vcc<4.5V
Vcc≧4.5V
最小
最大
最小
最大
単位
シリアルクロック
サイクルタイム
tSCYC
SCKx
4tcycp
-
4tcycp
-
ns
SCK↑→SOT 遅延時間
tSHOVI
SCKx
SOTx
- 30
+ 30
- 20
+ 20
ns
SIN→SCK↓
セットアップ時間
tIVSLI
SCKx
SINx
50
-
30
-
ns
SCK↓→SIN ホールド時間
tSLIXI
0
-
0
-
ns
SOT→SCK↓遅延時間
tSOVLI
SCKx
SINx
SCKx
SOTx
2tcycp - 30
-
2tcycp - 30
-
ns
シリアルクロック
"L"パルス幅
tSLSH
SCKx
2tcycp - 10
-
2tcycp - 10
-
ns
シリアルクロック
"H"パルス幅
tSHSL
SCKx
tcycp + 10
-
tcycp + 10
-
ns
SCK↑→SOT 遅延時間
tSHOVE
SCKx
SOTx
-
50
-
30
ns
SIN→SCK↓
セットアップ時間
tIVSLE
SCKx
SINx
10
-
10
-
ns
SCK↓→SIN ホールド時間
tSLIXE
SCKx
SINx
20
-
20
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
マスタ
モード
スレーブ
モード
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
86
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
tSCYC
VOH
VOL
SCK
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
マスタモード
tSLSH
SCK
VIH
tR
VIH
tSHOVE
VOH
VOL
VOH
VOL
tIVSLE
SIN
VIH
VIL
VIL
tF
*
SOT
tSHSL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
* : TDR レジスタにライトすると変化
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
87
D a t a S h e e t
 CSIO (SPI = 1, SCINV = 1)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号 端子名
条件
Vcc<4.5V
Vcc≧4.5V
最小
最大
最小
最大
単位
シリアルクロック
サイクルタイム
tSCYC
SCKx
4tcycp
-
4tcycp
-
ns
SCK↓→SOT 遅延時間
tSLOVI
SCKx
SOTx
- 30
+ 30
- 20
+ 20
ns
SIN→SCK↑
セットアップ時間
tIVSHI
SCKx
SINx
50
-
30
-
ns
SCK↑→SIN ホールド時間
tSHIXI
0
-
0
-
ns
SOT→SCK↑遅延時間
tSOVHI
SCKx
SINx
SCKx
SOTx
2tcycp - 30
-
2tcycp - 30
-
ns
シリアルクロック
"L"パルス幅
tSLSH
SCKx
2tcycp - 10
-
2tcycp - 10
-
ns
シリアルクロック
"H"パルス幅
tSHSL
SCKx
tcycp + 10
-
tcycp + 10
-
ns
SCK↓→SOT 遅延時間
tSLOVE
SCKx
SOTx
-
50
-
30
ns
SIN→SCK↑
セットアップ時間
tIVSHE
SCKx
SINx
10
-
10
-
ns
SCK↑→SIN ホールド時間
tSHIXE
SCKx
SINx
20
-
20
-
ns
SCK 立下り時間
tF
SCKx
-
5
-
5
ns
SCK 立上り時間
tR
SCKx
-
5
-
5
ns
マスタ
モード
スレーブ
モード
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30pF 時
88
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
tSCYC
VOH
SCK
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
マスタモード
tSHSL
tR
SCK
VIL
tSLSH
VIH
VIH
tF
VIL
VIL
VIH
tSLOVE
SOT
VOH
VOL
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
 外部クロック入力 (EXT = 1)
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
シリアルクロック"L"パルス幅
tSLSH
シリアルクロック"H"パルス幅
tSHSL
SCK 立下り時間
tF
SCK 立上り時間
tR
tR
SCK
VIL
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
条件
CL = 30pF
最小
最大
単位
tcycp + 10
-
ns
tcycp + 10
-
ns
-
5
ns
-
5
ns
tSHSL
VIH
tF
tSLSH
VIH
VIL
備考
VIL
VIH
89
D a t a S h e e t
(10) 外部入力タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
端子名
条件
規格値
最小
最大
単位
A/D コンバータ
トリガ入力
ADTG
FRCKx
入力パルス幅
tINH
tINL
-
2tCYCP*
-
ns
INTxx,
NMIX
フリーランタイマ
入力クロック
インプット
キャプチャ
ICxx
DTTIxX
備考
-
2tCYCP*
-
ns
タイマモード、
ストップモード
を除く
2tCYCP + 100*
-
ns
タイマモード、
ストップモード
500
-
ns
波形ジェネレータ
外部割込み
NMI
* : tCYCP は APB バスのサイクル時間です。
A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
90
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
(11) クアッドカウンタ タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
AIN 端子"H"幅
AIN 端子"L"幅
BIN 端子"H"幅
BIN 端子"L"幅
AIN"H"レベルから
BIN 立上り時間
BIN"H"レベルから
AIN 立下り時間
AIN"L"レベルから
BIN 立下り時間
BIN"L"レベルから
AIN 立上り時間
BIN"H"レベルから
AIN 立上り時間
AIN"H"レベルから
BIN 立下り時間
BIN"L"レベルから
AIN 立下り時間
AIN"L"レベルから
BIN 立上り時間
ZIN 端子"H"幅
ZIN 端子"L"幅
規格値
記号
条件
tAHL
tALL
tBHL
tBLL
-
tAUBU
PC_Mode2 または
PC_Mode3
tBUAD
PC_Mode2 または
PC_Mode3
tADBD
PC_Mode2 または
PC_Mode3
tBDAU
PC_Mode2 または
PC_Mode3
tBUAU
PC_Mode2 または
PC_Mode3
tAUBD
PC_Mode2 または
PC_Mode3
tBDAD
PC_Mode2 または
PC_Mode3
tZHL
PC_Mode2 または
PC_Mode3
QCR:CGSC="0"
tZLL
QCR:CGSC="0"
tADBU
最小
最大
2tCYCP*
-
単位
ns
ZIN レベル確定から
tZABE
QCR:CGSC="1"
AIN/BIN 立下り立上り
時間
AIN/BIN 立下り立上り
tABEZ
QCR:CGSC="1"
時間から ZIN レベル確定
* : tCYCP は APB バスクロックのサイクル時間です。クアッドカウンタが接続されている APB バス番号
については「ブロックダイヤグラム」を参照してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
tBLL
91
D a t a S h e e t
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
92
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
2
(12) I C タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
条件
Standard-mode
Fast-mode
単位 備考
最小
最大
最小
最大
FSCL
0
100
0
400
kHz
tHDSTA
4.0
-
0.6
-
μs
SCL クロック"L"幅
tLOW
4.7
-
1.3
-
μs
SCL クロック"H"幅
tHIGH
4.0
-
0.6
-
μs
反復『スタート』条件
セットアップ時間
SCL↑→SDA↓
tSUSTA
4.7
-
0.6
-
μs
データホールド時間
SCL↓→SDA↓↑
tHDDAT
0
3.45*2
0
0.9*3
μs
データセットアップ時間
SDA↓↑→SCL↑
tSUDAT
250
-
100
-
ns
『ストップ』条件
セットアップ時間
SCL↑→SDA↑
tSUSTO
4.0
-
0.6
-
μs
『ストップ』条件と
『スタート』条件との間の
バスフリー時間
tBUF
4.7
-
1.3
-
μs
ノイズフィルタ
tSP
2 tCYCP*4
-
2 tCYCP*4
-
ns
SCL クロック周波数
(反復)『スタート』条件
ホールド時間
SDA↓→SCL↓
CL = 30pF,
R = (Vp/IOL) *1
-
*1 : R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧,
IOL は VOL 保証電流を示します。
*2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満た
していなければなりません。
*3 : Fast-mode I2C バスデバイスを Standard-mode I2C バスシステムに使用できますが、要求される条件
tSUDAT≧250ns を満足しなければなりません。
*4 : tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8MHz 以上に設定してください。
SDA
SCL
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
93
D a t a S h e e t
(13) ETM タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
データホールド
TRACECLK
周波数
端子名
条件
tETMH
TRACECLK
TRACED[3:0]
Vcc≧4.5V
2
9
Vcc<4.5V
2
15
Vcc≧4.5V
-
40
MHz
Vcc<4.5V
-
32
MHz
Vcc≧4.5V
25
-
ns
Vcc<4.5V
31.25
-
ns
1/tTRACE
TRACECLK
TRACECLK
クロック周期
規格値
最小 最大
記号
tTRACE
単位
備考
ns
(注意事項) 外部負荷容量 CL = 30pF 時
HCLK
TRACECLK
TRACED[3:0]
94
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
(14) JTAG タイミング
(Vcc = 2.7V~5.5V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
端子名
条件
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
Vcc≧4.5V
Vcc<4.5V
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
tJTAGS
TCK
TMS, TDI
tJTAGH
TCK
TMS, TDI
TDO 遅延時間
tJTAGD
TCK,
TDO
規格値
最小 最大
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
(注意事項) 外部負荷容量 CL = 30pF 時
TCK
TMS/TMI
TDO
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
95
D a t a S h e e t
5.
12 ビット A/D コンバータ
 A/D 変換部電気的特性
(Vcc = AVcc = 2.7V~5.5V, Vss = AVss = 0V, Ta = - 40°C~ + 105°C)
項目
記号
端子名
分解能
-
積分直線性誤差
微分直線性誤差
規格値
単位
最小
標準
最大
-
-
-
12
bit
-
-
-
± 1.7
± 4.5
LSB
-
-
-
± 1.7
± 2.5
LSB
ゼロトランジション
電圧
VZT
ANxx
-
±8
± 15
mV
フルスケール
トランジション電圧
VFST
ANxx
-
-
-
Ts
Ts
コンペアクロック
周期*3
Tcck
動作許可状態遷移
期間
変換時間
AVRH±8 AVRH±15
1.0*1
-
-
1
1.2*
μs
-
-
*2
-
-
Tcck
50
-
2000
ns
Tstt
Tstt
-
-
1.0
μs
アナログ入力容量
CAIN
-
-
-
12.9
pF
アナログ入力抵抗
RAIN
-
-
-
チャネル間ばらつき
-
-
-
-
4
LSB
アナログポート入力
電流
-
ANxx
-
-
5
μA
アナログ入力電圧
-
ANxx
AVSS
-
AVRH
V
基準電圧
-
AVRH
2.7
-
AVCC
V
2
3.8
AVRH=2.7V~5.5V
mV
*2
サンプリング時間
備考
ns
kΩ
AVcc≧4.5V
AVcc<4.5V
AVcc≧4.5V
AVcc<4.5V
AVcc≧4.5V
AVcc<4.5V
*1 : 変換時間は サンプリング時間(Ts) + コンペア時間(Tc)の値です。
最小変換時間の条件は、以下の通りです。
AVcc≧4.5V HCLK=40MHz サンプリング時間 : 300ns, コンペア時間:700ns
AVcc<4.5V HCLK=40MHz サンプリング時間 : 500ns, コンペア時間:700ns
必ずサンプリング時間(Ts), コンペアクロック周期(Tcck)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定については、
『FM3 ファミリ ペリフェラルマニュ
アル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタ設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「■ブロックダイヤグラム」を参照し
てください。
サンプリングおよびコンペアクロックはベースクロック(HCLK)から生成されます。
*2 : 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3 : コンペア時間(Tc) は (式 2)の値です。
96
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
アナログ
信号発生源
Rext
ANxx
アナログ入力端子
コンパレータ
RAIN
CAIN
(式 1) Ts ≧ ( RAIN + Rext ) × CAIN × 9
Ts
: サンプリング時間
RAIN : A/D の入力抵抗 = 2kΩ
4.5 ≦ AVCC ≦ 5.5 の場合
A/D の入力抵抗 = 3.8kΩ
2.7 ≦ AVCC < 4.5 の場合
CAIN : A/D の入力容量 = 12.9pF 2.7 ≦ AVCC ≦ 5.5 の場合
Rext : 外部回路の出力インピーダンス
(式 2) Tc=Tcck × 14
Tc
: コンペア時間
Tcck : コンペアクロック周期
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
97
D a t a S h e e t
・12 ビット A/D コンバータの用語の定義
: A/D コンバータにより識別可能なアナログ変化
 分解能
 積分直線性誤差 : ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
 微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVSS
AVRH
AVSS
アナログ入力
=
デジタル出力 N の微分直線性誤差
=
N
VZT
VFST
VNT
CONFIDENTIAL
:
:
:
:
AVRH
アナログ入力
デジタル出力 N の積分直線性誤差
1LSB =
98
(実測値)
0x(N-2)
0x001
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
6.
USB 特性
(Vcc = 2.7V~5.5V, USBVcc = 3.0V~3.6V, Vss = 0V, Ta = - 40°C~ + 105°C)
項目
入力特性
記号 端子名
条件
最小
規格値
最大
単位 備考
入力"H"レベル電圧
VIH
-
2.0
USBVcc + 0.3
V
*1
入力"L"レベル電圧
VIL
-
Vss - 0.3
0.8
V
*1
差動入力感度
VDI
-
0.2
-
V
*2
差動コモンモードレンジ VCM
-
0.8
2.5
V
*2
2.8
3.6
V
*3
0.0
0.3
V
*3
出力"H"レベル電圧
VOH
出力"L"レベル電圧
VOL
UDP0,
UDM0
外部
プルダウン
抵抗
= 15kΩ
外部
プルアップ
抵抗
= 1.5kΩ
Full Speed
Full Speed
最小差動入力感度[V]
VCRS
1.3
2.0
V *4
クロスオーバー電圧
出力特性 立上り時間
tFR
4
20
ns *5
tFF
4
20
ns *5
立下り時間
立上り/立下り時間
tFRFM
Full Speed
90
111.11
% *5
マッチング
ZDRV
Full Speed
28
44
Ω *6
出力インピーダンス
tLR
Low Speed
75
300
ns *7
立上り時間
tLF
Low Speed
75
300
ns *7
立下り時間
立上り/立下り時間
tLRFM
Low Speed
80
125
% *7
マッチング
*1 : USB I/O の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL(Max)=0.8V,
VIH(Min)=2.0V(TTL 入力規格)の範囲内に設定されています。
また、ノイズ感度を低下させるためヒステリシス特性を持たせています。
*2 : USB 差動データ信号の受信には、Differential-Receiver を使用します。
Differential-Receiver は、差動データ入力がローカル・グランド・リファレンス レベルに対し、
0.8V~2.5V の範囲内にあるときには、200mV の差動入力感度があります。
上記電圧範囲は、コモン・モード入力電圧範囲と言われています。
コモン・モード入力電圧 [V]
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
99
D a t a S h e e t
*3 : ドライバの出力駆動能力は、Low-State(VOL)で 0.3V 以下(対 3.6V, 1.5kΩ 負荷)、High-State(VOH)で 2.8V
以上(対グランド, 15kΩ 負荷)です。
*4 : USB I/O の外部差動出力信号(D+/D-)のクロス電圧は、1.3V~2.0V の範囲内にあります。
VCRS 規格範囲
*5 : Full-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10%~90%間の時間で定義されます。
また Full-speed Buffer に関しては、Tr/Tf は、RFI 放射を最小にするために、Tr/Tf 比を±10%以内と
規定されています。
立上り時間
100
CONFIDENTIAL
立下り時間
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
*6 : USB Full-speed 接続は、90Ω ± 15%の特性インピーダンス(Differential Mode)で、シールドされたツ
イスト・ペアケーブルを介して行われます。
USB 規格は、USB Driver の出力インピーダンスは 28Ω~44Ω の範囲内になければならないことを
規定しており、上記規格を満足し、バランスをとるために、ディスクリート直列抵抗器(Rs)を付加
することを規定しています。
本 USB I/O をご使用の際には、直列抵抗 Rs として 25Ω~30Ω (推奨値 27Ω)を付加しご使用くださ
い。
28Ω ~ 44Ω Equiv. Imped.
28Ω ~ 44Ω Equiv. Imped.
外付け抵抗として実装してください。
Rs 直列抵抗値 25Ω ~ 30Ω
推奨値として 27Ω の直列抵抗を付加してください。
また、「E24 系列で誤差 5%以内の抵抗」をご使用ください。
*7 : Low-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10%~90%間の時間で定義されます。
立上り時間
立下り時間
外部負荷条件は、
「・Low-Speed Load (Compliance Load)」を参照してください。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
101
D a t a S h e e t
 Low-Speed Load (Upstream Port Load) - Reference 1
CL = 50pF ~ 150pF
CL = 50pF ~ 150pF
 Low-Speed Load (Downstream Port Load) - Reference 2
CL =200pF ~
600pF
CL =200pF ~
600pF
 Low-Speed Load (Compliance Load)
CL = 200pF ~ 450pF
CL = 200pF ~ 450pF
102
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
7.
低電圧検出特性
(1) 低電圧検出リセット
(Ta = - 40°C~ + 105°C)
項目
記号
条件
検出電圧
VDL
解除電圧
VDH
規格値
単位
備考
最小
標準
最大
-
2.25
2.45
2.65
V
電圧降下時
-
2.30
2.50
2.70
V
電圧上昇時
(2) 低電圧検出割込み
(Ta = - 40°C~ + 105°C)
項目
記号
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
LVD 安定待ち時間
TLVDW
条件
SVHI = 0000
SVHI = 0001
SVHI = 0010
SVHI = 0011
SVHI = 0100
SVHI = 0111
SVHI = 1000
SVHI = 1001
-
規格値
単位
備考
最小
標準
最大
2.58
2.8
3.02
V
電圧降下時
2.67
2.9
3.13
V
電圧上昇時
2.76
3.0
3.24
V
電圧降下時
2.85
3.1
3.34
V
電圧上昇時
2.94
3.2
3.45
V
電圧降下時
3.04
3.3
3.56
V
電圧上昇時
3.31
3.6
3.88
V
電圧降下時
3.40
3.7
3.99
V
電圧上昇時
3.40
3.7
3.99
V
電圧降下時
3.50
3.8
4.10
V
電圧上昇時
3.68
4.0
4.32
V
電圧降下時
3.77
4.1
4.42
V
電圧上昇時
3.77
4.1
4.42
V
電圧降下時
3.86
4.2
4.53
V
電圧上昇時
3.86
4.2
4.53
V
電圧降下時
3.96
4.3
4.64
V
電圧上昇時
-
-
2240×tcycp *
μs
* : tcycp は APB2 バスクロックのサイクル時間です。
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
103
D a t a S h e e t
8.
フラッシュメモリ書込み/消去特性
(1) 書込み/消去時間
(Vcc = 2.7V~5.5V, Ta = - 40°C~ + 105°C)
項目
セクタ消去時間
Large Sector
Small Sector
ハーフワード(16 ビット)
書込み時間
規格値
単位
備考
標準*
最大*
0.7
0.3
3.7
1.1
s
内部での消去前書込み時間を含む
12
384
μs
システムレベルのオーバヘッド時
間は除く
64K/128K/
5.2
23.6
s
チップ消去時間 256Kbyte 品
内部での消去前書込み時間を含む
8
38.4
s
384K/512Kbyte 品
* : 標準は出荷直後の代表値、最大は書換え 10 万回までの保証値です。
(2) 書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
1,000
10,000
100,000
* : 平均温度+85℃時
104
CONFIDENTIAL
保持時間(年)
備考
20*
10*
5*
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
9.
スタンバイ復帰時間
(1) 復帰要因 : 割込み
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・復帰カウント時間
(VCC = 2.7V~5.5V, Ta = - 40°C~+ 105°C)
項目
規格値
標準
最大*
tCYCC
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
単位
ns
40
80
μs
453
737
μs
サブタイマモード
453
737
μs
ストップモード
453
737
μs
Ticnt
低速 CR タイマモード
備考
* : 規格値の最大値は内蔵 CR の精度に依存します。
・スタンバイ復帰動作例(外部割込み復帰時*)
Ext.INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 外部割込みは立下りエッジ検出設定時
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
105
D a t a S h e e t
・スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
Resource INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
106
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
(2) 復帰要因 : リセット
リセット解除からプログラム動作開始までの時間を示します。
・復帰カウント時間
(VCC = 2.7V~5.5V, Ta = - 40°C~+ 105°C)
項目
記号
標準
規格値
最大*
単位
308
444
μs
308
444
μs
428
684
μs
サブタイマモード
428
684
μs
ストップモード
428
684
μs
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
Trcnt
低速 CR タイマモード
備考
* : 規格値の最大値は内蔵 CR の精度に依存します。
・スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal RST
RST Active
Release
Trcnt
CPU
Operation
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
Start
107
D a t a S h e e t
・スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
Resource RST
Internal RST
RST Active
Release
Trcnt
CPU
Operation
Start
* : 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
・パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワー
オンリセット/低電圧検出リセット時は、「■電気的特性 4. 交流規格 (6)パワーオンリ
セットタイミング」を参照してください。
・リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時
間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。
108
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 オーダ型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9AF311LAPMC1-G-JNE2
64Kbyte
16Kbyte
MB9AF312LAPMC1-G-JNE2
128Kbyte
16Kbyte
MB9AF314LAPMC1-G-JNE2
256Kbyte
32Kbyte
MB9AF311LAPMC-G-JNE2
64Kbyte
16Kbyte
MB9AF312LAPMC-G-JNE2
128Kbyte
16Kbyte
MB9AF314LAPMC-G-JNE2
256Kbyte
32Kbyte
MB9AF311LAQN-G-AVE2
64Kbyte
16Kbyte
MB9AF312LAQN-G-AVE2
128Kbyte
16Kbyte
MB9AF314LAQN-G-AVE2
256Kbyte
32Kbyte
MB9AF311MAPMC-G-JNE2
64Kbyte
16Kbyte
MB9AF312MAPMC-G-JNE2
128Kbyte
16Kbyte
MB9AF314MAPMC-G-JNE2
256Kbyte
32Kbyte
MB9AF315MAPMC-G-JNE2
384Kbyte
32Kbyte
MB9AF316MAPMC-G-JNE2
512Kbyte
32Kbyte
MB9AF311NAPMC-G-JNE2
64Kbyte
16Kbyte
MB9AF312NAPMC-G-JNE2
128Kbyte
16Kbyte
MB9AF314NAPMC-G-JNE2
256Kbyte
32Kbyte
MB9AF315NAPMC-G-JNE2
384Kbyte
32Kbyte
MB9AF316NAPMC-G-JNE2
512Kbyte
32Kbyte
MB9AF311NAPF-G-JNE1
64Kbyte
16Kbyte
MB9AF312NAPF-G-JNE1
128Kbyte
16Kbyte
MB9AF314NAPF-G-JNE1
256Kbyte
32Kbyte
MB9AF315NAPF-G-JNE1
384Kbyte
32Kbyte
MB9AF316NAPF-G-JNE1
512Kbyte
32Kbyte
MB9AF311NABGL-GE1
64Kbyte
16Kbyte
MB9AF312NABGL-GE1
128Kbyte
16Kbyte
MB9AF314NABGL-GE1
256Kbyte
32Kbyte
型格
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
パッケージ
包装
プラスチック・LQFP
(0.5mm ピッチ),64 ピン
(FPT-64P-M38)
プラスチック・LQFP
(0.65mm ピッチ),64 ピン
(FPT-64P-M39)
プラスチック・QFN
(0.5mm ピッチ),64 ピン
(LCC-64P-M24)
プラスチック・LQFP
(0.5mm ピッチ),80 ピン
(FPT-80P-M37)
トレイ
プラスチック・LQFP
(0.5mm ピッチ),100 ピン
(FPT-100P-M23)
プラスチック・QFP
(0.65mm ピッチ),100 ピン
(FPT-100P-M06)
プラスチック・PFBGA
(0.8mm ピッチ),112 ピン
(BGA-112P-M04)
109
D a t a S h e e t
 パッケージ・外形寸法図
プラスチック・LQFP, 100 ピン
(FPT-100P-M23)
プラスチック・LQFP, 100ピン
(FPT-100P-M23)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.00 mm × 14.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.65 g
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
75
51
76
50
0.08(.003)
Details of "A" part
1.50 +0.20
- 0.10
(.059+.008
-.004)
(Mounting height)
INDEX
100
0°~8°
0.50±0.20
(.020±.008)
26
"A"
1
0.50(.020)
C
0.22±0.05
(.009±.002)
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F100034S-c-3-4
110
CONFIDENTIAL
0.60±0.15
(.024±.006)
25
M
0.10±0.10
(.004±.004)
(Stand off)
0.25(.010)
0.145 ±0.055
(.006 ±.002)
単位:mm(inches)
注意:括弧内の値は参考値です。
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
プラスチック・QFP, 100ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35 mm MAX
コード(参考)
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100ピン
(FPT-100P-M06)
注1)*印寸法はレジン残りを含まず。
注2)端子幅および端子厚さはメッキ厚を含む。
注3)端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
*20.00±0.20(.787±.008)
80
51
50
81
0.10(.004)
17.90±0.40
(.705±.016)
* 14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
C
2002-2010 FUJITSU SEMICONDUCTOR LIMITED F100008S-c-5-7
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8°
31
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位:mm(inches)
注意:括弧内の値は参考値です。
111
D a t a S h e e t
プラスチック・LQFP, 80ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-80P-M37)
プラスチック・LQFP, 80ピン
(FPT-80P-M37)
注1)*印寸法はレジン残りを含まず。
注2)端子幅および端子厚さはメッキ厚を含む。
注3)端子幅はタイバ切断残りを含まず。
14.00± 0.20 (.551 ± .008)SQ
*12.00± 0.10 (.472 ± .004)SQ
60
0.145± 0.055
(.006± .002)
41
Details of "A" part
61
40
+0.20
1.50 –0.10
(Mounting height)
+.008
.059 –.004
0.25(.010)
0~8°
0.08(.003)
INDEX
80
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
0.10 ± 0.05
(.004 ± .002)
(Stand off)
21
"A"
1
20
0.50(.020)
0.22± 0.05
(.009± .002)
C
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F80037S-c-1-2
112
CONFIDENTIAL
M
単位:mm(inches)
注意:括弧内の値は参考値です。
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
(FPT-64P-M38)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
10.00 ± 0.10(.394 ± .004)SQ
48
0.145± 0.055
(.006 ± .002)
33
49
Details of "A" part
32
+0.20
0.08(.003)
1.50 –0.10
(Mounting height)
.059 +.008
–.004
0.25(.010)
0~8°
INDEX
64
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
17
M
単位:mm(inches)
注意:括弧内の値は参考値です。
113
D a t a S h e e t
プラスチック・LQFP, 64 ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-64P-M39)
プラスチック・LQFP, 64ピン
(FPT-64P-M39)
注 1)端子幅および端子厚さはメッキ厚を含む。
14.00±0.20(.551±.008)SQ
12.00±0.10(.472±.004)SQ
48
0.145± 0.055
(.006 ± .002)
33
Details of "A" part
49
32
+0.20
1.50 –0.10
.059 +.008
–.004
0.10(.004)
INDEX
64
16
0.65(.026)
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
17
1
0.32±0.05
(.013±.002)
CONFIDENTIAL
0.10±0.10
(.004±.004)
0.25(.010)BSC
"A"
0.13(.005)
M
2010-2011 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-2-2
114
0~8˚
単位:mm(inches)
注意:括弧内の値は参考値です。
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
プラスチック・PFBGA, 112ピン
(BGA-112P-M04)
リードピッチ
0.80 mm
パッケージ幅×
パッケージ長さ
10.00 × 10.00 mm
リード形状
半田ボール
封止方法
プラスチックモールド
ボールサイズ
Ф 0.45 mm
取付け高さ
1.45 mm Max.
質量
約 0.22 g
プラスチック・PFBGA, 112ピン
(BGA-112P-M04)
10.00±0.10(.394±.004)
0.20(.008) S B
0.80(.031)
REF
B
11
10
9
8
7
6
5
4
3
2
0.80(.031)
REF
A
10.00±0.10
(.394±.004)
1
L K J H G F
(INDEX AREA)
0.35±0.10
(.014±.004)
(Stand off)
0.20(.008) S A
1.25±0.20
(.049±.008)
(Seated height)
ED C B A
INDEX
112-Ф0.45±010
(112-Ф0.18±.004)
Ф0.08(.003) M
S A B
S
0.10(.004) S
C
2003-2010 FUJITSU SEMICONDUCTOR LIMITED B112004S-c-2-3
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
単位:mm(inches)
注意:括弧内の値は参考値です。
115
D a t a S h e e t
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm×9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-64P-M24)
プラスチック・QFN, 64ピン
(LCC-64P-M24)
9.00±0.10
(.354±.004)
6.00±0.10
(.236±.004)
9.00±0.10
(.354±.004)
0.25±0.05
(.010±.002)
6.00±0.10
(.236±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
CONFIDENTIAL
0.40±0.05
(.016±.002)
(0.20 (.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC64-24Sc-2-1
116
0.50 (.020)
(TYP)
単位:mm(inches)
注意:括弧内の値は参考値です。
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
 主な変更内容
ページ
場所
Revision 1.0
Revision 2.0
-
-
7
8
35~38
-
品種構成
マルチファンクションシリアル
外部割込み
信号説明
マルチファンクションシリアル
(ch.0~ch.7)
入出力回路形式
43, 44
52
55
68
70
71
78
87
デバイス使用上の注意
・電源端子について
メモリサイズ
電気的特性
4. 交流規格
(1)メインクロック入力規格
(4-2)メイン PLL の使用条件
(7)外バスタイミング
・外バスクロック出力規格
(8)ベースタイマ入力タイミング
・トリガ入力タイミング
(10)外部入力タイミング
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
93
96
Revision 2.1
Revision 3.0
2
3
9
45, 47
6. USB 特性
■特長
・USB インターフェース
■特長
・外部バスインターフェース
■パッケージと品種対応
■入出力回路形式
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
変更箇所
Initial release
・シリーズ名および品名を変更:
MB9A310 シリーズ → MB9A310A シリーズ
MB9AF311L → MB9AF311LA
MB9AF312L → MB9AF312LA
MB9AF314L → MB9AF314LA
MB9AF311M → MB9AF311MA
MB9AF312M → MB9AF312MA
MB9AF314M → MB9AF314MA
MB9AF315M → MB9AF315MA
MB9AF316M → MB9AF316MA
MB9AF311N → MB9AF311NA
MB9AF312N → MB9AF312NA
MB9AF314N → MB9AF314NA
MB9AF315N → MB9AF315NA
MB9AF316N → MB9AF316NA
・以下のパッケージを追加
LCC-64P-M24
以下の記述を追加
FIFO (16 段 × 9 ビット)あり:ch.4 ~ ch.7
FIFO なし: ch.0 ~ ch.3
記述を訂正
7pins (Max) → 8pins (Max)
機能の説明を訂正
・「LIN 端子」を追加
・「UART 端子」を削除
・分類 B の回路図を訂正
CMOS レベルヒステリシス入力 → Digital input
・分類 C の回路図を訂正
制御端子 → Digital output
記述を訂正
「メモリサイズ」を追加
内部動作クロック周波数に FCM の項目を追加
記述を追加
「(注意事項)」を追加
注釈文を訂正
・フルスケールトランジション電圧の規格値を訂正
最小: -20 → AVRH-20
最大: +20 → AVRH+20
・コンペアクロック周期の規格値を訂正
最大: 10000 → 2000
・基準電圧(AVRH)の規格値を訂正
最小: AVSS → 2.7
出力"L"レベル電圧(VOL)の条件を訂正
外部プルダウン抵抗 → 外部プルアップ抵抗
社名変更および記述フォーマットの変換
USB 用 PLL 搭載を追記
最大アクセスサイズ 256M バイトを追記
FPT-64P-M24, FPT-64P-M23, FPT-80P-M21, FPT-100P-M20 削除
回路形式 E と F と I に I2C 端子使用時の動作を追記
117
D a t a S h e e t
ページ
45, 46
52
52
53
55
56
56
57, 58
場所
■入出力回路形式
■デバイス使用上の注意
■デバイス使用上の注意
・水晶発振回路について
■デバイス使用上の注意
・C 端子について
■ブロックダイヤグラム
■メモリサイズ
■メモリマップ
・メモリマップ(1)
■メモリマップ
・メモリマップ(2)(3)
64, 65
■電気的特性
1. 絶対最大定格
66
■電気的特性
2. 推奨動作条件
67-68
71
72
73
75-77
82-89
96
105-108
109
110
118
CONFIDENTIAL
■電気的特性
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
(3) 内蔵 CR 発振規格
■電気的特性
4. 交流規格
(4-1) メイン PLL・USB 用 PLL の使用
条件
(4-2) メイン PLL の使用条件
■電気的特性
4. 交流規格
(6) パワーオンリセットタイミング
■電気的特性
4. 交流規格
(7) 外バスタイミング
■電気的特性
4. 交流規格
(8) CSIO/UART タイミング
■電気的特性
5. 12 ビット A/D コンバータ
■電気的特性
9. スタンバイ復帰時間
■オーダ型格
■パッケージ・外形寸法図
変更箇所
+B 入力可能な回路形式に追記
"・電源電圧の安定化について"を追記
以下の文を追記
実装基板にて、使用する水晶振動子の発振評価を実施してください。
文を変更
図を修正
「品種構成」の「メモリサイズ」を参照する様に変更
"Extarnal Device Area"の領域を修正
フラッシュメモリのセクタ構成の概略と、詳細はフラッシュプログラミ
ングマニュアルを参照するよう追記
・最大クランプ電流を追加。
・P80, P81 の出力電流を追加。
・+B 入力について追加。
・アナログ基準電圧の最小値を AVSS→2.7V に修正
・平滑コンデンサ容量を追記
・電源電圧が最小値未満について追記
・表の形式を変更
・メインタイマモード電流を追加
・フラッシュメモリ電流を追加
・A/D コンバータ電流を移動
内蔵高速 CR の周波数安定時間を追加
・メイン PLL クロック周波数を追加
・USB クロック周波数を追加
・メイン PLL 接続図と USB 用 PLL 接続図を追加
・パワーオンリセット解除までの時間を追加
・タイミング図を変更
データ出力時間を修正
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標準
値を追加
・AVcc<4.5V 時の変換時間を追加
・動作許可状態遷移期間を最小値から最大値に修正
スタンバイ復帰時間を追加
フル型格に変更
FPT-64P-M24, FPT-64P-M23, FPT-80P-M21, FPT-100P-M20 削除
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
119
D a t a S h e e t
120
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014
D a t a S h e e t
December 16, 2014, MB9A310A-DS706-00012-3v0-J
CONFIDENTIAL
121
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2011-2014 Spansion All rights reserved.
商標:Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
122
CONFIDENTIAL
MB9A310A-DS706-00012-3v0-J, December 16, 2014