本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 MB90920 シリーズ 16 ビット・マイクロコントローラ F2MC-16LX ハードウェアマニュアル Errata Sheet ページ 場所 訂正内容 Original document code: CM44-10142-5 Revision 1.0 February 2, 2015 125 5.3 表 5.3-1 クロック選択レジスタ(CKSCR) の機能 (1 / 3) の WS1, WS0 ビットでの以下の で示す PLL ストップ モードに関する記述を削除 (誤) メインクロックモードから PLL クロックモードに切り換えた場合の発振安定待ち時間は, 214/HCLK( 発振ク ロック周波数 4MHz で動作している場合: 約 4.1ms) 固定です。サブクロックモードから PLL クロックモー ドに切り換えた場合および PLL ストップモードから PLL クロックモードに復帰する場合の発振安定待ち時 間は, 本ビットに設定された値に従います。 PLL クロック発振安定待ち時間は, 214/HCLK 以上必要ですので, サブクロックモードから PLL クロックモー ドに切り換える場合および PLL ストップモードに移行する場合は, 本ビットには 10B または 11B を設定して ください。 (正) メインクロックモードから PLL クロックモードに切り換えた場合の発振安定待ち時間は, 214/HCLK( 発振ク ロック周波数 4MHz で動作している場合: 約 4.1ms) 固定です。サブクロックモードから PLL クロックモー ドに切り換えた場合の発振安定待ち時間は, 本ビットに設定された値に従います。 PLL クロック発振安定待ち時間は, 214/HCLK 以上必要ですので, サブクロックモードから PLL クロックモー ドに切り換える場合は, 本ビットには 10B または 11B を設定してください。 155 6.5.4 ストップモードへの移行の<注意事項>に以下を追加 ・ストップモードへの移行は必ずメインクロックモードまたはサブクロックモードから設定してください。 156 6.5.4 ストップモードの解除の<注意事項>での以下の で示す PLL ストップモードに関する記述を削除 •PLL ストップモード中は, メインクロックおよび PLL 逓倍回路が停止しているため,PLL ストップモードか ら復帰する場合は, メインクロック発振安定待ち時間および PLL クロック発振安定待ち時間を確保する必要 があります。この場合の発振安定待ち時間は, クロック選択レジスタの発振安定待ち時間選択ビット (CKSCR:WS1, WS0) に設定された値に従って, メインクロック発振安定待ち時間および PLL クロック発振安 定待ち時間を同時にカウントしますので, CKSCR:WS1, WS0 ビットには発振安定待ち時間の長い方に合わせて 値を設定してください。ただし, PLL クロック発振安定待ち時間は 214/HCLK 以上必要ですので, CKSCR:WS1, WS0 ビットには 10B または 11B を設定してください。 Publication Number MB90920_CM44-10142-5-DE CONFIDENTIAL Revision 1 Issue Date February 2, 2015 E R R A T A ページ 場所 158 6.6 S H E E T 訂正内容 図 6.6-1 状態遷移図を以下に示すように PLL ストップモード、PLL クロック発振安定待ちを削除 (誤) 電源投入 パワーオンリセット 外部リセット,ウォッチドッグタイマリセット, CPU動作検出リセット,ソフトウェアリセット 電源電圧低下 低電圧検出リセット * リセット SCS = 1 発振安定待ち終了 SCS = 0 発振安定待ち終了 SCS = 0 MCS = 0 メインクロック モード SLP = 1 MCS = 1 SLP = 1 割込み SCS = 1 SLP = 1 割込み 割込み TMD = 0 割込み TMD = 0 ＰＬＬタイムベース タイマモード メインタイムベース タイマモード STP = 1 STP = 1 STP = 1 ＰＬＬストップモード 割込み 割込み メインクロック発振安定待ち 割込み 時計モード メインストップモード 発振安定待ち終了 割込み サブスリープモード PLLスリープモード メインスリープモード TMD = 0 サブクロックモード PLLクロックモード サブストップモード 割込み 発振安定待ち終了 PLLクロック発振安定待ち 発振安定待ち終了 サブクロック発振安定待ち ＊：クロック2系統品のみで使用できるモードです。 (正) 電源投入 パワーオンリセット 外部リセット,ウォッチドッグタイマリセット, CPU動作検出リセット,ソフトウェアリセット 電源電圧低下 低電圧検出リセット * リセット SCS = 1 発振安定待ち終了 SCS = 0 発振安定待ち終了 SCS = 0 MCS = 0 メインクロック モード SLP = 1 MCS = 1 割込み メインスリープモード TMD = 0 割込み メインタイムベース タイマモード STP = 1 SLP = 1 SCS = 1 割込み PLLスリープモード TMD = 0 割込み SLP = 1 割込み サブスリープモード TMD = 0 ＰＬＬタイムベース タイマモード 割込み 時計モード STP = 1 メインストップモード 割込み サブクロックモード PLLクロックモード 発振安定待ち終了 メインクロック発振安定待ち サブストップモード 割込み 発振安定待ち終了 サブクロック発振安定待ち ＊：クロック2系統品のみで使用できるモードです。 2 CONFIDENTIAL MB90920_CM44-10142-5-DE1, February 2, 2015 E R R A T A ページ 場所 159 6.6 S H E E T 訂正内容 表 6.6-1 低消費電力モードの動作状態を以下の で示す PLL ストップモードに関する記述を削除 (誤) 動作状態 メイン クロック PLL PLL スリープ PLL タイムベース タイマ*1 PLL ストップ PLL 発振安定待ち サブ クロック PLL クロック CPU 動作 動作 動作 周辺 停止 動作 停止 動作 停止 動作 メイン クロック サブ クロック PLL クロック タイム ベース タイマ クロック ソース 動作 動作 停止 時計 停止 動作 動作 停止 動作 停止 動作 時計 タイム ベース タイマ PLL クロック (正) 動作状態 PLL PLL スリープ PLL タイムベース タイマ*1 PLL 発振安定待ち 162 6.8 CPU 動作 動作 動作 動作 クロック ソース 動作 動作 停止 動作 周辺 動作 動作 動作 動作 停止 動作 PLL クロック 6.8 低消費電力モード使用上の注意 に以下の で示すストップモードに関する記述を追加 低消費電力モードを使用する場合には, 次に示す内容に関して注意が必要です。 • スタンバイモードへの移行と割込み • スタンバイモードに移行する場合の注意 • スタンバイモードの割込みによる解除 • ストップモード移行時 • ストップモード解除時 • 発振安定待ち時間 • クロックモードの切換え • スタンバイモード遷移のための低消費電力モード制御レジスタ (LPMCR) にアクセスする際の注意事項 ■ ストップモード移行時 ストップモードへの移行は必ずメインモードまたはサブクロックモードから設定するようにしてください。 PLL クロックモードで動作中にストップモードへ移行したい場合は、一度メインモードに遷移してからスト ップモードに設定してください。 163 6.8 6.8 低消費電力モード使用上の注意の以下の で示す PLL ストップモードに関する記述を削除 ■ 発振安定待ち時間 ● PLL クロック発振安定待ち時間 PLL ストップモード中は, メインクロックおよび PLL 逓倍回路が停止しているため,PLL ストップモード から復帰する場合は, メインクロック発振安定待ち時間および PLL クロック発振安定待ち時間を確保して ください。この場合の発振安定待ち時間は, クロック選択レジスタの発振安定待ち時間選択ビット (CKSCR:WS1, WS0) に設定された値に従って, メインクロック発振安定待ち時間および PLL クロック発 振安定待ち時間を同時にカウントしますので, CKSCR:WS1, WS0 ビットには発振安定待ち時間の長い方に 合わせて値を設定してください。ただし, PLL クロック発振安定待ち時間は 214/HCLK 以上必要ですので, CKSCR:WS1, WS0 ビットには 10B または 11B を設定してください。 February 2, 2015, MB90920_CM44-10142-5-DE1 CONFIDENTIAL 3 E R R A T A S H E E T ページ 場所 訂正内容 259 9.3.2 9.3.2 タイムベースタイマ制御レジスタ(TBTC) の TBOF ビットの以下の で示す PLL ストップモードに関する 記述を削除 (誤) TBOF ビットは, 以下の条件でクリアされます。 • "0"の書込み • メインストップモードへの遷移 • PLL ストップモードへの遷移 • サブクロックモードからメインクロックモードへの遷移 • サブクロックモードから PLL クロックモードへの遷移 • メインクロックモードから PLL クロックモードへの遷移 • TBR ビットへの"0" 書込み • リセット "1" の書込みは意味がありません。 リードモディファイライト(RMW) 系命令における読出しの場合には, "1" が読み出されます。 (正) TBOF ビットは, 以下の条件でクリアされます。 • "0"の書込み • メインストップモードへの遷移 • サブクロックモードからメインクロックモードへの遷移 • サブクロックモードから PLL クロックモードへの遷移 • メインクロックモードから PLL クロックモードへの遷移 • TBR ビットへの"0" 書込み • リセット "1" の書込みは意味がありません。 リードモディファイライト(RMW) 系命令における読出しの場合には, "1" が読み出されます。 4 CONFIDENTIAL MB90920_CM44-10142-5-DE1, February 2, 2015 E R R A T A ページ 場所 266 9.4.2 S H E E T 訂正内容 9.4.2 タイムベースタイマの動作の以下の で示す PLL ストップモードに関する記述を削除 (誤) ■ タイムベースタイマの動作 タイムベースタイマは, メインクロックをカウントする 18 ビットのカウンタにより構成され, メインクロッ クが入力されている間は常にカウント動作を続けます。 タイムベースカウンタは, 以下の条件によってクリアされます。 • パワーオンリセット • メインストップモードへの遷移 • PLL ストップモードへの遷移 • メインクロックモードから PLL クロックモードへの遷移 • サブクロックモードからメインクロックモードへの遷移 • サブクロックモードから PLL クロックモードへの遷移 • TBTC レジスタの TBR ビットへの"0" 書込み タイムベースタイマの出力を使用している, ウォッチドッグタイマとインターバル割込み機能は, タイムベー スタイマのクリアに影響されます。 (正) ■ タイムベースタイマの動作 タイムベースタイマは, メインクロックをカウントする 18 ビットのカウンタにより構成され, メインクロッ クが入力されている間は常にカウント動作を続けます。 タイムベースカウンタは, 以下の条件によってクリアされます。 • パワーオンリセット • メインストップモードへの遷移 • メインクロックモードから PLL クロックモードへの遷移 • サブクロックモードからメインクロックモードへの遷移 • サブクロックモードから PLL クロックモードへの遷移 • TBTC レジスタの TBR ビットへの"0" 書込み タイムベースタイマの出力を使用している, ウォッチドッグタイマとインターバル割込み機能は, タイムベー スタイマのクリアに影響されます。 268 9.4.2 表 9.4-2 タイムベースタイマカウンタのクリア動作と発振安定待ち時間を以下の で示す PLL ストップモード に関する記述を削除 (誤) カウンタクリア TBOF クリア パワーオンリセット ○ ○ ○ ○ メインストップモードの解除 PLL ストップモードの解除 ○ ○ サブストップモードの解除 × × カウンタクリア TBOF クリア パワーオンリセット ○ ○ ○ ○ メインストップモードの解除 ○ ○ サブストップモードの解除 × × 動作 TBTC の TBR ビットへ"0" 書込み 発振安定待ち時間 － メインクロック発振 安定待ち時間 メインクロック発振 安定待ち時間 サブクロック発振 安定待ち時間 (正) 動作 TBTC の TBR ビットへ"0" 書込み February 2, 2015, MB90920_CM44-10142-5-DE1 CONFIDENTIAL 発振安定待ち時間 － メインクロック発振 安定待ち時間 メインクロック発振 安定待ち時間 サブクロック発振 安定待ち時間 5