MB96310 - Spansion

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07-13808-2
16 ビット・マイクロコントローラ
®
MB96310 シリーズ
MB96F313/315
■ 概要
MB96310 シリーズは , 富士通の先進的な 16FX アーキテクチャ(RISC と同様な性能をもつための命令パイプラインをも
つ 16 ビットアーキテクチャ) をベースにしています。CPU は , 確立された 16LX シリーズと同じ命令を使用しており , 16LX
ソフトウェアを新しい 16FX 製品に簡単に移行できます。前世代の製品と比較した 16FX の改善点には , 同じ動作周波数で
の大幅な性能の改善 , 消費電力の削減 , 起動時間の短縮があります。
最適な電力消費での最速処理を実現するため , 4 MHz の外部振動子から CPU に最高 56 MHz の動作周波数を提供するよ
うに内部 PLL を選択できます。その結果 , 17.8 ns という最小の命令サイクルタイムと , 優れた EMI 動作を実現できました。
オンチップクロック変調回路によって , 周波数スペクトルにおける放射ピークが大幅に減少されます。放射電力は , CPU
内部電圧を減少させるオンチップ電圧レギュレータによって最小化されます。柔軟なクロックツリーによって ,
CPU 速度に関係なく , 周辺リソースに適した動作周波数を選択できます。
( 注意事項 ) F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2009-2012 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2012.10
MB96310 シリーズ
■ 特長
特長
テクノロジ
説明
• 0.18 μm CMOS
• F2MC-16FX CPU
• 内部最大 56 MHz, 17.8 ns の命令サイクル時間
• コントローラアプリケーション用に最適化された命令セット ( 豊富なデータタイプ
( ビット , バイト , ワード , ロングワード ), 23 種類の豊富なアドレッシングモード
CPU
( バレルシフト , 多様なポインタ ))
• 8 バイトの命令実行キュー
• 符号付き乗算 (16 ビット× 16 ビット ) と除算 (32 ビット /16 ビット ) 命令が使用可能
• オンチップ PLL クロック逓倍 (x1 ～ x25, PLL 停止時 x1)
• 3 MHz ～ 16 MHz の水晶発振器クロック ( セラミック発振子使用時の最大周波数は
Q 係数によって決まる )
• 最大 56 MHz の外部クロック
• 32 kHz ～ 100 kHz のサブシステム水晶クロック
• 高速で安全な起動のための , 100 kHz/2 MHz の内部 RC クロック , 発振器停止検出 ,
システムクロック
ウォッチドッグ
• CPU と周辺装置の 2 つのクロックドメインに対して , クロックソースをメイン
クロックとサブクロックの振動子 ( サフィックス "W") およびオンチップ RC 振動子
から個別に選択可能。
• 13 種類の低消費電力モード ( ランモード , スリープモード , タイマモード , ストップ
モード )
• クロックモジュレータ
オンチップ電圧
レギュレータ
• 内部電圧レギュレータは低電圧の内部 MCU をサポートしているため , EMI 値および
低電圧リセット
• 電源電圧が最小値を下回ると , リセットされる
電力消費値の低減化を実現
コードセキュリティ •
メモリパッチ機能
DMA
予期せぬ読み取りから ROM の内容を保護
• ROM 内容の置き換え
• 埋め込み型デバッグサポートの実装にも使用可能
• CPU とは無関係に自動転送機能をリソースに自由に割り当てることが可能
• 高速割込み処理
割込み
• 8 つのプログラム可能な優先度レベル
• NMI ( マスク不可割込み )
• 3 つの独立したクロックタイマ (23 ビットの RC クロックタイマ , 23 ビットのメイン
タイマ
ク ロックタイマ , 17 ビットのサブクロックタイマ )
• ウォッチドッグタイマ
2
DS07-13808-2
MB96310 シリーズ
特長
説明
• CAN 仕様 Ver2.0A および Ver.2.0B に準拠
• ISO16845 認証済み
• 最大 1 Mbit/s のビットレート
• 32 のメッセージオブジェクト
CAN
• 各メッセージオブジェクトには独自の ID マスク
• プログラム可能な FIFO モード ( メッセージオブジェクトの連結 )
• マスク可能な割込み
• タイムアウトによりトリガがかけられたCANアプリケーションに対する自動再送信
モードの無効化
• 自己診断動作に対するプログラム可能なループバックモード
• 全二重 USART (SCI/LIN)
USART
• 専用リロードタイマを使った , 広い範囲に対応するボーレート設定
• 各種シリアル同期プロトコルに対応する同期オプション
• マスタまたはスレーブ LIN デバイスとして動作する LIN 機能
• SAR タイプ
A/D コンバータ
• 10 ビットの分解能
• 変換部での割込み信号送信 , 単発変換モード , 継続変換モード , 停止変換モードのソ
フトウェア , 外部トリガまたはリロードタイマによる起動
• 16 ビット幅
リロードタイマ
• 周辺クロック周波数の 1/21, 1/22, 1/23, 1/24, 1/25, 1/26 のプリスケーラが可能
• イベントカウント機能
• オーバフロー時に割込み信号送信。アウトプットコンペア (0, 4) との一致でタイマ
クリア。周辺クロック周波数の 1, 1/21, 1/22, 1/23, 1/24, 1/25, 1/26, 1/27,1/28 のプリスケー
フリーランタイマ
ラが可能
• 16 ビット幅
インプット
キャプチャ部
• 外部イベント発生時に割込み信号送信
• 立上りエッジ , 立下りエッジまたは両エッジの対応可能
• 16 ビット幅
アウトプット
コンペアユニット
• 16 ビットの I/O タイマとの一致発生時に割込み信号を送信
• 1 ペアのコンペアレジスタを使って出力信号の生成が可能
• 16 ビットのダウンカウンタ , サイクル , デューティ設定レジスタ
• トリガ , カウンタボロー , デューティ一致発生時の割込み
•
プログラマブル
パルスジェネレータ
PWM 動作とワンショット動作
• 内部プリスケーラにより , カウンタクロックとして周辺クロックのクロックの , およ
びクロック入力としてリロードタイマアンダフローの 1, 1/4, 1/16, 1/64 の分周が可能
• ソフトウェアまたはリロードタイマによるトリガが可能
DS07-13808-2
3
MB96310 シリーズ
特長
説明
• サブ発振子 ( サフィックス "W"), メイン発振子または RC 発振子のいずれかからク
ロックを選択可能
リアルタイム
クロック
• サブクロックまたは RC 振動子の振動誤差修正機能 ( クロック校正 )
• 秒 / 分 / 時レジスタの読み取り / 書込みアクセス可能
• 0.5 秒 /1 秒 / 分 / 時 / 日ごとに割込み信号生成可能
• 内部クロック分周器とプリスケーラにより , 正確な 1 秒クロックを提供
• エッジまたはレベル対応可能
外部割込み
• チャネルごとに割込みマスクと保留ビット
• 使用可能な CAN チャネルの RX ごとにウェイクアップ用の外部割込み
• 選択した USART チャネル SIN にウェイクアップ用の外部割込み
• リセット後に無効
•
NMI
( マスク不可割込み ) •
有効にした後は , リセット以外の方法で無効にすることはできない
高レベルまたは低レベルで対応可能
• 外部割込み 0 と端子を共有
• 実質的にすべての外部端子を汎用 I/O として使用可能
• すべてプッシュプル出力
• 入出力または周辺信号としてビット単位でプログラム可能
I/O ポート
• ビット単位でプログラム可能な入力イネーブル
• ビット単位でプログラム可能な入力レベル : 車載用 /CMOS シュミットトリガ /TTL
• ビット単位でプログラム可能なプルアップ抵抗
• EMI を最適化するため , ビット単位でプログラム可能な出力駆動強度
パッケージ
• プラスチック・LQFP, 48 ピン
• 自動プログラミング , 組込みアルゴリズムをサポート
• 書込み / 消去 / 消去一時停止 / 再開コマンド
• 自動アルゴリズムの完了を示すフラグ
• 消去サイクル回数 :10,000 回
フラッシュメモリ
• データ保持時間 :20 年
• 消去はセクタ単位で個別に実行可能
• セクタ保護
• フラッシュの内容を保護するフラッシュセキュリティ機能
• フラッシュ消去中の低電圧検出
4
DS07-13808-2
MB96310 シリーズ
■ 品種構成
特徴
MB96V300C
MB96(F)31x
製品の種類
評価サンプル
フラッシュ製品：MB96F31x
製品オプション
YS
低電圧リセットが永続的にオン /1 系統クロック
RS
低電圧リセットを禁止できる /1 系統クロック
YW
低電圧リセットが永続的にオン /2 系統クロック
RW
NA
低電圧リセットを禁止できる /2 系統クロック
AS
CAN なし / 低電圧リセットを禁止できる /
1 系統クロック
AW
CAN なし / 低電圧リセットを禁止できる /
2 系統クロック
フラッシュ /
ROM
RAM
96K バイト
8K バイト
160K バイト
8K バイト
外部 RAM による
ROM/ フラッシュ
メモリのエミュ
レーション , 92K
バイト内部 RAM
MB96F313Y, MB96F313R, MB96F313A
パッケージ
BGA416
FPT-48P-M26
DMA
16 チャネル
4 チャネル
USART
10 チャネル
3 チャネル
A/D コンバータ
40 チャネル
12 チャネル
A/D コンバータ基準電圧
スイッチ
あり
なし
16 ビットリロードタイマ
6 チャネル +
1 チャネル
(PPG 用 )
4 チャネル + 1 チャネル (PPG 用 )
16 ビットフリーラン
タイマ
4 チャネル
4 チャネル ( 外部クロック入力端子なし )
16 ビットアウトプット
コンペア
12 チャネル
2 チャネル
16 ビットインプット
キャプチャ
12 チャネル
4 チャネル (LIN USART 用 3 チャネル追加 )
16 ビットプログラマブル
パルスジェネレータ
20 チャネル
14 チャネル
CAN インタフェース
5 チャネル
1 チャネル
外部割込み
16 チャネル
11 チャネル
DS07-13808-2
MB96F315Y, MB96F315R, MB96F315A
5
MB96310 シリーズ
特徴
MB96(F)31x
マスク不可割込み
1 チャネル
リアルタイムクロック
1
I/O ポート
6
MB96V300C
136
サフィックス "W" 付きの品種番号には 34,
サフィックス "S" 付きの品種番号には 36
クロック出力機能
2 チャネル
低電圧リセット
あり
オンチップ RC 発振器
あり
DS07-13808-2
MB96310 シリーズ
■ ブロックダイヤグラム
MB96(F)31x のブロックダイヤグラム
CKOT0_R, CKOT1, CKOT1_R
CKOTX1
X0, X1
X0A, X1A *1
RSTX
MD0...MD2
NMI
16FX
CPU
割込み
コントローラ
フラッシュ
メモリ A
クロックおよび
モードコントローラ
メモリパッチ
ユニット
16FX コアバス (CLKB)
AVCC
AVSS
AVRH
AN0, AN1, AN3, AN4
AN6 ~ AN10
AN12, AN14, AN16
ADTG_R
10 ビット ADC
12 ch.
TIN1
TOT0_R, TOT2_R
TOT1, TOT3
16 ビット
リロードタイマ
4 チャネル
IN0, IN1
I/O タイマ 0
ICU 0/1
IN4, IN5
OUT6, OUT7
I/O タイマ 1
ICU 4/5/6
OCU 6/7
I/O タイマ 2
ICU 9
I/O タイマ 3
ICU 10
周辺
バスブリッジ
周辺バス
ブリッジ
周辺バス 2 (CLKP2)
ウォッチドッグ
周辺バス 1 (CLKP1)
DMA
Controller
USART
3 ch.
16 ビット PPG
14 ch.
RLT6
RAM
ブート ROM
電圧
レギュレータ
VCC
VSS
C
CAN
インタフェース
1 チャネル
TX2
RX2
SIN2, SIN2_R, SIN7_R, SIN8_R
SOT2, SOT2_R, SOT7_R, SOT8_R
SCK2, SCK2_R, SCK7_R, SCK8_R
TTG0, TTG1, TTG4, TTG8, TTG9, TTG12
TTG8_R, TTG9_R, TTG16_R, TTG17_R
PPG0, PPG1, PPG3, PPG4
PPG6, PPG7, PPG12, PPG14
PPG8_R, PPG9_R, PPG16_R ~ PPG19_R
リアルタイム
クロック
外部
割込み
INT0, INT8 ~ INT13
INT2_R, INT4_R
INT7_R, INT10_R
INT3_R1
*1: X0A, X1A は , サフィックス "W" 付きのデバイス上でのみ利用可能です。
DS07-13808-2
7
MB96310 シリーズ
■ 端子配列図
P01_1 / CKOTX1 / TOT1 / TTG17_R
P01_5 / SIN2_R / INT7_R / PPG17_R
P01_4 / PPG16_R
P01_6 / SOT2_R / PPG18_R
P01_7 / SCK2_R / PPG19_R
P02_0 / PPG12 / CKOT1_R
P02_2 / PPG14 / CKOT0_R
P02_4 / IN0 / TTG8 / TTG0
RSTX
X1
Vss
X0
MB96(F)31x の端子配列図
36 35 34 33 32 31 30 29 28 27 26 25
24
37
P01_0 / CKOT1 / TIN1 / TTG16_R
C
38
23
P00_3 / INT11 / SCK8_R
Vcc
P02_5 / IN1 / TTG1 / TTG9 / ADTG_R
39
22
P00_5/ INT13 / SIN8_R / PPG9_R
P03_0 / IN4 / TTG4 / TTG12 / TOT0_R
40
21
P00_4 / INT12 / SOT8_R / PPG8_R
P03_1 / IN5 / TOT2_R
41
20
P00_2 / INT10 / SIN7_R
P03_2 / INT10_R / RX2
42
19
P00_1 / INT9 / SOT7_R / TTG9_R
LQFP - 48
Package code (mold)
P03_3 / TX2
43
P03_6 / OUT6
44
P03_7 / OUT7
45
16
MD1
P06_0 / AN0 / PPG0
46
15
MD2
P06_1 /AN1 / PPG1
47
14
X1A / P04_1 *1
13
X0A / P04_0 *1
9 10 11 12
P00_0 / INT8 / SCK7_R / TTG8_R
17
MD0
P07_0 / AN16 / INT0 / NMI
8
P05_6 / AN14 / INT4_R
P06_4 / AN4 / PPG4
7
P05_4 / AN12 / TOT3 / INT2_R
P06_3 / AN3 / PPG3
6
P05_2 / AN10 / SCK2
AVRH
5
P05_1 / AN9 / SOT2
4
P05_0 / AN8 / SIN2 / INT_3R1
3
P06_7 / AN7 / PPG7
2
P06_6 / AN6 / PPG6
48
1
AVss
AVcc
FPT-48P-M26
18
*1: サフィックスが W のデバイス：X0A, X1A
サフィックスが S のデバイス：P04_0, P04_1
(FPT-48P-M26)
8
DS07-13808-2
MB96310 シリーズ
■ 端子機能説明
端子機能説明 (1 / 2)
端子記号
機能
ADTG_R
ADC
再配置 A/D コンバータのトリガ入力
ANn
ADC
A/D コンバータのチャネル n 入力
AVCC
電源
アナログ回路電源
AVRH
ADC
A/D コンバータ高基準電圧入力
AVSS
電源
アナログ回路電源
C
電圧レギュレータ
内部制御電源安定化コンデンサ端子
CKOTn
クロック出力機能
クロック出力機能 n 出力
CKOTn_R
クロック出力機能
再配置クロック出力機能 n 出力
CKOTXn
クロック出力機能
クロック出力機能 n 反転出力
INn
ICU
INTn
外部割込み
外部割込み n 入力
INTn_R
外部割込み
再配置外部割込み n 入力
MDn
コア
NMI
外部割込み
OUTn
OCU
出力コンペアユニット n 波形出力
Pxx_n
GPIO
汎用入出力
PPGn
PPG
プログラマブルパルスジェネレータ n 出力
PPGn_R
PPG
再配置プログラマブルパルスジェネレータ n 出力
RSTX
Core
リセット入力
RXn
CAN
CAN インタフェース n RX 入力
SCKn
USART
USART n シリアルクロック入力 / 出力
SCKn_R
USART
再配置 USART n シリアルクロック入力 / 出力
SINn
USART
USART n シリアルデータ入力
SINn_R
USART
再配置 USART n シリアルデータ入力
SOTn
USART
USART n シリアルデータ出力
SOTn_R
USART
再配置 USART n シリアルデータ出力
TINn
リロードタイマ
リロードタイマ n イベント入力
TINn_R
リロードタイマ
再配置リロードタイマ n イベント入力
TOTn
リロードタイマ
リロードタイマ n 出力
TOTn_R
リロードタイマ
再配置リロードタイマ n 出力
TTGn
PPG
プログラマブルパルスジェネレータ n トリガ入力
TTGn_R
PPG
再配置プログラマブルパルスジェネレータ n トリガ入力
TXn
CAN
CAN インタフェース n TX 出力
DS07-13808-2
説明
インプットキャプチャユニット n 入力
動作モードを指定するための入力端子 .
マスク不可割込み入力
9
MB96310 シリーズ
端子機能説明 (2 / 2)
10
端子記号
機能
説明
VCC
電源
電源
VSS
電源
電源
X0
クロック
発振入力
X0A
クロック
サブクロック発振入力 ( サフィックス「W」のデバイス専用 )
X1
クロック
発振出力
X1A
クロック
サブクロック発振出力 ( サフィックス「W」のデバイス専用 )
DS07-13808-2
MB96310 シリーズ
■ 端子回路形式
端子回路形式
FPT-48P-M26
Pin 番号
回路
形式 *1
1
電源
2
G
3 ～ 12
I
13, 14
B *2
13, 14
H *3
15 ～ 17
C
18 ～ 32
H
33
E
34, 35
A
36, 37
電源
38
F
39 ～ 45
H
46, 47
I
48
電源
＊ 1: 入出力回路形式の詳細については , 「■ 入出力回路形式」を参照してください。
＊ 2: サフィックスが "W" のデバイス
＊ 3: サフィックスが "W" がないデバイス
DS07-13808-2
11
MB96310 シリーズ
■ 入出力回路形式
形式
回路
備考
A
X1
R
0
Xout
MRFBE
1
高速発振回路：
• 発振モード (X0/X1 端子に接続された外部
水晶または外部振動子 ) と高速外部クロッ
ク入力 (FCI) モード (X0 端子に接続された
外部クロック ) との間でプログラマブル
• プログラマブル帰還抵抗 = 約 2 × 0.5 MΩ。
帰還抵抗は , 発振器が使用禁止または FCI
モードのときに中央で接地されます。
FCI
R
X0
FCI または osc 禁止
B
Xout
X1A
R
低速発振回路：
• プログラマブル帰還抵抗
= 20MΩ (X1A:19.5MΩ, X0A:0.5MΩ)。
帰還抵抗は , 発振器が使用禁止のときに中
央で接地されます。
SRFBE
R
X0A
osc 禁止
C
R
ヒステリシス
入力
• マスク ROM および評価用品：
CMOS ヒステリシス入力端子
• フラッシュデバイス：
CMOS 入力端子
• CMOS ヒステリシス入力端子
• プルアップ抵抗値：約 50 kΩ
E
プルアップ
抵抗
R
12
ヒステリシス
入力
DS07-13808-2
MB96310 シリーズ
形式
回路
備考
F
• 電源入力保護回路
G
• 保護回路付きの A/D コンバータ基準 +
(AVRH) 電源入力端子
• フラッシュデバイスには , AVRH 端子の
VCC に対する保護回路がありません。
ANE
AVR
ANE
H
プルアップ制御
Pout
Nout
• CMOS レベル出力 ( プログラマブル
IOL = 5mA, IOH = -5mA および IOL = 2mA,
IOH = -2mA)
• 入力シャットダウン機能付きの CMOS
ヒステリシス入力
• 入力シャットダウン機能付きのオート
モーティブ入力
• プログラマブルプルアップ抵抗：約 50kΩ
R
ヒステリシス入力
入力シャットダウンの
ためのスタンバイ制御
オートモーティブ
入力
入力シャットダウンの
ためのスタンバイ制御
I
プルアップ制御
Pout
Nout
R
入力シャットダウンの
ためのスタンバイ制御
入力シャットダウンの
ためのスタンバイ制御
• CMOS レベル出力 ( プログラマブル
IOL = 5mA, IOH = -5mA および IOL = 2mA,
IOH = -2mA)
• 入力シャットダウン機能付きの CMOS
ヒステリシス入力
• 入力シャットダウン機能付きのオート
モーティブ入力
• プログラマブルプルアップ抵抗：約 50kΩ
• アナログ入力
ヒステリシス入力
オートモーティブ
入力
アナログ入力
DS07-13808-2
13
MB96310 シリーズ
■ メモリマップ
MV96V300C
MB96(F)31x
エミュレーション
ROM
ユーザ ROM /
外部バス
予約
ブート ROM
ブート ROM
FF:FFFFH
予約 *4
DE:0000H
10:0000H
0F:E000H
予約
0E:0000H
外部 RAM
予約
02:0000H
内部 RAM
バンク 1
01:0000H
ROM/RAM ミラー
ROM/RAM ミラー
00:8000H
内部 RAM
内部 RAM
RAMSTART0
*2
バンク 0
バンク 0
予約
RAMSTART0*3
00:0C00H
外部バス
周辺
周辺
GPR*1
GPR*1
DMA
DMA
外部バス
予約
周辺
周辺
00:0380H
00:0180H
00:0100H
00:00F0H
00:0000H
＊ 1: 未使用の GPR バンクは RAM 領域として使用できます。
＊ 2: RAMSTART0 アドレスについては次ページの表を参照してください。
＊ 3: 評価用デバイスの RAMSTART0 は , エミュレートしたデバイスの設計によって異なります。
＊ 4: ユーザ ROM 領域の詳細については , 次ページ以降の「■ フラッシュデバイスのユーザ ROM メモリ
マップ」を参照してください。
DMA 領域は , デバイスに対応するリソースが組み込まれている場合にのみ使用可能です。
RAM と ROM の使用可能な領域はデバイス構成によって異なります。
14
DS07-13808-2
MB96310 シリーズ
■ RAM スタートアドレス
デバイス
RAM サイズ
RAMSTART0
MB96F313/F315
8 K バイト
00:6240H
DS07-13808-2
15
MB96310 シリーズ
■ フラッシュデバイスのユーザ ROM メモリマップ
MB96F313
MB96F315
フラッシュサイズ
96 K バイト
フラッシュサイズ
160 K バイト
S39 - 64K
S38 - 64K
CPU モード
アドレス
フラッシュメモリ
モードアドレス
FF:FFFFH
FF:0000H
FE:FFFFH
FE:0000H
FD:FFFFH
FD:0000H
FC:FFFFH
FC:0000H
FB:FFFFH
FB:0000H
FA:FFFFH
FA:0000H
F9:FFFFH
F9:0000H
F8:FFFFH
F8:0000H
F7:FFFFH
F7:0000H
F6:FFFFH
F6:0000H
F5:FFFFH
F5:0000H
F4:FFFFH
F4:0000H
F3:FFFFH
F3:0000H
F2:FFFFH
F2:0000H
F1:FFFFH
F1:0000H
F0:FFFFH
F0:0000H
E0:FFFFH
3F:FFFFH
3F:0000H
3E:FFFFH
3E:0000H
3D:FFFFH
3D:0000H
3C:FFFFH
3C:0000H
3B:FFFFH
3B:0000H
3A:FFFFH
3A:0000H
39:FFFFH
39:0000H
38:FFFFH
38:0000H
37:FFFFH
37:0000H
36:FFFFH
36:0000H
35:FFFFH
35:0000H
34:FFFFH
34:0000H
33:FFFFH
33:0000H
32:FFFFH
32:0000H
31:FFFFH
31:0000H
30:FFFFH
30:0000H
S39 - 64K
1F:7FFFH
1F:6000H
1F:5FFFH
1F:4000H
1F:3FFFH
1F:2000H
1F:1FFFH
1F:0000H
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
予約
予約
予約
フラッシュ A
予約
E0:0000H
DF:FFFFH
DF:8000H
DF:7FFFH
DF:6000H
DF:5FFFH
DF:4000H
DF:3FFFH
DF:2000H
DF:1FFFH
DF:0000H
DE:FFFFH
DE:0000H
フラッシュ A
*1: セクタ SA0 は CPU アドレス DF:0000H ～ DF:007FH の ROM 構成ブロック RCBA を含みます。
16
DS07-13808-2
MB96310 シリーズ
■ シリアルプログラミング通信インタフェース
フラッシュシリアルプログラミング用の USART 端子 (MD[2:0] = 010)
MB96F31x
端子番号
USART 番号
通常機能
LQFP-48
7
8
SIN2
USART2
SOT2
9
SCK2
20
SIN7_R
19
USART7
SOT7_R
18
SCK7_R
22
SIN8_R
21
23
USART8
SOT8_R
SCK8_R
( 注意事項 ) フラッシュプログラマとそのソフトウェアでハンドシェイク用の端子を使用しなければならない場合 , ツー
ルのベンダは端子 19 の少なくとも P00_1 ポートをサポートすることを推奨します。
ツールがハンドシェイクを使用するが , P00_1 がユーザのアプリケーションで使用できない場合は , ツールの
マニュアルを確認するか , ツールベンダにお問い合わせのうえ , ほかのハンドシェイク用端子の有無を確認
することを推奨します。
DS07-13808-2
17
MB96310 シリーズ
■ I/O マップ
I/O マップ MB96(F)31x (1 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000000H
I/O ポート P00 - ポートデータレジスタ
PDR00
R/W
000001H
I/O ポート P01 - ポートデータレジスタ
PDR01
R/W
000002H
I/O ポート P02 - ポートデータレジスタ
PDR02
R/W
000003H
I/O ポート P03 - ポートデータレジスタ
PDR03
R/W
000004H
予約
000005H
I/O ポート P05 - ポートデータレジスタ
PDR05
R/W
000006H
I/O ポート P06 - ポートデータレジスタ
PDR06
R/W
000007H
I/O ポート P07 - ポートデータレジスタ
PDR07
R/W
-
000008H
～
000017H
予約
000018H
ADC0 - コントロールステータスレジスタ下位
ADCSL
000019H
ADC0 - コントロールステータスレジスタ上位
ADCSH
00001AH
ADC0 - データレジスタ下位
ADCRL
00001BH
ADC0 - データレジスタ上位
ADCRH
00001CH
ADC0 - 設定レジスタ
00001DH
ADC0 - 設定レジスタ
00001EH
ADC0 - 拡張構成レジスタ
00001FH
予約
000020H
FRT0 - フリーランタイマデータレジスタ
000021H
FRT0 - フリーランタイマデータレジスタ
000022H
FRT0 - フリーランタイマコントロールステータス
レジスタ下位
TCCSL0
000023H
FRT0 - フリーランタイマコントロールステータス
レジスタ上位
TCCSH0
000024H
FRT1 - フリーランタイマデータレジスタ
000025H
FRT1 - フリーランタイマデータレジスタ
000026H
FRT1 - フリーランタイマコントロールステータス
レジスタ下位
TCCSL1
000027H
FRT1 - フリーランタイマコントロールステータス
レジスタ上位
TCCSH1
-
ADCS
R/W
R/W
ADCR
R
R
ADSR
R/W
R/W
ADECR
R/W
TCDT0
R/W
R/W
TCCS0
R/W
R/W
TCDT1
R/W
R/W
TCCS1
R/W
R/W
000028H
～
000039H
予約
00003AH
OCU6 - アウトプットコンペア制御ステータス
OCS6
R/W
00003BH
OCU7 - アウトプットコンペア制御ステータス
OCS7
R/W
18
-
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (2 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
OCCP6
R/W
00003CH
OCU6 - コンペアレジスタ
00003DH
OCU6 - コンペアレジスタ
00003EH
OCU7 - コンペアレジスタ
00003FH
OCU7 - コンペアレジスタ
000040H
ICU0/ICU1 - コントロールステータスレジスタ
ICS01
R/W
000041H
ICU0/ICU1 - エッジレジスタ
ICE01
R/W
000042H
ICU0 - キャプチャレジスタ下位
IPCPL0
000043H
ICU0 - キャプチャレジスタ上位
IPCPH0
000044H
ICU1 - キャプチャレジスタ下位
IPCPL1
000045H
ICU1 - キャプチャレジスタ上位
IPCPH1
R/W
OCCP7
R/W
R/W
IPCP0
R
R
IPCP1
R
R
000046H
～
00004BH
予約
00004CH
ICU4/ICU5 - コントロールステータスレジスタ
ICS45
R/W
00004DH
ICU4/ICU5 - エッジレジスタ
ICE45
R/W
00004EH
ICU4 - キャプチャレジスタ下位
IPCPL4
00004FH
ICU4 - キャプチャレジスタ上位
IPCPH4
000050H
ICU5 - キャプチャレジスタ下位
IPCPL5
000051H
ICU5 - キャプチャレジスタ上位
IPCPH5
R
000052H
ICU6/ICU7 - コントロールステータスレジスタ
ICS67
R/W
000053H
ICU6/ICU7 - エッジレジスタ
ICE67
R/W
000054H
ICU6 - キャプチャレジスタ下位
IPCPL6
000055H
ICU6 - キャプチャレジスタ上位
IPCPH6
000056H
ICU7 - キャプチャレジスタ下位
IPCPL7
000057H
ICU7 - キャプチャレジスタ上位
IPCPH7
R
000058H
EXTINT0 - 外部割込み許可レジスタ
ENIR0
R/W
000059H
EXTINT0 - 外部割込み割込み要求レジスタ
EIRR0
R/W
00005AH
EXTINT0 - 外部割込みレベル選択下位
ELVRL0
00005BH
EXTINT0 - 外部割込みレベル選択上位
ELVRH0
R/W
00005CH
EXTINT1 - 外部割込み許可レジスタ
ENIR1
R/W
00005DH
EXTINT1 - 外部割込み割込み要求レジスタ
EIRR1
R/W
00005EH
EXTINT1 - 外部割込みレベル選択下位
ELVRL1
00005FH
EXTINT1 - 外部割込みレベル選択上位
ELVRH1
000060H
RLT0 - タイマコントロールステータスレジスタ下位
TMCSRL0
000061H
RLT0 - タイマコントロールステータスレジスタ上位
TMCSRH0
000062H
RLT0 - リロードレジスタ - 書込み用
DS07-13808-2
-
IPCP4
R
R
IPCP5
IPCP6
R
R
R
IPCP7
ELVR0
ELVR1
R
R/W
R/W
R/W
TMCSR0
R/W
R/W
TMRLR0
W
19
MB96310 シリーズ
I/O マップ MB96(F)31x (3 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
TMR0
R
000062H
RLT0 - リロードレジスタ - 読出し用
000063H
RLT0 - リロードレジスタ - 書込み用
W
000063H
RLT0 - リロードレジスタ - 読出し用
R
000064H
RLT1 - タイマコントロールステータスレジスタ下位
TMCSRL1
000065H
RLT1 - タイマコントロールステータスレジスタ上位
TMCSRH1
000066H
RLT1 - リロードレジスタ - 書込み用
TMRLR1
W
000066H
RLT1 - リロードレジスタ - 読出し用
TMR1
R
000067H
RLT1 - リロードレジスタ - 書込み用
W
000067H
RLT1 - リロードレジスタ - 読出し用
R
000068H
RLT2 - タイマコントロールステータスレジスタ下位
TMCSRL2
000069H
RLT2 - タイマコントロールステータスレジスタ上位
TMCSRH2
00006AH
RLT2 - リロードレジスタ - 書込み用
TMRLR2
W
00006AH
RLT2 - リロードレジスタ - 読出し用
TMR2
R
00006BH
RLT2 - リロードレジスタ - 書込み用
W
00006BH
RLT2 - リロードレジスタ - 読出し用
R
00006CH
RLT3 - タイマコントロールステータスレジスタ下位
TMCSRL3
00006DH
RLT3 - タイマコントロールステータスレジスタ上位
TMCSRH3
00006EH
RLT3 - リロードレジスタ - 書込み用
TMRLR3
W
00006EH
RLT3 - リロードレジスタ - 読出し用
TMR3
R
00006FH
RLT3 - リロードレジスタ - 書込み用
W
00006FH
RLT3 - リロードレジスタ - 読出し用
R
000070H
RLT6 - タイマコントロールステータスレジスタ下位
(PPG 専用 RLT)
TMCSRL6
000071H
RLT6 - タイマコントロールステータスレジスタ上位
(PPG 専用 RLT)
TMCSRH6
000072H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 書込み用
TMRLR6
W
000072H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 読出し用
TMR6
R
000073H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 書込み用
W
000073H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 読出し用
R
000074H
PPG3-PPG0 - 汎用制御レジスタ 1 下位
GCN1L0
000075H
PPG3-PPG0 - 汎用制御レジスタ 1 上位
GCN1H0
000076H
PPG3-PPG0 - 汎用制御レジスタ 2 下位
GCN2L0
000077H
PPG3-PPG0 - 汎用制御レジスタ 2 上位
GCN2H0
000078H
PPG0 - タイマレジスタ
000079H
PPG0 - タイマレジスタ
00007AH
PPG0 - 周期設定レジスタ
20
TMCSR1
R/W
R/W
TMCSR2
R/W
R/W
TMCSR3
R/W
R/W
TMCSR6
R/W
R/W
GCN10
R/W
R/W
GCN20
R/W
R/W
PTMR0
R
R
PCSR0
W
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (4 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
00007BH
PPG0 - 周期設定レジスタ
00007CH
PPG0 - デューティ周期レジスタ
00007DH
PPG0 - デューティ周期レジスタ
00007EH
PPG0 - コントロールステータスレジスタ下位
PCNL0
00007FH
PPG0 - コントロールステータスレジスタ上位
PCNH0
000080H
PPG1 - タイマレジスタ
000081H
PPG1 - タイマレジスタ
000082H
PPG1 - 周期設定レジスタ
000083H
PPG1 - 周期設定レジスタ
000084H
PPG1 - デューティ周期レジスタ
000085H
PPG1 - デューティ周期レジスタ
000086H
PPG1 - コントロールステータスレジスタ下位
PCNL1
000087H
PPG1 - コントロールステータスレジスタ上位
PCNH1
略称 16 ビット
アクセス
アクセス
W
PDUT0
W
W
PCN0
R/W
R/W
PTMR1
R
R
PCSR1
W
W
PDUT1
W
W
PCN1
R/W
R/W
000088H
～
00008FH
予約
000090H
PPG3 - タイマレジスタ
000091H
PPG3 - タイマレジスタ
000092H
PPG3 - 周期設定レジスタ
000093H
PPG3 - 周期設定レジスタ
000094H
PPG3 - デューティ周期レジスタ
000095H
PPG3 - デューティ周期レジスタ
000096H
PPG3 - コントロールステータスレジスタ下位
PCNL3
000097H
PPG3 - コントロールステータスレジスタ上位
PCNH3
000098H
PPG7-PPG4 - 汎用制御レジスタ 1 下位
GCN1L1
000099H
PPG7-PPG4 - 汎用制御レジスタ 1 上位
GCN1H1
00009AH
PPG7-PPG4 - 汎用制御レジスタ 2 下位
GCN2L1
00009BH
PPG7-PPG4 - 汎用制御レジスタ 2 上位
GCN2H1
00009CH
PPG4 - タイマレジスタ
00009DH
PPG4 - タイマレジスタ
00009EH
PPG4 - 周期設定レジスタ
00009FH
PPG4 - 周期設定レジスタ
0000A0H
PPG4 - デューティ周期レジスタ
0000A1H
PPG4 - デューティ周期レジスタ
0000A2H
PPG4 - コントロールステータスレジスタ下位
PCNL4
0000A3H
PPG4 - コントロールステータスレジスタ上位
PCNH4
DS07-13808-2
-
PTMR3
R
R
PCSR3
W
W
PDUT3
W
W
PCN3
R/W
R/W
GCN11
R/W
R/W
GCN21
R/W
R/W
PTMR4
R
R
PCSR4
W
W
PDUT4
W
W
PCN4
R/W
R/W
21
MB96310 シリーズ
I/O マップ MB96(F)31x (5 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0000A4H
～
0000D3H
予約
0000D4H
USART2 - シリアルモードレジスタ
SMR2
R/W
0000D5H
USART2 - シリアル制御レジスタ
SCR2
R/W
0000D6H
USART2 - TX レジスタ
TDR2
W
0000D6H
USART2 - RX レジスタ
RDR2
R
0000D7H
USART2 - シリアルステータス
SSR2
R/W
0000D8H
USART2 - 通信制御レジスタ
ECCR2
R/W
0000D9H
USART2 - 拡張ステータスレジスタ
ESCR2
R/W
0000DAH
USART2 - ボーレートジェネレータレジスタ下位
BGRL2
0000DBH
USART2 - ボーレートジェネレータレジスタ上位
BGRH2
R/W
0000DCH
USART2 - 拡張シリアル割込みレジスタ
ESIR2
R/W
-
BGR2
R/W
0000DDH
～
0000FFH
予約
000100H
DMA0 - バッファアドレスポインタ下位バイト
BAPL0
R/W
000101H
DMA0 - バッファアドレスポインタ中位バイト
BAPM0
R/W
000102H
DMA0 - バッファアドレスポインタ上位バイト
BAPH0
R/W
000103H
DMA0 - DMA 制御レジスタ
DMACS0
R/W
000104H
DMA0 - I/O レジスタアドレスポインタ下位バイト
IOAL0
000105H
DMA0 - I/O レジスタアドレスポインタ上位バイト
IOAH0
000106H
DMA0 - データカウンタ下位バイト
DCTL0
000107H
DMA0 - データカウンタ上位バイト
DCTH0
R/W
000108H
DMA1 - バッファアドレスポインタ下位バイト
BAPL1
R/W
000109H
DMA1 - バッファアドレスポインタ中位バイト
BAPM1
R/W
00010AH
DMA1 - バッファアドレスポインタ上位バイト
BAPH1
R/W
00010BH
DMA1 - DMA 制御レジスタ
DMACS1
R/W
00010CH
DMA1 - I/O レジスタアドレスポインタ下位バイト
IOAL1
00010DH
DMA1 - I/O レジスタアドレスポインタ上位バイト
IOAH1
00010EH
DMA1 - データカウンタ下位バイト
DCTL1
00010FH
DMA1 - データカウンタ上位バイト
DCTH1
R/W
000110H
DMA2 - バッファアドレスポインタ下位バイト
BAPL2
R/W
000111H
DMA2 - バッファアドレスポインタ中位バイト
BAPM2
R/W
000112H
DMA2 - バッファアドレスポインタ上位バイト
BAPH2
R/W
000113H
DMA2 - DMA 制御レジスタ
DMACS2
R/W
000114H
DMA2 - I/O レジスタアドレスポインタ下位バイト
22
-
IOAL2
IOA0
R/W
R/W
DCT0
IOA1
R/W
R/W
R/W
DCT1
IOA2
R/W
R/W
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (6 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000115H
DMA2 - I/O レジスタアドレスポインタ上位バイト
IOAH2
000116H
DMA2 - データカウンタ下位バイト
DCTL2
000117H
DMA2 - データカウンタ上位バイト
DCTH2
R/W
000118H
DMA3 - バッファアドレスポインタ下位バイト
BAPL3
R/W
000119H
DMA3 - バッファアドレスポインタ中位バイト
BAPM3
R/W
00011AH
DMA3 - バッファアドレスポインタ上位バイト
BAPH3
R/W
00011BH
DMA3 - DMA 制御レジスタ
DMACS3
R/W
00011CH
DMA3 - I/O レジスタアドレスポインタ下位バイト
IOAL3
00011DH
DMA3 - I/O レジスタアドレスポインタ上位バイト
IOAH3
00011EH
DMA3 - データカウンタ下位バイト
DCTL3
00011FH
DMA3 - データカウンタ上位バイト
DCTH3
R/W
DCT2
IOA3
R/W
R/W
R/W
DCT3
R/W
R/W
000120H
～
00017FH
予約
-
000180H
～
00037FH
CPU - 汎用レジスタ (RAM アクセス )
000380H
GPR_RAM
R/W
DMA0 - 割込み選択
DISEL0
R/W
000381H
DMA1 - 割込み選択
DISEL1
R/W
000382H
DMA2 - 割込み選択
DISEL2
R/W
000383H
DMA3 - 割込み選択
DISEL3
R/W
000384H
～
00038FH
予約
000390H
DMA - ステータスレジスタ下位バイト
DSRL
000391H
DMA - ステータスレジスタ上位バイト
DSRH
000392H
DMA - 停止ステータスレジスタ下位バイト
DSSRL
000393H
DMA - 停止ステータスレジスタ上位バイト
DSSRH
000394H
DMA - 許可レジスタ下位バイト
DERL
000395H
DMA - 許可レジスタ上位バイト
DERH
-
DSR
R/W
R/W
DSSR
R/W
R/W
DER
R/W
R/W
000396H
～
00039FH
予約
0003A0H
割込みレベルレジスタ
ILR
0003A1H
割込みインデックスレジスタ
IDX
0003A2H
割込みベクタテーブルベースレジスタ下位
TBRL
0003A3H
割込みベクタテーブルベースレジスタ上位
TBRH
R/W
0003A4H
遅延割込みレジスタ
DIRR
R/W
DS07-13808-2
-
ICR
R/W
R/W
TBR
R/W
23
MB96310 シリーズ
I/O マップ MB96(F)31x (7 / 20)
アドレス
0003A5H
レジスタ
マスク不可割込みレジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
NMI
アクセス
R/W
0003A6H
～
0003ABH
予約
0003ACH
EDSU 通信割込み選択レジスタ下位
EDSU2L
0003ADH
EDSU 通信割込み選択レジスタ上位
EDSU2H
R/W
0003AEH
ROM ミラー制御レジスタ
ROMM
R/W
0003AFH
EDSU 構成レジスタ
EDSU
R/W
0003B0H
メモリパッチ制御 / ステータスレジスタ ch.0/ch.1
0003B1H
メモリパッチ制御 / ステータスレジスタ ch.0/ch.1
0003B2H
メモリパッチ制御 / ステータスレジスタ ch.2/ch.3
0003B3H
メモリパッチ制御 / ステータスレジスタ ch.2/ch.3
0003B4H
メモリパッチ制御 / ステータスレジスタ ch.4/ch.5
0003B5H
メモリパッチ制御 / ステータスレジスタ ch.4/ch.5
0003B6H
メモリパッチ制御 / ステータスレジスタ ch.6/ch.7
0003B7H
メモリパッチ制御 / ステータスレジスタ ch.6/ch.7
0003B8H
メモリパッチ機能 - パッチアドレスレジスタ 0 下位
PFAL0
R/W
0003B9H
メモリパッチ機能 - パッチアドレスレジスタ 0 中位
PFAM0
R/W
0003BAH
メモリパッチ機能 - パッチアドレスレジスタ 0 上位
PFAH0
R/W
0003BBH
メモリパッチ機能 - パッチアドレスレジスタ 1 下位
PFAL1
R/W
0003BCH
メモリパッチ機能 - パッチアドレスレジスタ 1 中位
PFAM1
R/W
0003BDH
メモリパッチ機能 - パッチアドレスレジスタ 1 上位
PFAH1
R/W
0003BEH
メモリパッチ機能 - パッチアドレスレジスタ 2 下位
PFAL2
R/W
0003BFH
メモリパッチ機能 - パッチアドレスレジスタ 2 中位
PFAM2
R/W
0003C0H
メモリパッチ機能 - パッチアドレスレジスタ 2 上位
PFAH2
R/W
0003C1H
メモリパッチ機能 - パッチアドレスレジスタ 3 下位
PFAL3
R/W
0003C2H
メモリパッチ機能 - パッチアドレスレジスタ 3 中位
PFAM3
R/W
0003C3H
メモリパッチ機能 - パッチアドレスレジスタ 3 上位
PFAH3
R/W
0003C4H
メモリパッチ機能 - パッチアドレスレジスタ 4 下位
PFAL4
R/W
0003C5H
メモリパッチ機能 - パッチアドレスレジスタ 4 中位
PFAM4
R/W
0003C6H
メモリパッチ機能 - パッチアドレスレジスタ 4 上位
PFAH4
R/W
0003C7H
メモリパッチ機能 - パッチアドレスレジスタ 5 下位
PFAL5
R/W
0003C8H
メモリパッチ機能 - パッチアドレスレジスタ 5 中位
PFAM5
R/W
0003C9H
メモリパッチ機能 - パッチアドレスレジスタ 5 上位
PFAH5
R/W
0003CAH
メモリパッチ機能 - パッチアドレスレジスタ 6 下位
PFAL6
R/W
0003CBH
メモリパッチ機能 - パッチアドレスレジスタ 6 中位
PFAM6
R/W
24
-
EDSU2
PFCS0
R/W
R/W
R/W
PFCS1
R/W
R/W
PFCS2
R/W
R/W
PFCS3
R/W
R/W
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (8 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0003CCH
メモリパッチ機能 - パッチアドレスレジスタ 6 上位
PFAH6
R/W
0003CDH
メモリパッチ機能 - パッチアドレスレジスタ 7 下位
PFAL7
R/W
0003CEH
メモリパッチ機能 - パッチアドレスレジスタ 7 中位
PFAM7
R/W
0003CFH
メモリパッチ機能 - パッチアドレスレジスタ 7 上位
PFAH7
R/W
0003D0H
メモリパッチ機能 - パッチデータ 0 下位
PFDL0
0003D1H
メモリパッチ機能 - パッチデータ 0 上位
PFDH0
0003D2H
メモリパッチ機能 - パッチデータ 1 下位
PFDL1
0003D3H
メモリパッチ機能 - パッチデータ 1 上位
PFDH1
0003D4H
メモリパッチ機能 - パッチデータ 2 下位
PFDL2
0003D5H
メモリパッチ機能 - パッチデータ 2 上位
PFDH2
0003D6H
メモリパッチ機能 - パッチデータ 3 下位
PFDL3
0003D7H
メモリパッチ機能 - パッチデータ 3 上位
PFDH3
0003D8H
メモリパッチ機能 - パッチデータ 4 下位
PFDL4
0003D9H
メモリパッチ機能 - パッチデータ 4 上位
PFDH4
0003DAH
メモリパッチ機能 - パッチデータ 5 下位
PFDL5
0003DBH
メモリパッチ機能 - パッチデータ 5 上位
PFDH5
0003DCH
メモリパッチ機能 - パッチデータ 6 下位
PFDL6
0003DDH
メモリパッチ機能 - パッチデータ 6 上位
PFDH6
0003DEH
メモリパッチ機能 - パッチデータ 7 下位
PFDL7
0003DFH
メモリパッチ機能 - パッチデータ 7 上位
PFDH7
PFD0
R/W
R/W
PFD1
R/W
R/W
PFD2
R/W
R/W
PFD3
R/W
R/W
PFD4
R/W
R/W
PFD5
R/W
R/W
PFD6
R/W
R/W
PFD7
R/W
R/W
0003E0H
～
0003F0H
予約
0003F1H
メモリコントロールステータスレジスタ A
0003F2H
メモリタイミング構成レジスタ A 下位
MTCRAL
0003F3H
メモリタイミング構成レジスタ A 上位
MTCRAH
-
MCSRA
R/W
MTCRA
R/W
R/W
0003F4H
～
0003F8H
予約
0003F9H
フラッシュメモリ書込み制御レジスタ 1
FMWC1
R/W
0003FAH
フラッシュメモリ書込み制御レジスタ 2
FMWC2
R/W
0003FBH
フラッシュメモリ書込み制御レジスタ 3
FMWC3
R/W
0003FCH
フラッシュメモリ書込み制御レジスタ 4
FMWC4
R/W
0003FDH
フラッシュメモリ書込み制御レジスタ 5
FMWC5
R/W
0003FEH,
0003FFH
予約
000400H
スタンバイモード制御レジスタ
DS07-13808-2
-
SMCR
R/W
25
MB96310 シリーズ
I/O マップ MB96(F)31x (9 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000401H
クロック選択レジスタ
CKSR
R/W
000402H
クロック安定化選択レジスタ
CKSSR
R/W
000403H
クロックモニタレジスタ
CKMR
R
000404H
クロック周波数制御レジスタ下位
CKFCRL
000405H
クロック周波数制御レジスタ上位
CKFCRH
000406H
PLL 制御レジスタ下位
PLLCRL
000407H
PLL 制御レジスタ上位
PLLCRH
R/W
000408H
RC クロックタイマ制御レジスタ
RCTCR
R/W
000409H
メインクロックタイマ制御レジスタ
MCTCR
R/W
00040AH
サブクロックタイマ制御レジスタ
SCTCR
R/W
00040BH
クリア機能のあるリセット要因およびクロック
ステータスレジスタ
RCCSRC
R
00040CH
リセット構成レジスタ
RCR
R/W
00040DH
リセット要因およびクロックステータスレジスタ
RCCSR
R
00040EH
ウォッチドッグタイマ構成レジスタ
WDTC
R/W
00040FH
ウォッチドッグタイマクリアパターンレジスタ
WDTCP
W
CKFCR
R/W
R/W
PLLCR
R/W
000410H
～
000414H
予約
000415H
クロック出力起動レジスタ
COAR
R/W
000416H
クロック出力構成レジスタ 0
COCR0
R/W
000417H
クロック出力構成レジスタ 1
COCR1
R/W
000418H
クロックモジュレータ制御レジスタ
CMCR
R/W
000419H
予約
00041AH
クロック変調パラメータレジスタ下位
CMPRL
00041BH
クロック変調パラメータレジスタ上位
CMPRH
-
CMPR
R/W
R/W
00041CH
～
00042BH
予約
00042CH
電圧レギュレータ制御レジスタ
VRCR
R/W
00042DH
クロック入力および LVD 制御レジスタ
CILCR
R/W
00042EH,
00042FH
予約
000430H
I/O ポート P00 - データ方向レジスタ
DDR00
R/W
000431H
I/O ポート P01 - データ方向レジスタ
DDR01
R/W
000432H
I/O ポート P02 - データ方向レジスタ
DDR02
R/W
000433H
I/O ポート P03 - データ方向レジスタ
DDR03
R/W
26
-
-
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (10 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000434H
予約
000435H
I/O ポート P05 - データ方向レジスタ
DDR05
R/W
000436H
I/O ポート P06 - データ方向レジスタ
DDR06
R/W
000437H
I/O ポート P07 - データ方向レジスタ
DDR07
R/W
-
000438H
～
000443H
予約
000444H
I/O ポート P00 - ポート入力許可レジスタ
PIER00
R/W
000445H
I/O ポート P01 - ポート入力許可レジスタ
PIER01
R/W
000446H
I/O ポート P02 - ポート入力許可レジスタ
PIER02
R/W
000447H
I/O ポート P03 - ポート入力許可レジスタ
PIER03
R/W
000448H
予約
000449H
I/O ポート P05 - ポート入力許可レジスタ
PIER05
R/W
00044AH
I/O ポート P06 - ポート入力許可レジスタ
PIER06
R/W
00044BH
I/O ポート P07 - ポート入力許可レジスタ
PIER07
R/W
-
-
00044CH
～
000457H
予約
000458H
I/O ポート P00 - ポート入力レベルレジスタ
PILR00
R/W
000459H
I/O ポート P01 - ポート入力レベルレジスタ
PILR01
R/W
00045AH
I/O ポート P02 - ポート入力レベルレジスタ
PILR02
R/W
00045BH
I/O ポート P03 - ポート入力レベルレジスタ
PILR03
R/W
00045CH
予約
00045DH
I/O ポート P05 - ポート入力レベルレジスタ
PILR05
R/W
00045EH
I/O ポート P06 - ポート入力レベルレジスタ
PILR06
R/W
00045FH
I/O ポート P07 - ポート入力レベルレジスタ
PILR07
R/W
-
-
000460H
～
00046BH
予約
00046CH
I/O ポート P00 - 拡張ポート入力レベルレジスタ
EPILR00
R/W
00046DH
I/O ポート P01 - 拡張ポート入力レベルレジスタ
EPILR01
R/W
00046EH
I/O ポート P02 - 拡張ポート入力レベルレジスタ
EPILR02
R/W
00046FH
I/O ポート P03 - 拡張ポート入力レベルレジスタ
EPILR03
R/W
000470H
予約
000471H
I/O ポート P05 - 拡張ポート入力レベルレジスタ
EPILR05
R/W
000472H
I/O ポート P06 - 拡張ポート入力レベルレジスタ
EPILR06
R/W
000473H
I/O ポート P07 - 拡張ポート入力レベルレジスタ
EPILR07
R/W
DS07-13808-2
-
-
27
MB96310 シリーズ
I/O マップ MB96(F)31x (11 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000474H
～
00047FH
予約
000480H
I/O ポート P00 - ポート出力駆動レジスタ
PODR00
R/W
000481H
I/O ポート P01 - ポート出力駆動レジスタ
PODR01
R/W
000482H
I/O ポート P02 - ポート出力駆動レジスタ
PODR02
R/W
000483H
I/O ポート P03 - ポート出力駆動レジスタ
PODR03
R/W
000484H
予約
000485H
I/O ポート P05 - ポート出力駆動レジスタ
PODR05
R/W
000486H
I/O ポート P06 - ポート出力駆動レジスタ
PODR06
R/W
000487H
I/O ポート P07 - ポート出力駆動レジスタ
PODR07
R/W
-
-
000488H
～
0004A7H
予約
0004A8H
I/O ポート P00 - プルアップ抵抗制御レジスタ
PUCR00
R/W
0004A9H
I/O ポート P01 - プルアップ抵抗制御レジスタ
PUCR01
R/W
0004AAH
I/O ポート P02 - プルアップ抵抗制御レジスタ
PUCR02
R/W
0004ABH
I/O ポート P03 - プルアップ抵抗制御レジスタ
PUCR03
R/W
0004ACH
予約
0004ADH
I/O ポート P05 - プルアップ抵抗制御レジスタ
PUCR05
R/W
0004AEH
I/O ポート P06 - プルアップ抵抗制御レジスタ
PUCR06
R/W
0004AFH
I/O ポート P07 - プルアップ抵抗制御レジスタ
PUCR07
R/W
-
-
0004B0H
～
0004BBH
予約
0004BCH
I/O ポート P00 - 外部端子状態レジスタ
EPSR00
R
0004BDH
I/O ポート P01 - 外部端子状態レジスタ
EPSR01
R
0004BEH
I/O ポート P02 - 外部端子状態レジスタ
EPSR02
R
0004BFH
I/O ポート P03 - 外部端子状態レジスタ
EPSR03
R
0004C0H
予約
0004C1H
I/O ポート P05 - 外部端子状態レジスタ
EPSR05
R
0004C2H
I/O ポート P06 - 外部端子状態レジスタ
EPSR06
R
0004C3H
I/O ポート P07 - 外部端子状態レジスタ
EPSR07
R
-
-
0004C4H
～
0004CFH
予約
0004D0H
ADC アナログ入力許可レジスタ 0
ADER0
R/W
0004D1H
ADC アナログ入力許可レジスタ 1
ADER1
R/W
28
-
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (12 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0004D2H
ADC アナログ入力許可レジスタ 2
ADER2
R/W
0004D3H
ADC アナログ入力許可レジスタ 3
ADER3
R/W
0004D4H
ADC アナログ入力許可レジスタ 4
ADER4
R/W
0004D5H
予約
0004D6H
周辺リソースリロケーションレジスタ 0
PRRR0
R/W
0004D7H
周辺リソースリロケーションレジスタ 1
PRRR1
R/W
0004D8H
周辺リソースリロケーションレジスタ 2
PRRR2
R/W
0004D9H
周辺リソースリロケーションレジスタ 3
PRRR3
R/W
0004DAH
周辺リソースリロケーションレジスタ 4
PRRR4
R/W
0004DBH
周辺リソースリロケーションレジスタ 5
PRRR5
R/W
0004DCH
周辺リソースリロケーションレジスタ 6
PRRR6
R/W
0004DDH
周辺リソースリロケーションレジスタ 7
PRRR7
R/W
0004DEH
周辺リソースリロケーションレジスタ 8
PRRR8
R/W
0004DFH
周辺リソースリロケーションレジスタ 9
PRRR9
R/W
0004E0H
RTC - サブセカンドレジスタ L
WTBRL0
0004E1H
RTC - サブセカンドレジスタ M
WTBRH0
R/W
0004E2H
RTC - サブセカンドレジスタ H
WTBR1
R/W
0004E3H
RTC - セカンドレジスタ
WTSR
R/W
0004E4H
RTC - 分
WTMR
R/W
0004E5H
RTC - 時
WTHR
R/W
0004E6H
RTC - タイマ制御拡張レジスタ
WTCER
R/W
0004E7H
RTC - クロック選択レジスタ
WTCKSR
R/W
0004E8H
RTC - タイマ制御レジスタ下位
WTCRL
0004E9H
RTC - タイマ制御レジスタ上位
WTCRH
R/W
0004EAH
CAL - 補正ユニット制御レジスタ
CUCR
R/W
0004EBH
予約
0004ECH
CAL - 経過時間タイマデータレジスタ下位
CUTDL
0004EDH
CAL - 経過時間タイマデータレジスタ上位
CUTDH
0004EEH
CAL - 補正タイマレジスタ 2 下位
CUTR2L
0004EFH
CAL - 補正タイマレジスタ 2 上位
CUTR2H
0004F0H
CAL - 補正タイマレジスタ 1 下位
CUTR1L
0004F1H
CAL - 補正タイマレジスタ 1 上位
CUTR1H
-
WTBR0
WTCR
R/W
R/W
CUTD
R/W
R/W
CUTR2
R
R
CUTR1
R
R
0004F2H
～
0004F9H
予約
0004FAH
RLT - タイマ入力選択 ( カスケード用 )
DS07-13808-2
-
TMISR
R/W
29
MB96310 シリーズ
I/O マップ MB96(F)31x (13 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0004FBH
～
0004FFH
予約
000500H
FRT2 - フリーランタイマデータレジスタ
000501H
FRT2 - フリーランタイマデータレジスタ
000502H
FRT2 - フリーランタイマコントロールステータス
レジスタ下位
TCCSL2
000503H
FRT2 - フリーランタイマコントロールステータス
レジスタ上位
TCCSH2
000504H
FRT3 - フリーランタイマデータレジスタ
000505H
FRT3 - フリーランタイマデータレジスタ
000506H
FRT3 - フリーランタイマコントロールステータス
レジスタ下位
TCCSL3
000507H
FRT3 - フリーランタイマコントロールステータス
レジスタ上位
TCCSH3
-
TCDT2
R/W
R/W
TCCS2
R/W
R/W
TCDT3
R/W
R/W
TCCS3
R/W
R/W
000508H
～
000513H
予約
000514H
ICU8/ICU9 - コントロールステータスレジスタ
ICS89
R/W
000515H
ICU8/ICU9 - エッジレジスタ
ICE89
R/W
000516H
ICU8 - キャプチャレジスタ下位
IPCPL8
000517H
ICU8 - キャプチャレジスタ上位
IPCPH8
000518H
ICU9 - キャプチャレジスタ下位
IPCPL9
000519H
ICU9 - キャプチャレジスタ上位
IPCPH9
R
00051AH
ICU10/ICU11 - コントロールステータスレジスタ
ICS1011
R/W
00051BH
ICU10/ICU11 - エッジレジスタ
ICE1011
R/W
00051CH
ICU10 - キャプチャレジスタ下位
IPCPL10
00051DH
ICU10 - キャプチャレジスタ上位
IPCPH10
00051EH
ICU11 - キャプチャレジスタ下位
IPCPL11
00051FH
ICU11 - キャプチャレジスタ上位
IPCPH11
-
IPCP8
R
R
IPCP9
IPCP10
R
R
R
IPCP11
R
R
000520H
～
00053DH
予約
00053EH
USART7 - シリアルモードレジスタ
SMR7
R/W
00053FH
USART7 - シリアル制御レジスタ
SCR7
R/W
000540H
USART7 - シリアル TX レジスタ
TDR7
W
000540H
USART7 - シリアル RX レジスタ
RDR7
R
000541H
USART7 - シリアルステータスレジスタ
SSR7
R/W
30
-
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (14 / 20)
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
アドレス
レジスタ
000542H
USART7 - 拡張通信制御レジスタ
ECCR7
R/W
000543H
USART7 - 拡張通信ステータスレジスタ
ESCR7
R/W
000544H
USART7 - ボーレートジェネレータレジスタ下位
BGRL7
000545H
USART7 - ボーレートジェネレータレジスタ上位
BGRH7
R/W
000546H
USART7 - 拡張シリアル割込みレジスタ
ESIR7
R/W
000547H
予約
000548H
USART8 - シリアルモードレジスタ
SMR8
R/W
000549H
USART8 - シリアル制御レジスタ
SCR8
R/W
00054AH
USART8 - シリアル TX レジスタ
TDR8
W
00054AH
USART8 - シリアル RX レジスタ
RDR8
R
00054BH
USART8 - シリアルステータスレジスタ
SSR8
R/W
00054CH
USART8 - 拡張通信制御レジスタ
ECCR8
R/W
00054DH
USART8 - 拡張通信ステータスレジスタ
ESCR8
R/W
00054EH
USART8 - ボーレートジェネレータレジスタ下位
BGRL8
00054FH
USART8 - ボーレートジェネレータレジスタ上位
BGRH8
R/W
000550H
USART8 - 拡張シリアル割込みレジスタ
ESIR8
R/W
BGR7
R/W
-
BGR8
R/W
000551H
～
000563H
予約
000564H
PPG6 - タイマレジスタ
000565H
PPG6 - タイマレジスタ
000566H
PPG6 - 周期設定レジスタ
000567H
PPG6 - 周期設定レジスタ
000568H
PPG6 - デューティ周期レジスタ
000569H
PPG6 - デューティ周期レジスタ
00056AH
PPG6 - コントロールステータスレジスタ下位
PCNL6
00056BH
PPG6 - コントロールステータスレジスタ上位
PCNH6
00056CH
PPG7 - タイマレジスタ
00056DH
PPG7 - タイマレジスタ
00056EH
PPG7 - 周期設定レジスタ
00056FH
PPG7 - 周期設定レジスタ
000570H
PPG7 - デューティ周期レジスタ
000571H
PPG7 - デューティ周期レジスタ
000572H
PPG7 - コントロールステータスレジスタ下位
PCNL7
000573H
PPG7 - コントロールステータスレジスタ上位
PCNH7
000574H
PPG11-PPG8 - 汎用制御レジスタ 1 下位
GCN1L2
DS07-13808-2
-
PTMR6
R
R
PCSR6
W
W
PDUT6
W
W
PCN6
R/W
R/W
PTMR7
R
R
PCSR7
W
W
PDUT7
W
W
PCN7
R/W
R/W
GCN12
R/W
31
MB96310 シリーズ
I/O マップ MB96(F)31x (15 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
000575H
PPG11-PPG8 - 汎用制御レジスタ 1 上位
GCN1H2
000576H
PPG11-PPG8 - 汎用制御レジスタ 2 下位
GCN2L2
000577H
PPG11-PPG8 - 汎用制御レジスタ 2 上位
GCN2H2
000578H
PPG8 - タイマレジスタ
000579H
PPG8 - タイマレジスタ
00057AH
PPG8 - 周期設定レジスタ
00057BH
PPG8 - 周期設定レジスタ
00057CH
PPG8 - デューティ周期レジスタ
00057DH
PPG8 - デューティ周期レジスタ
00057EH
PPG8 - コントロールステータスレジスタ下位
PCNL8
00057FH
PPG8 - コントロールステータスレジスタ上位
PCNH8
000580H
PPG9 - タイマレジスタ
000581H
PPG9 - タイマレジスタ
000582H
PPG9 - 周期設定レジスタ
000583H
PPG9 - 周期設定レジスタ
000584H
PPG9 - デューティ周期レジスタ
000585H
PPG9 - デューティ周期レジスタ
000586H
PPG9 - コントロールステータスレジスタ下位
PCNL9
000587H
PPG9 - コントロールステータスレジスタ上位
PCNH9
略称 16 ビット
アクセス
アクセス
R/W
GCN22
R/W
R/W
PTMR8
R
R
PCSR8
W
W
PDUT8
W
W
PCN8
R/W
R/W
PTMR9
R
R
PCSR9
W
W
PDUT9
W
W
PCN9
R/W
R/W
000588H
～
000597H
予約
000598H
PPG15-PPG12 - 汎用制御レジスタ 1 下位
GCN1L3
000599H
PPG15-PPG12 - 汎用制御レジスタ 1 上位
GCN1H3
00059AH
PPG15-PPG12 - 汎用制御レジスタ 2 下位
GCN2L3
00059BH
PPG15-PPG12 - 汎用制御レジスタ 2 上位
GCN2H3
00059CH
PPG12 - タイマレジスタ
00059DH
PPG12 - タイマレジスタ
00059EH
PPG12 - 周期設定レジスタ
00059FH
PPG12 - 周期設定レジスタ
0005A0H
PPG12 - デューティ周期レジスタ
0005A1H
PPG12 - デューティ周期レジスタ
0005A2H
PPG12 - コントロールステータスレジスタ下位
PCNL12
0005A3H
PPG12 - コントロールステータスレジスタ上位
PCNH12
-
GCN13
R/W
R/W
GCN23
R/W
R/W
PTMR12
R
R
PCSR12
W
W
PDUT12
W
W
PCN12
R/W
R/W
0005A4H
～
0005ABH
32
予約
-
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (16 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
0005ACH
PPG14 - タイマレジスタ
0005ADH
PPG14 - タイマレジスタ
0005AEH
PPG14 - 周期設定レジスタ
0005AFH
PPG14 - 周期設定レジスタ
0005B0H
PPG14 - デューティ周期レジスタ
0005B1H
PPG14 - デューティ周期レジスタ
0005B2H
PPG14 - コントロールステータスレジスタ下位
PCNL14
0005B3H
PPG14 - コントロールステータスレジスタ上位
PCNH14
略称 16 ビット
アクセス
アクセス
PTMR14
R
R
PCSR14
W
W
PDUT14
W
W
PCN14
R/W
R/W
0005B4H
～
0005BBH
予約
0005BCH
PPG19-PPG16 - 汎用制御レジスタ 1 下位
GCN1L4
0005BDH
PPG19-PPG16 - 汎用制御レジスタ 1 上位
GCN1H4
0005BEH
PPG19-PPG16 - 汎用制御レジスタ 2 下位
GCN2L4
0005BFH
PPG19-PPG16 - 汎用制御レジスタ 2 上位
GCN2H4
0005C0H
PPG16 - タイマレジスタ
0005C1H
PPG16 - タイマレジスタ
0005C2H
PPG16 - 周期設定レジスタ
0005C3H
PPG16 - 周期設定レジスタ
0005C4H
PPG16 - デューティ周期レジスタ
0005C5H
PPG16 - デューティ周期レジスタ
0005C6H
PPG16 - コントロールステータスレジスタ下位
PCNL16
0005C7H
PPG16 - コントロールステータスレジスタ上位
PCNH16
0005C8H
PPG17 - タイマレジスタ
0005C9H
PPG17 - タイマレジスタ
0005CAH
PPG17 - 周期設定レジスタ
0005CBH
PPG17 - 周期設定レジスタ
0005CCH
PPG17 - デューティ周期レジスタ
0005CDH
PPG17 - デューティ周期レジスタ
0005CEH
PPG17 - コントロールステータスレジスタ下位
PCNL17
0005CFH
PPG17 - コントロールステータスレジスタ上位
PCNH17
0005D0H
PPG18 - タイマレジスタ
0005D1H
PPG18 - タイマレジスタ
0005D2H
PPG18 - 周期設定レジスタ
0005D3H
PPG18 - 周期設定レジスタ
0005D4H
PPG18 - デューティ周期レジスタ
DS07-13808-2
-
GCN14
R/W
R/W
GCN24
R/W
R/W
PTMR16
R
R
PCSR16
W
W
PDUT16
W
W
PCN16
R/W
R/W
PTMR17
R
R
PCSR17
W
W
PDUT17
W
W
PCN17
R/W
R/W
PTMR18
R
R
PCSR18
W
W
PDUT18
W
33
MB96310 シリーズ
I/O マップ MB96(F)31x (17 / 20)
略称 8 ビット
アクセス
アドレス
レジスタ
0005D5H
PPG18 - デューティ周期レジスタ
0005D6H
PPG18 - コントロールステータスレジスタ下位
PCNL18
0005D7H
PPG18 - コントロールステータスレジスタ上位
PCNH18
0005D8H
PPG19 - タイマレジスタ
0005D9H
PPG19 - タイマレジスタ
0005DAH
PPG19 - 周期設定レジスタ
0005DBH
PPG19 - 周期設定レジスタ
0005DCH
PPG19 - デューティ周期レジスタ
0005DDH
PPG19 - デューティ周期レジスタ
0005DEH
PPG19 - コントロールステータスレジスタ下位
PCNL19
0005DFH
PPG19 - コントロールステータスレジスタ上位
PCNH19
略称 16 ビット
アクセス
アクセス
W
PCN18
R/W
R/W
PTMR19
R
R
PCSR19
W
W
PDUT19
W
W
PCN19
R/W
R/W
0005E0H
～
00065FH
予約
000660H
周辺リソースリロケーションレジスタ 10
PRRR10
R/W
000661H
周辺リソースリロケーションレジスタ 11
PRRR11
R/W
000662H
周辺リソースリロケーションレジスタ 12
PRRR12
R/W
000663H
周辺リソースリロケーションレジスタ 13
PRRR13
W
-
000664H
～
0008FFH
予約
000900H
CAN2 - 制御レジスタ下位
CTRLRL2
000901H
CAN2 - 制御レジスタ上位 ( 予約 )
CTRLRH2
000902H
CAN2 - ステータスレジスタ下位
STATRL2
000903H
CAN2 - ステータスレジスタ上位 ( 予約 )
STATRH2
000904H
CAN2 - エラーカウンタ下位 ( 送信 )
ERRCNTL2
000905H
CAN2 - エラーカウンタ上位 ( 受信 )
ERRCNTH2
000906H
CAN2 - ビットタイミングレジスタ下位
BTRL2
000907H
CAN2 - ビットタイミングレジスタ上位
BTRH2
000908H
CAN2 - 割込みレジスタ下位
INTRL2
000909H
CAN2 - 割込みレジスタ上位
INTRH2
00090AH
CAN2 - テストレジスタ下位
TESTRL2
00090BH
CAN2 - テストレジスタ上位 ( 予約 )
TESTRH2
00090CH
CAN2 - BRP 拡張レジスタ下位
BRPERL2
00090DH
CAN2 - BRP 拡張レジスタ上位 ( 予約 )
BRPERH2
00090EH,
00090FH
予約
34
-
CTRLR2
R/W
R
STATR2
R/W
R
ERRCNT2
R
R
BTR2
R/W
R/W
INTR2
R
R
TESTR2
R/W
R
BRPER2
R/W
R
-
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (18 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
IF1CREQ2
R/W
000910H
CAN2 - IF1 コマンドリクエストレジスタ下位
IF1CREQL2
000911H
CAN2 - IF1 コマンドリクエストレジスタ上位
IF1CREQH2
000912H
CAN2 - IF1 コマンドマスクレジスタ下位
IF1CMSKL2
000913H
CAN2 - IF1 コマンドマスクレジスタ上位 ( 予約 )
IF1CMSKH2
000914H
CAN2 - IF1 マスク 1 レジスタ下位
IF1MSK1L2
000915H
CAN2 - IF1 マスク 1 レジスタ上位
IF1MSK1H2
000916H
CAN2 - IF1 マスク 2 レジスタ下位
IF1MSK2L2
000917H
CAN2 - IF1 マスク 2 レジスタ上位
IF1MSK2H2
000918H
CAN2 - IF1 アービトレーション 1 レジスタ下位
IF1ARB1L2
000919H
CAN2 - IF1 アービトレーション 1 レジスタ上位
IF1ARB1H2
00091AH
CAN2 - IF1 アービトレーション 2 レジスタ下位
IF1ARB2L2
00091BH
CAN2 - IF1 アービトレーション 2 レジスタ上位
IF1ARB2H2
00091CH
CAN2 - IF1 メッセージ制御レジスタ下位
IF1MCTRL2
00091DH
CAN2 - IF1 メッセージ制御レジスタ上位
IF1MCTRH2
00091EH
CAN2 - IF1 データ A1 下位
IF1DTA1L2
00091FH
CAN2 - IF1 データ A1 上位
IF1DTA1H2
000920H
CAN2 - IF1 データ A2 下位
IF1DTA2L2
000921H
CAN2 - IF1 データ A2 上位
IF1DTA2H2
000922H
CAN2 - IF1 データ B1 下位
IF1DTB1L2
000923H
CAN2 - IF1 データ B1 上位
IF1DTB1H2
000924H
CAN2 - IF1 データ B2 下位
IF1DTB2L2
000925H
CAN2 - IF1 データ B2 上位
IF1DTB2H2
R/W
IF1CMSK2
R/W
R
IF1MSK12
R/W
R/W
IF1MSK22
R/W
R/W
IF1ARB12
R/W
R/W
IF1ARB22
R/W
R/W
IF1MCTR2
R/W
R/W
IF1DTA12
R/W
R/W
IF1DTA22
R/W
R/W
IF1DTB12
R/W
R/W
IF1DTB22
R/W
R/W
000926H
～
00093FH
予約
000940H
CAN2 - IF2 コマンドリクエストレジスタ下位
IF2CREQL2
000941H
CAN2 - IF2 コマンドリクエストレジスタ上位
IF2CREQH2
000942H
CAN2 - IF2 コマンドマスクレジスタ下位
IF2CMSKL2
000943H
CAN2 - IF2 コマンドマスクレジスタ上位 ( 予約 )
IF2CMSKH2
000944H
CAN2 - IF2 マスク 1 レジスタ下位
IF2MSK1L2
000945H
CAN2 - IF2 マスク 1 レジスタ上位
IF2MSK1H2
000946H
CAN2 - IF2 マスク 2 レジスタ下位
IF2MSK2L2
000947H
CAN2 - IF2 マスク 2 レジスタ上位
IF2MSK2H2
000948H
CAN2 - IF2 アービトレーション 1 レジスタ下位
IF2ARB1L2
000949H
CAN2 - IF2 アービトレーション 1 レジスタ上位
IF2ARB1H2
00094AH
CAN2 - IF2 アービトレーション 2 レジスタ下位
IF2ARB2L2
DS07-13808-2
-
IF2CREQ2
R/W
R/W
IF2CMSK2
R/W
R
IF2MSK12
R/W
R/W
IF2MSK22
R/W
R/W
IF2ARB12
R/W
R/W
IF2ARB22
R/W
35
MB96310 シリーズ
I/O マップ MB96(F)31x (19 / 20)
アドレス
レジスタ
略称 8 ビット
アクセス
00094BH
CAN2 - IF2 アービトレーション 2 レジスタ上位
IF2ARB2H2
00094CH
CAN2 - IF2 メッセージ制御レジスタ下位
IF2MCTRL2
00094DH
CAN2 - IF2 メッセージ制御レジスタ上位
IF2MCTRH2
00094EH
CAN2 - IF2 データ A1 下位
IF2DTA1L2
00094FH
CAN2 - IF2 データ A1 上位
IF2DTA1H2
000950H
CAN2 - IF2 データ A2 下位
IF2DTA2L2
000951H
CAN2 - IF2 データ A2 上位
IF2DTA2H2
000952H
CAN2 - IF2 データ B1 下位
IF2DTB1L2
000953H
CAN2 - IF2 データ B1 上位
IF2DTB1H2
000954H
CAN2 - IF2 データ B2 下位
IF2DTB2L2
000955H
CAN2 - IF2 データ B2 上位
IF2DTB2H2
略称 16 ビット
アクセス
アクセス
R/W
IF2MCTR2
R/W
R/W
IF2DTA12
R/W
R/W
IF2DTA22
R/W
R/W
IF2DTB12
R/W
R/W
IF2DTB22
R/W
R/W
000956H
～
00097FH
予約
000980H
CAN2 - 送信リクエスト 1 レジスタ下位
TREQR1L2
000981H
CAN2 - 送信リクエスト 1 レジスタ上位
TREQR1H2
000982H
CAN2 - 送信リクエスト 2 レジスタ下位
TREQR2L2
000983H
CAN2 - 送信リクエスト 2 レジスタ上位
TREQR2H2
-
TREQR12
R
R
TREQR22
R
R
000984H
～
00098FH
予約
000990H
CAN2 - 新規データ 1 レジスタ下位
NEWDT1L2
000991H
CAN2 - 新規データ 1 レジスタ上位
NEWDT1H2
000992H
CAN2 - 新規データ 2 レジスタ下位
NEWDT2L2
000993H
CAN2 - 新規データ 2 レジスタ上位
NEWDT2H2
-
NEWDT12
R
R
NEWDT22
R
R
000994H
～
00099FH
予約
0009A0H
CAN2 - 割込み保留 1 レジスタ下位
INTPND1L2
0009A1H
CAN2 - 割込み保留 1 レジスタ上位
INTPND1H2
0009A2H
CAN2 - 割込み保留 2 レジスタ下位
INTPND2L2
0009A3H
CAN2 - 割込み保留 2 レジスタ上位
INTPND2H2
-
INTPND12
R
R
INTPND22
R
R
0009A4H
～
0009AFH
予約
0009B0H
CAN2 - メッセージ有効 1 レジスタ下位
MSGVAL1L2
0009B1H
CAN2 - メッセージ有効 1 レジスタ上位
MSGVAL1H2
0009B2H
CAN2 - メッセージ有効 2 レジスタ下位
MSGVAL2L2
36
-
MSGVAL12
R
R
MSGVAL22
R
DS07-13808-2
MB96310 シリーズ
I/O マップ MB96(F)31x (20 / 20)
アドレス
0009B3H
レジスタ
CAN2 - メッセージ有効 2 レジスタ上位
略称 8 ビット
アクセス
MSGVAL2H2
略称 16 ビット
アクセス
アクセス
R
0009B4H
～
0009CDH
予約
0009CEH
CAN2 - 出力許可レジスタ
-
COER2
R/W
0009CFH
～
000BFFH
予約
-
( 注意事項 ) I/O マップの予約アドレスへの書込みアクセスは一切できません。予約アドレスへの読出しアクセスは ,「X」
の読出しです。
本テーブルでも説明がありますが , デバイスによってサポートされていないリソースのレジスタについても ,
「予約」として扱ってください。
DS07-13808-2
37
MB96310 シリーズ
■ 割込みベクタテーブル
割込みベクタテーブル MB96(F)31x (1 / 3)
ベクタ
ベクタ番号 テーブルの
オフセット
38
ベクタ名
DMA クリア
プログラムへの
ICR
インデックス
説明
0
3FCH
CALLV0
なし
-
1
3F8H
CALLV1
なし
-
2
3F4H
CALLV2
なし
-
3
3F0H
CALLV3
なし
-
4
3ECH
CALLV4
なし
-
5
3E8H
CALLV5
なし
-
6
3E4H
CALLV6
なし
-
7
3E0H
CALLV7
なし
-
8
3DCH
RESET
なし
-
9
3D8H
INT9
なし
-
10
3D4H
EXCEPTION
なし
-
11
3D0H
NMI
なし
-
12
3CCH
DLY
なし
12
遅延割込み
13
3C8H
RC_TIMER
なし
13
RC タイマ
14
3C4H
MC_TIMER
なし
14
メインクロックタイマ
15
3C0H
SC_TIMER
なし
15
サブクロックタイマ
16
3BCH
PLL_UNLOCK
なし
16
予約
17
3B8H
EXTINT0
あり
17
外部割込み 0
18
3B4H
19
3B0H
EXTINT2
あり
19
外部割込み 2
20
3ACH
EXTINT3
あり
20
外部割込み 3
21
3A8H
EXTINT4
あり
21
外部割込み 4
22
3A4H
23
3A0H
EXTINT7
あり
23
外部割込み 7
24
39CH
EXTINT8
あり
24
外部割込み 8
25
398H
EXTINT9
あり
25
外部割込み 9
26
394H
EXTINT10
あり
26
外部割込み 10
27
390H
EXTINT11
あり
27
外部割込み 11
28
38CH
EXTINT12
あり
28
外部割込み 12
29
388H
EXTINT13
あり
29
外部割込み 13
30
384H
予約
31
380H
予約
32
37CH
33
378H
CAN2
34
374H
PPG0
35
370H
PPG1
36
36CH
37
368H
38
364H
マスク不可割込み
予約
予約
予約
なし
33
CAN コントローラ 2
あり
34
プログラマブルパルスジェネレータ 0
あり
35
プログラマブルパルスジェネレータ 1
PPG3
あり
37
プログラマブルパルスジェネレータ 3
PPG4
あり
38
プログラマブルパルスジェネレータ 4
予約
DS07-13808-2
MB96310 シリーズ
割込みベクタテーブル MB96(F)31x (2 / 3)
ベクタ
ベクタ番号 テーブルの
オフセット
ベクタ名
DMA クリア
プログラムへの
ICR
インデックス
説明
予約
39
360H
40
35CH
PPG6
あり
40
プログラマブルパルスジェネレータ 6
41
358H
PPG7
あり
41
プログラマブルパルスジェネレータ 7
42
354H
PPG8
あり
42
プログラマブルパルスジェネレータ 8
43
350H
PPG9
あり
43
プログラマブルパルスジェネレータ 9
44
34CH
予約
45
348H
予約
46
344H
47
340H
48
33CH
49
338H
50
334H
PPG16
あり
50
プログラマブルパルスジェネレータ 16
51
330H
PPG17
あり
51
プログラマブルパルスジェネレータ 17
52
32CH
PPG18
あり
52
プログラマブルパルスジェネレータ 18
53
328H
PPG19
あり
53
プログラマブルパルスジェネレータ 19
54
324H
RLT0
あり
54
リロードタイマ 0
55
320H
RLT1
あり
55
リロードタイマ 1
56
31CH
RLT2
あり
56
リロードタイマ 2
57
318H
RLT3
あり
57
リロードタイマ 3
58
314H
PPGRLT
あり
58
リロードタイマ 6 - PPG 専用
59
310H
ICU0
あり
59
インプットキャプチャユニット 0
60
30CH
ICU1
あり
60
インプットキャプチャユニット 1
61
308H
予約
62
304H
予約
63
300H
ICU4
あり
63
インプットキャプチャユニット 4
64
2FCH
ICU5
あり
64
インプットキャプチャユニット 5
65
2F8H
ICU6
あり
65
インプットキャプチャユニット 6
66
2F4H
予約
67
2F0H
予約
68
2ECH
ICU9
あり
68
インプットキャプチャユニット 9
69
2E8H
ICU10
あり
69
インプットキャプチャユニット 10
70
2E4H
予約
71
2E0H
予約
72
2DCH
予約
73
2D8H
OCU6
あり
73
出力コンペアユニット 6
74
2D4H
OCU7
あり
74
出力コンペアユニット 7
75
2D0H
予約
76
2CCH
予約
77
2C8H
FRT0
あり
77
フリーランタイマ 0
78
2C4H
FRT1
あり
78
フリーランタイマ 1
DS07-13808-2
PPG12
あり
46
プログラマブルパルスジェネレータ 12
予約
PPG14
あり
48
プログラマブルパルスジェネレータ 14
予約
39
MB96310 シリーズ
割込みベクタテーブル MB96(F)31x (3 / 3)
ベクタ
ベクタ番号 テーブルの
オフセット
40
ベクタ名
DMA クリア
プログラムへの
ICR
インデックス
説明
79
2C0H
FRT2
あり
79
フリーランタイマ 2
80
2BCH
FRT3
あり
80
フリーランタイマ 3
81
2B8H
RTC0
なし
81
リアルタイムクロック
82
2B4H
CAL0
なし
82
クロックキャリブレーションユニット
83
2B0H
84
2ACH
ADC0
あり
84
A/D コンバータ
85
2A8H
LINR2
あり
85
LIN USART 2 RX
86
2A4H
LINT2
あり
86
LIN USART 2 TX
87
2A0H
予約
88
29CH
予約
89
298H
LINR7
あり
89
LIN USART 7 RX
90
294H
LINT7
あり
90
LIN USART 7 TX
91
290H
LINR8
あり
91
LIN USART 8 RX
92
28CH
LINT8
あり
92
LIN USART 8 TX
93
288H
FLASH_A
なし
93
フラッシュメモリ A( フラッシュデバイス
のみ )
予約
DS07-13808-2
MB96310 シリーズ
■ デバイスの使用上の注意
デバイスを取り扱う際には , 特別な注意が必要です。
・ラッチアップの防止
・未使用端子の取り扱い
・外部クロックの使用
・未使用サブクロック信号
・PLL クロックモード動作に関する注意事項
・電源端子 (VCC/VSS)
・水晶発振器およびセラミック振動子の回路
・A/D コンバータおよびアナログ入力に対する電源投入シーケンス
・A/D コンバータを使用しないときの端子の取り扱い
・通電に関する注意事項
・電源電圧の安定化
・シリアル通信
1. ラッチアップの防止
CMOS IC チップでは , 次の条件下でラッチアップが発生することがあります。
・VCC を超過する電圧または VSS 未満の電圧が入力端子または出力端子に印加されます。
・VCC 端子と VSS 端子の間に定格電圧を超える電圧が印加されます。
ラッチアップによって電源電流が急激に増加し , デバイスに対し熱破壊を発生させる可能性があります。
2. 未使用端子の取り扱い
未使用入力端子は , 入力が禁止されている ( ポート入力イネーブルレジスタ (PIER) の対応ビット = 0) ときに開放状態に
できます。
入力が許可されているときに未使用入力端子を開放状態にしておくと , デバイスの動作不良および永久的な損傷の可能
性があります。したがって , これらの端子は , 抵抗によりプルアップまたはプルダウンしなければなりません。ラッチアッ
プを防止するため , これらの抵抗は , 2 kΩ を超える必要があります。
未使用の双方向端子は , 出力状態に設定した後 , 開放状態にするか , または入力状態に設定したうえで , 入力禁止にする
かあるいは外部プルアップ / プルダウン抵抗を上述のように設定できます。
DS07-13808-2
41
MB96310 シリーズ
3. 外部クロックの使用
外部クロックに許容される周波数範囲は , 発振器の種類と構成によって異なります。詳細なモードと周波数の制限につ
いては ,「AC 特性」を参照してください。単相および逆位相の外部クロックは , 次のように接続しなければなりません。
1. 単相の外部クロック
・単相外部クロックを使用する際には , X0(X0A) 端子を駆動し , X1(X1A) 端子を開放状態にしておかなければなりませ
ん。.
X0
X1
2. 逆位相の外部クロック
・逆位相外部クロックを使用する際には , X1 (X1A) に対し , X0 (X0A) 端子と逆位相のクロック信号を供給しなければ
なりません。
X0
X1
4. 未使用サブクロック信号
端子 X0A および X1A が発振器に接続されていないとき , プルダウン抵抗は , X0A 端子に接続し , X1A 端子を開放して
おかなければなりません。
5. PLL クロックモード動作に関する注意事項
PLL クロックモードが選択され , かつ外部発振器が動作していないか , または外部クロックが提供されていない場合は ,
マイクロコントローラが自由振動 PLL との動作を試みます。ただし , この動作の性能は保証できません。
6. 電源端子 (VCC/VSS)
すべての VCC レベルとすべての VSS レベルの電源端子が同じ電位であることが必要です。VCC レベルまたは VSS レベルが
複数存在する場合 , デバイスは正しく動作しないか , または保証動作範囲内であっても損傷を受ける可能性があります。
VCC および VSS は , 可能な最も低いインピーダンスの電源からデバイスに接続しなければなりません。
電源ノイズに対する対策として , VCC 端子と VSS 端子との間で , かつ VCC 端子および VSS 端子にできるだけ近い場所で ,
約 0.1 μF のバイパスコンデンサを接続する必要があります。
7. 水晶発振器およびセラミック振動子の回路
X0, X1 端子または X0A, X1A 端子でのノイズは , 異常な動作の原因となることがあります。X0, X1 端子および X0A, X1A
端子 , 水晶発振器 ( またはセラミック振動子 ), アース線までの距離が可能な限り最短となるようにバイパスコンデンサを
提供し , 発振回路の線がその他の回路の線と交差しないように最大限注意することが必要です。
動作を安定させるため , X0, X1 端子および X0A, X1A 端子を囲むプリント基板上のパターンに接地エリアを設けること
が強く推奨されます。
特に高周波数で低 Q 振動子を使用する際には , 水晶メーカーまたは振動子メーカーで水晶 /MCU 装置または振動子 /
MCU 装置を評価することが強く推奨されます。
42
DS07-13808-2
MB96310 シリーズ
8. A/D コンバータおよびアナログ入力に対する電源投入シーケンス
デジタル電源 (VCC) を投入した後 , A/D コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (ANn) をオンにす
る必要があります。
A/D コンバータの電源およびアナログ入力をオフにした後 , デジタル電源をオフにすることも必要です。この場合 , 電圧
は AVRH または AVCC を超過してはいけません ( アナログ電源およびデジタル電源を同時に投入または切断することは容
認されます )。
9. A/D コンバータを使用しないときの端子の取り扱い
A/D コンバータの未使用の端子を AVCC = VCC, AVSS = AVRH = AVRL = VSS として接続することが必要です。
10.電源投入に関する注意事項
内部電圧レギュレータの誤動作を防止するため , 電源投入時の供給電圧プロフィールは , 0.2 V から 2.7 V に変化するの
に 50μs より時間がかかる必要があります。
11.電源電圧の安定化
電源電圧の変動が , 電源電圧 Vcc の安全動作範囲内であったとしても急な場合は , 誤動作が発生する可能性があります。
したがって , 電源電圧 Vcc は安定していなければなりません。安定化の基準として , 電源電圧は , 商用周波数 (50 ～ 60 Hz)
における Vcc のリップル変動 ( ピークとピークの間の値 ) が標準的な電源電圧 Vcc の 10％以内に収まり , かつ過渡変動率
が電源切換えのための瞬間変動で 0.1V/μs 以下となるように安定化しなければなりません。
12.シリアル通信
シリアル通信上のノイズまたは他の原因により不正なデータを受信する可能性があります。
したがって , ノイズを回避するようにプリント基板を設計します。
装置を設計する際には不正データの受信を考慮します。例えば , エラーが発生したら , チェックサムを適用し , データを再
送信します。
DS07-13808-2
43
MB96310 シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
単位
備考
最小
最大
VCC
VSS - 0.3
VSS + 6.0
V
AVCC
VSS - 0.3
VSS + 6.0
V
VCC = AVCC *1
AVRH,
AVRL
VSS - 0.3
VSS + 6.0
V
AVCC ≧ AVRH, AVCC ≧ AVRL,
AVRH ＞ AVRL, AVRL ≧ AVSS
入力電圧
VI
VSS - 0.3
VSS + 6.0
V
VI ≦ VCC + 0.3V
出力電圧
VO
VSS - 0.3
VSS + 6.0
V
VO ≦ VCC + 0.3V *2
ICLAMP
-4.0
+4.0
mA
汎用 I/O 端子に
印加可能 *3
Σ|ICLAMP|
-
40
mA
汎用 I/O 端子に
印加可能 *3
"L" レベル最大出力電流
IOL1
-
15
mA
駆動強度を 5mA に設定した通常出力
"L" レベル平均出力電流
IOLAV1
-
5
mA
駆動強度を 5mA に設定した通常出力
"L" レベル最大総出力電流
ΣIOL1
-
100
mA
通常出力
"L" レベル総平均出力電流
ΣIOLAV1
-
50
mA
通常出力
"H" レベル最大出力電流
IOH1
-
-15
mA
駆動強度を 5mA に設定した通常出力
"H" レベル平均出力電流
IOHAV1
-
-5
mA
駆動強度を 5mA に設定した通常出力
"H" レベル最大総出力電流
ΣIOH1
-
-100
mA
通常出力
"H" レベル総平均出力電流
ΣIOHAV1
-
-50
mA
通常出力
-
220*5
mW
TA=+105 ℃
-
450*5
mW
TA=+85 ℃
-
615*5
mW
TA=+70 ℃
-
280*5
mW
TA=+125 ℃ , フラッシュプログラミン
グ / 消去なし *6
-
500*5
mW
TA=+105 ℃ , フラッシュのプログラミ
ング / 消去なし *6
0
+70
-40
+105
-40
+125
-55
+150
電源電圧
A/D コンバータ基準電圧
最大クランプ電流
最大総クランプ電流
許容消費電力
( フラッシュデバイス ) *4
動作周囲温度
保存温度
PD
TA
TSTG
*2
MB96V300C
℃
*6
℃
＊ 1:AVCC と VCC は , 同じ電圧に設定してください。電源オン時 , AVCC を VCC よりも大きく設定したり , アナログ入力の
電圧を AVCC よりも大きく設定することはできません。
＊ 2:VI と VO は , VCC + 0.3 V よりも大きく設定できません。また VI は指定範囲よりも大きく設定できません。ただし ,
入力から最大電流または入力への最大電流が外部コンポーネントによってある程度制限される場合 , ICLAMP 定格が VI
定格より優先されます。標準ポートの入出力電圧は VCC によって決まります。
＊ 3:・すべての汎用 I/O 端子 (Pnn_m) に印加できます。
・推奨動作条件内で使用してください。
・DC 電圧 ( 電流 ) で使用してください。
・ +B 信号は必ず , +B 信号とマイクロコントローラ間に配置された制限抵抗に印加する必要があります。
44
DS07-13808-2
MB96310 シリーズ
• 制限抵抗の値は , +B 信号が印加された場合 , マイクロコントローラ端子への入力電流が瞬間的または一定期間定格
値を超えないように設定する必要があります。
• マイクロコントローラの駆動電流が低い ( 低消費電力モードなど ) 場合 , +B 入力電位が保護ダイオードを通過し ,
VCC 端子の電位が上昇することにより , 他のデバイスに影響を与えないようにご注意ください。
• +B 信号が入力の場合 , マイクロコントローラの電源がオフ (0V に固定されていない ) 時 , 電源は端子から提供され
るため , 不完全な動作が発生する可能性があることにご注意ください。
• 電源オン時に +B 入力が印加される場合 , 電源は端子から提供されるため , パワーリセットを動作させるために十分
な電源電圧が得られないことがある点にご注意ください ( 内部ベクタモードでの永続的な低電圧リセットを行う
デバイスを除きます )。
• 推奨回路例
保護ダイオード
VCC
制限
抵抗
P-ch
+B 入力 (0V ～ 16V)
N-ch
R
＊ 4:最大許容消費電力は , 周囲温度 , 気流の速度 , および PCB のパッケージの熱伝導によって決まります。
実際の消費電力は , お客様の用途によって決まり , 以下のように計算できます。
PD = PIO + PINT
PIO = Σ (VOL * IOL + VOH * IOH) (IO 負荷電力消費合計は , すべての IO ポート上で実行されます )
PINT = VCC * (ICC + IA) ( 内部電力消費 )
ICC は , 「直流規格」で説明したように , VCC へのコア電流消費合計で , 選択した動作モードとクロック周波数および
機能の使用方法 ( フラッシュプログラミングやクロックモジュレータなど ) によって決まります。IA は , AVCC へのア
ナログ電流消費です。
IA は , AVCC へのアナログ電流消費です。
＊ 5:気流なしの指定 TA で単一層 PCB に取り付けられたパッケージの最悪値。
＊ 6:この条件下での使用時の信頼性の制限については , 営業部門にお問い合わせください。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07-13808-2
45
MB96310 シリーズ
2. 推奨動作条件
項目
記号
規格値
最小
標準
最大
単位
電源電圧
VCC
3.0
-
5.5
V
C 端子の平滑コンデンサ
CS
3.5
4.7
15
μF
備考
X7R セラミックコンデンサか ,
同等の特性のコンデンサを
使用してください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
46
DS07-13808-2
MB96310 シリーズ
3. 直流規格
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
"H" レベル
入力電圧
VIH
VIHX0F
VIHX0S
端子
条件
単位
備考
最小
標準
最大
0.7 VCC
-
VCC +
0.3
V
VCC ≧ 4.5V
0.74
VCC
-
VCC +
0.3
V
VCC ＜ 4.5V
0.8 VCC
-
VCC +
0.3
V
「高速クロック入力
モード」の外部ク 0.8 VCC
ロック
-
VCC +
0.3
V
2.5
-
VCC +
0.3
V
CMOS ヒステリシ
ス 0.7/0.3 入力選択
ポート入力 時
Pnn_m
オートモーティブ
ヒステリシス入力
選択時
X0
規格値
X0,X1, 「発振モード」の外
X0A,X1A 部クロック
CMOS ヒステリシス
入力
VIHR
RSTX
-
0.8 VCC
-
VCC +
0.3
V
VIHM
MD2 ～
MD0
-
VCC 0.3
-
VCC +
0.3
V
VSS 0.3
-
0.3
VCC
V
VSS 0.3
-
0.5
VCC
V
VCC ≧ 4.5V
VSS 0.3
-
0.46
VCC
V
VCC ＜ 4.5V
「高速クロック入力
モード」の外部ク
ロック
VSS 0.3
-
0.2 VCC
V
X0,X1, 「発振モード」の外
X0A,X1A 部クロック
VSS 0.3
-
0.4
V
"L" レベル
入力電圧
VIL
CMOS ヒステリシ
ス 0.7/0.3 入力選択
ポート入力 時
Pnn_m
VILX0F
VILX0S
X0
オートモーティブ
ヒステリシス入力
選択時
CMOS ヒステリシス
入力
VILR
RSTX
-
VSS 0.3
-
0.2 VCC
V
VILM
MD2 ～
MD0
-
VSS 0.3
-
VSS + 0.3
V
VCC 0.5
-
-
V
2mA に設定された駆
動強度
(PODR:OD=1)
VCC 0.5
-
-
V
5mA に設定された駆
動強度
(PODR:OD=0)
"H" レベル
出力電圧
4.5V ≦ VCC ≦ 5.5V
VOH2
通常出力
IOH = -2mA
3.0V ≦ VCC ＜ 4.5V
IOH = -1.6mA
4.5V ≦ VCC ≦ 5.5V
VOH5
通常出力
IOH = -5mA
3.0V ≦ VCC ＜ 4.5V
IOH = -3mA
DS07-13808-2
47
MB96310 シリーズ
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
"L" レベル
出力電圧
記号
VOL2
端子
通常出力
VOL5
通常出力
入力リーク
電流
IIL
Pnn_m
プルアップ
抵抗値
RUP
Pnn_m,
RSTX
48
条件
規格値
単位
備考
0.4
V
2mA に設定された駆
動強度
(PODR:OD=1)
-
0.4
V
5mA に設定された駆
動強度
(PODR:OD=0)
-1
-
+1
μA
単一ポート端子
VCC = 3.3V ± 10％
40
100
160
kΩ
VCC = 5.0V ± 10％
25
50
100
kΩ
最小
標準
最大
-
-
-
VSS ＜ VI ＜ VCC
AVSS, AVRL ＜ VI ＜
AVCC, AVRH
4.5V ≦ VCC ≦ 5.5V
IOL = +2mA
3.0V ≦ VCC ＜ 4.5V
IOL = +1.6mA
4.5V ≦ VCC ≦ 5.5V
IOL = +5mA
3.0V ≦ VCC ＜ 4.5V
IOL = +3mA
DS07-13808-2
MB96310 シリーズ
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
値
条件 (TA 時 )
標準
最大
CLKS1/2 = CLKB = CLKP1 =
16MHz, CLKP2=8MHz での
PLL ランモード
+25 ℃
14.5
19.5
フラッシュ 1 ウェイト
+125 ℃
16
23
CLKS1/2 = CLKB = CLKP1 =
32MHz, CLKP2=16MHz での
PLL ランモード
+25 ℃
23
29
フラッシュ 2 ウェイト
+125 ℃
25
33
CLKS1/2 = 48MHz での PLL ラ
ンモード ,
CLKB = CLKP1/2 = 24MHz
+25 ℃
26
38
フラッシュ 0 ウェイト
+125 ℃
28
42
+25 ℃
40
51
+125 ℃
42
55
CLKS1/2 = 96MHz での PLL ラ
ンモード ,
CLKB = CLKP1 = 48MHz,
CLKP2 = 24MHz
+25 ℃
43
56
フラッシュ 1 ウェイト
+125 ℃
45
60
+25 ℃
4
5
+125 ℃
4.7
8
+25 ℃
2.5
3.5
+125 ℃
3.2
6.5
単位
備考
mA
(CLKRC および CLKSC 停止。)
mA
(CLKRC および CLKSC 停止。)
ICCPLL
mA
(CLKRC および CLKSC 停止。)
CLKS1/2 = CLKB = CLKP1=
56MHz での PLL ランモード ,
CLKP2 = 28MHz
ランモード
での電源
電流 *
フラッシュ 2 ウェイト
mA
(CLKRC および CLKSC 停止。
コア電圧 1.9V)
mA
(CLKRC および CLKSC 停止。
コア電圧 1.9V)
CLKS1/2 = CLKB = CLKP1/2 =
4MHz でのメインランモード
ICCMAIN フラッシュ 1 ウェイト
(CLKPLL, CLKSC および
CLKRC 停止 )
CLKS1/2 = CLKB = CLKP1/2=
2MHz での RC ランモード
ICCRCH
フラッシュ 1 ウェイト
(CLKMC, CLKPLL および
CLKRC 停止 )
DS07-13808-2
mA
mA
49
MB96310 シリーズ
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
値
条件 (TA 時 )
標準
最大
+25 ℃
0.18
0.3
+125 ℃
0.73
3.1
+25 ℃
0.15
0.25
(CLKMC, CLKPLL および
CLKRC 停止。低電力モード
での電圧レギュレータ , フ
ラッシュ書込み / 消去不可 )
+125 ℃
0.7
3.05
CLKS1/2 = CLKB = CLKP1/2 =
32kHz でのサブランモード
+25 ℃
0.1
0.2
(CLKMC, CLKPLL および
CLKRC 停止。フラッシュ書
込み / 消去不可 )
+125 ℃
0.65
3
CLKS1/2 = CLKP1 = 16MHz,
CLKP2 = 8MHz での PLL ス
リープモード
+25 ℃
4
6
+125 ℃
4.7
9
+25 ℃
7
9.5
+125 ℃
8
12.5
+25 ℃
7
9
+125 ℃
8
12
+25 ℃
11
14.5
(CLKRC および CLKSC 停止。 +125 ℃
コア電圧 1.9V)
12
17.5
CLKS1/2 = 96MHz, CLKP1=
48MHz,
CLKP2 = 24MHz での PLL ス
リープモード
+25 ℃
12
15
+125 ℃
13
18
CLKS1/2 = CLKB = CLKP1/2=
100kHz での RC ランモード ,
SMCR:LPMS = 0
フラッシュ 1 ウェイト
(CLKMC, CLKPLL および
CLKRC 停止。高電力モード
での電圧レギュレータ )
ICCRCL
ランモード
での電源
電流 *
CLKS1/2 = CLKB = CLKP1/2=
100kHz での RC ランモード ,
SMCR:LPMS = 1
CLKS1/2 = CLKP1 = 32MHz,
CLKP2 = 16MHz での PLL ス
リープモード
(CLKRC および CLKSC 停止。)
スリープ
モードでの
電源電流 *
CLKS1/2 = 48MHz, CLKP1/2 =
24MHz での PLL スリープ
モード
ICCSPLL
(CLKRC および CLKSC 停止。)
CLKS1/2 = CLKP1= 56MHz,
CLKP2 = 28MHz での PLL ス
リープモード
(CLKRC および CLKSC 停止。
コア電圧 1.9V)
50
mA
フラッシュ 1 ウェイト
(CLKRC および CLKSC 停止。)
備考
mA
フラッシュ 1 ウェイト
ICCSUB
単位
mA
mA
mA
mA
mA
mA
DS07-13808-2
MB96310 シリーズ
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
ICCSMAIN
ICCSRCH
スリープ
モードでの
電源電流 *
ICCSRCL
ICCSSUB
DS07-13808-2
値
条件 (TA 時 )
標準
最大
CLKS1/2 = CLKP1/2 = 4MHz で
のメインスリープモード
+25 ℃
1
1.3
(CLKPLL, CLKSC および
CLKRC 停止 )
+125 ℃
1.6
4.1
CLKS1/2 = CLKP1/2 = 2MHz で
の RC スリープモード
+25 ℃
0.55
1.1
(CLKMC, CLKPLL および
CLKRC 停止 )
+125 ℃
1.15
3.9
CLKS1/2 = CLKP1/2 = 100kHz
での RC スリープモード ,
SMCR:LPMSS = 0
+25 ℃
0.08
0.2
(CLKMC, CLKPLL および
CLKRC 停止。高電力モード
での電圧レギュレータ )
+125 ℃
0.59
2.95
CLKS1/2 = CLKP1/2 = 100kHz
での RC スリープモード
SMCR:LPMSS = 1
+25 ℃
0.05
0.15
(CLKMC, CLKPLL および
CLKRC 停止。低電力モード
での電圧レギュレータ )
+125 ℃
0.56
2.9
CLKS1/2 = CLKP1/2 = 32kHz で
のサブスリープモード
+25 ℃
0.04
0.12
(CLKMC, CLKPLL および
CLKRC 停止 )
+125 ℃
0.54
2.9
単位
備考
mA
mA
mA
mA
mA
51
MB96310 シリーズ
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
ICCTPLL
ICCTMAIN
タイマ
モードでの
電源電流 *
ICCTRCH
ICCTRCL
ICCTSUB
52
値
条件 (TA 時 )
標準
最大
+25 ℃
1.3
1.8
(CLKRC および CLKSC 停止。 +125 ℃
コア電圧 1.9V)
1.9
4.8
CLKMC = 4MHz でのメインタ
イマモード
SMCR:LPMSS = 0
+25 ℃
0.11
0.2
(CLKPLL, CLKRC および
+125 ℃
CLKSC 停止。高電力モードで
の電圧レギュレータ )
0.63
3
CLKMC = 4MHz でのメインタ
イマモード ,
SMCR:LPMSS = 1
+25 ℃
0.08
0.15
(CLKPLL, CLKRC および
+125 ℃
CLKSC 停止。低電力モードで
の電圧レギュレータ )
0.6
2.9
CLKRC = 2MHz での RC タイ
マモード ,
SMCR:LPMSS = 0
+25 ℃
0.1
0.2
(CLKMC, CLKPLL および
+125 ℃
CLKSC 停止。高電力モードで
の電圧レギュレータ )
0.63
3
CLKRC = 2MHz での RC タイ
マモード ,
SMCR:LPMSS = 1
+25 ℃
0.07
0.15
(CLKMC, CLKPLL および
+125 ℃
CLKSC 停止。低電力モードで
の電圧レギュレータ )
0.6
2.9
CLKRC = 100kHz での RC タイ
マモード ,
SMCR:LPMSS = 0
+25 ℃
0.06
0.15
(CLKMC, CLKPLL および
+125 ℃
CLKSC 停止。高電力モードで
の電圧レギュレータ )
0.56
2.95
CLKRC = 100kHz での RC タイ
マモード ,
SMCR:LPMSS = 1
+25 ℃
0.03
0.1
(CLKMC, CLKPLL および
+125 ℃
CLKSC 停止。低電力モードで
の電圧レギュレータ )
0.53
2.85
CLKSC = 32kHz でのサブタイ
マモード
+25 ℃
0.035
0.1
(CLKMC, CLKPLL および
CLKRC 停止 )
+125 ℃
0.53
2.85
CLKMC = 4MHz, CLKPLL =
48MHz での PLL タイマモー
ド
単位
備考
mA
mA
mA
mA
mA
mA
mA
mA
DS07-13808-2
MB96310 シリーズ
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
ストップ
モードでの
電源電流 *
動作中の
低電圧検出
器の電源
電流
記号
値
条件 (TA 時 )
標準
最大
VRCR:LPMB[2:0] = 110B
+25 ℃
0.02
0.08
( コア電圧 1.8V)
+125 ℃
0.52
2.8
VRCR:LPMB[2:0] = 000B
+25 ℃
0.015
0.06
( コア電圧 1.2V)
+125 ℃
0.4
2.3
+25 ℃
5
10
単位
備考
mA
ICCH
ICCLVD
低電圧検出有効時
(RCR:LVDE = 1)
mA
μA
+125 ℃
7
20
この電流は , 上記す
べての電源電流に印
加
動作中の
クロック
変調器の
電源電流
ICCCLOMO クロックモジュレータ有効時
(CMCR:PDX = 1)
-
3
4.5
mA 上記すべての電流に
印加
フラッシュ
書込み /
消去電流
ICCFLASH 1 つのフラッシュモジュール
用の電流
-
15
40
mA 上記すべての電流に
印加
-
5
15
pF
入力容量
CIN
-
C, AVCC, AVSS, AVRH,
AVRL, VCC, VSS 以外
＊ : 電源電流は , メイン発振器に接続された 4MHz の外部クロックおよびサブ発振器に接続された 32kHz の外部クロッ
クで測定されます。電圧レギュレータの制御の詳細については , ハードウェアマニュアルの「スタンバイモードお
よび電圧レギュレータ制御回路」を参照してください。
DS07-13808-2
53
MB96310 シリーズ
4. 交流規格
ソースクロックタイミング
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
クロック
周波数
クロック
周波数
クロック
周波数
クロック
周波数
記号
fC
端子
fCR
備考
標準
最大
3
-
16
MHz 水晶発振器使用時 , PLL オフ。
0
-
16
MHz 逆位相外部クロック使用時 , PLL オフ。
3.5
-
16
MHz 水晶発振器または逆位相外部クロック
使用時 , PLL オン。
0
-
56
MHz 「高速クロック入力モード」での単一
位相外部クロック使用時 , PLL オフ
3.5
-
56
MHz 「高速クロック入力モード」での単一
位相外部クロック使用時 , PLL オン
X0A,
X1A
32
32.768
100
kHz 発振回路使用時
0
-
100
kHz 逆位相外部クロック使用時
X0A
0
-
50
kHz 単一位相外部クロック使用時
50
100
200
kHz RC 発振器の低速周波数使用時
1
2
4
MHz RC 発振器の高速周波数使用時
X0
fCL
単位
最小
X0, X1
fFCI
規格値
-
RC クロック
安定時間
tRCSTAB
-
256RC クロックサイクル
PLL クロック
周波数
fCLKVCO
-
64
-
200
リセット解除後 , RC 発振器が起動した
とき
MHz PLL の許容 VCO 出力周波数
(CLKVCO)
TPSKEW
-
-
-
±5
ns
CLKMC(PLL 入力クロック ) ≧ 4MHz
の場合 , 外部の発振器 , 水晶または共
振器からくるジッタはカバーしていま
せん。
入力クロック
パルス幅
PWH, PWL
X0, X1
8
-
-
ns
デューティ比は約 30 ～ 70%。
入力クロック
パルス幅
PWHL,
PWLL
X0A,
X1A
5
-
-
μs
PLL 位相
ジッタ
tCYL
VIH
X0
VIL
PWH
PWL
tCYLL
VIH
X0A
VIL
PWHL
54
PWLL
DS07-13808-2
MB96310 シリーズ
内部クロックタイミング
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
コア電圧設定
項目
記号
1.8V
単位
1.9V
最小
最大
最小
最大
内部システムクロック周波数
(CLKS1 と CLKS2)
fCLKS1, fCLKS2
0
92
0
96
MHz
内部 CPU クロック周波数 (CLKB),
内部周辺クロック周波数 (CLKP1)
fCLKB, fCLKP1
0
52
0
56
MHz
内部周辺クロック周波数 (CLKP2)
fCLKP2
0
28
0
32
MHz
DS07-13808-2
備考
55
MB96310 シリーズ
外部リセットタイミング
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
リセット入力時間
記号
端子
tRSTL
RSTX
規格値
最小
標準
最大
500
-
-
単位
備考
ns
tRSTL
RSTX
0.2 VCC
56
0.2 VCC
DS07-13808-2
MB96310 シリーズ
パワーオンリセットタイミング
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
パワーオン立上り時間
パワーオフ時間
記号
端子
tR
tOFF
規格値
単位
最小
標準
最大
Vcc
0.05
-
30
ms
Vcc
1
-
-
ms
備考
tR
2.7V
VCC
0.2 V
0.2 V
0.2 V
tOFF
電源を急激に変更した場合 , パワーオンリセットが発生することがあります。
動作中に電源電圧を変更する場合は , 下図に示すように , 電圧を抑えてスムーズに
起動することを推奨します。
VCC
最大 50 mV/ms の立上り
3V
DS07-13808-2
エッジが許可されます。
57
MB96310 シリーズ
外部入力タイミング
(TA = -40 ℃～ +125 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
端子
規格値
条件
INTn(_R)
NMI
最小
最大
200
⎯
単位
使用端子入力機能
外部割込み
ns
NMI
汎用 IO
Pnn_m
入力パルス幅
tINH,
tINL
⎯
TINn
リロードタイマ
2*tCLKP1 + 200
(tCLKP1=1/fCLKP1)
TTGn(_R)
⎯
PPG トリガ入力
ns
ADTG_R
A/D コンバータトリガ
INn
インプットキャプチャ
( 注意事項 ) 再割り当てされたリソース入力の特性は同じです。
外部端子入力
VIH
VIH
tINH
58
VIL
VIL
tINL
DS07-13808-2
MB96310 シリーズ
USART のタイミング規格
( 注意事項 ) 以下の値は , I/O 駆動強度 IOdrive ＝ 5 mA のものです。IOdrive が 2 mA の場合 , 別表に示されているすべての最
大出力タイミングを 10 ns 増やす必要があります。
(TA = -40 ° C ～ 125 ° C, VCC = 3.0 V ～ 5.5 V, VSS = AVSS = 0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
端子
条件
VCC = AVCC=
4.5 V ～ 5.5 V
VCC = AVCC=
3.0 V ～ 4.5 V
最小
最大
最小
最大
単位
シリアルクロックサイクルタイム
tSCYCI
SCKn
4 tCLKP1
⎯
4 tCLKP1
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVI
SCKn, SOTn
-20
＋ 20
-30
＋ 30
ns
SOT → SCK ↑遅延時間
tOVSHI
SCKn, SOTn
N*tCLKP1
- 20 *1
⎯
N*tCLKP1
- 30 *1
⎯
ns
有効な SIN → SCK ↑
tIVSHI
SCKn, SINn
tCLKP1
+ 45
⎯
tCLKP1
+ 55
⎯
ns
SCK ↑ → 有効 SIN 保持時間
tSHIXI
SCKn, SINn
0
⎯
0
⎯
ns
シリアルクロック "L" パルス幅
tSLSHE
SCKn
tCLKP1
+ 10
⎯
tCLKP1
+ 10
⎯
ns
シリアルクロック "H" パルス幅
tSHSLE
SCKn
tCLKP1
+ 10
⎯
tCLKP1
+ 10
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCKn, SOTn
⎯
2 tCLKP1
+ 45
⎯
2 tCLKP1
+ 55
ns
有効な SIN → SCK ↑
tIVSHE
SCKn, SINn
tCLKP1/2
+ 10
⎯
tCLKP1/2
+ 10
⎯
ns
SCK ↑ → 有効 SIN 保持時間
tSHIXE
SCKn, SINn
tCLKP1
+ 10
⎯
tCLKP1
+ 10
⎯
ns
SCK 立下り時間
tFE
SCKn
⎯
20
⎯
20
ns
SCK 立上り時間
tRE
SCKn
⎯
20
⎯
20
ns
内部シフト
クロック
モード
外部シフト
クロック
モード
( 注意事項 ) ・ CLK 同期モードの直流規格。
・ CL は , 試験時の端子の負荷容量値。
・ 使用するマシンのクロック周波数によって , 一部のパラメータによって最大ボーレートを制限できます。
これのパラメータは , 「MB96300 Series ハードウェアマニュアル」に示されています。
・ tCLKP1 は , 周辺クロック 1 (CLKP1) のサイクルタイムです。単位：ns
＊ 1：パラメータ N は tSCYCI によって決まり , 以下のように算出できます。
・ tSCYCI = 2*k*tCLKP1 の場合 , N = k(k は 2 より大きな整数 )。
・ tSCYCI = (2*k+1)*tCLKP1 の場合 , N = k+1(k は 1 より大きな整数 )。
例:
DS07-13808-2
tSCYCI
N
4*tCLKP1
2
5*tCLKP1, 6*tCLKP1
3
7*tCLKP1, 8*tCLKP1
4
...
...
59
MB96310 シリーズ
tSCYCI
ESCR:SCES = 0 の
0.8*VCC
場合の SCK
0.2*VCC
ESCR:SCES = 1 の
0.8*VCC
0.2*VCC
0.8*VCC
場合の SCK
0.2*VCC
tSLOVI
tOVSHI
0.8*VCC
SOT
0.2*VCC
tSHIXI
tIVSHI
SIN
VIH
VIH
VIL
VIL
内部シフトクロックモード
tSLSHE
ESCR:SCES = 0 の
tSHSLE
VIH
場合の SCK
VIL
ESCR:SCES = 1 の
VIH
場合の SCK
VIH
VIL
VIL
VIH
VIL
tFE
VIH
VIL
tSLOVE
tRE
SOT
0.8*VCC
0.2*VCC
tIVSHE
SIN
tSHIXE
VIH
VIH
VIL
VIL
外部シフトクロックモード
60
DS07-13808-2
MB96310 シリーズ
5. A/D コンバータ
(TA = -40 ℃～ +125 ℃ , 3.0 V ≦ AVRH - AVRL, VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
記号
端子
分解能
-
総合誤差
規格値
単位
最小
標準
最大
-
-
-
10
ビット
-
-
-3
-
+3
LSB
非直線性誤差
-
-
-2.5
-
+2.5
LSB
微分非直線性誤差
-
-
-1.9
-
+1.9
LSB
ゼロトランジション電圧
VOT
ANn
AVRL - AVRL+ AVRL +
1.5 LSB 0.5 LSB 2.5 LSB
V
フルスケール
トランジション電圧
VFST
ANn
AVRH - AVRH - AVRH +
3.5 LSB 1.5 LSB 0.5 LSB
V
比較時間
-
-
サンプリング時間
-
-
アナログポート入力電流
アナログ入力電圧範囲
IAIN
-
16,500
μs
4.5V ≦ AVCC ≦ 5.5V
2.0
-
-
μs
3.0V ≦ AVCC ＜ 4.5V
0.5
-
-
μs
4.5V ≦ AVCC ≦ 5.5V
1.2
-
-
μs
3.0V ≦ AVCC ＜ 4.5V
-1
-
+1
μA
TA ＝ +105 ℃ ,
AVSS, AVRL ＜ VI ＜
AVCC, AVRH
-1.2
-
+1.2
μA
+105 ℃ ＜ TA ≦ +125 ℃,
AVSS, AVRL ＜ VI ＜
AVCC, AVRH
VAIN
ANn
AVRL
-
AVRH
V
AVRH
AVRH
0.75
AVcc
-
AVcc
V
AVRL
AVRL
AVSS
-
0.25
AVCC
V
IA
AVcc
-
2.5
5
mA
A/D コンバータ動作時
IAH
AVcc
-
-
5
μA
A/D コンバータ非動作
時
IR
AVRH/
AVRL
-
0.7
1
mA
A/D コンバータ動作時
IRH
AVRH/
AVRL
-
-
5
μA
A/D コンバータ非動作
時
-
ANn
-
-
4
LSB
基準電圧電流
入力チャネル間のばらつき
1.0
ANn
基準電圧範囲
電源電流
備考
( 注意事項 ) |AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。
DS07-13808-2
61
MB96310 シリーズ
A/D コンバータの用語の定義
分解能
：A/D コンバータが識別可能なアナログ変化
総合誤差
：実際の値と理論値の差。総合誤差は , ゼロトランジション誤差 , フルスケールトランジション
誤差および非直線性誤差が含まれる
非直線性誤差
：ゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) とフルスケールトランジション点
(11 1111 1110 ←→ 11 1111 1111) を結んだ直線と , 実際の変換特性との偏差
微分非直線性誤差
：出力コードを 1 LSB 変化させるために必要な入力電圧の理想値からの偏差
ゼロトランジション
：最小変換値を生成する入力電圧
電圧
フルスケール
トランジション電圧
：最大変換値を生成する入力電圧
総合誤差
3FF
3FE
1.5 LSB
実際の変換特性
デジタル出力
3FD
{1 LSB × (N − 1) + 0.5 LSB}
004
VNT
( 実測値 )
003
実際の変換特性
002
理想特性
001
0.5 LSB
AVRL
AVRH
アナログ入力
VNT － {1 LSB × (N － 1) ＋ 0.5 LSB}
1 LSB
デジタル出力 "N" の総合誤差＝
1 LSB ＝ ( 理想値 )
AVRH － AVRL
1024
[LSB]
[V]
N: A/D コンバータデジタル出力値
VOT ( 理想値 ) ＝ AVRL ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ AVRH － 1.5 LSB [V]
VNT：デジタル出力が (N － 1) から N に遷移する電圧
62
DS07-13808-2
MB96310 シリーズ
非直線性誤差
微分非直線性誤差
理想特性
3FF
デジタル出力
3FD
実際の変換特性
{1 LSB × (N − 1)
+ VOT }
N+1
VNT
( 実測値 )
004
実際の変換特性
003
実際の変換特性
VFST
( 実測値 )
デジタル出力
3FE
N
V(N + 1)T
( 実測値 )
N−1
VNT
( 実測値 )
実際の変換特性
002
理想特性
N−2
001
VOT ( 実測値 )
AVRL
AVRH
AVRL
AVRH
アナログ入力
アナログ入力
デジタル出力 N の非直線性誤差＝
デジタル出力 N の微分非直線性誤差＝
1 LSB ＝
VNT － {1 LSB × (N － 1) ＋ VOT}
1 LSB
V (N+1) T － VNT
1 LSB
VFST － VOT
[LSB]
－ 1 LSB [LSB]
[V]
1022
N
: A/D コンバータデジタル出力値
VOT : デジタル出力が "000H" から “001H" に遷移する電圧
VFST : デジタル出力が "3FEH" から "3FFH" に遷移する電圧
DS07-13808-2
63
MB96310 シリーズ
A/D コンバータサンプリング時間の設定と精度
外部インピーダンスが高すぎる , またはサンプリング時間が短すぎる場合 , 内部サンプルおよびホールド容量にチャー
ジされたアナログ電圧が十分ではなくなり , A/D 変換精度に影響を与えます。
A/D 変換精度を満足するため , 十分なサンプリング時間が必要です。必要なサンプリング時間は , 外部駆動インピーダン
ス Rext, A/D コンバータ入力端子 Cext のボード容量と AVcc 電圧レベルによって異なります。以下の等価モデルは計算に使用
されます。
MCU
アナログ入力
Rext
RADC
コンパレータ
ソース
Cext
CIN
CADC
サンプリング時 ON
Rext：
Cext：
CIN：
RADC：
外部駆動インピーダンス
A/D コンバータ入力時の PCB 容量
MCU 入力ピンの容量：15pF (Max)
MCU 中の抵抗：2.6kΩ (Max) for 4.5V ≦ AVcc ≦ 5.5V
12kΩ (Max) for 3.0V ≦ AVcc ＜ 4.5V
CADC： MCU 中のサンプリング容量：10pF (Max)
サンプリング時間は , 最少 "7τ " で決まります。
上記の交換モデル用の下記概算式が使用されます。
Tsamp [Min] = 7 × (Rext × (Cext + CIN) + (Rext + RADC) × CADC)
・ 絶対最小定格値より小さいサンプリング時間を設定しないでください。
(0.5μs for 4.5V ≦ AVcc ≦ 5.5V; 1.2μs for 3.0V ≦ AVcc ＜ 4.5V)
・ サンプリング時間が十分でない場合 , 約 0.1μF 容量をアナログ入力端子に接続してください。
この場合 , サンプリング内部容量 CADC はこの外部容量から求められます。
・ 端子入力リーク電流 IIL ( サンプリング切換え前の静的電流 ) またはアナログ入力リーク電流 IAIN ( サンプリング中の端
子入力とコンパレータの総リーク電流 ) により，端子入力リーク電流 IIL の効果は外部コンデンサによって補償されませ
ん。
大きな外部駆動インピーダンスも A/D 変換の精度に影響を与えます。
・ |AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。
64
DS07-13808-2
MB96310 シリーズ
6. 低電圧検出器の特性
(TA = -40 ℃～ +125 ℃ , Vcc = AVcc = 3.0V ～ 5.5V, Vss = AVss = 0V)
項目
記号
規格値
単位
備考
110
μs
起動または検出レベル変更後
2.5
2.9
V
CILCR:LVL[3:0]=0000
VDL1
2.8
3.2
V
CILCR:LVL[3:0]=0001
レベル 2
VDL2
3
3.4
V
CILCR:LVL[3:0]=0010
レベル 3
VDL3
3.35
3.8
V
CILCR:LVL[3:0]=0011
レベル 4
VDL4
3.5
3.95
V
CILCR:LVL[3:0]=0100
レベル 5
VDL5
3.6
4.1
V
CILCR:LVL[3:0]=0101
レベル 6
VDL6
3.7
4.2
V
CILCR:LVL[3:0]=0110
レベル 7
VDL7
3.8
4.3
V
CILCR:LVL[3:0]=0111
レベル 8
VDL8
3.9
4.4
V
CILCR:LVL[3:0]=1000
レベル 9
VDL9
3.95
4.5
V
CILCR:LVL[3:0]=1001
レベル 10
VDL10
未使用
レベル 11
VDL11
未使用
レベル 12
VDL12
3
V
CILCR:LVL[3:0]=1100
レベル 13
VDL13
未使用
レベル 14
VDL14
未使用
レベル 15
VDL15
未使用
最小
最大
TLVDSTAB
-
レベル 0
VDL0
レベル 1
安定化時間
2.6
CILCR:LVL[3:0] は , CILCR レジスタの低電圧検出器レベル選択ビットです。
レベル 10 ～ 15 は , このデバイスでは使用しません。
dV
V
≦ 0.004 μs を満たす必要があります。
検出を適切に実行するため , 電圧レベルの傾斜は
dt
変動が速すぎるとノイズと見なされ , 検出できないことがあります。
MCU の機能動作は , Vcc = 2.7V の最小低電圧検出レベルまで保証されています。ただし , 電気的特性は指定範囲 ( 通常は 3.0V
まで ) でのみ有効です。
DS07-13808-2
65
MB96310 シリーズ
低電圧検知の動作
下図に , 低電圧の動作を示します。リセットや立上り動作の詳細については , ハードウェアマニュアルをご覧ください。
電圧 [V]
VCC
VDLx, Max
VDLx, Min
dV
dt
時間 [s]
通常動作
66
低電圧リセットアサーション
パワーリセット延長時間
DS07-13808-2
MB96310 シリーズ
7. フラッシュメモリプログラム / 消去特性
(TA = -40 ℃～ +105 ℃ , VCC = AVCC = 3.0V ～ 5.5V, VSS = AVSS = 0V)
項目
規格値
単位
備考
最小
標準
最大
セクタ消去時間
-
0.9
3.6
s
消去事前プログラミング時間なし
チップ消去時間
-
n × 0.9
n × 3.6
s
消去事前プログラミング時間なし
(n はデバイスのフラッシュセクタ数 )
ワード (16 ビット幅 )
プログラミング時間
-
23
370
μs
書込みコマンドをサブミットするため
のオーバヘッド時間なし
プログラム / 消去サイクル
10000
-
-
cycle
フラッシュデータ保持時間
20
-
-
year
*1
＊ 1:表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を＋ 85 ℃の正規化数
に変換 )。
DS07-13808-2
67
MB96310 シリーズ
■ 特性例
1. 電源電流の温度依存性
以下のダイヤグラムは各動作モードにおける標準的なウェハープロセス時のデバイスの消費電流を示します。
全動作モードで共通の設定
・Vcc = AVcc = 5.0V
・メインクロック = 外部クロック 4MHz
・サブクロック = 外部クロック 32kHz
動作モードの詳細
モード名
設定詳細
PLL ランモード時の電流値 ICCPLL
PLL ラン 56MHz
•
fCLKS1 = fCLKS2 = fCLKB = fCLKP1 = 56MHz
•
fCLKP2=28MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.9V (VRCR：HPM[1：0]=11B)
•
フラッシュ 2 ウェイト (MTCRA=233AH)
•
RC 発振およびサブ発振停止
PLL ランモード時の電流値 ICCPLL
PLL ラン 48MHz
•
fCLKS1 = fCLKS2 = 96MHz
•
fCLKB = fCLKP1 = 48MHz
•
fCLKP2=24MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.9V (VRCR：HPM[1：0]=11B)
•
フラッシュ 1 ウェイト (MTCRA=6B09H)
•
RC 発振およびサブ発振停止
PLL ランモード時の電流値 ICCPLL
PLL ラン 24MHz
•
fCLKS1 = fCLKS2 = 48MHz
•
fCLKB = fCLKP1 = fCLKP2 = 24MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.8V (VRCR：HPM[1：0]=10B)
•
フラッシュ 0 ウェイト (MTCRA=2208H)
•
RC 発振およびサブ発振停止
メインランモード時の電流値 ICCMAIN
メイン発振
68
•
fCLKS1 = fCLKS2 = fCLKB = fCLKP1 = fCLKP2 = 4MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.8V (VRCR:HPM[1：0]=10B)
•
フラッシュ 1 ウェイト (MTCRA=0239H)
•
PLL, RC 発振およびサブ発振停止
DS07-13808-2
MB96310 シリーズ
モード名
設定詳細
RC ランモード時の電流値 ICCRCH
RC ラン 2MHz
•
RC 発振を 2MHz に設定 (CKFCR：RCFS=1)
•
fCLKS1 = fCLKS2 = fCLKB = fCLKP1 = fCLKP2 = 2MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.8V (VRCR：HPM[1：0]=10B)
•
フラッシュ 1 ウェイト (MTCRA=0239H)
•
PLL, メイン発振およびサブ発振停止
RC ランモード時の電流値 ICCRCL
RC ラン 100kHz
•
RC 発振を 100kHz に設定 (CKFCR：RCFS=0)
•
fCLKS1 = fCLKS2 = fCLKB = fCLKP1 = fCLKP2 = 100kHz
•
レギュレータ：低パワーモード (SMCR：LPMS=1)
•
コア電圧：1.8V (VRCR：LPMA[2：0]=110B)
•
フラッシュ 1 ウェイト (MTCRA=0239H)
•
PLL, メイン発振およびサブ発振停止
サブランモード時の電流値 ICCSUB
サブラン
•
fCLKS1 = fCLKS2 = fCLKB = fCLKP1 = fCLKP2 = 32kHz
•
レギュレータ：低パワーモード A ( ハードウェアによる )
•
コア電圧：1.8V (VRCR：LPMA[2：0]=110B)
•
フラッシュ 1 ウェイト (MTCRA=0239H)
•
PLL, RC 発振およびメイン発振停止
PLL スリープモード時の電流値 ICCSPLL
PLL スリープ 56MHz
•
fCLKS1 = fCLKS2 = fCLKP1 = 56MHz
•
fCLKP2 = 28MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.9V (VRCR：HPM[1：0]=11B)
•
RC 発振およびサブ発振停止
PLL スリープモード時の電流値 ICCSPLL
PLL スリープ 48MHz
•
fCLKS1 = fCLKS2 = 96MHz
•
fCLKP1 = 48MHz
•
fCLKP2 = 24MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.9V (VRCR：HPM[1：0]=11B)
•
RC 発振およびサブ発振停止
PLL スリープモード時の電流値 ICCSPLL
PLL スリープ 24MHz
DS07-13808-2
•
fCLKS1 = fCLKS2 = 48MHz
•
fCLKP1 = fCLKP2 = 24MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.8V (VRCR：HPM[1：0]=10B)
•
RC 発振およびサブ発振停止
69
MB96310 シリーズ
モード名
設定詳細
メインスリープモード時の電流値 ICCSMAIN
メインスリープ
•
fCLKS1 = fCLKS2 = fCLKP1 = fCLKP2 = 4MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.8V (VRCR：HPM[1：0]=10B)
•
PLL, RC 発振およびサブ発振停止
RC スリープモード時の電流値 ICCSRCH
RC スリープ 2MHz
•
RC 発振を 2MHz に設定 (CKFCR：RCFS=1)
•
fCLKS1 = fCLKS2 = fCLKP1 = fCLKP2 = 2MHz
•
レギュレータ：高パワーモード
•
コア電圧：1.8V (VRCR：HPM[1：0]=10B)
•
PLL, メイン発振およびサブ発振停止
RC スリープモード時の電流値 ICCSRCL
RC スリープ 100kHz
サブスリープ
•
RC 発振を 100kHz に設定 (CKFCR：RCFS=0)
•
fCLKS1 = fCLKS2 = fCLKP1 = fCLKP2 = 100kHz
•
レギュレータ：低パワーモード A (SMCR：LPMSS=1)
•
コア電圧：1.8V (VRCR：LPMA[2：0]=110B)
•
PLL, メイン発振およびサブ発振停止
•
サブスリープモード時の電流値 ICCSSUB
•
fCLKS1 = fCLKS2 = fCLKP1 = fCLKP2 = 32kHz
•
レギュレータ：低パワーモード A ( ハードウェアによる )
•
コア電圧：1.8V (VRCR：LPMA[2：0]=110B)
•
PLL, RC 発振およびメイン発振停止
PLL タイマモード時の電流値 ICCTPLL
PLL タイマ 48MHz
•
fCLKS1 = fCLKS2 = 48MHz
•
レギュレータ：高パワーモード
•
コア電力：1.8V (VRCR：HPM[1：0]=10B)
•
RC 発振およびサブ発振停止
メインタイマモード時の電流値 ICCTMAIN
メインタイマ
•
fCLKS1 = fCLKS2 = 4MHz
•
レギュレータ：低パワーモード A (SMCR：LPMSS=1)
•
コア電力：1.8V (VRCR:LPMB[2：0]=110B)
•
PLL, RC 発振およびサブ発振停止
RC タイマモード時の電流値 ICCTRCH
RC タイマ 2MHz
70
•
RC 発振を 2MHz に設定 (CKFCR：RCFS=1)
•
fCLKS1 = fCLKS2 = 2MHz
•
レギュレータ：低パワーモード A (SMCR：LPMSS=1)
•
コア電力：1.8V (VRCR：LPMB[2：0]=110B)
•
PLL, メイン発振およびサブ発振停止
DS07-13808-2
MB96310 シリーズ
モード名
設定詳細
RC タイマモード時の電流値 ICCTRCL
RC タイマ 100kHz
•
RC 発振を 100kHz に設定 (CKFCR：RCFS=0)
•
fCLKS1 = fCLKS2 = 100kHz
•
レギュレータ：低パワーモード A (SMCR：LPMSS=1)
•
コア電力：1.8V (VRCR：LPMB[2：0]=110B)
•
PLL, メイン発振およびサブ発振停止
サブタイマモード時の電流値 ICCTSUB
サブタイマ
•
fCLKS1 = fCLKS2 = 32kHz
•
レギュレータ：低パワーモード A ( ハードウェアによる )
•
コア電力：1.8V (VRCR：LPMB[2：0]=110B)
•
PLL, RC 発振およびメイン発振停止
ストップモード時の電流値 ICCH
ストップ 1.8V
•
レギュレータ：低パワーモード B ( ハードウェアによる )
•
コア電力 1.8V (VRCR:LPMB[2：0]=110B)
ストップモード時の電流値 ICCH
ストップ 1.2V
•
レギュレータ：低パワーモード B ( ハードウェアによる )
•
コア電力 1.2V (VRCR:LPMB[2：0]=000B)
MB96F313/F315 PLL ランモード・PLL スリープモード
50
PLLラン48MHz
PLLラン56MHz
40
30
Icc [mA]
PLLラン24MHz
20
PLLスリープ48MHz
10 PLLスリープ56MHz
PLLスリープ24MHz
0
-60
-40
-20
0
20
40
60
80
100
120
Ta [˚C]
DS07-13808-2
71
MB96310 シリーズ
MB96F313/F315 通常動作モード
5
4
メインラン
Ic c [m A ]
3
RCラン2MHz
2
PLLタイマ48MHz
1
メインスリープ
RCスリープ2MHz
0
-60
-40
-20
0
20
40
60
80
100
120
Ta [˚C ]
MB96F313/F315 低消費電力モード
1
RCラン100kHz
0.1
Icc [mA]
サブラン
メインタイマ
RCタイマ2MHz
RCスリープ100kHz
サブスリープ
サブタイマ
RCタイマ100kHz
0.01
ストップ1.8V
ストップ1.2V
0.001
-60
-40
-20
0
20
40
60
80
100
120
Ta [˚C]
72
DS07-13808-2
MB96310 シリーズ
2. PLL ランモードにおける電源電流の周波数依存性
以下のダイヤグラムは各動作モードとフラッシュタイミング設定における標準的なウェハープロセス時のデバイスの
消費電流を示します。
測定条件
• Vcc = AVcc = 5.0V
•
•
•
•
•
Ta = 25 ℃
fCLKS1 = fCLKB もしくは fCLKKS1 = 2 × fCLKB
fCLKS2 = fCLKS1
fCLKP1 = fCLKB
fCLKP2 = fCLKB/2
• コア電圧：1.8V (VRCR：HPM[1：0]=10B) もしくは 1.9V (VRCR：HPM[1：0]=11B)
• メインクロック = 4MHz 外部クロック
• フラッシュメモリタイミング設定
• MTCRA=2128H/2208H ( フラッシュ0 ウェイト , fCLKS1 ＝ 2 × fCLKB)
• MTCRA=0239H/2129H ( フラッシュ1 ウェイト , fCLKS1 ＝ fCLKB)
• MTCRA=4C09H/6B09H ( フラッシュ1 ウェイト , fCLKS1 ＝ 2 × fCLKB)
• MTCRA=233AH ( フラッシュ2 ウェイト , fCLKS1 ＝ fCLKB)
• 平均フラッシュアクセス率 ( フラッシュへのリードアクセス数 /CLKB クロックサイクル , バッファヒットなし )：
• フラッシュ0 ウェイト：0.5
• フラッシュ1 ウェイト：0.33
• フラッシュ2 ウェイト：0.25
MB96F313/F315 PLL ランモード時の電流値
45
フラッシュ1ウェイト
(CLKS1=2*CLKB, 1.9V)
40
35
フラッシュ1ウェイト
(CLKS1=2*CLKB, 1.8V)
30
ICCPLL (mA)
フラッシュ2ウェイト
(CLKS1=CLKB, 1.9V)
25
フラッシュ0ウェイト
(CLKS1=2*CLKB, 1.8V)
フラッシュ2ウェイト
(CLKS1=CLKB, 1.8V)
20
15
フラッシュ1ウェイト
(CLKS1=CLKB, 1.8V)
10
:直流規格にて規定
5
0
0
4
8
12
16
20
24
28
32
36
40
44
48
52
56
CLKB/CLKP1 (MHz)
DS07-13808-2
73
MB96310 シリーズ
■ オーダ型格
CAN コントローラ付きの MCU
型格
フラッシュ /ROM
サブクロック
なし
MB96F313RSBPMC-GSE1
あり
MB96F313RWBPMC-GSE2
あり
なし
あり
MB96F315YSBPMC-GSE2
なし
MB96F315RSBPMC-GSE1
フラッシュ A (160KB)
MB96F315YWBPMC-GSE2
プラスチック LQFP,
48 ピン
(FPT-48P-M26)
なし
なし
あり
MB96F315RWBPMC-GSE2
MB96V300CRB-ES
( 評価用 )
なし
なし
フラッシュ A (96KB)
MB96F313YWBPMC-GSE2
MB96F315RSBPMC-GSE2
パッケージ
あり
MB96F313YSBPMC-GSE2
MB96F313RSBPMC-GSE2
永続的低電圧
のリセット
あり
なし
外部 RAM による
エミュレート
あり
なし
プラスチック BGA,
416 ピン
(BGA-416P-M02)
フラッシュ /ROM
サブクロック
永続的低電圧
のリセット
パッケージ
なし
プラスチック LQFP,
48 ピン
(FPT-48P-M26)
CAN コントローラなしの MCU
型格
MB96F313ASBPMC-GSE2
MB96F313AWBPMC-GSE2
MB96F315ASBPMC-GSE2
MB96F315AWBPMC-GSE2
74
フラッシュ A (96KB)
フラッシュ A (160KB)
なし
あり
なし
あり
DS07-13808-2
MB96310 シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 48ピン
(FPT-48P-M26)
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
7mm × 7mm
リード形状
ガルウイング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.17g
コード（参考）
P-LFQFP48-7×7-0.50
プラスチック・LQFP, 48ピン
（FPT-48P-M26）
注 1）* 印寸法はレジン残りを含む。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00±0.20(.354±.008)SQ
+0.40
+.016
* 7.00 –0.10 .276 –.004 SQ
36
0.145±0.055
(.006±.002)
25
37
24
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
48
13
"A"
0°~8°
LEAD No.
0.50(.020)
1
(Mounting height)
.059 –.004
INDEX
0.10±0.10
(.004±.004)
(Stand off)
12
0.20±0.05
(.008±.002)
0.08(.003)
0.25(.010)
M
0.60±0.15
(.024±.006)
C
2003-2010 FUJITSU SEMICONDUCTOR LIMITED F48040S-c-2-3
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07-13808-2
75
MB96310 シリーズ
■ 本版での主な変更内容
変更箇所は , 本文中のページ左側の│によって示しています。
ページ
場所
12
■ 入出力回路形式
16
■ フラッシュデバイスのユーザ ROM ・ アドレスモードの名前を「CPU モード」に修正
メモリマップ
46
■ 電気的特性
2. 推奨動作条件
49
3. 直流規格
・ 回路形式 B の備考欄の値を
「20MΩ (X1A:19.5MΩ, X0A:0.5MΩ)」
に修正
・ C 端子の平滑コンデンサの標準規格値を「4.7」に
修正
・ C 端子の平滑コンデンサの備考を
「X7R セラミックコンデンサか , 同等の特性のコン
デンサを使用してください。
」
に修正
・ ICCPLL に 2 条件追加
・ ICCSPLL に 2 条件追加
50
49 ～ 52
・ 規格 ( 標準 / 最大 ) を適正値に訂正
54
4. 交流規格
ソースクロックタイミング
・ RC クロックの項目 , 規格を追加
61
5. A/D コンバータ
・ 規格 ( 最小 / 最大 ) を適正値に訂正
64
65
68 ～ 73
74
76
変更内容
A/D コンバータサンプリング
時間の設定と精度
6. 低電圧検出器の特性
・ 計算式と説明を訂正
・ 低電圧検出の規格値 ( 最小 / 最大 ) を適正値に訂正
■ 特性例
・「■ 特性例」の追加
■ オーダ型格
・ 型格を変更
DS07-13808-2
MB96310 シリーズ
MEMO
DS07-13808-2
77
MB96310 シリーズ
MEMO
78
DS07-13808-2
MB96310 シリーズ
MEMO
DS07-13808-2
79
MB96310 シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集　プロモーション推進部