DS07-13744-5

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07–13744–5
16 ビット・マイクロコントローラ
CMOS
®
MB90350E シリーズ
MB90351E (S) /351TE (S) /F351E (S) /F351TE (S) /352E (S) /352TE (S) /
MB90F352E (S) /F352TE (S) /356E (S) /356TE (S)/F356E (S) /F356TE (S) /
MB90357E (S) /357TE(S) /F357E (S) /F357TE (S) /V340E-101/102/103/104
■ 概要
MB90350E シリーズは,1 チャネルの FULL-CAN インタフェースおよび Flash ROM を搭載し,自動車およびその他の産
業機器向けに設計された , 汎用の富士通セミコンダクター16 ビットマイクロコントローラです。V2.0 パート A およびパー
ト B に準拠したオンボード CAN インタフェースを備え,非常に柔軟性のあるメッセージ・バッファリング機能をサポート
しています。そのため,通常の FULL-CAN より多くの機能が利用可能です。
また内蔵降圧回路により MCU コアへ 3 V 電源が供給されるため,
EMI および消費電力の点で有利になります。
PLL クロック逓倍回路を内蔵し,外部クロック 4 MHz で内部命令実行時間 42 ns を実現しています。また , クロックスー
パバイザの機能によりメインおよびサブクロックを独立に監視することが可能です。
周辺リソースとして,4 チャネルのアウトプットコンペアと 6 チャネルのインプットキャプチャ,2 チャネルの独立
16 ビットフリーランタイマ,2 チャネルの LIN-UART,
15 チャネルの 8/10 ビットの A/D コンバータを内蔵しています。
(注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
■ 特長
・クロック
・PLL クロック逓倍回路内蔵
・発振クロックの 2 分周または発振クロックの 1 逓倍∼ 6 逓倍 ( 発振クロック 4 MHz の場合 , 4 MHz ∼ 24 MHz) の
マシンクロック (PLL クロック ) を選択可能
・サブクロックによる動作:内部動作クロック周波数 最大 50 kHz ( 発振クロック 100 kHz,2 分周で動作した場合 )
が可能 ( 型格に S サフィックスがない製品のみ )
・最小命令実行時間:42 ns ( 発振クロック 4 MHz,PLL クロック 6 逓倍で動作した場合 )
・クロックモジュレーション回路内蔵
・16 M バイトの CPU メモリ空間
内部は 24 ビットアドレッシング
(続く)
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2006-2011 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2011.5
MB90350E シリーズ
・クロックスーパバイザ (MB90x356x, MB90x357x のみ )
メインクロックまたはサブクロックを独立に監視
・コントローラ用途に最適な命令体系
・豊富なデータタイプ ( ビット,バイト,ワード,ロングワード )
・豊富なアドレッシングモード (23 種類 )
・符号付き乗除算命令,
RETI 命令機能強化
・32 ビットのアキュムレータ採用による高精度演算の強化
・高級言語 (C 言語 ) / マルチタスクに対応する命令体系
・システムスタックポインタの採用
・各種ポインタ間接命令の強化
・バレルシフト命令
・実行速度の向上
4 バイトの命令キュー
・強力な割込み機能
・8 レベル,34 要因の強力な割込み機能
・最大 8 チャネルの外部割込みに対応
・CPU に依存しない自動データ転送機能
・拡張インテリジェント I/O サービス機能 (EI2OS):最大 16 チャネル
・DMA 機能:最大 16 チャネル
・低消費電力 ( スタンバイ ) モード
・スリープモード (CPU 動作クロックを停止するモード )
・メインタイマモード ( メインクロックモードから移行したタイムベースタイマモード )
・PLL タイマモード (PLL クロックモードから移行したタイムベースタイマモード )
・時計モード ( サブクロックと時計タイマのみ動作させるモード )
・ストップモード ( 発振クロックとサブクロックを停止するモード )
・CPU 間欠動作モード
・プロセス
CMOS テクノロジ
・I/O ポート
汎用入出力ポート (CMOS 出力 ):
− 49 本 ( 型格に S サフィックスがない製品・・・サブクロック対応デバイス )
− 51 本 ( 型格に S サフィックスがある製品・・・サブクロック非対応デバイス )
・サブクロック端子 (X0A, X1A)
・あり ( 外部発振使用 )・・・型格に S サフィックスがない製品
・なし ( 内蔵 CR 発振でサブクロックモード使用 )・・・型格に S サフィックスがある製品
・タイマ
・タイムベースタイマ,時計タイマ,ウォッチドッグタイマ:1 チャネル
・8/16 ビット PPG タイマ:8 ビット× 10 チャネル,
または 16 ビット× 6 チャネル
・16 ビットリロードタイマ:2 チャネル ( 評価用品:4 チャネル )
・16 ビット入出力タイマ
− 16 ビットフリーランタイマ:2 チャネル (FRT0:ICU0/1, FRT1:ICU4/5/6/7, OCU4/5/6/7)
− 16 ビットインプットキャプチャ (ICU):6 チャネル
− 16 ビットアウトプットコンペア (OCU):4 チャネル
・Full-CAN コントローラ:1 チャネル
・CAN 規格 Ver 2.0 パート A およびパート B に準拠
・16 個のメッセージバッファ内蔵
・CAN ウェイクアップ
・LIN-UART:2 チャネル
・全二重ダブルバッファ付き
・クロック非同期,またはクロック同期シリアル転送が使用可能
(続く)
2
DS07–13744–5
MB90350E シリーズ
(続き)
・I2C インタフェース:1 チャネル
・最大 400 kbps の通信が可能
・DTP/ 外部割込み:8 チャネル,CAN ウェイクアップ:1 チャネル
・外部入力により拡張インテリジェント I/O サービス (EI2OS) /DMA の起動,および外部割込みを発生
・遅延割込み発生モジュール
・タスク切換用の割込み要求を発生
・8/10 ビット A/D コンバータ:15 チャネル
・8/10 ビットの分解能切換え可能
・外部トリガ入力による起動が可能
・変換時間:3 μs ( マシンクロック 24 MHz の場合,サンプリング時間含む )
・アドレス一致検出 ( プログラムパッチ ) 機能
・6 アドレスポインタ分のアドレス一致検出
・ポートの入力電圧レベルを変更可能
・Automotive 入力レベル /CMOS シュミット入力レベル ( シングルチップモードの初期設定は Automotive レベル )
・TTL 入力レベル ( 外部バス用端子のみ対応,外部バスモードではこれらの端子の初期設定は TTL レベルです )
・低電圧 /CPU 動作検出リセット ( 型格に T サフィックスがある製品 )
・低電圧 (4.0 V ± 0.3 V) を検出し自動リセット
・プログラムが暴走し , インターバル時間内 ( 約 262 ms:外部 4 MHz) にカウンタがクリアされない場合は自動リセット
・デュアルオペレーションフラッシュメモリ (128 K バイト品のみ )
・異なるバンク (Upper Bank/Lower Bank) での消去 / 書込みと読出しの同時実行が可能
・TA =+ 125 °C 対応可能
TA =+ 125 °C 時 最大動作周波数 24 MHz*
・フラッシュメモリセキュリティ機能
・フラッシュメモリ内容を保護 (MB90F352x, MB90F357x のみ )
・外部バスインタフェース
・4 M バイト外部メモリ空間
MB90F351E (S) , MB90F351TE (S) , MB90F352E (S) , MB90F352TE (S) では外部ベクタモードでのみ外部バスインタ
フェースを使用可能です。内部ベクタモードでは外部バスインタフェースは使用できません。
*:TA =+ 105 °C を超えて使用される場合は , 信頼性上の制限があります。必ず営業部門までご相談ください。
DS07–13744–5
3
MB90350E シリーズ
■ 品種構成 1 ( クロックスーパバイザ機能なし )
・フラッシュメモリ品
品名
項目
MB90F351E
MB90F352E
MB90F351TE
MB90F352TE
分類
CPU
MB90F351ES
MB90F352ES
MB90F351TES
MB90F352TES
フラッシュメモリ品
F2MC-16LX CPU
システムクロック
PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, PLL 停止時は 1/2)
最小命令実行時間:42 ns ( 発振クロック 4 MHz PLL × 6)
ROM
64 K バイト :フラッシュメモリ
MB90F351E (S) , MB90F351TE (S)
128 K バイト :デュアルオペレーションフラッシュメモリ ( 消去 / 書込みと読出しの同時実行
可能 )
MB90F352E (S) , MB90F352TE (S)
RAM
4 K バイト
エミュレータ
専用電源 *
⎯
サブクロック端子
(X0A, X1A)
( 最大 100 kHz)
あり
なし
クロックスーパバイザ
低電圧 /CPU 動作検出
リセット
動作電圧
動作温度
パッケージ
なし
なし
あり
なし
あり
3.5 V ∼ 5.5 V:通常動作時 (A/D コンバータ不使用時 )
4.0 V ∼ 5.5 V:A/D コンバータ使用時 / フラッシュ書込み時
4.5 V ∼ 5.5 V:外部バス使用時
− 40 °C ∼+ 125 °C
LQFP-64
2 チャネル
LIN-UART
I2C (400 kbps)
専用ボーレートジェネレータ ( リロードタイマ ) を使用して広範囲なボーレート設定が可能
異なる同期シリアルプロトコルを適合させるための特別同期オプション
LIN マスタまたは LIN スレーブデバイスとして使用可能
1 チャネル
15 チャネル
A/D コンバータ
16 ビットリロード
タイマ
(2 チャネル )
16 ビットフリーラン
タイマ
(2 チャネル )
16 ビットアウトプット
コンペア
16 ビットインプット
キャプチャ
10 ビットあるいは 8 ビット分解能
変換時間:最小 3 μs ( サンプル時間を含む ) (1 チャネルあたり )
動作クロック周波数:fsys/21, fsys/23, fsys/25 (fsys =マシンクロック周波数 )
外部イベントカウント機能をサポート
フリーランタイマ 0 ( クロック入力 FRCK0) は , ICU0/1 に対応
フリーランタイマ 1 ( クロック入力 FRCK1) は , ICU4/5/6/7, OCU4/5/6/7 に対応
オーバフロー時に割込み信号を通知
アウトプットコンペア (ch.0, ch.4) との一致時に , タイマクリアをサポート
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27
(fsys =マシンクロック周波数 )
4 チャネル
16 ビットフリーランタイマとコンペアレジスタとの一致時に割込みを通知
複数のコンペアレジスタを使用して出力信号を生成可能
6 チャネル
立上りエッジ,立下りエッジまたは両エッジによる 16 ビットフリーランタイマ値の保持と
割込み通知
(続く)
4
DS07–13744–5
MB90350E シリーズ
(続き)
品名
項目
MB90F351E
MB90F352E
MB90F351TE
MB90F352TE
MB90F351ES
MB90F352ES
MB90F351TES
MB90F352TES
6 チャネル (16 ビット ) /10 チャネル (8 ビット )
8 ビットリロードカウンタ× 12
下位用 8 ビットリロードレジスタ× 12
上位用 8 ビットリロードレジスタ× 12
8/16 ビット PPG
8 ビットおよび 16 ビット動作モードをサポート
1 対の 8 ビットリロードカウンタで,16 ビットリロードカウンタを 1 個,あるいは 8 ビットプ
リスケーラ+ 8 ビットリロードカウンタを構成することが可能
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 [email protected] = 4 MHz
(fsys =マシンクロック周波数 , fosc =発振クロック周波数 )
1 チャネル
CAN インタフェース
CAN 規格 Ver2.0 パート A およびパート B 準拠
エラー発生時に自動的に再転送
リモートフレームに応答した自動転送
データおよび ID 用の,優先順位のある 16 個のメッセージバッファ
複数のメッセージをサポート
アクセプタブル・フィルタリングの柔軟な構成:
フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個
最大 1 Mbps をサポート
8 チャネル
外部割込み
D/A コンバータ
入出力ポート
フラッシュメモリ
対応評価用品名
立上りエッジ,立下りエッジ,“H”/“L” レベル入力により起動,外部割込み,拡張インテリ
ジェント I/O サービス (EI2OS) ,DMA を使用可能
⎯
すべての外部ピンは汎用入出力ポートとして使用可能
すべてプッシュプル出力
入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能
CMOS シュミットトリガ入力 /Automotive 入力として設定可能
外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子のみ )
自動プログラミング , Embedded Algorithm
書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
アルゴリズム完了を示すフラグ
消去サイクルの数:10000 回
データ保持期間:20 年間
ブートブロック構成
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
フラッシュメモリセキュリティ (MB90F352E (S) , MB90F352TE (S) のみ )
MB90V340E-102
MB90V340E-101
*:エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。
詳細につきましてはエミュレータハードウェアマニュアルを参照してください。
DS07–13744–5
5
MB90350E シリーズ
・マスク ROM 品 / 評価用品
品名
MB90351E
MB90352E
項目
MB90351TE
MB90352TE
分類
CPU
MB90351ES
MB90352ES
MB90351TES
MB90352TES
MB90V340E101
マスク ROM 品
評価用品
F2MC-16LX CPU
システムクロック
PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, PLL 停止時は 1/2)
最小命令実行時間:42 ns ( 発振クロック 4 MHz PLL × 6)
ROM
マスク ROM
64 K バイト :MB90351E (S) , MB90351TE (S)
128 K バイト:MB90352E (S) , MB90352TE (S)
RAM
エミュレータ
専用電源 *
サブクロック端子
(X0A, X1A)
( 最大 100 kHz)
動作電圧
動作温度
パッケージ
LIN-UART
I2C (400 kbps)
A/D コンバータ
16 ビットリロード
タイマ
16 ビットフリーラン
タイマ
(2 チャネル )
16 ビットアウトプット
コンペア
16 ビットインプット
キャプチャ
外部
4 K バイト
30 K バイト
⎯
あり
あり
なし
クロックスーパバイザ
低電圧 /CPU 動作検出
リセット
MB90V340E102
なし
あり
なし
なし
あり
なし
あり
なし
3.5 V ∼ 5.5 V:通常動作時 (A/D コンバータ不使用時 )
4.0 V ∼ 5.5 V:A/D コンバータ使用時
4.5 V ∼ 5.5 V:外部バス使用時
5 V ± 10%
⎯
− 40 °C ∼+ 125 °C
LQFP-64
PGA-299
2 チャネル
5 チャネル
専用ボーレートジェネレータ ( リロードタイマ ) を使用して広範囲なボーレート設定が可能
異なる同期シリアルプロトコルを適合させるための特別同期オプション
LIN マスタまたは LIN スレーブデバイスとして使用可能
1 チャネル
2 チャネル
15 チャネル
24 チャネル
10 ビットあるいは 8 ビット分解能
変換時間:最小 3 μs ( サンプル時間を含む ) (1 チャネルあたり )
2 チャネル
4 チャネル
動作クロック周波数:fsys/21, fsys/23, fsys/25 (fsys =マシンクロック周波数 )
外部イベントカウント機能をサポート
フリーランタイマ 0 ( クロック入力 FRCK0) は , ICU0/1 に
対応
フリーランタイマ 1 ( クロック入力 FRCK1) は , ICU4/5/6/7,
OCU4/5/6/7 に対応
フリーランタイマ 0 は , ICU0/
1/2/3, OCU0/1/2/3 に対応
フリーランタイマ 1 は , ICU4/
5/6/7, OCU4/5/6/7 に対応
オーバフロー時に割込み信号を通知
アウトプットコンペア (ch.0, ch.4) との一致時に , タイマクリアをサポート
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27
(fsys =マシンクロック周波数 )
4 チャネル
8 チャネル
16 ビットフリーランタイマとコンペアレジスタとの一致時に割込みを通知
複数のコンペアレジスタを使用して出力信号を生成可能
6 チャネル
8 チャネル
立上りエッジ,立下りエッジまたは両エッジによる 16 ビットフリーランタイマ値の保持と
割込み通知
(続く)
6
DS07–13744–5
MB90350E シリーズ
(続き)
品名
項目
MB90351E
MB90352E
MB90351TE
MB90352TE
MB90351ES
MB90352ES
MB90351TES
MB90352TES
6 チャネル (16 ビット ) /10 チャネル (8 ビット )
8 ビットリロードカウンタ× 12
下位用 8 ビットリロードレジスタ× 12
上位用 8 ビットリロードレジスタ× 12
8/16 ビット PPG
MB90V340E101
MB90V340E102
8 チャネル (16 ビット ) /16 チャ
ネル (8 ビット )
8 ビットリロードカウンタ× 16
下位用 8 ビット
リロードレジスタ× 16
上位用 8 ビット
リロードレジスタ× 16
8 ビットおよび 16 ビット動作モードをサポート
1 対の 8 ビットリロードカウンタで,16 ビットリロードカウンタを 1 個,あるいは 8 ビットプ
リスケーラ+ 8 ビットリロードカウンタを構成することが可能
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 [email protected] = 4 MHz
(fsys =マシンクロック周波数 , fosc =発振クロック周波数 )
1 チャネル
CAN インタフェース
3 チャネル
CAN 規格 Ver2.0 パート A およびパート B 準拠
エラー発生時に自動的に再転送
リモートフレームに応答した自動転送
データおよび ID 用の,優先順位のある 16 個のメッセージバッファ
複数のメッセージをサポート
アクセプタブル・フィルタリングの柔軟な構成:
フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個
最大 1 Mbps をサポート
8 チャネル
外部割込み
D/A コンバータ
入出力ポート
フラッシュメモリ
対応評価用品名
16 チャネル
立上りエッジ,立下りエッジ,“H”/“L” レベル入力により起動,外部割込み,拡張インテリ
ジェント I/O サービス (EI2OS) ,DMA を使用可能
⎯
2 チャネル
すべての外部ピンは汎用入出力ポートとして使用可能
すべてプッシュプル出力
入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能
CMOS シュミットトリガ入力 /Automotive 入力として設定可能
外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子のみ )
⎯
MB90V340E-102
MB90V340E-101
⎯
*:エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。
詳細につきましてはエミュレータハードウェアマニュアルを参照してください。
DS07–13744–5
7
MB90350E シリーズ
■ 品種構成 2 ( クロックスーパバイザ機能あり )
・フラッシュメモリ品
品名
項目
MB90F356E
MB90F357E
MB90F356TE
MB90F357TE
分類
CPU
MB90F356ES
MB90F357ES
MB90F356TES
MB90F357TES
フラッシュメモリ品
F2MC-16LX CPU
システムクロック
PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, PLL 停止時は 1/2)
最小命令実行時間:42 ns ( 発振クロック 4 MHz PLL × 6)
ROM
64 K バイト :フラッシュメモリ
MB90F356E (S) , MB90F356TE (S)
128 K バイト:デュアルオペレーションフラッシュメモリ ( 消去 / 書込みと読出しの同時実行
可能 )
MB90F357E (S) , MB90F357TE (S)
RAM
4 K バイト
エミュレータ
専用電源 *
⎯
サブクロック端子 (X0A,
X1A)
あり
なし
クロックスーパバイザ
低電圧 /CPU 動作検出リ
セット
動作電圧
動作温度
パッケージ
あり
なし
あり
なし
あり
3.5 V ∼ 5.5 V:通常動作時 (A/D コンバータ不使用時 )
3.5 V ∼ 5.5 V:A/D コンバータ使用時 / フラッシュ書込み時
3.5 V ∼ 5.5 V:外部バス使用時
− 40 °C ∼+ 125 °C
LQFP-64
2 チャネル
LIN-UART
I2C (400 kbps)
専用ボーレートジェネレータ ( リロードタイマ ) を使用して広範囲なボーレート設定が可能
異なる同期シリアルプロトコルを適合させるための特別同期オプション
LIN マスタまたは LIN スレーブデバイスとして使用可能
1 チャネル
15 チャネル
A/D コンバータ
16 ビットリロード
タイマ
(4 チャネル )
16 ビットフリーラン
タイマ
(2 チャネル )
10 ビットあるいは 8 ビット分解能
変換時間:最小 3 μs ( サンプル時間を含む ) (1 チャネルあたり )
動作クロック周波数:fsys/21, fsys/23, fsys/25 (fsys =マシンクロック周波数 )
外部イベントカウント機能をサポート
フリーランタイマ 0 ( クロック入力 FRCK0) は , ICU 0/1 に対応
フリーランタイマ 1 ( クロック入力 FRCK1) は , ICU 4/5/6/7, OCU4/5/6/7 に対応
オーバフロー時に割込み信号を通知
アウトプットコンペア (0, 4 チャネル ) との一致時に , タイマクリアをサポート
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27
(fsys =マシンクロック周波数 )
4 チャネル
16 ビットアウトプット
16 ビットフリーランタイマとコンペアレジスタとの一致時に割込みを通知
コンペア
複数のコンペアレジスタを使用して出力信号を生成可能
16 ビットインプット
キャプチャ
6 チャネル
( 立上りエッジ / 立下りエッジ / 両エッジ ) による 16 ビットフリーランタイマ値の保持,
割込み通知
(続く)
8
DS07–13744–5
MB90350E シリーズ
(続き)
品名
項目
MB90F356E
MB90F357E
MB90F356TE
MB90F357TE
MB90F356ES
MB90F357ES
MB90F356TES
MB90F357TES
6 チャネル (16 ビット ) /10 チャネル (8 ビット )
8 ビットリロードカウンタ× 12
L パルス幅用の 8 ビットリロードレジスタ× 12
H パルス幅用の 8 ビットリロードレジスタ× 12
8/16 ビット PPG
8 ビットおよび 16 ビット動作モードをサポート
1 対の 8 ビットリロードカウンタで,16 ビットリロードカウンタを 1 個,あるいは 8 ビットプ
リスケーラ+ 8 ビットリロードカウンタを構成することが可能
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 [email protected] = 4 MHz
(fsys =マシンクロック周波数 , fosc =発振クロック周波数 )
1 チャネル
CAN インタフェース
CAN 規格バージョン 2.0 パート A および B 準拠
エラー発生時に自動的に再転送
リモートフレームに応答した自動転送
データおよび ID 用の優先順位のある 16 個のメッセージバッファ
複数のメッセージをサポート
アクセプタブル・フィルタリングの柔軟な構成:
フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個
最大 1 Mbps をサポート
8 チャネル
外部割込み
D/A コンバータ
入出力ポート
フラッシュメモリ
対応評価用品名
立上りエッジ,立下りエッジ,H/L レベル入力により起動,外部割込み,拡張インテリジェン
ト I/O サービス (EI2OS) ,DMA を使用可能
⎯
すべての外部ピンは汎用入出力ポートとして使用可
すべてプッシュプル出力
入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能
CMOS シュミットトリガ入力 /Automotive 入力として設定可能
外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子のみ )
自動プログラミング , Embedded Algorithm
書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
アルゴリズム完了を示すフラグ
消去サイクルの数:10000 回
データ保持期間:20 年間
ブートブロック構成
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
フラッシュメモリセキュリティ (MB90F357x のみ )
MB90V340E-104
MB90V340E-103
*:エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。
詳細につきましてはエミュレータハードウェアマニュアルを参照してください。
DS07–13744–5
9
MB90350E シリーズ
・マスク ROM 品 / 評価用品
品名
MB90356E
MB90357E
項目
MB90356TE
MB90357TE
分類
CPU
MB90356ES
MB90357ES
MB90356TES
MB90357TES
MB90V340E103
マスク ROM 品
評価用品
F2MC-16LX CPU
システムクロック
PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, PLL 停止時は 1/2)
最小命令実行時間:42 ns ( 発振クロック 4 MHz PLL × 6)
ROM
マスク ROM
64 K バイト :MB90356E (S) , MB90356TE (S)
128 K バイト:MB90357E (S) , MB90357TE (S)
RAM
エミュレータ
専用電源 *
サブクロック端子
(X0A, X1A)
動作電圧
動作温度
パッケージ
LIN-UART
I2C (400 kbps)
A/D コンバータ
16 ビットリロード
タイマ
(4 チャネル )
16 ビットフリーラン
タイマ
(2 チャネル )
16 ビットアウトプット
コンペア
16 ビットインプット
キャプチャ
外部
4 K バイト
30 K バイト
⎯
あり
あり
なし
クロックスーパバイザ
低電圧 /CPU 動作検出
リセット
MB90V340E104
なし
あり
あり
なし
あり
なし
あり
なし
3.5 V ∼ 5.5 V:通常動作時 (A/D コンバータ不使用時 )
4.0 V ∼ 5.5 V:A/D コンバータ使用時
4.5 V ∼ 5.5 V:外部バス使用時
5 V ± 10%
⎯
− 40 °C ∼+ 125 °C
LQFP-64
PGA-299
2 チャネル
5 チャネル
専用ボーレートジェネレータ ( リロードタイマ ) を使用して広範囲なボーレート設定が可能
異なる同期シリアルプロトコルを適合させるための特別同期オプション
LIN マスタまたは LIN スレーブデバイスとして使用可能
1 チャネル
2 チャネル
15 チャネル
24 チャネル
10 ビットあるいは 8 ビット分解能
変換時間:最小 3 μs ( サンプル時間を含む ) (1 チャネルあたり )
動作クロック周波数:fsys/21, fsys/23, fsys/25 (fsys =マシンクロック周波数 )
外部イベントカウント機能をサポート
フリーランタイマ 0 ( クロック入力 FRCK0) は , ICU 0/1 に
対応
フリーランタイマ 1 ( クロック入力 FRCK1) は , ICU 4/5/6/7,
OCU4/5/6/7 に対応
フリーランタイマ 0 は , ICU 0/1/
2/3, OCU0/1/2/3 に対応
フリーランタイマ 1 は , ICU 4/5/
6/7, OCU4/5/6/7 に対応
オーバフロー時に割込み信号を通知
アウトプットコンペア (0, 4 チャネル ) との一致時に , タイマクリアをサポート
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27
(fsys =マシンクロック周波数 )
4 チャネル
8 チャネル
16 ビットフリーランタイマとコンペアレジスタとの一致時に割込みを通知
複数のコンペアレジスタを使用して出力信号を生成可能
6 チャネル
8 チャネル
( 立上りエッジ / 立下りエッジ / 両エッジ ) による 16 ビットフリーランタイマ値の保持,
割込み通知
(続く)
10
DS07–13744–5
MB90350E シリーズ
(続き)
品名
項目
MB90356E
MB90357E
MB90356TE
MB90357TE
MB90356ES
MB90357ES
MB90356TES
MB90357TES
6 チャネル (16 ビット ) /10 チャネル (8 ビット )
8 ビットリロードカウンタ× 12
L パルス幅用の 8 ビットリロードレジスタ× 12
H パルス幅用の 8 ビットリロードレジスタ× 12
8/16 ビット PPG
MB90V340E103
MB90V340E104
8 チャネル (16 ビット ) /16 チャ
ネル (8 ビット )
8 ビットリロードカウンタ× 16
下位用 8 ビットリロード
レジスタ× 16
上位用 8 ビットリロード
レジスタ× 16
8 ビットおよび 16 ビット動作モードをサポート
1 対の 8 ビットリロードカウンタで,16 ビットリロードカウンタを 1 個,あるいは 8 ビットプ
リスケーラ+ 8 ビットリロードカウンタを構成することが可能
動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 [email protected] = 4 MHz
(fsys =マシンクロック周波数 , fosc =発振クロック周波数 )
1 チャネル
CAN インタフェース
3 チャネル
CAN 規格バージョン 2.0 パート A および B 準拠
エラー発生時に自動的に再転送
リモートフレームに応答した自動転送
データおよび ID 用の,優先順位のある 16 個のメッセージバッファ
複数のメッセージをサポート
アクセプタブル・フィルタリングの柔軟な構成:
フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個
最大 1 Mbps をサポート
8 チャネル
外部割込み
D/A コンバータ
入出力ポート
フラッシュメモリ
対応評価用品名
16 チャネル
立上りエッジ,立下りエッジ,H/L レベル入力により起動,外部割込み,拡張インテリジェン
ト I/O サービス (EI2OS) ,DMA を使用可能
⎯
2 チャネル
すべての外部ピンは汎用入出力ポートとして使用可
すべてプッシュプル出力
入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能
CMOS シュミットトリガ入力 /Automotive 入力として設定可能
外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子のみ )
⎯
MB90V340E-104
MB90V340E-103
⎯
*:エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。
詳細につきましてはエミュレータハードウェアマニュアルを参照してください。
DS07–13744–5
11
MB90350E シリーズ
■ パッケージと品種対応
MB90V340E-101
MB90V340E-102
MB90V340E-103
MB90V340E-104
MB90351E (S) , MB90351TE (S)
MB90F351E (S) , MB90F351TE (S)
MB90352E (S) , MB90352TE (S)
MB90F352E (S) , MB90F352TE (S)
MB90356E (S) , MB90356TE (S)
MB90F356E (S) , MB90F356TE (S)
MB90357E (S) , MB90357TE (S)
MB90F357E (S) , MB90F357TE (S)
PGA-299C-A01
○
×
FPT-64P-M23
(12.0 mm □ , 0.65 mm ピッチ )
×
○
FPT-64P-M24
(10.0 mm □ , 0.50 mm ピッチ )
×
○
パッケージ
○:あり , ×:なし
(注意事項)各パッケージの詳細は「■ パッケージ・外形寸法図」を参照してください。
12
DS07–13744–5
MB90350E シリーズ
■ 端子配列図
・MB90351E (S) , MB90351TE (S) , MB90F351E (S) , MB90F351TE (S) , MB90352E (S) , MB90352TE (S) ,
MB90F352E (S) , MB90F352TE (S) , MB90356E (S) , MB90356TE (S) , MB90F356E (S) , MB90F356TE (S) ,
MB90357E (S) , MB90357TE (S) , MB90F357E (S) , MB90F357TE (S)
P11/AD09/TOT1
P12/AD10/SIN3/INT11R
P13/AD11/SOT3
P14/AD12/SCK3
P15/AD13
P16/AD14
P17/AD15
P20/A16/PPG9(8)
P21/A17/PPGB(A)
P22/A18/PPGD(C)
P23/A19/PPGF(E)
P24/A20/IN0
RST
X1
X0
Vss
(TOP VIEW)
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
49
32
P10/AD08/TIN1
C
50
31
P07/AD07/INT15
P25/A21/IN1/ADTG
51
30
P06/AD06/INT14
P44/SDA0/FRCK0
52
29
P05/AD05/INT13
P45/SCL0/FRCK1
53
28
P04/AD04/INT12
P30/ALE/IN4
54
27
P03/AD03/INT11
P31/RD/IN5
55
26
P02/AD02/INT10
P32/WRL/WR/INT10R
56
25
P01/AD01/INT9
P33/WRH
57
24
P00/AD00/INT8
P34/HRQ/OUT4
58
23
MD0
P35/HAK/OUT5
59
22
MD1
P36/RDY/OUT6
60
21
MD2
P37/CLK/OUT7
61
20
P41/X1A*
P60/AN0
62
19
P40/X0A*
P61/AN1
63
18
Vss
AVcc
64
17
P43/IN7/TX1
Vcc
P42/IN6/RX1/INT9R
P56/AN14
P55/AN13
P54/AN12/TOT3
P53/AN11/TIN3
P52/AN10/SCK2
P51/AN9/SOT2
P50/AN8/SIN2
P67/AN7/PPGE(F)
P66/AN6/PPGC(D)
P65/AN5/PPGA(B)
P64/AN4/PPG8(9)
P63/AN3/PPG6(7)
P62/AN2/PPG4(5)
AVss
AVRH
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
(FPT-64P-M23, FPT-64P-M24)
*: 型格に S サフィックスがない製品: X0A, X1A
型格に S サフィックスがある製品: P40, P41
DS07–13744–5
13
MB90350E シリーズ
■ 端子機能説明
端子番号
端子名
46
X1
47
X0
45
RST
入出力
回路形式 *
A
A/D コンバータ用アナログ入力端子
I
PPG 用出力端子
P50
9
10
AN8
汎用の入出力ポート
O
UART2 用シリアルデータ入力端子
P51
汎用の入出力ポート
AN9
I
AN10
汎用の入出力ポート
I
SCK2
汎用の入出力ポート
I
TIN3
AN12
汎用の入出力ポート
I
TOT3
14,15
P55,P56
AN13,AN14
IN6
RX1
I
汎用の入出力ポート
F
インプットキャプチャ ICU6 用データサンプル入力端子
CAN1 用 RX 入力端子
INT9 用外部割込み要求入力端子
P43
IN7
汎用の入出力ポート
A/D コンバータ用アナログ入力端子
INT9R
17
A/D コンバータ用アナログ入力端子
リロードタイマ 3 用出力端子
P42
16
A/D コンバータ用アナログ入力端子
リロードタイマ 3 用イベント入力端子
P54
13
A/D コンバータ用アナログ入力端子
UART2 用クロック入出力端子
P53
AN11
A/D コンバータ用アナログ入力端子
UART2 用シリアルデータ出力端子
P52
12
A/D コンバータ用アナログ入力端子
SIN2
SOT2
11
リセット入力端子
汎用の入出力ポート
AN2 ∼ AN7
PPG4 (5) ,6 (7) ,
8 (9) ,A (B) ,
C (D) ,E (F)
発振出力端子
発振入力端子
E
P62 ∼ P67
3∼8
機能
汎用の入出力ポート
F
TX1
インプットキャプチャ ICU7 用データサンプル入力端子
CAN1 用 TX 出力端子
P40, P41
F
汎用の入出力ポート
( 型格に S サフィックスがある製品および MB90V340E-101/103 のみ )
X0A , X1A
B
X0A:サブクロック用発振入力端子
X1A:サブクロック用発振出力端子
( 型格に S サフィックスがない製品および MB90V340E-102/104 のみ )
19, 20
(続く)
14
DS07–13744–5
MB90350E シリーズ
端子番号
端子名
入出力
回路形式 *
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
P00 ∼ P07
24 ∼ 31
AD00 ∼ AD07
G
INT8 ∼ INT15
AD08
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
G
TIN1
AD09
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
G
TOT1
AD10
9 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
リロードタイマ 1 用出力端子
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
P12
34
外部バスアドレス・データバスビット用入出力端子。外部バスが許可のと
き , 有効となります。
リロードタイマ 1 用イベント入力端子
P11
33
外部アドレス・データバス下位 8 ビットの入出力端子。外部バスが許可の
とき , 有効となります。
INT8 ∼ INT15 用外部割込み要求入力端子
P10
32
機能
N
10 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
SIN3
UART3 用シリアルデータ入力端子
INT11R
INT11 用外部割込み要求入力端子
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
P13
35
AD11
G
SOT3
UART3 用シリアルデータ出力端子
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
P14
36
AD12
G
SCK3
12 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
UART3 用クロック入出力端子
P15
37
11 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
N
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
AD13
13 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
P16
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
38
G
AD14
14 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
P17
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
39
G
AD15
15 番目の外部バスアドレス・データバスビット用入出力端子。外部バスが
許可のとき , 有効となります。
(続く)
DS07–13744–5
15
MB90350E シリーズ
端子番号
40 ∼ 43
端子名
入出力
回路形式 *
P20 ∼ P23
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定
できます。外バスモード時は,外部アドレス出力制御レジスタ (HACR) の
対応するビットが “1” のとき,汎用入出力ポートとして有効となります。
A16 ∼ A19
外部アドレス・データバス A16 ∼ A19 用の出力端子。外部アドレス出力制
御レジスタ (HACR) の対応するビットが “0” のとき , アドレス上位出力端子
(A16 ∼ A19) として有効となります。
G
PPG9 (8)
PPGB (A)
PPGD (C)
PPGF (E)
PPG 用出力端子
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定
できます。外バスモード時は,外部アドレス出力制御レジスタ (HACR) の
対応するビットが “1” のとき,汎用入出力ポートとして有効となります。
P24
44
51
G
A20
外部アドレス・データバス A20 用の出力端子。外部アドレス出力制御レジ
スタ (HACR) の対応するビットが “0” のとき , アドレス上位出力端子 (A20) と
して有効となります。
IN0
インプットキャプチャ ICU0 用データサンプル入力端子
P25
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定
できます。外バスモード時は,外部アドレス出力制御レジスタ (HACR) の
対応するビットが “1” のとき,汎用入出力ポートとして有効となります。
A21
G
IN1
A/D コンバータ用トリガ入力端子
P44
SDA0
汎用の入出力ポート
H
FRCK0
SCL0
汎用の入出力ポート
H
FRCK1
55
ALE
I2C 0 用シリアルクロック入出力端子
16 ビットフリーランタイマ 1 用入力端子
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
P30
54
I2C 0 用シリアルデータ入出力端子
16 ビットフリーランタイマ 0 用入力端子
P45
53
外部アドレス・データバス A21 用の出力端子。外部アドレス出力制御レジ
スタ (HACR) の対応するビットが “0” のとき , アドレス上位出力端子 (A21) と
して有効となります。
インプットキャプチャ ICU1 用データサンプル入力端子
ADTG
52
機能
G
アドレスラッチ許可出力端子。外部バスが許可のとき , 有効となります。
IN4
インプットキャプチャ ICU4 用データサンプル入力端子
P31
汎用の入出力ポート。レジスタの設定によってプルアップ抵抗の有無を設
定できます。シングルチップモードのとき , 有効となります。
RD
IN5
G
データバス用リードストローブ出力端子。外部バスが許可のとき , 有効とな
ります。
インプットキャプチャ ICU5 用データサンプル入力端子
(続く)
16
DS07–13744–5
MB90350E シリーズ
端子番号
端子名
入出力
回路形式 *
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定で
きます。シングルチップモードあるいは WR/WRL 端子出力が禁止のとき ,
有効となります。
P32
56
G
WR/WRL
INT10R
G
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定で
きます。シングルチップモードあるいは外部バス 8 ビットモード,あるいは
WRH 端子出力が禁止のとき , 有効となります。
WRH
データバス上位 8 ビット用ライトストロ−ブ出力端子。外部バスが許可かつ
外部バス 16 ビットモードで , WRH 出力端子が許可のとき , 有効となります。
P34
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定で
きます。シングルチップモードあるいはホールド機能が禁止のとき , 有効と
なります。
58
G
HRQ
ホールド要求入力端子。外部バスとホールド機能が許可のとき , 有効となり
ます。
OUT4
アウトプットコンペア OCU4 用波形出力端子
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定で
きます。シングルチップモードあるいはホールド機能が禁止のとき , 有効と
なります。
P35
59
G
HAK
ホールドアクノリッジ出力端子。外部バスとホールド機能が許可のとき , 有
効となります。
OUT5
アウトプットコンペア OCU5 用波形出力端子
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定で
きます。シングルチップモードあるいは外部レディ機能が禁止のとき , 有効
となります。
P36
60
G
RDY
レディ入力端子。外部バスと外部レディ機能が許可のとき , 有効となりま
す。
OUT6
アウトプットコンペア OCU6 用波形出力端子
P37
61
62,63
データバス用ライトストローブ出力端子。外部バスと WR/WRL 端子出力が
許可のとき , 有効となります。WRL は 16 ビットアクセス時 , データバス下
位 8 ビットに対するライトストローブ出力端子。WR は , 8 ビットアクセス
時 , データバス 8 ビットに対するライトストローブ出力端子
INT10 用外部割込み要求入力端子
P33
57
機能
G
汎用の入出力ポート。レジスタの設定によりプルアップ抵抗の有無を設定で
きます。シングルチップモードあるいは CLK 出力が禁止のとき , 有効とな
ります。
CLK
CLK 出力端子。外部バスと CLK 出力が許可のとき , 有効となります。
OUT7
アウトプットコンペア OCU7 用波形出力端子
P60,P61
AN0,AN1
I
汎用の入出力ポート
A/D コンバータ用アナログ入力端子
(続く)
DS07–13744–5
17
MB90350E シリーズ
(続き)
端子番号
端子名
入出力
回路形式 *
64
AVCC
K
アナログ回路用 Vcc 電源入力端子
2
AVRH
L
A/D コンバータ用基準電圧入力。この電源の投入 / 切断は必ず AVCC に
AVRH 以上の電位が印加してある状態で行ってください。
1
AVSS
K
アナログ回路用 VSS 電源入力端子
22, 23
MD1, MD0
C
動作モード指定用入力端子
21
MD2
D
動作モード指定用入力端子
49
VCC
⎯
電源入力端子 (3.5 V ∼ 5.5 V)
18, 48
VSS
⎯
電源入力端子 (0V)
50
C
K
電源安定化容量端子。0.1 μF 以上のセラミックコンデンサを接続してくだ
さい。
機能
*:入出力回路形式については , 「■入出力回路形式」を参照してください。
18
DS07–13744–5
MB90350E シリーズ
■ 入出力回路形式
回路形式
回路
発振回路
高速発振帰還抵抗:約 1 MΩ
X1
A
備考
Xout
X0
スタンバイ制御信号
X1A
B
Xout
発振回路
低速発振帰還抵抗:約 10MΩ
X0A
スタンバイ制御信号
CMOS
ヒステリシス
入力
R
C
R
D
CMOS
ヒステリシス
入力
プルダウン
抵抗
・ マスク ROM 品
CMOS ヒステリシス入力
・ フラッシュメモリ品
CMOS 入力
・ マスク ROM 品
CMOS ヒステリシス入力
プルダウン抵抗値:約 50 kΩ
・ フラッシュメモリ品
CMOS 入力
プルダウンなし
CMOS ヒステリシス入力
プルアップ抵抗値:約 50 kΩ
E
プルアップ
抵抗
R
CMOS
ヒステリシス
入力
(続く)
DS07–13744–5
19
MB90350E シリーズ
回路形式
回路
備考
・ CMOS レベル出力
(IOL = 4 mA, IOH = − 4 mA)
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ Automotive 入力
( スタンバイ時入力遮断機能付き )
P-ch
Pout
N-ch
Nout
F
R
CMOS ヒステリシス入力
Automotive 入力
入力遮断用スタンバイ
制御
プルアップ
抵抗
プルアップ制御
P-ch
P-ch
Pout
N-ch
Nout
R
G
CMOS ヒステリシス
入力
・ CMOS レベル出力
(IOL = 4 mA, IOH = − 4 mA)
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ Automotive 入力
( スタンバイ時入力遮断機能付き )
・ TTL 入力
( スタンバイ時入力遮断機能付き )
・ プルアップ抵抗設定可能:約 50 kΩ
Automotive 入力
TTL 入力
入力遮断用スタンバイ
制御
P-ch
Pout
N-ch
Nout
H
R
・ CMOS レベル出力
(IOL = 3 mA, IOH = − 3 mA)
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ Automotive 入力
( スタンバイ時入力遮断機能付き )
CMOS ヒステリシス
入力
Automotive 入力
入力遮断用スタンバイ
制御
(続く)
20
DS07–13744–5
MB90350E シリーズ
回路形式
回路
備考
・ CMOS レベル出力
(IOL = 4 mA, IOH = − 4 mA)
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ Automotive 入力
( スタンバイ時入力遮断機能付き )
・ A/D コンバータ用アナログ入力
P-ch
Pout
N-ch
Nout
R
I
CMOS ヒステリシス
入力
Automotive 入力
入力遮断用スタンバイ
制御
アナログ入力
電源入力保護回路
P-ch
K
N-ch
ANE
L
P-ch
N-ch
AVR
・ A/D コンバータ基準電圧入力端子電源保護
回路付き
・ フラッシュメモリ品の AVRH 端子には VCC
に対する保護回路はありません。
ANE
(続く)
DS07–13744–5
21
MB90350E シリーズ
(続き)
回路形式
回路
備考
プルアップ制御
プルアップ
抵抗
P-ch
P-ch
Pout
N-ch
Nout
R
N
CMOS 入力
・ CMOS レベル出力
(IOL = 4 mA, IOH = − 4 mA)
・ CMOS 入力
( スタンバイ時入力遮断機能付き )
・ Automotive 入力
( スタンバイ時入力遮断機能付き )
・ TTL 入力
( スタンバイ時入力遮断機能付き )
・ プルアップ抵抗設定可能:約 50 kΩ
Automotive 入力
TTL 入力
入力遮断用スタンバイ
制御
P-ch
Pout
N-ch
Nout
・ CMOS レベル出力 (IOL = 4 mA, IOH = − 4 mA)
・ CMOS入力 (スタンバイ時入力遮断機能付き)
・ Automotive 入力 ( スタンバイ時入力遮断機能
付き )
・ A/D コンバータ用アナログ入力
R
O
CMOS 入力
Automotive 入力
入力遮断用スタンバイ
制御
アナログ入力
22
DS07–13744–5
MB90350E シリーズ
■ デバイス使用上の注意
1. ラッチアップの防止のために
CMOS IC では,以下のような状態でラッチアップ現象を生じることがあります。
・入力端子や出力端子に VCC より高い電圧あるいは VSS より低い電圧が印加された場合
・VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合
・VCC 電圧の前に AVCC 電源を印加された場合
ラッチアップ現象が発生すると電源電流が激増し,
デバイスの熱破壊に至る場合がありますので,
使用に際しては,
最大
定格を超えることのないよう十分注意してください。
同様の理由により,アナログ電源電圧 (AVCC, AVRH) がデジタル電源電圧 (VCC) を超えることのないよう十分注意してく
ださい。
2. 未使用端子の処理
使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破壊の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , プルアップ , または , プルダウンなどの処置をしてください。また , 使用していな
い入出力端子がある場合は, 出力状態に設定して解放とするか, 入力状態に設定して入力端子と同じ処理をしてください。
3. 外部クロックの使用
外部のクロックを使用する場合は,
X0 端子のみを駆動して X1 端子は開放してください。
MB90350E シリーズ
X0
開放
X1
4. サブクロックを使用しない場合の注意について
X0A,X1A 端子 ( サブクロック用発振端子 ) に振動子を接続しない場合は X0A 端子にプルダウンの処理をし,
X1A 端子
は開放にしてください。
5. PLL クロックモード動作中の注意
本マイクロコントローラで PLL クロックを選択しているときに発振子がはずれたり,あるいはクロック入力が停止した
場合,本マイクロコントローラは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作
は保証外の動作です。
6. 電源端子 (VCC/VSS) の取扱いについて
・ VCC 端子 , VSS 端子が複数ある場合 , デバイスの設計上ラッチアップ , 不要輻射の低減 , グランドレベルの上昇によるス
トローブ信号の誤動作の防止 , 総出力電流規格の遵守などのために , 必ずすべての電源端子を外部で , 電源およびグラ
ンドに接続してください。また , 電源供給源は , できる限り低インピーダンスで本デバイスの VCC 端子 , VSS 端子に接続
するような配慮をお願いします。さらに本デバイスの近くで , VCC 端子 , VSS 端子の間に 0.1 μF 程度のコンデンサをバイ
パスコンデンサとして接続することを推奨します。
・ 電源ノイズ対策として,このデバイスの VCC 端子と VSS 端子の近くで,VCC 端子と VSS 端子の間に 0.1 μF 程度のコンデ
ンサをバイパスコンデンサとして接続することを推奨します。
VCC
VSS
VCC
VSS
VSS
VCC
MB90350E
シリーズ
VCC
VSS
VSS
DS07–13744–5
VCC
23
MB90350E シリーズ
7. プルアップ / プルダウン抵抗
MB90350E シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません ( ただし Port 0 ∼ Port 3 はプルアッ
プ抵抗を内蔵しています ) 。必要に応じて外付けしてください。
8. 水晶発振回路
X0/X1, X0A/X1A 端子の近辺でのノイズは , 本デバイスの誤動作の原因となります。X0/X1, X0A/X1A, 水晶発振子 ( ある
いはセラミック発振子 ) さらにグランドへのバイパスコンデンサは , できる限り近くになるように , またその配線におい
ては , 他の配線とできる限り交差しないように配慮したプリント板アートワークは , 安定した動作を期待できますので強
く推奨します。
各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。
9. A/D コンバータの電源 , アナログ入力の投入順序
A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN14) の印加は必ずデジタル電源 (VCC) の投入後に
行ってください。また,電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で,デジタル電源の遮断を行っ
てください。その際,電源電圧は A/D コンバータの電圧規格値を超えないように投入 , 切断を行ってください ( アナログ電
源とデジタル電源を同時に投入,切断することは問題ありません ) 。
10.A/D コンバータの未使用時の端子処理
A/D コンバータを使用しないときは,AVCC = VCC, AVSS = AVRH = VSS に接続してください。
11.電源投入時の注意
内蔵している降圧回路の誤動作を防ぐために,
電源投入時における電圧の立上り時間は 50 μs (0.2 V と 2.7 V の間 ) 以上
を確保してください。
12.供給電圧の安定化
VCC 電源電圧の動作範囲内においても , 電源の急激な変化があると誤動作を生じることがあります。安定化の基準とし
て , 商用周波数 (50 MHz/60 MHz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10%以下に , また電源の切換え時などの
瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えることをお勧めします。
13.シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。
そのため、ノイズを抑える
ボードの設計をしてください。
また、
万が一ノイズなどの影響により誤ったデータを受信した場合を考慮して、
最後にデータのチェックサムなどを付
加してエラーが発生した場合には再送を行うなどの処理をしてください。
14.パワーオン時のポート 0 ∼ポート 3 出力 ( 外部バスモード時のみ )
外部バスモード時,リセット入力に関わらず , 電源投入時に Port0 ∼ Port3 の出力が不定になる可能性があります。
1/2VCC
VCC
Port0 ~ Port3
Port0 ∼ Port3 の出力が不定
になる可能性があります。
Port0 ∼ Port3 出力= Hi-Z
15.CAN 使用時の設定について
CAN を使用する場合は,CAN ダイレクトモードレジスタ (CDMR) の DIRECT ビットを必ず “1” に設定してください。
24
DS07–13744–5
MB90350E シリーズ
16.フラッシュセキュリティ機能について
セキュリティバイトはフラッシュメモリの領域内に配置されています。セキュリティバイトに保護コード 01H を書き込
むとセキュリティがかかるため,セキュリティ機能を使用しない場合はこのアドレスには01H を書き込まないでください。
セキュリティバイトのアドレスは下表を参照してください。
品名
MB90F352E (S)
MB90F352TE (S)
MB90F357E (S)
MB90F357TE (S)
フラッシュメモリサイズ
セキュリティビットのアドレス
1 M ビットフラッシュメモリ搭載
FE0001H
17.TA =+ 105 °C 以上での対応について
TA =+ 105 °C を超えて使用される場合は , 信頼性上の制限があります。必ず営業部門までご相談ください。
18.低電圧 /CPU 動作検出リセット回路
低電圧検出リセット回路は , 電源電圧を監視し , 検出電圧値より電源電圧が下がったことを検出します。低電圧を検出し
たときに , 内部リセットを発生します。
CPU 動作検出リセット回路は , 原発振をカウントクロックとする 20 ビットのカウンタで , 起動後 , 一定時間内にクリア
されない場合 , 内部リセットを発生します。
(1) 低電圧検出リセット回路
検出電圧
4.0 V ± 0.3 V
低電圧を検出すると , 低電圧検出フラグ (LVRC:LVRF) が “1” にセットされ , 内部リセットが発生します。
本機能はSTOPモード時も動作を続けますので, 低電圧を検出すると, 内部リセットが発生しSTOPモードを解除します。
内部 RAM 書込み期間は , 書込み終了後に低電圧リセットが発生します。
内部リセットが発生している期間は , 本回路の
リセット出力は抑止されます。
(2) CPU 動作検出リセット回路
CPU 動作検出リセット回路は , プログラム暴走対策用のカウンタです。パワーオンリセット後自動で起動します。起動後
は, 一定時間内で定期的にクリアし続ける必要があります。プログラムが無限ループに陥るなどして, 一定時間以上クリア
されない場合 , 内部リセットを発生します。
CPU 動作検出回路で発生する内部リセットは , 5 マシンサイクル分です。
インターバル時間
220/FC ( 約 262 ms * )
*:原発振クロック周波数 4 MHz 時のインターバル時間です。
スタンバイモードからの復帰時 , 最大+ 20 μs の誤差を生じます。
CPU が動作を停止するモードでは , 本回路は停止します。
本回路のカウンタのクリア条件を以下に示します。
・ LVRC レジスタの CL ビットへの “0” 書込み
・ 内部リセット
・ メイン発振クロック停止
・ スリープモードへの遷移
・ タイムベースタイマモード , 時計モードへの遷移
19.内蔵 CR 発振回路
項目
発振周波数
発振安定待ち時間
DS07–13744–5
記号
規格値
単位
最小
標準
最大
fRC
50
100
200
kHz
tstab
⎯
⎯
100
μs
25
MB90350E シリーズ
■ ブロックダイヤグラム
・MB90V340E-101/102
X0
X0A*
RST
X1
X1A*
クロック
制御
F2MC-16LX
CPU
RAM
30 K バイト
フリーラン
タイマ 0
FRCK0
インプット
キャプチャ
8 チャネル
IN7 ~ IN0
アウトプット
コンペア
8 チャネル
フリーラン
タイマ 1
LIN-UART
5 チャネル
CAN
コントローラ
3 チャネル
AVCC
AVSS
AN23 ~ AN0
AVRH
AVRL
8/10 ビット
A/D コンバータ
24 チャネル
F2MC-16LX バス
SOT4 ~ SOT0
SCK4 ~ SCK0
SIN4 ~ SIN0
プリスケーラ
5 チャネル
16 ビット
リロード
タイマ
4 チャネル
OUT7 ~ OUT0
FRCK1
RX2 ~ RX0
TX2 ~ TX0
TIN3 ~ TIN0
TOT3 ~ TOT0
AD15 ~ AD00
A21 ~ A16
ADTG
ALE
DA00,DA01
8/10 ビット
D/A コンバータ
2 チャネル
RD
外部バス
インタ
フェース
WR/WRL
WRH
HRQ
PPGF ~ PPG0
SDA0,SDA1
SCL0,SCL1
HAK
8/16 ビット
PPG
16/8 チャネル
I2C インタ
フェース
2 チャネル
RDY
CLK
DTP/
外部割込み
INT7 ~ INT0
INT15 ~ INT8
(INT11R ~ INT9R)
DMAC
クロック
モニタ
CKOT
*:MB90V340E-102 のみ
26
DS07–13744–5
MB90350E シリーズ
・MB90V340E-103/104
X0
X0A*
RST
X1
X1A*
クロック
制御 / 監視
F2MC-16LX
CPU
フリーラン
タイマ 0
CR 発振回路
インプット
キャプチャ
8 チャネル
アウトプット
コンペア
8 チャネル
RAM
30 K バイト
プリスケーラ
5 チャネル
LIN-UART
5 チャネル
AVCC
AVSS
AN23 ~ AN0
AVRH
AVRL
ADTG
8/10 ビット
A/Dコンバータ
24 チャネル
DA01, DA00
10 ビット
D/Aコンバータ
2 チャネル
PPGF ~ PPG0
SDA1, SDA0
SCL1, SCL0
F2MC-16LX バス
SOT4 ~ SOT0
SCK4 ~ SCK0
SIN4 ~ SIN0
フリーラン
タイマ 1
CAN
コントローラ
3 チャネル
DMA
IN7 ~ IN0
OUT7 ~ OUT0
FRCK1
RX2 ~ RX0
TX2 ~ TX0
16 ビット
リロード
タイマ
4 チャネル
TIN3 ~ TIN0
TOT3 ~ TOT0
外部バス
インタ
フェース
AD15 ~ AD00
A23 ~ A16
ALE
RD
WRL
WRH
HRQ
HAK
RDY
CLK
8/16 ビット
PPG
16/8 チャネル
I2C インタ
フェース
2 チャネル
FRCK0
DTP/
外部割込み
クロック
モニタ
INT15 ~ INT8
(INT15R ~ INT8R)
INT7 ~ INT0
CKOT
*:MB90V340E-104 のみ
DS07–13744–5
27
MB90350E シリーズ
・MB90351E (S) , MB90351TE (S) , MB90F351E (S) , MB90F351TE (S) , MB90352E (S) , MB90352TE (S) ,
MB90F352E (S) , MB90F352TE (S)
SOT3, SOT2
SCK3, SCK2
SIN3, SIN2
クロック
制御
低電圧 /CPU
動作検出
リセット *2
フリーラン
タイマ 0
FRCK0
RAM
4 K バイト
インプット
キャプチャ
6 チャネル
IN7 ~ IN4,
IN1, IN0
ROM/Flash
128 K/64 K
バイト
アウトプット
コンペア
4 チャネル
プリスケーラ
2 チャネル
フリーラン
タイマ 1
LIN-UART
2 チャネル
CAN
コントローラ
1 チャネル
AVCC
AVSS
AN14 ~ AN0
AVRH
F2MC-16LX
CPU
8/10 ビット
A/D コンバータ
15 チャネル
F2MC-16LX バス
X0
X0A*1
RST
X1
X1A*1
16 ビット
リロード
タイマ
2 チャネル
OUT7 ~ OUT4
FRCK1
RX1
TX1
TIN3, TIN1
TOT3, TOT1
AD15 ~ AD00
A21 ~ A16
ADTG
ALE
RD
PPGF ~ PPG8
PPG6, PPG4
8/16 ビット
PPG
10/6 チャネル
外部バス
インタ
フェース
WR/WRL
WRH
HRQ
HAK
RDY
SDA0
SCL0
CLK
I C インタ
フェース
1 チャネル
2
DTP/
外部割込み
INT15 ~ INT8
(INT11R ~ INT9R)
DMAC
*1:型格に “S” サフィックスがない製品のみ
*2:型格に “T” サフィックスがある製品のみ
28
DS07–13744–5
MB90350E シリーズ
・MB90356E (S) , MB90356TE (S) , MB90F356E (S) , MB90F356TE (S) , MB90357E (S) , MB90357TE (S) ,
MB90F357E (S) , MB90F357TE (S)
X0
X0A*1
RST
X1
X1A*1
クロック
制御 / 監視
F2MC-16LX
CPU
CR
発振回路
フリーラン
タイマ 0
低電圧 /CPU 動作
検出リセット *2
インプット
キャプチャ
6 チャネル
アウトプット
コンペア
4 チャネル
RAM
4 K バイト
フリーラン
タイマ 1
プリスケーラ
2 チャネル
SOT3, SOT2
SCK3, SCK2
SIN3, SIN2
LIN-UART
2 チャネル
F2MC-16LX バス
ROM/Flash
128 K/64 K
バイト
CAN
コントローラ
1 チャネル
16 ビット
リロード
タイマ
4 チャネル
FRCK0
IN7 ~ IN4,
IN1, IN0
OUT7 ~ OUT4
FRCK1
RX1
TX1
TIN3, TIN1
TOT3, TOT1
AVCC
AD15 ~ AD00
AVSS
A21 ~ A16
AN14 ~ AN0
AVRH
8/10 ビット
A/D コンバータ
15 チャネル
ADTG
PPGF ~ PPG8
PPG6, PPG4
SDA0
SCL0
ALE
RD
外部バス
インタ
フェース
WR/WRL
WRH
HRQ
HAK
8/16 ビット
PPG
10/6 チャネル
I2C インタ
フェース
1 チャネル
RDY
CLK
外部割込み
INT15 ~ INT8
(INT11R ~ INT9R)
DMAC
*1:型格に “S” サフィックスがない製品のみ
*2:型格に “T” サフィックスがある製品のみ
DS07–13744–5
29
MB90350E シリーズ
■ メモリマップ
MB90352E (S)
MB90352TE (S)
MB90F352E (S)
MB90F352TE (S)
MB90357E (S)
MB90357TE (S)
MB90F357E (S)
MB90F357TE (S)
MB90V340E-101
MB90V340E-102
MB90V340E-103
MB90V340E-104
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
FD0000H
FCFFFFH
FC0000H
FBFFFFH
FB0000H
FAFFFFH
FA0000H
F9FFFFH
F90000H
F8FFFFH
F80000H
00FFFFH
008000H
007FFFH
007900H
0078FFH
ROM (FF バンク )
ROM (FE バンク )
ROM (FD バンク )
MB90351E (S)
MB90351TE (S)
MB90F351E (S)
MB90F351TE (S)
MB90356E (S)
MB90356TE (S)
MB90F356E (S)
MB90F356TE (S)
FFFFFFH
FFFFFFH
ROM (FF バンク )
FF0000H
FEFFFFH
FE0000H
FDFFFFH
ROM (FF バンク )
FF0000H
ROM (FE バンク )
FDFFFFH
ROM (FC バンク )
外部アクセス領域
外部アクセス領域
ROM (FB バンク )
ROM (FA バンク )
C00100H
C00100H
ROM (F9 バンク )
ROM (F8 バンク )
00FFFFH
外部アクセス領域
008000H
007FFFH
ROM (FF バンク
のイメージ )
007900H
ROM (FF バンク
のイメージ )
周辺
00FFFFH
008000H
007FFFH
007900H
ROM (FF バンク
のイメージ )
周辺
周辺
RAM 30 K バイト
0010FFH
0010FFH
000100H
000100H
外部アクセス領域
0000EFH
000000H
周辺
RAM 4 K バイト
000100H
外部アクセス領域
0000EFH
000000H
周辺
RAM 4 K バイト
外部アクセス領域
0000EFH
000000H
周辺
:アクセス禁止
(注意事項)00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが,これは C コンパイ
ラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスと 00 バンクの下位 16 ビッ
トアドレスは同じになるようにしてありますので,ポインタで far 指定を宣言しなくとも ROM 内のテーブル
を参照することができます。
例えば , 00C000H をアクセスした場合に,実際には FFC000H の ROM 内容がアクセスされることになります。
ここで,FF バンクの ROM 領域は,32 K バイトを超えますので,00 バンクのイメージにすべての領域を見
せることができません。
したがって,FF8000H ∼ FFFFFFH の ROM データは 00 バンクのイメージに見えますが,一方 FF0000H ∼
FF7FFFH は FF バンクのイメージにしか見えません。
30
DS07–13744–5
MB90350E シリーズ
■ I/O マップ
アドレス
レジスタ
レジスタ
略称
読出し /
書込み
リソース名
初期値
000000H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXXB
000001H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
XXXXXXXXB
000002H
ポート 2 データレジスタ
PDR2
R/W
ポート 2
XXXXXXXXB
000003H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XXXXXXXXB
000004H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXXB
000005H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
XXXXXXXXB
000006H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
XXXXXXXXB
000007H
∼
00000AH
00000BH
予約領域
ポート 5 アナログ入力許可レジスタ
ADER5
R/W
ポート 5, A/D
11111111B
ポート 6 アナログ入力許可レジスタ
ADER6
R/W
ポート 6, A/D
11111111B
00000DH
予約領域
00000EH
入力レベル選択レジスタ 0
ILSR0
R/W
ポート
00000000B
00000FH
入力レベル選択レジスタ 1
ILSR1
R/W
ポート
00000000B
000010H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
00000000B
000011H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
00000000B
000012H
ポート 2 方向レジスタ
DDR2
R/W
ポート 2
XX000000B
000013H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
00000000B
R/W
00000CH
000014H
ポート 4 方向レジスタ
DDR4
ポート 4
XX000000B
000015H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
X0000000B
000016H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
00000000B
W
UART2,UART3
X00XXXXXB
000017H
∼
000019H
00001AH
予約領域
SIN 入力レベル設定レジスタ
DDRA
00001CH
ポート 0 プルアップ制御レジスタ
PUCR0
R/W
ポート 0
00000000B
00001DH
ポート 1 プルアップ制御レジスタ
PUCR1
R/W
ポート 1
00000000B
00001EH
ポート 2 プルアップ制御レジスタ
PUCR2
R/W
ポート 2
00000000B
00001FH
ポート 3 プルアップ制御レジスタ
PUCR3
R/W
ポート 3
00000000B
00001BH
予約領域
000020H
∼
000037H
000038H
予約領域
PPG 4 動作モード制御レジスタ
PPGC4
000039H
PPG 5 動作モード制御レジスタ
PPGC5
W,R/W
00003AH
PPG 4/5 カウントクロック選択レジスタ
PPG45
R/W
00003BH
アドレス検出制御レジスタ 1
PACSR1
R/W
00003CH
PPG 6 動作モード制御レジスタ
PPGC6
W,R/W
00003DH
PPG 7 動作モード制御レジスタ
PPGC7
W,R/W
00003EH
PPG 6/7 カウントクロック選択レジスタ
PPG67
R/W
00003FH
0X000XX1B
W,R/W
16 ビット
PPG 4/5
0X000001B
000000X0B
アドレス一致検出 1
00000000B
0X000XX1B
16 ビット
PPG 6/7
0X000001B
000000X0B
予約領域
(続く)
DS07–13744–5
31
MB90350E シリーズ
アドレス
000040H
レジスタ
PPG 8 動作モード制御レジスタ
レジスタ
略称
読出し /
書込み
PPGC8
W,R/W
000041H
PPG 9 動作モード制御レジスタ
PPGC9
W,R/W
000042H
PPG 8/9 カウントクロック選択レジスタ
PPG89
R/W
PPG A 動作モード制御レジスタ
PPGCA
000043H
000044H
PPGCB
W,R/W
000046H
PPG A/B カウントクロック選択レジスタ
PPGAB
R/W
000047H
0X000001B
000000X0B
0X000XX1B
16 ビット
PPG A/B
0X000001B
000000X0B
予約領域
PPG C 動作モード制御レジスタ
PPGCC
W,R/W
000049H
PPG D 動作モード制御レジスタ
PPGCD
W,R/W
00004AH
PPG C/D カウントクロック選択レジスタ
PPGCD
R/W
PPG E 動作モード制御レジスタ
PPGCE
00004BH
0X000XX1B
16 ビット
PPG C/D
0X000001B
000000X0B
予約領域
W,R/W
00004DH
PPG F 動作モード制御レジスタ
PPGCF
W,R/W
00004EH
PPG E/F カウントクロック選択レジスタ
PPGEF
R/W
00004FH
0X000XX1B
16 ビット
PPG E/F
0X000001B
000000X0B
予約領域
000050H
インプットキャプチャ制御ステータス 0/1
ICS01
R/W
000051H
インプットキャプチャエッジ 0/1
ICE01
R/W,R
000052H,
000053H
インプット
キャプチャ 0/1
00000000B
XXX0X0XXB
予約領域
000054H
インプットキャプチャ制御ステータス 4/5
ICS45
R/W
000055H
インプットキャプチャエッジ 4/5
ICE45
R
000056H
インプットキャプチャ制御ステータス 6/7
ICS67
R/W
インプットキャプチャエッジ 6/7
ICE67
R/W,R
000057H
0X000XX1B
16 ビット
PPG 8/9
W,R/W
PPG B 動作モード制御レジスタ
00004CH
初期値
予約領域
000045H
000048H
リソース名
00000000B
インプット
キャプチャ 4/5
XXXXXXXXB
インプット
キャプチャ 6/7
XXX000XXB
00000000B
000058H
∼
00005BH
予約領域
00005CH
アウトプットコンペア制御ステータス 4
OCS4
R/W
00005DH
アウトプットコンペア制御ステータス 5
OCS5
R/W
R/W
00005EH
アウトプットコンペア制御ステータス 6
OCS6
00005FH
アウトプットコンペア制御ステータス 7
OCS7
R/W
000060H
タイマ制御ステータス 0
TMCSR0
R/W
000061H
タイマ制御ステータス 0
TMCSR0
R/W
000062H
タイマ制御ステータス 1
TMCSR1
R/W
000063H
タイマ制御ステータス 1
TMCSR1
R/W
000064H
タイマ制御ステータス 2
TMCSR2
R/W
000065H
タイマ制御ステータス 2
TMCSR2
R/W
000066H
タイマ制御ステータス 3
TMCSR3
R/W
000067H
タイマ制御ステータス 3
TMCSR3
R/W
000068H
A/D 制御ステータス 0
ADCS0
R/W
A/D 制御ステータス 1
ADCS1
000069H
R/W
アウトプット
コンペア 4/5
0000XX00B
アウトプット
コンペア 6/7
0000XX00B
16 ビット
リロードタイマ 0
00000000B
16 ビット
リロードタイマ 1
16 ビット
リロードタイマ 2
16 ビット
リロードタイマ 3
0XX00000B
0XX00000B
XXXX0000B
00000000B
XXXX0000B
00000000B
XXXX0000B
00000000B
XXXX0000B
000XXXX0B
A/D コンバータ
0000000XB
(続く)
32
DS07–13744–5
MB90350E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
書込み
リソース名
初期値
00006AH
A/D データ 0
ADCR0
R
00006BH
A/D データ 1
ADCR1
R
00006CH
ADC セッティング 0
ADSR0
R/W
00006DH
ADC セッティング 1
ADSR1
R/W
00006EH
低電圧 /CPU 動作検出リセット制御
レジスタ
LVRC
R/W, W
低電圧 /CPU 動作
検出リセット
00111000B
00006FH
ROM ミラー機能選択
ROMM
W
ROM ミラー
XXXXXXX1B
00000000B
A/D コンバータ
XXXXXX00B
00000000B
00000000B
000070H
∼
00007FH
予約領域
000080H
∼
00008FH
CAN コントローラ 1 用予約領域。
「■ CAN コントローラ」を参照
000090H
∼
00009AH
予約領域
00009BH
DMA ディスクリプタチャネル指定
レジスタ
DCSR
R/W
00009CH
DMA ステータス L レジスタ
DSRL
R/W
00009DH
DMA ステータス H レジスタ
DSRH
R/W
00009EH
アドレス検出制御レジスタ 0
PACSR0
R/W
アドレス一致検出 0
00000000B
00009FH
遅延割込み要因発生 / 解除レジスタ
DIRR
R/W
遅延割込み
XXXXXXX0B
0000A0H
低消費電力モード制御レジスタ
LPMCR
W,R/W
低消費電力
制御回路
00011000B
0000A1H
クロック選択レジスタ
CKSCR
R,R/W
低消費電力
制御回路
11111100B
DMA
00000000B
0000A2H,
0000A3H
00000000B
DMA
00000000B
00000000B
予約領域
0000A4H
DMA ストップステータス
DSSR
R/W
0000A5H
自動レディ機能選択レジスタ
ARSR
W
0011XX00B
外部メモリ
アクセス
0000A6H
外部アドレス出力制御レジスタ
HACR
W
0000A7H
バス制御信号選択レジスタ
ECSR
W
0000A8H
ウォッチドッグ制御レジスタ
WDTC
R,W
ウォッチドッグ
タイマ
XXXXX111B
0000A9H
タイムベースタイマ制御レジスタ
TBTC
W,R/W
タイムベース
タイマ
1XX00100B
0000AAH
時計タイマ 制御レジスタ
WTC
R,R/W
時計タイマ
1X001000B
0000ABH
0000ACH
00000000B
0000000XB
予約領域
DMA イネーブル L レジスタ
DERL
R/W
0000ADH
DMA イネーブル H レジスタ
DERH
R/W
0000AEH
フラッシュコントロールステータス
レジスタ
( フラッシュのみ。他は予約領域 )
FMCS
R,R/W
0000AFH
DMA
フラッシュメモリ
00000000B
00000000B
000X0000B
予約領域
(続く)
DS07–13744–5
33
MB90350E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
書込み
リソース名
初期値
0000B0H
割込み制御レジスタ 00
ICR00
W,R/W
00000111B
0000B1H
割込み制御レジスタ 01
ICR01
W,R/W
00000111B
0000B2H
割込み制御レジスタ 02
ICR02
W,R/W
00000111B
0000B3H
割込み制御レジスタ 03
ICR03
W,R/W
00000111B
0000B4H
割込み制御レジスタ 04
ICR04
W,R/W
00000111B
0000B5H
割込み制御レジスタ 05
ICR05
W,R/W
00000111B
0000B6H
割込み制御レジスタ 06
ICR06
W,R/W
00000111B
0000B7H
割込み制御レジスタ 07
ICR07
W,R/W
0000B8H
割込み制御レジスタ 08
ICR08
W,R/W
0000B9H
割込み制御レジスタ 09
ICR09
W,R/W
00000111B
0000BAH
割込み制御レジスタ 10
ICR10
W,R/W
00000111B
0000BBH
割込み制御レジスタ 11
ICR11
W,R/W
00000111B
0000BCH
割込み制御レジスタ 12
ICR12
W,R/W
00000111B
0000BDH
割込み制御レジスタ 13
ICR13
W,R/W
00000111B
0000BEH
割込み制御レジスタ 14
ICR14
W,R/W
00000111B
0000BFH
割込み制御レジスタ 15
ICR15
W,R/W
00000111B
00000111B
割込み制御
00000111B
0000C0H
∼
0000C9H
予約領域
0000CAH
外部割込み許可 1
ENIR1
R/W
00000000B
0000CBH
外部割込み要因 1
EIRR1
R/W
XXXXXXXXB
0000CCH
外部割込みレベル設定 1
ELVR1
R/W
0000CDH
外部割込みレベル設定 1
ELVR1
R/W
00000000B
0000CEH
外部割込み要因選択
EISSR
R/W
00000000B
0000CFH
PLL/ サブクロック制御レジスタ
PSCCR
W
0000D0H
DMA バッファアドレスポインタ L
レジスタ
BAPL
R/W
XXXXXXXXB
0000D1H
DMA バッファアドレスポインタ M
レジスタ
BAPM
R/W
XXXXXXXXB
0000D2H
DMA バッファアドレスポインタ H
レジスタ
BAPH
R/W
XXXXXXXXB
0000D3H
DMA コントロールレジスタ
DMACS
R/W
0000D4H
I/O レジスタアドレスポインタ L
レジスタ
IOAL
R/W
XXXXXXXXB
0000D5H
I/O レジスタアドレスポインタ H
レジスタ
IOAH
R/W
XXXXXXXXB
0000D6H
データカウンタ L レジスタ
DCTL
R/W
XXXXXXXXB
0000D7H
データカウンタ H レジスタ
DCTH
R/W
XXXXXXXXB
外部割込み 1
PLL
DMA
00000000B
XXXX0000B
XXXXXXXXB
(続く)
34
DS07–13744–5
MB90350E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
書込み
リソース名
初期値
0000D8H
シリアルモードレジスタ 2
SMR2
W,R/W
00000000B
0000D9H
シリアル制御レジスタ 2
SCR2
W,R/W
00000000B
0000DAH
受信 / 送信データレジスタ 2
RDR2/TDR2
R/W
00000000B
0000DBH
シリアルステータスレジスタ 2
SSR2
R,R/W
00001000B
0000DCH
拡張通信制御レジスタ 2
ECCR2
R,W,
R/W
0000DDH
拡張ステータス制御レジスタ 2
ESCR2
R/W
00000100B
0000DEH
ボーレートジェネレータレジスタ 20
BGR20
R/W
00000000B
0000DFH
ボーレートジェネレータレジスタ 21
BGR21
R/W
00000000B
XXXXXXXXB
UART2
000000XXB
0000E0H
∼
0000EFH
予約領域
0000F0H
∼
0000FFH
外部領域
007900H
∼
007907H
予約領域
007908H
リロードレジスタ L4
PRLL4
R/W
007909H
リロードレジスタ H4
PRLH4
R/W
00790AH
リロードレジスタ L5
PRLL5
R/W
00790BH
リロードレジスタ H5
PRLH5
R/W
XXXXXXXXB
00790CH
リロードレジスタ L6
PRLL6
R/W
XXXXXXXXB
00790DH
リロードレジスタ H6
PRLH6
R/W
00790EH
リロードレジスタ L7
PRLL7
R/W
00790FH
リロードレジスタ H7
PRLH7
R/W
XXXXXXXXB
007910H
リロードレジスタ L8
PRLL8
R/W
XXXXXXXXB
007911H
リロードレジスタ H8
PRLH8
R/W
007912H
リロードレジスタ L9
PRLL9
R/W
007913H
リロードレジスタ H9
PRLH9
R/W
XXXXXXXXB
007914H
リロードレジスタ LA
PRLLA
R/W
XXXXXXXXB
007915H
リロードレジスタ HA
PRLHA
R/W
007916H
リロードレジスタ LB
PRLLB
R/W
007917H
リロードレジスタ HB
PRLHB
R/W
XXXXXXXXB
007918H
リロードレジスタ LC
PRLLC
R/W
XXXXXXXXB
007919H
リロードレジスタ HC
PRLHC
R/W
00791AH
リロードレジスタ LD
PRLLD
R/W
00791BH
リロードレジスタ HD
PRLHD
R/W
16 ビット
PPG 4/5
16 ビット
PPG 6/7
16 ビット
PPG 8/9
16 ビット
PPG A/B
16 ビット
PPG C/D
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
(続く)
DS07–13744–5
35
MB90350E シリーズ
アドレス
レジスタ
レジスタ
略称
読出し /
書込み
リソース名
初期値
00791CH
リロードレジスタ LE
PRLLE
R/W
00791DH
リロードレジスタ HE
PRLHE
R/W
00791EH
リロードレジスタ LF
PRLLF
R/W
00791FH
リロードレジスタ HF
PRLHF
R/W
XXXXXXXXB
007920H
インプットキャプチャ 0
IPCP0
R
XXXXXXXXB
007921H
インプットキャプチャ 0
IPCP0
R
007922H
インプットキャプチャ 1
IPCP1
R
007923H
インプットキャプチャ 1
IPCP1
R
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
16 ビット
PPG E/F
インプット
キャプチャ 0/1
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
007924H
∼
007927H
予約領域
007928H
インプットキャプチャ 4
IPCP4
R
007929H
インプットキャプチャ 4
IPCP4
R
00792AH
インプットキャプチャ 5
IPCP5
R
00792BH
インプットキャプチャ 5
IPCP5
R
XXXXXXXXB
00792CH
インプットキャプチャ 6
IPCP6
R
XXXXXXXXB
00792DH
インプットキャプチャ 6
IPCP6
R
00792EH
インプットキャプチャ 7
IPCP7
R
00792FH
インプットキャプチャ 7
IPCP7
R
XXXXXXXXB
XXXXXXXXB
インプット
キャプチャ 4/5
インプット
キャプチャ 6/7
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
007930H
∼
007937H
予約領域
007938H
アウトプットコンペア 4
OCCP4
R/W
007939H
アウトプットコンペア 4
OCCP4
R/W
00793AH
アウトプットコンペア 5
OCCP5
R/W
00793BH
アウトプットコンペア 5
OCCP5
R/W
XXXXXXXXB
00793CH
アウトプットコンペア 6
OCCP6
R/W
XXXXXXXXB
00793DH
アウトプットコンペア 6
OCCP6
R/W
00793EH
アウトプットコンペア 7
OCCP7
R/W
00793FH
アウトプットコンペア 7
OCCP7
R/W
XXXXXXXXB
007940H
タイマデータ 0
TCDT0
R/W
00000000B
007941H
タイマデータ 0
TCDT0
R/W
007942H
タイマ制御ステータス 0
TCCSL0
R/W
007943H
タイマ制御ステータス 0
TCCSH0
R/W
0XXXXXXXB
007944H
タイマデータ 1
TCDT1
R/W
00000000B
007945H
タイマデータ 1
TCDT1
R/W
007946H
タイマ制御ステータス 1
TCCSL1
R/W
007947H
タイマ制御ステータス 1
TCCSH1
R/W
0XXXXXXXB
TMR0/
TMRLR0
R/W
タイマ 0/ リロード 0
16 ビットリロード XXXXXXXXB
タイマ 0
XXXXXXXXB
007948H
007949H
R/W
アウトプット
コンペア 4/5
アウトプット
コンペア 6/7
フリーラン
タイマ 0
フリーラン
タイマ 1
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
00000000B
00000000B
00000000B
00000000B
(続く)
36
DS07–13744–5
MB90350E シリーズ
レジスタ
略称
読出し /
書込み
TMR1/
TMRLR1
R/W
タイマ 1/ リロード 1
R/W
タイマ 2/ リロード 2
TMR2/
TMRLR2
R/W
タイマ 3/ リロード 3
TMR3/
TMRLR3
R/W
アドレス
レジスタ
00794AH
00794BH
00794CH
00794DH
00794EH
00794FH
R/W
R/W
リソース名
初期値
16 ビットリロード XXXXXXXXB
タイマ 1
XXXXXXXXB
16 ビットリロード XXXXXXXXB
タイマ 2
XXXXXXXXB
16 ビットリロード XXXXXXXXB
タイマ 3
XXXXXXXXB
007950H
シリアルモードレジスタ 3
SMR3
W,R/W
00000000B
007951H
シリアル制御レジスタ 3
SCR3
W,R/W
00000000B
007952H
受信 / 送信データレジスタ 3
RDR3/TDR3
R/W
00000000B
007953H
シリアルステータスレジスタ 3
SSR3
R,R/W
00001000B
UART3
007954H
拡張通信制御レジスタ 3
ECCR3
R,W,
R/W
007955H
拡張ステータス制御レジスタ 3
ESCR3
R/W
00000100B
007956H
ボーレートジェネレータレジスタ 30
BGR30
R/W
00000000B
ボーレートジェネレータレジスタ 31
BGR31
R/W
00000000B
007957H
007958H,
007959H
007960H
000000XXB
予約領域
クロックスーパバイザ制御レジスタ
CSVCR
R, R/W
クロック
スーパバイザ
00011100B
R/W
CAN クロック同期
XXXXXXX0B
007961H
∼
00796DH
00796EH
予約領域
CAN ダイレクトモードレジスタ
00796FH
007970H
007971H
予約領域
2
I C バスステータスレジスタ 0
2
I C バス制御レジスタ 0
007972H
007973H
007974H
CDMR
I2C 10 ビットスレーブアドレスレジスタ 0
007975H
I2C 10 ビットスレーブアドレス
マスクレジスタ 0
007976H
I2C 7 ビットスレーブアドレスレジスタ 0
2
IBSR0
R
00000000B
IBCR0
W,R/W
00000000B
ITBAL0
R/W
00000000B
ITBAH0
R/W
00000000B
ITMKL0
R/W
ITMKH0
R/W
ISBA0
R/W
00000000B
I2C インタフェース
0
11111111B
00111111B
007977H
I C 7 ビットスレーブアドレス
マスクレジスタ 0
ISMK0
R/W
01111111B
007978H
I2C データレジスタ 0
IDAR0
R/W
00000000B
007979H,
00797AH
00797BH
予約領域
I2C クロック制御レジスタ 0
ICCR0
R/W
I2C インタフェース
0
00011111B
00797CH
∼
0079A1H
予約領域
(続く)
DS07–13744–5
37
MB90350E シリーズ
(続き)
アドレス
0079A2H
レジスタ
フラッシュ書込みコントロールレジスタ 0
レジスタ
略称
読出し /
書込み
FWR0
R/W
0079A3H
フラッシュ書込みコントロールレジスタ 1
FWR1
R/W
0079A4H
セクタ交換設定レジスタ 0
SSR0
R/W
リソース名
初期値
00000000B
デュアルオペレー
ションフラッシュ
00000000B
00XXXXX0B
0079A5H
∼
0079C1H
0079C2H
予約領域
クロックモジュレータ制御レジスタ
CMCR
R, R/W
クロック
モジュレータ
0001X000B
0079C3H
∼
0079DFH
予約領域
0079E0H
検出アドレス設定 0
PADR0
R/W
XXXXXXXXB
0079E1H
検出アドレス設定 0
PADR0
R/W
XXXXXXXXB
0079E2H
検出アドレス設定 0
PADR0
R/W
XXXXXXXXB
0079E3H
検出アドレス設定 1
PADR1
R/W
XXXXXXXXB
アドレス一致検出
0
0079E4H
検出アドレス設定 1
PADR1
R/W
0079E5H
検出アドレス設定 1
PADR1
R/W
XXXXXXXXB
0079E6H
XXXXXXXXB
検出アドレス設定 2
PADR2
R/W
XXXXXXXXB
0079E7H
検出アドレス設定 2
PADR2
R/W
XXXXXXXXB
0079E8H
検出アドレス設定 2
PADR2
R/W
XXXXXXXXB
0079E9H
∼
0079EFH
0079F0H
予約領域
検出アドレス設定 3
PADR3
R/W
XXXXXXXXB
0079F1H
検出アドレス設定 3
PADR3
R/W
XXXXXXXXB
0079F2H
検出アドレス設定 3
PADR3
R/W
XXXXXXXXB
0079F3H
検出アドレス設定 4
PADR4
R/W
XXXXXXXXB
アドレス一致検出
1
0079F4H
検出アドレス設定 4
PADR4
R/W
0079F5H
検出アドレス設定 4
PADR4
R/W
XXXXXXXXB
0079F6H
検出アドレス設定 5
PADR5
R/W
XXXXXXXXB
0079F7H
検出アドレス設定 5
PADR5
R/W
XXXXXXXXB
0079F8H
検出アドレス設定 5
PADR5
R/W
XXXXXXXXB
XXXXXXXXB
0079F9H
∼
007BFFH
予約領域
007C00H
∼
007DFFH
CAN コントローラ 1 用予約領域。「■ CAN コントローラ」を参照
007E00H
∼
007FFFH
予約領域
(注意事項)・初期値の “X” は不定のビットを示します。
・“ 予約領域 ” への書込みは行わないでください。“ 予約領域 ” を読み出した場合は不定が読み出されます。
38
DS07–13744–5
MB90350E シリーズ
■ CAN コントローラ
・ CAN 規格 Ver.2.0 パート A およびパート B 準拠
- 標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート
・ リモートフレームを受信することによるデータ・フレーム送信機能をサポート
・ 16 本のメッセージ送信 / 受信バッファ
- 29 ビット ID および 8 バイトデータ
- マルチレベルメッセージバッファ構成
・ 各メッセージバッファにおいて,
ID アクセプタンスマスクとしてフルビットコンペア,フルビットマスク,アクセプタ
ンスレジスタ 0/ アクセプタンスレジスタ 1 を提供
- 標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ
・ ビット伝送速度は 10 kbps ∼ 2 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 )
コントロールレジスタ一覧
アドレス
CAN1
000080H
000081H
レジスタ名称
レジスタ略称
読出し / 書込み
初期値
メッセージバッファ
有効レジスタ
BVALR
R/W
00000000B
00000000B
送信要求レジスタ
TREQR
R/W
00000000B
00000000B
送信解除レジスタ
TCANR
W
00000000B
00000000B
送信完了レジスタ
TCR
R/W
00000000B
00000000B
受信完了レジスタ
RCR
R/W
00000000B
00000000B
リモート要求受信レジスタ
RRTRR
R/W
00000000B
00000000B
受信オーバランレジスタ
ROVRR
R/W
00000000B
00000000B
受信割込み許可レジスタ
RIER
R/W
00000000B
00000000B
000082H
000083H
000084H
000085H
000086H
000087H
000088H
000089H
00008AH
00008BH
00008CH
00008DH
00008EH
00008FH
(続く)
DS07–13744–5
39
MB90350E シリーズ
(続き)
アドレス
CAN1
レジスタ名称
レジスタ略称
読出し / 書込み
初期値
制御ステータスレジスタ
CSR
R/W, W
R/W, R
0XXXX0X1B
00XXX000B
ラストイベント表示レジスタ
LEIR
R/W
000X0000B
XXXXXXXXB
受信および
送信エラーカウンタ
RTEC
R
00000000B
00000000B
ビットタイミングレジスタ
BTR
R/W
11111111B
X1111111B
IDE レジスタ
IDER
R/W
XXXXXXXXB
XXXXXXXXB
送信 RTR レジスタ
TRTRR
R/W
00000000B
00000000B
リモートフレーム
受信待機レジスタ
RFWTR
R/W
XXXXXXXXB
XXXXXXXXB
送信割込み許可レジスタ
TIER
R/W
00000000B
00000000B
007D00H
007D01H
007D02H
007D03H
007D04H
007D05H
007D06H
007D07H
007D08H
007D09H
007D0AH
007D0BH
007D0CH
007D0DH
007D0EH
007D0FH
007D10H
XXXXXXXXB
XXXXXXXXB
007D11H
007D12H
受信マスク選択レジスタ
AMSR
R/W
XXXXXXXXB
XXXXXXXXB
007D13H
007D14H
XXXXXXXXB
XXXXXXXXB
007D15H
007D16H
受信マスクレジスタ 0
AMR0
R/W
XXXXXXXXB
XXXXXXXXB
007D17H
007D18H
XXXXXXXXB
XXXXXXXXB
007D19H
007D1AH
007D1BH
40
受信マスクレジスタ 1
AMR1
R/W
XXXXXXXXB
XXXXXXXXB
DS07–13744–5
MB90350E シリーズ
メッセージバッファ一覧 (ID レジスタ )
アドレス
CAN1
レジスタ名称
レジスタ略称
読出し / 書込み
汎用 RAM
⎯
R/W
007C00H
∼
007C1FH
XXXXXXXXB
007C20H
ID レジスタ 0
IDR0
R/W
XXXXXXXXB
XXXXXXXXB
007C23H
007C24H
XXXXXXXXB
XXXXXXXXB
007C25H
007C26H
ID レジスタ 1
IDR1
R/W
XXXXXXXXB
XXXXXXXXB
007C27H
007C28H
XXXXXXXXB
XXXXXXXXB
007C29H
007C2AH
ID レジスタ 2
IDR2
R/W
XXXXXXXXB
XXXXXXXXB
007C2BH
007C2CH
XXXXXXXXB
XXXXXXXXB
007C2DH
007C2EH
ID レジスタ 3
IDR3
R/W
XXXXXXXXB
XXXXXXXXB
007C2FH
007C30H
XXXXXXXXB
XXXXXXXXB
007C31H
007C32H
ID レジスタ 4
IDR4
R/W
XXXXXXXXB
XXXXXXXXB
007C33H
007C34H
XXXXXXXXB
XXXXXXXXB
007C35H
007C36H
ID レジスタ 5
IDR5
R/W
XXXXXXXXB
XXXXXXXXB
007C37H
007C38H
XXXXXXXXB
XXXXXXXXB
007C39H
007C3AH
ID レジスタ 6
IDR6
R/W
XXXXXXXXB
XXXXXXXXB
007C3BH
007C3CH
XXXXXXXXB
XXXXXXXXB
007C3DH
007C3EH
007C3FH
∼
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
007C21H
007C22H
初期値
ID レジスタ 7
IDR7
R/W
XXXXXXXXB
XXXXXXXXB
(続く)
DS07–13744–5
41
MB90350E シリーズ
(続き)
アドレス
CAN1
レジスタ名称
レジスタ略称
読出し / 書込み
007C40H
XXXXXXXXB
XXXXXXXXB
007C41H
007C42H
ID レジスタ 8
IDR8
R/W
XXXXXXXXB
XXXXXXXXB
007C43H
007C44H
XXXXXXXXB
XXXXXXXXB
007C45H
007C46H
ID レジスタ 9
IDR9
R/W
XXXXXXXXB
XXXXXXXXB
007C47H
007C48H
XXXXXXXXB
XXXXXXXXB
007C49H
007C4AH
ID レジスタ 10
IDR10
R/W
XXXXXXXXB
XXXXXXXXB
007C4BH
007C4CH
XXXXXXXXB
XXXXXXXXB
007C4DH
007C4EH
ID レジスタ 11
IDR11
R/W
XXXXXXXXB
XXXXXXXXB
007C4FH
007C50H
XXXXXXXXB
XXXXXXXXB
007C51H
007C52H
ID レジスタ 12
IDR12
R/W
XXXXXXXXB
XXXXXXXXB
007C53H
007C54H
XXXXXXXXB
XXXXXXXXB
007C55H
007C56H
ID レジスタ 13
IDR13
R/W
XXXXXXXXB
XXXXXXXXB
007C57H
007C58H
XXXXXXXXB
XXXXXXXXB
007C59H
007C5AH
ID レジスタ 14
IDR14
R/W
XXXXXXXXB
XXXXXXXXB
007C5BH
007C5CH
XXXXXXXXB
XXXXXXXXB
007C5DH
007C5EH
007C5FH
42
初期値
ID レジスタ 15
IDR15
R/W
XXXXXXXXB
XXXXXXXXB
DS07–13744–5
MB90350E シリーズ
メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ )
アドレス
CAN1
レジスタ名称
レジスタ略称
読出し / 書込み
初期値
DLC レジスタ 0
DLCR0
R/W
XXXXXXXXB
DLC レジスタ 1
DLCR1
R/W
XXXXXXXXB
DLC レジスタ 2
DLCR2
R/W
XXXXXXXXB
DLC レジスタ 3
DLCR3
R/W
XXXXXXXXB
DLC レジスタ 4
DLCR4
R/W
XXXXXXXXB
DLC レジスタ 5
DLCR5
R/W
XXXXXXXXB
DLC レジスタ 6
DLCR6
R/W
XXXXXXXXB
DLC レジスタ 7
DLCR7
R/W
XXXXXXXXB
DLC レジスタ 8
DLCR8
R/W
XXXXXXXXB
DLC レジスタ 9
DLCR9
R/W
XXXXXXXXB
DLC レジスタ 10
DLCR10
R/W
XXXXXXXXB
DLC レジスタ 11
DLCR11
R/W
XXXXXXXXB
DLC レジスタ 12
DLCR12
R/W
XXXXXXXXB
DLC レジスタ 13
DLCR13
R/W
XXXXXXXXB
DLC レジスタ 14
DLCR14
R/W
XXXXXXXXB
DLC レジスタ 15
DLCR15
R/W
XXXXXXXXB
007C60H
007C61H
007C62H
007C63H
007C64H
007C65H
007C66H
007C67H
007C68H
007C69H
007C6AH
007C6BH
007C6CH
007C6DH
007C6EH
007C6FH
007C70H
007C71H
007C72H
007C73H
007C74H
007C75H
007C76H
007C77H
007C78H
007C79H
007C7AH
007C7BH
007C7CH
007C7DH
007C7EH
007C7FH
(続く)
DS07–13744–5
43
MB90350E シリーズ
アドレス
CAN1
レジスタ名称
レジスタ略称
読出し / 書込み
データレジスタ 0 (8 バイト )
DTR0
R/W
データレジスタ 1 (8 バイト )
DTR1
R/W
データレジスタ 2 (8 バイト )
DTR2
R/W
データレジスタ 3 (8 バイト )
DTR3
R/W
データレジスタ 4 (8 バイト )
DTR4
R/W
データレジスタ 5 (8 バイト )
DTR5
R/W
データレジスタ 6 (8 バイト )
DTR6
R/W
データレジスタ 7 (8 バイト )
DTR7
R/W
データレジスタ 8 (8 バイト )
DTR8
R/W
データレジスタ 9 (8 バイト )
DTR9
R/W
データレジスタ 10 (8 バイト )
DTR10
R/W
データレジスタ 11 (8 バイト )
DTR11
R/W
データレジスタ 12 (8 バイト )
DTR12
R/W
データレジスタ 13 (8 バイト )
DTR13
R/W
007C80H
∼
007C87H
XXXXXXXXB
007C88H
∼
007C8FH
∼
XXXXXXXXB
XXXXXXXXB
007CE8H
∼
007CEFH
∼
XXXXXXXXB
XXXXXXXXB
007CE0H
∼
007CE7H
∼
XXXXXXXXB
XXXXXXXXB
007CD8H
∼
007CDFH
∼
XXXXXXXXB
XXXXXXXXB
007CD0H
∼
007CD7H
∼
XXXXXXXXB
XXXXXXXXB
007CC8H
∼
007CCFH
∼
XXXXXXXXB
XXXXXXXXB
007CC0H
∼
007CC7H
∼
XXXXXXXXB
XXXXXXXXB
007CB8H
∼
007CBFH
∼
XXXXXXXXB
XXXXXXXXB
007CB0H
∼
007CB7H
∼
XXXXXXXXB
XXXXXXXXB
007CA8H
∼
007CAFH
∼
XXXXXXXXB
XXXXXXXXB
007CA0H
∼
007CA7H
∼
XXXXXXXXB
XXXXXXXXB
007C98H
∼
007C9FH
∼
XXXXXXXXB
XXXXXXXXB
007C90H
∼
007C97H
初期値
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
(続く)
44
DS07–13744–5
MB90350E シリーズ
(続き)
アドレス
CAN1
レジスタ名称
レジスタ略称
読出し / 書込み
データレジスタ 14 (8 バイト )
DTR14
R/W
データレジスタ 15 (8 バイト )
DTR15
R/W
007CF0H
∼
007CF7H
XXXXXXXXB
007CF8H
∼
007CFFH
DS07–13744–5
初期値
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
45
MB90350E シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
EI2OS
対応
DMA
チャネル
番号
番号
アドレス
番号
アドレス
リセット
N
⎯
#08
FFFFDCH
⎯
⎯
INT9 命令
N
⎯
#09
FFFFD8H
⎯
⎯
例外処理
N
⎯
#10
FFFFD4H
⎯
⎯
予約
N
⎯
#11
FFFFD0H
N
⎯
#12
FFFFCCH
ICR00
0000B0H
予約
CAN 1 RX/ インプットキャプチャ 6
Y1
⎯
#13
FFFFC8H
Y1
⎯
#14
FFFFC4H
ICR01
0000B1H
CAN 1 TX/NS/ インプットキャプチャ 7
I2C
N
⎯
#15
FFFFC0H
N
⎯
#16
FFFFBCH
ICR02
0000B2H
予約
16 ビットリロードタイマ 0
Y1
0
#17
FFFFB8H
Y1
1
#18
FFFFB4H
ICR03
0000B3H
16 ビットリロードタイマ 1
16 ビットリロードタイマ 2
Y1
2
#19
FFFFB0H
Y1
⎯
#20
FFFFACH
ICR04
0000B4H
16 ビットリロードタイマ 3
PPG 4/5
N
⎯
#21
FFFFA8H
PPG 6/7
N
⎯
#22
FFFFA4H
ICR05
0000B5H
PPG 8/9/C/D
N
⎯
#23
FFFFA0H
PPG A/B/E/F
N
⎯
#24
FFFF9CH
ICR06
0000B6H
タイムベースタイマ
N
⎯
#25
FFFF98H
Y1
3
#26
FFFF94H
ICR07
0000B7H
外部割込み 8 ∼ 11
時計タイマ
N
⎯
#27
FFFF90H
Y1
4
#28
FFFF8CH
ICR08
0000B8H
外部割込み 12 ∼ 15
A/D コンバータ
Y1
5
#29
FFFF88H
N
⎯
#30
FFFF84H
ICR09
0000B9H
フリーランタイマ 0 / フリーランタイマ 1
インプットキャプチャ 4/5
Y1
6
#31
FFFF80H
Y1
7
#32
FFFF7CH
ICR10
0000BAH
アウトプットコンペア 4/5
インプットキャプチャ 0/1
Y1
8
#33
FFFF78H
Y1
9
#34
FFFF74H
ICR11
0000BBH
アウトプットコンペア 6/7
予約
N
10
#35
FFFF70H
N
11
#36
FFFF6CH
ICR12
0000BCH
予約
UART 3 RX
Y2
12
#37
FFFF68H
UART 3 TX
Y1
13
#38
FFFF64H
ICR13
0000BDH
UART 2 RX
Y2
14
#39
FFFF60H
UART 2 TX
Y1
15
#40
FFFF5CH
ICR14
0000BEH
フラッシュメモリ
N
⎯
#41
FFFF58H
N
⎯
#42
FFFF54H
ICR15
0000BFH
遅延割込み
割込み要因
割込みベクタ
割込み制御レジスタ
(続く)
46
DS07–13744–5
MB90350E シリーズ
(続き)
Y1 :使用可能
Y2 :使用可能,EI2OS 停止機能付
N :使用不可
(注意事項)・ICR レジスタを共用している周辺機能は,割込みレベルが同一になります。
・ICR レジスタを共用している周辺機能で拡張インテリジェント I/O サービスを使用する場合は,どちらか
一方しか利用できません。
・ICR レジスタを共用している周辺機能の場合,片方で拡張インテリジェント I/O サービスを指定すると,
もう一方での割り込みの使用はできなくなります。
DS07–13744–5
47
MB90350E シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
単位
備考
最小
最大
VCC
VSS − 0.3
VSS + 6.0
V
AVCC
VSS − 0.3
VSS + 6.0
V
VCC = AVCC*2
AVRH
VSS − 0.3
VSS + 6.0
V
AVCC ≧ AVRH*2
入力電圧 *1
VI
VSS − 0.3
VSS + 6.0
V
*3
1
VO
VSS − 0.3
VSS + 6.0
V
*3
ICLAMP
− 4.0
+ 4.0
mA
*5
Σ|ICLAMP|
⎯
40
mA
*5
“L” レベル最大出力電流
IOL
⎯
15
mA
*4
“L” レベル平均出力電流
IOLAV
⎯
4
mA
*4
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
*4
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
*4
“H” レベル最大出力電流
IOH
⎯
− 15
mA
*4
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
*4
“H” レベル最大総出力電流
ΣIOH
⎯
− 100
mA
*4
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 50
mA
*4
消費電力
PD
⎯
454
mW
動作温度
TA
− 40
+ 105
°C
− 40
+ 125
°C
保存温度
TSTG
− 55
+ 150
°C
電源電圧 *1
出力電圧 *
最大クランプ電流
最大総クランプ電流
*6
* 1:VSS = AVSS = 0.0 V を基準にしています。
* 2:AVCC と VCC を同じ電圧に設定してください。AVCC は VCC を超えてはいけません。また,電源投入時にアナログ
入力の電圧が AVCC を超えてはいけません。
* 3:VI および VO は VCC + 0.3 V を超えてはいけません。VI は定格電流を超えてはいけません。ただし,外部の部品を
使用して入力への電流または入力からの電流の最大値を制限する場合は,VI に代わって ICLAMP 定格が適用されます。
* 4:該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P25, P30 ∼ P37, P40 ∼ P45, P50 ∼ P56, P60 ∼ P67
* 5:該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P25, P30 ∼ P37, P40 ∼ P45, P50 ∼ P56 ( 評価用品の場合:P50 ∼ P55) ,
P60 ∼ P67
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・+ B 信号とマイクロコントローラの間には,必ず制限抵抗を接続し+ B 信号を印加してください。
・+ B 入力時にマイクロコントローラ端子に入力される電流が,瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・ 低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では,+ B 入力電位が保護ダイオード
を通して VCC 端子の電位を上昇させ,他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は,端子から電源が供
給されているため,不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に+ B 入力がある場合は,端子から電源が供給されているため,パワーオンリセットが動作しない電源
電圧になる可能性がありますのでご注意ください。
(続く)
48
DS07–13744–5
MB90350E シリーズ
(続き)
・+ B 入力端子は,開放状態にならないようにご注意ください。
・推奨回路例:
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
+ B 入力 (0 V ∼ 16 V)
N-ch
R
* 6:TA =+ 105 °C を超えて使用される場合は信頼性上の制限がありますので営業部門までお問い合わせください。
<注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07–13744–5
49
MB90350E シリーズ
2. 推奨動作条件
(VSS = AVSS = 0 V)
項目
電源電圧
記号
VCC,
AVCC
規格値
単位
備考
最小
標準
最大
4.0
5.0
5.5
V
通常動作時
3.5
5.0
5.5
V
A/D コンバータ未使用および
フラッシュ書込みを行わない場合の
通常動作時
4.5
5.0
5.5
V
外部バス使用時
3.0
⎯
5.5
V
ストップ動作時の RAM データ保持
平滑コンデンサ
CS
0.1
⎯
1.0
μF
セラミックコンデンサ , または同程度
の交流規格のコンデンサを使用してく
ださい。VCC 端子のバイパスコンデン
サはこのコンデンサよりも大きい容量
値のものを使用してください。
動作温度
TA
− 40
⎯
+ 125
°C
*
*:TA =+ 105 °C を超えて使用される場合は,信頼性上の制限がありますので営業部門までお問い合わせください。
・C 端子接続図
C
CS
<注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
50
DS07–13744–5
MB90350E シリーズ
3. 直流規格
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
“H” レベル
入力電圧
(VCC = 5 V ±
10 %時 )
“L” レベル
入力電圧
(VCC = 5 V ±
10 %時 )
記号
端子名
条件
規格値
最小
標準
最大
単位
VIHS
⎯
⎯
0.8 VCC
⎯
VCC + 0.3
CMOS ヒステリシス入力
レベルが選択された場合
V の端子入力
(P12, P15, P44, P45, P50 を
除く)
VIHA
⎯
⎯
0.8 VCC
⎯
VCC + 0.3
V
Automotive 入力レベルが
選択された場合の端子
入力
VIHT
⎯
⎯
2.0
⎯
VCC + 0.3
V
TTL 入力レベルが選択さ
れた場合の端子入力
VIHS
⎯
⎯
0.7 VCC
⎯
VCC + 0.3
V
CMOS 入力レベルが選択
された場合の P12, P15, P50
入力
VIHI
⎯
⎯
0.7 VCC
⎯
VCC + 0.3
V
CMOS ヒステリシス入力
レベルが選択された場合
の P44, P45 入力
VIHR
⎯
⎯
0.8 VCC
⎯
VCC + 0.3
V
RST 入力端子
(CMOS ヒステリシス )
VIHM
⎯
⎯
VCC − 0.3
⎯
VCC + 0.3
V
MD 入力端子
VILS
⎯
⎯
VSS − 0.3
⎯
0.2 VCC
V
CMOS ヒステリシス入力
レベルが選択された場合
の端子入力
(P12, P15, P44, P45, P50 を
除く )
VILA
⎯
⎯
VSS − 0.3
⎯
0.5 VCC
V
Automotive 入力レベルが
選択された場合の端子入
力
VILT
⎯
⎯
VSS − 0.3
⎯
0.8
V
TTL 入力レベルが選択さ
れた場合の端子入力
VILS
⎯
⎯
VSS − 0.3
⎯
0.3 VCC
V
CMOS 入力レベルが選択
された場合の P12, P15, P50
入力
VILI
⎯
⎯
VSS − 0.3
⎯
0.3 VCC
V
CMOS ヒステリシス入力
レベルが選択された場合
の P44, P45 入力
VILR
⎯
⎯
VSS − 0.3
⎯
0.2 VCC
V
RST 入力端子
(CMOS ヒステリシス )
VILM
⎯
⎯
VSS − 0.3
⎯
VSS + 0.3
V
MD 入力端子
VCC − 0.5
⎯
⎯
V
VCC − 0.5
⎯
⎯
V
“H” レベル
出力電圧
VOH
通常の
VCC = 4.5 V,
出力端子 IOH =− 4.0 mA
“H” レベル
出力電圧
VOHI
I2C 端子 VCC = 4.5 V,
出力電流 IOH =− 3.0 mA
“L” レベル
出力電圧
VOL
通常の
VCC = 4.5 V,
出力端子 IOL = 4.0 mA
⎯
⎯
0.4
V
“L” レベル
出力電圧
VOLI
I2C 端子 VCC = 4.5 V,
出力電流 IOL = 3.0 mA
⎯
⎯
0.4
V
−1
⎯
+1
μA
入力リーク電流
備考
IIL
⎯
VCC = 5.5 V,
VSS < VI < VCC
(続く)
DS07–13744–5
51
MB90350E シリーズ
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
プルアップ
抵抗値
記号
端子名
条件
RUP
P00 ∼ P07,
P10 ∼ P17,
P20 ∼ P25,
P30 ∼ P37, RST
MD2
規格値
単位
備考
最小
標準
最大
⎯
25
50
100
kΩ
⎯
25
50
100
kΩ
VCC = 5.0 V,
内部 24 MHz 動作 ,
通常動作時
⎯
48
60
mA
VCC = 5.0 V,
内部 24 MHz 動作 ,
フラッシュメモリ書込み時
⎯
53
65
mA
フラッシュ
メモリ品
VCC = 5.0 V,
内部 24 MHz 動作 ,
フラッシュメモリ消去時
⎯
58
70
mA
フラッシュ
メモリ品
ICCS
VCC = 5.0 V,
内部 24 MHz 動作 ,
スリープ時
⎯
25
35
mA
⎯
0.3
0.8
mA
ICTS
VCC = 5.0 V,
内部 2 MHz 動作 ,
メインタイマモード時
T サフィックス
なし品
⎯
0.4
1.0
mA
T サフィックス
あり品
⎯
4
7
mA
プルダウン RDOWN
抵抗値
ICC
VCC = 5.0 V,
内部 24 MHz 動作 ,
PLL タイマモード時 ,
外部周波数= 4 MHz
ICTSPLL6
VCC
電源電流
ICCL
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ停止中 ,
サブクロック動作時
TA = + 25°C
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ動作中 ,
サブクロック動作時
TA = + 25°C
VCC = 5.0 V,
内蔵 CR 発振 /4 分周 ,
サブクロック動作時
TA = + 25°C
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ停止中 ,
サブクロック動作時
TA = + 25°C
⎯
⎯
⎯
⎯
70
100
100
120
140
200
200
240
フラッシュ
メモリ品以外
μA
MB90351E
MB90F351E
MB90352E
MB90F352E
MB90356E
MB90F356E
MB90357E
MB90F357E
μA
MB90356E
MB90F356E
MB90357E
MB90F357E
μA
MB90356ES
MB90F356ES
MB90357ES
MB90F357ES
μA
MB90351TE
MB90F351TE
MB90352TE
MB90F352TE
MB90356TE
MB90F356TE
MB90357TE
MB90F357TE
(続く)
52
DS07–13744–5
MB90350E シリーズ
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
記号
端子名
条件
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ動作中,
サブクロック動作時
TA = + 25°C
ICCL
VCC = 5.0 V,
内部 CR 発振 /4 分周 ,
サブクロック動作時
TA = + 25°C
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ停止中,
サブスリープ時
TA = + 25°C
VCC
電源電流
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ動作中,
サブスリープ時
TA = + 25°C
VCC = 5.0 V,
内蔵 CR 発振 /4 分周 ,
サブスリープ時
TA = + 25°C
ICCLS
VCC = 5.0 V,
内部 8 kHz 動作 ,
サブスリープ時
TA = + 25°C
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ動作中,
サブスリープ時
TA = + 25°C
VCC = 5.0 V,
内蔵 CR 発振 /4 分周 ,
サブスリープ時
TA = + 25°C
ICCT
VCC
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ停止中,
時計モード時
TA = + 25°C
規格値
最小
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
標準
150
150
20
60
60
70
110
110
10
最大
単位
備考
300
MB90356TE
MB90F356TE
μA
MB90357TE
MB90F357TE
300
MB90356TES
MB90F356TES
μA
MB90357TES
MB90F357TES
50
MB90351E
MB90F351E
MB90352E
MB90F352E
μA
MB90356E
MB90F356E
MB90357E
MB90F357E
200
MB90356E
MB90F356E
μA
MB90357E
MB90F357E
200
MB90356ES
MB90F356ES
μA
MB90357ES
MB90F357ES
150
MB90351TE
MB90F351TE
MB90352TE
MB90F352TE
μA
MB90356TE
MB90F356TE
MB90357TE
MB90F357TE
300
MB90356TE
MB90F356TE
μA
MB90357TE
MB90F357TE
300
MB90356TES
MB90F356TES
μA
MB90357TES
MB90F357TES
35
MB90351E
MB90F351E
MB90352E
MB90F352E
μA
MB90356E
MB90F356E
MB90357E
MB90F357E
(続く)
DS07–13744–5
53
MB90350E シリーズ
(続き)
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
記号
端子名
条件
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ動作中 ,
時計モード時
TA = + 25°C
VCC = 5.0 V,
内蔵 CR 発振 /4 分周 ,
時計モード時
TA = + 25°C
ICCT
VCC
電源電流
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ停止中 ,
時計モード時
TA = + 25°C
VCC = 5.0 V,
内部 8 kHz 動作 ,
クロックスーパバイザ動作中 ,
時計モード時
TA = + 25°C
VCC = 5.0 V,
内蔵 CR 発振 /4 分周 ,
時計モード時
TA = + 25°C
ICCH
入力容量
54
CIN
VCC
C, AVCC,
AVSS,
AVRH, VCC,
VSS 以外
VCC = 5.0 V,
ストップ時
TA = + 25°C
⎯
規格値
最小
⎯
⎯
⎯
⎯
標準
25
25
60
80
最大
単位
備考
150
MB90356E
MB90F356E
μA
MB90357E
MB90F357E
150
MB90356ES
MB90F356ES
μA
MB90357ES
MB90F357ES
140
MB90351TE
MB90F351TE
MB90352TE
MB90F352TE
μA
MB90356TE
MB90F356TE
MB90357TE
MB90F357TE
250
MB90356TE
MB90F356TE
μA
MB90357TE
MB90F357TE
⎯
80
250
MB90356TES
MB90F356TES
μA
MB90357TES
MB90F357TES
⎯
7
25
μA T サフィックスなし品
⎯
60
130
μA T サフィックスあり品
⎯
5
15
pF
DS07–13744–5
MB90350E シリーズ
4. 交流規格
(1) クロックタイミング
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
記号
端子名
X0, X1
規格値
最大
3
⎯
16
MHz
1/2 (PLL 停止時 ) 発振回路使用
時
4
―
16
MHz
PLL1 逓倍 発振回路使用時
―
12
MHz
PLL2 逓倍 発振回路使用時
―
8
MHz
PLL3 逓倍 発振回路使用時
―
6
MHz
PLL4 逓倍 発振回路使用時
―
―
4
MHz
PLL6 逓倍 発振回路使用時
3
⎯
24
MHz
1/2 (PLL 停止時 ) 外部クロック
使用時
4
―
24
MHz
PLL1 逓倍 外部クロック使用時
―
12
MHz
PLL2 逓倍 外部クロック使用時
―
8
MHz
PLL3 逓倍 外部クロック使用時
―
6
MHz
PLL4 逓倍 外部クロック使用時
MHz
PLL6 逓倍 外部クロック使用時
サブクロック使用時
4
4
クロック周波数
X0
4
4
4
―
―
4
X0A, X1A
―
32.768
100
kHz
X0, X1
62.5
⎯
333
ns
発振回路使用時
X0
41.67
⎯
333
ns
外部クロック使用時
tCYLL
X0A, X1A
10
30.5
—
μs
PWH, PWL
X0
10
⎯
⎯
ns
PWHL, PWLL
X0A
5
15.2
⎯
μs
デューティ比 30%∼ 70%を目安
としてください。
tCR, tCF
X0
⎯
⎯
5
ns
外部クロック使用時
fCP
⎯
1.5
⎯
24
MHz
メインクロック使用時
fCPL
⎯
⎯
8.192
50
kHz
サブクロック使用時
tCP
⎯
41.67
⎯
666
ns
メインクロック使用時
tCPL
⎯
20
122.1
⎯
μs
サブクロック使用時
fCL
tCYL
クロックサイクルタイム
入力クロックパルス幅
入力クロック立上り,
立下り時間
内部動作クロック周波数
( マシンクロック )
内部動作クロック
サイクルタイム
( マシンクロック )
備考
標準
4
fC
単位
最小
*:PLL 使用時はクロック周波数の範囲に制限があります。
「・PLL 動作保証範囲外部クロック周波数と内部動作クロッ
ク周波数の関係」のグラフの範囲内で使用してください。
DS07–13744–5
55
MB90350E シリーズ
・クロックタイミング
tCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
tCR
tCYLL
0.8 VCC
X0A
0.2 VCC
PWHL
PWLL
tCF
56
tCR
DS07–13744–5
MB90350E シリーズ
・PLL 動作保証範囲
動作保証範囲
5.5
A/D コンバータ
動作保証範囲
電源電圧 VCC (V)
4.0
3.5
PLL 動作保証範囲
1.5
4
24
内部クロック fCP (MHz)
MB90350E シリーズの動作保証範囲
CS2(PSCCR レジスタの bit0) = 1
内部クロック fCP (MHz)
24
6 逓倍
動作保証振動子周波数範囲
4 逓倍
3 逓倍
1 逓倍
2 逓倍
16
×1/2
12
(PLL 停止時 )
8
4.0
1.5
3 4
8
12
16
24
外部クロック fC (MHz) *
*:水晶振動子またはセラミック振動子使用時、最大クロック周波数は 16MHz となります。
外部クロック周波数と内部動作クロック周波数
DS07–13744–5
57
MB90350E シリーズ
(2) リセットスタンバイ入力
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
記号
リセット入力
時間
tRSTL
端子名
RST
規格値
単位
備考
最小
最大
500
⎯
ns
通常動作時
振動子の発振時間 * + 100 μs
⎯
μs
ストップモード , サブクロック
モード , サブスリープモード ,
時計モード時
100
⎯
μs
メインタイマモード,
PLL タイマモード時
*:振動子の発振時間は,振幅の 90%に達した時間です。水晶振動子は数 ms ∼数十 ms,セラミック振動子は数百 μs ∼
数 ms,外部クロックは 0 ms となります。
・通常動作時
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモード , サブクロックモード , サブスリープモード , 時計モード時
tRSTL
RST
0.2 VCC
X0
0.2 VCC
振幅の
90%
内部動作クロック
100 μs
振動子の
振幅時間
発振安定待ち時間
命令実行
内部リセット
58
DS07–13744–5
MB90350E シリーズ
(3) 電源投入規格 ( パワーオンリセット )
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
電源立上り時間
電源切断時間
記号
端子名
tR
VCC
tOFF
VCC
規格値
条件
⎯
単位
最小
最大
0.05
30
ms
1
⎯
ms
備考
電源投入までの待ち時間
tR
VCC
2.7 V
0.2 V
0.2 V
0.2 V
tOFF
(注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変
化させる場合は , 下図のように電圧の変動をおさえて滑らかに立ち上げることを推奨します。また , この場
合 PLL クロックを使用していない状態で行ってください。ただし , 電圧降下が 1 V/s 以内であれば,PLL ク
ロック使用中でも動作可能です。
VCC
立上りの傾きを,50 mV/ms 以下
にすることを推奨します。
3V
RAM データホールド期間
VSS
(4) クロック出力タイミング
(TA =− 40 °C ∼+ 105 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, fCP ≦ 24 MHz)
項目
サイクルタイム
CLK ↑→ CLK ↓
記号
端子名
条件
tCYC
CLK
⎯
tCHCL
CLK
⎯
規格値
単位
備考
最小
最大
62.5
⎯
ns
fCP = 16 MHz
41.67
⎯
ns
fCP = 24 MHz
20
⎯
ns
fCP = 16 MHz
13
⎯
ns
fCP = 24 MHz
tCYC
tCHCL
CLK
2.4 V
2.4 V
0.8 V
DS07–13744–5
59
MB90350E シリーズ
(5) バスリードタイミング
(TA =− 40 °C ∼+ 105 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
ALE パルス幅
tLHLL
有効アドレス → ALE ↓ 時間
tAVLL
ALE ↓ → アドレス有効時間
tLLAX
有効アドレス → RD ↓ 時間
tAVRL
有効アドレス → 有効データ入力
規格値
条件
単位
最小
最大
ALE
tCP/2 − 10
⎯
ns
ALE, A21 ∼ A16,
AD15 ∼ AD00
tCP/2 − 20
⎯
ns
tCP/2 − 15
⎯
ns
A21 ∼ A16,
AD15 ∼ AD00, RD
tCP − 15
⎯
ns
tAVDV
A21 ∼ A16,
AD15 ∼ AD00
⎯
5 tCP/2 − 60
ns
RD パルス幅
tRLRH
RD
(n* + 3/2)tCP
− 20
⎯
ns
RD ↓ → 有効データ入力
tRLDV
RD, AD15 ∼ AD00
⎯
(n* + 3/2)tCP
− 50
ns
RD ↑ → データホールド時間
tRHDX
RD, AD15 ∼ AD00
0
⎯
ns
RD ↑ → ALE ↑ 時間
tRHLH
RD, ALE
tCP/2 − 15
⎯
ns
RD ↑ → アドレス有効時間
tRHAX
RD, A21 ∼ A16
tCP/2 − 10
⎯
ns
有効アドレス → CLK ↑ 時間
tAVCH
A21 ∼ A16,
AD15 ∼ AD00, CLK
tCP/2 − 16
⎯
ns
RD ↓ → CLK ↑ 時間
tRLCH
RD, CLK
tCP/2 − 15
⎯
ns
ALE ↓ → RD ↓ 時間
tLLRL
ALE, RD
tCP/2 − 15
⎯
ns
ALE,
AD15 ∼ AD00
⎯
*:レディサイクル数
オートレディ 1 サイクルの場合
tRLCH
tAVCH
2.4 V
CLK
2.4 V
tLLAX
tAVLL
ALE
2.4 V
tRHLH
2.4 V
2.4 V
0.8 V
tLHLL
tAVRL
tRLRH
2.4 V
RD
0.8 V
tLLRL
tRHAX
A21 ∼ A16
2.4 V
2.4 V
0.8 V
0.8 V
tRLDV
tRHDX
tAVDV
AD15 ∼ AD00
0.8 V
60
2.4 V
2.4 V
アドレス
0.8 V
VIH
VIH
VIL
読出しデータ
VIL
DS07–13744–5
MB90350E シリーズ
(6) バスライトタイミング
(TA =− 40 °C ∼+ 105 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
有効アドレス → WR ↓ 時間
tAVWL
WR パルス幅
規格値
条件
単位
最小
最大
A21 ∼ A16,
AD15 ∼ AD00, WR
tCP − 15
⎯
ns
tWLWH
WR
(n* + 3/2)tCP − 20
⎯
ns
有効データ出力 → WR ↑ 時間
tDVWH
AD15 ∼ AD00, WR
(n* + 3/2)tCP − 20
⎯
ns
WR ↑ → データホールド時間
tWHDX
AD15 ∼ AD00, WR
15
⎯
ns
WR ↑ → アドレス有効時間
tWHAX
A21 ∼ A16, WR
tCP/2 − 10
⎯
ns
WR ↑ → ALE ↑ 時間
tWHLH
WR, ALE
tCP/2 − 15
⎯
ns
WR ↓ → CLK ↑ 時間
tWLCH
WR, CLK
tCP/2 − 15
⎯
ns
⎯
*:レディサイクル数
オートレディ 1 サイクルの場合
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tAVWL
tWLWH
2.4 V
WR (WRL, WRH)
0.8 V
tWHAX
A21 ∼ A16
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
AD15 ∼ AD00
DS07–13744–5
2.4 V
0.8 V
2.4 V
2.4 V
アドレス
0.8 V
tWHDX
書込みデータ
0.8 V
61
MB90350E シリーズ
(7) レディ入力タイミング
(TA =− 40 °C ∼+ 105 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
RDY セットアップ時間
tRYHS
RDY
RDY ホールド時間
tRYHH
規格値
条件
⎯
RDY
単位
備考
最小
最大
45
⎯
ns
fCP = 16 MHz
32
⎯
ns
fCP = 24 MHz
0
⎯
ns
(注意事項)RDY セットアップ時間が不十分な場合は , オートレディ機能を使用してください。
2.4 V
CLK
ALE
RD/WR
RDY
( ウェイトをかけないとき )
RDY
( ウェイトをかけるとき )
62
tRYHS
tRYHH
VIH
VIH
VIL
DS07–13744–5
MB90350E シリーズ
(8) ホールドタイミング
(TA =− 40 °C ∼+ 105 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, fCP ≦ 24 MHz)
項目
記号
端子名
端子フローティング→
HAK ↓ 時間
tXHAL
HAK
HAK ↑ 時間 → 端子有効時間
tHAHV
HAK
条件
⎯
規格値
単位
最小
最大
30
tCP
ns
tCP
2 tCP
ns
(注意事項)HRQ 端子が取り込まれてから HAK が変化するまでは , 1 マシンサイクル以上あります。
2.4V
HAK
0.8V
tHAHV
tXHAL
各端子
DS07–13744–5
2.4V
0.8V
Hi-Z
2.4V
0.8V
63
MB90350E シリーズ
(9) LIN-UART2/3
・ビット設定:ESCR:SCES = 0, ECCR:SCDE = 0
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = 0 V)
項目
記号
端子名
条件
シリアルクロックサイクルタイム
tSCYC
SCK2, SCK3
SCK ↓ → SOT 遅延時間
tSLOVI
SCK2, SCK3
SOT2, SOT3
有効 SIN → SCK ↑
tIVSHI
SCK2, SCK3
SIN2, SIN3
SCK ↑ → 有効 SIN
ホールド時間
tSHIXI
シリアルクロック “L” パルス幅
規格値
単位
最小
最大
5 tCP
⎯
ns
− 50
+ 50
ns
tCP + 80
⎯
ns
SCK2, SCK3
SIN2, SIN3
0
⎯
ns
tSHSL
SCK2, SCK3
3 tCP − tR
⎯
ns
シリアルクロック “H” パルス幅
tSLSH
SCK2, SCK3
tCP + 10
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCK2, SCK3
SOT2, SOT3
⎯
2 tCP + 60
ns
有効 SIN → SCK ↑
tIVSHE
SCK2, SCK3
SIN2, SIN3
30
⎯
ns
SCK ↑ → 有効 SIN ホールド時間
tSHIXE
SCK2, SCK3
SIN2, SIN3
tCP + 30
⎯
ns
SCK 立下り時間
tF
SCK2, SCK3
⎯
10
ns
SCK 立上り時間
tR
SCK2, SCK3
⎯
10
ns
内部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
外部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
(注意事項)・CLK 同期モードの交流規格です。
・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
・内部シフトクロックモード
tSCYC
SCK2, SCK3
2.4 V
0.8 V
0.8 V
tSLOVI
SOT2, SOT3
2.4 V
0.8 V
tIVSHI
SIN2, SIN3
64
tSHIXI
VIH
VIH
VIL
VIL
DS07–13744–5
MB90350E シリーズ
・外部シフトクロックモード
tSLSH
tSHSL
VIH
VIH
SCK2, SCK3
VIL
VIL
tF
tSLOVE
tR
2.4 V
SOT2, SOT3
0.8 V
tIVSHE
SIN2, SIN3
tSHIXE
VIH
VIH
VIL
VIL
・ビット設定:ESCR:SCES = 1, ECCR:SCDE = 0
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = 0 V)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK2, SCK3
SCK ↑ → SOT 遅延時間
tSHOVI
SCK2, SCK3
SOT2, SOT3
有効 SIN → SCK ↓
tIVSLI
SCK2, SCK3
SIN2, SIN3
SCK ↓ → 有効 SIN ホールド時間
tSLIXI
シリアルクロック “H” パルス幅
条件
規格値
単位
最小
最大
5 tCP
⎯
ns
− 50
+ 50
ns
tCP + 80
⎯
ns
SCK2, SCK3
SIN2, SIN3
0
⎯
ns
tSHSL
SCK2, SCK3
3 tCP − tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK2, SCK3
tCP + 10
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK2, SCK3
SOT2, SOT3
⎯
2 tCP + 60
ns
有効 SIN → SCK ↓
tIVSLE
SCK2, SCK3
SIN2, SIN3
30
⎯
ns
SCK ↓ → 有効 SIN ホールド時間
tSLIXE
SCK2, SCK3
SIN2, SIN3
tCP + 30
⎯
ns
SCK 立下り
tF
SCK2, SCK3
⎯
10
ns
SCK 立上り
tR
SCK2, SCK3
⎯
10
ns
内部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
外部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
(注意事項)・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
DS07–13744–5
65
MB90350E シリーズ
・内部シフトクロックモード
tSCYC
SCK2, SCK3
2.4 V
0.8 V
tSHOVI
2.4 V
SOT2, SOT3
0.8 V
tIVSLI
SIN2, SIN3
tSLIXI
VIH
VIH
VIL
VIL
・外部シフトクロックモード
tSHSL
tSLSH
VIH
VIH
SCK2, SCK3
VIL
tR
tSHOVE
VIL
tF
2.4 V
SOT2, SOT3
0.8 V
tIVSLE
SIN2, SIN3
tSLIXE
VIH
VIH
VIL
VIL
・ビット設定:ESCR:SCES = 0, ECCR:SCDE = 1
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = 0 V)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK ↑ → SOT 遅延時間
条件
規格値
単位
最小
最大
SCK2, SCK3
5 tCP
⎯
ns
tSHOVI
SCK2, SCK3
SOT2, SOT3
− 50
+ 50
ns
有効 SIN → SCK ↓
tIVSLI
SCK2, SCK3
SIN2, SIN3
tCP + 80
⎯
ns
SCK ↓ → 有効 SIN
ホールド時間
tSLIXI
SCK2, SCK3
SIN2, SIN3
0
⎯
ns
SOT → SCK ↓遅延時間
tSOVLI
SCK2, SCK3
SOT2, SOT3
3 tCP − 70
⎯
ns
内部クロック動作
出力端子は
CL = 80 pF + 1 TTL.
(注意事項)・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
66
DS07–13744–5
MB90350E シリーズ
tSCYC
2.4 V
SCK2, SCK3
0.8 V
0.8 V
tSHOVI
tSOVLI
SOT2, SOT3
2.4 V
2.4 V
0.8 V
0.8 V
tSLIXI
tIVSLI
VIH
VIL
SIN2, SIN3
VIH
VIL
・ビット設定:ESCR:SCES = 1, ECCR:SCDE = 1
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = 0 V)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK ↓ → SOT 遅延時間
規格値
条件
単位
最小
最大
SCK2, SCK3
5 tCP
⎯
ns
tSLOVI
SCK2, SCK3
SOT2, SOT3
− 50
+ 50
ns
有効 SIN → SCK ↑
tIVSHI
SCK2, SCK3
SIN2, SIN3
tCP + 80
⎯
ns
SCK ↑ → 有効 SIN 遅延時間
tSHIXI
SCK2, SCK3
SIN2, SIN3
0
⎯
ns
SOT → SCK ↑遅延時間
tSOVHI
SCK2, SCK3
SOT2, SOT3
3 tCP − 70
⎯
ns
内部クロック動作
出力端子は
CL = 80 pF + 1 TTL.
(注意事項)・CL は , テスト時の端子の負荷容量です。
・tCP はマシンクロックサイクルタイム ( 単位 :ns) です。「 (1) クロックタイミング」を参照してください。
tSCYC
2.4 V
2.4 V
SCK2, SCK3
0.8 V
tSLOVI
tSOVHI
SOT2, SOT3
2.4 V
2.4 V
0.8 V
0.8 V
tIVSHI
SIN2, SIN3
DS07–13744–5
tSHIXI
VIH
VIH
VIL
VIL
67
MB90350E シリーズ
(10) トリガ入力タイミング
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
INT8 ∼ INT15,
INT9R ∼ INT11R,
ADTG
⎯
68
最小
最大
5 tCP
⎯
単位
ns
VIH
VIH
INT8 ∼ INT15,
INT9R ∼ INT11R,
ADTG
規格値
VIL
VIL
tTRGH
tTRGL
DS07–13744–5
MB90350E シリーズ
(11) タイマ関係リソース入力タイミング
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
入力パルス幅
記号
端子名
条件
tTIWH
TIN1,TIN3,
IN0,IN1,
⎯
tTIWL
最小
最大
4 tCP
⎯
単位
ns
IN4 ∼ IN7
VIH
VIH
TIN1,TIN3,
IN0,IN1,
IN4 ∼ IN7
規格値
VIL
VIL
tTIWH
tTIWL
(12) タイマ関係リソース出力タイミング
(TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
CLK ↑ → TOUT 変化時間
記号
端子名
条件
tTO
TOT1,TOT3,
PPG4,PPG6,
⎯
規格値
最小
最大
30
⎯
単位
ns
PPG8 ∼ PPGF
CLK
2.4 V
TOT1,TOT3,
PPG4,PPG6,
PPG8 ∼ PPGF
2.4 V
0.8 V
tTO
DS07–13744–5
69
MB90350E シリーズ
(13) I2C タイミング
(TA =− 40 °C ∼+ 125 °C, VCC = AVCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
記号
条件
標準モード
高速モード* 4
単位
最小
最大
最小
最大
fSCL
0
100
0
400
kHz
tHDSTA
4.0
⎯
0.6
⎯
μs
SCL クロック “L” 幅
tLOW
4.7
⎯
1.3
⎯
μs
SCL クロック “H” 幅
tHIGH
4.0
⎯
0.6
⎯
μs
( 反復 ) 「スタート」条件セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
μs
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
0
3.45 * 2
0
0.9 * 3
μs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSUDAT
250 * 5
⎯
100 * 5
⎯
ns
tSUSTO
4.0
⎯
0.6
⎯
μs
tBUS
4.7
⎯
1.3
⎯
μs
SCL クロック周波数
( 反復 ) 「スタート」条件ホールド時間
SDA ↓→ SCL ↓
「ストップ」条件セットアップ時間
SCL ↑→ SDA ↑
「ストップ」条件と「スタート」条件との間
のバスフリー時間
R = 1.7 kΩ,
C = 50 pF * 1
* 1:R, C は SCL, SDA ラインのプルアップ抵抗,負荷容量です。
* 2:最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ
なりません。
* 3:高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが,要求される条件
tSUDAT ≧ 250 ns を満足しなければなりません。
* 4:100 kHz を超えて使用する場合には,マシンクロックを 6 MHz 以上に設定してください。
* 5:
「・SDA, SCL セットアップタイムの注意」を参照してください。
70
DS07–13744–5
MB90350E シリーズ
・SDA, SCL セットアップタイムの注意
SDA
入力データセットアップタイム
SCL
6 tCP
(注意事項)負荷容量 , プルアップ抵抗によってはバスに接続されているデバイスの入力データセットアップタイムの規
格が満足できなくなります。
入力データセットアップタイムの規格が満足できない場合には SDA, SCL のプルアップ抵抗を調整してくだ
さい。
・タイミング定義
SDA
tBUS
tLOW
tHDSTA
tSUDAT
SCL
tHDSTA
DS07–13744–5
tHIGH
tHDDAT
fSCL
tSUSTA
tSUSTO
71
MB90350E シリーズ
5. A/D コンバータ
(TA =− 40 °C ∼+ 125 °C, 3.0 V ≦ AVRH, VCC = AVCC = 5.0 V ± 10%, fCP ≦ 24 MHz, VSS = AVSS = 0 V)
項目
記号
端子名
分解能
⎯
総合誤差
規格値
単位
最小
標準
最大
⎯
⎯
⎯
10
bit
⎯
⎯
⎯
⎯
± 3.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分非直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロリーディング電圧
VOT
AN0 ∼ AN14
AVss −
1.5 × LSB
AVss +
0.5 × LSB
AVss +
2.5 × LSB
V
フルスケール
リーディング電圧
VFST AN0 ∼ AN14
AVRH −
3.5 × LSB
AVRH −
1.5 × LSB
AVRH +
0.5 × LSB
V
⎯
16500
μs
⎯
∞
μs
+0.3
μA
コンペア時間
⎯
⎯
2.0
0.5
サンプリング時間
⎯
アナログポート入力電流
IAIN
AN0 ∼ AN14
− 0.3
⎯
アナログ入力電圧
VAIN
AN0 ∼ AN14
AVss
⎯
AVRH
V
⎯
AVRH
AVSS + 2.7
⎯
AVCC
V
IA
AVCC
⎯
3.5
7.5
mA
IAH
AVCC
⎯
⎯
5
μA
IR
AVRH
⎯
600
900
μA
IRH
AVRH
⎯
⎯
5
μA
⎯
AN0 ∼ AN14
⎯
⎯
4
LSB
基準電圧
電源電流
基準電圧供給電流
チャネル間ばらつき
⎯
1.0
1.2
備考
4.5 V ≦ AVCC ≦ 5.5 V
4.0 V ≦ AVCC < 4.5 V
4.5 V ≦ AVCC ≦ 5.5 V
4.0 V ≦ AVCC < 4.5 V
*
*
*:A/D コンバータを動作させていないときは,CPU を停止させたときの電流 (VCC = AVCC = AVRH = 5.0 V) になります。
72
DS07–13744–5
MB90350E シリーズ
A/D 変換部の注意事項
・アナログ入力の外部インピーダンス (Rext) とサンプリング時間について
MB90350E シリーズに搭載されているサンプルホールド付き A/D コンバータでは , 外部インピーダンスが高くサンプリ
ング時間を十分に確保できない場合には,
内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず,A/D
変換精度に影響を及ぼします。したがって , A/D 変換精度規格を満足するために,外部インピーダンスと最小サンプリング
時間の関係から,外部回路の出力インピーダンス (Rextmax) は約 1.5kΩ 以下を推奨致します (4.5 ≦ AVCC ≦ 5.5 V)。外部イ
ンピーダンスが Rextmax より大きくなる場合は , サンプリング時間を最小値より長くなるようにレジスタ値と動作周波数
を調整するか,外部インピーダンスを下げてご使用ください。また , サンプリング時間を十分に確保できない場合は,アナ
ログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
・アナログ入力等価回路
Rin
コンパレータ
アナログ入力
Cin
サンプリング時 ON
Rin
Cin
MB90F351E(S),MB90F351TE(S),
MB90F352E(S),MB90F352TE(S),
MB90F356E(S),MB90F356TE(S),
MB90F357E(S),MB90F357TE(S)
4.5 V ≦ AVCC ≦ 5.5 V
4.0 V ≦ AVCC ≦ 4.5 V
2.0 kΩ ( 最大 )
8.2 kΩ ( 最大 )
16.0 pF ( 最大 )
16.0 pF ( 最大 )
MB90351E(S),MB90351TE(S),
MB90352E(S),MB90352TE(S),
MB90356E(S),MB90356TE(S),
MB90357E(S),MB90357TE(S),
MB90V340E-101/102/103/104
4.5 V ≦ AVCC ≦ 5.5 V
4.0 V ≦ AVCC ≦ 4.5 V
2.0 kΩ ( 最大 )
8.2 kΩ ( 最大 )
14.4 pF ( 最大 )
14.4 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・フラッシュメモリ品
・ 外部インピーダンスと最小サンプリング時間の関係
(MB90F351E(S), MB90F351TE(S), MB90F352E(S), MB90F352TE(S), MB90F356E(S),MB90F356TE(S),
MB90F357E(S) , MB90F357TE(S))
( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 )
( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 )
4.5 V ≦ AVCC ≦ 5.5 V
20
90
18
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
4.5 V ≦ AVCC ≦ 5.5 V
100
80
70
60
4.0 V ≦ AVCC ≦ 4.5 V
50
40
30
20
16
14
12
8
6
4
10
2
0
0
0
5
10
15
20
25
最小サンプリング時間 [μs]
DS07–13744–5
30
35
4.0 V ≦ AVCC ≦ 4.5 V
10
0
1
2
3
4
5
6
7
8
最小サンプリング時間 [μs]
73
MB90350E シリーズ
・マスク ROM 品
・ 外部インピーダンスと最小サンプリング時間の関係
( MB90351E(S), MB90351TE(S), MB90352E(S), MB90352TE(S), MB90356E(S),
MB90356TE(S), MB90357E(S), MB90357TE(S), MB90V340E-101/102/103/104)
( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 )
( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 )
4.5 V ≦ AVCC ≦ 5.5 V
20
90
18
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
4.5 V ≦ AVCC ≦ 5.5 V
100
80
70
60
4.0 V ≦ AVCC ≦ 4.5 V
50
40
30
20
16
14
12
4.0 V ≦ AVCC ≦ 4.5 V
10
8
6
4
2
10
0
0
0
5
10
15
20
25
最小サンプリング時間 [μs]
30
35
0
1
2
3
4
5
6
7
8
最小サンプリング時間 [μs]
・ 誤差について
| AVRH − AVSS |が小さくなるに従って , 相対的な誤差は大きくなります。
74
DS07–13744–5
MB90350E シリーズ
6. A/D コンバータの用語の定義
分解能
: A/D コンバータにより識別可能なアナログ変化
: ゼロトランジション線 ( “00 0000 0000” ← → “00 0000 0001” ) とフルスケールトランジション線
非直線性誤差
( “11 1111 1110” ← → “11 1111 1111” ) とを結んだ線と実際の変換特性との誤差
微分直線性誤差
: 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
: 実際の値と理論値との差をいい,ゼロトランジション誤差 / フルスケールトランジション誤差 /
直線性誤差を含む誤差
総合誤差
総合誤差
3FFH
1.5 LSB
3FEH
実際の変換特性
デジタル出力
3FDH
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
( 実測値 )
003H
実際の
変換特性
002H
理想特性
001H
0.5 LSB
AVSS
AVRH
アナログ入力
デジタル出力 “N” の総合誤差=
1 LSB ( 理想値 ) =
VNT − {1 LSB × (N − 1) + 0.5 LSB}
1 LSB
AVRH − AVSS
[V]
1024
[LSB]
N :A/D コンバータデジタル出力値
VOT ( 理想値 ) = AVSS + 0.5 LSB [V]
VFST ( 理想値 ) = AVRH − 1.5 LSB [V]
VNT:デジタル出力が (N − 1) H から NH に遷移する電圧
(続く)
DS07–13744–5
75
MB90350E シリーズ
(続き)
非直線性誤差
微分直線性誤差
3FFH
理想特性
実際の変換特性
デジタル出力
3FDH
(N + 1)H
{1 LSB × (N − 1)
+ VOT }
VFST
( 実測値 )
004H
VNT
( 実測値 )
003H
実際の変換特性
実際の変換特性
デジタル出力
3FEH
NH
V (N + 1) T
( 実測値 )
(N − 1)H
VNT ( 実測値 )
002H
理想特性
実際の変換特性
(N − 2)H
001H
VOT ( 実測値 )
AVSS
アナログ入力
AVRH
デジタル出力 N の非直線性誤差=
デジタル出力 N の微分直線性誤差=
1 LSB =
AVSS
VNT − {1 LSB × (N − 1) + VOT}
1 LSB
V (N+1) T − VNT
1 LSB
VFST − VOT
1022
AVRH
アナログ入力
[LSB]
− 1 LSB [LSB]
[V]
N :A/D コンバータデジタル出力値
VOT :デジタル出力が “000H” ∼ “001H” に遷移する電圧
VFST:デジタル出力が “3FEH” ∼ “3FFH” に遷移する電圧
76
DS07–13744–5
MB90350E シリーズ
7. フラッシュメモリ書込み / 消去特性
・デュアルオペレーションフラッシュメモリ
項目
条件
セクタ消去時間
(4 K バイト セクタ )
セクタ消去時間
(16 K バイト セクタ )
チップ消去時間
TA =+ 25 °C
VCC = 5.0 V
ワード (16 ビット幅 )
書込み時間
規格値
単位
備考
0.5
s
内部での消去前書込み時間
を除く
0.5
7.5
s
内部での消去前書込み時間
を除く
⎯
4.6
⎯
s
内部での消去前書込み時間
を除く
⎯
64
3600
μs
システムレベルのオーバ
ヘッド時間を除く
最小
標準
最大
⎯
0.2
⎯
書込み / 消去回数
⎯
10000
⎯
⎯
cycle
フラッシュメモリ
データ保持時間
平均
TA =+ 85 °C
20
⎯
⎯
year
*
*:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し,高温加速試験結果を平均温度+ 85 °C へ換
算しています ) 。
DS07–13744–5
77
MB90350E シリーズ
■ オーダ型格
型格
パッケージ
備考
MB90F351EPMC
MB90F351ESPMC
MB90F351TEPMC
MB90F351TESPMC
MB90F356EPMC
プラスチック・LQFP, 64 ピン
FPT-64P-M23
12.0 mm □ , 0.65 mm ピッチ
フラッシュメモリ品
(64 K バイト)
MB90F356ESPMC
MB90F356TEPMC
MB90F356TESPMC
MB90F352EPMC
MB90F352ESPMC
MB90F352TEPMC
MB90F352TESPMC
MB90F357EPMC
プラスチック・LQFP, 64 ピン
FPT-64P-M23
12.0 mm □ , 0.65 mm ピッチ
デュアルオペレーション
フラッシュメモリ品
(128 K バイト)
MB90F357ESPMC
MB90F357TEPMC
MB90F357TESPMC
MB90351EPMC
MB90351ESPMC
MB90351TEPMC
MB90351TESPMC
MB90356EPMC
プラスチック・LQFP, 64 ピン
FPT-64P-M23
12.0 mm □ , 0.65 mm ピッチ
マスク ROM 品
(64 K バイト)
MB90356ESPMC
MB90356TEPMC
MB90356TESPMC
MB90352EPMC
MB90352ESPMC
MB90352TEPMC
MB90352TESPMC
MB90357EPMC
プラスチック・LQFP, 64 ピン
FPT-64P-M23
12.0 mm □ , 0.65 mm ピッチ
マスク ROM 品
(128 K バイト)
MB90357ESPMC
MB90357TEPMC
MB90357TESPMC
MB90F351EPMC1
MB90F351ESPMC1
MB90F351TEPMC1
MB90F351TESPMC1
MB90F356EPMC1
プラスチック・LQFP, 64 ピン
FPT-64P-M24
10.0 mm □ , 0.50 mm ピッチ
フラッシュメモリ品
(64 K バイト)
MB90F356ESPMC1
MB90F356TEPMC1
MB90F356TESPMC1
(続く)
78
DS07–13744–5
MB90350E シリーズ
(続き)
型格
パッケージ
備考
プラスチック・LQFP, 64 ピン
FPT-64P-M24
デュアルオペレーション
フラッシュメモリ品
(128 K バイト)
MB90F352EPMC1
MB90F352ESPMC1
MB90F352TEPMC1
MB90F352TESPMC1
MB90F357EPMC1
10.0 mm □ , 0.50 mm ピッチ
MB90F357ESPMC1
MB90F357TEPMC1
MB90F357TESPMC1
MB90351EPMC1
MB90351ESPMC1
MB90351TEPMC1
MB90351TESPMC1
MB90356EPMC1
プラスチック・LQFP, 64 ピン
FPT-64P-M24
10.0 mm □ , 0.50 mm ピッチ
マスク ROM 品
(64 K バイト)
MB90356ESPMC1
MB90356TEPMC1
MB90356TESPMC1
MB90352EPMC1
MB90352ESPMC1
MB90352TEPMC1
MB90352TESPMC1
MB90357EPMC1
プラスチック・LQFP, 64 ピン
FPT-64P-M24
10.0 mm □ , 0.50 mm ピッチ
マスク ROM 品
(128 K バイト)
MB90357ESPMC1
MB90357TEPMC1
MB90357TESPMC1
MB90V340E-101CR
MB90V340E-102CR
MB90V340E-103CR
セラミック・PGA, 299 ピン
PGA-299C-A01
評価用品
MB90V340E-104CR
DS07–13744–5
79
MB90350E シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 64 ピン
(FPT-64P-M23)
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
12.0 × 12.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.47 g
コード(参考)
P-LQFP64-12×12-0.65
プラスチック・LQFP, 64 ピン
(FPT-64P-M23)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
14.00±0.20(.551±.008)SQ
*12.00±0.10(.472±.004)SQ
48
0.145±0.055
(.006±.002)
33
49
32
0.10(.004)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
0.25(.010)
INDEX
0~8°
64
17
1
0.65(.026)
C
"A"
16
0.32±0.05
(.013±.002)
0.13(.005)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
M
2003-2010 FUJITSU SEMICONDUCTOR LIMITED F64034S-c-1-4
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
(続く)
80
DS07–13744–5
MB90350E シリーズ
(続き)
プラスチック・LQFP, 64 ピン
(FPT-64P-M24)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.0 × 10.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm MAX
質量
0.32 g
コード(参考)
P-LFQFP64-10×10-0.50
プラスチック・LQFP, 64 ピン
(FPT-64P-M24)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
12.00±0.20(.472±.008)SQ
* 10.00±0.10(.394±.004)SQ
48
0.145±0.055
(.006±.002)
33
49
32
Details of "A" part
0.08(.003)
+0.20
1.50 –0.10
+.008
.059 –.004
INDEX
64
0°~8°
17
(Mounting height)
0.10±0.10
(.004±.004)
(Stand off)
"A"
LEAD No.
1
16
0.50(.020)
C
0.20±0.05
(.008±.002)
0.08(.003)
M
2005-2010 FUJITSU SEMICONDUCTOR LIMITED F64036S-c-1-3
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–13744–5
81
MB90350E シリーズ
■ 本版での主な変更内容
ページ
73
場所
■ 電気的特性
5. A/D コンバータ
A/D 変換部の注意事項
変更内容
タイトルへ以下を追加
(Rext)
「・アナログ入力の外部インピーダンス (Rext) とサンプリング時間について」へ
以下の文を追加
「外部回路の出力インピーダンス (Rextmax) は約 1.5 kΩ 以下を推奨致します (4.5 ≦
AVCC ≦ 5.5 V)。外部インピーダンスが Rextmax より大きくなる場合は ,」
「・アナログ入力等価回路」図内の記号を以下に訂正
R → Rin
C → Cin
変更箇所は , 本文中のページ左側の|によって示しています。
82
DS07–13744–5
MB90350E シリーズ
MEMO
DS07–13744–5
83
MB90350E シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部