MB15F63UL - Spansion

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS04–21382–3
ASSP DTS 用
Bi-CMOS
プリスケーラ
内蔵
PLL 周波数シンセサイザ
MB15F63UL
■ 概要
MB15F63UL は , Fractional-N PLL(Phase Locked Loop) による高速周波数切替え機能を有し , パルススワロー方式が可能な ,
2000 MHz 帯の PLL 周波数シンセサイザーと , 600 MHz 帯 Integer-N PLL 周波数シンセサイザーを 2 系統内蔵しています。
GSM などのデジタル方式の移動体通信機器に最適です。
■ 特長
・ 高周波動作
：100 MHz ∼ 1800 MHz (RF 局：2.7 V ≦ Vcc ＜ 2.9 V) /
100 MHz ∼ 2000 MHz (RF 局：2.9 V ≦ Vcc ≦ 3.3 V)
50 MHz ∼ 600 MHz (IF 局 )
・ Fractional-N 機能
：モジュロ 1048576 (ΣΔ 方式 )
：Fractional-N による高速 PLL ロックアップおよび低位相ノイズを実現
・ 低電圧動作
：Vcc ＝ 2.7 V ∼ 3.3 V
・ 超低消費電流
：標準 6.1 mA (RF 局 ) ＋ 1.4 mA (IF 局 ) Vcc ＝ 3.0 V, Ta ＝＋ 25 °C, ロック動作時
・ ダイレクトパワーセーブ機能内蔵：パワーセーブ時の電源電流
( 外部端子で制御可能 ) 標準 0.1 μA (Vcc ＝ 3.0 V, Ta ＝＋ 25 °C
最大 10 μA (Vcc ＝ 3.0 V)
・ スイッチ切換え自動内部回路内蔵 ( 切換え時間選択可能 )
切換え時間 update 可能なビット機能装備
・ シリアルデータ制御または内部切換え回路により電流値切換え制御可能な定電流型チャージポンプ回路搭載：
定常時用 94 μA
高速切換え用 4.5 mA
・ 内部切換え回路による制御で ON/OFF 可能なオープン・ドレインの NMOS スイッチを搭載
・ プリスケーラ分周比：2000 MHz 帯プリスケーラ (16/17/20/21) /600 MHz 帯プリスケーラ (8/9, 16/17)
・ 29 ビットシフトレジスタ入力制御
・ 基準分周器：バイナリ 6 ビット 1 ∼ 63 分周 (RF 側 ) / バイナリ 14 ビット 3 ∼ 16383 分周 (IF 側 )
・ 比較分周器：
バイナリ 4 ビットスワロウカウンタ 0 ∼ 15 分周 (RF 側 ) / バイナリ 7 ビットスワロウカウンタ 0 ∼ 127 分周 (IF 側 )
バイナリ 7 ビットプログラマブルカウンタ 5 ∼ 127 分周 (RF 側 ) / バイナリ 11 ビットプログラマブルカウンタ 3 ∼
2047 分周 (IF 側 )
・ 高速チューニング , 低ノイズなフェーズ変換機能付き位相比較器を内蔵
・ PLL のロック , アンロックを検出するためのデジタルロック検出回路を内蔵
・ 広い動作温度範囲：Ta ＝− 40 °C ∼＋ 85 °C
Copyright©2006-2012 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2012.9
MB15F63UL
■ 端子配列図
(TOP VIEW)
SW
1
20
GND
DoRF
2
19
DoIF
VPRF
3
18
VPIF
LD/fout
4
17
PSIF
PSRF
5
16
finIF
GND
6
15
XfinIF
XfinRF
7
14
OSCin
finRF
8
13
VccIF
VccRF
9
12
CLK
10
11
Data
LE
(FPT-20P-M10)
2
DS04–21382–3
MB15F63UL
■ 端子機能説明
端子番号 端子記号
I/O
機能説明
1
SW
O
高速モード用フィルタ切換えオープンドレインスイッチ端子です。
2
DoRF
O
局 RF のチャージポンプ用の出力端子です。
3
VPRF
⎯
局 RF のチャージポンプ用の電源端子です。
4
LD/fout
O
ロック検出の出力 (LD) 端子です。また , 位相比較器入力のモニタ (fout) 端子も兼ね
ています。
データの LDS ビットにより LD/fout の出力が選択されます。
LDS ＝ “H” 時：fout を出力 /LDS ＝ “L” 時：LD を出力
5
PSRF
I
局 RF のパワーセーブ制御信号入力端子です。
電源立ち上げるときには必ず “L” にて設定してください ( オープンでの使用は禁止 )。
PS ＝ “H” 時：動作モード /PS ＝ “L” 時：パワーセーブモード
6
GND
⎯
7
XfinRF
I
局 RF のプリスケーラの相補入力端子です。容量接地してください。
8
finRF
I
局 RF のプリスケーラの入力端子です。AC 結合で入力してください。
9
VccRF
⎯
10
LE
I
ロードイネーブル信号入力端子です ( シュミットトリガー回路付き )。
LE 立上りエッジのとき , シリアルデータのコントロールビットとの組合わせにより ,
シフトレジスタの内容をラッチへ転送します。
11
Data
I
シリアルデータ入力端子です ( シュミットトリガー回路付き )。
データのコントロールビット設定により , 基準分周器 / 比較分周器のいずれかのデー
タ転送先を選択します。
12
CLK
I
29 ビットシフトレジスタのクロック入力端子です ( シュミットトリガー回路付き )。
13
VccIF
⎯
14
OSCin
I
基準分周器の入力端子です。TCXO からの信号を AC 結合で入力してください。
15
XfinIF
I
局 IF のプリスケーラの相補入力端子です。容量接地してください。
16
finIF
I
局 IF のプリスケーラの入力端子です。AC 結合で入力してください。
17
PSIF
I
局 IF のパワーセーブ制御信号入力端子です。
電源立ち上げるときには必ず “L” にて設定してください ( オープンでの使用は禁止 )。
PS ＝ “H” 時 : 動作モード /PS ＝ “L” 時 : パワーセーブモード
18
VPIF
⎯
局 IF のチャージポンプ用の電源端子です。
19
DoIF
O
局 IF のチャージポンプ用の出力端子です。
20
GND
⎯
GND 端子です。
DS04–21382–3
GND 端子です。
局 RF の電源端子です。
局 IF の電源端子です。
3
MB15F63UL
■ ブロックダイヤグラム
finIF 16
プリスケーラ
・局 IF
プログラマブル
カウンタ・局 IF
8/9, 16/17
11 bit latch
XfinIF 15
デジタルロック
検出回路・局 IF
SWIF
位相比較器
・局 IF
スワロー
カウンタ・局 IF
VccIF 13
18 VPIF
19 DoIF
7 bit latch
GND 20
PSIF 17
チャージ
ポンプ・局 IF
SWIF
PSIF
リファレンス
カウンタ・局 IF
SW FC CS PS
IF IF IF IF
14 bit latch
26 ビット
シフトレジスタ
OSCin
14
24 bit
LDIF
LD
frIF
fpIF
fpRF
frRF
finRF
8
XfinRF
プリスケーラ
・局 RF
7
16/17/20/21
Sigma Delta
変調器
プログラマブル
カウンタ・局 RF
スワロー
カウンタ・局 RF
9
6
10 LE
4
LD/fout
チャージ
ポンプ・局 RF
位相比較器
・局 RF
3
VPRF
2
DoRF
1
SW
4 bit latch
リファレンス
カウンタ・局 RF
GND
選択回路
11 Data
デジタルロック
検出回路・局 RF
7 bit latch
20 bit latch
VccRF
LDRF
CN1CN2
12 CLK
PSRF FCRF
2 bit latch
2 bit latch
タイマ
TMC,TM1-7
PSRF
5
PSRF
SW 制御
ODSW
4
DS04–21382–3
MB15F63UL
■ 絶対最大定格
項目
単位
最小
最大
Vcc
− 0.5
＋ 3.6
V
Vp
Vcc
3.6
V
VI
− 0.5
Vcc ＋ 0.5
V
LD/fout
VO
GND
Vcc
V
Do
VDO
GND
Vp
V
Tstg
− 55
＋ 125
°C
電源電圧
入力電圧
出力電圧
定格値
記号
保存温度
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
■ 推奨動作条件
項目
記号
規格値
単位
最小
標準
最大
Vcc
2.7
3.0
3.3
V
Vp
Vcc
⎯
3.3
V
入力電圧
VI
GND
⎯
Vcc
V
動作温度
Ta
− 40
⎯
＋ 85
°C
電源電圧
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS04–21382–3
5
MB15F63UL
■ 電気的特性
(Vcc ＝ 2.7 V ∼ 3.3 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
IccIF ＊ 1
電源電流
IccRF
IpsIF
パワーセーブ電流
finIF
＊ 10
IpsRF
＊3
finRF ＊ 3
＊2
＊ 10
finIF
finRF
動作周波数
OSCin
入力感度局 IF
finIF
入力感度局 RF finRF
入力許容電圧
OSCin
fosc
PfinIF
PfinRF
条件
規格値
単位
最小
標準
最大
局 IF
⎯
1.4
3.0
mA
局 RF
⎯
6.1
局 IF
⎯
局 RF
⎯
局 IF
50
局 RF (2.7 V ≦ Vcc ＜ 2.9 V)
局 RF (2.9 V ≦ Vcc ≦ 3.3 V)
10.0
mA
0.1
＊9
10
μA
0.1
＊9
10
μA
⎯
600
MHz
100
⎯
1800
MHz
100
⎯
2000
MHz
リファレンスカウンタ設定値：
R＝1
5
⎯
20
MHz
リファレンスカウンタ設定値：
2 ≦ R ≦ 63
5
⎯
40
MHz
局 IF, 50 Ω 系
− 15
⎯
＋2
dBm
局 RF, 50 Ω 系
(fin ＝ 200 MHz ∼ 2000 MHz)
− 15
⎯
＋2
− 10
⎯
＋2
0.5
⎯
1.5
Vp-p
0.4
―
20
MHz
局 RF, 50 Ω 系
(fin ＝ 100 MHz ∼ 200 MHz)
⎯
VOSC
dBm
位相比較器動作周波数
fMAIN_PD
局 RF
“H” レベル
入力電圧
VIH
シュミットトリガ入力
0.7 Vcc ＋ 0.4
⎯
⎯
V
VIL
シュミットトリガ入力
⎯
⎯
0.3 Vcc − 0.4
V
“L” レベル
入力電圧
“H” レベル
入力電圧
“L” レベル
入力電圧
“H” レベル
入力電流
“L” レベル
入力電流
“H” レベル
出力電圧
Data,
LE,
CLK
PSIF,
PSRF
Data,
LE,
CLK
VIH
⎯
0.7 Vcc ＋ 0.4
⎯
⎯
V
VIL
⎯
⎯
⎯
0.3 Vcc − 0.4
V
IIH ＊ 4
⎯
− 1.0
⎯
＋ 1.0
μA
IIL ＊ 4
⎯
− 1.0
⎯
＋ 1.0
μA
Vcc − 0.4
⎯
⎯
V
⎯
⎯
0.4
V
VOH
Vcc ＝ 3.0 V, IOH ＝− 1 mA
“L” レベル
出力電圧
VOL
Vcc ＝ 3.0 V, IOL ＝ 1 mA
“H” レベル
出力電圧
VDOH
VccIF ＝ VPIF ＝ 3.0 V,
IDOH ＝− 0.5 mA
Vp − 0.4
⎯
⎯
V
“L” レベル
出力電圧
VDOL
VccIF ＝ VPIF ＝ 3.0 V,
IDOL ＝ 0.5 mA
⎯
⎯
0.4
V
“H” レベル
出力電圧
VDOH
VccRF ＝ VPRF ＝ 3.0 V,
IDOH ＝− 0.01 mA
Vp − 0.4
⎯
⎯
V
VDOL
VccRF ＝ VPRF ＝ 3.0 V,
IDOL ＝ 0.01 mA
⎯
⎯
0.4
V
“L” レベル
出力電圧
LD/fout
DoIF
DoRF
（続く）
6
DS04–21382–3
MB15F63UL
(Vcc ＝ 2.7 V ∼ 3.3 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
条件
規格値
最小
標準
最大
単位
ハイインピーダン DoIF
スカットオフ電流 DoRF
IOFF
Vcc ＝ Vp ＝ 3.0 V,
VOFF ＝ 0.5 V ∼ Vcc − 0.5 V
⎯
⎯
2.5
nA
“H” レベル
出力電流
IOH ＊ 4
Vcc ＝ 3.0 V
⎯
⎯
− 1.0
mA
“L” レベル
出力電流
IOL
Vcc ＝ 3.0 V
1.0
⎯
⎯
mA
“H” レベル
出力電流
IDOH ＊ 4
− 2.2
− 1.5
− 0.8
mA
“L” レベル
出力電流
IDOL
VccIF ＝ VPIF ＝ 3.0 V,
VDoIF ＝ VPIF/2
CSIF ＝ “L”, Ta ＝＋ 25 °C
＋ 0.8
＋ 1.5
＋ 2.2
mA
VccIF ＝ VPIF ＝ 3.0 V,
VDoIF ＝ VPIF/2
CSIF ＝ “H”, Ta ＝＋ 25 °C
− 8.2
− 6.0
− 4.1
mA
＋ 4.1
＋ 6.0
＋ 8.2
mA
VccRF ＝ VPRF ＝ 3.0 V,
VDoRF ＝ VPRF/2
定常時 ( ロック時 ) ,
Ta ＝＋ 25 °C
− 160
− 94
− 40
μA
＋ 40
＋ 94
＋ 160
μA
VccRF ＝ VPRF ＝ 3.0 V,
VDoRF ＝ VPRF/2 チャネル
切換え時 , Ta ＝＋ 25 °C
− 6.1
− 4.5
− 2.4
mA
＋ 2.4
＋ 4.5
＋ 6.1
mA
VDO ＝ Vp/2
⎯
3
⎯
％
0.5V ≦ VDO ≦ Vcc − 0.5 V
⎯
10
⎯
％
− 40 °C ≦ Ta ≦＋ 85 °C,
VDO ＝ Vcc/2
⎯
5
⎯
％
VDO ＝ Vp/2
⎯
8.0
15.0
％
通常モード時 (OFF 時 )
100
⎯
⎯
kΩ
高速モード時 (ON 時 )
⎯
35
70
Ω
LD/fout
DoIF
“H” レベル
出力電流
IDOH ＊ 4
“L” レベル
出力電流
IDOL
“H” レベル
出力電流
IDOH ＊ 4
“L” レベル
出力電流
IDOL
DoRF
“H” レベル
出力電流
IDOH ＊ 4
“L” レベル
出力電流
IDOL
IDOL/IDOH IDOMT ＊ 5
チャージ
DoIF
ポンプ電流
変動率
＊6
対 VDo
IDOVD
対 Ta
IDOTA ＊ 7
DoRF IDOL/IDOH IDOMT ＊ 8
高速モード用オープン
ドレイン 出力抵抗 (SW)
ZSSH
＊ 1：finIF ＝ 190 MHz, fosc ＝ 19.2 MHz, frIF ＝ 100 kHz, VCCIF ＝ VPIF ＝ 3.0 V, Ta ＝＋ 25 °C ロック時です。
＊ 2：finRF ＝ 1600 MHz, fosc ＝ 19.2 MHz, frRF ＝ 19.2 MHz, VCCRF ＝ VPRF ＝ 3.0 V, Ta ＝＋ 25 °C ロック時です。
＊ 3：AC 結合にしてください。最小動作周波数は 1000 pF 結合時です。
＊ 4：“ − ” 記号は , IC から流れ出す方向を意味します。
＊ 5：Vcc ＝ Vp ＝ 3.0 V, Ta ＝＋ 25 °C 時です。
(||I3| − |I4||) / [ (|I3| ＋ |I4|) / 2] × 100%
＊ 6：Vcc ＝ Vp ＝ 3.0V, Ta ＝＋ 25 °C 時です。(IDOL, IDOH 各々 )
[ (||I2| − |I1||) / 2] / [ (|I1| ＋ |I2|) / 2] × 100%
＊ 7：Vcc ＝ Vp ＝ 3.0V, Ta ＝＋ 25 °C 時です。(IDOL, IDOH 各々 )
[ (||IDO ( ＋ 85 °C) | − |IDO ( − 40 °C) ||) / 2] / [ (|IDO ( ＋ 85 °C) | ＋ |IDO ( − 40 °C) |) / 2] × 100%
＊ 8：VCC ＝ Vp ＝ 3.0 V, Ta ＝＋ 25 °C 時です。(||IDOL| − |IDOH||) / [ (|IDOL| ＋ |IDOH|) / 2] × 100％
＊ 9：PS ＝ GND 時の電源電流 (Data, LE, CLK は VIL ＝ GND, VIH ＝ Vcc 設定 ) です。
＊ 10：fosc ＝ 19.2 MHz, VCC ＝ VP ＝ 3.0 V, Ta ＝＋ 25 °C, PS ＝ GND 時の電源電流
(Data, LE, CLK は VIL ＝ GND, VIH ＝ Vcc 設定 ) です。
（続く）
DS04–21382–3
7
MB15F63UL
（続き）
I2
I1
I3
IDOL
IDOH
I1
I2
0.5 V
I4
Vp/2
Vp − 0.5 V
Vp
チャージポンプ出力電位 [V]
8
DS04–21382–3
MB15F63UL
■ 機能説明
1. シリアルデータ入力方法について
シリアルデータの入力は Data 端子 , CLK 端子 , LE 端子の 3 入力で行います。
Data 端子にはバイナリコードのシリアルデータを入力してください。
シリアルデータは , クロックの立上りで内部のシフトレジスタに順次取り込まれ , ロードイネーブル (LE) の立上りエッ
ジで , コントロールビットの組合せにより , 各ラッチに転送されます。
シフトレジスタの構成とデータ転送のコントロールビットの組合せは以下のとおりです。
LSB
MSB
データの入力方向
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
0
0
R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 CS SW FC
LDS T1 T2 ×
IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF
×
×
×
×
×
×
0
1
A1 A2 A3 A4 A5 A6 A7 N1 N2 N3 N4 N5 N6 N7 N8 N9 N10 N11 PS
IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF IF ×
×
×
×
×
×
×
1
0
F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15 F16 F17 F18 F19 F20 A1 A2 A3 A4 N1 N2 N3
RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF
1
1
N4 N5 N6 N7 R1 R2 R3 R4 R5 R6 FC TM TM TM TM TM TM TM TM
OD PS
SC ×
RF RF RF RF RF RF RF RF RF RF RF C 1
2
3
4
5
6
7 × SW RF
×
×
×
×
（注意事項）データは MSB 側から入力してください。
2. データの設定について
a) 局 RF Fractional-N Synthesizer について
Fractional-N Synthesizer のカウンタは , 下記の式に従って各設定値を設定してください。
fvcoRF ＝ NTOTAL × fOSC ÷ R
NTOTAL ＝ P × N ＋ A ＋ 3 ＋ F/Q
F: 分数分周の分子値は , 少数点以下を切り捨てた値で設定してください。
なお , 分周値を計算した結果 , F 値が偶数の場合 , F に＋ 1 されます。
b) 局 IF Integer-N Synthesizer について
Integer-N Synthesizer のカウンタは , 下記の式に従って設定されます。
fvcoIF ＝ NTOTAL × fOSC ÷ R
NTOTAL ＝ P × N ＋ A
fvcoRF/fvcoIF ： 外部に接続される VCO の出力周波数
NTOTAL
： プリスケーラ入力から位相比較器入力までの総合分周数
fosc
： 基準発振周波数 (OSCin 入力周波数 )
： RF 側 ：バイナリ 6 ビットリファレンスカウンタ設定値 (1 ∼ 63)
R
IF 側 ：バイナリ 14 ビットリファレンスカウンタ設定値 (1 ∼ 16383)
： RF 側 ：プリスケーラの分周比 (16)
P
IF 側 ：プリスケーラの分周比 (8, 16)
： RF 側 ：バイナリ 7 ビットプログラマブルカウンタ設定値 (5 ∼ 127)
N
IF 側 ：バイナリ 11 ビットプログラマブルカウンタ設定値 (3 ∼ 2047)
： RF 側 ：バイナリ 4 ビットスワローカウンタ設定値 (0 ∼ 15)
A
IF 側 ：バイナリ 7 ビットスワローカウンタ設定値 (0 ∼ 127, A ＜ N)
F
： 分数分周の分子値 (0 ∼ 1048575, F ＜ Q)
Q
： 分数分周の分母値 (220 ＝ 1048576)
DS04–21382–3
9
MB15F63UL
c) 各データビットの詳細 について
ビット名
内容
F1RF ∼ F20RF
局 RF の Fractional Numerator ( 分数の分子 ) を設定するためのビットです
( 設定範囲：0 ∼ 1048575) ( 表 1 を参照 ) 。
A1RF ∼ A4RF
局 RF のスワロー・カウンタの分周比設定用ビットです ( 設定範囲：0 ∼ 15) ( 表 2 を参照 ) 。
N1RF ∼ N7RF
局 RF の Main counter を設定するためのビットです ( 設定範囲：5 ∼ 127) ( 表 3 を参照 ) 。
R1RF ∼ R6RF
局 RF の Reference Counter の分周比設定用ビットです ( 設定範囲：1 ∼ 63) ( 表 4 を参照 ) 。
A1IF ∼ A7IF
局 IF のスワロー • カウンタの分周比設定用ビットです ( 設定範囲：0 ∼ 127) ( 表 5 を参照 ) 。
N1IF ∼ N11IF
局 IF の Main counter を設定するためのビットです ( 設定範囲：3 ∼ 2047) ( 表 6 を参照 ) 。
R1IF ∼ R14IF
局 IF の Reference Counter の分周比設定用ビットです ( 設定範囲：3 ∼ 16383) ( 表 7 を参照 ) 。
TMC
Speedup Mode を設定するための コントロール • ビットです ( 表 9 を参照 ) 。
TMC ビット＝ “0” → disabled
TMC ビット＝ “1” → enabled
TM1 ∼ TM7
Speedup timer を設定するための ビットです ( 表 8 を参照 ) 。
PSRF
局 RF の Power Save 用ビットです。
FCRF
局 RF の位相比較器の位相切換えビットです ( 表 11 を参照 ) 。
ODSW
オープンドレインスイッチ制御用ビットです。
ODSW ビット＝ “0” → Dynamic
ODSW ビット＝ “1” → OFF
FCIF
局 IF の位相比較器の位相切換えビットです ( 表 11 を参照 ) 。
CSIF
局 IF のチャージポンプ切換えビットです。
CSIF ビット＝ “0” → Icp ＝± 1.5mA
CSIF ビット＝ “1” → Icp ＝± 6.0mA
SWIF
局 IF のプリスケーラ分周比設定ビットです。
SWIF ＝ “0” → 16/17
SWIF ＝ “1” → 8/9
PSIF
局 IF の Power Save 用ビットです。
LDS, T1, T2
モニタ機能の選択用 コントロール • ビットです ( 表 10 を参照 ) 。
SC
ΣΔ の次数切換えビットです。
SC ビット＝ “0” → 2nd order
SC ビット＝ “1” → 3rd order
×
ダミービットです。“0” 固定にしてください。
表 1 - Fractional counter F numerator value Setting
設定値
(F)
F20 F19 F18 F17 F16 F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1
RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF RF
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
3
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
5
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
6
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
・
・
・
10
・
・
・
1048574
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1048575
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
DS04–21382–3
MB15F63UL
表 2 - Swallow counter setting
表 3 - Main counter setting
A4 A3 A2 A1
RF RF RF RF
設定値
(A)
N7 N6 N5 N4 N3 N2 N1
RF RF RF RF RF RF RF
設定値
(N)
0
0
0
0
0
5
0
0
0
0
1
0
1
1
0
0
0
1
6
0
0
0
0
1
1
0
・
・
・
・
・
・
・
・
・
・
・
・
14
1
1
1
0
126
1
1
1
1
1
1
0
15
1
1
1
1
127
1
1
1
1
1
1
1
表 4 - Reference counter setting
表 5 - Swallow counter setting
R6 R5 R4 R3 R2 R1
RF RF RF RF RF RF
設定値
(R)
A7 A6 A5 A4 A3 A2 A1
IF IF IF IF IF IF IF
設定値
(A)
1
0
0
0
0
0
1
0
0
0
0
0
0
0
0
2
0
0
0
0
1
0
1
0
0
0
0
0
0
1
・
・
・
・
・
・
・
・
・
・
・
・
62
1
1
1
1
1
0
126
1
1
1
1
1
1
0
63
1
1
1
1
1
1
127
1
1
1
1
1
1
1
表 6 - Main counter setting
設定値
(N)
N11 N10 N9 N8 N7 N6 N5 N4 N3 N2 N1
IF IF IF IF IF IF IF IF IF IF IF
3
0
0
0
0
0
0
0
0
0
1
1
4
0
0
0
0
0
0
0
0
1
0
0
・
・
・
・
・
・
2046
1
1
1
1
1
1
1
1
1
1
0
2047
1
1
1
1
1
1
1
1
1
1
1
表 7 - Reference counter setting
設定値
(R)
R14 R13 R12 R11 R10 R9 R8 R7 R6 R5 R4 R3 R2 R1
IF IF IF IF IF IF IF IF IF IF IF IF IF IF
3
0
0
0
0
0
0
0
0
0
0
0
0
1
1
4
0
0
0
0
0
0
0
0
0
0
0
1
0
0
・
・
・
・
・
・
16382
1
1
1
1
1
1
1
1
1
1
1
1
1
0
16383
1
1
1
1
1
1
1
1
1
1
1
1
1
1
DS04–21382–3
11
MB15F63UL
表 8 - Speedup timer update value setting
TM TM TM TM TM TM TM
7 6 5 4 3 2 1
設定値
1
0
0
0
0
・
・
・
0
0
case) fosc ＝ 19.2 MHz
1
3.3
・
・
・
チャージポンプ電流切換え時間＝
64 ÷ fosc × TM
・
・
・
126
1
1
1
1
1
1
0
420.0
127
1
1
1
1
1
1
1
423.3
単位 :μs
表 9 - Charge pump output current setting
チャージポンプ
出力電流
TMC
± 0.094 mA 固定
0
± 4.5 mA →± 0.094 mA 切換え
1
表 10 - LD/fout output setting
LD/fout
LDS
T1
T2
最大動作周波数 [MHz] ＊
LD 出力
0
⎯
⎯
1800
frIF
1
0
0
frRF
1
1
0
fpIF
1
0
1
fpRF
1
1
1
fout
2000
＊：LD/fout 端子の出力状態 (LD 出力もしくは fout 出力 ) により最大動作周波数が変化します。
表 11 - Comparator polarity setting
FC ＝ “1”
FC ＝ “0”
Do
Do
fp ＜ fr
H
L
fr ＜ fp
L
H
fr ＝ fp
Z
Z
VCO Polarity
(1)
(2)
（注意事項）PLL 周波数シンセサイザを設計する際には , ローパスフィルタ , VCO の極性に応じて FC ビットを設定して
ください。
high
VCO 極性が (1) の場合
FC：“H”
VCO 極性が (2) の場合
FC：“L”
VCO
出力周波数
(1)
(2)
high
ローパスフィルタ出力電圧
12
DS04–21382–3
MB15F63UL
3. パワーセーブ ( 間欠動作 ) について
PSIF
PSRF
IFPLL
外部端子
シリアルデータ
0
0
0
RFPLL
外部端子
シリアルデータ
Power save
0
0
Power save
1
Power save
0
1
Power save
1
0
Power save
1
0
Power save
1
1
Active
1
1
Active
間欠動作とは , 内部回路を必要なときに動作させ , 不必要なときには停止させることにより , 回路全体の消費電力を抑
える方法です。しかし , 回路を単純に停止状態から動作させてしまうと , 位相比較器に入力された基準周波数 (fr) と比較周
波数 (fp) の周波数が同じであっても位相関係が不定であるため , 位相比較器から過大な誤差信号が出力され , PLL のロッ
クが外れてしまうという問題が生じます。そこで, このような問題を解決するために, 動作開始の際に強制的に位相を合わ
せることで , ロックした周波数の変動を抑えるための間欠動作制御を実現しています。
・ 動作モード
設定した局と水晶発振回路が動作状態にあり , 通常の PLL 動作を行います。
・ パワーセーブモード
動作を停止しても不都合を生じない回路を停止して , 低消費電流状態になります。この状態での消費電流は 1 局あたり
標準で 0.1 μA, 最大で 10 μA となります。
この時に Do および LD は PLL がロックした時と同じレベルになります。
Do の場合はハイインピーダンス状態になり ,
電圧制御発振器 (VCO) への入力電圧は , 低域通過フィルタの時定数で動作モード時 ( つまりロック時 ) の電圧に保持され
るため VCO の出力周波数はほぼロック周波数を保つことができます。
（注意事項）・ 電源投入時は必ずパワーセーブ状態にしてください ( シリアルデータ不定のため , 外部端子を “L” 状態 ) 。
・ シリアルデータの入力は電源電圧が安定した後に行い , データの設定が完了したら , パワーセーブ状態を
解除してください。
OFF
ON
VCC
tv ≧ 1 μs
CLK
Data
LE
tps ≧ 100 ns
PS
(1)
(2)
(3)
(1) 電源を立ち上げるときは , PS 端子は “L” レベル ( パワーセーブ状態 )
(2) 電源が安定 (Vcc ≧ 2.2 V) して 1 μs 以上経過後 , データ設定開始
(3) データ設定が完了して 100 ns 以上経過後 , PS 端子を “L” → “H” レベルにして , パワーセーブ状態を解除
DS04–21382–3
13
MB15F63UL
4. シリアルデータ入力タイミングについて
分周比の設定は Data 端子 , CLK 端子 , LE 端子のシリアル・インタフェースで行います。
設定データは Clock 信号の立上りでシフトレジスタに読み込み , LE 信号の立上りでラッチに転送されます。
次に設定データの入力タイミングを示します。
1st. データ
2nd. データ
コントロールビット 無効データ
∼
Data
MSB
LSB
∼
∼
CLK
t1
LE
t0
t2
t5
t4
∼
t3
t6
100 ns ≦ t0, t6 20 ns ≦ t1, t2, t4 30 ns ≦ t3, t5
シフトレジスタにデータを読み込む際には , LE は “L” レベルにしてください。
14
DS04–21382–3
MB15F63UL
■ 位相比較器の動作
frRF
fpRF
tWU
tWL
LD
(FC ビット＝ “H” 設定時 )
DoRF
(FC ビット＝ “L” 設定時 )
DoRF
・LD 出力の論理
局 IF
局 RF
LD 出力
ロック状態 / パワーセーブ状態
ロック状態 / パワーセーブ状態
H
ロック状態 / パワーセーブ状態
アンロック状態
L
アンロック状態
ロック状態 / パワーセーブ状態
L
アンロック状態
アンロック状態
L
( 注意事項 ) ・ 位相の検出は− 2π ∼＋ 2π です。
・ ロック時の DoRF パルス ( ひげ ) は不感地帯をなくすために出力しています。
局 RF の場合：
・ LD 出力は位相 tWU 以上になった時 “L” になり , tWL 以下の状態が 10 周期以上連続した時 , “H” にな
ります。
・ tWU, tWL は fin 入力周波数で決定され下記のとおりとなります。
例 ) fin ＝ 1629.9 MHz ：tWU ≧ 9.82 ns
tWU ≧ 1 / (fin/16) [s]
tWL ≦ 2 / (fin/16) [s]
：tWL ≦ 19.63 ns
局 IF の場合：
・ LD 出力は位相 tWU 以上になった時 “L” になり , tWL 以下の状態が 3 周期以上連続した時 , “H” にな
ります。
・ tWU, tWL は OSCin 入力周波数で決定され下記のとおりとなります。
tWU ≧ 2/fosc[s]
例 ) fosc ＝ 13.0 MHz ：tWU ≧ 153 ns
：tWL ≦ 256 ns
tWL ≦ 4/fosc [s]
DS04–21382–3
15
MB15F63UL
■ 測定回路例 (fin/OSCin 入力感度測定 )
S.G
S.G
1000 pF
1000 pF
50 Ω
50 Ω
コントローラ
( 分周比設定 )
VPIF
0.1 μF
CLK
1000 pF
VCCIF
Data
VCCIF
LE
0.1 μF
20
19
18
17
16
15
14
13
12
11
GND
DoIF
VPIF
PSIF
finIF
XfinIF
OSCin
VCCIF
CLK
Data
MB15F63UL
TSSOP-20
SW
DoRF
VPRF
LD/fout
PSRF
GND
XfinRF
finRF
VCCRF
LE
1
2
3
4
5
6
7
8
9
10
VCCRF
VPRF
VCCRF
1000 pF
0.1 μF
0.1 μF
1000 pF
オシロスコープ
16
S.G
50 Ω
DS04–21382–3
MB15F63UL
■ 標準特性
1. fin 入力感度特性
局 RF 入力感度 ⎯ 入力周波数特性
10
5
局 RF 入力感度 (dBm)
0
−5
SPEC
−10
−15
−20
−25
−30
−35
VCC = 2.7 V
VCC = 3.0 V
VCC = 3.3 V
−40
−45
−50
0
500
1000
1500
2000
2500
3000
入力周波数 (MHz)
局 IF 入力感度−入力周波数特性
10
5
局 IF 入力感度 (dBm)
0
−5
SPEC
−10
−15
−20
−25
−30
−35
VCC = 2.7 V
VCC = 3.0 V
VCC = 3.3 V
−40
−45
−50
0
500
1000
1500
入力周波数 (MHz)
DS04–21382–3
17
MB15F63UL
2. OSCin 入力感度特性
OSCin 入力感度−入力周波数特性
10
5
OSCin 入力感度 (dBm)
SPEC
0
−5
−10
−15
−20
VCC = 2.7 V
VCC = 3.0 V
VCC = 3.3 V
−25
−30
0
10
20
30
40
50
60
70
80
90
100
入力周波数 (MHz)
18
DS04–21382–3
MB15F63UL
3. 局 RF Do 出力電流特性
・CP ＝ 94 μA
IDO − VDO 特性
チャージポンプ出力電流 IDO (μA)
200
0.0
VCCRF = VPRF = 3.0 V
−200
0.0
1.0
2.0
チャージポンプ出力電圧
3.0
VDO (V)
・CP ＝ 4.5 mA
IDO − VDO 特性
チャージポンプ出力電流 IDO (mA)
6.0
0.0
VCCRF = VPRF = 3.0 V
−6.0
0.0
1.0
2.0
チャージポンプ出力電圧
DS04–21382–3
3.0
VDO (V)
19
MB15F63UL
4. 局 IF Do 出力電流特性
・CP ＝ 1.5 mA
IDO − VDO 特性
チャージポンプ出力電流 IDO (mA)
2.0
0.0
VCCIF = VPIF = 3.0 V
−2.0
0.0
1.0
2.0
3.0
チャージポンプ出力電圧 VDO (V)
・CP ＝ 6 mA
IDO − VDO 特性
チャージポンプ出力電流 IDO (mA)
7.0
0.0
VCCIF = VPIF = 3.0 V
−7.0
0.0
1.0
2.0
3.0
チャージポンプ出力電圧 VDO (V)
20
DS04–21382–3
MB15F63UL
5. fin 入力インピーダンス特性
finIF 入力インピーダンス特性
4 : 6.2119 Ω
−21.005 Ω
12.628 pF
600.000 000 MHz
1 : 82.813 Ω
−246.07 Ω
100 MHz
2 : 22.242 Ω
−117.85 Ω
200 MHz
3 : 7.8457 Ω
−49.664 Ω
400 MHz
1
4
2
3
START 100.000 000 MHz
STOP 600.000 000 MHz
finRF 入力インピーダンス特性
4 : 12.429 Ω
2.9873 Ω
237.72 pH
2 000.000 000 MHz
1 : 32.969 Ω
−153.25 Ω
500 MHz
2 : 17.539 Ω
−65.531 Ω
1 GHz
3 : 18.783 Ω
−26.514 Ω
1.5 GHz
4
1
3
2
START 100.000 000 MHz
DS04–21382–3
STOP 2 000.000 000 MHz
21
MB15F63UL
6. OSCin 入力インピーダンス特性
4 : 195.13 Ω
−3.0835 kΩ
2.5808 pF
20.000 000 MHz
1 : 4.116 kΩ
−10.916 kΩ
5 MHz
2:
996 Ω
−6.3023 kΩ
10 MHz
4
3 : 195.13 Ω
−3.0835 kΩ
20 MHz
321
START 5.000 000 MHz
22
STOP 20.000 000 MHz
DS04–21382–3
MB15F63UL
■ ループ特性例
S.G.
OSCin
fvco ＝ 800 MHz Vcc ＝ Vp ＝ 3.0 V
Kv ＝ 25 MHz/V
Vvco ＝ 5.0 V
fr ＝ 6.5 MHz (R ＝ 2) Ta ＝＋ 25 °C
fosc ＝ 13.0 MHz TMC ＝ “1”, TM ＝ “4”
CS ＝ “0”, ODSW ＝ “0”, SC ＝ “1”, MODE ＝ “0”
Do
LPF
fin
SW
Do
Spectrum
Analyzer
VCO
VCO
10000 pF
2200 pF
0.62 kΩ
3.6 kΩ
SW
・PLL Phase Noise & Spurious Noise
C/N 1 kHz Offset
ATTEN 10 dB
RL 0 dBm
D
S
VAVG 20
10 dB/
C/N 200 kHz Offset
Δ MKR −88.56 dB/Hz
1.00 kHz
Δ MKR
1.00 kHz
−88.56 dB/Hz
ATTEN 10 dB
RL 0 dBm
D
S
CENTER 800.00000 MHz
VBW 100 Hz
RBW 100 Hz
SPAN 10.00 kHz
SWP 802 ms
VAVG 20
10 dB/
Δ MKR −116.8 dB/Hz
200.0 kHz
Δ MKR
200.0 kHz
−116.8 dB/Hz
CENTER 800.0000 MHz
SPAN 500.0 kHz
VBW 1.0 kHz
∗RBW 1.0 kHz
SWP 1.30 s
Ref. Leakage 6.5 MHz Offset
ATTEN 10 dB
RL 0 dBm
D
S
VAVG 20
10 dB/
Δ MKR −82.17 dB
6.50 MHz
Δ MKR
6.50 MHz
−82.17 dB
CENTER 812.50 MHz
VBW 30 kHz
∗RBW 30 kHz
DS04–21382–3
SPAN 15.00 MHz
SWP 50.0 ms
23
MB15F63UL
PLL Lock Up time
L：800 MHz → H：835 MHz ± 1 kHz
L ch → H ch 373 μs
835.004000 MHz
835.000000 MHz
834.996000 MHz
0.00 s
500.0 μs
100.0 μs/div
1.000 ms
PLL Lock Up time
H：835 MHz → L：800 MHz ± 1 kHz
H ch → L ch 364 μs
800.004000 MHz
800.000000 MHz
799.996000 MHz
0.00 s
24
500.0 μs
100.0 μs/div
1.000 ms
DS04–21382–3
MB15F63UL
■ 応用回路例
VCO (IF-PLL)
18 Ω
18 Ω
Output
LPFIF
18 Ω
VPIF
コントローラ
( 分周比設定 )
TCXO
0.1 μF
CLK
1000 pF
1000 pF
VCCIF
Data
VCCIF
LE
0.1 μF
1000 pF
20
19
18
17
16
15
14
13
12
11
GND
DoIF
VPIF
PSIF
finIF
XfinIF
OSCin
VCCIF
CLK
Data
MB15F63UL
TSSOP-20
SW
DoRF
VPRF
LD/fout
PSRF
GND
XfinRF
finRF
VCCRF
LE
1
2
3
4
5
6
7
8
9
10
VCCRF
VPRF
VCCRF
1000 pF
0.1 μF
0.1 μF
1000 pF
18 Ω
18 Ω
LPFRF
18 Ω
Output
VCO (RF-PLL)
( 注意事項 ) CLK, Data, LE ：シュミットトリガ回路内蔵
( 入力オープンとなる場合は , 発振防止のため Pull Down/Up 抵抗を挿入してください。)
DS04–21382–3
25
MB15F63UL
■ 使用上の注意
局 RF にて使用している Fractional-N 型 PLL は , ΣΔ 方式を採用しており , 以下のような特長を持っています。
(1) F ＝ 0 時 Integer 動作
F ＝ 0 では , ΣΔ 回路ブロックを完全に停止し , 通常の Integer 品同様の動作をしています。そのため , 最もノイズ特性
の良い状態となっています。
(2) スプリアスの発生
1. 比較周波数である fp のオフセット箇所にスプリアスが発生します (Integer 品種でのリファレンスリークに該当 ) 。
(例)
GSM 800 MHz帯において, fvco＝800 MHzの時, fosc＝13 MHz, R＝2とすると, Ntotal＝124となりF＝0 (Integerモード)
fp / R ＝ 13 MHz / 2 ＝ 6.5 MHz オフセットにスプリアス発生 ( リファレンスリーク ) 。
( 波形的には ,「■ループ特性例」の RefLeakage のような波形となり , フィルタで影響をなくすことが可能です。)
2. ΣΔ 回路動作の関係上 , F / Q × fp あるいは (Q − F) / Q × fp の箇所にスプリアスが発生します。
(例)
GSM 800 MHz 帯において , fosc ＝ 13 MHz, R ＝ 2 の時 ,
fvco ＝ 806.2 MHz の時 , Ntotal ＝ 142.0307692・・・で , F ＝ 32263 となり , F / Q × fp ≒ 200 kHz オフセットにスプリアス
が発生します。
C/N 200 kHz Offset
ATTEN 10 dB
RL 0 dBm
D
S
VAVG 20
10 dB/
Δ MKR −82.50 dB
200.0 kHz
Δ MKR
200.0 kHz
−82.50 dB
CENTER 806.2000 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
SPAN 500.0 kHz
SWP 1.30 s
このスプリアスを低減する方法として , フィルタを調整することが考えられます。また , R 値を変更し , fr を変えること
で設定値を変更し回避することが考えられます。
例えば , fosc ＝ 13 MHz, R ＝ 2 の時 , fvco ＝ 812.7 MHz では , Ntotal ＝ 125.0307692・・・で , F ＝ 32263 となり ,
F / Q × fp ≒ 200 kHz と 200 kHz オフセットにスプリアスが発生する関係が成り立ちますが , R ＝ 3 に変更すると ,
Ntotal ＝ 187.5461538・・・で , F ＝ 572683 となり , F / Q × fp ≒ 2.366 MHz とスプリアスが外側の周波数になるため影響が
見えなくなります。
ただし , スワローカウンタ (A) の設定値が奇数の場合 , 回避不可です ( 上記説明で使用している 806.2 MHz も該当 ) 。
しかし , fr を変える事 ( 小さくすること ) で帯域を抑えることになりスプリアス低減の効果は発生します。
なお , 比較周波数そのものが変わるため , ループ帯域の変化と CN 劣化も起こるため , 使用するシステムに併せて対応
する必要があります。下記にその場合の波形例を示します。
26
DS04–21382–3
MB15F63UL
R ＝ 2 (200 kHz offset)
ATTEN 10 dB
RL 0 dBm
R ＝ 3 (200kHz offset)
Δ MKR −89.50 dB
200.0 kHz
VAVG 20
10 dB/
Δ MKR
200.0 kHz
D −89.50 dB
S
ATTEN 10 dB
RL 0 dBm
Δ MKR
200.0 kHz
D −90.83 dB
S
CENTER 812.7000 MHz
VBW 1.0 kHz
∗RBW 1.0 kHz
SPAN 500.0 kHz
SWP 1.30 s
CENTER 812.7000 MHz
VBW 1.0 kHz
∗RBW 1.0 kHz
R ＝ 2 ( ループ帯域波形 )
ATTEN 10 dB
RL 0 dBm
D
S
VAVG 20
10 dB/
ATTEN 10dB
RL 0 dBm
D
S
SPAN 50.00 kHz
SWP 1.40 s
VAVG 20
10 dB/
Δ MKR −89.23 dB/Hz
1.00 kHz
Δ MKR
1.00 kHz
−89.23 dB/Hz
CENTER 812.70000 MHz
VBW 100 Hz
RBW 100 Hz
DS04–21382–3
Δ MKR −3.00 dB
10.08 kHz
VAVG 20
10 dB/
Δ MKR
10.08 kHz
−3.00 dB
CENTER 812.70000 MHz
VBW 300 Hz
RBW 300 Hz
R ＝ 2 (1kHz offset)
ATTEN 10dB
RL 0 dBm
SPAN 500.0 kHz
SWP 1.30 s
R ＝ 3 ( ループ帯域波形 )
Δ MKR −3.00 dB
12.00 kHz
Δ MKR
12.00 kHz
−3.00 dB
CENTER 812.70000 MHz
VBW 300 Hz
RBW 300 Hz
D
S
Δ MKR −90.83 dB
200.0 kHz
VAVG 20
10 dB/
SPAN 50.00 kHz
SWP 1.40 s
R ＝ 3 (1kHz offset)
ATTEN 10 dB
RL 0 dBm
VAVG 20
10 dB/
Δ MKR −82.57 dB/Hz
1.00 kHz
Δ MKR
1.00 kHz
D −82.57 dB/Hz
S
SPAN 10.00 kHz
SWP 802 ms
CENTER 812.70000 MHz
VBW 100 Hz
RBW 100 Hz
SPAN 10.00 kHz
SWP 802 ms
27
MB15F63UL
3. F/Q ＝ 1/2, 1/4, 1/8・・・といったバイナリ分周の設定時にスプリアスが余分に発生します。
レベルの低減が困難な場合には , 周波数ずれの許容範囲まで F 値をずらすことでスプリアスを低減する手法が考えられ
ます。
(例)
F ＝ 524288 (F/Q ＝ 1/2) 設定時にフロア全体にスプアリアスノイズ発生。
F ＝ 262144 (F/Q ＝ 1/4) 設定時にフロア全体にスプアリアスノイズ発生。
下記にその時発生するスプリアス波形例を示します。また , F 値に＋ 5, ＋ 10 した時の波形例も示します。
28
DS04–21382–3
MB15F63UL
F ＝ 524288(F/Q ＝ 1/2)
ATTEN 10 dB
RL 0 dBm
D
S
10 dB/
F ＝ 262144(F/Q ＝ 1/4)
MKR −8.83 dBm
809.2500 MHz
MKR
809.2500 MHz
−8.83 dBm
ATTEN 10dB
RL 0 dBm
D
S
CENTER 809.2500 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
SPAN 200.0 kHz
∗SWP 500 ms
D
S
10 dB/
CENTER 807.6250 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
MKR
809.2500 MHz
−8.50 dBm
ATTEN 10 dB
RL 0 dBm
D
S
SPAN 200.0 kHz
SWP 500 ms
D
S
10 dB/
CENTER 807.6250 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
SPAN 200.0 kHz
SWP 500 ms
ATTEN 10 dB
RL 0 dBm
10 dB/
MKR −9.17 dBm
807.6250 MHz
MKR
807.6250 MHz
D −9.17 dBm
S
MKR
809.2500 MHz
−9.17 dBm
DS04–21382–3
MKR −8.67 dBm
807.6250 MHz
F ＝ 262144 ＋ 10
MKR −9.17 dBm
809.2500 MHz
CENTER 809.2500 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
10 dB/
MKR
807.6250 MHz
−8.67 dBm
F ＝ 524288 ＋ 10
ATTEN 10 dB
RL 0 dBm
SPAN 200.0 kHz
∗SWP 500 ms
F ＝ 262144 ＋ 5
MKR −8.50 dBm
809.2500 MHz
CENTER 809.2500 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
MKR −8.50 dBm
807.6250 MHz
MKR
807.6250 MHz
−8.50 dBm
F ＝ 524288 ＋ 5
ATTEN 10 dB
RL 0 dBm
10 dB/
SPAN 200.0 kHz
∗SWP 500 ms
CENTER 807.6250 MHz
∗VBW 3.0 kHz
∗RBW 1.0 kHz
SPAN 200.0 kHz
SWP 500 ms
29
MB15F63UL
（注意事項）・VCCRF, VCCIF は同時制御での使用をお願いします。
RF, IF どちらか単体の使用の場合でも , VCCRF, VCCIF すべて電圧印加し , PS 制御での使用をお願いします。
・静電気破壊に対しては , 静電防止素子を付加し , また回路上で向上を図っておりますが , 取扱いについては
下記の事項を守ってください。
・保管や移動は導電性ケースに入れて行ってください。
・取り扱う前に , 作業者および治具 , 工具類は帯電のない状態 ( アース ) を確認し , 作業台にはアースされ
た導電性シートをご用意ください。
・LSI を ソケットに挿入 , またはソケットから取り外す際には , 電源をオフしてください。
・LSI を実装したボードを取り扱う ( 運搬など ) 際には , リードを導電性のシートで保護してください。
30
DS04–21382–3
MB15F63UL
■ オーダ型格
型格
MB15F63ULPFT
DS04–21382–3
パッケージ
備考
プラスチック・TSSOP, 20 ピン
(FPT-20P-M10)
31
MB15F63UL
■ パッケージ・外形寸法図
プラスチック・TSSOP, 20ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
4.40 mm × 6.50 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.20 mm MAX
質量
0.08 g
(FPT-20P-M10)
プラスチック・TSSOP, 20ピン
（FPT-20P-M10）
注 1）端子幅および端子厚さはメッキ厚を含む。
注 2）端子幅はタイバ切断残りを含まず。
注 3）#寸法はレジン残りを含まず。
+0.05
#6.50±0.10(.256±.004)
0.14 –0.04
+.002
.006 –.002
11
20
BTM E-MARK
#4.40±0.10 6.40±0.20
(.173±.004) (.252±.008)
INDEX
Details of "A" part
LEAD No.
1
1.20(.047)
(Mounting height)
MAX
10
0.65(.026)
"A"
0.24±0.04
(.009±.002)
0~8°
0.60±0.15
(.024±.006)
0.10(.004)
C
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F20031S-c-1-2
0.10±0.05
(.004±.002)
(Stand off)
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
32
DS04–21382–3
MB15F63UL
■ 本版での主な変更内容
変更箇所は , 本文中のページ左側の｜によって示しています。
ページ
場所
■ 端子機能説明
3
DS04–21382–3
変更内容
以下に訂正
・ 局 RF のチャージポンプ用の電源端子です。
→局 RF のチャージポンプ用の出力端子です。
・ 局 IF のチャージポンプ用の電源端子です。
→局 RF のチャージポンプ用の電源端子です。
・ 局 RF のチャージポンプ用の電源端子です。
→局 IF のチャージポンプ用の出力端子です。
33
MB15F63UL
MEMO
34
DS04–21382–3
MB15F63UL
MEMO
DS04–21382–3
35
MB15F63UL
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部