MB90880 - Spansion

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13743–5
16 ビット・マイクロコントローラ
CMOS
®
MB90880 シリーズ
MB90882(S)/F882A(S)/F883B(S)/F883BH(S)/F883C(S)/
MB90F884B(S)/F884BH(S)/F884C(S)/V880A-101/102
■ 概要
MB90880シリーズは, 民生機器などの高速リアルタイム処理が要求されるプロセス制御用向けに設計された汎用の富士
通 16 ビットマイクロコントローラです。
F2MC-16LX CPU コアの命令体系は , F2MC* ファミリの AT アーキテクチャを継承し , 高級言語対応命令の追加やアド
レッシングモードの拡張 , 乗除算命令の強化 , ビット処理の充実化を図っています。さらに , 32 ビットアキュムレータの搭
載により , ロングワードの処理も可能です。
MB90880 シリーズの周辺リソースとしては , 16 ビット PPG, マルチファンクションシリアルインタフェース (SIO/UART/
I2C ソフト切換え可能 ), 10 ビット A/D コンバータ , 16 ビット入出力タイマ , 8/16 ビットアップダウンカウンタ , ベースタ
イマ (16 ビットリロードタイマ /PWC タイマ /PPG タイマ /PWM タイマソフト切換え可能 ), DTP/ 外部割込み , チップセレ
クトを内蔵しています。
＊：F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
■ 特長
・クロック
最小命令実行時間：30.3 ns/4.125 MHz 原発振 8 逓倍 ( 内部動作 33 MHz 時 )
PLL クロック逓倍方式
・最大メモリ空間
16 M バイト
・コントロール用途に最適化された命令体系
取扱い可能なデータタイプ：ビット / バイト / ワード / ロングワード
標準アドレッシングモード：23 種類
32 ビットアキュムレータの採用による高精度演算の強化
符号付き乗除算・拡張 RETI 命令
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2006-2010 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2010.2
MB90880 シリーズ
（続き）
・高級言語 (C 言語 ) マルチタスクに対応をとった命令体系
システムスタックポイントの採用
命令セットの対称性とバレルシフト命令
・実行速度の向上
4 バイトのキュー
・強力な割込み機能
プライオリティがプログラマブルに 8 レベル設定可能：外部割込み：24 本
・データ転送機能 (μDMAC)
最大 16 チャネル
・内蔵 ROM
フラッシュメモリ品：256K バイト , 384 K バイト , 512 K バイト
マスク ROM 品
256 K バイトのみ
・内蔵 RAM
フラッシュメモリ品：16K バイト , 24 K バイト , 30 K バイト
マスク ROM 品
：16 K バイトのみ
・汎用ポート
クロック 2 系統品：最大 81 本 , クロック 1 系統品：最大 83 本
・A/D コンバータ
RC 逐次比較型：20 チャネル ( 分解能 8/10 ビット )
・マルチファンクションシリアル
7 チャネル (SIO/UART/I2C ソフトウェア切換え可能 )
・16 ビット PPG
8 チャネル
・8/16 ビット アップダウンカウンタ / タイマ
・イベント入力端子：6 本
・8 ビットアップダウンカウンタ：2 本
・8 ビットリロード / コンペアレジスタ：2 本
・ベースタイマ
4 チャネル (16 ビットリロードタイマ /PWC タイマ /PPG タイマ /PWM タイマソフトウェア切換え可能 )
・16 ビット入出力タイマ
インプットキャプチャ× 2 チャネル , アウトプットコンペア× 6 チャネル , フリーランタイマ× 1 チャネル
・2 系統クロックジェネレータ内蔵
・低消費電力モード
ストップモード / スリープモード /CPU 間欠動作モード / 時計タイマ / タイムベースタイマモード
・パッケージ
QFP-100/LQFP-100
・プロセス
CMOS テクノロジ
・電源電圧
3 V 単一電源
2
DS07–13743–5
MB90880 シリーズ
■ 品種構成
品名
MB90882(S)
MB90F882A(S)
MB90F883B(S)/
MB90F883BH(S)
/MB90F883C(S)
MB90F884B(S)/
MB90F884BH(S)/
MB90F884C(S)
MB90V880A-101/
MB90V880A-102
項目
分類
マスク ROM 品
フラッシュメモリ品
評価用品
ROM 容量
256 K バイト
256 K バイト
384 K バイト
512 K バイト
⎯
RAM 容量
16 K バイト
16 K バイト
24 K バイト
30 K バイト
30 K バイト
CPU 機能
基本命令数
：351 命令
命令ビット長
：8 ビット , 16 ビット
命令長
：1 バイト∼ 7 バイト
データビット長
：1 ビット , 8 ビット , 16 ビット
最小命令実行時間 ：30.3 ns ( マシンクロック 33 MHz 時 )
MB90F883B(S), MB90F884B(S) では , 最大動作周波数は 25 MHz となります。
ポート
汎用入出力ポート：クロック 2 系統品 最大 81 本 , クロック 1 系統品 最大 83 本
クロック 2 系統品では , X0A, X1A ピンは使用できません。
汎用入出力ポート (CMOS 出力 )
マルチファンクション
シリアル
インターフェース
7 チャネル (SIO/UART/ I2C ソフトウェア切換え可能 )
16 ビット
PPG タイマ
8 チャネル
8/16 ビット
アップダウン
カウンタ / タイマ
イベント入力端子 6 本
8 ビットアップダウンカウンタ 2 本
8 ビットリロード / コンペアレジスタ 2 本
16
ビット
入出力
タイマ
16 ビット
フリーラン
タイマ
チャネル数 1
オーバフロー割込み
アウトプット
コンペア (OCU)
チャネル数 6
端子入力要因 コンペアレジスタの一致信号による
インプット
チャネル数 2
キャプチャ (ICU) 端子入力 ( 立上り , 立下り , 両エッジ ) によるレジスタの書換え
DTP/ 外部割込み回路
外部割込み端子 24 チャネル ( エッジ対応 / レベル対応あり )
ベースタイマ
4 チャネル
(16 ビットリロードタイマ /PWC タイマ /PPG タイマ /PWM タイマをソフトウェア切換え可
能)
タイムベースタイマ
18 ビットカウンタ
割込み周期：1.0 ms, 4.1 ms, 16.4 ms, 131.1 ms ( 原発振 4 MHz 時 )
A/D コンバータ
変換精度：8/10 ビット切換え可能
単発変換モード ( 選択したチャネルを 1 回のみ変換 )
スキャン変換モード ( 連続した複数のチャネルを変換 )
連続変換モード ( 選択したチャネルを繰り返し変換 )
停止変換モード ( 選択したチャネルの変換 , 一時停止を繰り返す )
ウォッチドッグ
タイマ
リセット発生周期：3.58 ms, 14.33 ms, 57.23ms, 458.75 ms ( 原発振 4 MHz, 最小値 )
低消費電力
( スタンバイ ) モード
スリープ / ストップ /CPU 間欠動作 / 時計タイマ / タイムベースタイマ
フラッシュメモリ
プロセス
エミュレータ専用電源 *
⎯
フラッシュセキュリティ / 誤書込み防止機能
(MB90F883B (S) , MB90F884B (S) , MB90F883BH (S) ,
MB90F884BH (S) は未搭載 )
⎯
CMOS テクノロジ
⎯
あり
＊：エミュレータをご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。
詳細につきましては MB2147-01 または MB2147-20 のハードウェアマニュアル (3.3 エミュレータ専用電源切換え ) を
参照してください。
DS07–13743–5
3
MB90880 シリーズ
■ 端子配列図
P22/A18/PPG2
P21/A17/PPG1
P20/A16/PPG0
P17/AD15/D15/IN1
P16/AD14/D14/IN0
P15/AD13/D13/OUT5
X0
X1
VSS
VCC
P14/AD12/D12/OUT4
P13/AD11/D11/OUT3
P12/AD10/D10/OUT2
P11/AD09/D09/OUT1
P10/AD08/D08/OUT0
P07/AD07/D07/IRQ7
P06/AD06/D06/IRQ6
P05/AD05/D05/IRQ5
P04/AD04/D04/IRQ4
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
100 P23/A19/PPG3
(TOP VIEW)
P24/A20/TIO0
1
80
P03/AD03/D03/IRQ3
P25/A21/TIO1
2
79
P02/AD02/D02/IRQ2
P26/A22/TIO2
3
78
P01/AD01/D01/IRQ1
P27/A23/TIO3
4
77
P00/AD00/D00/IRQ0
P30/A00/ZIN0/UI1
5
76
P57/CLK/PPG7
P31/A01/AIN0/UO1/(SDA1)
6
75
P56/RDY/PPG6
P32/A02/BIN0/UCK1/(SCL1)
7
74
P55/HAK/PPG5
P33/A03/UI2
8
73
P54/HRQ/PPG4
P34/A04/UO2/(SDA2)
9
72
P53/WRH/IRQ23
P35/A05/ZIN1/UCK2/(SCL2)
10
71
P52/WRL
P36/A06/AIN1/IRQ8
11
70
P51/RD
P37/A07/BIN1/IRQ9
12
69
P50/ALE
P40/A08/X0A*
13
68
PA3/(PPG7)/IRQ22
P41/A09/X1A*
14
67
PA2/(PPG6)/IRQ21
VCC
15
66
DVSS
VSS
16
65
DVCC
C
17
64
PA1/(PPG5)/IRQ20
P42/A10/UI3
18
63
PA0/(PPG4)/IRQ19
P43/A11/UO3/(SDA3)
19
62
P87/IRQ18/ADTG
P44/A12/UCK3/(SCL3)
20
61
P86/UCK0/(SCL0)
P45/A13/UI4
21
60
P85/UO0/(SDA0)
P46/A14/UO4/(SDA4)
22
59
P84/UI0
P47/A15/UCK4/(SCL4)
23
58
P83/IRQ17
P90/CS0/AN8
24
57
P82/IRQ16/UCK6/(SCL6)
P91/CS1/AN9
25
56
P81/UO6/(SDA6)
P92/CS2/AN10
26
55
P80/IRQ15/UI6
P93/CS3/AN11
27
54
RST
P94/AN12
28
53
MD0
P95/(UI3)/AN13
29
52
MD1
P96/AN14/(UO3)/(SDA3)
30
51
MD2
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
AVSS
P60/AN0
P61/AN1
P62/AN2
P63/AN3
P64/AN4
P65/AN5
P66/AN6
P67/AN7
VSS
P71/(UI4)/IRQ10/AN17
P72/IRQ11/AN18/(UO4)/(SDA4)
P73/IRQ12/AN19/(UCK4)/(SCL4)
P74/IRQ13/UI5
P75/UO5/(SDA5)
P76/IRQ14/UCK5/(SCL5)
AVCC
AVRH
32
P70/AN16
31
P97/AN15/(UCK3)/(SCL3)
QFP-100
(FPT-100P-M06)
＊： 2 系統品はサブクロック用発振端子になります。
1 系統品は P40/A08, P41/A09 となります。
4
DS07–13743–5
MB90880 シリーズ
P25/A21/TIO1
P24/A20/TIO0
P23/A19/PPG3
P22/A18/PPG2
P21/A17/PPG1
P20/A16/PPG0
P17/AD15/D15/IN1
P16/AD14/D14/IN0
P15/AD13/D13/OUT5
X0
X1
VSS
VCC
P14/AD12/D12/OUT4
P13/AD11/D11/OUT3
P12/AD10/D10/OUT2
P11/AD09/D09/OUT1
P10/AD08/D08/OUT0
P07/AD07/D07/IRQ7
P06/AD06/D06/IRQ6
P05/AD05/D05/IRQ5
P04/AD04/D04/IRQ4
P03/AD03/D03/IRQ3
P02/AD02/D02/IRQ2
P01/AD01/D01/IRQ1
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
(TOP VIEW)
P26/A22/TIO2
1
75
P00/AD00/D00/IRQ0
P27/A23/TIO3
2
74
P57/CLK/PPG7
P30/A00/ZIN0/UI1
3
73
P56/RDY/PPG6
P31/A01/AIN0/UO1/(SDA1)
4
72
P55/HAK/PPG5
P32/A02/BIN0/UCK1/(SCL1)
5
71
P54/HRQ/PPG4
P33/A03/UI2
6
70
P53/WRH/IRQ23
P34/A04/UO2/(SDA2)
7
69
P52/WRL
P35/A05/ZIN1/UCK2/(SCL2)
8
68
P51/RD
P36/A06/AIN1/IRQ8
9
67
P50/ALE
P37/A07/BIN1/IRQ9
10
66
PA3/(PPG7)/IRQ22
P40/A08/X0A*
11
65
PA2/(PPG6)/IRQ21
P41/A09/X1A*
12
64
DVSS
VCC
13
63
DVCC
VSS
14
62
PA1/(PPG5)/IRQ20
C
15
61
PA0/(PPG4)/IRQ19
P42/A10/UI3
16
60
P87/IRQ18/ADTG
P43/A11/UO3/(SDA3)
17
59
P86/UCK0/(SCL0)
P44/A12/UCK3/(SCL3)
18
58
P85/UO0/(SDA0)
P45/A13/UI4
19
57
P84/UI0
P46/A14/UO4/(SDA4)
20
56
P83/IRQ17
P47/A15/UCK4/(SCL4)
21
55
P82/IRQ16/UCK6/(SCL6)
P90/CS0/AN8
22
54
P81/UO6/(SDA6)
P91/CS1/AN9
23
53
P80/IRQ15/UI6
P92/CS2/AN10
24
52
RST
P93/CS3/AN11
25
51
MD0
39
40
41
42
43
44
45
46
47
48
49
50
P65/AN5
P66/AN6
P67/AN7
VSS
P71/(UI4)/IRQ10/AN17
P72/IRQ11/AN18/(UO4)/(SDA4)
P73/IRQ12/AN19/(UCK4)/(SCL4)
P74/IRQ13/UI5
P75/UO5/(SDA5)
P76/IRQ14/UCK5/(SCL5)
MD2
MD1
34
P60/AN0
38
33
AVSS
P64/AN4
32
P70/AN16
37
31
AVRH
P63/AN3
30
AVCC
36
29
P97/AN15/(UCK3)/(SCL3)
P62/AN2
28
P96/AN14/(UO3)/(SDA3)
35
27
P61/AN1
26
P94/AN12
P95/(UI3)/AN13
LQFP-100
(FPT-100P-M20)
＊： 2 系統品はサブクロック用発振端子になります。
1 系統品は P40/A08, P41/A09 となります。
DS07–13743–5
5
MB90880 シリーズ
■ 端子機能説明
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P26
1
3
A22
汎用入出力ポート
D
TIO2
4
A23
汎用入出力ポート
D
TIO3
3
4
5
6
ZIN0
汎用入出力ポート
E
7
UI1
マルチファンクションシリアル入力端子
P31
汎用入出力ポート
A01
ノンマルチプレックスモード時 , 外部アドレス端子として機能
AIN0
E
P32
汎用入出力ポート
A02
ノンマルチプレックスモード時 , 外部アドレス端子として機能
BIN0
E
A03
汎用入出力ポート
E
マルチファンクションシリアル入力端子
P34
汎用入出力ポート
9
ノンマルチプレックスモード時 , 外部アドレス端子として機能
E
UO2/
(SDA2)
8
10
汎用入出力ポート
A05
ノンマルチプレックスモード時 , 外部アドレス端子として機能
ZIN1
E
A06
AIN1
IRQ8
8/16 ビットアップダウンカウンタ / タイマ入力端子 (ch.1)
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK2, I2C
( 動作モード 4) として使用時は SCL2 として機能します。
P36
11
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO2, I2C
( 動作モード 4) として使用時は SDA2 として機能します。
P35
UCK2/
(SCL2)
9
ノンマルチプレックスモード時 , 外部アドレス端子として機能
UI2
A04
7
8/16 ビットアップダウンカウンタ / タイマ入力端子 (ch.0)
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK1, I2C
( 動作モード 4) として使用時は SCL1 として機能します。
P33
8
8/16 ビットアップダウンカウンタ / タイマ入力端子 (ch.0)
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO1, I2C
( 動作モード 4) として使用時は SDA1 として機能します。
UCK1/
(SCL1)
6
ノンマルチプレックスモード時 , 外部アドレス端子として機能
8/16 ビットアップダウンカウンタ / タイマ入力端子 (ch.0)
UO1/
(SDA1)
5
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A23) として機能
ベースタイマ入出力端子 (ch.3)
P30
A00
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A22) として機能
ベースタイマ入出力端子 (ch.2)
P27
2
機能
汎用入出力ポート
D
ノンマルチプレックスモード時 , 外部アドレス端子として機能
8/16 ビットアップダウンカウンタ / タイマ入力端子 (ch.1)
外部割込み入力端子
（続く）
6
DS07–13743–5
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P37
10
12
A07
BIN1
汎用入出力ポート
D
外部割込み入力端子
P40
12
13
14
A08
ノンマルチプレックスモード時 , 外部アドレス端子として機能
8/16 ビットアップダウンカウンタ / タイマ入力端子 (ch.1)
IRQ9
11
機能
汎用入出力ポート (1 系統品のみ使用可能 )
A/D
ノンマルチプレックスモード時 , 外部アドレス端子として機能
(1 系統品のみ使用可能 )
X0A
32 kHz 発振子接続端子 (2 系統品のみ使用可能 )
P41
汎用入出力ポート (1 系統品のみ使用可能 )
A09
A/D
X1A
ノンマルチプレックスモード時 , 外部アドレス端子として機能
(1 系統品のみ使用可能 )
32 kHz 発振子接続端子 (2 系統品のみ使用可能 )
13
15
VCC
-
電源端子
14
16
VSS
-
電源端子 (GND)
15
17
C
-
レギュレータ安定化容量接続端子
0.47 μF のセラミックコンデンサを接続してください。
P42
16
18
A10
汎用入出力ポート
E
UI3
マルチファンクションシリアル入力端子
P43
汎用入出力ポート
A11
17
19
ノンマルチプレックスモード時 , 外部アドレス端子として機能
E
UO3/
(SDA3)
P44
20
ノンマルチプレックスモード時 , 外部アドレス端子として機能
E
UCK3/
(SCL3)
P45
19
21
A13
マルチファンクションシリアル入力端子
P46
汎用入出力ポート
22
ノンマルチプレックスモード時 , 外部アドレス端子として機能
E
P47
23
ノンマルチプレックスモード時 , 外部アドレス端子として機能
E
UCK4/
(SCL4)
P90
24
CS0
AN8
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO4, I2C ( 動作
モード 4) として使用時は SDA4 として機能します。
汎用入出力ポート
A15
22
ノンマルチプレックスモード時 , 外部アドレス端子として機能
UI4
UO4/
(SDA4)
21
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK3, I2C ( 動
作モード 4) として使用時は SCL3 として機能します。
汎用入出力ポート
E
A14
20
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO3, I2C ( 動作
モード 4) として使用時は SDA3 として機能します。
汎用入出力ポート
A12
18
ノンマルチプレックスモード時 , 外部アドレス端子として機能
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK4, I2C ( 動
作モード 4) として使用時は SCL4 として機能します。
汎用入出力ポート
H
チップセレクト 0 出力端子
アナログ入力端子
（続く）
DS07–13743–5
7
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P91
23
25
CS1
汎用入出力ポート
H
AN9
26
CS2
汎用入出力ポート
H
AN10
27
CS3
汎用入出力ポート
H
AN11
26
28
P94
AN12
27
29
H
汎用入出力ポート
K
アナログ入力端子
マルチファンクションシリアル入力端子
(P9FSR レジスタの P95FS ビットが “1” の場合 )
P96
汎用入出力ポート
AN14
アナログ入力端子
30
K
(UO3)/
(SDA3)
29
汎用入出力ポート
アナログ入力端子
(UI3)
28
チップセレクト 3 出力端子
アナログ入力端子
P95
AN13
チップセレクト 2 出力端子
アナログ入力端子
P93
25
チップセレクト 1 出力端子
アナログ入力端子
P92
24
機能
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO3, I2C
( 動作モード 4) として使用時は SDA3 として機能します。
(P9FSR レジスタの P96FS ビットが “1” の場合 )
P97
汎用入出力ポート
AN15
アナログ入力端子
31
K
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK3, I2C
( 動作モード 4) として使用時は SCL3 として機能します。
(P9FSR レジスタの P97FS ビットが “1” の場合 )
(UCK3)/
(SCL3)
30
32
AVCC
-
A/D コンバータ電源端子
31
33
AVRH
-
A/D コンバータ用基準電圧入力端子
この電源の投入 / 切断は必ず AVCC に AVRH 以上の電位が印加してある状
態で行ってください。
32
34
33
35
34
36
35
36
37
38
37
38
39
40
P70
AN16
AVSS
P60
AN0
P61
AN1
P62
AN2
P63
AN3
P64
AN4
H
汎用入出力ポート
アナログ入力端子
H
A/D コンバータ用アナログ GND 端子
汎用入出力ポート
アナログ入力端子
H
汎用入出力ポート
アナログ入力端子
H
汎用入出力ポート
アナログ入力端子
H
汎用入出力ポート
アナログ入力端子
H
汎用入出力ポート
アナログ入力端子
（続く）
8
DS07–13743–5
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
39
41
40
41
42
42
43
44
端子名
P65
AN5
P66
AN6
P67
AN7
VSS
入出力
回路
形式 *3
H
H
AN17
H
-
外部割込み入力端子
K
汎用入出力ポート
外部割込み入力端子
AN18
K
(UO4)/
(SDA4)
P73
K
(UCK4)/
(SCL4)
P74
47
48
49
IRQ13
アナログ入力端子
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK4, I2C ( 動作
モード 4) として使用時は SCL4 として機能します。
(P7FSR レジスタの P73FS ビットが “1” の場合 )
汎用入出力ポート
G
外部割込み入力端子
UI5
マルチファンクションシリアル入力端子
P75
汎用入出力ポート
UO5/
(SDA5)
G
P76
50
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO5, I2C ( 動作
モード 4) として使用時は SDA5 として機能します。
汎用入出力ポート
IRQ14
48
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO4, I2C ( 動作
モード 4) として使用時は SDA4 として機能します。
(P7FSR レジスタの P72FS ビットが “1” の場合 )
外部割込み入力端子
AN19
46
アナログ入力端子
汎用入出力ポート
IRQ12
47
アナログ入力端子
マルチファンクションシリアル入力端子 (P7FSR レジスタの P71FS ビットが
“1” の場合 )
IRQ11
45
電源端子 (GND)
汎用入出力ポート
P72
46
汎用入出力ポート
アナログ入力端子
(UI4)
44
汎用入出力ポート
アナログ入力端子
IRQ10
45
汎用入出力ポート
アナログ入力端子
P71
43
機能
外部割込み入力端子
G
UCK5/
(SCL5)
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK5, I2C ( 動作
モード 4) として使用時は SCL5 として機能します。
49
51
MD2
M
動作モード指定用入力端子
50
52
MD1
L
動作モード指定用入力端子
51
53
MD0
L
動作モード指定用入力端子
52
54
RST
B
リセット入力端子
（続く）
DS07–13743–5
9
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P80
53
54
55
56
IRQ15
汎用入出力ポート
G
マルチファンクションシリアル入力端子
P81
汎用入出力ポート
UO6/
(SDA6)
G
P82
57
57
58
外部割込み入力端子
G
59
P83
IRQ17
P84
UI0
I
60
UO0/
(SDA0)
G
61
UCK0/
(SCL0)
60
62
IRQ18
G
G
汎用入出力ポート
J
IRQ20
外部割込み入力端子
PPG タイマ出力端子 (PAFSR レジスタの PA0FS ビットが “1” の場合 )
PA1
64
外部割込み入力端子
A/D コンバータ使用時 , 外部トリガ入力端子
(PPG4)
62
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK0, I2C
( 動作モード 4) として使用時は SCL0 として機能します。
汎用入出力ポート
I
PA0
IRQ19
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO0, I2C
( 動作モード 4) として使用時は SDA0 として機能します。
汎用入出力ポート
ADTG
63
汎用入出力ポート
汎用入出力ポート
P87
61
汎用入出力ポート
マルチファンクションシリアル入力端子
P86
59
マルチファンクションシリアルクロック入出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UCK6, I2C
( 動作モード 4) として使用時は SCL6 として機能します。
外部割込み入力端子
P85
58
マルチファンクションシリアル出力端子
UART/CSIO/LIN-UART( 動作モード 0 ∼ 3) として使用時は UO6, I2C
( 動作モード 4) として使用時は SDA6 として機能します。
汎用入出力ポート
UCK6/
(SCL6)
56
外部割込み入力端子
UI6
IRQ16
55
機能
汎用入出力ポート
J
(PPG5)
外部割込み入力端子
PPG タイマ出力端子 (PAFSR レジスタの PA1FS ビットが “1” の場合 )
63
65
DVCC
-
PA ポート用電源端子
64
66
DVSS
-
PA ポート用電源端子 (GND)
PA2
65
67
IRQ21
汎用入出力ポート
J
(PPG6)
PPG タイマ出力端子 (PAFSR レジスタの PA2FS ビットが “1” の場合 )
PA3
66
68
IRQ22
汎用入出力ポート
J
(PPG7)
67
69
P50
ALE
外部割込み入力端子
外部割込み入力端子
PPG タイマ出力端子 (PAFSR レジスタの PA3FS ビットが “1” の場合 )
F
汎用入出力ポート
外バスモード時 , アドレス取込み許可信号 (ALE) 端子として機能
（続く）
10
DS07–13743–5
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
68
70
端子名
P51
RD
入出力
回路
形式 *3
F
71
WRL
汎用入出力ポート
F
P53
70
72
WRH
F
HRQ
汎用入出力ポート
F
PPG4
74
HAK
汎用入出力ポート
F
PPG5
75
RDY
汎用入出力ポート
F
PPG6
76
CLK
汎用入出力ポート
F
PPG7
75
77
汎用入出力ポート
C
外部割込み入力端子
P01
76
78
汎用入出力ポート
C
外部割込み入力端子
P02
77
79
IRQ2
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD01) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D01) とし
て機能
IRQ1
AD02/
D02
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD00) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D00) とし
て機能
IRQ0
AD01/
D01
外バスモード時 , マシンサイクルクロック出力 (CLK) 端子として機能。
EPCR レジスタの CKE ビットが "0" の場合 , 汎用入出力ポートとして機能
PPG タイマ出力端子
P00
AD00/
D00
外バスモード時 , 外部レディ入力 (RDY) 端子として機能。EPCR レジスタ
の RYE ビットが "0" の場合 , 汎用入出力ポートとして機能
PPG タイマ出力端子
P57
74
外バスモード時 , ホールドアクノリッジ出力 (HAK) 端子として機能。
EPCR レジスタの HDE ビットが "0" の場合 , 汎用入出力ポートとして機能
PPG タイマ出力端子
P56
73
外バスモード時 , ホールド要求入力 (HRQ) 端子として機能。EPCR レジス
タの HDE ビットが "0" の場合 , 汎用入出力ポートとして機能
PPG タイマ出力端子
P55
72
バス幅 16 ビットの外バスモード時 , 上位側データライトストローブ出力
(WRH) 端子として機能。EPCR レジスタの WRE ビットが "0" の場合 , 汎用
入出力ポートとして機能
外部割込み入力端子
P54
73
外バスモード時 , 下位側データライトストローブ出力 (WRL) 端子として機
能。EPCR レジスタの WRE ビットが "0" の場合 , 汎用入出力ポートとして
機能
汎用入出力ポート
IRQ23
71
汎用入出力ポート
外バスモード時 , リードストローブ出力 (RD) 端子として機能
P52
69
機能
汎用入出力ポート
C
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD02) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D02) とし
て機能
外部割込み入力端子
（続く）
DS07–13743–5
11
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P03
78
80
AD03/
D03
汎用入出力ポート
C
外部割込み入力端子
P04
79
81
汎用入出力ポート
C
外部割込み入力端子
P05
80
82
汎用入出力ポート
C
外部割込み入力端子
P06
81
83
汎用入出力ポート
C
外部割込み入力端子
P07
82
84
汎用入出力ポート
C
外部割込み入力端子
P10
83
85
汎用入出力ポート
C
アウトプットコンペアイベント出力端子
P11
84
86
OUT1
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD08) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D08) として
機能
OUT0
AD09/
D09
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD07) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D07) として
機能
IRQ7
AD08/
D08
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD06) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D06) として
機能
IRQ6
AD07/
D07
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD05) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D05) として
機能
IRQ5
AD06/
D06
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD04) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D04) として
機能
IRQ4
AD05/
D05
マルチプレックスモード時 , 外部アドレス / データバス下位入出力端子
(AD03) として機能
ノンマルチプレックスモード時 , 外部データバス下位出力端子 (D03) として
機能
IRQ3
AD04/
D04
機能
汎用入出力ポート
C
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD09) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D09) として
機能
アウトプットコンペアイベント出力端子
（続く）
12
DS07–13743–5
MB90880 シリーズ
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P12
85
87
AD10/
D10
汎用入出力ポート
C
アウトプットコンペアイベント出力端子
P13
86
88
汎用入出力ポート
C
アウトプットコンペアイベント出力端子
P14
87
89
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD11) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D11) として
機能
OUT3
AD12/
D12
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD10) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D10) として
機能
OUT2
AD11/
D11
機能
汎用入出力ポート
C
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD12) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D12) として
機能
OUT4
アウトプットコンペアイベント出力端子
88
90
VCC
-
電源端子
89
91
VSS
-
電源端子 (GND)
90
92
X1
A
メイン発振子接続端子
91
93
X0
A
メイン発振子接続端子
P15
92
94
AD13/
D13
汎用入出力ポート
C
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D13) として
機能
OUT5
アウトプットコンペアイベント出力端子
P16
93
94
95
96
AD14/
D14
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD13) として機能
汎用入出力ポート
C
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD14) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D14) として
機能
IN0
インプットキャプチャ ch.0 のトリガ入力端子
P17
汎用入出力ポート
AD15/
D15
IN1
C
マルチプレックスモード時 , 外部アドレス / データバス上位入出力端子
(AD15) として機能
ノンマルチプレックスモード時 , 外部データバス上位出力端子 (D15) として
機能
インプットキャプチャ ch.1 のトリガ入力端子
（続く）
DS07–13743–5
13
MB90880 シリーズ
（続き）
端子番号
LQFP *1
QFP *2
端子名
入出力
回路
形式 *3
P20
95
97
A16
汎用入出力ポート
D
PPG0
98
A17
汎用入出力ポート
D
PPG1
99
A18
汎用入出力ポート
D
PPG2
100
A19
汎用入出力ポート
D
PPG3
1
A20
汎用入出力ポート
D
TIO0
2
A21
TIO1
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A20) として機能
ベースタイマ入出力端子 (ch.0)
P25
100
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A19) として機能
PPG タイマ出力端子
P24
99
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A18) として機能
PPG タイマ出力端子
P23
98
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A17) として機能
PPG タイマ出力端子
P22
97
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A16) として機能
PPG タイマ出力端子
P21
96
機能
汎用入出力ポート
D
外部アドレス出力制御レジスタ (HACR) の対応するビットが “0” の場合 ,
アドレス上位出力端子 (A21) として機能
ベースタイマ入出力端子 (ch.1)
＊ 1：LQFP：FPT-100P-M20
＊ 2：QFP：FPT-100P-M06
＊ 3：入出力回路形式については , 「■ 入出力回路形式」を参照してください。
14
DS07–13743–5
MB90880 シリーズ
■ 入出力回路形式
分類
回路
備考
A
X1, X1A
P-ch
N-ch
Xout
・ 発振帰還抵抗
X1, X0：約 1 MΩ
X1A, X0A：約 10 MΩ
・ スタンバイ制御付き
X0, X0A
スタンバイ制御信号
B
プルアップ抵抗付きヒステリシス入力
R
R
ヒステリシス入力
C
プルアップ制御信号
P-ch
P-ch
・ 入力プルアップ抵抗制御付き
・ CMOS レベル出力
・ ヒステリシス入力
・ CMOS 入力（外バスモードの場合）
N-ch
R
CMOS 入力
ヒステリシス入力
入力遮断用
スタンバイ制御
D
・ CMOS レベル出力
・ ヒステリシス入力
P-ch
N-ch
R
ヒステリシス入力
入力遮断用
スタンバイ制御
E
・ CMOS レベル出力
・ ヒステリシス入力
・ I2C レベルヒステリシス入力
P-ch
N-ch
R
ヒステリシス入力
I2C レベル
ヒステリシス入力
入力遮断用
スタンバイ制御
（続く）
DS07–13743–5
15
MB90880 シリーズ
分類
回路
備考
F
・ CMOS レベル出力
・ ヒステリシス入力
・ CMOS 入力（外バスモードの場合）
P-ch
N-ch
R
CMOS 入力
ヒステリシス入力
入力遮断用
スタンバイ制御
G
P-ch
オープンドレイン
制御信号
N-ch
・ CMOS レベル出力
( オープンドレイン制御付き）
・ 5 V トレラント
・ ヒステリシス入力
・ I2C レベルヒステリシス入力
R
ヒステリシス入力
I2C レベル
ヒステリシス入力
入力遮断用
スタンバイ制御
H
・ CMOS レベル出力
・ ヒステリシス入力
・ アナログ入力
P-ch
N-ch
R
ヒステリシス入力
入力遮断用
スタンバイ制御
アナログ入力
I
P-ch
オープンドレイン
制御信号
N-ch
・ CMOS レベル出力
( オープンドレイン制御付き）
・ 5 V トレラント
・ ヒステリシス入力
R
ヒステリシス入力
入力遮断用
スタンバイ制御
（続く）
16
DS07–13743–5
MB90880 シリーズ
（続き）
分類
回路
備考
J
・ CMOS レベル出力（大電流タイプ）
・ ヒステリシス入力
P-ch
N-ch
R
ヒステリシス入力
入力遮断用
スタンバイ制御
K
・ CMOS レベル出力
・ ヒステリシス入力
・ アナログ入力
・ I2C レベルヒステリシス入力
P-ch
N-ch
R
ヒステリシス入力
I2C レベル
ヒステリシス入力
入力遮断用
スタンバイ制御
アナログ入力
L
フラッシュメモリ品
・ CMOS レベル入力
・ フラッシュテスト用の高電圧制御あり
フラッシュメモリ品
N-ch
N-ch
制御信号
N-ch
N-ch
R
モード入力
拡散抵抗
マスク ROM 品
ヒステリシス入力
マスク ROM 品
R
ヒステリシス入力
M
フラッシュメモリ品
・ CMOS レベル入力
・ フラッシュテスト用の高電圧制御あり
フラッシュメモリ品
N-ch
N-ch
制御信号
N-ch
N-ch
R
モード入力
拡散抵抗
マスク ROM 品 , 評価用品
R
ヒステリシス入力
プルダウン抵抗付き
ヒステリシス入力
プルダウン抵抗
DS07–13743–5
17
MB90880 シリーズ
■ デバイス使用上の注意
1. 最大定格について ( ラッチアップの防止 )
絶対最大定格を超えることのないように注意してください。
CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また
は VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。
ラッチアップが起きると電源電流が激増し , 素子が熱破壊する恐れがあります。使用に際して , 最大定格を超えることの
ないよう十分注意してください。
アナログ系の電源投入時 , および切断時においてもアナログ電源 (AVCC, AVRH) とアナログ入力は , デジタル電源 (VCC)
を超えないように注意してください。
2. 未使用端子の処理
使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破壊の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , プルアップ , または , プルダウンなどの処置をしてください。また , 使用していな
い入出力端子がある場合は, 出力状態に設定して解放とするか, 入力状態に設定して入力端子と同じ処理をしてください。
3. 外部クロック使用時の注意について
外部クロック使用時においても , パワーオンリセット , サブクロックモードおよびストップモードからの解除には , 発
振安定待ち時間がとられます。
下図に外部クロック使用例を示します。
X0(X0A)
開放
X1(X1A)
4. 電源端子 (VCC/VSS) の取扱いについて
VCC/VSS 端子が複数ある場合 , デバイスの設計上ラッチアップ , 不要輻射の低減 , グランドレベルの上昇によるスト
ローブ信号の誤動作の防止 , 総出力電流規格の遵守などのために , 必ずすべての電源端子を外部で , 電源およびグランド
に接続してください。また , 電源供給源は , できる限り低インピーダンスで本デバイスの VCC/VSS 端子に接続するような
配慮をお願いします。さらに本デバイスの近くで , VCC/VSS 端子の間に 0.1 μF 程度のコンデンサをバイパスコンデンサと
して接続することをお勧めします。
5. 水晶発振回路について
X0/X1, X0A/X1A端子の近辺のノイズは, 本デバイスの誤動作のもととなります。X0/X1, X0A/X1A端子および水晶発振子
( あるいはセラミック発振子 ) , さらにグランドへのバイパスコンデンサは , できる限り近くになるように , またその配線
においては , 他の配線とできる限り交差しないようにプリント板アートワークは , 安定した動作を期待できますので強く
お勧めします。各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。
6. PLL クロックモード動作中の注意
PLL クロックモードで動作中に , 発振子が外れたり , あるいはクロック入力が停止した場合 , 本マイクロコントローラ
は PLL 内部の自励発振回路の自走周波数で動作を継続する場合があります。
この動作は , 保証外の動作です。
7. A/D コンバータの電源 , アナログ入力の投入および切断順序
A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN19) の投入は , デジタル電源 (VCC) の投入後に行っ
てください。
電源切断時は , A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN19) の切断の後で , デジタル電源
(VCC) の切断を行ってください。
その際 , AVRH は AVCC を超えないように投入 , 切断を行ってください。
アナログ入力と兼用している端子を入力ポートとして使用する場合においても , 入力電圧は AVCC を超えないようにし
てください。
8. A/D コンバータ搭載品種の電源端子処理
A/D コンバータを使用しない場合においても , AVCC ＝ AVRH ＝ VCC, AVSS ＝ VSS となるよう接続してください。
18
DS07–13743–5
MB90880 シリーズ
9. 電源投入時の注意点
内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は 50 μs (0.2 V ∼ 2.7 V の
間 ) 以上を確保してください。
10.供給電源の安定化
VCC 電源電圧の動作範囲内においても , 電源の急激な変化があると誤動作を生じることがあります。安定化の基準とし
て , 商用周波数 (50/60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10％以下に , また電源の切換え時などの瞬時変
化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を押さえることをお勧めします。
11.MB90F883B(S), MB90F884B(S) での注意点
・ 最大動作周波数は 25 MHz となります。
・ フラッシュセキュリティ機能および誤書込み防止機能は搭載しておりません。
12.MB90F883BH(S), MB90F884BH(S) での注意点
フラッシュセキュリティ機能および誤書込み防止機能は搭載しておりません。
13.シリアル通信について
シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。
そのため , ノイズを抑えるボードの設計をしてください。
また , 万が一ノイズなどの影響により誤ったデータを受信した場合を考慮して 最後にデータのチェックサムなどを付
加してエラーが発生した場合には再送を行うなどの処理をしてください。
14.クロック 2 系統品をクロック 1 系統品として使用する場合
X0A 端子を VSS 接続 , X1A 端子を開放として使用してください。
DS07–13743–5
19
MB90880 シリーズ
■ ブロックダイヤグラム
X0, X1, RST
X0A, X1A
MD0 ∼ MD2
CPU
F2MC-16LX
シリーズコア
クロック
制御回路
RAM
割込みコントローラ
ROM
μDMAC
16 ビット PPG
UI0 ∼ UI6
UO0 ∼ UO6
UCK0 ∼ UCK6
F2MC-16LX バス
マルチファンクション
シリアル
SIO/UART/I2C
モード切換え可能
8/16 ビット
アップダウン
カウンタ / タイマ
PPG0 ∼ PPG7
AIN0, AIN1
BIN0, BIN1
ZIN0, ZIN1
入出力タイマ
AVCC
AVRH
AVSS
ADTG
AN0 ∼ AN19
IRQ0 ∼ IRQ23
24
8/10 ビット
A/D コンバータ
16 ビットインプット
キャプチャ× 2 チャネル
16 ビットアウトプット
コンペア× 6 チャネル
16 ビットフリーランタイマ
外部割込み
16 ビットベースタイマ
IN0, IN1
OUT0 ∼ OUT5
TIO0 ∼ TIO3
リロードタイマ /
PWM/PWC/PPG
モード切換え可能
I/O ポート
8
8
8
8
8
8
8
7
8
8
4
P00
P10
P20
P30
P40
P50
P60
P70
P80
P90
PA0
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
∼
P07
P17
P27
P37
P47
P57
P67
P76
P87
P97
PA3
( 注意事項 ) 上図において , I/O ポートは内蔵の各機能ブロックと端子を共用しています。内蔵モジュールの端子
として使用する場合は , I/O ポートとしては使えません。
20
DS07–13743–5
MB90880 シリーズ
■ メモリマップ
シングルチップ
内 ROM 外バス
ROM 領域
ROM 領域
外 ROM 外バス
FFFFFFH
アドレス＃ 1
010000H
アドレス＃ 2
007900H
ROM 領域
ROM 領域
FF バンクのイメージ
FF バンクのイメージ
周 辺
周 辺
周 辺
アドレス＃ 3
RAM
レジスタ
RAM
レジスタ
RAM
レジスタ
000100H
0000F0H
000000H
周 辺
周 辺
：内 部
品種
アドレス #1
：外 部
アドレス #2
周 辺
：アクセス無効
アドレス #3
MB90882 (S)
FC0000H
004100H
MB90F882A (S)
FC0000H
004100H
MB90F883B (S) /
MB90F883BH (S) /
MB90F883C(S)
FA0000H
MB90F884B (S) /
MB90F884BH (S) /
MB90F884C(S)
F80000H
007900H
MB90V880A-101/102
(F80000H)
007900H
006100H
008000H 固定
（注意事項）00 バンクの上位に FF バンクの ROM がイメージで見えるようになっていますが , これは C コンパイラのス
モールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスと 00 バンクの下位 16 ビットア
ドレスは同じになるようにしてありますので , ポインタで far 指定を宣言しなくとも ROM 内のテーブルを参
照できます。
例えば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになりま
す。ただし , FF バンクの ROM 領域は 32 K バイトを超えますので , 00 バンクのイメージとしてすべての領域
をみせることができません。
したがって , FF8000H ∼ FFFFFFH の ROM データは 00 バンクのイメージとしてみることができますが , 一方
FF0000H ∼ FF7FFFH は FF バンクだけでしかみることができません。MB90F883B(S)/MB90F883BH(S)/
MB90F883C(S) において , 006100H ∼ 0078FFH および F80000H ∼ F9FFFFH の領域は外部領域として使用でき
ません。
DS07–13743–5
21
MB90880 シリーズ
■ F2MC-16LX CPU プログラミングモデル
・専用レジスタ
AH
アキュムレータ
AL
USP
ユーザスタックポインタ
SSP
システムスタックポインタ
PS
プロセッサステータス
PC
プログラムカウンタ
DPR
ダイレクトページレジスタ
PCB
プログラムカウンタバンクレジスタ
DTB
データバンクレジスタ
USB
ユーザスタックバンクレジスタ
SSB
システムスタックバンクレジスタ
ADB
アディショナルデータバンクレジスタ
8 ビット
16 ビット
32 ビット
・汎用レジスタ
MSB
LSB
16 ビット
000180H + RP × 10H
RW0
RL0
RW1
RW2
RL1
RW3
R1
R0
RW4
R3
R2
RW5
R5
R4
RW6
R7
R6
RW7
RL2
RL3
・プロセッサステータス
bit 15
PS
22
bit 13 bit 12
ILM
bit 8 bit 7
RP
bit 0
CCR
DS07–13743–5
MB90880 シリーズ
■ I/O マップ
アドレス
レジスタ
略称
000000H
PDR0
000001H
R/W
リソース
初期値
ポート 0 データレジスタ
R/W
ポート 0
XXXXXXXXB
PDR1
ポート 1 データレジスタ
R/W
ポート 1
XXXXXXXXB
000002H
PDR2
ポート 2 データレジスタ
R/W
ポート 2
XXXXXXXXB
000003H
PDR3
ポート 3 データレジスタ
R/W
ポート 3
XXXXXXXXB
000004H
PDR4
ポート 4 データレジスタ
R/W
ポート 4
XXXXXXXXB
000005H
PDR5
ポート 5 データレジスタ
R/W
ポート 5
XXXXXXXXB
000006H
PDR6
ポート 6 データレジスタ
R/W
ポート 6
XXXXXXXXB
000007H
PDR7
ポート 7 データレジスタ
R/W
ポート 7
XXXXXXXXB
000008H
PDR8
ポート 8 データレジスタ
R/W
ポート 8
XXXXXXXXB
000009H
PDR9
ポート 9 データレジスタ
R/W
ポート 9
XXXXXXXXB
00000AH
PDRA
ポート A データレジスタ
R/W
ポート A
XXXXXXXXB
00000BH
UDER
アップダウンタイマ入力許可レジスタ
R/W
アップダウンタイマ
入力制御
XX000000B
00000CH
ILSR0
シリアル入力レベル選択レジスタ 0
R/W
レジスタ名称
00000DH
ILSR1
シリアル入力レベル選択レジスタ 1
R/W
00000EH
ILSR2
シリアル入力レベル選択レジスタ 2
R/W
00000FH
00000000B
マルチファンクション
シリアル制御
00000000B
---00000B
使用禁止
000010H
DDR0
ポート 0 方向レジスタ
R/W
ポート 0
00000000B
000011H
DDR1
ポート 1 方向レジスタ
R/W
ポート 1
00000000B
000012H
DDR2
ポート 2 方向レジスタ
R/W
ポート 2
00000000B
000013H
DDR3
ポート 3 方向レジスタ
R/W
ポート 3
00000000B
000014H
DDR4
ポート 4 方向レジスタ
R/W
ポート 4
00000000B
000015H
DDR5
ポート 5 方向レジスタ
R/W
ポート 5
00000000B
000016H
DDR6
ポート 6 方向レジスタ
R/W
ポート 6
00000000B
000017H
DDR7
ポート 7 方向レジスタ
R/W
ポート 7
-0000000B
000018H
DDR8
ポート 8 方向レジスタ
R/W
ポート 8
00000000B
000019H
DDR9
ポート 9 方向レジスタ
R/W
ポート 9
00000000B
00001AH
DDRA
ポート A 方向レジスタ
R/W
ポート A
----0000B
00001BH
ADER0
アナログ入力許可レジスタ 0
R/W
ポート 6, A/D
11111111B
00001CH
ADER1
アナログ入力許可レジスタ 1
R/W
ポート 9, A/D
11111111B
00001DH
ADER2
アナログ入力許可レジスタ 2
R/W
ポート 7, A/D
----1111B
00001EH
RDR0
ポート 0 入力抵抗レジスタ
R/W
ポート 0 ( プルアップ
抵抗制御 )
00000000B
00001FH
RDR1
ポート 1 入力抵抗レジスタ
R/W
ポート 1 ( プルアップ
抵抗制御 )
00000000B
000020H
SMR0
シリアルバスモードレジスタ ch.0
000021H
SCR0/
IBCR0
シリアルバス制御レジスタ /I C バス制御
レジスタ ch.0
R/W
000022H
ESCR0/
IBSR0
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.0
R/W
2
$$$$$$$$B
R/W
マルチファンクション
シリアル ch.0
$$$$$$$$B
$$$$$$$$B
（続く）
DS07–13743–5
23
MB90880 シリーズ
アドレス
レジスタ
略称
000023H
SSR0
000024H
000025H
R/W
レジスタ名称
リソース
初期値
シリアルステータスレジスタ ch.0
R/W
$$$$$$$$B
RDR00/
TDR00
送受信データレジスタ 0 ch.0
R,W
$$$$$$$$B
RDR10/
TDR10
送受信データレジスタ 1 ch.0
R,W
000026H
BGR00
ボーレートジェネレータレジスタ 0 ch.0
R/W
000027H
BGR10
ボーレートジェネレータレジスタ 1 ch.0
R/W
$$$$$$$$B
000028H
ISBA0
7 ビットスレーブアドレスレジスタ ch.0
R/W
00000000B
000029H
ISMK0
7 ビットスレーブアドレスマスクレジスタ
ch.0
R/W
01111111B
00002AH
SMR1
シリアルバスモードレジスタ ch.1
R/W
$$$$$$$$B
00002BH
SCR1/
IBCR1
シリアルバス制御レジスタ /I2C バス制御
レジスタ ch.1
R/W
$$$$$$$$B
00002CH
ESCR1/
IBSR1
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.1
R/W
$$$$$$$$B
00002DH
SSR1
シリアルステータスレジスタ ch.1
R/W
$$$$$$$$B
00002EH
RDR01/
TDR01
送受信データレジスタ 0 ch.1
R,W
00002FH
RDR11/
TDR11
送受信データレジスタ 1 ch.1
R,W
$$$$$$$$B
000030H
BGR01
ボーレートジェネレータレジスタ 0 ch.1
R/W
$$$$$$$$B
000031H
BGR11
ボーレートジェネレータレジスタ 1 ch.1
R/W
$$$$$$$$B
000032H
ISBA1
7 ビットスレーブアドレスレジスタ ch.1
R/W
00000000B
000033H
ISMK1
7 ビットスレーブアドレスマスクレジスタ
ch.1
R/W
01111111B
000034H
ADCSL
A/D 制御ステータスレジスタ下位
R/W
00011110B
000035H
ADCSH
A/D 制御ステータスレジスタ上位
R/W
00000000B
000036H
ADCRL
A/D データレジスタ下位
R
R
$$$$$$$$B
マルチファンクション
シリアル ch.0
マルチファンクション
シリアル ch.1
$$$$$$$$B
$$$$$$$$B
XXXXXXXXB
A/D コンバータ
000037H
ADCRH
A/D データレジスタ上位
000038H
ADSRL
A/D 変換チャネル設定レジスタ下位
R/W
00000000B
000039H
ADSRH
A/D 変換チャネル設定レジスタ上位
R/W
00000000B
00003AH
111111XXB
予約領域
00003BH
PACSR1
アドレス検出制御ステータスレジスタ 1
R/W
アドレス一致検出機能
00000000B
00003CH
OLSR0
出力レベル選択レジスタ 0
R/W
ポート 7 (N-ch オ−プン
ドレイン制御 )
-000----B
00003DH
OLSR1
出力レベル選択レジスタ 1
R/W
ポート 8 (N-ch オ−プン
ドレイン制御 )
00000000B
00003EH
SMR2
シリアルバスモードレジスタ ch.2
R/W
00003FH
SCR2/
IBCR2
シリアルバス制御レジスタ /I2C バス制御
レジスタ ch.2
R/W
000040H
ESCR2/
IBSR2
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.2
R/W
$$$$$$$$B
マルチファンクション
シリアル ch.2
$$$$$$$$B
$$$$$$$$B
（続く）
24
DS07–13743–5
MB90880 シリーズ
アドレス
レジスタ
略称
000041H
SSR2
000042H
000043H
レジスタ名称
R/W
リソース
初期値
シリアルステータスレジスタ ch.2
R/W
$$$$$$$$B
RDR02/
TDR02
送受信データレジスタ 0 ch.2
R,W
$$$$$$$$B
RDR12/
TDR12
送受信データレジスタ 1 ch.2
R,W
000044H
BGR02
ボーレートジェネレータレジスタ 0 ch.2
R/W
000045H
BGR12
ボーレートジェネレータレジスタ 1 ch.2
R/W
$$$$$$$$B
000046H
ISBA2
7 ビットスレーブアドレスレジスタ ch.2
R/W
00000000B
000047H
ISMK2
7 ビットスレーブアドレスマスクレジスタ
ch.2
R/W
01111111B
000048H
SMR3
シリアルバスモードレジスタ ch.3
R/W
$$$$$$$$B
000049H
SCR3/
IBCR3
シリアルバス制御レジスタ /I2C バス制御
レジスタ ch.3
R/W
$$$$$$$$B
00004AH
ESCR3/
IBSR3
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.3
R/W
$$$$$$$$B
00004BH
SSR3
シリアルステータスレジスタ ch.3
R/W
$$$$$$$$B
00004CH
RDR03/
TDR03
送受信データレジスタ 0 ch.3
R,W
00004DH
RDR13/
TDR13
送受信データレジスタ 1 ch.3
R,W
$$$$$$$$B
00004EH
BGR03
ボーレートジェネレータレジスタ 0 ch.3
R/W
$$$$$$$$B
00004FH
BGR13
ボーレートジェネレータレジスタ 1 ch.3
R/W
$$$$$$$$B
000050H
ISBA3
7 ビットスレーブアドレスレジスタ ch.3
R/W
00000000B
000051H
ISMK3
7 ビットスレーブアドレスマスクレジスタ
ch.3
R/W
01111111B
000052H
SMR4
シリアルバスモードレジスタ ch.4
R/W
$$$$$$$$B
000053H
SCR4/
IBCR4
シリアルバス制御レジスタ /I2C バス制御
レジスタ ch.4
R/W
$$$$$$$$B
000054H
ESCR4/
IBSR4
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.4
R/W
$$$$$$$$B
000055H
SSR4
シリアルステータスレジスタ ch.4
R/W
$$$$$$$$B
000056H
RDR04/
TDR04
送受信データレジスタ 0 ch.4
R,W
000057H
RDR14/
TDR14
送受信データレジスタ 1 ch.4
R,W
$$$$$$$$B
000058H
BGR04
ボーレートジェネレータレジスタ 0 ch.4
R/W
$$$$$$$$B
000059H
BGR14
ボーレートジェネレータレジスタ 1 ch.4
R/W
$$$$$$$$B
00005AH
ISBA4
7 ビットスレーブアドレスレジスタ ch.4
R/W
00000000B
00005BH
ISMK4
7 ビットスレーブアドレスマスクレジスタ
ch.4
R/W
01111111B
$$$$$$$$B
マルチファンクション
シリアル ch.2
マルチファンクション
シリアル ch.3
マルチファンクション
シリアル ch.4
$$$$$$$$B
$$$$$$$$B
$$$$$$$$B
（続く）
DS07–13743–5
25
MB90880 シリーズ
アドレス
レジスタ
略称
00005CH
SMR5
シリアルバスモードレジスタ ch.5
R/W
$$$$$$$$B
00005DH
SCR5/
IBCR5
シリアルバス制御レジスタ /I2C バス制御
レジスタ ch.5
R/W
$$$$$$$$B
00005EH
ESCR5/
IBSR5
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.5
R/W
$$$$$$$$B
00005FH
SSR5
シリアルステータスレジスタ ch.5
R/W
$$$$$$$$B
000060H
RDR05/
TDR05
送受信データレジスタ 0 ch.5
R,W
000061H
RDR15/
TDR15
送受信データレジスタ 1 ch.5
R,W
$$$$$$$$B
000062H
BGR05
ボーレートジェネレータレジスタ 0 ch.5
R/W
$$$$$$$$B
000063H
BGR15
ボーレートジェネレータレジスタ 1 ch.5
R/W
$$$$$$$$B
000064H
ISBA5
7 ビットスレーブアドレスレジスタ ch.5
R/W
00000000B
000065H
ISMK5
7 ビットスレーブアドレスマスクレジスタ
ch.5
R/W
01111111B
000066H
000067H
000068H
000069H
00006AH
00006BH
00006CH
00006DH
OCCP0
アウトプットコンペアレジスタ (ch.0) 下位
000070H
000071H
000072H
000073H
リソース
初期値
マルチファンクション
シリアル ch.5
OCCP1
アウトプットコンペアレジスタ (ch.1) 下位
R/W
アウトプットコンペアレジスタ (ch.1) 上位
OCCP2
アウトプットコンペアレジスタ (ch.2) 下位
R/W
00000000B
00000000B
16 ビット入出力タイマ
アウトプットコンペア
(ch.0 ∼ ch.5)
アウトプットコンペアレジスタ (ch.3) 下位
00000000B
00000000B
00000000B
アウトプットコンペアレジスタ (ch.2) 上位
OCCP3
$$$$$$$$B
00000000B
R/W
アウトプットコンペアレジスタ (ch.0) 上位
00000000B
R/W
00000000B
アウトプットコンペアレジスタ (ch.3) 上位
00006EH
00006FH
R/W
レジスタ名称
予約領域
ROMM
OCCP4
ROM ミラー機能選択レジスタ
アウトプットコンペアレジスタ (ch.4) 下位
R/W
-------1B
ROM ミラー機能
00000000B
R/W
00000000B
アウトプットコンペアレジスタ (ch.4) 上位
OCCP5
アウトプットコンペアレジスタ (ch.5) 下位
00000000B
R/W
00000000B
アウトプットコンペアレジスタ (ch.5) 上位
アウトプットコンペアコントロールレジス
タ (ch.0, ch.1) 下位
R/W
000075H
アウトプットコンペアコントロールレジス
タ (ch.0, ch.1) 上位
R/W
000076H
アウトプットコンペアコントロールレジス
タ (ch.2, ch.3) 下位
R/W
000077H
アウトプットコンペアコントロールレジス
タ (ch.2, ch.3) 上位
R/W
---00000B
000078H
アウトプットコンペアコントロールレジス
タ (ch.4, ch.5) 下位
R/W
0000--00B
アウトプットコンペアコントロールレジス
タ (ch.4, ch.5) 上位
R/W
---00000B
000074H
OCS01
OCS23
OCS45
000079H
0000--00B
16 ビット入出力タイマ
アウトプットコンペア
(ch.0 ∼ ch.5)
---00000B
0000--00B
（続く）
26
DS07–13743–5
MB90880 シリーズ
アドレス
レジスタ
略称
R/W
レジスタ名称
リソース
初期値
インプットキャプチャデータレジスタ
(ch.0) 下位
R
XXXXXXXXB
00007BH
インプットキャプチャデータレジスタ
(ch.0) 上位
R
XXXXXXXXB
00007CH
インプットキャプチャデータレジスタ
(ch.1) 下位
R
インプットキャプチャデータレジスタ
(ch.1) 上位
R
16 ビット入出力タイマ XXXXXXXXB
インプットキャプチャ
(ch.0, ch.1)
XXXXXXXXB
00007AH
IPCP0
IPCP1
00007DH
00007EH
ICS01
インプットキャプチャコントロール
ステータスレジスタ
00007FH
ICE01
インプットキャプチャエッジレジスタ
000080H
TCDT
000081H
TCDT
000082H
TCCS
000083H
TCCS
000084H
000085H
CPCLR
R/W
00000000B
R
------XXB
タイマカウンタデータレジスタ下位
R/W
00000000B
タイマカウンタデータレジスタ上位
R/W
00000000B
タイマコントロールステータスレジスタ
R/W
タイマコントロールステータスレジスタ
R/W
コンペアクリアレジスタ下位
16 ビット入出力タイマ
フリーランタイマ
00000000B
XX-00000B
XXXXXXXXB
R/W
XXXXXXXXB
コンペアクリアレジスタ上位
000086H
∼
00009AH
予約領域
00009BH
DCSR
DMAC ディスクリプタチャネル指定
レジスタ
R/W
DMAC
00000000B
00009CH
DSRL
DMAC ステータスレジスタ下位
R/W
DMAC
00000000B
00009DH
DSRH
DMAC ステータスレジスタ上位
R/W
DMAC
00000000B
00009EH
PACSR0
アドレス検出制御ステータスレジスタ 0
R/W
アドレス一致検出機能
00000000B
00009FH
DIRR
遅延割込み要因発生 / 解除レジスタ
R/W
遅延割込み発生
モジュール
-------0B
0000A0H
LPMCR
0000A1H
CKSCR
低消費電力モード制御レジスタ
W, R/W
クロック選択レジスタ
R, R/W
0000A2H,
0000A3H
00011000B
低消費電力
11111100B
予約領域
0000A4H
DSSR
DMAC ストップステータスレジスタ
0000A5H
ARSR
自動レディ機能選択レジスタ
W
0000A6H
HACR
外部アドレス出力制御レジスタ
W
0000A7H
EPCR
バス制御信号選択レジスタ
W
0000A8H
WDTC
ウォッチドッグタイマ制御レジスタ
0000A9H
TBTC
0000AAH
WTC
R/W
DMAC
00000000B
0011--00B
外部バス
********B
1000*10-B
R, W
ウォッチドッグタイマ
XXXXX111B
タイムベースタイマ制御レジスタ
W, R/W
タイムベースタイマ
1XX00100B
時計タイマ制御レジスタ
R, R/W
時計タイマ
10001000B
0000ABH
予約領域
0000ACH
DERL
DMAC イネーブルレジスタ下位
R/W
0000ADH
DERH
DMAC イネーブルレジスタ上位
R/W
0000AEH
FMCS
フラッシュメモリコントロールステータス
レジスタ
0000AFH
W, R/W
DMAC
フラッシュメモリ I/F
00000000B
00000000B
000X0000B
禁止領域
（続く）
DS07–13743–5
27
MB90880 シリーズ
アドレス
レジスタ
略称
0000B0H
ICR00
割込み制御レジスタ 00
W, R/W
00000111B
0000B1H
ICR01
割込み制御レジスタ 01
W, R/W
00000111B
0000B2H
ICR02
割込み制御レジスタ 02
W, R/W
00000111B
0000B3H
ICR03
割込み制御レジスタ 03
W, R/W
00000111B
0000B4H
ICR04
割込み制御レジスタ 04
W, R/W
00000111B
0000B5H
ICR05
割込み制御レジスタ 05
W, R/W
00000111B
0000B6H
ICR06
割込み制御レジスタ 06
W, R/W
00000111B
0000B7H
ICR07
割込み制御レジスタ 07
W, R/W
R/W
レジスタ名称
リソース
初期値
00000111B
割込み制御
0000B8H
ICR08
割込み制御レジスタ 08
W, R/W
00000111B
0000B9H
ICR09
割込み制御レジスタ 09
W, R/W
00000111B
0000BAH
ICR10
割込み制御レジスタ 10
W, R/W
00000111B
0000BBH
ICR11
割込み制御レジスタ 11
W, R/W
00000111B
0000BCH
ICR12
割込み制御レジスタ 12
W, R/W
00000111B
0000BDH
ICR13
割込み制御レジスタ 13
W, R/W
00000111B
0000BEH
ICR14
割込み制御レジスタ 14
W, R/W
00000111B
0000BFH
ICR15
割込み制御レジスタ 15
W, R/W
00000111B
0000C0H
CMR0
チップセレクト領域 MASK レジスタ 0
R/W
00001111B
0000C1H
CAR0
チップセレクト領域レジスタ 0
R/W
11111111B
0000C2H
CMR1
チップセレクト領域 MASK レジスタ 1
R/W
00001111B
0000C3H
CAR1
チップセレクト領域レジスタ 1
R/W
11111111B
0000C4H
CMR2
チップセレクト領域 MASK レジスタ 2
R/W
00001111B
バスインタフェース
0000C5H
CAR2
チップセレクト領域レジスタ 2
R/W
11111111B
0000C6H
CMR3
チップセレクト領域 MASK レジスタ 3
R/W
00001111B
0000C7H
CAR3
チップセレクト領域レジスタ 3
R/W
11111111B
0000C8H
CSCR
チップセレクトコントロールレジスタ
R/W
----000*B
0000C9H
CALR
チップセレクトアクティブレベルレジスタ
R/W
----0000B
0000CAH
∼
0000CEH
予約領域
0000CFH
PLLOS
PLL 出力選択レジスタ
W
PLL
0000D0H
BAPL
DMA バッファアドレスポインタ下位
R/W
XXXXXXXXB
0000D1H
BAPM
DMA バッファアドレスポインタ中位
R/W
XXXXXXXXB
0000D2H
BAPH
DMA バッファアドレスポインタ上位
R/W
XXXXXXXXB
0000D3H
DMACS
DMA コントロールレジスタ
R/W
0000D4H
IOAL
DMAI/O レジスタアドレスポインタ下位
R/W
0000D5H
IOAH
DMAI/O レジスタアドレスポインタ上位
R/W
XXXXXXXXB
0000D6H
DCTL
DMA データカウンタ下位
R/W
XXXXXXXXB
0000D7H
DCTH
DMA データカウンタ上位
R/W
XXXXXXXXB
DMAC
------X0B
XXXXXXXXB
XXXXXXXXB
0000D8H
∼
0000DFH
予約領域
（続く）
28
DS07–13743–5
MB90880 シリーズ
アドレス
レジスタ
略称
0000E0H
ENIR0
割込み /DTP 許可レジスタ 0
R/W
0000E1H
EIRR0
割込み /DTP 要因レジスタ 0
R/W
要求レベル設定レジスタ 0
R/W
要求レベル設定レジスタ 0
R/W
00000000B
00000000B
0000E2H
0000E3H
ELVR0
R/W
レジスタ名称
リソース
初期値
00000000B
XXXXXXXXB
DTP/ 外部割込み
00000000B
0000E4H
ENIR1
割込み /DTP 許可レジスタ 1
R/W
0000E5H
EIRR1
割込み /DTP 要因レジスタ 1
R/W
要求レベル設定レジスタ 1
R/W
要求レベル設定レジスタ 1
R/W
00000000B
XXXX0000B
0000E6H
0000E7H
ELVR1
0000E8H
ENIR2
割込み /DTP 許可レジスタ 2
R/W
0000E9H
EIRR2
割込み /DTP 要因レジスタ 2
R/W
要求レベル設定レジスタ 2
R/W
要求レベル設定レジスタ 2
R/W
0000EAH
0000EBH
ELVR2
XXXXXXXXB
DTP/ 外部割込み
00000000B
XXXXXXXXB
DTP/ 外部割込み
00000000B
00000000B
0000ECH
∼
0000EFH
予約領域
0000F0H
∼
0000FFH
外部領域
000100H
RAM 領域 / 拡張インテリジェント I/O サービス (EI2OS)
∼
00017FH
000180H
∼
RAM 領域
#H *
007900H
PCNTL0
PPG0 制御ステータスレジスタ下位
R/W
007901H
PCNTH0
PPG0 制御ステータスレジスタ上位
R/W
007902H
PCNTL1
PPG1 制御ステータスレジスタ下位
R/W
007903H
PCNTH1
PPG1 制御ステータスレジスタ上位
R/W
007904H
PCNTL2
PPG2 制御ステータスレジスタ下位
R/W
007905H
PCNTH2
PPG2 制御ステータスレジスタ上位
R/W
007906H
PCNTL3
PPG3 制御ステータスレジスタ下位
R/W
007907H
PCNTH3
PPG3 制御ステータスレジスタ上位
R/W
007908H
PCNTL4
PPG4 制御ステータスレジスタ下位
R/W
007909H
PCNTH4
PPG4 制御ステータスレジスタ上位
R/W
00790AH
PCNTL5
PPG5 制御ステータスレジスタ下位
R/W
00790BH
PCNTH5
PPG5 制御ステータスレジスタ上位
R/W
00790CH
PCNTL6
PPG6 制御ステータスレジスタ下位
R/W
00790DH
PCNTH6
PPG6 制御ステータスレジスタ上位
R/W
00790EH
PCNTL7
PPG7 制御ステータスレジスタ下位
R/W
00790FH
PCNTH7
PPG7 制御ステータスレジスタ上位
R/W
007910H
PPGDIV
PPG0 出力分周設定レジスタ
R/W
007911H
00000000B
16 ビット PPG0
00000001B
00000000B
16 ビット PPG1
00000001B
00000000B
16 ビット PPG2
00000001B
00000000B
16 ビット PPG3
00000001B
00000000B
16 ビット PPG4
00000001B
00000000B
16 ビット PPG5
00000001B
00000000B
16 ビット PPG6
00000001B
00000000B
16 ビット PPG7
16 ビット PPG0
00000001B
11111100B
予約領域
（続く）
DS07–13743–5
29
MB90880 シリーズ
アドレス
レジスタ
略称
007912H
PDCRL0
007913H
PDCRH0
007914H
PCSRL0
007915H
PCSRH0
007916H
PUDUTL0
007917H
PUDUTH0
PPG0 ダウンカウンタレジスタ
R
PPG0 周期設定レジスタ
W
PPG0 デューティ設定レジスタ
W
007918H
PDCRH1
00791CH
PCSRL1
00791DH
PCSRH1
00791EH
PUDUTL1
PUDUTH1
PPG1 ダウンカウンタレジスタ
R
PPG1 周期設定レジスタ
W
PPG1 デューティ設定レジスタ
W
007920H
PDCRH2
007924H
PCSRL2
007925H
PCSRH2
007926H
PUDUTL2
PUDUTH2
PPG2 ダウンカウンタレジスタ
R
PPG2 周期設定レジスタ
W
PPG2 デューティ設定レジスタ
W
007928H
PDCRH3
00792CH
PCSRL3
00792DH
PCSRH3
00792EH
PUDUTL3
PUDUTH3
PPG3 ダウンカウンタレジスタ
R
PPG3 周期設定レジスタ
W
PPG3 デューティ設定レジスタ
W
007930H
00000000B
11111111B
11111111B
11111111B
16 ビット PPG1
11111111B
00000000B
00000000B
11111111B
11111111B
11111111B
16 ビット PPG2
11111111B
00000000B
00000000B
11111111B
11111111B
11111111B
16 ビット PPG3
11111111B
00000000B
00000000B
使用禁止
PDCRL4
007933H
PDCRH4
007934H
PCSRL4
007935H
PCSRH4
007936H
PUDUTL4
007937H
00000000B
使用禁止
007931H
007932H
11111111B
使用禁止
PDCRL3
00792BH
00792FH
11111111B
16 ビット PPG0
使用禁止
007929H
00792AH
11111111B
使用禁止
PDCRL2
007923H
007927H
11111111B
使用禁止
007921H
007922H
初期値
使用禁止
PDCRL1
00791BH
00791FH
リソース
使用禁止
007919H
00791AH
R/W
レジスタ名称
PUDUTH4
PPG4 ダウンカウンタレジスタ
R
PPG4 周期設定レジスタ
W
PPG4 デューティ設定レジスタ
W
007938H
使用禁止
007939H
使用禁止
11111111B
11111111B
11111111B
16 ビット PPG4
11111111B
00000000B
00000000B
（続く）
30
DS07–13743–5
MB90880 シリーズ
アドレス
レジスタ
略称
00793AH
PDCRL5
00793BH
PDCRH5
00793CH
PCSRL5
00793DH
PCSRH5
00793EH
PUDUTL5
00793FH
PUDUTH5
PPG5 ダウンカウンタレジスタ
R
PPG5 周期設定レジスタ
W
PPG5 デューティ設定レジスタ
W
007940H
PDCRH6
007944H
PCSRL6
007945H
PCSRH6
007946H
PUDUTL6
PUDUTH6
PPG6 ダウンカウンタレジスタ
R
PPG6 周期設定レジスタ
W
PPG6 デューティ設定レジスタ
W
007948H
PDCRH7
00794CH
PCSRL7
00794DH
PCSRH7
00794EH
PUDUTL7
PUDUTH7
PPG7 ダウンカウンタレジスタ
R
PPG7 周期設定レジスタ
W
PPG7 デューティ設定レジスタ
W
007950H
使用禁止
007951H
使用禁止
007952H
007953H
007954H
11111111B
11111111B
16 ビット PPG5
TMCR0
STC0
タイマ制御レジスタ ch.0
R/W
ステータス制御レジスタ ch.0
R/W
007955H
00000000B
00000000B
11111111B
11111111B
11111111B
16 ビット PPG6
00000000B
11111111B
11111111B
11111111B
16 ビット PPG7
00795AH
00795BH
11111111B
00000000B
00000000B
00000000B
ベースタイマ ch.0
00000000B
00000000B
使用禁止
00000000B/
XXXXXXXXB
TMR0
タイマレジスタ ch.0
R/W
PCSR0/
PRLL0
周期 /L 幅設定レジスタ ch.0
R/W
00000000B/
XXXXXXXXB
007957H
007959H
11111111B
00000000B
007956H
007958H
11111111B
使用禁止
PDCRL7
00794BH
00794FH
11111111B
使用禁止
007949H
00794AH
初期値
使用禁止
PDCRL6
007943H
007947H
リソース
使用禁止
007941H
007942H
R/W
レジスタ名称
PDUT0/
PRLH0/
DTBF0
デューティ /H 幅 / データバッファ
レジスタ ch.0
R/W
XXXXXXXXB
ベースタイマ ch.0
XXXXXXXXB
XXXXXXXXB/
00000000B
XXXXXXXXB/
00000000B
（続く）
DS07–13743–5
31
MB90880 シリーズ
アドレス
00795CH
00795DH
00795EH
レジスタ
略称
TMCR1
STC1
R/W
レジスタ名称
タイマ制御レジスタ ch.1
R/W
ステータス制御レジスタ ch.1
R/W
00795FH
リソース
00000000B
ベースタイマ ch.1
使用禁止
00000000B/
XXXXXXXXB
TMR1
タイマレジスタ ch.1
R/W
PCSR1/
PRLL1
周期 /L 幅設定レジスタ ch.1
R/W
00000000B/
XXXXXXXXB
007961H
007963H
007964H
007965H
007966H
007967H
007968H
PDUT1/
PRLH1/
DTBF1
デューティ /H 幅 / データバッファ
レジスタ ch.1
R/W
TMCR2
タイマ制御レジスタ ch.2
R/W
ステータス制御レジスタ ch.2
R/W
STC2
007969H
XXXXXXXXB
ベースタイマ ch.1
XXXXXXXXB/
00000000B
00000000B
ベースタイマ ch.2
00796EH
00796FH
007970H
007971H
007972H
使用禁止
TMR2
タイマレジスタ ch.2
R/W
PCSR2/
PRLL2
周期 /L 幅設定レジスタ ch.2
R/W
PDUT2/
PRLH2/
DTBF2
デューティ /H 幅 / データバッファ
レジスタ ch.2
R/W
TMCR3
タイマ制御レジスタ ch.3
R/W
ステータス制御レジスタ ch.3
R/W
STC3
007973H
00000000B/
XXXXXXXXB
00000000B/
XXXXXXXXB
XXXXXXXXB
ベースタイマ ch.2
XXXXXXXXB/
00000000B
00000000B
ベースタイマ ch.3
007978H
007979H
00000000B
00000000B
使用禁止
00000000B/
XXXXXXXXB
TMR3
タイマレジスタ ch.3
R/W
PCSR3/
PRLL3
周期 /L 幅設定レジスタ ch.3
R/W
00000000B/
XXXXXXXXB
007975H
007977H
XXXXXXXXB
XXXXXXXXB/
00000000B
007974H
007976H
00000000B
00000000B
00796BH
00796DH
XXXXXXXXB
XXXXXXXXB/
00000000B
00796AH
00796CH
00000000B
00000000B
007960H
007962H
初期値
PDUT3/
PRLH3/
DTBF3
デューティ /H 幅 / データバッファレジス
タ ch.3
R/W
XXXXXXXXB
ベースタイマ ch.3
XXXXXXXXB
XXXXXXXXB/
00000000B
XXXXXXXXB/
00000000B
（続く）
32
DS07–13743–5
MB90880 シリーズ
アドレス
レジスタ
略称
00797AH
UDCR0
アップダウンカウントレジスタ (ch.0)
R
00000000B
00797BH
UDCR1
アップダウンカウントレジスタ (ch.1)
R
00000000B
00797CH
RCR0
リロード / コンペアレジスタ (ch.0)
W
00000000B
00797DH
RCR1
リロード / コンペアレジスタ (ch.1)
W
00000000B
R/W
レジスタ名称
リソース
00797EH
CCRL0
00797FH
CCRH0
8/16 ビットアップ
カウンタコントロールレジスタ (ch.0) 下位 W, R/W
ダウンカウンタ / タイマ
R/W
カウンタコントロールレジスタ (ch.0) 上位
007980H
CCRL1
カウンタコントロールレジスタ (ch.1) 下位 W, R/W
007981H
CCRH1
カウンタコントロールレジスタ (ch.1) 上位
007982H
CSR0
カウンタステータスレジスタ (ch.0)
007983H
007984H
初期値
XX00X000B
00000000B
XX00X000B
R/W
-0000000B
R, R/W
00000000B
予約領域
CSR1
R, R/W
カウンタステータスレジスタ (ch.1)
8/16 ビットアップ
ダウンカウンタ / タイマ
00000000B
007985H
∼
00798FH
予約領域
007990H
SMR6
シリアルバスモードレジスタ ch.6
R/W
$$$$$$$$B
007991H
SCR6/
IBCR6
シリアルバス制御レジスタ /I2C バス制御レ
ジスタ ch.6
R/W
$$$$$$$$B
007992H
ESCR6/
IBSR6
拡張通信制御レジスタ /I2C バスステータス
レジスタ ch.6
R/W
$$$$$$$$B
007993H
SSR6
シリアルステータスレジスタ ch.6
R/W
$$$$$$$$B
007994H
RDR06/
TDR06
送受信データレジスタ 0 ch.6
R,W
007995H
RDR16/
TDR16
送受信データレジスタ 1 ch.6
R,W
$$$$$$$$B
007996H
BGR06
ボーレートジェネレータレジスタ 0 ch.6
R/W
$$$$$$$$B
007997H
BGR16
ボーレートジェネレータレジスタ 1 ch.6
R/W
$$$$$$$$B
007998H
ISBA6
7 ビットスレーブアドレスレジスタ ch.6
R/W
00000000B
007999H
ISMK6
7 ビットスレーブアドレスマスクレジスタ
ch.6
R/W
01111111B
00799AH
PAFSR
PPG 端子配置切換えレジスタ
R/W
PPG 端子切換え制御
----0000B
00799BH
PMSSR
PPG マルチチャネル起動レジスタ
R/W
PPG マルチ起動制御
00000000B
R/W
マルチファンクション
シリアル端子制御
-----000B
00799CH
00799DH
マルチファンクション
シリアル ch.6
$$$$$$$$B
予約領域
P9FSR
シリアル端子切換えレジスタ 1
00799CH
∼
0079A1H
予約領域
0079A2H
P7FSR
シリアル端子切換えレジスタ 0
R/W
マルチファンクション
シリアル端子制御
----000XB
0079A3H
LSYNS
LIN SYNCH FIELD 切換えレジスタ
R/W
インプットキャプチャ
入力制御
10001000B
（続く）
DS07–13743–5
33
MB90880 シリーズ
（続き）
アドレス
レジスタ
略称
レジスタ名称
0079A4H,
0079A5H
R/W
リソース
初期値
フラッシュメモリ
I/F
00000000B
予約領域
0079A6H
FWR0
フラッシュメモリ書込みコントロールレジスタ 0
R/W
0079A7H
FWR1
フラッシュメモリ書込みコントロールレジスタ 1
R/W
00000000B
0079A8H
∼
0079DFH
予約領域
0079E0H
0079E1H
PADR0
検出アドレスレジスタ 0 ( 上位 )
0079E3H
検出アドレスレジスタ 1 ( 下位 )
PADR1
検出アドレスレジスタ 1 ( 上位 )
0079E6H
検出アドレスレジスタ 2 ( 下位 )
PADR2
0079E8H
アドレス一致
検出機能
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
R/W
検出アドレスレジスタ 1 ( 中位 )
0079E5H
0079E7H
R/W
検出アドレスレジスタ 0 ( 中位 )
0079E2H
0079E4H
XXXXXXXXB
検出アドレスレジスタ 0 ( 下位 )
アドレス一致
検出機能
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
R/W
検出アドレスレジスタ 2 ( 中位 )
アドレス一致
検出機能
検出アドレスレジスタ 2 ( 上位 )
XXXXXXXXB
XXXXXXXXB
0079E9H
∼
0079EFH
予約領域
0079F0H
0079F1H
PADR3
検出アドレスレジスタ 3 ( 上位 )
0079F3H
検出アドレスレジスタ 4 ( 下位 )
PADR4
検出アドレスレジスタ 4 ( 上位 )
0079F6H
検出アドレスレジスタ 5 ( 下位 )
0079F8H
PADR5
アドレス一致
検出機能
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
R/W
検出アドレスレジスタ 4 ( 中位 )
0079F5H
0079F7H
R/W
検出アドレスレジスタ 3 ( 中位 )
0079F2H
0079F4H
XXXXXXXXB
検出アドレスレジスタ 3 ( 下位 )
アドレス一致
検出機能
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
R/W
検出アドレスレジスタ 5 ( 中位 )
検出アドレスレジスタ 5 ( 上位 )
アドレス一致
検出機能
XXXXXXXXB
XXXXXXXXB
0079F9H
∼
007FFFH
予約領域
R/W について
R/W ：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
初期値についての説明
0 ：このビットの初期値は ,“0” です。
1 ：このビットの初期値は ,“1” です。
X ：このビットの初期値は , 不定です。
- ：このビットは , 利用されていません。
＊ ：このビットの初期値は , “1” または , “0” です。
モード端子 (MD2, MD1, MD0 端子 ) によって異なります。
＋ ：このビットの初期値は , “1” または , “0” です。
$ ：このビットの初期値は , リソースの動作モードによって異なります。
#H*：デバイスの RAM 領域によって異なります。
34
DS07–13743–5
MB90880 シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込み要因
EI2OS の
μDMAC
クリア チャネル番号
割込みベクタ
割込み制御レジスタ
番号
アドレス
番号
アドレス
リセット
×
⎯
#08
FFFFDCH
⎯
⎯
INT9 命令
×
⎯
#09
FFFFD8H
⎯
⎯
例外
×
⎯
#10
FFFFD4H
⎯
⎯
INT0 (IRQ0/1)
○
0
#11
FFFFD0H
#12
FFFFCCH
0000B0H
○
⎯
ICR00
INT1 (IRQ2 ∼ IRQ7)
INT2 (IRQ8 ∼ IRQ15)
○
⎯
#13
FFFFC8H
#14
FFFFC4H
0000B1H
○
⎯
ICR01
INT3 (IRQ16 ∼ IRQ23)
ベースタイマ ch.0 ( 要因 0,1)
○
1
#15
FFFFC0H
#16
FFFFBCH
0000B2H
○
2
ICR02
ベースタイマ ch.1 ( 要因 0,1)
ベースタイマ ch.2 ( 要因 0,1)
○
3
#17
FFFFB8H
#18
FFFFB4H
0000B3H
○
4
ICR03
ベースタイマ ch.3 ( 要因 0,1)
PPG0/PPG4 カウンタボロー
○
5
#19
FFFFB0H
#20
FFFFACH
0000B4H
○
6
ICR04
PPG1/PPG5 カウンタボロー
PPG2/PPG6 カウンタボロー
○
7
#21
FFFFA8H
#22
FFFFA4H
0000B5H
×
8
ICR05
PPG3/PPG7 カウンタボロー
8/16 ビットアップダウンカウンタ /
タイマ (ch.0, 1) コンペア / アンダフロー /
オーバフロー / アップダウン反転
×
⎯
#23
FFFFA0H
ICR06
0000B6H
インプットキャプチャ (ch.0/1) 取込み
○
⎯
#24
FFFF9CH
アウトプットコンペア (ch.0/1/2) 一致
○
⎯
#25
FFFF98H
#26
FFFF94H
0000B7H
○
⎯
ICR07
アウトプットコンペア (ch.3/4/5) 一致
A/D コンバータ
○
⎯
#27
FFFF90H
16 ビットフリーランタイマオーバフロー /
コンペアクリア / マルチファンクション
シリアル ch.4/5/6 ステータス
9
#28
FFFF8CH
ICR08
0000B8H
○
マルチファンクションシリアル ch.4 受信
○
10
#29
FFFF88H
#30
FFFF84H
0000B9H
○
11
ICR09
マルチファンクションシリアル ch.4 送信
マルチファンクションシリアル ch.5 受信
○
12
#31
FFFF80H
#32
FFFF7CH
0000BAH
○
13
ICR10
マルチファンクションシリアル ch.5 送信
マルチファンクションシリアル ch.6 受信
○
14
#33
FFFF78H
#34
FFFF74H
0000BBH
○
15
ICR11
マルチファンクションシリアル ch.6 送信
マルチファンクションシリアル ch.0/1 受信 /
ステータス
◎
⎯
#35
FFFF70H
ICR12
0000BCH
マルチファンクションシリアル ch.0/1 送信
○
⎯
#36
FFFF6CH
マルチファンクションシリアル ch.2 受信 /
ステータス
◎
⎯
#37
FFFF68H
ICR13
0000BDH
マルチファンクションシリアル ch.2 送信
○
⎯
#38
FFFF64H
マルチファンクションシリアル ch.3 受信 /
ステータス
◎
⎯
#39
FFFF60H
ICR14
0000BEH
○
⎯
#40
FFFF5CH
マルチファンクションシリアル ch.3 送信
（続く）
DS07–13743–5
35
MB90880 シリーズ
（続き）
割込み要因
EI2OS の
μDMAC
クリア チャネル番号
割込みベクタ
番号
アドレス
フラッシュの書込み / 消去 ,
タイムベースタイマ , 時計タイマ *
×
⎯
#41
FFFF58H
遅延割込み発生モジュール
×
⎯
#42
FFFF54H
割込み制御レジスタ
番号
アドレス
ICR15
0000BFH
× ：割込みクリア信号で , 割込み要求フラグはクリアされません。
○ ：割込みクリア信号で , 割込み要求フラグはクリアされます。
◎ ：割込みクリア信号で , 割込み要求フラグはクリアされます。受信の場合のみストップ要求あり。
＊：フラッシュ書込み / 消去とタイムベースタイマと時計タイマは同時に使用できませんので注意願います。
（注意事項）同一割込み番号に 2 つの割込み要因が合った場合 , リソースは両方の割込み要求フラグが EI2OS/μDMAC 割
込みクリア信号でクリアされます。したがって , 2 要因のどちらか 1 つ EI2OS/μDMAC 機能を使用すると ,
もう 1 つの割込み機能は使用できません。該当リソースの割込み要求許可ビットを “0” にして , ソフトウェア
ポーリング処理にて対処してください。
36
DS07–13743–5
MB90880 シリーズ
■ 電気的特性
1. 絶対最大定格
項目
電源電圧＊ 1
記号
“L” レベル最大総出力電流
“L” レベル平均総出力電流
“H” レベル最大出力電流
“H” レベル平均出力電流
“H” レベル最大総出力電流
備考
VSS ＋ 4.0
V
VSS − 0.3
VSS ＋ 4.0
V
DVcc=Vcc*2
AVCC
VSS − 0.3
VSS ＋ 4.0
V
＊2
AVRH
VSS − 0.3
VSS ＋ 4.0
V
＊2
VSS − 0.3
VSS ＋ 4.0
V
＊3
VSS − 0.3
VSS ＋ 7.0
V
＊ 3, ＊ 8
VSS − 0.3
VSS ＋ 4.0
V
＊3
VSS − 0.3
VSS ＋ 7.0
V
＊ 3, ＊ 8
VO
“L” レベル平均出力電流
単位
VSS − 0.3
出力電圧＊ 1
“L” レベル最大出力電流
最大
VCC
VI
最大総クランプ電流
最小
DVCC
入力電圧＊ 1
最大クランプ電流
定格値
ICLAMP
− 2.0
＋ 2.0
mA
＊7
Σ⏐ICLAMP⏐
⎯
20
mA
＊7
IOL1
⎯
10
mA
＊4
IOL2
⎯
20
mA
PA0 ∼ PA3*4
IOLAV1
⎯
3
mA
＊5
IOLAV2
⎯
10
mA
PA0 ∼ PA3*5
ΣIOL1
⎯
60
mA
ΣIOL2
⎯
80
mA
PA0 ∼ PA3
ΣIOLAV1
⎯
30
mA
＊6
ΣIOLAV2
⎯
40
mA
PA0 ∼ PA3*6
IOH1
⎯
− 10
mA
＊4
IOH2
⎯
− 20
mA
PA0 ∼ PA3*4
IOHAV1
⎯
−3
mA
＊5
IOHAV2
⎯
− 10
mA
PA0 ∼ PA3*5
ΣIOH1
⎯
− 60
mA
ΣIOH2
⎯
− 80
mA
PA0 ∼ PA3
ΣIOHAV1
⎯
− 30
mA
＊6
ΣIOHAV2
⎯
− 40
mA
PA0 ∼ PA3*6
消費電力
PD
⎯
320
mW
動作温度
TA
− 40
＋ 85
°C
保存温度
Tstg
− 55
＋ 150
°C
“H” レベル平均総出力電流
＊ 1：VSS ＝ AVSS ＝ DVss ＝ 0.0 V を基準にしています。
＊ 2：AVCC, DVcc,AVRH を同じ電圧に設定してください。AVcc および DVcc は , VCC を超えてはいけません。また AVRH は
AVCC も超えてはいけません。
＊ 3：VI, VO は VCC ＋ 0.3 V を超えてはいけません。ただし , 外部の部品を使用して入力への電流または入力からの電流
の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
＊ 4：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 5：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 6：平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。
（続く）
DS07–13743–5
37
MB90880 シリーズ
（続き）
＊ 7：・該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, P70 ∼ P76,
P80 ∼ P87, P90 ∼ P97, PA0 ∼ PA3
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では , ＋ B 入力電位が保護ダイオード
を通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は , 端子から電源が供
給されているため , 不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は , 開放状態にならないようにご注意ください。
・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子 , コンパレータ入力端子など ) は , ＋ B 入力ができませ
んのでご注意ください。
・推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＊ 8：P74 ∼ P76, P80 ∼ P87 は 5 V I/F 端子として使用できます。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
38
DS07–13743–5
MB90880 シリーズ
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項目
電源電圧
“H” レベル入力電圧
記号
規格値
単位
備考
最小
最大
VCC
DVcc
2.7
3.6
V
通常動作時
1.8
3.6
V
ストップ動作の状態保持
VIH
0.7 VCC
VCC ＋ 0.3
V
VIH2, VIHS, VIHM, VIHX 以外の端子
VIH2
0.7 VCC
VSS ＋ 5.8
V
P74 ∼ P76，P80 ∼ P87
VIHS
0.8 VCC
VCC ＋ 0.3
V
ヒステリシス入力の端子
VIHS2
0.7 VCC
VCC ＋ 0.3
V
ヒステリシス入力の端子
( マルチファンクションシリアル端子 )
VIHS3
0.7 VCC
VCC ＋ 0.3
V
CMOS 入力の端子
( 外バスモード入力端子 )
VIHM
VCC − 0.3
VCC ＋ 0.3
V
MD 端子入力
VIHX
0.8 VCC
VCC ＋ 0.3
V
X0A, X1A 端子
V
VILS, VILM, VIHX 以外の端子
VIL
VSS − 0.3
0.3 VCC
VILS
VSS − 0.3
0.2 VCC
V
ヒステリシス入力の端子
VILS2
VSS − 0.3
0.3 VCC
V
ヒステリシス入力の端子
( マルチファンクションシリアル端子 )
VILS3
VSS − 0.3
0.3 VCC
V
CMOS 入力の端子
( 外バスモード端子 )
VILM
VSS − 0.3
VSS ＋ 0.3
V
MD 端子入力
VILX
VSS − 0.3
0.2 Vcc
V
X0A, X1A 端子
“L” レベル入力電圧
平滑コンデンサ
CS
動作温度
TA
0.1
1.0
μF
セラミックコンデンサ , または同程度
の交流規格のコンデンサを使用してく
ださい。VCC 端子のバイパスコンデン
サはこのコンデンサよりも大きい容量
値のものを使用してください。
− 40
＋ 85
°C
通常動作時
0
＋ 70
°C
外部バス動作時
・C 端子接続図
C
CS
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–13743–5
39
MB90880 シリーズ
3. 直流規格
(VCC ＝ 2.7V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
“H” レベル
出力電圧
記号
VOH
端子名
入力リーク
電流
VOL
IIL
単位
備考
標準
最大
P74 ∼ P76,
P80 ∼ P87, VCC ＝ 3.0 V,
PA0 ∼ PA3 IOH ＝− 4.0 mA
以外の端子
VCC − 0.5
⎯
⎯
V
P74 ∼ P76， VCC ＝ 3.0 V,
P80 ∼ P87 IOH ＝− 2.0 mA
VCC − 0.5
⎯
⎯
V
DVCC − 0.6
⎯
⎯
V
P74 ∼ P76，
P80 ∼ P87, VCC ＝ 3.0 V,
PA0 ∼ PA3 IOL ＝ 4.0 mA
以外の端子
⎯
⎯
0.4
V
P74 ∼ P76， VCC ＝ 3.0 V,
P80 ∼ P87 IOH ＝− 2.0 mA
⎯
⎯
0.4
V
⎯
⎯
0.5
V
− 10
⎯
＋ 10
μA
25
50
100
kΩ
評価用品
DVCC ＝ 3.0 V,
IOH ＝− 10.0 mA
PA0 ∼ PA3
DVCC ＝ 3.0 V,
IOL ＝ 10.0 mA
すべての
入力端子
VCC ＝ 3.3 V,
VSS ＜ VI ＜ VCC
プルアップ
抵抗
RPULL
⎯
⎯
プルダウン
抵抗
RDOWN
MD2
⎯
Ileak
P31, P32,
P34, P35,
P43, P44,
P46, P47,
P72 ∼ P76,
P80 ∼ P87,
P96, P97
⎯
オープン
ドレイン
出力電流
規格値
最小
PA0 ∼ PA3
“L” レベル
出力電圧
条件
15
33
66
kΩ
フラッシュ
メモリ品 /
マスク
ROM 品
25
50
100
kΩ
評価用品
40
100
200
kΩ
マスク
ROM 品
⎯
0.1
10
μA
（続く）
40
DS07–13743–5
MB90880 シリーズ
(VCC ＝ 2.7V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
mA
MB90882(S)
⎯
20
28
mA
MB90F882A(S)
⎯
27
37
mA
MB90F883C(S),
MB90F884C(S)
⎯
30
40
mA
MB90F883B(S)/BH(S),
MB90F884B(S)/BH(S)
⎯
22
30
mA
MB90882(S)
⎯
28
38
mA
MB90F882A(S)
⎯
35
45
mA
MB90F883C(S),
MB90F884C(S)
⎯
40
52
mA
MB90F883BH(S),
MB90F884BH(S)
⎯
30
40
mA
MB90F882A(S)
⎯
37
47
mA
MB90F883C(S),
MB90F884C(S)
⎯
40
50
mA
MB90F883B(S)/BH(S),
MB90F884B(S)/BH(S)
⎯
40
52
mA
MB90F882A(S)
⎯
45
57
mA
MB90F883C(S),
MB90F884C(S)
⎯
50
62
mA
MB90F883BH(S),
MB90F884BH(S)
VCC ＝ 3.3 V 時 ,
内部 25 MHz 動作 ,
スリープ時
⎯
6
12
mA
VCC ＝ 3.3 V 時 ,
内部 33 MHz 動作 ,
スリープ時
⎯
10
20
mA
VCC ＝ 3.3 V 時 ,
内部 2 MHz 動作 ,
タイムベースタイマ時
⎯
0.25
0.9
mA
⎯
VCC ＝ 3.3 V 時 ,
内部 33 MHz 動作 ,
フラッシュ書込み時
ICTS
⎯
⎯
備考
23
VCC ＝ 3.3 V 時 ,
内部 25 MHz 動作 ,
フラッシュ書込み時
ICCS
単位
15
VCC ＝ 3.3 V 時 ,
内部 33 MHz 動作 ,
通常動作時
電源電流
最小 標準 最大
⎯
VCC ＝ 3.3 V 時 ,
内部 25 MHz 動作 ,
通常動作時
ICC
規格値
（続く）
DS07–13743–5
41
MB90880 シリーズ
（続き）
(VCC ＝ 2.7V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
規格値
最小 標準 最大
単位
⎯
VCC ＝ 3.3 V 時 ,
外部 32 kHz,
内部 8 kHz 動作 ,
サブ動作時
(TA ＝＋ 25 °C)
⎯
80
200
μA
⎯
VCC ＝ 3.3 V 時 ,
外部 32 kHz,
内部 8 kHz 動作 ,
サブスリープ時
(TA ＝＋ 25 °C)
⎯
50
160
μA
ICCT
⎯
VCC ＝ 3.3 V 時 ,
外部 32 kHz,
内部 8 kHz 動作 ,
時計動作時
(TA ＝＋ 25 °C)
⎯
20
110
μA
ICCH
⎯
TA ＝＋ 25 °C,
ストップ時 ,
VCC ＝ 3.3 V 時
⎯
15
100
μA
AVCC, AVSS, VCC, DVCC,
VSS, DVSS
⎯
5
15
pF
ICCL
ICCLS
電源電流
入力容量
条件
CIN
AVCC, AVSS,
VCC, DVCC,
VSS, DVSS
備考
以外
（注意事項）P74 ∼ P76, P80 ∼ P87 は , コントロール付き N-ch オープンドレイン端子で , 通常は CMOS として使用します。
42
DS07–13743–5
MB90880 シリーズ
4. 交流規格
(1) クロックタイミング規格
(VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
FCH
端子名
X0, X1
クロック周波数
クロックサイクルタイム
入力クロックパルス幅
内部動作クロック
サイクルタイム
単位
備考
最小
標準
最大
⎯
3
⎯
25
外部水晶発振
⎯
3
⎯
50
外部クロック入力
⎯
4
⎯
25
PLL1 逓倍
⎯
3
⎯
16.5
⎯
3
⎯
11
⎯
3
⎯
8.25
PLL4 逓倍
⎯
3
⎯
5.5
PLL6 逓倍
⎯
3
⎯
4.125
PLL8 逓倍
MHz
PLL2 逓倍
PLL3 逓倍
FCL
X0A, X1A
⎯
⎯
32.768
⎯
kHz
tC
X0, X1
⎯
20
⎯
333
ns
tCL
X0A, X1A
⎯
⎯
30.5
⎯
μs
PWH
PWL
X0
⎯
5
⎯
⎯
ns
PWLH
PWLL
X0A
⎯
⎯
15.2
⎯
μs
＊2
tcr
tcf
X0
⎯
⎯
⎯
5
ns
外部クロック時
fCP
⎯
⎯
1.5
⎯
33
MHz ＊ 1
fCPL
⎯
⎯
⎯
8.192
⎯
kHz
tCP
⎯
⎯
30.3
⎯
666
ns
tCPL
⎯
⎯
⎯
122.1
⎯
μs
入力クロック
立上り , 立下り時間
内部動作クロック周波数
規格値
条件
＊1
＊1
＊ 1：MB90F883B (S) , MB90F884B (S) では , 最大動作周波数は 25 MHz となります。
外部バス動作使用時では , 全型格において最大動作周波数は 25 MHz となります。
＊ 2：デューティ比 50％ ± 3％で入力してください。
・X0, X1 クロックタイミング
tC
0.8 VCC
X0
0.2 VCC
PWH
PWL
tcf
tcr
・X0A, X1A クロックタイミング
tCL
0.8 VCC
X0A
0.2 VCC
PWLH
PWLL
tcf
DS07–13743–5
tcr
43
MB90880 シリーズ
・PLL 動作保証範囲
内部動作クロック周波数と電源電圧の関係
3.6
PLL 動作保証範囲
電源電圧 VCC (V)
3.0
2.7
通常動作範囲
1.5
16
4
33
内部クロック fCP (MHz) *
＊：MB90F883B (S) , MB90F884B (S) では , 最大動作周波数は 25 MHz となります。
( 注意事項 ) ・PLL1 逓倍のみ , fCP ＝ 4 MHz 以上で使用してください。
・A/D 動作周波数は「5. A/D 変換部電気的特性」を参照してください。
原発振周波数と内部動作クロック周波数の関係
33
内部クロック fCP (MHz) *
8 逓倍
25
24
3 逓倍
6 逓倍
逓倍なし
20
18
16
2 逓倍
1 逓倍
4 逓倍
12
9
8
6
4
1.5
3 4 5 6 8 10 12.5
16
20
25
32
40
50
原発振クロック FCH (MHz)
＊：MB90F883B(S), MB90F884B(S) では , 最大動作周波数は 25 MHz となります。
PLLOS, CKSCR レジスタの PLL 逓倍設定と原発振クロック入力可能周波数および内部クロック周波数の関係
44
PLL 逓倍数
DIV2
PLL2
CS1
CS0
原発振クロック
内部クロック
1
0
0
0
0
4 MHz ∼ 25 MHz
4 MHz ∼ 25 MHz
1
1
1
0
0
8 MHz ∼ 25 MHz
8 MHz ∼ 25 MHz
2
0
0
0
1
3 MHz ∼ 12.5 MHz
6 MHz ∼ 25 MHz
2
0
1
0
0
4 MHz ∼ 16.5 MHz
8 MHz ∼ 33 MHz
2
1
0
1
1
6 MHz ∼ 12.5 MHz
12 MHz ∼ 25 MHz
2
1
1
0
1
6 MHz ∼ 16.5 MHz
12 MHz ∼ 33 MHz
3
0
0
1
0
3 MHz ∼ 8.33 MHz
9 MHz ∼ 25 MHz
3
1
1
1
0
6 MHz ∼ 11 MHz
18 MHz ∼ 33 MHz
4
0
0
1
1
3 MHz ∼ 6.25 MHz
12 MHz ∼ 25 MHz
4
0
1
0
1
3 MHz ∼ 8.25 MHz
12 MHz ∼ 33 MHz
4
1
1
1
1
6 MHz ∼ 8.25 MHz
24 MHz ∼ 33 MHz
6
0
1
1
0
3 MHz ∼ 5.5 MHz
18 MHz ∼ 33 MHz
8
0
1
1
1
3 MHz ∼ 4.125 MHz
24 MHz ∼ 33 MHz
DS07–13743–5
MB90880 シリーズ
交流規格は以下の測定基準電圧値で規定しています。
・入力信号波形
ヒステリシス入力端子
・出力信号波形
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
ヒステリシス入力 /MD 入力以外の端子
0.7 VCC
0.3 VCC
DS07–13743–5
45
MB90880 シリーズ
(2) クロック出力タイミング
(VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C)
項目
サイクル時間
CLK ↑→ CLK ↓
記号
端子名
条件
tCYC
CLK
⎯
tCHCL
CLK
規格値
最小
最大
tCP*
⎯
単位
備考
ns
VCC ＝ 3.0 V ∼ 3.6 V tCP* / 2 − 15 tCP* / 2 ＋ 15
ns
fCP ＝ 25 MHz 時
VCC ＝ 2.7 V ∼ 3.3 V tCP* / 2 − 20 tCP* / 2 ＋ 20
ns
fCP ＝ 16 MHz 時
VCC ＝ 2.7 V ∼ 3.3 V tCP* / 2 − 64 tCP* / 2 ＋ 64
ns
fCP ＝ 5 MHz 時
＊：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
tCYC
tCHCL
2.4 V
CLK
46
2.4 V
0.8 V
DS07–13743–5
MB90880 シリーズ
(3) リセット入力規格
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
リセット入力時間
tRSTL
端子名
規格値
条件
⎯
RST
最小
最大
16 tCP ＊ 1
⎯
単位
備考
ns
通常動作時
振動子の発振時間＊ 2 ＋ 100 μs
＋ 16 tCP ＊ 1
⎯
ms
サブクロック ,
サブスリープ ,
時計 , ストップ
モード時
100
⎯
μs
タイムベースタイ
マ時
＊ 1：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
＊ 2：振動子の発振時間は , 振幅の 90％に達した時間です。水晶発振子は , 数 ms ∼数十 ms, セラミック発振子は ,
数百 μs ∼数 ms, 外部クロックは , 0 ms となります。
・サブクロック , サブスリープ , 時計 , ストップモ−ド時
tRSTL
RST
0.2 VCC
0.2 VCC
振幅の 90％
X0
内部動作クロック
100 μs +
16 tCP
振動子の
発振時間
発振安定待ち時間
命令実行
内部リセット
・交流規格の測定条件
CL は , テスティング時の端子に付けられる負荷容量
端子
CL
DS07–13743–5
CLK, ALE：CL ＝ 30 pF
AD15 ∼ AD00 ( アドレス・データバス ) , RD, WR,
A23 ∼ A00/D15 ∼ D00：CL ＝ 30 pF
47
MB90880 シリーズ
(4) 電源投入規格 ( パワーオンリセット )
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
電源立上り時間
電源切断時間
記号
端子名
tR
VCC
tOFF
VCC
条件
規格値
単位
備考
最小
最大
0.05
30
ms
＊
1
⎯
ms
繰り返し動作のため
⎯
＊：電源立上げ時は , VCC ＜ 0.2 V とする必要があります。
（注意事項）・上記規格は , パワーオンリセットをかけるための数値です。
・デバイス内には電源の再投入によるパワーオンリセットを行ってください。
tR
2.7 V
VCC
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
下図のように , 動作中に電源電圧を変化させる場合は , 電圧の変動をおさえて滑らか
に立ち上げることを推奨いたします。
メイン電源電圧
VCC
サブ電源電圧
VSS
48
RAM データ保持
立上りの傾きを , 50 mV/ms 以下に
することを推奨いたします。
DS07–13743–5
MB90880 シリーズ
(5) バスリードタイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝ 0 °C ∼＋ 70 °C, fcp ≦ 25 MHz)
項目
ALE パルス幅
記号
tLHLL
有効アドレス→
ALE ↓時間
tAVLL
ALE ↓→
アドレス有効時間
tLLAX
有効アドレス→
RD ↓時間
tAVRL
有効アドレス→
有効データ入力
tAVDV
RD パルス幅
tRLRH
端子名
ALE
条件
⎯
規格値
単位
備考
⎯
ns
16 MHz ＜ fCP ≦
25 MHz
tCP* / 2 − 20
⎯
ns
8 MHz ＜ fCP ≦
16 MHz
tCP* / 2 − 35
⎯
ns
fCP ≦ 8 MHz
tCP* / 2 − 17
⎯
ns
tCP* / 2 − 40
⎯
ns
最小
最大
tCP* / 2 − 15
アドレス ,
ALE
⎯
ALE,
⎯
tCP* / 2 − 15
⎯
ns
⎯
tCP* − 25
⎯
ns
⎯
5 tCP* / 2 − 55
ns
⎯
5 tCP* / 2 − 80
ns
fCP ≦ 8 MHz
3 tCP* / 2 − 25
⎯
ns
16 MHz ＜ fCP ≦
25 MHz
3 tCP* / 2 − 20
⎯
ns
8 MHz ＜ fCP ≦
16 MHz
⎯
3 tCP* / 2 − 55
ns
⎯
3 tCP* / 2 − 80
ns
⎯
0
⎯
ns
アドレス
RD,
アドレス
アドレス /
データ
RD
RD,
⎯
⎯
RD ↓→
有効データ入力
tRLDV
RD ↑→
データホールド時間
tRHDX
RD ↑→ ALE ↑時間
tRHLH
RD, ALE
⎯
tCP* / 2 − 15
⎯
ns
RD ↑→
アドレス有効時間
tRHAX
アドレス ,
RD
⎯
tCP* / 2 − 10
⎯
ns
有効アドレス→
CLK ↑時間
tAVCH
アドレス ,
CLK
⎯
tCP* / 2 − 17
⎯
ns
RD ↓→ CLK ↑時間
tRLCH
RD, CLK
⎯
tCP* / 2 − 17
⎯
ns
ALE ↓→ RD ↓時間
tLLRL
RD, ALE
⎯
tCP* / 2 − 15
⎯
ns
データ
RD,
データ
⎯
fCP ≦ 8 MHz
fCP ≦ 8 MHz
＊：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
DS07–13743–5
49
MB90880 シリーズ
tAVCH
tRLCH
2.4 V
2.4 V
CLK
tRHLH
2.4 V
2.4 V
ALE
tLHLL
2.4 V
0.8 V
tRLRH
2.4 V
RD
tAVLL
tLLAX
0.8 V
tLLRL
マルチプレックスモード時
A23 ~ A16
tAVRL
tRLDV
2.4 V
2.4 V
0.8 V
0.8 V
tAVDV
AD15 ~
AD00
2.4 V
2.4 V
アドレス
0.8 V
tRHDX
0.7 VCC
0.7 VCC
読込みデータ
0.8 V
0.3 VCC
0.3 VCC
tRHAX
ノンマルチプレックスモード時
A23 ~ A00
tRHAX
2.4 V
2.4 V
0.8 V
0.8 V
tRLDV
tRHDX
tAVDV
D15 ~
D00
50
0.7 VCC
0.3 VCC
0.7 VCC
読込みデータ
0.3 VCC
DS07–13743–5
MB90880 シリーズ
(6) バスライトタイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝ 0 °C ∼＋ 70 °C, fcp ≦ 25 MHz)
項目
有効アドレス→ WR ↓時間
WR パルス幅
有効データ出力→ WR ↑時間
WR ↑→データホールド時間
記号
端子名
条件
tAVWL
アドレス ,
WR
tWLWH
WR
(WRL, WRH)
tDVWH
tWHDX
データ ,
WR
規格値
単位
最大
⎯
tCP* − 15
⎯
ns
⎯
3 tCP* / 2 − 25
⎯
ns
16 MHz ＜ fCP ≦
25 MHz
⎯
3 tCP* / 2 − 20
⎯
ns
8 MHz ＜ fCP ≦
16 MHz
⎯
3 tCP* / 2 − 15
⎯
ns
⎯
10
⎯
ns
16 MHz ＜ fCP ≦
25 MHz
⎯
20
⎯
ns
8 MHz ＜ fCP ≦
16 MHz
⎯
30
⎯
ns
fCP ≦ 8 MHz
⎯
tCP* / 2 − 10
⎯
ns
WR,
データ
WR,
WR ↑→アドレス有効時間
tWHAX
WR ↑→ ALE ↑時間
tWHLH
WR, ALE
⎯
tCP* / 2 − 15
⎯
ns
WR ↓→ CLK ↑時間
tWLCH
WR, CLK
⎯
tCP* / 2 − 17
⎯
ns
アドレス
備考
最小
＊：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
DS07–13743–5
51
MB90880 シリーズ
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tWLWH
2.4 V
WR
(WRL, WRH)
0.8 V
マルチプレックスモード時
A23 ~ A16
tAVWL
tWHAX
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
AD15 ~
AD00
2.4 V
アドレス
0.8 V
2.4 V
0.8 V
2.4 V
書込みデータ
0.8 V
tWHAX
ノンマルチプレックスモード時
A23 ~ A00
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
D15 ~
D00
52
tWHDX
2.4 V
2.4 V
0.8 V
tWHDX
書込みデータ
0.8 V
DS07–13743–5
MB90880 シリーズ
(7) レディ入力タイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝ 0 °C ∼＋ 70 °C, fcp ≦ 25 MHz)
項目
記号
RDY セットアップ時間
tRYHS
RDY ホールド時間
tRYHH
端子名
RDY
条件
規格値
単位
最小
最大
⎯
35
⎯
ns
⎯
70
⎯
ns
⎯
0
⎯
ns
2.4 V
備考
fCP ＝ 8 MHz
2.4 V
CLK
ALE
RD/WR
tRYHS
tRYHH
RDY
ウェイトを
かけないとき
RDY
ウェイトを
かけるとき
(1 サイクル )
DS07–13743–5
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
tRYHS
53
MB90880 シリーズ
(8) ホールドタイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝ 0 °C ∼＋ 70 °C, fcp ≦ 25 MHz)
項目
記号
端子名
端子フローティング→ HAK
↓時間
tXHAL
HAK
HAK ↓→端子有効時間
tHAHV
HAK
条件
⎯
規格値
単位
最小
最大
30
tCP*
ns
tCP*
2 tCP*
ns
＊：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
（注意事項）HRQ 端子が取り込まれてから , HAK が変化するまでは , 1 サイクル以上あります。
HAK
2.4 V
0.8 V
tXHAL
各端子
54
2.4 V
0.8 V
tHAHV
High-Z
2.4 V
0.8 V
DS07–13743–5
MB90880 シリーズ
(9) マルチファンクションシリアルタイミング (UART, SIO 時 )
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
⎯
UCK ↓→ UO 遅延時間
tSLOV
⎯
有効 UI → UCK ↑
tIVSH
⎯
UCK ↑→有効 UI ホールド時間
tSHIX
⎯
tSHSL
⎯
シリアルクロック “L” パルス幅
tSLSH
⎯
UCK ↓→ UO 遅延時間
tSLOV
⎯
有効 UI → UCK ↑
tIVSH
⎯
UCK ↑→有効 UI ホールド時間
tSHIX
⎯
シリアルクロック “H” パルス幅
規格値
条件
内部シフトクロックモード
出力端子：
CL*1 ＝ 80 pF ＋ 1 TTL
最大
4 tCP*2
⎯
ns
− 50
＋ 50
ns
50
⎯
ns
⎯
ns
2
⎯
ns
2 tCP*
2
⎯
ns
⎯
50
ns
50
⎯
ns
50
⎯
ns
0
2 tCP*
外部シフトクロックモード
出力端子：
CL*1 ＝ 80 pF ＋ 1 TTL
単位
最小
＊ 1：CL は , テスティング時の端子に付けられる負荷容量値です。
＊ 2：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
（注意事項）CLK 同期モード時の交流規格です。
・内部シフトクロックモード
tSCYC
UCK
2.4 V
0.8 V
0.8 V
tSLOV
2.4 V
UO
0.8 V
tIVSH
UI
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
tSHSL
UCK
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
UO
0.8 V
tIVSH
UI
DS07–13743–5
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
55
MB90880 シリーズ
(10) マルチファンクションシリアルタイミング (I2C 時 )
a. マスターモード動作時
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
条件
標準モード
高速モード *3
最小
最大
最小
最大
単位
SCL クロック周波数
fSCL
0
100
0
400
kHz
SCL クロック “L” 幅
tLOW
4.7
⎯
1.3
⎯
μs
SCL クロック “H” 幅
tHIGH
4.0
⎯
0.6
⎯
μs
tBUS
4.7
⎯
1.3
⎯
μs
反復「スタート」条件
セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
μs
( 反復 ) 「スタート」条件
ホールド時間
SDA ↓→ SCL ↓
tHDSTA
4.0
⎯
0.6
⎯
μs
tSUSTO
4.0
⎯
0.6
⎯
μs
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
2tcp*1
⎯
2tcp*1
⎯
μs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSUDAT
250
⎯
100*2
⎯
ns
「ストップ」条件と「スタート」
条件との間のバスフリー時間
「ストップ」条件セットアップ時間
SCL ↑→ SDA ↑
R ＝ 1 kΩ
C ＝ 50 pF*4
b. スレーブモード動作時
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
条件
標準モード
高速モード *3
最小
最大
最小
最大
単位
SCL クロック周波数
fSCL
0
100
0
400
kHz
SCL クロック “L” 幅
tLOW
4.7
⎯
1.3
⎯
μs
SCL クロック “H” 幅
tHIGH
4.0
⎯
0.6
⎯
μs
tBUS
4.7
⎯
1.3
⎯
μs
反復「スタート」条件
セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
μs
( 反復 ) 「スタート」条件
ホールド時間
SDA ↓→ SCL ↓
tHDSTA
4.0
⎯
0.6
⎯
μs
tSUSTO
4.0
⎯
0.6
⎯
μs
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
2tcp*1
⎯
2tcp*1
⎯
μs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSUDAT
250
⎯
100*2
⎯
ns
「ストップ」条件と「スタート」
条件との間のバスフリー時間
「ストップ」条件セットアップ時間
SCL ↑→ SDA ↑
R ＝ 1 kΩ
C ＝ 50 pF*4
＊ 1：tCP は内部動作クロック周波数です。「 (1) クロックタイミング規格」を参照してください。
＊ 2： 高速モード I2C バスデバイスを標準モード I2C バスシステムで使用することはできますが、要求される条件 tSUDAT
≧ 250 ns を満足しなければなりません。デバイスが SCL 信号の “L” 期間を延長しない場合には SCL ラインが開放さ
れる 1250 ns (SDA,SCL 立上り Max 時間 +tSUDAT) 以前に次のデータを SDA ラインに出力しなければなりません。
＊ 3：100 kHz を超えて使用する場合には、内部動作クロックを 6 MHz 以上に設定してください。
＊ 4：R と C は SCL, SDA ラインのプルアップ抵抗と負荷容量です。
56
DS07–13743–5
MB90880 シリーズ
・タイミング定義
SDA
tBUS
tLOW
tHDSTA
tSUDAT
SCL
tHDSTA
DS07–13743–5
tHIGH
tHDDAT
fSCL
tSUSTA
tSUSTO
57
MB90880 シリーズ
(11) タイマ入力タイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
IN0, IN1,
TIO0 ∼ TIO3
⎯
規格値
最小
最大
4 tCP*
⎯
単位
ns
＊ : tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
IN0, IN1
TIO0 ~ TIO3
0.8 VCC
0.8 VCC
0.2 VCC
t TIWH
0.2 VCC
t TIWL
(12) タイマ出力タイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
CLK ↑→ 変化時間
PPG0 ∼ PPG7 変化時間
OUT0 ∼ OUT5 変化時間
tTO
PPG0 ∼ PPG7,
OUT0 ∼ OUT5,
TIO0 ∼ TIO3
負荷条件
80 pF
CLK
PPG0 ~ PPG7
OUT0 ~ OUT5
TIO0 ~ TIO3
規格値
最小
最大
30
⎯
単位
ns
0.7 VCC
0.7 VCC
0.3 VCC
t TO
58
DS07–13743–5
MB90880 シリーズ
(13) トリガ入力タイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
ADTG,
IRQ0 ∼ IRQ7
⎯
規格値
単位
備考
最小
最大
5 tCP*
⎯
ns
通常動作時
1
⎯
μs
ストップモード時
＊ : tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
IRQ0 ~ IRQ7
ADTG
0.8 VCC
0.8 VCC
0.2 VCC
tTRGH
DS07–13743–5
0.2 VCC
tTRGL
59
MB90880 シリーズ
(14) チップセレクト出力タイミング
(VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C, fcp ≦ 25 MHz)
項目
記号
端子名
条件
チップセレクト出力有効時間→
RD ↓
tSVRL
CS0 ∼ CS3,
RD
チップセレクト出力有効時間→
WR ↓
tSVWL
RD ↑→
チップセレクト出力有効時間
tRHSV
WR ↑→
チップセレクト出力有効時間
tWHSV
規格値
単位
最小
最大
⎯
tCP* / 2 − 7
⎯
ns
CS0 ∼ CS3,
WRH, WRL
⎯
tCP* / 2 − 7
⎯
ns
RD,
⎯
tCP* / 2 − 17
⎯
ns
⎯
tCP* / 2 − 17
⎯
ns
CS0 ∼ CS3
WRH, WRL,
CS0 ∼ CS3
＊ : tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。
tSVRL
2.4 V
RD
0.8 V
tRHSV
A23 ~ A16
CS0 ~ CS3
2.4 V
0.8 V
2.4 V
D15 ~ D00
読込みデータ
0.8 V
tSVWL
tWHSV
2.4 V
WRH, WRL
0.8 V
D15 ~ D00
不定
書込みデータ
（注意事項）チップセレクトの出力信号は , 内部バスの構成上 , 同時変化しますので , バスウェイトを発生する可能性があ
ります。ALE 出力信号とチップセレクト出力信号間の AC 保証はできません。
60
DS07–13743–5
MB90880 シリーズ
5. A/D 変換部電気的特性
(VCC ＝ AVCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0.0 V, 2.7 V ≦ AVRH, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
分解能
⎯
総合誤差
規格値
単位
最小
標準
最大
⎯
⎯
⎯
10
bit
⎯
⎯
⎯
⎯
± 3.0
LSB
直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロトランジション電圧
VOT
AN0 ∼
AN19
AVSS − 1.5 LSB
AVSS ＋ 0.5 LSB
AVSS ＋ 2.5 LSB
V
フルスケール
トランジション電圧
VFST
AN0 ∼
AN19
サンプリング時間
tSMP
⎯
コンペア時間
tCMP
備考
AVRH − 3.5 LSB AVRH − 1.5 LSB AVRH ＋ 0.5 LSB
V
1.2
⎯
⎯
μs
＊1
⎯
1.8
⎯
⎯
μs
＊1
変換時間
tCNV
⎯
3.0
⎯
⎯
μs
＊1
アナログポート入力電流
IAIN
AN0 ∼
AN19
− 3.0
⎯
＋ 3.0
μA
アナログ入力電圧
VAIN
AN0 ∼
AN19
AVSS
⎯
AVRH
V
⎯
AVRH
AVSS ＋ 2.2
⎯
AVCC
V
IA
AVCC
⎯
1.9
3.7
mA
IAH
AVCC
⎯
IR
AVRH
IRH
⎯
基準電圧
電源電流
基準電圧供給電流
チャネル間ばらつき
⎯
5
＊2
μA
⎯
520
720
μA
AVRH
⎯
⎯
＊2
μA
AN0 ∼
AN19
⎯
⎯
5
4
LSB
＊ 1：1 チャネルあたりの時間です。
＊ 2：A/D コンバータ非動作時 , CPU ストップ時の電流 (VCC ＝ AVCC ＝ AVRH ＝ 3.0 V 時 )
DS07–13743–5
61
MB90880 シリーズ
・アナログ入力の外部インピーダンスとサンプリング時間について
サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合
には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
したがって , A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリ
ング時間を最小値より長くなるようにレジスタ値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用く
ださい。また , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続
してください。
アナログ入力回路模型図
R
アナログ入力
コンパレータ
C
サンプリング時 ON
R
C
12.2 kΩ ( 最大 )
8.5 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・ 外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 )
( 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 )
フラッシュメモリ品
マスク ROM 品
100
20
90
18
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
フラッシュメモリ品
マスク ROM 品
80
70
60
50
40
30
20
16
14
12
10
8
6
4
10
2
0
0
0
5
10
15
20
25
最小サンプリング時間 [μs]
30
35
0
1
2
3
4
5
6
7
8
最小サンプリング時間 [μs]
・誤差について
｜ AVRH − AVSS ｜が小さくなるに従って , 相対的な誤差は大きくなります。
62
DS07–13743–5
MB90880 シリーズ
6. A/D コンバータの用語の定義
分解能
： A/D コンバータにより識別可能なアナログ変化
： デバイスのゼロトランジション点 ( “00 0000 0000” ← → “00 0000 0001” ) とフルスケールトランジ
直線性誤差
ション点 ( “11 1111 1110” ← → “11 1111 1111” ) とを結んだ直線と実際の変換特性との誤差
微分直線性誤差
総合誤差
： 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
： 実際の値と理論値との差をいい，ゼロトランジション誤差 / フルスケールトランジション誤差 /
直線性誤差 / 実線誤差を含む誤差
総合誤差
3FFH
1.5 LSB
3FEH
実際の変換特性
デジタル出力
3FDH
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
( 実測値 )
003H
実際の
変換特性
理想特性
002H
001H
0.5 LSB
AVSS
AVRH
アナログ入力
デジタル出力 “N” の総合誤差＝
1 LSB ( 理想値 ) ＝
VNT − {1 LSB × (N − 1) ＋ 0.5 LSB}
1 LSB
AVR − AVSS
1024
[LSB]
[V]
VOT ( 理想値 ) ＝ AVSS ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ AVRH − 1.5 LSB [V]
VNT：デジタル出力が (N − 1) H, NH に遷移する電圧
（続く）
DS07–13743–5
63
MB90880 シリーズ
（続き）
直線性誤差
微分直線性誤差
3FFH
理想特性
実際の変換特性
デジタル出力
3FDH
(N + 1)H
{1 LSB × (N − 1)
+ VOT }
VFST
( 実測値 )
004H
VNT
( 実測値 )
003H
実際の変換特性
実際の変換特性
デジタル出力
3FEH
NH
V (N ＋ 1) T
( 実測値 )
(N − 1)H
VNT ( 実測値 )
002H
理想特性
実際の変換特性
(N − 2)H
001H
VOT ( 実測値 )
AVSS
アナログ入力
AVRH
デジタル出力 N の直線性誤差＝
デジタル出力 N の微分直線性誤差＝
1 LSB ＝
AVSS
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
V (N+1) T − VNT
1 LSB
VFST − VOT
1022
AVRH
アナログ入力
[LSB]
− 1 [LSB]
[V]
VOT ：デジタル出力が “000H” ∼ “001H” に遷移する電圧
VFST：デジタル出力が “3FEH” ∼ “3FFH” に遷移する電圧
64
DS07–13743–5
MB90880 シリーズ
・フラッシュメモリ書込み / 消去特性
項目
条件
単位
備考
3.6
s
内部での消去前書込み時間を除く
6.2
⎯
s
内部での消去前書込み時間を除く
⎯
23
⎯
μs
システムレベルのオーバヘッド
時間を除く
⎯
10000
⎯
⎯
cycle
平均
TA ＝＋ 85 °C
20
⎯
⎯
year
最小
標準
最大
⎯
0.9
TA ＝＋ 25 °C,
VCC ＝ 3.0 V
⎯
セクタ消去時間
チップ消去時間
ワード (16 ビット幅 )
書込み時間
書込み / 消去回数
フラッシュメモリデータ
保持時間
規格値
＊
＊：テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度＋ 85 °C へ換
算しています ) 。
DS07–13743–5
65
MB90880 シリーズ
■ オーダ型格
型格
MB90F882APF
MB90F883BPF
MB90F883BHPF
MB90F883CPF
MB90F884BPF
MB90F884BHPF
MB90F884CPF
MB90882PF
MB90F882ASPF
MB90F883BSPF
MB90F883BHSPF
MB90F883CSPF
MB90F884BSPF
MB90F884BHSPF
MB90F884CSPF
MB90882SPF
MB90F882APMC
MB90F883BPMC
MB90F883BHPMC
MB90F883CPMC
MB90F884BPMC
MB90F884BHPMC
MB90F884CPMC
MB90882PMC
MB90F882ASPMC
MB90F883BSPMC
MB90F883BHSPMC
MB90F883CSPMC
MB90F884BSPMC
MB90F884BHSPMC
MB90F884CSPMC
MB90882SPMC
MB90V880A-101CR-ES
MB90V880A-102CR-ES
66
パッケージ
備考
プラスチック・QFP, 100 ピン
(FPT-100P-M06)
S あり：
クロック 1 系統品 ( サブクロックなし )
S なし：
クロック 2 系統品 ( サブクロックあり )
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
セラミック・PGA, 299 ピン
(PGA-299C-A01)
評価用品
101：
クロック 1 系統品 ( サブクロックなし )
102：
クロック 2 系統品 ( サブクロックあり )
DS07–13743–5
MB90880 シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.0 mm × 14.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.65 g
コード（参考）
P-LFQFP100-14×14-0.50
プラスチック・LQFP, 100 ピン
（FPT-100P-M20）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
75
51
76
50
0.08(.003)
Details of "A" part
+0.20
26
100
1
25
C
0.20±0.05
(.008±.002)
0.08(.003)
M
2005 -2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-3-3
0.10±0.10
(.004±.004)
(Stand off)
0°~8°
"A"
0.50(.020)
+.008
1.50 –0.10 .059 –.004
(Mounting height)
INDEX
0.145±0.055
(.0057±.0022)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–13743–5
67
MB90880 シリーズ
（続き）
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
（FPT-100P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
68
DS07–13743–5
MB90880 シリーズ
■ 本版での主な変更内容
ページ
39
場所
■ 電気的特性
動作温度に外部バス動作時を追加
2. 推奨動作条件
4. 交流規格
(1) クロックタイミング
43
66
変更箇所
■ オーダ型格
注釈文 *1 を変更
「動作電圧に注意してください。MB90F883B(S),MB90F884B(S) では ,
最大動作周波数は 25 MHz となります。」
→「MB90F883B(S),MB90F884B(S) では , 最大動作周波数は 25 MHz とな
ります。外部バス動作使用時では , 全型格において最大動作周波数は 25
MHz となります。」
型格 :MB90F882SPF を削除
変更箇所は , 本文中のページ左側の｜によって示しています。
DS07–13743–5
69
MB90880 シリーズ
MEMO
70
DS07–13743–5
MB90880 シリーズ
MEMO
DS07–13743–5
71
MB90880 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 222-8508
神奈川県横浜市港北区新横浜 2-100-45 新横浜中央ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部