Technical Notes 高周波出力を得る方法(その１：PLL 回路) PLL 回路の概略と EPSON 製品ラインナップ 【序文】 近年、映像配信などの普及に伴い、インターネットのバックボーンを流れるトラフィック量は増加の一途を辿っ ており、通信の高速化、大容量化が進んでいます。このように高速化する通信インフラには、高周波、かつ出力信 号の安定した基準信号源を強く求められます。一般に、MHｚ帯の AT カット水晶で高い周波数を発振させるには、 水晶片を薄くする必要があり(AT カットの水晶の周波数は厚みで周波数が決まるため)、それには加工手法や 機械的な強度、発振のしやすさといった観点で限界があります。加工精度にもよりますが水晶では基本波で 60MHz 程度が限界とされております。そのため当社では 60MHz 以上を高周波領域として位置づけておりま す。このような高周波の基準信号を安定して生み出すのは、そう簡単ではありませんが、EPSON では高周波 領域を実現するため 4 つの手段(技術)を持っております。一つ目は比較的扱いやすい 20MHz 帯の発振周波数 を有する AT カット水晶振動子に、周波数逓倍回路や位相同期(PLL)回路を使って高周波の安定した基準信号 を作り出す方法、二つ目は弾性表面波(SAW/Surface Acoustic Wave)を応用し基本波で高周波を直接発振させ る SAW 共振子を使って高周波の安定した基準信号を作り出す方法、三つ目は EPSON の持つ QMEMS 技術 を応用し、振動部分のみを薄く加工した逆メサ型 AT カット振動子を使って高周波の安定した基準信号を作り 出す方法、四つ目は AT カット水晶振動子の高次で振動する振動モード(オーバートーン)を使って高周波の安 定した信号を作り出す方法です。今回は一つ目の周波数逓倍回路(ここで扱う逓倍回路は高調波成分を抽出す るアナログ逓倍を指す)や PLL 回路の概略に関して解説します。 【1】n 倍の高周波を出力する周波数逓倍回路 周波数逓倍回路とは、ある周波数の電気信号を n 倍の高周波に変換する回路です。一般的な発振回路の出 力信号ではある一定の Tr/Tf、Voh/Vol を形作ると高調波成分が含まれる波形となりますが、周波数逓倍回路 はこれら高調波の中から意図的に n 次成分を強調させた信号を作り、そこからフィルタで n 次を抽出します。 高調波成分を使うことでジッタに関しては PLL よりも小さい出力周波数が得られます。しかし n 次の高調波 のみを抽出するフィルタに関しては、狭帯域・高減衰フィルタ(BPF)を使用し、低次(n/2 次以下)の信号成分 (サブハーモニクス)を減衰させ、ジッタを抑える作り込みが必要となり、さらに元信号が n 次の高調波付近に 雑音(スプリアス)を持たないようにするなど、水晶振動子の選定や発振回路の設計に配慮が求められます。 従って、高周波を得るための製品として一般的に使用される技術は、PLL 回路を用いたものが多いため、 次の章では PLL 回路に関して解説します。 【2】PLL 回路 高周波の安定した周波数を作り出す要素技術のもう一方の PLL 回路に関して解説します。 PLL 回路は無線通信機器を搭載した機器の普及に伴って、半導体技術が飛躍的に進歩してきました。その中 でも特に、PLL 回路技術の進歩は目覚ましいものがあります。PLL 回路は、入力の基準信号に同期した出力 信号を発生させる回路です。位相比較器、ループフィルタ、電圧制御発振器(VCO)という基本構成で、入力信 号に正確に同期した信号を生み出します。周波数逓倍回路と異なり、元信号を出力に使いません。PLL 回路 では元信号と周波数が異なる同期された信号を VCO によって生み出します。 1 Technical Notes 入力信号ｆ A と B の位相差出力 in A 直流信号 ループ フィルタ 位相比較器 出力信号ｆ VCO ｆ B 帰還信号ｆ 水晶発振 out out=ｆ in×N out/N 分 周 器 1/N PLL シンセサイザ回路 図 1 PLL シンセサイザ回路の基本構成 入力信号ｆ in 分周器 A 1/L 位相比較 B 水晶発振 帰還信号ｆ ループ フィルタ VCO 出力信号ｆ 分周器 ｆ out/N out 1/M out=ｆ in×N/(L×M) 分 周 器 1/N PLL シンセサイザ回路 図 2 入力に分周器を挿入した例 PLL 回路の VCO 出力と位相比較器への入力の間に分周器を挿入し、入力信号と分周された信号の同期に より、VCO の出力は入力信号を分周倍した周波数に制御されます。入力信号が水晶発振器などの安定した ものを使い、分周器の分周数を切り替えるようにすれば、VCO の出力は水晶発振器と同じ精度で分周数倍さ れた信号が得られます。これが周波数シンセサイザの原理です。 この原理を使い、AT カット水晶振動子の MHz 帯の出力を PLL 回路に入力し、無線通信用途の GHz 帯の搬 送波を生成する信号を作り出しています。 PLL 回路を用いて入力周波数の何倍も高い周波数を作るには、この分周器の使い方が鍵になります。入力周 波数の N 倍の出力を得る方法は、図 1 に示した回路構成です。また細かい出力周波数の設定をおこなうため には、図 2 のように PLL 回路の入出力前後に分周回路を入れる方法もあります。 PLL 回路で周波数設定分解能を上げる手段として水晶発振源の直後に分周器を設定するのが一般的ですが、 周波数設定分解能を上げるために分周数を大きく取ると、結果として位相比較周波数が低くなり、PLL の応 答性の低下や、ループ利得低下が発生し、出力波形のジッタや位相雑音特性に悪影響となってあらわれます。 この問題を解決する手法として Fractional(小数分周)PLL というものもあります。 【3】Integer(整数分周)PLL と Fractional(小数分周)PLL の特徴 PLL 回路には大きく分けて整数分周(Integer)と小数分周(Fractional)のタイプがあります。どちらも源振を 利用し高周波を出力します。ここでは大きな特徴に関して解説します。 Integer(整数分周)は文字通り、入力周波数の整数倍の出力周波数を作り出すことが出来ます。例えば 1MHz の源振から 100MHz を出力したい場合、分周器のカウンタ設定値は 100 となります。 これに対して Fractional(小数分周)は入力周波数の小数倍の出力周波数を作り出すことができます。これは事 実上任意に周波数を選択できる利点があり(細かい周波数設定分解能を得られる)、それらの特徴を生かし周波 数初期偏差を精度よくコントロールできます。しかしその反面、回路設計は複雑で、IC の面積も Integer と 比較すると大きくなるため、特有のスプリアスが発生しやすく、その影響により一般的には Integer よりも Fractional の方が位相雑音は悪くなるとされています。そんな Fractional PLL も近年では技術の進歩により 欠点であったスプリアス発生低減化に向けた取組みが進んでおります。 2 Technical Notes 【4】EPSON の持つ製品群と特徴 これまで説明してきたように高周波出力を得る方法として PLL 回路を用いた手法に関してみてきましたが、 この手法の一番の特徴は、任意の周波数を自由に作れる・・・つまり高い周波数を含め必要な周波数を必要 なときに得られることにあります。 EPSON では先に紹介した Integer PLL を採用した SG-8000 シリーズを多彩なサイズ、形状の製品ライン ナップを取り揃え用意しております(表 1)。また SG-8000 シリーズの周波数書き込みができるプログラミン グツールとしてお客様向けの ROM Writer(SG-Writer II)もご用意しております(表 2)。 SG-8000シリーズはATカットの水晶振動子を使用しており、ATカット水晶振動子は一定の温度安定度を保つ 3次曲線の温度特性をもつため、一般的に温度に対し回路補正を行わず広い範囲で滑らかな特性(周波数の不 連続なジャンプがない状態)を持った製品を提供することが可能です。(Si-MEMS発振器のような１次直線で 大きな温度特性を持つものは、温度に対して一定の安定度を保つように回路補正を行うため、周波数の不連 続なジャンプが発生することがあります。) これら水晶の持つ高精度な特性と PLL 回路技術で実現された任意の周波数を自由に得られる利便性において 多くのお客様にご採用頂ければと思います。 最後にここで紹介した高周波出力を得る手法である「逓倍」と「PLL」に関する注意点を記載します。 逓倍：サブハーモニクス成分の回路への飛び込みと n/2 次以下の成分によるジッタに注意。 PLL：ループ帯域に注意し、後段の PLL と従属接続する場合にはジッタ増幅やトラッキングに注意。 表 1：プログラマブル水晶発振器の製品ラインナップ 品名 出力 SG-8003 series SG-8002 series (3.3 / 5.0 V) 外形寸法 1 Hz CG, CE, LB, JF, CA (1.8/2.5/3.3 V) 種類 周波数 種類 1 MHz 50 MHz 100 MHz 500 MHz 1.0 MHz 166 MHz 1.0 MHz 125 MHz 800 MHz CMOS CG 2.5×2.0×0.8 (t: Max.) CE, LB, JF, CA, JC, JA, DC, DB CE 3.2×2.5×1.05 (t: Typ.) LB JF CA 5.0×3.2×1.2 (t: Max.) 7.1×5.1×1.5 (t: Max.) 7.0×5.0×1.4 (t: Typ.) JC 10.5×5.8×2.7 (t: Max.) JA 14.0×9.8×4.7 (t: Max.) (mm) 表 2：SG-8000 シリーズ用プログラミングツール 製品名 SG-Writer II 本体接続端子 USB2.0(mini-b) 対応 OS Windows 7(32bit, 64bit) Windows Vista(32bit) Windows XP(32bit) ソケット SG-8002, SG-8003 どちらのソケットも書き込み可 ソフトウェア SG-Writer II 用ソフト 3 DC DIP half size DB DIP full size