EPSON E N timing g soluttion for Altera a® FPG GA Stratix® V V, Arria a® V, Cy yclone® V Tran nsceive er PCI E Express s® Gen n1, 2 PCI P Express® (PCIe®) は PC、サー ーバー等の IT T 機器や FA A、計測器、放 放送機器等の の産業機器に によく利用さ される高 速シリアル伝送 送方式です。 。多くのアプ プリケーショ ョンに利用さ される FPGA A にも PCIee®のトランシ シーバが準備 備されて おり、その基準 準クロックと としてエプソ ソン発振器を を評価しその の高い実用性 性を確認しま した。 ＜確 確認方法＞ １）Altera® Arria® V PC CIe® トランシーバの基準 準クロックを を接続する。 ® ２）PCIe の TX 出力を をオシロスコープにて測定 定する。 ３）オシロス スコープの Eye Diagram m, RMS デー ータを取得し し BER を算出 出する。 ＜基 基本的 PCIe e®トランシー ーバ構成＞ PCIe Devic ce (Parallel TX Æ serial) s PCIe e Device RX CDR (Serial Æ parallel) 100MHz Oscillator O ＜基 基本測定回路 路構成＞ ® ® Altera Arrria V Board PC CIe hard IP TX Softw ware CDR PCIe buss connector Digitaal Oscilloscope Keysight DSAX X91604A External OSC L 100MHz LV-PECL ＜実 実際の計測＞ ＞ Digital Pow ower Supply Oscilloscope External OSC O LV-PECL 10 00MHz CBB2 FPGA A Board ® PC CIe®トランシーバ バ 発振器測 測定結果 果および PCIe P 伝送 送性能 ３機種の発振 ３ 振器（XG-2102CA, SG7050EBN, Otther）を評価 価し、SG7050EBN が良 良い結果とな なります。 Oscillator (100MH Hz Referencee Clock) BER ((bit error rate e) Other oscilllator XG-2 2102CA SG7050EBN S N Calculate ed by RMS jitter 1.2 x 10 -20 1.3 x 10 -27 PCIe Ge en.1 (2.5 Gb bps) 7.5 5 x 10 -31 (Best) 7.9 x 10 -08 4.5 x 10 -08 PCIe Ge en.2 (5 Gb bps) 2.6 6 x 10 -08 (Best) 1 EPSON E N timing g soluttion for Altera a® FPG GA Stratix® V V, Arria a® V, Cy yclone® V Tran nsceive er PCI E Express s® Gen n1, 2 <P PCIe® Ge en.1 Da ata speed d 2.5 Gbp ps> RMS および び Eye Patte ern Eye D Diagram Jitte er RMS S (Unit : ps) (2ndd PLL CDR) Other oscilllator 6.11 Oscillator (100MH Hz referencee Clock) XG-2 2102CA 5.56 5 SG7050EBN S N 4.92 Oscillator (100MH Hz referencee Clock) XG-2 2102CA 1.3 x 10 -27 SG7050EBN S N 7.5 x 10 -31 Oscillator (100MH Hz referencee Clock) XG-2 2102CA 5.29 5 SG7050EBN S N 5.19 Oscillator (100MH Hz referencee Clock) XG-2 2102CA 4.5 x 10 -08 SG7050EBN S N 2.6 x 10 -08 RMS より算 算出される BER B (bit errror rate) BER ((bit error rate e) Capitulatted by RMS jitter j (2ndd PLL CDR) Other oscilllator 1.2 x 10 -20 最初のエラー発生まで での時間（単 単位：秒）. PCIe® Ge en.2 <P Da ata speed d 5 Gbps s> RMS R および び Eye Patte ern Eye D Diagram Jitte er RMS S (Unit : ps) (2ndd PLL CDR) Other oscilllator 5.39 RMS より算 算出される BER B (bit errror rate) BER ((bit error rate e) Capitulatted by RMS jitter j (2ndd PLL CDR) Other oscilllator 7.9 x 10 -08 最初のエラー発生まで での時間（単 単位：秒）. PCI Express, PCIe は PCI-SIG の登録商標 標です 録商標です。 Altera, Stratix,, Arria, Cyclone は、Altera Corporation の登録 2