4.MAX V デバイスのホット・ソケット およびパワー・オン・リセット December 2010 MV51004-1.0 この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際 には、最新の英語版で内容をご確認ください。 MV51004-1.0 この章では、MAX V デバイスのホット・ソケット仕様、パワー・オン・リセット （POR) 要件、および実装について説明しています。 MAX V デバイスは、ホット・プラグインまたはホット・スワップとしても知られる ホット・ソケット（活線挿抜）およびパワー・シーケンスをサポートします。設計者 は、動作中のシステム・バスに影響を与えることなく、システム動作中に MAX V デ バイスを取り付けたり、取り外すことができます。ホット・ソケット機能によって、 3.3 V、2.5 V、1.8 V、および 1.5 V デバイスが混在するプリント基板（PCB）上で MAX V デバイスを使用する際の複雑さが低減されます。 以下に、MAX V のホット・ソケット機能の特長を示します。 ■ ボードまたはデバイスの挿抜 ■ 任意のパワーアップ・シーケンスのサポート ■ ホット・インサート中のシステム・バスへの影響がない I/O バッファ この章は、以下の項で構成されています。 ■ 4-1 ページの「MAX V のホット・ソケット仕様」 ■ 4-3 ページの「MAX V デバイスのホット・ソケット機能」 ■ 4-5 ページの「パワー・オン・リセット回路」 MAX V のホット・ソケット仕様 MAX V デバイスは、外付け部品や特別なデザイン要件なしでホット・ソケット機能 を提供しています。MAX V デバイスのホット・ソケット・サポートにより、以下が 実現されます。 1 ■ デバイスを損傷させることなく、パワーアップ前（パワーアップ時）またはパ ワーダウン前（パワーダウン時）にデバイスをドライブできます。 ■ I/O ピンはパワーアップ時にトライ・ステートを維持します。デバイスはパワー アップ前またはパワーアップ時にドライブ・アウトしないため、動作中の他のバ スに影響しません。 ■ 信号ピンは VCCIO または VCCINT 電源をドライブしません。 デバイスの I/O ピンへの外 部入力信号は、デバイスの内部パスを通じて、VCCIO または VCCINT 電源に供給され ません。これは、VCCINT および VCCIO 電源が GND に維持された場合にあてはまり ます。 アルテラは、GND をホット・ソケットおよび I/O バッファ・デザインの参照として使 用します。デバイスの信頼性およびデバイスがホット・ソケット仕様に準拠してい ることを確保するためには、VCCINT および VCCIO 電源を接続する前にボード間の GND を接続する必要があります。 © 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. MAX V デバイス・ハンドブック 2010 年 12 月 Subscribe MAX V デバイスのホット・ソケットおよびパワー・オン・リセット MAX V のホット・ソケット仕様 4–2 デバイスはパワーアップ前にドライブ可能 パワーアップまたはパワーダウン前、またはその間に、デバイスに損傷を与えるこ となく、MAX V デバイスの I/O ピンまたは GCLK[3..0] ピンに信号を入力することが できます。MAX V デバイスは、任意のパワーアップ・シーケンスまたはパワーダウ ン・シーケンス（VCCIO1、VCCIO2、VCCIO3、VCCIO4、および VCCINT) をサポートし、シ ステム・レベルのデザインを簡素化します。 I/O ピンはパワーアップ時にトライ・ステートを維持 ホット・ソケットをサポートしないデバイスは、パワーアップ前またはパワーアッ プ時にドライブ・アウトして、システム動作に割り込んだり、競合を引き起こす可 能性があります。ホット・ソケットの状態では、MAX V デバイスの出力バッファ は、システムのパワーアップ時にオフになります。また、MAX V デバイスは、デバ イスが完全にコンフィギュレーションされて適切な動作状態になるまではドライブ・ アウトしません。ターンオン電圧について詳しくは、4-5 ページの「パワー・オン・ リセット回路」を参照してください。 信号ピンは VCCIO または VCCINT 電源をドライブしません。 MAX V デバイスには、パワーアップ前またはパワーアップ時に、I/O ピン、 GCLK[3..0]ピンから VCCIO または VCCINT 電源への電流経路はありません。MAX V デバ イスは、システム・ボードの動作を中断または妨害することなく、パワーアップさ れたシステム・ボードに取り付ける（またはシステム・ボードから取り外す）こと ができます。MAX V デバイスは、ホット・ソケット時にバックプレーンのシグナ ル・インテグリティに最小限の影響しか与えません。 AC および DC 仕様 VCCIO と VCCINT は、任意のシーケンスでパワーアップまたはパワーダウンできます。 ホット・ソケット中、I/O ピンのキャパシタンスは 8pF 未満です。MAX V デバイス は、次のホット・ソケット仕様に適合しています。 1 ■ DC 仕様： | IIOPIN | < 300 A ■ AC 仕様：| IIOPIN | < 8 mA （10ns 以下の場合） MAX V デバイスは、ホット・ソケット時にラッチ・アップの影響は受けません。TCK JTAG 入力ピンが、ホット・ソケット中に High にドライブされると、そのピンの電 流が上記の仕様を超える可能性があります。 IIOPIN は、デバイス上の任意のユーザ I/O ピンの電流です。AC 仕様は、デバイスの パワーアップまたはパワーダウン時に適用されます。この仕様では、ピンのキャパシ タンスは考慮されていますが、ボード・トレースおよび外部負荷キャパシタンスは 考慮されていません。トレース、コネクタ、および負荷に関する追加または個別の キャパシタンスを考慮しなければなりません。パワーアップ・トランジェントによる ピーク電流の期間は、10ns 以下です。 DC 仕様は、パワーアップまたはパワーダウン状態でデバイスへのすべての VCC 電源 が安定している場合に適用されます。 MAX V デバイス・ハンドブック Altera Corporation 2010 年 12 月 MAX V デバイスのホット・ソケットおよびパワー・オン・リセット MAX V デバイスのホット・ソケット機能 4–3 MAX V デバイスのホット・ソケット機能 ホット・ソケット機能により、出力バッファはパワーアップ時（VCCINT または VCCIO 電源のいずれか）またはパワーダウン時にトライ・ステートになります。ホット・ソ ケット回路は、VCCINT または VCCIO のいずれかがスレッショルド電圧より低くなると、 内部 HOTSCKT 信号を生成します。HOTSCKT 信号によって出力バッファが遮断され るため、ピンを通して DC 電流がリークすることはありません（ウィーク・プル アップ・リーク電流を除く）VCC が非常にゆっくり上昇する場合、POR 信号がリ リースされて、デバイスのコンフィギュレーションが完了した後も、VCC は依然とし て比較的低い電圧のままです。 1 コンフィギュレーションが完了した場合でも、VCCINT は推奨動作範囲内であることを 確認します。 図 4-1 に、各 I/O ピンおよびクロック・ピンの回路を示します。 図 4-1. MAX V デバイスのホット・ソケット回路 Power On Reset Monitor VCCIO Weak Pull-Up Resistor PAD Output Enable Voltage Tolerance Control Hot Socket Input Buffer to Logic Array POR 回路は、VCCINT および VCCIO 電圧レベルをモニタし、デバイスが SRAM ロジッ クのフラッシュ・メモリ・コンフィギュレーションを完了するまで I/O ピンをトラ イ・ステートに維持します。I/O ピンから VCCIO へのウィーク・プルアップ抵抗（R） は、ダウンロード中に I/O ピンがフローティング状態にならないようにイネーブル されます。3.3 V トレランス・コントロール回路は、VCCIO または VCCINT（あるいは その両方）に給電される前に I/O ピンを 3.3 V でドライブすることができ、デバイス が完全に給電されていない場合や動作状態でない場合に I/O ピンのドライブ・アウ トを防止します。ホット・ソケット回路は、デバイスに給電される前に外部信号に よって I/O ピンがドライブされた場合に、I/O ピンから内部で VCCIO と VCCINT に給電 されるのを防止します。 f 5.0 V トレランスについては、「Using MAX V Devices in Multi-Voltage Systems」の 章を参照してください。 Altera Corporation 2010 年 12 月 MAX V デバイス・ハンドブック MAX V デバイスのホット・ソケットおよびパワー・オン・リセット MAX V デバイスのホット・ソケット機能 4–4 図 4-2 に、MAX V デバイス I/O バッファのトランジスタ・レベルの断面図を示しま す。このデザインでは、VCCIO に VCCINT より先に給電された場合、または I/O パッド 電圧が VCCIO より高い場合には、出力バッファはドライブしません。これはホット・ ソケット中の突発的な電圧スパイクにも適用されます。VPAD リーク電流によって、 3.3 V トレラント回路のキャパシタンスが充電されます。 図 4-2. MAX V デバイスのトランジスタ・レベルの I/O バッファ VPAD IOE Signal or the Larger of VCCIO or VPAD IOE Signal The Larger of VCCIO or VPAD Ensures 3.3-V Tolerance and Hot-Socket Protection VCCIO p+ n+ n+ n+ p+ n - well p - well p - substrate I/O ピンの CMOS 出力ドライバは、本質的に静電気放電（ESD）保護されています。 ESD 電圧ストライクに対しては、正電圧ザップおよび負電圧ザップの 2 つのケース について検討する必要があります。 正の ESD 電圧ザップは、ESD の充電イベントによって I/O ピンに正電圧が存在する 場合に発生します。この正の ESD 電圧ザップは、N チャネル・ドレインの N+（ド レイン）/P 基板接合部の破壊を引き起こす可能性があり、N+（ドレイン）/P 基板 /N+（ソース）真性バイポーラ・トランジスタが導通して、I/O ピンから GND に ESD 電流が放電されます。破線（図 4-3 を参照）は、正の ESD ザップ時の ESD 電 流放電経路を示しています。 図 4-3. 正電圧ザップ時の ESD 保護 I/O Source PMOS Gate N+ D Drain G P-Substrate I/O Drain NMOS Gate N+ S Source GND MAX V デバイス・ハンドブック GND Altera Corporation 2010 年 12 月 MAX V デバイスのホット・ソケットおよびパワー・オン・リセット パワー・オン・リセット回路 4–5 I/O ピンが -0.7 V（0.7 V はダイオード両端の電圧降下）より低い電圧のピンで負の ESD ザップを受け取ると、真性 P 基板 /N+ ドレイン・ダイオードが順バイアスされ ます。したがって、放電 ESD 電流経路は、図 4-4 に示すとおり、GND から I/O ピ ンになります。 図 4-4. 負電圧ザップ時の ESD 保護 I/O Source PMOS Gate N+ D Drain P-Substrate I/O G Drain NMOS Gate N+ S Source GND GND パワー・オン・リセット回路 MAX V デバイスは、パワーアップ時の VCCINT および VCCIO 電圧レベルに対する POR 回路を備えています。POR 回路は、これらの電圧をモニタし、不揮発性コン フィギュレーション・フラッシュ・メモリ（CFM）ブロックから SRAM ロジックへ のダウンロードをトリガし、このプロセスの実行前および実行中に I/O ピンを （ウィーク・プルアップ抵抗をイネーブルして）トライ・ステートに維持します。 MAX V デバイスがユーザー・モードに入ると、POR 回路は I/O ピンをユーザ機能に 解放します。MAX V デバイスの POR 回路は、デバイスがユーザー・モードに入っ た後 VCCINT 電圧レベルをモニタしません。 パワーアップ特性 MAX V デバイスに電源が投入されると、POR 回路が VCCINT をモニタし、1.55 V で SRAM ダウンロードを開始します。この電圧を基準にすると、SRAM ダウンロー ドおよびユーザー・モードへの移行には、デバイス集積度に応じて 200µs ～ 450µs （最大）の時間が必要です。この期間は、「DC and Switching Characteristics for MAX V Devices」の章のパワーアップ・タイミングの項で tCONFIG として規定されて います。 ユーザー・モードへの移行は、すべての VCCIO バンクに十分な動作電圧が供給され ているかどうかでゲートされます。VCCINT および VCCIO が同時に給電された場合、デ バイスは tCONFIG 仕様以内にユーザー・モードに入ります。VCCINT から tCONFIG 以上の時 間が経過した後に VCCIO に給電された場合、デバイスはすべての VCCIO バンクに給電 されてから 2 µs 経過するまでは、ユーザー・モードに入りません。 Altera Corporation 2010 年 12 月 MAX V デバイス・ハンドブック MAX V デバイスのホット・ソケットおよびパワー・オン・リセット 改訂履歴 4–6 MAX V デバイスでは、POR 回路は、デバイスがユーザー・モードに入った後 VCCINT および VCCIO 電圧レベルをモニタしません。ユーザー・モード中に VCCINT 電圧が 1.4V 以下に低下した場合、デバイスの機能は保証されず、VCCINT および VCCIO が給電され る前にユーザは VCCINT を 250mV に最低 10µs パワーダウンしなくてはなりません。 VCCINT が 250mV から再びおよそ 1.55V まで上昇すると、SRAM ダウンロードが再開 され、tCONFIG 時間が経過した後、デバイスは動作を開始します。 図 4-5 に、パワーアップからユーザー・モードに遷移する間、およびユーザー・ モードからパワーダウンまたは電圧降下状態に変化する間の MAX V デバイスの POR を示します。 1 ユーザー・モードに入る前には、すべてのバンクのあらゆる VCCINT と VCCIO 電源をパ ワーアップする必要があります。 図 4-5. MAX V デバイスのパワーアップ特性 ( 注 1), (2) MAX V Device VCCINT 3.3 V Approximate Voltage for SRAM Download Start VCCINT must be powered down to 250 mV if the VCCINT dips below this level 1.8 V 1.55 V 1.4 V minimum 10 µs tCONFIG 250 mV User Mode Operation Tri-State tCONFIG Tri-State User Mode Operation 図 4-5 の注： (1) 時間スケールは相対的に表されています。 (2) この図では、すべての VCCIO バンクは、ここに示す VCCINT プロファイルと同時に給電されます。同時に給電されない場合 は、すべての VCCIO バンクに給電されるまで、tCONFIG が延長されます。 1 SRAM のコンフィギュレーション後に、デバイス内のすべてのレジスタはクリアさ れ、I/O のトライ・ステートが解放される前にユーザー機能に解放されます。トラ イ・ステートが解放された後にクリアを解放するには、DEV_CLRn ピン・オプション を使用します。パワーアップ・コンフィギュレーション時間を超えてトライ・ス テートを維持するには、DEV_OE ピン・オプションを使用します。 改訂履歴 表 4-1 に、本資料の改訂履歴を示します。 表 4-1. 改訂履歴 日付 2010 年 12 月 バージョン 1.0 MAX V デバイス・ハンドブック 変更内容 初版 Altera Corporation 2010 年 12 月