NJW4814 昇圧スイッチング電源内蔵 デュアル・H ブリッジドライバ IC ■概 要 NJW4814 は、昇圧用スイッチングレギュレータを内蔵したデュアル・ H ブリッジドライバ IC です。Li-ion バッテリーや 5V 電源からの昇圧を行 い、２つの H ブリッジドライバによりピエゾモータやピエゾスピーカー を駆動することができます。 昇圧スイッチングレギュレータには、48 ms (typ.)のソフトスタート機 能を内蔵し、電源投入時の突入電流を制限します。 デュアル・H ブリッジドライバは、ch 間で独立した信号入力に対応し、 マイコンからの制御性を向上しています。入力周波数は 300kHz まで対応 し、異常時には FAULT 信号を出力することが可能です。 ■外 形 NJW4814MLE ■特 徴 ●昇圧スイッチングレギュレータ部 ●H ブリッジドライバ部 ●低電圧誤動作防止回路 ●過熱保護機能 ●スタンバイ機能 ●外形 Ver.2015-04-07 出力スイッチ電圧 スイッチング電流 PWM 制御方式 動作電圧範囲 発振周波数 ソフトスタート機能 過電流保護機能 過電圧保護機能 40V max. 1.5A min. 2.7～5.5V 380k～1MHz 48 ms typ. H ブリッジを 2ch 搭載 独立した信号入力 過電流検出電流 300mA typ. 動作電圧範囲 7.0～35V スイッチング周波数 300kHz max. 出力シャットダウン機能 FAULT 信号出力機能 NJW4814MLE : EQFN24-LE -1- NJW4814 ■端子配列 OUTA1 PGND OUTB1 VDD_HB VOVP OUTB2 18 17 16 15 14 13 12 OUTA2 SW 19 PGND 20 11 PGND RADJ 21 10 FLT FB 22 9 INB2 RT 23 8 INB1 GND 24 7 INA2 3 4 5 6 STBYb SHDNAb SHDNBb INA1 IN- Exposed PAD on backside connect to GND 2 VDD_SW 1 ピン配置 1. IN2. VDD_SW 3. STBYb 4. SHDNAb 5. SHDNBb 6. INA1 7. INA2 8. INB1 9. INB2 10. FLT 11. PGND 12. OUTA2 13. OUTA1 14. PGND 15. OUTB1 16. VDD_HB 17. VOVP 18. OUTB2 19. SW 20. PGND 21. RADJ 22. FB 23. RT 24. GND <Top View> NJW4814MLE -2- Ver.2015-04-07 NJW4814 ■ブロック図 UVLO VDD_SW Standby ON/OFF STBYb FB SW PWM ERR.AMP Oscillator IN- Buffer RADJ Vref 1.0V Soft Start Thermal Shutdown OVP OCP VOVP RT VDD_HB FLT High Side Gate Driver UVLO High Side Gate Driver OUTA1 OUTA2 INA1 Control Logic SHDNAb Low Side Gate Driver Low Side Gate Driver High Side Gate Driver High Side Gate Driver Control Logic INA2 OCP OUTB1 OUTB2 INB1 SHDNBb INB2 Control Logic Low Side Gate Driver Control Logic GND Ver.2015-04-07 Low Side Gate Driver PGND -3- NJW4814 ■絶対最大定格 (Ta=25 C) 項 目 昇圧 SW.REG.部 電源電圧 SW 端子電圧 RADJ 端子電圧 IN-端子電圧 STBYb 端子電圧 VOVP 端子電圧 (*2) H ブリッジドライバ部 電源電圧 SHDNAb, SHDNBb 端子電圧 INA1, INA2, INB1, INB2 端子電圧 記 号 定 格 単 位 VDD_SW VSW VRADJ VINVSTBYb VOVP -0.3～+6 -0.3～+40 -0.3～+6 (*1) -0.3～+6 (*1) -0.3～+6 (*1) -0.3～+40 V V V V V V VDD_HB VSHDNAb VSHDNBb VINA1 , VINA2 VINB1 , VINB2 -0.3～+40 V -0.3～+6 (*1) V -0.3～+6 (*1) V -0.3～+6 910 (*3) 2,100 (*4) -40～+150 -40～+85 -40～+150 V 総合 FLT 端子電圧 VFLT 消費電力 PD mW Tj 接合部温度範囲 C Topr 動作温度範囲 C Tstg 保存温度範囲 C (*1): 電源電圧が 6V 以下の時は電源電圧と等しくなります (*2): VOVP 端子と VDD_HB 端子は、必ずショートしてご使用ください。 (*3): 基板実装時 101.5×114.5×1.6mm (2 層 FR-4)で EIA/JEDEC 規格サイズ、且つ Exposed Pad 使用 (*4): 基板実装時 101.5×114.5×1.6mm (4 層 FR-4)で EIA/JEDEC 規格サイズ、且つ Exposed Pad 使用 （4 層基板内箔：99.5×99.5mm、JEDEC 規格 JESD51-5 に基づき、基板にサーマルビアホールを適用） ■推奨動作条件 項 目 昇圧 SW.REG 部 動作電源電圧範囲 STBYb 端子電圧 タイミング抵抗 発振周波数 H ブリッジドライバ部 動作電源電圧範囲 出力スイッチ直流電流 SHDNAb, SHDNBb 端子電圧 IN1A, IN1B, IN2A, IN2B 端子電圧 FLT 端子電圧 -4- 記 号 最 小 標 準 最 大 単 位 VDD_SW VSTBYb RT fOSC 2.7 0 68 380 － – 100 700 5.5 VDD_SW 200 1,000 V V k kHz VDD_HB IOM VSHDNAb VSHDNBb VINA1 , VINA2 VINB1 , VINB2 VFLT 7 0 – 20 35 – V mA 0 – VDD_SW V 0 – VDD_SW V 0 – 5.5 V Ver.2015-04-07 NJW4814 ■電気的特性 昇圧 SW.REG.部 (VDD_SW=VSTBYb=3.7V, RT=100k , Ta=25 C) 項 目 記 号 条 件 最小 標準 最大 単位 VRUVLO_SW - VDUVLO_SW 2.1 2.0 – 2.4 2.2 0.2 2.7 2.5 – V V V TSS VB=0.95V 34 48 60 ms fOSC fDV fDT RT=100k VDD_SW=3.0V～5.5V Ta=-40 C～+85 C 630 – – 700 1 3 770 – – kHz % % -1.0% 1.00 +1.0% V -0.1 – +0.1 A 4.8 5.2 5.6 V – – 6 – 12 1 A 低電圧誤動作防止回路部 UVLO 解除電圧 UVLO 動作電圧 UVLO ヒステリシス電圧幅 ソフトスタート部 ソフトスタート時間 VRUVLO_SW VDUVLO_SW ΔVUVLO_SW 発振器部 発振周波数 周波数電源電圧変動 周波数温度変動 誤差増幅器部 RON_RADJ ILEAK_RADJ Short IN- and FB, Measuring IN- Pin VB=1.0V VSTBYb=0V, VDD_SW=5.5V, ICLIN-=10 A IRADJ=10mA VSTBYb=0V, VRADJ=3.3V MAXDUTY VIN-=0.9V 90 93 98 % RON_SW ILMT_SW ILEAK_SW ISW=100mA – 1.5 – 0.6 2 – 1.2 – 1 A 36 31 – 38 33 5 40 35 – V V V – 60 120 A 1,200 2,400 4,000 A – – 1 A 基準電圧 VB 入力バイアス電流 IB IN-端子 クランプ電圧 RADJ 端子 FET ON 抵抗 RADJ 端子 FET リーク電流 VCLIN- PWM 比較器部 最大デューティーサイクル 出力部 スイッチング FET ON 抵抗 スイッチング電流制限 スイッチング FET リーク電流 VSTBYb=0V, VSW=40V A 過電圧保護回路部 OVP 動作電圧 OVP 解除電圧 OVP ヒステリシス電圧幅 VDOVP VROVP ΔVOVP OVP 端子入力電流 1 IOVP1 OVP 端子入力電流 2 IOVP2 OVP 端子リーク電流 IOVP_LEAK Ver.2015-04-07 VDOVP -VROVP VOVP= VDD_HB=35V, OVP 解除時 VOVP= VDD_HB=40V, OVP 動作時 VSTBYb=0V, VOVP= VDD_HB=40V -5- NJW4814 ■電気的特性 H ブリッジドライバ部 (VDD_SW=VSTBYb=VSHDNAb=VSHDNBb=3.7V, VDD_HB=25V, RT=100k , Ta=25 C) INA1, INA2, INB1, INB2 端子、OUTA1, OUTA2, OUTB1, OUTB2 端子、SHDNAb, SHDNBb 端子共通 項 目 記 号 条 件 最小 標準 最大 単位 VRUVLO_HB - VDUVLO_HB 5.6 5.0 – 6.2 5.6 0.6 6.8 6.2 – V V V – – – VDD_SW 0.4 1 V V VIN = 3.3 V 1.0 0 – VIHSHDNb 1.0 – VDD_SW V VILSHDNb 0 – 0.4 V VSHDNb=3.3V 210 300 390 k IOSOURCE=20mA IOSINK=20mA High-Side Low-Side VIN=0 to 3.3V VIN=0 to 3.3V VIN=0 to 3.3V VIN=0 to 3.3V VIN=0 to 3.3V VIN=0 to 3.3V 4.0 4.0 200 200 – – – – – – – 6.0 6.0 300 300 400 340 200 180 310 270 – 8.0 8.0 400 400 – – – – – – 300 mA mA ns ns ns ns ns ns kHz 低電圧誤動作防止(UVLO) 回路 UVLO 解除電圧 UVLO 動作電圧 UVLO ヒステリシス電圧幅 入力部 IN 端子 High 電圧 IN 端子 Low 電圧 IN 端子 流入電流 SHDNb 端子 High 電圧 （動作モード） SHDNb 端子 Low 電圧 （停止モード） SHDNb 端子 プルダウン抵抗 VRUVLO_HB VDUVLO_HB ΔVUVLO_HB VIHIN VILIN IIIN RPDSHDNb A 出力部 ハイサイド SW ON 抵抗 ローサイド SW ON 抵抗 ハイサイド過電流検出電流 ローサイド過電流検出電流 出力立ち上がり時間 出力立ち下がり時間 立ち上がりデッドタイム 立ち下がりデッドタイム 立ち上がり遅延時間 立ち下がり遅延時間 入力周波数 ハイサイド SW OFF 時リーク電流 ローサイド SW OFF 時リーク電流 RDSH RDSL IDCTH IDCTL tr tf Dtr Dtf td_ON td_OFF fIN IOLEAKOUTH VSTBYb=VSHDNb=0V, VOUT=0V – – 1 A IOLEAKOUTL VSTBYb=VSHDNb=0V, VOUT=25V – – 1 A – 0.7 1.0 V – 0.7 1.0 V OUT 端子–VDD 端子間電位差 VPDOV GND 端子–OUT 端子間電位差 VPDGO -6- VSTBYb=VSHDNb=0V, IORH=20mA VSTBYb=VSHDNb=0V, IORL=20mA Ver.2015-04-07 NJW4814 ■電気的特性 総合特性 (VDD_SW=VSTBYb=VSHDNAb=VSHDNBb=3.7V, VDD_HB=25V, RT=100k , Ta=25 C) INA1, INA2, INB1, INB2 端子、OUTA1, OUTA2, OUTB1, OUTB2 端子、SHDNAb, SHDNBb 端子共通 項 目 STBYb端子 High電圧 （動作モード） STBYb端子 Low電圧 （スタンバイモード） STBYb端子プルダウン抵抗 FLT端子 Lowレベル出力電圧 FLT端子 OFF時リーク電流 消費電流 （スイッチングレギュレータ） 消費電流 （Hブリッジドライバ） 消費電流（スタンバイ時） Ver.2015-04-07 記 号 条 件 最小 標準 最大 単位 VIHSTBYb 1.0 – VDD_SW V VILSTBYb 0 – 0.4 V RPDSTBYb VSTBYb=3.3V 210 300 390 k VLFLT IFLT=500 A – 0.20 0.40 V IOLEAKFLT VFLT=5.5V – – 1 A 無負荷 – 1.9 2.8 mA – 1.0 2.0 mA – 1.6 3.6 A IQSW IQHB IQSTBY fINA= fINB=10kHz antiphase 50% Duty Cycle VSTBYb=VSHDNb=0V VDD_HB=0V -7- NJW4814 ■特性例（昇圧 SW.REG.部） 900 800 700 600 500 400 300 80 100 120 140 160 180 Timing Resistor RT (kW) 740 720 700 680 660 640 620 -50 1.02 1.01 1.00 0.99 0.98 0.97 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Output ON Resistance vs. Temperature (VDD_SW=3.7V, ISW=100mA) 1.6 Output ON Resistance RON_SW (W) 1.03 Reference Voltage VB (V) 760 200 Reference Voltage vs. Temperature (VDD_SW=3.7V) 1.04 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.0 0.96 -50 Switching Current Limit ILMT_SW (A) 780 600 60 3 Oscillation Frequency vs. Temperature (VDD_SW=3.7V, RT=100kW) 800 Oscillation Frequency fosc (kHz) Oscillation Frequency fOSC (kHz) 1000 Oscillation Frequency vs. Timing Resistor (VDD_SW=3.7V, Ta=25ºC) -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Switching Current Limit vs. Temperature (VDD_SW=3.7V) 2.5 2 1.5 1 0.5 0 -50 -8- -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Ver.2015-04-07 NJW4814 ■特性例（H ブリッジドライバ部） 12 Low Side SW ON Resistance RDSL (W) High Side SW ON Resistance RDSH (W) 12 High Side SW ON Resistance vs. Temperature (VDD_HB=25V, IOSOURCE=20mA) 10 8 6 4 2 0 8 6 4 2 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 350 300 250 200 150 100 50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Low Side Over Current Detection vs. Temperature (VDD_HB=25V) 400 Low Side Over Current Detection IDCTL (mA) High Side Over Current Detection vs. Temperature (VDD_HB=25V) 400 High Side Over Current Detection IDCTH (mA) 10 0 -50 0 350 300 250 200 150 100 50 0 -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 Output Rise Time vs. Temperature (VDD_HB=25V, VIN=0 to 3.3V) 600 500 400 300 200 100 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Output Fall Time vs. Temperature (VDD_HB=25V, VIN=0 to 3.3V) 600 Output Fall Time tf (ns) Output Rise Time tr (ns) Low Side SW ON Resistance vs. Temperature (VDD_HB=25V, IOSINK=20mA) 500 400 300 200 100 0 0 -50 Ver.2015-04-07 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -9- NJW4814 ■特性例（総合特性） Quiescent Current vs. Supply Voltage (RT=100kW, No Load, Ta=25ºC) 3 Quiescent Current vs. Temperature (VDD_SW=3.7V, RT=100kW, No Load) 3 Switching Regulator Block Quiescent Current IQSW (mA) Quiescent Current IQSW (mA) Switching Regulator Block 2.5 2 1.5 1 0.5 2.5 2 1.5 1 0.5 0 0 2 6 -50 Quiescent Current vs. Supply Voltage (VDD_SW=3.7V, fINA=fINB=10kHz, Ta=25ºC) 2.0 2.0 H-Bridge Driver Block 1.8 Quiescent Current IQHB (mA) Quiescent Current IQHB (mA) 3 4 5 Supply Voltage VDD_SW (V) 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Quiescent Current vs. Temperature (VDD_SW=3.7V, VDD_HB=25V, fIN1=fIN2=10kHz) H-Bridge Driver Block 1.8 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.0 0.0 0 5 10 15 20 25 30 Supply Voltage VDD_HB (V) 35 40 -50 Quiecent Current vs. Input Frequency (VDD_SW=3.7V, VDD_HB=25V, Ta=25˚C) 3.0 10 H-Bridge Driver Block -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Standby Current vs. Temperature (VDD_SW=3.7V, VDD_HB=0V, VSTBYb=VSHDNb=0V) 9 2.5 Standby Current IQSTBY (μA) Quiecent Current IQHB (mA) -25 2.0 1.5 1.0 0.5 8 7 6 5 4 3 2 1 0.0 0 - 10 - 50 100 150 200 250 Input Frequency fIN (kHz) 300 0 -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Ver.2015-04-07 NJW4814 ■H ブリッジドライバ部 端子動作表 Ach SHDNAb Low High High High High * Don’t Care INPUT INA1 * Low High * * INA2 * * * Low High OUTPUT OUTA1 OUTA2 Hi-Z Hi-Z Low * High * * Low * High INPUT INB1 * Low High * * INB2 * * * Low High OUTPUT OUTB1 OUTB2 Hi-Z Hi-Z Low * High * * Low * High Bch SHDNBb Low High High High High * Don’t Care Ver.2015-04-07 - 11 - NJW4814 ■タイミングチャート tr IN1A INA1 IN1B INA2 IN2A INB1 IN2B INB2 tf 90 % 10 % OUT1A OUTA1 OUT1B OUTA2 OUTB1 OUT2A OUTB2 OUT2B 90 % 90 % 10 % 10 % td_ON td_OFF 図１ 出力立ち上がり/下がり時間、立ち上がり/下がり遅延時間 INA1, INA2, INB1, INB2 High Low VDD_HB Highside SW Gate (IC internal) Lowside SW Gate (IC internal) PGND OUTA1, OUTA2, OUTB1, OUTB2 ON OFF ON OFF ON OFF ON OFF ON OFF VDD_HB 90 % 90 % 10 % 10 % PGND tr Dead-time Dtr Dead-time Dtf Dead-time Dtr Dead-time Dtf Dead-time Dtr tf Dead-time Dtf 図２ H ブリッジドライバ部 - 12 - Ver.2015-04-07 NJW4814 ■端子説明 端子名称 端子番号 IN- 1 VDD_SW 2 STBYb 3 SHDNAb 4 SHDNBb 5 INA1 6 INA2 7 INB1 8 INB2 9 FLT 10 PGND 11 OUTA2 12 OUTA1 13 PGND 14 OUTB1 15 Ver.2015-04-07 機能 出力電圧を検出する端子です。 IN-端子電圧が基準電圧 1.0V typ.となるように出力電圧を抵抗分割して入力します。 SW.REG.への電源供給端子です。 電源供給のインピーダンスを下げるため、IC の近傍にバイパスコンデンサを接続し てください。 NJW4814 の動作・停止を制御する端子です。 内部は 300k typ.でプルダウンされています。 High レベルで動作、Low レベルまたはオープンでスタンバイモードとなります。 H ブリッジドライバ Ach の動作・停止を制御する端子です。 内部は 300k typ.でプルダウンされています。 High レベルで動作、Low レベルまたはオープンで H ブリッジドライバ Ach の FET は OFF(Hi-Z)となります。 H ブリッジドライバ Bch の動作・停止を制御する端子です。 機能は 4pin と同様です。 H ブリッジドライバ Ach (片側)の制御信号入力端子です。 ハイサイド SW を動作させるには High レベル、ローサイド SW を動作させるには Low レベル信号を入力してください。 H ブリッジドライバ Ach (片側)の制御信号入力端子です。 機能は 6pin と同様です。 H ブリッジドライバの Bch (片側)の制御信号入力端子です。 機能は 6pin と同様です。 H ブリッジドライバ Bch (片側)の制御信号入力端子です。 機能は 6pin と同様です。 異常時に信号を出力します。 オープンドレイン形式になっており、プルアップ抵抗を通じて、外部電源に接続し てください。正常時は FET が OFF し出力電圧：High レベル、異常時は FET が ON し、出力電圧：Low レベルになります。 H ブリッジドライバのパワーGND 端子（注１） H ブリッジドライバ Ach (片側)の出力端子です。 300mA typ.以上の電流が流れると、過電流検出機能によって動作を停止します。 H ブリッジドライバ Ach (片側)の出力端子です。 機能は 12pin と同様です。 H ブリッジドライバのパワーGND 端子（注１） H ブリッジドライバ Bch (片側)の出力端子です。 機能は 12pin と同様です。 - 13 - NJW4814 ■端子説明（続き） 端子名称 端子番号 VDD_HB 16 VOVP 17 OUTB2 18 SW PGND 19 20 RADJ 21 FB 22 RT 23 機能 H ブリッジドライバへの電源供給端子です。 電源供給のインピーダンスを下げるため、IC の近傍にバイパスコンデンサを接続し てください。 SW.REG.の過電圧検出端子です。 過電圧を検出すると VOVP 端子は電流を吸い込み、出力電圧を放電します。 VOVP 端子と VDD_HB 端子は、必ずショートしてご使用ください。 H ブリッジドライバ Bch (片側)の出力端子です。 機能は 12pin と同様です。 SW.REG.の FET スイッチ出力端子です。 SW.REG.のパワーGND 端子（注１） スタンバイ時に RADJ 端子はハイインピーダンスとなり、出力電圧設定抵抗に電流 が流れるのを防止します。 SW.REG.のフィードバック設定端子です。 FB 端子－IN-端子間にフィードバック抵抗・コンデンサを接続します。 タイミング抵抗を接続して、SW.REG.の発振周波数を決める端子です。 発振周波数は、380k～1MHz の間で設定してください。 GND 端子（注１） 24 GND Exposed – GND 端子に接続されています。 PAD （注１）GND は、チップ内部でショートしています。 - 14 - Ver.2015-04-07 NJW4814 ■H ブリッジドライバ部 過電流保護回路 内蔵のハイサイド SW に IDCTH 以上またはローサイド SW に IDCTL 以上の電流が流れると、過電流保護機能が動作しま す。過電流保護機能は次の 3 段階で動作します。 (1) 検出動作 ・スイッチングレギュレータパワーMOSFET をオフ ・H ブリッジドライバのパワーMOSFET をオフ ・ソフトスタートをリセット ・FB 端子電圧をリセット ・VOVP 端子－GND 端子間にダミーロードを接続 (2) 出力停止 過電流検出後、500 ms typ.の間、(1)に示した保護動作を継続します。 (3) 復帰動作 出力停止後、ソフトスタート動作を開始します。ソフトスタート完了後は、通常動作に移行します。 Ver.2015-04-07 - 15 - NJW4814 ■アプリケーション回路例 L1 3.3 H VIN C1 10 F D1 VOUT C6 0.1 F C2 0.1 F R4 100 C5 1,500 pF VDD_SW SW R1 10 k RT R5 100 k INSTBYb Stand-by SHDNAb SHDNBb (H-Bridge Driver Bch.) C4 22 nF RADJ (H-Bridge Driver Ach.) Shutdown R3 100 FB NJW4814 Shutdown C3 4.7 F R2 240 k RON_RADJ VDD_HB INA1 INA1 INA2 INA2 INB1 INB1 INB2 INB2 VOVP OUTA1 1 R2 R1 VB 1 240(k ) 10(k ) 1( V ) 25.0( V ) OUTA2 OUTB1 FLT FAULT VOUT OUTB2 Pull-Up R6 100 k GND PGND ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 - 16 - Ver.2015-04-07