NJW4161 MOSFET ドライブ 降圧用 スイッチングレギュレータ IC ■概 要 NJW4161 は、3.1V～40V の広動作電圧範囲に対応した降圧用スイッ チングレギュレータ IC です。Pch MOSFET を効率よく駆動するため 10V の高電圧ドライバを内蔵し、 大電流出力のアプリケーションを実現 します。 過電流検出保護機能に Hiccup 型、ラッチ型をラインアップし、過負 荷時の出力電流を制限します。 カーアクセサリ、OA 機器、産業機器などの高電圧からロジック電圧 の生成に最適です。 ■特 長 ●Pch MOSFET ドライブ ●広動作電圧範囲 ●PWM 制御方式 ●PWM/PFM 制御による 軽負荷時の効率改善 ●広発振周波数 ●ソフトスタート機能 ●過電流保護機能 ■外 形 NJW4161R NJW4161D 駆動電圧 V+-10V typ. 3.1V～40V (C バージョン) 50kHz～1MHz 15ms typ. Hiccup タイプ (A、C バージョン) ラッチタイプ（B バージョン） ●サーマルシャットダウン機能 ●低電圧誤動作防止回路内蔵 ●スタンバイ機能 ●外形 NJW4161R NJW4161D : VSP8 : DIP8 ■ 製品バージョン 製品名 NJW4161R-A NJW4161D-A NJW4161R-B NJW4161R-C Ver.2016-03-22 バージョン 制御方式 A PWM 制御 A PWM 制御 B PWM 制御 C PWM/PFM制御 過電流保護 Hiccup 方式 Hiccup 方式 ラッチ方式 Hiccup 方式 パッケージ VSP8 DIP8 VSP8 VSP8 動作温度範囲 一般：-40～+125 一般：-40～+125 一般：-40～+125 一般：-40～+125 C C C C -1- NJW4161 ■端子配列 REGH 1 8 GND SI 2 7 RT OUT 3 6 FB + 5 IN- V 4 NJW4161R-A NJW4161R-B NJW4161R-C NJW4161D-A ■端子説明 端子名称 端子番号 REGH 1 SI 2 OUT 3 V+ 4 IN- 5 FB 6 RT 7 GND 8 -2- 機能 ハイサイドレギュレータの出力端子です。 ドライバ回路に安定した電源を供給するため、バイパスコンデンサを接続します。 電流検出を行う端子です。 V+端子-SI 端子間の電位差が 120mV typ.を超えると、過電流検出機能により動作を 制限します。 パワーMOSFET を駆動するための出力端子です。 OUT端子の電圧は、 Pch MOSFETのゲートを保護するため、 Lowレベル時にV+-10V typ.でクランプされます。 IC への電源供給端子です。電源供給のインピーダンスを下げるため、IC の近傍に入 力コンデンサを接続してください。 出力電圧を検出する端子です。IN-端子電圧が基準電圧 0.8V typ.となるように出力電 圧を抵抗分割して入力します。 フィードバック設定端子です。 FB 端子－IN-端子間にフィードバック抵抗・コンデンサを接続します。 タイミング抵抗を接続して、発振周波数を決める端子です。 発振周波数は、50k～1MHz の間で設定してください。 また RT 端子をオープンにすることで、 NJW4161 をスタンバイモードにすることが できます。 接地 Ver.2016-03-22 NJW4161 ■ブロック図 V+ Enable Control VREG SI UVLO VIPK Soft Start Pulse by Pulse 10V Regulator 500k PWM Comparator OSC Error AMP 0.8V VREF Driver OUT REGH PWM/PFM Control TSD *C version only IN- RT FB GND RT State ON: Connect timing resistor to GND OFF (Stand-by): RT terminal open Ver.2016-03-22 -3- NJW4161 ■絶対最大定格 (Ta=25 C) 項 目 入力電圧 OUT 端子電圧 SI 端子電圧 REGH 端子電圧 IN-端子電圧 RT 端子電圧 OUT 端子ピーク電流 記 号 V+ VOUT VSI VREGH VINVRT IO_PEAK+ IO_PEAK- 定 格 -0.3～+45 V+-11～V+ (*1) V+-5～V+ (*2) V+-11～V+ (*1) -0.3～+6 -0.3～+6 (*3) 1,700 (Source) 1,100 (Sink) VSP8 PD 消費電力 DIP8 Topr Tstg 動作温度範囲 保存温度範囲 (*1): (*2): (*3): (*4): (*5): 単 位 V V V V V V mA 595 (*4) 805 (*5) mW 700（単体） -40～+125 -50～+150 C C 入力電圧が 11V 以下の時は-0.3～V+ までとなります。 入力電圧が 5V 以下の時は-0.3～V+ までとなります。 入力電圧が 6V 以下の時は入力電圧と等しくなります 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による 基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (４層基板内箔：74.2×74.2mm) ■推奨動作条件 項 目 電源電圧 タイミング抵抗 発振周波数 REGH キャパシタ -4- 記 号 V+ RT fOSC CREGH 最 小 3.1 1.5 50 0.01 標 準 － － － 0.1 最 大 40 43 1,000 1 単 位 V k kHz F Ver.2016-03-22 NJW4161 ■電気的特性 (V+=12V, RT=10k , CREGH=0.1 F, Ta=25 C) 項 目 記 号 条 件 最小 標準 最大 単位 450 180 500 200 550 220 kHz kHz -1.0% -0.1 50 6 0.8 – 90 13 +1.0% 0.1 140 20 V A A mA 発振器部 発振周波数１ 発振周波数２ fOSC1 fOSC2 誤差増幅器部 基準電圧 入力バイアス電流 出力ソース電流 出力シンク電流 VB IB IOM+ IOM- VFB=1V, VIN-=0.7V VFB=1V, VIN-=0.9V ソフトスタート部 ソフトスタート時間 tSS VB=0.75V 7.5 15 24 ms VT_0 VT_50 MAXDUTY Duty=0%, VIN-=0.6V Duty=50%, VIN-=0.6V VFB=1.2V 0.32 0.63 100 0.4 0.7 – 0.48 0.77 – V V % PFMDUTY C バージョン 5 10 15 % 110 – 120 80 130 – mV ns – – 60 10 – – ms ms – – 50 V+-11 – 3.5 3.5 150 V+-10 500 7 7 250 V+-9 – mA V k 2.9 2.6 3.0 2.7 3.1 2.8 V V RT=3.6 k RT=10 k PWM 比較器部 入力スレッショルド電圧 （FB 端子） 最大デューティサイクル PWM/PFM 切り替え デューティサイクル 電流検出部 電流制限検出電圧 遅延時間 tDELAY 過電流保護部 COOL DOWN 時間 タイマーラッチ時間 tCOOL tLATCH A, C バージョン B バージョン ROH ROL IO= -50mA IO= +50mA REGH 端子=V+-8V VIPK 出力部 出力 H 側 ON 抵抗 出力 L 側 ON 抵抗 REGH 出力電流 OUT 端子制限電圧 OUT 端子 Pull-Up 抵抗 IO_REGH VOLIM ROUT 低電圧誤動作防止回路部 ON スレッショルド電圧 OFF スレッショルド電圧 VT_ON VT_OFF Ver.2016-03-22 V+= L → H V+= H → L -5- NJW4161 ■電気的特性 (V+=12V, RT=10k , CREGH=0.1 F, Ta=25 C) 項 目 記 号 RT 端子イネーブル制御部 スタンバイ時 RT 端子電流 条 件 IRT_STB 最小 標準 最大 単位 5.0 – – A – 1.5 3 mA – 2 10 A 総合特性 IDD 消費電流 IDD_STB スタンバイ時消費電流 RL=無負荷, VIN-=0.7V, VFB=0.7V VRT=OPEN ■消費電力－周囲温度特性例 NJW4161R (VSP8 Package) Power Dissipation vs. Ambient Temperature (Tj=~150°C) NJW4161D (DIP8 Package) Power Dissipation vs. Ambient Temperature (Tj=~150°C) 1000 At on 4 layer PC Board (*7) At on 2 layer PC Board (*6) 800 Power Dissipation PD (mW) Power Dissipation PD (mW) 1000 600 400 200 0 800 Device itself 600 400 200 0 -50 -25 0 25 50 75 100 Ambient Temperature Ta (°C) 125 150 -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (°C) (*6): 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (*7): 基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (４層基板内箔：74.2×74.2mm) -6- Ver.2016-03-22 NJW4161 ■アプリケーション回路例 非絶縁降圧形 VIN RSENSE Q1 CIN1 4 3 2 1 V+ OUT SI REGH VOUT L CREGH CIN2 SBD COUT CFB R2 RFB NJW4161 IN- FB RT GND 5 6 7 8 R1 RT RNF CNF Q2 Ver.2016-03-22 Enable Control -7- NJW4161 ■特性例 520 Oscillating Frequency 1 fOSC1 (kHz) 100 1 10 Timing Registor RT (kW) 510 505 500 495 490 485 0 100 Oscillating Frequency 2 vs. Supply Voltage (RT=10kW, Ta=25ºC) 10 20 30 Supply Voltage V+ (V) 40 Reference Voltage vs. Supply Voltage (Ta=25ºC) 0.81 208 Reference Voltage VB (V) Oscillating Frequency 2 fOSC2 (kHz) 515 480 10 210 Oscillating Frequency 1 vs. Supply Voltage (RT=3.6kW, Ta=25ºC) 206 204 202 200 198 196 194 0.805 0.8 0.795 192 190 0.79 0 40 Quiescent Current vs. Supply Voltage (RT=10kW, RL=no load, VIN-=VFB=0.7V, Ta=25ºC) 10 20 30 Supply Voltage V+ (V) Error Amplifier Block Voltage Gain, Phase vs. Frequency (V+=12V, Gain=40dB, Ta=25ºC) 60 40 180 Phase 2.5 2 1.5 1 45 135 Gain 30 90 15 45 0.5 0 0 0 -8- 0 Voltage Gain AV (dB) Quiescent Current IDD (mA) 3 10 20 30 Supply Voltage V+ (V) Phase F (deg) Oscillating Frequency fOSC (kHz) 1000 Oscillating Frequency vs. Timing Registor (V+=12V, Ta=25ºC) 10 20 30 Supply Voltage V+ (V) 40 100 1k 10k 100k Frequency f (Hz) 1M 0 10M Ver.2016-03-22 NJW4161 ■特性例 220 Oscillating Frequency 2 fOSC2 (kHz) Oscillating Frequency 1 fOSC1 (kHz) 550 Oscillating Frequency 1 vs. Temperature (V+=12V, RT=3.6kW) 540 530 520 510 500 490 480 470 460 450 210 205 200 195 190 185 0.805 0.8 0.795 0.79 -50 -50 Current Limit Detection Voltage VIPK (mV) -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Reference Voltage vs. Temperature (V+=12V) 0.81 Reference Voltage VB (V) 215 180 -50 135 130 125 120 115 110 105 100 -50 11 OUT pin Limited Voltage VOLIM (V) 22 20 18 16 14 12 10 8 6 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Current Limit Detection Votage vs.Temperature (V+=12V) 140 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Soft Start Time vs. Temperature (V+=12V, VB=0.75V) 24 Soft Start Time tSS (ms) Oscillating Frequency 2 vs. Temperature (V+=12V, RT=10kW) -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) OUT pin Limiting Voltage vs.Temperature (V+=12V) 10.5 10 9.5 9 -50 Ver.2016-03-22 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -9- NJW4161 ■特性例 10 8 V+=3.1V 6 4 V+=12V, 40V 2 Output Low Level ON Resistance vs.Temperature (Io=+50mA) 30 Output Low Level ON Resistance ROL (W) Output High Level ON Resistance ROH (W) Output High Level ON Resistance vs.Temperature (Io=-50mA) 12 0 10 V+=40V 5 V+=12V 3 VT_ON 2.9 2.8 VT_OFF 2.7 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Quiescent Current vs. Temperature (RT=10kW, RL=no load, VIN-=VFB=0.7V) 3 Quiescent Current IDD (mA) Threshold Voltage (V) 15 -50 2.6 2.5 2 V+=40V 1.5 V+=12V V+=3.1V 1 0.5 0 -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 RT pin Current at Standby vs. Temperature (V+=12V) 9 8 7 6 5 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Standby Current vs. Temperature (VRT=Open) 10 Standby Current IDD_STB (μA) RT pin Current at Standby IRT_STB (μA) V+=3.1V -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Under Voltage Lockout Voltage vs. Temperature 3.1 9 8 7 6 V+=40V 5 4 V+=12V V+=3.1V 3 2 1 4 0 -50 - 10 - 20 0 -50 10 25 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) -50 -25 0 25 50 75 100 125 150 Ambient Temperature Ta (ºC) Ver.2016-03-22 NJW4161 Application Manual NJW4161 技 術 資 料 ■各ブロックの機能説明 １．スイッチングレギュレータ基本機能 ●エラーアンプ部 (Error AMP) エラーアンプ部の非反転入力は、0.8V±1%の高精度基準電圧が接続されています。 アンプの反転入力(IN-端子)にコンバータの出力を入力することで、出力電圧 0.8V からのアプリケーション設計を容 易にできます。出力電圧を 0.8V 以上にする場合は、出力電圧を抵抗分割することで設定します。 アンプ部は高利得のゲインを持ち、フィードバック(FB 端子)が外部に出ております。FB 端子－IN-端子間にフィード バック抵抗・コンデンサを設けることが容易なため、各種アプリケーションにおける最適なループ補償を設定できま す。 ●発振回路部 (OSC) RT 端子-GND 間に抵抗を接続することで発振周波数を設定します。 「Oscillating Frequency vs. Timing Resistor」特性 例を参考に 50kHz～1MHz の間で設定してください。 また RT 端子をオープンにすることで、NJW4161 をスタンバイモードにすることができます。 詳細は、スタンバイ機能の項目を参照してください。 ●PWM 比較器部 (PWM) PWM 比較器部でエラーアンプと三角波の信号を受け、スイッチングのデューティー比 0～100%までコントロールし ます。タイミングチャートを図１に示します。 FB pin Voltage OSC Waveform (IC internal) High OUT pin Low GND 図１ PWM 比較器部と SW 端子のタイミングチャート ●PWM/PFM 制御部 (PWM/PFM control: C バージョンのみ) C バージョンは PWM/PFM 切り替えの自動制御機能を搭載しており、軽負荷時の効率を改善します。 アプリケーション回路における損失の多くは、スイッチング素子の立ち上がり/立ち下がり時に発生します。 そのため軽負荷時はスイッチングパルスをスキップし、不必要なスイッチング損失を最小限に抑えます。 PWM 比較器部のデューティーが 10% typ.以下になるとスイッチング出力を停止し、次以降の周期でスイッチングを 行います。降圧率の高いアプリケーションでは、定常動作時のデューティーが 10%以下となる場合があります。この 様な条件では、常に PWM/PFM 切り替え機能が働くため、PWM 制御タイプの A バージョン、B バージョンをご使 用ください。 ●電源、GND 端子 (V+, GND) MOSFET の駆動に伴い、周波数に応じた電流が IC に流れます。電源ラインのインピーダンスが高いと電源供給が不 安定になり、IC の性能を十分に引き出せません。V+端子－GND 端子間の近傍にバイパスコンデンサ 0.1 F 以上を挿 入し、高周波インピーダンスを下げてください。 Ver.2016-03-22 - 11 - NJW4161 NJW4161Application Manual 技 術 資 料 ■各ブロックの機能説明（続き） ●ドライバ回路、10V レギュレータ（Driver, 10V Regulator） ドライバ回路は、トーテムポール形式で構成され、OUT 端子に接続される Pch MOSFET を効率よく駆動します。OUT 端子の電圧は、Pch MOSFET のゲートを保護するため、内部のレギュレータによって V+-10V typ.でクランプされま す。 （図２参照） V+ V+ VIN CREGH 10V Regulator CIN2 500kW VGS From PWM Comparator OUT Driver RG REGH To turn off Pch MOSFET High Level Output V+ V+-10V GND To turn on Pch MOSFET Low Level Output OFF ON OFF ON 図２ ドライバ回路と OUT 端子電圧 OUT pin Differential Voltage V+-VOUT (V) NJW4161 の電源電圧の低下によって、OUT 端子から出力されるゲート駆動電圧が低下します。 図３に「OUT pin Differential Voltage vs. Supply Voltage 」特性例を示します。 MOSFET の最適な駆動能力は、発振周波数と MOSFET のゲート容量によって変化します。 OUT pin Differential Voltage vs. Supply Voltage (IO=0mA, Ta=25ºC) 12 10 8 6 4 2 0 0 2 4 6 8 10 Supply Voltage V+ (V) 12 14 図３ OUT pin Differential Voltage vs. Supply Voltage 特性例 - 12 - Ver.2016-03-22 NJW4161 Application Manual NJW4161 技 術 資 料 ■各ブロックの機能説明（続き） ２．保護機能、付加機能 ●低電圧誤動作防止(UVLO)回路 電源電圧が低い場合、UVLO 回路によって動作を停止し、電源電圧 3.0V typ.以上で UVLO 回路が解除されて IC の動 作が開始します。電源電圧の立ち上がりと立ち下がり 300mV typ.のヒステリシス電圧幅を持たせています。これによ り、UVLO の解除と動作のばたつきを防止し、NJW4161 を安定して動作させます。 ●ソフトスタート機能 ソフトスタート機能によって、コンバータの出力電圧は設定値まで緩やかに電圧を上昇します。ソフトスタート時間 は 15ms typ.であり、エラーアンプの基準電圧が 0～0.75V になるまでの時間で定義されます。 （図４）ソフトスター ト回路は、UVLO 解除、サーマルシャットダウンからの復帰後に動作します。 0.8V Vref, IN- pin Voltage OSC Waveform (IC internal) High OUT pin Low GND Soft Start時間 tSS=15ms typ. VB=0.75Vまで UVLO(3.0V typ.)の解除、 スタンバイ、 サーマルシャットダウン からの復帰 通常動作 Soft Start効果時間 VB=0.8Vまで 図４ ソフトスタートのタイミングチャート Ver.2016-03-22 - 13 - NJW4161 NJW4161Application Manual 技 術 資 料 ■各ブロックの機能説明（続き） ●過電流検出回路 過電流検出回路は、V+端子－SI 端子間の電位差が 120mV typ.以上になると、スイッチングの出力を停止します。 V+端子－SI 端子間に電流検出抵抗 RSENSE を挿入して、スイッチング電流を検出してください。 NJW4161 には、自動復帰が可能なヒカップ(Hiccup)タイプと、停止を維持するラッチタイプの２種類があります。 ヒカップタイプ：A バージョン、C バージョン ラッチタイプ ：B バージョン ・ヒカップタイプ（A バージョン、C バージョン） 過電流の異常状態から回復にともない、 スイッチングレギュレータの出力電圧を自動的に復帰させることができます。 ヒカップタイプにおける過電流検出動作時のタイミングチャートを図５に示します。 IN-端子電圧が 0.5V 以下のとき、過電流検出を 8 パルス継続するとスイッチング動作を停止します。 停止後は、クールダウン時間として 60ms typ.経過後、ソフトスタートによる再起動を行います。 IN- pin Voltage 0.8V 0.5V 0V 発振周波数 fosc High OUT pin Low GND RSENSE Voltage VIPK 0 パルスカウント 8パルス クールダウン時間 tCOOL=60ms typ. パルス・バイ・パルス 定常状態 過負荷状態 ソフトスタート動作 クールダウン時間終了後、 自動的に再スタート 図５ ヒカップタイプ 過電流検出動作時のタイミングチャート （A バージョン、C バージョン） - 14 - Ver.2016-03-22 NJW4161 Application Manual NJW4161 技 術 資 料 ■各ブロックの機能説明（続き） ・ラッチタイプ（B バージョン） 過電流の異常状態が続いた場合、スイッチングレギュレータは停止し、停止状態を維持します。 ラッチタイプにおける過電流検出動作時のタイミングチャートを図６に示します。 IN-端子電圧が 0.5V 以下のとき、過電流検出を 10ms typ.継続するとスイッチング動作を停止します。 停止後は、UVLO、スタンバイの再投入により、ソフトスタートによる起動を行います。 サーマルシャットダウンによる動作停止の場合は、ラッチ動作を行いません。 0.8V IN- pin Voltage 0.5V 0V 発振周波数 fosc High OUT pin Low GND RSENSE Voltage VIPK 0 タイマーラッチ時間 tLATCH=10ms typ. 動作停止（ラッチモード） パルス・バイ・パルス 定常状態 過負荷状態 ソフトスタート動作 UVLO、スタンバイ により再スタート 図６ ラッチタイプ 過電流検出動作時のタイミングチャート （B バージョン） 電流波形には、MOSFET、インダクタなどの寄生成分の影響による高周波ノイズが重畳しており、過電流検出機能の 誤動作の原因となります。そのためアプリケーションによっては、電流検出抵抗 RSENSE と SI 端子の間に RC のロー パスフィルタを必要とする場合があります。フィルタは、スパイク幅 t と同等の時定数(t≤ RLF × CLF)を目安に調整し てください。もしくは、MOSFET のソース端子の近くにバイパスコンデンサを挿入することも効果的です。 フィルタ回路 スパイクノイズ VIN V+ VIPK CLF 電流検出回路 RSENSE SI RLF t Pulse by Pulse CIN3 電流波形例 バイパス コンデンサ OUT RG 図７ 電流波形とフィルタ回路 Ver.2016-03-22 - 15 - NJW4161 NJW4161Application Manual 技 術 資 料 ■各ブロックの機能説明（続き） ●サーマルシャットダウン機能 (TSD) サーマルシャットダウン機能は、NJW4161 のチップ温度が 160℃*を超えると SW 動作を停止します。 チップ温度が 145℃*以下になると、ソフトスタートによる SW 動作が開始されます。 なおサーマルシャットダウン機能は、高温時における IC の熱暴走を防止するための予備回路であり、不適切な熱設 計を補うためでは有りません。IC のジャンクション温度（～+150 C）範囲内で動作させるように、十分な余裕を満 たすことをお奨めします。 （* 参考値） ●スタンバイ機能 RT 端子をオープンにすることで、NJW4161 をスタンバイモードにすることができます。タイミング抵抗 RT-GND 間をトランジスタや MOSFET 等でハイインピーダンスにしてください。回路例を図８に示します。 スタンバイに移行するためには、RT 端子電流を IRT_STB=5 A 以下にする必要があり、リーク電流の小さい MOSFET を選択してください。 スタンバイ機能を使用するとき、RT 端子に大きい容量が接続されると、スタンバイから動作状態に移行できなくな ります。そのため RT 端子にバイパスコンデンサを接続する場合は、100pF 以下の容量にしてください。 また動作からスタンバイ状態に移るとき、回路の遅延によって 2 s 程度の ON 期間が発生する場合があります。 Enable Control OSC RT RT Enable Control Signal RT State ON: Connect timing resistor to GND OFF (Stand-by): RT pin open RONOFF 図８ スタンバイ機能使用時の回路例 - 16 - Ver.2016-03-22 NJW4161 Application Manual NJW4161 技 術 資 料 ■アプリケーション情報 ●インダクタ インダクタには大電流が流れるため、飽和しない電流能力 を持たせる必要があります。 L 値を小さくするとインダクタのサイズも小さくなります。 しかし、ピーク電流が大きくなり効率が悪化します。 反面、L 値が大きくなると、スイッチング時のピーク電流 は低下します。よって変換効率の改善、出力リップル電圧 の低下につながります。あるレベル以上では、インダクタ ンスの巻数増加により、抵抗成分による損失（銅損）が大 きくなります。 電流値 ピーク電流 IPK インダクタ電流 DIL 出力電流 IOUT ①連続モード ②臨界モード ③断続モード 0 周波数 fOSC tON tOFF 図９ インダクタ電流の状態偏移 理想的には、インダクタンス電流が連続モードになる様にＬ値を設定します。しかし負荷電流が小さくなる程、①連 続モード → ②臨界モード → ③断続モードと電流波形が変化（図９）していきます。 断続モードにおいては、出力電流に対するピーク電流が大きくなり、変換効率が低下しやすくなります。場合によっ ては L 値を大きくし、連続モードの維持できる負荷電流領域を広げます。 ●キャッチ・ダイオード パワーMOSFET が OFF サイクルの時は、インダクタに蓄えられた電力がキャッチ・ダイオードを経由して出力コン デンサに流れます。そのためダイオードにはサイクル毎に、負荷電流に応じた電流が流れます。ダイオードの順方向 飽和電圧と電流の積が電力損失となるため、順方向飽和電圧の低い SBD (Schottky Barrier Diode)が最適です。 また SBD は、逆回復時間が短い特徴を併せて持っています。逆回復時間が長くなると、スイッチングトランジスタ が OFF から ON サイクルに移行した時、貫通電流が流れてしまいます。この電流によって効率の低下、ノイズの発 生等に影響を及ぼす可能性が有ります。 ●スイッチング素子 スイッチング素子には、スイッチング用途に指定された Pch MOSFET を使用します。 NJW4161 の OUT 端子電圧は V+-10V typ.で制限されるため、MOSFET のゲート・ソース間電圧は 10V 以下で十分に ドレイン・ソース間 ON 抵抗が小さくなるものを選びます。 NJW4161 の電源電圧が低くなると、OUT 端子から出力されるゲート駆動電圧も低下するため、入力電圧範囲に応じ て MOSFET の仕様を決定してください。 （ドライバ回路参照） ゲート容量が大きいのは効率を低下させる要因につながります。ゲート容量への充放電により、スイッチングの立ち 上がり／立ち下がり時間が遅れ、スイッチング損失が発生します。 また、ゲート容量のチャージ/ディスチャージには急激な電流変化を伴うため、寄生インダクタンス成分等によりスパ イクノイズが出ることがあります。ゲート容量が小さい場合は、OUT 端子－ゲート間に抵抗を挿入し適度に電流を制 限してください。抵抗が大きすぎると波形がなまってしまい効率が低下するため、実機評価のうえ最適値を決定して ください。 Ver.2016-03-22 - 17 - NJW4161 NJW4161Application Manual 技 術 資 料 ■アプリケーション情報（続き） ●入力コンデンサ スイッチングレギュレータの入力部には、周波数に応じた過渡的な電流が流れます。電源回路に供給される電源イン ピーダンスが大きいと入力電圧の変動につながり、NJW4161 の性能を十分に引き出せません。よって入力コンデン サは、できる限り MOSFET の近くに挿入してください。 ●出力コンデンサ 出力コンデンサは、インダクタンスからの電力を蓄え、出力への供給電圧を安定させる役割をします。 出力コンデンサの選定には、ESR(等価直列抵抗：Equivalent Series Resistance)の特性、リップル電流、耐圧を考慮 に入れる必要が有ります。 また周囲温度によっては、コンデンサの容量低下、ESR の増加（低温時） 、寿命（高温時）へ影響を与えます。出力 コンデンサの定格には、十分なディレーティングを持たせるのが望ましい使い方です。 出力コンデンサのESR 特性は、 出力リップルノイズへ大きな影響を与えます。 低 ESR タイプのコンデンサであれば、 更にリップル電圧を下げることが出来ます。セラミックコンデンサを使用する場合は、コンデンサへの直流電圧印加 によって容量が低下するため注意が必要です。 - 18 - Ver.2016-03-22 NJW4161 Application Manual NJW4161 技 術 資 料 ■アプリケーション情報（続き） ●基板レイアウト スイッチングレギュレータは、インダクタの充放電によって出力へ電力供給を行います。発振周波数に応じて電流が 流れるため、基板のレイアウトは重要な項目です。大電流の流れるラインは太く、短くし、ループ面積を最小限にし てください。図１０に降圧回路における電流ループを示します。 SW VIN CIN L SW COUT SBD VIN CIN NJW4161 L COUT SBD NJW4161 (a) 降圧回路 SW ON 状態 (b) 降圧回路 SW OFF 状態 図１０ 降圧回路における電流ループ GND ラインは、パワー系と信号系を分離した上で１点アースをとるのが望ましい接続です。 また電圧検出のフィードバックラインは、できるだけインダクタンスから離します。本ラインはインピーダンスが高 いため、インダクタンスからの漏れ磁束でノイズの影響を避けるように配線します。 図１１に降圧回路での配線例、図１２にレイアウト例を示します。 SW VIN CIN L VOUT SBD COUT RL（負荷） OUT （バイパス用） V+ RFB CFB NJW4161 INRT RT R2 GND 信号系のGNDを パワー系と分離する。 R1 負荷近傍で電圧を検出し、 電圧降下が負荷へ影響を与え ないように配慮する。 ICのインピーダンスが高いため、 電圧検出抵抗 R1,R2はできるだけ ICの近くに配置する。 図１１ 降圧回路での配線例 Ver.2016-03-22 - 19 - NJW4161 NJW4161Application Manual 技 術 資 料 ■アプリケーション情報（続き） Feed back signal CFB RFB R2 RNF CNF RT R1 Signal GND Area CREGH CIN2 IC CLF RG RLF VIN RSENSE FET L VOUT CSENSE CIN1 SBD GND IN COUT GNDOUT Power GND Area 裏面にてパワー系 GND と信号系 GND を接続 図１２ レイアウト例（上面パターン） - 20 - Ver.2016-03-22 NJW4161 ApplicationNJW4161 Manual 技 術 資 料 ■パッケージパワーの計算 周囲温度が高い条件下で使用する場合は、IC の消費電力に対してディレーティングを持たせる必要があります。 自己消費電力の他に、スイッチング素子を駆動するために発生する電力量も考慮しなければいけません。 IC の電源電圧 IC の自己消費電 発振周波数 ゲート電荷量 とします。 ：V+ ：IDD ：fosc ：Qg MOS FET はゲートがハイインピーダンスの特徴を持ちますが、ゲートの容量成分を充放電する必要があり、スイ ッチング周波数が速くなるほど消費電力が大きくなります。IC の消費電力 PD は、次のように求められます。 PD = V+ fosc Qg + (V+ IDD) [W] 求めた消費電力 PD に対して温度ディレーティングを考慮します。 「Power Dissipation vs. Ambient Temperature」特性例を参考に、定格内に収まるか確認してください。 Ver.2016-03-22 - 21 - NJW4161 NJW4161Application Manual 技 術 資 料 ■アプリケーション設計例 ●降圧アプリケーション仕様 VIN=12V 入力電圧： VOUT=5V 出力電圧： IOUT=3A 出力電流： fosc=345kHz 発振周波数： VIN=12V RSENSE1 30mW CIN1 10mF/50V, 2pcs. CSENSE 1mF/50V RLF1 22W CLF1 2,200pF RG 0W CREGH 0.1mF CIN2 0.1mF/50V 4 3 2 1 V+ OUT SI REGH NJW4161 IN- FB RT GND 5 6 7 8 Q1 VOUT=5V L1 10mH/6.7A CFB 180pF SBD COUT 47mF/16V RFB 1kW R2 68kW R1 13kW RT 5.6kW RNF 6.8kW 記号 IC1 Q1 L1 SBD CIN1 CIN2 COUT CREGH CNF1 CFB CLF1 CSENSE R1 R2 RNF RFB RG 数量 1 1 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 RSENSE1 RLF1 RT - 22 - CNF1 6,800pF 部品番号 NJW4161R FDD4243 CLF12555T-100M DE5SC4M UMK325BJ106MM-P 0.1 F GRM32EB31C476KE15L 0.1 F 6,800pF 180pF 2,200pF UMK212BJ105KG-T 13k 68k 6.8k 1k 0 (Short) 概要 MOSFET ドライブ 降圧用 SW.REG. IC Pch MOSFET 40V, 14A Inductor 10 H, 6.7A Schottky Diode 40V, 5A Ceramic Capacitor 3225 10 F, 50V, X5R Ceramic Capacitor 1608 0.1 F, 50V, B Ceramic Capacitor 3225 47 F, 16V, B Ceramic Capacitor 1608 0.1 F, 25V, B Ceramic Capacitor 1608 6,800pF, 50V, B Ceramic Capacitor 1608 180pF, 50V, CH Ceramic Capacitor 1608 2,200pF, 50V, B Ceramic Capacitor 2012 1 F, 50V, B Resistor 1608 13k , 1%, 0.1W Resistor 1608 68k , 1%, 0.1W Resistor 1608 6.8k , 5%, 0.1W Resistor 1608 1k , 5%, 0.1W Resistor 1608 0 , 0.1W 1 LPS1R030FE Current Sense Resistor 30m , ±1%, 1W 1 1 22 5.6k Resistor 1608 22 , ±5%, 0.1W Resistor 1608 5.6k , 1%, 0.1W メーカー New JRC Fairchild TDK Shindengen Taiyo yuden Std. Murata Std. Std. Std. Std. Taiyo yuden Std. Std. Std. Std. Std. Hokuriku Electric Industry Std. Std. Ver.2016-03-22 NJW4161 ApplicationNJW4161 Manual 技 術 資 料 ■アプリケーション設計例（続き） ●発振周波数の設定 「Oscillating Frequency vs. Timing Resistor」特性例より、 fosc=345kHz のとき、RT=5.6 [k ], t=2.9[ s]となります。 ピーク電流 Ipk インダクタ電流 ΔIL 降圧回路のデューティー比は、 Duty VOUT VF 100 VIN 出力電流 IOUT 5 0.4 100 12 45 % 0 より、tON=1.31 [ s], tOFF=1.59 [ s]で動作します。 周期 t 周波数 fOSC=1/t tON tOFF 図１３ インダクタ電流波形 ●インダクタの決定 本アプリケーションでは、インダクタ・リップル電流を、出力電流の 30%として設計します。 リップル電流をΔIL とすると、 ΔIL = 0.3 IOUT = 0.3 3 = 0.9 [A] インダクタンス L を求めます。 L VIN VDS RON VOUT IL t ON 12 0.2 5 1.31 0.9 10 [ H] 但し、VDS-RON：MOSFET の ON 抵抗による電圧低下分 インダクタンス L は、理論上の値であり、アプリケーションの仕様、部品等によって最適な値は異なりますので、最 終的には実機で微調整を行います。 定常動作時のピーク電流 Ipk を求めます。 IL 0.9 Ipk IOUT 3 3.45 [ A ] 2 2 インダクタンスに流せる電流は、スイッチング時のピーク電流に対して十分な余裕を持たせます。 アプリケーション回路では、10 H/6.7A を使用します。 ●過電流検出の設定 スイッチング時のピーク電流Ipkに対して過電流設定を行います。本アプリケーション例では、Ipk=4A付近に制限電 流値ILIMITを設定します。 ILIMIT = VIPK / RSC = 120mV / 30m =4 [A] SI 端子での過電流検出から OUT 端子が停止信号を出力するまでの応答時間により、リミット値は若干増加します。 ILIMIT _ DELAY Ver.2016-03-22 ILIMIT VIN L t DELAY 4.0 12 10 80n 4.1 [ A] - 23 - NJW4161 NJW4161Application Manual 技 術 資 料 ■アプリケーション設計例（続き） ●入力コンデンサの決定 入力コンデンサは、入力ラインの電源インピーダンスを十分に下げるために必要です。コンデンサの選定には、容量 よりも入力リップル電流とコンデンサ耐圧に重点をおいて決定します。 入力実効電流は、下記計算式で表せます。 IRMS IOUT VOUT VIN VOUT [A] VIN 上記計算式は、VIN=2×VOUT 時が最大になり、その時の結果は、IRMS=IOUT(MAX)÷2 です。 入力コンデンサの選定は、アプリケーションで評価の上、十分なマージンを持った物をご使用ください。 ●出力コンデンサの決定 出力コンデンサは、出力のリップルノイズを決める重要な部品です。 出力コンデンサは、ESR、リップル電流、コンデンサ耐圧に重点をおいて決定します。 出力リップル電圧は、下記計算式で表せます。 Vripple (p IL p) ESR 1 8 f OSC C OUT [V] また出力容量の選定には、十分なリップル電流を許容できる物を選びます。 コンデンサに流れるリップル電流の実効値(Irms)は、 Irms IL 0 .9 2 3 2 3 260 [mArms ] となります。 ここでは十分なマージンをふまえて、上記スペックを満たせるコンデンサを使用します。アプリケーション回路では、 セラミックコンデンサ COUT=47 F/16V を使用します。 ●出力電圧の設定 出力電圧 VOUT は、R1,R2 の抵抗比で決まります。R1,R2 に流れる電流は、Error AMP に流れるバイアス電流を無視 できるような値とします。 VOUT - 24 - R2 1 R1 VB 68k 13k 1 0.8 4.98 [ V ] Ver.2016-03-22 NJW4161 ApplicationNJW4161 Manual 技 術 資 料 ポールとゼロの特性を図１４に示します。 ポール：ゲインは-20dB/dec の傾きをもち、位相は-90°シフトします。 ゼロ：ゲインは+20dB/dec の傾きをもち、位相は+90°シフトします。 Gain -20dB/dec Phase 0 -45 -90 fP/10 fP 10fP Frequency ポール +20dB/dec Zero Gain ●フィードバックと安定性 フィードバックループは、ループゲインが 0dB となる点において、開ルー プの位相シフトを-180°未満にする事が基本です。さらに負荷変動時のリ ンギングや発振耐性を考えると、位相余裕を確保したループ特性が重要で す。NJW4161 ではフィードバック回路が任意に設計できるため、ループ 補償に重要なポールとゼロの配置を最適化する事が可能です。 Pole +90 Phase ■補償の設計例 スイッチングレギュレータは、安定した出力を得るためにフィードバック 回路を必要とします。インダクタンスや出力コンデンサ等によって、アプ リケーションの周波数特性が変化するので、安定動作に必要な位相を確保 しつつ、最大の帯域が得られる補償定数が理想的です。 これらの補償定数は、実機調整も大きな役割を果たします。最終的にはア プリケーション仕様を考慮して、測定しながら定数を選定してください。 +45 0 fZ/10 ポールとなる要因の数を n とすれば、ゲイン・位相の変化も n 倍になりま す。ゼロにおいても同様です。ポールとゼロは相反の関係にあるため、そ れぞれの要因が１つずつあれば、打ち消し合うことになります。 fZ 10fZ Frequency ゼロ 図１４ ポールとゼロの特性 ●補償回路の構成 VIN LC Gain Driver L VOUT RESR CFB R2 COUT ER AMP PWM RFB Vref =0.8V IN- FB R1 CNF RNF C1(option) 図１５ 補償回路の構成 Ver.2016-03-22 - 25 - NJW4161 NJW4161Application Manual 技 術 資 料 ■補償の設計例（続き） ●インダクタンスと出力コンデンサによるポールとゼロ インダクタンスと出力コンデンサによってダブルポール fP(LC)を発生させます。同時に出力コンデンサと ESR によっ てシングルゼロ fZ(ESR)が生成されます。それぞれのポールとゼロは、次の式によって表すことができます。 f Z(ESR ) 1 fP(LC) 2 C OUTR ESR 1 2 LC OUT 出力コンデンサの ESR が大きい場合、fZ(ESR)が fP(LC)の近傍に位置します。この様なアプリケーションでは、ゼロ fZ(ESR) がダブルポール fP(LC)を補償する形となり安定性を確保しやすい傾向があります。 しかし出力コンデンサのESR が小さい場合、 fZ(ESR)は高域に移行しfP(LC)によって位相が-180°シフトしてしまいます。 NJW4161 の補償回路では、fZ1 と fZ2 のゼロを用いて補償することが可能です。 ●エラーアンプによるポールとゼロ エラーアンプで形成されるシングルポール・ゼロは 次の式によって求められます。 ゼロ f Z1 1 ポール 1 fP1 R1 R2 R1 R2 2 CNF A V 2 CNFRNF Gain (dB) Double pole LC Gain -40dB/dec Loop Gain -20dB/dec 0dB 周波数 ※ゼロによる ゲインの上昇 （Av：アンプの開ループ利得=80dB） fZ 2 1 2 CFBR2 1 fP 2 2 C FB R FB fP 3 R1 R2 R1 R2 1 2 C1 R NF （Option） fZ1、fZ2 は、fP(LC)の両側に配置します。 インダクタンス、出力コンデンサのばらつきがあるため、 fP(LC)×0.5 倍～0.9 倍 fP(LC)×1.1 倍～2.0 倍 を目安にそれぞれを設定します。 Compensation Gain fP1 fZ1 or fZ2 fP(LC) fP2 fP3 fZ(ESR) 図１６ ループゲイン例 fZ1、fZ2 を fP(LC)よりも低い位置に配置する方法もあります。位相のシフト量が増してゲインも高くなる傾向を持つこと から、応答性の向上が期待できます。しかし高周波での位相余裕が不足しやすい傾向があるので注意が必要です。 fP1 はエラーアンプのミラー効果によって、 低周波領域にポールを作ります。 fP1 が低くなるほど安定性は向上しますが、 周波数特性が伸びず、応答性に影響を与えます。fP1 は、fP(LC) の周波数利得=20dB を目安に設定します。 エラーアンプの開ループ利得=80dB とすると、fP1 < fP(LC)÷103 (=60dB) を目安に設計します。 数 100kHz 以上では様々なポールが生じるため、ループゲインの 0dB 周波数は発振周波数の 1/5～1/10 を上限に設定 します。高周波領域にある fZ(ESR) が影響して、ループゲインを発生させる場合があります（図１６ Loop Gain ※参 照） 。fP2、fP3 を用いて高周波領域でのループゲインを十分に下げるよう、実機で調整を行ってください。 - 26 - Ver.2016-03-22 NJW4161 ApplicationNJW4161 Manual 技 術 資 料 ■アプリケーション特性例 ●PWM control : A version, B version Efficiency vs. Output Current (PWM ver., VOUT=5V, Ta=25ºC) 100 5.2 fOSC=345kHz L=10 H 90 Output Voltage VOUT (V) (%) VIN=6V VIN=18V Efficiency 60 50 fOSC=345kHz L=10 H 5.15 80 70 Output Voltage vs. Output Current (PWM ver., Ta=25ºC) VIN=12V 40 30 20 5.1 VIN=6V, 12V, 18V 5.05 5 4.95 4.9 4.85 10 0 4.8 1 10 100 1000 Output Current IOUT (mA) 10000 1 10 100 1000 Output Current IOUT (mA) 10000 ●PWM/PFM Control : C version Efficiency vs. Output Curent (PWM/PFM ver., VOUT=5V, Ta=25ºC) 100 5.2 fOSC=345kHz L=10 H 90 Output Voltage VOUT (V) (%) VIN=6V VIN=18V Efficiency 60 50 fOSC=345kHz L=10 H 5.15 80 70 Output Voltage vs. Output Current (PWM/PFM ver., Ta=25ºC) VIN=12V 40 30 20 5.1 5.05 VIN=6V, 12V, 18V 5 4.95 4.9 4.85 10 0 4.8 1 Ver.2016-03-22 10 100 1000 Output Current IOUT (mA) 10000 1 10 100 1000 Output Current IOUT (mA) 10000 - 27 - NJW4161 MEMO ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 - 28 - Ver.2016-03-22