NJU26202 カーオーディオ用デジタルシグナルプロセッサ 概 要 ■ 外 形 NJU26202は、Circle Surround Automotive（CS Auto）、ホールシミュレー ションなどを搭載した24bit デジタルシグナルプロセッサです。 この製品は、車のドアに備え付けられた4つのスピーカのみで 5.1chサラウ ンド環境の再現（CS Auto）、ホールシミュレータにより空間を創造する機能を 搭載しています。 これらの機能によりカーオーディなどの車載向けオーディオに最適です。 NJU26202FR3 特 徴 ◆ ソフトウェア Circle Surround Automotive TruBass FOCUS ホールシミュレーション 7 バンドグラフィック／パラメトリックイコライザ タイムアライメント サンプリング周波数 ・16kHz/22.05kHz/24kHz/32kHz/44.1kHz/48kHz対応（Stereo Input Mode及びMulti Input Mode） ・32kHz/44.1kHz/48kHz対応（CS Auto Mode） ◆ ハードウェア 24bit 固定小数点デジタルシグナルプロセッサ 外部クロック周波数 ： 12.288MHz, PLL を内蔵 デジタルオーディオインターフェース ： 入力 4 ポート/出力 3 ポート デジタルオーディオフォーマット ： I2S 24bit、 左詰め/右詰め対応、 BCK : 32fs/64fs マスター／スレーブ対応 ホストインターフェース ・I2C バスインターフェース (Fast-mode/ 400kbps) ・シリアルインターフェース (4 線式：クロック、スレーブセレクト、入力データ、出力データ) 電源電圧 ： VDD = VDDPLL = 1.8V ： VDDIO = 3.3V 入力専用端子許容電圧 ： 5V トレラント パッケージ ： LQFP48-R3 (鉛フリー対応) ＊ハードウェア仕様の詳細については「NJU26200 シリーズハードウェア共通仕様書」を参照願います。 Ver.2010-05-17 -1- NJU26202 NJU26202 ブロック図 AD1/SDIN NJU26202 AD2/SSb 24bit Fixed-point DSP Core SCL/SCK BCKO SERIAL HOST INTERFACE SDA/SDOUT SERIAL AUDIO INTERFACE PROGRAM CONTROL LRO 24-BIT x 24-BIT MULTIPLIER Front L/R SDO1 C/SW SDO2 Rear L/R SDO3 ALU RESETb MCK SDI0-3 TIMING GENERATOR / PLL CLK CLKOUT BCKI ADDRESS GENERATION UNIT LRI DATA RAM PROC FIRMWARE ROM MUTEb General I/O INTERFACE SEL WDC 図1 NJU26202 ブロック図 機能ブロック IN OUT L/R SDI0 Multi Input Mode L/R L/R , C/SW , LS/RS Phantom Center SDI0 or SDI1, SDI2 , SDI3 Time Alignment LS/RS L/R SDI1 Input Trim C/SW CSAuto Mode CS Auto & Channel Trim SDI2 LS/RS SDI3 SDI0 or SDI1 Front L/R (L/R) PEQ/GEQ 7Band Hall * Simulator Front L/R (L/R) FOCUS SDO1 Master Volume C/SW LS/RS SDI0 or SDI1 Stereo Input Mode Front L/R (L/R) C/SW TruBass Rear L/R (LS/RS) Time * Alignment SW & Smooth C/SW SDO2 Rear L/R (LS/RS) SDO3 Rear L/R (LS/RS) *Hall Simulator and Time Alignment do not work at the same time. 図2 -2- NJU26202 機能ブロック図 Ver.2010-05-17 NJU26202 VDD 29 AD1/SDIN VSS 30 25 VSSIO 31 AD2/SSb VDDIO 32 26 MCK 33 SCL/SCK BCKO 34 27 LRO 35 SDO2 37 24 TEST SDO1 38 23 TEST TEST 39 22 TEST VDDIO 40 21 RESETb VSSIO 41 20 VDDIO VSS 42 19 VSSIO VDD 43 18 CLK SDI3 44 17 CLKOUT SDI2 45 16 VDD SDI1 46 15 VSS SDI0 47 14 VSSPLL LRI 48 13 VDDPLL 6 7 8 9 10 11 12 MUTEb WDC PROC VSSIO VDDIO SEL 4 VSS TEST 3 VSSIO 5 2 BCKI VDD 1 VDDIO NJU26202 図3 Ver.2010-05-17 28 SDA/SDOUT SDO3 36 端子配列 端子配列 -3- NJU26202 端子説明 表1 端子説明 Pin No. 1, 11, 20, 32, 40 2 3, 10, 19, 31, 41 4, 15, 30, 42 5, 16, 29, 43 6 7 8 9 12 13 14 17 18 21 22 23, 24 25 26 27 端子名 VDDIO BCKI VSSIO VSS VDD TEST MUTEb * WDC * PROC * SEL VDDPLL VSSPLL CLKOUT CLK RESETb TEST TEST AD1/SDIN AD2/SSb SCL/SCK I/O − I − − − I I OD I I − − O I I I I I I I 28 SDA/SDOUT I/O 33 34 35 36 37 38 39 44 45 46 47 48 MCK BCKO LRO SDO3 SDO2 SDO1 TEST SDI3 SDI2 SDI1 SDI0 LRI * O O O O O O O I I I I I 機 能 I/O 電源 +3.3V ビットクロック入力 I/O 電源 GND 内部電源 GND 内部電源 +1.8V テスト端子 (必ず 3.3kΩの抵抗を介して VSSIO に接続してください) リセット後のマスタボリューム状態 ( 1 : 0dB、 0 : ミュート) ウォッチドッグタイマ用クロック出力端子 （オープンドレイン出力） リセット後の信号処理 ( 1 : 通常処理する、 0 : 処理しないでコマンド待ち) ホストインターフェース選択 ( 1 : シリアル(4 線式) / 0 : I2C バス) PLL 電源 +1.8V PLL 電源 GND 水晶発振用クロック出力端子 水晶発振用クロック入力端子 (12.288MHz) リセット (RESETb= 0 でリセット) テスト端子 (必ず VDDIO に接続してください) テスト端子 (必ず VSSIO に接続してください) I2C アドレス選択 1 / シリアルデータ入力 (シリアル(4 線式)) I2C アドレス選択 2 / スレーブセレクト (シリアル(4 線式)) シリアルクロック / シリアルクロック (シリアル(4 線式)) I2C ﾃﾞｰﾀ入出力(Open Drain output)/ｼﾘｱﾙﾃﾞｰﾀ出力(4 線式ｼﾘｱﾙ:CMOS output) ・I2C バス時、オープンドレイン出力のため、プルアップ抵抗を接続してください。 ・シリアル 4 線式時、常時 CMOS 出力のため、プルアップ抵抗を接続する必要ありま せん。 マスタークロック出力 ビットクロック出力 LR クロック出力 Rear Lｃｈ/Rｃｈ オーディオデータ出力 3 Cｃｈ/SWch オーディオデータ出力 2 Front Lch/Rｃｈオーディオデータ出力 1 テスト端子 (必ず OPEN にしてください) LSch/RSch オーディオデータ入力 3 Cch/SWch オーディオデータ入力 2 Lｃｈ/Rｃｈ オーディオデータ入力 1 Lch/Rch オーディオデータ入力 0 LR クロック入力 I ：入力 O ：出力 OD ：オープンドレイン出力 I/O ：双方向 端子名に * が付いている端子は、必ず抵抗（推奨 3.3kΩ）を介して VDDIO または VSSIO に接続してください。 -4- Ver.2010-05-17 NJU26202 デジタルオーディオインターフェース デジタルオーディオフォーマットは、I2S、MSB ファースト左詰め、及び MSB ファースト右詰めをサポートしています。 NJU26202 は、4 ポートのオーディオデータ入力端子(SDI0∼3)と、3 ポートのオーディオデータ出力端子(SDO1∼3)を備 えています。入出力信号の割り当ては表 2,表 3 及び図 2 機能ブロック図を参照してください。 表 2 オーディオデータ入力 Pin No. 端子名 機能 47 SDI0 Lch/Rch オーディオデータ入力 0 46 SDI1 Lch/Rch オーディオデータ入力 1 45 SDI2 Cch/SWch オーディオデータ入力 2 44 SDI3 LSch/RSch オーディオデータ入力 3 表 3 オーディオデータ出力 Pin No. 端子名 機能 38 SDO1 Front Lch/Rｃｈオーディオデータ出力 1 37 SDO2 Cｃｈ/SWch オーディオデータ出力 2 36 SDO3 Rear Lｃｈ/Rｃｈ オーディオデータ出力 3 ホストインターフェース NJU26202 の制御インターフェースは、I２C バスインターフェース、あるいは、シリアルインターフェース(4 線式) です。 I２C バスインターフェースで制御する場合、リセット解除時、SEL 端子を L に設定し、シリアルインターフェース（4 線 式）で制御する場合、リセット解除時、SEL 端子を H に設定します。(表 4) ホストインターフェース端子機能は、表 5 の通りです。 データ転送は共に 8 ビット（1 バイト）単位です。 ホストインターフェースは常にスレーブで、ホストコントローラからク ロック(SCL/SCK)に同期してデータが転送されます。 表 4 ホストインターフェース設定 Pin No. 端子名 設定 12 SEL L (※) H (※) ホストインターフェース I２C バスインターフェース シリアルインターフェース（4 線式） ※ リセット解除時に設定します。 表 5 ホストインターフェース端子機能 Pin No. 端子名 シリアルインターフェース I2C バスインターフェース 2 (I C /Serial) 選択時 (4 線式)選択時 25 AD1/SDIN I2C アドレス選択 Bit1 シリアルデータ入力 26 AD2/SSb I2C アドレス選択 Bit2 スレーブセレクト 27 SCL/SCK シリアルクロック シリアルクロック 28 SDA/SDOUT シリアルデータ入出力 シリアルデータ出力 (オープンドレイン出力) (CMOS 出力) 注意： SDA/SDOUT 端子は、 I2C バスインターフェース選択時：オープンドレイン出力となります。適切なプルアップ抵抗を接続してください。 シリアルインターフェース（4 線式）選択時：CMOS 出力となります。プルアップ抵抗は必要有りません。 また、SDA/SDOUT 端子は、5V トレラントではないため、電圧レベルに注意してください。(最大で VDDIO まで) SCL/SCK 端子は、5V トレラントです。 I2C バスインターフェース時は SCL/SDA 端子のプルアップ電圧を SDA 側 に統一してください。 Ver.2010-05-17 -5- NJU26202 I2C バスインターフェース I２C バスインターフェースでは、データを SDA 端子に、クロックを SCL 端子に転送します。 SDA 端子はオープンドレ イン構造で、外部にプルアップ抵抗が必要です。 AD1,AD2 端子（Pin No.25,26）は、7 ビットからなるスレーブアドレス の下位 2 ビットの設定に用います。 アドレスは、表 6 に示す固定値と AD1/AD2 端子により、4 種類設定できます。 I２C バスインターフェーススレーブアドレス設定 表6 bit7 0 0 0 0 固定値 bit5 1 1 1 1 bit6 0 0 0 0 AD2 端子 bit4 1 1 1 1 bit3 1 1 1 1 AD1 端子 bit2 0 0 1 1 bit1 0 1 0 1 R/W bit0 R/W データ形式 Start bit R/W bit Slave Address （7bit ） ACK ※ AD1 端子、AD2 端子において 0 ＝ L 、 1 ＝ H I２C バスインターフェースのタイミング等、詳細については、「NJU26200 シリーズハードウェア共通仕様書」を参 照してください。 注意：I２C バスは、 Standard-Mode (100kbps) および Fast-Mode (400kbps) をサポートします。 また、S(「START」条件) を送った後、Sr(反復「START」条件)を受け付けず、P：「STOP」条件待ちになります。そのため、必ず P：「STOP」条件を送 ってください。 シリアルインターフェース(4 線式) シリアルインターフェース（4 線式）回路は、スレーブセレクト端子（SSb 端子）が L レベルで動作状態となります。 SDIN 端子に入力されるデータは、SCK 端子の立ち上がりに同期して DSP に読み込まれます。 SDOUT 端子からのデータは、SSb 端子の立ち下がりに同期して bit7 が出力され、次に SCK 端子の立ち下りに同期し て bit6, bit5, bit4, bit3, bit2, bit1, bit0 が出力されます。入出力共に MSB ファーストで通信されます。（図 4） 通信は 8bit 単位です。8bit に満たなかった場合や 8bit を超えた場合は、正しく動作しません。SDOUT 端子は、常時 CMOS 出力のため、プルアップ抵抗は必要有りません。また、SSb='H'時に SDOUT 端子に現れる値は不定となります。 SSb SCK SDIN bit7 bit6 bit5 bit1 MSB SDOUT 不定 bit7 bit0 LSB bit6 bit5 bit1 bit0 不定 図 4 シリアルインターフェース(4 線式)タイミング シリアルインターフェース（4 線式）のタイミング等、詳細については、「NJU26200 シリーズハードウェア共通仕様書」 を参照してください。 -6- Ver.2010-05-17 NJU26202 端子設定 NJU26202 はリセット解除後の動作を PROC、MUTEb 端子により設定することができます。（表 7） PROC、MUTEb 端子は、抵抗（推奨 3.3kΩ）を介して VDDIO または VSSIO に接続してください。 表 7 機能設定ピン Pin No. 端子名 9 PROC 7 MUTEb 設定 H (※) L (※) H (※) L (※) 機能 リセット解除後、デフォルト設定に従って信号処理を行います。 リセット解除後、信号処理を行いません。信号処理の開始には、 専用のスタートコマンドを送信する必要があります。 リセット解除後、マスターボリュームを 0dB に設定します。 リセット解除後、マスターボリュームをミュートに設定します。 ※ リセット解除時に設定します。 ウォッチドッグクロック出力端子 NJU26202 は、Watch Dog クロック出力端子(WDC)を持っています。音声信号処理の過程で、一定の間隔で WDC 端子をトグルすることにより、外部にファームウェアが動作していることを通知します。この出力と外部 Watch Dog 監視 IC やマイコン等の端子でモニタすることで、異常状態を検出することができます。WDC 端子からの出力トグル周期は、 約 100ms に設定されています。 WDC 端子は、オープンドレイン出力となっているため、表 8 のように設定してください。 表 8 WDC ピン設定 Pin No. 端子名 8 設定 WDC 使用する場合 抵抗(推奨 3.3kΩ)を介して VDDIO に接続してください。 WDC 使用しない場合 抵抗(推奨 3.3kΩ)を介して VSSIO に接続してください。 WDC （端子をフローティング状態にしないでください） 注意： ・WDC 端子出力は、音声処理の過程に挿入されており、周期は正確ではありません。 ・スレーブモードにおいて、BCKI/LRI の入力が無い場合には出力できません。 ・サンプリングレートを正しく設定することが必要です。 Ver.2010-05-17 -7- NJU26202 NJU26202 コマンド一覧 表 9 NJU26202 コマンド表 No. 機 能 1 Set Task 2 Circle Surround Config 3 Circle Surround Automotive Config 4 TruBass Config 5 TruBass Size Select 6 TruBass Gain Control 7 FOCUS Config 8 FOCUS Gain Control 9 Input Trim Control 10 Master Volume Control 11 Channel Trim Control 12 Delay Control 13 Stereo Input Mode Config 14 Hall Simulator Input Select 15 Hall Simulator HPF fc 16 Hall Simulator LPF fc 17 Hall Simulator Early Reflection Start Time 18 Hall Simulator Early Reflection End Time 19 Hall Simulator Reverb Start Time 20 Hall Simulator HF Dump 21 Hall Simulator Reverb Time No. 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 機 能 Hall Simulator Surround Hall Simulator Effect Output Trim Hall Simulator Balance Trim EQ Mode Select EQ f0 Control EQ Q Control EQ Gain Control Time Alignment SW LPF fc Sample rate Select Smooth Control Config Input Select Phantom Center Config TruBass Input Select Input Mode Config System State Firmware Version Number Request DSP Reset Start Nop コマンドの詳細については別途、ご請求下さい。 また、コマンド開示するにはライセンサー(SRS 社)の許可が必要となります。 -8- Ver.2010-05-17 NJU26202 パッケージ寸法 ( LQFP48-R3、 鉛フリー ) MOLD MATERIAL : EPOXY RESIN 単位：ｍｍ 端子処理：SnBi Ver.2010-05-17 -9- NJU26202 ライセンスについて 1. NJU26202 に搭載された SRS Circle Surround Automotive 、 TruBass 、 FOCUS 技術は、米国SRS Labs社が所 有し、新日本無線（株）にライセンス供与されています。 NJU26202 の購入者はこのチップの使用にあたり SRS Labs社とライセンス契約を締結するとともに、SRS Labs社の 商標を表示する必要があります。 NJU26202を採用する全ての製品は認定のためにSRS Labs社に送付する必要があ ります。 SRS Circle Surround Automotive 、 TruBass 、 FOCUS 技術、米国及び諸外国の特許及び承認待ちの特許により 保護されています。 SRS Circle Surround Automotive 、 TruBass 、 FOCUS 、SRS及び 記号は、米国及び選 択された諸外国における SRS Labs, Inc. の商標です。 NJU26202を購入すること、およびその技術を使用した音響装置を販売することは、SRS Labs社の技術を使用した商 用の録音の権利を認める事を意味するものではありません。 SRS Labs社はすべてのセットメーカーに対して別途支 給されるSRS商標マニュアルに記載されているすべての規定に従うことを要求します。 ライセンス契約に関するお問い合わせは、下記に御連絡下さい。 ･SRS Labs, Inc. 2902 Daimler Street. Santa Ana. CA 92705 USA Tel : 949-442-1070 Fax : 949-852-1099 http://www.srslabs.com ･SRSラボズ・ジャパン株式会社 〒160-0023 東京都新宿区西新宿3-2-11 新宿三井ビルディング2号館 304号 Tel : 03-3345-6720 ＜注意事項＞ ＜注意事項＞ このデータブックの掲載内容の正確さには このデータブックの掲載内容の正確さ 万全を期しておりますが、掲載内容について には 何らかの法的な保証を行うものではありませ 万全を期しておりますが、掲載内容につ ん。とくに応用回路については、製品の代表 いて 的な応用例を説明するためのものです。また、 何らかの法的な保証を行うものではあり 工業所有権その他の権利の実施権の許諾を伴 ませ うものではなく、第三者の権利を侵害しない ん。とくに応用回路については、製品の ことを保証するものでもありません。 代表 - 10 - Ver.2010-05-17