AN88619 PSoC® 4 硬件设计的注意事项 作者： Johnny Zhang 相关器件系列：PSoC 4 相关文档：要想获取完整列表，请点击此处。 要想获取本应用笔记的最新版本或相关项目文件，请访问 http://www.cypress.com/go/AN88619。 ® AN88619 介绍了围绕 PSoC 4 器件的硬件系统设计，该过程包括选择封装、电源、时钟、复位、I/O 用法、编程和调试接 口以及模拟模块设计等操作。 目录 1 简介 ..........................................................................1 2 PSoC 资源 ................................................................2 2.1 PSoC Creator ..................................................2 2.2 代码示例 ..........................................................3 2.3 PSoC Creator 帮助 ..........................................4 2.4 技术支持 ..........................................................4 9 10 组件放置 ................................................................. 15 模拟模块设计技巧 .............................................. 16 10.1 SAR ADC....................................................... 16 10.2 运算放大器..................................................... 20 比较器 ............................................................ 20 CapSense ...................................................... 21 电流 DAC（IDAC） ....................................... 21 10.3 10.4 10.5 3 封装选择 ...................................................................4 4 电源 ..........................................................................5 11 4.1 电源引脚连接 ...................................................6 12 4.2 电源上升注意事项 ............................................7 A 附录 A — PCB 布局提示 ......................................... 24 4.3 器件电源的 PSoC Creator 设置 ........................8 B 附录 B — 系列硬件资源查询表 ............................... 25 4.4 热设计注意事项................................................8 C 附录 C — 原理图检查表.......................................... 28 总结 .................................................................... 22 相关文档............................................................. 23 5 时钟 ..........................................................................9 文档修订记录................................................................... 29 6 复位 ........................................................................ 10 全球销售和设计支持 ........................................................ 30 7 编程与调试.............................................................. 10 产品 ................................................................................. 30 8 GPIO 引脚 .............................................................. 11 PSoC 解决方案............................................................... 30 8.1 I/O 引脚选择 ................................................... 11 赛普拉斯开发者社区 ........................................................ 30 8.2 特殊端口 ........................................................ 13 技术支持 .......................................................................... 30 1 ® 简介 ® PSoC 4 是一个拥有 ARM Cortex™-M0 CPU 的强大的可编程微控制器。与传统的 MCU 相比，它能够给模拟和数字应 用提供更多的功能和更高的灵活性。目前，PSoC 4 产品包括以下系列：PSoC 4000、4100、4200、4100M、4200M、 4100L、4200L 和 PSoC 4 BLE。有关这些器件系列的概述和比较的信息，请参考附录 B — 系列硬件资源查询表。 本应用笔记介绍了进行硬件设计时需要考虑到的各种注意事项，包括包装、电源、时钟、复位、I/O 用法、编程、调试 以及这些器件系列的模拟模块的设计技巧。另外，它还对优质电路板布局技术进行了说明，这对精确模拟应用尤为重要。 必须配置 PSoC 4 器件，使该器件能够在其硬件环境下工作，您可以在 PSoC Creator 集成设计环境（IDE）内实现该 配置操作。本应用笔记中显示的示例配置以 PSoC 4200 器件为基础；其他器件的配置与此相似。 本应用笔记假设您已经对 PSoC 4 器件和 PSoC Creator 有了基本了解。如果您对 PSoC 4 还不太熟悉，请参考 AN79953 — PSoC 4 入门中的内容。如果您尚未了解 PSoC Creator，请参考 PSoC Creator 主页。AN91267 — PSoC 4 BLE 入门讨论了与 PSoC 4 BLE 相关的主题。对于 PSoC 4 BLE 系列，有一个非常有助于硬件设计的重要主题： BLE 天线设计。由于该主题涉及到特定的 RF 专业，因此我们将在其他应用笔记中讨论该主题，请参见相关文档。 www.cypress.com 文档编号：002-03851 版本 *A 1 PSoC® 4 硬件设计的注意事项 2 PSoC 资源 在赛普拉斯网站 www.cypress.com 上提供了大量的资料，这些资料有助于选择符合您设计的 PSoC 器件，并使您能够 快速有效地将器件集成到设计中。有关使用资源的完整列表，请参考 KBA86521 — 如何使用 PSoC 3、PSoC 4 和 PSoC 5LP 进行设计。下面提供了 PSoC 4 的简要列表： 2.1 概况：PSoC 产品系列、PSoC 蓝图 产 品 选 型 ： PSoC 1 、 PSoC 3 、 PSoC 4 或 PSoC 5LP。此外，PSoC Creator 还包含了 一个器件选择工具。 技术参考手册（TRM）：详细介绍每个 PSoC 4 器 件系列中所用的架构和寄存器。 PSoC 培训视频：这些视频会逐步介绍使用 PSoC 构建复杂设计的过程。 数据手册：描述并提供了适用于 PSoC 4000、 PSoC 4100、PSoC 4200、PSoC 4xx7 BLE、 PSoC 4100M、PSoC 4200M 和 PSoC 4200L 器件系列的电气规范。 CapSense 设计指南：了解如何在 PSoC 4 器 件系列中设计电容式触摸感应应用。 开发套件：CY8CKIT-040、CY8CKIT-042、 CY8CKIT-044 和 CY8CKIT-046 等各种 PSoC 4 Pioneer 套件均为易于使用且成本较低的开发平台。 ® 这些套件包括用于 Arduino™兼容屏蔽和 Digilent Pmod™子卡的连接器。 应用笔记和代码示例：包括了从基本到高级的 广泛主题。许多应用笔记包括了代码示例。 PSoC Creator 提供了额外的代码示例，请参 考代码示例。 CY8CKIT-043 和 CY8CKIT-049 都是成本非常低的 原型平台，用于 PSoC 4200 器件采样。 MiniProg3 器件提供一个用于进行闪存编程和调试 的接口。 PSoC Creator PSoC Creator 是一个基于 Windows 的免费集成开发环境（IDE）。通过它可以同时在 PSoC 3、PSoC 4 和 PSoC 5LP 的系统中设计硬件和固件。如图 1 所示，通过 PSoC Creator，您可以进行以下操作： 1. 将组件图标施放到主要设计工作区中，以进行 您的硬件系统设计 2. 协作设计您的应用固件和 PSoC 硬件 3. 使用配置工具配置各组件 4. 研究包含 100 多个组件的库 5. 查看组件数据手册 图 1. PSoC Creator 特性 www.cypress.com 文档编号：002-03851 版本 *A 2 PSoC® 4 硬件设计的注意事项 2.2 图 2. PSoC Creator 中的代码示例 代码示例 PSoC Creator 包含了多个代码示例项目。可以从 PSoC Creator 的“Start Page” （起始页）上获取这些项目，如图 2 所示。 这些示例项目通过为您提供完整的设计（并非一个空白页），可 以加快您的设计过程。示例项目还介绍了如何将 PSoC Creator 组 件使用于不同应用中。此外，它还包含了多个代码示例和数据手 册，如图 3 所示。 在图 3 所示的 Find Example Project（查找示例项目）对话框中， 您可以选择以下选项： 根据 architecture（架构）或 device family（器件系列）（例 如：PSoC 3、PSoC 4 或 PSoC 5LP）；category（类型）或 keyword（关键词）等选项筛选示例 从 Filter Options（滤波选项）的示例菜单中进行选择 根据已选项目创建一个新的项目（若需要可添加新的工作 区）。通过为您提供一个完整的基本设计，它可以加快您的 设计过程。然后，您可以根据自己的应用来调整该设计。 通过 Documentation（文档）选项卡，查看选中的数据手册 查看所选的代码示例。您可以复制该窗口中的代码然后将其 粘贴到您的项目内，从而加快代码的开发过程，或 图 3. 带样本代码的代码示例项目 www.cypress.com 文档编号：002-03851 版本 *A 3 PSoC® 4 硬件设计的注意事项 2.3 PSoC Creator 帮助 请访问 PSoC Creator 主页以下载 PSoC Creator 的最新版本。启动 PSoC Creator，并导航到下列各项： 2.4 快速入门指南：依次选择 Help > Documentation > Quick Start Guide。本指南提供了开发 PSoC Creator 项目 的基本知识。 简单的组件示例项目：依次选择 File > Open > Example projects。这些示例项目展示了如何配置及使用 PSoC Creator 组件。 系统参考指南：请依次选择 Help > System Reference > System Reference Guide。该指南列出并描述了 PSoC Creator 提供的系统功能。 组件数据手册：右键单击组件，然后选择“Open Datasheet”项。请访问 PSoC 4 组件的数据手册网页，获取所 有 PSoC 4 组件的数据手册列表。 PSoC 培训视频：这些视频介绍了 PSoC Creator 入门的过程。 文档管理器：PSoC Creator 提供了一款文档管理工具，便于寻找和查看文件资源。要想打开文档管理工具，请选 择菜单项 Help >Document Manager。 技术支持 若有任何疑问，我们的技术支持团队很乐意为您提供帮助。您可以在赛普拉斯技术支持页面上创建一个技术支持请求。 如果您在美国，可以通过拨打我们的免费电话，直接与技术支持团队联系：+1-800-541-4736。选择提示符处的第 8 项。 若想快速获得支持，您同样可以使用下面的支持资源。 3 自助 所在地销售办事处 封装选择 首先，您需要决定您的 PCB 所使用的封装类型。当确定封装类型时，需要考虑到以下几个问题，包括所需的 PSoC 器 件引脚数量、PCB 和产品大小、PCB 设计规则以及热阻和机械稳定性。PSoC 4 适用于以下各种封装，这些封装具有 不同的特性： SOIC（小外型集成电路）：该封装类型是根据 DIP（双列直插式封装）开发出来的。它具有两行引脚，通常用于 带有小数引脚（小于 20）的芯片。由于引脚间距较大，因此可以很容易路由信号和手动焊接。另外，它还提供了 很好的机械稳定性。 TQFP（薄型四方扁平封装）：由于该封装的间距差异较大，并且它下面还有开放区域，因此使用该封装类型时， 路由信号非常容易。该封装的缺点是封装尺寸较大，并且机械稳定性较低。 SSOP（紧缩小外形封装）：该封装类型的优缺点与 TQFP 封装的相同。 WLCSP（晶圆级芯片尺寸封装）：该封装类型使芯片尺寸同晶片的相似。在封装底部上焊接球型引脚。在 PCB 空间极为重要的情况下（如在便携式的应用中），超小型的封装是最佳选择。但这种封装的缺点是它比其他封装的 机械稳定性低。 VFBGA（间距极小的球栅阵列）：由于这种封装类型提供了上百个引脚的微型封装，因此它专用于 I/O 数量大的 器件。它的缺点是机械稳定性较低。 QFN（四方扁平无引线）：该封装类型的尺寸比其他两种封装小很多。中心裸露焊盘使封装具有最好的散热性能 和机械稳定性。它的缺点表现在该中心焊盘会使路由信号变得更难。更多有关信息，请参见 AN72845 — QFN 封 装器件的设计指南。 有关设计参考资料，请查看 PSoC 4 CAD 库，其中包含了 PSoC 4 原理图和 PCB 库。请注意，在您的硬件设计中使用 这些 PCB 库时，可能需要进行稍微调整。赛普拉斯对使用这些库时所发生的问题概不负责。 www.cypress.com 文档编号：002-03851 版本 *A 4 PSoC® 4 硬件设计的注意事项 4 电源 PSoC 4 可由单个电源供电，其电压范围较广，从 1.71 V 到 5.5 V。如表 1 中所示，模拟和数字模块具有独立的电压域。 VDDA 是模拟电源引脚，VSSA 是模拟接地引脚，VDDD 和 VCCD 是数字电源引脚，VDDIO 是 I/O 的电源引脚，VSS 是数字接 地引脚，另外 VDDR 是 RF 电源引脚。 表 1. PSoC 4 电源域 电源域 相关的引脚 模拟 VDDA、VSSA 数字 VDDD、VCCD、VSS I/O VDDIO RF VDDR 注释： VDDR 仅在 PSoC 4 BLE 器件系列中可用。VDDIO 只在某些器件系列/封装中可用。对于没有 VDDIO 引脚的器件， I/O 引脚将由 VDDD 供电。在某些封装中，VDDA 和 VDDD 被合成为单一的 VDDD 引脚，VSSA 和 VSS 被合成为单一的 VSS 引 脚。 www.cypress.com 文档编号：002-03851 版本 *A 5 PSoC® 4 硬件设计的注意事项 4.1 电源引脚连接 可以通过两种电源模式给 PSoC 4 供电：未调节的外部电源和经调节的外部电源。这两种模式的电源引脚连接情况将在 图 4 和图 5。 对于 PSoC 4 BLE 系列，外部电源未经过调节的电压范围为 1.9 V 到 5.5 V。对于其他系列，该电压范围为 1.8 V 到 5.5 V。某些内部电压调节器将 VDDD 输入转换为数字电源域的电源。电压调节器的输出也路由到 VCCD。在这种情况下，请 勿给该引脚供电，也不需要将任何外部负载电容连接至 VCCD（1 μF 电容除外），如图 4 所示。 某些内部电压调节器将 VDDR 输入转换为 BLE RF 收发器的电源。请注意，如果 VDDR 低于 1.9 V，则 BLE 器件中 RF 收 发器的电压调节器将会停止操作。 图 4. 使用未调节外部电源的示例 1.8 V – 5.5 V (1.9 V – 5.5 V for BLE Family) 1 μF 0.1 μF VDDD Regulators Digital Modules VCCD 1 μF VDDA 1 μF 0.1 μF Analog Modules VSSA VSS VDDIO 1 μF 0.1 μF 1 μF 0.1 μF VDDR I/O system Regulators RF Transceiver 您可以使用 1.8 V（±5%）的经调节的外部电源给 PSoC4（BLE 系列除外）供电，如图 5 所示。必须将 VCCD 引脚连接 至 VDDD 引脚，并直接供电。通过置位 PWR_CONTROL 寄存器中的 EXT_VCCD 位，可以禁用未使用的电压调节器， 从而降低功耗。更多有关信息，请参考 PSoC 4 器件数据手册和技术参考手册（TRM）。 图 5. 使用经调节外部电源的示例（不适用于 BLE 系列） VDDD 1.71 V – 1.89 V (1.8 V ± 5%) 1 μF 0.1 μF 1 μF Digital Modules VCCD 0.1 μF VDDA 1 μF Regulators 0.1 μF Analog Modules VSSA VSS VDDIO 1 μF I/O system 0.1 μF 在这两种模式下，需要在每个电源供电引脚上连接一个 0.1 μF 和一个 1 μF 的陶瓷去耦电容（请注意，特定封装中会带 有多个 VDDD、VDDA 和 VDDIO 引脚）。引脚和电容之间的 PCB 走线越短越好。有关更多信息。请参见附录 A — PCB 布 局提示。 www.cypress.com 文档编号：002-03851 版本 *A 6 PSoC® 4 硬件设计的注意事项 注释： 在使用电容之前查看其数据手册是一个好习惯，特别是工作电压和直流偏置规范。对于某些电容，如果直流偏 置电压占额定工作电压的比例较大，那么实际电容则明显被降低。 您可以使用数字电源和模拟电源的单电源轨，这样会有助于简化板上的电源设计。然而，要想获得更好的混合信号电路 设计中的模拟性能，推荐使用数字电源和模拟电源的单电源轨。在各种情况下，必须确保 VDDIO ≤ VDDD ≤ VDDA。 欲了解更多有关混合信号电路设计技术的信息，请参见 AN57821 — PSoC 混合信号电路板布局的注意事项。 正确使用和布置电容、铁氧体磁珠会有助于提高 EMC 性能。有关更多信息，请参见 AN80994 — PSoC 3、PSoC 4 和 PSoC 5LP EMC 最佳实践及建议。 赛 普 拉 斯 PSoC 4 套 件 网 页 （ CY8CKIT-040 、 CY8CKIT-042 、 CY8CKIT-049 、 CY8CKIT-044 、 CY8CKIT-043 、 CY8CKIT-046 和 CY8CKIT-042-BLE）提供了原理图和材料清单（BOM），这也是将 PSoC 4 整合到电路板原理图内 的好例子。有关更多信息，请参见相关文档。 4.2 电源上升注意事项 如前面所述，如果使用模拟和数字电源域的单独电源轨，VDDA 引脚上的电压始终不能小于 VDDD 上的电压。当 PSoC 4 被通电时，必须先给 VDDA 引脚通电或与 VDDD 引脚同时通电。所有引脚的最大允许电压升降速率为 67 mV/µs。 www.cypress.com 文档编号：002-03851 版本 *A 7 PSoC® 4 硬件设计的注意事项 4.3 器件电源的 PSoC Creator 设置 PSoC Creator 自动配置各组件以优化电源引脚的电压。为此，您要了解这些电压值。您可以使用 PSoC Creator 项目 中设计范围资源（DWR）窗口的 System 选项卡解决这个问题。要想打开 DWR 窗口，请双击项目导航中的“.cydwr” 文件，如图 6 所示。 图 6. PSoC Creator 中的器件电源设置 当 PSoC 模拟电源为低电平时，变量 VDDA 性能通过给各泵充电支持 PSoC 内部模拟路由开关操作。当已配置的 VDDA 电压不高于 4.0 V 时，该性能将默认被使能。如果 VDDA 超过 4.0 V，您可以禁用该性能，以降低功耗。更多有 关信息，请参考 PSoC Creator 系统参考指南。 4.4 热设计注意事项 在硬件设计过程中（如封装选择和 PCB 布局），这些热设计注意事项非常重要。PSoC 4 适用于低功耗应用，因为它 的功耗不会超过 0.2 W。最大功耗也较低，完全不足以引起热设计注意事项中所提及的问题。 www.cypress.com 文档编号：002-03851 版本 *A 8 PSoC® 4 硬件设计的注意事项 5 时钟 PSoC 4000 和 PSoC 4100/4200 具有两个振荡器：内部主振荡器（IMO）和内部低速振荡器（ILO），它们分别提供了 高频率时钟（HFCLK）和低频率时钟（LFCLK）。IMO 和 ILO 不需要任何外部晶振。 IMO 的误差为±2%。 除了 IMO 和 ILO 外，PSoC 4100M/4200M/4100L/4200L 还提供一个附加的监视晶振（WCO），该晶振的精度为 ±50 ppm。您可以将 32.768 kHz 晶振连接到固定引脚以获取 LFCLK 的高精度备用时钟。 除了 IMO、ILO 和 WCO 外，PSoC 4100 BLE/4200 BLE/4100L/4200L 还提供其他的外部晶振（ECO），该晶振的精 度为±50 ppm。您可以将 24 MHz 晶振连接到固定引脚以获取 HFCLK 的高精度备用时钟。 通过 EXT_CLK 引脚使用高精度时钟来驱动 HFCLK 便是为 PSoC 4 器件，从而获取高精度时钟的一种方法。外部时钟 的频率可高达 48 MHz。其占空比必须在 45%到 55%的范围内；建议使用方波时钟。查看数据手册，以确定 EXT_CLK 引脚在各种 PSoC 4 器件中的位置。 通过使用 PSoC Creator，您可以配置 HFCLK 和 LFCLK 的源和路径，可以在两个独立的子选项卡 （High Frequency Clocks 和 Low Frequency Clocks）中配置这两项。切换到 DWR 窗口中的 Clocks 选项卡，双 击时钟表中任意一行，打开 Configure System Clocks 对话框，如图 7 所示。 图 7. PSoC Creator 中的时钟设置 PSoC 4 提供了灵活的内部时钟路由解决方案。在 PSoC 4 中，您最多可以将四个数字信号作为内部数字逻辑的路由时 钟，这些逻辑通常由 UDB 资源实现。在 PSoC Creator Help 菜单中选择 Topics，然后搜索“Configure System Clocks”，获取更多详细信息。 注释： 由于 PSoC 4 具有独特的内部时钟路径结构，因此它不能直接将高频率时钟（HFCLK）路由到任何引脚，这一 点与 PSoC 3 和 PSoC 5LP 器件不同。 www.cypress.com 文档编号：002-03851 版本 *A 9 PSoC® 4 硬件设计的注意事项 6 复位 PSoC 4 具有一个低电平有效的复位引脚，即 XRES。通过一个 5.6 kΩ 大小的电阻，可以将 XRES 内部上拉到 VDDD； 因此，XRES 不需要外部上拉电阻。 您可以在 XRES 引脚上连接一个电容（如图 8 所示），以过滤出短时脉冲，从而为复位信号提供更好的抗噪功能。所 用典型电容大小为 0.1 μF。 图 8. XRES 引脚连接 Digital Power PSoC 4 VDDD ~ 5.6 kΩ XRES 0.1 µF 7 编程与调试 PSoC 4 支持串行线调试（SWD）接口，用于编程和调试器件。进行编程或调试时，可以使用 PSoC 4 套件的内置调试 器，或者通过一个 10 引脚或 5 引脚的连接器（引脚映射如图 9 所示）将 PSoC 4 连接到一个调试器，如 CY8CKIT002 MiniProg3。如果使用 10 引脚的连接器，建议选择 Samtec FTSH-105-01-L-DV-K（表面焊接）或 FTSH-105-01L-D-K（通孔焊接）。如果使用 5 引脚的连接器，建议选择 Molex 22-23-2051。其他供应商也提供了类似的器件。 图 9. MiniProg3 的 SWD 连接器引脚映射 1 Vtarget SWDIO 2 Vtarget 1 3 Gnd SWDCLK 4 Gnd 2 5 Gnd NC 6 XRES 3 7 Gnd NC 8 SWDCLK 4 9 Gnd XRES SWDIO 5 10 图 10 显示的是 SWD 连接。 图 10. 与 PSoC 4100/4200 相连的 SWD 连接 PSoC 4100/4200 SWDIO SWDCLK Px[x] SWDCLK XRES XRES Vtarget VDDD Gnd www.cypress.com Px[x] SWDIO VSS 文档编号：002-03851 版本 *A 10 PSoC® 4 硬件设计的注意事项 在不同的器件系列中，SWD 引脚被放置在不同的端口上。在非编程器件过程中，这些引脚可以用于其它功能。请参考 器件数据手册，了解可用功能的详情。 如果您需要使用 SWD 引脚进行在线调试，那么请在 DWR 窗口内 System 选项卡的 Debug Select 下拉列表中选择 SWD（串行线调试），而不是 GPIO，如图 11 所示。在这种情况下，不能将这些引脚用于其它功能。 图 11. PSoC Creator 调试设置 8 GPIO 引脚 PSoC 4 提供灵活的 GPIO 引脚。每个引脚能够提供 4 mA 的拉电流或 8 mA 的灌电流。固件可以控制所有 GPIO 引脚。 大多数 GPIO 引脚都具有与 PSoC 4 外设相连的备用连接。不同的组件使用了不同的专用引脚或固定引脚来连接到它们 的终端。外设连接至它自己的专用引脚或多个引脚时，如果使用专用引脚，则会获得最佳性能。然而，为了能够灵活使 用，您可以在消耗一定内部路由资源的情况下将外设连接到其他引脚。 如果某个外设上有固定引脚，那么您可以只将它连接到这些引脚上。 8.1 I/O 引脚选择 当您使用 PSoC 4 设计一个硬件系统时，应该按照以下顺序分配 GPIO 引脚。请注意，在不同的 PSoC 4 器件系列中， 名称被加粗显示的各个引脚可能被放置在不同端口的不同引脚；更多有关信息，请参考数据手册。 1. 系统功能引脚 a. SWD：如果您需要进行在线调试，那么请使用 SWD_CLK 和 SWD_DATA 引脚。 b. 外部时钟：如果需要一个外部时钟，请使用 EXT_CLK 引脚。 c. 32.768 kHz 的外部晶体：对于适用的系列，如果您需要一个高精度、低频率的时钟，可以使用 WCO_IN（或 XTAL32I）引脚和 WCO_OUT（或 XTAL32O）引脚。 www.cypress.com 文档编号：002-03851 版本 *A 11 PSoC® 4 硬件设计的注意事项 d. 2. 唤醒：该引脚用于使 PSoC 4 从停止低功耗模式唤醒。如果您需要该性能，可以使用 WAKEUP 引脚。更多有 关信息，请参考 AN86233 — PSoC 4 低功耗模式和低功耗技术。 模拟引脚 a. SAR ADC：SARMUX [7:0]引脚可作为 SAR ADC 的多通道输入端。此外，如果您需要频率高于 3 MHz 的 ADC 时钟或使用外部参考时钟，那么要保留 VREF 以供连接外部旁路电容。请参考 SAR ADC 采集时间的内 容，了解更多详细信息。 SARMUX [7:0]引脚是 SAR ADC 的专用引脚。通过内部模拟总线，您也可以从其他引脚（端口 4 引脚除外） 上将信号路由到 ADC。VREF 是用于 ADC 参考旁路电容连接的固定引脚。 3. b. 低功耗比较器：PSoC 4 具有最多两个功耗比较器，它们可以在休眠低功耗模式下工作。每个比较器都有两个 固 定 的 引 脚 ， 分别 为 ： 用 于非 反 向 输 入 的 COMPx_INP（ 或 LPCOMP.IN_P[x] 引 脚； 用 于 反 向 输 入的 COMPx_INN（或 LPCOMP.IN_P[x]）引脚。 c. 微型连续时间模块（CTBm）：PSoC 4 具有两个 CTBm 模块，每个模块由两个运算放大器组成。一个运算放 大器具有一个专用的非反向输入引脚（CTBx.OAx.INP）、一个固定的反向输入引脚（CTBx.OAx.INN）和一 个固定的输出引脚（CTBx.OAx.OUT）。如果您将一个运算放大器作为一个比较器使用，那么可以将数字输 出路由到端口 0、端口 1、端口 2 或端口 3 中的 GPIO 引脚上。 d. CapSense ：使用该模块时，请注意它具有两个固定引脚。在所有情况下，您都需要将储存电容（CMOD）连 接至 CMOD（或 C_MOD）引脚。在某些情况下，可以将其他储存电容（CSH_TANK ）连接至 CTANK（或 C_SH_TANK）引脚。您可以在其他任意引脚上连接一个 CapSense 传感器。更多详细信息，请参考 PSoC 4 CapSense 设计指南。 ® 数字引脚 a. 定时器/计数器脉冲宽度调制器（TCPWM）：PSoC 4 具有八个 TCPWM 模块。每个 TCPWM 可以输出两路 互补 PWM 信号。所有这些信号均通过高速路径被路由到专用的 GPIO 引脚。要想了解更多有关这些专用引脚 的详细信息，请参考器件数据手册。 您还可以通过一个内部数字连接将这些信号路由到其他 GPIO 引脚（支持数字信号互连）上。有关详细信息， 请参见器件数据手册中介绍的内容。 2 b. 串行通信时钟（SCB）：PSoC 4 具有多达四个 SCB。可以将这些 SCB 配置为 SPI、I C 或 UART。每个 SCB 都有连接至其终端的固定引脚。要想了解更多有关这些引脚的详细信息，请参考器件数据手册。 c. 控制器区域网络（CAN）：PSoC 4 具有两个 CAN。每个 CAN 都有连接至其终端的固定引脚。 d. 通用串行总线（USB）：PSoC 4 具有用于 USB 连接的固定引脚。有关详细信息，请参见器件数据手册中介 绍的内容。 与 TCPWM 不同，SCB 终端被路由到固定引脚，并不能路由到其他 GPIO 引脚。使用 SCB 时，您必须按照固 定引脚分配。 如果您的系统需要一个串行通信接口和一个更加灵活的 GPIO 引脚分配，那么可以使用一个通用数字模块 （UDB）实现。更多有关信息，请参考 PSoC 4 架构技术参考手册。 www.cypress.com 文档编号：002-03851 版本 *A 12 PSoC® 4 硬件设计的注意事项 8.2 特殊端口 在 PSoC 4 中，某些端口组具有与其他端口不同的互连结构。因此，有些灵活的配置并不适用于这些端口。设计系统时， 可以将以下表格作为指南使用。 “Y”表示端口所支持的功能；“N”则表示端口不支持的功能。 PSoC 4000 PSoC 4100/4200 PSoC 4100M/4200M PSoC PSoC 4100BLE/4200BLE 4100L/4200L 0、1、2 3 0、1、 2、3 4 0、1、 2、3 4、5、 6、7 0、1、 2、3 4、5 0、1、2、3、 4、5、10、11 6、7、8、9、 12、13 数字输入/输出 同步化 1 N N Y N Y N Y N Y N 内部数字路由 2 N N Y N Y N Y N Y N 内部模拟路由 3 Y N Y N Y Y Y Y Y Y 端口数 注释： 1. 数字输入/输出同步化：由 PSoC 4 引脚输入或输出的数字信号，它能够与 HFCLK 同步。以下各图显示了 PSoC Creator 的配置。 （上面所述的）某些端口引脚不具有该功能。此处，唯一一个有效的配置既为“Transparent”。 图 12. GPIO 引脚输出设置 www.cypress.com 文档编号：002-03851 版本 *A 13 PSoC® 4 硬件设计的注意事项 图 13. GPIO 引脚输入设置 2. 内部数字路由：可以使用内部数字路由资源将一个数字信号路由到一个 PSoC 4 引脚。例如，您可将 TCPWM 的输 出终端路由到 TCPWM 的非专用引脚。某些端口引脚不具有该功能。 注释： 在 PSoC 4100/4200 器件中，如果 P4[2]或 P4[3]用于连接 CMOD 或 CSH_TANK，那么不能将一个数字输出信 号路由到 P3[6]或 P3[7]。 3. 内部模拟路由：可以使用内部模拟路由资源将一个模拟信号路由到一个 PSoC 4 引脚。例如，您可将运算放大器的 输入终端路由到运算放大器的非专用引脚。 www.cypress.com 文档编号：002-03851 版本 *A 14 PSoC® 4 硬件设计的注意事项 9 组件放置 在 PSoC Creator 中，可以通过某些方式将各组件放置在不同的模块内。对于带有固定引脚的组件，可将组件终端分配 到相应的引脚。下面显示的是 PSoC 4200 器件中的 UART（SCB 模式）组件放置示例，其中 SCB 实现了一个 UART。 在图 14 中，UART tx 和 rx 终端具有两个引脚设置。如果您选择 P4[0]和 P4[1]，UART 将被放置在 SCB_0 上；如果您 选择的是 P0[4]和 P0[5]，那么 UART 将被放置在 SCB_1 上。通过点击 DWR 窗口中的 Pins 选项卡，您可以使用引脚 编辑器来配置这些引脚。 图 14. 由引脚选择决定的 SCB 组件放置 可以使用模拟器件编辑器来放置模拟组件。点击 DWR 窗口中的 Analog 选项卡，将其打开。图 15 显示的是运算放大 器组件放置的示例。 右击运算放大器（OAx），以将组件重新转移到另一个可用的硬件插槽。转移组件时，各引脚会自动被更改。 使用指令编辑器是放置组件的第三种方法。在 PSoC Creator Help 菜单中选择 Topics，然后搜索“directive”，获取 更多详细信息。 图 15. 运算放大器组件放置 www.cypress.com 文档编号：002-03851 版本 *A 15 PSoC® 4 硬件设计的注意事项 10 模拟模块设计技巧 模拟设计始终是一种挑战。使用 PSoC 4 模拟模块时，要注意一些硬件设计注意事项。 10.1 SAR ADC PSoC 4 具有一个 12 位的差分 SAR ADC，采样速率高达 1 Msps。如 I/O 引脚选择中所述，SARMUX [7:0]引脚是 SAR ADC 多通道输入的专用引脚。它们能够提供最低的寄生路径电阻和电容。您还可以使用内部模拟总线将信号从其 他引脚路由到 SAR ADC，但这样会增大开关电阻（第 17 页上的图 17 中 RSW）以及额外寄生电容。 PSoC 4 还有一个 1.024 V（±1%）的高精度内部参考电压。您还可以使用其他内部参考电压（包括 VDDA 和 VDDA / 2）， 以扩大 SAR ADC 的输入电压范围。然而，请注意，VDDA 和 VDDA / 2 作为参考电压时，其精度取决于您的电源系统设 计，它可能不比 1.024 V 的高精度内部参考电压好。当您使用内部参考电压或 VDDA / 2 作为您的参考电压时，一个旁路 电容或 VREF 引脚会有助于使 SAR ADC 在更高的时钟频率下运行。更多详细信息，请参考表 2。 表 2.SAR ADC 的参考电压 VREF 引脚的旁路电容 最大组件 时钟频率 1.024 V 的内部电压 可选 1.6 MHz VDDA / 2 可选 1.6 MHz VDDA 可选 9 MHz 1.024 V 的内部旁路电压 必要 18 MHz VDDA / 2 的旁路电压 必要 18 MHz Vref 的外部电压 必要 18 MHz 参考电压 如果您需要一个具有更高精度或特定电压值的参考电压，可以在 VREF 引脚上连接一个自定义的外部参考电压和一个 旁路电容。 物理结构上，SAR ADC 是差分的。如果选择单端输入模式，您必须将负向输入连接到某个引脚。您可以选择其中一个 引脚：VSS、VREF 或一个外部引脚。该选择以及参考电压值会影响 SAR ADC 的输入电压范围。更多详细信息，请参考 PSoC 4 器件架构技术参考手册的“SAR ADC” 一 节的内容。 www.cypress.com 文档编号：002-03851 版本 *A 16 PSoC® 4 硬件设计的注意事项 您可以在 ADC_SAR_SEQ_P4 组件定制器对话框的 General 选项卡中选择参考电压和负向输入连接，如图 16 所示。 图 16. SAR ADC 参考电压和负向输入设置 1 0 . 1 . 1 S AR A D C 采 集 时 间 另一个值得关注的参数是 SAR ADC 采集时间，该参数取决于您的硬件设计，如图 17 所示。 图 17. PSoC 4 SAR ADC 的等效采样和保持电路 Source PSoC 4 SAR ADC RSRC RSW Switch CHOLD VSS GND VSRC VSRC 是采样信号源，RSRC 是其输出电阻。RSW 是专用引脚到 SAR ADC 输入路径的电阻，大概为 2.2 kΩ。CHOLD 是采 样和保持电容，大约为 10 pF。 www.cypress.com 文档编号：002-03851 版本 *A 17 PSoC® 4 硬件设计的注意事项 图 18 显示的是采集期间 CHOLD 的充电方式。在采集期间，图 17 中的开关被打开。假设 CHOLD 从 0 开始充电，那么采 集时间是 CHOLD 被充电到某个电压值（VHOLD），以使错误值（VSRC – VHOLD）小于 ADC 的分辨率所需的时间。 图 18. CHOLD 充电过程 Voltage VSRC Error < 1/2*LSB VHOLD Time Acquisition Time 如果错误值小于半个 ADC 分辨率（1/2 * LSB），可以接受该数值。在下面的公式中，错误值可与采集时间相关： 𝐸𝑟𝑟𝑜𝑟 = VSRC ∙ tACQ − e τ = VSRC ∙ e tACQ − (RSRC +RSW)∙CHOLD 此处，tACQ 为采集时间， 则为充电时间常量。 PSoC 4100/4200 提供了 12 位的差分 ADC。如果 VREF 是参考电压，那么可以通过以下公式计算得出分辨率： LSB = 2VREF 2 12 在 该 示 例 中 ， 假 设 负 向 输 入 被 连 接 到 VREF ， 因 此 VSRC 的 输 入 电 压 范 围 为 0 至 2 VREF 。 如 果 采 集 时 间 为 9 * (RSRC + RSW) * CHOLD，可以按照以下公式计算得出错误值： 𝐸𝑟𝑟𝑜𝑟 = VSRC ∙ e www.cypress.com −9 ≈ VSRC 8013 < 2VREF 8013 ≈ 文档编号：002-03851 版本 *A 1 2VREF 1 ∙ = ∙ LSB 2 212 2 18 PSoC® 4 硬件设计的注意事项 该公式显示，您应该选择比 9 * (RSRC + RSW ) * CHOLD 更长的采集时间，从而使错误值小于 12 位 ADC 的 1/2 * LSB。在 ADC_SAR_SEQ_P4 组件定制器对话框的 Channels 选项卡中选择采集时间，如 19 页上的图 19 所示。请注意，如果 您选择了 ADC 时钟数量，那么相应的采集时间将被自动计算得出。更多详细信息，请参考 ADC_SAR_SEQ_P4 组件 数据手册。 图 19. SAR ADC 采集时间设置 总之，需要特别注意采样信号源的输出电阻（RSRC）和您 ADC 硬件设计中 PCB 走线所提供的电阻。这些数值决定了 采集时间和采样率。 www.cypress.com 文档编号：002-03851 版本 *A 19 PSoC® 4 硬件设计的注意事项 10.2 运算放大器 PSoC 4 中的 CTBm 模块提供了两个运算放大器，这样有助于设计模拟信号链路。您可以将这些运算放大器配置为放大 器、跟随器或功耗比较器，如图 20 所示。 在 OpAmp_P4 定制器对话框的 General 选项卡中，可以配置功耗模式和输出驱动能力，如图 20 所示。 运算放大器具 有三种功耗模式。在每个功耗模式下，运算放大器具有不同的输入偏移电压、增益带宽（GBW）积和工作电流。请参 见器件数据手册，了解特定值。 您应该考虑带宽和增益之间的关系。例如，最高 GBW（6 MHz）是在高功耗/带宽模式下获得的。在这种情况下，如果 放大信号的带宽为 60 kHz，那么增益不能大于 100，否则放大信号将失真。 如果您将一个运算放大器输出终端路由到一个引脚，以供外部使用，那么应该为输出模式选择 Output to pin。如果您 路由输出终端供内部使用，例如，将其路由到 SAR ADC 的一个输入时，只能选择 Internal。 图 20. OpAmp_P4 组件设置 10.3 比较器 PSoC 4 提供了六个比较器。四个比较器都是通过使用 CTBm 模块中的运算放大器实现的，其他两个均为低功耗比较器。 可以将所有比较器的输出路由到 PSoC 4 UDB 资源。这样可以帮助您灵活利用各个输出。例如，您可以反转一个输出 的逻辑值。PSoC 4 为每个比较器提供了三种速度模式。在每种模式下，比较器具有不同的输出转换速率和工作电流。 请参见器件数据手册，了解特定值。 在低功耗模式下，低功耗比较器可以监控外部模拟电压电平。更多信息，请参考器件数据手册。 如果将模拟信号的电压输入到一个比较器内前，该电压已经被一个电阻网络分频，那么应该考虑该比较器的输入电阻。 您可以查看器件数据手册，获得比较器的输入电阻。 www.cypress.com 文档编号：002-03851 版本 *A 20 PSoC® 4 硬件设计的注意事项 10.4 CapSense 除了被保留供 CMOD 使用的 CMOD（或 C_MOD）引脚外，您还可以将任意 PSoC 4 引脚连接到 CapSense 传感器。如 果您需要使用一个用于防水或接近感应性能的屏蔽电极，那么应保留 CTANK（或 C_SH_TANK）引脚，以供 CSH_TANK 使用。如果屏蔽的寄生电容小于 200 pF，可以选择使用 CSH_TANK；否则，必须使用该电容。 CMOD 和 CSH_TANK 的值通常为 2.2 nF。传感器的寄生电容越高，该值越高。 通过传感器电容发生的微小变化（小于 1 pF），CapSense 便能检测出存在一个手指触摸。它对信号和噪声也非常敏 感。请注意 CapSense 的 PCB 布局提示。请参考 PSoC 4 CapSense 设计指南中的内容，了解更详细的信息。 能够承受大量灌电流的引脚（接近 CapSense 引脚）会给 CapSense 模块的“GND”接口添加一个偏移。图 21 显示 的是 IDAC 源模式下 CapSense 的开关电路。R1 和 R2 为 PSoC 4 内部走线的电阻，R3 表示的是 PCB 走线的电阻。 灌电流和 CapSense 电流的共享返回路径由 R2 和 R3 组成。能够承受大量灌电流的引脚越接近 CapSense 引脚，通过 返回路径流通的灌电流越大，所生成的偏移越大。 图 21. 共享返回路径 PSoC 4 IDAC CapSense Pin Sink Current AMUXBUS GPIO Pin CapSense “GND” R1 VSS R2 CS R3 该偏移是不好的，它会导致 CapSense 读取变动，引起误触发。可以在固件中完成执行偏移补偿，相反，强烈推荐您 消除硬件中的偏移。尽可能使能够承受大量灌电流的引脚远离 CapSense 引脚（最佳距离是相隔三个以上引脚）。此 外，请注意您的 PCB 中的返回路径。欲了解有关混合信号电路设计的更多信息，请参考 AN57821 — PSoC 3、 PSoC 4 和 PSoC 5LP 混合信号的电路板布局注意事项。 10.5 电流 DAC（IDAC） PSoC 4 提供多达四个 IDAC：两个 8 位，两个 7 位。请参考器件数据手册，了解电气规范。每个 IDAC 有两个增益选 项。表 3 提供了每个 IDAC 和增益选项的详细分辨率和功能。 表 3.IDAC 分辨率和输出电流功能 4X 增益 www.cypress.com 8X 增益 步骤（µA/位） 输出功能（µA） 步骤（µA/位） 输出功能（µA） 8 位 IDAC 1.2 306 2.4 612 7 位 IDAC 1.2 152.4 2.4 304.8 文档编号：002-03851 版本 *A 21 PSoC® 4 硬件设计的注意事项 您可以在 IDAC_P4 组件定制器对话框的 Configure 选项卡中设置 IDAC，如图 22 所示。 图 22. IDAC 设置 通过两个内部模拟总线，您可以将 IDAC 输出路由到任意两个不同的引脚（支持模拟路由）。 注释： CapSense 需要一个或两个 IDAC。请确保 CapSense 没有使用预期 IDAC。 11 总结 PSoC 4 提供了灵活的解决方案，以供设计数字和模拟应用使用。本应用笔记介绍了构建一个围绕 PSoC 4 的硬件系统 时应记住的注意事项。您可以使用附录 B — 系列硬件资源查询表，快速查询您的硬件设计。 www.cypress.com 文档编号：002-03851 版本 *A 22 PSoC® 4 硬件设计的注意事项 12 相关文档 AN79953 — PSoC 4 入门 PSoC 4 CapSense 设计指南 AN72845 — QFN 封装器件的设计指南 AN86233 — PSoC 4 低功耗模式和降低功耗技术 AN80994 — PSoC 3、PSoC 4 和 PSoC 5LP EMC 最佳实践及建议 ® AN57821 — PSoC 3、PSoC 4 和 PSoC 5LP 混合信号的电路板布局注意事项 AN91445 — 天线设计指南 AN91184 — PSoC 4 BLE：设计 BLE 应用 AN95089 — PSoC 4/PRoC BLE 晶体振荡器选择和调校技术 PSoC 4 应用笔记 PSoC 4 CAD 资源 PSoC 4 器件数据手册 PSoC 4 技术参考手册 赛普拉斯 PSoC 4 套件原理图提供了如何将 PSoC 结合到电路板原理图内的好例子。它有助于查看以下赛普拉斯套件原 理图： CY8CKIT-040 — PSoC 4000 Pioneer 套件 CY8CKIT-042 — PSoC 4200 Pioneer 套件 CY8CKIT-049 4xxx — PSoC 4100/4200 原型开发原理图 CY8CKIT-042-BLE — PSoC 4200 BLE Pioneer 套件 CY8CKIT-044 — PSoC 4200M Pioneer 套件 CY8CKIT-043 — PSoC 4200M 原型套件 CY8CKIT-046 — PSoC 4200L Pioneer 套件 注释： 在套件网页上，滚动到链接 Board Design Files (Schematic, Layout, Gerber, BOM).zip。 关于作者 姓名： Johnny Zhang 职务： 高级应用工程师 背景： Johnny Zhang 获得安徽大学的电气工程（BSEE）学士学位和同济大学的电子工程（MSEE）硕士学 位。他是赛普拉斯应用工程师，重点工作领域是 PSoC 应用。 www.cypress.com 文档编号：002-03851 版本 *A 23 PSoC® 4 硬件设计的注意事项 A 附录 A — PCB 布局提示 注释： 开始执行 PSoC 的 PCB 布局前，应查看 AN57821 — PSoC 混合信号的电路板布局注意事项。该应用笔记的附 录 A 显示的是各种 PSoC 封装的示例 PCB 布局和原理图。 注释： 赛普拉斯 PSoC 3、PSoC 4 和 PSoC 5LP 套件原理图提供了如何将 PSoC 结合到电路板原理图内的好例子。 有关更多信息，请参见相关文档。 设计 PCB 时，可以使用多种经典方法降低噪声和 EMC。这些方法包括： 多层：虽然比较昂贵，但最好使用一个多层 PCB，其中 VSS 和 VDD 供电具有单独的层。这样可以使去耦和屏蔽效 果更好。这些层上的单独填充将使用于 VSSA、VSSD、VDDA、VDDIO 和 VDDD。 为了降低成本，可以使用一个两层的 PCB 或单层的 PCB。在这种情况下，必须有良好的 VSS 和 VDD 布局。 接地和电源：必须有一个用于收集所有接地返回的单点。避免接地环路或最小化它们的面积。PCB 上的所有空表 面中应该填充地面，以创建一个屏蔽，特别是在使用两层 PCB 或单层 PCB 时。 为了最小化电源回路区，该电源必须靠近接地线。该电源回路可作为一个天线、EMI 的主发射器或接收器使用。 去耦：外部电源的标准去耦器为一个 100 μF 的电容。为了降低高频电源纹波，补充的 0.1 μF 电容的位置应尽可能 靠近器件 VSS 和 VDD 引脚。 总体来说，应该去耦所有灵敏信号或嘈杂的信号，这样可以提高电磁兼容性（EMC）的性能。该去耦可以是电容 去耦和电感去耦。 组件位置：根据电磁干扰（EMI）的影响来区分 PCB 上的不同电路。这样会降低 PCB 上的交叉耦合。例如，将嘈 杂高电流的电路、低电压电路和数字组件互相分开。 信号布线：为了提高 EMC 的性能，在设计某一应用时，必须仔细考虑下面各内容： 噪声信号例如，快速沿时间的信号 敏感信号和高阻抗信号 捕获事件的信号，如中断和选通信号 为了提高 EMC 性能，要尽量缩短走线长度，并使这些走线和 VSS 走线互相隔离。为了避免串扰，请勿将这些走线 靠近其他嘈杂和敏感走线或与其并行排列。 更多有关信息，请参考下列文档： 电路设计师的伴侣，版本 2（设计工程师的 EDN 系列），作者：Tim Williams 印刷电路手册（Printed Circuits Handbook）（McGraw Hill 手册），作者：Clyde Coombs 实际世界 EMI 控制的 PCB 设计（工程和计算机科学的 Springer 国际系列），作者：Bruce R. Archambeault 和 James Drewniak EMC 和印刷电路板：设计、理论和布局变得更简单，作者：Mark I. Montrose 信号集成问题和印刷电路板设计，作者：Douglas Brooks www.cypress.com 文档编号：002-03851 版本 *A 24 PSoC® 4 硬件设计的注意事项 B 附录 B — 系列硬件资源查询表 该附录提供了一个查询表，包含了 PSoC 4 产品各系列的片上硬件资源概述。以下的数据显示的是这些系列的最大功能。 有关特定器件的详细信息，请参考相应系列数据手册。 器件系列 特性 CY8C4000 CY8C41000/4200** CY8C4100M/4200M** CY8C4200L CPU 16 MHz Cortex-M0 带有单周期乘法功能的 48 MHz Cortex-M0 带有单周期乘法功能的 48 MHz Cortex-M0 带有单周期乘法功能的 48 MHz Cortex-M0 DMA N/A N/A 8 个通道 32 个通道 闪存 16 KB 32 KB 128 KB 256 KB SRAM 2 KB 4 KB 16 KB 32 KB GPIO 数量 20 36 55 96 CapSense 16 个传感器 35 个传感器 54 个传感器 94 个传感器 ADC 无 带有定序器的 12 位、 1 Msps SAR ADC 带有定序器的 12 位、 1 Msps SAR ADC 带有定序器的 12 位、 1 Msps SAR ADC 运算放大器 无 两个可编程运算放大器 两个可编程运算放大器 4 个可编程的运算放大器 比较器 一个具有固定阈值（1.2 两个具备唤醒功能的低功 两个具备唤醒功能的低功耗比 两个具备唤醒功能的低功 V）的 CSD 比较器 耗比较器 较器 耗比较器 IDAC* 一个 7 位和一个 8 位的 IDAC 一个 7 位和一个 8 位的 IDAC 两个 7 位和两个 8 位的 IDAC 可编程逻辑模块 （UDB） 无 具有 4 个 UDB，每个 UDB 包括 8 个宏单元和 一个数据路径 具有 8 个 UDB，每个 具有 4 个 UDB，每个 UDB 包 UDB 包括 8 个宏单元和一 括 8 个宏单元和一个数据路径 个数据路径 电源电压范围 1.71 V 至 5.5 V 1.71 V 至 5.5 V 1.71 V 至 5.5 V 低功耗模式 在深度睡眠模式下， 电流消耗为 2.5 µA 在深度睡眠模式、休眠模 在深度睡眠模式、休眠模 在深度睡眠模式、休眠模式和 式和停止模式下，电流消 式和停止模式下，电流消 停止模式下，电流消耗分别为 耗分别为 1.3 µA、150 耗分别为 1.3 µA、150 nA 1.3 µA、150 nA 和 20 nA nA 和 20 nA 和 20 nA 段式 LCD 驱动 无 四个 COM 段式 LCD 驱动 串行通信 一个 I2C 两个串行通信模块 两个串行通信模块（SCB）， 四个串行通信模块 （SCB），可将其配置为 可将其配置为 I2C、SPI 或 （SCB），可将其配置为 UART I2C、SPI 或 UART I2C、SPI 或 UART 四个 COM 段式 LCD 驱动 两个 7 位和两个 8 位的 IDAC 1.71 V 至 5.5 V 八个 COM 段式 LCD 驱动 定时计数脉宽调制器 1 （TCPWM） 4 8 8 控制器区域网络 （CAN） 无 无 2 2 USB 无 无 无 具有 8 个端点的全速 USB 器件 内部主振荡器（IMO） 的频率为 24 MHz/32 MHz IMO 的频率为 3 MHz 到 48 IMO 频率为 3 MHz 到 48 MHz MHz ILO 的频率为 32 kHz ILO 的频率为 32 kHz 监视晶振（WCO）的频率为 32 KHz 时钟 www.cypress.com 内部低速振荡器 （ILO）的频率为 32 KHz 文档编号：002-03851 版本 *A IMO 频率为 3 MHz 到 48 MHz ECO 的频率范围为 4 MHz 到 33 MHz ILO 的频率为 32 kHz 监视晶振（WCO）的频率 为 32 KHz 25 PSoC® 4 硬件设计的注意事项 器件系列 特性 CY8C4000 CY8C41000/4200** 上电复位（POR）、 电源监控 CY8C4100M/4200M** POR、BOD、LVD 欠压检测（BOD） POR、BOD、LVD CY8C4200L POR、BOD、LVD *只有 CapSense 功能被禁用时才能使用 IDAC。有关详细信息，请参见 PSoC 4 技术参考手册。 **PSoC 4100 与 PSoC 4200 存在稍许差别，主要表现在 CPU 频率、ADC 采样率、UDB 资源。PSoC 4100M 与 PSoC 4200M 也与此相似。更多详细信息，请参见器件数据手册。 下表中列出了 PSoC 4 BLE 的性能。 器件系列 特性 CY8C41x7-BLxxx CY8C42x7-BLxxx CY8C41x8-BL CY8C42x8-BL BLE 子系统 带有符合蓝牙 4.1 的协议 栈的 BLE 射频和链路层 硬件模块 带有符合蓝牙 4.1 的协议 栈的 BLE 射频和链路层 硬件模块 带有符合蓝牙 4.2 的协议 栈的 BLE 射频和链路层 硬件模块** 带有符合蓝牙 4.2 的协议 栈的 BLE 射频和链路层 硬件模块** 蓝牙 4.2 特性 LE 安全连接 LE 安全连接 LE 安全连接、链路层保 密以及链路层的数据长 度扩展** LE 安全连接、链路层保 密以及链路层的数据长 度扩展** CPU 带有单周期乘法的 24 MHz ARM® Cortex®-M0 CPU 带有单周期乘法的 48 MHz ARM Cortex-M0 CPU 带有单周期乘法的 24 MHz ARM Cortex-M0 CPU 带有单周期乘法的 48 MHz ARM Cortex-M0 CPU 闪存存储器 128 KB 128 KB 256 KB 256 KB SRAM 16 KB 16 KB 32 KB 32 KB 最多 36 个 最多 36 个 最多 36 个 最多 36 个 CapSense 最多 35 个传感器 最多 35 个传感器 最多 35 个传感器 最多 35 个传感器 CapSense 手势 在选定的器件上 在选定的器件上 在选定的器件上 在选定的器件上 ADC 带有定序器的 12 位、 806 ksps SAR ADC 带有定序器的 12 位、 1 Msps SAR ADC 带有定序器的 12 位、 806 ksps SAR ADC 带有定序器的 12 位、 1 Msps SAR ADC 运算放大器 2 个可编程的运算放大器 在深度睡眠模式下处于 活动状态 4 个可编程的运算放大器 在深度睡眠模式下处于 活动状态 2 个可编程的运算放大器 在深度睡眠模式下处于 活动状态 4 个可编程的运算放大器 在深度睡眠模式下处于 活动状态 比较器 两个支持唤醒功能的低 功耗比较器 两个支持唤醒功能的低 功耗比较器 两个支持唤醒功能的低 功耗比较器 两个支持唤醒功能的低 功耗比较器 电流 DAC 一个为 7 位， 一个为 8 位 一个为 7 位， 一个为 8 位 一个为 7 位， 一个为 8 位 一个为 7 位， 一个为 8 位 电源电压范围 1.9 V 至 5.5 V 1.9 V 至 5.5 V 1.9 V 至 5.5 V 1.9 V 至 5.5 V 低功耗模式 在深度睡眠模式中， 电流消耗为 1.3 µA 在休眠模式中， 电流消耗为 150 nA 在停止模式中， 电流消耗为 60 nA 在深度睡眠模式中， 电流消耗为 1.3 µA 在休眠模式中， 电流消耗为 150 nA 在停止模式中， 电流消耗为 60 nA 在深度睡眠模式中， 电流消耗为 1.3 µA 在休眠模式中， 电流消耗为 150 nA 在停止模式中， 电流消耗为 60 nA 在深度睡眠模式中， 电流消耗为 1.3 µA 在休眠模式中， 电流消耗为 150 nA 在停止模式中， 电流消耗为 60 nA 段式 LCD 驱动 所选器件上的 4 条公用 线、32 段式 LCD 驱动 所选器件上的 4 条公用 线、32 段式 LCD 驱动 所选器件上的 4 条公用 线、32 段式 LCD 驱动 所选器件上的 4 条公用 线、32 段式 LCD 驱动 GPIO ® www.cypress.com 文档编号：002-03851 版本 *A 26 PSoC® 4 硬件设计的注意事项 器件系列 特性 CY8C41x7-BLxxx CY8C42x7-BLxxx CY8C41x8-BL CY8C42x8-BL 串行通信 两个独立的串行通信模 块（SCB），可将其配 置为 I2C、SPI 或 UART 两个独立的串行通信模 块（SCB），可将其配 置为 I2C、SPI 或 UART 两个独立的串行通信模 块（SCB），可将其配 置为 I2C、SPI 或 UART 两个独立的串行通信模 块（SCB），可将其配 置为 I2C、SPI 或 UART 定时计数脉宽调制 器（TCPWM） 4 4 4 4 通用数字模块 （UDB） 无 具有 4 个 UDB，每个 UDB 包括 8 个宏单元和 一个数据路径。可以将 其用于合成额外的数字 外设（定时器、计数 器、脉冲宽度调制器 （PWM））或通信接口 （UART、SPI）。 无 具有 4 个 UDB，每个 UDB 包括 8 个宏单元和 一个数据路径。可以将 其用于合成额外的数字 外设（定时器、计数 器、脉冲宽度调制器 （PWM））或通信接口 （UART、SPI）。 其他的数字外设 （I2S、PWM） 无 有（所选器件上的基于 UDB 的数字外设） 无 有（所选器件上的基于 UDB 的数字外设） 时钟 IMO 频率为 3 ~ 24 MHz IMO 频率为 3 ~ 48 MHz IMO 频率为 3 ~ 24 MHz IMO 频率为 3 ~ 48 MHz ILO 频率为 32 kHz ILO 频率为 32 kHz ILO 频率为 32 kHz ILO 频率为 32 kHz ECO 频率为 24 MHz ECO 频率为 24 MHz ECO 频率为 24 MHz ECO 频率为 24 MHz WCO 频率为 32 kHz WCO 频率为 32 kHz WCO 频率为 32 kHz WCO 频率为 32 kHz 电源监控 上电复位（POR） 欠压检测（BOD） 低压检测（LVD） POR BOD LVD POR BOD LVD POR BOD LVD 封装 56-QFN（7.0 × 7.0 × 0.6 mm）， 56-QFN（7.0 × 7.0 × 0.6 mm）， 56-QFN*（7.0 × 7.0 × 0.6 mm）， 56-QFN*（7.0 × 7.0 × 0.6 mm）， 68-WLCSP（3.52 × 3.91 × 0.55 mm） 68-WLCSP（3.52 × 3.91 × 0.55 mm） 76-WLCSP（4.04 × 3.87 × 0.55 mm） 76-WLCSP（4.04 × 3.87 × 0.55 mm） 无 无 最多 8 个通道** 最多 8 个通道** DMA www.cypress.com 文档编号：002-03851 版本 *A 27 PSoC® 4 硬件设计的注意事项 C 附录 C — 原理图检查表 以下检查表中的每一项，应该为适用（Y）或不适用（N.A.）。例如，如您使用应用中未调节的外部电源为 PSoC 4 器 件充电，那么可以将所有“电源（经调节的外部电源）”项标记为“N.A.”。 目录 电源 内容 Y/N/N.A. 备注 VDDA 引脚上的电压是否始终不小于 VDDD 引脚上的电压？ 是否 VDDIO ≤ VDDD ≤ VDDA？ 电源（未调节外 部电源） 电源引脚连接是否按照图 4 执行？ 是否在 VDDD、VDDIO、 VDDA、或 VDDR 引脚上连接了 0.1 μF 和 1 μF 的电容？ 在 VDDD 和 VDDA 引脚上的电压（包括波纹）是否处于 1.8 V 至 5.5 V 的范围内？ VCCD 引脚上是否除了一个 1 μF 的电容外，没有其他外部负载？ VCCD 引脚是否断开与外部电源的连接？ VDDR 引脚的电源电压是否高于 1.9 V？ 电源（经调节外 部电源） 电源引脚连接是否按照图 5 执行？ VCCD、VDDD 和 VDDA 引脚上是否连接着 0.1 μF 和 1 μF 的陶瓷去耦电容？ VDDD 和 VDDA 引脚上的电压（包括波纹）是否处于 1.71 V 至 1.89 V 的范围内？ 您的 PSoC 器件是否属于非 BLE 系列？ 时钟 外部时钟是否与 EXT_CLK 引脚相连？ 外部时钟的频率是否小于或等于 48 MHz（包括容差）？ 是否外部时钟的占空比在 45%到 55%的范围内？ 复位 复位引脚连接是否按照图 9 执行？ 编程和调试 SWD 连接器的引脚映射是否与图 11 其中一个引脚映射相同？ SWD 信号是否与 SWD_CLK 引脚和 SWD_DATA 引脚相连？ GPIO 引脚 GPIO 引脚的分配是否按照 I/O 引脚选择中所述的序列完成？ GPIO 引脚上的所有灌电流是否都小于 8 mA？ GPIO 引脚上的所有拉电流是否都小于 4 mA？ GPIO 引脚上的拉电流或灌电流总大小是否都小于器件的负载大小？ 端口 4、5、6、7 引脚的用法是否与端口 4、5、6 和 7 GPIO 引脚的用法相同？ 低功耗比较器 低功耗比较器的固定引脚分配是否与表 2 中的相同？ CTBm CTBm 的固定引脚分配是否与表 3 中的相同？ SCB SCB 的固定引脚分配是否与器件数据手册中的相同？ SAR ADC P1[7]旁路电容上的连接是否与表 2 中的相同？ 每个 SAR ADC 通道的采集时间是否能够保持错误值小于 1/2 LSB？ CapSense 具有强大灌电流的引脚是否要远离 CapSense 引脚（相隔距离为三个引脚以上）？ CMOD 是否与 CMOD（或 C_MOD）引脚相连？ CSH_TANK 是否与 CTANK（或 C_SH_TANK）引脚相连？ IDAC www.cypress.com CapSense 是否未使用 IDAC？ 文档编号：002-03851 版本 *A 28 PSoC® 4 硬件设计的注意事项 文档修订记录 ® 文档标题： AN88619 — PSoC 4 硬件设计的注意事项 文档编号： 002-03851 版本 ECN 变更者 提交日期 ** 4984466 LUFL 10/27/2015 本文档版本号为 Rev**，译自英文版 001-88619 Rev*C。 *A 5184196 LUFL 03/25/2016 本文档版本号为 Rev*A，译自英文版 001-88619 Rev*E。 www.cypress.com 变更说明 文档编号：002-03851 版本 *A 29 PSoC® 4 硬件设计的注意事项 全球销售和设计支持 赛普拉斯公司具有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要想查找离您最近的办事处，请访问 赛普拉斯所在地。 PSoC®解决方案 产品 汽车级产品 cypress.com/go/automotive psoc.cypress.com/solutions 时钟与缓冲区 cypress.com/go/clocks PSoC 1 | PSoC 3 | PSoC 4 |PSoC 5LP 接口 cypress.com/go/interface 赛普拉斯开发者社区 照明与电源控制 cypress.com/go/powerpsoc 社区 | 论坛 | 博客 | 视频 | 培训 存储器 cypress.com/go/memory 技术支持 PSoC cypress.com/go/psoc 触摸感应 cypress.com/go/touch USB 控制器 cypress.com/go/usb 无线/射频 cypress.com/go/wireless cypress.com/go/support PSoC 是赛普拉斯半导体公司的注册商标，且 PSoC Creator 是赛普拉斯半导体公司的商标。此处引用的所有其他商标或注册商标归其各自所有者所有。 赛普拉斯半导体公司 198 Champion Court San Jose, CA 95134-1709 电话 传真 网址 ：408-943-2600 ：408-943-4730 ：www.cypress.com © 赛普拉斯半导体公司，2014-2016。此处所包含的信息可随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他 电路的使用承担任何责任。也不会根据专利权或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产 品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛 普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛 普拉斯免于因此而受到任何指控。 该源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约 规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、 编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯 集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做 出通知的情况下对此处所述材料进行更改的权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于发生故障（包括运转异常） 或失效可能会对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品使用于生命支持系统中，则表 示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受限于赛普拉斯软件许可协议。 www.cypress.com 文档编号：002-03851 版本 *A 30