1.1 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13705–7
マイクロコントローラ 16 ビットオリジナル
CMOS
MB90595G シリーズ
MB90598G/F598G/V595G
■ 概 要
MB90595G シリーズは , FULL-CAN および FLASH ROM を搭載し , 自動車用および産業向けに設計された , 汎用の富士
通マイクロエレクトロニクス株式会社の 16 ビットマイクロコントローラです。V2.0 パート A およびパート B に準拠した
2 チャネルのオンボード CAN インタフェースを備え , 非常に柔軟性のあるメッセージ・バッファリング機能をサポートし
ています。そのため , 通常のフル CAN より多くの機能が利用可能です。
F2MC-16LX CPU コアの命令体系は , F2MC *1 ファミリの AT アーキテクチャを継承するとともに , 高級言語対応命令の
追加やアドレッシングモードの拡張 , 乗除算命令の強化 , ビット処理命令の充実化を図っています。さらに , 32 ビットア
キュムレータの搭載により , ロングワードデータの処理も可能となっています。
周辺リソースとしては 8/10 ビット A/D コンバータ , UART (SCI) , I/O 拡張シリアルインタフェース , 8/16 ビット PPG タ
イマ , 入出力タイマ ( インプットキャプチャ (ICU) , アウトプットコンペア (OCU) ) , ステッピングモータコントローラな
どを内蔵しています。
*：F2MC は , FUJITSU Flexible Microcontroller の略で富士通マイクロエレクトロニクス株式会社の商標です。
■ 特 長
・ クロック
PLL クロック逓倍回路内蔵
原発振の 2 分周もしくは原発振の 1 逓倍∼ 4 逓倍
最小命令実行時間 , 62.5 ns ( 原発振 4 MHz, PLL クロック 4 逓倍 , VCC ＝ 5.0 V 動作時 )
・ コントローラ用途に最適な命令体系
豊富なデータタイプ ( ビット , バイト , ワード , ロングワード )
豊富なアドレッシングモード (23 種類 )
符号付き乗除算命令 , RETI 命令機能強化
32 ビットアキュムレータの採用による高精度演算の強化
・ プログラムパッチ機能 (2 アドレスポインタ分あり )
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2002-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.9
MB90595G シリーズ
（続き）
・ 高級言語 (C 言語 ) / マルチタスクに対応する命令体系
システムスタックポインタの採用
各種ポインタ間接命令の強化
バレルシフト命令
・ 実行速度の向上
：4 バイトの命令キュー
・ 強力な割込み機能
：8 レベル , 34 要因の強力な割込み機能
・ CPU に依存しない自動データ転送機能
拡張インテリジェント I/O サービス機能 (EI2OS)：最大 10 チャネル
・ 内蔵 ROM 容量と ROM タイプ
マスク ROM
：128 K バイト
フラッシュROM ：128 K バイト
内蔵 RAM 容量 ：4 K バイト（MB90V595G：6 K バイト）
・フラッシュROM
自動プログラミング機能、Embedded Algorithm をサポート
書き込みコマンド / 消去コマンド / 消去 - 中断コマンド / 再開コマンド
アルゴリズム完了フラグ
固定ブート・セクタを示すためのハードワイヤード・リセット・ベクタを使用可能
ブロック毎の消去が可能
外部プログラミング電圧によるブロック保護
・ 低消費電力 ( スタンバイ ) モード
スリープモード (CPU 動作クロックを停止するモード )
ストップモード ( 原発振を停止するモード )
CPU 間欠動作モード
ハードウェアスタンバイモード
・ プロセス：CMOS テクノロジ（0.5µm プロセス）
・ I/O ポート
汎用入出力：78 本
プッシュプル出力とシュミットトリガ入力
入力 / 出力または周辺信号として , ビット単位のプログラムが可能
・ タイマ
ウォッチドッグタイマ
：1 チャネル
8/16 ビット PPG タイマ
：8/16 ビット× 6 チャネル
16 ビットリロードタイマ ：2 チャネル
・ 16 ビット入出力タイマ
16 ビットフリーランタイマ ：1 チャネル
：4 チャネル
インプットキャプチャ
アウトプットコンペア
：4 チャネル
・ I/O 拡張シリアルインタフェース：1 チャネル
・UART0
全二重ダブルバッファ（8 ビット長）付き
クロック非同期またはクロック同期（スタート / ストップビットあり）転送が使用可能
・UART1
（SCI）
全二重ダブルバッファ（8 ビット長）付き
クロック非同期またはクロック同期シリアル転送（I/O 拡張転送）が使用可能
・ステッピングモータコントローラ（4 チャネル )
・外部割込み回路：8 チャネル
外部入力による拡張インテリジェント I/O サービス (EI2OS) の起動 , および外部割込み発生用のモジュール
・遅延割込み発生モジュール：タスク切換え用の割込み要求を発生
・8/10 ビット A/D コンバータ (8 チャネル )
8/10 ビットの分解能切換え可能
外部トリガ入力による起動が可能
・FULL-CAN インタフェース：1 チャネル
バージョン 2.0 パート A およびパート B 準拠
柔軟性のあるメッセージバッファリング機能 ( メールボックスと FIFO バッファリングの併用が可能 )
・18 ビットタイムベースカウンタ
・外部バスインタフェース：最大 16M バイトのアドレス空間を使用可能
2
DS07–13705–7
MB90595G シリーズ
■ 品種構成
品名
MB90598G
MB90F598G
MB90V595G
量産品（マスク ROM）
量産品（フラッシュ ROM）
評価・エバ品
ROM 容量
128 K バイト
128 K バイト
ブートブロック
ハードワイヤードリセットベクタ
なし
RAM 容量
4 K バイト
4 K バイト
6 K バイト
⎯
⎯
なし
項目
分類
エミュレータ専用電源＊ 1
CPU 機能
基本命令数
命令ビット長
命令長
データビット長
最小命令実行時間
割込み処理時間
UART0
クロック同期転送 (500 K/1 M/2 Mbps)
クロック非同期転送 (4808/5208/9615/10417/19230/38460/62500/500000 bps : マシンクロック
16MHz 時 )
双方向シリアル通信機能 , マスタ / スレイブ型接続による通信可能
UART1（SCI）
クロック同期転送 (62.5 K/125 K/250 K/500 K/1 Mbps)
クロック非同期転送 (1202/2404/4808/9615/31250 bps)
双方向シリアル通信機能 , マスタ / スレイブ型接続による通信可能
8 /10 ビット
A/D コンバータ
変換精度：8/10 ビット切換え可能
入力本数：8 本
単発変換モード ( 選択したチャネルを 1 回のみ変換 )
スキャン変換モード
( 連続した複数のチャネルを変換 , 最大 8 チャネルプログラム可能 )
連続変換モード ( 選択したチャネルを繰り返し変換 )
停止変換モード ( 選択したチャネルの変換 , 一時停止を繰り返す )
8/16 ビット PPG タイマ
(6 channels)
チャネル数：8/16 ビット× 6 チャネル
8 ビットまたは 16 ビットの PPG 動作
任意周期 , 任意デューティのパルス波出力可能
パルス周期：fsys, fsys/21, fsys/22, fsys/23, fsys/24 (fsys = マシンクロック )
128 µs (fOSC ＝ 4 MHz : 発振クロック周波数 )
16 ビットリロードタイマ
チャネル数：2
動作クロック周波数 : fsys/21, fsys/23, fsys/25 (fsys = マシンクロック周波数 )
外部イベントカウント可能
16-bit
16 ビット アウトプット
コンペア
入出力
タイマ
インプット
キャプチャ
CAN インタフェース
：351 命令
：8 ビット , 16 ビット
：1 バイト∼ 7 バイト
：1 ビット , 8 ビット , 16 ビット
：62.5 ns ( マシンクロック 16 MHz 時 )
：1.5 µ s ( マシンクロック 16 MHz 時 , 最小値 )
チャネル数：4
端子入力要因：コンペアレジスタの一致信号による
チャネル数：4
端子入力 ( 立上り , 立下り , 両エッジ ) によるレジスタの書換え
チャネル数：1
CAN 規格バージョン 2.0 パート A および B 準拠
エラー発生時は自動的に再伝送
リモートフレームに応答した自動伝送
データおよび ID 用の、優先順位のある 16 個のメッセージバッファ
複数のメッセージをサポート
アクセプタンス・フィルタリングの柔軟な構成 :
フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個
最大 1 Mbps をサポート
CAN ビットタイミング
MB90598G/F598G: TSTG2 ≧ RSJW
（続く）
DS07–13705–7
3
MB90595G シリーズ
（続き）
品名
項目
MB90598G
MB90F598G
MB90V595G
ステッピングモータコン
トローラ（4 チャネル）
各チャネルあたり 4 本の高電流出力
各チャネルは , 8 ビット PWM と同期
外部割込み回路
入力本数：8 本
立上りエッジ , 立下りエッジ , “H” レベルおよび “L” レベル入力により起動
クロック同期転送 (31.25K/62.5K/125K/500K/1Mbps : マシンクロック 16MHz 時 )
LSB ファースト / MSB ファースト
シリアル IO
ウォッチドッグタイマ
リセット発生周期：3.58 ms, 14.33 ms, 57.23 ms, 458.75 ms ( 原発振 4 MHz 時 , 最小値 )
フラッシュメモリ
自動プログラミング , Embeded Algorithm, 書込み / 消去 / 消去一時停止 / 消去再開コマンドを
サポート
アルゴリズムの完了を示すフラグ
フラッシュメモリの固定ブートセクタを示すために , ハード・ワイヤド・リセット・ベク
タが使用可能
ブートブロック構成
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
ミナトエレクトロニクス製のフラッシュライタ
低消費電力（スタンバイ）
モード
スリープ / ストップ / CPU 間欠動作 / 時計タイマ / ハードウェアスタンバイ
CMOS
プロセス
動作電源電圧 *
パッケージ
2
5 V ± 10 %
QFP-100
PGA-256
*1: エバリュエーションポッド (MB2145-507) をご使用いただく際のディップスイッチ (S2) の設定です。
詳細につきましてはエバリュエーションポッド (MB2145-507) のハードウェアマニュアル
(2.7 エミュレータ専用電源 ) を参照ください。
*2: 使用周波数などの条件によって異なります（「■電気的特性」を参照）。
4
DS07–13705–7
MB90595G シリーズ
■ 端子配列図
Vss
81
X1
X0
83
82
P00/IN0
Vcc
85
84
P02/IN2
P01/IN1
86
87
88
92
89
P07/OUT3
P06/OUT2
P05/OUT1
P04/OUT0
P03/IN3
93
90
P10/PPG0
94
91
P12/PPG2
P11/PPG1
95
P14/PPG4
P13/PPG3
97
96
P16/TIN1
P15/PPG5
99
98
P17/TOT1
100
(TOP VIEW)
P20
1
80
P95/INT3
P21
2
79
P94/INT2
P22
3
78
P93/INT1
P23
P24
4
77
5
76
RST
P92/INT0
P75/PWM1M1
P44/SCK1
Vcc
22
59
P74/PWM1P1
23
58
DVCC
P45/SOT1
P46/SOT2
24
57
P73/PWM2M0
25
56
P72/PWM2P0
P47/SCK2
26
55
P71/PWM1M0
C
27
54
P70/PWM1P0
P50/SIN2
P51/INT4
28
53
DVSS
29
52
HST
P52/INT5
30
51
MD2
50
60
MD1
21
49
P76/PWM2P1
P43/SIN1
48
61
MD0
P77/PWM2M1
20
P56/TIN0
62
P57/TOT0
19
47
DVSS
P41/SCK0
P42/SIN0
46
18
63
P67/AN7
P80/PWM1P2
P40/SOT0
P66/AN6
64
45
17
44
P81/PWM1M2
P37
P65/AN5
65
43
16
P64/AN4
P82/PWM2P2
P36
42
66
41
15
Vss
P83/PWM2M2
P35
P63/AN3
67
40
DVCC
14
P62/AN2
68
P61/AN1
P84/PWM1P3
13
39
12
69
38
P85/PWM1M3
P32
P33
P34
P60/AN0
70
37
11
36
P86/PWM2P3
Vss
AVss
71
AVRL
10
35
P87/PWM2M3
P31
34
DVSS
72
AVcc
73
9
AVRH
8
33
P27
P30
P55/ADTG
P91/RX
P90/TX
32
74
31
75
7
P54/INT7
6
P53/INT6
P25
P26
(FPT-100P-M06)
DS07–13705–7
5
MB90595G シリーズ
■ 端子機能説明
端子番号
端子名
82
X0
83
X1
77
52
85 ∼ 88
89 ∼ 92
93 ∼ 98
99
100
回路形式
機能説明
A
水晶発振用端子です。
RST
B
外部リセット要求入力です。
HST
C
ハードウェアスタンバイ入力端子です。
P00 ∼ P03
IN0 ∼ IN3
P04 ∼ P07
OUT0 ∼ OUT3
P10 ∼ P15
PPG0 ∼ PPG5
P16
TIN1
P17
TOT1
G
G
D
D
D
汎用の入出力ポートです。
インプットキャプチャの入力端子です。
汎用の入出力ポートです。
アウトプットコンペアの出力端子です。
汎用の入出力ポートです。
PPG タイマの出力端子です。
汎用の入出力ポートです。
16 ビットリロードタイマ 1 の TIN 入力端子です。
汎用の入出力ポートです。
16 ビットリロードタイマ 1 の TOT 出力端子です。
1∼8
P20 ∼ P27
G
9 ∼ 10
P30 ∼ P31
G
汎用の入出力ポートです。
12 ∼ 16
17
P32 ∼ P36
P37
G
汎用の入出力ポートです。
D
汎用の入出力ポートです。
18
19
20
21
22
24
25
26
28
29 ∼ 32
33
38 ∼ 41
43 ∼ 46
P40
SOT0
P41
SCK0
P42
SIN0
P43
SIN1
P44
SCK1
P45
SOT1
P46
SOT2
P47
SCK2
P50
SIN2
P51 ∼ P54
INT4 ∼ INT7
P55
ADTG
P60 ∼ P63
AN0 ∼ AN3
P64 ∼ P67
AN4 ∼ AN7
G
G
G
G
G
G
G
G
D
D
D
E
E
汎用の入出力ポートです。
汎用の入出力ポートです。
UART 0 の SOT 出力端子です。
汎用の入出力ポートです。
UART 0 の SCK 入出力端子です。
汎用の入出力ポートです。
UART 0 の SIN 入力端子です。
汎用の入出力ポートです。
UART 1 の SIN 入力端子です。
汎用の入出力ポートです。
UART 1 の SCK 入出力端子です。
汎用の入出力ポートです。
UART 1 の SOT 出力端子です。
汎用の入出力ポートです。
IO 拡張シリアルインタフェースの SOT 出力端子です。
汎用の入出力ポートです。
IO 拡張シリアルインタフェースの SCK 入出力端子です。
汎用の入出力ポートです。
IO 拡張シリアルインタフェースの SIN 入力端子です。
汎用の入出力ポートです。
INT4 から INT7 の外部割込み要求入力端子です。
汎用の入出力ポートです。
A/D コンバータの外部トリガ入力端子です。
汎用の入出力ポートです。
A/D コンバータの入力端子です。
汎用の入出力ポートです。
A/D コンバータの入力端子です。
（続く）
6
DS07–13705–7
MB90595G シリーズ
（続き）
端子番号
端子名
P56
47
TIN0
P57
48
TOT0
54 ∼ 57
P70 ∼ P73
PWM1P0
PWM1M0
PWM2P0
PWM2M0
59 ∼ 62
P74 ∼ P77
PWM1P1
PWM1M1
PWM2P1
PWM2M1
64 ∼ 67
P80 ∼ P83
PWM1P2
PWM1M2
PWM2P2
PWM2M2
69 ∼ 72
P84 ∼ P87
PWM1P3
PWM1M3
PWM2P3
PWM2M3
P90
74
TX
P91
75
RX
P92
76
78 ∼ 80
INT0
P93 ∼ P95
回路形式
D
D
機能説明
汎用の入出力ポートです。
16 ビットリロードタイマ 0 の TIN 入力端子です。
汎用の入出力ポートです。
16 ビットリロードタイマ 0 の TOT 出力端子です。
汎用の入出力ポートです。
F
ステッピングモータコントローラのチャネル 0 の出力端子です。
汎用の入出力ポートです。
F
ステッピングモータコントローラのチャネル 1 の出力端子です。
汎用の入出力ポートです。
F
ステッピングモータコントローラのチャネル 2 の出力端子です。
汎用の入出力ポートです。
F
D
D
D
D
ステッピングモータコントローラのチャネル 3 の出力端子です。
汎用の入出力ポートです。
CAN インタフェースの TX 出力端子です。
汎用の入出力ポートです。
CAN インタフェースの RX 入力端子です。
汎用の入出力ポートです。
INT0 の外部割込み要求入力端子です。
汎用の入出力ポートです。
58, 68
INT1 ∼ INT3
DVCC
⎯
高電流出力バッファ（端子番号 54 ∼ 72）用の電源端子です。
53, 63, 73
DVSS
⎯
高電流出力バッファ（端子番号 54 ∼ 72）用の接地レベルです。
34
AVCC
電源
アナログ回路の電源です。
この電源の投入 / 切断は必ずVCC に AVCC 以上の電位が印加してある
状態で行ってください。
37
AVSS
電源
アナログ回路の接地レベルです。
35
AVRH
電源
アナログ回路の基準電圧入力です。
この端子の投入 / 切断は必ずAVCC にAVRH 以上の電位が印加してあ
る状態で行ってください。
36
AVRL
電源
アナログ回路の基準電圧入力です。
49, 50
MD0, MD1
C
動作モード指定用入力端子です。
VCC あるいは VSS に直接つないで使用してください。
51
MD2
H
動作モード指定用入力端子です。
VCC あるいは VSS に直接つないで使用してください。
27
C
⎯
電源安定化の容量端子です。
外部に 0.1 µF 程度のセラミックコンデンサを接続してください。
23, 84
VCC
電源
デジタル回路の電源 (5.0 V) 入力端子です。
11, 42, 81
VSS
電源
デジタル回路の接地レベル電源 (0.0 V) 入力端子です。
DS07–13705–7
INT1 ∼ INT3 の外部割込み要求入力端子です。
7
MB90595G シリーズ
■ 入出力回路形式
回路形式
回路
備考
・発振帰還抵抗 約 1 MΩ
X1
クロック
入力
X0
A
Hard, Soft
Standby control
・プルアップ付きヒステリシス入力
抵抗値 約 50 kΩ
B
C
R
R
ヒステリシス入力
R
ヒステリシス入力
VCC
・ヒステリシス入力
・CMOS レベル出力
・CMOS ヒステリシス入力
P-ch
N-ch
D
R
ヒステリシス入力
VCC
P-ch
・CMOS レベル出力
・CMOS ヒステリシス入力
・アナログ入力
N-ch
E
アナログ入力
R
ヒステリシス入力
（続く）
8
DS07–13705–7
MB90595G シリーズ
（続き）
回路形式
回路
備考
VCC
・CMOS レベル出力（高電流出力）
・CMOS ヒステリシス入力
P-ch
高電流出力
N-ch
F
R
ヒステリシス入力
VCC
P-ch
・CMOS レベル出力
・CMOS ヒステリシス入力
・TTL レベル入力
（MB90F598G はフラッシュモード）
N-ch
G
R
ヒステリシス入力
R
TTL レベル入力
T
R
H
DS07–13705–7
ヒステリシス入力
・プルダウン付きヒステリシス入力
抵抗値 約 50 kΩ
（MB90F598G を除く）
R
9
MB90595G シリーズ
■ デバイスの取り扱いについて
1. 最大定格を超えることのないよう注意してください ( ラッチアップの防止 ) 。
CMOS IC では , 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , または VCC ∼ VSS 間に
定格を超える電圧が印加された場合に , ラッチアップ現象を生じることがあります。
ラッチアップ現象が起きると電源電流が激増し , 素子の熱破壊に至る場合がありますので , 使用に際しては , 最大定格
を超えることのないよう十分注意してください。
また , アナログ電源投入時 , および切断時においてもアナログ電源電圧 (AVCC, AVRH, DVCC) とアナログ入力電圧は , デ
ジタル電源電圧 (VCC) を超えることのないよう十分注意してください。
2. 未使用端子の処理について
使用していない入力端子を開放のままにした場合，誤動作，およびラッチアップによる永久破壊の原因となることがあ
りますので , 2 kΩ 以上の抵抗を介して，プルアップ，またはプルダウンなどの処理をしてください。
また，使用していない入出力端子がある場合は，出力状態に設定して開放するか，入力状態の場合は入力端子と同じ処理
をしてください。
3. 外部クロック使用時の注意について
外部クロックを使用する場合は、X0 端子のみを駆動し，X1 端子は，開放としてください。
・外部クロック使用例
MB90595G シリーズ
X0
開放
X1
4. 電源端子について (Vcc/Vss)
VCC, VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき端子はデバ
イス内部で接続してありますが , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防止 , 総出力電
流規格を守るなどのために , 必ずそれらすべてを外部で電源 , およびグランドに接続してください ( 下図を参照 )。
また電流供給源からできる限り低インピーダンスでこのデバイスの VCC, VSS に接続するように配慮してください。
さらに , このデバイスの近くで , VCC と V SS の間に 0.1 µF 程度のコンデンサをバイパスコンデンサとして接続すること
をお勧めします。
Vcc
Vss
Vcc
Vss
Vss
Vcc
MB90595G
シリーズ
Vcc
Vss
Vss
10
Vcc
DS07–13705–7
MB90595G シリーズ
5. プルアップ / プルダウン抵抗について
MB90595G シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません。必要に応じて外付けしてくださ
い。
6. 水晶発振回路について
X0, X1 端子の近辺のノイズはこのデバイスの誤動作の元となります。X0, X1 端子および水晶振動子 ( あるいはセラミッ
ク振動子 ) さらにグランドへのバイパスコンデンサはできる限り近くになるように , またその配線は , ほかの配線とでき
る限り交差しないようにプリント基板を設計してください。
また , X0, X1 端子の回りをグランドで囲むようなプリント基板アートワークは , 安定した動作を期待できますので , 強
くお勧めします。
7. A/D コンバータの電源 , アナログ入力の投入順序について
A/D コンバータ , D/A コンバータの電源 (AVCC, AVRH, AVRL, DVCC, DVSS) およびアナログ入力 (AN0 ∼ AN7) の印加は ,
必ずデジタル電源 (VCC) の投入後に行ってください。
また , 電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で , デジタル電源の遮断を行ってください。
その際 , AVR ＋ , DVCC は AVCC を超えないように投入・切断を行ってください ( アナログ電源とデジタル電源を同時に投入
, 遮断することは問題ありません ) 。
8. A/D コンバータ未使用時の端子処理について
A/D コンバータを使用しないときは , AVCC ＝ VCC, AVSS ＝ AVRH ＝ DVCC ＝ VSS に接続してください。
9. N.C. 端子の処理について
N.C. ( 内部接続 ) 端子は , 必ず開放にして使用してください。
10.電源投入時の注意点
内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は , 50 µs (0.2 V ∼ 2.7 V の
間 ) 以上を確保してください。
11.ポート 0，1 からの出力が不定になる場合 (MB90V595G のみ）
電源を投入後，降圧回路の発振安定待ち時間 ( パワーオンリセット中 ) に RST 端子が “H” の場合 , ポート 0，1 から不定を
出力します。RST 端子が “L” の場合 , ポート 0，1 はハイ・インピーダンス状態になります。
タイミングは，下図のようになりますので注意してください。
ポート 0，1 が不定出力になるタイミングチャート（RST 端子が “H” の場合）
発振安定待ち時間 ∗2
降圧回路の安定待ち時間 ∗1
Vcc ( 電圧端子 )
PONR( パワーオンリセット ) 信号
RST( 外部非同期リセット ) 信号
RST( 内部リセット ) 信号
発振クロック信号
KA( 内部動作クロック A) 信号
KB( 内部動作クロック B) 信号
PORT( ポート出力 ) 信号
*1：降圧回路の発振安定待ち時間
*2：発振安定待ち時間
DS07–13705–7
出力不定期間
217 ／発振クロック周波数 ( 発振クロック周波数 16MHz の場合，約 8.19 ms)
218 ／発振クロック周波数 ( 発振クロック周波数 16MHz の場合，約 16.38 ms)
11
MB90595G シリーズ
ポート 0，1 がハイ・インピーダンス状態になるタイミングチャート（RST 端子が “L” の場合）
発振安定待ち時間 ∗2
降圧回路の安定待ち時間 ∗1
Vcc ( 電圧端子 )
PONR( パワーオンリセット ) 信号
RST( 外部非同期リセット ) 信号
RST( 内部リセット ) 信号
発振クロック信号
KA( 内部動作クロック A) 信号
KB( 内部動作クロック B) 信号
PORT( ポート出力 ) 信号
ハイ・インピーダンス
*1：降圧回路の発振安定待ち時間
*2：発振安定待ち時間
217 ／発振クロック周波数 ( 発振クロック周波数 16MHz の場合，約 8.19ms)
218 ／発振クロック周波数 ( 発振クロック周波数 16MHz の場合，約 16.38ms)
12.初期化について
デバイス内には，パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期化を期待す
る場合は電源の再投入を行ってください。
13.「DIV A, Ri」, 「DIVW A, RWi」命令の使用上の注意
符号付乗除算命令 「DIV A, Ri」
「DIVW
,
A, RWi」命令は , 対応するバンクレジスタ ( DTB, ADB, USB, SSB ) の値を “00 H”
に設定し , 使用してください。
対応するバンクレジスタ ( DTB, ADB, USB, SSB ) の値を “00 H” 以外に設定した場合 , 命令実行結果により得られる余り
は , 命令オペランドのレジスタに格納されません。
14.REALOS を使用する場合
REALOS を使用する場合は，拡張インテリジェント I/O サービス (EI2OS) が使用できません。
15.PLL クロックモード動作中の注意について
本マイコンで PLL クロックを選択しているときに発振子が外れたり，あるいはクロック入力が停止した場合，本マイコ
ンは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。
12
DS07–13705–7
MB90595G シリーズ
■ ブロックダイヤグラム
X0,X1
RST
HST
クロック
制御部
F2MC-16LX
CPU
16 ビット
フリーラン
タイマ
RAM 4 K
16 ビット
インプット
キャプチャ
× 4 ch
16 ビット
アウトプット
コンペア
× 4 ch
ROM/Frash
128 K
IN0 ∼ IN3
OUT0 ∼ OUT3
プリスケーラ
8/16 ビット
PPG タイマ
× 6 ch
SOT0
SCK0
UART0
PPG0 ∼ PPG5
SIN0
CAN
コントローラ
プリスケーラ
SOT1
SCK1
UART1
(SCI)
16 ビット
リロード
タイマ
2 ch
SIN1
RX
TX
TIN0, TIN1
TOT0, TOT1
SOT2
SCK2
シリアル I/O
SIN2
AVCC
AVSS
AN0 ∼ AN7
AVRH
AVRL
ADTG
DS07–13705–7
内部データバス
プリスケーラ
PWM1M0 ∼ PWM1M3
PWM1P0 ∼ PWM1P3
SMC
× 4 ch
PWM2M0 ∼ PWM2M3
PWM2P0 ∼ PWM2P3
DVCC
DVSS
10 ビット
A/D コンバータ
× 8 ch
外部割込み
回路
× 8 ch
INT0 ∼ INT7
13
MB90595G シリーズ
■ メモリマップ
MB90V595G
MB90598G/F598G
FFFFFFH
FF0000H
ROM (FF バンク )
FFFFFFH
FF0000H
ROM (FF バンク )
FEFFFFH
FE0000H
ROM (FE バンク )
FEFFFFH
FE0000H
ROM (FE バンク )
FDFFFFH
FD0000H
ROM (FD バンク )
FCFFFFH
FC0000H
ROM (FC バンク )
00FFFFH
004000H
ROM (FF バンクのイ
メージ )
00FFFFH
004000H
ROM (FF バンクの
イメージ )
001FFFH
001900H
周辺
001FFFH
001900H
周辺
RAM 6 K
0010FFH
0018FFH
RAM 4 K
000100H
0000BFH
000000H
000100H
周辺
0000BFH
000000H
周辺
（注意事項）00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが , これは C コンパイ
ラのスモールモデルを有効に生かすためです。FF バンクの下位 16ビットアドレスと 00 バンクの下位 16 ビッ
トアドレスは同じになるようにしてありますので , ポインタで far 指定を宣言しなくとも ROM 内のテーブル
を参照することができます。
例えば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになりま
す。ここで , FF バンクの ROM 領域は , 48 K バイトを超えますので , 00 バンクのイメージにすべての領域を
見せることができません。したがって , FF4000H ∼ FFFFFFH の ROM データは 004000H ∼ 00FFFFH のイメー
ジに見えますので , ROM データテーブルは FF4000H ∼ FFFFFFH の領域に格納することを推奨します。
14
DS07–13705–7
MB90595G シリーズ
■ I/O マップ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
00H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXXB
01H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
XXXXXXXXB
02H
ポート 2 データレジスタ
PDR2
R/W
ポート 2
XXXXXXXXB
03H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XXXXXXXXB
04H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXXB
05H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
XXXXXXXXB
06H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
XXXXXXXXB
07H
ポート 7 データレジスタ
PDR7
R/W
ポート 7
XXXXXXXXB
08H
ポート 8 データレジスタ
PDR8
R/W
ポート 8
XXXXXXXXB
09H
ポート 9 データレジスタ
PDR9
R/W
ポート 9
_ _ XXXXXXB
0AH ∼ 0FH
（予約領域）
10H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
11H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
12H
ポート 2 方向レジスタ
DDR2
R/W
ポート 2
0 0 0 0 0 0 0 0B
13H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
0 0 0 0 0 0 0 0B
14H
ポート 4 方向レジスタ
DDR4
R/W
ポート 4
0 0 0 0 0 0 0 0B
15H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
0 0 0 0 0 0 0 0B
16H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
0 0 0 0 0 0 0 0B
17H
ポート 7 方向レジスタ
DDR7
R/W
ポート 7
0 0 0 0 0 0 0 0B
18H
ポート 8 方向レジスタ
DDR8
R/W
ポート 8
0 0 0 0 0 0 0 0B
19H
ポート 9 方向レジスタ
DDR9
R/W
ポート 9
_ _ 0 0 0 0 0 0B
ポート 6, A/D
1 1 1 1 1 1 1 1B
1AH
1BH
（予約領域）
アナログ入力許可レジスタ
1CH ∼ 1FH
ADER
R/W
（予約領域）
20H
シリアルモードコントロールレジスタ 0
UMC0
R/W
21H
シリアルステータスレジスタ 0
USR0
R/W
22H
シリアル入出力データレジスタ 0
UIDR0/UODR0
R/W
23H
転送速度データレジスタ 0
URD0
R/W
0 0 0 0 0 0 0 XB
24H
シリアルモードレジスタ 1
SMR1
R/W
0 0 0 0 0 0 0 0B
25H
シリアル制御レジスタ 1
SCR1
R/W
0 0 0 0 0 1 0 0B
26H
シリアル入出力データレジスタ 1
SIDR1/SODR1
R/W
27H
シリアルステータスレジスタ 1
SSR1
R/W
0 0 0 0 1 _ 0 0B
28H
UART1 プリスケーラコントロール
レジスタ
U1CDCR
R/W
0 _ _ _ 1 1 1 1B
29H ∼ 2AH
0 0 0 0 0 1 0 0B
UART0
UART1
0 0 0 1 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
（予約領域）
（続く）
DS07–13705–7
15
MB90595G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
2BH
シリアル IO プリスケーラレジスタ
SCDCR
R/W
0 _ _ _ 1 1 1 1B
2CH
シリアル モード コントロール
レジスタ ( 下位 )
SMCS
R/W
_ _ _ _ 0 0 0 0B
2DH
シリアル モード コントロール
レジスタ ( 上位 )
SMCS
R/W
2EH
シリアル データレジスタ
SDR
R/W
XXXXXXXXB
2FH
エッジセレクタ
SES
R/W
_ _ _ _ _ _ _ 0B
30H
割込み許可レジスタ
ENIR
R/W
0 0 0 0 0 0 0 0B
31H
割込み要求レジスタ
EIRR
R/W
32H
要求レベル設定レジスタ ( 下位 )
ELVR
R/W
33H
要求レベル設定レジスタ ( 上位 )
ELVR
R/W
0 0 0 0 0 0 0 0B
34H
A/D コントロールステータス
レジスタ 0 ( 下位 )
ADCS0
R/W
0 0 0 0 0 0 0 0B
35H
A/D コントロールステータス
レジスタ 1 ( 上位 )
ADCS1
R/W
36H
A/D データレジスタ 0
ADCR0
R
XXXXXXXXB
37H
A/D データレジスタ 1
ADCR1
R/W
0 0 0 0 1 _ XXB
38H
PPG0 動作 モード 制御 レジスタ
PPGC0
R/W
39H
PPG1 動作 モード 制御 レジスタ
PPGC1
R/W
3AH
PPG0 , 1 出力端子制御レジスタ
PPG01
R/W
PPG2 動作 モード 制御 レジスタ
PPGC2
3BH
3CH
PPGC3
R/W
3EH
PPG2, 3 出力端子制御レジスタ
PPG23
R/W
PPG4 動作 モード 制御 レジスタ
PPGC4
3FH
PPGC5
R/W
42H
PPG4, 5 出力端子制御レジスタ
PPG45
R/W
PPG6 動作 モード 制御 レジスタ
PPGC6
43H
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 2/3
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 4/5
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
（予約領域）
R/W
45H
PPG7 動作 モード 制御 レジスタ
PPGC7
R/W
46H
PPG6, 7 出力端子制御レジスタ
PPG67
R/W
PPG8 動作 モード 制御 レジスタ
PPGC8
47H
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 6/7
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
（予約領域）
R/W
49H
PPG9 動作 モード 制御 レジスタ
PPGC9
R/W
4AH
PPG8, 9 出力端子制御レジスタ
PPG89
R/W
PPGA 動作 モード 制御 レジスタ
PPGCA
4BH
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 8/9
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
（予約領域）
R/W
4DH
PPGB 動作 モード 制御 レジスタ
PPGCB
R/W
4EH
PPGA, B 出力端子制御レジスタ
PPGAB
R/W
4FH
0 0 0 0 0 0 0 0B
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 0/1
R/W
PPG5 動作 モード 制御 レジスタ
4CH
A/D コンバータ
0 0 0 0 0 0 0 0B
（予約領域）
41H
48H
0 0 0 0 0 0 1 0B
XXXXXXXXB
外部割込み回路
R/W
PPG3 動作 モード 制御 レジスタ
44H
シリアル I/O
初期値
（予約領域）
3DH
40H
リソース名
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ A/B
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
（予約領域）
（続く）
16
DS07–13705–7
MB90595G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
50H
タイマコントロール ステータス
レジスタ 0 ( 下位 )
TMCSR0
R/W
51H
タイマコントロール ステータス
レジスタ 0 ( 上位 )
TMCSR0
R/W
52H
タイマレジスタ 0/ リロードレジスタ 0
( 下位 )
TMR0/TMRLR0
R/W
53H
タイマレジスタ 0/ リロードレジスタ 0
( 上位 )
TMR0/TMRLR0
R/W
XXXXXXXXB
54H
タイマコントロール ステータス
レジスタ 1 ( 下位 )
TMCSR1
R/W
0 0 0 0 0 0 0 0B
55H
タイマコントロール ステータス
レジスタ 1 ( 上位 )
TMCSR1
R/W
56H
タイマレジスタ 1/ リロードレジスタ 1
( 下位 )
TMR1/TMRLR1
R/W
57H
タイマレジスタ 1/ リロードレジスタ 1
( 上位 )
TMR1/TMRLR1
R/W
58H
アウトプットコンペアコントロール
ステータスレジスタ 0
OCS0
R/W
59H
アウトプットコンペアコントロール
ステータス レジスタ 1
OCS1
R/W
5AH
アウトプットコンペアコントロール
ステータスレジスタ 2
OCS2
R/W
5BH
アウトプットコンペアコントロール
ステータスレジスタ 3
OCS3
R/W
5CH
インプットキャプチャコントロール
ステータスレジスタ 0/1
ICS01
R/W
インプット
キャプチャ 0/1
0 0 0 0 0 0 0 0B
5DH
インプットキャプチャコントロール
ステータスレジスタ 2/3
ICS23
R/W
インプット
キャプチャ 2/3
0 0 0 0 0 0 0 0B
5EH
PWM 制御レジスタ 0
PWC0
R/W
ステッピングモー
タコントローラ 0
0 0 0 0 0 _ _ 0B
ステッピングモー
タコントローラ 1
0 0 0 0 0 _ _ 0B
ステッピングモー
タコントローラ 2
0 0 0 0 0 _ _ 0B
ステッピングモー
タコントローラ 3
0 0 0 0 0 _ _ 0B
5FH
60H
PWM 制御レジスタ 1
PWM 制御 レジスタ 2
16 ビット
リロードタイマ 0
16 ビット
リロードタイマ 1
_ _ _ _ 0 0 0 0B
XXXXXXXXB
_ _ _ _ 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
アウトプット
コンペア 0/1
アウトプット
コンペア 2/3
0 0 0 0 _ _ 0 0B
_ _ _ 0 0 0 0 0B
0 0 0 0 _ _ 0 0B
_ _ _ 0 0 0 0 0B
PWC1
R/W
PWC2
R/W
（予約領域）
PWM 制御 レジスタ 3
65H
PWC3
R/W
（予約領域）
66H
タイマ データレジスタ ( 下位 )
TCDT
R/W
67H
タイマ データレジスタ ( 上位 )
TCDT
R/W
68H
タイマ コントロールステータス
レジスタ
TCCS
R/W
69H ∼ 6EH
0 0 0 0 0 0 0 0B
（予約領域）
63H
64H
初期値
（予約領域）
61H
62H
リソース名
0 0 0 0 0 0 0 0B
16 ビット
フリーランタイマ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
（予約領域）
（続く）
DS07–13705–7
17
MB90595G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
6FH
ROM ミラー機能選択レジスタ
ROMM
R/W
ROM ミラー機能選
択モジュール
_ _ _ _ _ _ _ 1B
70H
PWM1 コンペアレジスタ 0
PWC10
R/W
71H
PWM2 コンペアレジスタ 0
PWC20
R/W
72H
PWM1 選択レジスタ 0
PWS10
R/W
73H
PWM2 選択レジスタ 0
PWS20
R/W
_ 0 0 0 0 0 0 0B
74H
PWM1 コンペアレジスタ 1
PWC11
R/W
XXXXXXXXB
75H
PWM2 コンペアレジスタ 1
PWC21
R/W
76H
PWM1 選択レジスタ 1
PWS11
R/W
77H
PWM2 選択レジスタ 1
PWS21
R/W
_ 0 0 0 0 0 0 0B
78H
PWM1 コンペアレジスタ 2
PWC12
R/W
XXXXXXXXB
79H
PWM2 コンペアレジスタ 2
PWC22
R/W
7AH
PWM1 選択レジスタ 2
PWS12
R/W
7BH
PWM2 選択レジスタ 2
PWS22
R/W
_ 0 0 0 0 0 0 0B
7CH
PWM1 コンペアレジスタ 3
PWC13
R/W
XXXXXXXXB
7DH
PWM2 コンペアレジスタ 3
PWC23
R/W
7EH
PWM1 選択レジスタ 3
PWS13
R/W
7FH
PWM2 選択レジスタ 3
PWS23
R/W
XXXXXXXXB
ステッピングモータ
コントローラ 0
ステッピングモータ
コントローラ 1
ステッピングモータ
コントローラ 2
ステッピングモータ
コントローラ 3
XXXXXXXXB
_ _ 0 0 0 0 0 0B
XXXXXXXXB
_ _ 0 0 0 0 0 0B
XXXXXXXXB
_ _ 0 0 0 0 0 0B
XXXXXXXXB
_ _ 0 0 0 0 0 0B
_ 0 0 0 0 0 0 0B
80H ∼ 8FH
（予約領域：CAN インタフェース）
90H ∼ 9DH
（予約領域）
9EH
プログラムアドレス検出
コントロール / ステータスレジスタ
PACSR
R/W
アドレス一致
検出機能
0 0 0 0 0 0 0 0B
9FH
遅延割込み要因発生 / 解除レジスタ
DIRR
R/W
遅延割込み発生
モジュール
_ _ _ _ _ _ _ 0B
A0H
低消費電力モード制御レジスタ
LPMCR
R/W
低消費電力（スタン
バイ）モード
0 0 0 1 1 0 0 0B
A1H
クロック選択レジスタ
CKSCR
R/W
低消費電力（スタン
バイ）モード
1 1 1 1 1 1 0 0B
A2H ∼ A7H
（予約領域）
A8H
ウォッチドックタイマ制御
レジスタ
WDTC
R/W
ウォッチドッグ
タイマ
XXXXX 1 1 1B
A9H
タイムベースタイマ 制御レジスタ
TBTC
R/W
タイムベース
タイマ
1 _ _ 0 0 1 0 0B
フラッシュメモリ
0 0 0 X 0 0 0 0B
AAH ∼ ADH
AEH
AFH
（予約領域）
フラッシュメモリコントロール
ステータスレジスタ
(MB90F598G のみ , 他は予約領域 )
FMCS
R/W
（予約領域）
（続く）
18
DS07–13705–7
MB90595G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
B0H
割込み制御 レジスタ 00
ICR00
R/W
0 0 0 0 0 1 1 1B
B1H
割込み制御 レジスタ 01
ICR01
R/W
0 0 0 0 0 1 1 1B
B2H
割込み制御 レジスタ 02
ICR02
R/W
0 0 0 0 0 1 1 1B
B3H
割込み制御 レジスタ 03
ICR03
R/W
0 0 0 0 0 1 1 1B
B4H
割込み制御 レジスタ 04
ICR04
R/W
0 0 0 0 0 1 1 1B
B5H
割込み制御 レジスタ 05
ICR05
R/W
0 0 0 0 0 1 1 1B
B6H
割込み制御 レジスタ 06
ICR06
R/W
0 0 0 0 0 1 1 1B
B7H
割込み制御 レジスタ 07
ICR07
R/W
B8H
割込み制御 レジスタ 08
ICR08
R/W
B9H
割込み制御 レジスタ 09
ICR09
R/W
0 0 0 0 0 1 1 1B
BAH
割込み制御 レジスタ 10
ICR10
R/W
0 0 0 0 0 1 1 1B
BBH
割込み制御 レジスタ 11
ICR11
R/W
0 0 0 0 0 1 1 1B
BCH
割込み制御 レジスタ 12
ICR12
R/W
0 0 0 0 0 1 1 1B
BDH
割込み制御 レジスタ 13
ICR13
R/W
0 0 0 0 0 1 1 1B
BEH
割込み制御 レジスタ 14
ICR14
R/W
0 0 0 0 0 1 1 1B
BFH
割込み制御 レジスタ 15
ICR15
R/W
0 0 0 0 0 1 1 1B
1900H
リロードレジスタ L
PRLL0
R/W
1901H
リロードレジスタ H
PRLH0
R/W
1902H
リロードレジスタ L
PRLL1
R/W
1903H
リロードレジスタ H
PRLH1
R/W
XXXXXXXXB
1904H
リロードレジスタ L
PRLL2
R/W
XXXXXXXXB
1905H
リロードレジスタ H
PRLH2
R/W
1906H
リロードレジスタ L
PRLL3
R/W
1907H
リロードレジスタ H
PRLH3
R/W
XXXXXXXXB
1908H
リロードレジスタ L
PRLL4
R/W
XXXXXXXXB
1909H
リロードレジスタ H
PRLH4
R/W
190AH
リロードレジスタ L
PRLL5
R/W
190BH
リロードレジスタ H
PRLH5
R/W
XXXXXXXXB
190CH
リロードレジスタ L
PRLL6
R/W
XXXXXXXXB
190DH
リロードレジスタ H
PRLH6
R/W
190EH
リロードレジスタ L
PRLL7
R/W
190FH
リロードレジスタ H
PRLH7
R/W
XXXXXXXXB
1910H
リロードレジスタ L
PRLL8
R/W
XXXXXXXXB
1911H
リロードレジスタ H
PRLH8
R/W
1912H
リロードレジスタ L
PRLL9
R/W
1913H
リロードレジスタ H
PRLH9
R/W
C0H ∼ FFH
リソース名
初期値
0 0 0 0 0 1 1 1B
割込みコントローラ
0 0 0 0 0 1 1 1B
（予約領域）
XXXXXXXXB
16 ビット
PPG タイマ 0/1
16 ビット
PPG タイマ 2/3
16 ビット
PPG タイマ 4/5
16 ビット
PPG タイマ 6/7
16 ビット
PPG タイマ 8/9
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
（続く）
DS07–13705–7
19
MB90595G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
1914H
リロードレジスタ L
PRLLA
R/W
1915H
リロードレジスタ H
PRLHA
R/W
1916H
リロードレジスタ L
PRLLB
R/W
1917H
リロードレジスタ H
PRLHB
R/W
1918H ∼ 191FH
リソース名
初期値
XXXXXXXXB
16 ビット
PPG タイマ A/B
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
（予約領域）
1920H
インプットキャプチャレジスタ 0
( 下位 )
IPCP0
R
1921H
インプットキャプチャレジスタ 0
( 上位 )
IPCP0
R
1922H
インプットキャプチャレジスタ 1
( 下位 )
IPCP1
R
1923H
インプットキャプチャレジスタ 1
( 上位 )
IPCP1
R
XXXXXXXXB
1924H
インプットキャプチャレジスタ 2
( 下位 )
IPCP2
R
XXXXXXXXB
1925H
インプットキャプチャレジスタ 2
( 上位 )
IPCP2
R
1926H
インプットキャプチャレジスタ 3
( 下位 )
IPCP3
R
1927H
インプットキャプチャレジスタ 3
( 上位 )
IPCP3
R
XXXXXXXXB
1928H
アウトプットコンペアレジスタ 0
( 下位 )
OCCP0
R/W
XXXXXXXXB
1929H
アウトプットコンペアレジスタ 0
( 上位 )
OCCP0
R/W
192AH
アウトプットコンペアレジスタ 1
( 下位 )
OCCP1
R/W
192BH
アウトプットコンペアレジスタ 1
( 上位 )
OCCP1
R/W
XXXXXXXXB
192CH
アウトプットコンペアレジスタ 2
( 下位 )
OCCP2
R/W
XXXXXXXXB
192DH
アウトプットコンペアレジスタ 2
( 上位 )
OCCP2
R/W
192EH
アウトプットコンペアレジスタ 3
( 下位 )
OCCP3
R/W
192FH
アウトプットコンペアレジスタ 3
( 上位 )
OCCP3
R/W
XXXXXXXXB
XXXXXXXXB
インプット
キャプチャ 0/1
XXXXXXXXB
XXXXXXXXB
インプット
キャプチャ 2/3
XXXXXXXXB
XXXXXXXXB
アウトプット
コンペア 0/1
XXXXXXXXB
XXXXXXXXB
アウトプット
コンペア 2/3
1930H ∼ 19FFH
（予約領域）
1A00H ∼ 1AFFH
（予約領域：CAN インタフェース）
1B00H ∼ 1BFFH
（予約領域：CAN インタフェース）
1C00H ∼ 1EFFH
（予約領域）
XXXXXXXXB
XXXXXXXXB
（続く）
20
DS07–13705–7
MB90595G シリーズ
（続き）
アドレス
レジスタ名称
1FF0H
プログラムアドレス検出レジスタ 0
( 下位 )
1FF1H
プログラムアドレス検出レジスタ 0
( 中位 )
1FF2H
プログラムアドレス検出レジスタ 0
( 上位 )
1FF3H
プログラムアドレス検出レジスタ 1
( 下位 )
1FF4H
プログラムアドレス検出レジスタ 1
( 中位 )
1FF5H
プログラムアドレス検出レジスタ 1
( 上位 )
レジスタ略称
1FF6H ∼ 1FFFH
読込み /
書込み
リソース名
初期値
XXXXXXXXB
PADR0
R/W
XXXXXXXXB
アドレス一致
検出機能
PADR1
R/W
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
（予約領域）
・読込み / 書込みについての説明
R/W ：リード / ライト可能
R
：リードオンリ
W ：ライトオンリ
・初期値についての説明
0 ：このビットの初期値は“0”です。
1 ：このビットの初期値は“1”です。
X ：このビットの初期値は不定です。
_ ：このビットは未使用です。初期値は不定です。
（注意事項）アドレス 0000H ∼ 00FFH は予約領域です。このアドレスに読み取りアクセスすると、"X" の読み取りが行わ
れます。ただし、このアドレスへの書き込みアクセスは行わないでください。
DS07–13705–7
21
MB90595G シリーズ
■ CAN コントローラ
MB90595G シリーズには 1 チャネルの CAN(Controller Area Network) コントローラを内蔵しています。
CAN コントローラの特徴：
・ CAN 規格バージョン 2.0, パート A および B 準拠
標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート
・ リモートフレームを受信することによるデータ・フレーム送信機能をサポート
・ 16 本のメッセージ送信 / 受信バッファ
29 ビット ID および 8 バイトデータ
マルチレベルメッセージバッファ構成
・ 各メッセージバッファにおいて , ID アクセプタンスマスクとしてフルビットコンペア , フルビットマスク , アクセプタ
ンスレジスタ 0/ アクセプタンスレジスタ 1 を提供
標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ
・ビット伝送速度は 10 kbps から 2 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 )
・コントロールレジスタ一覧
アドレス
レジスタ略称
読込み /
書込み
初期値
メッセージバッファレジスタ
BVALR
R/W
00000000 00000000B
送信要求レジスタ
TREQR
R/W
00000000 00000000B
送信無効レジスタ
TCANR
W
00000000 00000000B
送信完了レジスタ
TCR
R/W
00000000 00000000B
受信完了レジスタ
RCR
R/W
00000000 00000000B
リモート要求受信レジスタ
RRTRR
R/W
00000000 00000000B
受信オーバランレジスタ
ROVRR
R/W
00000000 00000000B
受信割込み許可レジスタ
RIER
R/W
00000000 00000000B
コントロールステータスレジスタ
CSR
R/W, R
00---000 0----0-1B
最終イベント表示レジスタ
LEIR
R/W
-------- 000-0000B
受信 / 送信エラーカウンタレジスタ
RTEC
R
00000000 00000000B
ビットタイミングレジスタ
BTR
R/W
-1111111 11111111B
IDE レジスタ
IDER
R/W
XXXXXXXX XXXXXXXXB
TRTRR
R/W
00000000 00000000B
レジスタ名称
000080H
000081H
000082H
000083H
000084H
000085H
000086H
000087H
000088H
000089H
00008AH
00008BH
00008CH
00008DH
00008EH
00008FH
001B00H
001B01H
001B02H
001B03H
001B04H
001B05H
001B06H
001B07H
001B08H
001B09H
001B0AH
001B0BH
送信 RTR レジスタ
（続く）
22
DS07–13705–7
MB90595G シリーズ
（続き）
アドレス
レジスタ名称
001B0CH
001B0DH
リモートフレーム受信待機レジスタ
001B0EH
001B0FH
送信要求許可レジスタ
レジスタ略称
読込み /
書込み
初期値
RFWTR
R/W
XXXXXXXX XXXXXXXXB
TIER
R/W
00000000 00000000B
001B10H
XXXXXXXX XXXXXXXXB
001B11H
001B12H
アクセプタンスマスク選択レジスタ
AMSR
R/W
XXXXXXXX XXXXXXXXB
001B13H
001B14H
XXXXXXXX XXXXXXXXB
001B15H
001B16H
アクセプタンスマスクレジスタ 0
AMR0
R/W
XXXXX--- XXXXXXXXB
001B17H
001B18H
XXXXXXXX XXXXXXXXB
001B19H
001B1AH
アクセプタンスマスクレジスタ 1
001B1BH
DS07–13705–7
AMR1
R/W
XXXXX--- XXXXXXXXB
23
MB90595G シリーズ
・メッセージバッファ一覧 (ID レジスタ )
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
⎯
R/W
001A00H
∼
001A1FH
XXXXXXXXB
汎用 RAM
001A20H
ID レジスタ 0
IDR0
R/W
XXXXX--- XXXXXXXXB
001A23H
001A24H
XXXXXXXX XXXXXXXXB
001A25H
001A26H
ID レジスタ 1
IDR1
R/W
XXXXX--- XXXXXXXXB
001A27H
001A28H
XXXXXXXX XXXXXXXXB
001A29H
001A2AH
ID レジスタ 2
IDR2
R/W
XXXXX--- XXXXXXXXB
001A2BH
001A2CH
XXXXXXXX XXXXXXXXB
001A2DH
001A2EH
ID レジスタ 3
IDR3
R/W
XXXXX--- XXXXXXXXB
001A2FH
001A30H
XXXXXXXX XXXXXXXXB
001A31H
001A32H
ID レジスタ 4
IDR4
R/W
XXXXX--- XXXXXXXXB
001A33H
001A34H
XXXXXXXX XXXXXXXXB
001A35H
001A36H
ID レジスタ 5
IDR5
R/W
XXXXX--- XXXXXXXXB
001A37H
001A38H
XXXXXXXX XXXXXXXXB
001A39H
001A3AH
ID レジスタ 6
IDR6
R/W
XXXXX--- XXXXXXXXB
001A3BH
001A3CH
XXXXXXXX XXXXXXXXB
001A3DH
001A3EH
ID レジスタ 7
IDR7
R/W
XXXXX--- XXXXXXXXB
001A3FH
001A40H
XXXXXXXX XXXXXXXXB
001A41H
001A42H
001A43H
∼
XXXXXXXXB
XXXXXXXX XXXXXXXXB
001A21H
001A22H
初期値
ID レジスタ 8
IDR8
R/W
XXXXX--- XXXXXXXXB
（続く）
24
DS07–13705–7
MB90595G シリーズ
（続き）
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
001A44H
XXXXXXXX XXXXXXXXB
001A45H
001A46H
ID レジスタ 9
IDR9
R/W
XXXXX--- XXXXXXXXB
001A47H
001A48H
XXXXXXXX XXXXXXXXB
001A49H
001A4AH
ID レジスタ 10
IDR10
R/W
XXXXX--- XXXXXXXXB
001A4BH
001A4CH
XXXXXXXX XXXXXXXXB
001A4DH
001A4EH
ID レジスタ 11
IDR11
R/W
XXXXX--- XXXXXXXXB
001A4FH
001A50H
XXXXXXXX XXXXXXXXB
001A51H
001A52H
ID レジスタ 12
IDR12
R/W
XXXXX--- XXXXXXXXB
001A53H
001A54H
XXXXXXXX XXXXXXXXB
001A55H
001A56H
ID レジスタ 13
IDR13
R/W
XXXXX--- XXXXXXXXB
001A57H
001A58H
XXXXXXXX XXXXXXXXB
001A59H
001A5AH
ID レジスタ 14
IDR14
R/W
XXXXX--- XXXXXXXXB
001A5BH
001A5CH
XXXXXXXX XXXXXXXXB
001A5DH
001A5EH
初期値
ID レジスタ 15
001A5FH
DS07–13705–7
IDR15
R/W
XXXXX--- XXXXXXXXB
25
MB90595G シリーズ
・メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ )
アドレス
レジスタ略称
読込み /
書込み
初期値
DLC レジスタ 0
DLCR0
R/W
----XXXXB
DLC レジスタ 1
DLCR1
R/W
----XXXXB
DLC レジスタ 2
DLCR2
R/W
----XXXXB
DLC レジスタ 3
DLCR3
R/W
----XXXXB
DLC レジスタ 4
DLCR4
R/W
----XXXXB
DLC レジスタ 5
DLCR5
R/W
----XXXXB
DLC レジスタ 6
DLCR6
R/W
----XXXXB
DLC レジスタ 7
DLCR7
R/W
----XXXXB
DLC レジスタ 8
DLCR8
R/W
----XXXX
DLC レジスタ 9
DLCR9
R/W
----XXXXB
DLC レジスタ 10
DLCR10
R/W
----XXXXB
DLC レジスタ 11
DLCR11
R/W
----XXXXB
DLC レジスタ 12
DLCR12
R/W
----XXXXB
DLC レジスタ 13
DLCR13
R/W
----XXXXB
DLC レジスタ 14
DLCR14
R/W
----XXXXB
DLC レジスタ 15
DLCR15
R/W
----XXXXB
DTR0
R/W
レジスタ名称
001A60H
001A61H
001A62H
001A63H
001A64H
001A65H
001A66H
001A67H
001A68H
001A69H
001A6AH
001A6BH
001A6CH
001A6DH
001A6EH
001A6FH
001A70H
001A71H
001A72H
001A73H
001A74H
001A75H
001A76H
001A77H
001A78H
001A79H
001A7AH
001A7BH
001A7CH
001A7DH
001A7EH
001A7FH
001A80H
∼
001A87H
XXXXXXXXB
データレジスタ 0 (8 バイト )
001A88H
∼
001A8FH
XXXXXXXXB
データレジスタ 1 (8 バイト )
DTR1
R/W
データレジスタ 2 (8 バイト )
DTR2
R/W
001A90H
∼
001A97H
∼
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
（続く）
26
DS07–13705–7
MB90595G シリーズ
（続き）
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
DTR3
R/W
001A98H
∼
001A9FH
XXXXXXXXB
データレジスタ 3 (8 バイト )
001AA0H
∼
001AA7H
データレジスタ 4 (8 バイト )
DTR4
R/W
データレジスタ 5 (8 バイト )
DTR5
R/W
データレジスタ 6 (8 バイト )
DTR6
R/W
データレジスタ 7 (8 バイト )
DTR7
R/W
データレジスタ 8 (8 バイト )
DTR8
R/W
データレジスタ 9 (8 バイト )
DTR9
R/W
データレジスタ 10 (8 バイト )
DTR10
R/W
データレジスタ 11 (8 バイト )
DTR11
R/W
データレジスタ 12 (8 バイト )
DTR12
R/W
データレジスタ 13 (8 バイト )
DTR13
R/W
∼
XXXXXXXXB
XXXXXXXXB
データレジスタ 14 (8 バイト )
DTR14
R/W
データレジスタ 15 (8 バイト )
DTR15
R/W
001AF8H
∼
001AFFH
∼
XXXXXXXXB
XXXXXXXXB
001AF0H
∼
001AF7H
∼
XXXXXXXXB
XXXXXXXXB
001AE8H
∼
001AEFH
∼
XXXXXXXXB
XXXXXXXXB
001AE0H
∼
001AE7H
∼
XXXXXXXXB
XXXXXXXXB
001AD8H
∼
001ADFH
∼
XXXXXXXXB
XXXXXXXXB
001AD0H
∼
001AD7H
∼
XXXXXXXXB
XXXXXXXXB
001AC8H
∼
001ACFH
∼
XXXXXXXXB
XXXXXXXXB
001AC0H
∼
001AC7H
∼
XXXXXXXXB
XXXXXXXXB
001AB8H
∼
001ABFH
∼
XXXXXXXXB
XXXXXXXXB
001AB0H
∼
001AB7H
∼
XXXXXXXXB
XXXXXXXXB
001AA8H
∼
001AAFH
初期値
∼
XXXXXXXXB
XXXXXXXXB
DS07–13705–7
∼
XXXXXXXXB
27
MB90595G シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込み要因
EI2OS 対応
割込みベクタ
番号
アドレス
リセット
INT9 命令
例外処理
CAN RX
CAN TX/NS
N/A
N/A
N/A
N/A
N/A
# 08
# 09
# 10
# 11
# 12
FFFFDCH
FFFFD8H
FFFFD4H
FFFFD0H
FFFFCCH
外部割込み（INT0/INT1）
タイムベースタイマ
16 ビットリロードタイマ 0
8/10 ビット A/D コンバータ
16 ビットフリーランタイマ
外部割込み（INT2/INT3）
シリアル I/O
外部割込み（INT4/INT5）
*1
N/A
*1
*1
N/A
*1
*1
*1
# 13
# 14
# 15
# 16
# 17
# 18
# 19
# 20
FFFFC8H
FFFFC4H
FFFFC0H
FFFFBCH
FFFFB8H
FFFFB4H
FFFFB0H
FFFFACH
インプットキャプチャ 0
8/16 ビット PPG タイマ 0/1
アウトプットコンペア 0
8/16 ビット PPG タイマ 2/3
外部割込み（INT6/INT7）
インプットキャプチャ 1
8/16 ビット PPG タイマ 4/5
アウトプットコンペア 1
8/16 ビット PPG タイマ 6/7
インプットキャプチャ 2
8/16 ビット PPG タイマ 8/9
アウトプットコンペア 2
インプットキャプチャ 3
8/16 ビット PPG タイマ A/B
アウトプットコンペア 3
16 ビットリロードタイマ 1
UART 0 受信完了
UART 0 送信完了
UART 1 受信完了
UART 1 送信完了
フラッシュメモリ
遅延割込み発生モジュール
*1
N/A
*1
N/A
*1
*1
N/A
*1
N/A
*1
N/A
*1
*1
N/A
*1
*1
*2
*1
*2
*1
N/A
N/A
# 21
# 22
# 23
# 24
# 25
# 26
# 27
# 28
# 29
# 30
# 31
# 32
# 33
# 34
# 35
# 36
# 37
# 38
# 39
# 40
# 41
# 42
FFFFA8H
FFFFA4H
FFFFA0H
FFFF9CH
FFFF98H
FFFF94H
FFFF90H
FFFF8CH
FFFF88H
FFFF84H
FFFF80H
FFFF7CH
FFFF78H
FFFF74H
FFFF70H
FFFF6CH
FFFF68H
FFFF64H
FFFF60H
FFFF5CH
FFFF58H
FFFF54H
割込み制御レジスタ
番号
アドレス
⎯
⎯
⎯
⎯
⎯
⎯
ICR00
0000B0H
ICR01
0000B1H
ICR02
0000B2H
ICR03
0000B3H
ICR04
0000B4H
ICR05
0000B5H
ICR06
0000B6H
ICR07
0000B7H
ICR08
0000B8H
ICR09
0000B9H
ICR10
0000BAH
ICR11
0000BBH
ICR12
0000BCH
ICR13
0000BDH
ICR14
0000BEH
ICR15
0000BFH
*1: 割込み要求フラグは EI2OS 割込みクリア信号によりクリアされます。
*2: 割込み要求フラグは EI2OS 割込みクリア信号によりクリアされます。停止機能が使用可能です。
（注意事項）・N/A: 割込み要求フラグは EI2OS 割込みクリア信号によりクリアされません。
・一つの割込み番号に対して 2 個の割込み要因がある周辺モジュールの場合は , EI2OS 割込みクリア信号によ
り両方の割込み要求フラグがクリアされます。
・EI2OS 実行後 , 同じ割込み番号に割り当てられているすべての割込みフラグに対して EI2OS クリア信号を発
生します。一つの割込みフラグが EI2OS を開始し , その間にハードウェアイベントにより他の割込みフラ
グがセットされると , このイベントが生じた EI2OS クリア信号によりこのフラグがクリアされ , 以後のイベ
ントは無効となります。そのため , この割込み番号に対しては EI2OS を使用しないでください。
・EI2OS の有効時に , 同じ割込み制御レジスタ (ICR) 内の 2 個の割込み信号のどちらかが割込み処理されると
EI2OS が実行されます。これは , 異なった割込み要因が , 各割込み要因に固有でなければならないはずの同じ
EI2OS 記述子を共用することを意味しています。そのため , 一方の割込み要因が EI2OS を使用するときは ,
他方の割込み要因を禁止してください。
28
DS07–13705–7
MB90595G シリーズ
■ 電気的特性
1. 絶対最大定格
(VSS ＝ AVSS ＝ 0.0 V)
項目
記号
定格値
単位
備考
最小
最大
VCC
VSS − 0.3
VSS ＋ 6.0
V
AVCC
VSS − 0.3
VSS ＋ 6.0
V
VCC ＝ AVCC
*1
AVRH,AVRL
VSS − 0.3
VSS ＋ 6.0
V
AVCC ≧ AVRH/L,
AVRH ≧ AVRL
*1
DVCC
VSS − 0.3
VSS ＋ 6.0
V
VCC ≧ DVCC
入力電圧
VI
VSS − 0.3
VSS ＋ 6.0
V
*2
出力電圧
VO
VSS − 0.3
VSS ＋ 6.0
V
*2
ICLAMP
− 2.0
2.0
mA
*6
Σ⏐ICLAMP⏐
⎯
20
mA
*6
“L” レベル最大出力電流
IOL1
⎯
15
mA
通常出力
*3
“L” レベル平均出力電流
IOLAV1
⎯
4
mA
通常出力
*4
“L” レベル最大出力電流
IOL2
⎯
40
mA
高電流出力
*3
“L” レベル平均出力電流
IOLAV2
⎯
30
mA
高電流出力
*4
“L” レベル最大総出力電流
∑IOL1
⎯
100
mA
全通常出力の合計
“L” レベル最大総出力電流
∑IOL2
⎯
330
mA
全高電流出力の合計
“L” レベル平均総出力電流
∑IOLAV1
⎯
50
mA
全通常出力の合計
*5
“L” レベル平均総出力電流
∑IOLAV2
⎯
250
mA
全高電流出力の合計
*5
“H” レベル最大出力電流
IOH1
⎯
− 15
mA
通常出力
*3
“H” レベル平均出力電流
IOHAV1
⎯
−4
mA
通常出力
*4
“H” レベル最大出力電流
IOH2
⎯
− 40
mA
高電流出力
*3
“H” レベル平均出力電流
IOHAV2
⎯
− 30
mA
高電流出力
*4
“H” レベル最大総出力電流
∑IOH1
⎯
− 100
mA
全通常出力の合計
“H” レベル最大総出力電流
∑IOH2
⎯
− 330
mA
全高電流出力の合計
“H” レベル平均総出力電流
∑IOHAV1
⎯
− 50
mA
全通常出力の合計
*5
“H” レベル平均総出力電流
∑IOHAV2
⎯
− 250
mA
全高電流出力の合計
*5
⎯
500
mW
MB90F598G
⎯
400
mW
MB90598G
電源電圧
最大クランプ電流
最大総クランプ電流
消費電力
PD
動作温度
TA
− 40
＋ 85
°C
保存温度
TSTG
− 55
＋ 150
°C
*1: AVCC, AVRH, AVRL, DVCC は VCC を超えないよう注意してください。また，AVRH, AVRL は AVCC を，AVRL は AVRH
を超えないよう注意してください。
*2: VI, VO は VCC ＋ 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし、外部の部品を使用して
入力への電流または入力からの電流の最大値を制限する場合は、VI 定格に代って ICLAMP 定格が適用されます。
*3: 最大出力電流は , 該当する端子 1 本のピーク値を規定します。
*4: 平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します（平均値とは , 動作電
流×動作率のことです）。
*5: 平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します（平均値とは , 動
作電流×動作率のことです）。
（続く）
DS07–13705–7
29
MB90595G シリーズ
（続き）
*6: ・ 該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P70 ∼ P77, P80 ∼ P87, P90 ∼ P95
・ 推奨動作条件内でご使用ください。
・ 直流電圧 ( 電流 ) でご使用ください。
・ ＋ B 信号とマイコンの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・ ＋ B 入力時にマイコン端子に入力される電流が，瞬時・定常を問わず規格値以下になるように制限抵抗の値を設
定してください。
・ 低消費電力モードなどマイコンの駆動電流が少ない動作状態では，＋ B 入力電位が保護ダイオードを通して VCC
端子の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・ マイコン電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供給されているた
め，不完全な動作を行う可能性がありますのでご注意ください。
・ 電源投入時に＋ B 入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・ ＋ B 入力端子は，オープン状態にならないようにご注意ください。
・ A/D 入力端子を除くアナログ系入力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができませ
んのでご注意ください。
・ 推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
30
DS07–13705–7
MB90595G シリーズ
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項目
規格値
記号
単位
備考
最小
標準
最大
VCC
AVCC
4.5
5.0
5.5
V
3.0
⎯
5.5
V
ストップ動作の状態保持
平滑コンデンサ
CS
0.022
0.1
1.0
µF
*
動作温度
TA
− 40
⎯
＋ 85
°C
電源電圧
通常動作時
*：セラミックコンデンサ , または同程度の周波数特性のコンデンサを使用してください。VCC 端子の平滑コンデンサは
CS よりも大きい容量値のものを使用してください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
・C 端子接続図
C
CS
DS07–13705–7
31
MB90595G シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
“H” レベル
入力電圧
VIHS
CMOS ヒステリ
シス入力端子
VIHM
“L” レベル
入力電圧
“H” レベル
出力電圧
“L” レベル
出力電圧
入力リーク
電流
規格値
単位
備考
最小
標準
最大
—
0.8 VCC
⎯
VCC +0.3
V
MD 入力端子
—
VCC – 0.3
⎯
VCC +0.3
V
VILS
CMOS ヒステリ
シス入力端子
—
VSS – 0.3
⎯
0.2VCC
V
VILM
MD 入力端子
—
VSS – 0.3
⎯
VSS + 0.3
V
VOH1
P70 ∼ P87 以外 VCC ＝ 4.5V,
の出力端子
IOH1 ＝− 4.0mA
VCC – 0.5
—
—
V
VOH2
P70 ∼ P87
VCC – 0.5
—
—
V
VOL1
P70 ∼ P87 以外 VCC ＝ 4.5V,
の出力端子
IOL1 ＝ 4.0mA
—
—
0.4
V
VOL2
P70 ∼ P87
VCC ＝ 4.5V,
IOL2 ＝ 30.0mA
—
—
0.5
V
VCC ＝ 5.5V,
VSS < VI < VCC
–5
—
5
µA
—
35
60
mA
MB90598G
—
40
60
mA
MB90F598G
IIL
—
VCC ＝ 4.5V,
IOH2 ＝− 30.0mA
VCC ＝ 5.0 V ± 10%,
内部 16 MHz 動作 ,
通常動作時
ICC
ICCS
VCC ＝ 5.0V ± 10%,
内部 16 MHz 動作 ,
スリープ時
—
11
18
mA
ICTS
VCC ＝ 5.0V ± 1%,
内部 2 MHz 動作 ,
タイマモード時
—
0.3
0.6
mA
ICCH
VCC ＝ 5.0 V ± 10%,
ストップ時 ,
TA ＝ 25°C
—
—
20
µA
—
—
20
µA
MB90598G
ICCH2
VCC ＝ 5.0 V ± 10%,
ハードウェアスタ
ンバイモード時 ,
TA ＝ 25°C
—
50
100
µA
MB90F598G
AVCC, AVSS,
AVRH, AVRL,
C, VCC, VSS,
DVCC, DVSS, P70
∼ P87 以外
—
—
5
15
pF
P70 ∼ P87
—
—
15
30
pF
RST
—
25
50
100
kΩ
プルダウン RDOWN MD2
抵抗
—
25
50
100
kΩ
電源電流 *
入力容量
プルアップ
抵抗
*:
32
CIN
RUP
VCC
電源電流の試験条件は外部のクロックを使用した場合です。
DS07–13705–7
MB90595G シリーズ
4. 交流規格
(1) クロックタイミング
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
fC
発振サイクルタイム
外部クロック周波数
規格値
単位
備考
5
MHz
発振回路使用時
—
333
ns
発振回路使用時
3
—
16
MHz
外部クロック使用時
X0, X1
62.5
—
333
ns
外部クロック使用時
∆f
—
—
—
5
%
入力クロックパルス幅
PWH, PWL
X0
10
—
—
ns
デューティ比 30％∼ 70％
を目安としてください
入力クロック立上り ,
立下り時間
tCR, tCF
X0
—
—
5
ns
外部クロック使用時
内部動作クロック周波数
fCP
—
1.5
—
16
MHz
内部動作クロック
サイクルタイム
tCP
—
62.5
—
666
ns
フラッシュメモリ
リードサイクルタイム
tCYL
—
—
2*tCP
--
ns
発振周波数
外部クロックサイクルタイム
周波数変動率ロック時 *
最小
標準
最大
X0, X1
3
—
tCYL
X0, X1
200
fC
X0, X1
tCYL
フラッシュメモリが CPU
からアクセスされるとき
*: 周波数変動率とは , PLL 使用逓倍時のロック中における設定中心周波数からの最大変動割合を示したものです。
＋α
α
∆f = ------ × 100%
fo
中心周波数 fO
−α
・クロックタイミング
tCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
tCR
・発振回路例
X0
X1
R
C1
DS07–13705–7
C2
33
MB90595G シリーズ
・PLL 動作保証範囲
内部動作クロック周波数と電源電圧の関係
動作保証範囲
5.5
電源電圧 VCC (V)
4.5
PLL 動作保証範囲
3.0
1.5
8
16
内部クロック fCP (MHz)
クロック周波数と内部動作クロック周波数の関係
×4
内部クロック fCP (MHz)
16
×3
×1
×2
12
9
8
× 1/2
(PLL off)
4
3
4
8
16
クロック fC (MHz)
交流規格値は以下の測定基準電圧値で規定しています。
・入力信号波形
ヒステリシス入力端子
0.8 VCC
0.2 VCC
34
・出力信号波形
出力端子
2.4 V
0.8 V
DS07–13705–7
MB90595G シリーズ
(2) リセット , ハードウェアスタンバイ入力タイミング
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
規格値
記号 端子名 条件
tRSTL
リセット入力時間
RST
—
ハードウェアスタンバイ入力時間
HST
—
備考
最大
16 tCP ＊ 1
—
ns
通常動作時
—
ms
ストップモード時
—
ns
通常動作時
—
ms
ストップモード時
振動子の発振時間
＋ 16 tCP ＊ 1
＊2
16 tCP ＊ 1
tHSTL
単位
最小
振動子の発振時間
＋ 16 tCP ＊ 1
＊2
*1: “tcp” はマシンクロックの 1 サイクルタイムを表します。
自動アルゴリズム実行中は , リセットによるフラッシュメモリの一時記憶の初期化はできません。
*2: 振動子の発振時間は , 振幅の 90％に達した時間です。水晶発振子は数 ms ∼数十 ms, セラミック発振子は数百 µs ∼
数 ms, 外部クロックは 0 ms となります。
通常動作時
tRSTL, tHSTL
RST
HST
0.2 VCC
0.2 VCC
ストップモード時
tRSTL, tHSTL
RST
HST
X0
0.2VCC
0.2VCC
振幅の 90％
内部動作クロック
16 tCP
振動子の発振時間
発振安定待ち時間
命令実行
内部リセット
DS07–13705–7
35
MB90595G シリーズ
(3) 電源投入規格（パワーオンリセット）
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
電源立上り時間
電源切断時間
記号
端子名
tR
VCC
条件
規格値
単位
最大
0.05
30
ms
＊
50
—
ms
繰り返し動作のため
—
VCC
tOFF
項目
最小
＊ : 電源立上げ前は , VCC < 0.2 V とする必要があります。
（注意事項）上記規格は , パワーオンリセットがかかるための規格です。
デバイス内にはパワーオンリセットによってのみ初期化されるレジスタ類があります。
これらの初期化を期待する場合は , この規格に従って電源を投入してください。
tR
2.7 V
VCC
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
動作中に電源電圧を変化させる場合は，下図のように電圧の変動を抑えて滑らかに立ち上
げることを推奨します。また，この場合には PLL クロックを使用していない状態で行っ
てください。ただし , 電圧降下 1 V/s 以内であれば，PLL クロック使用中でも動作可能で
す。
VCC
3V
RAM データホールド期間
VSS
36
立上りの傾きを , 50 mV/ms 以下に
することを推奨します。
DS07–13705–7
MB90595G シリーズ
(4) UART0/1, シリアル I/O タイミング
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK0 ∼ SCK2
SCK ↓ → SOT 遅延時間
tSLOV
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
SCK ↑ →有効 SIN ホールド時間
tSHIX
シリアルクロック "H" パルス幅
規格値
条件
単位
最小
最大
8 tCP *
—
ns
–80
80
ns
100
—
ns
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
—
ns
tSHSL
SCK0 ∼ SCK2
4 tCP
—
ns
シリアルクロック "L" パルス幅
tSLSH
SCK0 ∼ SCK2
4 tCP
—
ns
SCK ↓ → SOT 遅延時間
tSLOV
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
—
150
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
—
ns
SCK ↑ →有効 SIN ホールド時間
tSHIX
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
—
ns
内部シフト
クロックモード出力
端子は
CL = 80 pF + 1 TTL
外部シフト
クロックモード出力
端子は
CL = 80 pF + 1 TTL
備考
*:tCP ( 内部動作クロックサイクルタイム ) については , 「 (1) クロックタイミング規格」を参照してください。
（注意事項）・CLK 同期モード時の交流規格です。
・CL は , テスティング時の端子に付けられる負荷容量値です。
・内部シフトクロックモード
SCK
tSCYC
2.4 V
0.8 V
0.8 V
tSLOV
2.4 V
0.8 V
SOT
tIVSH
0.8 VCC
0.2 VCC
SIN
・外部シフトクロックモード
SCK
tSHIX
tSLSH
0.8 VCC
0.2 VCC
tSHSL
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
tSLOV
SOT
2.4 V
0.8 V
tIVSH
SIN
DS07–13705–7
0.8 VCC
0.2 VCC
tSHIX
0.8 VCC
0.2 VCC
37
MB90595G シリーズ
(5) タイマ入力タイミング
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
入力パルス幅
記号
端子名
tTIWH
TIN0, TIN1
tTIWL
IN0 ∼ IN3
規格値
条件
—
最小
最大
4 tCP
—
単位
備考
ns
・タイマ入力タイミング
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
tTIWH
tTIWL
(6) トリガ入力タイミング
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
入力パルス幅
記号
端子名
tTRGH
tTRGL
規格値
条件
INT0 ∼ INT7,
ADTG
—
単位
備考
最小
最大
5 tCP
—
ns
通常動作時
1
—
µs
ストップモード時
・トリガ入力タイミング
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
tTRGH
tTRGL
(7) 高電流出力スルーレート (MB90598G, MB90F598G のみ )
(VCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
tR2
tF2
出力立上り / 立下り時間
端子名
条件
Port P70 ∼ P77,
Port P80 ∼ P87
—
規格値
最小
標準
最大
15
40
150
単位
備考
ns
・ スルーレート出力タイミング
VH
VH
VL
VL
tR2
38
VH ＝ VOL2 ＋ 0.1 × (VOH2 − VOL2)
VL ＝ VOL2 ＋ 0.9 × (VOH2 − VOL2)
tF2
DS07–13705–7
MB90595G シリーズ
5. A/D コンバータ
・電気的特性
(VCC ＝ AVCC ＝ 5.0 V ± 10%, VSS ＝ AVSS ＝ 0.0 V, 3.0 V ≦ AVRH − AVRL, TA ＝− 40 °C ∼ +85 °C)
記号
端子名
分解能
—
総合誤差
項目
規格値
単位
備考
最小
標準
最大
—
—
—
10
bit
—
—
—
—
± 5.0
LSB
非直線性誤差
—
—
—
—
± 2.5
LSB
微分直線性誤差
—
—
—
—
± 1.9
LSB
ゼロトランジション電圧
VOT
AN0 ∼ AN7
AVRL −
3.5 LSB
AVRL ＋
0.5 LSB
AVRL ＋
4.5 LSB
V
フルスケール
トランジション電圧
VFST
AN0 ∼ AN7
AVRH −
6.5 LSB
AVRH −
1.5 LSB
AVRH ＋
1.5 LSB
V
変換時間
—
—
—
352tCP
—
ns
サンプリング期間
—
—
—
64tCP
—
ns
アナログポート入力
電流
IAIN
AN0 ∼ AN7
− 10
—
10
µA
アナログ入力電圧
VAIN
AN0 ∼ AN7
AVRL
—
AVRH
V
—
AVRH
AVRL ＋ 3.0
—
AVCC
V
—
AVRL
0
—
AVRH −
3.0
V
IA
AVCC
—
5
—
mA
IAH
AVCC
—
—
5
µA
*
IR
AVRH
—
400
600
µA
MB90V595G,
MB90F598G
—
140
600
µA
MB90598G
*
基準電圧
電源電流
基準電圧供給電流
チャネル間バラツキ
*:
IRH
AVRH
—
—
5
µA
—
AN0 ∼ AN7
—
—
4
LSB
A/D コンバータを動作させていないときは , CPU を停止させたときの電流 (VCC = AVCC = AVRH = 5.0 V) になります。
DS07–13705–7
39
MB90595G シリーズ
・A/D コンバータの用語の定義
分解能
：A/D 変換器により識別可能なアナログ変化
直線性誤差
：ゼロトランジション点 “00
(
0000 0000”←→“00 0000 0001”) とフルスケールトランジション
点 “11
(
1111 1110”←→“11 1111 1111”
) とを結んだ直線と , 実際の変換特性との偏差
微分直線性誤差：出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
総合誤差
：実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直
線性誤差を含む誤差
総合誤差
3FF
0.5 LSB
3FE
実際の変換特性
デジタル出力
3FD
{1 LSB × (N - 1) + 0.5 LSB}
004
VNT
( 実測値 )
003
実際の変換特性
002
理想特性
001
0.5 LSB
AVRL
AVRH
アナログ入力
デジタル出力 N の総合誤差＝
1 LSB ＝ ( 理想値 )
VNT −｛1 LSB × (N − 1) ＋ 0.5 LSB｝
〔LSB〕
1 LSB
AVRH − AVRL
〔V〕
1024
VOT ( 理想値 ) ＝ AVRL ＋ 0.5 LSB〔V〕
VFST ( 理想値 ) ＝ AVRH − 1.5 LSB〔V〕
VNT：デジタル出力が (N − 1) から N に遷移する電圧
（続く）
40
DS07–13705–7
MB90595G シリーズ
（続き）
直線性誤差
微分直線性誤差
3FF
実際の変換特性
N+1
{1 LSB × (N - 1) + VOT }
実際の変換特性
デジタル出力
3FD
VFST
( 実測値 )
VNT
( 実測値 )
004
実際の変換特性
003
デジタル出力
3FE
理想特性
N
V(N + 1)T
( 実測値 )
N-1
VNT
002
( 実測値 )
実際の変換特性
理想特性
N-2
001
VOT ( 実測値 )
AVRL
AVRH
AVRL
アナログ入力
デジタル出力 N の
直線性誤差
デジタル出力 N の
微分直線性誤差
1 LSB ＝
＝
＝
AVRH
アナログ入力
VNT −｛1 LSB × (N − 1) ＋ VOT｝
〔LSB〕
1 LSB
V (N ＋ 1) T − VNT
− 1 LSB〔LSB〕
1 LSB
VFST − VOT
1022
〔V〕
VOT：デジタル出力が “000H” から “001H” に遷移する電圧
VFST：デジタル出力が “3FEH” から “3FFH” に遷移する電圧
・A/D 変換部の注意事項
アナログ入力の外部回路の出力インピーダンスは , 以下のような条件で使用してください。
・外部回路の出力インピーダンスは約 15kΩ 以下を推奨します。
・外部にコンデンサを使用する場合には , 外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考えて , 内部
コンデンサの数千倍を目安にすることを推奨します。
（注意事項）外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング期間が不足する場合がありま
す ( サンプリング期間＝ 4.00 µs ＠マシンクロック 16 MHz 時 ) 。
コンパレータ
最大 3.2 kΩ
アナログ入力
最大 30 pF
・誤差について
｜ AVRH − AVRL ｜が小さくなるに従って , 相対的な誤差は大きくなります。
DS07–13705–7
41
MB90595G シリーズ
6. フラッシュメモリ
・フラッシュメモリ書込み / 消去特性
項目
条件
セクタ消去時間
チップ消去時間
TA ＝ 25 °C,
Vcc ＝ 5.0 V
ワード (16 ビット幅 )
書込み時間
書込み消去回数
42
⎯
規格値
単位
備 考
最小
標準
最大
⎯
1
15
s
MB90F598G
内部での消去前
書込み時間を除く
⎯
5
⎯
s
MB90F598G
内部での消去前
書込み時間を除く
⎯
16
3600
µs
MB90F598G
システムレベルの
オーバヘッド時間
を除く
10000
⎯
⎯
cycle
DS07–13705–7
MB90595G シリーズ
■ 特性例
・“H” レベル出力電圧
VOH2 – IOH2
VOH1 – IOH1
(Vcc = 4.5 V, TA = +25˚C)
4.5
4.5
4
4
3.5
3.5
3
2.5
(Vcc = 4.5 V, TA = +25˚C)
5
VOH2 [V]
VOH1 [V]
5
3
2.5
2
2
1.5
1.5
1
1
0.5
0.5
0
0
0.0
-2.0
-4.0
-6.0
-8.0
0
-10.0
-10
-20
-30
-40
IOH2 [mA]
IOH1 [mA]
・“L” レベル出力電圧
VOL2 – IOL2
VOL1 – IOL1
(Vcc = 4.5 V, TA = +25˚C)
600
500
VOL2 [mV]
VOL1 [mV]
500
400
300
200
400
300
200
100
0
0.0
(Vcc = 4.5 V, TA = +25˚C)
600
100
2.0
4.0
8.0
6.0
10.0
0
IOL1 [mA]
0
10
20
30
40
IOL2 [mA]
・“H” レベル入力電圧 /“L” レベル入力電圧
( ヒステリシス入力 )
VIN – VCC
(TA = +25˚C)
5
4
VIN [V]
VIH
3
VIL
2
1
0
3
4
5
6
Vcc [V]
DS07–13705–7
43
MB90595G シリーズ
・電源電流
ICCS – VCC
ICC – VCC
(TA = +25˚C)
45
fcp = 16 MHz
40
fcp = 16 MHz
fcp = 12 MHz
30
25
fcp = 8 MHz
ICCS [mA]
14
35
ICC [mA]
(TA = +25˚C)
16
12
fcp = 12 MHz
10
8
fcp = 8 MHz
20
6
15
fcp = 4 MHz
fcp = 2 MHz
fcp = 2 MHz
2
5
0
fcp = 4 MHz
4
10
0
2.0
3.0
4.0
5.0
6.0
7.0
2.0
3.0
5.0
6.0
7.0
ICCH – VCC
ICTS – VCC
(fcp = f2 MHz, TA = +25˚C)
600
4.0
VCC [V]
VCC [V]
(TA = +25˚C)
20
18
16
ICCT [µA]
ICTS [µA]
500
400
300
14
12
10
8
200
6
4
100
2
0
2.0
3.0
4.0
5.0
6.0
7.0
VCC [V]
0
2.0
3.0
4.0
5.0
6.0
7.0
VCC [V]
ICCT2 – VCC
(MB90F598G のみ TA ＝ 25 °C)
100
90
ICCT2 [ A]
80
70
60
50
40
30
20
10
0
2.0
3.0
4.0
5.0
6.0
7.0
Vcc [V]
44
DS07–13705–7
MB90595G シリーズ
■ オーダ型格
型格
パッケージ
MB90598GPF
MB90F598GPF
プラスチック・QFP , 100 ピン
(FPT-100P-M06)
MB90V595GCR
セラミック・PGA, 256 ピン
(PGA-256C-A01)
DS07–13705–7
備考
評価・エバリュエーション品
45
MB90595G シリーズ
■ パッケージ・外形寸法図
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
（FPT-100P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
46
DS07–13705–7
MB90595G シリーズ
■ 本版での主な変更内容
ページ
場所
⎯
⎯
旧品種の MB90598, MB90F598, MB90V595 の記載を削除
⎯
⎯
シリーズ名を MB90595G シリーズに変更
⎯
⎯
以下の名称の誤りを変更
入出力タイマ → 16 ビットフリーランタイマ
33
■ 電気的特性
39
■ 電気的特性
4. 交流規格
5. A/D 変換部電気的特性
変更箇所
(1) クロックタイミングに , 外部クロック入力 , フラッシュメモリリード
サイクルタイムの項目を追加。
ゼロトランジション電圧 , フルスケールトランジション電圧の表記方法
を変更
単位：mV → V
規格値：AVRL/AVRH ±数値 → AVRL/AVRH ±数値 LSB
変更箇所は , 本文中のページ左側の｜によって示しています。
DS07–13705–7
47
MB90595G シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部