1.3 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07-13716-3
マイクロコントローラ 16 ビットオリジナル
CMOS
MB90440G シリーズ
MB90443G/F443G/V440G
■ 概 要
MB90440G シリーズは , FULL-CAN および FLASH ROM を搭載し , 自動車用および産業向けに設計された , 汎用の富士
通マイクロエレクトロニクス 16 ビットマイクロコントローラです。オンボード CAN インタフェース (3 チャネル ) は , CAN
V2.0A 仕様および CAN V2.0B 仕様に準拠し , 非常に柔軟性のあるメッセージ・バッファリング機能をサポートしています。
そのため , 通常のフル CAN より多くの機能が利用可能です。
F2MC-16LX CPU コアの命令体系は , F2MC * ファミリの AT アーキテクチャを継承するとともに , 高級言語対応命令の追
加やアドレッシングモードの拡張 , 乗除算命令の強化 , ビット処理命令の充実化を図っています。さらに , 32 ビットアキュ
ムレータの搭載により , ロングワードデータの処理も可能となっています。
周辺リソースとしては , 8/10 ビット A/D コンバータ , UART (SCI) , I/O 拡張シリアルインタフェース , 8/16 ビット PPG
タイマ , 入出力タイマ ( インプットキャプチャ (ICU) , アウトプットコンペア (OCU) ) などを内蔵しています。
* : F2MC は , FUJITSU Flexible Microcontroller の略で富士通マイクロエレクトロニクス株式会社の商標です。
■ 特 長
・クロック
PLL クロック逓倍回路内蔵
原発振の 2 分周もしくは原発振の 1 逓倍∼ 4 逓倍
最小命令実行時間 , 62.5 ns ( 原発振 4 MHz, PLL クロック 4 逓倍 , VCC = 5.0 V 動作時 )
サブシステムクロック:32 kHz
・コントローラ用途に最適な命令体系
豊富なデータタイプ ( ビット , バイト , ワード , ロングワード )
豊富なアドレッシングモード (23 種類 )
符号付き乗除算命令 , RETI 命令機能強化
32 ビットアキュムレータの採用による高精度演算の強化
・高級言語 (C 言語 ) / マルチタスクに対応する命令体系
システムスタックポインタの採用
各種ポインタ間接命令の強化
バレルシフト命令
(続く)
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2002-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.10
MB90440G シリーズ
(続き)
・プログラムパッチ機能 (2 アドレスポインタ分あり )
・実行速度の向上:4 バイトの命令キュー
・強力な割込み機能:8 レベル , 34 要因の強力な割込み機能
・CPU に依存しない自動データ転送機能
拡張インテリジェント I/O サービス機能 (EI2OS)
・内蔵 ROM 容量と ROM タイプ
フラッシュROM :128 K バイト
内蔵 RAM 容量 :6 K バイト , 14 K バイト ( エバリュエーションチップ )
・フラッシュROM
自動プログラミング機能 , Embedded Algorithm をサポート
書き込みコマンド / 消去コマンド / 消去 - 中断コマンド / 再開コマンド
アルゴリズム完了フラグ
固定ブート・セクタを示すためのハードワイヤ・リセット・ベクトルを使用可能
ブロック毎の消去が可能
外部プログラミング電圧によるブロック保護
・低消費電力 ( スタンバイ ) モード
スリープモード (CPU 動作クロックを停止するモード )
ストップモード ( 原発振を停止するモード )
CPU 間欠動作モード
時計モード
タイムベースタイマモード
・I/O ポート汎用入出力 :81 本
・タイマ
ウォッチドッグタイマ
:1 チャネル
8/16 ビット PPG タイマ :8 / 16 ビット× 4 チャネル
16 ビットリロードタイマ :2 チャネル
・16 ビット入出力タイマ
16 ビットフリーランタイマ :1 チャネル
インプットキャプチャ
:8 チャネル
アウトプットコンペア
:4 チャネル
・I/O 拡張シリアルインタフェース:1 チャネル
・UART0
全二重ダブルバッファ(8 ビット長)付き
クロック非同期またはクロック同期(スタート / ストップビットあり)転送が使用可能
・UART1 (SCI)
全二重ダブルバッファ(8 ビット長)付き
クロック非同期またはクロック同期シリアル転送(I/O 拡張シリアル)が使用可能
・外部割込み回路 (8 チャネル )
外部入力による拡張インテリジェント I/O サービス (EI2OS) の起動 , および外部割込み発生用のモジュール
・遅延割込み発生モジュール:タスク切換え用の割込み要求を発生
・8/10 ビット A/D コンバータ (8 チャネル )
8/10 ビットの分解能切換え可能
外部トリガ入力による起動が可能
変換時間:6.12 µs
・FULL-CAN インタフェース
3 チャネル
バージョン 2.0 パート A およびパート B 準拠
柔軟性のあるメッセージバッファリング機能 ( メールボックスと FIFO バッファリングの併用が可能 )
・外部バスインタフェース:最大 16 M バイトのアドレス空間を使用可能
2
DS07-13716-3
MB90440G シリーズ
■ 品種構成
品名
項目
MB90F443G
MB90443G( 開発中 )
MB90V440G
F2MC-16LX CPU
CPU
システムクロック
オンチップ PLL クロック逓倍方式(× 1,× 2,× 3,× 4,PLL 停止時 1/2)
最小命令実行時間 62.5 ns(4 MHz 原発振 4 逓倍)
MASK ROM
ROM 容量
RAM 容量
128 K バイト
フラッシュメモリ
128 K バイト
外部
6 K バイト
6 K バイト
14 K バイト
*1
動作電源電圧
5 V ± 10%
動作温度
パッケージ
エミュレータ
専用電源* 2
− 40 ℃∼+ 105 ℃
QFP100
PGA-256
―
なし
UART0
全 2 重ダブルバッファ方式
非同期 / 同期クロック転送 ( スタート / ストップビット ) をサポートします。
ボーレート 4808/5208/9615/10417/19230/38460/62500/500000 bps ( 非同期 )
500 K/1 M/2 Mbps ( 同期 ) システムクロック= 16 MHz 時
UART1(SCI)
全 2 重ダブルバッファ方式
非同期 ( スタート / ストップビット同期 ) および CLK 同期転送
ボーレート 601 bps ∼ 250 Kbps ( 非同期 )
31.25 Kbps ∼ 2 Mbps ( 同期 )
シリアル I/O
MSB または LSB から転送開始可能です。
内部クロック同期転送および外部クロック同期転送をサポートします。
ポジティブエッジとネガティブエッジ同期をサポートします。
ボーレートシステムクロック 16 MHz 時 31.25 K/62.5 K/125 K/500 K/1 M/2 Mbps
8 /10 ビット
A/D コンバータ
10 ビットまたは 8 ビットの分解能
8 本の入力チャネル
変換時間:6.12 µs (1ch あたり )
16 ビットリロード
タイマ (2ch)
動作クロック周波数 : fsys/21, fsys/23, fsys/25 (fsys = システムクロック周波数 )
外部イベントカウント機能をサポートします。
16 ビットフリーラン
タイマ
オーバフロー時に割込み信号を出力します。
アウトプットコンペア (ch0) との照合時に,タイマクリアをサポートします。
動作クロック周波数 : fsys/22, fsys/24, fsys/26, fsys/28 (fsys = システムクロック周波数 )
16 ビット
アウトプット
コンペア (4ch)
16 ビットフリーランタイマとの照合時に,割込み信号を出力します。
16 ビットキャプチャレジスタ× 4 本
一対のコンペアレジスタを出力信号生成中に使用可能です。
16 ビットインプット
キャプチャ (8ch)
立上りエッジ,立下りエッジ,またはその両方を検出します。
16 ビットキャプチャレジスタ× 4 本
外部イベント時に割込み信号を出力します。
8/16 ビット PPG(4ch)
8 ビットと 16 ビットの動作モードをサポートします。
8 ビットリロードカウンタ× 8 本
L パルス幅用の 8 ビットリロードレジスタ× 8 本
H パルス幅用の 8 ビットリロードレジスタ× 8 本
一対の 8 ビットリロードカウンタを 1 本の 16 ビットリロードカウンタとして,また
は 8 ビットプリスケーラと 8 ビットリロードカウンタとして構成可能です。
出力端子× 4 本
動作クロック周波数 : fsys, fsys/21, fsys/22, fsys/23, fsys/24 または
128 µ[email protected]=4 MHz (fsys = システムクロック周波数,fosc 発信クロック周波数 )
(続く)
DS07-13716-3
3
MB90440G シリーズ
(続き)
品名
項目
MB90443G( 開発中 )
MB90F443G
MB90V440G
CAN インタフェース
(3ch)
CAN 仕様バージョン 2.0 パート A およびパート B に準拠します。
エラー時に自動再送します。
リモートフレームに応答して自動伝送します。
データおよび ID 用の順位付けされた 16 個のメッセージバッファ複数メッセージを
サポートします。
受容フィルタの柔軟な構成:
全ビットコンペア / 全ビットマスク /2 個の部分ビットマスク
最高 1 Mbps までサポートします。
外部割込み
エッジ検出とレベル検出が設定可能です。
外部バス
インターフェース
選択可能な 8 ビットバスまたは 16 ビットバスを使用した外部アクセスが可能です。
( 外部バスモード )
入出力モード
ほぼ全部の外部端子を汎用入出力として使用可能です。
すべてのプッシュプル出力とシュミットトリガ入力
入力/出力または周辺信号として,ビット単位でプログラム可能です。
32 kHz サブクロック
低電力動作用のサブクロック
フラッシュメモリ
自動プログラミング , Embeded Algorithm, 書込み / 消去 / 消去一時停止 / 消去再開
コマンドをサポートします。
アルゴリズムの完了を示すフラグ
消去サイクル数:10,000 回
データ保存期間:10 年
ブートブロック構成
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
* 1: 使用周波数などの条件によって異なります。(「■電気的特性」を参照)
* 2: エミュレーションポッド MB2145-507 を使用する際のディップスイッチ S2 の設定です。詳細については,MB2145507 ハードウェアマニュアル(「2.7 エミュレータ専用電源端子」)を参照してください。
4
DS07-13716-3
MB90440G シリーズ
■ 端子配列図
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
X0A
X1A
PA0/INT3
RST
P97/RX1
P96/TX1
P95/INT2/RX0
P94/TX0
P93/RX2
P92/TX2
P91/INT1
P90/INT0
P87/TOT1
P87/TIN1
P85/OUT1
P84/OUT0
P83/PPG3
P82/PPG2
P81/PPG1
P80/PPG0
P77/OUT3/IN7
P76/OUT2/IN6
P75/IN5
P74/IN4
P73/IN3
P72/IN2
P71/IN1
P70/IN0
N.C.
MD2
P53/INT6
P54/INT7
P55/ADTG
AVCC
AVRH
AVRL
AVSS
P60/AN0
P61/AN1
P62/AN2
P63/AN3
VSS
P64/AN4
P65/AN5
P66/AN6
P67/AN7
P56/TIN0
P57/TOT0
MD0
MD1
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P20/A16
P21/A17
P22/A18
P23/A19
P24/A20
P25/A21
P26/A22
P27/A23
P30/ALE
P31/RD
VSS
P32/WRL/WR
P33/WRH
P34/HRQ
P35/HAK
P36/RDY
P37/CLK
P40/SOT0
P41/SCK0
P42/SIN0
P43/SIN1
P44/SCK1
VCC
P45/SOT1
P46/SOT2
P47/SCK2
C
P50/SIN2
P51/INT4
P52/INT5
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
P17/AD15
P16/AD14
P15/AD13
P14/AD12
P13/AD11
P12/AD10
P11/AD09
P10/AD08
P07/AD07
P06/AD06
P05/AD05
P04/AD04
P03/AD03
P02/AD02
P01/AD01
P00/AD00
VCC
X1
X0
VSS
(TOP VIEW)
(FPT-100P-M06)
DS07-13716-3
5
MB90440G シリーズ
■ 端子機能説明
端子番号
端子名
回路形式
82
83
X0
X1
A
80
79
X0A
X1A
(発振)
77
RST
B
外部リセット要求入力
52
N.C.
―
空き端子
H
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
(発振)
A
P00 ∼ P07
85 ∼ 92
P10 ∼ P17
H
P20 ∼ P27
H
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
外部アドレス・データバス A16 から A23 の 8 ビットの入出力端子。
この機能は外部バスが有効なモードのときに有効となります。
A16 ∼ A23
P30
9
低速水晶発振用端子
外部アドレス・データバス上位 8 ビットの入出力端子。
この機能は外部バスが有効なモードのときに有効となります。
AD08 ∼ AD15
1∼8
高速水晶発振用端子
外部アドレス・データバス下位 8 ビットの入出力端子。
この機能は外部バスが有効なモードのときに有効となります。
AD00 ∼ AD07
93 ∼ 100
機能説明
H
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
ALE
アドレスラッチイネーブル出力端子。
この機能は外部バスが有効なモードのときに有効となります。
P31
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
10
H
RD
データバスに対するリードストローブ出力端子。
この機能は外部バスが有効なモードのときに有効となります。
P32
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードあるいは WR/WRL 端子出力が禁止のときに有
効となります。
WRL
12
H
WR
P33
13
H
WRH
データバスのライトストローブ出力端子。
この機能は外部バスが有効なモードかつ WR/ WRL 端子出力が許可のときに有
効となります。
WRL は , 外バスモード・16 ビットバス時のデータバス下位 8 ビットに対するラ
イトストローブ出力端子。
WR は , 外バスモード・8 ビットバス時のデータバス 8 ビットに対するライトス
トローブ出力端子。
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモード , あるいは外部バス 8 ビットモードあるいは
WRH 端子出力が禁止のときに有効となります。
データバス上位 8 ビットに対するライトストローブ出力端子。
この機能は 外部バスが有効なモードかつ外部バス 16 ビットモードで , WRH 出
力端子が許可のときに有効となります。
(続く)
6
DS07-13716-3
MB90440G シリーズ
端子番号
端子名
回路形式
P34
14
H
機能説明
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードとホールド機能が禁止のときに有効となりま
す。
HRQ
ホールドリクエスト入力端子。
この機能は外部バスが有効なモードでホールド機能が許可のときに有効となり
ます。
P35
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードとホールド機能が禁止のときに有効となりま
す。
15
H
HAK
ホールドアクノリッジ出力端子。
この機能は外部バスが有効なモードでホールド機能が許可のときに有効となり
ます。
P36
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードと外部レディ機能が禁止のときに有効となり
ます。
16
H
RDY
レディ入力端子。
この機能は外部バスが有効なモードで外部レディ機能が許可のときに有効とな
ります。
P37
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードと CLK 出力指定が禁止のときに有効となりま
す。
17
H
CLK
CLK 出力端子。
この機能は外部バスが有効なモードで CLK 出力指定が許可のときに有効となり
ます。
P40
汎用の入出力ポート。
この機能は UART0 のシリアルデータ出力指定が禁止のときに有効となります。
18
G
UART0 のシリアルデータ出力端子。
この機能は UART0 のシリアルデータ出力指定が許可のときに有効となります。
SOT0
P41
19
G
UART0 のシリアルクロック入出力端子。
この機能は UART0 のシリアルクロック出力指定が許可のときに有効となりま
す。
SCK0
汎用の入出力ポート。
この機能は常時有効です。
P42
20
汎用の入出力ポート。
この機能は UART0 のシリアルクロック出力指定が禁止のときに有効となりま
す。
G
SIN0
UART0 のシリアルデータ入力端子。
UART0 が入力動作をしている間は対応するポート方向レジスタを入力に設定し
てください。
P43
汎用の入出力ポート。
この機能は常時有効です。
21
G
SIN1
UART1 のシリアルデータ入力端子。
UART1 が入力動作をしている間は対応するポート方向レジスタを入力に設定し
てください。
(続く)
DS07-13716-3
7
MB90440G シリーズ
端子番号
端子名
回路形式
P44
22
G
P45
G
汎用の入出力ポート。
この機能は UART1 のシリアルデータ出力指定が禁止のときに有効となります。
UART1 のシリアルデータ出力端子。
この機能は UART1 のシリアルデータ出力指定が許可のときに有効となります。
SOT1
P46
25
汎用の入出力ポート。
この機能は UART1 のシリアルクロック出力指定が禁止のときに有効となりま
す。
UART1 のシリアルクロック入出力端子。
この機能は UART1 のシリアルクロック出力指定が許可のときに有効となりま
す。
SCK1
24
機能説明
G
汎用の入出力ポート。
この機能は I/O 拡張シリアルインタフェースのシリアルデータ出力指定が禁止
のときに有効となります。
SOT2
I/O 拡張シリアルインタフェースのデータ出力端子。
この機能は I/O 拡張シリアルインタフェースのシリアルデータ出力指定が許可
のときに有効となります。
P47
汎用の入出力ポート。
この機能は I/O 拡張シリアルインタフェースのシリアルクロック出力指定が禁
止のときに有効となります。
26
G
I/O 拡張シリアルインタフェースのシリアルクロック入出力端子。
この機能は I/O 拡張シリアルインタフェースのシリアルクロック出力指定が許
可のときに有効となります。
SCK2
汎用の入出力ポート。
この機能は常時有効です。
P50
28
D
SIN2
汎用の入出力ポート。
この機能は常時有効です。
P51 ∼ P54
D
29 ∼ 32
INT4 ∼ INT7
D
ADTG
P60 ∼ P63
E
38 ∼ 41
P64 ∼ P67
E
AN4 ∼ AN7
8/10 ビット A/D コンバータの外部トリガ入力端子。
8/10 ビット A/D コンバータが入力動作をしている間は対応するポート方向レジ
スタを入力に設定してください。
汎用の入出力ポート。
この機能はアナログ入力許可レジスタの指定がポートのときに有効となります。
8/10 ビット A/D コンバータのアナログ入力端子。
この機能はアナログ入力許可レジスタの指定が許可のときに有効となります。
AN0 ∼ AN3
43 ∼ 46
INT4 から INT7 の外部割込み要求入力端子。
外部割込み入力動作をしている間は対応するポート方向レジスタを入力に設定
してください。
汎用の入出力ポート。
この機能は常時有効です。
P55
33
I/O 拡張シリアルインタフェースのデータ入力端子。
シリアルデータが入力動作をしている間は対応するポート方向レジスタを入力
に設定してください。
汎用の入出力ポート。
入力機能はアナログ入力許可レジスタの指定がポートのときに有効となります。
8/10 ビット A/D コンバータのアナログ入力端子。
この機能はアナログ入力許可レジスタの指定が許可のときに有効となります。
(続く)
8
DS07-13716-3
MB90440G シリーズ
端子番号
端子名
回路形式
汎用の入出力ポート。
この機能は常時有効です。
P56
47
D
TIN0
16 ビットリロードタイマ 0 のイベント入力端子。
16 ビットリロードタイマ 0 が入力動作をしている間は対応するポート方向
レジスタを入力に設定してください。
P57
汎用の入出力ポート。
この機能は 16 ビットリロードタイマ 0 の出力指定が禁止のときに有効とな
ります。
48
D
16 ビットリロードタイマ 0 の出力端子。
この機能は 16 ビットリロードタイマ 0 の出力指定が許可のときに有効とな
ります。
TOT0
汎用の入出力ポート。
この機能は常時有効です。
P70 ∼ P75
D
53 ∼ 58
59, 60
機能説明
IN0 ∼ IN5
インプットキャプチャ ICU0 から ICU5 のトリガ入力端子。
インプットキャプチャが入力動作をしている間は対応するポート方向レジ
スタを入力に設定してください。
P76, P77
汎用の入出力ポート。
この機能はアウトプットコンペア (OCU) の出力指定が禁止のときに有効と
なります。
OUT2, OUT3
D
アウトプットコンペア OCU2 と OCU3 のイベント出力端子。
この機能はアウトプットコンペア (OCU) の出力指定が許可のときに有効と
なります。
IN6, IN7
インプットキャプチャ ICU6 および ICU7 のトリガ入力端子。
インプットキャプチャが入力動作をしている間は対応するポート方向レジ
スタを入力に設定し , アウトプットコンペア出力を禁止してください。
P80 ∼ P83
汎用の入出力ポート。
この機能は 8/16 ビット PPG タイマの波形出力指定が禁止のときに有効と
なります。
D
61 ∼ 64
8/16 ビット PPG タイマの出力端子。
この機能は 8/16 ビット PPG タイマの波形出力指定が許可のときに有効と
なります。
PPG0 ∼ PPG3
P84, P85
65, 66
D
アウトプットコンペア OCU0 と OCU1 のイベント出力端子。
この機能はアウトプットコンペア (OCU) の出力指定が許可のときに有効と
なります。
OUT0, OUT1
汎用の入出力ポート。
この機能は常時有効です。
P86
67
汎用の入出力ポート。
この機能はアウトプットコンペア (OCU) の出力指定が禁止のときに有効と
なります。
D
TIN1
16 ビットリロードタイマ 1 の入力端子。
16 ビットリロードタイマが入力動作をしている間は対応するポート方向レ
ジスタを入力に設定してください。
P87
汎用の入出力ポート。
この機能は 16 ビットリロードタイマ 0 の出力指定が禁止のときに有効とな
ります。
68
D
TOT1
16 ビットリロードタイマ 1 の出力端子。
この機能は 16 ビットリロードタイマ 1 の出力指定が許可のときに有効とな
ります。
(続く)
DS07-13716-3
9
MB90440G シリーズ
端子番号
端子名
回路形式
汎用の入出力ポート。
この機能は常時有効です。
P90 ∼ P91
D
69 ∼ 70
INT0, INT1
P92
71
D
INT0 から INT1 の外部割込み要求入力端子。
外部割込み入力動作をしている間は対応するポート方向レジスタを入力に
設定してください。
汎用の入出力ポート。
この機能は CAN2 の出力指定が禁止のときに有効となります。
TX2
CAN2 用の TX 出力端子。
この機能は CAN2 の出力指定が許可のときに有効となります。
P93
汎用の入出力ポート。
この機能は常時有効です。
72
D
RX2
CAN2 インタフェース用の RX 入力端子。
CAN 機能使用時は,ほかの機能による出力を停止させておく必要がありま
す。
P94
汎用の入出力ポート。
この機能は CAN0 の出力指定が禁止のときに有効となります。
73
74
機能説明
D
TX0
CAN0 用の TX 出力端子。
この機能は CAN0 の出力指定が許可のときに有効となります。
P95
汎用の入出力ポート。
この機能は常時有効です。
INT2
D
INT2 の外部割込み要求入力端子。
外部割込み入力動作をしている間は対応するポート方向レジスタを入力に
設定してください。
RX0
CAN0 インタフェース用の RX 入力端子。
CAN 機能使用時は,ほかの機能による出力を停止させておく必要がありま
す。
P96
汎用の入出力ポート。
この機能は CAN1 の出力指定が禁止のときに有効となります。
75
D
TX1
CAN1 用の TX 出力端子。
この機能は CAN1 の出力指定が許可のときに有効となります。
P97
汎用の入出力ポート。
この機能は常時有効です。
76
D
RX1
CAN1 インタフェース用の RX 入力端子。
CAN 機能使用時は,ほかの機能による出力を停止させておく必要がありま
す。
PA0
汎用の入出力ポート。
この機能は常時有効です。
D
78
INT3
INT2 の外部割込み要求入力端子。
外部割込み入力動作をしている間は対応するポート方向レジスタを入力に
設定してください。
34
AVCC
電源
A/D コンバータの電源端子。
この電源の投入 / 切断は必ずVCC に AVCC 以上の電位が印加してある状態
で行ってください。
37
AVSS
電源
A/D コンバータの電源端子
(続く)
10
DS07-13716-3
MB90440G シリーズ
(続き)
端子番号
端子名
回路形式
機能説明
35
AVRH
電源
A/D コンバータの外部基準電源端子。
この端子の投入 / 切断は必ずAVCC にAVRH 以上の電位が印加してある状
態で行ってください。
36
AVRL
電源
A/D コンバータの外部基準電源端子
49, 50
MD0, MD1
C
動作モード指定用入力端子。
VCC あるいは VSS に直接つないで使用してください。
51
MD2
F
動作モード指定用入力端子。
VCC あるいは VSS に直接つないで使用してください。
27
C
⎯
電源安定化の容量端子。
外部に 0.1 µF 程度のセラミックコンデンサを接続してください。
23, 84
VCC
電源
電源 (5.0 V) 入力端子
11, 42, 81
VSS
電源
電源 (0.0 V) 入力端子
■ 入力レベル
P00 ∼ P37 端子の入力レベルは、TTL レベルまたは CMOS ヒステリシスレベルを選択することができます(PILR レジス
タ)。初期設定は TTL レベルとなります。この設定は P00 ∼ P37 全端子にて行われ、各端子で異なった入力レベルを設定
することはできません。
P40 ∼ PA0 端子の入力レベルは、CMOS ヒステリシスレベルまたは特殊ヒステリシスレベルを選択することができます
(PILRレジスタ)。初期設定はCMOSヒステリシスレベルとなります。この設定は各ポートごとに選択することができます。
DS07-13716-3
11
MB90440G シリーズ
■ 入出力回路形式
回路形式
回路
備考
・発振帰還抵抗
約 1 MΩ(高速発振用)
約 10 MΩ(低速発振用)
X1, X1A
発振帰還抵抗
A
X0,X0A
スタンバイ
制御信号
・CMOS ヒステリシス入力
・プルアップ抵抗値 約 50 kΩ
R ( プルアップ )
B
R
ヒステリシス入力
R
ヒステリシス入力
・ヒステリシス入力
C
VCC
P-ch
・CMOS レベル出力
・COMS ヒステリシス入力
・特殊ヒステリシス入力 「■入力レベル」
(
を
参照)
N-ch
D
R
CMOS ヒステリシス入力
R
特殊ヒステリシス入力
(続く)
12
DS07-13716-3
MB90440G シリーズ
回路形式
回路
備考
・CMOS レベル出力
・CMOS ヒステリシス入力
・特殊ヒステリシス入力 「■入力レベル」
(
を
参照)
・アナログ入力
VCC
P-ch
N-ch
P-ch
E
アナログ入力
N-ch
R
CMOS ヒステリシス入力
R
特殊ヒステリシス入力
CMOS ヒステリシス入力
R
F
・CMOS ヒステリシス入力
・プルダウン抵抗 約 50 kΩ.
(FLASH 品を除く )
R ( プルダウン )
VCC
P-ch
N-ch
・CMOS レベル出力
・CMOS ヒステリシス入力
・特殊ヒステリシス入力 「■入力レベル」
(
を
参照)
・TTL レベル入力 ( フラッシュ書込みモード
のフラッシュデバイス品のみ )
G
R
CMOS ヒステリシス入力
R
特殊ヒステリシス入力
R
T
TTL レベル入力
(続く)
DS07-13716-3
13
MB90440G シリーズ
(続き)
回路形式
回路
VCC
CNTL
備考
・CMOS レベル出力
・CMOS ヒステリシス入力
・TTL レベル入力 「■入力レベル」
(
を参照)
・プログラマブルプルアップ抵抗 約 50 kΩ
P-ch
H
N-ch
CMOS ヒステリシス入力
R
R
T
14
TTL レベル入力
DS07-13716-3
MB90440G シリーズ
■ デバイスの取り扱いについて
1. 最大定格を超えることのないよう注意してください ( ラッチアップの防止 ) 。
CMOS IC では , 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , または VCC ∼ VSS 間に
定格を超える電圧が印加された場合に , ラッチアップ現象を生じることがあります。
ラッチアップ現象が起きると電源電流が激増し , 素子の熱破壊に至る場合がありますので , 使用に際しては , 最大定格
を超えることのないよう十分注意してください。
また , アナログ電源投入時 , および切断時においてもアナログ電源電圧 (AVCC, AVRH) とアナログ入力電圧は , デジタル
電源電圧 (VCC) を超えることのないよう十分注意してください。
2. 未使用端子の処理について
使用していない入力端子を開放のままにした場合 , 誤動作,およびラッチアップによる永久破損の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , プルアップ,またはプルダウンなどの処理をしてください。また , 使用していない
入出力端子がある場合は , 出力状態に設定して開放するか , 入力状態に設定して入力端子と同じ処理をしてください。
3. 外部クロック使用時の注意について
外部クロックを使用する場合は,X0 端子のみを駆動し,X1 端子は,開放としてください。
・外部クロック使用例
MB90440G シリーズ
X0
X1
開放
4. サブクロックを使用しない場合の注意について
X0A, X1A 端子に発振器を接続しない場合は X0A 端子にプルダウンの処理をし,X1A 端子はオープンにしてください。
5. 電源端子について (Vcc/Vss)
VCC, VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき端子はデバ
イス内部で接続してありますが , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防止 , 総出力電
流規格を守るなどのために , 必ずそれらすべてを外部で電源 , およびグランドに接続してください ( 下図を参照 )。
また電流供給源からできる限り低インピーダンスでこのデバイスの VCC, VSS に接続するように配慮してください。
さらに , このデバイスの近くで , VCC と V SS の間に 0.1 µF 程度のコンデンサをバイパスコンデンサとして接続すること
をお薦めします。
VCC
VSS
VCC
VSS
VSS
VCC
MB90440G
シリーズ
VCC
VSS
VSS
DS07-13716-3
VCC
15
MB90440G シリーズ
6. プルアップ抵抗について
MB90440G シリーズは内蔵のプルアップ / プルダウン抵抗をサポートしていません(ポート0∼ポート3のプルアップ
抵抗を除く)ので , 必要に応じて外付けしてください。
7. 水晶発振回路について
X0, X1 端子の近辺のノイズはこのデバイスの誤動作の元となります。X0, X1 端子および水晶振動子 ( あるいはセラミッ
ク振動子 ) さらにグランドへのバイパスコンデンサはできる限り近くになるように , またその配線は , ほかの配線とでき
る限り交差しないようにプリント基板を設計してください。
また , X0, X1 端子の回りをグランドで囲むようなプリント基板アートワークは , 安定した動作を期待できますので , 強
くお薦めします。
8. A/D コンバータの電源 , アナログ入力の投入順序について
A/D コンバータ , D/A コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (AN0 ∼ AN7) の印加は , 必ずデジタ
ル電源 (VCC) の投入後に行ってください。
また , 電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で , デジタル電源の遮断を行ってください。
その際 , AVRH は AVCC を超えないように投入・切断を行ってください ( アナログ電源とデジタル電源を同時に投入 , 遮断
することは問題ありません ) 。
9. A/D コンバータ未使用時の端子処理について
A/D コンバータおよび D/A コンバータを使用しないときは , AVCC = VCC, AVSS = AVRH = VSS に接続してください。
10.N.C. 端子の処理について
N.C. ( 内部接続 ) 端子は , 必ず開放にして使用してください。
11.電源投入時の注意点
内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は , 50 µs (0.2 V ∼ 2.7 V の
間 ) 以上を確保してください。
12.初期化について
デバイス内には , パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期化を期待す
る場合は電源の再投入を行ってください。,
13.REALOS を使用する場合
REALOS を使用する場合は,拡張インテリジェント I/O サービス (EI2OS) が使用できません。
14.PLL クロックモード動作中の注意について
本マイコンで PLL クロックを選択しているときに発振子が外れたり,あるいはクロック入力が停止した場合,本マイコ
ンは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。
16
DS07-13716-3
MB90440G シリーズ
■ ブロックダイヤグラム
X0, X1
X0A, X1A
RST
クロック
制御部
F2MC-16LX
CPU
16 ビット
フリーランタイマ
RAM 6 K
16 ビット
インプット
キャプチャ
× 8 ch
16 ビット
アウトプット
コンペア
× 4 ch
ROM 128 K
IN0~IN5
IN6/OUT2,
IN7/OUT3
OUT0, OUT1
プリスケーラ
8/16 ビット
PPG タイマ
× 4 ch
SOT0
SCK0
UART0
PPG0~PPG3
SIN0
プリスケーラ
CAN
コントローラ
× 3 ch
RX0~RX2
16 ビット
リロードタイマ
× 2 ch
TIN0, TIN1
TX0~TX2
SCK1
UART1
(SCI)
SIN1
プリスケーラ
内部データバス
SOT1
AD00~AD15
SOT2
SCK2
A16~A23
シリアル I/O
ALE
SIN2
RD
外部バス
インタ
フェース
AVCC
AVSS
AN0~AN7
AVRH
TOT0, TOT1
10 ビット
A/D コンバータ
× 8 ch
WRL/WR
WRH
HRQ
HAK
AVRL
RDY
ADTG
CLK
外部割込み
回路
× 8 ch
DS07-13716-3
INT0~INT7
17
MB90440G シリーズ
■ メモリマップ
MB90V440G
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFF H
FD0000H
FCFFFF H
FC0000H
ROM
(FF バンク )
ROM
(FE バンク )
MB90F443G
MB90443G ( 開発中 )
FFFFFFH
FF0000H
FEFFFFH
FE0000H
ROM
(FF バンク )
ROM
(FE バンク )
ROM
(FD バンク )
外部アクセス
ROM
(FC バンク )
外部アクセス
00FFFFH
004000H
003FFFH
ROM (FF バン
クのイメージ )
周辺
003900H
0038FFH
00FFFFH
004000H
003FFFH
周辺
003900H
外部アクセス
001FF5H
0 0 1 F F 0 H ROM コレクション
002000H
0018FFH
RAM 14K
000100H
外部アクセス
0000BFH
000000H
ROM (FF バン
クのイメージ )
周辺
RAM 6K
000100H
0000BFH
000000H
外部アクセス
周辺
(注意事項)00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが , これは C コンパイ
ラのスモールモデルを有効に生かすためです。FF バンクの下位 16ビットアドレスと 00 バンクの下位 16 ビッ
トアドレスは同じになるようにしてありますので , ポインタで far 指定を宣言しなくとも ROM 内のテーブル
を参照できます。
たとえば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになり
ます。ここで , FF バンクの ROM 領域は , 48 K バイトを超えますので , 00 バンクのイメージにすべての領域
を見せることができません。したがって , FF4000H ∼ FFFFFFH の ROM データは 004000H ∼ 00FFFFH のイメー
ジに見えますので , ROM データテーブルは FF4000H ∼ FFFFFFH の領域に格納することを推奨します。
18
DS07-13716-3
MB90440G シリーズ
■ I/O マップ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
00H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXXB
01H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
XXXXXXXXB
02H
ポート 2 データレジスタ
PDR2
R/W
ポート 2
XXXXXXXXB
03H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XXXXXXXXB
04H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXXB
05H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
XXXXXXXXB
06H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
XXXXXXXXB
07H
ポート 7 データレジスタ
PDR7
R/W
ポート 7
XXXXXXXXB
08H
ポート 8 データレジスタ
PDR8
R/W
ポート 8
XXXXXXXXB
09H
ポート 9 データレジスタ
PDR9
R/W
ポート 9
XXXXXXXXB
0AH
ポート A データレジスタ
PDRA
R/W
ポート A
_ _ _ _ _ _ _XB
0BH
ポート入力レベル選択レジスタ
PILR
R/W
ポート
0 0 0 0 0 0 0 0B
0CH
CAN2 RX/TX 端子切換えレジスタ
CANSWR
R/W
CAN1/2
_ _ _ _ _ _ 0 0B
0DH ∼ 0FH
(予約領域)
10H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
11H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
12H
ポート 2 方向レジスタ
DDR2
R/W
ポート 2
0 0 0 0 0 0 0 0B
13H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
0 0 0 0 0 0 0 0B
14H
ポート 4 方向レジスタ
DDR4
R/W
ポート 4
0 0 0 0 0 0 0 0B
15H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
0 0 0 0 0 0 0 0B
16H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
0 0 0 0 0 0 0 0B
17H
ポート 7 方向レジスタ
DDR7
R/W
ポート 7
0 0 0 0 0 0 0 0B
18H
ポート 8 方向レジスタ
DDR8
R/W
ポート 8
0 0 0 0 0 0 0 0B
19H
ポート 9 方向レジスタ
DDR9
R/W
ポート 9
0 0 0 0 0 0 0 0B
1AH
ポート A 方向レジスタ
DDRA
R/W
ポート A
_ _ _ _ _ _ _0B
1BH
アナログ入力許可レジスタ
ADER
R/W
ポート 6, A/D
1 1 1 1 1 1 1 1B
1CH
ポート 0 プルアップ制御レジスタ
PUCR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
1DH
ポート 1 プルアップ制御レジスタ
PUCR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
1EH
ポート 2 プルアップ制御レジスタ
PUCR2
R/W
ポート 2
0 0 0 0 0 0 0 0B
1FH
ポート 3 プルアップ制御レジスタ
PUCR3
R/W
ポート 3
0 0 0 0 0 0 0 0B
20H
シリアルモードコントロール
レジスタ 0
UMC0
R/W
21H
シリアルステータスレジスタ 0
USR0
R/W
22H
シリアルインプットデータレジスタ 0 /
シリアルアウトプットデータレジスタ 0
UIDR0/UODR0
R/W
XXXXXXXXB
23H
レート / データレジスタ 0
URD0
R/W
0 0 0 0 0 0 0XB
0 0 0 0 0 1 0 0B
UART0
0 0 0 1 0 0 0 0B
(続く)
DS07-13716-3
19
MB90440G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
24H
シリアルモードレジスタ 1
SMR1
R/W
0 0 0 0 0 0 0 0B
25H
シリアルコントロールレジスタ 1
SCR1
R/W
0 0 0 0 0 1 0 0B
26H
シリアルインプットデータレジスタ 1 /
シリアルアウトプットデータレジスタ 1
SIDR1/SODR1
R/W
27H
シリアルステータスレジスタ 1
SSR1
R/W
28H
UART1 通信プリスケーラ
コントロールレジスタ
U1CDCR
R/W
0_ _ _1 1 1 1B
29H
シリアルエッジセレクトレジスタ 1
SES1
R/W
_ _ _ _ _ _ _0B
2AH
リソース名
初期値
XXXXXXXXB
UART1
0 0 0 0 1_0 0B
(使用禁止)
2BH
シリアル IO プリスケーラ
SCDCR
R/W
0_ _ _1 1 1 1B
2CH
シリアルモードコントロールレジスタ
SMCS
R/W
_ _ _ _0 0 0 0B
2DH
シリアルモードコントロールレジスタ
SMCS
R/W
2EH
シリアルデータレジスタ
SDR
R/W
XXXXXXXXB
2FH
シリアルエッジセレクトレジスタ 2
SES2
R/W
_ _ _ _ _ _ _0B
30H
割込み許可レジスタ
ENIR
R/W
0 0 0 0 0 0 0 0B
31H
割込み要因レジスタ
EIRR
R/W
32H
要求レベル設定レジスタ
ELVR
R/W
33H
要求レベル設定レジスタ
ELVR
R/W
0 0 0 0 0 0 0 0B
34H
A/D コントロールステータスレジスタ 0
ADCS0
R/W
0 0 0 0 0 0 0 0B
35H
A/D コントロールステータスレジスタ 1
ADCS1
R/W
36H
A/D データレジスタ 0
ADCR0
R
37H
A/D データレジスタ 1
ADCR1
R/W
38H
PPG0 動作モード制御レジスタ
PPGC0
R/W
39H
PPG1 動作モード制御レジスタ
PPGC1
R/W
3AH
PPG0/1 クロック選択レジスタ
PPG01
R/W
3BH
3CH
PPG2 動作モード制御レジスタ
PPGC2
PPGC3
R/W
3EH
PPG2/3 クロック選択レジスタ
PPG23
R/W
3FH
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
A/D コンバータ
XXXXXXXXB
0 0 0 0 1 _ XXB
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 0, 1
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
0 _ 0 0 0 _ _1B
16 ビット
PPG タイマ 2, 3
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
(使用禁止)
PPG4 動作モード制御レジスタ
PPGC4
R/W
41H
PPG5 動作モード制御レジスタ
PPGC5
R/W
42H
PPG4/5 クロック選択レジスタ
PPG45
R/W
43H
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 4, 5
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
(使用禁止)
PPG6 動作モード制御レジスタ
PPGC6
R/W
45H
PPG7 動作モード制御レジスタ
PPGC7
R/W
46H
PPG6/7 クロック選択レジスタ
PPG67
R/W
47H ∼ 4BH
XXXXXXXXB
外部割込み回路
R/W
PPG3 動作モード制御レジスタ
44H
0 0 0 0 0 0 1 0B
(使用禁止)
3DH
40H
シリアル I/O
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 6, 7
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
(使用禁止)
(続く)
20
DS07-13716-3
MB90440G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
4CH
インプットキャプチャコントロール
ステータスレジスタ 0, 1
ICS01
R/W
インプット
キャプチャ 0, 1
0 0 0 0 0 0 0 0B
ICS23
R/W
インプット
キャプチャ 2, 3
0 0 0 0 0 0 0 0B
ICS45
R/W
インプット
キャプチャ 4, 5
0 0 0 0 0 0 0 0B
ICS67
R/W
インプット
キャプチャ 6, 7
0 0 0 0 0 0 0 0B
インプットキャプチャコントロール
4DH
ステータスレジスタ 2, 3
インプットキャプチャコントロール
4EH
ステータスレジスタ 4, 5
インプットキャプチャコントロール
4FH
ステータスレジスタ 6, 7
50H
タイマコントロール
ステータスレジスタ 0
TMCSR0
R/W
51H
タイマコントロール
ステータスレジスタ 0
TMCSR0
R/W
52H
タイマレジスタ 0 /
リロードレジスタ 0
TMR0/
TMRLR0
R/W
53H
タイマレジスタ 0 /
リロードレジスタ 0
TMR0/
TMRLR0
R/W
XXXXXXXXB
54H
タイマコントロールステータスレジスタ 1
TMCSR1
R/W
0 0 0 0 0 0 0 0B
55H
タイマコントロールステータスレジスタ 1
TMCSR1
R/W
_ _ _ _ 0 0 0 0B
56H
タイマレジスタ 1 /
リロードレジスタ 1
TMR1/
TMRLR1
R/W
57H
タイマレジスタ 1 /
リロードレジスタ 1
TMR1/
TMRLR1
R/W
58H
アウトプットコンペアコントロール
ステータスレジスタ 0
OCS0
R/W
59H
アウトプットコンペアコントロール
ステータスレジスタ 1
OCS1
R/W
5AH
アウトプットコンペアコントロール
ステータスレジスタ 2
OCS2
R/W
アウトプットコンペアコントロール
ステータスレジスタ 3
OCS3
5BH
5CH ∼ 6BH
0 0 0 0 0 0 0 0B
_ _ _ _ 0 0 0 0B
16 ビット
リロードタイマ 0
16 ビット
リロードタイマ 1
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
0 0 0 0 _ _ 0 0B
アウトプット
コンペア 0, 1
_ _ _0 0 0 0 0B
0 0 0 0 _ _ 0 0B
アウトプット
コンペア 2, 3
R/W
_ _ _ 0 0 0 0 0B
(予約領域:CAN 2 インタフェース)
6CH
タイマデータレジスタ
TCDT
R/W
6DH
タイマデータレジスタ
TCDT
R/W
6EH
タイマコントロールステータスレジスタ
TCCS
R/W
6FH
ROM ミラー機能選択レジスタ
ROMM
R/W
0 0 0 0 0 0 0 0B
I/O タイマ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
ROM ミラー機能
選択モジュール
70H ∼ 7FH
(予約領域:CAN 0 インタフェース)
80H ∼ 8F H
(予約領域:CAN 1 インタフェース)
90H ∼ 9D H
(使用禁止)
_ _ _ _ _ _ _ 1B
9EH
プログラムアドレス検出コントロール
ステータスレジスタ
PACSR
R/W
アドレス一致
検出機能
0 0 0 0 0 0 0 0B
9FH
遅延割込み要因発生 /
解除レジスタ
DIRR
R/W
遅延割込み発生
モジュール
_ _ _ _ _ _ _ 0B
(続く)
DS07-13716-3
21
MB90440G シリーズ
(続き)
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
A0H
低消費電力モード制御レジスタ
LPMCR
R/W
A1H
クロック選択レジスタ
CKSCR
R/W
A2H ∼ A4H
初期値
消費電力 ( スタン
バイ ) モード
0 0 0 1 1 0 0 0B
1 1 1 1 1 1 0 0B
(使用禁止)
A5H
自動レディ機能選択レジスタ
ARSR
W
A6H
外部アドレス出力制御レジスタ
HACR
W
A7H
バス制御信号選択レジスタ
ECSR
W
A8H
ウォッチドックタイマ制御レジスタ
WDTC
R/W
A9H
タイムベースタイマ制御レジスタ
TBTC
R/W
タイムベース
タイマ
1 - - 0 0 1 0 0B
AAH
時計タイマ制御レジスタ
WTC
R/W
時計タイマ
1 X 0 0 0 0 0 0B
ABH ∼
ADH
AEH
0 0 1 1 _ _ 0 0B
外部バス端子
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 _B
ウォッチドッグタイマ XXXXX 1 1 1B
(使用禁止)
フラッシュメモリコントロールステータ
スレジスタ(Flash のみ , 他は予約領域)
AFH
FMCS
R/W
フラッシュメモリ 0 0 0 X 0 0 0 0B
(使用禁止)
B0H
割込み制御レジスタ 00
ICR00
R/W
0 0 0 0 0 1 1 1B
B1H
割込み制御レジスタ 01
ICR01
R/W
0 0 0 0 0 1 1 1B
B2H
割込み制御レジスタ 02
ICR02
R/W
0 0 0 0 0 1 1 1B
B3H
割込み制御レジスタ 03
ICR03
R/W
0 0 0 0 0 1 1 1B
B4H
割込み制御レジスタ 04
ICR04
R/W
0 0 0 0 0 1 1 1B
B5H
割込み制御レジスタ 05
ICR05
R/W
0 0 0 0 0 1 1 1B
B6H
割込み制御レジスタ 06
ICR06
R/W
0 0 0 0 0 1 1 1B
B7H
割込み制御レジスタ 07
ICR07
R/W
B8H
割込み制御レジスタ 08
ICR08
R/W
B9H
割込み制御レジスタ 09
ICR09
R/W
0 0 0 0 0 1 1 1B
BAH
割込み制御レジスタ 10
ICR10
R/W
0 0 0 0 0 1 1 1B
BBH
割込み制御レジスタ 11
ICR11
R/W
0 0 0 0 0 1 1 1B
BCH
割込み制御レジスタ 12
ICR12
R/W
0 0 0 0 0 1 1 1B
BDH
割込み制御レジスタ 13
ICR13
R/W
0 0 0 0 0 1 1 1B
BEH
割込み制御レジスタ 14
ICR14
R/W
0 0 0 0 0 1 1 1B
BFH
割込み制御レジスタ 15
ICR15
R/W
0 0 0 0 0 1 1 1B
R/W
XXXXXXXXB
R/W
XXXXXXXXB
C0H ∼
FF H
1FF1H
プログラムアドレス検出レジスタ 0
PADR0
1FF2H
R/W
1FF3H
R/W
1FF4H
1FF5H
割込み
コントローラ
0 0 0 0 0 1 1 1B
0 0 0 0 0 1 1 1B
(外部領域)
1FF0H
22
リソース名
プログラムアドレス検出レジスタ 1
PADR1
アドレス一致検出
機能
XXXXXXXXB
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
DS07-13716-3
MB90440G シリーズ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
3900H
リロードレジスタ L
PRLL0
R/W
3901H
リロードレジスタ H
PRLH0
R/W
3902H
リロードレジスタ L
PRLL1
R/W
3903H
リロードレジスタ H
PRLH1
R/W
XXXXXXXXB
3904H
リロードレジスタ L
PRLL2
R/W
XXXXXXXXB
3905H
リロードレジスタ H
PRLH2
R/W
3906H
リロードレジスタ L
PRLL3
R/W
3907H
リロードレジスタ H
PRLH3
R/W
XXXXXXXXB
3908H
リロードレジスタ L
PRLL4
R/W
XXXXXXXXB
3909H
リロードレジスタ H
PRLH4
R/W
390AH
リロードレジスタ L
PRLL5
R/W
390BH
リロードレジスタ H
PRLH5
R/W
XXXXXXXXB
390CH
リロードレジスタ L
PRLL6
R/W
XXXXXXXXB
390DH
リロードレジスタ H
PRLH6
R/W
390EH
リロードレジスタ L
PRLL7
R/W
390FH
リロードレジスタ H
PRLH7
R/W
3918H
インプットキャプチャレジスタ 0
IPCP0
R
3919H
インプットキャプチャレジスタ 0
IPCP0
R
391AH
インプットキャプチャレジスタ 1
IPCP1
R
391BH
インプットキャプチャレジスタ 1
IPCP1
R
XXXXXXXXB
391CH
インプットキャプチャレジスタ 2
IPCP2
R
XXXXXXXXB
391DH
インプットキャプチャレジスタ 2
IPCP2
R
391EH
インプットキャプチャレジスタ 3
IPCP3
R
391FH
インプットキャプチャレジスタ 3
IPCP3
R
XXXXXXXXB
3920H
インプットキャプチャレジスタ 4
IPCP4
R
XXXXXXXXB
3921H
インプットキャプチャレジスタ 4
IPCP4
R
3922H
インプットキャプチャレジスタ 5
IPCP5
R
3923H
インプットキャプチャレジスタ 5
IPCP5
R
3910H ∼ 3917H
リソース名
初期値
XXXXXXXXB
16 ビット
PPG タイマ 0/1
16 ビット
PPG タイマ 2/3
16 ビット
PPG タイマ 4/5
16 ビット
PPG タイマ 6/7
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
(予約領域)
XXXXXXXXB
インプット
キャプチャ 0/1
インプット
キャプチャ 2/3
インプット
キャプチャ 4/5
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
(続く)
DS07-13716-3
23
MB90440G シリーズ
(続き)
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
3924H
インプットキャプチャレジスタ 6
IPCP6
R
3925H
インプットキャプチャレジスタ 6
IPCP6
R
3926H
インプットキャプチャレジスタ 7
IPCP7
R
3927H
インプットキャプチャレジスタ 7
IPCP7
R
XXXXXXXXB
3928H
アウトプットコンペアレジスタ 0
OCCP0
R/W
XXXXXXXXB
3929H
アウトプットコンペアレジスタ 0
OCCP0
R/W
392AH
アウトプットコンペアレジスタ 1
OCCP1
R/W
392BH
アウトプットコンペアレジスタ 1
OCCP1
R/W
XXXXXXXXB
392CH
アウトプットコンペアレジスタ 2
OCCP2
R/W
XXXXXXXXB
392DH
アウトプットコンペアレジスタ 2
OCCP2
R/W
392EH
アウトプットコンペアレジスタ 3
OCCP3
R/W
392FH
アウトプットコンペアレジスタ 3
OCCP3
R/W
リソース名
初期値
XXXXXXXXB
インプット
キャプチャ 6/7
アウトプット
コンペア 0/1
アウトプット
コンペア 2/3
3930H ∼ 39FFH
(予約領域)
3A00H ∼ 3AFFH
(予約領域:CAN 0 インタフェース)
3B00H ∼ 3BFFH
(予約領域:CAN 0 インタフェース)
3C00H ∼ 3CFFH
(予約領域:CAN 1 インタフェース)
3D00H ∼ 3DFFH
(予約領域:CAN 1 インタフェース)
3E00H ∼ 3EFFH
(予約領域:CAN 2 インタフェース)
3F00H ∼ 3FFFH
(予約領域:CAN 2 インタフェース)
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
・読込み / 書込みについての説明
R/W :リード・ライト可
R
:リードオンリ
W :ライトオンリ
・初期値についての説明
0 :このビットの初期値は 0 です。
1 :このビットの初期値は 1 です。
X :このビットの初期値は不定です。
_ :このビットは未使用です。初期値は不定です。
(注意事項)アドレス 0000H ∼ 00FFH は予約領域です。このアドレスに読み取りアクセスすると、"X" の読み取りが行わ
れます。ただし、このアドレスへの書き込みアクセスは行わないでください。
24
DS07-13716-3
MB90440G シリーズ
■ CAN コントローラ
MB90440G シリーズは 3 チャネル(CAN0,1,2)の CAN(Controller Area Network) コントローラを内蔵しています。
CAN コントローラの特長:
・ CAN 規格バージョン 2.0, パート A および B 準拠
標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート
・ リモートフレームを受信することによるデータ・フレーム送信機能をサポート
・ 16 本のメッセージ送信 / 受信バッファ
29 ビット ID および 8 バイトデータ
マルチレベルメッセージバッファ構成
・ 各メッセージバッファにおいて , ID アクセプタンスマスクとしてフルビットコンペア , フルビットマスク , アクセプタ
ンスレジスタ 0/ アクセプタンスレジスタ 1 を提供
標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ
・ビット伝送速度は 10 Kbps から 1 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 )
・コントロールレジスタ一覧
アドレス
CAN0
CAN1
CAN2
000070H
000080H
00005CH
000071H
000081H
00005DH
000072H
000082H
00005EH
000073H
000083H
00005FH
000074H
000084H
000060H
000075H
000085H
000061H
000076H
000086H
000062H
000077H
000087H
000063H
000078H
000088H
000064H
000079H
000089H
000065H
00007AH
00008AH
000066H
00007BH
00008BH
000067H
00007CH
00008CH
000068H
00007DH
00008DH
000069H
00007EH
00008EH
00006AH
00007FH
00008FH
00006BH
003B00H
003D00H
003F00H
003B01H
003D01H
003F01H
003B02H
003D02H
003F02H
003B03H
003D03H
003F03H
003B04H
003D04H
003F04H
003B05H
003D05H
003F05H
003B06H
003D06H
003F06H
003B07H
003D07H
003F07H
003B08H
003D08H
003F08H
003B09H
003D09H
003F09H
レジスタ略称
読込み /
書込み
初期値
メッセージバッファレジスタ
BVALR
R/W
00000000 00000000B
送信要求レジスタ
TREQR
R/W
00000000 00000000B
送信無効レジスタ
TCANR
W
00000000 00000000B
送信完了レジスタ
TCR
R/W
00000000 00000000B
受信完了レジスタ
RCR
R/W
00000000 00000000B
リモート要求受信レジスタ
RRTRR
R/W
00000000 00000000B
受信オーバランレジスタ
ROVRR
R/W
00000000 00000000B
受信割込み許可レジスタ
RIER
R/W
00000000 00000000B
コントロールステータスレジスタ
CSR
R/W, R
00---000 0----0-1B
最終イベント表示レジスタ
LEIR
R/W
-------- 000-0000B
受信 / 送信エラーカウンタレジスタ
RTEC
R
00000000 00000000B
ビットタイミングレジスタ
BTR
R/W
-1111111 11111111B
IDE レジスタ
IDER
R/W
XXXXXXXX
XXXXXXXXB
TRTRR
R/W
00000000 00000000B
レジスタ名称
003B0AH 003D0AH 003F0AH
003B0BH 003D0BH 003F0BH
送信 RTR レジスタ
(続く)
DS07-13716-3
25
MB90440G シリーズ
(続き)
アドレス
CAN0
CAN1
CAN2
レジスタ名称
003B0CH 003D0CH 003F0CH リモートフレーム受信待機
003B0DH 003D0DH 003F0DH レジスタ
003B0EH 003D0EH 003F0EH
送信要求許可レジスタ
003B0FH
003D0FH 003F0FH
003B10H
003D10H
003F10H
003B11H
003D11H
003B12H
003D12H
003F11H アクセプタンスマスク選択
003F12H レジスタ
003B13H
003D13H
003F13H
003B14H
003D14H
003F14H
003B15H
003D15H
003B16H
003D16H
003F15H アクセプタンスマスク
003F16H レジスタ 0
003B17H
003D17H
003F17H
003B18H
003D18H
003F18H
003B19H
003D19H
003F19H アクセプタンスマスク
003F1AH レジスタ 1
003B1AH 003D1AH
003B1BH 003D1BH 003F1BH
26
レジスタ略称
読込み /
書込み
初期値
RFWTR
R/W
XXXXXXXX XXXXXXXXB
TIER
R/W
00000000 00000000B
XXXXXXXX XXXXXXXXB
AMSR
R/W
XXXXXXXX XXXXXXXXB
XXXXXXXX XXXXXXXXB
AMR0
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
AMR1
R/W
XXXXX--- XXXXXXXXB
DS07-13716-3
MB90440G シリーズ
・メッセージバッファ一覧 (ID レジスタ )
アドレス
CAN0
CAN1
CAN2
003A00H
003C00H
003E00H
レジスタ名称
読込み /
書込み
⎯
R/W
∼
003C1FH
∼
RAM 領域
003E1FH
003A20H
003C20H
003E20H
003A21H
003C21H
003E21H
003A22H
003C22H
003E22H
003A23H
003C23H
003E23H
003A24H
003C24H
003E24H
003A25H
003C25H
003E25H
003A26H
003C26H
003E26H
003A27H
003C27H
003E27H
003A28H
003C28H
003E28H
003A29H
003C29H
003E29H
ID レジスタ 0
IDR0
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 1
IDR1
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 2
IDR2
R/W
XXXXX--- XXXXXXXXB
003A2CH 003C2CH 003E2CH
XXXXXXXX XXXXXXXXB
003A2DH 003C2DH 003E2DH
003E2EH
003A2FH
003C2FH
003E2FH
003A30H
003C30H
003E30H
003A31H
003C31H
003E31H
003A32H
003C32H
003E32H
003A33H
003C33H
003E33H
003A34H
003C34H
003E34H
003A35H
003C35H
003E35H
003A36H
003C36H
003E36H
003A37H
003C37H
003E37H
003A38H
003C38H
003E38H
003A39H
003C39H
003E39H
003A3AH 003C3AH 003E3AH
ID レジスタ 3
IDR3
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 4
IDR4
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 5
IDR5
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 6
IDR6
R/W
XXXXX--- XXXXXXXXB
003A3BH 003C3BH 003E3BH
003A3CH 003C3CH 003E3CH
XXXXXXXX XXXXXXXXB
003A3DH 003C3DH 003E3DH
003A3EH 003C3EH
003E3EH
003A3FH
003C3FH
003E3FH
003A40H
003C40H
003E40H
003A41H
003C41H
003E41H
003A42H
003C42H
003E42H
003A43H
003C43H
003E43H
∼
XXXXXXXXB
XXXXXXXX XXXXXXXXB
003A2BH 003C2BH 003E2BH
003A2EH 003C2EH
初期値
XXXXXXXXB
∼
003A1FH
003A2AH 003C2AH 003E2AH
レジスタ略称
ID レジスタ 7
IDR7
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 8
IDR8
R/W
XXXXX--- XXXXXXXXB
(続く)
DS07-13716-3
27
MB90440G シリーズ
(続き)
アドレス
CAN0
CAN1
CAN2
003A44H
003C44H
003E44H
003A45H
003C45H
003E45H
003A46H
003C46H
003E46H
003A47H
003C47H
003E47H
003A48H
003C48H
003E48H
003A49H
003C49H
003E49H
003A4AH 003C4AH 003E4AH
レジスタ名称
レジスタ略称
読込み /
書込み
XXXXXXXX XXXXXXXXB
ID レジスタ 9
IDR9
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 10
IDR10
R/W
XXXXX--- XXXXXXXXB
003A4BH 003C4BH 003E4BH
003A4CH 003C4CH 003E4CH
XXXXXXXX XXXXXXXXB
003A4DH 003C4DH 003E4DH
003A4EH 003C4EH
003E4EH
003A4FH
003C4FH
003E4FH
003A50H
003C50H
003E50H
003A51H
003C51H
003E51H
003A52H
003C52H
003E52H
003A53H
003C53H
003E53H
003A54H
003C54H
003E54H
003A55H
003C55H
003E55H
003A56H
003C56H
003E56H
003A57H
003C57H
003E57H
003A58H
003C58H
003E58H
003A59H
003C59H
003E59H
003A5AH 003C5AH 003E5AH
ID レジスタ 11
IDR11
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 12
IDR12
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 13
IDR13
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 14
IDR14
R/W
XXXXX--- XXXXXXXXB
003A5BH 003C5BH 003E5BH
003A5CH 003C5CH 003E5CH
XXXXXXXX XXXXXXXXB
003A5DH 003C5DH 003E5DH
003A5EH 003C5EH
003E5EH
003A5FH
003E5FH
28
003C5FH
初期値
ID レジスタ 15
IDR15
R/W
XXXXX--- XXXXXXXXB
DS07-13716-3
MB90440G シリーズ
・メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ )
アドレス
CAN0
CAN1
CAN2
003A60H
003C60H
003E60H
003A61H
003C61H
003E61H
003A62H
003C62H
003E62H
003A63H
003C63H
003E63H
003A64H
003C64H
003E64H
003A65H
003C65H
003E65H
003A66H
003C66H
003E66H
003A67H
003C67H
003E67H
003A68H
003C68H
003E68H
003A69H
003C69H
003E69H
レジスタ略称
読込み /
書込み
初期値
DLC レジスタ 0
DLCR0
R/W
----XXXXB
DLC レジスタ 1
DLCR1
R/W
----XXXXB
DLC レジスタ 2
DLCR2
R/W
----XXXXB
DLC レジスタ 3
DLCR3
R/W
----XXXXB
DLC レジスタ 4
DLCR4
R/W
----XXXXB
DLC レジスタ 5
DLCR5
R/W
----XXXXB
DLC レジスタ 6
DLCR6
R/W
----XXXXB
DLC レジスタ 7
DLCR7
R/W
----XXXXB
DLC レジスタ 8
DLCR8
R/W
----XXXX
DLC レジスタ 9
DLCR9
R/W
----XXXXB
DLC レジスタ 10
DLCR10
R/W
----XXXXB
DLC レジスタ 11
DLCR11
R/W
----XXXXB
DLC レジスタ 12
DLCR12
R/W
----XXXXB
DLC レジスタ 13
DLCR13
R/W
----XXXXB
DLC レジスタ 14
DLCR14
R/W
----XXXXB
DLC レジスタ 15
DLCR15
R/W
----XXXXB
DTR0
R/W
DTR1
R/W
DTR2
R/W
レジスタ名称
003A6AH 003C6AH 003E6AH
003A6BH 003C6BH 003E6BH
003A6CH 003C6CH 003E6CH
003A6DH 003C6DH 003E6DH
003A6EH 003C6EH
003E6EH
003A6FH
003C6FH
003E6FH
003A70H
003C70H
003E70H
003A71H
003C71H
003E71H
003A72H
003C72H
003E72H
003A73H
003C73H
003E73H
003A74H
003C74H
003E74H
003A75H
003C75H
003E75H
003A76H
003C76H
003E76H
003A77H
003C77H
003E77H
003A78H
003C78H
003E78H
003A79H
003C79H
003E79H
003A7AH 003C7AH 003E7AH
003A7BH 003C7BH 003E7BH
003A7CH 003C7CH 003E7CH
003A7DH 003C7DH 003E7DH
003A7EH 003C7EH
003E7EH
003A7FH
003C7FH
003E7FH
003A80H
003C80H
003E80H
∼
003A87H
∼
003C87H
∼
データレジスタ 0 (8 バイト )
003E87H
003A88H
003C88H
003E88H
∼
003A8FH
∼
003C8FH
∼
データレジスタ 1 (8 バイト )
003E8FH
003A90H
003C90H
003E90H
∼
003A97H
∼
003C97H
∼
データレジスタ 2 (8 バイト )
003E97H
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
(続く)
DS07-13716-3
29
MB90440G シリーズ
(続き)
アドレス
CAN0
CAN1
CAN2
003A98H
003C98H
003E98H
∼
003A9FH
∼
003C9FH
レジスタ名称
∼
データレジスタ 3 (8 バイト )
003E9FH
レジスタ略称
読込み /
書込み
DTR3
R/W
DTR4
R/W
DTR5
R/W
DTR6
R/W
DTR7
R/W
DTR8
R/W
DTR9
R/W
DTR10
R/W
DTR11
R/W
DTR12
R/W
DTR13
R/W
DTR14
R/W
DTR15
R/W
XXXXXXXXB
003AA0H 003CA0H 003EA0H
∼
∼
∼
データレジスタ 4 (8 バイト )
003AA7H 003CA7H 003EA7H
003AF0H
003CF0H
003EF0H
∼
003AF7H
∼
003CF7H
∼
データレジスタ 14 (8 バイト )
003EF7H
003AF8H
003CF8H
003EF8H
∼
∼
∼
データレジスタ 15 (8 バイト )
003AFFH 003CFFH 003EFFH
30
∼
XXXXXXXXB
XXXXXXXXB
003AE8H 003CE8H 003EE8H
∼
∼
∼
データレジスタ 13 (8 バイト )
003AEFH 003CEFH 003EEFH
∼
XXXXXXXXB
XXXXXXXXB
003AE0H 003CE0H 003EE0H
∼
∼
∼
データレジスタ 12 (8 バイト )
003AE7H 003CE7H 003EE7H
∼
XXXXXXXXB
XXXXXXXXB
003AD8H 003CD8H 003ED8H
∼
∼
∼
データレジスタ 11 (8 バイト )
003ADFH 003CDFH 003EDFH
∼
XXXXXXXXB
XXXXXXXXB
003AD0H 003CD0H 003ED0H
∼
∼
∼
データレジスタ 10 (8 バイト )
003AD7H 003CD7H 003ED7H
∼
XXXXXXXXB
XXXXXXXXB
003AC8H 003CC8H 003EC8H
∼
∼
∼
データレジスタ 9 (8 バイト )
003ACFH 003CCFH 003ECFH
∼
XXXXXXXXB
XXXXXXXXB
003AC0H 003CC0H 003EC0H
∼
∼
∼
データレジスタ 8 (8 バイト )
003AC7H 003CC7H 003EC7H
∼
XXXXXXXXB
XXXXXXXXB
003AB8H 003CB8H 003EB8H
∼
∼
∼
データレジスタ 7 (8 バイト )
003ABFH 003CBFH 003EBFH
∼
XXXXXXXXB
XXXXXXXXB
003AB0H 003CB0H 003EB0H
∼
∼
∼
データレジスタ 6 (8 バイト )
003AB7H 003CB7H 003EB7H
∼
XXXXXXXXB
XXXXXXXXB
003AA8H 003CA8H 003EA8H
∼
∼
∼
データレジスタ 5 (8 バイト )
003AAFH 003CAFH 003EAFH
初期値
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
DS07-13716-3
MB90440G シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込みベクタ
割込み制御レジスタ
EI2OS
対応
番号
アドレス
番号
アドレス
リセット
N/A
#08
FFFFDCH
⎯
⎯
INT9 命令
N/A
#09
FFFFD8H
⎯
⎯
例外処理
N/A
#10
FFFFD4H
⎯
⎯
CAN 0 受信
N/A
#11
FFFFD0H
N/A
#12
FFFFCCH
ICR00
0000B0H
CAN 0 送信 / ノードステータス
CAN 1 受信
N/A
#13
FFFFC8H
N/A
#14
FFFFC4H
ICR01
0000B1H
CAN 1 送信 / ノードステータス
*1
#15
FFFFC0H
N/A
#16
FFFFBCH
ICR02
0000B2H
16 ビットリロードタイマ 0
*1
#17
FFFFB8H
*1
#18
FFFFB4H
ICR03
0000B3H
8/10 ビット A/D コンバータ
16 ビットフリーランタイマ
N/A
#19
FFFFB0H
*1
#20
FFFFACH
ICR04
0000B4H
外部割込み(INT2/INT3)
シリアル I/O
*1
#21
FFFFA8H
N/A
#22
FFFFA4H
ICR05
0000B5H
インプットキャプチャ 0
*1
#23
FFFFA0H
*1
#24
FFFF9CH
ICR06
0000B6H
外部割込み(INT4/INT5)
CAN2 受信
N/A
#25
FFFF98H
N/A
#26
FFFF94H
ICR07
0000B7H
CAN2 送信 / ノードステータス
*1
#27
FFFF90H
N/A
#28
FFFF8CH
ICR08
0000B8H
インプットキャプチャ 1
*1
#29
FFFF88H
*1
#30
FFFF84H
ICR09
0000B9H
インプットキャプチャ 2/3
N/A
#31
FFFF80H
*1
#32
FFFF7CH
ICR10
0000BAH
アウトプットコンペア 0
アウトプットコンペア 1
*1
#33
FFFF78H
*1
#34
FFFF74H
ICR11
0000BBH
インプットキャプチャ 4/5
アウトプットコンペア 2/3
インプットキャプチャ 6/7
*1
#35
FFFF70H
ICR12
0000BCH
16 ビットリロードタイマ 1
*1
#36
FFFF6CH
UART 0 受信
*2
#37
FFFF68H
*1
#38
FFFF64H
ICR13
0000BDH
UART 0 送信
UART 1 受信
*2
#39
FFFF60H
*1
#40
FFFF5CH
ICR14
0000BEH
UART 1 送信
フラッシュメモリ
N/A
#41
FFFF58H
N/A
#42
FFFF54H
ICR15
0000BFH
遅延割込み発生モジュール
割込み要因
外部割込み(INT0/INT1)
タイムベースタイマ
8/16 ビット PPG タイマ 0/1/2/3
外部割込み(INT6/INT7)
時計タイマ
8/16 ビット PPG タイマ 4/5/6/7
* 1:割込み要求フラグは EI2OS 割込みクリア信号によりクリアされます。
* 2:割込み要求フラグは EI2OS 割込みクリア信号によりクリアされます。停止機能が使用可能です。
DS07-13716-3
31
MB90440G シリーズ
(注意事項)
・N/A: 割込み要求フラグは EI2OS 割込みクリア信号によりクリアされません。
・一つの割込み番号に対して 2 個の割込み要因がある周辺モジュールの場合は , EI2OS 割込みクリア信号により両方の割
込み要求フラグがクリアされます。
・EI2OS 実行後 , 同じ割込み番号に割り当てられているすべての割込みフラグに対して EI2OS クリア信号を発生します。一
つの割込みフラグが EI2OS を開始し , その間にハードウェアイベントにより他の割込みフラグがセットされると , この
イベントが生じた EI2OS クリア信号によりこのフラグがクリアされ , 以後のイベントは無効となります。そのため , この
割込み番号に対しては EI2OS を使用しないでください。
・EI2OS の有効時に , 同じ割込み制御レジスタ (ICR) 内の 2 個の割込み信号のどちらかが割込み処理されると EI2OS が実
行されます。これは , 異なった割込み要因が , 各割込み要因に固有でなければならないはずの同じ EI2OS 記述子を共用す
ることを意味しています。そのため , 一方の割込み要因が EI2OS を使用するときは , 他方の割込み要因を禁止してくださ
い。
32
DS07-13716-3
MB90440G シリーズ
■ 電気的特性
1. 絶対最大定格
項目
(VSS = AVSS = 0.0V)
記号
定格値
最小
最大
単位
備考
VCC
VSS − 0.3
VSS + 6.0
V
AVCC
VSS − 0.3
VSS + 6.0
V
VCC = AVCC
AVRH, AVRL
VSS − 0.3
VSS + 6.0
V
入力電圧
VI
VSS − 0.3
VSS + 6.0
V
AVCC ≧ AVRH /AVRL,
AVRH ≧ AVRL
*1
*2
出力電圧
VO
VSS − 0.3
VSS + 6.0
V
*2
ICLAMP
− 2.0
+ 2.0
mA
*6
∑ | ICLAMP |
⎯
20
mA
*6
“L” レベル最大出力電流
IOL
⎯
15
mA
*3
“L” レベル平均出力電流
IOLAV
⎯
4
mA
*4
“L” レベル最大総出力電流
∑IOL
⎯
100
mA
“L” レベル平均総出力電流
∑IOLAV
⎯
50
mA
*5
“H” レベル最大出力電流
IOH
⎯
− 15
mA
*3
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
*4
“H” レベル最大総出力電流
∑IOH
⎯
− 100
mA
“H” レベル平均総出力電流
∑IOHAV
⎯
− 50
mA
*5
⎯
500
mW
MB90F443G
⎯
400
mW
MB90443G( 開発中 )
電源電圧
最大クランプ電流
最大総クランプ電流
消費電力
PD
動作温度
TA
− 40
+ 105
°C
保存温度
Tstg
− 55
+ 150
°C
*1
* 1: AVCC, AVRH, AVRL は VCC を超えてはいけません。AVRH, AVRL は AVCC をを超えてはいけません。また , AVRL は
AVRH を超えてはいけません。
* 2: VI, VO は VCC + 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし、外部の部品を使用し
て入力への電流または入力からの電流の最大値を制限する場合は、VI 定格に代って ICLAMP 定格が適用されます。
* 3: 最大出力電流は , 該当する端子 1 本のピーク値を規定します。
* 4: 平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します(平均値とは , 動作
電流×動作率のことです)。
* 5: 平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します(平均値とは ,
動作電流×動作率のことです)。
* 6:・該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, P70 ∼ P77, P80 ∼ P87,
P90 ∼ P97, PA0
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・+ B 信号とマイコンの間には,必ず制限抵抗を接続し+ B 信号を印加してください。
・+ B 入力時にマイコン端子に入力される電流が,瞬時・定常を問わず規格値以下になるように制限抵抗の値を設
定してください。
・低消費電力モードなどマイコンの駆動電流が少ない動作状態では,+ B 入力電位が保護ダイオードを通して VCC
端子の電位を上昇させ,他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイコン電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は,端子から電源が供給されているた
め,不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に+ B 入力がある場合は,端子から電源が供給されているため,パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・+ B 入力端子は,オープン状態にならないようにご注意ください。
・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子,コンパレータ入力端子など ) は,+ B 入力ができませ
んのでご注意ください。
DS07-13716-3
33
MB90440G シリーズ
・推奨回路例
・入出力等価回路
保護ダイオード
Vcc
P-ch
制限抵抗
+ B 入力 (0V ∼ 16V)
N-ch
R
<注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
2. 推奨動作条件
(VSS = AVSS = 0.0V)
項目
記号
規格値
単位
備考
最小
標準
最大
VCC,
AVCC
4.5
5.0
5.5
V
3.0
―
5.5
V
ストップ動作時の状態保持
平滑コンデンサ
CS
0.022
0.1
1.0
µF
*
動作温度
TA
− 40
―
+ 105
°C
電源電圧
通常動作時
*:セラミックコンデンサ , または同程度の周波数特性のコンデンサを使用してください。VCC 端子の平滑コンデンサは
CS よりも大きい容量値のものを使用してください。
<注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
・C 端子接続図
C
CS
34
DS07-13716-3
MB90440G シリーズ
3. 直流規格
(VCC = 5.0 V ± 10%, VSS = AVSS = 0.0V, TA =− 40 °C ∼+ 105 °C)
項目
記号
端子名
条件
VIHS
CMOS
ヒステリシス
入力の端子
VIHA
規格値
単位
備考
最小
標準
最大
—
0.8 VCC
—
VCC + 0.3
V
特殊
ヒステリシス
入力の端子
—
0.8 VCC
—
—
V
VIH
TTL 入力の
端子
—
2.0
—
—
V
VIHM
MD 端子入力
—
VCC − 0.3
—
VCC + 0.3
V
VILS
CMOS
ヒステリシス
入力の端子
—
VSS − 0.3
—
0.2 VCC
V
VILA
特殊
ヒステリシス
入力の端子
—
—
—
0.5 VCC
V
VIL
TTL 入力の
端子
—
—
—
0.8
V
VILM
MD 端子入力
—
VSS − 0.3
—
VSS + 0.3
V
“H” レベル
出力電圧
VOH
すべての出力 VCC = 4.5 V,
端子
IOH =− 4.0 mA
VCC – 0.5
—
—
V
“L” レベル
出力電圧
VOL
すべての出力 VCC = 4.5 V,
端子
IOL = 4.0 mA
—
—
0.4
V
入力リーク
電流
IIL
VCC = 5.5 V,
VSS < VI < VCC
–5
—
+5
µA
VCC = 5.0 V,
内部 16 MHz 動作 ,
通常動作時
—
45
60
mA
VCC = 5.0 V,
内部 16 MHz 動作 ,
フラッシュ書込み消去時
—
50
70
mA
VCC = 5.0 V,
内部 16 MHz 動作 ,
スリープ時
—
13
22
mA
—
50
100
µA
MB90443G
( 開発中 )
—
300
500
µA
MB90F443G
ICCLS
VCC = 5.0 V,
内部 8 kHz 動作 ,
サブスリープ時 ,
TA =+ 25°C
—
15
40
µA
ICCT
VCC = 5.0 V,
内部 8 kHz 動作 ,
時計モード時 ,
TA =+ 25°C
—
7
25
µA
“H” レベル
入力電圧
“L” レベル
入力電圧
—
ICC
ICCS
電源電流 *
ICCL
VCC
VCC = 5.0 V,
内部 8 kHz 動作 ,
サブ動作時 , TA =+ 25°C
(続く)
DS07-13716-3
35
MB90440G シリーズ
(続き)
項目
記号
端子名
ICTS
VCC
電源電流 *
ICCH
入力容量
プルアップ
抵抗
プルダウン
抵抗
条件
規格値
単位
最小
標準
最大
VCC = 5.0 V,
内部 2 MHz 動作 ,
タイマベースタイマモード時 ,
TA =+ 25°C
—
600
1200
µA
ストップ時 , TA =+ 25°C
—
5
20
µA
CIN
AVCC, AVSS, AVRH,
AVRL, C, VCC, VSS
以外
—
—
10
15
pF
RUP
P00 ∼ P07, P10 ∼
P17,
P20 ∼ P27, P30 ∼
P37, RST
—
25
50
100
kΩ
—
25
50
100
kΩ
RDOWN MD2
備考
* : 電源電流の試験条件は外部のクロックを使用した場合です。
36
DS07-13716-3
MB90440G シリーズ
4. 交流規格
(1) クロックタイミング
(VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
fC
端子名
規格値
入力クロックパルス幅
入力クロック立上り ,
立下り時間
内部動作クロック周波数
内部動作クロック
サイクルタイム
備考
標準
最大
3
—
16
MHz
逓倍なし
8
—
16
MHz
PLL 1 逓倍 *
4
—
8
MHz
PLL 2 逓倍 *
3
—
5.33
MHz
PLL 3 逓倍 *
3
—
4
MHz
PLL 4 逓倍 *
X0, X1
クロック周波数
クロックサイクルタイム
単位
最小
fCL
X0A, X1A
—
32.768
—
kHz
tCYL
X0, X1
62.5
—
333
ns
tLCYL
X0A, X1A
—
30.5
—
µs
PWH, PWL
X0
10
—
—
ns
PWLH,PWLL
X0A
—
15.2
—
µs
デューティ比 30%∼ 70%
を目安としてください
tCR, tCF
X0
—
—
5
ns
外部クロック使用時
fCP
—
1.5
—
16
MHz
メインクロック使用時
fLCP
—
—
8.192
—
kHz
サブクロック使用時
tCP
—
62.5
—
666
ns
メインクロック使用時
tLCP
—
—
122.1
—
µs
サブクロック使用時
*:PLL 使用時はクロック周波数の範囲に制限があります。「・PLL 動作保証範囲 クロック周波数と内部動作クロック
周波数の関係」のグラフの範囲内で使用してください。
・クロックタイミング
tCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
tCR
tLCYL
0.8 VCC
X0A
0.2 VCC
PWLH
PWLL
tCF
DS07-13716-3
tCR
37
MB90440G シリーズ
・PLL 動作保証範囲
内部動作クロック周波数と電源電圧の関係
動作保証範囲
電源電圧 VCC (V)
5.5
4.5
PLL 動作保証範囲
1.5
8
16
内部クロック fCP (MHz)
クロック周波数と内部動作クロック周波数の関係
内部クロック fCP (MHz)
16
4 逓倍
1 逓倍
3 逓倍 2 逓倍
12
9
8
逓倍なし
4
3
4
8
16
クロック周波数 fC (MHz)
交流規格値は以下の測定基準電圧値で規定しています。
・入力信号波形
CMOS ヒステリシス入力端子
・出力信号波形
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
TTL 入力端子
2.0 VCC
0.8 VCC
特殊ヒステリシス入力端子
0.8 VCC
0.5 VCC
38
DS07-13716-3
MB90440G シリーズ
(2) クロック出力タイミング
(VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
サイクル時間
tCYC
CLK ↑ → CLK ↓
tCHCL
端子名
CLK
条件
VCC = 5 V ± 10%
規格値
単位
最小
最大
62.5
—
ns
20
—
ns
備考
tCYC
tCHCL
2.4 V
2.4 V
CLK
0.8 V
DS07-13716-3
39
MB90440G シリーズ
(3) リセット , ハードウェアスタンバイ入力タイミング
(VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼ + 105 °C)
項目
記号
tRSTL
リセット入力時間
規格値
端子名
RST
単位
単位
最小
最大
16 tCP
—
ns
通常動作時
振動子の発振時間+
100µs + 16 tCP
—
—
ストップモード時,
時計モード時,
サブクロックモード時,
サブスリープモード時
(注意事項)・振動子の発振時間は , 振幅の 90%に達した時間です。水晶発振子は数 ms ∼数十 ms, セラミック発振子は
数百 µs ∼数 ms, 外部クロックは 0 ms となります。
・自動アルゴリズム実行中は , リセットによるフラッシュメモリの一時記憶の初期化はできません。
・通常動作時
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモ−ド時
tRSTL
RST
0.2 VCC
X0
0.2 VCC
振幅の 90%
内部動作クロック
100 µs +
16 tCP
振動子の発振時間
発振安定待ち時間
命令実行
内部リセット
40
DS07-13716-3
MB90440G シリーズ
(4) 電源投入規格(パワーオンリセット)
(VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
電源立上り時間
記号
端子名
tR
VCC
規格値
単位
VCC
項目
最小
最大
0.05
30
ms
*
50
—
ms
繰り返し動作のため
—
tOFF
電源切断時間
条件
* : 電源立上げ前は , VCC < 0.2 V とする必要があります。
(注意事項)上記規格は , パワーオンリセットがかかるための規格です。
デバイス内には , パワーオンリセットによってのみ初期化されるレジスタ類があります。
これらの初期化を期待する場合は , この規格に従って電源を投入してください。
tR
VCC
2.7 V
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
動作中に電源電圧を変化させる場合は , 下図のように電圧の変動をおさえて滑らかに
立ち上げることを推奨します。また , この場合には PLL クロックを使用していない状
態で行ってください。ただし , 電圧降下 1 V/s 以内であれば , PLL クロック使用中でも
動作可能です。
VCC
3V
RAM データホールド期間
VSS
DS07-13716-3
立上りの傾きを , 50 mV/ms 以下
にすることを推奨します。
41
MB90440G シリーズ
(5) バスリードタイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
規格値
端子名
最小
最大
単位
ALE パルス幅
tLHLL
ALE
tCP/2 − 20
—
ns
有効アドレス→ ALE ↓ 時間
tAVLL
ALE, A16 ∼ A23,
AD00 ∼ AD15
tCP/2 − 20
—
ns
ALE ↓ →アドレス有効時間
tLLAX
ALE, AD00 ∼ AD15
tCP/2 − 15
—
ns
有効アドレス→ RD ↓ 時間
tAVRL
A16 ∼ A23,
AD00 ∼ AD15, RD
tCP − 15
—
ns
有効アドレス→有効データ入力
tAVDV
A16 ∼ A23,
AD00 ∼ AD15
—
5 tCP/2 − 60
ns
RD パルス幅
tRLRH
RD
3 tCP/2 − 20
—
ns
RD ↓ →有効データ入力
tRLDV
RD, AD00 ∼ AD15
—
3 tCP/2 − 60
ns
RD ↑ →データホールド時間
tRHDX
RD, AD00 ∼ AD15
0
—
ns
RD ↑ → ALE ↑ 時間
tRHLH
RD, ALE
tCP/2 − 15
—
ns
RD ↑ →アドレス有効時間
tRHAX
RD, A16 ∼ A23
tCP/2 − 10
—
ns
有効アドレス→ CLK ↑ 時間
tAVCH
A16 ∼ A23,
AD00 ∼ AD15, CLK
tCP/2 − 20
—
ns
RD ↓ → CLK ↑ 時間
tRLCH
RD, CLK
tCP/2 − 20
—
ns
ALE ↓ → RD ↓ 時間
tLLRL
ALE, RD
tCP/2 − 15
—
ns
備考
・バスリードタイミング
tAVCH
tRLCH
2.4 V
2.4 V
CLK
tLLAX
tAVLL
ALE
2.4 V
tLHLL
tRHLH
2.4 V
2.4 V
0.8 V
tAVRL
tRLRH
2.4 V
RD
0.8 V
tLLRL
tRHAX
2.4 V
2.4 V
0.8 V
0.8 V
A23 ~ A16
tRLDV
tAVDV
AD15 ~ AD00
2.4 V
0.8 V
42
tRHDX
2.4 V
アドレス
0.8 VCC
0.8 VCC
読込みデータ
0.8 V
0.2 VCC
0.2 VCC
DS07-13716-3
MB90440G シリーズ
(6) バスライトタイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
端子名
有効アドレス→ WR ↓ 時間
tAVWL
A16 ∼ A23,
AD00 ∼ AD15, WR
WR パルス幅
tWLWH
有効データ出力→ WR ↑ 時間
規格値
単位
最小
最大
tCP – 15
—
ns
WR
3 tCP/2 – 20
—
ns
tDVWH
AD00 ∼ AD15, WR
3 tCP/2 – 20
—
ns
WR ↑ →データホールド時間
tWHDX
AD00 ∼ AD15, WR
20
—
ns
WR ↑ →アドレス有効時間
tWHAX
A16 ∼ A23, WR
tCP/2 – 10
—
ns
WR ↑ → ALE ↑ 時間
tWHLH
WR, ALE
tCP/2 – 15
—
ns
WR ↓ → CLK ↑ 時間
tWLCH
WR, CLK
tCP/2 – 20
—
ns
備考
・バスライトタイミング
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tAVWL
tWLWH
2.4 V
WR (WRL, WRH)
0.8 V
tWHAX
2.4 V
2.4 V
0.8 V
0.8 V
A23 ~ A16
tDVWH
AD15 ~ AD00
2.4 V
0.8 V
DS07-13716-3
2.4 V
アドレス
0.8 V
tWHDX
2.4 V
書込みデータ
0.8 V
43
MB90440G シリーズ
(7) レディ入力タイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
端子名
RDY セットアップ時間
tRYHS
RDY ホールド時間
tRYHH
規格値
単位
最小
最大
RDY
45
—
ns
RDY
0
—
ns
備考
(注意事項)RDY の立下り時のセットアップ時間が不足する場合には , オートレディ機能を使用してください。
・レディ入力タイミング
2.4 V
CLK
ALE
RD/WR
tRYHS
tRYHH
0.8 VCC
RDY
( ウェイトをかけ
ないとき )
RDY
( ウェイトをかけ
るとき:1 cycle)
0.8 VCC
0.2 VCC
(8) ホールドタイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
端子名
端子フローティング→ HAK ↓ 時間
tXHAL
HAK ↑ →端子有効時間
tHAHV
規格値
単位
最小
最大
HAK
30
tCP
ns
HAK
tCP
2 tCP
ns
備考
(注意事項)HRQ 端子が取り込まれてから , HAK が変化するまでは , 1 マシンサイクル以上あります。
・ホールドタイミング
2.4 V
HAK
0.8 V
各端子
44
tXHAL
2.4 V
0.8 V
ハイインピーダンス
tHAHV
2.4 V
0.8 V
DS07-13716-3
MB90440G シリーズ
(9) UART0/1, シリアル I/O タイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA = –40 °C ∼+ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK ↓ → SOT 遅延時間
tSLOV
有効 SIN → SCK ↑
tIVSH
SCK ↑ →有効 SIN ホールド時間
tSHIX
シリアルクロック "H" パルス幅
シリアルクロック "L" パルス幅
tSHSL
tSLSH
SCK ↓ → SOT 遅延時間
tSLOV
有効 SIN → SCK ↑
tIVSH
SCK ↑ →有効 SIN ホールド時間
tSHIX
SCK0 ∼ SCK2
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
SCK0 ∼ SCK2
SCK0 ∼ SCK2
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
規格値
最小 最大
条件
内部シフト
クロックモード出力
端子は
CL = 80 pF + 1 TTL
外部シフト
クロックモード出力
端子は
CL = 80 pF + 1 TTL
単位
4 tCP
—
ns
–80
+ 80
ns
100
—
ns
60
—
ns
4 tCP
4 tCP
—
—
ns
ns
—
150
ns
60
—
ns
60
—
ns
備考
(注意事項)・CLK 同期モード時の AC 規格です。
・CL は , テスティング時の端子に付けられる負荷容量値です。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOV
2.4 V
0.8 V
SOT
tIVSH
SIN
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSHSL
0.8 VCC
tSLSH
SCK
0.2 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
SOT
0.8 V
tIVSH
0.8 VCC
SIN
DS07-13716-3
0.2 VCC
tSHIX
0.8 VCC
0.2 VCC
45
MB90440G シリーズ
(10) タイマ入力タイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
記号
入力パルス幅
端子名
tTIWH
TIN0, TIN1
tTIWL
IN0 ∼ IN7
規格値
条件
—
最小
最大
4 tCP
—
単位
備考
ns
・タイマ入力タイミング
0.8 VCC
0.8 VCC
0.2 VCC
TIN0, TIN1
IN0 ~ IN7
tTIWH
0.2 VCC
tTIWL
(11) タイマ出力タイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C)
項目
CLK ↑ → TOUT 変化時間
記号
tTO
端子名
TOT0, TOT1,
PPG0 ∼ PPG3
条件
—
規格値
最小
最大
30
—
単位
備考
ns
・タイマ出力タイミング
CLK
2.4 V
2.4 V
0.8 V
TOUT
tTO
46
DS07-13716-3
MB90440G シリーズ
(12) トリガ入力タイミング
(VCC = 4.5 V ∼ 5.5 V, VSS = 0.0 V, TA = –40 °C ∼+ 105 °C)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
INT0 ∼ INT7,
ADTG
—
規格値
単位
備考
最小
最大
5 tCP
—
ns
通常動作時
1
—
µs
ストップモード時
・トリガ入力タイミング
0.8 VCC
INT0 ~ INT7
ADTG
DS07-13716-3
0.8 VCC
0.2 VCC
tTRGH
0.2 VCC
tTRGL
47
MB90440G シリーズ
5. A/D コンバータ
・電気的特性
(VCC = AVCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, 3.0 V ≦ AVRH − AVRL, TA =− 40 °C ∼ +105 °C)
記号
端子名
分解能
—
総合誤差
項目
規格値
単位
最小
標準
最大
—
—
—
10
bit
—
—
—
—
± 5.0
LSB
非直線性誤差
—
—
—
—
± 2.5
LSB
微分直線性誤差
—
—
—
—
± 1.9
LSB
ゼロトランジション電圧
VOT
AN0 ∼ AN7
AVRL −
3.5 LSB
AVRL +
0.5 LSB
AVRL +
4.5 LSB
V
フルスケール
トランジション電圧
VFST
AN0 ∼ AN7
AVRH −
6.5 LSB
AVRH −
1.5 LSB
AVRH +
1.5 LSB
V
コンペア時間
—
—
66 tCP
—
—
ns
サンプリング期間
—
—
32 tCP
—
—
ns
アナログポート入力電流
IAIN
AN0 ∼ AN7
—
—
10
µA
アナログ入力電圧
VAIN
AN0 ∼ AN7
AVRL
—
AVRH
V
—
AVRH
AVRL +
2.7 LSB
—
AVCC
V
—
AVRL
0
—
AVRH −
2.7 LSB
V
IA
AVCC
—
2
6
mA
IAH
AVCC
—
—
5
µA
IR
AVRH
—
0.9
1.3
mA
IRH
AVRH
—
—
5
µA
—
AN0 ∼ AN7
—
—
4
LSB
基準電圧
電源電流
基準電圧供給電流
チャネル間バラツキ
備考
1 LSB =
(AVRH −
AVRL)/1024[V]
マシンクロッ
ク 16 MHz 時
*
*
* : A/D コンバータを動作させていないときは , CPU を停止させたときの電流 (VCC = AVCC = AVRH = 5.0 V) になります。
48
DS07-13716-3
MB90440G シリーズ
・A/D コンバータの用語の定義
分解能
:A/D 変換器により識別可能なアナログ変化
直線性誤差
:ゼロトランジション点 “00
(
0000 0000”←→“00 0000 0001”) とフルスケールトランジション点
“11
(
1111 1110”←→“11 1111 1111”
) とを結んだ直線と , 実際の変換特性との偏差
微分直線性誤差:出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
総合誤差
:実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 /
直 線性誤差を含む誤差
総合誤差
3FF
1.5 LSB
3FE
実際の変換特性
デジタル出力
3FD
{1 LSB × (N − 1) + 0.5 LSB}
004
VNT
( 実測値 )
003
実際の変換特性
002
理想特性
001
0.5 LSB
AVRL
AVRH
アナログ入力
デジタル出力 N の総合誤差=
1 LSB ( 理想値 ) =
VNT −{1 LSB × (N − 1) + 0.5 LSB}
〔LSB〕
1 LSB
AVRH − AVRL
〔V〕
1024
VOT ( 理想値 ) = AVRL + 0.5 LSB〔V〕
VFST ( 理想値 ) = AVRH − 1.5 LSB〔V〕
VNT:デジタル出力が (N − 1) から N に遷移する電圧
(続く)
DS07-13716-3
49
MB90440G シリーズ
(続き)
直線性誤差
微分直線性誤差
3FF
実際の変換特性
N+1
{1 LSB × (N - 1) + VOT }
実際の変換特性
デジタル出力
3FD
VFST
( 実測値 )
VNT
( 実測値 )
004
実際の変換特性
003
デジタル出力
3FE
理想特性
N
V(N + 1)T
( 実測値 )
N−1
VNT
002
理想特性
( 実測値 )
実際の変換特性
N−2
001
VOT ( 実測値 )
AVRL
AVRH
AVRL
アナログ入力
デジタル出力 N の
直線性誤差
デジタル出力 N の
微分直線性誤差
=
=
1 LSB =
AVRH
アナログ入力
VNT −{1 LSB × (N − 1) + VOT}
〔LSB〕
1 LSB
V (N + 1) T − VNT
− 1 LSB〔LSB〕
1 LSB
VFST − VOT
1022
〔V〕
VOT :デジタル出力が “000H” から “001H” に遷移する電圧
VFST:デジタル出力が “3FEH” から “3FFH” に遷移する電圧
・A/D 変換部の注意事項
アナログ入力の外部回路の出力インピーダンスは , 以下のような条件で使用してください。
・外部回路の出力インピーダンスは約 5 kΩ以下を推奨します。( サンプリング期間=2.00 µs @マシンクロック 16 MHz 時 )
・外部にコンデンサを使用する場合には , 外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考えて , 内部
コンデンサの数千倍を目安にすることを推奨します。
(注意事項)外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング期間が不足する場合がありま
す ( サンプリング期間= 2.00 µs @マシンクロック 16 MHz 時 ) 。
サンプリング期間 4.00 µs で出力インピーダンスは約 15 kΩ 以下が可能です。
コンパレータ
アナログ入力
R
C
MB90F443G/V440G R ≒ 3.2 kΩ. C ≒ 30 pF
MB90443G ( 開発中 ) R ≒ 2.6 kΩ. C ≒ 28 pF
・誤差について
| AVRH − AVRL |が小さくなるに従って , 相対的な誤差は大きくなります。
50
DS07-13716-3
MB90440G シリーズ
6. フラッシュメモリ書込み/消去特性
項目
条件
セクタ消去時間
チップ消去時間
TA = + 25 °C
VCC = 5.0 V
ワード (16 ビット幅 )
書込み時間
書込み消去回数
DS07-13716-3
—
規格値
単位
備考
15
s
内部での消去前書込み時間
を除く
5
—
s
内部での消去前書込み時間
を除く
—
16
3,600
µs
システムレベル
のオーバヘッド時間を除く
10,000
—
—
cycle
最小
標準
最大
—
1
—
51
MB90440G シリーズ
■ 特性例
・ “L” レベル出力電圧
・“H” レベル出力電圧
VOH – IOH
VOL – IOL
(Vcc = 4.5 V, Ta = +25˚C)
4.5
0.8
4
0.7
3.5
0.6
VOL [mV]
VOH [V]
3
2.5
(VCC = 4.5 V, Ta = +25˚C)
0.5
0.4
2
0.3
1.5
0.2
1
0.1
0.5
0
0.0
-2.0
-4.0
-6.0
IOH [mA]
52
-8.0
-10.0
0
0.0
2.0
4.0
6.0
8.0
10.0
IOL [mA]
DS07-13716-3
MB90440G シリーズ
・電源電流 (FLASH)
Iccs – Vcc
Icc – Vcc
(Ta = +25˚C)
(Ta = +25˚C)
20
50
fcp = 16 MHz
fcp = 16 MHz
18
45
16
40
fcp = 12 MHz
fcp = 12 MHz
14
fcp = 10 MHz
30
Iccs [mA]
Icc [mA]
35
fcp = 8 MHz
25
fcp = 10 MHz
12
fcp = 8 MHz
10
8
20
15
6
fcp = 4 MHz
10
fcp = 4 MHz
4
fcp = 2 MHz
fcp = 2 MHz
2
5
0
2.0
3.0
4.0
5.0
6.0
0
2.0
7.0
3.0
4.0
5.0
7.0
Vcc [V]
Vcc [V]
ICTS – VCC
ICCH – VCC
(Ta = +25˚C)
(fcp = 2 MHz, Ta = +25˚C)
600
6.0
20
18
500
16
14
ICCT [ A]
ICTS [ A]
400
300
12
10
8
200
6
4
100
2
0
0
2.0
3.0
4.0
5.0
6.0
7.0
2.0
3.0
4.0
5.0
6.0
7.0
Vcc [V]
Vcc [V]
DS07-13716-3
53
MB90440G シリーズ
■ オーダ型格
型格
MB90443GPF(開発中)
MB90F443GPF
MB90V440GCR
54
パッケージ
備考
プラスチック・QFP , 100 ピン
(FPT-100P-M06)
セラミック・PGA, 256 ピン
(PGA-256C-A01)
評価・エバリュエーション品
DS07-13716-3
MB90440G シリーズ
■ パッケージ・外形寸法図
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード(参考)
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
(FPT-100P-M06)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07-13716-3
55
MB90440G シリーズ
■ 本版での主な変更内容
ページ
場所
変更箇所
■ 品種構成
リソース名を変更
16 ビット入出力タイマ → 16 ビットフリーランタイマ
■ 端子配列図
端子名を変更
35 ピン:AVR + → AVRH
36 ピン:AVR − → AVRL
17
■ ブロックダイヤグラム
リソース名を変更
16 ビット入出力タイマ→ 16 ビットフリーランタイマ
31
■ 割込み要因と割込みベクタ , 割込み制御レジスタ 割込みベクタ番号 #19 の割込み要因名を変更
37
■ 電気的特性
3
5
I/O タイマ→ 16 ビットフリーランタイマ
4. 交流規格
(5) バスリードタイミングの記号 tRHLH の項目を変更
RD ↓→ RD ↑
42
■ 電気的特性
45
(1) クロックタイミングの項目:クロック周波数に ,
PLL 使用時の制限を追加。
4. 交流規格
(9) UART0/1, シリアル I/O タイミング
シリアル・クロック・サイクルタイムの規格値を変更
最小:8 tCP → 4 tCP
変更箇所は , 本文中のページ左側の|によって示しています。
56
DS07-13716-3
MB90440G シリーズ
MEMO
DS07-13716-3
57
MB90440G シリーズ
MEMO
58
DS07-13716-3
MB90440G シリーズ
MEMO
DS07-13716-3
59
MB90440G シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部
Similar pages