1.8 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07–13734–9
16 ビット・マイクロコントローラ
CMOS
®
MB90330A シリーズ
MB90333A/F334A/F335A/V330A
■ 概 要
MB90330A シリーズは , パソコン周辺機器などの USB 通信が要求される用途向けに設計された 16 ビットマイクロコン
トローラです。USB機能は, 12 Mbpsのファンクション動作ばかりでなく, ホスト動作が可能です。ディスプレイやオーディ
オなどのパソコン周辺機器や USB 通信対応の携帯機器制御などに適した機能を搭載しています。命令体系は , F2MC *ファ
ミリと同じく AT アーキテクチャを継承し , C 言語対応・アドレッシングモードの拡張・符号付き乗除算命令の強化・ビット
処理の充実化を図っています。さらに , 32 ビットアキュムレータの搭載により , ロングワード処理が可能です。
*:F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
■ 特 長
・クロック
・ 発振回路および PLL クロック逓倍回路内蔵
・ 発振クロック
・ 発振クロックの 2 分周 ( 原振 6 MHz 発振:3 MHz) のメインクロック
・ USB 用クロック は 48 MHz
・ 6 MHz, 12 MHz, 24 MHz のマシンクロックから設定可能
・ 最小命令実行時間 , 41.7 ns (6 MHz 発振 , 4 逓倍:マシンクロック 24 MHz, VCC = 3.3 V 動作時 )
・最大メモリ空間:16 M バイト
・24 ビットアドレッシング
・バンクアドレッシング
・命令体系
・ データタイプ ( ビット , バイト , ワード , ロングワード )
・ アドレッシングモード (23 種類 )
・ 32 ビットアキュムレータの採用による演算精度の強化
・ 符号付き乗除算命令 , RETI 命令機能強化
・C 言語 / マルチタスクに対応する命令体系
・ システムスタックポインタの採用
・ 命令セットの対称性とバレルシフト命令
・プログラムパッチ機能 (2 アドレスポインタ )
・4 バイトの命令キュー
(続く)
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2004-2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2010.7
MB90330A シリーズ
(続き)
・割込み機能
・ プライオリティレベルがプログラマブルに設定可能
・ 32 要因の割込み機能
・データ転送機能
・ 拡張インテリジェント I/O サービス機能:最大 16 チャネル
・ μDMAC:最大 16 チャネル
・低消費電力モード
・ スリープモード (CPU 動作クロックが停止 )
・ タイムベースタイマモード ( 発振クロックとタイムベースタイマが動作 )
・ ストップモード ( 発振クロックが停止 )
・ CPU 間欠動作モード ( 設定されたサイクルごとに CPU が動作 )
・ 時計モード (32 kHz 発振クロックと時計タイマが動作 )
・パッケージ
・ LQFP-120P (FPT-120P-M24:0.40 mm ピンピッチ )
・ LQFP-120P (FPT-120P-M21:0.50 mm ピンピッチ )
・プロセス:CMOS テクノロジ
・動作保証温度:− 40 °C ∼+ 85 °C (USB 使用時:0 °C ∼+ 70 °C)
2
DS07–13734–9
MB90330A シリーズ
■ 内蔵周辺機能 ( リソース )
・I/O ポート:最大 94 本
・タイムベースタイマ:1 チャネル
・ウォッチドッグタイマ:1 チャネル
・時計タイマ:1 チャネル
・16 ビットリロードタイマ:3 チャネル
・多機能タイマ
・ 16 ビットフリーランタイマ:1 チャネル
・ アウトプットコンペア:4 チャネル
16 ビットフリーランタイマのカウント値とコンペアレジスタへの設定値が一致した場合 , 割込み要求を出力可能
・ インプットキャプチャ:4 チャネル
外部入力端子から入力された信号の有効エッジを検出することにより, 16ビットフリーランタイマのカウント値をイン
プットキャプチャデータレジスタに取込み , 割込み要求を出力可能
・ 8/16 ビット PPG タイマ (8 ビット× 6 チャネルあるいは 16 ビット× 3 チャネル ) 出力パルスの周期・デューティを任意
に変更可能
・ 16 ビット PWC タイマ:1 チャネル
タイマ機能 , パルス幅測定機能
・UART:4 チャネル
・ 全二重ダブルバッファ (8 ビット長 ) 付き
・ 非同期転送またはクロック同期シリアル転送 ( 拡張 I/O シリアル ) が設定可能
・拡張 I/O シリアルインタフェース:1 チャネル
・DTP/ 外部割込み回路 (8 チャネル )
・ 外部割込み入力による拡張インテリジェント I/O サービスの起動
・ 外部割込み入力による割込み出力
・遅延割込み出力モジュール
・ タスク切換え用の割込み要求を出力
・8/10 ビット A/D コンバータ (16 チャネル )
・ 8 ビット分解能または 10 ビット分解能が設定可能
・USB :1 チャネル
・ USB ファンクション機能 (USB Full Speed 対応 )
・ Full Speed をサポート /Endpoint を最大 6 つまで指定可能
・ デュアルポート RAM (FIFO モードもサポート )
・ 転送タイプ (Control, Interrupt, Bulk, Isochronus 転送可 )
・ USB ホスト機能
・I2C インタフェース:3 チャネル
・ Intel 社 SM バス仕様と Philips 社 I2C バス仕様
・ 2 ワイヤデータ転送プロトコル仕様
・ マスタとスレーブ送信 / 受信
DS07–13734–9
3
MB90330A シリーズ
■ 品種構成
品種名
MB90V330A
MB90F334A
MB90F335A
MB90333A
評価用
フラッシュメモリ
内蔵タイプ
フラッシュメモリ
内蔵タイプ
マスク ROM
内蔵タイプ
搭載なし
384 K バイト
512 K バイト
256 K バイト
28 K バイト
24 K バイト
30 K バイト
16 K バイト
分類
ROM 容量
RAM 容量
*
⎯
あり
エミュレータ専用電源
CPU 機能
基本命令数
最小命令実行時間
アドレッシング種類
プログラムパッチ機能
最大メモリ空間
:351 命令
:41.7 ns / 6 MHz 発振 (4 逓倍使用時:マシンクロック 24 MHz)
:23 種類
:2 アドレスポインタ分
:16 M バイト
ポート
入出力ポート (CMOS) 94 本
UART
全二重ダブルバッファ付き
クロック同期 / 非同期が設定可能
I/O シリアルとしても使用可能
専用ボーレートジェネレータ内蔵
4 チャネル内蔵
16 ビット
リロードタイマ
16 ビットリロードタイマ動作
3 チャネル内蔵
多機能タイマ
16 ビットフリーランタイマ× 1 チャネル
アウトプットコンペア× 4 チャネル
インプットキャプチャ× 4 チャネル
8/16 ビット PPG タイマ (8 ビットモード× 6 チャネル,16 ビットモード× 3 チャネル )
16 ビット PWC タイマ× 1 チャネル
8/10 ビット
A/D コンバータ
16 チャネル ( 入力マルチプレクス )
8 ビット分解能または 10 ビット分解能が設定可能
変換時間:最小 7.16 μs ( 最大マシンクロック 24 MHz 時 )
DTP/ 外部割込み
8 チャネル
割込み要因:“L” → “H” エッジ /“H” → “L” エッジ /“L” レベル /“H” レベル設定可能
I2C
3 チャネル
拡張 I/O シリアル
インタフェース
1 チャネル
USB
1 チャネル
USB ファンクション機能 (USB Full Speed 対応 )
USB ホスト機能
外部バス
インタフェース
マルチ / ノンマルチ対応
5 V 耐圧 I/O
16 本搭載 (UTEST, I2C 用 I/O を除いて )
低消費電力モード
スリープモード / タイムベースタイマモード / ストップモード / CPU 間欠モード / 時計モード
プロセス
CMOS
動作電圧
3.3 V ± 0.3 V ( 最大マシンクロック 24 MHz 時 )
*:エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。詳細につきましては
MB2147-01 または MB2147-20 ハードウェアマニュアル (「3.3 エミュレータ専用電源切換え」) を参照してください。
4
DS07–13734–9
MB90330A シリーズ
■ パッケージと品種対応
MB90333A
MB90F334A
MB90F335A
MB90V330A
FPT-120P-M24 (LQFP-0.40 mm)
○
○
○
×
FPT-120P-M21 (LQFP-0.50 mm)
○
○
○
×
PGA-299C-A01 (PGA)
×
×
×
○
パッケージ
○:あり ×:なし
(注意事項)各パッケージの詳細は「■パッケージ・外形寸法図」を参照してください。
DS07–13734–9
5
P92/SCK2
P93/SIN3
P94/SOT3
P95/SCK3
P96/ADTG/FRCK
AVCC
AVRH
AVSS
P70/AN0
P71/AN1
P72/AN2
P73/AN3
P74/AN4
P75/AN5
P76/AN6
P77/AN7
VSS
P80/AN8
P81/AN9
P82/AN10
P83/AN11
P84/AN12
P85/AN13
P86/AN14
P87/AN15
PA0/IN0
PA1/IN1
PA2/IN2
PA3/IN3
PA4/OUT0
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
P27/A23/PPG3
P26/A22/PPG2
P25/A21/PPG1
P24/A20/PPG0
P23/A19
P22/A18
P21/A17
P20/A16
P17/AD15/D15
P16/AD14/D14
P15/AD13/D13
P14/AD12/D12
X0
X1
VSS
VCC
P13/AD11/D11
P12/AD10/D10
P11/AD09/D09
P10/AD08/D08
P07/AD07/D07
P06/AD06/D06
P05/AD05/D05
P04/AD04/D04
P03/AD03/D03
P02/AD02/D02
P01/AD01/D01
P00/AD00/D00
P57/CLK
P56/RDY
MB90330A シリーズ
■ 端子配列図
(TOP VIEW)
P30/A00/TIN1
P31/A01/TOT1
P32/A02/TIN2
P33/A03/TOT2
P34/A04
P35/A05
P36/A06
P37/A07
P40/A08/TIN0
P41/A09/TOT0
P42/A10/SIN0
P43/A11/SOT0
X0A
X1A
VCC
VSS
P44/A12/SCK0
P45/A13/SIN1
P46/A14/SOT1
P47/A15/SCK1
P60/INT0
P61/INT1
P62/INT2/SIN
P63/INT3/SOT
P64/INT4/SCK
P65/INT5/PWC
P66/INT6/SCL0
P67/INT7/SDA0
P90/SIN2
P91/SOT2
6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
RST
MD0
MD1
MD2
P55/HAK
P54/HRQ
P53/WRH
P52/WRL
P51/RD
P50/ALE
HCON
VCC
HVP
HVM
VSS
VCC
DVP
DVM
VSS
UTEST
PB6/PPG5
PB5/PPG4
PB4
PB3/SDA2
PB2/SCL2
PB1/SDA1
PB0/SCL1
PA7/OUT3
PA6/OUT2
PA5/OUT1
(FPT-120P-M24 / FPT-120P-M21)
DS07–13734–9
MB90330A シリーズ
■ 端子機能説明
端子番号
端子名
入出力
回路
形式*
108, 107
X0, X1
A
振動子を接続する端子です。
外部クロックを接続する場合は X1 端子側を開放してください。
13, 14
X0A, X1A
A
32 kHz 発振端子です。
90
RST
F
外部リセット入力端子です。
汎用入出力ポートです。
プルアップ抵抗設定レジスタ (RDR0) により , プルアップ抵抗を付加 (RD00 ∼
RD07 = 1) に設定できます。出力設定時は無効です。
P00 ∼ P07
H
93 ∼ 100
AD00 ∼ AD07
マルチプレクスモード時 , 外部アドレス / データバス下位入出力端子として機能
します。
D00 ∼ D07
ノンマルチプレクスモード時 , 外部データバス下位出力端子として機能します。
P10 ∼ P13
汎用入出力ポートです。
プルアップ抵抗設定レジスタ (RDR1) により , プルアップ抵抗を付加 (RD10 ∼
RD13 = 1) に設定できます。出力設定時は無効です。
H
101 ∼ 104
AD08 ∼ AD11
マルチプレクスモード時 , 外部アドレス / データバス上位入出力端子として機能
します。
D08 ∼ D11
ノンマルチプレクスモード時 , 外部データバス上位出力端子として機能します。
P14 ∼ P17
汎用入出力ポートです。
プルアップ抵抗設定レジスタ (RDR1) により , プルアップ抵抗を付加 (RD14 ∼
RD17 = 1) に設定できます。出力設定時は無効です。
H
109 ∼ 112
AD12 ∼ AD15
マルチプレクスモード時 , 外部アドレス / データバス上位入出力端子として機能
します。
D12 ∼ D15
ノンマルチプレクスモード時 , 外部データバス上位出力端子として機能します。
P20 ∼ P23
汎用の入出力ポートです。外バスモード時は , 外部アドレス出力制御レジスタ
(HACR) の対応するビットが “1” の時 , 汎用入出力ポートとして機能します。
D
113 ∼ 116
A16 ∼ A19
A20 ∼ A23
汎用の入出力ポートです。外バスモード時は , 外部アドレス出力制御レジスタ
(HACR) の対応するビットが “1” の時 , 汎用入出力ポートとして機能します。
D
8 ビット PPG タイマ ch.0 ∼ ch.3 出力端子として機能します。
P30
A00
汎用入出力ポートです。
D
TIN1
A01
TOT1
ノンマルチバスモード時,外部アドレス端子として機能します。
16 ビットリロードタイマ ch.1 のイベント入力端子として機能します。
P31
2
マルチプレクスモード時 , 外部アドレス出力制御レジスタ (HACR) の対応する
ビットが “0” の時 , アドレス上位出力端子として機能します。
ノンマルチプレクスモード時 , 外部アドレス出力制御レジスタ (HACR) の対応す
るビットが “0” の時 , アドレス上位出力端子として機能します。
PPG0 ∼ PPG3
1
マルチプレクスモード時 , 外部アドレス出力制御レジスタ (HACR) の対応する
ビットが “0” の時 , アドレス上位出力端子として機能します。
ノンマルチプレクスモード時 , 外部アドレス出力制御レジスタ (HACR) の対応す
るビットが “0” の時 , アドレス上位出力端子として機能します。
P24 ∼ P27
117 ∼ 120
機能
汎用入出力ポートです。
D
ノンマルチバスモード時,外部アドレス端子として機能します。
16 ビットリロードタイマ ch.1 の出力端子として機能します。
(続く)
DS07–13734–9
7
MB90330A シリーズ
端子番号
端子名
入出力
回路
形式*
P32
3
A02
汎用入出力ポートです。
D
TIN2
A03
汎用入出力ポートです。
D
TOT2
5∼8
P34 ∼ P37
D
A04 ∼ A07
A08
汎用入出力ポートです。
G
汎用入出力ポートです。
G
TOT0
12
A10
汎用入出力ポートです。
G
UART ch.0 データ入力端子として機能します。
P43
汎用入出力ポートです。
A11
G
A12
汎用入出力ポートです。
G
SCK0
19
汎用入出力ポートです。
G
UART ch.1 データ入力端子として機能します。
P46
汎用入出力ポートです。
A14
G
A15
汎用入出力ポートです。
G
SCK1
82
P50
ALE
P51
RD
ノンマルチバスモード時,外部アドレス端子として機能します。
UART ch.1 データ出力端子として機能します。
P47
81
ノンマルチバスモード時,外部アドレス端子として機能します。
SIN1
SOT1
20
ノンマルチバスモード時,外部アドレス端子として機能します。
UART ch.0 クロック入出力端子として機能します。
P45
A13
ノンマルチバスモード時,外部アドレス端子として機能します。
UART ch.0 データ出力端子として機能します。
P44
18
ノンマルチバスモード時,外部アドレス端子として機能します。
SIN0
SOT0
17
ノンマルチバスモード時,外部アドレス端子として機能します。
16 ビットリロードタイマ ch.0 の出力端子として機能します。
P42
11
ノンマルチバスモード時,外部アドレス端子として機能します。
16 ビットリロードタイマ ch.0 のイベント入力端子として機能します。
P41
A09
汎用入出力ポートです。
ノンマルチバスモード時,外部アドレス端子として機能します。
TIN0
10
ノンマルチバスモード時,外部アドレス端子として機能します。
16 ビットリロードタイマ ch.2 の出力端子として機能します。
P40
9
ノンマルチバスモード時,外部アドレス端子として機能します。
16 ビットリロードタイマ ch.2 のイベント入力端子として機能します。
P33
4
機能
ノンマルチバスモード時,外部アドレス端子として機能します。
UART ch.1 クロック入出力端子として機能します。
L
汎用入出力ポートです。
外バスモード時 , アドレス取り込み許可信号端子として機能します。
L
汎用入出力ポートです。
外バスモード時 , リードストローブ出力端子として機能します。
(続く)
8
DS07–13734–9
MB90330A シリーズ
端子番号
端子名
入出力
回路
形式*
P52
83
WRL
汎用入出力ポートです。
L
P53
84
WRH
HRQ
L
HAK
RDY
21,22
CLK
P60,P61
C
汎用入出力ポートです (5 V 耐圧です )。
C
SOT
INT4
汎用入出力ポートです (5 V 耐圧です )。
C
SCK
INT5
汎用入出力ポートです (5 V 耐圧です )。
C
PWC
27
SCL0
外部割込み ch.5 入力端子として機能します。
PWC 入力端子として機能します。
P66
INT6
外部割込み ch.4 入力端子として機能します。
拡張 I/O シリアルインタフェースクロック入出力端子です。
P65
26
外部割込み ch.3 入力端子として機能します。
拡張 I/O シリアルインタフェースデータ出力端子です。
P64
25
外部割込み ch.2 入力端子として機能します。
拡張 I/O シリアルインタフェースデータ入力端子です。
P63
INT3
汎用入出力ポートです (5 V 耐圧です )。
汎用入出力ポートです (5 V 耐圧です )。
C
SIN
24
外バスモード時 , マシンサイクルクロック出力端子として機能します。EPCR レ
ジスタの CKE ビットが “0” の時 , 汎用入出力ポートとして機能します。
外部割込み ch.0, ch.1 入力端子として機能します。
P62
INT2
外バスモード時 , 外部レディ入力端子として機能します。EPCR レジスタの
RYE ビットが “0” の時 , 汎用入出力ポートとして機能します。
汎用入出力ポートです。
L
INT0,INT1
23
外バスモード時 , ホールドアクノリッジ出力端子として機能します。EPCR レジ
スタの HDE ビットが “0” の時 , 汎用入出力ポートとして機能します。
汎用入出力ポートです。
L
P57
92
外バスモード時 , ホールド要求入力端子として機能します。EPCR レジスタの
HDE ビットが “0” の時 , 汎用入出力ポートとして機能します。
汎用入出力ポートです。
L
P56
91
バス幅 16 ビットの外バスモード時 , 上位側データライトストローブ出力端子と
して機能します。EPCR レジスタの WRE ビットが “0” の時 , 汎用入出力ポート
として機能します。
汎用入出力ポートです。
L
P55
86
外バスモード時 , 下位側データライトストローブ出力端子として機能します。
EPCR レジスタの WRE ビットが “0” の時 , 汎用入出力ポートとして機能します。
汎用入出力ポートです。
P54
85
機能
汎用入出力ポートです (5 V 耐圧です )。
C
外部割込み ch.6 入力端子として機能します。
I2C インタフェース ch.0 クロック入出力端子として機能します。
I2C インタフェース動作中は , ポート出力を Hi-Z としてください。
(続く)
DS07–13734–9
9
MB90330A シリーズ
端子番号
端子名
入出力
回路
形式*
P67
28
INT7
汎用入出力ポートです (5 V 耐圧です )。
C
48 ∼ 55
29
30
31
32
33
34
P70 ∼ P77
I
AN0 ∼ AN7
P80 ∼ P87
SIN2
P91
SOT2
P92
SCK2
P93
SIN3
P94
SOT3
P95
SCK3
I
ADTG
D
60 ∼ 63
PA0 ∼ PA3
D
D
D
D
SDA1
D
SCL2
汎用入出力ポートです (5 V 耐圧です )。
C
SDA2
A/D コンバータ使用時に外部トリガ入力端子として機能します。
フリーランタイマ使用時の外部クロック入力端子として機能します。
C
汎用入出力ポートです (5 V 耐圧です )。
インプットキャプチャ ch.0 ∼ ch.3 のトリガ入力として取り込まれます。
C
汎用入出力ポートです (5 V 耐圧です )。
アウトプットコンペア ch.0 ∼ ch.3 のイベント出力端子として機能します。
汎用入出力ポートです (5 V 耐圧です )。
C
I2C インタフェース ch.1 クロック入出力端子として機能します。
I2C インタフェース動作中は , ポート出力を Hi-Z としてください。
汎用入出力ポートです (5 V 耐圧です )。
C
I2C インタフェース ch.1 データ入出力端子として機能します。
I2C インタフェース動作中は , ポート出力を Hi-Z としてください。
汎用入出力ポートです (5 V 耐圧です )。
C
PB3
67
汎用入出力ポートです。
UART ch.3 クロック入出力端子として機能します。
PB2
66
汎用入出力ポートです。
UART ch.3 データ出力端子として機能します。
PB1
65
汎用入出力ポートです。
UART ch.3 データ入力端子として機能します。
OUT0 ∼ OUT3
SCL1
汎用入出力ポートです。
UART ch.2 クロック入出力端子として機能します。
PB0
64
汎用入出力ポートです。
UART ch.2 データ出力端子として機能します。
IN0 ∼ IN3
PA4 ∼ PA7
汎用入出力ポートです。
UART ch.2 データ入力端子として機能します。
FRCK
56 ∼ 59
汎用入出力ポートです。
アナログ入力 ch.8 ∼ ch.15 端子として機能します。
P96
35
汎用入出力ポートです。
アナログ入力 ch.0 ∼ ch.7 端子として機能します。
AN8 ∼ AN15
P90
外部割込み ch.7 入力端子として機能します。
I2C インタフェース ch.0 データ入出力端子として機能します。
I2C インタフェース動作中は , ポート出力を Hi-Z としてください。
SDA0
39 ∼ 46
機能
I2C インタフェース ch.2 クロック入出力端子として機能します。
I2C インタフェース動作中は , ポート出力を Hi-Z としてください。
汎用入出力ポートです (5 V 耐圧です )。
C
I2C インタフェース ch.2 データ入出力端子として機能します。
I2C インタフェース動作中は , ポート出力を Hi-Z としてください。
(続く)
10
DS07–13734–9
MB90330A シリーズ
(続き)
端子番号
端子名
入出力
回路
形式*
68
PB4
C
69, 70
PB5, PB6
PPG4, PPG5
D
機能
汎用入出力ポートです (5 V 耐圧です )。
汎用入出力ポートです。
8 ビット PPG タイマ ch.4, ch.5 出力端子として機能します。
71
UTEST
C
USB テスト用端子です。通常使用時はプルダウン接続願います。
73
DVM
K
USB ファンクション D −端子です。
74
DVP
K
USB ファンクション D +端子です。
77
HVM
K
USB ホスト D −端子です。
78
HVP
K
USB ホスト D +端子です。
80
HCON
E
外付けプルアップ抵抗接続端子です。
36
AVCC
⎯
A/D コンバータ電源端子です。
37
AVRH
J
38
AVSS
⎯
A/D コンバータ電源端子です。
動作モード指定用入力端子です。
A/D コンバータ外部基準電源端子です。
87 ∼ 89
MD2 ∼ MD0
B
15, 75, 79,
105
VCC
⎯
電源端子です。
16, 47, 72,
76, 106
VSS
⎯
電源端子 (GND) です。
*:回路形式につきましては , 「■入出力回路形式」を参照してください。
DS07–13734–9
11
MB90330A シリーズ
■ 入出力回路形式
分類
回路
備考
A
X1
クロック入力
X1A
X0
X0A
・ 高速用発振帰還抵抗 約 1 MΩ
・ 低速用発振帰還抵抗 約 10 MΩ
・ スタンバイコントロール付き
スタンバイ制御信号
B
CMOS ヒステリシス入力
CMOS ヒステリシス
入力
C
・ CMOS ヒステリシス入力
・ N-ch オープンドレイン出力
N-ch
Nout
CMOS ヒステリシス
入力
スタンバイ制御信号
D
P-ch
Pout
N-ch
Nout
CMOS ヒステリシス入力
スタンバイ制御信号
E
・ CMOS 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
<注意事項>
・ 入出力ポートの出力と内蔵リソースの
出力は兼用しているため , 一つの出力
バッファを共有しています。
・ 入出力ポートの入力と , 内蔵リソースの
入力は兼用しているため , 一つの入力
バッファを共有しています。
CMOS 出力
P-ch
Pout
N-ch
Nout
F
プルアップ抵抗付き CMOS ヒステリシス
入力
R
CMOS ヒステリシス
入力
(続く)
12
DS07–13734–9
MB90330A シリーズ
分類
回路
備考
G
P-ch
Pout
N-ch
Nout
オープンドレイン
制御信号
・ CMOS 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
オープンドレイン制御信号付き
CMOS ヒステリシス
入力
スタンバイ制御信号
H
制御信号
R
P-ch
Pout
N-ch
Nout
・ CMOS 出力
・ CMOS 入力
( スタンバイ時入力遮断機能付き )
・ 入力プルアップ抵抗制御付き
CMOS 入力
スタンバイ制御信号
I
P-ch
Pout
N-ch
Nout
CMOS ヒステリシス入力
スタンバイ制御信号
A/D コンバータ
アナログ入力
J
・ CMOS 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ アナログ入力
( アナログ入力許可レジスタ (ADER) の対
応するビットが “1” の場合は , A/D コン
バータのアナログ入力が有効になります)
<注意事項>
・ 入出力ポートの出力と , 内蔵リソースの
出力は兼用しているため , 一つの出力
バッファを共有しています。
・ 入出力ポートの入力と , 内蔵リソースの
入力は兼用しているため , 一つの入力
バッファを共有しています。
A/D コンバータ (AVRH) 電圧入力端子
P-ch
P-ch
N-ch
N-ch
AVRH 入力
A/D コンバータ
アナログ入力
許可信号
(続く)
DS07–13734–9
13
MB90330A シリーズ
(続き)
分類
回路
備考
K
USB 入出力端子
D + 入力
D - 入力
D+
差動入力
D−
Full D + 出力
Full D - 出力
Low D + 出力
Low D - 出力
方向
スピード
L
P-ch
Pout
N-ch
Nout
・ CMOS 出力
・ CMOS 入力
・ スタンバイコントロール付き
CMOS 入力
スタンバイ制御信号
14
DS07–13734–9
MB90330A シリーズ
■ デバイスの取扱いについて
1. ラッチアップの防止 , 電源投入について
CMOS IC では , 次に示すような場合にラッチアップ現象を生じることがあります。
・ 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合
・ VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合
・ VCC 電圧より , AVCC 電源が先に供給された場合
アナログ系の電圧印加は , 必ず VCC と同時にいれるか , デジタル電源の投入後に行ってください ( 電源 OFF の場合
は , アナログ系電源を先に落とすか , 同時に落としてください ) 。
ラッチアップが起きると電源電流が激増し , 素子の熱破壊に至ることがありますので , 使用に際しては十分注意してく
ださい。
2. 未使用端子の処理について
入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破壊の原因になることがあ
ります。使用していない入力端子は , 2 kΩ 以上の抵抗を介して , プルアップまたはプルダウンの処置をしてください。使用
していない入出力端子は, 出力状態に設定して開放とするか, 入力状態に設定して入力端子と同じ処理をしてください。使
用していない出力端子は , 開放としてください。
3. A/D コンバータ未使用時の端子処理について
A/D コンバータを使用しない場合は,AVCC = AVRH = VCC, AVSS = VSS となるように接続してください。
4. 外部クロック使用時の注意について
外部クロック使用時においても , パワーオンリセット , サブクロックモードおよびストップモードからの解除には , 発
振安定待ち時間がとられます。なお , 外部クロック使用時には , 25 MHz 上限を目安に使用してください。
下図に外部クロック使用例を示します。
・外部クロック使用方法
X0
開放
X1
5. 電源端子 (VCC/VSS) の取扱いについて
VCC 端子または VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部
で同電位にすべきもの同士を接続してあります。不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作
の防止 , 総出力電流規格を遵守などのため , 必ずすべての VCC 端子と VSS 端子を外部で電源およびグランドに接続してく
ださい。また , 電源供給源と本デバイスの VCC 端子と VSS 端子は低インピーダンスで接続してください。
本デバイスの近くで , VCC 端子と VSS 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続
することをお勧めします。
6. 水晶発振回路について
X0/X1 端子および X0A/X1A 端子の近くにノイズがあると , デバイスの誤動作の原因となる可能性があります。
X0/X1 端
子,X0A/X1A 端子,水晶発振子 ( またはセラミック発振子 ) およびグランドへのバイパスコンデンサをできるだけデバイ
スの近くに配置するようにプリント板を設計してください。
グランドで X0/X1 端子および X0A/X1A 端子を取り囲むようにプリント板アートワークを設計すると,安定した動作が
得られますので,この設計を強く推奨します。
各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。
7. PLL クロックモード動作中の注意
本マイクロコントローラで PLL クロックを選択している時に発振子が外れたり , あるいはクロック入力が停止した場
合 , 本マイクロコントローラは PLL 内部の自励発振回路の自走周波数で動作を継続する場合があります。
この動作は , 保
証外の動作です。
DS07–13734–9
15
MB90330A シリーズ
8. 供給電源の安定化
VCC 電源電圧の動作範囲内においても , 電源電圧の急激な変化があると誤動作を生じることがあります。安定化の基準
として , 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10%以下になるように , また電源の切
換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるように電源電圧を安定させてください。
9. 2 系統品を 1 系統で使用する場合
2 系統品である , MB90330A シリーズを 1 系統で使用する場合 , X0A = VSS:X1A =開放として使用してください。
10.フラッシュメモリへの書込みについて
フラッシュメモリへのシリアル書込みは , 必ず , 動作電圧:VCC = 3.13 V ∼ 3.6 V 内で行ってください。
フラッシュメモリへの通常書込みは , 必ず,動作電圧:VCC = 3.0 V ∼ 3.6 V 内で行ってください。
11.シリアル通信について
シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。そのため , ノイズを抑える
ボードの設計をしてください。
また , 万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し , 最後にデータのチェックサムなどを付加
してエラー検出を行ってください。エラーが検出された場合には , 再送を行うなどの処理をしてください。
16
DS07–13734–9
MB90330A シリーズ
■ ブロックダイヤグラム
X0, X1
X0A,X1A
RST
MD0 ~ MD2
クロック
制御回路
F2MC-16LX
CPU
割込み
コントローラ
RAM
ROM
SIN0 ~ SIN3
SOT0 ~ SOT3
SCK0 ~ SCK3
UART/SIO
ch.0~ch.3
SCL0 ~ SCL2
SDA0 ~ SDA2
I2C
ch.0~ch.2
内
部
デ
|
タ
バ
ス
8/16 ビット
PPG タイマ
ch.0 ∼ ch.5*
PPG0 ~ PPG5
インプット
キャプチャ
ch.0 ∼ ch.3
IN0 ~ IN3
16 ビット
フリーラン
タイマ
FRCK
AVCC
AVRH
AVSS
AN0 ~ AN15
ADTG
8/10 ビット
A/D コンバータ
TOT0 ~ TOT2
TIN0 ~ TIN2
16 ビット
リロードタイマ
ch.0 ∼ ch.2
16 ビット PWC
PWC
USB
SIO
SIN
SOT
SCK
DVP
DVM
HVP
HVM
HCON
UTEST
INT0 ~ INT7
アウトプット
コンペア
ch.0 ∼ ch.3
( ファンクション )
( ホスト )
OUT0 ~ OUT3
μDMAC
外部割込み
入出力ポート ( ポート 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B)
P00
P10
P20
P30
P40
P50
P60
P70
P80
P90
PA0 PB0
P07
P17
P27
P37
P47
P57
P67
P77
P87
P96
PA7 PB6
*:8 ビットで使用する場合のチャネルです。16 ビットで使用する場合は , 3 チャネル (ch.1, ch.3, ch.5) となります。
( 注意事項 ) 入出力ポートは , 各周辺機能 ( リソース ) と端子を共用しています。
詳細は , 「■ 端子配列図」および「■ 端子機能説明」を参照してください。
また , 各周辺機能 ( リソース ) の端子として使用される場合は , 入出力ポートとしては使用できません。
DS07–13734–9
17
MB90330A シリーズ
■ メモリマップ
MB90330A シリーズのメモリマップ (1/3)
シングルチップモード (ROM ミラー機能あり )
MB90V330A
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
ROM (FF バンク )
ROM (FE バンク )
MB90F334A
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
ROM (FD バンク )
FD0000H
FD0000H
FCFFFFH ROM (FC バンク ) FCFFFFH
FC0000H
FC0000H
FBFFFFH
FBFFFFH
ROM (FB バンク )
FB0000H
FB0000H
FAFFFFH
FAFFFFH
ROM (FA バンク )
FA0000H
FA0000H
F9FFFFH
ROM (F9 バンク ) F9FFFFH
F90000H
F90000H
F8FFFFH
ROM (F8 バンク ) F8FFFFH
F80000H
F80000H
00FFFFH
008000H
007FFFH
ROM
(FF バンクのイメージ )
周辺領域
007900H
00FFFFH
008000H
007FFFH
ROM (FF バンク )
ROM (FE バンク )
ROM (FD バンク )
ROM (FB バンク )
ROM (FA バンク )
ROM (F9 バンク )
ROM
(FF バンクのイメージ )
周辺領域
007900H
MB90F335A
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
FD0000H
FCFFFFH
FC0000H
FBFFFFH
FB0000H
FAFFFFH
FA0000H
F9FFFFH
F90000H
F8FFFFH
F80000H
00FFFFH
008000H
007FFFH
ROM (FF バンク )
MB90333A
FFFFFFH
ROM (FF バンク )
FF0000H
FEFFFFH
ROM (FE バンク )
FE0000H
ROM (FD バンク ) FDFFFFH ROM (FD バンク )
FD0000H
ROM (FC バンク ) FCFFFFH
FC0000H
ROM (FB バンク ) FBFFFFH ROM (FB バンク )
FB0000H
ROM (FA バンク ) FAFFFFH
FA0000H
ROM (F9 バンク ) F9FFFFH
F90000H
ROM (F8 バンク ) F8FFFFH
F80000H
ROM (FE バンク )
ROM
(FF バンクのイメージ )
周辺領域
007900H
00FFFFH
008000H
007FFFH
ROM
(FF バンクのイメージ )
周辺領域
007900H
007100H
006100H
000100H
レジスタ 000100H
0000FBH
0000FBH
18
レジスタ
000100H
000000H
レジスタ
0000FBH
004100H
RAM 領域
(16K バイト )
000100H
000000H
レジスタ
0000FBH
周辺領域
周辺領域
周辺領域
周辺領域
000000H
RAM 領域
(30 K バイト )
RAM 領域
(24 K バイト )
RAM 領域
(28 K バイト )
000000H
DS07–13734–9
MB90330A シリーズ
MB90330A シリーズのメモリマップ (2/3)
内 ROM 外バスモード (ROM ミラー機能あり )
MB90V330A
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
FD0000H
FCFFFFH
ROM (FF バンク )
ROM (FE バンク )
ROM (FD バンク )
ROM (FC バンク )
FC0000H
FBFFFFH
ROM (FB バンク )
FB0000H
FAFFFFH
ROM (FA バンク )
FA0000H
F9FFFFH
ROM (F9 バンク )
F90000H
F8FFFFH
ROM (F8 バンク )
F80000H
MB90F334A
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
FD0000H
FCFFFFH
FC0000H
FBFFFFH
FB0000H
FAFFFFH
FA0000H
F9FFFFH
F90000H
F8FFFFH
F80000H
外部領域
00FFFFH
008000H
007FFFH
007900H
ROM
(FF バンクのイメージ )
周辺領域
MB90F335A
ROM (FF バンク )
ROM (FE バンク )
ROM (FD バンク )
*
1
ROM (FB バンク )
ROM (FA バンク )
ROM (F9 バンク )
*
1
FFFFFFH
FF0000H
FEFFFFH ROM (FE バンク )
FE0000H
FDFFFFH ROM (FD バンク )
FD0000H
FCFFFFH
FC0000H
FBFFFFH
FB0000H
FAFFFFH
FA0000H
F9FFFFH
F90000H
F8FFFFH
F80000H
008000H
007FFFH
007900H
外部領域
ROM (FB バンク )
ROM (FA バンク )
ROM (F9 バンク )
ROM (F8 バンク )
FF0000H
FEFFFFH
FE0000H
FDFFFFH
周辺領域
007FFFH
周辺領域
007900H
外部領域
007FFFH
外部領域
RAM 領域
(24 K バイト )
004100H
RAM 領域
(16 K バイト )
000100H
レジスタ 000100H
レジスタ 000100H
0000FBH
0000FBH
0000FBH
レジスタ 000100H
000000H
レジスタ
0000FBH
周辺領域
周辺領域
000000H
周辺領域
007900H
RAM 領域
(30 K バイト )
006100H
周辺領域
ROM (FE バンク )
ROM (FD バンク )
FD0000H
FCFFFFH
*
2
FC0000H
FBFFFFH
ROM (FB バンク )
FB0000H
FAFFFFH
*
2
FA0000H
F9FFFFH
外部領域
F90000H
F8FFFFH
外部領域
F80000H
外部領域
RAM 領域
(28 K バイト )
ROM (FF バンク )
00FFFFH
00FFFFH
ROM
ROM
ROM
(FF バンクのイメージ ) 008000H (FF バンクのイメージ ) 008000H (FF バンクのイメージ )
007100H
000000H
ROM (FC バンク )
FFFFFFH
外部領域
外部領域
00FFFFH
ROM (FF バンク )
MB90333A
周辺領域
000000H
* 1:F80000H ∼ F8FFFFH, FC0000H ∼ FCFFFFH の領域のリード動作時には “1” がリードされます。
* 2:FA0000H ∼ FAFFFFH, FC0000H ∼ FCFFFFH の領域のリード動作時には “1” がリードされます。
DS07–13734–9
19
MB90330A シリーズ
MB90330A シリーズのメモリマップ (3/3)
外 ROM 外バスモード
MB90V330A
FFFFFFH
MB90F334A
FFFFFFH
外部領域
008000H
007FFFH
007900H
周辺領域
MB90F335A
FFFFFFH
007900H
外部領域
周辺領域
008000H
007FFFH
007900H
周辺領域
外部領域
008000H
007FFFH
外部領域
RAM 領域
(30 K バイト )
006100H
RAM 領域
(24 K バイト )
RAM 領域
(28 K バイト )
000100H
レジスタ 000100H
0000FBH
0000FBH
レジスタ
000000H
004100H
RAM 領域
(16 K バイト )
000100H
レジスタ
0000FBH
000100H
000000H
レジスタ
0000FBH
周辺領域
周辺領域
周辺領域
周辺領域
周辺領域
007900H
外部領域
007100H
000000H
FFFFFFH
外部領域
外部領域
008000H
007FFFH
MB90333A
000000H
(注意事項)
・ ROM ミラー機能レジスタの設定を行った場合 , 00 バンクの上位側 (“008000H ∼ 00FFFFH”) に FF バンクの上位側
(“FF8000H ∼ FFFFFFH”) のデータがミラーイメージで見えるようになります。
・ ROM ミラー機能は , C コンパイラのスモールモデルを有効に生かすことができます。
・ FF バンクの下位 16 ビットアドレスは , 00 バンクの下位 16 ビットアドレスと同じになります。ただし , FF バンクの ROM
領域は 48 K バイトを超えますので , 00 バンクには , ROM 領域の全データをミラーイメージで見せることはできません。
・ C コンパイラのスモールモデルをご使用の場合は , データテーブルを “FF8000H ∼ FFFFFFH” に格納しておくことで ,
“008000H ∼ 00FFFFH” のミラーイメージとしてデータテーブルを見せることができます。したがって , ポインタで far 指
定を宣言することなく , ROM 領域内のデータテーブルを参照できます。
・ MB90F335A は , 搭載 RAM 領域が MB90V330A よりも大きいため , 007100H より大きい領域のエミュレーションは ,
ツール側でエミュレーションメモリエリアの設定を行う必要があります。
設定については , 下記 URL より「アプリケーションノート」→「MB90330A series デバック環境設定に関する注意事項」
を参照してください。
http://edevice.fujitsu.com/micom/jp-support/
・ エミュレーションメモリ領域 (007100H ∼ 0078FFH) へのアクセスは , 搭載 RAM 領域へのアクセスより 1 サイクル多く ,
3 サイクルとなります。
20
DS07–13734–9
MB90330A シリーズ
■ F2MC-16LX CPU プログラミングモデル
・専用レジスタ
AH
アキュムレータ
AL
USP
ユーザスタックポインタ
SSP
システムスタックポインタ
PS
プロセッサステータス
PC
プログラムカウンタ
ダイレクトページレジスタ
DPR
プログラムバンクレジスタ
PCB
データバンクレジスタ
DTB
USB
ユーザスタックバンクレジスタ
SSB
システムスタックバンクレジスタ
ADB
アディショナルデータバンクレジスタ
8 ビット
16 ビット
32 ビット
・汎用レジスタ
MSB
LSB
16 ビット
000180H + RP × 10H
RW0
RL0
RW1
RW2
RL1
RW3
R1
R0
RW4
R3
R2
RW5
R5
R4
RW6
R7
R6
RW7
RL2
RL3
・プロセッサステータス
bit 15
PS
DS07–13734–9
13 12
ILM
8 7
RP
0
CCR
21
MB90330A シリーズ
■ I/O マップ
読出し /
書込み
リソース名
初期値
ポート 0 データレジスタ
R/W
ポート 0
XXXXXXXXB
PDR1
ポート 1 データレジスタ
R/W
ポート 1
XXXXXXXXB
000002H
PDR2
ポート 2 データレジスタ
R/W
ポート 2
XXXXXXXXB
000003H
PDR3
ポート 3 データレジスタ
R/W
ポート 3
XXXXXXXXB
000004H
PDR4
ポート 4 データレジスタ
R/W
ポート 4
XXXXXXXXB
000005H
PDR5
ポート 5 データレジスタ
R/W
ポート 5
XXXXXXXXB
000006H
PDR6
ポート 6 データレジスタ
R/W
ポート 6
XXXXXXXXB
000007H
PDR7
ポート 7 データレジスタ
R/W
ポート 7
XXXXXXXXB
000008H
PDR8
ポート 8 データレジスタ
R/W
ポート 8
XXXXXXXXB
000009H
PDR9
ポート 9 データレジスタ
R/W
ポート 9
-XXXXXXXB
00000AH
PDRA
ポート A データレジスタ
R/W
ポート A
XXXXXXXXB
アドレス
レジスタ
略称
000000H
PDR0
000001H
レジスタ
00000BH
使用禁止
00000CH
PDRB
ポート B データレジスタ
R/W
ポート B
- XXXXXXXB
00000DH
DDRB
ポート B 方向レジスタ
R/W
ポート B
- 0 0 0 0 0 0 0B
00000EH
使用禁止
00000FH
000010H
DDR0
ポート 0 方向レジスタ
R/W
ポート 0
0 0 0 0 0 0 0 0B
000011H
DDR1
ポート 1 方向レジスタ
R/W
ポート 1
0 0 0 0 0 0 0 0B
000012H
DDR2
ポート 2 方向レジスタ
R/W
ポート 2
0 0 0 0 0 0 0 0B
000013H
DDR3
ポート 3 方向レジスタ
R/W
ポート 3
0 0 0 0 0 0 0 0B
000014H
DDR4
ポート 4 方向レジスタ
R/W
ポート 4
0 0 0 0 0 0 0 0B
000015H
DDR5
ポート 5 方向レジスタ
R/W
ポート 5
0 0 0 0 0 0 0 0B
000016H
DDR6
ポート 6 方向レジスタ
R/W
ポート 6
0 0 0 0 0 0 0 0B
000017H
DDR7
ポート 7 方向レジスタ
R/W
ポート 7
0 0 0 0 0 0 0 0B
000018H
DDR8
ポート 8 方向レジスタ
R/W
ポート 8
0 0 0 0 0 0 0 0B
000019H
DDR9
ポート 9 方向レジスタ
R/W
ポート 9
- 0 0 0 0 0 0 0B
00001AH
DDRA
ポート A 方向レジスタ
R/W
ポート A
0 0 0 0 0 0 0 0B
00001BH
ODR4
ポート 4 出力端子レジスタ
R/W
ポート 4 ( オープン
ドレイン制御 )
0 0 0 0 0 0 0 0B
00001CH
RDR0
ポート 0 プルアップ抵抗レジスタ
R/W
ポート 0
( プルアップ )
0 0 0 0 0 0 0 0B
00001DH
RDR1
ポート 1 プルアップ抵抗レジスタ
R/W
ポート 1
( プルアップ )
0 0 0 0 0 0 0 0B
00001EH
ADER0
アナログ入力許可レジスタ 0
R/W
ポート 7, 8, A/D
1 1 1 1 1 1 1 1B
00001FH
ADER1
アナログ入力許可レジスタ 1
R/W
ポート 7, 8, A/D
1 1 1 1 1 1 1 1B
000020H
SMR0
シリアルモードレジスタ 0
R/W
0 0 1 0 0 0 0 0B
000021H
SCR0
シリアル制御レジスタ 0
R/W
0 0 0 0 0 1 0 0B
SIDR0
シリアル入力データレジスタ 0
R
SODR0
シリアル出力データレジスタ 0
W
SSR0
シリアルステータスレジスタ 0
R/W
000022H
000023H
UART0
XXXXXXXXB
0 0 0 0 1 0 0 0B
(続く)
22
DS07–13734–9
MB90330A シリーズ
アドレス
レジスタ
略称
000024H
UTRLR0
000025H
読出し /
書込み
レジスタ
リソース名
初期値
通信プリスケーラ
(UART0)
0 0 0 0 0 0 0 0B
UART プリスケーラリロードレジスタ 0
R/W
UTCR0
UART プリスケーラ制御レジスタ 0
R/W
000026H
SMR1
シリアルモードレジスタ 1
R/W
0 0 1 0 0 0 0 0B
000027H
SCR1
シリアル制御レジスタ 1
R/W
0 0 0 0 0 1 0 0B
SIDR1
シリアル入力データレジスタ 1
R
SODR1
シリアル出力データレジスタ 1
W
000029H
SSR1
シリアルステータスレジスタ 1
R/W
00002AH
UTRLR1
UART プリスケーラリロードレジスタ 1
R/W
00002BH
UTCR1
UART プリスケーラ制御レジスタ 1
R/W
00002CH
SMR2
シリアルモードレジスタ 2
R/W
0 0 1 0 0 0 0 0B
00002DH
SCR2
シリアル制御レジスタ 2
R/W
0 0 0 0 0 1 0 0B
SIDR2
シリアル入力データレジスタ 2
R
SODR2
シリアル出力データレジスタ 2
W
00002FH
SSR2
シリアルステータスレジスタ 2
R/W
000030H
UTRLR2
UART プリスケーラリロードレジスタ 2
R/W
000031H
UTCR2
UART プリスケーラ制御レジスタ 2
R/W
000032H
SMR3
シリアルモードレジスタ 3
R/W
0 0 1 0 0 0 0 0B
000033H
SCR3
シリアル制御レジスタ 3
R/W
0 0 0 0 0 1 0 0B
SIDR3
シリアル入力データレジスタ 3
R
SODR3
シリアル出力データレジスタ 3
W
000035H
SSR3
シリアルステータスレジスタ 3
R/W
000036H
UTRLR3
UART プリスケーラリロードレジスタ 3
R/W
000037H
UTCR3
UART プリスケーラ制御レジスタ 3
R/W
000028H
00002EH
000034H
UART1
0 0 0 0 - 0 0 0B
XXXXXXXXB
0 0 0 0 1 0 0 0B
通信プリスケーラ
(UART1)
UART2
0 0 0 0 0 0 0 0B
0 0 0 0 - 0 0 0B
XXXXXXXXB
0 0 0 0 1 0 0 0B
通信プリスケーラ
(UART2)
UART3
0 0 0 0 0 0 0 0B
0 0 0 0 - 0 0 0B
XXXXXXXXB
0 0 0 0 1 0 0 0B
通信プリスケーラ
(UART3)
0 0 0 0 0 0 0 0B
0 0 0 0 - 0 0 0B
000038H
∼
00003BH
使用禁止
00003CH
ENIR
DTP/ 割込み許可レジスタ
R/W
00003DH
EIRR
DTP/ 割込み要因レジスタ
R/W
要求レベル設定レジスタ下位
R/W
要求レベル設定レジスタ上位
R/W
0 0 0 0 0 0 0 0B
00-----0B
00003EH
00003FH
ELVR
000040H
ADCS0
A/D 制御ステータスレジスタ下位
R/W
000041H
ADCS1
A/D 制御ステータスレジスタ上位
R/W
000042H
ADCR0
A/D データレジスタ下位
R/W
000043H
ADCR1
A/D データレジスタ上位
R/W
000044H
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
DTP/ 外部割込み
8/10 ビット
A/D コンバータ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
XXXXXXXXB
0 0 1 0 1 XXXB
使用禁止
000045H
ADMR
A/D 変換チャネル選択レジスタ
R/W
8/10 ビット
A/D コンバータ
0 0 0 0 0 0 0 0B
000046H
PPGC0
PPG0 動作モード制御レジスタ
R/W
PPG ch.0
0X0 0 0XX1B
000047H
PPGC1
PPG1 動作モード制御レジスタ
R/W
PPG ch.1
0X0 0 0 0 0 1B
000048H
PPGC2
PPG2 動作モード制御レジスタ
R/W
PPG ch.2
0X0 0 0XX1B
(続く)
DS07–13734–9
23
MB90330A シリーズ
読出し /
書込み
リソース名
初期値
PPG3 動作モード制御レジスタ
R/W
PPG ch.3
0X0 0 0 0 0 1B
PPGC4
PPG4 動作モード制御レジスタ
R/W
PPG ch.4
0X0 0 0XX1B
00004BH
PPGC5
PPG5 動作モード制御レジスタ
R/W
PPG ch.5
0X0 0 0 0 0 1B
00004CH
PPG01
PPG0, PPG1 出力制御レジスタ
R/W
PPG ch.0/ch.1
0 0 0 0 0 0XXB
R/W
PPG ch.2/ch.3
0 0 0 0 0 0 XXB
R/W
PPG ch.4/ch.5
0 0 0 0 0 0 XXB
アドレス
レジスタ
略称
000049H
PPGC3
00004AH
レジスタ
00004DH
00004EH
使用禁止
PPG23
PPG2, PPG3 出力制御レジスタ
00004FH
000050H
使用禁止
PPG45
PPG4, PPG5 出力制御レジスタ
000051H
使用禁止
000052H
ICS01
インプットキャプチャコントロール
ステータスレジスタ 01
R/W
インプット
キャプチャ ch.0/ch.1
0 0 0 0 0 0 0 0B
000053H
ICS23
インプットキャプチャコントロール
ステータスレジスタ 23
R/W
インプット
キャプチャ ch.2/ch.3
0 0 0 0 0 0 0 0B
000054H
OCS0
アウトプットコンペアコントロール
レジスタ ch.0 下位
R/W
000055H
OCS1
アウトプットコンペアコントロール
レジスタ ch.1 上位
R/W
000056H
OCS2
アウトプットコンペアコントロール
レジスタ ch.2 下位
R/W
000057H
OCS3
アウトプットコンペアコントロール
レジスタ ch.3 上位
R/W
SMCS
シリアルモードコントロールステータス
レジスタ
R/W
シリアルデータレジスタ
R/W
000058H
000059H
00005AH
SDR
00005BH
SDCR
通信プリスケーラ制御レジスタ
R/W
PWCSR
PWC コントロールステータス
レジスタ
R/W
00005CH
00005DH
00005EH
00005FH
000060H
PWCR
PWC データバッファレジスタ
R/W
DIVR
PWC 分周比制御レジスタ
R/W
000061H
000062H
000063H
000064H
000065H
アウトプット
コンペア ch.0/ch.1
アウトプット
コンペア ch.2/ch.3
0 0 0 0 - - 0 0B
- - - 0 0 0 0 0B
0 0 0 0 - - 0 0B
- - - 0 0 0 0 0B
XXXX0 0 0 0B
拡張シリアル
I/O
0 0 0 0 0 0 1 0B
XXXXXXXXB
通信プリスケーラ
0XXX0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 XB
16 ビット
PWC タイマ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
- - - - - - 0 0B
使用禁止
TMCSR0
TMR0
TMRLR0
TMR0
TMRLR0
タイマ制御ステータスレジスタ 0
0 0 0 0 0 0 0 0B
R/W
XXXX 0 0 0 0B
16 ビット
リロードタイマ
ch.0
16 ビットタイマレジスタ 0 下位
R
XXXXXXXXB
16 ビットリロードレジスタ 0 下位
W
16 ビットタイマレジスタ 0 上位
R
XXXXXXXXB
16 ビットリロードレジスタ 0 上位
W
XXXXXXXXB
XXXXXXXXB
(続く)
24
DS07–13734–9
MB90330A シリーズ
アドレス
000066H
000067H
000068H
000069H
00006AH
00006BH
00006CH
00006DH
レジスタ
略称
TMCSR1
TMR1
読出し /
書込み
レジスタ
リソース名
0 0 0 0 0 0 0 0B
R/W
タイマ制御ステータスレジスタ 1
初期値
XXXX 0 0 0 0B
16 ビット
リロードタイマ
ch.1
16 ビットタイマレジスタ 1 下位
R
16 ビットリロードレジスタ 1 下位
W
16 ビットタイマレジスタ 1 上位
R
XXXXXXXXB
TMRLR1
16 ビットリロードレジスタ 1 上位
W
XXXXXXXXB
TMCSR2
タイマ制御ステータスレジスタ 2
R/W
TMRLR1
TMR1
TMR2
TMRLR2
TMR2
TMRLR2
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
XXXX 0 0 0 0B
16 ビット
リロードタイマ
ch.2
16 ビットタイマレジスタ 2 下位
R
16 ビットリロードレジスタ 2 下位
W
16 ビットタイマレジスタ 2 上位
R
XXXXXXXXB
16 ビットリロードレジスタ 2 上位
W
XXXXXXXXB
00006EH
XXXXXXXXB
XXXXXXXXB
使用禁止
00006FH
ROMM
ROM ミラー機能選択レジスタ
W
000070H
IBSR0
I2C バスステータスレジスタ 0
R
000071H
IBCR0
ROM ミラー機能
選択モジュール
0 0 0 0 0 0 0 0B
R/W
2
I C バスコントロールレジスタ 0
2
- - - - - - 1 1B
0 0 0 0 0 0 0 0B
I2C バス
インタフェース
ch.0
000072H
ICCR0
I C バスクロックコントロールレジスタ
0
R/W
000073H
IADR0
I2C バスアドレスレジスタ 0
R/W
XXXXXXXXB
000074H
IDAR0
R/W
XXXXXXXXB
2
R
0 0 0 0 0 0 0 0B
2
R/W
2
I C バスデータレジスタ 0
000075H
XX 0 XXXXXB
使用禁止
000076H
IBSR1
000077H
IBCR1
I C バスステータスレジスタ 1
I C バスコントロールレジスタ 1
2
0 0 0 0 0 0 0 0B
I2C バス
インタフェース
ch.1
000078H
ICCR1
I C バスクロックコントロールレジスタ
1
R/W
000079H
IADR1
I2C バスアドレスレジスタ 1
R/W
XXXXXXXXB
00007AH
IDAR1
I2C バスデータレジス 1
R/W
XXXXXXXXB
R
0 0 0 0 0 0 0 0B
00007BH
XX 0 XXXXXB
使用禁止
00007CH
IBSR2
I C バスステータスレジスタ 2
00007DH
IBCR2
I2C バスコントロールレジスタ 2
R/W
2
0 0 0 0 0 0 0 0B
I2C バス
インタフェース
ch.2
00007EH
ICCR2
I2C バスクロックコントロールレジスタ
2
R/W
00007FH
IADR2
I2C バスアドレスレジスタ 2
R/W
XXXXXXXXB
000080H
IDAR2
I2C バスデータレジスタ 2
R/W
XXXXXXXXB
XX 0 XXXXXB
000081H
∼
000085H
使用禁止
(続く)
DS07–13734–9
25
MB90330A シリーズ
アドレス
000086H
000087H
レジスタ
略称
TCDT
000088H
TCCS
000089H
00008AH
00008BH
CPCLR
読出し /
書込み
レジスタ
リソース名
初期値
タイマデータレジスタ下位
R/W
0 0 0 0 0 0 0 0B
タイマデータレジスタ上位
R/W
0 0 0 0 0 0 0 0B
タイマコントロールステータスレジスタ
下位
R/W
タイマコントロールステータスレジスタ
上位
R/W
コンペアクリアレジスタ下位
R/W
XXXXXXXXB
コンペアクリアレジスタ上位
R/W
XXXXXXXXB
0 0 0 0 0 0 0 0B
16 ビット
フリーランタイマ
0 0 0 0 0 0 0 0B
0 - - 0 0 0 0 0B
00008CH
∼
00009AH
使用禁止
00009BH
DCSR
DMA ディスクリプタチャネル指定
レジスタ
R/W
00009CH
DSRL
DMA ステータスレジスタ 下位
R/W
00009DH
DSRH
DMA ステータスレジスタ 上位
R/W
00009EH
PACSR
プログラムアドレス検出制御
ステータスレジスタ
R/W
アドレス一致検出
0 0 0 0 0 0 0 0B
00009FH
DIRR
遅延割込み要因発生 / 解除レジスタ
R/W
遅延割込み
- - - - - - - 0B
0000A0H
LPMCR
低消費電力モード制御レジスタ
R/W
低消費電力
制御回路
0 0 0 1 1 0 0 0B
0000A1H
CKSCR
クロック選択レジスタ
R/W
クロック
1 1 1 1 1 1 0 0B
R/W
μDMAC
0 0 0 0 0 0 0 0B
μDMAC
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0000A2H
使用禁止
0000A3H
0000A4H
DSSR
DMA ストップステータスレジスタ
0000A5H
ARSR
自動レディ機能選択レジスタ
W
0000A6H
HACR
外部アドレス出力選択レジスタ
W
0000A7H
EPCR
バス制御信号選択レジスタ
W
0000A8H
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
ウォッチドッグ
タイマ
X - XXX 1 1 1B
0000A9H
TBTC
タイムベースタイマ制御レジスタ
R/W
タイムベース
タイマ
1 - - 0 0 1 0 0B
0000AAH
WTC
時計タイマ制御レジスタ
R/W
時計タイマ
1 0 0 0 1 0 0 0B
0000ABH
外部端子
******** B
1 0 0 0 * 1 0 -B
使用禁止
0000ACH
DERL
DMA 許可レジスタ下位
R/W
0000ADH
DERH
DMA 許可レジスタ上位
R/W
0000AEH
FMCS
フラッシュメモリコントロールステータ
スレジスタ
R/W
0000AFH
0 0 1 1- - 0 0B
μDMAC
フラッシュメモリ
I/F
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 X 0 0 0 0B
使用禁止
(続く)
26
DS07–13734–9
MB90330A シリーズ
読出し /
書込み
アドレス
レジスタ
略称
0000B0H
ICR00
割込み制御レジスタ 00
R/W
0 0 0 0 0 1 1 1B
0000B1H
ICR01
割込み制御レジスタ 01
R/W
0 0 0 0 0 1 1 1B
0000B2H
ICR02
割込み制御レジスタ 02
R/W
0 0 0 0 0 1 1 1B
0000B3H
ICR03
割込み制御レジスタ 03
R/W
0 0 0 0 0 1 1 1B
0000B4H
ICR04
割込み制御レジスタ 04
R/W
0 0 0 0 0 1 1 1B
0000B5H
ICR05
割込み制御レジスタ 05
R/W
0 0 0 0 0 1 1 1B
0000B6H
ICR06
割込み制御レジスタ 06
R/W
0 0 0 0 0 1 1 1B
0000B7H
ICR07
割込み制御レジスタ 07
R/W
0000B8H
ICR08
割込み制御レジスタ 08
R/W
0000B9H
ICR09
割込み制御レジスタ 09
R/W
0 0 0 0 0 1 1 1B
0000BAH
ICR10
割込み制御レジスタ 10
R/W
0 0 0 0 0 1 1 1B
0000BBH
ICR11
割込み制御レジスタ 11
R/W
0 0 0 0 0 1 1 1B
0000BCH
ICR12
割込み制御レジスタ 12
R/W
0 0 0 0 0 1 1 1B
0000BDH
ICR13
割込み制御レジスタ 13
R/W
0 0 0 0 0 1 1 1B
0000BEH
ICR14
割込み制御レジスタ 14
R/W
0 0 0 0 0 1 1 1B
0000BFH
ICR15
割込み制御レジスタ 15
R/W
0 0 0 0 0 1 1 1B
0000C0H
HCNT0
ホストコントロールレジスタ 0
R/W
0 0 0 0 0 0 0 0B
0000C1H
HCNT1
ホストコントロールレジスタ 1
R/W
0 0 0 0 0 0 0 1B
0000C2H
HIRQ
ホスト割込みレジスタ
R/W
0 0 0 0 0 0 0 0B
0000C3H
HERR
ホストエラーステータスレジスタ
R/W
0 0 0 0 0 0 1 1B
0000C4H
HSTATE
ホスト状態ステータスレジスタ
R/W
XX0 1 0 0 1 0B
0000C5H
HFCOMP
SOF 割込み FRAME 比較レジスタ
R/W
0 0 0 0 0 0 0 0B
R/W
0 0 0 0 0 0 0 0B
レジスタ
0000C6H
0000C7H
HRTIMER
R/W
リトライタイマ設定レジスタ 0000C8H
0000C9H
0000CAH
0000CBH
0000CCH
0000CDH
0000CEH
HADR
ホストアドレスレジスタ
HEOF
EOF 設定レジスタ
HFRAME
FRAME 設定レジスタ
HTOKEN
ホストトークンエンドポイント
レジスタ
0000CFH
0000D0H
0000D1H
0000D2H
0000D3H
0000D4H
0000D5H
リソース名
割込み
コントローラ
USB ホスト
初期値
0 0 0 0 0 1 1 1B
0 0 0 0 0 1 1 1B
0 0 0 0 0 0 0 0B
R/W
XXXXXX 0 0B
R/W
X 0 0 0 0 0 0 0B
R/W
0 0 0 0 0 0 0 0B
R/W
XX 0 0 0 0 0 0B
R/W
0 0 0 0 0 0 0 0B
R/W
XXXXX 0 0 0B
R/W
0 0 0 0 0 0 0 0B
R/W
1 0 1 0 0 0 0 0B
R/W
0 0 0 0 0 0 0 0B
使用禁止
UDCC
UDC 制御レジスタ
EP0C
EP0 制御レジスタ
EP1C
EP1 制御レジスタ
R/W
USB
0 1 0 0 0 0 0 0B
R/W
ファンクション
XXXX 0 0 0 0B
R/W
0 0 0 0 0 0 0 0B
R/W
0 1 1 0 0 0 0 1B
(続く)
DS07–13734–9
27
MB90330A シリーズ
アドレス
0000D6H
レジスタ
略称
レジスタ
R/W
0 1 1 0 0 0 0 0B
R/W
0 1 0 0 0 0 0 0B
R/W
0 1 1 0 0 0 0 0B
R/W
0 1 0 0 0 0 0 0B
R/W
0 1 1 0 0 0 0 0B
R/W
0 1 0 0 0 0 0 0B
R/W
0 1 1 0 0 0 0 0B
R
0 0 0 0 0 0 0 0B
R
XXXXX 0 0 0B
UDC ステータスレジスタ
R/W
XX0 0 0 0 0 0B
UDCIE
UDC 割込み許可レジスタ
R/W, R
0 0 0 0 0 0 0 0B
EP0IS
R/W
XXXXXXXXB
EP0I ステータスレジスタ
R/W
1 0 XXX 1 XXB
EP0OS
R/W, R
0 XXXXXXXB
EP0O ステータスレジスタ
R/W
1 0 0 XX 0 0 0B
R
XXXXXXXXB
R/W, R
1 0 0 0 0 0 0 XB
EP3C
EP3 制御レジスタ
EP4C
EP4 制御レジスタ
EP5C
EP5 制御レジスタ
TMSP
タイムスタンプレジスタ
0000E0H
UDCS
0000E1H
0000D9H
0000DAH
0000DBH
0000DCH
0000DDH
0000DEH
0000DFH
0000E2H
0000E3H
0000E4H
0000E5H
0000E6H
0000E7H
0000E8H
0000E9H
0000EAH
0000EBH
0000ECH
0000EDH
0000EEH
0000EFH
0000F0H
0000F1H
0000F2H
0000F3H
0000F4H
0000F5H
0000F6H
0000F7H
0000F8H
0000F9H
0000FAH
0000FBH
0000FCH
∼
0000FFH
初期値
0 1 0 0 0 0 0 0B
EP2 制御レジスタ
0000D8H
リソース名
R/W
EP2C
0000D7H
読出し /
書込み
EP1S
EP1 ステータスレジスタ
EP2S
EP2 ステータスレジスタ
EP3S
EP3 ステータスレジスタ
EP4S
EP4 ステータスレジスタ
EP5S
EP5 ステータスレジスタ
EP0DT
EP0 データレジスタ
EP1DT
EP1 データレジスタ
EP2DT
EP2 データレジスタ
EP3DT
EP3 データレジスタ
EP4DT
EP4 データレジスタ
EP5DT
EP5 データレジスタ
R
USB
XXXXXXXXB
R/W, R
ファンクション
1 0 0 0 0 0 0 0B
R
XXXXXXXXB
R/W, R
1 0 0 0 0 0 0 0B
R
XXXXXXXXB
R/W, R
1 0 0 0 0 0 0 0B
R
XXXXXXXXB
R/W, R
1 0 0 0 0 0 0 0B
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
使用禁止
(続く)
28
DS07–13734–9
MB90330A シリーズ
アドレス
レジスタ
略称
読出し /
書込み
レジスタ
リソース名
初期値
000100H
∼
#H
RAM 領域
001FF0H
001FF1H
PADR0
001FF2H
001FF3H
001FF4H
PADR1
001FF5H
プログラムアドレス検出レジスタ下位 ch.0
R/W
XXXXXXXXB
プログラムアドレス検出レジスタ中位 ch.0
R/W
XXXXXXXXB
プログラムアドレス検出レジスタ上位 ch.0
R/W
プログラムアドレス検出レジスタ下位 ch.1
R/W
プログラムアドレス検出レジスタ中位 ch.1
R/W
XXXXXXXXB
プログラムアドレス検出レジスタ上位 ch.1
R/W
XXXXXXXXB
XXXXXXXXB
アドレス一致検出
XXXXXXXXB
#H
∼
0078FFH
未使用領域
007900H
PRLL0
PPG リロードレジスタ下位 ch.0
R/W
007901H
PRLH0
PPG リロードレジスタ上位 ch.0
R/W
007902H
PRLL1
PPG リロードレジスタ下位 ch.1
R/W
007903H
PRLH1
PPG リロードレジスタ上位 ch.1
R/W
007904H
PRLL2
PPG リロードレジスタ下位 ch.2
R/W
007905H
PRLH2
PPG リロードレジスタ上位 ch.2
R/W
007906H
PRLL3
PPG リロードレジスタ下位 ch.3
R/W
007907H
PRLH3
PPG リロードレジスタ上位 ch.3
R/W
007908H
PRLL4
PPG リロードレジスタ下位 ch.4
R/W
007909H
PRLH4
PPG リロードレジスタ上位 ch.4
R/W
00790AH
PRLL5
PPG リロードレジスタ下位 ch.5
R/W
00790BH
PRLH5
PPG リロードレジスタ上位 ch.5
R/W
PPG ch.0
PPG ch.1
PPG ch.2
PPG ch.3
PPG ch.4
PPG ch.5
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
00790CH
∼
00790FH
使用禁止
インプットキャプチャデータ
レジスタ下位 ch.0
R
007911H
インプットキャプチャデータ
レジスタ上位 ch.0
R
007912H
インプットキャプチャデータ
レジスタ下位 ch.1
R
007913H
インプットキャプチャデータ
レジスタ上位 ch.1
R
XXXXXXXXB
007914H
インプットキャプチャデータ
レジスタ下位 ch.2
R
XXXXXXXXB
007915H
インプットキャプチャデータ
レジスタ上位 ch.2
R
007916H
インプットキャプチャデータ
レジスタ下位 ch.3
R
インプットキャプチャデータ
レジスタ上位 ch.3
R
007910H
IPCP0
IPCP1
IPCP2
IPCP3
007917H
XXXXXXXXB
インプット
キャプチャ
ch.0/ch.1
インプット
キャプチャ
ch.2/ch.3
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
(続く)
DS07–13734–9
29
MB90330A シリーズ
(続き)
アドレス
レジスタ
略称
読出し /
書込み
レジスタ
リソース名
初期値
アウトプットコンペア
レジスタ下位 ch.0
R/W
007919H
アウトプットコンペア
レジスタ上位 ch.0
R/W
00791AH
アウトプットコンペア
レジスタ下位 ch.1
R/W
00791BH
アウトプットコンペア
レジスタ上位 ch.1
R/W
XXXXXXXXB
00791CH
アウトプットコンペア
レジスタ下位 ch.2
R/W
XXXXXXXXB
00791DH
アウトプットコンペア
レジスタ上位 ch.2
R/W
00791EH
アウトプットコンペア
レジスタ下位 ch.3
R/W
アウトプットコンペア
レジスタ上位 ch.3
R/W
XXXXXXXXB
007918H
OCCP0
OCCP1
OCCP2
OCCP3
00791FH
XXXXXXXXB
アウトプット
コンペア ch.0/ch.1
アウトプット
コンペア ch.2/ch.3
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
007920H
DBAPL
DMA バッファアドレスポインタ下位
8 ビット
R/W
XXXXXXXXB
007921H
DBAPM
DMA バッファアドレスポインタ中位
8 ビット
R/W
XXXXXXXXB
007922H
DBAPH
DMA バッファアドレスポインタ上位
8 ビット
R/W
XXXXXXXXB
007923H
DMACS
DMA コントロールレジスタ
R/W
007924H
DIOAL
DMA I/O レジスタアドレスポインタ
下位 8 ビット
R/W
XXXXXXXXB
007925H
DIOAH
DMA I/O レジスタアドレスポインタ
上位 8 ビット
R/W
XXXXXXXXB
007926H
DDCTL
DMA データカウンタ下位 8 ビット
R/W
XXXXXXXXB
007927H
DDCTH
DMA データカウンタ上位 8 ビット
R/W
XXXXXXXXB
μDMAC
XXXXXXXXB
007928H
∼
007FFFH
使用禁止
・読込み / 書込みについての説明
R/W :リード / ライト可能
R :リードオンリ
W :ライトオンリ
・ 初期値についての説明
0 :初期値は “0” です。
1 :初期値は “1” です。
X :初期値は不定です。
- :初期値は不定 ( なし ) です。
* :初期値は “1” または “0” です。
(注意事項)007900H ∼ 007FFFH に配置されるレジスタについては , I/O 系命令は使用できません。
30
DS07–13734–9
MB90330A シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込み要因
EI2OS
μDMAC
対応
割込みベクタ
*1
番号
割込み制御レジスタ
アドレス
ICR
アドレス
優先
強度
強
リセット
×
×
#08
08H
FFFFDCH
⎯
⎯
INT 9 命令
×
×
#09
09H
FFFFD8H
⎯
⎯
例外処理
×
×
#10
0AH
FFFFD4H
⎯
⎯
USB ファンクション 1
×
0, 1
#11
0BH
FFFFD0H
2 ∼ 6*2
0CH
FFFFCCH
0000B0H
×
#12
ICR00
USB ファンクション 2
USB ファンクション 3
×
×
#13
0DH
FFFFC8H
×
0EH
FFFFC4H
0000B1H
×
#14
ICR01
USB ファンクション 4
USB ホスト 1
×
×
#15
0FH
FFFFC0H
×
10H
FFFFBCH
0000B2H
×
#16
ICR02
USB ホスト 2
I2C ch.0
×
×
#17
11H
FFFFB8H
×
12H
FFFFB4H
0000B3H
○
#18
ICR03
DTP/ 外部割込み ch.0/ch.1
I2C ch.1
×
×
#19
13H
FFFFB0H
×
14H
FFFFACH
0000B4H
○
#20
ICR04
DTP/ 外部割込み ch.2/ch.3
I2C ch.2
×
×
#21
15H
FFFFA8H
×
16H
FFFFA4H
0000B5H
○
#22
ICR05
DTP/ 外部割込み ch.4/ch.5
PWC / リロードタイマ ch.0
△
14
#23
17H
FFFFA0H
18H
FFFF9CH
ICR06
0000B6H
ICR07
0000B7H
ICR08
0000B8H
ICR09
0000B9H
ICR10
0000BAH
ICR11
0000BBH
ICR12
0000BCH
ICR13
0000BDH
ICR14
0000BEH
ICR15
0000BFH
DTP/ 外部割込み ch.6/ch.7
△
×
#24
インプットキャプチャ ch.0/ch.1
△
7
#25
19H
FFFF98H
リロードタイマ ch.1
△
×
#26
1AH
FFFF94H
インプットキャプチャ ch.2/ch.3
△
8
#27
1BH
FFFF90H
リロードタイマ ch.2
△
×
#28
1CH
FFFF8CH
アウトプットコンペア ch.0/ch.1
○
×
#29
1DH
FFFF88H
PPG ch.0/ch.1
×
×
#30
1EH
FFFF84H
アウトプットコンペア ch.2/ch.3
○
×
#31
1FH
FFFF80H
PPG ch.2/ch.3
×
×
#32
20H
FFFF7CH
UART 送信完了 ch.2/ch.3
○
11
#33
21H
FFFF78H
PPG ch.4/ch.5
×
×
#34
22H
FFFF74H
UART 受信完了 ch.2/ch.3
◎
10
#35
23H
FFFF70H
A/D 変換 / フリーランタイマ
△
15
#36
24H
FFFF6CH
UART 送信完了 ch.0/ch.1
○
13
#37
25H
FFFF68H
拡張シリアル I/O
×
9
#38
26H
FFFF64H
UART 受信完了 ch.0/ch.1
◎
12
#39
27H
FFFF60H
タイムベースタイマ / 時計タイマ
×
×
#40
28H
FFFF5CH
フラッシュメモリステータス
×
×
#41
29H
FFFF58H
遅延割込み出力モジュール
×
×
#42
2AH
FFFF54H
弱
◎:使用可能 , EI2OS 停止機能付 ( 割込みクリア信号にて割込み要求フラグはクリアされます。ストップ要求あり )
○:使用可能 ( 割込みクリア信号にて割込み要求フラグはクリアされます。)
△:ICR を共有する割込み要因を使用しない場合に使用可能
×:使用不可能
* 1:同時に同じレベルの割込みを出力した場合は , 割込みベクタ番号の小さい割込み要因を優先します。
* 2:ch.2, ch.3 は USB ホスト動作時でも使用できます。
(続く)
DS07–13734–9
31
MB90330A シリーズ
(続き)
(注意事項)・ 同一割込み制御レジスタ (ICR) に 2 つの割込み要因がある場合は EI2OS の使用を許可した場合 , どちらか
の割込み要因を検出すると EI2OS が起動されます。EI2OS 起動中は起動要因以外の割込みはマスクされま
すので , EI2OS 使用時は,どちらかの割込み要求をマスクして使用されることを推奨します。
・ 同一割込み制御レジスタ (ICR) に 2 つの割込み要因があるリソースは , 割込みフラグが EI2OS 割込みクリ
ア信号でクリアされます。
・ 同一割込み番号に 2 つの割込み要因があった場合は , リソースは両方の割込み要求フラグが μDMAC 割込
みクリア信号でクリアされます。したがって , 2 つの要因のどちらか一つを DMAC 機能に使用すると , も
う 1 つの割込み機能は使用できません。該当リソースの割込み要求許可ビットを “0” にして , ソフトウェア
ポーリング処理で対処してください。
USB 割込み要因内容
USB 割込み要因
詳細内容
USB ファンクション 1
End Point0-IN End Point0-OUT
USB ファンクション 2
End Point1-5 *
USB ファンクション 3
SUSP SOF BRST WKUP CONF
USB ファンクション 4
SPK
USB ホスト 1
DIRQ CNNIRQ URIRQ RWKIRQ
USB ホスト 2
SOFIRQ CMPIRQ
*:End Point1, 2 は , USB ホスト動作時でも使用できます。
32
DS07–13734–9
MB90330A シリーズ
■ USB
1. USB ファンクション
USB ファンクションは , USB (Universal Serial Bus) 通信プロトコルをサポートするインタフェースです。
・USB ファンクションの特長
・ USB Full Speed 対応
・ Full Speed (12 Mbps) をサポート
・ デバイスステータスは自動応答
・ Bit Stripping, Bit Stuffing, CRC5, CRC16 の自動生成とチェック
・ データ同期ビットによるトグルチェック
・ Get/SetDescriptor, SynchFrame コマンドを除くすべての標準コマンドに自動応答 ( 前記 3 コマンドはクラス・ベンダーコ
マンドと同様の処理が可能 )
・ クラス・ベンダーコマンドはデータとして受信し , ファームによる応答が可能
・ 最大 6 本の EndPoint をサポート (EndPoint0 は control 転送に固定 )
・ 転送データバッファに各 EndPoint ごとでバッファを 2本づつ内蔵 (Endpoint0 の場合はIN と OUT それぞれ 1 本づつ内蔵)
・ DMA による転送データの自動転送モードをサポート (EndPoint0 のバッファ以外 )
DS07–13734–9
33
MB90330A シリーズ
2. USB ホスト
USB ホストは , 簡易型のホスト動作を実現し , PC が介在することなくデバイスとのデータ転送ができる機能です。
・USB ホストの特長
・ Low Speed/Full Speed 転送の自動検出
・ Low Speed/Full Speed 転送サポート
・ デバイス接続および切断の自動検出
・ USB バスへのリセット送出機能サポート
・ IN/OUT/SETUP/SOF トークンのサポート
・ IN トークン時のハンドシェークパケット自動送出 (STALL は除く )
・ OUT トークン時のハンドシェークパケット自動検出
・ 最大パケット長 256 バイトまでサポート
・ 各種エラー (CRC エラー/ トグルエラー/ タイムアウト ) サポート
・ Wake Up 機能サポート
・USB ホストの制限事項
USB ホスト
HUB のサポート
転送
転送スピード
○*
バルク転送
○
コントロール転送
○
インタラプト転送
○
アイソクロナス転送
×
Low Speed
○
Full Speed
○
PRE パケットサポート
×
SOF パケットサポート
○
エラー
CRC エラー
○
トグルエラー
○
タイムアウト
○
最大パケット<受信データ
○
デバイスの接続・切断検出
○
転送スピード検出
○
○:サポートしている
×:サポートしていない
*:Full Speed のみ対応し , HUB は 1 段までのサポートです。
34
DS07–13734–9
MB90330A シリーズ
■ フラッシュメモリのセクタ構成
・3 M ビットフラッシュメモリのセクタ構成
3 M ビットフラッシュメモリは , CPU メモリマップ上の F9H ∼ FFH バンクに配置されています。
フラッシュメモリ CPU アドレス ライタアドレス*
使用禁止
SA0 (64 K バイト )
SA1 (64 K バイト )
SA2 (64 K バイト )
使用禁止
SA3 (64 K バイト )
SA4 (64 K バイト )
SA5 (32 K バイト )
SA6 (8 K バイト )
SA7 (8 K バイト )
SA8 (16 K バイト )
F80000H
00000H
F8FFFFH
0FFFFH
F90000H
10000H
F9FFFFH
1FFFFH
FA0000H
20000H
FAFFFFH
2FFFFH
FB0000H
30000H
FBFFFFH
3FFFFH
FC0000H
40000H
FCFFFFH
4FFFFH
FD0000H
50000H
FDFFFFH
5FFFFH
FE0000H
60000H
FEFFFFH
6FFFFH
FF0000H
70000H
FF7FFFH
77FFFH
FF8000H
78000H
FF9FFFH
79FFFH
FFA000H
7A000H
FFBFFFH
7BFFFH
FFC000H
7C000H
FFFFFFH
7FFFFH
*:ライタアドレスとは , フラッシュメモリにパラレルライタでデータ書込みを行う際 , CPU アドレスに相対する
アドレスになります。汎用パラレルライタを使用して書込み / 消去を行う場合は , ライタアドレスにて実行し
ます。
DS07–13734–9
35
MB90330A シリーズ
・4 M ビットフラッシュメモリのセクタ構成
4 M ビットフラッシュメモリは , CPU メモリマップ上の F8H ∼ FFH バンクに配置されています。
フラッシュメモリ CPU アドレス ライタアドレス*
SA0 (64 K バイト )
SA1 (64 K バイト )
SA2 (64 K バイト )
SA3 (32 K バイト )
SA4 ( 8 K バイト )
SA5 ( 8 K バイト )
SA6 (16K バイト )
SA7 (64 K バイト )
SA8 (64 K バイト )
SA9 (64 K バイト )
SA10 (32 K バイト )
SA11 (8 K バイト )
SA12 (8 K バイト )
SA13 (16 K バイト )
F80000H
00000H
F8FFFFH
F90000H
0FFFFH
10000H
F9FFFFH
FA0000H
1FFFFH
20000H
FAFFFFH
FB0000H
2FFFFH
30000H
FB7FFFH
FB8000H
37FFFH
38000H
FB9FFFH
FBA000H
39FFFH
3A000H
FBBFFFH
FBC000H
3BFFFH
3C000H
FBFFFFH
FC0000
3FFFFH
40000H
FCFFFF
FD0000
4FFFFH
50000H
FDFFFF
FE0000H
5FFFFH
60000H
FEFFFFH
FF0000H
6FFFFH
70000H
FF7FFFH
FF8000H
77FFFH
78000H
FF9FFFH
FFA000H
79FFFH
7A000H
FFBFFFH
FFC000H
7BFFFH
7C000H
FFFFFFH
7FFFFH
*:ライタアドレスとは , フラッシュメモリにパラレルライタでデータ書込みを行う際 , CPU アドレスに相対する
アドレスになります。汎用パラレルライタを使用して書込み / 消去を行う場合は , ライタアドレスにて実行し
ます。
36
DS07–13734–9
MB90330A シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
単位
備考
最小
最大
VCC
VSS − 0.3
VSS + 4.0
V
AVCC
VSS − 0.3
VSS + 4.0
V
VCC ≧ AVCC*2
AVRH
VSS − 0.3
VSS + 4.0
V
AVCC ≧ AVR ≧ 0 V*3
VSS − 0.3
VSS + 4.0
V
*4
VSS − 0.3
VSS + 6.0
V
N-ch オープンドレイン
(5 V 耐圧 I/O) *5
− 0.5
VSS + 4.5
V
USB I/O
VSS − 0.3
VSS + 4.0
V
*4
− 0.5
VSS + 4.5
V
USB I/O
ICLAMP
− 2.0
+ 2.0
mA
*6
Σ⏐ICLAMP⏐
⎯
20
mA
*6
IOL1
⎯
10
mA
USB I/O 以外 *7
IOL2
⎯
43
mA
USB I/O*7
IOLAV1
⎯
4
mA
*8
IOLAV2
⎯
15/4.5
mA
USB-IO (Full speed/Low speed) *8
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
*9
IOH1
⎯
− 10
mA
USB I/O 以外 *7
IOH2
⎯
− 43
mA
USB I/O*7
IOHAV1
⎯
−4
mA
*8
IOHAV2
⎯
− 15/ − 4.5
mA
USB-IO (Full speed/Low speed) *8
“H” レベル最大総出力電流
ΣIOH
⎯
− 100
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 50
mA
消費電力
Pd
⎯
340
mW
動作温度
TA
− 40
+ 85
°C
保存温度
Tstg
− 55
+ 150
°C
− 55
+ 125
°C
電源電圧 *1
入力電圧 *1
出力電圧 *1
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流
“L” レベル平均出力電流
“H” レベル最大出力電流
“H” レベル平均出力電流
VI
VO
*9
USB I/O
* 1 : VSS = AVSS = 0.0 V を基準にしています。
* 2:電源投入時など AVCC が VCC を超えないように注意してください。
* 3:AVRH は , AVCC を超えないように注意してください。
* 4:VI, VO は VCC + 0.3 V を超えてはいけません。ただし , 外部の部品を使用して入力への電流または入力からの電流
の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
* 5:該当端子:P60 ∼ P67, P96, PA0 ∼ PA7, PB0 ∼ PB4, UTEST
* 6:・ 該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P70 ∼ P77, P80 ∼ P87, P90 ∼ P95,
PB5, PB6
・ 推奨動作条件内でご使用ください。
・ 直流電圧 ( 電流 ) でご使用ください。
・ + B 信号とマイクロコントローラの間には,必ず制限抵抗を接続し+ B 信号を印加してください。
・ + B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・ 低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では,+ B 入力電位が保護ダイオード
を通して VCC 端子の電位を上昇させ,他の機器へ影響を及ぼす可能性がありますのでご注意ください。
DS07–13734–9
37
MB90330A シリーズ
・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は,端子から電源が供
給されているため,不完全な動作を行う可能性がありますのでご注意ください。
・ 電源投入時に+ B 入力がある場合は,端子から電源が供給されているため,パワーオンリセットが動作しない電源
電圧になる可能性がありますのでご注意ください。
・ + B 入力端子は,オープン状態にならないようにご注意ください。
・ P60 ∼ P67, P96, PA0 ∼ PA7, PB0 ∼ PB4, DVP, DVM, HVP, HVM, UTEST, HCON は , + B 入力ができませんのでご注
意ください。
・推奨回路例:
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
+ B 入力 (0 V ∼ 16 V)
N-ch
R
* 7:最大出力電流は , 該当する端子 1 本のピーク値を規定します。
* 8:平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内の平均電流を規定します。
* 9:平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内の平均電流を規定します。
<注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
38
DS07–13734–9
MB90330A シリーズ
2. 推奨動作条件
(VSS = AVSS = 0.0 V)
項目
電源電圧
入力 “H” 電圧
記号
VCC
単位
備考
最小
最大
3.0
3.6
V
通常動作時 (USB 使用時 )
2.7
3.6
V
通常動作時 (USB 未使用時 )
1.8
3.6
V
ストップ動作の保持状態
VCC + 0.3
V
CMOS 入力の端子
CMOS ヒステリシス入力の端子
VIH
0.7 VCC
VIHS1
0.8 VCC
VCC + 0.3
V
VIHS2
0.8 VCC
VSS + 5.3
V
N-ch オープンドレイン (5 V 耐圧 I/O) *
VIHM
VCC − 0.3
VCC + 0.3
V
MD 端子入力
VIHUSB
2.0
VCC + 0.3
V
USB 端子入力
VSS − 0.3
0.3 VCC
V
CMOS 入力の端子
VSS − 0.3
0.2 VCC
V
CMOS ヒステリシス入力の端子
MD 端子入力
VIL
VILS
入力 “L” 電圧
規格値
VILM
VSS − 0.3
VSS + 0.3
V
VILUSB
VSS
0.8
V
USB 端子入力
差動入力感度
VDI
0.2
―
V
USB 端子入力
差動コモンモード
入力電圧範囲
VCM
0.8
2.5
V
USB 端子入力
− 40
+ 85
°C
USB 未使用時
0
+ 70
°C
USB 使用時 , 外部バス動作時
動作温度
TA
*:該当端子:P60 ∼ P67, P96, PA0 ∼ PA7, PB0 ∼ PB4, UTEST
<注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–13734–9
39
MB90330A シリーズ
3. 直流規格
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
出力“H”電圧
記号
VOH
端子記号
VOL
IIL
VCC − 0.5
⎯
VCC
V
2.8
⎯
3.6
V
VSS
⎯
VSS +
0.4
V
0
⎯
0.3
V
P60 ∼ P67, P96,
PA0 ∼ PA7,
VCC = 3.3 V
PB0 ∼ PB4,
HVP, HVM,
VSS < VI < VCC
DVP, DVM 以外
の出力端子
− 10
⎯
+ 10
μA
HVP, HVM,
DVP, DVM
−5
⎯
+5
μA
25
50
100
kΩ
⎯
0.1
10
μA
⎯
75
85
mA
MB90F334A
MB90F335A
⎯
65
75
mA
MB90333A
⎯
70
80
mA
MB90F334A
MB90F335A
⎯
60
70
mA
MB90333A
VCC = 3.3 V
内部周波数 24 MHz
スリープ時
⎯
27
40
mA
VCC = 3.3 V
内部周波 24 MHz
タイマモード時
⎯
3.5
10
mA
VCC = 3.3 V
内部周波数 3 MHz
タイマモード時
⎯
1
2
mA
VCC = 3.3 V
内部周波数 8 kHz
サブクロック動作時
(TA =+ 25 °C)
⎯
25
150
μA
P60 ∼ P67, P96,
PA0 ∼ PA7,
PB0 ∼ PB4,
IOH =− 4.0 mA
HVP, HVM,
DVP, DVM 以外
の出力端子
RL = 15 kΩ ± 5%
HVP, HVM,
DVP, DVM 以外 IOL = 4.0 mA
の出力端子
RPULL P00 ∼ P07,
P10 ∼ P17
オープンド
レイン出力
電流
ILIOD
P60 ∼ P67, P96,
PA0 ∼ PA7,
PB0 ∼ PB4
RL = 1.5 kΩ ± 5%
⎯
VCC = 3.3 V
TA =+ 25 °C 時
⎯
VCC = 3.3 V
内部周波数 24 MHz
通常動作時
USB 動作 (USTP = 0)
ICC
VCC = 3.3 V
内部周波数 24 MHz
通常動作時
USB 未動作 (USTP = 1)
ICCS
VCC
ICTS
ICCL
備考
最大
プルアップ
抵抗値
電源電流
単位
標準
HVP, HVM,
DVP, DVM
入力リーク
電流
規格値
最小
HVP, HVM,
DVP, DVM
出力“L”電圧
条件
(続く)
40
DS07–13734–9
MB90330A シリーズ
(続き)
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子記号
条件
規格値
単位
最小
標準
最大
VCC = 3.3 V
内部周波数 8 kHz
サブクロック
スリープ動作時
(TA =+ 25 °C)
⎯
10
50
μA
ICCT
VCC = 3.3 V
内部周波数 8 kHz
時計モード
(TA =+ 25 °C)
⎯
1.5
40
μA
ICCH
TA =+ 25 °C
ストップ時
⎯
1
40
μA
ICCLs
VCC
電源電流
入力容量
CIN
AVCC, AVSS,
VCC, VSS 以外
⎯
⎯
5
15
pF
プルアップ
抵抗
Rup
RST
⎯
25
50
100
kΩ
USB I/O
出力イン
ピーダンス
ZUSB
DVP, DVM
HVP, HVM
⎯
3
⎯
14
Ω
備考
(注意事項)P60 ∼ P67, P96, PA0 ∼ PA7, PB0 ∼ PB4 は N-ch オープンドレイン端子で , 通常は CMOS として使用します。
DS07–13734–9
41
MB90330A シリーズ
4. 交流規格
(1) クロック入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
fCH
X0, X1
fCL
X0A, X1A
クロック周波数
クロックサイクルタイム
入力クロックパルス幅
入力クロック立上り , 立下り時間
内部動作クロック周波数
内部動作クロックサイクルタイム
規格値
単位
備考
最小
標準
最大
⎯
6
⎯
6
⎯
24
MHz 振動子使用時
MHz 外部クロック入力
⎯
32.768
⎯
kHz
⎯
166.7
⎯
ns
振動子使用時
166.7
⎯
41.7
ns
外部クロック入力
tHCYL
X0, X1
tLCYL
X0A, X1A
⎯
30.5
⎯
s
PWH
PWL
X0
10
⎯
⎯
ns
PWHL
PWLL
X0A
⎯
15.2
⎯
s
tcr
tcf
X0
⎯
⎯
5
ns
デューティ比 30 ∼ 70%
を目安としてください
外部クロック時
fCP
⎯
3
⎯
24
fCPL
⎯
⎯
8.192
⎯
tCP
⎯
42
⎯
333
ns
メインクロック使用時
tCPL
⎯
⎯
122.1
⎯
s
サブクロック使用時
MHz メインクロック使用時
kHz サブクロック使用時
・クロックタイミング
tHCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tcr
tcf
tLCYL
0.8 VCC
X0A
0.2 VCC
PWHL
PWLL
tcf
42
tcr
DS07–13734–9
MB90330A シリーズ
・PLL 動作保証範囲
電源電圧と内部動作クロック周波数の関係
PLL 動作保証範囲
電源電圧 VCC (v)
3.6
3.0
2.7
通常動作保証範囲
3
6
12
24
内部クロック FCP (MHz)
( 注意事項 ) USB 使用時は 3.0 V ∼ 3.6 V の動作保証となります。
内部動作クロック周波数と外部クロック周波数の関係
4 逓倍
内部クロック FCP (MHz)
24
2 逓倍
12
外部クロック
1 逓倍
6
3
6
24
外部クロック Fc (MHz)
DS07–13734–9
43
MB90330A シリーズ
交流規格は以下の測定基準電圧値で規定しています。
・入力信号波形
・出力信号波形
ヒステリシス入力端子
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
ヒステリシス入力 /MD 入力以外の端子
0.7 VCC
0.3 VCC
44
DS07–13734–9
MB90330A シリーズ
(2) クロック出力タイミング
( VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
サイクル時間
CLK ↑→ CLK ↓
記号
端子名
条件
tCYC
CLK
⎯
tCHCL
CLK
規格値
VCC = 3.0 V ∼ 3.6 V
単位
備考
最小
最大
tCP
⎯
ns
tCP / 2 − 15
tCP / 2 + 15
ns
fcp = 24 MHz 時
tCP / 2 − 20
tCP / 2 + 20
ns
fcp = 12 MHz 時
tCP / 2 − 64
tCP / 2 + 64
ns
fcp = 6 MHz 時
(注意事項)tCP は「 (1) クロック入力タイミング」を参照してください。
tCYC
tCHCL
2.4 V
CLK
DS07–13734–9
2.4 V
0.8 V
45
MB90330A シリーズ
(3) リセット
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
tRSTL
リセット入力時間
端子名
RST
規格値
条件
最小
最大
単位
備考
500
⎯
ns
通常動作時 ,
タイムベースタイマモード時 ,
メインスリープモード時 ,
PLL スリープモード時
振動子の発振時間*
+ 500 ns
⎯
μs
ストップモード時 ,
サブクロックモード時 ,
サブスリープモード時 ,
時計モード時
⎯
*:振動子の発振時間は,振幅の 90 %に達した時間です。水晶発振子は,数 ms ∼数十 ms, セラミック発振子は ,
数百 μs ∼数 ms, 外部クロックは,0 ms となります。
・通常動作時 , タイムベースタイマモード時 , メインスリープモード時 , PLL スリープモード時
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモード時 , サブクロックモード時 , サブスリープモード時 , 時計モード時
tRSTL
RST
0.2 VCC
X0
0.2 VCC
振幅の 90%
内部動作
振動子の
発振時間
500 ns
発振安定待ち時間
命令実行
内部リセット
46
DS07–13734–9
MB90330A シリーズ
(4) パワーオンリセット
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
電源立上り時間
電源切断時間
記号
端子記号
tR
VCC
tOFF
VCC
条件
⎯
規格値
単位
最小
最大
0.05
30
ms
1
⎯
ms
備考
電源投入までの待ち時間
tR
VCC
2.7 V
0.2 V
0.2 V
0.2 V
tOFF
(注意事項)・ 電源立上げ前は , VCC < 0.2 V とする必要があります。
・ 上記規格は , パワーオンリセットをかけるための数値です。
・ デバイス内にはパワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期
化を期待する場合は , この規格に従って電源を投入してください。
・ 電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
下図のように, 動作中に電源電圧を変化させる場合は, 電圧の変動をおさえて滑らかに立ち上げることを推
奨いたします。また , この場合には PLL クロックを使用していない状態で行ってください。ただし , 電圧
降下 1 V/s 以内であれば PLL クロック使用中でも動作可能です。
VCC
立上りの傾きを , 50 mV/ms 以下に
することを推奨いたします。
1.8 V
RAM データ保持
VSS
DS07–13734–9
47
MB90330A シリーズ
(5) UART0, UART1, UART2, UART3 I/O 拡張シリアルタイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子記号
シリアルクロックサイクルタイム
tSCYC
SCKx
SCK ↓→ SOT 遅延時間
tSLOV
SCKx
SOTx
有効 SIN → SCK ↑
tIVSH
SCKx
SINx
SCK ↑→有効
SIN ホールド時間
tSHIX
シリアルクロック “H” パルス幅
規格値
条件
単位
最小
最大
8 tCP
⎯
ns
− 80
+ 80
ns
100
⎯
ns
SCKx
SINx
60
⎯
ns
tSHSL
SCKx, SINx
4 tCP
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCKx, SINx
4 tCP
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOV
SCKx
SOTx
⎯
150
ns
有効 SIN → SCK ↑
tIVSH
SCKx
SINx
60
⎯
ns
SCK ↑→有効
SIN ホールド時間
tSHIX
SCKx
SINx
60
⎯
ns
内部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
外部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
(注意事項)・上記規格は , CLK 同期モード時の場合です。
・CL は , テスティング時の端子に付けられる負荷容量値です。
・tCP は「 (1) クロック入力タイミング」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
SCK
0.2 VCC
tSHSL
0.8 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
48
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07–13734–9
MB90330A シリーズ
(6) I2C タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
SCL クロック周波数
( 反復 ) 『スタート』条件ホールド時間
SDA ↓→ SCL ↓
記号
SCL クロック “H” 幅
tHIGH
反復『スタート』条件セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
『ストップ』条件セットアップ時間
SCL ↑→ SDA ↑
『ストップ』条件と『スタート』条件との
間のバスフリー時間
tSUDAT
tSUSTO
tBUS
単位
最大
0
100
kHz
4.0
⎯
μs
4.7
⎯
μs
4.0
⎯
μs
4.7
⎯
μs
0
3.45*3
μs
外部プルアップ抵抗の電源電圧
5.0 V 時
fCP*1 ≦ 20 MHz,
R = 1.2 kΩ, C = 50 pF*2
外部プルアップ抵抗の電源電圧
3.6 V 時
fCP*1 ≦ 20 MHz,
R = 1.0 kΩ, C = 50 pF*2
250*4
⎯
外部プルアップ抵抗の電源電圧
5.0 V 時
fCP*1 > 20 MHz,
R = 1.2 kΩ, C = 50 pF*2
外部プルアップ抵抗の電源電圧
3.6 V 時
fCP*1 > 20 MHz,
R = 1.0 kΩ, C = 50 pF*2
200*4
⎯
4.0
⎯
μs
4.7
⎯
μs
tHDSTA
tLOW
規格値
最小
fSCL
SCL クロック “L” 幅
データセットアップ時間
SDA ↓↑→ SCL ↑
条件
外部プルアップ抵抗の電源電圧
5.0 V 時
R = 1.2 kΩ, C = 50 pF*2
外部プルアップ抵抗の電源電圧
3.6 V 時
R = 1.0 kΩ, C = 50 pF*2
外部プルアップ抵抗の電源電圧
5.0 V 時
R = 1.2 kΩ, C = 50 pF*2
外部プルアップ抵抗の電源電圧
3.6 V 時
R = 1.0 kΩ, C = 50 pF*2
ns
* 1: fCP は内部動作クロック周波数です。「 (1) クロック入力タイミング」を参照してください。
* 2: R, C は , SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。
* 3: 最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) 延長していないということを満たしていなければな
りません。
* 4:「・SDA, SCL セットアップタイムの注意」を参照してください。
DS07–13734–9
49
MB90330A シリーズ
・SDA, SCL セットアップタイムの注意
SDA
入力データセットアップタイム
SCL
6 tcp
(注意事項)負荷容量 , プルアップ抵抗によってはバスに接続されているデバイスの入力データセットアップタイムの規
格が満足できなくなります。
入力データセットアップタイムの規格が満足できない場合には SDA, SCL のプルアップ抵抗を調整してくだ
さい。
・タイミング定義
SDA
tLOW
tBUS
tHDSTA
tSUDAT
SCL
tHDSTA
50
tHDDAT
tHIGH
tSUSTA
tSUSTO
DS07–13734–9
MB90330A シリーズ
(7) タイマ入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
入力パルス幅
記号
端子記号
条件
tTIWH
tTIWL
FRCK,
INx, TINx,
PWC
⎯
規格値
最小
最大
4 tCP
⎯
単位
ns
(注意事項)tCP は「 (1) クロック入力タイミング」を参照してください。
PWC
TINx
INx
FRCK
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
tTIWH
tTIWL
(8) タイマ出力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
CLK ↑→ TOUT 変化時間
PPG0 ∼ PPG5 変化時間
OUT0 ∼ OUT3 変化時間
CLK
記号
端子記号
条件
tTO
TOTx,
PPGx,
OUTx
⎯
規格値
最小
最大
30
⎯
単位
ns
2.4 V
tTO
2.4 V
0.8 V
PPGx
OUTx
(9) トリガ入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
入力パルス幅
記号
端子記号
条件
tTRGH
tTRGL
INTx,
ADTG
⎯
規格値
単位
備考
最小
最大
5 tCP
⎯
ns
通常動作時
1
⎯
μs
ストップモード時
(注意事項)tCP は「 (1) クロック入力タイミング」を参照してください。
0.8 VCC
0.8 VCC
INTx
ADTG
0.2 VCC
tTRGH
DS07–13734–9
0.2 VCC
tTRGL
51
MB90330A シリーズ
(10) バスリードタイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA = 0 °C ∼+ 70 °C)
項目
ALE パルス幅
記号
tLHLL
有効アドレス→
ALE ↓時間
tAVLL
ALE ↓→
アドレス有効時間
tLLAX
有効アドレス→
RD ↓時間
tAVRL
有効アドレス→
有効データ入力
tAVDV
RD パルス幅
tRLRH
端子名
ALE
条件
⎯
規格値
単位
備考
⎯
ns
fcp = 24 MHz 時
tCP / 2 − 20
⎯
ns
fcp = 12 MHz 時
tCP / 2 − 35
⎯
ns
fcp = 6 MHz 時
tCP / 2 − 17
⎯
ns
tCP / 2 − 40
⎯
ns
最小
最大
tCP / 2 − 15
アドレス ,
ALE
⎯
ALE,
アドレス
⎯
tCP / 2 − 15
⎯
ns
RD,
⎯
tCP − 25
⎯
ns
⎯
5 tCP / 2 − 55
ns
⎯
5 tCP / 2 − 80
ns
fcp = 6 MHz 時
3 tCP / 2 − 25
⎯
ns
fcp = 24 MHz 時
3 tCP / 2 − 20
⎯
ns
fcp = 12 MHz 時
⎯
3 tCP / 2 − 55
ns
⎯
3 tCP / 2 − 80
ns
アドレス
アドレス /
データ
RD
⎯
⎯
RD,
データ
⎯
tRHDX
RD,
データ
⎯
0
⎯
ns
RD ↑→ ALE ↑時間
tRHLH
RD, ALE
⎯
tCP / 2 − 15
⎯
ns
RD ↑→
アドレス有効時間
tRHAX
アドレス ,
RD
⎯
tCP / 2 − 10
⎯
ns
有効アドレス→
CLK ↑時間
tAVCH
アドレス ,
CLK
⎯
tCP / 2 − 17
⎯
ns
RD ↓→ CLK ↑時間
tRLCH
RD, CLK
⎯
tCP / 2 − 17
⎯
ns
ALE ↓→ RD ↓時間
tLLRL
RD, ALE
⎯
tCP / 2 − 15
⎯
ns
RD ↓→
有効データ入力
tRLDV
RD ↑→
データホールド時間
fcp = 6 MHz 時
fcp = 6 MHz 時
(注意事項)tCP は「 (1) クロック入力タイミング」を参照してください。
52
DS07–13734–9
MB90330A シリーズ
tAVCH
tRLCH
2.4 V
2.4 V
CLK
tRHLH
2.4 V
2.4 V
ALE
tLHLL
2.4 V
0.8 V
tRLRH
2.4 V
RD
tAVLL
tLLAX
0.8 V
tLLRL
マルチプレクスモード時
tAVRL
A23 ∼ A16
tRLDV
2.4 V
0.8 V
0.8 V
tAVDV
AD15 ∼ AD00
2.4 V
2.4 V
アドレス
0.8 V
0.8 V
tRHDX
0.7 VCC
0.3 VCC
0.7 VCC
読込みデータ
0.3 VCC
tRHAX
ノンマルチプレクスモード時
A23 ∼ A00
tRHAX
2.4 V
2.4 V
2.4 V
0.8 V
0.8 V
tRLDV
tRHDX
tAVDV
D15 ∼ D00
DS07–13734–9
0.7 VCC
0.3 VCC
0.7 VCC
読込みデータ
0.3 VCC
53
MB90330A シリーズ
(11) バスライトタイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA = 0 °C ∼+ 70 °C)
項目
記号
端子名
条件
有効アドレス→ WR ↓時間
tAVWL
アドレス ,
WR
WR パルス幅
tWLWH
WRL, WRH
有効データ出力→ WR ↑時間
tDVWH
WR ↑→データホールド時間
tWHDX
データ ,
WR
WR,
データ
WR,
規格値
単位
最大
⎯
tCP − 15
⎯
ns
⎯
3 tCP / 2 − 25
⎯
ns
fcp = 24 MHz 時
⎯
3 tCP / 2 − 20
⎯
ns
fcp = 12 MHz 時
⎯
3 tCP / 2 − 15
⎯
ns
⎯
10
⎯
ns
fcp = 24 MHz 時
⎯
20
⎯
ns
fcp = 12 MHz 時
⎯
30
⎯
ns
fcp = 6 MHz 時
⎯
tCP / 2 − 10
⎯
ns
WR ↑→アドレス有効時間
tWHAX
WR ↑→ ALE ↑時間
tWHLH
WR, ALE
⎯
tCP / 2 − 15
⎯
ns
WR ↓→ CLK ↑時間
tWLCH
WR, CLK
⎯
tCP / 2 − 17
⎯
ns
アドレス
備考
最小
(注意事項)tCP は「 (1) クロック入力タイミング」を参照してください。
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tWLWH
2.4 V
WR
(WRL, WRH)
0.8 V
マルチプレクスモード時
tAVWL
A23 ∼ A16
tWHAX
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
AD15 ∼ AD00
2.4 V
アドレス
0.8 V
2.4 V
0.8 V
2.4 V
書込みデータ
0.8 V
tWHAX
ノンマルチプレクスモード時
A23 ∼ A00
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
D15 ∼ D00
54
tWHDX
0.8 V
tWHDX
2.4 V
2.4 V
書込みデータ
0.8 V
DS07–13734–9
MB90330A シリーズ
(12) レディ入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA = 0 °C ∼+ 70 °C)
項目
記号
RDY セットアップ時間
tRYHS
RDY ホールド時間
tRYHH
端子名
RDY
条件
規格値
単位
最小
最大
⎯
35
⎯
ns
⎯
70
⎯
ns
⎯
0
⎯
ns
2.4 V
備考
fcp = 6 MHz
2.4 V
CLK
ALE
RD/WR
tRYHS
tRYHH
RDY
ウェイトを
かけないとき
RDY
ウェイトを
かけるとき
(1 サイクル )
DS07–13734–9
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
tRYHS
55
MB90330A シリーズ
(13) ホールドタイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA = 0 °C ∼+ 70 °C)
項目
記号
端子名
端子フローティング→ HAK ↓時間
tXHAL
HAK
HAK ↓→端子有効時間
tHAHV
HAK
条件
⎯
規格値
単位
最小
最大
30
tCP
ns
tCP
2 tCP
ns
(注意事項)・HRQ 端子が取り込まれてから , HAK が変化するまでは , 1 サイクル以上あります。
・tCP は「 (1) クロック入力タイミング」を参照してください。
HAK
2.4 V
0.8 V
tXHAL
各端子
56
2.4 V
0.8 V
tHAHV
Hi-Z
2.4 V
0.8 V
DS07–13734–9
MB90330A シリーズ
5. A/D 変換部電気的特性
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子記号
分解能
⎯
総合誤差
規格値
単位
最小
標準
最大
⎯
⎯
―
10
bit
⎯
⎯
⎯
⎯
± 3.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロトランジション
電圧
VOT
AVSS + 0.5 LSB
AVSS + 2.5 LSB
V
フルスケール
トランジション電圧
VFST AN0 ∼ AN15 AVRH − 3.5 LSB AVRH − 1.5 LSB AVRH + 0.5 LSB
AN0 ∼ AN15 AVSS − 1.5 LSB
1 LSB = (AVRH −
AVSS)/1024
変換時間
⎯
⎯
⎯
サンプリング時間
⎯
⎯
⎯
アナログポート入力
電流
IAIN
AN0 ∼ AN15
アナログ入力電圧
VAIN
基準電圧
電源電流
基準電圧供給電流
チャネル間ばらつき
備考
V
⎯
ns
64 tCP*
⎯
ns
⎯
⎯
10
μA
AN0 ∼ AN15
0
⎯
AVRH
V
⎯
AVRH
2.7
⎯
AVCC
V
IA
AVCC
⎯
1.4
3.5
mA
IAH
AVCC
⎯
⎯
5
μA
IR
AVRH
⎯
95
170
μA
IRH
AVRH
⎯
⎯
5
μA
AN0 ∼ AN15
⎯
⎯
4
LSB
⎯
176 tCP*1
1
*2
*2
* 1 : tCP は「4. 交流規格 (1) クロック入力タイミング」を参照してください。
* 2 : A/D コンバータ非動作時 , CPU ストップ時の電流 (VCC = AVCC = AVRH = 3.3 V 時 )
DS07–13734–9
57
MB90330A シリーズ
(注意事項)
・アナログ入力の外部インピーダンスとサンプリング時間について
・サンプルホールド付きA/Dコンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合
には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力回路模型図
R
アナログ入力
コンパレータ
C
サンプリング時 ON
R
( 注意事項 ) 数値は参考値です。
C
MB90333A
1.9 kΩ ( 最大 ) 32.3 pF ( 最大 )
MB90F334A
1.9 kΩ ( 最大 ) 25.0 pF ( 最大 )
MB90F335A
1.9 kΩ ( 最大 ) 25.0 pF ( 最大 )
MB90V330A
1.9 kΩ ( 最大 ) 32.3 pF ( 最大 )
・A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を
最小値より長くなるようにレジスタ値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 )
MB90333A/
MB90V330A
100
90
80
70
60
50
40
30
20
10
0
MB90333A/
MB90V330A
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 )
MB90F334A
MB90F335A
0
5
10
15
20
25
30
35
最小サンプリング時間 (μs)
20
18
16
14
12
10
8
6
4
2
0
MB90F334A
MB90F335A
0
1
2
3
4
5
6
7
8
最小サンプリング時間 (μs)
・サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
・誤差について
|AVRH| が小さくなるに従って , 相対的な誤差は大きくなります。
58
DS07–13734–9
MB90330A シリーズ
A/D コンバータ用語の定義
分解能:
A/D 変換器により識別可能なアナログ変化
直線性誤差:
デバイスのトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジ
ション点 (“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と , 実際の変換特性との偏差
微分直線性誤差:
出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
総合誤差:
実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤
差 / 実線誤差を含む誤差
総合誤差
3FFH
3FEH
デジタル出力
3FDH
実際の変換値
0.5 LSB
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
003H
実際の変換値
( 実測値 )
002H
理想特性
001H
0.5 LSB
AVSS
AVRH
アナログ入力
デジタル出力 N の総合誤差=
1 LSB ( 理想値 ) =
VNT − {1 LSB × (N − 1) + 0.5 LSB}
1 LSB
AVRH − AVss
1024
[LSB]
[V]
VOT ( 理想値 ) = AVss + 0.5 LSB [V]
VFST ( 理想値 ) = AVRH − 1.5 LSB [V]
VNT:デジタル出力が (N - 1) から N に遷移する電圧
(続く)
DS07–13734–9
59
MB90330A シリーズ
(続き)
直線性誤差
微分直線性誤差
理想特性
3FFH
3FEH
3FDH
実際の変換値
N+1
{1 LSB × (N − 1)
+ VOT }
実際の変換値
VNT
004H
( 実測値 )
デジタル出力
デジタル出力
VFST
( 実測値 )
N
V (N + 1) T
N−1
( 実測値 )
003H
VNT
実際の変換値
N−2
002H
理想特性
( 実測値 )
実際の変換値
001H
VOT ( 実測値 )
AVSS
AVRH
AVSS
アナログ入力
デジタル出力 N の
=
直線性誤差
VNT − {1 LSB × (N − 1) + VOT}
1 LSB
デジタル出力 N の
V (N + 1) T − VNT
=
1 LSB
微分直線性誤差
1 LSB =
AVRH
アナログ入力
VFST − VOT
1022
[LSB]
− 1 [LSB]
[V]
VOT :“000H” から “001H” へのデジタル出力の遷移での電圧
VFST:“3FEH” から “3FFH” へのデジタル出力の遷移での電圧
60
DS07–13734–9
MB90330A シリーズ
6. USB 特性
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA = 0 °C ∼+ 70 °C)
項目
入力特性
記号
規格値
最小
最大
単位
備考
入力 High レベル電圧
VIH
2.0
⎯
V
入力 Low レベル電圧
VIL
⎯
0.8
V
差動入力感度
VDI
0.2
⎯
V
差動コモンモードレンジ
VCM
0.8
2.5
V
出力 High レベル電圧
VOH
2.8
3.6
V
IOH =− 200 μA
出力 Low レベル電圧
VOL
0.0
0.3
V
IOL = 2 mA
クロスオーバ電圧
VCRS
1.3
2.0
V
tFR
4
20
ns
Full Speed
tLR
75
300
ns
Low Speed
tFF
4
20
ns
Full Speed
tLF
75
300
ns
Low Speed
tRFM
90
111.11
%
(TFR/TFF)
tRLM
80
125
%
(TLR/TLF)
ZDRV
28
44
Ω
RS = 27 Ω を含む
RS
25
30
Ω
奨励値 27 Ω USB 使用時*
立上り時間
出力特性
立下り時間
立上り / 立下り時間マッチング
出力インピーダンス
シリーズ抵抗
*:出力抵抗 ZDRV 値内にインピーダンスが収まるように , シリーズ抵抗 RS 値を調整してください。
・データ信号タイミング (Full Speed)
立上り時間
DVP/HVP
90%
Vcrs
立下り時間
90%
10%
10%
DVM/HVM
tFR
tFF
立上り時間
立下り時間
・データ信号タイミング (Low Speed)
HVP
HVM
90%
Vcrs
10%
tLR
DS07–13734–9
90%
10%
tLF
61
MB90330A シリーズ
・負荷条件 (Full Speed)
RS = 27 Ω
ZUSB
DVP/HVP
試験位置
CL = 50 pF
ZUSB
DVM/HVM
RS = 27 Ω
試験位置
CL = 50 pF
・負荷条件 (Low Speed)
ZUSB
HVP
RS = 27 Ω
試験位置
CL = 50 pF ∼ 150 pF
ZUSB
HVM
RS = 27 Ω
試験位置
CL = 50 pF ∼ 150 pF
62
DS07–13734–9
MB90330A シリーズ
7. フラッシュメモリ書込み / 消去特性
項目
条件
セクタ消去時間
チップ消去時間
フラッシュメモリ
データ保持期間
最小
標準
最大
⎯
1
15
⎯
9
⎯
TA =+ 25 °C
VCC = 3.0 V
ワード (16 ビット幅 )
書込み時間
書込み / 消去サイクル
規格値
⎯
平均
TA =+ 85 °C
単位
s
s
備考
内部での消去前書込み時間を
除く
※ MB90F334A(384 K バイト )
内部での消去前書込み時間を
除く
※ MB90F335A(512 K バイト )
内部での消去前書込み時間を
除く
⎯
14
⎯
⎯
16
3600
μs
10000
⎯
⎯
cycle
20
⎯
⎯
year
システムレベルのオーバヘッ
ド時間を除く
*
*:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ換
算しています ) 。
DS07–13734–9
63
MB90330A シリーズ
■ オーダ型格
型格
パッケージ
MB90F334APMC1
MB90F335APMC1
MB90333APMC1
プラスチック・LQFP, 120 ピン
(FPT-120P-M24)
MB90F334APMC
MB90F335APMC
MB90333APMC
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
MB90V330ACR
64
セラミック・PGA, 299 ピン
(PGA-299C-A01)
備考
評価用品
DS07–13734–9
MB90330A シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 120ピン
リードピッチ
0.40 mm
パッケージ幅×
パッケージ長さ
14.0 mm×14.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm MAX
コード(参考)
P-LFQFP120-14×14-0.40
(FPT-120P-M24)
プラスチック・LQFP, 120ピン
(FPT-120P-M24)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
90
61
91
60
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
120
31
"A"
0~8°
LEAD No.
1
0.40(.016)
30
0.16±0.05
(.006±.002)
0.07(.003)
M
0.145±0.055
(.006±.002)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
C
2006-2010 FUJITSU SEMICONDUCTOR LIMITED F120036S-c-1-3
0.10±0.10
(.004±.004)
(Stand off)
0.25(.010)
単位:mm(inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
(続く)
DS07–13734–9
65
MB90330A シリーズ
(続き)
プラスチック・LQFP, 120ピン
(FPT-120P-M21)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
16.0 × 16.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm MAX
質量
0.88 g
コード(参考)
P-LFQFP120-16×16-0.50
プラスチック・LQFP, 120ピン
(FPT-120P-M21)
注1)*印寸法はレジン残りを含む。
レジン残りは、片側+0.25(.010)MAX。
注2)端子幅および端子厚さはメッキ厚を含む。
注3)端子幅はタイバ切断残りを含まず。
18.00±0.20(.709±.008)SQ
+0.40
* 16.00 –0.10 .630 +.016
–.004 SQ
90
61
60
91
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0~8°
120
LEAD No.
1
30
0.50(.020)
C
"A"
31
0.22±0.05
(.009±.002)
0.08(.003)
M
2002-2010 FUJITSU SEMICONDUCTOR LIMITED F120033S-c-4-7
0.145
.006
+0.05
–0.03
+.002
–.001
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.25(.010)
単位:mm(inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
66
DS07–13734–9
MB90330A シリーズ
■ 本版での主な変更内容
ページ
39
場所
■ 電気的特性
2. 推奨動作条件
変更箇所
動作温度の備考を以下に修正
USB 使用時→ USB 使用時 , 外部バス動作時
変更箇所は , 本文中のページ左側の|によって示しています。
DS07–13734–9
67
MB90330A シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部
Similar pages