本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–13751–2 16 ビット・マイクロコントローラ CMOS ® MB90820B シリーズ MB90822B/823B/F822B/F823B/F828B/V820B ■ 概要 MB90820B シリーズは , 民生機器などの高速リアルタイム処理を必要とするプロセス制御アプリケーション用に設計さ れた汎用 16 ビットマイクロコントローラです。 MB90820B シリーズの F2MC-16LX CPU コアの命令体系は , F2MC* ファミリの AT アーキテクチャを継承するととも に , 高級言語対応命令の追加やアドレッシングモードの拡張 , 乗除算命令の強化 , ビット処理命令の充実を図っています。 さらに , 32 ビットアキュムレータの搭載によりロングワードデータの処理も可能になっています。 周辺リソースとしては , 8/10 ビット A/D コンバータ , 8 ビット D/A コンバータ , UART (SCI) , 多機能タイマ (16 ビット フリーランタイマ , インプットキャプチャユニット (ICU) , アウトプットコンペアユニット (OCU) ,16 ビット PPG タイマ , 波形生成部 ) , 16 ビット PPG タイマ , PWC, 16 ビットリロードタイマ , および DTP/ 外部割込みなどの豊富な周辺機能を内 蔵しています。 * : F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 ■ 特長 ・ 最小命令実行時間:42 ns / 4 MHz 原発振 6 逓倍 (PLL クロック逓倍方式 ) ・ 最大メモリ空間 16 M バイト , リニア / バンク方式によるアクセス ・ コントローラ用途に最適化された命令系 サポートするデータタイプ:ビット , バイト , ワード , ロングワード 標準アドレッシングモード:23 種類 32 ビットアキュムレータによる高精度演算 符号付き乗除算命令と RETI 命令機能強化 (続く) 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2008-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2009.1 MB90820B シリーズ (続き) ・ 高級言語 (C 言語 ) / マルチタスク対応命令の強化 システムスタックポインタの採用 命令セットの対称性とバレルシフト命令 ・ プログラムパッチ機能 (2 アドレスポインタ ) ・ 実行速度の向上:4 バイトの命令キュー ・ 強力な割込み機能 8 レベルまでプログラム可能な優先順位レベル 外部割込み入力:8 チャネル ・ CPU に依存しない自動データ転送機能 最大 16 チャネルの拡張インテリジェント I/O サービス DTP 要求入力:8 チャネル ・ 内蔵 ROM フラッシュメモリ版:64 K バイト /128 K バイト ( フラッシュセキュリティ) マスク ROM 版:64 K バイト /128 K バイト ・ 内蔵 RAM 評価用品:16 K バイト フラッシュメモリ版:4 K バイト /8 K バイト マスク ROM 版:4 K バイト ・ 汎用ポート 最大 66 チャネル ( プルアップ抵抗設定可能なポート:32 チャネル ) ・ A/D コンバータ (RC):16 チャネル 8/10 ビット分解能切換え可能 変換時間:最小 3 µs, (24 MHz 動作 , サンプリングタイムを含む) ・ 8 ビット D/A コンバータ:2 チャネル ・ UART:2 チャネル ・ 16 ビット PPG タイマ:3 チャネル モード切換え機能付き (PWM モードまたはワンショットモード ) ch.0:多機能タイマと併用または独立して動作可能 ・ 16 ビットリロードタイマ:2 チャネル ・ 16 ビット PWC タイマ:2 チャネル ・ クロックスーパバイザ ・ 多機能タイマ インプットキャプチャ:4 チャネル アウトプットコンペア , 選択可能バッファ付き:6 チャネル フリーランタイマ , アップまたはアップ / ダウンモード選択 , 選択可能バッファ付き:1 チャネル 16 ビット PPG タイマ:1 チャネル 波形生成部:(16 ビットタイマ:3 チャネル , 3 相波形またはデッドタイム ) ・ タイムベースタイマ / ウォッチドッグタイマ:18 ビット ・ 低消費電力モード: スリープモード ストップモード CPU 間欠動作モード ・ パッケージ LQFP-80 (FPT-80P-M21 ピッチ 0.50 mm) LQFP-80 (FPT-80P-M22 ピッチ 0.65 mm) QFP-80 (FPT-80P-M06, ピッチ 0.80 mm) ・ CMOS テクノロジ 2 DS07–13751–2 MB90820B シリーズ ■ 品種構成 項目 品種 MB90V820B MB90F822B MB90F823B MB90F828B 分類 フラッシュセキュリティ付き フラッシュメモリ品 評価用品 ROM 容量 ⎯ RAM 容量 16 K バイト MB90822B 64 K バイト 128 K バイト 128 K バイト 4 K バイト MB90823B マスク ROM 品 64 K バイト 8 K バイト 128 K バイト 4 K バイト CPU 機能 基本命令数 最小命令実行時間 アドレッシングモード データビット長 最大メモリ空間 :351 命令 :42 ns/4 MHz (PLL × 6) :23 :1, 8, 16 ビット :16 M バイト I/O ポート I/O ポート (CMOS) :66 本 PWC パルス幅カウンタタイマ :2 チャネル タイマ機能 (3 つの内部クロックからカウンタタイマを選択 ) 種々のパルス幅測定機能 (“H” パルス幅 , “L” パルス幅 , 立上りエッジから立下りエッジまでの 時間 , 立下りエッジから立上りエッジまでの時間 , 立上りエッジから立上りエッジまでの時間 , 立下りエッジから立下りエッジまでの時間 ) UART UART :2 チャネル 全二重ダブルバッファ (8 ビット長 ) クロック非同期伝送またはクロック同期伝送 ( スタートおよびストップビット付き ) を選択 して使用 1 対 1 ( 双方向通信 ) または 1 対 n ( マスタスレーブ型接続による通信 ) の伝送が可能 16 ビットリロードタイマ :2 チャネル リロードタイマ リロードモード , シングルショットモード , またはイベントカウントモードを選択可能 PPG タイマ 16 ビット PPG タイマ :3 チャネル PWM モードまたはシングルショットモードを選択可能 ch.0 は多機能タイマと併用 , または独立して動作可能 多機能タイマ (AC/DC モータ制御用 ) 16 ビットフリーランタイマ , アップまたはアップ / ダウンモード選択 , バッファ付き :1 チャネル 16 ビットアウトプットコンペア :6 チャネル 16 ビットインプットキャプチャ :4 チャネル 16 ビット PPG タイマ :1 チャネル 波形生成部 (16 ビットタイマ:3 チャネル , 3 相波形またはデッドタイム ) 8/10 ビット A/D コンバータ 8/10 ビット分解能 (16 チャネル ) 変換時間 :最小 3 µs ( 内部クロック 24 MHz,サンプリングタイムを含む ) 8 ビット D/A コンバータ 8 ビット分解能 (2 チャネル ) 独立チャネル 8 チャネル 割込み要因:立上りエッジ , 立下りエッジ , “L” レベル , “H” レベル DTP/ 外部割込み クロックスーパバイザ なし なし ストップモード / スリープモード /CPU 間欠動作モード 低消費電力 パッケージ PGA-299 動作時電源電圧 4.5 V ∼ 5.5 V * 1 LQFP-80 (FPT-80P-M21 ピッチ 0.50 mm) LQFP-80 (FPT-80P-M22 ピッチ 0.65 mm) QFP-80 (FPT-80P-M06, ピッチ 0.80 mm) 3.5 V ∼ 5.5 V: A/D コンバータおよび D/A コンバータを使用して いない場合の通常動作 4.0 V ∼ 5.5 V: D/A コンバータを使用していない場合の通常動作 4.5 V ∼ 5.5 V: A/D コンバータおよび D/A コンバータを使用して いる場合の通常動作 CMOS プロセス エミュレータ専用電源 あり *2 あり ⎯ * 1: MB90V820B の動作保証温度は,0 °C ∼+ 25 °C です。 * 2: エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。詳細につきまして は,MB2147-01 または MB2147-20 ハードウェアマニュアル「3.3 エミュレータ専用電源切替え」を参照してください。 DS07–13751–2 3 MB90820B シリーズ ■ パッケージと品種対応 パッケージ MB90V820B MB90F822B MB90F823B MB90F828B MB90822B MB90823B PGA-299 ○ × × × × × FPT-80P-M21 × ○ ○ ○ ○ ○ FPT-80P-M22 × ○ ○ ○ ○ ○ FPT-80P-M06 × ○ ○ ○ ○ ○ ○:あり ×:なし (注意事項)各パッケージの詳細については「■パッケージ・外形寸法図」を参照してください。 ■ 品種間の相違点 メモリサイズ 評価用品による評価時には , 評価用品と実際に使用する製品の違いにご注意ください。以下の点を考慮する必要があり ます。 ・ MB90V820B は内蔵 ROM を持っていませんが , 専用開発ツールを使用し , 開発ツールの設定で ROM サイズを選択する ことにより , 内蔵 ROM を持つチップと同等の動作を評価することができます。 ・ MB90V820B では , FF8000H ∼ FFFFFFH のイメージは 00 バンクへマッピングし , FE0000H ∼ FF7FFFH のみが FE および FF バンクにマッピングします ( この設定は開発ツールの構成により変更することができます ) 。 ・ MB90822B/F822B/F828B では , FF8000H ∼ FFFFFFH のイメージは 00 バンクへマッピングし , FF0000H ∼ FF7FFFH のみ が FF バンクにマッピングします。MB90823B/F823B/F828B では , FF8000H ∼ FFFFFFH のイメージは 00 バンクへマッピ ングし , FE0000H ∼ FF7FFFH のみが FE および FF バンクにマッピングします。 クロックスーパバイザ機能 クロックスーパバイザ機能は MB90F828B のみ搭載しています。評価用品による評価時には , 評価用品と実際に使用する 製品の違いにご注意ください。また , 本機能の評価については営業部門までご連絡ください。 ROM 修正機能 ROM 修正機能は 001FF0H ∼ 001FF5H にレジスタをもっているため , MB90F828B の RAM 領域と重なりますので , MB90F828B 使用時 , ROM 修正機能をご使用の場合は RAM アクセスを行わないようにしてください。 4 DS07–13751–2 MB90820B シリーズ ■ 端子配列図 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 P70/DA0/AN8 P71/DA1/AN9 P72/SIN1/AN10 P73/SOT1/AN11 P74/SCK1/AN12 P75/FRCK/AN13 P76/IN0/AN14 P77/IN1/AN15 P80/IN2 P81/IN3 P82/RTO0(U) * P83/RTO1(X) * P84/RTO2(V) * P85/RTO3(Y) * P86/RTO4(W) * P87/RTO5(Z) * (TOP VIEW) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 QFP-80 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 C Vss Vcc P00 * P01 * P02 * P03 * P04 * P05 * P06/PWI0 * P07/PWO0 * P10/INT0/DTTI P11/INT1 P12/INT2 P13/INT3 P14/INT4 P15/INT5 P16/INT6 P17 P20/TIN1 P21/TO1 P22 Vcc P23 MD0 MD1 MD2 P40/PPG1 P37/PPG0 P36 P35 P34 P33 P32 P31 P30 P27 P26 P25 P24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 AVR AVcc AVss P67/AN7 P66/AN6 P65/AN5 P64/AN4 P63/AN3 P62/AN2 P61/AN1 P60/AN0 P51/INT7 P50/PPG2 P47/PWO1 P46/PWI1 P45/SIN0 P44/SOT0 P43/SCK0 RST P42/TO0 P41/TIN0 Vss X0 X1 (FPT-80P-M06) *:大電流端子 (続く) DS07–13751–2 5 MB90820B シリーズ (続き) 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 AVcc AVR P70/DA0/AN8 P71/DA1/AN9 P72/SIN1/AN10 P73/SOT1/AN11 P74/SCK1/AN12 P75/FRCK/AN13 P76/IN0/AN14 P77/IN1/AN15 P80/IN2 P81/IN3 P82/RTO0(U) * P83/RTO1(X) * P84/RTO2(V) * P85/RTO3(Y) * P86/RTO4(W) * P87/RTO5(Z) * C Vss (TOP VIEW) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 LQFP-80 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 Vcc P00 * P01 * P02 * P03 * P04 * P05 * P06/PWI0 * P07/PWO0 * P10/INT0/DTTI P11/INT1 P12/INT2 P13/INT3 P14/INT4 P15/INT5 P16/INT6 P17 P20/TIN1 P21/TO1 P22 X0 X1 MD0 MD1 MD2 P40/PPG1 P37/PPG0 P36 P35 P34 P33 P32 P31 P30 P27 P26 P25 P24 P23 Vcc 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 AVss P67/AN7 P66/AN6 P65/AN5 P64/AN4 P63/AN3 P62/AN2 P61/AN1 P60/AN0 P51/INT7 P50/PPG2 P47/PWO1 P46/PWI1 P45/SIN0 P44/SOT0 P43/SCK0 RST P42/TO0 P41/TIN0 Vss (FPT-80P-M22) (FPT-80P-M21) *:大電流端子 6 DS07–13751–2 MB90820B シリーズ ■ 端子機能説明 端子番号 端子名 リセット 入出力 回路形式* 3 時の状態 機能 LQFP * 1 QFP * 2 21, 22 23, 24 X0, X1 A 発振状態 発振子接続端子 17 19 RST B リセット 外部リセット入力端子 入力 59 ∼ 54 61 ∼ 56 P00 ∼ P05 C 53 55 52 54 P06 PWI0 P07 PWO0 汎用入出力ポート 汎用入出力ポート C PWC ch.0 信号入力端子 汎用入出力ポート C PWC ch.0 信号出力端子 P10 51 53 INT0 汎用入出力ポート D 外部割込み要求入力 ch.0 端子 DTTI RTO0 (U) ∼ RTO5 (Z) の出力レベル制御用端子 P11 ∼ P16 50 ∼ 45 52 ∼ 47 44 46 43 45 42 44 INT1 汎用入出力ポート D ∼ INT6 P17 P20 TIN1 P21 TO1 外部割込み要求入力 ch.1 ∼ ch.6 端子 D リロードタイマ ch.1 の外部クロック入力端子 リロードタイマ ch.1 のイベント出力端子 P22 ∼ P27 D 34 ∼ 28 36 ∼ 30 P30 ∼ P36 E 26 19 18 16 15 14 13 29 28 21 20 18 17 16 15 PPG0 P40 PPG1 P41 TIN0 P42 TO0 P43 SCK0 P44 SOT0 P45 SIN0 P46 PWI1 汎用入出力ポート D 43, 41 ∼ 37 27 汎用入出力ポート D 41, 39 ∼ 35 P37 汎用入出力ポート E ポート 入力 汎用入出力ポート 汎用入出力ポート 汎用入出力ポート PPG タイマ ch.0 の出力端子 F 汎用入出力ポート PPG タイマ ch.1 の出力端子 F 汎用入出力ポート リロードタイマ ch.0 の外部クロック入力端子 F 汎用入出力ポート リロードタイマ ch.0 のイベント出力端子 F 汎用入出力ポート UART ch.0 のシリアルクロック入出力端子 F 汎用入出力ポート UART ch.0 のシリアルデータ出力端子 G 汎用入出力ポート UART ch.0 のシリアルデータ入力端子 F 汎用入出力ポート PWC ch.1 信号入力端子 (続く) DS07–13751–2 7 MB90820B シリーズ 端子番号 LQFP *1 12 11 10 QFP *2 14 13 12 端子名 P47 PWO1 P50 PPG2 P51 INT7 リセット 入出力 回路形式* 3 時の状態 汎用入出力ポート F PWC ch.1 信号出力端子 F ポート 入力 11 ∼ 4 AN0 80, 79 汎用入出力ポート H ∼ AN7 DA0, DA1 A/D コンバータアナログ入力端子 汎用入出力ポート I D/A コンバータアナログ出力端子 AN8, AN9 A/D コンバータアナログ入力端子 P72 76 78 SIN1 汎用入出力ポート J UART ch.1 のシリアルデータ入力端子 AN10 A/D コンバータアナログ入力端子 P73 75 77 SOT1 K AN11 汎用入出力ポート アナログ UART ch.1 のシリアルデータ出力端子 入力 A/D コンバータアナログ入力端子 P74 74 76 SCK1 汎用入出力ポート K UART ch.1 のシリアルクロック入出力端子 AN12 A/D コンバータアナログ入力端子 P75 73 75 FRCK 汎用入出力ポート K フリーランタイマの外部クロック入力端子 AN13 A/D コンバータアナログ入力端子 P76, P77 72, 71 70, 69 74, 73 72, 71 IN0, IN1 AN14, AN15 P80, P81 IN2, IN3 汎用入出力ポート インプットキャプチャ ch.0, ch.1 のトリガ入力端子 K A/D コンバータアナログ入力端子 汎用入出力ポート F P82 ∼ P87 RTO0 (U) PPG タイマ ch.2 の出力端子 外部割込み要求入力 ch.7 端子 P70, P71 78, 77 汎用入出力ポート 汎用入出力ポート F P60 ∼ P67 9∼2 機能 L 68 ∼ 63 70 ∼ 65 25 27 MD2 M 24, 23 26, 25 MD1, MD0 N 80 2 AVCC ⎯ 79 1 AVR ⎯ 1 3 AVSS ⎯ インプットキャプチャ ch.2, ch.3 のトリガ入力端子 ポート 入力 汎用入出力ポート 波形生成部出力端子 (U) ∼ (Z) は , 3 相モータを制御するコイルを表します。 ∼ RTO5 (Z) モード 入力 動作モード指定用入力端子 動作モード指定用入力端子 アナログ電源端子 ⎯ A/D コンバータのリファレンス電圧 ( +側 ) 端子 リファレンス電圧 ( −側 ) は AVSS に内部固定していま す。 アナログ電源 ( グランド ) 端子 (続く) 8 DS07–13751–2 MB90820B シリーズ (続き) 端子番号 端子名 リセット 入出力 回路形式* 3 時の状態 LQFP * 1 QFP * 2 20, 61 22, 63 VSS ⎯ 40, 60 42, 62 VCC ⎯ 62 64 C ⎯ 機能 電源 ( グランド ) 端子 ⎯ 電源端子 内部電源安定化のための平滑コンデンサ接続端子 * 1: FPT-80P-M21, FPT-80P-M22 * 2: FPT-80P-M06 * 3: 入出力回路形式については ,「■入出力回路形式」を参照してください。 DS07–13751–2 9 MB90820B シリーズ ■ 入出力回路形式 分類 A 回路形式 備考 発振帰還抵抗 約 1 MΩ X1 P-ch クロック 入力 N-ch X0 スタンバイ制御信号 B ・ ヒステリシス入力 ・ プルアップ抵抗 約 50 kΩ R C R P-ch プルアップ制御 P-ch N-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ 選択可能プルアップ抵抗 約 50 kΩ ・ IOL = 12 mA デジタル出力 ヒステリシス入力 スタンバイモード制御 D R P-ch プルアップ制御 P-ch N-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ 選択可能プルアップ抵抗 約 50 kΩ ・ IOL = 4 mA デジタル出力 ヒステリシス入力 スタンバイモード制御 (続く) 10 DS07–13751–2 MB90820B シリーズ 分類 回路形式 備考 E R P-ch ・ CMOS 出力 ・ CMOS 入力 ・ プルアップ制御あり ・ IOL = 4 mA プルアップ制御 P-ch デジタル出力 デジタル出力 N-ch CMOS 入力 スタンバイモード制御 F P-ch N-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ IOL = 4 mA デジタル出力 ヒステリシス入力 スタンバイモード制御 G P-ch N-ch デジタル出力 デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ CMOS 入力(UART ch.0 データ入 力端子において選択可能) ・ IOL = 4 mA ヒステリシス入力 CMOS 入力 スタンバイモード制御 H P-ch N-ch デジタル出力 デジタル出力 ・ CMOS 出力 ・ CMOS 入力 ・ アナログ入力 ・ IOL = 4 mA CMOS 入力 アナログ入力制御 アナログ入力 (続く) DS07–13751–2 11 MB90820B シリーズ 分類 回路形式 備考 I P-ch N-ch デジタル出力 デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ アナログ出力 ・ アナログ入力 ・ IOL = 4 mA ヒステリシス入力 アナログ入出力制御 アナログ出力 アナログ入力 J P-ch N-ch デジタル出力 デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ CMOS 入力(UART ch.1 データ入 力端子において選択可能) ・ IOL = 4 mA ヒステリシス入力 CMOS 入力 アナログ入力制御 アナログ入力 K P-ch N-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ アナログ入力 ・ IOL = 4 mA デジタル出力 ヒステリシス入力 アナログ入力制御 アナログ入力 L P-ch N-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ IOL = 12 mA デジタル出力 ヒステリシス入力 スタンバイモード制御 (続く) 12 DS07–13751–2 MB90820B シリーズ (続き) 分類 回路形式 M R 備考 マスク ROM/ 評価用品 ・ヒステリシス入力 ・ プルダウン抵抗 約 50 kΩ フラッシュメモリ品 ・ CMOS 入力 ・ プルダウン抵抗なし N マスク ROM/ 評価用品 ・ヒステリシス入力 フラッシュメモリ品 ・ CMOS 入力 DS07–13751–2 13 MB90820B シリーズ ■ デバイスの取り扱いについて デバイスを取り扱う際には , 以下のことについて特に注意してください。 ・ ラッチアップの防止 ・ 供給電圧の安定化 ・ 未使用端子の処理 ・ 外部クロックの使用 ・ 電源端子 (VCC/VSS) ・ プルアップ / プルダウン抵抗 ・ 水晶発振回路 ・ A/D コンバータの電源 , アナログ入力の投入順序 ・ A/D コンバータの未使用時の端子処理 ・ 電源投入時の注意 ・ PLL クロックモード動作中の注意 1. ラッチアップの防止 CMOS IC チップでは , 以下のような状態でラッチアップ現象を生じることがあります。 ・入力端子や出力端子に VCC より高い電圧あるいは VSS より低い電圧が印加された場合 ・VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 ・VCC 電圧の前に AVCC 電源が印加された場合 ラッチアップ現象が発生すると電源電流が激増し , デバイスの熱破壊に至る場合がありますので , 使用に際しては , 最 大定格を超えることのないよう十分注意してください。 同様の理由により, アナログ電源電圧 (AVCC, AVR) がデジタル電源電圧を超えることのないよう十分注意してください。 2. 供給電圧の安定化 VCC 電源電圧の動作保証内においても , 電源電圧の急激な変化があると誤動作を起こす場合がありますので , VCC 電源 電圧を安定させてください。 安定化の基準としては , 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (peak to peak 値 ) は , 標準 VCC 電源電圧値の 10% 以下に , また電源の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるように電源電圧を抑えてくだ さい。 3. 未使用端子の処理 使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破損の原因となることがあ りますので, 抵抗を介して, pull-upまたはpull-downなどの処理をしてください。この場合, 抵抗は2 kΩ 以上にしてください。 また , 使用していない入力端子については出力状態にして開放とするか , 入力状態の場合は入力端子と同じ処置をして ください。 4. 外部クロックの使用 外部クロックを使用する場合は , X0 端子のみを駆動して X1 端子は開放してください。 MB90820B シリーズ X0 開放 X1 5. 電源端子 (VCC/VSS) ・ VCC, VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき端子は デバイス内部で接続してあります。 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防止 , 総出力電流規格を守るなどのために , 必 ず VCC, VSS 端子を外部で電源 , およびグランドに接続してください。 ・ 電流供給源からできる限り低インピーダンスでこのデバイスの VCC, VSS 端子に接続するように配慮してください。 ・ 電源ノイズ対策として , このデバイスの VCC 端子と VSS 端子の近くで , VCC 端子と VSS 端子の間に 0.1 µF 程度のコンデ ンサをバイパスコンデンサとして接続することをお薦めします。 14 DS07–13751–2 MB90820B シリーズ VCC VSS VCC VSS VSS MB90820B シリーズ VCC VCC VSS VCC VSS 6. プルアップ / プルダウン抵抗 MB90820B シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません ( ただし port0 ∼ port3 はプルアッ プ抵抗を内蔵しています ) 。必要に応じて外付けしてください。 7. 水晶発振回路 X0, X1 端子の近辺のノイズはこのデバイスの誤動作の元となります。X0, X1 端子および水晶振動子 ( あるいはセラミッ ク振動子 ) , さらにグランドへのバイパスコンデンサはできる限り近くになるように , またその配線は , 他の配線とできる 限り交差しないようにプリント基板を設計してください。 また , X0, X1 端子の回りをグランドで囲むようなプリント基板アートワークは , 安定した動作を期待できますので , 強 くお薦めします。 8. A/D コンバータの電源 , D/A コンバータ電源 , アナログ入力の投入順序 A/D コンバータの電源 , D/A コンバータ電源 (AVCC, AVRH, AVR) およびアナログ入力 (AN0 ∼ AN15) の印加は必ずデジ タル電源 (VCC) の投入後に行ってください。 また , 電源切断時は A/D コンバータの電源 , D/A コンバータ電源およびアナログ入力の遮断の後で , デジタル電源の遮 断を行ってください。その際 , AVR または AVCC を超えないように投入・切断を行ってください ( アナログ電源とデジタル 電源を同時に投入 , 切断することは問題ありません ) 。 9. A/D コンバータ・D/A コンバータの未使用時の端子処理 A/DコンバータおよびD/Aコンバータを使用しないときは, AVCC=VCC, AVSS=AVRH=AVRL=VSSに接続してください。 10.電源投入時の注意 内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は , 50 µs (0.2 V ∼ 2.7 V の 間 ) 以上を確保してください。 11.PLL クロックモード動作中の注意 本マイクロコントローラは PLL クロックを選択しているときに振動子が外れたり , あるいはクロック入力が停止したり した場合 , PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。 12.内蔵 CR 発振回路 項目 発振周波数 発振安定待ち時間 DS07–13751–2 記号 規格値 単位 最小 標準 最大 fRC 50 100 200 kHz tstab ⎯ ⎯ 100 µs 15 MB90820B シリーズ ■ フラッシュメモリのセクタ構成 フラッシュメモリのセクタ構成を下に示しています。図に示しているアドレスは , 各セクタの上位アドレスと下位アド レスです。 512 K ビットフラッシュメモリは , CPU からアクセスする場合は , SA0 ∼ SA3 をそれぞれ FF バンクレジスタに割り当 てます。 フレッシュメモリ CPU アドレス ライタアドレス* FFFFFFH 7FFFFH FFC000H 7C000H FFBFFFH 7BFFFH FFA000H 7A000H FF9FFFH 79FFFH FF8000H 78000H FF7FFFH 77FFFH FF0000H 70000H SA3 (16 K バイト ) SA2 (8 K バイト ) SA1 (8 K バイト ) SA0 (32 K バイト ) 1024 K ビットフラッシュメモリは , CPU からアクセスする場合は , SA0 ∼ SA4 をそれぞれ FE バンクおよび FF バンク レジスタに割り当てます。 フレッシュメモリ CPU アドレス ライタアドレス* FFFFFFH 7FFFFH FFC000H 7C000H FFBFFFH 7BFFFH FFA000H 7A000H FF9FFFH 79FFFH FF8000H 78000H FF7FFFH 77FFFH FF0000H 70000H FEFFFFH 6FFFFH FE0000H 60000H SA4 (16 K バイト ) SA3 (8 K バイト ) SA2 (8 K バイト ) SA1 (32 K バイト ) SA0 (64 K バイト ) *:フラッシュメモリにパラレルライタでデータ書込みを行う際,CPU アドレスに対応するアドレスのことです。汎用 パラレルライタを使用して書込み / 消去を行う場合は,ライタアドレスにて実行します。 16 DS07–13751–2 MB90820B シリーズ ■ ブロックダイヤグラム CR 発振回路 *1 X0 クロック制御回路 , 監視回路 *1 X1 CPU F2MC-16LX コア タイムベースタイマ リセット回路 ( ウォッチドッグタイマ ) RST その他の端子 Vss x 2, Vcc x 2, MD0 ~ MD2, C 遅延割込みジェネレータ 割込みコントローラ 7 P30 ~ P36 多機能タイマ 8 P51/INT7 6 P45/SIN0 P44/SOT0 P43/SCK0 UART (ch.0) P72/SIN1/AN10 P73/SOT1/AN11 P74/SCK1/AN12 UART (ch.1) P40/PPG1 16 ビット PPG (ch.1) P50/PPG2 16 ビット PPG (ch.2) PWC (ch.1) P46/PWI1 P47/PWO1 16 ビットインプット キャプチャ (ch.0 ∼ ch.3) 4 4 16 ビット フリーランタイマ P76/IN0/AN14 P77/IN1/AN15 P80/IN2 P81/IN3 P75/FRCK/AN13 P82/RTO0 (U) *2 P83/RTO1 (X) *2 P84/RTO2 (V) *2 P85/RTO3 (Y) *2 P86/RTO4 (W) *2 P87/RTO5 (Z) *2 16 ビット アウトプット コンペア (ch.0 ∼ ch.5) F2MC-16LX バス P16/INT6 ~ P11/INT1 P37/PPG0 16 ビット PPG タイマ (ch.0) DTP/ 外部割込み 波形生成回路 P10/INT0/DTTI P17 P06/PWI0 *2 P07/PWO0 *2 PWC (ch.0) 6 P42/TO0 P41/TIN0 16 ビットリロード タイマ (ch.0) P21/TO1 P20/TIN1 P22 ~ P27 16 ビットリロード タイマ (ch.1) 6 CMOS 入出力ポート 0, 1, 3, 7, 8 CMOS 入出力ポート 6 A/D コンバータ (8/10 ビット ) 16 CMOS 入出力ポート 1, 2, 4, 5, 7 RAM P00 ~ P05 *2 P60/AN0 P61/AN1 P62/AN2 P63/AN3 P64/AN4 P65/AN5 P66/AN6 P67/AN7 AVR AVCC AVSS ROM ROM 訂正 ROM ミラーリング D/A コンバータ (8 ビット ) P70/DA0/AN8 P71/DA1/AN9 CMOS 入出力ポート 7 ( 注意事項 ) P00 ∼ P07,P10 ∼ P17,P20 ∼ P27,P30 ∼ P37 は,入力のプルアップ抵抗として使用できる抵抗 を内蔵しています。 * 1:MB90F828B * 2:大電流駆動端子 DS07–13751–2 17 MB90820B シリーズ ■ メモリマップ FFFFFFH アドレス #1 ROM 領域 アドレス #1 − 1H 010000H 00FFFFH アドレス #2 ROM 領域* (FF バンク イメージ) : 内部アクセスメモリ アドレス #2 − 1H : アクセス禁止 アドレス #3 + 1H アドレス #3 000100H 0000FFH 0000F0H 0000EFH 000000H RAM レジスタ 領域 周辺領域 * : シングルチップモードではミラー機能をサポートします。 品種名 アドレス #1 アドレス #2 アドレス #3 MB90822B FF0000H 008000H 0010FFH MB90823B FE0000H 008000H 0010FFH MB90F822B FF0000H 008000H 0010FFH MB90F823B FE0000H 008000H 0010FFH MB90F828B FE0000H 008000H 0020FFH MB90V820B (FE0000H) 008000H 0040FFH (注意事項)FF バンクの ROM データは , 00 バンクの上位にイメージで見えるようになっており , C コンパイラ・スモー ルモデルの効率的な使用を実現します。下位 16 ビットは同じアドレスに割り当てられており , ポインタの宣 言において “far” を指定せずに ROM 上のテーブルを参照できます。たとえば , 00C000H へのアクセスを試みた 場合 , 実際には FFC000H の ROM の内容にアクセスすることになります。FF バンクの ROM 領域は 32 K バイ トを超えるので, 全領域を00バンクのイメージに反映することはできません。したがって, FF8000H ∼FFFFFFH の ROM データが 008000H ∼ 00FFFFH のイメージであるかのように見えます。このため , ROM データテーブ ルは FF8000H ∼ FFFFFFH の領域に格納してください。 18 DS07–13751–2 MB90820B シリーズ ■ F2MC-16LX CPU プログラミングモデル ・専用レジスタ AH AL :アキュムレータ (A) 演算結果の格納用 <16 ビット× 2> 連続した 32 ビットレジスタとしても使用できます。 USP :ユーザスタックポインタ (USP) <16 ビット > ユーザスタックアドレスを示します。 SSP :システムスタックポインタ (SSP) <16 ビット > システムスタックアドレスを示します。 PS :プロセッサステータス (PS) <16 ビット > システムの状態を示します。 PC :プログラムカウンタ (PC) <16 ビット > 現在の命令コードの格納位置を示します。 DPR :ダイレクトページレジスタ (DPR) <8 ビット > 短縮直接アドレッシングを実行した場合に,オペランドアドレスの ビット 8 ∼ 15 を指定します。 PCB :プログラムバンクレジスタ (PCB) <8 ビット > プログラム空間を示します。 DTB :データバンクレジスタ (DTB) <8 ビット > データ空間を示します。 USB :ユーザスタックバンクレジスタ (USB) <8 ビット > ユーザスタック空間を示します。 SSB :システムスタックバンクレジスタ (SSB) <8 ビット > システムスタック空間を示します。 ADB :アディショナルデータバンクレジスタ (ADB) <8 ビット > 8 ビット アディショナル空間を示します。 16 ビット 32 ビット DS07–13751–2 19 MB90820B シリーズ ・汎用レジスタ 最大 32 バンク R7 R6 RW7 R5 R4 RW6 R3 R2 RW5 R1 R0 RW4 RL3 RL2 RW3 RL1 RW2 RW1 RL0 RW0 000180H + (RP × 10H) 16 ビット ・プロセッサステータス RP ILM ビット PS 初期値 15 14 13 12 11 10 CCR 9 8 ILM2 ILM1 ILM0 B4 B3 B2 B1 B0 0 0 0 0 0 0 0 0 7 6 5 4 3 2 1 0 − I S T N Z V C − 0 1 X X X X X − :未使用 X :未定義 20 DS07–13751–2 MB90820B シリーズ ■ I/O マップ バイト ワード アクセス アクセス アドレス 略称 レジスタ リソース名 初期値 000000H PDR0 ポート 0 データレジスタ R/W R/W ポート 0 XXXXXXXX B 000001H PDR1 ポート 1 データレジスタ R/W R/W ポート 1 XXXXXXXX B 000002H PDR2 000003H PDR3 ポート 2 データレジスタ R/W R/W ポート 2 XXXXXXXX B ポート 3 データレジスタ R/W R/W ポート 3 XXXXXXXX B 000004H PDR4 ポート 4 データレジスタ R/W R/W ポート 4 XXXXXXXX B 000005H PDR5 ポート 5 データレジスタ R/W R/W ポート 5 XXXXXXXX B 000006H PDR6 ポート 6 データレジスタ R/W R/W ポート 6 XXXXXXXX B 000007H PDR7 ポート 7 データレジスタ R/W R/W ポート 7 XXXXXXXX B 000008H PDR8 ポート 8 データレジスタ R/W R/W ポート 8 XXXXXXXX B 000009H ∼ 00000FH ( 使用禁止 ) 000010H DDR0 ポート 0 データ方向レジスタ R/W R/W ポート 0 00000000B 000011H DDR1 ポート 1 データ方向レジスタ R/W R/W ポート 1 00000000B 000012H DDR2 ポート 2 データ方向レジスタ R/W R/W ポート 2 00000000B 000013H DDR3 ポート 3 データ方向レジスタ R/W R/W ポート 3 00000000B 000014H DDR4 ポート 4 データ方向レジスタ R/W R/W ポート 4 00000000B 000015H DDR5 ポート 5 データ方向レジスタ R/W R/W ポート 5 XXXXXX00 B 000016H DDR6 ポート 6 データ方向レジスタ R/W R/W ポート 6 00000000B 000017H DDR7 ポート 7 データ方向レジスタ R/W R/W ポート 7 00000000B 000018H DDR8 ポート 8 データ方向レジスタ R/W R/W ポート 8 00000000B 000019H ∼ 00001FH ( 使用禁止 ) 000020H SMR0 シリアルモードレジスタ ch.0 000021H SCR0 シリアル制御レジスタ ch.0 000022H SIDR0 / SODR0 000023H SSR0 シリアルステータスレジスタ ch.0 000024H SMR1 シリアルモードレジスタ ch.1 000025H SCR1 シリアル制御レジスタ ch.1 000026H SIDR1 / SODR1 000027H SSR1 000028H PWCSL1 000029H PWCSH1 00002AH 00002BH 00002CH PWC1 DIV1 00002DH, 00002EH シリアルインプットデータレジスタ ch.0/ シリアルアウトプットデータ レジスタ ch.0 シリアルインプットデータレジスタ ch.1/ シリアルアウトプットデータ レジスタ ch.1 シリアルステータスレジスタ ch.1 PWC 制御ステータスレジスタ ch.1 PWC データバッファレジスタ ch.1 分周比制御レジスタ ch.1 R/W R/W 00000000B W, R/W W, R/W 00000100B R/W R/W R, R/W R, R/W 00001000B R/W R/W 00000000B W, R/W W, R/W 00000100B R/W R/W R, R/W R, R/W 00001000B R/W R/W 00000000B R, R/W R, R/W 00000000B ⎯ R/W R/W R/W UART ch.0 UART ch.1 PWC タイマ ch.1 XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXX00 B ( 使用禁止 ) (続く) DS07–13751–2 21 MB90820B シリーズ アドレス 略称 00002FH PCKCR 000030H ENIR 000031H EIRR 000032H ELVRL 000033H ELVRH レジスタ W W DTP/ 割込許可レジスタ R/W R/W DTP/ 割込要因レジスタ R/W R/W 要求レベル設定レジスタ ( 下位 ) R/W R/W 要求レベル設定レジスタ ( 上位 ) R/W R/W PLL クロック制御レジスタ 000034H 000035H 000038H 000039H 00003AH 00003BH 00003CH 00003DH 00003EH 00003FH 000040H 000041H 000042H 000043H 000044H 000045H 000046H 000047H 000048H 000049H 00004AH 00004BH 00004CH 00004DH 00004EH 00004FH 000050H リソース名 初期値 PLL XXXX0000B DTP/ 外部割込み ch.0 ∼ ch.7 00000000B XXXXXXXX B 00000000B 00000000B ( 使用禁止 ) CDCR0 クロック分周比制御レジスタ ch.0 000036H 000037H バイト ワード アクセス アクセス R/W R/W 通信プリスケーラ ch.0 0 0 X X X 0 0 0 B 通信プリスケーラ ch.1 0 0 X X X 0 0 0 B ( 使用禁止 ) CDCR1 クロック分周比制御レジスタ ch.1 R/W R/W PDCR0 PPG ダウンカウンタレジスタ ch.0 ⎯ R PCSR0 PPG 周期設定レジスタ ch.0 ⎯ W PPG デューティ設定レジスタ ch.0 ⎯ W R/W R/W XX000000B R/W R/W 00000000B PDUT0 PCNTL0 PCNTH0 PPG 制御ステータスレジスタ ch.0 11111111B 11111111B XXXXXXXX B 16 ビット PPG タイマ ch.0 XXXXXXXX B XXXXXXXX B XXXXXXXX B 11111111B PDCR1 PPG ダウンカウンタレジスタ ch.1 ⎯ R PCSR1 PPG 周期設定レジスタ ch.1 ⎯ W PPG デューティ設定レジスタ ch.1 ⎯ W R/W R/W XX000000B R/W R/W 00000000B PDUT1 PCNTL1 PCNTH1 PPG 制御ステータスレジスタ ch.1 11111111B XXXXXXXX B 16 ビット PPG タイマ ch.1 XXXXXXXX B XXXXXXXX B XXXXXXXX B 11111111B PDCR2 PPG ダウンカウンタレジスタ ch.2 ⎯ R PCSR2 PPG 周期設定レジスタ ch.2 ⎯ W PPG デューティ設定レジスタ ch.2 ⎯ W R/W R/W XX000000B R/W R/W 00000000B PDUT2 PCNTL2 PCNTH2 PPG 制御ステータスレジスタ ch.2 11111111B XXXXXXXX B 16 ビット PPG タイマ ch.2 XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXXXX B TMRR0 16 ビットタイマレジスタ ch.0 ⎯ R/W TMRR1 16 ビットタイマレジスタ ch.1 ⎯ R/W TMRR2 16 ビットタイマレジスタ ch.2 ⎯ R/W 000056H DTCR0 16 ビットタイマ制御レジスタ ch.0 R/W R/W 00000000B 000057H DTCR1 16 ビットタイマ制御レジスタ ch.1 R/W R/W 00000000B 000058H DTCR2 16 ビットタイマ制御レジスタ ch.2 R/W R/W 00000000B 000059H SIGCR 波形制御レジスタ R/W R/W 00000000B 000051H 000052H 000053H 000054H 000055H XXXXXXXX B XXXXXXXX B XXXXXXXX B 波形 ジェネレータ XXXXXXXX B XXXXXXXX B (続く) 22 DS07–13751–2 MB90820B シリーズ アドレス 略称 バイト ワード アクセス アクセス レジスタ 00005AH CPCLRB / コンペアクリアバッファレジスタ / 00005BH CPCLR コンペアクリアレジスタ 00005CH R/W タイマ制御ステータスレジスタ ( 下位 ) R/W R/W タイマ制御ステータスレジスタ ( 上位 ) R/W R/W タイマデータレジスタ 00005EH TCCSL 00005FH TCCSH 000060H 000061H 000062H 000063H 000064H 000065H 000066H 000067H IPCP0 インプットキャプチャデータレジスタ ch.0 ⎯ R IPCP1 インプットキャプチャデータレジスタ ch.1 ⎯ R 初期値 11111111B R/W ⎯ TCDT 00005DH ⎯ リソース名 11111111B 16 ビット フリーラン タイマ 00000000B 00000000B X0100000B 00000000B XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXXXX B IPCP2 インプットキャプチャデータレジスタ ch.2 ⎯ R IPCP3 インプットキャプチャデータレジスタ ch.3 ⎯ R R/W R/W R, R/W R, R/W 00000000B 000068H PICSL01 インプットキャプチャコントロール ステータスレジスタ ch.0, ch.1 ( 下位 ) 000069H PPG 出力制御 / インプットキャプチャ PICSH01 コントロールステータスレジスタ ch.0, ch.1 ( 上位 ) XXXXXXXX B 16 ビット インプット キャプチャ ch.0 ∼ ch.3 XXXXXXXX B XXXXXXXX B 00000000B 00006AH ICSL23 インプットキャプチャコントロール ステータスレジスタ ch.2, ch.3 ( 下位 ) R/W R/W 00000000B 00006BH ICSH23 インプットキャプチャコントロール ステータスレジスタ ch.2, ch.3 ( 上位 ) R R XXXXXX 00 B W W 000070H OCCPB0 / アウトプットコンペアバッファレジスタ / OCCP0 アウトプットコンペアレジスタ ch.0 000071H ⎯ R/W 000072H OCCPB1 / アウトプットコンペアバッファレジスタ / OCCP1 アウトプットコンペアレジスタ ch.1 000073H ⎯ R/W 00006CH ~ 00006EH 00006FH ( 使用禁止 ) ROMM ROM ミラー機能選択レジスタ ROM ミラー 機能 XXXXXXX1 B XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXXXX B 000074H OCCPB2 / アウトプットコンペアバッファレジスタ / OCCP2 アウトプットコンペアレジスタ ch.2 000075H ⎯ R/W 000076H OCCPB3 / アウトプットコンペアバッファレジスタ / OCCP3 アウトプットコンペアレジスタ ch.3 000077H ⎯ R/W 000078H OCCPB4 / アウトプットコンペアバッファレジスタ / OCCP4 アウトプットコンペアレジスタ ch.4 000079H ⎯ R/W 00007AH OCCPB5 / アウトプットコンペアバッファレジスタ / 00007BH OCCP5 アウトプットコンペアレジスタ ch.5 ⎯ R/W R/W 00001100B XXXXXXXX B XXXXXXXX B XXXXXXXX B アウトプット XXXXXXXX B コンペア XXXXXXXX B ch.0 ∼ ch.5 XXXXXXXX B XXXXXXXX B XXXXXXXX B 00007CH OCS0 コンペア制御レジスタ ch.0 R/W 00007DH OCS1 コンペア制御レジスタ ch.1 R/W R/W X1100000B 00007EH OCS2 コンペア制御レジスタ ch.2 R/W R/W 00001100B 00007FH OCS3 コンペア制御レジスタ ch.3 R/W R/W X1100000B (続く) DS07–13751–2 23 MB90820B シリーズ バイト ワード アクセス アクセス アドレス 略称 レジスタ 000080H OCS4 コンペア制御レジスタ ch.4 R/W R/W 000081H OCS5 コンペア制御レジスタ ch.5 R/W R/W 000082H TMCSRL0 タイマ制御ステータスレジスタ ch.0 ( 下位 ) R/W R/W 000083H TMCSRH0 タイマ制御ステータスレジスタ ch.0 ( 上位 ) R/W R/W ⎯ R/W 000084H 000085H TMR0 / TMRD0 16 ビットタイマレジスタ ch.0/ 16 ビットリロードレジスタ ch.0 リソース名 初期値 アウトプット コンペア ch.0 ∼ ch.5 00001100B X1100000B 00000000B 16 ビット リロードタイマ ch.0 XXX1 0000B XXXXXXXX B XXXXXXXX B 000086H TMCSRL1 タイマ制御ステータスレジスタ ch.1 ( 下位 ) R/W R/W 000087H TMCSRH1 タイマ制御ステータスレジスタ ch.1 ( 上位 ) R/W R/W ⎯ R/W R, R/W ⎯ クロック スーパバイザ 00011100B 000088H 000089H TMR1 / TMRD1 16 ビットタイマレジスタ ch.1/ 16 ビットリロードレジスタ ch.1 00008AH CSVCR クロックスーパバイザ制御レジスタ * 00008BH 00000000B 16 ビット リロードタイマ ch.1 XXX1 0000B XXXXXXXX B XXXXXXXX B ( 使用禁止 ) 00008CH RDR0 ポート 0 プルアップ抵抗設定レジスタ R/W R/W ポート 0 00000000B 00008DH RDR1 ポート 1 プルアップ抵抗設定レジスタ R/W R/W ポート 1 00000000B 00008EH RDR2 ポート 2 プルアップ抵抗設定レジスタ R/W R/W ポート 2 00000000B 00008FH RDR3 ポート 3 プルアップ抵抗設定レジスタ R/W R/W ポート 3 00000000B 000090H ∼ 00009DH ( 使用禁止 ) プログラムアドレス検出制御 ステータスレジスタ R/W R/W アドレス一致 検出 XXXX0 0 0 0 B DIRR 遅延割込み要因 / 解除レジスタ R/W R/W 遅延割込み XXXXXXX0 B 0000A0H LPMCR 低消費電力モード制御レジスタ W, R/W W, R/W 00011000B 0000A1H CKSCR クロック選択レジスタ R, R/W R, R/W 低消費電力制御 レジスタ 00009EH PACSR 00009FH 11111100B 0000A2H ∼ 0000A7H ( 使用禁止 ) 0000A8H WDTC ウォッチドッグタイマ制御レジスタ 0000A9H TBTC タイムベースタイマ制御レジスタ R, W R, W ウォッチドッグ タイマ XXXX X111 B W, R/W W, R/W タイムベース タイマ 1XX00100B R, R/W フラッシュ メモリ インタフェース 0 0 0 X0 0 0 0 B 0000AAH ∼ 0000ADH 0000AEH 0000AFH ( 使用禁止 ) FMCS フラッシュメモリ制御 ステータスレジスタ R, R/W ( 使用禁止 ) (続く) 24 DS07–13751–2 MB90820B シリーズ レジスタ バイト ワード アクセス アクセス アドレス 略称 リソース名 初期値 0000B0H ICR00 割込み制御レジスタ 00 R/W R/W 00000111B 0000B1H ICR01 割込み制御レジスタ 01 R/W R/W 00000111B 0000B2H ICR02 割込み制御レジスタ 02 R/W R/W 00000111B 0000B3H ICR03 割込み制御レジスタ 03 R/W R/W 00000111B 0000B4H ICR04 割込み制御レジスタ 04 R/W R/W 00000111B 0000B5H ICR05 割込み制御レジスタ 05 R/W R/W 00000111B 0000B6H ICR06 割込み制御レジスタ 06 R/W R/W 00000111B 0000B7H ICR07 割込み制御レジスタ 07 R/W R/W 00000111B 割込み制御 0000B8H ICR08 割込み制御レジスタ 08 R/W R/W 0000B9H ICR09 割込み制御レジスタ 09 R/W R/W 00000111B 0000BAH ICR10 割込み制御レジスタ 10 R/W R/W 00000111B 0000BBH ICR11 割込み制御レジスタ 11 R/W R/W 00000111B 0000BCH ICR12 割込み制御レジスタ 12 R/W R/W 00000111B 0000BDH ICR13 割込み制御レジスタ 13 R/W R/W 00000111B 0000BEH ICR14 割込み制御レジスタ 14 R/W R/W 00000111B 0000BFH ICR15 割込み制御レジスタ 15 R/W R/W 00000111B 0000C0H PWCSL0 R/W R/W 00000000B R, R/W R, R/W 00000000B ⎯ R/W 0000C1H 0000C2H PWCSH0 PWC 制御ステータスレジスタ ch.0 PWC タイマ ch.0 00000111B XXXXXXXX B PWC0 PWC データバッファレジスタ ch.0 0000C4H DIV0 分周比制御レジスタ ch.0 R/W R/W 0000C5H ADER0 A/D 入力許可レジスタ 0 R/W R/W 0000C6H ADCS0 A/D 制御ステータスレジスタ 0 R/W R/W 000XXXX0B 0000C7H ADCS1 A/D 制御ステータスレジスタ 1 W, R/W W, R/W 0000000XB 0000C8H ADCR0 A/D データレジスタ 0 R R 0000C9H ADCR1 A/D データレジスタ 1 R R 0000CAH ADSR0 A/D 設定レジスタ 0 R/W R/W 00000000B 0000CBH ADSR1 A/D 設定レジスタ 1 R/W R/W 00000000B 0000CCH DAT0 D/A データレジスタ 0 R/W R/W XXXXXXXX B 0000CDH DAT1 D/A データレジスタ 1 R/W R/W 0000CEH DACR0 D/A 制御レジスタ 0 R/W R/W 0000CFH DACR1 D/A 制御レジスタ 1 R/W R/W 0000D0H ADER1 A/D 入力許可レジスタ 1 R/W R/W 0000C3H XXXXXXXX B XX XXXX00 B ポート 6, A/D 8/10 ビット A/D コンバータ 8 ビット D/A コンバータ 11111111B XXXXXXXX B XXXXXXXX B XXXXXXXX B XXXXXXX0 B XXXXXXX0 B ポート 7, A/D 11111111B 0000D1H ∼ 0000EFH ( 使用禁止 ) 0000F0H ∼ 0000FFH 外部領域 (続く) DS07–13751–2 25 MB90820B シリーズ (続き) レジスタ バイト ワード アクセス アクセス アドレス 略称 リソース名 001FF0H PADRL0 プログラムアドレス検出レジスタ 0 ( 下位 ) R/W R/W XXXXXXXX B 001FF1H PADRM0 プログラムアドレス検出レジスタ 0 ( 中位 ) R/W R/W XXXXXXXX B 001FF2H PADRH0 プログラムアドレス検出レジスタ 0 ( 上位 ) R/W R/W 001FF3H PADRL1 プログラムアドレス検出レジスタ 1 ( 下位 ) R/W R/W 001FF4H PADRM1 プログラムアドレス検出レジスタ 1 ( 中位 ) R/W R/W XXXXXXXX B 001FF5H PADRH1 プログラムアドレス検出レジスタ 1 ( 上位 ) R/W R/W XXXXXXXX B アドレス 一致検出 初期値 XXXXXXXX B XXXXXXXX B *:MB90F828B のみ。他品種では使用禁止 ・ 読取りおよび書込みを表す略称の意味は次のとおりです。 R/W :読取りおよび書込み可能 R :読取り専用 W :書込み専用 ・ 初期値の意味は次のとおりです。 0 :このビットは “0” に初期化します。 1 :このビットは “1” に初期化します。 X :このビットの初期値は不定です。 26 DS07–13751–2 MB90820B シリーズ ■ 割込み要因と割込みベクタ・割込み制御レジスタ 割込み要因 EI2OS サポート 割込みベクタ 番号 割込み制御レジスタ ICR アドレス アドレス リセット × #08 08H FFFFDCH ⎯ ⎯ INT9 命令 × #09 09H FFFFD8H ⎯ ⎯ 例外処理 × #10 0AH FFFFD4H ⎯ ⎯ A/D コンバータ変換終了 ○ #11 0BH FFFFD0H FFFFCCH ICR00 0000B0H ICR01 0000B1H ICR02 0000B2H ICR03 0000B3H ICR04 0000B4H ICR05 0000B5H ICR06 0000B6H ICR07 0000B7H ICR08 0000B8H ICR09 0000B9H ICR10 0000BAH ICR11 0000BBH ICR12 0000BCH ICR13 0000BDH ICR14 0000BEH ICR15 0000BFH アウトプットコンペア ch.0 一致 ○ #12 0CH PWC0 タイマ ch.0 測定終了 / PWC0 タイマ ch.0 オーバフロー ○ #13 0DH FFFFC8H 16 ビット PPG タイマ ch.0 ○ #14 0EH FFFFC4H アウトプットコンペア ch.1 一致 ○ #15 0FH FFFFC0H FFFFBCH 16 ビット PPG タイマ ch.1 ○ #16 10H アウトプットコンペア ch.2 一致 ○ #17 11H FFFFB8H 16 ビットリロードタイマ ch.1 アンダフロー ○ #18 12H FFFFB4H アウトプットコンペア ch.3 一致 ○ #19 13H FFFFB0H DTP/ 外部割込み ch.0/ch.1 検出 ○ DTTI #20 14H FFFFACH △ アウトプットコンペア ch.4 一致 ○ #21 15H FFFFA8H DTP/ 外部割込み ch.2/ch.3 検出 ○ #22 16H FFFFA4H アウトプットコンペア ch.5 一致 ○ #23 17H FFFFA0H PWC タイマ ch.1 測定終了 / PWC タイマ ch.1 オーバフロー ○ #24 18H FFFF9CH DTP/ 外部割込み ch.4 検出 ○ #25 19H FFFF98H DTP/ 外部割込み ch.5 検出 ○ #26 1AH FFFF94H DTP/ 外部割込み ch.6 検出 ○ #27 1BH FFFF90H DTP/ 外部割込み ch.7 検出 ○ #28 1CH FFFF8CH 波形生成回路 16 ビットタイマ ch.0/ch.1/ch.2 アンダフロー △ #29 1DH FFFF88H 16 ビットリロードタイマ ch.0 アンダフロー ○ #30 1EH FFFF84H 16 ビットフリーランタイマ・ゼロ検出 △ #31 1FH FFFF80H 16 ビット PPG タイマ ch.2 ○ #32 20H FFFF7CH インプットキャプチャ ch.0/ch.1 ○ #33 21H FFFF78H 16 ビットフリーランタイマ・コンペアクリア △ #34 22H FFFF74H インプットキャプチャ ch.2/ch.3 ○ #35 23H FFFF70H タイムベースタイマ △ #36 24H FFFF6CH UART ch.1 受信 ◎ #37 25H FFFF68H UART ch.1 送信 △ #38 26H FFFF64H UART ch.0 受信 ◎ #39 27H FFFF60H UART ch.0 送信 △ #40 28H FFFF5CH フラッシュメモリステータス △ #41 29H FFFF58H 遅延割込み発生モジュール △ #42 2AH FFFF54H 優先 順位 高 低 ◎:使用可能 , EI2OS 停止要求をサポート ○:使用可能 , EI2OS 割込みクリア信号により割込み要求フラグがクリアされます。 ×:使用不可 △:ICR を共有する割込み要因を使用しない場合は , 使用可能 DS07–13751–2 27 MB90820B シリーズ ■ 電気的特性 r 1. 絶対最大定格 項目 *1 電源電圧 記号 定格値 単位 備考 最小 最大 VCC VSS − 0.3 VSS + 6.0 V AVCC VSS − 0.3 VSS + 6.0 V VCC = AVCC * 2 AVR VSS − 0.3 VSS + 6.0 V AVCC ≧ AVR, AVR ≧ AVSS *1 VI VSS − 0.3 VSS + 6.0 V *3 *1 VO VSS − 0.3 VSS + 6.0 V *3 ICLAMP − 2.0 ⎯ + 2.0 20 mA *5 mA *5 ⎯ 15 mA *4 IOLAV1 ⎯ 4 mA P00 ∼ P07, P82 ∼ P87 を除く IOLAV2 ⎯ 12 mA P00 ∼ P07, P82 ∼ P87 “L” レベル総最大出力電流 ΣIOL ⎯ 100 mA “L” レベル総平均出力電流 ΣIOLAV ⎯ 50 mA “H” レベル最大出力電流 IOH ⎯ − 15 mA “H” レベル平均出力電流 IOHAV ⎯ −4 mA “H” レベル総最大出力電流 ΣIOH ⎯ − 100 mA “H” レベル総平均出力電流 ΣIOHAV ⎯ PD ⎯ − 50 430 mW 動作温度 TA − 40 + 85 °C 保存温度 Tstg − 55 + 150 °C 入力電圧 出力電圧 最大クランプ電流 最大総クランプ電流 “L” レベル最大出力電流 “L” レベル平均出力電流 消費電力 Σ | ICLAMP | IOL *4 mA * 1:VSS = AVSS = 0.0 V を基準にしています。 * 2:AVCC は電源投入時には VCC を絶対に超えてはなりません。 * 3:VI と VO は VCC + 0.3 V を絶対に超えてはなりません。ただし,外部の部品を使用して入力への電流または入力 からの電流の最大値を制限する場合は,VI に代わって ICLAMP 定格が適用されます。 * 4:最大出力電流は対応する端子のピーク値です。 * 5:・ 該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50, P51, P80 ∼ P87 ・ 推奨動作条件内でご使用ください。 ・ 直流電圧 ( 電流 ) でご使用ください。 ・ + B 信号は,VCC 電圧を超える入力信号です。+ B 信号とマイクロコントローラの間には,必ず制限抵抗を接 続し+ B 信号を印加してください。 ・ + B 入力時にマイクロコントローラ端子に入力する電流は,瞬時・定常を問わず規格値以下になるように制限抵 抗の値を設定してください。 ・ 低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では,+ B 入力電位が保護ダイオード を通して VCC 端子の電位を上昇させ,他の機器へ影響を及ぼす可能性がありますのでご注意ください。 ・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は,端子から電源が供 給されているため,不完全な動作を行う可能性がありますのでご注意ください。 ・ 電源投入時に+ B 入力がある場合は,端子から電源が供給されているため,パワーオンリセットが動作しない電 源電圧になる可能性がありますのでご注意ください。 ・ + B 入力端子は,オープン状態にならないようにご注意ください。 ・ A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子,コンパレータ入力端子など ) は,+ B 入力ができま せんのでご注意ください。 (続く) 28 DS07–13751–2 MB90820B シリーズ (続き) ・ 推奨回路例 入出力等価回路 保護ダイオード VCC 制限 抵抗 P-ch +B 入力 (0 V~16 V) N-ch R <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 DS07–13751–2 29 MB90820B シリーズ 2. 推奨動作条件 (VSS = AVSS = 0.0 V) 項目 電源電圧 “H” レベル 入力電圧 “L” レベル 入力電圧 記号 端子名 条件 ⎯ ⎯ 規格値 単位 最大 ⎯ 4.5 5.5 V 通常動作の場合 TA =− 40 °C ∼+ 85 °C ⎯ 4.0 5.5 V D/A コンバータを使用して いない場合の通常動作 TA =− 40 °C ∼+ 85 °C VCC, AVCC ⎯ ⎯ 3.5 5.5 V A/D コンバータおよび D/A コンバータを使用していな い場合の通常動作 TA =− 40 °C ∼+ 85 °C ⎯ ⎯ 3.0 5.5 V ストップモードでの状態 保持の場合 VIH P30 ∼ P37, P60 ∼ P67 0.7 VCC VCC + 0.3 V CMOS 入力 VIHS P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P40 ∼ P44, P45 * 1, P46, P47, P50, P51, P70, P71, P72 * 1, P73 ∼ P77, P80 ∼ P87, RST 0.8 VCC VCC + 0.3 V CMOS ヒステリシス入力 VIHM MD0, MD1, MD2 VCC = 5 V VCC − 0.3 VCC + 0.3 ± 10% VSS − 0.3 0.3 VCC V MD 入力 V CMOS 入力 V CMOS ヒステリシス入力 V MD 入力 *2 VIL P30 ∼ P37, P60 ∼ P67 VILS P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P40 ∼ P44, P45 * 1, P46, P47, P50, P51, P70, P71, P72 * 1, P73 ∼ P77, P80 ∼ P87, RST VSS − 0.3 VILM MD0, MD1, MD2 VSS − 0.3 VSS + 0.3 0.2 VCC 平滑コンデ ンサ CS ⎯ ⎯ 0.1 1.0 µF A/D コン バータ基準 入力電圧 AVR ⎯ ⎯ 2.7 AVCC V TA ⎯ ⎯ − 40 + 85 °C 動作温度 備考 最小 * 1:UART ch.0/ch.1 データ入力端子 P45/SIN0, P72/SIN1/AN10 は , 通信プリスケーラ制御レジスタ (CDRR) によって , CMOS 入力としても使用できます。 * 2:セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデン サは , CS より大きい容量値のコンデンサを接続してください。平滑コンデンサ CS の接続は , 次図を参照してくださ い。 (続く) 30 DS07–13751–2 MB90820B シリーズ (続き) ・C 端子接続回路 C CS <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07–13751–2 31 MB90820B シリーズ 3. 直流規格 (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 “H” レベル出力電圧 VOH “L” レベル出力電圧 P00 ∼ P07 と VOL1 P82 ∼ P87 を除く すべての出力端子 VOL2 P00 ∼ P07, P82 ∼ P87 入力リーク電流 プルアップ抵抗 プルダウン抵抗 端子名 すべての出力端子 IIL すべての入力端子 RUP P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, RST 条件 ICCS VCC ICTS ICCT 最大 VCC − 0.5 ⎯ ⎯ V VCC = 4.5 V, IOL1 = 4.0 mA ⎯ ⎯ 0.4 V VCC = 4.5 V, IOL2 = 12.0 mA ⎯ ⎯ 0.4 V VCC = 5.5 V, VSS < VI < VCC −5 ⎯ +5 µA プルアップ 禁止設定の 場合 ⎯ 25 50 100 kΩ マスク ROM 品 ⎯ 25 50 100 kΩ マスク ROM 品 ⎯ 35 50 mA マスク ROM 品 ⎯ 45 60 mA フラッシュ メモリ品 VCC = 5.0 V, 内部 24 MHz 動作 , フラッシュメモリ 書込みの場合 ⎯ 60 75 mA フラッシュ メモリ品 VCC = 5.0 V, 内部 24 MHz 動作 , フラッシュメモリ 消去の場合 ⎯ 65 80 mA フラッシュ メモリ品 mA マスク ROM 品 ⎯ mA フラッシュ メモリ品 VCC = 5.0 V, 内部 2 MHz 動作 , メインタイマ モードの場合 ⎯ mA マスク ROM 品 ⎯ mA フラッシュ メモリ品 VCC = 5.0 V, 内部 8 MHz 動作 , タイマモードの場 合 , TA =+ 25 °C ⎯ mA マスク ROM 品 ⎯ mA フラッシュ メモリ品 ⎯ µA マスク ROM 品 µA フラッシュ メモリ品 VCC = 4.5 V, IOH =− 4.0 mA 入力容量 CIN VCC = 5.0 V, 内部 24 MHz 動作 , スリープの場合 ストップの場合 , TA =+ 25 °C ICCH 備考 標準 VCC = 5.0 V, 内部 24 MHz 動作 , 通常動作の場合 電源電流 * 単位 最小 RDOWN MD2 ICC 規格値 AVCC, AVSS, AVR, C, VCC および VSS を除く ⎯ ⎯ 15 0.3 3 5 25 0.8 7 20 ⎯ ⎯ 5 15 pF *:電源電流は , 外部クロックで規定されています。 32 DS07–13751–2 MB90820B シリーズ 4. 交流規格 (1) クロックタイミング (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 FC クロック周波数 クロックサイクルタイム tHCYL 端子名 X0, X1 X0, X1 規格値 単位 備考 最小 標準 最大 3 ⎯ 16 発振回路使用の場合 3 ⎯ 24 外部クロック使用の場合 4 ⎯ 24 PLL 1 逓倍 4 ⎯ 12 4 ⎯ 8 PLL 3 逓倍 4 ⎯ 6 PLL 4 逓倍 4 ⎯ 4 PLL 6 逓倍 62.5 ⎯ 333 41.67 ⎯ 333 MHz ns PLL 2 逓倍 発振回路使用の場合 外部クロック使用の場合 入力クロックパルス幅 PWH, PWL X0 10 ⎯ ⎯ ns 外部クロック使用の場合 , 30%∼ 70%のデューティ 比を目安としてください。 入力クロック立上り / 立下り時間 tCR tCF X0 ⎯ ⎯ 5 ns 外部クロック使用の場合 内部動作クロック周波数 fCP ⎯ 1.5 ⎯ 24 MHz 内部動作クロック サイクルタイム tCP ⎯ 41.67 ⎯ 666 ns tHCYL 0.8 VCC X0 0.2 VCC PWH PWL tCF DS07–13751–2 tCR 33 MB90820B シリーズ 内部動作クロック周波数と電源電圧との関係 D/A コンバータ動作保証範囲 電源電圧 VCC (V) 5.5 4.5 PLL の動作保証範囲 4.0 A/D コンバータ動作保証範囲 3.5 通常動作保証範囲 1.5 4 24 内部動作クロック周波数 fCP (MHz) クロック周波数と内部動作クロック周波数との関係 6 逓倍 4 逓倍 3 逓倍 2 逓倍 1逓倍 内部動作クロック周波数 fCP (MHz) 24 16 12 逓倍なし 8 4 1.5 3 4 8 12 16 クロック周波数 FC (MHz) 24 交流規格値は , 以下の測定基準電圧に対して測定されています。 ・入力信号波形 ヒステリシス入力端子 ・出力信号波形 出力端子 0.8 VCC 2.4 V 0.2 VCC 0.8 V ヒステリシス入力 /MD 入力以外の端子 0.7 VCC 0.3 VCC 34 DS07–13751–2 MB90820B シリーズ (2) 外部リセット (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 tRSTL リセット入力時間 規格値 端子名 RST 単位 備考 最小 最大 500 ⎯ ns 通常動作の場合 振動子の発振時間 * + 100 ⎯ µs ストップモ−ドの場合 100 ⎯ µs タイムベースタイマモードの場合 *:振動子の発振時間は , 振幅の 90%に達する時間です。水晶発振子は , 数 ms ∼数十 ms, セラミック振動子は , 数百 µs ∼数 ms, 外部クロックは , 0 ms となります。 通常動作の場合 tRSTL RST 0.2 VCC 0.2 VCC ストップモ−ド , 電源投入の場合 tRSTL RST 0.2 VCC 0.2 VCC 発振幅の 90% X0 内部動作 クロック 振動子の 発振時間 100 µs 発振安定待ち時間 内部リセット DS07–13751–2 命令実行 35 MB90820B シリーズ (3) パワーオンリセット (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 電源立上り時間 電源切断時間 記号 端子名 tR VCC tOFF VCC 条件 ⎯ 規格値 単位 最小 最大 0.05 30 ms 1 ⎯ ms 備考 電源投入までの待ち時間 tR VCC 2.7 V 0.2 V 0.2 V 0.2 V tOFF (注意事項)電源電圧を急激に変化させると,パワーオンリセットが起動される場合があります。動作中に電源電圧を変 化させる場合には,下図のように立上りの傾きを , 50 mV/ms 以下にしてください。 VCC 3.0 V VSS 36 RAM データホールド期間 立上りの傾きを 50 mV/ms 以下にし てください DS07–13751–2 MB90820B シリーズ (4) UART (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクル時間 tSCYC SCK0, SCK1 SCK ↓ → SOT 遅延時間 tSLOV SCK0, SCK1, SOT0, SOT1 規格値 条件 内部シフトクロックモー ドの出力端子では CL = 80 pF + 1 TTL 単位 最小 最大 8 tCP ⎯ ns − 80 + 80 ns 100 ⎯ ns 有効 SIN → SCK ↑ tIVSH SCK0, SCK1, SIN0, SIN1 SCK ↑ → 有効 SIN ホールド時間 tSHIX SCK0, SCK1, SIN0, SIN1 60 ⎯ ns シリアルクロック “H” パルス幅 tSHSL SCK0, SCK1 4 tCP ⎯ ns シリアルクロック “L” パルス幅 tSLSH SCK0, SCK1 4 tCP ⎯ ns SCK ↓ → SOT 遅延時間 tSLOV SCK0, SCK1, SOT0, SOT1 ⎯ 150 ns 有効 SIN → SCK ↑ tIVSH SCK0, SCK1, SIN0, SIN1 60 ⎯ ns SCK ↑ → 有効 SIN ホールド時間 tSHIX SCK0, SCK1, SIN0, SIN1 60 ⎯ ns 外部シフトクロックモー ドの出力端子では CL = 80 pF + 1 TTL (注意事項)・これらは CLK 同期モードでの交流規格です。 ・CL は試験中に端子に接続される負荷容量値です。 ・tCP はマシンサイクル時間 ( 単位:ns) です。 ・内部シフトクロックモード tSCYC 2.4 V SCK 0.8 V 0.8 V tSLOV 2.4 V SOT 0.8 V tIVSH SIN tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH SCK 0.2 VCC tSHSL 0.8 VCC 0.8 VCC 0.2 VCC tSLOV 2.4 V SOT 0.8 V tIVSH SIN DS07–13751–2 tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 37 MB90820B シリーズ (5) リソース入力タイミング (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 入力パルス幅 記号 端子名 条件 tTIWH tTIWL IN0, IN3, TIN0, TIN1, PWI0, PWI1, DTTI ⎯ IN0, IN3, TIN0, TIN1, PWI0, PWI1, DTTI 0.8 VCC 規格値 最小 最大 4 tCP ⎯ 単位 ns 0.8 VCC 0.2 VCC tTIWH 0.2 VCC tTIWL (6) トリガ入力タイミング (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 入力パルス幅 記号 端子名 条件 tTRGH tTRGL INT0 ∼ INT7 ⎯ 0.8 VCC 最小 最大 5 tCP ⎯ 単位 ns 0.8 VCC 0.2 VCC INT0 ~ INT7 tTRGH 38 規格値 0.2 VCC tTRGL DS07–13751–2 MB90820B シリーズ 5. A/D 変換部電気的特性 (3.0 V ≤ AVR − AVSS, VCC = AVCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 分解能 ⎯ 総合誤差 条件 規格値 単位 備考 最小 標準 最大 ⎯ ⎯ 10 ⎯ bit ⎯ ⎯ ⎯ ⎯ ± 3.0 LSB 非直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 2.5 LSB 微分直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 1.9 LSB ゼロトランジション 電圧 VOT AN0 ∼ AN15 AVSS − 1.5 LSB AVSS + 0.5 LSB AVSS + 2.5 LSB V フルスケール トランジション 電圧 VFST AN0 ∼ AN15 AVR − 3.5 LSB AVR − 1.5 LSB AVR + 0.5 LSB V ⎯ ⎯ 1.0 ⎯ ⎯ µs 4.5 V ≦ AVCC ≦ 5.5 V 2.0 ⎯ ⎯ µs 4.0 V ≦ AVCC < 4.5 V 0.5 ⎯ ⎯ µs 4.5 V ≦ AVCC ≦ 5.5 V 1.2 ⎯ ⎯ µs 4.0 V ≦ AVCC < 4.5 V コンペア時間 ⎯ サンプリング時間 ⎯ ⎯ アナログポート入力 電流 IAIN AN0 ∼ AN15 − 0.3 ⎯ + 0.3 µA アナログ入力電圧 VAIN AN0 ∼ AN15 AVSS ⎯ AVR V ⎯ AVR AVSS + 2.7 ⎯ AVCC V ⎯ 2.4 4.7 mA ⎯ ⎯ 5 µA ⎯ 600 900 µA ⎯ ⎯ 5 µA ⎯ ⎯ 4 LSB 基準電圧 IA 電源電流 IAH IR 基準電圧供給電流 チャネル間の オフセット IRH ⎯ AVCC AVR AN0 ∼ AN15 * * *:8/10 ビット A/D コンバータを動作させていないときは,CPU を停止させたときの電流 (VCC = AVCC = AVR = 5.0 V) になります。 (注意事項) |AVR - AVSS| が小さくなるに従って,相対的に誤差は大きくなります。 DS07–13751–2 39 MB90820B シリーズ 6. A/D コンバータの用語の定義 分解能 :A/D コンバータにより識別可能なアナログ変化 直線性誤差 :ゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点 (“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と , 実際の変換特性との偏差 微分直線性誤差 :出力コードが 1 LSB 変化するのに必要な入力電圧の理想値からの偏差 総合誤差 :実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差を含む誤差 総合誤差 3FFH 1.5 LSB 3FEH 実際の変換値 デジタル出力 3FDH {1 LSB × (N − 1) + 0.5 LSB} 004H VNT ( 測定値 ) 003H 実際の変換値 002H 理想特性 001H 0.5 LSB AVSS AVR アナログ入力 デジタル出力 N の総合誤差= 1 LSB = ( 理想値 ) VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB AVR − AVSS 1024 [LSB] [V] N:A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVSS + 0.5 LSB [V] VFST ( 理想値 ) = AVR − 1.5 LSB [V] VNT:デジタル出力が (N − 1) H から NH に遷移する電圧 (続く) 40 DS07–13751–2 MB90820B シリーズ (続き) 直線性誤差 徴分直線性誤差 理想特性 3FFH 実際の変換値 3FDH (N + 1)H {1 LSB × (N − 1) + VOT } VFST ( 測定値 ) VNT ( 測定値 ) 004H 実際の変換値 003H デジタル出力 デジタル出力 3FEH 実際の変換値 NH V (N + 1) T ( 測定値 ) (N − 1)H VNT( 測定値 ) 002H 理想特性 実際の変換値 (N − 2)H 001H VOT ( 測定値 ) AVss アナログ入力 デジタル出力 N の直線性誤差= デジタル出力 N の微分直線性誤差= 1 LSB = AVR AVss VNT − {1 LSB × (N − 1) + VOT} 1 LSB アナログ入力 AVR [LSB] V (N + 1) T − VNT − 1 [LSB] 1 LSB VFST − VOT 1022 [V] N :A/D コンバータデジタル出力値 VOT :“000H” から “001H” へのデジタル出力の遷移での電圧 VFST :“3FEH” から “3FFH” へのデジタル出力の遷移での電圧 DS07–13751–2 41 MB90820B シリーズ 7. A/D コンバータの使用に関する注意 ・アナログ入力の外部インピーダンスとサンプリング時間について ・ サンプルホールドつきA/Dコンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に は,内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず, A/D 変換精度に影響を及ぼします。した がって,A/D変換精度規格を満足するために,外部インピーダンスと最小サンプリング時間の関係から,サンプリング時 間を最小値より長くなるようにレジスタ値,動作周波数を調整するか,外部インピーダンスを下げてご使用ください。 また,サンプリング時間を十分に確保できない場合は,アナログ入力端子に 0.1 µF 程度のコンデンサを接続してくださ い。 ・アナログ入力回路模型図 R アナログ入力 コンパレータ C サンプリング時 ON R C MB90822B/823B 2.0 kΩ ( 最大 ) 14.4 pF ( 最大 ) MB90F822B/F823B 2.0 kΩ ( 最大 ) 16.0 pF ( 最大 ) ( 注意事項 ) 数値は参考値です。 ・外部インピーダンスと最小サンプリング時間の関係 ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 ) ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 ) 100 20 18 MB90822B/ 823B MB90F822B/F823B 80 70 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] 90 60 50 40 30 20 10 0 MB90822B/ 823B MB90F822B/F823B 16 14 12 10 8 6 4 2 0 0 5 10 15 20 25 30 35 0 1 最小サンプリング時間 [µs] 2 3 4 5 6 7 8 最小サンプリング時間 [µs] ・ 誤差について | AVR − AVSS |が小さくなるに従って , 相対的な誤差は大きくなります。 42 DS07–13751–2 MB90820B シリーズ 8. D/A 変換部電気的特性 (VCC = AVCC = 4.5 V ∼ 5.5 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 分解能 ⎯ 微分直線性誤差 条件 規格値 単位 最小 標準 最大 ⎯ ⎯ 8 ⎯ bit ⎯ ⎯ ⎯ ⎯ ± 0.5 LSB 変換時間 ⎯ ⎯ ⎯ 0.45 ⎯ µs アナログ出力 インピーダンス ⎯ ⎯ ⎯ 2.9 3.8 kΩ ⎯ 160 920 µA ⎯ 0.1 ⎯ µA IDVR 電源電流 IDVRS ⎯ AVCC 備考 * D/A 停止 *:負荷容量 20 pF 時 9. フラッシュメモリ書込み / 消去特性 項目 条件 セクタ消去時間 チップ消去時間 TA =+ 25 °C VCC = 5.0 V ワード (16 ビット幅 ) 書込み時間 書込み/消去回数 ⎯ フラッシュメモリ データ保持時間 平均 TA =+ 85 °C 規格値 単位 備考 最小 標準 最大 ⎯ 1 15 s 内部での消去前書込み 時間を除く ⎯ 9 ⎯ s 内部での消去前書込み 時間を除く ⎯ 16 3,600 µs システムレベルの オーバヘッド時間を除く 10,000 ⎯ ⎯ cycle 20 ⎯ ⎯ year * *:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し,高温加速試験結果を平均温度+ 85 °C へ換 算しています ) 。 ■ オーダ型格 型格 パッケージ MB90F823BPMC MB90F822BPMC MB90822BPMC MB90823BPMC MB90F828BPMC プラスチック・LQFP, 80 ピン (FPT-80P-M21) MB90F823BPMC1 MB90F822BPMC1 MB90822BPMC1 MB90823BPMC1 MB90F828BPMC1 プラスチック・LQFP, 80 ピン (FPT-80P-M22) MB90F823BPF MB90F822BPF MB90822BPF MB90823BPF MB90F828BPF DS07–13751–2 プラスチック・QFP, 80 ピン (FPT-80P-M06) 43 MB90820B シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 80 ピン (FPT-80P-M21) プラスチック・LQFP, 80 ピン (FPT-80P-M21) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 12.0 mm × 12.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.47 g コード(参考) P-LFQFP80-12×12-0.50 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 14.00±0.20(.551±.008)SQ * 12.00±0.10(.472±.004)SQ 60 0.145±0.055 (.006±.002) 41 40 61 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 .059 –.004 INDEX 0˚~8˚ 80 (Mounting height) 0.10±0.05 (.004±.002) (Stand off) 21 "A" LEAD No. 1 20 0.50(.020) 0.20±0.05 (.008±.002) 0.08(.003) ©2006-2008 FUJITSU MICROELECTRONICS LIMITED F80035S-c-2-3 C 2006 FUJITSU LIMITED F80035S-c-2-2 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) M 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) 44 DS07–13751–2 MB90820B シリーズ プラスチック・LQFP, 80 ピン (FPT-80P-M22) プラスチック・LQFP, 80 ピン (FPT-80P-M22) リードピッチ 0.65 mm パッケージ幅× パッケージ長さ 14.00 mm × 14.00 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.62 g コード(参考) P-LFQFP80-14×14-0.65 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 16.00±0.20(.630±.008)SQ * 14.00±0.10(.551±.004)SQ 60 0.145±0.055 (.006±.002) 41 40 61 0.10(.004) Details of "A" part +0.20 +.008 1.50 –0.10 .059 –.004 (Mounting height) 0.25(.010) INDEX 0~8˚ 21 80 1 "A" 20 0.65(.026) 0.32±0.05 (.013±.002) 0.13(.005) 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.10±0.10 (.004±.004) (Stand off) M ©2007-2008 FUJITSU MICROELECTRONICS LIMITED F80036S-c-1-2 C 2007 FUJITSU LIMITED F80036S-c-1-1 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) DS07–13751–2 45 MB90820B シリーズ (続き) プラスチック・QFP, 80 ピン リードピッチ 0.80mm パッケージ幅× パッケージ長さ 14.00 × 20.00mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 3.35mm MAX コード(参考) P-QFP80-14×20-0.80 (FPT-80P-M06) プラスチック・QFP, 80 ピン (FPT-80P-M06) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 23.90±0.40(.941±.016) * 20.00±0.20(.787±.008) 64 41 40 65 0.10(.004) 17.90±0.40 (.705±.016) * 14.00±0.20 (.551±.008) INDEX Details of "A" part 25 80 0.25(.010) +0.30 3.05 –0.20 +.012 .120 –.008 (Mounting height) 1 24 0.80(.031) 0.37±0.05 (.015±.002) 0.16(.006) 0~8° M "A" C 2002-2008 FUJITSU MICROELECTRONICS LIMITED F80010S-c-6-6 0.17±0.06 (.007±.002) 0.80±0.20 (.031±.008) 0.88±0.15 (.035±.006) +0.10 0.30 –0.25 +.004 .012 –.010 (Stand off) 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 46 DS07–13751–2 MB90820B シリーズ ■ 本版での主な変更内容 ページ 場所 変更箇所 4 ■ パッケージと品種対応 MB90822B の FPT-80P-M21 対応を変更。 × : なし→ ○ あり 39 ■ 電気的特性 5. A/D 変換部電気的特性 ゼロトランジション電圧、フルスケールトランジション電圧の 単位を変更。 mV → V ■ オーダ型格 以下のオーダ型格を追加。 MB90822BPMC MB90823BPMC 43 変更箇所は , 本文中のページ左側の|によって示しています。 DS07–13751–2 47 MB90820B シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部