本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–13752–4 16 ビット・マイクロコントローラ CMOS ® MB90950 シリーズ MB90F952JDS/F952MDS/ MB90V950AJAS/V950AMAS ■ 概要 MB90950 シリーズは , 2 チャネルの FULL-CAN インタフェースおよび Flash ROM を搭載し , 自動車およびその他の産 業機器向けに設計された , 汎用の富士通 16 ビットマイクロコントローラです。V2.0 パート A およびパート B に準拠した オンボード CAN インタフェースを備え , 非常に柔軟性のあるメッセージ・バッファリング機能をサポートしています。そ のため , 通常の FULL-CAN より多くの機能が利用可能です。0.18 μm CMOS テクノロジを新たに採用することにより , 256 K バイトのオンチップ Flash ROM プログラムメモリを実現しました。 また , 内蔵降圧回路より MCU コアへ 1.8 V 電源が供給されるため , 耐性および消費電力の点で大変有利な製品になって います。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 ■ 特長 ・CPU ・ コントローラ用途に最適な命令体系 - 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード ) - 豊富なアドレッシングモード (23 種類 ) - 符号付き乗除算命令 , RETI 命令機能強化 - 32 ビットのアキュムレータ採用による高精度演算の強化 ・ 高級言語 (C 言語 ) / マルチタスクに対応する命令体系 - システムスタックポインタの採用 - 各種ポインタ間接命令の強化 - バレルシフト命令 ・ 実行速度の向上 - 4 バイトの命令キュー ・シリアルインタフェース ・ UART (LIN/SCI):7 チャネル - 全二重ダブルバッファ付き - クロック非同期 , またはクロック同期シリアル転送が使用可能 (続く) 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2008-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2009.6 MB90950 シリーズ (続き) ・ I2C インタフェース:2 チャネル - 最大 400 kbps の通信が可能 ・割込みコントローラ ・ 8 レベル , 34 要因の強力な割込み機能 ・ 最大 16 チャネルの外部割込み対応 ・ CPU に依存しない自動データ転送機能 拡張インテリジェント I/O サービス機能 (EI2OS):最大 16 チャネル DMA 機能:最大 16 チャネル ・I/O ポート ・ 汎用入出力ポート (CMOS 出力 ):82 本 ・8/10 ビット A/D コンバータ: 24 チャネル ・ 8/10 ビットの分解能切換え可能 ・ 外部トリガ入力による起動が可能 ・ 変換時間:3 μs ( マシンクロック 32 MHz の場合 , サンプリング時間含む ) ・8 ビット D/A コンバータ:2 チャネル ・プログラムパッチ機能 6 アドレスポインタ分のアドレス一致検出 ・タイマ ・ タイムベースタイマ , 時計タイマ , ウォッチドッグタイマ:1 チャネル ・ 8/16 ビット PPG タイマ:8 ビット× 16 チャネル , または 16 ビット× 8 チャネル ・ 16 ビットリロードタイマ:4 チャネル ・ 16 ビット入出力タイマ -16 ビットフリーランタイマ:2 チャネル (FRT0:ICU0/1/2/3, OCU0/1/2/3, FRT1:ICU4/5/6/7, OCU4/5/6/7 ) -16 ビットインプットキャプチャ (ICU):8 チャネル -16 ビットアウトプットコンペア (OCU):8 チャネル ・FULL-CAN コントローラ ・ 2 チャネル ・ CAN 仕様 Ver 2.0A および Ver 2.0B に準拠 ・ 16 個のメッセージバッファ内蔵 ・ CAN ウェイクアップ ・低消費電力 ( スタンバイ ) モード ・ スリープモード (CPU 動作クロックを停止するモード ) ・ タイムベースタイマモード ( 発振クロックとサブクロック , タイムベースタイマと時計タイマのみ動作させるモード ) ・ 時計モード ( サブクロックと時計タイマのみ動作させるモード ) ・ ストップモード ( 発振クロックとサブクロックを停止するモード ) ・ CPU 間欠動作モード ・テクノロジ 0.18 μm CMOS テクノロジ 2 DS07–13752–4 MB90950 シリーズ ■ 品種構成 品種 項目 MB90V950AJAS 分類 MB90V950AMAS 評価用品 MB90F952MDS フラッシュメモリ品 F2MC-16LX CPU CPU システムクロック MB90F952JDS オンチップ PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, × 8, PLL 停止時は 1/2) 最小命令実行時間:31.25 ns (4 MHz osc. PLL × 8) ROM 外部 メイン 256 K バイト サテライト 32 K バイト RAM 30 K バイト 16 K バイト あり ⎯ 050617 版 ⎯ MB2147-20 04C 版以降 ⎯ エミュレータ 専用電源 *1 FPGA データ *2 アダプタボード *2 クロックスーパバイザ あり なし あり なし クロック補正ユニット あり なし あり なし 低電圧 /CPU 動作検出 リセット なし (CPU の動作検出 リセットのみ対応 ) なし あり なし テクノロジ 動作電圧 動作周囲温度 パッケージ 内蔵電源レギュレータ搭載 0.35 μm CMOS 5 V ± 10 % 内蔵電源レギュレータ搭載 0.18 μm CMOS + プログラミング電圧用チャージポンプ搭載 フラッシュメモリ 3.0 V ∼ 5.5 V:通常動作時 4.0 V ∼ 5.5 V:フラッシュ書込み時 4.5 V ∼ 5.5 V:外部バス使用時 ⎯ − 40 °C ∼+ 105 °C PGA-299 QFP-100, LQFP-100 7 チャネル UART I2C (400 kbps) 専用リロードタイマによって広範囲ボーレート設定が可能 異なる同期シリアルプロトコルを適合させるための特別同期オプション LIN マスタまたは LIN スレイブデバイスとして使用可能 2 チャネル 24 入力チャネル A/D コンバータ 10 ビットあるいは 8 ビット分解能 変換時間:最小 3 μs ( サンプル時間を含む ) (1 チャネルあたり ) 16 ビット リロードタイマ (4 チャネル ) 動作クロック周波数:fsys/21, fsys/23, fsys/25 (fsys =マシンクロック周波数 ) 外部イベントカウント機能をサポート 16 ビット 入出力タイマ (2 チャネル ) オーバフロー時に割込み信号を通知 アウトプットコンペア (ch.0, ch.4) との一致時に , タイマクリアをサポート 動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27 (fsys =マシンクロック周波数 ) 入出力タイマ 0 ( クロック入力 FRCK0) は , ICU0/1/2/3, OCU0/1/2/3 に対応 入出力タイマ 1 ( クロック入力 FRCK1) は , ICU4/5/6/7, OCU4/5/6/7 に対応 16 ビット 16 ビット入出力タイマとコンペアレジスタとの一致時に割込みを通知 アウトプットコンペア 複数のコンペアレジスタを使用して出力信号を生成可能 (8 チャネル ) 16 ビット インプットキャプチャ 立上りエッジ , 立下りエッジ , 両エッジによるフリーランタイマ値の保持 , 割込み通知 (8 チャネル ) (続く) DS07–13752–4 3 MB90950 シリーズ (続き) 品種 項目 8/16 ビット PPG MB90V950AJAS MB90V950AMAS MB90F952JDS 8 チャネル (16 ビット ) /16 チャネル (8 ビット ) 8 ビットリロードカウンタ× 16 下位用 8 ビットリロードレジスタ× 16 上位用 8 ビットリロードレジスタ× 16 8 ビットおよび 16 ビット動作モードをサポート 1 対の 8 ビットリロードカウンタで , 16 ビットリロードカウンタを 1 個 , あるいは 8 ビットプ リスケーラ+ 8 ビットリロードカウンタを構成することが可能 動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 μs@fosc = 4 MHz (fsys =マシンクロック周波数 , fosc =発振クロック周波数 ) 3 チャネル CAN インタフェース 外部割込み (16 チャネル ) 2 チャネル CAN 規格バージョン 2.0 パート A および B 準拠 エラー発生時に自動的に再転送 リモートフレームに応答した自動転送 データおよび ID 用の , 優先順位のある 16 個のメッセージバッファ 複数のメッセージをサポート アクセプタブル・フィルタリングの柔軟な構成: フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個 最大 1 Mbps をサポート 立上りエッジ , 立下りエッジ , H/L レベル入力により起動 , 外部割込み , 拡張インテリジェント I/O サービス (EI2OS) , DMA を使用可能 D/A コンバータ サブクロック 入出力ポート フラッシュメモリ MB90F952MDS 2 チャネル あり なし あり なし すべての外部ピンは汎用入出力ポートとして使用可 すべてプッシュプル出力 入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能 CMOS シュミットトリガ入力 / オートモーティブ入力として 8 端子単位で設定可能 外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子 32 本のみ ) ⎯ 自動プログラミング , Embedded Algorithm 書込み / 消去 / 消去一時停止 / 消去再開コマン ドをサポート アルゴリズム完了を示すフラグ ブートブロック構成 各ブロックで消去を実行可能 外部プログラミング電圧によるブロック保護 フラッシュメモリセキュリティ * 1: エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。 詳細につきましてはエミュレータハードウェアマニュアルを参照してください。 * 2: 上記以外の FPGA データ , アダプタボードを使用される場合は , 営業部門にご相談ください。 4 DS07–13752–4 MB90950 シリーズ ■ 端子配列図 ・ MB90F952JDS, MB90F952MDS MD2 RST 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 81 82 49 83 48 84 47 85 46 86 45 87 44 88 43 89 42 90 41 91 40 92 39 93 38 94 37 95 36 96 35 97 34 98 33 99 32 100 31 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 P75/AN21/INT5 P74/AN20/INT4 P73/AN19/INT3 P72/AN18/INT2 P71/AN17/INT1 P70/AN16/INT0 Vss P67/AN7/PPGE(F) P66/AN6/PPGC(D) P65/AN5/PPGA(B) P64/AN4/PPG8(9) P63/AN3/PPG6(7) P62/AN2/PPG4(5) P61/AN1/PPG2(3) P60/AN0/PPG0(1) AVss AVRL AVRH AVcc P57/AN15/DA1 P36/RDY/OUT6 P37/CLK/OUT7 P40 P41 Vcc Vss C P42/IN6/RX1/INT9R P43/IN7/TX1 P44/SDA0/FRCK0 P45/SCL0/FRCK1 P46/SDA1 P47/SCL1 P50/AN8/SIN2 P51/AN9/SOT2 P52/AN10/SCK2 P53/AN11/TIN3 P54/AN12/TOT3 P55/AN13 P56/AN14/DA0 P34/HRQ/OUT4 P35/HAK/OUT5 P31/RD/IN5 P32/WRL/WR/INT10R P33/WRH QFP - 100 P24/A20/IN0 P25/A21/IN1 P26/A22/IN2 P27/A23/IN3 P30/ALE/IN4 P04/AD04/INT12 P05/AD05/INT13 P06/AD06/INT14 P07/AD07/INT15 P10/AD08/TIN1 P11/AD09/TOT1 P12/AD10/SIN3/INT11R P13/AD11/SOT3 P14/AD12/SCK3 Vcc Vss X1 X0 P15/AD13/SIN4 P16/AD14/SOT4 P17/AD15/SCK4 P20/A16/PPG9(8) P21/A17/PPGB(A) P22/A18/PPGD(C) P23/A19/PPGF(E) MD0 MD1 P03/AD03/INT11 P02/AD02/INT10 P01/AD01/INT9 P00/AD00/INT8 PA1/TX0 PA0/RX0/INT8R P97/OUT3 P96/OUT2/SCK6 P95/OUT1/SOT6 P94/OUT0/SIN6 P93/PPG7(6) P92/PPG5(4)/SCK5 P91/PPG3(2)/SOT5 P90/PPG1(0)/SIN5 Vss Vcc P87/SCK1 P86/SOT1 P85/SIN1 P84/SCK0/INT15R P83/SOT0/TOT2 P82/SIN0/TIN2/INT14R P81/TOT0/CKOT/INT13R P80/TIN0/ADTG/INT12R P77/AN23/INT7 P76/AN22/INT6 (TOP VIEW) (FPT-100P-M06) (続く) DS07–13752–4 5 MB90950 シリーズ (続き) MD0 RST 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 76 50 77 49 78 48 47 79 46 80 45 81 44 82 43 83 42 84 41 85 40 86 39 87 38 88 37 89 36 90 35 91 34 92 33 93 32 94 31 95 30 96 29 97 98 28 99 27 100 26 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 MD1 MD2 P75/AN21/INT5 P74/AN20/INT4 P73/AN19/INT3 P72/AN18/INT2 P71/AN17/INT1 P70/AN16/INT0 Vss P67/AN7/PPGE(F) P66/AN6/PPGC(D) P65/AN5/PPGA(B) P64/AN4/PPG8(9) P63/AN3/PPG6(7) P62/AN2/PPG4(5) P61/AN1/PPG2(3) P60/AN0/PPG0(1) AVss AVRL AVRH AVcc P57/AN15/DA1 P56/AN14/DA0 P55/AN13 P54/AN12/TOT3 P32/WRL/WR/INT10R P33/WRH P34/HRQ/OUT4 P35/HAK/OUT5 P36/RDY/OUT6 P37/CLK/OUT7 P40 P41 Vcc Vss C P42/IN6/RX1/INT9R P43/IN7/TX1 P44/SDA0/FRCK0 P45/SCL0/FRCK1 P46/SDA1 P47/SCL1 P50/AN8/SIN2 P51/AN9/SOT2 P52/AN10/SCK2 P53/AN11/TIN3 LQFP - 100 P26/A22/IN2 P27/A23/IN3 P30/ALE/IN4 P31/RD/IN5 P01/AD01/INT9 P02/AD02/INT10 P03/AD03/INT11 P04/AD04/INT12 P05/AD05/INT13 P06/AD06/INT14 P07/AD07/INT15 P10/AD08/TIN1 P11/AD09/TOT1 P12/AD10/SIN3/INT11R P13/AD11/SOT3 P14/AD12/SCK3 Vcc Vss X1 X0 P15/AD13/SIN4 P16/AD14/SOT4 P17/AD15/SCK4 P20/A16/PPG9(8) P21/A17/PPGB(A) P22/A18/PPGD(C) P23/A19/PPGF(E) P24/A20/IN0 P25/A21/IN1 P81/TOT0/CKOT/INT13R P80/TIN0/ADTG/INT12R P77/AN23/INT7 P76/AN22/INT6 P00/AD00/INT8 PA1/TX0 PA0/RX0/INT8R P97/OUT3 P96/OUT2/SCK6 P95/OUT1/SOT6 P94/OUT0/SIN6 P93/PPG7(6) P92/PPG5(4)/SCK5 P91/PPG3(2)/SOT5 P90/PPG1(0)/SIN5 Vss Vcc P87/SCK1 P86/SOT1 P85/SIN1 P84/SCK0/INT15R P83/SOT0/TOT2 P82/SIN0/TIN2/INT14R (TOP VIEW) (FPT-100P-M20) 6 DS07–13752–4 MB90950 シリーズ ■ 端子機能説明 端子番号 LQFP100* 1 QFP100* 2 端子名 90 92 X1 91 93 X0 52 54 RST 入出力回路 形式 *3 A 77 ∼ 84 AD00 ∼ AD07 G G 外部アドレス・データバス (AD08) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 TIN1 リロードタイマ 1 用イベント入力端子 86 G 外部アドレス・データバス (AD09) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 TOT1 リロードタイマ 1 用出力端子 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 87 N AD10 外部アドレス・データバス (AD10) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 SIN3 UART3 用シリアルデータ入力端子 INT11R INT11R 用外部割込み要求入力端子 P13 86 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 AD09 P12 85 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 AD08 P11 84 外部アドレス・データバス下位 8 ビットの入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 INT8 ∼ INT15 用外部割込み要求入力端子 P10 85 リセット入力端子 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 INT8 ∼ INT15 83 発振出力端子 発振入力端子 E P00 ∼ P07 75 ∼ 82 機能 88 G 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 AD11 外部アドレス・データバス (AD11) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 SOT3 UART3 用シリアルデータ出力端子 (続く) DS07–13752–4 7 MB90950 シリーズ 端子番号 LQFP100*1 QFP100*2 端子名 入出力回路 形式 *3 P14 87 89 G 93 外部アドレス・データバス (AD12) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 SCK3 UART3 用クロック入出力端子 94 N 外部アドレス・データバス (AD13) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 SIN4 UART4 用シリアルデータ入力端子 P16 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 95 G AD14 外部アドレス・データバス (AD14) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 SOT4 UART4 用シリアルデータ出力端子 96 G 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 AD15 外部アドレス・データバス (AD15) の入出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 SCK4 UART4 用クロック入出力端子 汎用の入出力ポート。 レジスタの設定により , プルアップ抵抗の有無を設定で きます。外バスモード時は , 外部アドレス出力制御レジ スタ (HACR) の対応するビットが "1" の時 , 汎用入出力 ポートとして有効となります。 P20 ∼ P23 95 ∼ 98 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 AD13 P17 94 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードのときに有 効となります。 AD12 P15 92 機能 G 97 ∼ 100 A16 ∼ A19 PPG9, PPGB, PPGD, PPGF 外部アドレス・データバス A16 ∼ A19 用の出力端子。 外部アドレス出力制御レジスタ (HACR) の対応するビッ トが "0" の時 , アドレス上位出力端子 (A16 ∼ A19) とし て有効となります。 PPG 用出力端子 (続く) 8 DS07–13752–4 MB90950 シリーズ 端子番号 LQFP100*1 QFP100*2 端子名 入出力回路 形式 *3 汎用の入出力ポート。 レジスタ設定により , プルアップ抵抗の有無を設定でき ます。外バスモード時は , 外部アドレス出力制御レジス タ (HACR) の対応するビットが "1" の時 , 汎用入出力ポー トとして有効となります。 P24 ∼ P27 99, 100, 1, 2 3 4 5 G 1∼4 A20 ∼ A23 外部アドレス・データバス A20 ∼ A23 用の出力端子。 外部アドレス出力制御レジスタ (HACR) の対応するビッ トが "0" の時 , アドレス上位出力端子 (A20 ∼ A23) とし て有効となります。 IN0 ∼ IN3 インプットキャプチャ ICU0 ∼ ICU3 用データサンプル 入力端子 P30 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードの時に有効 となります。 5 G ALE アドレスラッチ許可出力端子。 この機能は , 外バスモードが許可の時 , 有効となります。 IN4 インプットキャプチャ ICU4 用データサンプル入力端子 P31 汎用の入出力ポート。 レジスタの設定によって , プルアップ抵抗の有無を設定 できます。この機能はシングルチップモードの時に有効 となります。 6 G RD データバス用リードストローブ出力端子。 この機能は , 外部バスが許可の時 , 有効となります。 IN5 インプットキャプチャ ICU5 用データサンプル入力端子 P32 汎用の入出力ポート。 レジスタ設定により , プルアップ抵抗の有無を設定でき ます。この機能はシングルチップモードあるいは WR/ WRL 端子出力が禁止の時に有効となります。 7 G WRL/ WR INT10R 8 G WRH データバス用ライトストローブ出力端子。 この機能は , 外部バスと WR/WRL 端子出力が許可の時 , 有効となります。WRL は 16 ビットアクセス時 , データ バス下位 8 ビットに対するライトストローブ出力端子。 WR は , 8 ビットアクセス時 , データバス 8 ビットに対する ライトストローブ出力端子。 INT10R 用外部割込み要求入力端子 P33 6 機能 汎用の入出力ポート。 レジスタの設定により , プルアップ抵抗の有無を設定で きます。この機能はシングルチップモード , 外部バス 8 ビットモードあるいは WRH 端子出力が禁止の時に有効 となります。 データバス上位 8 ビット用ライトストローブ出力端子。 この機能は , 外部バスが許可かつ外部外部バス 16 ビット モードで , WRH 端子出力が許可の時 , 有効となります。 (続く) DS07–13752–4 9 MB90950 シリーズ 端子番号 LQFP100* 1 QFP100* 2 端子名 入出力回路 形式 *3 汎用の入出力ポート。 レジスタの設定により , プルアップ抵抗の有無を設定で きます。この機能はシングルチップモードあるいはホー ルド機能が禁止の時に有効となります。 P34 7 9 G HRQ ホールド要求入力端子。 この機能は , 外部バスとホールド機能が許可の時 , 有効 となります。 OUT4 アウトプットコンペア OCU4 用波形出力端子 汎用の入出力ポート。 レジスタの設定により , プルアップ抵抗の有無を設定で きます。この機能は , シングルチップモードあるいは ホールド機能が禁止の時に有効となります。 P35 8 10 G HAK ホールドアクノリッジ出力端子。 この機能は , 外部バスとホールド機能が許可の時 , 有効 となります。 OUT5 アウトプットコンペア OCU5 用波形出力端子 汎用の入出力ポート。レジスタの設定により , プルアッ プ抵抗の有無を設定できます。この機能はシングルチッ プモードあるいは外部レディ機能が禁止の時に有効とな ります。 P36 9 11 G RDY レディ入力端子。 この機能は , 外部バスと外部レディ機能が許可の時 , 有 効となります。 OUT6 アウトプットコンペア OCU6 用波形出力端子 汎用の入出力ポート。レジスタの設定により , プルアッ プ抵抗の有無を設定できます。この機能はシングルチッ プモードあるいは CLK 出力が禁止の時に有効となりま す。 P37 10 11, 12 12 13, 14 G CLK CLK 出力端子。 この機能は , 外部バスと CLK 出力が許可の時 , 有効とな ります。 OUT7 アウトプットコンペア OCU7 用波形出力端子 P40, P41 F P42 16 18 IN6 RX1 F 18 20 IN7 インプットキャプチャ ICU6 用データサンプル入力端子 CAN1 インタフェース用 RX 入力端子 INT9R 用外部割込み要求入力端子 P43 19 汎用の入出力ポート 汎用の入出力ポート INT9R 17 機能 汎用の入出力ポート F インプットキャプチャ ICU7 用データサンプル入力端子 TX1 CAN1 用 TX 出力端子 P44 汎用の入出力ポート SDA0 FRCK0 H I2C0 用シリアルデータ入出力端子 16 ビット入出力タイマ 0 用入力端子 (続く) 10 DS07–13752–4 MB90950 シリーズ 端子番号 LQFP100*1 QFP100*2 端子名 入出力回路 形式 *3 P45 19 21 SCL0 汎用の入出力ポート H FRCK1 20 21 22 23 P46 SDA1 P47 SCL1 23 24 25 AN8 H H 汎用の入出力ポート O UART2 用シリアルデータ入力端子 P51 汎用の入出力ポート AN9 I AN10 AN11 汎用の入出力ポート I 汎用の入出力ポート I AN12 汎用の入出力ポート I TOT3 27 29 P55 AN13 30, 31 AN14, AN15 I 36 ∼ 43 汎用の入出力ポート A/D コンバータ用アナログ入力端子 汎用の入出力ポート J A/D コンバータ用アナログ入力端子 DA0,DA1 D/A コンバータ用アナログ出力端子 P60 ∼ P67 汎用の入出力ポート AN0 ∼ AN7 34 ∼ 41 A/D コンバータ用アナログ入力端子 リロードタイマ 3 用出力端子 P56, P57 28, 29 A/D コンバータ用アナログ入力端子 リロードタイマ 3 用イベント入力端子 P54 28 A/D コンバータ用アナログ入力端子 UART2 用クロック入出力端子 TIN3 26 A/D コンバータ用アナログ入力端子 UART2 用シリアルデータ出力端子 P53 27 A/D コンバータ用アナログ入力端子 SIN2 SCK2 25 汎用の入出力ポート I2C1 用シリアルクロック入出力端子 P52 26 汎用の入出力ポート I2C1 用シリアルデータ入出力端子 SOT2 24 I2C0 用シリアルクロック入出力端子 16 ビット入出力タイマ 1 用入力端子 P50 22 機能 PPG0, PPG2, PPG4, PPG6, PPG8, PPGA, PPGC, PPGE A/D コンバータ用アナログ入力端子 I PPG 用出力端子 (続く) DS07–13752–4 11 MB90950 シリーズ 端子番号 LQFP100*1 QFP100*2 端子名 入出力回路 形式 *3 P70 ∼ P77 43 ∼ 48, 53, 54 45 ∼ 50, 55, 56 AN16 ∼ AN23 汎用の入出力ポート I INT0 ∼ INT7 55 57 ADTG 汎用の入出力ポート F INT12R 用外部割込み要求入力端子 P81 56 58 CKOT 汎用の入出力ポート F INT13R 用外部割込み要求入力端子 P82 57 59 TIN2 汎用の入出力ポート M INT14R 用外部割込み要求入力端子 P83 60 SOT0 汎用の入出力ポート F TOT2 61 SCK0 汎用の入出力ポート F INT15R 60 61 62 62 63 64 P85 SIN1 P86 SOT1 P87 SCK1 67 PPG1 M F PPG3 F 汎用の入出力ポート M PPG5 汎用の入出力ポート F 68 70 PPG7 PPG 用出力端子 UART5 用シリアルデータ出力端子 汎用の入出力ポート F SCK5 P93 PPG 用出力端子 UART5 用シリアルデータ入力端子 P92 69 汎用の入出力ポート UART1 用クロック入出力端子 SOT5 67 汎用の入出力ポート UART1 用シリアルデータ出力端子 P91 68 汎用の入出力ポート UART1 用シリアルデータ入力端子 SIN5 66 UART0 用クロック入出力端子 INT15R 用外部割込み要求入力端子 P90 65 UART0 用シリアルデータ出力端子 リロードタイマ 2 用出力端子 P84 59 UART0 用シリアルデータ入力 リロードタイマ 2 用イベント入力端子 INT14R 58 リロードタイマ 0 用出力端子 クロックモニタ用出力端子 INT13R SIN0 リロードタイマ 0 用イベント入力端子 A/D コンバータ用トリガ入力端子 INT12R TOT0 A/D コンバータ用アナログ入力端子 INT0 ∼ INT7 用外部割込み要求入力端子 P80 TIN0 機能 PPG 用出力端子 UART5 用クロック入出力端子 F 汎用の入出力ポート PPG 用出力端子 (続く) 12 DS07–13752–4 MB90950 シリーズ (続き) 端子番号 LQFP100* 1 QFP100* 2 端子名 入出力回路 形式 *3 P94 69 70 71 72 OUT0 汎用の入出力ポート M UART6 用シリアルデータ入力端子 P95 汎用の入出力ポート OUT1 F OUT2 汎用の入出力ポート F SCK6 74 OUT3 汎用の入出力ポート F PA0 73 75 RX0 76 PA1 TX0 アウトプットコンペア OCU3 用波形出力端子。 この機能は , 波形出力が許可の時 , 有効となります。 汎用の入出力ポート F INT8R 74 アウトプットコンペア OCU2 用波形出力端子。 この機能は , 波形出力が許可の時 , 有効となります。 UART6 用クロック入出力端子 P97 72 アウトプットコンペア OCU1 用波形出力端子。 この機能は , 波形出力が許可の時 , 有効となります。 UART6 用シリアルデータ出力端子 P96 73 アウトプットコンペア OCU0 用波形出力端子。 この機能は , 波形出力が許可の時 , 有効となります。 SIN6 SOT6 71 機能 CAN0 インタフェース用 RX 入力端子。 CAN 機能使用時は , ほかの機能による出力を停止させて おく必要があります。 INT8R 用外部割込み要求入力端子 F 汎用の入出力ポート CAN0 用 TX 出力端子 30 32 AVCC K アナログ回路用 VCC 電源入力端子 31 33 AVRH L A/D コンバータ用基準電圧入力端子。 この電源の投入 / 切断は必ず AVCC に AVRH 以上の電位 が印加してある状態で行ってください。 32 34 AVRL K A/D コンバータ用低基準電圧入力端子 33 35 AVSS K アナログ回路用 VSS 電源入力端子 50, 51 52, 53 MD1, MD0 C 動作モード指定用入力端子 49 51 MD2 D 動作モード指定用入力端子 13, 63, 88 15, 65, 90 VCC ― 電源入力端子 (3.5 V ∼ 5.5 V) 14, 42, 64, 89 16, 44, 66, 91 VSS ― 電源入力端子 (0 V) 15 17 C K 電源安定化容量端子。 0.1 μF 以上のセラミックコンデンサを接続してください。 * 1:FPT-100P-M20 * 2:FPT-100P-M06 * 3:入出力回路形式については「■ 入出力回路形式」を参照してください。 DS07–13752–4 13 MB90950 シリーズ ■ 入出力回路形式 回路形式 A 回路 備考 X1 Xout 発振回路 高速発振帰還抵抗=約 1 MΩ ( フラッシュメモリ品 ) X0 スタンバイ制御信号 X1 Xout 発振回路 高速発振帰還抵抗=約 1 MΩ ( 評価用品 ) X0 スタンバイ制御信号 B X1A Xout 発振回路 低速発振帰還抵抗 = 約 10 MΩ X0A スタンバイ制御信号 C R CMOS ヒステリシス 入力 D R CMOS ヒステリシス 入力 プルダウン 抵抗 評価用品 CMOS ヒステリシス入力 フラッシュメモリ品 CMOS 入力 評価用品 ・ CMOS ヒステリシス入力 ・ プルダウン抵抗値 : 約 50 kΩ フラッシュメモリ品 ・ CMOS 入力 ・ プルダウンなし E ・ CMOS ヒステリシス入力 ・ プルアップ抵抗値 : 約 50 kΩ プルアップ 抵抗 R CMOS ヒステリシス 入力 (続く) 14 DS07–13752–4 MB90950 シリーズ 回路形式 回路 備考 F ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) P-ch Pout N-ch Nout R CMOS ヒステリシス入力 ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) オートモーティブ入力 入力遮断用スタンバイ 制御 G プルアップ制御 P-ch P-ch Pout N-ch Nout R CMOS ヒステリシス入力 ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ TTL ( スタンバイ時入力遮断機能付き ) ・ プルアップ抵抗設定可能抵抗 : 約 50 kΩ オートモーティブ入力 TTL 入力 入力遮断用スタンバイ 制御 H ・ CMOS レベル出力 (IOL = 3 mA, IOH = - 3 mA) P-ch Pout N-ch Nout R CMOS ヒステリシス入力 オートモーティブ入力 入力遮断用スタンバイ 制御 ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ CMOS ヒステリシス入力 (VIH 0.7 Vcc VIL0.3 Vcc) ( スタンバイ時入力遮断機能付き ) (続く) DS07–13752–4 15 MB90950 シリーズ 回路形式 回路 備考 I ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) Pout P-ch N-ch Nout R CMOS ヒステリシス入力 ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ A/D アナログ入力 オートモーティブ入力 入力遮断用スタンバイ 制御 アナログ入力 J ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) P-ch Pout N-ch Nout R CMOS ヒステリシス入力 ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ A/D アナログ入力 ・ D/A アナログ出力 オートモーティブ入力 入力遮断用スタンバイ 制御 アナログ入力 アナログ出力 K 電源入力保護回路 P-ch N-ch L P-ch ANE AVR N-ch A/D コンバータ基準電圧入力端子電源保護回 路付き フラッシュ品の AVRH 端子には VCC に対 する保護回路はありません。 ANE (続く) 16 DS07–13752–4 MB90950 シリーズ (続き) 回路形式 回路 備考 M ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) P-ch Pout N-ch Nout R CMOS ヒステリシス入力 オートモーティブ入力 ・ CMOS ヒステリシス入力 (VIH 0.8Vcc VIL0.2Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ CMOS ヒステリシス入力 (VIH 0.7 Vcc VIL0.3 Vcc) ( スタンバイ時入力遮断機能付き ) CMOS ヒステリシス入力 入力遮断用スタンバイ制御 N P-ch プルアップ制御 ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) Pout ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) P-ch N-ch Nout R CMOS ヒステリシス入力 オートモーティブ入力 ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ TTL入力 (スタンバイ時入力遮断機能付き) ・ CMOS ヒステリシス入力 (VIH 0.7 Vcc VIL0.3 Vcc) ( スタンバイ時入力遮断機能付き ) ・ プルアップ抵抗設定可能抵抗 : 約 50 kΩ CMOS ヒステリシス入力 TTL 入力 入力遮断用スタンバイ制御 O ・ CMOS レベル出力 (IOL = 4 mA, IOH = - 4 mA) P-ch Pout N-ch Nout R CMOS ヒステリシス入力 オートモーティブ入力 ・ CMOS ヒステリシス入力 (VIH 0.8 Vcc VIL0.2 Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ CMOS ヒステリシス入力 (VIH 0.7 Vcc VIL0.3 Vcc) ( スタンバイ時入力遮断機能付き ) ・ A/D アナログ入力 CMOS ヒステリシス入力 入力遮断用スタンバイ制御 アナログ入力 DS07–13752–4 17 MB90950 シリーズ ■ デバイスの取扱いについて ・ラッチアップの防止のために CMOS IC チップでは , 以下のような状態でラッチアップ現象を生じることがあります。 ・ 入力端子や出力端子に VCC より高い電圧あるいは VSS より低い電圧が印加された場合 ・ VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 ・ VCC 電圧の前に AVCC 電源を印加された場合 ラッチアップ現象が発生すると電源電流が激増し , デバイスの熱破壊に至る場合がありますので , 使用に際しては , 最 大定格を超えることのないよう十分注意してください。 同様の理由により , アナログ電源電圧 (AVCC, AVRH) がデジタル電源電圧を超えることのないよう十分注意してくださ い。 ・未使用端子の処理について 使用していない端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破損の原因となることがありま すので , 抵抗を介して , プルアップまたはプルダウンなどの処理をしてください。この場合 , 抵抗は 2 kΩ 以上にしてくだ さい。 また , 使用していない入出力端子については出力状態にして開放とするか , 入力状態の場合は入力端子と同じ処置をし てください。 ・電源端子 (VCC/VSS) について ・ VCC 端子 , VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき 端子はデバイス内部で接続してありますが , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防 止 , 総出力電流規格を守るなどのために , 必ず VCC 端子 , VSS 端子を外部で電源 , およびグランドに接続してください。 また , 電流供給源からできる限り低インピーダンスでこのデバイスの VCC 端子 , VSS 端子に接続するように配慮してく ださい。さらに , このデバイスの近くで , VCC 端子と VSS 端子の間に 0.1 μF 程度のコンデンサをバイパスコンデンサと して接続することをお薦めします。 ・ 電源ノイズ対策として , このデバイスの VCC 端子と VSS 端子の近くで , VCC 端子と VSS 端子の間に 0.1 μF 程度のコンデ ンサをバイパスコンデンサとして接続することをお薦めします。 VCC VSS VCC VSS VSS VCC MB90950 シリーズ VCC VSS VSS VCC ・モード端子 (MD0 ∼ MD2) について これらの端子は , VCC 端子または VSS 端子に直接つないで使用してください。ノイズにより誤ってテストモードに入って しまうことを防ぐために , プリント板上の各モード端子と VCC 端子または VSS 端子間のパターン長をできる限り短くし , これらを低インピーダンスで接続するようにしてください。 ・A/D コンバータの電源 , アナログ入力の投入順序 A/D コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (AN0 ∼ AN23) の印加は必ずデジタル電源 (VCC) の投 入後に行ってください。また , 電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で,デジタル電源の遮 断を行ってください。その際,電圧は AVRH または AVCC を超えないように投入・切断を行ってください ( アナログ電源と デジタル電源を同時に投入 , 切断することは問題ありません ) 。 18 DS07–13752–4 MB90950 シリーズ ・A/D コンバータの未使用時の端子処理 A/D コンバータを使用しないときは,AVCC = VCC, AVSS = AVRH = AVRL = VSS に接続してください。 ・水晶発振回路ついて X0 端子,X1 端子近辺についてのノイズはこのデバイスの誤動作の元となります。X0 端子 , X1 端子および水晶発振子 ( あるいはセラミック発振子 ) , さらにグランドへのバイパスコンデンサはできる限り近くになるように,またその配線は , 他の配線とできる限り交差しないようにプリント基板を設計してください。また , X0 端子 , X1 端子の回りをグランドで 囲むようなプリント基板アートワークは,安定した動作が期待できますので , 強くお薦めします。 各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。 ・プルアップ / プルダウン抵抗 MB90950 シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません ( ただし Port 0 ∼ Port 3 はプルアッ プ抵抗を内蔵しています ) 。必要に応じて外付けしてください。 ・外部クロックの使用 外部クロック入力は , 使用できません。 ・PLL クロックモード動作中の注意 本マイクロコントローラで PLL クロックを選択しているときに発振子がはずれたり , あるいはクロック入力が停止した 場合,PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。 この動作は保証外の動作です。 ・電源投入時の注意 内蔵している降圧回路の誤動作を防ぐために , 電源投入時の電圧立上り時間は , 50 μs (0.2 V ∼ 2.7 V) 以上を確保してく ださい。 ・供給電圧の安定化 VCC 電源電圧の動作保証範囲内においても,電源電圧が急激に変化した場合は,誤動作を起こしますので,VCC 電源電圧 を安定させてください。 安定化の基準として , 以下のように電源電圧を安定させてください。 ・ 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (peak to peak 値 ) を標準 VCC 電源電圧値の 10%以下 ・ 電源切換えの瞬時変化において , 過度変動率が 0.1 V/ms 以下 ・初期化 デバイス内には , パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらのレジスタを初期 化するには , 電源の再投入を行ってください。 DS07–13752–4 19 MB90950 シリーズ ・パワーオン時のポート 0 ∼ポート 3 出力 ( 外部バスモード時のみ ) 外部バスモード時 , リセット入力に関わらず , 電源投入時に Port0 ∼ Port3 の出力が不定になる可能性があります。 1/2VCC VCC Port0 ~ Port3 Port0 ∼ Port3 の出力が不定 になる可能性があります。 Port0 ∼ Port3 出力= Hi-Z ・CAN 使用時の設定について CAN を使用する場合は, CAN ダイレクトモードレジスタ (CDMR) の DIRECT ビットを必ず “1” に設定してください。 MB90V950AJAS, MB90V950AMAS のみ DIRECT ビットが “0” の場合,CAN レジスタにアクセスする際,ウェイト状態が 発生します。 (注意事項)CAN ダイレクトモードについては MB90950 シリーズハードウェアマニュアル 22.15 CAN ダイレクトモード レジスタを参照してください。 ・フラッシュセキュリティ機能について セキュリティビットはフラッシュメモリの領域内に配置されています。セキュリティビットに保護コード 01H を書き込 むとセキュリティがかかりますので,セキュリティ機能を使用しない場合はこのアドレスには 01H を書き込まないでくだ さい。 セキュリティビットのアドレスは下表を参照してください。 MB90F952JDS, MB90F952MDS 20 フラッシュメモリサイズ セキュリティビットのアドレス 2 M ビットフラッシュメモリ搭載 FC0001H DS07–13752–4 MB90950 シリーズ ■ ブロックダイヤグラム MB90V950AJAS,MB90V950AMAS X0,X1 クロック RST 制御 16LX CPU クロック補正 ユニット * * CR 発振回路 入出力タイマ 0 インプット キャプチャ 8 チャネル * CPU 動作検出回路 アウトプット コンペア 8 チャネル RAM 30 K バイト プリスケーラ AVCC AVSS AN23 ∼ AN0 AVRH AVRL ADTG DA0, DA1 入出力タイマ 1 UART 7 チャネル コントローラ CAN 3 チャネル 16 ビット リロードタイマ 4 チャネル 8/10 ビット A/D コンバータ 24 チャネル 8 ビット D/A コンバータ 2 チャネル IN7 ∼ IN0 OUT7 ∼ OUT0 FRCK1 RX2 ∼ RX0 TX2 ∼ TX0 TIN3 ∼ TIN0 TOT3 ∼ TOT0 AD15 ∼ AD00 F2MC-16 Bus SOT6 ∼ SOT0 SCK6 ∼ SCK0 SIN6 ∼ SIN0 7 チャネル FRCK0 A23 ∼ A16 ALE RD 外部バス インタ フェース WR/WRL WRH HRQ PPGF ∼ PPG0 SDA1, SDA0 SCL1, SCL0 HAK 8/16 ビット PPG 16 チャネル I2C インタ フェース 2 チャネル DMAC RDY CLK DTP/ 外部割込み 16 チャネル クロック モニタ INT15 ∼ INT8 (INT15R ∼ INT8R) INT7 ∼ INT0 CKOT *:MB90V950AJAS のみ対応 DS07–13752–4 21 MB90950 シリーズ MB90F952JDS, MB90F952MDS X0,X1 RST クロック 制御 16LX CPU 入出力 タイマ 0 クロック補正 ユニット * CR 発振回路 * インプット キャプチャ 8 チャネル 低電圧検出回路 CPU 動作検出回路 * RAM 16 K バイト アウトプット コンペア 8 チャネル Flash 256 K バイト +32 K バイト 入出力 タイマ 1 プリスケーラ 7 チャネル AVCC AVSS AN15 ∼ AN0 AN23 ∼ AN16 AVRH AVRL ADTG DA0, DA1 UART 7 チャネル 8/10 ビット A/D コンバータ 16/24 チャネル 8 ビット D/A コンバータ 2 チャネル 16 ビット リロード タイマ 4 チャネル IN7 ∼ IN0 OUT7 ∼ OUT0 FRCK1 RX0, RX1 TX0, TX1 TIN3 ∼ TIN0 TOT3 ∼ TOT0 AD15 ∼ AD00 F2MC-16 Bus SOT6 ∼ SOT0 SCK6 ∼ SCK0 SIN6 ∼ SIN0 CAN コントローラ 2 チャネル FRCK0 A23 ∼ A16 ALE RD 外部バス インタ フェース WR/WRL WRH HRQ PPGF ∼ PPG0 SDA1, SDA0 SCL1, SCL0 HAK 8/16 ビット PPG 16 チャネル I2C インタフェース 2 チャネル DMAC RDY CLK DTP/ 外部割込み 16 チャネル クロック モニタ INT15 ∼ INT8 (INT15R ∼ INT8R) INT7 ∼ INT0 CKOT *:型格に J サフィックスのある製品のみ 22 DS07–13752–4 MB90950 シリーズ ■ メモリマップ MB90V950AJAS, MB90V950AMAS MB90F952JDS, MB90F952MDS FFFFFFH FFFFFFH ROM (FF バンク ) ROM (FF バンク ) FF0000H FEFFFFH FF0000H FEFFFFH ROM (FE バンク ) FE0000H FDFFFFH ROM (FE バンク ) FE0000H FDFFFFH ROM (FD バンク ) FD0000H FCFFFFH ROM (FD バンク ) FD0000H FCFFFFH ROM (FC バンク ) FC0000H FBFFFFH ROM (FC バンク ) FC0000H ROM (FB バンク ) FB0000H FAFFFFH ROM (FA バンク ) FA0000H F9FFFFH ROM (F9 バンク ) F90000H F8FFFFH F77FFFH ROM( サテライト ) F70000H F6FFFFH 外部アクセス 領域 ROM (F8 バンク ) F80000H 00FFFFH 008000H 007FFFH 外部アクセス領域 ROM (FF バンク のイメージ ) 00FFFFH 008000H 007FFFH 周辺 周辺 007900H 0078FFH ROM (FF バンク のイメージ ) 007900H RAM 30 K バイト 003FFFH RAM 16 K バイト 000100H 000100H 0000EFH 000000H 外部アクセス領域 周辺 外部アクセス領域 0000EFH 000000H 周辺 :アクセス禁止 (注意事項) :00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが,これは C コンパイ ラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスと 00 バンクの下位 16 ビッ トアドレスは同じになるようにしてありますので,ポインタで far 指定を宣言しなくとも ROM 内のテーブル を参照することができます。 たとえば 00C000H をアクセスした場合に, 実際には FFC000H の ROM 内容がアクセスされることになります。 ここで,FF バンクの ROM 領域は,32 K バイトを超えますので,00 バンクのイメージにすべての領域を見 せることができません。 したがって,FF8000H ∼ FFFFFFH の ROM データは 00 バンクのイメージに見えますが,一方 FF0000H ∼ FF7FFFH は FF バンクのイメージにしか見えません。 DS07–13752–4 23 MB90950 シリーズ ■ I/O マップ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 000000H ポート 0 データレジスタ PDR0 R/W ポート 0 XXXXXXXXB 000001H ポート 1 データレジスタ PDR1 R/W ポート 1 XXXXXXXXB 000002H ポート 2 データレジスタ PDR2 R/W ポート 2 XXXXXXXXB 000003H ポート 3 データレジスタ PDR3 R/W ポート 3 XXXXXXXXB 000004H ポート 4 データレジスタ PDR4 R/W ポート 4 XXXXXXXXB 000005H ポート 5 データレジスタ PDR5 R/W ポート 5 XXXXXXXXB 000006H ポート 6 データレジスタ PDR6 R/W ポート 6 XXXXXXXXB 000007H ポート 7 データレジスタ PDR7 R/W ポート 7 XXXXXXXXB 000008H ポート 8 データレジスタ PDR8 R/W ポート 8 XXXXXXXXB 000009H ポート 9 データレジスタ PDR9 R/W ポート 9 XXXXXXXXB 00000AH ポート A データレジスタ PDRA R/W ポート A 111111XXB 00000BH アナログ入力許可レジスタ 5 ADER5 R/W ポート 5, A/D 11111111B 00000CH アナログ入力許可レジスタ 6 ADER6 R/W ポート 6, A/D 11111111B 00000DH アナログ入力許可レジスタ 7 ADER7 R/W ポート 7, A/D 11111111B 00000EH 入力レベル選択レジスタ 0 ILSR0 R/W ポート 0 ∼ 7 XXXXXXXXB 00000FH 入力レベル選択レジスタ 1 ILSR1 R/W ポート 0 ∼ 3, ポート 8 ∼ A XXXX0XXXB 000010H ポート 0 方向レジスタ DDR0 R/W ポート 0 00000000B 000011H ポート 1 方向レジスタ DDR1 R/W ポート 1 00000000B 000012H ポート 2 方向レジスタ DDR2 R/W ポート 2 00000000B 000013H ポート 3 方向レジスタ DDR3 R/W ポート 3 00000000B 000014H ポート 4 方向レジスタ DDR4 R/W ポート 4 00000000B 000015H ポート 5 方向レジスタ DDR5 R/W ポート 5 00000000B 000016H ポート 6 方向レジスタ DDR6 R/W ポート 6 00000000B 000017H ポート 7 方向レジスタ DDR7 R/W ポート 7 00000000B 000018H ポート 8 方向レジスタ DDR8 R/W ポート 8 00000000B 000019H ポート 9 方向レジスタ DDR9 R/W ポート 9 00000000B 00001AH ポート A 方向レジスタ DDRA R/W ポート A 00000100B 00001CH ポート 0 プルアップ制御レジスタ PUCR0 R/W ポート 0 00000000B 00001DH ポート 1 プルアップ制御レジスタ PUCR1 R/W ポート 1 00000000B 00001EH ポート 2 プルアップ制御レジスタ PUCR2 R/W ポート 2 00000000B 00001FH ポート 3 プルアップ制御レジスタ PUCR3 R/W ポート 3 00000000B 00001BH 予約領域 (続く) 24 DS07–13752–4 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 000020H シリアルモードレジスタ 0 SMR0 W, R/W 00000000B 000021H シリアル制御レジスタ 0 SCR0 W, R/W 00000000B 000022H 受信 / 送信データレジスタ 0 RDR0/TDR0 R/W 00000000B/ 11111111B 000023H シリアルステータスレジスタ 0 SSR0 R, R/W 000024H 拡張通信制御レジスタ 0 ECCR0 R, W,R/W 000000XXB 000025H 拡張ステータス制御レジスタ 0 ESCR0 R/W 00000X00B 000026H ボーレートジェネレータレジスタ 00 BGR00 R, R/W 00000000B 000027H ボーレートジェネレータレジスタ 01 BGR01 R, R/W 00000000B 000028H シリアルモードレジスタ 1 SMR1 W, R/W 00000000B 000029H シリアル制御レジスタ 1 SCR1 W, R/W 00000000B 00002AH 受信 / 送信データレジスタ 1 RDR1/TDR1 R/W 00000000B/ 11111111B 00002BH シリアルステータスレジスタ 1 SSR1 R, R/W 00002CH 拡張通信制御レジスタ 1 ECCR1 R, W,R/W 000000XXB 00002DH 拡張ステータス制御レジスタ 1 ESCR1 R/W 00000X00B 00002EH ボーレートジェネレータレジスタ 10 BGR10 R, R/W 00000000B 00002FH ボーレートジェネレータレジスタ 11 BGR11 R, R/W 00000000B 000030H PPG0 動作モード制御レジスタ PPGC0 W, R/W PPGC1 000031H PPG1 動作モード制御レジスタ 000032H PPG0/PPG1 カウントクロック選択レジスタ PPG01 000033H 000034H PPG2 動作モード制御レジスタ PPGC3 PPG3 動作モード制御レジスタ 000036H PPG2/PPG3 カウントクロック選択レジスタ PPG23 000037H 00001000B 01000111B 16 ビット PPG0/PPG1 R/W 01000001B 00000010B 01000111B W, R/W W, R/W 16 ビット PPG2/PPG3 R/W 01000001B 00000010B 予約領域 PPG4 動作モード制御レジスタ PPGC4 PPGC5 W, R/W PPG5 動作モード制御レジスタ 00003AH PPG4/PPG5 カウントクロック選択レジスタ PPG45 00003BH アドレス検出制御レジスタ 1 PACSR1 R/W 00003CH PPG6 動作モード制御レジスタ PPGC6 W, R/W PPGC7 00003DH PPG7 動作モード制御レジスタ 00003EH PPG6/PPG7 カウントクロック選択レジスタ PPG67 00003FH 01000111B W, R/W 000039H 000040H UART1 00001000B 予約領域 PPGC2 000035H 000038H W, R/W UART0 16 ビット PPG4/PPG5 R/W W, R/W 01000001B 00000010B アドレス一致検出 1 11000000B 01000111B 16 ビット PPG6/PPG7 R/W 01000001B 00000010B 予約領域 PPG8 動作モード制御レジスタ PPGC8 PPGC9 000041H PPG9 動作モード制御レジスタ 000042H PPG8/PPG9 カウントクロック選択レジスタ PPG89 000043H 01000111B W, R/W W, R/W R/W 16 ビット PPG8/PPG9 01000001B 00000010B 予約領域 (続く) DS07–13752–4 25 MB90950 シリーズ アドレス 000044H レジスタ PPGA 動作モード制御レジスタ レジスタ 略称 PPGCA PPGCB 000045H PPGB 動作モード制御レジスタ 000046H PPGA/PPGB カウントクロック選択レジスタ PPGAB 000047H 000048H リソース名 01000111B W, R/W W, R/W 初期値 16 ビット PPGA/PPGB R/W 01000001B 00000010B 予約領域 PPGC 動作モード制御レジスタ PPGCC 000049H PPGD 動作モード制御レジスタ 00004AH PPGC/PPGD カウントクロック選択レジスタ PPGCD 00004BH 00004CH 読出し / 割込み PPGCD 01000111B W, R/W W, R/W 16 ビット PPGC/PPGD R/W 01000001B 00000010B 予約領域 PPGE 動作モード制御レジスタ PPGCE W, R/W 00004DH PPGF 動作モード制御レジスタ PPGCF W, R/W 00004EH PPGE/PPGF カウントクロック選択レジスタ PPGEF R/W 00004FH 01000111B 16 ビット PPGE/PPGF 01000001B 00000010B 予約領域 000050H インプットキャプチャ制御ステータス 0/1 ICS01 R/W 000051H インプットキャプチャエッジ 0/1 ICE01 R/W, R 000052H インプットキャプチャ制御ステータス 2/3 ICS23 R/W 000053H インプットキャプチャエッジ 2/3 ICE23 R 000054H インプットキャプチャ制御ステータス 4/5 ICS45 R/W 000055H インプットキャプチャエッジ 4/5 ICE45 R 000056H インプットキャプチャ制御ステータス 6/7 ICS67 R/W 000057H インプットキャプチャエッジ 6/7 ICE67 R/W, R 000058H アウトプットコンペア制御ステータス 0 OCS0 R/W 000059H アウトプットコンペア制御ステータス 1 OCS1 R/W 00005AH アウトプットコンペア制御ステータス 2 OCS2 R/W 00005BH アウトプットコンペア制御ステータス 3 OCS3 R/W 00005CH アウトプットコンペア制御ステータス 4 OCS4 R/W 00005DH アウトプットコンペア制御ステータス 5 OCS5 R/W 00005EH アウトプットコンペア制御ステータス 6 OCS6 R/W 00005FH アウトプットコンペア制御ステータス 7 OCS7 R/W 000060H タイマ制御ステータス 0 TMCSR0 R/W 000061H タイマ制御ステータス 0 TMCSR0 R/W 000062H タイマ制御ステータス 1 TMCSR1 R/W 000063H タイマ制御ステータス 1 TMCSR1 R/W 000064H タイマ制御ステータス 2 TMCSR2 R/W 000065H タイマ制御ステータス 2 TMCSR2 R/W 000066H タイマ制御ステータス 3 TMCSR3 R/W 000067H タイマ制御ステータス 3 TMCSR3 R/W インプット キャプチャ 0/1 インプット キャプチャ 2/3 インプット キャプチャ 4/5 インプット キャプチャ 6/7 00000000B 111010XXB 00000000B 111111XXB 00000000B 111100XXB 00000000B 111000XXB アウトプット コンペア 0/1 00001100B アウトプット コンペア 2/3 00001100B アウトプット コンペア 4/5 00001100B アウトプット コンペア 6/7 00001100B 16 ビット リロード タイマ 0 00000000B 16 ビット リロード タイマ 1 00000000B 16 ビット リロード タイマ 2 00000000B 16 ビット リロード タイマ 3 00000000B 01100000B 01100000B 01100000B 01100000B 11110000B 11110000B 11110000B 11110000B (続く) 26 DS07–13752–4 MB90950 シリーズ アドレス レジスタ 略称 レジスタ 読出し / 割込み リソース名 初期値 000068H A/D 制御ステータス 0 ADCS0 R/W 00011110B 000069H A/D 制御ステータス 1 ADCS1 R/W 00000001B 00006AH A/D データ 0 ADCR0 R 00006BH A/D データ 1 ADCR1 R 00006CH ADC セッティング 0 ADSR0 R/W 00000000B 00006DH ADC セッティング 1 ADSR1 R/W 00000000B 00006EH 低電圧 /CPU 動作検出リセット制御レジスタ LVRC R/W 低電圧 /CPU 動作 検出リセット 00111000B 00006FH ROM ミラー機能選択 ROMM W ROM ミラー 11111101B 000070H ∼ 00008FH CAN コントローラ用予約領域 000090H ∼ 00009AH 予約領域 A/D コンバータ 00000000B 11111100B 00009BH DMA ディスクリプタチャネル指定レジスタ DCSR R/W 00009CH DMA ステータスレジスタ L DSRL R/W 00009DH DMA ステータスレジスタ H DSRH R/W 00009EH アドレス検出制御レジスタ 0 PACSR0 R/W アドレス一致検出 0 11000000B 00009FH 遅延割込み要求発生 / 解除レジスタ DIRR R/W 遅延割込み発生 モジュール 11111110B 0000A0H 低消費電力モード制御レジスタ LPMCR W, R/W 低消費電力 制御回路 00011000B 0000A1H クロック選択レジスタ CKSCR R, R/W 低消費電力 制御回路 11111100B DMA 00000000B 0000A2H, 0000A3H 00000000B DMA 00000000B 00000000B 予約領域 0000A4H DMA ストップステータス DSSR R/W 0000A5H 自動レディ機能選択レジスタ ARSR W 0000A6H 外部アドレス出力制御レジスタ HACR W 0000A7H バス制御信号選択レジスタ ECSR W 0000A8H ウォッチドッグタイマ制御レジスタ WDTC R, W ウォッチ ドッグタイマ X1XXX111B 0000A9H タイムベースタイマ制御レジスタ TBTC W, R/W タイムベース タイマ 11100100B 0000AAH 時計タイマ制御レジスタ WTC R, R/W 時計タイマ 1X001000B 0000ACH DMA イネーブルレジスタ L DERL R/W 0000ADH DMA イネーブルレジスタ H DERH R/W 0000AEH フラッシュコントロールステータスレジスタ FMCS ( フラッシュデバイスのみ ) 0000ABH 00111100B 外部メモリ アクセス 00000000B 00000001B 予約領域 0000AFH R, R/W DMA フラッシュ メモリ 00000000B 00000000B 000X0000B 予約領域 (続く) DS07–13752–4 27 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 0000B0H 割込み制御レジスタ 00 ICR00 W, R/W 00000111B 0000B1H 割込み制御レジスタ 01 ICR01 W, R/W 00000111B 0000B2H 割込み制御レジスタ 02 ICR02 W, R/W 00000111B 0000B3H 割込み制御レジスタ 03 ICR03 W, R/W 00000111B 0000B4H 割込み制御レジスタ 04 ICR04 W, R/W 00000111B 0000B5H 割込み制御レジスタ 05 ICR05 W, R/W 00000111B 0000B6H 割込み制御レジスタ 06 ICR06 W, R/W 00000111B 0000B7H 割込み制御レジスタ 07 ICR07 W, R/W 00000111B 割込み制御 0000B8H 割込み制御レジスタ 08 ICR08 W, R/W 0000B9H 割込み制御レジスタ 09 ICR09 W, R/W 00000111B 0000BAH 割込み制御レジスタ 10 ICR10 W, R/W 00000111B 0000BBH 割込み制御レジスタ 11 ICR11 W, R/W 00000111B 0000BCH 割込み制御レジスタ 12 ICR12 W, R/W 00000111B 0000BDH 割込み制御レジスタ 13 ICR13 W, R/W 00000111B 0000BEH 割込み制御レジスタ 14 ICR14 W, R/W 00000111B 0000BFH 割込み制御レジスタ 15 ICR15 W, R/W 00000111B 0000C0H D/A コンバータデータ 0 DAT0 R/W 0000C1H D/A コンバータデータ 1 DAT1 R/W 0000C2H D/A コントロール 0 DACR0 R/W 0000C3H D/A コントロール 1 DACR1 R/W 00000000B 00000000B 0000C4H, 0000C5H 00000111B XXXXXXXXB D/A コンバータ XXXXXXXXB 00000000B 予約領域 0000C6H 外部割込み許可 0 ENIR0 R/W 0000C7H 外部割込み要因 0 EIRR0 R/W 0000C8H 検出レベル設定 0 ELVR0 R/W 0000C9H 検出レベル設定 0 ELVR0 R/W 00000000B 0000CAH 外部割込み許可 1 ENIR1 R/W 00000000B 0000CBH 外部割込み要因 1 EIRR1 R/W XXXXXXXXB 0000CCH 検出レベル設定 1 ELVR1 R/W 0000CDH 検出レベル設定 1 ELVR1 R/W 0000CEH XXXXXXXXB DTP/ 外部割込み 0 DTP/ 外部割込み 1 00000000B 00000000B 00000000B 外部割込み要因選択 EISSR R/W 0000CFH PLL サブクロック制御レジスタ PSCCR W 00000000B 0000D0H DMA バッファアドレスポインタ L BAPL R/W XXXXXXXXB 0000D1H DMA バッファアドレスポインタ M BAPM R/W XXXXXXXXB 0000D2H DMA バッファアドレスポインタ H BAPH R/W XXXXXXXXB 0000D3H DMA コントロール DMACS R/W 0000D4H I/O レジスタアドレスポインタ L IOAL R/W XXXXXXXXB 0000D5H I/O レジスタアドレスポインタ H IOAH R/W XXXXXXXXB 0000D6H データカウンタ L DCTL R/W XXXXXXXXB 0000D7H データカウンタ H DCTH R/W XXXXXXXXB PLL DMA 11110000B XXXXXXXXB (続く) 28 DS07–13752–4 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 0000D8H シリアルモードレジスタ 2 SMR2 W, R/W 00000000B 0000D9H シリアル制御レジスタ 2 SCR2 W, R/W 00000000B 0000DAH 受信 / 送信データレジスタ 2 RDR2/TDR2 R/W 00000000B/ 11111111B 0000DBH シリアルステータスレジスタ 2 SSR2 R, R/W 0000DCH 拡張通信制御レジスタ 2 ECCR2 R, W, R/W 000000XXB 0000DDH 拡張ステータス制御レジスタ 2 ESCR2 R/W 00000X00B 0000DEH ボーレートジェネレータレジスタ 20 BGR20 R, R/W 00000000B 0000DFH ボーレートジェネレータレジスタ 21 BGR21 R, R/W 00000000B UART2 00001000B 0000E0H ∼ 0000EFH CAN コントローラ 2 用予約領域。「■ CAN コントローラ」を参照 0000F0H ∼ 0000FFH 外部領域 007900H リロードレジスタ L0 PRLL0 R/W XXXXXXXXB 007901H リロードレジスタ H0 PRLH0 R/W 007902H リロードレジスタ L1 PRLL1 R/W 007903H リロードレジスタ H1 PRLH1 R/W 007904H リロードレジスタ L2 PRLL2 R/W XXXXXXXXB R/W XXXXXXXXB 16 ビット PPG0/PPG1 XXXXXXXXB XXXXXXXXB XXXXXXXXB リロードレジスタ H2 PRLH2 007906H リロードレジスタ L3 PRLL3 R/W 007907H リロードレジスタ H3 PRLH3 R/W XXXXXXXXB 007908H リロードレジスタ L4 PRLL4 R/W XXXXXXXXB 007909H リロードレジスタ H4 PRLH4 R/W 00790AH リロードレジスタ L5 PRLL5 R/W 00790BH リロードレジスタ H5 PRLH5 R/W 00790CH リロードレジスタ L6 PRLL6 R/W XXXXXXXXB R/W XXXXXXXXB 007905H 16 ビット PPG2/PPG3 16 ビット PPG4/PPG5 XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB リロードレジスタ H6 PRLH6 00790EH リロードレジスタ L7 PRLL7 R/W 00790FH リロードレジスタ H7 PRLH7 R/W XXXXXXXXB 007910H リロードレジスタ L8 PRLL8 R/W XXXXXXXXB 007911H リロードレジスタ H8 PRLH8 R/W 007912H リロードレジスタ L9 PRLL9 R/W 007913H リロードレジスタ H9 PRLH9 R/W 007914H リロードレジスタ LA PRLLA R/W XXXXXXXXB R/W XXXXXXXXB 00790DH 16 ビット PPG6/PPG7 16 ビット PPG8/PPG9 XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB リロードレジスタ HA PRLHA 007916H リロードレジスタ LB PRLLB R/W 007917H リロードレジスタ HB PRLHB R/W XXXXXXXXB 007918H リロードレジスタ LC PRLLC R/W XXXXXXXXB 007919H リロードレジスタ HC PRLHC R/W 00791AH リロードレジスタ LD PRLLD R/W 00791BH リロードレジスタ HD PRLHD R/W 007915H 16 ビット PPGA/PPGB 16 ビット PPGC/PPGD XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB (続く) DS07–13752–4 29 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み 00791CH リロードレジスタ LE PRLLE R/W 00791DH リロードレジスタ HE PRLHE R/W 00791EH リソース名 初期値 XXXXXXXXB 16 ビット PPGE/PPGF XXXXXXXXB リロードレジスタ LF PRLLF R/W 00791FH リロードレジスタ HF PRLHF R/W XXXXXXXXB 007920H インプットキャプチャ 0 IPCP0 R 007921H インプットキャプチャ 0 IPCP0 R 007922H インプットキャプチャ 1 IPCP1 R 007923H インプットキャプチャ 1 IPCP1 R 00000000B 007924H インプットキャプチャ 2 IPCP2 R 00000000B 007925H インプットキャプチャ 2 IPCP2 R 007926H インプットキャプチャ 3 IPCP3 R 007927H インプットキャプチャ 3 IPCP3 R 00000000B 007928H インプットキャプチャ 4 IPCP4 R 00000000B 007929H インプットキャプチャ 4 IPCP4 R 00792AH インプットキャプチャ 5 IPCP5 R 00792BH インプットキャプチャ 5 IPCP5 R 00000000B 00792CH インプットキャプチャ 6 IPCP6 R 00000000B 00792DH インプットキャプチャ 6 IPCP6 R 00792EH インプットキャプチャ 7 IPCP7 R 00792FH インプットキャプチャ 7 IPCP7 R 007930H アウトプットコンペア 0 OCCP0 R/W 007931H XXXXXXXXB 00000000B インプット キャプチャ 0/1 * インプット キャプチャ 2/3 * インプット キャプチャ 4/5 * インプット キャプチャ 6/7 * 00000000B 00000000B 00000000B 00000000B 00000000B 00000000B 00000000B 00000000B 00000000B XXXXXXXXB アウトプットコンペア 0 OCCP0 R/W 007932H アウトプットコンペア 1 OCCP1 R/W 007933H アウトプットコンペア 1 OCCP1 R/W XXXXXXXXB 007934H アウトプットコンペア 2 OCCP2 R/W XXXXXXXXB 007935H アウトプットコンペア 2 OCCP2 R/W 007936H アウトプットコンペア 3 OCCP3 R/W 007937H アウトプットコンペア 3 OCCP3 R/W XXXXXXXXB 007938H アウトプットコンペア 4 OCCP4 R/W XXXXXXXXB 007939H アウトプットコンペア 4 OCCP4 R/W 00793AH アウトプットコンペア 5 OCCP5 R/W 00793BH アウトプットコンペア 5 OCCP5 R/W XXXXXXXXB 00793CH アウトプットコンペア 6 OCCP6 R/W XXXXXXXXB 00793DH アウトプットコンペア 6 OCCP6 R/W 00793EH アウトプットコンペア 7 OCCP7 R/W 00793FH アウトプットコンペア 7 OCCP7 R/W XXXXXXXXB 007940H タイマデータ 0 TCDT0 R/W 00000000B 007941H タイマデータ 0 TCDT0 R/W 007942H タイマ制御ステータス 0 TCCSL0 R/W 007943H タイマ制御ステータス 0 TCCSH0 R/W アウトプット コンペア 0/1 アウトプット コンペア 2/3 アウトプット コンペア 4/5 アウトプット コンペア 6/7 XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB 00000000B I/O タイマ 0 00000000B 01100000B *:MB90V950AJAS, MB90V950AMAS の初期値は XXXXXXXXB です。 (続く) 30 DS07–13752–4 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 007944H タイマデータ 1 TCDT1 R/W 007945H タイマデータ 1 TCDT1 R/W 007946H タイマ制御ステータス 1 TCCSL1 R/W 007947H タイマ制御ステータス 1 TCCSH1 R/W タイマ 0/ リロード 0 TMR0/ TMRLR0 R/W タイマ 1/ リロード 1 TMR1/ TMRLR1 タイマ 2/ リロード 2 TMR2/ TMRLR2 タイマ 3/ リロード 3 TMR3/ TMRLR3 R/W 007950H シリアルモードレジスタ 3 SMR3 W, R/W 00000000B 007951H シリアル制御レジスタ 3 SCR3 W, R/W 00000000B 007952H 受信 / 送信データレジスタ 3 RDR3/TDR3 R/W 00000000B/ 11111111B 007953H シリアルステータスレジスタ 3 SSR3 R, R/W 007954H 拡張通信制御レジスタ 3 ECCR3 R, W, R/W 000000XXB 007955H 拡張ステータス制御レジスタ 3 ESCR3 R/W 00000X00B 007956H ボーレートジェネレータレジスタ 30 BGR30 R, R/W 00000000B 007957H ボーレートジェネレータレジスタ 31 BGR31 R, R/W 00000000B 007958H シリアルモードレジスタ 4 SMR4 W, R/W 00000000B 007959H シリアル制御レジスタ 4 SCR4 W, R/W 00000000B 00795AH 受信 / 送信データレジスタ 4 RDR4/TDR4 R/W 00000000B/ 11111111B 00795BH シリアルステータスレジスタ 4 SSR4 R, R/W 00795CH 拡張通信制御レジスタ 4 ECCR4 R, W, R/W 000000XXB 00795DH 拡張ステータス制御レジスタ 4 ESCR4 R/W 00000X00B 00795EH ボーレートジェネレータレジスタ 40 BGR40 R, R/W 00000000B 00795FH ボーレートジェネレータレジスタ 41 BGR41 R, R/W 00000000B 007960H クロックスーパバイザ制御レジスタ CSVCR R/W クロックスーパ バイザ 00011100B R/W クロックモニタ 11110000 B 007948H 007949H 00794AH 00794BH 00794CH 00794DH 00794EH 00794FH 007961H ∼ 00796BH 00796CH R/W R/W R/W R/W R/W R/W 00000000B 00000000B I/O タイマ 1 00000000B 01100000B 16 ビット リロードタイマ 0 16 ビット リロードタイマ 1 16 ビット リロードタイマ 2 16 ビット リロードタイマ 3 UART3 UART4 XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB 00001000B 00001000B 予約領域 クロック出力許可レジスタ 00796DH CLKR 予約領域 00796EH CAN ダイレクトモードレジスタ CDMR R/W CAN クロック同期 11111110 B 00796FH CAN スイッチレジスタ CANSWR R/W CAN 0/1 11111100 B (続く) DS07–13752–4 31 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 007970H I2C バスステータスレジスタ 0 IBSR0 R 00000000B 007971H I C バス制御レジスタ 0 IBCR0 W, R/W 00000000B 007972H I2C 10 ビットスレーブ アドレスレジスタ 0 ITBAL0 R/W 00000000B ITBAH0 R/W 00000000B I C 10 ビットスレーブ アドレスマスクレジスタ 0 ITMKL0 R/W 11111111B ITMKH0 R/W 007973H 007974H 007975H 2 2 I2C インタフェース 0 00111111B 007976H I C 7 ビットスレーブ アドレスレジスタ 0 ISBA0 R/W 00000000B 007977H I2C 7 ビットスレーブ アドレスマスクレジスタ 0 ISMK0 R/W 01111111B 007978H I2C データレジスタ 0 IDAR0 R/W 00000000B 2 007979H, 00797AH 00797BH 予約領域 I2C クロック制御レジスタ 0 ICCR0 00797CH ∼ 00797FH R/W I2C インタフェース 0 00011111B 予約領域 007980H I2C バスステータスレジスタ 1 007981H I C バス制御レジスタ 1 IBCR1 W, R/W 00000000B 007982H I C 10 ビットスレーブ アドレスレジスタ 1 ITBAL1 R/W 00000000B ITBAH1 R/W 00000000B I C 10 ビットスレーブ アドレスマスクレジスタ 1 ITMKL1 R/W ITMKH1 R/W 007983H 007984H 007985H 2 2 2 IBSR1 R 00000000B I2C インタフェース 1 11111111B 00111111B 007986H I C 7 ビットスレーブ アドレスレジスタ 1 ISBA1 R/W 00000000B 007987H I2C 7 ビットスレーブ アドレスマスクレジスタ 1 ISMK1 R/W 01111111B 007988H I2C データレジスタ 1 IDAR1 R/W 00000000B 2 007989H, 00798AH 00798BH 予約領域 I2C クロック制御レジスタ 1 00798CH ∼ 00798FH ICCR1 R/W I2C インタフェース 1 00011111B 予約領域 007990H シリアルモードレジスタ 5 SMR5 W, R/W 00000000B 007991H シリアル制御レジスタ 5 SCR5 W, R/W 00000000B 007992H 受信 / 送信データレジスタ 5 RDR5/ TDR5 R/W 00000000B/ 11111111B 007993H シリアルステータスレジスタ 5 SSR5 R, R/W 007994H 拡張通信制御レジスタ 5 ECCR5 R, W, R/W 000000XXB 007995H 拡張ステータス制御レジスタ 5 ESCR5 R/W 00000X00B 007996H ボーレートジェネレータレジスタ 50 BGR50 R, R/W 00000000B 007997H ボーレートジェネレータレジスタ 51 BGR51 R, R/W 00000000B UART5 00001000B (続く) 32 DS07–13752–4 MB90950 シリーズ アドレス レジスタ レジスタ 略称 読出し / 割込み リソース名 初期値 007998H シリアルモードレジスタ 6 SMR6 W, R/W 00000000B 007999H シリアル制御レジスタ 6 SCR6 W, R/W 00000000B 00799AH 受信 / 送信データレジスタ 6 RDR6/ TDR6 R/W 00000000B/ 11111111B 00799BH シリアルステータスレジスタ 6 SSR6 R, R/W 00799CH 拡張通信制御レジスタ 6 ECCR6 R, W, R/W 000000XXB 00799DH 拡張ステータス制御レジスタ 6 ESCR6 R/W 00000X00B 00799EH ボーレートジェネレータレジスタ 60 BGR60 R, R/W 00000000B 00799FH ボーレートジェネレータレジスタ 61 BGR61 R, R/W 00000000B 0079A0H UART 入力レベル設定レジスタ ILSR2 R/W 0079A2H Flash 書込みコントロールレジスタ 0 FWR0 0079A3H Flash 書込みコントロールレジスタ 1 FWR1 0079A1H 00001000B UART 11111100B R/W フラッシュメモリ 00000000B R/W フラッシュメモリ 00000000B 低電圧 /CPU 動作検出 リセット 10000111B 予約領域 0079A4H ∼ 0079B1H 0079B2H UART6 予約領域 低電圧 /CPU 動作検出設定レジスタ 0079B3H ∼ 0079B7H LVRS R/W 予約領域 0079B8H クロック補正ユニット制御 CUCR R/W 00000000B 0079B9H CR 発振トリミング設定 CRTR R/W 11110111B CUTDL R/W 01010000B 0079BAH 0079BBH CR 発振タイマデータレジスタ 0079BCH 0079BDH メイン発振タイマデータレジスタ 1 0079BEH 0079BFH メイン発振タイマデータレジスタ 2 0079C0H ∼ 0079DFH CUTDH R/W CUTR1L R 11000011B CUTR1H R 00000000B CUTR2L R 00000000B CUTR2H R 00000000B クロック補正ユニット 00000000B 予約領域 0079E0H 検出アドレス設定 0 PADR0 R/W XXXXXXXXB 0079E1H 検出アドレス設定 0 PADR0 R/W XXXXXXXXB 0079E2H 検出アドレス設定 0 PADR0 R/W 0079E3H 検出アドレス設定 1 PADR1 R/W 0079E4H 検出アドレス設定 1 PADR1 R/W XXXXXXXXB 0079E5H 検出アドレス設定 1 PADR1 R/W XXXXXXXXB XXXXXXXXB アドレス一致検出 0 XXXXXXXXB (続く) DS07–13752–4 33 MB90950 シリーズ (続き) アドレス 0079E6H レジスタ 検出アドレス設定 2 レジスタ 略称 PADR2 読出し / 割込み リソース名 R/W 初期値 XXXXXXXXB アドレス一致 検出 0 0079E7H 検出アドレス設定 2 PADR2 R/W 0079E8H 検出アドレス設定 2 PADR2 R/W XXXXXXXXB XXXXXXXXB 0079E9H ∼ 0079EFH 予約領域 0079F0H 検出アドレス設定 3 PADR3 R/W XXXXXXXXB 0079F1H 検出アドレス設定 3 PADR3 R/W XXXXXXXXB 0079F2H 検出アドレス設定 3 PADR3 R/W XXXXXXXXB 0079F3H 検出アドレス設定 4 PADR4 R/W XXXXXXXXB アドレス一致 検出 1 0079F4H 検出アドレス設定 4 PADR4 R/W XXXXXXXXB 0079F5H 検出アドレス設定 4 PADR4 R/W XXXXXXXXB 0079F6H 検出アドレス設定 5 PADR5 R/W XXXXXXXXB 0079F7H 検出アドレス設定 5 PADR5 R/W XXXXXXXXB 0079F8H 検出アドレス設定 5 PADR5 R/W XXXXXXXXB 0079F9H ∼ 0079FFH 予約領域 007A00H ∼ 007AFFH CAN コントローラ 0 用予約領域。「■ CAN コントローラ」を参照 007B00H ∼ 007BFFH CAN コントローラ 0 用予約領域。「■ CAN コントローラ」を参照 007C00H ∼ 007CFFH CAN コントローラ 1 用予約領域。「■ CAN コントローラ」を参照 007D00H ∼ 007DFFH CAN コントローラ 1 用予約領域。「■ CAN コントローラ」を参照 007E00H ∼ 007EFFH CAN コントローラ 2 用予約領域。「■ CAN コントローラ」を参照 007F00H ∼ 007FFFH CAN コントローラ 2 用予約領域。「■ CAN コントローラ」を参照 (注意事項)・初期値の “X” は不定のビットを示します。 ・“ 予約領域 ” への書込みは行わないでください。“ 予約領域 ” を読み出した場合は不定が読み出されます。 34 DS07–13752–4 MB90950 シリーズ ■ CAN コントローラ CAN コントローラの特長: ・CAN 規格バージョン 2.0,パート A および B 準拠 - 標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート ・リモートフレームを受信することによるデータ・フレーム送信機能をサポート ・16 本のメッセージ送信 / 受信バッファ - 29 ビット ID および 8 バイトデータ - マルチレベルメッセージバッファ構成 ・各メッセージバッファにおいて,ID アクセプタンスマスクとしてフルビットコンペア,フルビットマスク,アクセプタン スレジスタ 0/ アクセプタンスレジスタ 1 を提供 - 標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ ・ビット伝送速度は 10 kbps ∼ 2 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 ) ・コントロールレジスタ一覧 (1) アドレス CAN0 CAN1 CAN2 000070H 000080H 0000E0H 000071H 000081H 0000E1H 000072H 000082H 0000E2H 000073H 000083H 0000E3H 000074H 000084H 0000E4H 000075H 000085H 0000E5H 000076H 000086H 0000E6H 000077H 000087H 0000E7H 000078H 000088H 0000E8H 000079H 000089H 0000E9H 00007AH 00008AH 0000EAH 00007BH 00008BH 0000EBH 00007CH 00008CH 0000ECH 00007DH 00008DH 0000EDH 00007EH 00008EH 0000EEH 00007FH 00008FH 0000EFH DS07–13752–4 レジスタ名称 レジスタ略称 読出し / 書込み 初期値 メッセージ バッファ有効レジスタ BVALR R/W 00000000B 00000000B 送信要求レジスタ TREQR R/W 00000000B 00000000B 送信解除レジスタ TCANR W 00000000B 00000000B 送信完了レジスタ TCR R/W 00000000B 00000000B 受信完了レジスタ RCR R/W 00000000B 00000000B リモート要求 受信レジスタ RRTRR R/W 00000000B 00000000B 受信オーバラン レジスタ ROVRR R/W 00000000B 00000000B 受信割込み許可 レジスタ RIER R/W 00000000B 00000000B 35 MB90950 シリーズ ・コントロールレジスタ一覧 (2) アドレス 36 CAN0 CAN1 CAN2 007B00H 007D00H 007F00H 007B01H 007D01H 007F01H 007B02H 007D02H 007F02H 007B03H 007D03H 007F03H 007B04H 007D04H 007F04H 007B05H 007D05H 007F05H 007B06H 007D06H 007F06H 007B07H 007D07H 007F07H 007B08H 007D08H 007F08H 007B09H 007D09H 007F09H 007B0AH 007D0AH 007F0AH 007B0BH 007D0BH 007F0BH 007B0CH 007D0CH 007F0CH 007B0DH 007D0DH 007F0DH 007B0EH 007D0EH 007F0EH 007B0FH 007D0FH 007F0FH 007B10H 007D10H 007F10H 007B11H 007D11H 007F11H 007B12H 007D12H 007F12H 007B13H 007D13H 007F13H 007B14H 007D14H 007F14H 007B15H 007D15H 007F15H 007B16H 007D16H 007F16H 007B17H 007D17H 007F17H 007B18H 007D18H 007F18H 007B19H 007D19H 007F19H 007B1AH 007D1AH 007F1AH 007B1BH 007D1BH 007F1BH レジスタ名称 レジスタ略称 読出し / 書込み 初期値 制御ステータス レジスタ CSR R/W, W R/W, R 0XXXX0X1B 00XXX000B ラストイベント表示 レジスタ LEIR R/W 000X0000B XXXXXXXXB 受信および送信エラー カウンタ RTEC R 00000000B 00000000B ビットタイミング レジスタ BTR R/W 11111111B X1111111B IDE レジスタ IDER R/W XXXXXXXXB XXXXXXXXB 送信 RTR レジスタ TRTRR R/W 00000000B 00000000B リモートフレーム 受信待機レジスタ RFWTR R/W XXXXXXXXB XXXXXXXXB 送信割込み許可 レジスタ TIER R/W 00000000B 00000000B 受信マスク選択 レジスタ XXXXXXXXB XXXXXXXXB AMSR R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB 受信マスクレジスタ 0 AMR0 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB 受信マスクレジスタ 1 AMR1 R/W XXXXXXXXB XXXXXXXXB DS07–13752–4 MB90950 シリーズ ・メッセージバッファ一覧 (ID レジスタ ) (1) アドレス CAN0 CAN1 CAN2 007A00H 007C00H 007E00H ∼ 007A1FH ∼ 007C1FH ∼ 007E1FH 007A20H 007C20H 007E20H 007A21H 007C21H 007E21H 007A22H 007C22H 007E22H 007A23H 007C23H 007E23H 007A24H 007C24H 007E24H 007A25H 007C25H 007E25H 007A26H 007C26H 007E26H 007A27H 007C27H 007E27H 007A28H 007C28H 007E28H 007A29H 007C29H 007E29H 007A2AH 007C2AH 007E2AH 007A2BH 007C2BH 007E2BH 007A2CH 007C2CH 007E2CH 007A2DH 007C2DH 007E2DH 007A2EH 007C2EH 007E2EH 007A2FH 007C2FH 007E2FH 007A30H 007C30H 007E30H 007A31H 007C31H 007E31H 007A32H 007C32H 007E32H 007A33H 007C33H 007E33H 007A34H 007C34H 007E34H 007A35H 007C35H 007E35H 007A36H 007C36H 007E36H 007A37H 007C37H 007E37H 007A38H 007C38H 007E38H 007A39H 007C39H 007E39H 007A3AH 007C3AH 007E3AH 007A3BH 007C3BH 007E3BH 007A3CH 007C3CH 007E3CH 007A3DH 007C3DH 007E3DH 007A3EH 007C3EH 007E3EH 007A3FH 007C3FH 007E3FH DS07–13752–4 レジスタ名称 レジスタ 略称 読出し / 書込み 汎用 RAM ⎯ R/W 初期値 XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 0 IDR0 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 1 IDR1 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 2 IDR2 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 3 IDR3 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 4 IDR4 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 5 IDR5 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 6 IDR6 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 7 IDR7 R/W XXXXXXXXB XXXXXXXXB 37 MB90950 シリーズ ・メッセージバッファ一覧 (ID レジスタ ) (2) アドレス 38 CAN0 CAN1 CAN2 007A40H 007C40H 007E40H 007A41H 007C41H 007E41H 007A42H 007C42H 007E42H 007A43H 007C43H 007E43H 007A44H 007C44H 007E44H 007A45H 007C45H 007E45H 007A46H 007C46H 007E46H 007A47H 007C47H 007E47H 007A48H 007C48H 007E48H 007A49H 007C49H 007E49H 007A4AH 007C4AH 007E4AH 007A4BH 007C4BH 007E4BH 007A4CH 007C4CH 007E4CH 007A4DH 007C4DH 007E4DH 007A4EH 007C4EH 007E4EH 007A4FH 007C4FH 007E4FH 007A50H 007C50H 007E50H 007A51H 007C51H 007E51H 007A52H 007C52H 007E52H 007A53H 007C53H 007E53H 007A54H 007C54H 007E54H 007A55H 007C55H 007E55H 007A56H 007C56H 007E56H 007A57H 007C57H 007E57H 007A58H 007C58H 007E58H 007A59H 007C59H 007E59H 007A5AH 007C5AH 007E5AH 007A5BH 007C5BH 007E5BH 007A5CH 007C5CH 007E5CH 007A5DH 007C5DH 007E5DH 007A5EH 007C5EH 007E5EH 007A5FH 007C5FH 007E5FH レジスタ名称 レジスタ 略称 読出し / 書込み 初期値 XXXXXXXXB XXXXXXXXB ID レジスタ 8 IDR8 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 9 IDR9 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 10 IDR10 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 11 IDR11 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 12 IDR12 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 13 IDR13 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 14 IDR14 R/W XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ID レジスタ 15 IDR15 R/W XXXXXXXXB XXXXXXXXB DS07–13752–4 MB90950 シリーズ ・メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ ) (1) アドレス CAN0 CAN1 CAN2 007A60H 007C60H 007E60H 007A61H 007C61H 007E61H 007A62H 007C62H 007E62H 007A63H 007C63H 007E63H 007A64H 007C64H 007E64H 007A65H 007C65H 007E65H 007A66H 007C66H 007E66H 007A67H 007C67H 007E67H 007A68H 007C68H 007E68H 007A69H 007C69H 007E69H 007A6AH 007C6AH 007E6AH 007A6BH 007C6BH 007E6BH 007A6CH 007C6CH 007E6CH 007A6DH 007C6DH 007E6DH 007A6EH 007C6EH 007E6EH 007A6FH 007C6FH 007E6FH 007A70H 007C70H 007E70H 007A71H 007C71H 007E71H 007A72H 007C72H 007E72H 007A73H 007C73H 007E73H 007A74H 007C74H 007E74H 007A75H 007C75H 007E75H 007A76H 007C76H 007E76H 007A77H 007C77H 007E77H 007A78H 007C78H 007E78H 007A79H 007C79H 007E79H 007A7AH 007C7AH 007E7AH 007A7BH 007C7BH 007E7BH 007A7CH 007C7CH 007E7CH 007A7DH 007C7DH 007E7DH 007A7EH 007C7EH 007E7EH 007A7FH 007C7FH 007E7FH DS07–13752–4 レジスタ名称 レジスタ 略称 読出し / 書込み 初期値 DLC レジスタ 0 DLCR0 R/W XXXXXXXXB DLC レジスタ 1 DLCR1 R/W XXXXXXXXB DLC レジスタ 2 DLCR2 R/W XXXXXXXXB DLC レジスタ 3 DLCR3 R/W XXXXXXXXB DLC レジスタ 4 DLCR4 R/W XXXXXXXXB DLC レジスタ 5 DLCR5 R/W XXXXXXXXB DLC レジスタ 6 DLCR6 R/W XXXXXXXXB DLC レジスタ 7 DLCR7 R/W XXXXXXXXB DLC レジスタ 8 DLCR8 R/W XXXXXXXXB DLC レジスタ 9 DLCR9 R/W XXXXXXXXB DLC レジスタ 10 DLCR10 R/W XXXXXXXXB DLC レジスタ 11 DLCR11 R/W XXXXXXXXB DLC レジスタ 12 DLCR12 R/W XXXXXXXXB DLC レジスタ 13 DLCR13 R/W XXXXXXXXB DLC レジスタ 14 DLCR14 R/W XXXXXXXXB DLC レジスタ 15 DLCR15 R/W XXXXXXXXB 39 MB90950 シリーズ ・メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ ) (2) アドレス 40 CAN0 CAN1 CAN2 007A80H 007C80H 007E80H ∼ 007A87H ∼ 007C87H ∼ 007E87H 007A88H 007C88H 007E88H ∼ 007A8FH ∼ 007C8FH ∼ 007E8FH 007A90H 007C90H 007E90H ∼ 007A97H ∼ 007C97H ∼ 007E97H 007A98H 007C98H 007E98H ∼ 007A9FH ∼ 007C9FH ∼ 007E9FH 007AA0H 007CA0H 007EA0H ∼ 007AA7H ∼ 007CA7H ∼ 007EA7H 007AA8H 007CA8H 007EA8H ∼ 007AAFH ∼ 007CAFH ∼ 007EAFH 007AB0H 007CB0H 007EB0H ∼ 007AB7H ∼ 007CB7H ∼ 007EB7H 007AB8H 007CB8H 007EB8H ∼ 007ABFH ∼ 007CBFH ∼ 007EBFH 007AC0H 007CC0H 007EC0H ∼ 007AC7H ∼ 007CC7H ∼ 007EC7H 007AC8H 007CC8H 007EC8H ∼ 007ACFH ∼ 007CCFH ∼ 007ECFH 007AD0H 007CD0H 007ED0H ∼ 007AD7H ∼ 007CD7H ∼ 007ED7H 007AD8H 007CD8H 007ED8H ∼ 007ADFH ∼ 007CDFH ∼ 007EDFH 007AE0H 007CE0H 007EE0H ∼ 007AE7H ∼ 007CE7H ∼ 007EE7H 007AE8H 007CE8H 007EE8H ∼ 007AEFH ∼ 007CEFH ∼ 007EEFH レジスタ名称 レジスタ 略称 読出し / 書込み データレジスタ 0 (8 バイト ) DTR0 R/W データレジスタ 1 (8 バイト ) DTR1 R/W データレジスタ 2 (8 バイト ) DTR2 R/W データレジスタ 3 (8 バイト ) DTR3 R/W データレジスタ 4 (8 バイト ) DTR4 R/W データレジスタ 5 (8 バイト ) DTR5 R/W データレジスタ 6 (8 バイト ) DTR6 R/W データレジスタ 7 (8 バイト ) DTR7 R/W データレジスタ 8 (8 バイト ) DTR8 R/W データレジスタ 9 (8 バイト ) DTR9 R/W データレジスタ 10 (8 バイト ) DTR10 R/W データレジスタ 11 (8 バイト ) DTR11 R/W データレジスタ 12 (8 バイト ) DTR12 R/W データレジスタ 13 (8 バイト ) DTR13 R/W 初期値 XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB ∼ XXXXXXXXB DS07–13752–4 MB90950 シリーズ ・メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ ) (3) アドレス CAN0 CAN1 CAN2 007AF0H 007CF0H 007EF0H ∼ 007AF7H ∼ 007CF7H ∼ 007EF7H 007AF8H 007CF8H 007EF8H ∼ 007AFFH ∼ 007CFFH ∼ 007EFFH DS07–13752–4 レジスタ名称 レジスタ 略称 読出し / 書込み データレジスタ 14 (8 バイト ) DTR14 R/W 初期値 XXXXXXXXB ∼ XXXXXXXXB XXXXXXXXB データレジスタ 15 (8 バイト ) DTR15 R/W ∼ XXXXXXXXB 41 MB90950 シリーズ ■ 割込み要因と割込みベクタ , 割込み制御レジスタ EI2OS 対応 DMA チャネル 番号 番号 アドレス 番号 アドレス リセット N ⎯ #08 FFFFDCH ⎯ ⎯ INT9 命令 N ⎯ #09 FFFFD8H ⎯ ⎯ 例外処理 N ⎯ #10 FFFFD4H ⎯ ⎯ CAN0 RX N ⎯ #11 FFFFD0H CAN0 TX / NS N ⎯ #12 FFFFCCH ICR00 0000B0H CAN1 RX / インプットキャプチャ 6 Y1 ⎯ #13 FFFFC8H Y1 ⎯ #14 FFFFC4H ICR01 0000B1H CAN1 TX / NS / インプットキャプチャ 7 CAN2 RX / I2C0 N ⎯ #15 FFFFC0H N ⎯ #16 FFFFBCH ICR02 0000B2H CAN2 TX / NS / クロック補正ユニット 16 ビットリロードタイマ 0 Y1 0 #17 FFFFB8H Y1 1 #18 FFFFB4H ICR03 0000B3H 16 ビットリロードタイマ 1 16 ビットリロードタイマ 2 Y1 2 #19 FFFFB0H Y1 ⎯ #20 FFFFACH ICR04 0000B4H 16 ビットリロードタイマ 3 PPG0 / PPG1 / PPG4 / PPG5 N ⎯ #21 FFFFA8H PPG2 / PPG3 / PPG6 / PPG7 N ⎯ #22 FFFFA4H ICR05 0000B5H PPG8 / PPG9 / PPGC / PPGD N ⎯ #23 FFFFA0H PPGA / PPGB / PPGE / PPGF N ⎯ #24 FFFF9CH ICR06 0000B6H タイムベースタイマ N ⎯ #25 FFFF98H Y1 3 #26 FFFF94H ICR07 0000B7H 外部割込み 0 ∼ 3, 8 ∼ 11 時計タイマ N ⎯ #27 FFFF90H Y1 4 #28 FFFF8CH ICR08 0000B8H 外部割込み 4 ∼ 7, 12 ∼ 15 A/D コンバータ Y1 5 #29 FFFF88H N ⎯ #30 FFFF84H ICR09 0000B9H I/O タイマ 0/1 インプットキャプチャ 4/5 / I2C1 Y1 6 #31 FFFF80H Y1 7 #32 FFFF7CH ICR10 0000BAH アウトプットコンペア 0/1/4/5 インプットキャプチャ 0 ∼ 3 Y1 8 #33 FFFF78H Y1 9 #34 FFFF74H ICR11 0000BBH アウトプットコンペア 2/3/6/7 UART0 RX Y2 10 #35 FFFF70H UART0 TX Y1 11 #36 FFFF6CH ICR12 0000BCH UART1 RX / UART3 RX / UART5 RX Y2 12 #37 FFFF68H UART1 TX / UART3 TX / UART5 TX Y1 13 #38 FFFF64H ICR13 0000BDH UART2 RX / UART4 RX / UART6 RX Y2 14 #39 FFFF60H UART2 TX / UART4 TX / UART6 TX Y1 15 #40 FFFF5CH ICR14 0000BEH フラッシュメモリ N ⎯ #41 FFFF58H N ⎯ #42 FFFF54H ICR15 0000BFH 遅延割込み 割込み要因 割込みベクタ 割込み制御レジスタ (続く) 42 DS07–13752–4 MB90950 シリーズ (続き) Y1 :使用可能 Y2 :使用可能,EI2OS 停止機能付 N :使用不可 (注意事項):・ICR レジスタを共用している周辺機能は,割込みレベルが同一になります。 ・ICR レジスタを共用している周辺機能で拡張インテリジェント I/O サービスを使用する場合は,どちらか 一方しか利用できません。 ・ICR レジスタを共用している周辺機能の場合,片方で拡張インテリジェント I/O サービスを指定すると, もう一方での割込みの使用はできなくなります。 DS07–13752–4 43 MB90950 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 電源電圧 *1 入力電圧 *1 出力電圧 * 1 記号 定格値 単位 備考 最小 最大 VCC VSS − 0.3 VSS + 6.0 V AVCC VSS − 0.3 VSS + 6.0 V VCC = AVCC*2 AVRH, AVRL VSS − 0.3 VSS + 6.0 V AVCC ≧ AVRH, AVCC ≧ AVRL, AVRH ≧ AVRL VI VSS − 0.3 VSS + 6.0 V *3 VO VSS − 0.3 VSS + 6.0 V *3 *5 ICLAMP − 4.0 + 4.0 mA Σ|ICLAMP| ⎯ 40 mA *5 “L” レベル最大出力電流 IOL ⎯ 15 mA *4 “L” レベル平均出力電流 IOLAV ⎯ 4 mA *4 “L” レベル最大総出力電流 ΣIOL ⎯ 100 mA *4 “L” レベル平均総出力電流 ΣIOLAV ⎯ 50 mA *4 “H” レベル最大出力電流 IOH ⎯ − 15 mA *4 “H” レベル平均出力電流 IOHAV ⎯ −4 mA *4 “H” レベル最大総出力電流 ΣIOH ⎯ − 100 mA *4 “H” レベル平均総出力電流 ΣIOHAV ⎯ − 50 mA *4 消費電力 PD ⎯ 430 mW 動作温度 TA − 40 + 105 °C − 40 + 125 °C 保存温度 TSTG − 55 + 150 °C 最大クランプ電流 最大総クランプ電流 *6 * 1: VSS = AVSS = 0 V を基準にしています。 * 2: AVCC と VCC を同じ電圧に設定してください。AVCC は VCC を超えてはいけません。また,電源投入時にアナログ 入力の電圧が AVCC を超えてはいけません。 * 3: VI および VO は VCC + 0.3 V を超えてはいけません。VI は定格電流を超えてはいけません。ただし,外部の部品を 使用して入力への電流または入力からの電流の最大値を制限する場合は,VI に代わって ICLAMP 定格が適用されま す。 * 4: 該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, P70 ∼ P77, P80 ∼ P87, P90 ∼ P97,PA0, PA1 * 5:・ 該当端子:P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P55, P60 ∼ P67, P70 ∼ P77, P80 ∼ P87, P90 ∼ P97, PA0, PA1 ・ 推奨動作条件内でご使用ください。 ・ 直流電圧 ( 電流 ) でご使用ください。 ・ + B 信号とマイクロコントローラの間には,必ず制限抵抗を接続し+ B 信号を印加してください。 ・ + B 入力時にマイクロコントローラ端子に入力される電流が,瞬時・定常を問わず規格値以下になるように制限 抵抗の値を設定してください。 ・ 低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では,+ B 入力電位が保護ダイオード を通して VCC 端子の電位を上昇させ,他の機器へ影響を及ぼす可能性がありますのでご注意ください。 ・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は,端子から電源が供給 されているため,不完全な動作を行う可能性がありますのでご注意ください。 ・ 電源投入時に+ B 入力がある場合は,端子から電源が供給されているため,パワーオンリセットが動作しない電 源電圧になる可能性がありますのでご注意ください。 ・ + B 入力端子は,開放状態にならないようにご注意ください。 (続く) 44 DS07–13752–4 MB90950 シリーズ (続き) ・ 推奨回路例: ・入出力等価回路 保護ダイオード VCC P-ch 制限抵抗 + B 入力 (0 V ∼ 16 V) N-ch R * 6: TA =+ 105 °C を超えて使用される場合は , 信頼性上の制限がありますので営業部門までお問い合わせください。 フラッシュメモリへの書込み・消去は TA =− 40 °C ∼+ 105 °C までの保証となります。 <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 DS07–13752–4 45 MB90950 シリーズ 2. 推奨動作条件 (VSS = AVSS = 0 V) 項目 電源電圧 記号 VCC, AVCC 条件 ⎯ 平滑コンデンサ CS ⎯ 動作温度 TA ⎯ 規格値 単位 備考 最小 標準 最大 3.0 5.0 5.5 V 通常動作時 4.5 5.0 5.5 V 外部バス使用時 3.0 ⎯ 5.5 V ストップ動作時の RAM データ保持 μF セラミックコンデンサ , または同程度 の交流規格のコンデンサを使用してく ださい。VCC 端子のバイパスコンデン サはこのコンデンサよりも大きい容量 値のものを使用してください。 0.1 ⎯ 1.0 − 40 ⎯ + 105 − 40 ⎯ + 125 °C MB90F952JDS, MB90F952MDS * *: TA =+ 105 °C を超えて使用される場合は信頼性上の制限がありますので営業部門までお問い合わせください。 フラッシュメモリへの書込み・消去は TA =− 40 °C ∼+ 105 °C までの保証となります。 ・C 端子接続図 C CS <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 46 DS07–13752–4 MB90950 シリーズ 3. 直流規格 項目 “H” レベル 入力電圧 (VCC = 5 V ± 10 %時 ) 記号 端子名 条件 VIHS ⎯ VIHA 規格値 単位 備考 最小 標準 最大 ⎯ 0.8 VCC ⎯ VCC + 0.3 V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 ⎯ ⎯ 0.8 VCC ⎯ VCC + 0.3 V オートモーティブ入力 レベルが選択された場合 の端子入力 VIHT ⎯ ⎯ 2.0 ⎯ VCC + 0.3 V TTL 入力レベルが選択さ れた場合の端子入力 VIHS P12,P15, P44-P47, P50,P82, P85,P90, P94 ⎯ 0.7 VCC ⎯ VCC + 0.3 V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 VIHR RST ⎯ 0.8 VCC ⎯ VCC + 0.3 V RST 入力端子 (CMOS ヒステリシス ) MD0 “L” レベル 入力電圧 (VCC = 5 V ± 10 %時 ) VIHM ∼ MD2 ⎯ VCC − 0.3 ⎯ VCC + 0.3 V MD 入力端子 VILS ⎯ ⎯ VSS − 0.3 ⎯ 0.2 VCC V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 VILA ⎯ ⎯ VSS − 0.3 ⎯ 0.5 VCC V オートモーティブ入力 レベルが選択された場合 の端子入力 VILT ⎯ ⎯ VSS − 0.3 ⎯ 0.8 V TTL 入力レベルが選択さ れた場合の端子入力 VILS P12,P15, P44-P47, P50,P82, P85,P90, P94 ⎯ VSS − 0.3 ⎯ 0.3 VCC V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 VILR RST ⎯ VSS − 0.3 ⎯ 0.2 VCC V RST 入力端子 (CMOS ヒステリシス ) ⎯ VSS − 0.3 ⎯ VSS + 0.3 V MD 入力端子 MD0 VILM ∼ MD2 “H” レベル 出力電圧 VOH 通常の VCC = 4.5 V, 出力端子 IOH =− 4.0 mA VCC − 0.5 ⎯ ⎯ V “H” レベル 出力電圧 VOHI I2C 端子 VCC = 4.5 V, IOH =− 3.0 mA VCC − 0.5 ⎯ ⎯ V “L” レベル 出力電圧 VOL 通常の VCC = 4.5 V, 出力端子 IOL = 4.0 mA ⎯ ⎯ 0.4 V “L” レベル 出力電圧 VOLI I2C 端子 VCC = 4.5 V, IOL = 3.0 mA ⎯ ⎯ 0.4 V VCC = 5.5 V, VSS < VI < VCC −1 ⎯ +1 μA 入力リーク電流 IIL ⎯ (続く) DS07–13752–4 47 MB90950 シリーズ (続き) 項目 記号 端子名 条件 プルアップ 抵抗値 RUP P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, RST プルダウン 抵抗値 RDOWN MD2 単位 最小 標準 最大 ⎯ 25 50 100 kΩ ⎯ 25 50 100 kΩ VCC = 5.0 V, 内部 32 MHz 動作 , 通常動作時 ⎯ 40 50 mA VCC = 5.0 V, 内部 32 MHz 動作 , フラッシュメモリ 書込み時 / 消去時 ⎯ 50 65 mA ICCS VCC = 5.0 V, 内部 32 MHz 動作 , スリープ時 ⎯ 13 23 mA VCC = 5.0 V, 内部 2 MHz 動作 , メインタイマモード時 ⎯ 0.4 1.0 ICTS ICC 備考 フラッシュ メモリ品以外 MB90F952JDS, MB90F952MDS MB90F952JDS mA ⎯ 0.3 0.9 VCC = 5.0 V, 内部 32 MHz 動作 , PLL タイマモード時 , 外部周波数= 4 MHz ⎯ 4 7 mA ICCL VCC = 5.0 V, 内部 12.5 kHz 動作 , CR サブ動作時 , TA = + 25°C ⎯ 170 400 μA MB90F952JDS ICCLS VCC = 5.0 V, 内部 12.5 kHz 動作 , CR サブスリープ時 , TA = + 25°C ⎯ 130 250 μA MB90F952JDS ICCT VCC = 5.0 V, 内部 12.5 kHz 動作 , CR 時計モード時 , TA = + 25°C ⎯ 130 250 μA MB90F952JDS VCC = 5.0 V, ストップ時 , TA =+ 25°C ⎯ 70 170 ICCH ⎯ 25 100 ⎯ ⎯ 5 15 ICTSPLL6 VCC 電源電流 * 入力容量 規格値 CIN C, AVCC, AVSS, AVRH, AVRL, VCC, VSS 以外 MB90F952MDS μA MB90F952JDS MB90F952MDS pF *:電源電流の試験条件は外部のクロックを使用した場合です。 48 DS07–13752–4 MB90950 シリーズ 4. 交流規格 (1) クロックタイミング (TA =− 40 °C ∼+ 105 °C, VCC = 5.0 V ± 10%, fCP ≦ 32 MHz, VSS = AVSS = 0 V) 項目 記号 クロック周波数 fC 端子名 X0, X1 条件 ⎯ 規格値 最小 標準 最大 単位 備考 3 16 1/2 逓倍 (PLL 停止時 ) 発振回路使用時 4 16 PLL 1 逓倍 発振回路使用時 4 16 4 ⎯ 10 MHz PLL 2 逓倍 発振回路使用時 PLL 3 逓倍 発振回路使用時 4 8 PLL 4 逓倍 発振回路使用時 4 5 PLL 6 逓倍 発振回路使用時 4 4 PLL 8 逓倍 発振回路使用時 クロックサイクルタイム tCYL X0, X1 ⎯ 62.5 ⎯ 内部動作クロック周波数 ( マシンクロック ) fCP ⎯ ⎯ 1.5 ⎯ fCPL ⎯ ⎯ 10.625 12.5 tCP ⎯ ⎯ 31.25 ⎯ 666 ns メインクロック使用時 tCPL ⎯ ⎯ 69.565 80 94.118 μs CR クロック使用時 fCCR ⎯ ⎯ 85 100 115 kHz 内部動作クロック サイクルタイム ( マシンクロック ) 内蔵 CR 発振周波数 333 ns 発振回路使用時 MHz メインクロック使用時 14.375 kHz CR クロック使用時 32 クロック補正ユニットを使用 したトリミング実施時 ・発振回路使用時 tCYL X0, X1 振幅について 外部に付加する抵抗 , 容量およびデバイスの ばらつきにより変動し ます。 参考値:1 V ∼ 2.5 V (注意事項)MB90V950AJAS, MB90V950AMAS の振幅は VCC と同じです。 DS07–13752–4 49 MB90950 シリーズ ・PLL 動作保証範囲 動作保証範囲 電源電圧 VCC (V) 5.5 3.0 PLL 動作保証範囲 1.5 4 32 内部クロック fCP (MHz) (注意事項)MB90F952JDS は , 低電圧検出設定電圧以下の電源電圧では , リセット状態になります。 内部クロック fCP ⎯ 外部クロック fC 動作保証振動子周波数範囲 8 逓倍 6 逓倍 4 逓倍 3 逓倍 内部クロック fCP (MHz) 32 2 逓倍 1 逓倍 24 ×1/2 (PLL 停止時 ) 16 12 8 4.0 1.5 3 4 8 12 16 24 32 外部クロック fC (MHz) * *:水晶振動子またはセラミック振動子使用時,最大発振クロック周波数は 16 MHz となります。 50 DS07–13752–4 MB90950 シリーズ (2) リセットスタンバイ入力 項目 記号 リセット入力 時間 tRSTL 端子名 規格値 条件 ⎯ RST 最小 最大 500 ⎯ 単位 備考 ns 通常動作時 振動子の発振時間 * + 100 μs ⎯ μs ストップモード , サブクロックモード , サブスリープモード , 時計モード時 100 ⎯ μs タイムベースタイマ モード時 *:振動子の発振時間は,振幅の 90%に達した時間です。水晶振動子は数 ms ∼数十 ms,セラミック振動子は数百 μs ∼ 数 ms,外部クロックは 0 ms となります。 ・通常動作時 tRSTL RST VILR VILR ・ストップモード , サブクロックモード , サブスリープモード , 時計モード時 tRSTL RST VILR X0 VILR 振幅の 90% 内部動作クロック 100 µs 振動子の 振幅時間 発振安定待ち時間 命令実行 内部リセット DS07–13752–4 51 MB90950 シリーズ (3) 電源投入規格 ( パワーオンリセット ) 項目 電源立上り時間 電源切断時間 記号 端子名 条件 tR VCC tOFF VCC 規格値 単位 最小 最大 ⎯ 0.05 30 ms ⎯ 1 ⎯ ms 項目 繰返し動作のため tR 2.7 V VCC 0.2 V 0.2 V 0.2 V tOFF (注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変 化させる場合は , 下図のように電圧の変動をおさえて滑らかに立ち上げることを推奨します。また , この場 合 PLL クロックを使用していない状態で行ってください。ただし , 電圧降下が 1 V/s 以内であれば , PLL ク ロック使用中でも動作可能です。 VCC 立上りの傾きを , 50 mV/ms 以下 にすることを推奨します。 3V RAM データホールド期間 VSS (4) クロック出力タイミング 項目 記号 端子名 条件 サイクルタイム tCYC CLK ⎯ CLK ↑→ CLK ↓ tCHCL CLK ⎯ 規格値 単位 項目 最小 最大 tcp* ⎯ ns tcp* / 2 - 15 tcp* / 2 + 15 ns fCP = 25 MHz 時 tcp* / 2 - 20 tcp* / 2 + 20 ns fCP = 16 MHz 時 *:tcp は内部クロックサイクルタイムです。「(1) クロックタイミング」を参照してください。 tCYC tCHCL CLK 2.4 V 2.4 V 0.8 V 52 DS07–13752–4 MB90950 シリーズ (5) バスリードタイミング 項目 ALE パルス幅 有効アドレス → ALE ↓ 時間 記号 tLHLL tAVLL ALE ↓ → アドレス有効時間 tLLAX 有効アドレス → RD ↓ 時間 tAVRL 有効アドレス → 有効データ入力 tAVDV RD パルス幅 RD ↓ → 有効データ入力 tRLRH tRLDV 端子名 ALE アドレス , ALE ALE , アドレス RD , アドレス アドレス / データ RD 条件 規格値 単位 備考 最小 最大 tcp* / 2 - 15 − ns 16 MHz < fcp ≦ 25 MHz tcp* / 2 - 20 − ns 8 MHz < fcp ≦ 16 MHz tcp* / 2 - 35 − ns fcp ≦ 8 MHz tcp* / 2 - 17 − ns tcp* / 2 - 40 − ns − tcp* / 2 - 15 − ns − tcp* - 25 − ns − tcp* / 2 - 55 ns − tcp* / 2 - 80 ns fcp ≦ 8 MHz 3 tcp* / 2 - 25 − ns 16 MHz < fcp ≦ 25 MHz 3 tcp* / 2 - 20 − ns 8 MHz < fcp ≦ 16 MHz − 3 tcp* / 2 - 55 ns − 3 tcp* / 2 - 80 ns − − − − RD , データ − − 0 − ns RD ↑ → データホールド時間 tRHDX RD , データ RD ↓ → ALE ↑ 時間 tRHLH RD , ALE − tcp* / 2 - 15 − ns RD ↑ → アドレス有効時間 tRHAX アドレス , RD − tcp* / 2 - 10 − ns 有効アドレス → CLK ↑ 時間 tAVCH アドレス , CLK − tcp* / 2 - 17 − ns RD ↓ → CLK ↑ 時間 tRLCH RD, CLK − tcp* / 2 - 17 − ns ALE ↓ → RD ↓ 時間 tLLRL RD, ALE − tcp* / 2 - 15 − ns fcp ≦ 8 MHz fcp ≦ 8 MHz *:tcp は内部サイクルタイムです。「(1) クロックタイミング」を参照してください。 DS07–13752–4 53 MB90950 シリーズ tRLCH tAVCH 2.4 V CLK 2.4 V tRHLH ALE 2.4 V 2.4 V 0.8 V tLHLL 2.4 V tAVRL tRLRH 2.4 V tLLAX RD tAVLL 0.8 V tLLRL tRHAX 2.4 V A23 ∼ A16 2.4 V 0.8 V 0.8 V tRLDV tRHDX tAVDV AD15 ∼ AD00 2.4 V 0.8 V 54 2.4 V アドレス 0.8 V VIHT VILT VIHT 読出しデータ VILT DS07–13752–4 MB90950 シリーズ (6) バスライトタイミング 項目 有効アドレス → WR ↓ 時間 WR パルス幅 有効データ出力 → WR ↑ 時間 WR ↑ → データホールド時間 記号 端子名 条件 tAVWL アドレス , WR − tWLWH tDVWH tWHDX WRL, WRH データ , WR WR , データ WR , 規格値 単位 最大 tcp* − 15 − ns 3 tcp* / 2 − 25 − ns 16 MHz < fcp ≦ 25 MHz 3 tcp* / 2 − 20 − ns 8 MHz < fcp ≦ 16 MHz 3 tcp* / 2 − 15 − ns 10 − ns 16 MHz < fcp ≦ 25 MHz 20 − ns 8 MHz < fcp ≦ 16 MHz 30 − ns fcp ≦ 8 MHz − tcp* / 2 − 10 − ns − − − WR ↑ → アドレス有効時間 tWHAX WR ↑ → ALE ↑ 時間 tWHLH WR , ALE − tcp* / 2 − 15 − ns WR ↓ → CLK ↑ 時間 tWLCH WR , CLK − tcp* / 2 − 17 − ns アドレス 備考 最小 *:tcp は内部動作クロックサイクルタイムです。「(1) クロックタイミング」を参照してください。 tWLCH CLK 2.4 V tWHLH ALE 2.4 V tWLWH 2.4 V WR (WRL, WRH) 0.8 V tWHAX tAVWL A23 ∼ A16 2.4 V 2.4 V 0.8 V 0.8 V tDVWH 2.4 V AD15 ∼ AD00 DS07–13752–4 0.8 V アドレス 2.4 V 0.8 V 書込みデータ tWHDX 2.4 V 0.8 V 55 MB90950 シリーズ (7) レディ入力タイミング 項目 記号 端子名 RDY セットアップ時間 tRYHS RDY RDY ホールド時間 tRYHH 条件 − RDY 規格値 単位 最小 最大 35 − ns 70 − ns − ns 0 備考 fCP = 8 MHz (注意事項)RDY セットアップ時間が不十分な場合は , オートレディ機能を使用してください。 2.4 V 2.4 V CLK ALE RD/WR tRYHS RDY ウェイトを かけないとき RDY ウェイトを かけるとき (1 サイクル ) 56 tRYHH VIHT VILT VIHT VILT tRYHS DS07–13752–4 MB90950 シリーズ (8) ホールドタイミング 項目 記号 端子名 端子フローティング → HAK ↓ 時間 tXHAL HAK HAK ↓→ 端子有効時間 tHAHV HAK 条件 ⎯ 規格値 単位 最小 最大 30 tCP* ns tCP* 2 tCP* ns *:tcp は内部動作クロックサイクルタイムです。「(1) クロックタイミング」を参照してください。 (注意事項)HRQ 端子が取り込まれてから HAK 変化するまでは , 1 マシンサイクル以上あります。 2.4 V HAK 0.8 V tHAHV tXHAL 各端子 DS07–13752–4 2.4 V 0.8 V Hi-Z 2.4 V 0.8 V 57 MB90950 シリーズ (9) UART ESCR : SCES = 0, ECCR : SCDE = 0 項目 記号 tSCYC tSLOVI tIVSHI tSHIXI tSLSH tSHSL tSLOVE tIVSHE tSHIXE tF tR シリアルクロックサイクルタイム SCK ↓→ SOT 遅延時間 SIN → SCK ↑セットアップ時間 SCK ↑→ SIN ホールド時間 シリアルクロック “L” パルス幅 シリアルクロック “H” パルス幅 SCK ↓→ SOT 遅延時間 SIN → SCK ↑セットアップ時間 SCK ↑→ SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 条件 内部シフトクロック 動作 CL = 80 pF + 1 TTL. 規格値 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp* + 80 ⎯ ns 0 ⎯ ns ⎯ ns tcp* + 10 ⎯ ns ⎯ 2 tcp* + 60 ns 30 ⎯ ns tcp* + 30 ⎯ ns ⎯ 10 ns ⎯ 10 ns 3 tcp* − 外部シフトクロック 動作 CL = 80 pF + 1 TTL. 単位 最小 tR * : tcp はマシンクロックを示す。 tSCYC 2.4 V SCK 0.8 V tSLOVI 2.4 V SOT 0.8 V tIVSHI tSHIXI VIH SIN VIL 内部クロックシフト動作 58 DS07–13752–4 MB90950 シリーズ tSHSL tSLSH VIH SCK VIL tR tF tSLOVE 2.4 V SOT 0.8 V tIVSHE tSHIXE VIH SIN VIL 外部クロックシフト動作 DS07–13752–4 59 MB90950 シリーズ ESCR : SCES = 1, ECCR : SCDE = 0 項目 記号 シリアルクロックサイクルタイム SCK ↑→ SOT 遅延時間 SIN → SCK ↓セットアップ時間 SCK ↓→ SIN ホールド時間 シリアルクロック “H” パルス幅 シリアルクロック “L” パルス幅 SCK ↑→ SOT 遅延時間 SIN → SCK ↓セットアップ時間 SCK ↓→ SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 条件 tSCYC tSHOVI tIVSLI tSLIXI tSHSL tSLSH tSHOVE tIVSLE tSLIXE tF tR 内部シフトクロック 動作 CL = 80 pF + 1 TTL. 規格値 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp* + 80 ⎯ ns 0 ⎯ ns tR ⎯ ns tcp* + 10 ⎯ ns ⎯ 2 tcp* + 60 ns 30 ⎯ ns tcp* + 30 ⎯ ns ⎯ 10 ns ⎯ 10 ns 3 tcp* − 外部シフトクロック 動作 CL = 80 pF + 1 TTL. 単位 最小 * : tcp はマシンクロックを示す。 tSCYC 2.4 V SCK 0.8 V tSHOVI 2.4 V SOT 0.8 V tIVSLI tSLIXI VIH SIN VIL 内部クロックシフト動作 60 DS07–13752–4 MB90950 シリーズ tSLSH tSHSL VIH SCK VIL tSHOVE tF tR 2.4 V SOT 0.8 V tIVSLE tSLIXE VIH SIN VIL 外部クロックシフト動作 DS07–13752–4 61 MB90950 シリーズ ESCR : SCES = 0, ECCR : SCDE = 1 項目 記号 シリアルクロックサイクルタイム tSCYC SCK ↑→ SOT 遅延時間 tSHOVI SIN → SCK ↓セットアップ時間 tIVSLI SCK ↓→ SIN ホールド時間 tSLIXI SOT → SCK ↓遅延時間 tSOVLI 規格値 条件 内部シフトクロック 動作 CL = 80 pF + 1 TTL. 単位 最小 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp* + 80 ⎯ ns 0 ⎯ ns 3 tcp* − 70 ⎯ ns * : tcp はマシンクロックを示す。 tSCYC 2.4 V SCK 0.8 V SOT 2.4 V 0.8 V 2.4 V 0.8 V tIVSLI SIN 62 VIH VIL 0.8 V tSHOVI tSOVLI tSLIXI VIH VIL DS07–13752–4 MB90950 シリーズ ESCR : SCES = 1, ECCR : SCDE = 1 項目 記号 規格値 条件 シリアルクロックサイクルタイム tSCYC SCK ↓→ SOT 遅延時間 tSLOVI SIN → SCK ↑セットアップ時間 tIVSHI SCK ↑→ SIN ホールド時間 tSHIXI SOT → SCK ↑遅延時間 tSOVHI 内部シリアル クロック動作 CL = 80 pF + 1 TTL. 単位 最小 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp* + 80 ⎯ ns 0 ⎯ ns 3 tcp* − 70 ⎯ ns *:tcp はマシンクロックを示す。 tSCYC 2.4 V SCK 2.4 V 0.8 V tSLOVI tSOVHI 2.4 V 2.4 V SOT 0.8 V 0.8 V tIVSHI SIN tSHIXI VIH VIH VIL VIL (10) トリガ入力タイミング 項目 入力パルス幅 記号 端子名 条件 tTRGH tTRGL INT0 ∼ INT15, INT8R ∼ INT15R, ADTG ⎯ DS07–13752–4 最小 最大 5 tCP ⎯ 単位 ns VIH VIH INT0 ∼ INT15, INT8R ∼ INT15R, ADTG 規格値 VIL VIL tTRGH tTRGL 63 MB90950 シリーズ (11) タイマ関係リソース入力タイミング 項目 入力パルス幅 記号 端子名 条件 tTIWH TIN0 ∼ TIN3, IN0 ∼ IN7 ⎯ tTIWL 規格値 最小 最大 4 tCP ⎯ ns VIH VIH VIL VIL TIN0 ∼ TIN3, IN0 ∼ IN7 単位 tTIWH tTIWL (12) タイマ関係リソース出力タイミング 項目 CLK ↑ → TOUT 変化時間 CLK 記号 端子名 条件 tTO TOT0 ∼ TOT3, PPG0 ∼ PPGF ⎯ 規格値 最小 最大 30 ⎯ 単位 ns 2.4 V 2.4 V TOT0 ∼ TOT3, PPG0 ∼ PPGF 0.8 V tTO 64 DS07–13752–4 MB90950 シリーズ (13) 低電圧検出 項目 記号 端子名 条件 検出電圧初期値 VDL VCC ヒステリシス幅 VHYS VCC dV/dt 電源電圧変化率 VCC ⎯ td 検出遅延時間 規格値 単位 備考 最小 標準 最大 ⎯ 3.8 4.0 4.2 V 電圧降下の場合 ⎯ 169 173 177 mV 電圧上昇の場合 − 0.1 ⎯ + 0.1 V/μs 低電圧リセットが発生 / 解除する dV/dt − 0.004 ⎯ + 0.004 V/μs 低電圧検出 / 解除電圧 が規格内となる dV/dt ⎯ ⎯ 3.2 μs ⎯ ⎯ ⏐dV/dt⏐ ≦ 0.004 V/μs 時 (注意事項)電源電圧変化率が 0.004 V/μs<⏐dv/dt⏐≤0.1 V/μs の場合 , リセットの発生および解除は , 電源電圧が検出電圧範 囲を通過した後に発生 / 解除する可能性があります。 内部リセット VCC dV dt VDL td DS07–13752–4 VHYS td 65 MB90950 シリーズ (14) I2C タイミング 項目 記号 標準モード 条件 高速モード* 1 単位 最小 最大 最小 最大 fSCL 0 100 0 400 kHz tHDSTA 4.0 ⎯ 0.6 ⎯ μs SCL クロック “L” 幅 tLOW 4.7 ⎯ 1.3 ⎯ μs SCL クロック “H” 幅 tHIGH 4.0 ⎯ 0.6 ⎯ μs ( 反復 ) 「スタート」条件セットアップ時間 SCL ↑ → SDA ↓ tSUSTA 4.7 ⎯ 0.6 ⎯ μs データホールド時間 SCL ↓ → SDA ↓ ↑ tHDDAT 0 3.45*3 0 0.9*4 μs データセットアップ時間 SDA ↓ ↑ → SCL ↑ tSUDAT 250 ⎯ 100 ⎯ ns tSUSTO 4.0 ⎯ 0.6 ⎯ μs tBUS 4.7 ⎯ 1.3 ⎯ μs SCL クロック周波数 ( 反復 ) 「スタート」条件ホールド時間 SDA ↓ → SCL ↓ 「ストップ」条件セットアップ時間 SCL ↑ → SDA ↑ 「ストップ」条件と「スタート」条件との間 のバスフリー時間 R = 1.7 kΩ, C = 50 pF*2 * 1: 100 kHz を超えて使用する場合には,マシンクロックを 6 MHz 以上に設定してください。 * 2: R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 * 3: 最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ なりません。 * 4: 高速モード I2C バスデバイスを標準モード I2C バスシステムに使用できますが,要求される条件 tSUDAT ≧ 250 ns を 満足しなければなりません。 VIH SDA VIL VIL tHDSTA 66 VIH VIH VIH VIH VIL VIL tSUDAT VIH tLOW VIH SCL VIH VIL VIL tHDSTA VIH tBUS VIH VIL tHDDAT tHIGH tSUSTA tSUSTO DS07–13752–4 MB90950 シリーズ (15) CAN PLL ジッタ 項目 CAN PLL ジッタ ( ロック時 ) 記号 端子名 条件 tPJ ⎯ ⎯ 規格値 最小 標準 − 10 ⎯ 最大 + 10 単位 備考 ns FCP = 16 MHz (4MHz × 4 逓倍 ) 24 MHz (4MHz × 6 逓倍 ) 32 MHz (4MHz × 8 逓倍 ) CAN PLL ジッタ 20000 サイクル内で 1 サイクル周期ごと , 理想クロックからのズレ時間を保証します。 PLL 出力 t1 t2 tn-1 t3 tn 理想クロック 遅い t1 ズレ時間 t2 t3 tn-1 tn 早い DS07–13752–4 67 MB90950 シリーズ 5. A/D コンバータ (3.0 V ≦ AVRH − AVRL) 項目 記号 端子名 分解能 ⎯ 総合誤差 規格値 単位 最小 標準 最大 ⎯ ⎯ ⎯ 10 bit ⎯ ⎯ ⎯ ⎯ ± 3.0 LSB 非直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 2.5 LSB 微分非直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 1.9 LSB ゼロリーディング電圧 VOT AN0 ∼ AN23 AVRL − 1.5 LSB AVRL + 0.5 LSB AVRL + 2.5 LSB V フルスケール リーディング電圧 VFST AN0 ∼ AN23 AVRH − 3.5 LSB AVRH − 1.5 LSB AVRH + 0.5 LSB V ⎯ 16500 μs ⎯ ∞ μs 0.66 コンペア時間 ⎯ ⎯ サンプリング時間 ⎯ ⎯ アナログポート入力電流 IAIN AN0 ∼ AN23 − 0.3 ⎯ +0.3 μA アナログ入力電圧 VAIN AN0 ∼ AN23 AVRL ⎯ AVRH V ⎯ AVRH AVRL + 2.7 ⎯ AVCC V ⎯ AVRL 0 ⎯ AVRH − 2.7 V IA AVCC ⎯ 3.5 7.5 mA IAH AVCC ⎯ ⎯ 5 μA IR AVRH ⎯ 600 900 μA IRH AVRH ⎯ ⎯ 5 μA ⎯ AN0 ∼ AN23 ⎯ ⎯ 4 LSB 基準電圧 電源電流 基準電圧供給電流 チャネル間ばらつき 2.2 0.4 1.0 備考 4.5 V ≦ AVCC ≦ 5.5 V 3.0 V ≦ AVCC < 4.5 V 4.5 V ≦ AVCC ≦ 5.5 V 3.0 V ≦ AVCC < 4.5 V * * *:A/D コンバータを動作させていない時は,CPU を停止させたときの電流 (VCC = AVCC = AVRH = 5.0 V) になります。 (注意事項):| AVRH − AVRL |が小さくなるに従って,相対的な誤差が大きくなります。 68 DS07–13752–4 MB90950 シリーズ 6. A/D コンバータの用語の定義 分解能 : A/D コンバータにより識別可能なアナログ変化 : ゼロトランジション線 ( “00 0000 0000” ← → “00 0000 0001” ) とフルスケールトランジション線 非直線性誤差 ( “11 1111 1110” ← → “11 1111 1111” ) とを結んだ線と実際の変換特性との誤差 微分直線性誤差 : 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差 : 実際の値と理論値との差をいい,ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差を含む誤差 総合誤差 総合誤差 3FFH 3FEH 1.5 LSB 実際の変換特性 デジタル出力 3FDH {1 LSB × (N − 1) + 0.5 LSB} 004H VNT ( 実測値 ) 003H 実際の 変換特性 002H 理想特性 001H 0.5 LSB AVRL AVRH アナログ入力 VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB AVRH − AVRL [V] 1 LSB ( 理想値 ) = 1024 デジタル出力 “N” の総合誤差= [LSB] N:A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVRL + 0.5 LSB [V] VFST ( 理想値 ) = AVRH − 1.5 LSB [V] VNT:デジタル出力が (N − 1) H から NH に遷移する電圧 (続く) DS07–13752–4 69 MB90950 シリーズ (続き) 非直線性誤差 微分直線性誤差 3FFH デジタル出力 3FDH (N + 1)H {1 LSB × (N − 1) + VOT } VFST ( 実測値 ) 004H VNT ( 実測値 ) 003H 実際の変換特性 実際の変換特性 デジタル出力 3FEH 理想特性 実際の変換特性 NH V (N + 1) T ( 実測値 ) (N − 1)H VNT ( 実測値 ) 002H 001H 理想特性 実際の変換特性 (N − 2)H VOT ( 実測値 ) AVRL AVRH AVRL デジタル出力 N の非直線性誤差= デジタル出力 N の微分直線性誤差= 1 LSB = VNT − {1 LSB × (N − 1) + VOT} 1 LSB V (N+1) T − VNT 1 LSB VFST − VOT 1022 AVRH アナログ入力 アナログ入力 [LSB] − 1 LSB [LSB] [V] N:A/D コンバータデジタル出力値 VOT :デジタル出力が “000H” ∼ “001H” に遷移する電圧 VFST:デジタル出力が “3FEH” ∼ “3FFH” に遷移する電圧 70 DS07–13752–4 MB90950 シリーズ 7. A/D 変換部の注意事項 アナログ入力の外部回路の出力インピーダンスは,以下のような条件で使用してください。 ・ 外部回路の出力インピーダンスは約 4.2 kΩ 以下を推奨します (4.5 V ≦ AVCC ≦ 5.5 V,サンプリング期間= 0.4 μs) 。 ・ 外部にコンデンサを使用する場合には,外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考えて, 内部コンデンサの数千倍を目安にすることを推奨します。 ・ 外部回路の出力インピーダンスが高すぎる場合,アナログ電圧のサンプリング期間が不足する場合があります。 ・アナログ入力回路モデル アナログ入力 R コンパレータ C MB90F952JDS/F952MDS 4.5 V ≦ AVCC ≦ 5.5 V:R ≒ 4.1 kΩ, C ≒ 8.5 pF 3.0 V ≦ AVCC < 4.5 V:R ≒ 10.33 kΩ, C ≒ 8.5 pF MB90V950AJAS/V950AMAS 4.5 V ≦ AVCC ≦ 5.5 V:R ≒ 2.52 kΩ, C ≒ 10.7 pF ( 注意事項 ) ここに記した数値は目安にしてください。 DS07–13752–4 71 MB90950 シリーズ ・外部インピーダンスと最小サンプリング時間の関係 ・4.5 V ≦ AVCC ≦ 5.5 V 時 ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ) ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ) 100 90 80 70 60 50 40 30 20 10 0 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] MB90F952MDS, MB90F952JDS MB90V950AJAS,MB90V950AMAS 0 1 2 3 4 5 6 7 8 MB90F952MDS, MB90F952JDS 20 18 16 14 12 10 8 6 4 2 0 MB90V950AJAS,MB90V950AMAS 0 9 10 1 2 3 4 5 最小サンプリング時間 [μs] 最小サンプリング時間 [μs] 最小サンプリング時間 [μs](4.5 V ≦ AVCC ≦ 5.5 V) 外部インピーダンス [kΩ] 5 10 50 MB90F952MDS,MB90F952JDS 0.54 0.84 3.22 MB90V950AJAS,MB90V950AMAS 0.56 0.94 3.93 ・3.0 V ≦ AVCC < 4.5 V 時 (MB90V950 は 4.0 V ≦ AVcc < 4.5 V 時 ) ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ) MB90F952MDS, MB90F952JDS 100 90 80 70 60 50 40 30 20 10 0 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ) MB90V950AJAS,MB90V950AMAS 0 1 2 3 4 5 6 7 8 20 18 16 14 12 10 8 6 4 2 0 MB90F952MDS, MB90F952JDS MB90V950AJAS,MB90V950AMAS 0 9 10 1 2 3 4 5 最小サンプリング時間 [μs] 最小サンプリング時間 [μs] 最小サンプリング時間 [μs](3.0 V ≦ AVCC < 4.5 V) 外部インピーダンス [kΩ] 5 10 50 MB90F952MDS, MB90F952JDS 0.91 1.21 3.59 MB90V950AJAS, MB90V950AMAS 1.39 1.77 4.76 ・誤差について |AVR − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。 72 DS07–13752–4 MB90950 シリーズ 8. フラッシュメモリ書込み / 消去特性 項目 規格値 条件 単位 備考 3.6 s 内部での消去前書込み時間 を除く 7.2 28.8 s メインフラッシュ ⎯ 3.6 14.4 s サテライトフラッシュ バイト (8 ビット幅 ) 書込み時間 ⎯ 15 240 μs ワード (16 ビット幅 ) 書込み時間 ⎯ 23 370 μs TA > + 85 °C 10000 ⎯ ⎯ cycle TA ≦+ 85 °C 100000 ⎯ ⎯ cycle 平均 TA =+ 85 °C 20 ⎯ ⎯ year セクタ消去時間 チップ消去時間 ⎯ 書込み / 消去回数 フラッシュメモリ データ保持時間 最小 標準 最大 ⎯ 0.9 ⎯ システムレベルのオーバ ヘッド時間を除く * *:テクノロジ信頼性評価時の高温加速試験結果を平均温度+ 85 °C へ換算したものです。 9. D/A コンバータ 項目 記号 端子名 条件 分解能 ⎯ ⎯ 微分非直線性誤差 ⎯ 変換時間 出力インピーダンス 電源電流 DS07–13752–4 規格値 単位 最小 標準 最大 ⎯ ⎯ 8 ⎯ bit ⎯ ⎯ -0.5 ⎯ +0.5 LSB ⎯ ⎯ ⎯ 0.773 0.787 1.078 2.490 2.535 3.474 Ro DA0, DA1 ⎯ 3.19 3.50 4.80 kΩ IA AVCC ⎯ ⎯ 476 920 μA IAH AVCC ⎯ ⎯ ⎯ 5 μA μs 備考 CL=20 pF CL=100 pF 73 MB90950 シリーズ ■ オーダ型格 型格 MB90F952JDSPF MB90F952MDSPF MB90F952JDSPFV MB90F952MDSPFV MB90V950AMASCR-ES MB90V950AJASCR-ES 74 パッケージ 備考 プラスチック・QFP, 100 ピン (FPT-100P-M06) プラスチック・LQFP, 100 ピン (FPT-100P-M20) セラミック・PGA, 299 ピン (PGA-299C-A01) 評価用品 DS07–13752–4 MB90950 シリーズ ■ パッケージ・外形寸法図 プラスチック・QFP, 100 ピン リードピッチ 0.65mm パッケージ幅× パッケージ長さ 14.00 × 20.00mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 3.35mm MAX コード(参考) P-QFP100-14×20-0.65 (FPT-100P-M06) プラスチック・QFP, 100 ピン (FPT-100P-M06) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 23.90±0.40(.941±.016) * 20.00±0.20(.787±.008) 80 51 81 50 0.10(.004) 17.90±0.40 (.705±.016) *14.00±0.20 (.551±.008) INDEX Details of "A" part 100 1 30 0.65(.026) 0.32±0.05 (.013±.002) 0.13(.005) M "A" ©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6 C 0.25(.010) +0.35 3.00 –0.20 +.014 .118 –.008 (Mounting height) 0~8˚ 31 2002 FUJITSU LIMITED F100008S-c-5-5 0.17±0.06 (.007±.002) 0.80±0.20 (.031±.008) 0.88±0.15 (.035±.006) 0.25±0.20 (.010±.008) (Stand off) 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) DS07–13752–4 75 MB90950 シリーズ (続き) プラスチック・LQFP, 100 ピン (FPT-100P-M20) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 14.0 mm × 14.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.65 g コード(参考) P-LFQFP100-14×14-0.50 プラスチック・LQFP, 100 ピン (FPT-100P-M20) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 16.00±0.20(.630±.008)SQ * 14.00±0.10(.551±.004)SQ 75 51 76 50 0.08(.003) Details of "A" part +0.20 26 100 1 25 C 0.20±0.05 (.008±.002) 0.08(.003) M 2005 -2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-3-3 0.10±0.10 (.004±.004) (Stand off) 0°~8° "A" 0.50(.020) +.008 1.50 –0.10 .059 –.004 (Mounting height) INDEX 0.145±0.055 (.0057±.0022) 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 76 DS07–13752–4 MB90950 シリーズ ■ 本版での主な変更内容 ページ 場所 ⎯ ⎯ 67 ■ 電気的特性 4. 交流規格 変更箇所 品種名を変更 MB90V950MAS → MB90V950AMAS MB90V950JAS → MB90V950AJAS 「(15) CAN PLL ジッタ」の項目を追加 変更箇所は , 本文中のページ左側の|によって示しています。 DS07–13752–4 77 MB90950 シリーズ MEMO 78 DS07–13752–4 MB90950 シリーズ MEMO DS07–13752–4 79 MB90950 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部