本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 FUJITSU SEMICONDUCTOR DATA SHEET DS07–13804–2 16 ビット・マイクロコントローラ CMOS ® MB96320 シリーズ MB96F326 ■ 概要 MB96320 シリーズは,富士通セミコンダクターの先進的な 16FX アーキテクチャ(RISC と同様な性能をもつための命令パイプ ラインをもつ 16 ビットアーキテクチャ)をベースにしています。CPU は,確立された 16LX シリーズと同じ命令を使用しており, 16LX ソフトウェアを新しい 16FX 製品に簡単に移行できます。前世代の製品と比較した 16FX の改善点には,同じ動作周波数で の大幅な性能の改善,消費電力の削減,起動時間の短縮があります。 最適な電力消費での最速処理を実現するため, 4MHz の外部振動子から CPU に最高 56MHz の動作周波数を提供するように内 部 PLL を選択することができます。その結果,17.8ns という最小の命令サイクルタイムと, 優れた EMI 動作を実現できました。 オンチップクロック変調回路によって,周波数スペクトルにおける放射ピークが大幅に減少されます。放射電力は,CPU 内部電 圧を減少させるオンチップ電圧レギュレータによって最小化されます。柔軟なクロックツリーによって, CPU 速度に関係なく, 周辺リソースに適した動作周波数を選択できます。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。 富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。 「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる チェック項目をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2009-2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 2010.11 MB96320 シリーズ ■ 特長 特長 テクノロジ 説明 ・ 0.18μm CMOS ・ F2MC-16FX CPU CPU ・ 内部最大 56MHz, 17.8ns の命令サイクル時間 ・ コントローラアプリケーション用に最適化された命令セット ( 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード ), 23 種類の豊富なアドレッシングモード ( バレルシフト , 多様なポインタ )) ・ 8 バイトの命令実行キュー ・ 符号付き乗算 (16 ビット× 16 ビット ) と除算 (32 ビット /16 ビット ) 命令が使用可能 システムクロック ・ オンチップ PLL クロック逓倍 (x1 ∼ x25, PLL 停止時 x1) ・ 3 MHz ∼ 16 MHz の外部水晶発振器クロック ( セラミック発振子使用時の最大周波数は Q 係 数によって決まる ) ・ 最大 56 MHz の外部クロック ・ 32 ∼ 100 kHz のサブシステム水晶クロック ・ すばやく安全な起動, 振動子停止検出, ウォッチドッグ用の100kHz/2MHzの内部RCクロック ・ CPU と周辺装置の 2 つのクロックドメインに対して , クロックソースをメインクロックとサ ブクロックの振動子 ( サフィックス “W”), およびオンチップ RC 振動子から個別に選択可能。 ・ 低消費電力 - 13 の動作モード:( 多様な実行 , スリープ , タイマモード , ストップモード ) ・ クロックモジュレータ オンチップ電圧 レギュレータ ・ 内部電圧レギュレータは低電圧の内部 MCU をサポートしているため , EMI 値および電力消 費値の低減化を実現 低電圧リセット ・ 電源電圧が最小値を下回ると , リセットされる コードセキュリティ メモリパッチ機能 DMA ・ 予期せぬ読み取りから ROM の内容を保護 ・ ROM 内容の置き換え ・ 埋め込み型デバッグサポートの実装にも使用可能 ・ CPU とは無関係に自動転送機能をリソースに自由に割り当てることが可能 割込み ・ 高速割込み処理 ・ 8 つのプログラム可能な優先度レベル ・ NMI (Non Maskable Interrupt) タイマ ・ 3 つの独立したクロックタイマ (23 ビットの RC クロックタイマ , 23 ビットのメインクロッ クタイマ , 17 ビットのサブクロックタイマ ) ・ ウォッチドッグタイマ CAN ・ CAN 仕様 Ver2.0A および Ver.2.0B に準拠 ・ ISO16845 認証済み ・ 最大 1 Mbit/s のビットレート ・ 32 のメッセージオブジェクト ・ 各メッセージオブジェクトには独自の ID マスク ・ プログラム可能な FIFO モード ( メッセージオブジェクトの連結 ) ・ マスク可能な割込み ・ タイムトリガ CAN(TTCAN) アプリケーションに対する自動再送信モードの無効化 ・ 自己診断動作に対するプログラム可能なループバックモード (続く) 2 DS07-13804-2 MB96320 シリーズ 特長 USART I2C 説明 ・ 全二重 USART (SCI/LIN) ・ 専用リロードタイマを使った , 広い範囲に対応するボーレート設定 ・ さまざまな同期シリアルプロトコルに適用させるための専用の同期オプション ・ マスタまたはスレーブ LIN デバイスとして動作する LIN 機能 ・ 最大 400kbps ・ マスタとスレーブ機能 , 7 ビットと 10 ビットアドレッシング A/D コンバータ ・ SAR タイプ ・ 10 ビットの分解能 ・ 変換部での割込み信号送信 , 単発変換モード , 継続変換モード , 停止変換モード , ソフトウェア , 外部トリガ , またはリロードタイマによる起動 リロードタイマ ・ 16 ビット幅 ・ 周辺クロック周波数の 1/21, 1/22, 1/23, 1/24, 1/25, 1/26 のプリスケーラが可能 ・ イベントカウント機能 フリーランタイマ ・ オーバフロー時に割込み信号送信。アウトプットコンペア (0, 4) との一致でタイマクリア。周 辺クロック周波数の 1, 1/21, 1/22, 1/23, 1/24, 1/25, 1/26, 1/27, 1/28 のプリスケーラが可能 インプットキャプチャ ユニット ・ 16 ビット幅 ・ 外部イベント発生時に割込み信号送信 ・ 立上りエッジ , 立下りエッジまたは両エッジの対応可能 アウトプットコンペア ユニット ・ 16 ビット幅 ・ 16 ビットの I/O タイマとの一致発生時に割込み信号を送信 ・ 1 ペアのコンペアレジスタを使って出力信号の生成が可能 プログラマブルパルス ジェネレータ ・ 16 ビットのダウンカウンタ , サイクル , デューティ設定レジスタ ・ トリガ , カウンタボロー, デューティ一致発生時の割込み ・ PWM 動作とワンショット動作 ・ 内部プリスケーラにより , カウンタクロックとして周辺クロックの , およびクロック入力と してリロードタイマアンダーフローの 1, 1/4, 1/16, 1/64 の分周が可能 ・ ソフトウェアまたはリロードタイマによるトリガが可能 リアルタイムクロック ・ サブ発振子 ( サフィックス “W”), メイン発振子または RC 発振子のいずれかからクロックを 選択可能 ・ サブクロックまたは RC 振動子の振動誤差修正機能 ( クロック補正 ) ・ 秒 / 分 / 時レジスタの読み取り / 書き込みアクセス可能 ・ 0.5 秒 /1 秒 / 分 / 時 / 日ごとに割込み信号生成可能 ・ 内部クロック分周器とプリスケーラにより , 正確な 1 秒クロックを提供 外部割込み NMI (Non Maskable Interrupt) ・ エッジまたはレベル対応可能 ・ チャネルごとに割込みマスクと保留ビット ・ 使用可能な CAN チャネルの RX ごとにウェイクアップ用の外部割込み ・ 選択した USART チャネル SIN にウェイクアップ用の外部割込み ・ リセット後に無効 ・ 有効にした後は , リセット以外の方法で無効にすることはできない ・ 高レベルまたは低レベルで対応可能 ・ 外部割込み 0 と端子を共有 (続く) DS07-13804-2 3 MB96320 シリーズ (続き) 特長 外部バスインタフェース ・ 8 ビットまたは 16 ビット双方向データ ・ 最大 24 ビットアドレス ・ 6 チップ選択信号 ・ 複数のアドレス / データライン ・ 待ち状態の要求 ・ 外バスマスタ可能 ・ 書込み可能なタイミング I/O ポート ・ 実質的にすべての外部端子を汎用 I/O として使用可能 ・ すべてプッシュプル出力 (I2C, SDA/SCL ラインとして使用時は除く ) ・ 入出力または周辺信号としてビット単位でプログラム可能 ・ ビット単位でプログラム可能な入力イネーブル ・ ビット単位でプログラム可能な入力レベル : 車載用 /CMOS- シュミットトリガ /TTL ・ ビット単位でプログラム可能なプルアップ抵抗 ・ EMI を最適化するため , ビット単位でプログラム可能な出力駆動能力 パッケージ ・ 80 ピン , プラスチック・LQFP フラッシュメモリ 4 説明 ・ 自動プログラミング , 組み込みアルゴリズムをサポート ・ 書き込み / 消去 / 消去一時停止 / 再開コマンド ・ アルゴリズムの終了を示すフラグ ・ 消去サイクル回数 : 10,000 回 ・ データ保持時間 : 20 年 ・ 消去はセクタ単位で個別に実行可能 ・ セクタ保護 ・ フラッシュの内容を保護するフラッシュセキュリティ機能 ・ フラッシュ消去中の低電圧検出 DS07-13804-2 MB96320 シリーズ ■ 品種構成 特長 製品の種類 MB96V300B MB96(F)32x 評価サンプル フラッシュ製品:MB96F32x マスク ROM 製品:MB9632x 製品オプション YS 低電圧リセットが永続的にオン /1 系統クロック RS 低電圧リセットを禁止できる /1 系統クロック YW NA RW 低電圧リセットが永続的にオン /2 系統クロック 低電圧リセットを禁止できる /2 系統クロック AS CAN なし / 低電圧リセットを禁止できる /1 系統クロック AW CAN なし / 低電圧リセットを禁止できる /2 系統クロック フラッシュ / ROM RAM 外部 RAM による ROM/ フラッシュメ モリのエミュレー ション , 92K バイト 内部 RAM MB96F326Y, MB96F326R, MB96F326A BGA416 FPT-80P-M21 DMA 16 チャネル 4 チャネル USART 10 チャネル 4 チャネル IC 2 チャネル 1 チャネル A/D コンバータ 40 チャネル 18 チャネル あり なし 6 チャネル+ 1 チャネル (PPG 用 ) 4 チャネル+ 1 チャネル (PPG 用 ) 16 ビットフリーランタイマ 4 チャネル 4 チャネル 16 ビットアウトプットコンペア 12 チャネル 6 チャネル 16 ビットインプットキャプチャ 12 チャネル 12 チャネル 16 ビットプログラマブルパルス ジェネレータ 20 チャネル 20 チャネル CAN インタフェース 5 チャネル 2 チャネル (MB96F326A を除く ) 外部割込み 16 チャネル 15 チャネル 288K バイト 12K バイト パッケージ 2 A/D コンバータ基準電圧スイッチ 16 ビットリロードタイマ NMI 1 チャネル 1 リアルタイムクロック I/O ポート 外部バスインタフェース 136 サフィックス「W」付きの品種番号には 64, サフィックス「S」付きの品種番号には 66 あり チップセレクト 6 つの信号 クロック出力機能 2 チャネル 低電圧リセット あり オンチップ RC 発振器 あり DS07-13804-2 5 MB96320 シリーズ ■ ブロックダイヤグラム MB96(F)32x のブロックダイヤグラム AD00 ... AD15 A16 ... A23 ALE RDX WR(L)X, WRHX HRQ HAKX RDY ECLK LBX, UBX CS0_R ... CS5_R, CS4, CS5 外部バス インタフェース NMI, NMI_R 割込み コントローラ 16FX CPU CKOT0_R, CKOT1, CKOT1_R CKOTX1 X0, X1 X0A, X1A *1 RSTX MD0...MD2 フラッシュ メモリ A メモリパッチ ユニット クロックおよび モードコントローラ RAM ブート ROM 電圧 レギュレータ 16FX コアバス (CLKB) SCL0 AVCC AVSS AVRH AN0 ... AN17 ADTG_R 周辺 バスブリッジ I2C 1 チャネル 10 ビット ADC 18 チャネル TIN0_R, TIN2_R TIN1, TIN3 TOT0_R, TOT2_R TOT1, TOT3 16 ビット リロードタイマ 4 チャネル FRCK0 IN0 ... IN3 I/O タイマ 0 ICU 0/1/2/3 FRCK1 IN4 ... IN7 OUT4 ... OUT7 I/O タイマ 1 ICU 4/5/6/7 OCU 4/5/6/7 FRCK2_R IN8, IN9 I/O タイマ 2 ICU 8/9 FRCK3 IN10, IN11 OUT10_R, OUT11 周辺 バスブリッジ 周辺バス 2 (CLKP2) SDA0 ウォッチドッグ I/O タイマ 3 ICU 10/11 OCU 10/11 周辺バス 1 (CLKP1) DMA コントローラ USART 4 チャネル 16 ビット PPG 20 チャネル RLT6 リアルタイム クロック 外部 割込み VCC VSS C CAN インタフェース 2 チャネル TX1, TX2 *2 RX1, RX2 *2 SIN2, SIN2_R, SIN3, SIN7_R, SIN8_R SOT2, SOT2_R, SOT3, SOT7_R, SOT8_R SCK2, SCK2_R, SCK3, SCK7_R, SCK8_R TTG0 ... TTG15, TTG17 ... TTG19 TTG8_R ... TTG11_R, TTG16_R ... TTG19_R PPG0 ... PPG15, PPG17 ... PPG19 PPG8_R ... PPG11_R, PPG16_R ... PPG19_R WOT INT0, INT1, INT8 ... INT15 INT0_R, INT2_R ... INT5_R INT7_R, INT9_R ... INT11_R INT3_R1 * 1: X0A, X1A は , サフィックス “W” 付きのデバイス上でのみ利用可能です。 * 2: CAN インタフェースは ,MB96F326A 上では利用できません。 6 DS07-13804-2 MB96320 シリーズ ■ 端子配列図 Vcc P01_1/AD09/TOT1/CKOTX1/TTG17_R P01_2/AD10/SIN3/INT11_R/TTG18_R P01_3/AD11/SOT3/TTG19_R P01_4/AD12/SCK3/PPG16_R P01_5/AD13/SIN2_R/INT7_R/PPG17_R P01_6/AD14/SOT2_R/PPG18_R P01_7/AD15/SCK2_R/PPG19_R P09_2/PPG10/CS5 P09_3/PPG11/CS4/FRCK2_R P02_0/A16/PPG12/CKOT1_R P02_1/A17/PPG13 P02_2/A18/PPG14/CKOT0_R P02_3/A19/PPG15 P02_4/A20/IN0/TTG0/TTG8 P02_6/A22/IN2/TTG2/ TTG10 P02_7 /A23/IN3/TTG3/ TTG11 RSTX X1 X0 Vss MB96(F)32x の端子配列図 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 61 62 40 P01_0/AD08/TIN1/CKOT1/TTG16_R C 39 P09_1 /PPG9/LBX P17_2 /FRCK3/TTG17 63 38 P09_0 /PPG8/UBX P13_5 /PPG17 64 37 P02_5 /A21/IN1/TTG1/TTG9/ADTG_R 65 36 P00_7 /AD07/INT15/PPG11_R P00_6 /AD06/INT14/PPG10_R P04_4 /SDA0/FRCK0/TIN0_R 66 35 P00_5/AD05/INT13/SIN8_R/PPG9_R P04_5 /SCL0/FRCK1/TIN2_R 67 34 P00_4/AD04/INT12/SOT8_R/PPG8_R P03_0 /ALE/IN4/TTG4/TTG12/TOT0_R 68 33 P00_3/AD03/INT11/SCK8_R/TTG11_R 32 P00_2/AD02/INT10/SIN7_R/TTG10_R 31 P00_1 /AD01/INT9/SOT7_R/TTG9_R 30 P00_0/AD00/INT8/SCK7_R/TTG8_R 29 P17_7/IN11/TTG19 28 MD0 27 MD1 LQFP-80 P03_1 /RDX/IN5/TTG5 /TTG13/TOT2_R 69 P03_2 /WR(L)X/INT10_R /RX2 *2 70 *2 71 P03_4 /HRQ/OUT4 72 P03_5 /HAKX/OUT5 73 P03_6 /RDY/OUT6 74 P03_7/ECLK /OUT7 75 26 MD2 P13_6 /PPG18/IN8 P13_7 /PPG19/IN9 76 25 X1A/P04_1 *1 77 24 X0A/P04_0 *1 P06_0 /AN0/PPG0/CS0_R 78 23 Vss P06_1/AN1/PPG1/CS1_R 79 22 Vcc AVcc 80 21 P04_3/IN7/TX1/TTG7/TTG15 *2 P17_6/OUT11/IN10/TTG18/INT3_R P04_2/IN6/RX1/INT9_R/TTG6/TTG14 *2 P07_0/AN16/INT0/NMI P05_7/AN15/INT5_R/OUT10_R P06_5/AN5/PPG5/CS5_R P05_6/AN14/INT4_R P06_4/AN4/PPG4/CS4_R P05_5/AN13/ INT0_R/NMI_R P06_3/AN3/PPG3/CS3_R P05_4/AN12/TOT3/INT2_R P06_2 /AN2/PPG2/CS2_R 9 10 11 12 13 14 15 16 17 18 19 20 P05_3/AN11/TIN3/WOT AVss 7 8 P05_2/AN10/SCK2 6 P05_1/AN9/SOT2 5 P05_0/AN8/SIN2 /INT3_R1 4 P07_1/AN17/INT1 3 P06_7/AN7/PPG7 2 P06_6/AN6/PPG6 1 AVRH P03_3 /WRHX /TX2 パッケージコード ( モールド ) FPT-80P-M21 * 1:サフィックスが “W” のデバイス : X0A, X1A サフィックスが “S” のデバイス : P04_0, P04_1 * 2:CAN インタフェースは ,MB96F326A 上では利用できません。 (FPT-80P-M21) DS07-13804-2 7 MB96320 シリーズ ■ 端子機能説明 端子機能説明 ( 1 / 2 ) 8 端子記号 機能 説明 ADn 外バス 外バスインタフェース ( 複数モード ) アドレス出力とデータ入出力 ADTG_R ADC ALE 外バス 外バスアドレスラッチ許可出力 An 外バス 外バスアドレス出力 ANn ADC A/D コンバータのチャネル n 入力 AVCC 電源 アナログ回路電源 AVRH ADC A/D コンバータ高基準電圧入力 AVSS 電源 アナログ回路電源 C 電圧レギュレータ 内部制御電源安定化コンデンサ端子 CKOTn クロック出力機能 クロック出力機能 n 出力 CKOTn_R クロック出力機能 再配置クロック出力機能 n 出力 CKOTXn クロック出力機能 クロック出力機能 n 反転出力 ECLK 外バス 外バスクロック出力 CSn 外バス 外バスチップ選択 n 出力 CSn_R 外バス 再配置外バスチップ選択 n 出力 FRCKn フリーランタイマ フリーランタイマ n 入力 FRCKn_R フリーランタイマ 再配置フリーランタイマ n 入力 HAKX 外バス 外部バスホールドアクノリッジ HRQ 外バス 外部バスホールド要求 INn ICU INTn 外部割込み 外部割込み n 入力 INTn_R 外部割込み 再配置外部割込み n 入力 LBX 外バス MDn コア NMI 外部割込み NMI 入力 NMI_R 外部割込み 再配置 NMI 入力 OUTn OCU アウトプットコンペアユニット n 波形出力 OUTn_R OCU 再配置アウトプットコンペアユニット n 波形出力 Pxx_n GPIO 汎用入出力 PPGn PPG プログラマブルパルスジェネレータ n 出力 再配置 A/D コンバータのトリガ入力 インプットキャプチャユニット n 入力 外バスインタフェース下位バイト選択ストローブ出力 動作モードを指定するための入力端子 DS07-13804-2 MB96320 シリーズ 端子機能説明 ( 2 / 2 ) 端子記号 機能 PPGn_R PPG RDX 外バス 外バスインタフェース読出しストローブ出力 RDY 外バス 外バスインタフェース外部待ち状態要求入力 RSTX コア リセット入力 RXn CAN CAN インタフェース n RX 入力 SCKn USART USART n シリアルクロック入出力 SCKn_R USART 再配置 USART n シリアルクロック入出力 SCLn I2C I2C インタフェース n クロック I/O 入出力 SDAn I2C I2C インタフェース n シリアルデータ I/O 入出力 SINn USART USART n シリアルデータ入力 SINn_R USART 再配置 USART n シリアルデータ入力 SOTn USART USART n シリアルデータ出力 SOTn_R USART 再配置 USART n シリアルデータ出力 TINn リロードタイマ リロードタイマ n イベント入力 TINn_R リロードタイマ 再配置リロードタイマ n イベント入力 TOTn リロードタイマ リロードタイマ n 出力 TOTn_R リロードタイマ 再配置リロードタイマ n 出力 TTGn PPG プログラマブルパルスジェネレータ n トリガ入力 TTGn_R PPG 再配置プログラマブルパルスジェネレータ n トリガ入力 TXn CAN CAN インタフェース n TX 出力 UBX 外バス VCC 電源 電源 VSS 電源 電源 WOT RTC リアルタイムクロック出力 WRHX 外バス 外バス上位バイト書込みストローブ出力 WRLX/WRX 外バス 外バス下位バイト / ワード書込みストローブ出力 X0 クロック 発振入力 X0A クロック サブクロック発振入力 ( サフィックス W 付きのデバイスのみ ) X1 クロック 発振出力 X1A クロック サブクロック発振出力 ( サフィックス W 付きのデバイスのみ ) DS07-13804-2 説明 再配置プログラマブルパルスジェネレータ n 出力 外バスインタフェース上位バイト選択ストローブ出力 9 MB96320 シリーズ ■ 端子回路形式 端子回路形式 FPT-80P-M21 端子番号 回路形式* 1 1 電源 2 G 3 ∼ 18 I 19 ∼ 21 H 22, 23 電源 24, 25 B *2 24, 25 H *3 26 ∼ 28 C 29 ∼ 56 H 57 E 58, 59 A 60, 61 電源 62 F 63 ∼ 65 H 66, 67 N 68 ∼ 77 H 78 ∼ 79 I 80 電源 * 1: 入出力回路形式の詳細については , 「■ 入出力回路形式」を参照してください。 * 2: サフィックスが「W」のデバイス * 3: サフィックス「W」がないデバイス 10 DS07-13804-2 MB96320 シリーズ ■ 入出力回路形式 形式 回路 備考 A X1 R 0 X 出力 MRFBE 1 高速発振回路: ・ 発振モード (X0/X1 端子に接続された外部水晶ま たは外部振動子 ) と高速外部クロック入力 (FCI) モード (X0 端子に接続された外部クロック ) との 間でプログラマブル ・ プログラマブル帰還抵抗 = 約 2 × 0.5 MΩ。 帰還抵抗は , 発振器が使用禁止または FCI モード のときに中央で接地されます。 FCI R X0 FCI または osc 禁止 B X 出力 X1A 低速発振回路: ・ プログラマブル帰還抵抗 = 約 2 × 5 MΩ。 帰還抵抗は , 発振器が使用禁止のときに中央で接 地されます。 R SRFBE R X0A osc 禁止 C R ヒステリシス 入力 E ・ マスク ROM および評価用品: CMOS ヒステリシス入力端子 ・ フラッシュデバイス: CMOS 入力端子 ・ CMOS ヒステリシス入力端子 ・ プルアップ抵抗値:約 50 kΩ プルアップ 抵抗 R DS07-13804-2 ヒステリシス 入力 11 MB96320 シリーズ 形式 回路 備考 F 電源入力保護回路 G ・ 保護回路付きの A/D コンバータ基準+ (AVRH) 電 源入力端子 ・ フラッシュデバイスには , 端子 AVRH の VCC に 対する保護回路がありません。 ANE AVR ANE H プルアップ制御 P 出力 N 出力 ・ CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = − 5mA および IOL = 2mA, IOH = − 2mA) ・ 入力シャットダウン機能付きの 2 つの異なる CMOS ヒステリシス入力 ・ 入力シャットダウン機能付きのオートモーティ ブ入力 ・ 入力シャットダウン機能付きの TTL 入力 ・プログラマブルプルアップ抵抗:約 50kΩ R 入力シャットダウンの ためのスタンバイ制御 12 ヒステリシス入力 入力シャットダウンの ためのスタンバイ制御 ヒステリシス入力 入力シャットダウンの ためのスタンバイ制御 オートモーティブ 入力 入力シャットダウンの ためのスタンバイ制御 TTL 入力 DS07-13804-2 MB96320 シリーズ 形式 回路 備考 I プルアップ制御 P 出力 N 出力 R ・CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = − 5mA および IOL = 2mA, IOH = − 2mA) ・入力シャットダウン機能付きの 2 つの異なる CMOS ヒステリシス入力 ・入力シャットダウン機能付きのオートモーティブ 入力 ・入力シャットダウン機能付きの TTL 入力 ・プログラマブルプルアップ抵抗:約 50kΩ ・アナログ入力 ヒステリシス入力 入力シャットダウンの ためのスタンバイ制御 ヒステリシス入力 入力シャットダウンの ためのスタンバイ制御 入力シャットダウンの ためのスタンバイ制御 オートモーティブ入力 入力シャットダウンの ためのスタンバイ制御 TTL 入力 アナログ入力 N プルアップ制御 P 出力 N 出力 ・CMOS レベル出力 (IOL = 3mA, IOH = − 3mA) ・入力シャットダウン機能付きの 2 つ の異なる CMOS ヒステリシス入力 ・入力シャットダウン機能付きのオートモーティブ 入力 ・入力シャットダウン機能付きの TTL 入力 ・プログラマブルプルアップ抵抗:約 50kΩ R 入力シャットダウンの ためのスタンバイ制御 ヒステリシス入力 入力シャットダウンの ためのスタンバイ制御 ヒステリシス入力 入力シャットダウンの ためのスタンバイ制御 オートモーティブ 入力 入力シャットダウンの ためのスタンバイ制御 TTL 入力 DS07-13804-2 13 MB96320 シリーズ ■ メモリマップ MB96V300B MB96(F)32x エミュレーション ROM ユーザ ROM / 外部バス 外部バス ブート ROM ブート ROM FF:FFFFH 外部バス *4 DE:0000H 10:0000H 0F:E000H 予約 0E:0000H 予約 外部 RAM 02:0000H 内部 RAM バンク 1 RAMEND1*2 RAMSTART12 01:0000H ROM/RAM ミラー 予約 内部 RAM バンク 1 予約 RAM の使用可否は , デ バイスによって異なり ます。 ROM/RAM ミラー 00:8000H 内部 RAM 内部 RAM RAMSTART0*2 バンク 0 予約 バンク 0 外部バス RAMSTART0*3 00:0C00H 外部バスエンドア ドレス *2 外部バス 周辺 周辺 GPR*1 GPR*1 DMA DMA 00:00F0H 外部バス 外部バス 00:0000H 周辺 周辺 00:0380H 00:0180H 00:0100H * 1: 未使用の GPR バンクは RAM 領域として使用できます。 * 2: 外部バスエンドアドレスと RAMSTART/END アドレスについては次ページの表を参照してください。 * 3: 評価用デバイスの RAMSTART0 は , エミュレートしたデバイスの構成によって異なります。 * 4: USER ROM 領域の詳細については , 次ページ以降の「■ フラッシュデバイスのユーザ ROM メモリマッ プ」を参照してください。 外部バス領域および DMA 領域は , デバイスに対応するリソースが組み込まれている場合にのみ使用可能と なります。 RAM と ROM の使用可能な領域はデバイス構成によって異なります。 14 DS07-13804-2 MB96320 シリーズ ■ RAMSTART/END と外部バスエンドアドレス デバイス バンク 0 RAM サイズ バンク 1 RAM サイズ 外部バス エンドアドレス RAMSTART0 RAMSTART1 RAMEND1 MB96F326 12K バイト ⎯ 00:51FFH 00:5240H ⎯ ⎯ ■ フラッシュデバイスのユーザ ROM メモリマップ MB96F326 CPU フラッシュメモリ モードアドレス モードアドレス FF:FFFFH FF:0000H FE:FFFFH FE:0000H FD:FFFFH FD:0000H FC:FFFFH FC:0000H FB:FFFFH FB:0000H FA:FFFFH FA:0000H F9:FFFFH F9:0000H F8:FFFFH F8:0000H F7:FFFFH F7:0000H F6:FFFFH F6:0000H F5:FFFFH F5:0000H F4:FFFFH F4:0000H F3:FFFFH F3:0000H F2:FFFFH F2:0000H F1:FFFFH F1:0000H F0:FFFFH F0:0000H E0:FFFFH 3F:FFFFH 3F:0000H 3E:FFFFH 3E:0000H 3D:FFFFH 3D:0000H 3C:FFFFH 3C:0000H 3B:FFFFH 3B:0000H 3A:FFFFH 3A:0000H 39:FFFFH 39:0000H 38:FFFFH 38:0000H 37:FFFFH 37:0000H 36:FFFFH 36:0000H 35:FFFFH 35:0000H 34:FFFFH 34:0000H 33:FFFFH 33:0000H 32:FFFFH 32:0000H 31:FFFFH 31:0000H 30:FFFFH 30:0000H E0:0000H DF:FFFFH DF:8000H DF:7FFFH DF:6000H DF:5FFFH DF:4000H DF:3FFFH DF:2000H DF:1FFFH DF:0000H DE:FFFFH DE:0000H フラッシュサイズ 288 K バイト S39 - 64K S38 - 64K S37 - 64K S36 - 64K フラッシュ A 外部バス 予約 1F:7FFFH 1F:6000H 1F:5FFFH 1F:4000H 1F:3FFFH 1F:2000H 1F:1FFFH 1F:0000H SA3 - 8K SA2 - 8K SA1 - 8K SA0 - 8K *1 フラッシュ A 予約 *1: セクタ SA0 は CPU アドレス DF:0000H - DF:007FH の ROM 構成ブロック RCBA を含みます。 DS07-13804-2 15 MB96320 シリーズ ■ シリアルプログラミング通信インタフェース フラッシュプログラミング用の USART チャネル (MD[2:0] = 010, シリアル通信モード ) MB96F32x 端子番号 LQFP-80 USART 番号 10 11 通常機能 SIN2 USART2 SOT2 12 SCK2 42 SIN3 43 USART3 SOT3 44 SCK3 32 SIN7_R 31 USART7 SOT7_R 30 SCK7_R 35 SIN8_R 34 33 USART8 SOT8_R SCK8_R (注意事項)フラッシュプログラマとそのソフトウェアでハンドシェイク用の端子を使用しなければならない場合 , 少なくと も端子 31 の端子 P00_1 をサポートすることをお勧めします。 ツールがハンドシェイクを使用するが , P00_1 が顧客のアプリケーションで使用できない場合は , ツールのマニュ アルを確認するか , ツールベンダにお問い合わせのうえ , ほかのハンドシェイク用端子の有無を確認するようお 勧めします。 16 DS07-13804-2 MB96320 シリーズ ■ I/O マップ I/O マップ MB96(F)32x ( 1 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000000H I/O ポート P00 - ポートデータレジスタ PDR00 R/W 000001H I/O ポート P01 - ポートデータレジスタ PDR01 R/W 000002H I/O ポート P02 - ポートデータレジスタ PDR02 R/W 000003H I/O ポート P03 - ポートデータレジスタ PDR03 R/W 000004H I/O ポート P04 - ポートデータレジスタ PDR04 R/W 000005H I/O ポート P05 - ポートデータレジスタ PDR05 R/W 000006H I/O ポート P06 - ポートデータレジスタ PDR06 R/W 000007H I/O ポート P07 - ポートデータレジスタ PDR07 R/W 000008H 予約 000009H I/O ポート P09 - ポートデータレジスタ 00000AH00000CH 予約 00000DH I/O ポート P13 - ポートデータレジスタ 00000EH000010H 予約 000011H I/O ポート P17 - ポートデータレジスタ 000012H000017H 予約 000018H ADC0 - コントロールステータスレジスタ下位 ADCSL 000019H ADC0 - コントロールステータスレジスタ上位 ADCSH 00001AH ADC0 - データレジスタ下位 ADCRL 00001BH ADC0 - データレジスタ上位 ADCRH 00001CH ADC0 - 設定レジスタ 00001DH ADC0 - 設定レジスタ 00001EH ADC0 - 拡張構成レジスタ 00001FH 予約 000020H FRT0 - フリーランタイマデータレジスタ 000021H FRT0 - フリーランタイマデータレジスタ 000022H FRT0 - フリーランタイマコントロールステータスレジ スタ下位 TCCSL0 000023H FRT0 - フリーランタイマコントロールステータスレジ スタ上位 TCCSH0 DS07-13804-2 ⎯ PDR09 R/W ⎯ PDR13 R/W ⎯ PDR17 R/W ⎯ ADCS R/W R/W ADCR R R ADSR R/W R/W ADECR R/W ⎯ TCDT0 R/W R/W TCCS0 R/W R/W 17 MB96320 シリーズ I/O マップ MB96(F)32x ( 2 / 29 ) アドレス 18 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス TCDT1 R/W 000024H FRT1 - フリーランタイマデータレジスタ 000025H FRT1 - フリーランタイマデータレジスタ 000026H FRT1 - フリーランタイマコントロールステータスレジ スタ下位 TCCSL1 000027H FRT1 - フリーランタイマコントロールステータスレジ スタ上位 TCCSH1 000028H000033H 予約 000034H OCU4 - アウトプットコンペア制御ステータス OCS4 R/W 000035H OCU5 - アウトプットコンペア制御ステータス OCS5 R/W 000036H OCU4 - コンペアレジスタ 000037H OCU4 - コンペアレジスタ 000038H OCU5 - コンペアレジスタ 000039H OCU5 - コンペアレジスタ 00003AH OCU6 - アウトプットコンペア制御ステータス OCS6 R/W 00003BH OCU7 - アウトプットコンペア制御ステータス OCS7 R/W 00003CH OCU6 - コンペアレジスタ 00003DH OCU6 - コンペアレジスタ 00003EH OCU7 - コンペアレジスタ 00003FH OCU7 - コンペアレジスタ 000040H ICU0/ICU1 - コントロールステータスレジスタ ICS01 R/W 000041H ICU0/ICU1 - エッジレジスタ ICE01 R/W 000042H ICU0 - キャプチャレジスタ下位 IPCPL0 000043H ICU0 - キャプチャレジスタ上位 IPCPH0 000044H ICU1 - キャプチャレジスタ下位 IPCPL1 000045H ICU1 - キャプチャレジスタ上位 IPCPH1 R 000046H ICU2/ICU3 - コントロールステータスレジスタ ICS23 R/W 000047H ICU2/ICU3 - エッジレジスタ ICE23 R/W 000048H ICU2 - キャプチャレジスタ下位 IPCPL2 000049H ICU2 - キャプチャレジスタ上位 IPCPH2 00004AH ICU3 - キャプチャレジスタ下位 IPCPL3 00004BH ICU3 - キャプチャレジスタ上位 IPCPH3 R/W TCCS1 R/W R/W ⎯ OCCP4 R/W R/W OCCP5 R/W R/W OCCP6 R/W R/W OCCP7 R/W R/W IPCP0 R R IPCP1 IPCP2 R R R IPCP3 R R DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 3 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 00004CH ICU4/ICU5 - コントロールステータスレジスタ ICS45 R/W 00004DH ICU4/ICU5 - エッジレジスタ ICE45 R/W 00004EH ICU4 - キャプチャレジスタ下位 IPCPL4 00004FH ICU4 - キャプチャレジスタ上位 IPCPH4 000050H ICU5 - キャプチャレジスタ下位 IPCPL5 000051H ICU5 - キャプチャレジスタ上位 IPCPH5 R 000052H ICU6/ICU7 - コントロールステータスレジスタ ICS67 R/W 000053H ICU6/ICU7 - エッジレジスタ ICE67 R/W 000054H ICU6 - キャプチャレジスタ下位 IPCPL6 000055H ICU6 - キャプチャレジスタ上位 IPCPH6 000056H ICU7 - キャプチャレジスタ下位 IPCPL7 000057H ICU7 - キャプチャレジスタ上位 IPCPH7 R 000058H EXTINT0 - 外部割込み許可レジスタ ENIR0 R/W 000059H EXTINT0 - 外部割込み割込み要求レジスタ EIRR0 R/W 00005AH EXTINT0 - 外部割込みレベル選択下位 ELVRL0 00005BH EXTINT0 - 外部割込みレベル選択上位 ELVRH0 R/W 00005CH EXTINT1 - 外部割込み許可レジスタ ENIR1 R/W 00005DH EXTINT1 - 外部割込み割込み要求レジスタ EIRR1 R/W 00005EH EXTINT1 - 外部割込みレベル選択下位 ELVRL1 00005FH EXTINT1 - 外部割込みレベル選択上位 ELVRH1 000060H RLT0 - タイマコントロールステータスレジスタ下位 TMCSRL0 000061H RLT0 - タイマコントロールステータスレジスタ上位 TMCSRH0 000062H RLT0 - リロードレジスタ - 書込み用 TMRLR0 W 000062H RLT0 - リロードレジスタ - 読出し用 TMR0 R 000063H RLT0 - リロードレジスタ - 書込み用 W 000063H RLT0 - リロードレジスタ - 読出し用 R 000064H RLT1 - タイマコントロールステータスレジスタ下位 TMCSRL1 000065H RLT1 - タイマコントロールステータスレジスタ上位 TMCSRH1 000066H RLT1 - リロードレジスタ - 書込み用 TMRLR1 W 000066H RLT1 - リロードレジスタ - 読出し用 TMR1 R 000067H RLT1 - リロードレジスタ - 書込み用 DS07-13804-2 IPCP4 R R IPCP5 IPCP6 R R R IPCP7 ELVR0 ELVR1 R R/W R/W R/W TMCSR0 R/W R/W TMCSR1 R/W R/W W 19 MB96320 シリーズ I/O マップ MB96(F)32x ( 4 / 29 ) アドレス 20 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000067H RLT1 - リロードレジスタ - 読出し用 000068H RLT2 - タイマコントロールステータスレジスタ下位 TMCSRL2 000069H RLT2 - タイマコントロールステータスレジスタ上位 TMCSRH2 00006AH RLT2 - リロードレジスタ - 書込み用 TMRLR2 W 00006AH RLT2 - リロードレジスタ - 読出し用 TMR2 R 00006BH RLT2 - リロードレジスタ - 書込み用 W 00006BH RLT2 - リロードレジスタ - 読出し用 R 00006CH RLT3 - タイマコントロールステータスレジスタ下位 TMCSRL3 00006DH RLT3 - タイマコントロールステータスレジスタ上位 TMCSRH3 00006EH RLT3 - リロードレジスタ - 書込み用 TMRLR3 W 00006EH RLT3 - リロードレジスタ - 読出し用 TMR3 R 00006FH RLT3 - リロードレジスタ - 書込み用 W 00006FH RLT3 - リロードレジスタ - 読出し用 R 000070H RLT6 - タイマコントロールステータスレジスタ下位 (PPG 専用 RLT) TMCSRL6 000071H RLT6 - タイマコントロールステータスレジスタ上位 (PPG 専用 RLT) TMCSRH6 000072H RLT6 - リロードレジスタ (PPG 専用 RLT) - 書込み用 TMRLR6 W 000072H RLT6 - リロードレジスタ (PPG 専用 RLT) - 読出し用 TMR6 R 000073H RLT6 - リロードレジスタ (PPG 専用 RLT) - 書込み用 W 000073H RLT6 - リロードレジスタ (PPG 専用 RLT) - 読出し用 R 000074H PPG3-PPG0 - 汎用制御レジスタ 1 下位 GCN1L0 000075H PPG3-PPG0 - 汎用制御レジスタ 1 上位 GCN1H0 000076H PPG3-PPG0 - 汎用制御レジスタ 2 下位 GCN2L0 000077H PPG3-PPG0 - 汎用制御レジスタ 2 上位 GCN2H0 000078H PPG0 - タイマレジスタ 000079H PPG0 - タイマレジスタ 00007AH PPG0 - 周期設定レジスタ 00007BH PPG0 - 周期設定レジスタ 00007CH PPG0 - デューティ周期レジスタ 00007DH PPG0 - デューティ周期レジスタ 00007EH PPG0 - コントロールステータスレジスタ下位 R TMCSR2 R/W R/W TMCSR3 R/W R/W TMCSR6 R/W R/W GCN10 R/W R/W GCN20 R/W R/W PTMR0 R R PCSR0 W W PDUT0 W W PCNL0 PCN0 R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 5 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 00007FH PPG0 - コントロールステータスレジスタ上位 000080H PPG1 - タイマレジスタ 000081H PPG1 - タイマレジスタ 000082H PPG1 - 周期設定レジスタ 000083H PPG1 - 周期設定レジスタ 000084H PPG1 - デューティ周期レジスタ 000085H PPG1 - デューティ周期レジスタ 000086H PPG1 - コントロールステータスレジスタ下位 PCNL1 000087H PPG1 - コントロールステータスレジスタ上位 PCNH1 000088H PPG2 - タイマレジスタ 000089H PPG2 - タイマレジスタ 00008AH PPG2 - 周期設定レジスタ 00008BH PPG2 - 周期設定レジスタ 00008CH PPG2 - デューティ周期レジスタ 00008DH PPG2 - デューティ周期レジスタ 00008EH PPG2 - コントロールステータスレジスタ下位 PCNL2 00008FH PPG2 - コントロールステータスレジスタ上位 PCNH2 000090H PPG3 - タイマレジスタ 000091H PPG3 - タイマレジスタ 000092H PPG3 - 周期設定レジスタ 000093H PPG3 - 周期設定レジスタ 000094H PPG3 - デューティ周期レジスタ 000095H PPG3 - デューティ周期レジスタ 000096H PPG3 - コントロールステータスレジスタ下位 PCNL3 000097H PPG3 - コントロールステータスレジスタ上位 PCNH3 000098H PPG7-PPG4 - 汎用制御レジスタ 1 下位 GCN1L1 000099H PPG7-PPG4 - 汎用制御レジスタ 1 上位 GCN1H1 00009AH PPG7-PPG4 - 汎用制御レジスタ 2 下位 GCN2L1 00009BH PPG7-PPG4 - 汎用制御レジスタ 2 上位 GCN2H1 00009CH PPG4 - タイマレジスタ 00009DH PPG4 - タイマレジスタ DS07-13804-2 略称 16 ビット アクセス PCNH0 アクセス R/W PTMR1 R R PCSR1 W W PDUT1 W W PCN1 R/W R/W PTMR2 R R PCSR2 W W PDUT2 W W PCN2 R/W R/W PTMR3 R R PCSR3 W W PDUT3 W W PCN3 R/W R/W GCN11 R/W R/W GCN21 R/W R/W PTMR4 R R 21 MB96320 シリーズ I/O マップ MB96(F)32x ( 6 / 29 ) アドレス 22 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス PCSR4 W 00009EH PPG4 - 周期設定レジスタ 00009FH PPG4 - 周期設定レジスタ 0000A0H PPG4 - デューティ周期レジスタ 0000A1H PPG4 - デューティ周期レジスタ 0000A2H PPG4 - コントロールステータスレジスタ下位 PCNL4 0000A3H PPG4 - コントロールステータスレジスタ上位 PCNH4 0000A4H PPG5 - タイマレジスタ 0000A5H PPG5 - タイマレジスタ 0000A6H PPG5 - 周期設定レジスタ 0000A7H PPG5 - 周期設定レジスタ 0000A8H PPG5 - デューティ周期レジスタ 0000A9H PPG5 - デューティ周期レジスタ 0000AAH PPG5 - コントロールステータスレジスタ下位 PCNL5 0000ABH PPG5 - コントロールステータスレジスタ上位 PCNH5 R/W 0000ACH I2C0 - バスステータスレジスタ IBSR0 R 0000ADH I2C0 - バス制御レジスタ IBCR0 R/W 0000AEH I2C0 - 10 ビットスレーブアドレスレジスタ下位 ITBAL0 0000AFH I2C0 - 10 ビットスレーブアドレスレジスタ上位 ITBAH0 0000B0H I2C0 - 10 ビットアドレスマスクレジスタ下位 ITMKL0 0000B1H I2C0 - 10 ビットアドレスマスクレジスタ上位 ITMKH0 R/W 0000B2H I2C0 - 7 ビットスレーブアドレスレジスタ ISBA0 R/W 0000B3H I2C0 - 7 ビットアドレスマスクレジスタ ISMK0 R/W 0000B4H I2C0 - データレジスタ IDAR0 R/W 0000B5H I2C0 - クロック制御レジスタ ICCR0 R/W 0000B6H0000D3H 予約 0000D4H USART2 - シリアルモードレジスタ SMR2 R/W 0000D5H USART2 - シリアル制御レジスタ SCR2 R/W 0000D6H USART2 - TX レジスタ TDR2 W 0000D6H USART2 - RX レジスタ RDR2 R 0000D7H USART2 - シリアルステータス SSR2 R/W 0000D8H USART2 - 通信制御レジスタ ECCR2 R/W W PDUT4 W W PCN4 R/W R/W PTMR5 R R PCSR5 W W PDUT5 W W PCN5 ITBA0 R/W R/W R/W ITMK0 R/W ⎯ DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 7 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0000D9H USART2 - 拡張ステータスレジスタ ESCR2 0000DAH USART2 - ボーレートジェネレータレジスタ下位 BGRL2 0000DBH USART2 - ボーレートジェネレータレジスタ上位 BGRH2 R/W 0000DCH USART2 - 拡張シリアル割込みレジスタ ESIR2 R/W 0000DDH 予約 0000DEH USART3 - シリアルモードレジスタ SMR3 R/W 0000DFH USART3 - シリアル制御レジスタ SCR3 R/W 0000E0H USART3 - TX レジスタ TDR3 W 0000E0H USART3 - RX レジスタ RDR3 R 0000E1H USART3 - シリアルステータス SSR3 R/W 0000E2H USART3 - 通信制御レジスタ ECCR3 R/W 0000E3H USART3 - 拡張ステータスレジスタ ESCR3 R/W 0000E4H USART3 - ボーレートジェネレータレジスタ下位 BGRL3 0000E5H USART3 - ボーレートジェネレータレジスタ上位 BGRH3 R/W 0000E6H USART3 - 拡張シリアル割込みレジスタ ESIR3 R/W 0000E7H0000EFH 予約 0000F0H0000FFH 外部バス領域 000100H R/W BGR2 R/W ⎯ BGR3 R/W ⎯ EXTBUS0 R/W DMA0 - バッファアドレスポインタ下位バイト BAPL0 R/W 000101H DMA0 - バッファアドレスポインタ中位バイト BAPM0 R/W 000102H DMA0 - バッファアドレスポインタ上位バイト BAPH0 R/W 000103H DMA0 - DMA 制御レジスタ DMACS0 R/W 000104H DMA0 - I/O レジスタアドレスポインタ下位バイト IOAL0 000105H DMA0 - I/O レジスタアドレスポインタ上位バイト IOAH0 000106H DMA0 - データカウンタ下位バイト DCTL0 000107H DMA0 - データカウンタ上位バイト DCTH0 R/W 000108H DMA1 - バッファアドレスポインタ下位バイト BAPL1 R/W 000109H DMA1 - バッファアドレスポインタ中位バイト BAPM1 R/W 00010AH DMA1 - バッファアドレスポインタ上位バイト BAPH1 R/W 00010BH DMA1 - DMA 制御レジスタ DMACS1 R/W 00010CH DMA1 - I/O レジスタアドレスポインタ下位バイト DS07-13804-2 IOAL1 IOA0 R/W R/W DCT0 IOA1 R/W R/W 23 MB96320 シリーズ I/O マップ MB96(F)32x ( 8 / 29 ) アドレス 24 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 00010DH DMA1 - I/O レジスタアドレスポインタ上位バイト IOAH1 00010EH DMA1 - データカウンタ下位バイト DCTL1 00010FH DMA1 - データカウンタ上位バイト DCTH1 R/W 000110H DMA2 - バッファアドレスポインタ下位バイト BAPL2 R/W 000111H DMA2 - バッファアドレスポインタ中位バイト BAPM2 R/W 000112H DMA2 - バッファアドレスポインタ上位バイト BAPH2 R/W 000113H DMA2 - DMA 制御レジスタ DMACS2 R/W 000114H DMA2 - I/O レジスタアドレスポインタ下位バイト IOAL2 000115H DMA2 - I/O レジスタアドレスポインタ上位バイト IOAH2 000116H DMA2 - データカウンタ下位バイト DCTL2 000117H DMA2 - データカウンタ上位バイト DCTH2 R/W 000118H DMA3 - バッファアドレスポインタ下位バイト BAPL3 R/W 000119H DMA3 - バッファアドレスポインタ中位バイト BAPM3 R/W 00011AH DMA3 - バッファアドレスポインタ上位バイト BAPH3 R/W 00011BH DMA3 - DMA 制御レジスタ DMACS3 R/W 00011CH DMA3 - I/O レジスタアドレスポインタ下位バイト IOAL3 00011DH DMA3 - I/O レジスタアドレスポインタ上位バイト IOAH3 00011EH DMA3 - データカウンタ下位バイト DCTL3 00011FH DMA3 - データカウンタ上位バイト DCTH3 000120H00017FH 予約 000180H00037FH CPU - 汎用レジスタ (RAM アクセス ) 000380H R/W DCT1 IOA2 R/W R/W R/W DCT2 IOA3 R/W R/W R/W DCT3 R/W R/W ⎯ GPR_RAM R/W DMA0 - 割込み選択 DISEL0 R/W 000381H DMA1 - 割込み選択 DISEL1 R/W 000382H DMA2 - 割込み選択 DISEL2 R/W 000383H DMA3 - 割込み選択 DISEL3 R/W 000384H00038FH 予約 000390H DMA - ステータスレジスタ下位バイト DSRL 000391H DMA - ステータスレジスタ上位バイト DSRH 000392H DMA - 停止ステータスレジスタ下位バイト DSSRL ⎯ DSR R/W R/W DSSR R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 9 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000393H DMA - 停止ステータスレジスタ上位バイト 000394H DMA - 許可レジスタ下位バイト DERL 000395H DMA - 許可レジスタ上位バイト DERH 000396H00039FH 予約 0003A0H 割込みレベルレジスタ ILR 0003A1H 割込みインデックスレジスタ IDX 0003A2H 割込みベクタテーブルベースレジスタ下位 TBRL 0003A3H 割込みベクタテーブルベースレジスタ上位 TBRH R/W 0003A4H 遅延割込みレジスタ DIRR R/W 0003A5H NMI レジスタ NMI R/W 0003A6H0003ABH 予約 0003ACH EDSU 通信割込み選択レジスタ下位 EDSU2L 0003ADH EDSU 通信割込み選択レジスタ上位 EDSU2H R/W 0003AEH ROM ミラー制御レジスタ ROMM R/W 0003AFH EDSU 構成レジスタ EDSU R/W 0003B0H メモリパッチ制御 / ステータスレジスタ ch.0/1 0003B1H メモリパッチ制御 / ステータスレジスタ ch.0/1 0003B2H メモリパッチ制御 / ステータスレジスタ ch.2/3 0003B3H メモリパッチ制御 / ステータスレジスタ ch.2/3 0003B4H メモリパッチ制御 / ステータスレジスタ ch.4/5 0003B5H メモリパッチ制御 / ステータスレジスタ ch.4/5 0003B6H メモリパッチ制御 / ステータスレジスタ ch.6/7 0003B7H メモリパッチ制御 / ステータスレジスタ ch.6/7 0003B8H メモリパッチ機能 - パッチアドレス 0 下位 PFAL0 R/W 0003B9H メモリパッチ機能 - パッチアドレス 0 中位 PFAM0 R/W 0003BAH メモリパッチ機能 - パッチアドレス 0 上位 PFAH0 R/W 0003BBH メモリパッチ機能 - パッチアドレス 1 下位 PFAL1 R/W 0003BCH メモリパッチ機能 - パッチアドレス 1 中位 PFAM1 R/W 0003BDH メモリパッチ機能 - パッチアドレス 1 上位 PFAH1 R/W 0003BEH メモリパッチ機能 - パッチアドレス 2 下位 PFAL2 R/W DS07-13804-2 DSSRH R/W DER R/W R/W ⎯ ICR R/W R/W TBR R/W ⎯ EDSU2 PFCS0 R/W R/W R/W PFCS1 R/W R/W PFCS2 R/W R/W PFCS3 R/W R/W 25 MB96320 シリーズ I/O マップ MB96(F)32x ( 10 / 29 ) アドレス 26 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0003BFH メモリパッチ機能 - パッチアドレス 2 中位 PFAM2 R/W 0003C0H メモリパッチ機能 - パッチアドレス 2 上位 PFAH2 R/W 0003C1H メモリパッチ機能 - パッチアドレス 3 下位 PFAL3 R/W 0003C2H メモリパッチ機能 - パッチアドレス 3 中位 PFAM3 R/W 0003C3H メモリパッチ機能 - パッチアドレス 3 上位 PFAH3 R/W 0003C4H メモリパッチ機能 - パッチアドレス 4 下位 PFAL4 R/W 0003C5H メモリパッチ機能 - パッチアドレス 4 中位 PFAM4 R/W 0003C6H メモリパッチ機能 - パッチアドレス 4 上位 PFAH4 R/W 0003C7H メモリパッチ機能 - パッチアドレス 5 下位 PFAL5 R/W 0003C8H メモリパッチ機能 - パッチアドレス 5 中位 PFAM5 R/W 0003C9H メモリパッチ機能 - パッチアドレス 5 上位 PFAH5 R/W 0003CAH メモリパッチ機能 - パッチアドレス 6 下位 PFAL6 R/W 0003CBH メモリパッチ機能 - パッチアドレス 6 中位 PFAM6 R/W 0003CCH メモリパッチ機能 - パッチアドレス 6 上位 PFAH6 R/W 0003CDH メモリパッチ機能 - パッチアドレス 7 下位 PFAL7 R/W 0003CEH メモリパッチ機能 - パッチアドレス 7 中位 PFAM7 R/W 0003CFH メモリパッチ機能 - パッチアドレス 7 上位 PFAH7 R/W 0003D0H メモリパッチ機能 - パッチデータ 0 下位 PFDL0 0003D1H メモリパッチ機能 - パッチデータ 0 上位 PFDH0 0003D2H メモリパッチ機能 - パッチデータ 1 下位 PFDL1 0003D3H メモリパッチ機能 - パッチデータ 1 上位 PFDH1 0003D4H メモリパッチ機能 - パッチデータ 2 下位 PFDL2 0003D5H メモリパッチ機能 - パッチデータ 2 上位 PFDH2 0003D6H メモリパッチ機能 - パッチデータ 3 下位 PFDL3 0003D7H メモリパッチ機能 - パッチデータ 3 上位 PFDH3 0003D8H メモリパッチ機能 - パッチデータ 4 下位 PFDL4 0003D9H メモリパッチ機能 - パッチデータ 4 上位 PFDH4 0003DAH メモリパッチ機能 - パッチデータ 5 下位 PFDL5 0003DBH メモリパッチ機能 - パッチデータ 5 上位 PFDH5 0003DCH メモリパッチ機能 - パッチデータ 6 下位 PFDL6 0003DDH メモリパッチ機能 - パッチデータ 6 上位 PFDH6 PFD0 R/W R/W PFD1 R/W R/W PFD2 R/W R/W PFD3 R/W R/W PFD4 R/W R/W PFD5 R/W R/W PFD6 R/W R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 11 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス PFD7 R/W 0003DEH メモリパッチ機能 - パッチデータ 7 下位 PFDL7 0003DFH メモリパッチ機能 - パッチデータ 7 上位 PFDH7 0003E0H0003F0H 予約 0003F1H メモリコントロールステータスレジスタ A 0003F2H メモリタイミング構成レジスタ A 下位 MTCRAL 0003F3H メモリタイミング構成レジスタ A 上位 MTCRAH 0003F4H0003F8H 予約 0003F9H フラッシュメモリ書込み制御レジスタ 1 FMWC1 R/W 0003FAH フラッシュメモリ書込み制御レジスタ 2 FMWC2 R/W 0003FBH フラッシュメモリ書込み制御レジスタ 3 FMWC3 R/W 0003FCH フラッシュメモリ書込み制御レジスタ 4 FMWC4 R/W 0003FDH フラッシュメモリ書込み制御レジスタ 5 FMWC5 R/W 0003FEH, 0003FFH 予約 000400H スタンバイモード制御レジスタ SMCR R/W 000401H クロック選択レジスタ CKSR R/W 000402H クロック安定化選択レジスタ CKSSR R/W 000403H クロックモニタレジスタ CKMR R 000404H クロック周波数制御レジスタ下位 CKFCRL 000405H クロック周波数制御レジスタ上位 CKFCRH 000406H PLL 制御レジスタ下位 PLLCRL 000407H PLL 制御レジスタ上位 PLLCRH R/W 000408H RC クロックタイマ制御レジスタ RCTCR R/W 000409H メインクロックタイマ制御レジスタ MCTCR R/W 00040AH サブクロックタイマ制御レジスタ SCTCR R/W 00040BH クリア機能のあるリセット要因およびクロックステー タスレジスタ RCCSRC R 00040CH リセット構成レジスタ RCR R/W 00040DH リセット要因およびクロックステータスレジスタ RCCSR R 00040EH ウォッチドッグタイマ構成レジスタ WDTC R/W 00040FH ウォッチドッグタイマクリアパターンレジスタ WDTCP W DS07-13804-2 R/W ⎯ MCSRA R/W MTCRA R/W R/W ⎯ ⎯ CKFCR R/W R/W PLLCR R/W 27 MB96320 シリーズ I/O マップ MB96(F)32x ( 12 / 29 ) アドレス 28 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000410H000414H 予約 000415H クロック出力起動レジスタ COAR R/W 000416H クロック出力構成レジスタ 0 COCR0 R/W 000417H クロック出力構成レジスタ 1 COCR1 R/W 000418H クロックモジュレータ制御レジスタ CMCR R/W 000419H 予約 00041AH クロック変調パラメータレジスタ下位 CMPRL 00041BH クロック変調パラメータレジスタ上位 CMPRH 00041CH00042BH 予約 00042CH 電圧レギュレータ制御レジスタ VRCR R/W 00042DH クロック入力および LVD 制御レジスタ CILCR R/W 00042EH, 00042FH 予約 000430H I/O ポート P00 - データ方向レジスタ DDR00 R/W 000431H I/O ポート P01 - データ方向レジスタ DDR01 R/W 000432H I/O ポート P02 - データ方向レジスタ DDR02 R/W 000433H I/O ポート P03 - データ方向レジスタ DDR03 R/W 000434H I/O ポート P04 - データ方向レジスタ DDR04 R/W 000435H I/O ポート P05 - データ方向レジスタ DDR05 R/W 000436H I/O ポート P06 - データ方向レジスタ DDR06 R/W 000437H I/O ポート P07 - データ方向レジスタ DDR07 R/W 000438H 予約 000439H I/O ポート P09 - データ方向レジスタ 00043AH00043CH 予約 00043DH I/O ポート P13 - データ方向レジスタ 00043EH000440H 予約 000441H I/O ポート P17 - データ方向レジスタ 000442H, 000443H 予約 ⎯ CMPR R/W R/W ⎯ ⎯ ⎯ DDR09 R/W ⎯ DDR13 R/W ⎯ DDR17 R/W ⎯ DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 13 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000444H I/O ポート P00 - ポート入力許可レジスタ PIER00 R/W 000445H I/O ポート P01 - ポート入力許可レジスタ PIER01 R/W 000446H I/O ポート P02 - ポート入力許可レジスタ PIER02 R/W 000447H I/O ポート P03 - ポート入力許可レジスタ PIER03 R/W 000448H I/O ポート P04 - ポート入力許可レジスタ PIER04 R/W 000449H I/O ポート P05 - ポート入力許可レジスタ PIER05 R/W 00044AH I/O ポート P06 - ポート入力許可レジスタ PIER06 R/W 00044BH I/O ポート P07 - ポート入力許可レジスタ PIER07 R/W 00044CH 予約 00044DH I/O ポート P09 - ポート入力許可レジスタ 00044EH000450H 予約 000451H I/O ポート P13 - ポート入力許可レジスタ 000452H000454H 予約 000455H I/O ポート P17 - ポート入力許可レジスタ 000456H, 000457H 予約 000458H I/O ポート P00 - ポート入力レベルレジスタ PILR00 R/W 000459H I/O ポート P01 - ポート入力レベルレジスタ PILR01 R/W 00045AH I/O ポート P02 - ポート入力レベルレジスタ PILR02 R/W 00045BH I/O ポート P03 - ポート入力レベルレジスタ PILR03 R/W 00045CH I/O ポート P04 - ポート入力レベルレジスタ PILR04 R/W 00045DH I/O ポート P05 - ポート入力レベルレジスタ PILR05 R/W 00045EH I/O ポート P06 - ポート入力レベルレジスタ PILR06 R/W 00045FH I/O ポート P07 - ポート入力レベルレジスタ PILR07 R/W 000460H 予約 000461H I/O ポート P09 - ポート入力レベルレジスタ 000462H000464H 予約 000465H I/O ポート P13 - ポート入力レベルレジスタ 000466H000468H 予約 DS07-13804-2 ⎯ PIER09 R/W ⎯ PIER13 R/W ⎯ PIER17 R/W ⎯ ⎯ PILR09 R/W ⎯ PILR13 R/W ⎯ 29 MB96320 シリーズ I/O マップ MB96(F)32x ( 14 / 29 ) アドレス 30 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000469H I/O ポート P17 - ポート入力レベルレジスタ 00046AH, 00046BH 予約 00046CH I/O ポート P00 - 拡張ポート入力レベルレジスタ EPILR00 R/W 00046DH I/O ポート P01 - 拡張ポート入力レベルレジスタ EPILR01 R/W 00046EH I/O ポート P02 - 拡張ポート入力レベルレジスタ EPILR02 R/W 00046FH I/O ポート P03 - 拡張ポート入力レベルレジスタ EPILR03 R/W 000470H I/O ポート P04 - 拡張ポート入力レベルレジスタ EPILR04 R/W 000471H I/O ポート P05 - 拡張ポート入力レベルレジスタ EPILR05 R/W 000472H I/O ポート P06 - 拡張ポート入力レベルレジスタ EPILR06 R/W 000473H I/O ポート P07 - 拡張ポート入力レベルレジスタ EPILR07 R/W 000474H 予約 000475H I/O ポート P09 - 拡張ポート入力レベルレジスタ 000476H000478H 予約 000479H I/O ポート P13 - 拡張ポート入力レベルレジスタ 00047AH00047CH 予約 00047DH I/O ポート P17 - 拡張ポート入力レベルレジスタ 00047EH, 00047FH 予約 000480H I/O ポート P00 - ポート出力駆動レジスタ PODR00 R/W 000481H I/O ポート P01 - ポート出力駆動レジスタ PODR01 R/W 000482H I/O ポート P02 - ポート出力駆動レジスタ PODR02 R/W 000483H I/O ポート P03 - ポート出力駆動レジスタ PODR03 R/W 000484H I/O ポート P04 - ポート出力駆動レジスタ PODR04 R/W 000485H I/O ポート P05 - ポート出力駆動レジスタ PODR05 R/W 000486H I/O ポート P06 - ポート出力駆動レジスタ PODR06 R/W 000487H I/O ポート P07 - ポート出力駆動レジスタ PODR07 R/W 000488H 予約 000489H I/O ポート P09 - ポート出力駆動レジスタ 00048AH00048CH 予約 PILR17 R/W ⎯ ⎯ EPILR09 R/W ⎯ EPILR13 R/W ⎯ EPILR17 R/W ⎯ ⎯ PODR09 R/W ⎯ DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 15 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 00048DH I/O ポート P13 - ポート出力駆動レジスタ 00048EH000490H 予約 000491H I/O ポート P17 - ポート出力駆動レジスタ 000492H00049CH 予約 00049DH I/O ポート P09 - ポート上位駆動レジスタ 00049EH0004A7H 予約 0004A8H I/O ポート P00 - プルアップ抵抗制御レジスタ PUCR00 R/W 0004A9H I/O ポート P01 - プルアップ抵抗制御レジスタ PUCR01 R/W 0004AAH I/O ポート P02 - プルアップ抵抗制御レジスタ PUCR02 R/W 0004ABH I/O ポート P03 - プルアップ抵抗制御レジスタ PUCR03 R/W 0004ACH I/O ポート P04 - プルアップ抵抗制御レジスタ PUCR04 R/W 0004ADH I/O ポート P05 - プルアップ抵抗制御レジスタ PUCR05 R/W 0004AEH I/O ポート P06 - プルアップ抵抗制御レジスタ PUCR06 R/W 0004AFH I/O ポート P07 - プルアップ抵抗制御レジスタ PUCR07 R/W 0004B0H 予約 0004B1H I/O ポート P09 - プルアップ抵抗制御レジスタ 0004B2H0004B4H 予約 0004B5H I/O ポート P13 - プルアップ抵抗制御レジスタ 0004B6H0004B8H 予約 0004B9H I/O ポート P17 - プルアップ抵抗制御レジスタ 0004BAH, 0004BBH 予約 0004BCH I/O ポート P00 - 外部端子状態レジスタ EPSR00 R 0004BDH I/O ポート P01 - 外部端子状態レジスタ EPSR01 R 0004BEH I/O ポート P02 - 外部端子状態レジスタ EPSR02 R 0004BFH I/O ポート P03 - 外部端子状態レジスタ EPSR03 R 0004C0H I/O ポート P04 - 外部端子状態レジスタ EPSR04 R 0004C1H I/O ポート P05 - 外部端子状態レジスタ EPSR05 R DS07-13804-2 PODR13 R/W ⎯ PODR17 R/W ⎯ PHDR09 R/W ⎯ ⎯ PUCR09 R/W ⎯ PUCR13 R/W ⎯ PUCR17 R/W ⎯ 31 MB96320 シリーズ I/O マップ MB96(F)32x ( 16 / 29 ) アドレス 32 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0004C2H I/O ポート P06 - 外部端子状態レジスタ EPSR06 R 0004C3H I/O ポート P07 - 外部端子状態レジスタ EPSR07 R 0004C4H 予約 0004C5H I/O ポート P09 - 外部端子状態レジスタ 0004C6H0004C8H 予約 0004C9H I/O ポート P13 - 外部端子状態レジスタ 0004CAH0004CCH 予約 0004CDH I/O ポート P17 - 外部端子状態レジスタ 0004CEH, 0004CFH 予約 0004D0H ADC アナログ入力許可レジスタ 0 ADER0 R/W 0004D1H ADC アナログ入力許可レジスタ 1 ADER1 R/W 0004D2H ADC アナログ入力許可レジスタ 2 ADER2 R/W 0004D3H ADC アナログ入力許可レジスタ 3 ADER3 R/W 0004D4H ADC アナログ入力許可レジスタ 4 ADER4 R/W 0004D5H 予約 0004D6H 周辺リソースリロケーションレジスタ 0 PRRR0 R/W 0004D7H 周辺リソースリロケーションレジスタ 1 PRRR1 R/W 0004D8H 周辺リソースリロケーションレジスタ 2 PRRR2 R/W 0004D9H 周辺リソースリロケーションレジスタ 3 PRRR3 R/W 0004DAH 周辺リソースリロケーションレジスタ 4 PRRR4 R/W 0004DBH 周辺リソースリロケーションレジスタ 5 PRRR5 R/W 0004DCH 周辺リソースリロケーションレジスタ 6 PRRR6 R/W 0004DDH 周辺リソースリロケーションレジスタ 7 PRRR7 R/W 0004DEH 周辺リソースリロケーションレジスタ 8 PRRR8 R/W 0004DFH 周辺リソースリロケーションレジスタ 9 PRRR9 R/W 0004E0H RTC - サブセカンドレジスタ L WTBRL0 0004E1H RTC - サブセカンドレジスタ M WTBRH0 R/W 0004E2H RTC - サブセカンドレジスタ H WTBR1 R/W 0004E3H RTC - セカンドレジスタ WTSR R/W EPSR09 R - EPSR13 R ⎯ EPSR17 R ⎯ ⎯ WTBR0 R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 17 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0004E4H RTC - 分 WTMR R/W 0004E5H RTC - 時 WTHR R/W 0004E6H RTC - タイマ制御拡張レジスタ WTCER R/W 0004E7H RTC - クロック選択レジスタ WTCKSR R/W 0004E8H RTC - タイマ制御レジスタ下位 WTCRL 0004E9H RTC - タイマ制御レジスタ上位 WTCRH R/W 0004EAH CAL - 補正ユニット制御レジスタ CUCR R/W 0004EBH 予約 0004ECH CAL - 経過時間タイマデータレジスタ下位 CUTDL 0004EDH CAL - 経過時間タイマデータレジスタ上位 CUTDH 0004EEH CAL - 補正タイマレジスタ 2 下位 CUTR2L 0004EFH CAL - 補正タイマレジスタ 2 上位 CUTR2H 0004F0H CAL - 補正タイマレジスタ 1 下位 CUTR1L 0004F1H CAL - 補正タイマレジスタ 1 上位 CUTR1H 0004F2H0004F9H 予約 0004FAH RLT - タイマ入力選択 ( カスケード用 ) 0004FBH0004FFH 予約 000500H FRT2 - フリーランタイマデータレジスタ 000501H FRT2 - フリーランタイマデータレジスタ 000502H FRT2 - フリーランタイマコントロールステータスレジ スタ下位 TCCSL2 000503H FRT2 - フリーランタイマコントロールステータスレジ スタ上位 TCCSH2 000504H FRT3 - フリーランタイマデータレジスタ 000505H FRT3 - フリーランタイマデータレジスタ 000506H FRT3 - フリーランタイマコントロールステータスレジ スタ下位 TCCSL3 000507H FRT3 - フリーランタイマコントロールステータスレジ スタ上位 TCCSH3 000508H00050DH 予約 00050EH OCU10 - アウトプットコンペア制御ステータス DS07-13804-2 WTCR R/W ⎯ CUTD R/W R/W CUTR2 R R CUTR1 R R ⎯ TMISR R/W ⎯ TCDT2 R/W R/W TCCS2 R/W R/W TCDT3 R/W R/W TCCS3 R/W R/W ⎯ OCS10 R/W 33 MB96320 シリーズ I/O マップ MB96(F)32x ( 18 / 29 ) アドレス 34 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 00050FH OCU11 - アウトプットコンペア制御ステータス 000510H OCU10 - コンペアレジスタ 000511H OCU10 - コンペアレジスタ 000512H OCU11 - コンペアレジスタ 000513H OCU11 - コンペアレジスタ 000514H ICU8/ICU9 - コントロールステータスレジスタ ICS89 R/W 000515H ICU8/ICU9 - エッジレジスタ ICE89 R/W 000516H ICU8 - キャプチャレジスタ下位 IPCPL8 000517H ICU8 - キャプチャレジスタ上位 IPCPH8 000518H ICU9 - キャプチャレジスタ下位 IPCPL9 000519H ICU9 - キャプチャレジスタ上位 IPCPH9 R 00051AH ICU10/ICU11 - コントロールステータスレジスタ ICS1011 R/W 00051BH ICU10/ICU11 - エッジレジスタ ICE1011 R/W 00051CH ICU10 - キャプチャレジスタ下位 IPCPL10 00051DH ICU10 - キャプチャレジスタ上位 IPCPH10 00051EH ICU11 - キャプチャレジスタ下位 IPCPL11 00051FH ICU11 - キャプチャレジスタ上位 IPCPH11 000520H00053DH 予約 00053EH USART7 - シリアルモードレジスタ SMR7 R/W 00053FH USART7 - シリアル制御レジスタ SCR7 R/W 000540H USART7 - シリアル TX レジスタ TDR7 W 000540H USART7 - シリアル RX レジスタ RDR7 R 000541H USART7 - シリアルステータスレジスタ SSR7 R/W 000542H USART7 - 拡張通信制御レジスタ ECCR7 R/W 000543H USART7 - 拡張通信ステータスレジスタ ESCR7 R/W 000544H USART7 - ボーレートジェネレータレジスタ下位 BGRL7 000545H USART7 - ボーレートジェネレータレジスタ上位 BGRH7 R/W 000546H USART7 - 拡張シリアル割込みレジスタ ESIR7 R/W 000547H 予約 000548H USART8 - シリアルモードレジスタ SMR8 R/W 000549H USART8 - シリアル制御レジスタ SCR8 R/W OCS11 R/W OCCP10 R/W R/W OCCP11 R/W R/W IPCP8 R R IPCP9 IPCP10 R R R IPCP11 R R ⎯ BGR7 R/W ⎯ DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 19 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 00054AH USART8 - シリアル TX レジスタ TDR8 W 00054AH USART8 - シリアル RX レジスタ RDR8 R 00054BH USART8 - シリアルステータスレジスタ SSR8 R/W 00054CH USART8 - 拡張通信制御レジスタ ECCR8 R/W 00054DH USART8 - 拡張通信ステータスレジスタ ESCR8 R/W 00054EH USART8 - ボーレートジェネレータレジスタ下位 BGRL8 00054FH USART8 - ボーレートジェネレータレジスタ上位 BGRH8 R/W 000550H USART8 - 拡張シリアル割込みレジスタ ESIR8 R/W 000551H000563H 予約 000564H PPG6 - タイマレジスタ 000565H PPG6 - タイマレジスタ 000566H PPG6 - 周期設定レジスタ 000567H PPG6 - 周期設定レジスタ 000568H PPG6 - デューティ周期レジスタ 000569H PPG6 - デューティ周期レジスタ 00056AH PPG6 - コントロールステータスレジスタ下位 PCNL6 00056BH PPG6 - コントロールステータスレジスタ上位 PCNH6 00056CH PPG7 - タイマレジスタ 00056DH PPG7 - タイマレジスタ 00056EH PPG7 - 周期設定レジスタ 00056FH PPG7 - 周期設定レジスタ 000570H PPG7 - デューティ周期レジスタ 000571H PPG7 - デューティ周期レジスタ 000572H PPG7 - コントロールステータスレジスタ下位 PCNL7 000573H PPG7 - コントロールステータスレジスタ上位 PCNH7 000574H PPG11-PPG8 - 汎用制御レジスタ 1 下位 GCN1L2 000575H PPG11-PPG8 - 汎用制御レジスタ 1 上位 GCN1H2 000576H PPG11-PPG8 - 汎用制御レジスタ 2 下位 GCN2L2 000577H PPG11-PPG8 - 汎用制御レジスタ 2 上位 GCN2H2 000578H PPG8 - タイマレジスタ 000579H PPG8 - タイマレジスタ DS07-13804-2 BGR8 R/W ⎯ PTMR6 R R PCSR6 W W PDUT6 W W PCN6 R/W R/W PTMR7 R R PCSR7 W W PDUT7 W W PCN7 R/W R/W GCN12 R/W R/W GCN22 R/W R/W PTMR8 R R 35 MB96320 シリーズ I/O マップ MB96(F)32x ( 20 / 29 ) アドレス 36 レジスタ 略称 8 ビット アクセス 00057AH PPG8 - 周期設定レジスタ 00057BH PPG8 - 周期設定レジスタ 00057CH PPG8 - デューティ周期レジスタ 00057DH PPG8 - デューティ周期レジスタ 00057EH PPG8 - コントロールステータスレジスタ下位 PCNL8 00057FH PPG8 - コントロールステータスレジスタ上位 PCNH8 000580H PPG9 - タイマレジスタ 000581H PPG9 - タイマレジスタ 000582H PPG9 - 周期設定レジスタ 000583H PPG9 - 周期設定レジスタ 000584H PPG9 - デューティ周期レジスタ 000585H PPG9 - デューティ周期レジスタ 000586H PPG9 - コントロールステータスレジスタ下位 PCNL9 000587H PPG9 - コントロールステータスレジスタ上位 PCNH9 000588H PPG10 - タイマレジスタ 000589H PPG10 - タイマレジスタ 00058AH PPG10 - 周期設定レジスタ 00058BH PPG10 - 周期設定レジスタ 00058CH PPG10 - デューティ周期レジスタ 00058DH PPG10 - デューティ周期レジスタ 00058EH PPG10 - コントロールステータスレジスタ下位 PCNL10 00058FH PPG10 - コントロールステータスレジスタ上位 PCNH10 000590H PPG11 - タイマレジスタ 000591H PPG11 - タイマレジスタ 000592H PPG11 - 周期設定レジスタ 000593H PPG11 - 周期設定レジスタ 000594H PPG11 - デューティ周期レジスタ 000595H PPG11 - デューティ周期レジスタ 000596H PPG11 - コントロールステータスレジスタ下位 PCNL11 000597H PPG11 - コントロールステータスレジスタ上位 PCNH11 000598H PPG15-PPG12 - 汎用制御レジスタ 1 下位 GCN1L3 略称 16 ビット アクセス アクセス PCSR8 W W PDUT8 W W PCN8 R/W R/W PTMR9 R R PCSR9 W W PDUT9 W W PCN9 R/W R/W PTMR10 R R PCSR10 W W PDUT10 W W PCN10 R/W R/W PTMR11 R R PCSR11 W W PDUT11 W W PCN11 R/W R/W GCN13 R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 21 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 000599H PPG15-PPG12 - 汎用制御レジスタ 1 上位 GCN1H3 00059AH PPG15-PPG12 - 汎用制御レジスタ 2 下位 GCN2L3 00059BH PPG15-PPG12 - 汎用制御レジスタ 2 上位 GCN2H3 00059CH PPG12 - タイマレジスタ 00059DH PPG12 - タイマレジスタ 00059EH PPG12 - 周期設定レジスタ 00059FH PPG12 - 周期設定レジスタ 0005A0H PPG12 - デューティ周期レジスタ 0005A1H PPG12 - デューティ周期レジスタ 0005A2H PPG12 - コントロールステータスレジスタ下位 PCNL12 0005A3H PPG12 - コントロールステータスレジスタ上位 PCNH12 0005A4H PPG13 - タイマレジスタ 0005A5H PPG13 - タイマレジスタ 0005A6H PPG13 - 周期設定レジスタ 0005A7H PPG13 - 周期設定レジスタ 0005A8H PPG13 - デューティ周期レジスタ 0005A9H PPG13 - デューティ周期レジスタ 0005AAH PPG13 - コントロールステータスレジスタ下位 PCNL13 0005ABH PPG13 - コントロールステータスレジスタ上位 PCNH13 0005ACH PPG14 - タイマレジスタ 0005ADH PPG14 - タイマレジスタ 0005AEH PPG14 - 周期設定レジスタ 0005AFH PPG14 - 周期設定レジスタ 0005B0H PPG14 - デューティ周期レジスタ 0005B1H PPG14 - デューティ周期レジスタ 0005B2H PPG14 - コントロールステータスレジスタ下位 PCNL14 0005B3H PPG14 - コントロールステータスレジスタ上位 PCNH14 0005B4H PPG15 - タイマレジスタ 0005B5H PPG15 - タイマレジスタ 0005B6H PPG15 - 周期設定レジスタ 0005B7H PPG15 - 周期設定レジスタ DS07-13804-2 略称 16 ビット アクセス アクセス R/W GCN23 R/W R/W PTMR12 R R PCSR12 W W PDUT12 W W PCN12 R/W R/W PTMR13 R R PCSR13 W W PDUT13 W W PCN13 R/W R/W PTMR14 R R PCSR14 W W PDUT14 W W PCN14 R/W R/W PTMR15 R R PCSR15 W W 37 MB96320 シリーズ I/O マップ MB96(F)32x ( 22 / 29 ) アドレス 38 レジスタ 略称 8 ビット アクセス 0005B8H PPG15 - デューティ周期レジスタ 0005B9H PPG15 - デューティ周期レジスタ 0005BAH PPG15 - コントロールステータスレジスタ下位 PCNL15 0005BBH PPG15 - コントロールステータスレジスタ上位 PCNH15 0005BCH PPG19-PPG16 - 汎用制御レジスタ 1 下位 GCN1L4 0005BDH PPG19-PPG16 - 汎用制御レジスタ 1 上位 GCN1H4 0005BEH PPG19-PPG16 - 汎用制御レジスタ 2 下位 GCN2L4 0005BFH PPG19-PPG16 - 汎用制御レジスタ 2 上位 GCN2H4 0005C0H PPG16 - タイマレジスタ 0005C1H PPG16 - タイマレジスタ 0005C2H PPG16 - 周期設定レジスタ 0005C3H PPG16 - 周期設定レジスタ 0005C4H PPG16 - デューティ周期レジスタ 0005C5H PPG16 - デューティ周期レジスタ 0005C6H PPG16 - コントロールステータスレジスタ下位 PCNL16 0005C7H PPG16 - コントロールステータスレジスタ上位 PCNH16 0005C8H PPG17 - タイマレジスタ 0005C9H PPG17 - タイマレジスタ 0005CAH PPG17 - 周期設定レジスタ 0005CBH PPG17 - 周期設定レジスタ 0005CCH PPG17 - デューティ周期レジスタ 0005CDH PPG17 - デューティ周期レジスタ 0005CEH PPG17 - コントロールステータスレジスタ下位 PCNL17 0005CFH PPG17 - コントロールステータスレジスタ上位 PCNH17 0005D0H PPG18 - タイマレジスタ 0005D1H PPG18 - タイマレジスタ 0005D2H PPG18 - 周期設定レジスタ 0005D3H PPG18 - 周期設定レジスタ 0005D4H PPG18 - デューティ周期レジスタ 0005D5H PPG18 - デューティ周期レジスタ 0005D6H PPG18 - コントロールステータスレジスタ下位 略称 16 ビット アクセス アクセス PDUT15 W W PCN15 R/W R/W GCN14 R/W R/W GCN24 R/W R/W PTMR16 R R PCSR16 W W PDUT16 W W PCN16 R/W R/W PTMR17 R R PCSR17 W W PDUT17 W W PCN17 R/W R/W PTMR18 R R PCSR18 W W PDUT18 W W PCNL18 PCN18 R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 23 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0005D7H PPG18 - コントロールステータスレジスタ上位 0005D8H PPG19 - タイマレジスタ 0005D9H PPG19 - タイマレジスタ 0005DAH PPG19 - 周期設定レジスタ 0005DBH PPG19 - 周期設定レジスタ 0005DCH PPG19 - デューティ周期レジスタ 0005DDH PPG19 - デューティ周期レジスタ 0005DEH PPG19 - コントロールステータスレジスタ下位 PCNL19 0005DFH PPG19 - コントロールステータスレジスタ上位 PCNH19 0005E0H00065FH 予約 000660H 周辺リソースリロケーションレジスタ 10 PRRR10 R/W 000661H 周辺リソースリロケーションレジスタ 11 PRRR11 R/W 000662H 周辺リソースリロケーションレジスタ 12 PRRR12 R/W 000663H 周辺リソースリロケーションレジスタ 13 PRRR13 W 000664H0006DFH 予約 0006E0H 外部バス - 領域構成レジスタ 0 下位 EACL0 0006E1H 外部バス - 領域構成レジスタ 0 上位 EACH0 0006E2H 外部バス - 領域構成レジスタ 1 下位 EACL1 0006E3H 外部バス - 領域構成レジスタ 1 上位 EACH1 0006E4H 外部バス - 領域構成レジスタ 2 下位 EACL2 0006E5H 外部バス - 領域構成レジスタ 2 上位 EACH2 0006E6H 外部バス - 領域構成レジスタ 3 下位 EACL3 0006E7H 外部バス - 領域構成レジスタ 3 上位 EACH3 0006E8H 外部バス - 領域構成レジスタ 4 下位 EACL4 0006E9H 外部バス - 領域構成レジスタ 4 上位 EACH4 0006EAH 外部バス - 領域構成レジスタ 5 下位 EACL5 0006EBH 外部バス - 領域構成レジスタ 5 上位 EACH5 R/W 0006ECH 外部バス - 領域選択レジスタ 2 EAS2 R/W 0006EDH 外部バス - 領域選択レジスタ 3 EAS3 R/W 0006EEH 外部バス - 領域選択レジスタ 4 EAS4 R/W DS07-13804-2 PCNH18 R/W PTMR19 R R PCSR19 W W PDUT19 W W PCN19 R/W R/W ⎯ ⎯ EAC0 R/W R/W EAC1 R/W R/W EAC2 R/W R/W EAC3 R/W R/W EAC4 R/W R/W EAC5 R/W 39 MB96320 シリーズ I/O マップ MB96(F)32x ( 24 / 29 ) アドレス 40 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0006EFH 外部バス - 領域選択レジスタ 5 EAS5 R/W 0006F0H 外部バス - モードレジスタ EBM R/W 0006F1H 外部バス - クロックおよび機能レジスタ EBCF R/W 0006F2H 外部バス - アドレス出力許可レジスタ 0 EBAE0 R/W 0006F3H 外部バス - アドレス出力許可レジスタ 1 EBAE1 R/W 0006F4H 外部バス - アドレス出力許可レジスタ 2 EBAE2 R/W 0006F5H 外部バス - 制御信号レジスタ EBCS R/W 0006F6H0007FFH 予約 000800H CAN1 - 制御レジスタ下位 CTRLRL1 000801H CAN1 - 制御レジスタ上位 ( 予約 ) CTRLRH1 000802H CAN1 - ステータスレジスタ下位 STATRL1 000803H CAN1 - ステータスレジスタ上位 ( 予約 ) STATRH1 000804H CAN1 - エラーカウンタ下位 ( 送信 ) ERRCNTL1 000805H CAN1 - エラーカウンタ上位 ( 受信 ) ERRCNTH1 000806H CAN1 - ビットタイミングレジスタ下位 BTRL1 000807H CAN1 - ビットタイミングレジスタ上位 BTRH1 000808H CAN1 - 割込みレジスタ下位 INTRL1 000809H CAN1 - 割込みレジスタ上位 INTRH1 00080AH CAN1 - テストレジスタ下位 TESTRL1 00080BH CAN1 - テストレジスタ上位 ( 予約 ) TESTRH1 00080CH CAN1 - BRP 拡張レジスタ下位 BRPERL1 00080DH CAN1 - BRP 拡張レジスタ上位 ( 予約 ) BRPERH1 00080EH, 00080FH 予約 000810H CAN1 - IF1 コマンドリクエストレジスタ下位 IF1CREQL1 000811H CAN1 - IF1 コマンドリクエストレジスタ上位 IF1CREQH1 000812H CAN1 - IF1 コマンドマスクレジスタ下位 IF1CMSKL1 000813H CAN1 - IF1 コマンドマスクレジスタ上位 ( 予約 ) IF1CMSKH1 000814H CAN1 - IF1 マスク 1 レジスタ下位 IF1MSK1L1 000815H CAN1 - IF1 マスク 1 レジスタ上位 IF1MSK1H1 000816H CAN1 - IF1 マスク 2 レジスタ下位 IF1MSK2L1 ⎯ CTRLR1 R/W R STATR1 R/W R ERRCNT1 R R BTR1 R/W R/W INTR1 R R TESTR1 R/W R BRPER1 R/W R ⎯ IF1CREQ1 R/W R/W IF1CMSK1 R/W R IF1MSK11 R/W R/W IF1MSK21 R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 25 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 000817H CAN1 - IF1 マスク 2 レジスタ上位 IF1MSK2H1 000818H CAN1 - IF1 アービトレーション 1 レジスタ下位 IF1ARB1L1 000819H CAN1 - IF1 アービトレーション 1 レジスタ上位 IF1ARB1H1 00081AH CAN1 - IF1 アービトレーション 2 レジスタ下位 IF1ARB2L1 00081BH CAN1 - IF1 アービトレーション 2 レジスタ上位 IF1ARB2H1 00081CH CAN1 - IF1 メッセージ制御レジスタ下位 IF1MCTRL1 00081DH CAN1 - IF1 メッセージ制御レジスタ上位 IF1MCTRH1 00081EH CAN1 - IF1 データ A1 下位 IF1DTA1L1 00081FH CAN1 - IF1 データ A1 上位 IF1DTA1H1 000820H CAN1 - IF1 データ A2 下位 IF1DTA2L1 000821H CAN1 - IF1 データ A2 上位 IF1DTA2H1 000822H CAN1 - IF1 データ B1 下位 IF1DTB1L1 000823H CAN1 - IF1 データ B1 上位 IF1DTB1H1 000824H CAN1 - IF1 データ B2 下位 IF1DTB2L1 000825H CAN1 - IF1 データ B2 上位 IF1DTB2H1 000826H00083FH 予約 000840H CAN1 - IF2 コマンドリクエストレジスタ下位 IF2CREQL1 000841H CAN1 - IF2 コマンドリクエストレジスタ上位 IF2CREQH1 000842H CAN1 - IF2 コマンドマスクレジスタ下位 IF2CMSKL1 000843H CAN1 - IF2 コマンドマスクレジスタ上位 ( 予約 ) IF2CMSKH1 000844H CAN1 - IF2 マスク 1 レジスタ下位 IF2MSK1L1 000845H CAN1 - IF2 マスク 1 レジスタ上位 IF2MSK1H1 000846H CAN1 - IF2 マスク 2 レジスタ下位 IF2MSK2L1 000847H CAN1 - IF2 マスク 2 レジスタ上位 IF2MSK2H1 000848H CAN1 - IF2 アービトレーション 1 レジスタ下位 IF2ARB1L1 000849H CAN1 - IF2 アービトレーション 1 レジスタ上位 IF2ARB1H1 00084AH CAN1 - IF2 アービトレーション 2 レジスタ下位 IF2ARB2L1 00084BH CAN1 - IF2 アービトレーション 2 レジスタ上位 IF2ARB2H1 00084CH CAN1 - IF2 メッセージ制御レジスタ下位 IF2MCTRL1 00084DH CAN1 - IF2 メッセージ制御レジスタ上位 IF2MCTRH1 00084EH CAN1 - IF2 データ A1 下位 IF2DTA1L1 DS07-13804-2 略称 16 ビット アクセス アクセス R/W IF1ARB11 R/W R/W IF1ARB21 R/W R/W IF1MCTR1 R/W R/W IF1DTA11 R/W R/W IF1DTA21 R/W R/W IF1DTB11 R/W R/W IF1DTB21 R/W R/W ⎯ IF2CREQ1 R/W R/W IF2CMSK1 R/W R IF2MSK11 R/W R/W IF2MSK21 R/W R/W IF2ARB11 R/W R/W IF2ARB21 R/W R/W IF2MCTR1 R/W R/W IF2DTA11 R/W 41 MB96320 シリーズ I/O マップ MB96(F)32x ( 26 / 29 ) アドレス 42 レジスタ 略称 8 ビット アクセス 00084FH CAN1 - IF2 データ A1 上位 IF2DTA1H1 000850H CAN1 - IF2 データ A2 下位 IF2DTA2L1 000851H CAN1 - IF2 データ A2 上位 IF2DTA2H1 000852H CAN1 - IF2 データ B1 下位 IF2DTB1L1 000853H CAN1 - IF2 データ B1 上位 IF2DTB1H1 000854H CAN1 - IF2 データ B2 下位 IF2DTB2L1 000855H CAN1 - IF2 データ B2 上位 IF2DTB2H1 000856H00087FH 予約 000880H CAN1 - 送信リクエスト 1 レジスタ下位 TREQR1L1 000881H CAN1 - 送信リクエスト 1 レジスタ上位 TREQR1H1 000882H CAN1 - 送信リクエスト 2 レジスタ下位 TREQR2L1 000883H CAN1 - 送信リクエスト 2 レジスタ上位 TREQR2H1 000884H00088FH 予約 000890H CAN1 - 新規データ 1 レジスタ下位 NEWDT1L1 000891H CAN1 - 新規データ 1 レジスタ上位 NEWDT1H1 000892H CAN1 - 新規データ 2 レジスタ下位 NEWDT2L1 000893H CAN1 - 新規データ 2 レジスタ上位 NEWDT2H1 000894H00089FH 予約 0008A0H CAN1 - 割込み保留 1 レジスタ下位 INTPND1L1 0008A1H CAN1 - 割込み保留 1 レジスタ上位 INTPND1H1 0008A2H CAN1 - 割込み保留 2 レジスタ下位 INTPND2L1 0008A3H CAN1 - 割込み保留 2 レジスタ上位 INTPND2H1 0008A4H0008AFH 予約 0008B0H CAN1 - メッセージ有効 1 レジスタ下位 MSGVAL1L1 0008B1H CAN1 - メッセージ有効 1 レジスタ上位 MSGVAL1H1 0008B2H CAN1 - メッセージ有効 2 レジスタ下位 MSGVAL2L1 0008B3H CAN1 - メッセージ有効 2 レジスタ上位 MSGVAL2H1 0008B4H0008CDH 予約 略称 16 ビット アクセス アクセス R/W IF2DTA21 R/W R/W IF2DTB11 R/W R/W IF2DTB21 R/W R/W ⎯ TREQR11 R R TREQR21 R R ⎯ NEWDT11 R R NEWDT21 R R ⎯ INTPND11 R R INTPND21 R R ⎯ MSGVAL11 R R MSGVAL21 R R ⎯ DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 27 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 0008CEH CAN1 - 出力許可レジスタ 0008CFH0008FFH 予約 000900H CAN2 - 制御レジスタ下位 CTRLRL2 000901H CAN2 - 制御レジスタ上位 ( 予約 ) CTRLRH2 000902H CAN2 - ステータスレジスタ下位 STATRL2 000903H CAN2 - ステータスレジスタ上位 ( 予約 ) STATRH2 000904H CAN2 - エラーカウンタ下位 ( 送信 ) ERRCNTL2 000905H CAN2 - エラーカウンタ上位 ( 受信 ) ERRCNTH2 000906H CAN2 - ビットタイミングレジスタ下位 BTRL2 000907H CAN2 - ビットタイミングレジスタ上位 BTRH2 000908H CAN2 - 割込みレジスタ下位 INTRL2 000909H CAN2 - 割込みレジスタ上位 INTRH2 00090AH CAN2 - テストレジスタ下位 TESTRL2 00090BH CAN2 - テストレジスタ上位 ( 予約 ) TESTRH2 00090CH CAN2 - BRP 拡張レジスタ下位 BRPERL2 00090DH CAN2 - BRP 拡張レジスタ上位 ( 予約 ) BRPERH2 00090EH, 00090FH 予約 000910H CAN2 - IF1 コマンドリクエストレジスタ下位 IF1CREQL2 000911H CAN2 - IF1 コマンドリクエストレジスタ上位 IF1CREQH2 000912H CAN2 - IF1 コマンドマスクレジスタ下位 IF1CMSKL2 000913H CAN2 - IF1 コマンドマスクレジスタ上位 ( 予約 ) IF1CMSKH2 000914H CAN2 - IF1 マスク 1 レジスタ下位 IF1MSK1L2 000915H CAN2 - IF1 マスク 1 レジスタ上位 IF1MSK1H2 000916H CAN2 - IF1 マスク 2 レジスタ下位 IF1MSK2L2 000917H CAN2 - IF1 マスク 2 レジスタ上位 IF1MSK2H2 000918H CAN2 - IF1 アービトレーション 1 レジスタ下位 IF1ARB1L2 000919H CAN2 - IF1 アービトレーション 1 レジスタ上位 IF1ARB1H2 00091AH CAN2 - IF1 アービトレーション 2 レジスタ下位 IF1ARB2L2 00091BH CAN2 - IF1 アービトレーション 2 レジスタ上位 IF1ARB2H2 00091CH CAN2 - IF1 メッセージ制御レジスタ下位 IF1MCTRL2 DS07-13804-2 略称 16 ビット アクセス COER1 アクセス R/W ⎯ CTRLR2 R/W R STATR2 R/W R ERRCNT2 R R BTR2 R/W R/W INTR2 R R TESTR2 R/W R BRPER2 R/W R ⎯ IF1CREQ2 R/W R/W IF1CMSK2 R/W R IF1MSK12 R/W R/W IF1MSK22 R/W R/W IF1ARB12 R/W R/W IF1ARB22 R/W R/W IF1MCTR2 R/W 43 MB96320 シリーズ I/O マップ MB96(F)32x ( 28 / 29 ) アドレス 44 レジスタ 略称 8 ビット アクセス 00091DH CAN2 - IF1 メッセージ制御レジスタ上位 IF1MCTRH2 00091EH CAN2 - IF1 データ A1 下位 IF1DTA1L2 00091FH CAN2 - IF1 データ A1 上位 IF1DTA1H2 000920H CAN2 - IF1 データ A2 下位 IF1DTA2L2 000921H CAN2 - IF1 データ A2 上位 IF1DTA2H2 000922H CAN2 - IF1 データ B1 下位 IF1DTB1L2 000923H CAN2 - IF1 データ B1 上位 IF1DTB1H2 000924H CAN2 - IF1 データ B2 下位 IF1DTB2L2 000925H CAN2 - IF1 データ B2 上位 IF1DTB2H2 000926H00093FH 予約 000940H CAN2 - IF2 コマンドリクエストレジスタ下位 IF2CREQL2 000941H CAN2 - IF2 コマンドリクエストレジスタ上位 IF2CREQH2 000942H CAN2 - IF2 コマンドマスクレジスタ下位 IF2CMSKL2 000943H CAN2 - IF2 コマンドマスクレジスタ上位 ( 予約 ) IF2CMSKH2 000944H CAN2 - IF2 マスク 1 レジスタ下位 IF2MSK1L2 000945H CAN2 - IF2 マスク 1 レジスタ上位 IF2MSK1H2 000946H CAN2 - IF2 マスク 2 レジスタ下位 IF2MSK2L2 000947H CAN2 - IF2 マスク 2 レジスタ上位 IF2MSK2H2 000948H CAN2 - IF2 アービトレーション 1 レジスタ下位 IF2ARB1L2 000949H CAN2 - IF2 アービトレーション 1 レジスタ上位 IF2ARB1H2 00094AH CAN2 - IF2 アービトレーション 2 レジスタ下位 IF2ARB2L2 00094BH CAN2 - IF2 アービトレーション 2 レジスタ上位 IF2ARB2H2 00094CH CAN2 - IF2 メッセージ制御レジスタ下位 IF2MCTRL2 00094DH CAN2 - IF2 メッセージ制御レジスタ上位 IF2MCTRH2 00094EH CAN2 - IF2 データ A1 下位 IF2DTA1L2 00094FH CAN2 - IF2 データ A1 上位 IF2DTA1H2 000950H CAN2 - IF2 データ A2 下位 IF2DTA2L2 000951H CAN2 - IF2 データ A2 上位 IF2DTA2H2 000952H CAN2 - IF2 データ B1 下位 IF2DTB1L2 000953H CAN2 - IF2 データ B1 上位 IF2DTB1H2 000954H CAN2 - IF2 データ B2 下位 IF2DTB2L2 略称 16 ビット アクセス アクセス R/W IF1DTA12 R/W R/W IF1DTA22 R/W R/W IF1DTB12 R/W R/W IF1DTB22 R/W R/W ⎯ IF2CREQ2 R/W R/W IF2CMSK2 R/W R IF2MSK12 R/W R/W IF2MSK22 R/W R/W IF2ARB12 R/W R/W IF2ARB22 R/W R/W IF2MCTR2 R/W R/W IF2DTA12 R/W R/W IF2DTA22 R/W R/W IF2DTB12 R/W R/W IF2DTB22 R/W DS07-13804-2 MB96320 シリーズ I/O マップ MB96(F)32x ( 29 / 29 ) アドレス レジスタ 略称 8 ビット アクセス 000955H CAN2 - IF2 データ B2 上位 000956H00097FH 予約 000980H CAN2 - 送信リクエスト 1 レジスタ下位 TREQR1L2 000981H CAN2 - 送信リクエスト 1 レジスタ上位 TREQR1H2 000982H CAN2 - 送信リクエスト 2 レジスタ下位 TREQR2L2 000983H CAN2 - 送信リクエスト 2 レジスタ上位 TREQR2H2 000984H00098FH 予約 000990H CAN2 - 新規データ 1 レジスタ下位 NEWDT1L2 000991H CAN2 - 新規データ 1 レジスタ上位 NEWDT1H2 000992H CAN2 - 新規データ 2 レジスタ下位 NEWDT2L2 000993H CAN2 - 新規データ 2 レジスタ上位 NEWDT2H2 000994H00099FH 予約 0009A0H CAN2 - 割込み保留 1 レジスタ下位 INTPND1L2 0009A1H CAN2 - 割込み保留 1 レジスタ上位 INTPND1H2 0009A2H CAN2 - 割込み保留 2 レジスタ下位 INTPND2L2 0009A3H CAN2 - 割込み保留 2 レジスタ上位 INTPND2H2 0009A4H0009AFH 予約 0009B0H CAN2 - メッセージ有効 1 レジスタ下位 MSGVAL1L2 0009B1H CAN2 - メッセージ有効 1 レジスタ上位 MSGVAL1H2 0009B2H CAN2 - メッセージ有効 2 レジスタ下位 MSGVAL2L2 0009B3H CAN2 - メッセージ有効 2 レジスタ上位 MSGVAL2H2 0009B4H0009CDH 予約 0009CEH CAN2 - 出力許可レジスタ 0009CFH000BFFH 予約 略称 16 ビット アクセス IF2DTB2H2 アクセス R/W ⎯ TREQR12 R R TREQR22 R R ⎯ NEWDT12 R R NEWDT22 R R ⎯ INTPND12 R R INTPND22 R R ⎯ MSGVAL12 R R MSGVAL22 R R ⎯ COER2 R/W ⎯ (注意事項) I/O マップの予約アドレスへの書込みアクセスは一切できません。予約アドレスへの読出しアクセスは , 「X」の 読出しになります。 本テーブルで説明はされているが , デバイスによってサポートされていないリソースのレジスタについても 「予 , 約」として扱われる必要があります。 DS07-13804-2 45 MB96320 シリーズ ■ 割込みベクタテーブル 割込みベクタテーブル MB96(F)32x ( 1 / 3 ) ベクタ ベクタ番号 テーブルの オフセット 46 ベクタ名 プログラム への ICR DMA クリア インデック ス 説明 0 3FCH CALLV0 なし ⎯ 1 3F8H CALLV1 なし ⎯ 2 3F4H CALLV2 なし ⎯ 3 3F0H CALLV3 なし ⎯ 4 3ECH CALLV4 なし ⎯ 5 3E8H CALLV5 なし ⎯ 6 3E4H CALLV6 なし ⎯ 7 3E0H CALLV7 なし ⎯ 8 3DCH RESET なし ⎯ 9 3D8H INT9 なし ⎯ 10 3D4H EXCEPTION なし ⎯ 11 3D0H NMI なし ⎯ Non Maskable Interrupt 12 3CCH DLY なし 12 遅延割込み 13 3C8H RC_TIMER なし 13 RC タイマ 14 3C4H MC_TIMER なし 14 メインクロックタイマ 15 3C0H SC_TIMER なし 15 サブクロックタイマ 16 3BCH PLL_UNLOCK なし 16 予約 17 3B8H EXTINT0 あり 17 外部割込み 0 18 3B4H EXTINT1 あり 18 外部割込み 1 19 3B0H EXTINT2 あり 19 外部割込み 2 20 3ACH EXTINT3 あり 20 外部割込み 3 21 3A8H EXTINT4 あり 21 外部割込み 4 22 3A4H EXTINT5 あり 22 外部割込み 5 23 3A0H EXTINT7 あり 23 外部割込み 7 24 39CH EXTINT8 あり 24 外部割込み 8 25 398H EXTINT9 あり 25 外部割込み 9 26 394H EXTINT10 あり 26 外部割込み 10 27 390H EXTINT11 あり 27 外部割込み 11 28 38CH EXTINT12 あり 28 外部割込み 12 29 388H EXTINT13 あり 29 外部割込み 13 30 384H EXTINT14 あり 30 外部割込み 14 31 380H EXTINT15 あり 31 外部割込み 15 32 37CH CAN1 なし 32 CAN コントローラ 1 33 378H CAN2 なし 33 CAN コントローラ 2 DS07-13804-2 MB96320 シリーズ 割込みベクタテーブル MB96(F)32x ( 2 / 3 ) ベクタ ベクタ番号 テーブルの オフセット ベクタ名 プログラム への ICR DMA クリア インデック ス 説明 34 374H PPG0 あり 34 プログラマブルパルスジェネレータ 0 35 370H PPG1 あり 35 プログラマブルパルスジェネレータ 1 36 36CH PPG2 あり 36 プログラマブルパルスジェネレータ 2 37 368H PPG3 あり 37 プログラマブルパルスジェネレータ 3 38 364H PPG4 あり 38 プログラマブルパルスジェネレータ 4 39 360H PPG5 あり 39 プログラマブルパルスジェネレータ 5 40 35CH PPG6 あり 40 プログラマブルパルスジェネレータ 6 41 358H PPG7 あり 41 プログラマブルパルスジェネレータ 7 42 354H PPG8 あり 42 プログラマブルパルスジェネレータ 8 43 350H PPG9 あり 43 プログラマブルパルスジェネレータ 9 44 34CH PPG10 あり 44 プログラマブルパルスジェネレータ 10 45 348H PPG11 あり 45 プログラマブルパルスジェネレータ 11 46 344H PPG12 あり 46 プログラマブルパルスジェネレータ 12 47 340H PPG13 あり 47 プログラマブルパルスジェネレータ 13 48 33CH PPG14 あり 48 プログラマブルパルスジェネレータ 14 49 338H PPG15 あり 49 プログラマブルパルスジェネレータ 15 50 334H PPG16 あり 50 プログラマブルパルスジェネレータ 16 51 330H PPG17 あり 51 プログラマブルパルスジェネレータ 17 52 32CH PPG18 あり 52 プログラマブルパルスジェネレータ 18 53 328H PPG19 あり 53 プログラマブルパルスジェネレータ 19 54 324H RLT0 あり 54 リロードタイマ 0 55 320H RLT1 あり 55 リロードタイマ 1 56 31CH RLT2 あり 56 リロードタイマ 2 57 318H RLT3 あり 57 リロードタイマ 3 58 314H PPGRLT あり 58 リロードタイマ 6 - PPG 専用 59 310H ICU0 あり 59 インプットキャプチャユニット 0 60 30CH ICU1 あり 60 インプットキャプチャユニット 1 61 308H ICU2 あり 61 インプットキャプチャユニット 2 62 304H ICU3 あり 62 インプットキャプチャユニット 3 63 300H ICU4 あり 63 インプットキャプチャユニット 4 64 2FCH ICU5 あり 64 インプットキャプチャユニット 5 65 2F8H ICU6 あり 65 インプットキャプチャユニット 6 66 2F4H ICU7 あり 66 インプットキャプチャユニット 7 67 2F0H ICU8 あり 67 インプットキャプチャユニット 8 68 2ECH ICU9 あり 68 インプットキャプチャユニット 9 69 2E8H ICU10 あり 69 インプットキャプチャユニット 10 DS07-13804-2 47 MB96320 シリーズ 割込みベクタテーブル MB96(F)32x ( 3 / 3 ) ベクタ ベクタ番号 テーブルの オフセット 48 ベクタ名 プログラム への ICR DMA クリア インデック ス 説明 70 2E4H ICU11 あり 70 インプットキャプチャユニット 11 71 2E0H OCU4 あり 71 アウトプットコンペアユニット 4 72 2DCH OCU5 あり 72 アウトプットコンペアユニット 5 73 2D8H OCU6 あり 73 アウトプットコンペアユニット 6 74 2D4H OCU7 あり 74 アウトプットコンペアユニット 7 75 2D0H OCU10 あり 75 アウトプットコンペアユニット 10 76 2CCH OCU11 あり 76 アウトプットコンペアユニット 11 77 2C8H FRT0 あり 77 フリーランタイマ 0 78 2C4H FRT1 あり 78 フリーランタイマ 1 79 2C0H FRT2 あり 79 フリーランタイマ 2 80 2BCH FRT3 あり 80 フリーランタイマ 3 81 2B8H RTC0 なし 81 リアルタイムクロック 82 2B4H CAL0 なし 82 クロックキャリブレーションユニット 83 2B0H IIC0 あり 83 I2C インターフェイス 84 2ACH ADC0 あり 84 A/D コンバータ 85 2A8H LINR2 あり 85 LIN USART 2 RX 86 2A4H LINT2 あり 86 LIN USART 2 TX 87 2A0H LINR3 あり 87 LIN USART 3 RX 88 29CH LINT3 あり 88 LIN USART 3 TX 89 298H LINR7 あり 89 LIN USART 7 RX 90 294H LINT7 あり 90 LIN USART 7 TX 91 290H LINR8 あり 91 LIN USART 8 RX 92 28CH LINT8 あり 92 LIN USART 8 TX 93 288H FLASH_A なし 93 フラッシュメモリ A ( フラッシュデバイスのみ ) DS07-13804-2 MB96320 シリーズ ■ デバイスの使用上の注意 デバイスを取り扱う際には , 特別な注意が必要です。 ・ ラッチアップの防止 ・ 未使用端子の取り扱い ・ 外部クロックの使用 ・ PLL クロックモード動作に関する注意事項 ・ 電源端子 (VCC/VSS) ・ 水晶発振器の回路 ・ A/D コンバータおよびアナログ入力に対する電源投入シーケンス ・ A/D コンバータを使用しないときの端子の取り扱い ・ 通電に関する注意事項 ・ 電源電圧の安定化 ・ シリアル通信 1. ラッチアップの防止 CMOS IC チップでは , 次の条件下でラッチアップが発生することがあります。 ・VCC を超過する電圧または VSS 未満の電圧が入力端子または出力端子に印加されます。 ・VCC 端子と VSS 端子の間に定格電圧を超える電圧が印加されます。 ラッチアップによって電源電流が急激に増加し , デバイスに対し熱破壊を発生させる可能性があります。 2. 未使用端子の取り扱い 未使用入力端子は , 入力が禁止されている ( ポート入力イネーブルレジスタ (PIER) の対応ビット = 0) ときに開放状態にす ることができます。 入力が許可されているときに未使用入力端子を開放状態にしておくと, デバイスの動作不良および永久的な損傷の可能性が あります。したがって , これらの端子は , 抵抗によりプルアップまたはプルダウンしなければなりません。ラッチアップを防 止するため , これらの抵抗は , 2 kΩ を超える必要があります。 未使用の双方向端子は , 出力状態に設定した後 , 開放状態にするか , または入力状態に設定したうえで , 入力禁止にするか あるいは外部プルアップ / プルダウン抵抗を上述のように設定することができます。 3. 外部クロックの使用 外部クロックに許容される周波数範囲は , 発振器の種類と構成によって異なります。詳細なモードと周波数の制限について は 「交流規格」 , を参照してください。単相および逆位相の外部クロックは , 次のように接続しなければなりません。 1. 単相の外部クロック ・ 単相外部クロックを使用する際には , X0 端子を駆動し , X1 端子を開放状態にしておかなければなりません。 X0 X1 2. 逆位相の外部クロック ・ 逆位相外部クロックを使用する際には , X1 (X1A) に対し , X0 (X0A) 端子と逆位相のクロック信号を供給しなければなりま せん。 X0 X1 DS07-13804-2 49 MB96320 シリーズ 4. 未使用サブクロック信号 X0A と X1A 端子が発振器に接続されていない場合 , プルダウン抵抗は X0A 端子に接続される必要があり , X1A 端子は開放 状態にしなければなりません。 5. PLL クロックモード動作に関する注意事項 PLL クロックモードが選択され , かつ外部発振器が動作していないか , または外部クロックが提供されていない場合は , マ イクロコントローラが自由振動 PLL との動作を試みます。ただし , この動作の性能は保証できません。 6. 電源端子 (VCC/VSS) すべての VCC レベルとすべての VSS レベルの電源端子が同じ電位であることが必要です。VCC レベルまたは VSS レベルが複 数存在する場合 , デバイスは正しく動作しないか , または保証動作範囲内であっても損傷を受ける可能性があります。 VCC および VSS は , 可能な最も低いインピーダンスの電源からデバイスに接続しなければなりません。 電源ノイズに対する対策として , VCC 端子と VSS 端子との間で , かつ VCC 端子および VSS 端子にできるだけ近い場所で , 約 0.1 μF のバイパスコンデンサを接続する必要があります。 7. 水晶発振器およびセラミック振動子の回路 X0, X1 または X0A, X1A 端子でのノイズは , 異常な動作の原因となることがあります。X0, X1, X0A, X1A 端子 , 水晶発振器 ( またはセラミック振動子 ) , アース線までの距離が可能な限り最短となるようにバイパスコンデンサを提供し , 発振回路の線 がその他の回路の線と交差しないように最大限注意することが必要です。 動作を安定化させるために , プリント基板のアートワークで , X0, X1 端子および X0A, X1A 端子を取り囲むようにグランド 領域を設けることを強く推奨します。 特に高周波数で低 Q 振動子を使用する際には , 水晶メーカーまたは振動子メーカーで水晶 /MCU 装置または振動子 /MCU 装 置を評価することが強く推奨されます。 8. A/D コンバータおよびアナログ入力に対する電源投入シーケンス デジタル電源 (VCC) を投入した後 , A/D コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (ANn) をオンにする必 要があります。 A/D コンバータの電源およびアナログ入力をオフにした後 , デジタル電源をオフにすることも必要です。この場合 , 電圧は AVRH または AVCC を超過してはなりません ( アナログ電源およびデジタル電源を同時に投入または切断することは容認され ます ) 。 9. A/D コンバータを使用しないときの端子の取り扱い A/D コンバータの未使用の端子を AVCC = VCC, AVSS = AVRH = AVRL = VSS として接続することが必要です。 10.電源投入に関する注意事項 内部電圧レギュレータの誤動作を防止するため , 電源投入時の供給電圧プロフィールは , 0.2 V から 2.7 V に変化するのに 50μs より時間がかかります。 11.電源電圧の安定化 電源電圧の変動が , 電源電圧 Vcc の安全動作範囲内であったとしても急な場合は , 誤動作が発生する可能性があります。し たがって , 電源電圧 Vcc は安定していなければなりません。安定化の基準として , 電源電圧は , 商用周波数 (50 ∼ 60 Hz) にお ける Vcc のリップル変動 ( ピークとピークの間の値 ) が標準的な電源電圧 Vcc の 10%以内に収まり , かつ過渡変動率が電源切 り替えのための瞬間変動で 0.1V/μs 以下となるように安定化しなければなりません。 12.シリアル通信 シリアル通信上のノイズまたは他の原因により不正なデータを受信する可能性があります。 したがって , ノイズを回避するようにプリント基板を設計します。 装置を設計する際には不正データの受信を考慮します。例えば , エラーが発生したら , チェックサムを適用し , データを再送 信します。 50 DS07-13804-2 MB96320 シリーズ ■ 電気的特性 1. 絶対最大定格 定格値 最小 最大 単 位 VCC VSS − 0.3 VSS + 6.0 V AVCC VSS − 0.3 VSS + 6.0 V VCC = AVCC *1 AVRH, AVRL VSS − 0.3 VSS + 6.0 V AVCC ≧ AVRH, AVCC ≧ AVRL, AVRH > AVRL, AVRL ≧ AVSS 入力電圧 VI VSS − 0.3 VSS + 6.0 V VI ≦ VCC + 0.3V 出力電圧 VO VSS − 0.3 VSS + 6.0 V VO ≦ VCC + 0.3V *2 ICLAMP − 4.0 + 4.0 mA 汎用 I/O 端子に印加可能 *3 Σ|ICLAMP| ⎯ 40 mA 汎用 I/O 端子に印加可能 *3 “L” レベル最大出力電流 IOL1 ⎯ 15 mA 駆動能力を 5mA に設定した通常 出力 “L” レベル平均出力電流 IOLAV1 ⎯ 5 mA 駆動能力を 5mA に設定した通常 出力 “L” レベル最大総出力電流 ΣIOL1 ⎯ 100 mA 通常出力 “L” レベル総平均出力電流 ΣIOLAV1 ⎯ 50 mA 通常出力 “H” レベル最大出力電流 IOH1 ⎯ − 15 mA 駆動能力を 5mA に設定した通常 出力 “H” レベル平均出力電流 IOHAV1 ⎯ −5 mA 駆動能力を 5mA に設定した通常 出力 “H” レベル最大総出力電流 ΣIOH1 ⎯ − 100 mA 通常出力 “H” レベル総平均出力電流 ΣIOHAV1 ⎯ − 50 mA 通常出力 ⎯ 5 mW TA =+ 105oC 5 mW TA =+ 85oC 5 項目 記号 電源電圧 A/D コンバータ基準電圧 最大クランプ電流 最大総クランプ電流 ⎯ 許容消費電力 ( フラッシュデバイス ) 動作周囲温度 保存温度 *4 300* 600* TSTG *2 ⎯ 750* mW TA =+ 75oC ⎯ 375*5 o mW TA =+ 125 C, フラッシュプログ ラミング / 消去なし *6 ⎯ 530*5 o mW TA =+ 115 C, フラッシュのプロ グラミング / 消去なし *6 0 + 70 PD TA 備考 − 40 + 105 − 40 + 125 − 55 + 150 MB96V300B o C *6 o C (続く) DS07-13804-2 51 MB96320 シリーズ (続き) * 1:AVCC と VCC は , 同じ電圧に設定する必要があります。電源オン時 , AVCC を VCC よりも大きく設定したり , アナログ入力の 電圧を AVCC よりも大きく設定することはできません。 * 2:VI と VO は , VCC + 0.3 V よりも大きく設定できません。また VI は指定範囲よりも大きく設定できません。ただし , 入力 から最大電流または入力への最大電流が外部コンポーネントによってある程度制限される場合 , ICLAMP 定格が VI 定格より 優先されます。標準ポートの入出力電圧は VCC によって決まります。 * 3: ・ すべての汎用 I/O 端子 (Pnn_m) に印加できます。 ・ 推奨動作条件内で使用してください。 ・ DC 電圧 ( 電流 ) で使用してください。 ・ + B 信号は必ず , + B 信号とマイクロコントローラ間に配置された制限抵抗に印加する必要があります。 ・ 制限抵抗の値は , + B 信号が印加された場合 , マイクロコントローラ端子への入力電流が瞬間的または一定期間定格値 を超えないように設定する必要があります。 ・ マイクロコントローラの駆動電流が低い(電力セーブモードなど)場合, +B入力電位が保護ダイオードを通過し, VCC 端子の電位が上昇することにより , 他のデバイスに影響を与えないようにご注意ください。 ・ + B 信号が入力の場合 , マイクロコントローラの電源がオフ (0V に固定されていない ) 時 , 電源は端子から提供される ため , 不完全な動作が発生する可能性があることにご注意ください。 ・ 電源オン時に+ B 入力が印加される場合 , 電源は端子から提供されるため , パワーリセットを動作させるために十分 な電源電圧が得られないことがある点にご注意ください ( 内部ベクタモードでの永続的な低電圧リセットを行うデバ イスを除きます )。 ・ 推奨回路例 保護ダイオード VCC 制限 抵抗 P-ch +B 入力 (0V ∼ 16V) N-ch R * 4:最大許容消費電力は , 周囲温度 , 気流の速度 , および PCB のパッケージの熱伝導によって決まります。 実際の消費電力は , お客様の用途によって決まり , 以下のように計算することができます。 PD = PIO + PINT PIO = Σ(VOL × IOL + VOH × IOH) (IO 負荷電力消費合計は , すべての IO ポート上で実行されます ) PINT = VCC × (ICC + IA) ( 内部電力消費 ) ICC は , 「直流規格」で説明したように , VCC へのコア電流消費合計で , 選択した動作モードとクロック周波数 , および機 能の使用方法 ( フラッシュプログラミングやクロックモジュレータなど ) によって決まります。 IA は , AVCC へのアナログ電流消費です。 * 5:気流なしの指定 TA で単一層 PCB に取り付けられたパッケージの最悪値。 * 6:この条件下での使用時の信頼性の制限については , 営業部門にお問い合わせください。 <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性がありま す。したがって , 定格を一項目でも超えることのないようご注意ください。 52 DS07-13804-2 MB96320 シリーズ 2. 推奨動作条件 項目 記号 規格値 最小 標準 最大 単位 電源電圧 VCC 3.0 ⎯ 5.5 V C 端子の平滑コンデンサ CS 3.5 4.7 - 10 15 μF 備考 低インダクタンスコンデンサを使 用する (X7R セラミックコンデン サなど ) <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条件の 範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼性に悪影 響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載されてい る以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07-13804-2 53 MB96320 シリーズ 3. 直流規格 (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子 条件 CMOS ヒステリシス 0.8/0.2 入力選択時 VIH CMOS ヒステリシス ポート入力 0.7/0.3 入力選択時 Pnn_m AUTOMOTIVE ヒス テリシス入力選択時 TTL 入力選択時 “H” レベル 入力電圧 VIHX0F VIHX0S X0 「高速クロック入力 モード」の外部ク ロック X0, X1 「発振モード」の外部 X0A, X1A クロック 規格値 備考 標準 最大 0.8VCC ⎯ VCC + 0.3 V 0.7 VCC ⎯ VCC + 0.3 V VCC ≧ 4.5V 0.74 VCC ⎯ VCC + 0.3 V VCC < 4.5V 0.8VCC ⎯ VCC + 0.3 V 2.0 ⎯ VCC + 0.3 V 0.8VCC ⎯ VCC + 0.3 V 2.5 ⎯ VCC + 0.3 V CMOS ヒステリ シス入力 VIHR RSTX ⎯ 0.8VCC ⎯ VCC + 0.3 V VIHM MD2 ∼ MD0 ⎯ VCC − 0.3 ⎯ VCC + 0.3 V CMOS ヒステリシス 0.8/0.2 入力選択時 VSS − 0.3 ⎯ 0.2 VCC V CMOS ヒステリシス 0.7/0.3 入力選択時 VSS − 0.3 ⎯ 0.3 VCC V VSS − 0.3 ⎯ 0.5 VCC V VCC ≧ 4.5V VSS − 0.3 ⎯ 0.46 VCC V VCC < 4.5V VSS − 0.3 ⎯ 0.8 V VSS − 0.3 ⎯ 0.2 VCC V VSS − 0.3 ⎯ 0.4 V VIL ポート入力 Pnn_m AUTOMOTIVE ヒス テリシス入力選択時 “L” レベル 入力電圧 TTL 入力選択時 VILX0F VILX0S 54 単位 最小 X0 「高速クロック入力 モード」の外部ク ロック X0, X1 「発振モード」の外部 X0A, X1A クロック VILR RSTX ⎯ VSS − 0.3 ⎯ 0.2 VCC V VILM MD2 ∼ MD0 ⎯ VSS − 0.3 ⎯ VSS + 0.3 V CMOS ヒステリ シス入力 DS07-13804-2 MB96320 シリーズ (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 VOH2 “H” レベル 出力電圧 VOH5 VOH3 VOL2 “L” レベル 出力電圧 端子 通常出力 通常出力 3mA 出力 通常出力 条件 4.5V ≦ VCC ≦ 5.5V IOH = − 2mA 3.0V ≦ VCC < 4.5V IOH = − 1.6mA 4.5V ≦ VCC ≦ 5.5V IOH = − 5mA 3.0V ≦ VCC < 4.5V IOH = − 3mA 4.5V ≦ VCC ≦ 5.5V IOH = − 3mA 3.0V ≦ VCC < 4.5V IOH = − 2mA 4.5V ≦ VCC ≦ 5.5V IOL = + 2mA 3.0V ≦ VCC < 4.5V IOL = + 1.6mA 4.5V ≦ VCC ≦ 5.5V IOL = + 5mA 規格値 単位 備考 ⎯ V 2mA に設定され た駆動能力 ⎯ ⎯ V 5mA に設定され た駆動能力 VCC − 0.5 ⎯ ⎯ V ⎯ ⎯ 0.4 V 2mA に設定され た駆動能力 ⎯ ⎯ 0.4 V 5mA に設定され た駆動能力 最小 標準 最大 VCC − 0.5 ⎯ VCC − 0.5 VOL5 通常出力 VOL3 3mA 出力 3.0V ≦ VCC ≦ 5.5V IOL = + 3mA ⎯ ⎯ 0.4 V 入力リーク電流 IIL Pnn_m VSS < VI < VCC AVSS, AVRL < VI < AVCC, AVRH −1 ⎯ +1 μA RUP Pnn_m, RSTX VCC = 3.3V ± 10% 40 100 160 kΩ プルアップ抵抗値 VCC = 5.0V ± 10% 25 50 100 kΩ DS07-13804-2 3.0V ≦ VCC < 4.5V IOL = + 3mA 単一ポート端子 55 MB96320 シリーズ (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 CLKS1/2 = 48MHz での PLL ラン モード , CLKB = CLKP1/2 = 24MHz (CLKRC および CLKSC 停止。コア 電圧 1.9V) ICCPLL ICCMAIN ランモードでの 電源電流 * ICCRCH 規格値 条件 (TA 時 ) + 25 °C ICCSUB 56 最大 35 44 + 125 °C 36 47 CLKS1/2 = CLKB = CLKP1= 56MHz + 25 °C での PLL ランモード , CLKP2 = 28MHz (CLKRC および CLKSC 停止。コア + 125 °C 電圧 1.9V) 44 57 45 60 CLKS1/2 = 96MHz での PLL ラン モード , CLKB = CLKP1 = 48MHz, CLKP2 = 24MHz (CLKRC および CLKSC 停止。コア 電圧 1.9V) 49 62 + 25 °C + 125 °C 50 65 CLKS1/2 = CLKB = CLKP1/2 = + 25 °C 4MHz でのメインランモード (CLKPLL, CLKSC および CLKRC 停 + 125 °C 止) 4.5 5.5 CLKS1/2 = CLKB = CLKP1/2= 2MHz + 25 °C での RC ランモード (CLKMC, CLKPLL および CLKRC + 125 °C 停止 ) CLKS1/2 = CLKB = CLKP1/2= + 25 °C 100kHz での RC ランモード , SMCR:LPMS = 0 (CLKMC, CLKPLL および CLKSC + 125 °C 停止。高電力モードでの電圧レギュ レータ ) ICCRCL 標準 CLKS1/2 = CLKB = CLKP1/2= + 25 °C 100kHz での RC ランモード , SMCR:LPMS = 1 (CLKMC, CLKPLL および CLKSC 停止。低電力モードでの電圧レギュ + 125 °C レータ , フラッシュ書き込み / 消去 不可 ) CLKS1/2 = CLKB = CLKP1/2 = 32kHz + 25 °C でのサブランモード (CLKMC, CLKPLL および CLKRC 停止。フラッシュ書き込み / 消去不 + 125 °C 可) 5.1 8.5 2.9 4 3.5 6.5 0.4 0.6 0.9 3.5 0.15 0.25 0.65 3.2 0.1 0.2 0.6 3 単位 備考 mA フラッシュ 待ち状態が 0 mA フラッシュ 待ち状態が 2 つ mA フラッシュ 待ち状態が 1 つ mA フラッシュ 待ち状態が 1 つ mA フラッシュ 待ち状態が 1 つ mA フラッシュ 待ち状態が 1 つ mA フラッシュ 待ち状態が 1 つ mA フラッシュ 待ち状態が 1 つ DS07-13804-2 MB96320 シリーズ (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 標準 最大 + 25 °C 9 10.5 + 125 °C 9.7 13 CLKS1/2 = CLKP1= 56MHz, CLKP2 + 25 °C = 28MHz での PLL スリープモード (CLKRC および CLKSC 停止。コア + 125 °C 電圧 1.9V) 14 15.5 14.8 18 15 16.5 15.8 19 CLKS1/2 = CLKP1/2 = 4MHz でのメ + 25 °C インスリープモード (CLKPLL, CLKSC および CLKRC 停 + 125 °C 止) 1.5 1.8 2 4.5 CLKS1/2 = CLKP1/2 = 2MHz での RC スリープモード (CLKMC, CLKPLL および CLKSC 停止 ) + 25 °C 0.8 1.3 + 125 °C 1.4 4 CLKS1/2 = CLKP1/2 = 100kHz での + 25 °C RC スリープモード , SMCR:LPMSS =0 (CLKMC, CLKPLL および CLKSC + 125 °C 停止。高電力モードでの電圧レギュ レータ ) 0.3 0.5 0.8 3.4 CLKS1/2 = CLKP1/2 = 100kHz での + 25 °C RC スリープモード SMCR:LPMSS = 1 (CLKMC, CLKPLL および CLKSC + 125 °C 停止。低電力モードでの電圧レギュ レータ ) 0.06 0.15 0.56 3 CLKS1/2 = CLKP1/2 = 32kHz でのサ + 25 °C ブスリープモード (CLKMC, CLKPLL および CLKRC + 125 °C 停止 ) 0.04 0.12 0.54 2.9 CLKMC = 4MHz, CLKPLL = 48MHz + 25 °C での PLL タイマモード (CLKRC および CLKSC 停止。コア + 125 °C 電圧 1.9V) 1.6 2 2.1 4.8 CLKS1/2 = 48MHz, CLKP1/2 = 24MHz での PLL スリープモード (CLKRC および CLKSC 停止。コア 電圧 1.9V) ICCSPLL 規格値 条件 (TA 時 ) スリープモードで の電源電流 * ICCSRCH ICCSRCL ICCSSUB タイマモードでの 電源電流 * DS07-13804-2 ICCTPLL 備考 mA CLKS1/2 = 96MHz, CLKP1= 48MHz, + 25 °C CLKP2 = 24MHz での PLL スリープ モード (CLKRC および CLKSC 停 + 125 °C 止。コア電圧 1.9V) ICCSMAIN 単位 mA mA mA mA mA mA mA mA 57 MB96320 シリーズ (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 ICCTMAIN ICCTRCH タイマモードでの 電源電流 * ICCTRCL ICCTSUB 標準 最大 CLKMC = 4MHz でのメインタイマ + 25 °C モード SMCR:LPMSS = 0 (CLKPLL, CLKRC および CLKSC 停 止。高電力モードでの電圧レギュ + 125 °C レータ ) 0.35 0.5 0.85 3.3 CLKMC = 4MHz でのメインタイマ + 25 °C モード , SMCR:LPMSS = 1 (CLKPLL, CLKRC および CLKSC 停 止。低電力モードでの電圧レギュ + 125 °C レータ ) 0.1 0.15 0.6 2.9 CLKRC = 2MHz での RC タイマ + 25 °C モード , SMCR:LPMSS = 0 (CLKMC, CLKPLL および CLKSC 停止。高電力モードでの電圧レギュ + 125 °C レータ ) 0.35 0.5 0.85 3.3 CLKRC = 2MHz での RC タイマ + 25 °C モード , SMCR:LPMSS = 1 (CLKMC, CLKPLL および CLKSC 停止。低電力モードでの電圧レギュ + 125 °C レータ ) 0.1 0.15 0.6 2.9 CLKRC = 100kHz での RC タイマ + 25 °C モード , SMCR:LPMSS = 0 (CLKMC, CLKPLL および CLKSC 停止。高電力モードでの電圧レギュ + 125 °C レータ ) 0.3 0.45 0.8 3.2 CLKRC = 100kHz での RC タイマ + 25 °C モード , SMCR:LPMSS = 1 (CLKMC, CLKPLL および CLKSC 停止。低電力モードでの電圧レギュ + 125 °C レータ ) 0.05 0.1 0.55 2.8 CLKSC = 32kHz でのサブタイマ モード (CLKMC, CLKPLL および CLKRC 停止 ) + 25 °C 0.03 0.1 + 125 °C 0.53 2.8 + 25 °C 0.02 0.08 + 125 °C 0.52 2.8 + 25 °C 0.015 0.06 + 125 °C 0.4 2.3 + 25 °C 90 140 + 125 °C 100 150 VRCR:LPMB[2:0] = 110B ( コア電圧 1.8V) ストップモードで の電源電流 * 規格値 条件 (TA 時 ) 備考 mA mA mA mA mA mA mA mA ICCH VRCR:LPMB[2:0] = 000B ( コア電圧 1.2V) 低電圧検出有効時 (RCR:LVDE = 1) mA 動作中の低電圧 検出器の電源電流 ICCLVD 動作中のクロック 変調器の電源電流 ICCCLOMO クロックモジュレータ有効時 (CMCR:PDX = 1) ⎯ 3 フラッシュ書込み / 消去電流 ICCFLASH 1 つのフラッシュモジュール用の 電流 ⎯ 15 58 単位 μA この電流は , 上記すべての電 源電流に印加 4.5 mA 上記すべての 電流に印加 40 mA 上記すべての 電流に印加 DS07-13804-2 MB96320 シリーズ (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 入力容量 記号 CIN 規格値 条件 (TA 時 ) ⎯ ⎯ 標準 最大 単位 5 15 pF 備考 C, AVCC, AVSS, AVRH, AVRL, VCC, VSS 以外 *:電源電流は , メイン発振器に接続された 4MHz の外部クロックおよびサブ発振器に接続された 32kHz の外部クロックで 測定されます。電圧レギュレータの制御の詳細については , ハードウェアマニュアルの「スタンバイモードおよび電圧レ ギュレータ制御回路」を参照してください。 DS07-13804-2 59 MB96320 シリーズ 4. 交流規格 ソースクロックタイミング 項目 クロック周波数 クロック周波数 クロック周波数 (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 記号 端子 X0, X1 fC fFCI 規格値 単位 標準 最大 3 ⎯ 16 MHz 水晶発振器使用時 , PLL オフ。 0 ⎯ 16 MHz 逆位相外部クロック使用時 , PLL オフ。 3.5 ⎯ 16 MHz 水晶発振器または逆位相外部クロック使用 時 , PLL オン。 0 ⎯ 56 MHz 「高速クロック入力モード」での単一位相 外部クロック使用時 , PLL オフ。 3.5 ⎯ 56 MHz 「高速クロック入力モード」での単一位相 外部クロック使用時 , PLL オン。 32 32.768 100 kHz 発振回路使用時 0 ⎯ 100 kHz 逆位相外部クロック使用時 0 ⎯ 50 kHz 単一位相外部クロック使用時 50 100 200 kHz RC 発振器の低速周波数使用時 1 2 4 MHz RC 発振器の高速周波数使用時 X0 X0A, X1A fCL X0A 備考 最小 fCR ⎯ PLL クロック 周波数 fCLKVCO ⎯ 64 ⎯ 200 PLL 位相ジッタ TPSKEW ⎯ ⎯ ⎯ ±5 ns CLKMC (PLL 入力クロック ) の場合≧ 4MHz 入力クロック パルス幅 PWH, PWL X0, X1 8 ⎯ ⎯ ns デューティ比は約 30 ∼ 70% 入力クロック パルス幅 PWHL, PWLL X0A,X1A 5 ⎯ ⎯ μs クロック周波数 MHz PLL の許容 VCO 出力周波数 (CLKVCO) tCYL VIH X0 VIL PWH PWL tCYLL VIH X0A VIL PWHL 60 PWLL DS07-13804-2 MB96320 シリーズ 内部クロックタイミング (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) コア電圧設定 項目 1.8V 記号 1.9V 単位 最小 最大 最小 最大 0 92 0 96 MHz 以下以外 0 88 0 96 MHz MB96F326 内部システムクロック周波数 (CLKS1 と CLKS2) fCLKS1, fCLKS2 内部 CPU クロック周波数 (CLKB), 内部周辺クロック周波数 (CLKP1) fCLKB, fCLKP1 0 52 0 56 MHz 内部周辺クロック周波数 (CLKP2) fCLKP2 0 28 0 32 MHz DS07-13804-2 備考 61 MB96320 シリーズ 外部リセットタイミング (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子 リセット入力時間 tRSTL RSTX 規格値 最小 標準 最大 500 ⎯ ⎯ 単位 備考 ns tRSTL RSTX 0.2 VCC 62 0.2 VCC DS07-13804-2 MB96320 シリーズ パワーオンリセットタイミング (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子 tR tOFF パワーオン立上り時間 パワーオフ時間 規格値 単位 最小 標準 最大 Vcc 0.05 ⎯ 30 ms Vcc 1 ⎯ ⎯ ms 備考 tR 2.7V VCC 0.2 V 0.2 V 0.2 V tOFF 電源を急激に変更した場合 , パワーオンリセットが発生することがあります。 動作中に電源電圧を変更する場合は , 下図に示すように , 電圧を抑えてスムーズ に起動することを推奨します。 VCC 最大 50 mV/ms の立上り 3V DS07-13804-2 エッジが許可されます。 63 MB96320 シリーズ 外部入力タイミング (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子 規格値 条件 INTn (_R) NMI (_R) 最小 最大 200 ⎯ 単位 ns Pnn_m 入力パルス幅 tINH tINL 使用端子入力機能 外部割込み NMI 汎用入出力 TINn (_R) リロードタイマ ⎯ TTGn (_R) 2*tCLKP1 + 200 (tCLKP1=1/ fCLKP1) ADTG (_R) ⎯ ns PPG トリガ入力 A/D コンバータトリガ FRCKn (_R) フリーランタイマ外部クロック INn (_R) インプットキャプチャ (注意事項)再割当てされたリソース入力の特性は同じです。 外部端子入力 VIH VIH tINH 64 VIL VIL tINL DS07-13804-2 MB96320 シリーズ 外部バスタイミング (注意事項)以下に示す値は , I/O 駆動能力 IOdrive = 5mA の場合です。IOdrive が 2mA の場合は , 各表に記載された最大出力タイ ミングを 10ns ずつ増大させる必要があります。 基本タイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 条件 最小 最大 25 ⎯ tCYC/2 − 5 tCYC/2 + 5 tCLCH tCYC/2 − 5 tCYC/2 + 5 tCHCBH − 20 + 20 − 20 + 20 − 20 + 20 tCLCBL − 20 + 20 tCHLH − 10 + 10 − 10 + 10 − 10 + 10 − 10 + 10 − 15 + 15 − 15 + 15 − 15 + 15 − 15 + 15 − 10 + 10 − 10 + 10 − 10 + 10 − 10 + 10 tCYC ECLK ECLK → UBX/LBX/CSn 時間 tCHCL tCHCBL tCLCBH tCHLL ECLK → ALE 時間 tCLLH ECLK CSn, UBX, LBX, ECLK ALE, ECLK ⎯ ⎯ ⎯ tCLLL tCHAV tCLAV ECLK → アドレス有効時間 tCLADV tCHADV A[23:16], ECLK AD[15:0], ECLK ⎯ ⎯ tCHRWH tCHRWL ECLK → RDX/WRX 時間 tCLRWH tCLRWL DS07-13804-2 規格値 RDX, WRX, WRLX, WRHX, ECLK ⎯ 単位 備考 ns ns ns ns ns ns 65 MB96320 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 条件 最小 最大 30 ⎯ tCYC/2 − 8 tCYC/2 + 8 tCLCH tCYC/2 − 8 tCYC/2 + 8 tCHCBH − 25 + 25 − 25 + 25 − 25 + 25 tCLCBL − 25 + 25 tCHLH − 15 + 15 − 15 + 15 − 15 + 15 − 15 + 15 − 20 + 20 − 20 + 20 − 20 + 20 − 20 + 20 − 15 + 15 − 15 + 15 − 15 + 15 − 15 + 15 tCYC ECLK ECLK → UBX/LBX/CSn 時間 tCHCL tCHCBL tCLCBH tCHLL ECLK → ALE 時間 tCLLH ECLK CSn, UBX, LBX, ECLK ALE, ECLK ⎯ ⎯ ⎯ tCLLL tCHAV tCLAV ECLK → アドレス有効時間 tCLADV tCHADV A[23:16], ECLK AD[15:0], ECLK ⎯ ⎯ tCHRWH tCHRWL ECLK → RDX/WRX 時間 tCLRWH tCLRWL 66 規格値 RDX, WRX, WRLX, WRHX, ECLK ⎯ 単位 備考 ns ns ns ns ns ns DS07-13804-2 MB96320 シリーズ tCYC tCHCL ECLK tCLCH 0.8 × Vcc 0.2 × Vcc tCLAV tCHAV A[23:16] tCHCBL tCLCBH tCLCBL tCHCBH tCHRWL tCLRWH tCLRWL tCHRWH CSn LBX UBX RDX WRX (WRLX, WRHX) tCLLH tCHLL tCHLH tCLLL ALE tCHADV tCLADV AD[15:0] アドレス 詳細なタイミングチャートについては , ハードウェアマニュアルをご覧ください。 DS07-13804-2 67 MB96320 シリーズ バスタイミング ( 読出し ) 項目 (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 記号 端子 条件 最小 最大 tCYC/2 − 5 ⎯ tCYC − 5 ⎯ EACL:STS=0 かつ EACL:ACE=1 3tCYC/2 − 5 ⎯ EACL:STS=0 かつ EACL:ACE=0 tCYC − 15 ⎯ EACL:STS=0 かつ EACL:ACE=0 ALE パルス幅 tLHLL tAVLL ALE ALE, A[23:16] 有効アドレス ALE ↓ 時間 tADVLL ALE, AD[15:0] ALE ↓ アドレス有効時間 有効アドレス RDX ↓ 時間 tLLAX ALE, AD[15:0] tAVRL RDX, A[23:16] tADVRL RDX, AD[15:0] tAVDV 有効アドレス 有効データ入力 A[23:16], AD[15:0] tADVDV AD[15:0] EACL:STS=1 EACL:STS=1 かつ 3tCYC/2 − 15 EACL:ACE=0 ⎯ EACL:STS=0 かつ EACL:ACE=1 ⎯ EACL:STS=0 かつ EACL:ACE=0 tCYC/2 − 15 ⎯ EACL:STS=1 かつ EACL:ACE=0 tCYC − 15 ⎯ ⎯ EACL:STS=1 かつ EACL:ACE=1 2tCYC − 15 ⎯ EACL:STS=0 tCYC/2 − 15 ⎯ EACL:STS=1 − 15 ⎯ EACL:ACE=0 3tCYC/2 − 15 ⎯ EACL:ACE=1 5tCYC/2 − 15 ⎯ EACL:ACE=0 tCYC − 15 ⎯ EACL:ACE=1 ⎯ EACL:ACE=0 2tCYC − 15 ⎯ 3tCYC − 55 EACL:ACE=1 ⎯ 4tCYC − 55 EACL:ACE=0 ⎯ 5tCYC/2 − 55 EACL:ACE=1 ⎯ 7tCYC/2 − 55 ⎯ RDX ↓ 有効データ入力 tRLDV RDX, AD[15:0] ⎯ RDX ↑ データホールド時間 tRHDX RDX, AD[15:0] ⎯ アドレス有効 データホール ド時間 tAXDX A[23:16], AD[15:0] ⎯ RDX ↑ ALE ↑ 時間 tAVCH RDX, ALE A[23:16], ECLK 有効アドレス ECLK ↑ 時間 tADVCH AD[15:0], ECLK RDX ↓ ECLK ↑ 時間 tRLCH RDX, ECLK ALE ↓ RDX ↓ 時間 tLLRL ALE, RDX 68 3 tCYC/2 − 5 ⎯ 3 tCYC/2 − 50 0 ⎯ 0 ⎯ EACL:STS=1 かつ 3tCYC/2 − 10 EACL:ACE=1 ⎯ 他の ECL:STS, EACL:ACE 設定 tCYC/2 − 10 ⎯ tCYC − 15 ⎯ tCYC/2 − 15 ⎯ tCYC/2 − 10 ⎯ EACL:STS=0 tCYC/2 − 10 ⎯ EACL:STS=1 − 10 ⎯ ⎯ ⎯ 備考 ns ns EACL:STS=0 かつ 3tCYC/2 − 15 EACL:ACE=1 ⎯ 単位 ns ⎯ RDX tRHLH 2tCYC − 15 EACL:STS=1 かつ 5tCYC/2 − 15 EACL:ACE=1 tRLRH RDX パルス幅 規格値 ns ns ns ns 周期拡張なし ns 周期拡張なし ns 周期拡張なし ns 周期拡張なし ns ns ns ns ns ns DS07-13804-2 MB96320 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 ECLK↑ 有効データ入力 記号 端子 tCHDV AD[15:0], ECLK 条件 ⎯ 規格値 最小 最大 ⎯ tCYC − 50 単位 備考 ns (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 条件 最小 最大 tCYC/2 − 8 ⎯ tCYC − 8 ⎯ EACL:STS=0 かつ EACL:ACE=1 3tCYC/2 − 8 ⎯ EACL:STS=0 かつ EACL:ACE=0 tCYC − 20 ⎯ EACL:STS=0 かつ EACL:ACE=0 ALE パルス幅 tLHLL tAVLL ALE ALE, A[23:16] 有効アドレス ALE ↓ 時間 tADVLL ALE, AD[15:0] ALE ↓ アドレス有効時間 tLLAX tAVRL 有効アドレス RDX ↓ 時間 RDX, A[23:16] tADVRL RDX, AD[15:0] tAVDV 有効アドレス 有効データ入力 ALE, AD[15:0] A[23:16], AD[15:0] tADVDV AD[15:0] 規格値 EACL:STS=1 EACL:STS=1 かつ 3tCYC/2 − 20 EACL:ACE=0 ⎯ EACL:STS=0 かつ EACL:ACE=1 ⎯ 2tCYC − 20 単位 備考 ns ns EACL:STS=1 かつ 5tCYC/2 − 20 EACL:ACE=1 ⎯ EACL:STS=0 かつ EACL:ACE=0 tCYC/2 − 20 ⎯ EACL:STS=1 かつ EACL:ACE=0 tCYC − 20 ⎯ ns EACL:STS=0 かつ 3tCYC/2 − 20 EACL:ACE=1 ⎯ EACL:STS=1 かつ EACL:ACE=1 2tCYC − 20 ⎯ EACL:STS=0 tCYC/2 − 20 ⎯ EACL:STS=1 − 20 ⎯ EACL:ACE=0 3tCYC/2 − 20 ⎯ EACL:ACE=1 5tCYC/2 − 20 ⎯ EACL:ACE=0 tCYC − 20 ⎯ EACL:ACE=1 2tCYC − 20 ⎯ EACL:ACE=0 ⎯ 3tCYC − 60 EACL:ACE=1 ⎯ 4tCYC − 60 EACL:ACE=0 ⎯ 5tCYC/2 − 60 EACL:ACE=1 ⎯ 7tCYC/2 − 60 ns ns ns ns 周期拡張なし ns 周期拡張 なし RDX パルス幅 tRLRH RDX ⎯ 3tCYC/2 − 8 ⎯ ns 周期拡張なし RDX ↓ 有効データ入力 tRLDV RDX, AD[15:0] ⎯ ⎯ 3tCYC/2 − 55 ns 周期拡張なし RDX ↑ データホールド時間 tRHDX RDX, AD[15:0] ⎯ 0 ⎯ ns アドレス有効 データホール ド時間 tAXDX A[23:16] ⎯ 0 ⎯ ns DS07-13804-2 69 MB96320 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 RDX ↑ ALE ↑ 時間 記号 端子 tRHLH RDX, ALE tAVCH tADVCH AD[15:0], ECLK RDX ↓ ECLK ↑ 時間 tRLCH RDX, ECLK ALE ↓ RDX ↓ 時間 tLLRL ALE, RDX ECLK↑ 有効データ入力 tCHDV AD[15:0], ECLK 最小 単位 最大 EACL:STS=1 かつ 3tCYC/2 − 15 EACL:ACE=1 ⎯ 他の ECL:STS, EACL:ACE 設定 tCYC/2 − 15 ⎯ tCYC − 20 ⎯ tCYC/2 − 20 ⎯ tCYC/2 − 15 ⎯ EACL:STS=0 tCYC/2 − 15 ⎯ EACL:STS=1 − 15 ⎯ ⎯ tCYC − 55 A[23:16], ECLK 有効アドレス ECLK ↑ 時間 ⎯ ⎯ ⎯ tAVCH 備考 ns ns ns ns ns tCHDV tRLCH tADVCH ECLK 規格値 条件 0.8 × Vcc tAVLL tLLAX tADVLL tRHLH 0.2 × VCC ALE tLHLL tAVRL tADVRL tRLRH RDX tLLRL A[23:16] tRLDV tAXDX tAVDV tRHDX tADVDV AD[15:0] VIH VIH アドレス VIL データ読出し VIL 詳細なタイミングチャートについては , ハードウェアマニュアルをご覧ください。 . 70 DS07-13804-2 MB96320 シリーズ バスタイミング ( 書込み ) 項目 (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 記号 端子 tAVWL WRX, WRLX, WRHX, A[23:16] 条件 EACL:ACE=0 有効アドレス WRX ↓ 時間 tADVWL 規格値 最小 最大 3tCYC/2 − 15 ⎯ 単位 備考 ns EACL:ACE=1 5tCYC/2 − 15 ⎯ EACL:ACE=0 tCYC − 15 ⎯ EACL:ACE=1 2tCYC − 15 ⎯ WRX, WRLX, WRHX, AD[15:0] ns WRX パルス幅 tWLWH WRX, WRLX, WRHX ⎯ tCYC − 5 ⎯ ns 周期拡張なし 有効データ出力 WRX ↑ 時間 tDVWH WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC − 20 ⎯ ns 周期拡張なし WRX ↑ データホールド時間 tWHDX WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC/2 − 15 ⎯ ns WRX ↑ アドレス有効時間 tWHAX WRX, WRLX, WRHX, A[23:16] ⎯ tCYC/2 − 15 ⎯ ns EBM:ACE=1 かつ EACL:STS=1 2tCYC − 10 ⎯ tWHLH WRX, WRLX, WRHX, ALE 他の EBM:ACE と EACL:STS 設定 tCYC − 10 ⎯ ⎯ tCYC/2 − 10 ⎯ EACL:ACE=0 ⎯ 3tCYC/2 − 15 EACL:ACE=1 ⎯ 5tCYC/2 − 15 tCYC/2 − 15 ⎯ WRX ↑ ALE ↑ 時間 WRX ↓ ECLK ↑ 時間 tWLCH WRX, WRLX, WRHX, ECLK CSn WRX 時間 tCSLWL WRX, WRLX, WRHX, CSn WRX CSn 時間 tWHCSH WRX, WRLX, WRHX, CSn ⎯ ns ns ns ns (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 tAVWL WRX, WRLX, WRHX, A[23:16] 条件 EACL:ACE=0 有効アドレス WRX ↓ 時間 tADVWL DS07-13804-2 tWLWH 最大 3tCYC/2 − 20 ⎯ EACL:ACE=1 5tCYC/2 − 20 ⎯ EACL:ACE=0 tCYC − 20 ⎯ WRX, WRLX, WRHX, AD[15:0] WRX, WRLX, WRHX 最小 単位 備考 ns ns EACL:ACE=1 WRX パルス幅 規格値 ⎯ 2tCYC − 20 ⎯ tCYC − 8 ⎯ ns 周期拡張なし 71 MB96320 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 条件 有効データ出力 WRX ↑ 時間 tDVWH WRX, WRLX, WRHX, AD[15:0] WRX ↑ データホールド時間 tWHDX WRX ↑ アドレス有効時間 WRX ↑ ALE ↑ 時間 規格値 単位 備考 ⎯ ns 周期拡張なし tCYC/2 − 20 ⎯ ns ⎯ tCYC/2 − 20 ⎯ ns EBM:ACE=1 かつ EACL:STS=1 2tCYC − 15 ⎯ 他の EBM:ACE と EACL:STS 設定 tCYC − 15 ⎯ ⎯ tCYC/2 − 15 ⎯ EACL:ACE=0 ⎯ 3tCYC/2 − 20 EACL:ACE=1 ⎯ 5tCYC/2 − 20 tCYC/2 − 20 ⎯ 最小 最大 ⎯ tCYC − 25 WRX, WRLX, WRHX, AD[15:0] ⎯ tWHAX WRX, WRLX, WRHX, A[23:16] tWHLH WRX, WRLX, WRHX, ALE WRX ↓ ECLK ↑ 時間 tWLCH WRX, WRLX, WRHX, ECLK CSn WRX 時間 tCSLWL WRX, WRLX, WRHX, CSn WRX CSn 時間 tWHCSH WRX, WRLX, WRHX, CSn ⎯ ns ns ns ns tWLCH 0.8 × VCC ECLK tWHLH ALE tAVWL tADVWL WRX (WRLX, WRHX) tWLWH 0.2 × VCC tCSLWL tWHCSH CSn tWHAX A[23:16] tDVWH AD[15:0] アドレス tWHDX データ書込み 詳細なタイミングチャートについては , ハードウェアマニュアルをご覧ください。 72 DS07-13804-2 MB96320 シリーズ . レディ入力タイミング 項目 (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 記号 端子 RDY セットアップ時間 tRYHS RDY RDY ホールド時間 tRYHH RDY テスト 条件 定格値 単位 最小 最大 35 ⎯ ns 0 ⎯ ns ⎯ 備考 (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 RDY セットアップ時間 tRYHS RDY RDY ホールド時間 tRYHH RDY テスト 条件 定格値 単位 最小 最大 45 ⎯ ns 0 ⎯ ns ⎯ 備考 (注意事項)RDY セットアップ時間が不十分な場合は , 自動レディ機能を使用してください。 ECLK RDY 0.8 × VCC tRYHS tRYHH VIH VIH WAIT 不使用の場合。 RDY WAIT 使用の場合。 VIL 詳細なタイミングチャートについては , ハードウェアマニュアルをご覧ください。 DS07-13804-2 73 MB96320 シリーズ ホールドタイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 端子フローティング HAKX ↓ 時間 tXHAL HAKX HAKX ↑ 時間 端子有効時間 tHAHV HAKX 条件 ⎯ 規格値 単位 最小 最大 tCYC − 20 tCYC + 20 ns tCYC − 20 tCYC + 20 ns 備考 (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 端子フローティング HAKX ↓ 時間 tXHAL HAKX HAKX ↑ 時間 端子有効時間 tHAHV HAKX 規格値 条件 ⎯ 単位 最小 最大 tCYC − 25 tCYC + 25 ns tCYC − 25 tCYC + 25 ns 備考 0.8 × VCC HAKX 0.2 × VCC tHAHV tXHAL 各端子 0.8 × VCC High-Z 0.2 × VCC 詳細なタイミングチャートについては , ハードウェアマニュアルをご覧ください。 74 DS07-13804-2 MB96320 シリーズ USART タイミング (注意事項)以下に示す値は , I/O 駆動能力 IOdrive = 5mA の場合です。IOdrive が 2mA の場合は , 各表に記載された最大出力タイ ミングを 10ns ずつ増大させる必要があります。 (TA = − 40 °C ∼+ 125 °C, VCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V, IOdrive = 5mA, CL = 50pF) 項目 VCC = AVCC= 4.5V ∼ 5.5V 条件 VCC = AVCC= 3.0V ∼ 4.5V 単位 記号 端子 最小 最大 最小 最大 シリアルクロックサイクル時間 tSCYCI SCKn 4 tCLKP1 ⎯ 4 tCLKP1 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVI SCKn, SOTn − 20 + 20 − 30 + 30 ns SOT → SCK ↑遅延時間 tOVSHI SCKn, SOTn N*tCLKP1 − 20 *1 ⎯ N*tCLKP1 − 30 *1 ⎯ ns 有効 SIN → SCK ↑ tIVSHI SCKn, SINn tCLKP1 + 45 ⎯ tCLKP1 + 55 ⎯ ns SCK ↑ → 有効 SIN ホールド時間 tSHIXI SCKn, SINn 0 ⎯ 0 ⎯ ns シリアルクロック “L” パルス幅 tSLSHE SCKn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns シリアルクロック “H” パルス幅 tSHSLE SCKn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVE SCKn, SOTn ⎯ 2 tCLKP1 + 45 ⎯ 2 tCLKP1 + 55 ns ⎯ tCLKP1/2 + 10 ⎯ ns 内部シフト クロックモード 外部シフト クロックモード tCLKP1/2 + 10 有効 SIN → SCK ↑ tIVSHE SCKn, SINn SCK ↑ → 有効 SIN ホールド時間 tSHIXE SCKn, SINn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns tFE SCKn ⎯ 20 ⎯ 20 ns SCK 立下り時間 tRE SCKn ⎯ 20 ⎯ 20 ns SCK 立上り時間 (注意事項) ・CLK 同期モードの交流規格。 ・CL は , テスト時の端子の負荷容量値です。 ・使用するマシンのクロック周波数によっては , 可能な最大ボーレートをパラメータで制限できます。パラメー タの詳細については , 「MB96300 Super シリーズハードウェアマニュアル」を参照してください。 ・tCLKP1 は周辺クロック 1 (CLKP1) のサイクル時間で , 単位は ns です。 *1: パラメータ N は tSCYCI によって異なり , 次のように計算できます。 ・tSCYCI = 2 × k × tCLKP1 の場合 , N = k (k は 2 より大きい整数 )。 ・tSCYCI = (2 × k + 1) × tCLKP1 の場合 , N = k + 1(k は 1 より大きい整数 ) 。 例: DS07-13804-2 tSCYCI N 4 × tCLKP1 2 5 × tCLKP1, 6 × tCLKP1 3 7 × tCLKP1, 8 × tCLKP1 ... 4 ... 75 MB96320 シリーズ tSCYCI SCK ESCR:SCES = 0 の場合 0.8 × VCC 0.2 × VCC 0.2 × VCC SCK ESCR:SCES = 1 の場合 0.8 × VCC 0.8 × VCC 0.2 × VCC tSLOVI tOVSHI 0.8 × VCC SOT 0.2 × VCC tSHIXI tIVSHI SIN VIH VIH VIL VIL 内部シフトクロックモード tSLSHE SCK ESCR:SCES = 0 の場合 tSHSLE VIH SCK ESCR:SCES = 1 の場合 VIH VIH VIL VIL VIH VIL tFE VIH VIL VIL tSLOVE tRE SOT 0.8 × VCC 0.2 × VCC tIVSHE SIN tSHIXE VIH VIH VIL VIL 外部シフトクロックモード 76 DS07-13804-2 MB96320 シリーズ I2C タイミング (TA = − 40 °C ∼+ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 条件 標準モード 高速モード* 4 単位 最小 最大 最小 最大 fSCL 0 100 0 400 kHz ホールド時間 ( 反復 ) START 条件 SDA ↓→ SCL ↓ tHDSTA 4.0 ⎯ 0.6 ⎯ μs SCL クロックの “L” 幅 tLOW 4.7 ⎯ 1.3 ⎯ μs SCL クロックの “H” 幅 tHIGH 4.0 ⎯ 0.6 ⎯ μs 反復 START 条件のセットアップ時間 SCL ↑→ SDA ↓ tSUSTA 4.7 ⎯ 0.6 ⎯ μs データホールド時間 SCL ↓→ SDA ↓↑ tHDDAT 0 3.45*2 0 0.9*3 μs データセットアップ時間 SDA ↓↑→ SCL ↑ tSUDAT 250 ⎯ 100 ⎯ ns STOP 条件のセットアップ時間 SCL ↑→ SDA ↑ tSUSTO 4.0 ⎯ 0.6 ⎯ μs tBUS 4.7 ⎯ 1.3 ⎯ μs SCL クロック周波数 STOP 条件と START 条件との間のバスフリー 時間 R = 1.7 kΩ, C = 50 pF*1 * 1:R, C:SCL, SDA ラインのプルアップ抵抗 , 負荷コンデンサ。 * 2:デバイスが SCL 信号の “L” 幅 (tLOW) を延長していない場合 , 満たす必要があるのは最大 tHDDAT だけです。 * 3:高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSUDAT ≧ 250ns を満たす必要があります。 * 4:100 kHz 超で使用する場合は , 周辺クロック 1 を 6 MHz 以上に設定してください。 SDA tSUDAT tLOW tBUS tHDSTA SCL tHDSTA DS07-13804-2 tHDDAT tHIGH tSUSTA tSUSTO 77 MB96320 シリーズ 5. A/D コンバータ (TA = − 40 °C ∼+ 125 °C, 3.0 V ≦ AVRH − AVRL, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子 分解能 ⎯ 総合誤差 規格値 単位 備考 最小 標準 最大 ⎯ ⎯ ⎯ 10 bit ⎯ ⎯ −3 ⎯ +3 LSB 非直線性誤差 ⎯ ⎯ − 2.5 ⎯ + 2.5 LSB 微分非直線性誤差 ⎯ ⎯ − 1.9 ⎯ + 1.9 LSB ゼロリーディング電圧 VOT ANn AVRL − 1.5 LSB AVRL + 0.5 LSB AVRL + 2.5 LSB V フルスケール リーディング電圧 VFST ANn AVRH − 3.5 LSB AVRH − 1.5 LSB AVRH + 0.5 LSB V ⎯ ⎯ 1.0 ⎯ 16,500 μs 4.5V ≦ AVCC ≦ 5.5V 2.0 ⎯ ⎯ μs 3.0V ≦ AVCC < 4.5V 0.5 ⎯ ⎯ μs 4.5V ≦ AVCC ≦ 5.5V 1.2 ⎯ ⎯ μs 3.0V ≦ AVCC < 4.5V 比較時間 サンプリング時間 アナログポート入力 電流 アナログポート入力 電流 アナログ入力電圧範囲 基準電圧範囲 電源電流 ⎯ IAIN IAIN ANn −3 ⎯ +3 μA AVSS, AVRL < VI <AVCC, AVRH −1 ⎯ +1 μA TA =+ 25 °C AVSS, AVRL < VI < AVCC, AVRH −3 ⎯ +3 μA TA =+ 125 °C, AVSS, AVRL < VI < AVCC, AVRH ANn VAIN ANn AVRL ⎯ AVRH V AVRH AVRH 0.75 AVcc ⎯ AVcc V AVRL AVRL AVSS ⎯ 0.25 AVCC V IA AVcc ⎯ 2.5 5 mA A/D コンバータ動作時 IAH AVcc ⎯ ⎯ 5 μA A/D コンバータ非動作時 IR AVRH/ AVRL ⎯ 0.7 1 mA A/D コンバータ動作時 IRH AVRH/ AVRL ⎯ ⎯ 5 μA A/D コンバータ非動作時 ⎯ ANn ⎯ ⎯ 4 LSB 基準電圧電流 入力チャネル間の バラツキ ⎯ (注意事項)|AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。 78 DS07-13804-2 MB96320 シリーズ A/D コンバータの用語の定義 分解能 : A/D コンバータが識別可能なアナログ変化 総合誤差 : 実際の値と理想値の差。総合誤差は , ゼロトランジション誤差 , フルスケールトランジション誤差 , および非直線 性誤差が含まれる 非直線性誤差 : ゼロトランジション点 (00 0000 0000 <--> 00 0000 0001) とフルスケールトランジション点 (11 1111 1110 <--> 11 1111 1111) を結んだ直線と , 実際の変換特性との偏差 微分非直線性誤差 : 出力コードを 1 LSB 変化させるために必要な入力電圧の理想値からの偏差 ゼロリーディング電圧 : 最小変換値を生成する入力電圧 フルスケールリーディング電圧 : 最大変換値を生成する入力電圧 総合誤差 3FF 3FE 1.5 LSB 実際の変換特性 デジタル出力 3FD {1 LSB × (N − 1) + 0.5 LSB} 004 VNT ( 実測値 ) 実際の変換特性 003 002 理想特性 001 0.5 LSB AVRL AVRH アナログ出力 VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB デジタル出力 N の総合誤差= 1 LSB = ( 理想値 ) AVRH − AVRL 1024 [LSB] [V] N: A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVRL + 0.5 LSB [V] VFST ( 理想値 ) = AVRH − 1.5 LSB [V] VNT:デジタル出力が (N − 1) から N に遷移する電圧 DS07-13804-2 79 MB96320 シリーズ 非直線性誤差 微分非直線性誤差 3FF デジタル出力 3FD 実際の変換特性 N+1 {1 LSB × (N - 1) + VOT } VFST ( 実測値 ) VNT ( 実測値 ) 004 実際の変換特性 003 実際の変換特性 デジタル出力 3FE 理想特性 N V(N + 1)T ( 実測値 ) N-1 VNT ( 実測値 ) 実際の変換特性 002 理想特性 N-2 001 VOT ( 実測値 ) AVRL AVRH AVRL デジタル出力 N の非直線性誤差= VNT − {1 LSB × (N − 1) + VOT} 1 LSB デジタル出力 N の微分非直線性誤差= V (N + 1) T − VNT 1 LSB 1 LSB = VFST − VOT 1022 AVRH アナログ出力 アナログ出力 [LSB] − 1 LSB [LSB] [V] N : A/D コンバータデジタル出力値 VOT : デジタル出力が “000H” から “001H” に遷移する電圧 VFST : デジタル出力が “3FEH” から “3FFH” に遷移する電圧 80 DS07-13804-2 MB96320 シリーズ A/D コンバータ部の注意事項 ・アナログ入力の外部インピーダンスと A/D コンバータ ( サンプルホールド回路付き ) のサンプリング時間について 外部インピーダンスが高くサンプリング時間を十分に確保できない場合, 内部サンプルホールド用コンデンサに十分にアナ ログ電圧が充電されず , A/D 変換精度に影響を及ぼします。 ・アナログ入力等価回路 R コンパレータ アナログ入力 C サンプリングスイッチ 参考値 : ・C = 8.5 pF ( 最大 ) A/D 変換精度規格を満足させるため , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間 (Tsamp) が 最小値より長くなるように , 抵抗値や動作周波数を調整するか , 外部インピーダンスを下げて , ご使用ください。通常この値 は 7τ に設定されます。ここで , τ = RC です。アナログ入力に接続されている外部入力抵抗 (Rext) が含まれている場合 , サンプ リング時間は , 次のように表されます。 Tsamp [ 最小 ] = 7 × (Rext + 2.6kΩ) × C(4.5 ≦ AVcc ≦ 5.5) Tsamp [ 最小 ] = 7 × (Rext + 12.1kΩ) × C(3.0 ≦ AVcc ≦ 4.5) サンプリング時間が十分に確保できない場合 , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。 ・誤差について |AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。 DS07-13804-2 81 MB96320 シリーズ 6. 低電圧検出器の特性 (TA = − 40 °C ∼+ 125 °C, Vcc = AVcc = 3.0V ∼ 5.5V, Vss = AVss = 0V) 項目 記号 規格値 単位 備考 最小 最大 TLVDSTAB ⎯ 75 μs 起動または検出レベル変更後 レベル 0 VDL0 2.7 2.9 V CILCR:LVL[3:0]=“0000” レベル 1 VDL1 2.9 3.1 V CILCR:LVL[3:0]=“0001” レベル 2 VDL2 3.1 3.3 V CILCR:LVL[3:0]=“0010” レベル 3 VDL3 3.5 3.75 V CILCR:LVL[3:0]=“0011” レベル 4 VDL4 3.6 3.85 V CILCR:LVL[3:0]=“0100” レベル 5 VDL5 3.7 3.95 V CILCR:LVL[3:0]=“0101” レベル 6 VDL6 3.8 4.05 V CILCR:LVL[3:0]=“0110” レベル 7 VDL7 3.9 4.15 V CILCR:LVL[3:0]=“0111” レベル 8 VDL8 4.0 4.25 V CILCR:LVL[3:0]=“1000” レベル 9 VDL9 4.1 4.35 V CILCR:LVL[3:0]=“1001” レベル 10 VDL10 未使用 レベル 11 VDL11 未使用 レベル 12 VDL12 未使用 レベル 13 VDL13 未使用 レベル 14 VDL14 未使用 レベル 15 VDL15 未使用 安定化時間 CILCR:LVL[3:0] は , CILCR レジスタの低電圧検出器レベル選択ビットです。 レベル 10 ∼ 15 は , このデバイスでは使用しません。 < 0.004 V 検出を適切に実行するため , 電圧レベルの傾斜は次を満たす必要があります : dV = µs dt 変動が速すぎるとノイズと見なされ , 検出できないことがあります。 MCU の機能動作は , Vcc = 2.7V の最小低電圧検出レベルまで保証されています。ただし , 電気的特性は指定範囲 ( 通常は 3.0V まで ) でのみ有効です。 82 DS07-13804-2 MB96320 シリーズ 低電圧検知の動作 下図に , 低電圧の動作を示します。リセットや立上り動作の詳細については , ハードウェアマニュアルをご覧ください。 電圧 [V] VCC VDLx, 最大 VDLx, 最小 dV dt 時間 [s] 通常動作 DS07-13804-2 低電圧リセットアサーション パワーリセット延長時間 83 MB96320 シリーズ 7. フラッシュメモリ書込み / 消去特性 (TA = − 40 °C ∼+ 105 °C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 規格値 単位 備考 最小 標準 最大 セクタ消去時間 ⎯ 0.9 3.6 秒 消去事前プログラミング時間なし チップ消去時間 プログラム / データフラッシュ ( メインフ ラッシュ ) ⎯ n × 0.9 n × 3.6 秒 消去事前プログラミング時間なし (n はデバイスのフラッシュセクタ数 ) ワード (16 ビット幅 ) プログラミング時間 プログラム / データフラッシュ ( メインフ ラッシュ ) ⎯ 23 370 us 書き込みコマンドをサブミットする ためのオーバヘッド時間なし 10 000 ⎯ ⎯ cycle プログラム / 消去サイクル 100000 サイクルの書込み / 消去は富士 通セミコンダクターで評価中です。 20 ⎯ ⎯ year * 1 フラッシュデータ保持時間 * 1:表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を+ 85oC の正規化数に変 換 )。 84 DS07-13804-2 MB96320 シリーズ ■ 特性例 次図に , 一般的な処理パラメータを使って測定したサンプルの特性を示します。 ランモード 100.00 PLL クロック (56 MHz) 10.00 Icc [mA] メイン発振 (4 MHz) RC クロック (2 MHz) 1.00 RC クロック (100 MHz) サブ発振 (32 MHz) 0.10 0.01 -50.00 0.00 +50.00 +100.00 +150.00 +100.00 +150.00 Ta [ºC] スリープモード 100.00 PLL クロック (56 MHz) Icc [mA] 10.00 メイン発振 (4 MHz) 1.00 RC クロック (2 MHz) RC クロック (100 MHz) 0.10 サブ発振 (32 MHz) 0.01 -50.00 0.00 +50.00 Ta [ºC] DS07-13804-2 85 MB96320 シリーズ ■ 特性例 次図に , 一般的な処理パラメータを使って測定したサンプルの特性を示します。 ランモード 100.00 PLL クロック (56 MHz) 10.00 Icc [mA] メイン発振 (4 MHz) RC クロック (2 MHz) 1.00 RC クロック (100 MHz) サブ発振 (32 MHz) 0.10 0.01 -50.00 0.00 +50.00 +100.00 +150.00 +100.00 +150.00 Ta [ºC] スリープモード 100.00 PLL クロック (56 MHz) Icc [mA] 10.00 メイン発振 (4 MHz) 1.00 RC クロック (2 MHz) RC クロック (100 MHz) 0.10 サブ発振 (32 MHz) 0.01 -50.00 0.00 +50.00 Ta [ºC] DS07-13804-2 85 MB96320 シリーズ 測定条件 モード 選択したソース クロック PLL クロック / レギュレータ設定 CLKS1 = CLKS2 = CLKB = CLKP1 = 56 MHz CLKP2 = 28 MHz 高パワーモードのレギュレータ コア電圧 = 1.9V CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 4 MHz メイン発振 ランモード RC クロック ( 高速 ) RC クロック ( 低速 ) 高パワーモードのレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 2 MHz 高パワーモードのレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 100 kHz 高パワーモードのレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 32 kHz サブ発振 低パワーモード A のレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKP1 = 56 MHz CLKP2 = 28 MHz PLL (CLKB はこのモードでは停止状態 ) 高パワーモードのレギュレータ コア電圧 = 1.9V CLKS1 = CLKS2 = CLKP1 = CLKP2 = 4 MHz メイン発振 スリープ モード (CLKB はこのモードでは停止状態 ) 高パワーモードのレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKP1 = CLKP2 = 2 MHz RC クロック ( 高速 ) (CLKB はこのモードでは停止状態 ) 高パワーモードのレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKP1 = CLKP2 = 100 kHz RC クロック ( 低速 ) (CLKB はこのモードでは停止状態 ) 高パワーモードのレギュレータ コア電圧 = 1.8V CLKS1 = CLKS2 = CLKP1 = CLKP2 = 32 kHz サブ発振 DS07-13804-2 (CLKB はこのモードでは停止状態 ) 低パワーモード A のレギュレータ コア電圧 = 1.8V 87 MB96320 シリーズ 測定条件 モード 選択したソース クロック クロック / レギュレータ設定 CLKMC = 4 MHz, CLKPLL = 56 MHz PLL ( システムクロックはこのモードでは停止状態 ) 高パワーモードのレギュレータ , コア電圧 = 1.9V メイン発振 ( システムクロックはこのモードでは停止状態 ) 高パワーモードのレギュレータ , コア電圧 = 1.8V CLKMC = 4 MHz タイマ モード RC クロック ( 高速 ) RC クロック ( 低速 ) CLKRC = 2 MHz ( システムクロックはこのモードでは停止状態 ) 高パワーモードのレギュレータ , コア電圧 = 1.8V CLKRC = 100 kHz ( システムクロックはこのモードでは停止状態 ) 高パワーモードのレギュレータ , コア電圧 = 1.8V CLKSC = 100 kHz サブ発振 ストップ モード 88 停止状態 ( システムクロックはこのモードでは停止状態 ) 低パワーモード A のレギュレータ , コア電圧 = 1.8V ( すべてのクロックはこのモードでは停止状態 ) 低パワーモード B のレギュレータ , コア電圧 = 1.8V DS07-13804-2 MB96320 シリーズ ■ パッケージ・外形寸法図 MB96(F)32x LQFP 80 プラスチック・LQFP, 80ピン (FPT-80P-M21) プラスチック・LQFP, 80ピン (FPT-80P-M21) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 12.0 mm × 12.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.47 g コード(参考) P-LFQFP80-12×12-0.50 注1)*印寸法はレジン残りを含まず。 注2)端子幅および端子厚さはメッキ厚を含む。 注3)端子幅はタイバ切断残りを含まず。 14.00±0.20(.551±.008)SQ * 12.00±0.10(.472±.004)SQ 60 0.145±0.055 (.006±.002) 41 40 61 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 .059 –.004 INDEX 0°~8° 80 0.10±0.05 (.004±.002) (Stand off) 21 "A" LEAD No. 1 20 0.50(.020) C (Mounting height) 0.20±0.05 (.008±.002) 0.08(.003) 2006-2010 FUJITSU SEMICONDUCTOR LIMITED F80035S-c-2-4 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) M 単位:mm(inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS07-13804-2 89 MB96320 シリーズ ■ オーダ型格 CAN コントローラ付きの MCU 型格 フラッシュ /ROM サブクロック MB96F326YSB PMC-GSE2 MB96F326RSB PMC-GSE2 MB96F326YWB PMC-GSE2 なし フラッシュ A (288KB) あり MB96F326RWB PMC-GSE2 MB96V300BRB-ES ( 評価用 ) 永続的低電圧の リセット パッケージ あり なし あり プラスチック LQFP, 80 ピン (FPT-80P-M21) なし 外部 RAM による エミュレート あり なし プラスチック BGA, 416 ピン (BGA-416P-M02) フラッシュ /ROM サブクロック 永続的低電圧の リセット パッケージ フラッシュ A (288KB) なし なし あり なし CAN コントローラなしの MCU 型格 MB96F326ASB PMC-GSE2 MB96F326AWB PMC-GSE2 プラスチック LQFP, 80 ピン (FPT-80P-M21) このデータシートは , 現在販売されていない次のデバイスにも有効です。 MB96F326YSA, MB96F326RSA, MB96F326YWA, MB96F326RWA, MB96F326ASA, MB96F326AWA 90 DS07-13804-2 MB96320 シリーズ ■ 改訂履歴 リビジョン 日付 暫定版 1 2007-05-02 製作 暫定版 2 2007-05-25 電気的特性を更新 2007-11-23 表紙:パッケージの説明を削除。 ブロックダイヤグラムを変更。 端子機能説明に A 端子機能グループを追加。 電気的特性を更新。 LVD と特性例に関する章を追加。 オーダ型格:誤植を訂正 ( persistant を persistent に ) 。 メモリマップのレイアウトを変更。 2007-12-20 ブロックダイヤグラムを更新:外部バスアドレス線 , クロック出力機能端子 , AVRL を ADC ブロックから削除 , 再レイアウト。 RAMSTART 表の RAMSIZE を品種構成に合わせて 12KB に訂正。 IO マップを更新 オーダ型格に PQC ではなく PMC パッケージと表示。再設計リリースも表示。 IO マップを再作成 メモリマップおよびフラッシュ構成を改変 全体でいくつかの誤植を訂正。 フラッシュバンクの名前を変更。 IO 回路図を変更。 2008-02-04 ・ PPG のリロードタイマ RLT6 を追加 ・ ブロックダイヤグラムを訂正:RLT6 を追加 , OUT10->OUT10_R, TX0/RX0->RX2/RX2, ・ 端子配列図:TX3 を削除 ・ 既存のすべての端子形式について端子機能説明を訂正 ・ 入出力回路形式ダイヤグラムを訂正 ・ メモリマップを整理 ・「フラッシュセクタ構成」を「フラッシュデバイスのユーザ ROM メモリマップ」に訂正 ・ パラレルフラッシュプログラミング仕様を削除 ・ IO マップを再作成: - ポートレジスタ:名前付けの規則を訂正 - メモリ制御レジスタの名前を変更 (Main -> A) - 000BFFh 以降のアドレスを削除 ・ デバイスの取り扱い:A/D コンバータの項目を追加 ・ 絶対最大定格:Pd および Ta をさらに精密に指定 ・ ランモードとスリープモードの電流:条件を追加 (1WS 設定 ) ・ 48/24MHz モードのランモード電流仕様を訂正 ・ 1.8V の最大 CLKS1 周波数を訂正 ・ 外部バスタイミング:欠落した条件を追加し , 読みやすさを改善 ・ オーダ型格を更新 ・ 誤植および書式を訂正 暫定版 3 暫定版 4 暫定版 5 DS07-13804-2 変更内容 91 MB96320 シリーズ リビジョン 暫定版 6 日付 変更内容 2009-01-09 ・ 書式を富士通マイクロエレクトロニクスの公式データシート規格に調整 ( 主にスタイル の変更と公式の注意事項および免責条項の追加 ) ・「電気的特性」の章内の順序を自動化 ・ デバイスを追加 (MB96F326A) ・ I/O マップ:予約レジスタの注意事項を追加 ・ シリアルプログラミングインタフェース: ハンドシェイク用端子についての注意事項を 改変 ・ A/D コンバータのチャネルオフセットを 4LSB に指定 ・ オーダ型格の MB96V300 のパッケージコードを訂正 ・ プルアップ抵抗値仕様に電圧条件を追加 ・ オーダ型格:「フラッシュ/ROM」の列を追加 ,「備考」の列を削除 ・ 公式のパッケージ・外形寸法図に新しい注意事項を付記して追加 ・ 空白のページを削除 ・ デバイスの取り扱い: シリアル通信およびセラミック振動子の使用に関する注意事項を 追加。 ・ 機能一覧および交流規格:水晶発振器の場合 , 最大周波数 16MHz が有効。振動子の場合 , 最大周波数は Q 係数によって決まる ・ 交流規格:PLL 位相スキュー仕様を追加 , CLKVCO 最小 =64MHz ・ VOL3 仕様を改善:Vcc の全範囲で 3mA 負荷の仕様が有効 ・ C 端子のコンデンサ仕様を更新:許容誤差のある 4.7uF ∼ 10uF コンデンサ ・「暫定」の透かしを削除 ■ 本版での主な変更内容 ページ 78 場所 ■ 電気的特性 5. A/D コンバータ 変更内容 「ゼロリーディング電圧」および「フルスケールリーディング電圧」の規格値 と単位を変更 ( 規格値 : AVRL − 1.5 → AVRL − 1.5 LSB AVRL + 0.5 → AVRL + 0.5 LSB AVRL + 2.5 → AVRL + 2.5 LSB AVRH − 3.5 → AVRH − 3.5 LSB AVRH − 1.5 → AVRH − 1.5 LSB AVRH + 0.5 → AVRH + 0.5 LSB 単位 LSB → V ) 変更箇所は , 本文中のページ左側の|によって示しています。 92 DS07-13804-2 MB96320 シリーズ MEMO DS07-13804-2 93 MB96320 シリーズ MEMO 94 DS07-13804-2 MB96320 シリーズ MEMO DS07-13804-2 95 MB96320 シリーズ 富士通セミコンダクター株式会社 〒 222-0033 神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル http://jp.fujitsu.com/fsl/ 電子デバイス製品に関するお問い合わせ先 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部