2.4 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–12615–3
8 ビット・マイクロコントローラ
CMOS
®
MB95110B シリーズ
MB95116B/F118BS/F118BW/FV100D-101
■ 概要
MB95110Bシリーズは, コンパクトな命令体系に加えて, 豊富な周辺機能を内蔵した汎用ワンチップマイクロコントロー
ラです。
(注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
■ 特長
・ F2MC-8FX CPU コア
コントローラに最適な命令体系
・乗除算命令
・16 ビット演算
・ビットテストによるブランチ命令
・ビット操作命令など
・ クロック
・メインクロック
・メイン PLL クロック
・サブクロック (2 系統クロック品のみ )
・サブ PLL クロック (2 系統クロック品のみ )
・ タイマ
・8/16 ビット複合タイマ× 2 チャネル
・8/16 ビット PPG × 2 チャネル
・16 ビット PPG
・タイムベースタイマ
・時計プリスケーラ (2 系統クロック品のみ )
・ LIN-UART
・全二重ダブルバッファ
・クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送が使用可能
(続く)
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2006-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.3
MB95110B シリーズ
(続き)
・ UART/SIO
・全二重ダブルバッファ
・クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送が使用可能
・ I2C
ウェイクアップ機能内蔵
・ 外部割込み
・エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 )
・低消費電力 ( スタンバイ ) モードからの解除としても使用可能
・ 8/10 ビット A/D コンバータ
8 ビットまたは 10 ビット分解能の選択が可能
・ 低消費電力 ( スタンバイ ) モード
・ストップモード
・スリープモード
・時計モード (2 系統クロック品のみ )
・タイムベースタイマモード
・ I/O ポート
・最大ポート数
・1 系統クロック品:39 本
・2 系統クロック品:37 本
・ポート構成
・汎用入出力ポート (N-ch オープンドレイン ) :2 本
・汎用入出力ポート (CMOS)
:1 系統クロック品:37 本
2 系統クロック品:35 本
・ フラッシュメモリセキュリティ機能
・フラッシュメモリ内容を保護 ( フラッシュメモリデバイスのみ )
2
DS07–12615–3
MB95110B シリーズ
■ 品種構成
品種
項目
分類
MB95116B
MB95F118BS
MB95F118BW
マスク ROM 品
フラッシュメモリ品
ROM 容量
32 K バイト
60 K バイト
RAM 容量
1 K バイト
2 K バイト
リセット出力
なし
1
オ*
プ クロック系統
シ
ョ 低電圧検出リセット
ン
CPU 機能
汎用入出力ポート
1/2 系統選択可* 2
1 系統
2 系統
なし
基本命令数
命令ビット長
命令長
データビット長
最小命令実行時間
割込み処理時間
:136 命令
:8 ビット
:1 ∼ 3 バイト
:1, 8, 16 ビット長
:61.5 ns ( マシンクロック周波数 16.25 MHz 時 )
:0.6 μs ( マシンクロック周波数 16.25 MHz 時 )
・1 系統クロック品:39 本 (N-ch オープンドレイン:2 本 , CMOS:37 本 )
・2 系統クロック品:37 本 (N-ch オープンドレイン:2 本 , CMOS:35 本 )
タイムベースタイマ 割込み周期 0.5 ms, 2.1 ms, 8.2 ms, 32.8 ms ( メイン発振クロック 4 MHz 時 )
ウォッチドッグ
タイマ
リセット発生周期
メイン発振クロック 10 MHz 時
: 最小 105 ms
サブ発振クロック 32.768 kHz 時 (2 系統クロック品のみ ) : 最小 250 ms
ワイルドレジスタ
3 バイト分の ROM データ置換え可能
IC
マスタ / スレーブ送受信
バスエラー機能 , アービトレーション機能 , 転送方向検出機能
スタートコンディションの繰り返し発生および検出機能
ウェイクアップ機能内蔵
UART/SIO
UART/SIO でのデータ転送可能
全二重ダブルバッファ , 可変データ長 (5/6/7/8 ビット ) , ボーレートジェネレータ内蔵
NRZ 方式転送フォーマット , エラー検出機能
LSB ファースト /MSB ファースト選択可能
クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
LIN-UART
専用リロードタイマによって広範囲の通信速度設定が可能 , 全二重ダブルバッファ ,
クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
LIN 機能は LIN マスタまたは LIN スレーブとして使用可能
8/10 ビット
A/D コンバータ
(8 チャネル )
8 ビットまたは 10 ビット分解能の選択が可能
8/16 ビット
複合タイマ
(2 チャネル )
タイマ 1 チャネルにつき 8 ビットタイマ× 2 チャネルまたは , 16 ビットタイマ× 1 チャネ
ルとして使用可能
タイマ機能 , PWC 機能 , PWM 機能 , キャプチャ機能内蔵 , 方形波出力あり
カウントクロック:内部クロック 7 種類および外部クロックから選択可能
16 ビット PPG
PWM モードまたはワンショットモードを選択可能
カウンタ動作クロック:8 種類のクロックソースから選択可能
外部トリガ起動対応
8/16 ビット PPG
(2 チャネル )
PPG1 チャネルにつき 8 ビット PPG × 2 チャネルまたは , 16 ビット PPG × 1 チャネルとし
て使用可能
カウンタ動作クロック:8 種類のクロックソースから選択可能
時計カウンタ
(2 系統クロック品
のみ )
カウントクロック:4 種類のクロックソース (125 ms, 250 ms, 500 ms, 1 s) から選択可能
カウンタ値は 0 ∼ 63 まで設定可能 ( クロックソース 1 秒を選択し , カウント値を 60 に設定
した場合 , 1 分カウント可能 )
2
周
辺
機
能
(続く)
DS07–12615–3
3
MB95110B シリーズ
(続き)
品種
MB95116B
項目
周
辺
機
能
MB95F118BS
MB95F118BW
時計プリスケーラ
(2 系統クロック品
のみ )
4 種類のインターバル時間 (125 ms, 250 ms, 500 ms, 1 s) から選択可能
外部割込み
(8 チャネル )
エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 )
スタンバイモードからの解除としても使用可能
フラッシュメモリ
自動プログラミング ,Embedded Algorithm
書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
アルゴリズム完了を示すフラグ
書込み / 消去回数 ( 最小 ) :10000 回
データ保持期間:20 年間
ブートブロック構成
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
フラッシュメモリセキュリティ
スタンバイモード
スリープ , ストップ , 時計 (2 系統クロック品のみ ), タイムベースタイマ
* 1:マスクオプションの詳細については「■ マスクオプション」を参照してください。
* 2:マスク ROM 発注時にクロックモードを指定してください。
(注意事項)MB95110B シリーズの評価用品の品種名は MB95FV100D-101 です。ご使用の際には MCU ボード (MB2146301A-E) が必要となります。
■ 発振安定待ち時間の選択 ( マスク ROM 品のみ )
マスク ROM 品では , マスク ROM 発注時にマスクオプションによりメインクロック発振安定待ち時間の初期値を下記
の 4 種類より選択できます。
なお , 評価用品 , フラッシュメモリ品のメインクロック発振安定待ち時間の初期値は最大値に固定されています。
発振安定待ち時間の選択
備 考
(22 − 2) /FCH
0.5 μs ( メイン発振クロック 4 MHz 時 )
12
約 1.02 ms ( メイン発振クロック 4 MHz 時 )
13
約 2.05 ms ( メイン発振クロック 4 MHz 時 )
14
約 4.10 ms ( メイン発振クロック 4 MHz 時 )
(2 − 2) /FCH
(2 − 2) /FCH
(2 − 2) /FCH
■ パッケージと品種対応
品種
MB95116B
MB95F118BS/F118BW
MB95FV100D-101
LCC-48P-M09
○
○
×
FPT-48P-M26
○
○
×
FPT-52P-M01
*
○
×
BGA-224P-M08
×
×
○
パッケージ
○ :使用可能
× :使用不可
* :現在開発中
4
DS07–12615–3
MB95110B シリーズ
■ 品種間の相違点と品種選択時の注意事項
・評価用品使用時の注意
評価用品は F2MC-8FX ファミリの複数のシリーズおよび品種のソフトウェア開発をサポートするため , MB95110B シ
リーズの機能だけでなく他の品種の機能も搭載しています。このため MB95110B シリーズで使用しない周辺機能の I/O ア
ドレスはアクセス禁止になっています。このアクセス禁止アドレスに対して読み書きを行うと , 本来使用しない周辺機能
が動作する場合があり , ハードウェアやソフトウェアの予想外の誤動作を招く危険があります。
特に , 奇数バイトのアクセス禁止領域に対して , ワードアクセスを行わないでください ( 行った場合 , 意図せず読み書き
が行われることがあります ) 。
また , 評価用品と , フラッシュメモリ品またはマスク ROM 品では禁止アドレスの読出し値が異なりますので , その値は
プログラムで使用しないでください。
評価用品では, 1バイトのレジスタの中で一部のビットの機能がサポートされていない場合があります。これらのビット
に対して , 読み書き動作を行ってもハードウェアの誤動作は発生しません。また評価用品 , フラッシュメモリ品 , マスク
ROM 品でもまったく同じハードウェアおよびソフトウェアの動作を行うようになっています。
・メモリ空間の相違
評価用品と , フラッシュメモリ品またはマスク ROM 品で搭載するメモリ容量が異なる場合は , 実際に使用する品種と
の容量の差をよく確認の上 , ソフトウェア開発を行ってください。
メモリ空間の詳細は , 「■ CPU コア」を参照してください。
・消費電流
・ フラッシュメモリ品の消費電流は , マスク ROM 品より多くなります。
消費電流の詳細は ,「■電気的特性」を参照してください。
・パッケージ
各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。
・動作電圧
動作電圧は , 評価用品 , フラッシュメモリ品およびマスク ROM 品で異なります。
動作電圧の詳細は ,「■電気的特性」を参照してください。
・RST 端子 , MOD 端子の相違
フラッシュメモリ品では , RST 端子と MOD 端子の入力タイプは CMOS 入力となります。
マスク ROM 品では , RST 端子と MOD 端子の入力タイプはヒステリシス入力となります。また , マスク ROM 品の MOD
端子にはプルダウン抵抗がついています。
DS07–12615–3
5
MB95110B シリーズ
■ 端子配列図
P64/EC1
P63/TO11
P62/TO10
P61/PPG11
P60/PPG10
P15
P14/PPG0
P13/TRG0/ADTG
P12/UCK0
P11/UO0
P10/UI0
P07/INT07
(TOP VIEW)
48
47
46
45
44
43
42
41
40
39
38
37
34
P04/INT04
P36/AN06
5
33
P03/INT03
P35/AN05
6
32
P02/INT02
P34/AN04
7
31
P01/INT01
P33/AN03
8
30
P00/INT00
P32/AN02
9
29
RST
P31/AN01
10
28
PG1/X0A∗
P30/AN00
11
27
PG2/X1A∗
AVss
12
26
PG0
25
Vcc
13
14
15
16
17
18
19
20
21
22
23
24
Vss
4
X1
P37/AN07
X0
P05/INT05
MOD
35
P50/SCL0
3
P51/SDA0
P67/SIN
P20/PPG00
P06/INT06
P21/PPG01
36
P22/TO00
2
P23/TO01
P66/SOT
P24/EC0
1
AVcc
P65/SCK
(LCC-48P-M09)
*:1 系統クロック品では汎用ポート , 2 系統クロック品ではサブクロック用発振端子となります。
(続く)
6
DS07–12615–3
MB95110B シリーズ
P07/INT07
P10/UI0
P11/UO0
P12/UCK0
P13/TRG0/ADTG
P14/PPG0
P15
P60/PPG10
P61/PPG11
P62/TO10
P63/TO11
P64/EC1
(TOP VIEW)
48 47 46 45 44 43 42 41 40 39 38 37
P65/SCK
1
36
P06/INT06
P66/SOT
2
35
P05/INT05
P67/SIN
3
34
P04/INT04
P37/AN07
4
33
P03/INT03
P36/AN06
5
32
P02/INT02
P35/AN05
6
31
P01/INT01
P34/AN04
7
30
P00/INT00
P33/AN03
8
29
RST
P32/AN02
9
28
PG1/X0A∗
P31/AN01
10
27
PG2/X1A∗
P30/AN00
11
26
PG0
AVss
12
25
Vcc
Vss
X1
X0
MOD
P50/SCL0
P51/SDA0
P20/PPG00
P21/PPG01
P22/TO00
P23/TO01
AVcc
P24/EC0
13 14 15 16 17 18 19 20 21 22 23 24
(FPT-48P-M26)
*:1 系統クロック品では汎用ポート , 2 系統クロック品ではサブクロック用発振端子となります。
(続く)
DS07–12615–3
7
MB95110B シリーズ
(続き)
P07/INT07
P10/UI0
P11/UO0
P12/UCK0
P13/TRG0/ADTG
P14/PPG0
NC
P15
P60/PPG10
P61/PPG11
P62/TO10
P63/TO11
P64/EC1
(TOP VIEW)
52 51 50 49 48 47 46 45 44 43 42 41 40
P65/SCK
1
39
P06/INT06
P66/SOT
2
38
P05/INT05
P67/SIN
3
37
P04/INT04
P37/AN07
4
36
P03/INT03
P36/AN06
5
35
P02/INT02
P35/AN05
6
34
P01/INT01
NC
7
33
NC
P34/AN04
8
32
P00/INT00
P33/AN03
9
31
RST
P32/AN02
10
30
PG1/X0A∗
P31/AN01
11
29
PG2/X1A∗
P30/AN00
12
28
PG0
AVss
13
27
Vcc
Vss
X1
X0
MOD
P50/SCL0
P51/SDA0
NC
P20/PPG00
P21/PPG01
P22/TO00
P24/EC0
P23/TO01
AVcc
14 15 16 17 18 19 20 21 22 23 24 25 26
(FPT-52P-M01)
*:1 系統クロック品では汎用ポート , 2 系統クロック品ではサブクロック用発振端子となります。
8
DS07–12615–3
MB95110B シリーズ
■ 端子機能説明
端子番号
LQFP
*1
LQFP
1
1
*2
端子名
入出力
回路形式* 3
P65/SCK
K
機能
汎用入出力ポートです。
LIN-UART クロック入出力との兼用端子となります。
汎用入出力ポートです。
LIN-UART データ出力との兼用端子となります。
2
2
P66/SOT
3
3
P67/SIN
4
4
P37/AN07
5
5
P36/AN06
6
6
P35/AN05
7
8
P34/AN04
8
9
P33/AN03
9
10
P32/AN02
10
11
P31/AN01
11
12
P30/AN00
12
13
AVss
⎯
A/D コンバータの電源 (GND) 端子です。
13
14
AVcc
⎯
A/D コンバータの電源端子です。
14
15
P24/EC0
15
16
P23/TO01
16
17
P22/TO00
17
18
P21/PPG01
18
19
P20/PPG00
19
21
P51/SDA0
L
汎用入出力ポートです。
LIN-UART データ入力との兼用端子となります。
J
汎用入出力ポートです。
A/D コンバータアナログ入力との兼用端子となります。
汎用入出力ポートです。
8/16 ビット複合タイマ ch.0 クロック入力との兼用端子とな
ります。
H
汎用入出力ポートです。
8/16 ビット複合タイマ ch.0 出力との兼用端子となります。
汎用入出力ポートです。
8/16 ビット PPG ch.0 出力との兼用端子となります。
I
汎用入出力ポートです。
I2C ch.0 データ入出力との兼用端子となります。
汎用入出力ポートです。
I2C ch.0 クロック入出力との兼用端子となります。
20
22
P50/SCL0
21
23
MOD
22
24
X0
23
25
X1
24
26
Vss
⎯
電源 (GND) 端子です。
25
27
Vcc
⎯
電源端子です。
26
28
PG0
H
汎用入出力ポートです。
27
29
PG2/X1A
B
A
30
PG1/X0A
29
31
RST
メインクロック用入力発振端子です。
メインクロック用入出力発振端子です。
H/A
28
動作モード指定端子です。
1 系統クロック品では汎用ポート (PG2) となります。
2 系統クロック品ではサブクロック用入出力発振端子となり
ます (32 kHz) 。
1 系統クロック品では汎用ポート (PG1) となります。
2 系統クロック品ではサブクロック用入力発振端子となりま
す (32 kHz) 。
B’
リセット端子です。
(続く)
DS07–12615–3
9
MB95110B シリーズ
(続き)
端子番号
端子名
LQFP * 1
LQFP * 2
30
32
P00/INT00
31
34
P01/INT01
32
35
P02/INT02
33
36
P03/INT03
34
37
P04/INT04
35
38
P05/INT05
36
39
P06/INT06
37
40
P07/INT07
38
41
P10/UI0
39
42
P11/UO0
40
43
P12/UCK0
41
44
P13/TRG0/
ADTG
42
45
P14/PPG0
43
47
P15
44
48
P60/PPG10
45
49
P61/PPG11
46
50
P62/TO10
47
51
P63/TO11
48
52
P64/EC1
⎯
7, 20, 33, 46
NC
入出力
回路形式* 3
機能
C
汎用入出力ポートです。
外部割込み入力との兼用端子となります。大電流ポートで
す。
G
汎用入出力ポートです。
UART/SIO ch.0 データ入力との兼用端子となります。
汎用入出力ポートです。
UART/SIO ch.0 データ出力との兼用端子となります。
汎用入出力ポートです。
UART/SIO ch.0 クロック入出力との兼用端子となります。
H
汎用入出力ポートです。
16 ビット PPG ch.0 トリガ入力 (TRG0) と A/D コンバータ
トリガ入力 (ADTG) との兼用端子となります。
汎用入出力ポートです。
16 ビット PPG ch.0 出力との兼用端子となります。
汎用入出力ポートです。
汎用入出力ポートです。
8/16 ビット PPG ch.1 出力との兼用端子となります。
K
汎用入出力ポートです。
8/16 ビット複合タイマ ch.1 出力との兼用端子となります。
汎用入出力ポートです。
8/16 ビット複合タイマ ch.1 クロック入力との兼用端子とな
ります。
⎯
内部接続端子です。
必ず開放にしてください。
* 1:FPT-48P-M26
* 2:FPT-52P-M01
* 3:入出力回路形式については , 「■ 入出力回路形式」を参照してください。
10
DS07–12615–3
MB95110B シリーズ
■ 入出力回路形式
分類
回路
備考
A
X1 (X1A)
クロック入力
N-ch
X0 (X0A)
スタンバイ制御
B
モード入力
R
B’
・ 発振回路
・ 高速側
帰還抵抗:約 1 MΩ
・ 低速側
帰還抵抗:約 24 MΩ
( 評価用品:約 10 MΩ)
ダンピング抵抗:約 144 kΩ
( 評価用品:ダンピング抵抗なし )
・ 入力専用
・ マスクROM品のみヒステリシス入力
・ マスク ROM 品のみプルダウン抵抗
あり
マスク ROM 品のみヒステリシス入力
リセット入力
C
P-ch
N-ch
・ CMOS 出力
・ ヒステリシス入力
デジタル出力
デジタル出力
ヒステリシス入力
スタンバイ制御
外部割込み許可
G
プルアップ制御
R
P-ch
P-ch
N-ch
デジタル出力
・ CMOS 出力
・ CMOS 入力
・ ヒステリシス入力
・ プルアップ制御あり
デジタル出力
CMOS 入力
スタンバイ制御
ヒステリシス入力
(続く)
DS07–12615–3
11
MB95110B シリーズ
(続き)
分類
回路
備考
H
R
P-ch
プルアップ制御
P-ch
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
デジタル出力
デジタル出力
N-ch
ヒステリシス入力
スタンバイ制御
I
N-ch
デジタル出力
・ N-ch オープンドレイン出力
・ CMOS 入力
・ ヒステリシス入力
CMOS 入力
ヒステリシス入力
スタンバイ制御
J
R
P-ch
プルアップ制御
P-ch
N-ch
・ CMOS 出力
・ ヒステリシス入力
・ アナログ入力
・ プルアップ制御あり
デジタル出力
デジタル出力
アナログ入力
A/D 制御
スタンバイ制御
ヒステリシス入力
K
・ CMOS 出力
・ ヒステリシス入力
P-ch
デジタル出力
N-ch
デジタル出力
ヒステリシス入力
スタンバイ制御
L
P-ch
デジタル出力
N-ch
・ CMOS 出力
・ CMOS 入力
・ ヒステリシス入力
デジタル出力
CMOS 入力
スタンバイ制御
12
ヒステリシス入力
DS07–12615–3
MB95110B シリーズ
■ デバイス使用上の注意
・ラッチアップの防止
使用に際して , 最大定格電圧を超えることのないようにしてください。
CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また
は VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。
ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。
アナログ系の電源投入時または切断時においても , アナログ電源電圧 (AVCC) とアナログ入力電圧は , デジタル電源電圧
(VCC) を超えないようにしてください。
・供給電圧の安定化
供給電圧は , 安定させてください。
VCC 電源電圧の動作保証範囲内において , 電源電圧の急激な変化があると誤動作を生じることがあります。
安定化の基準として , 商用周波数 (50/60 Hz) での VCC リップル変動 (P-P 値 ) は , 標準 VCC 値の 10% 以下に , また電源の
切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。
・外部クロック使用時の注意
外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定
待ち時間が発生します。
・シリアル通信について
シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。
そのため , ノイズを抑えるボードの設計をしてください。
また , 万が一ノイズなどの影響により , 誤ったデータを受信した場合を考慮して最後にデータのチェックサムなどを付
加してエラーが発生した場合には再送を行うなどの処理をしてください。
■ 端子接続について
・未使用端子の処理
入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること
があります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。
使用していない入出力端子は,出力状態に設定して開放とするか,入力状態に設定して入力端子と同じ処理をしてくだ
さい。使用していない出力端子は,開放としてください。
・A/D コンバータの電源端子処理
A/D コンバータを使用しない場合には , AVCC = VCC, AVSS = VSS となるように接続してください。
AVCC に載るノイズにより精度が悪化する恐れがありますので , 本デバイスの近くで , AVCC 端子と AVSS 端子の間に
0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続してください。
・電源端子
VCC 端子または VSS 端子 が複数ある場合,デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部
で同電位にすべきものどうしを接続してあります。不要輻射の低減,グランドレベルの上昇によるストローブ信号の誤動
作の防止,総出力電流規格を遵守などのために,必ずすべての VCC 端子と AVSS 端子 を外部で電源とグランドに接続してく
ださい。また,電流供給源と本デバイスの VCC 端子と VSS 端子は低インピーダンスで接続してください。
本デバイスの近くで,VCC 端子と VSS 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続
することをお勧めいたします。
・モード端子 (MOD)
MOD 端子を VCC 端子または VSS 端子に直接接続してください。
ノイズによってデバイスが意図せずにテストモードに入るのを防止するため,
MOD 端子から VCC 端子または VSS 端子
への距離を最小にし,低インピーダンスで接続するようにプリント基板を配置してください。
・アナログ電源
AVCC 端子は常に VCC 端子と同電位で使用してください。VCC > AVCC の場合には , AN00 ∼ AN07 を通して電流が流れる
場合があります。
DS07–12615–3
13
MB95110B シリーズ
■ パラレルライタによるフラッシュメモリマイコンの書込みについて
・対応パラレルライタとアダプタ
下表に , 対応しているパラレルライタとアダプタを示します。
パッケージ
適合アダプタ型格
FPT-48P-M26
TEF110-118F37AP
FPT-52P-M01
TEF110-95F118PMC
LCC-48P-M09
TEF100-118F41AP
パラレルライタ
AF9708 (Ver 02.35G 以上 )
AF9709/B (Ver 02.35G 以上 )
AF9723+AF9834 (Ver 02.08E 以上 )
(注意事項)適合アダプタ型格とパラレルライタのお問い合わせ先は下記のとおりです。
フラッシュサポートグループ株式会社 TEL : 053-428-8380
・セクタ構成
CPU によるアクセス時とパラレルライタ使用時の各セクタに対応するアドレスを下記に示します。
フラッシュメモリ
CPU アドレス
ライタアドレス*
1000H
71000H
1FFFH
2000H
71FFFH
72000H
2FFFH
3000H
72FFFH
73000H
3FFFH
4000H
73FFFH
74000H
7FFFH
8000H
77FFFH
78000H
BFFFH
C000H
7BFFFH
7C000H
CFFFH
D000H
7CFFFH
7D000H
DFFFH
E000H
7DFFFH
7E000H
EFFFH
F000H
7EFFFH
7F000H
FFFFH
7FFFFH
SA2 (4K バイト )
下位バンク
SA1 (4K バイト )
SA3 (4K バイト )
SA4 (16K バイト )
SA6 (4K バイト )
SA7 (4K バイト )
上位バンク
SA5 (16K バイト )
SA8 (4K バイト )
SA9 (4K バイト )
* : ライタアドレスとは , フラッシュメモリにパラレルライタでデータを書き込む場合 , CPU アドレスに
対応するアドレスです。
パラレルライタを使用し書込み / 消去を行う場合 , このライタアドレスで書込み / 消去を行います。
・書込み方法
1) パラレルライタのタイプコードを “17226” に設定してください。
2) プログラムデータをパラレルライタの 71000H ∼ 7FFFFH にロードしてください。
3) パラレルライタで書き込んでください。
14
DS07–12615–3
MB95110B シリーズ
■ ブロックダイヤグラム
2
F MC-8FX CPU
RST
X0,X1
PG2/X1A∗
PG1/X0A∗
PG0
リセット制御
ROM
RAM
クロック制御
割込み制御
時計プリスケーラ
ワイルドレジスタ
時計カウンタ
P00/INT00 ~ P07/INT07
外部割込み
8/16 ビット PPG
ch.1
P10/UI0
UART/SIO
P13/TRG0/ADTG
P14/PPG0
16 ビット PPG
P22/TO00
P23/TO01
P24/EC0
P30/AN00 ~ P37/AN07
AVCC
AVSS
P50/SCL0
P51/SDA0
8/16 ビット
複合タイマ
ch.1
P61/PPG11
P62/TO10
P63/TO11
P64/EC1
P65/SCK
LIN-UART
P15
P20/PPG00
P21/PPG01
内部バス
P11/UO0
P12/UCK0
P60/PPG10
P66/SOT
P67/SIN
8/16 ビット PPG
ch.0
8/16 ビット
複合タイマ
ch.0
8/10 ビット
A/D コンバータ
I 2C
ポート
ポート
その他の端子
MOD, VCC, VSS
*:1 系統クロック品では汎用ポート , 2 系統クロック品ではサブクロック用発振端子となります。
DS07–12615–3
15
MB95110B シリーズ
■ CPU コア
1. メモリ空間
MB95110B シリーズのメモリ空間は 64 K バイトで , I/O 領域 , データ領域とプログラム領域によって構成されます。メモ
リ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。
MB95110B シリーズのメモ
リマップを以下に示します。
・メモリマップ
MB95F118BS
MB95F118BW
MB95116B
0000H
I/O
0080H
0100H
RAM 1 K バイト
レジスタ
0200H
I/O
I/O
0080H
0100H
RAM 2 K バイト
レジスタ
0080H
0100H
RAM 3.75 Kバイト
レジスタ
0200H
0200H
0480H
MB95FV100D-101
0000H
0000H
0880H
アクセス禁止
0F80H
アクセス禁止
0F80H
0F80H
拡張 I/O
1000H
拡張 I/O
拡張 I/O
1000H
1000H
アクセス禁止
フラッシュ
メモリ
60 K バイト
8000H
フラッシュ
メモリ
60 K バイト
マスク ROM
32 K バイト
FFFFH
16
FFFFH
FFFFH
DS07–12615–3
MB95110B シリーズ
2. レジスタ
MB95110B シリーズには , CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 種類のレジスタがあり
ます。専用レジスタは以下のものが該当します。
プログラムカウンタ (PC)
アキュムレータ (A)
:16 ビット長 , 命令格納位置を示します。
:16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側
の 1 バイトを使用します。
テンポラリアキュムレータ (T) :16 ビット長 , アキュムレータとの間で演算を行います。
8 ビットデータ処理命令では下位側の 1 バイトを使用します。
インデックスレジスタ (IX)
:16 ビット長 , インデックス修正を行うレジスタです。
エクストラポインタ (EP)
:16 ビット長 , メモリアドレスを示すポインタです。
スタックポインタ (SP)
:16 ビット長 , スタック領域を示します。
プログラムステータス (PS)
:16 ビット長 , レジスタバンクポインタ , ダイレクトバンクポインタおよびコンディ
ションコードレジスタを格納するレジスタです。
初期値
16 ビット
:プログラムカウンタ
FFFDH
A
:アキュムレータ
0000H
T
:テンポラリアキュムレータ
0000H
IX
:インデックスレジスタ
0000H
EP
:エクストラポインタ
0000H
SP
:スタックポインタ
0000H
PS
:プログラムステータス
0030H
PC
さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) から構成され , 下位 8 ビッ
トがコンディションコードレジスタ (CCR) となります ( 下図を参照 ) 。
・プログラムステータスの構造
bit15 bit14 bit13 bit12 bit11 bit10
PS
R4
R3
R2
RP
DS07–12615–3
R1
R0
DP2
bit9
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP1
DP0
H
I
IL1
IL0
N
Z
V
C
DP
CCR
17
MB95110B シリーズ
RP は現在使用しているレジスタバンクのアドレスを示します。RP の内容と実アドレスの関係は下図に示す変換規則に
なっています。
・汎用レジスタ領域の実アドレス変換規則
オペコード下位
RP 上位
"0"
"0"
"0"
"0"
"0"
"0"
"0"
"1"
R4
R3
R2
R1
R0
b2
b1
b0
発生アドレス A15 A14 A13 A12 A11 A10 A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
DP は 0080H ∼ 00FFH へのダイレクトアドレスを用いた命令 (MOV A, dir など 16 種類 ) をマッピングする領域を指定し
ます。
ダイレクトバンクポインタ (DP2 ∼ DP0)
指定アドレス領域
マッピング領域
XXXB ( マッピングに影響しません )
0000H ∼ 007FH
0000H ∼ 007FH ( マッピングなし )
000B ( 初期値 )
0080H ∼ 00FFH ( マッピングなし )
001B
0100H ∼ 017FH
010B
0180H ∼ 01FFH
011B
0080H ∼ 00FFH
100B
0200H ∼ 027FH
0280H ∼ 02FFH
101B
0300H ∼ 037FH
110B
0380H ∼ 03FFH
111B
0400H ∼ 047FH
CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。
H フラグ :演算の結果 , bit3 から bit4 への繰上げや借越しが発生した場合 , “1”にセットされ , それ以外の場合は
“0”にクリアされます。このフラグは十進補正命令用です。
I フラグ :このフラグが“1”の場合 , 割込みを許可し , “0”の場合 , 割込みを禁止します。リセット時に“0”にな
ります。
IL1, IL0 :現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の
み , 割込み処理を行います。
IL1
IL0
割込みレベル
優先順位
0
0
0
高い
0
1
1
1
0
2
1
1
3
低い=割込みなし
N フラグ :演算の結果 , 最上位ビットが“1”の場合 , “1”にセットされ , “0”の場合は“0”にクリアされます。
Z フラグ :演算の結果 , “0” であれば“1”にセットされ , それ以外の場合は“0”にクリアされます。
V フラグ :演算の結果 , 2 の補数のオーバフローが発生した場合 , “1”にセットされ , それ以外の場合は“0”にクリ
アされます。
C フラグ :演算の結果 , bit7 から繰上げや借越しが発生した場合 , “1”にセットされ , それ以外の場合は“0”にクリ
アされます。また , シフト命令ではシフトアウトした値になります。
18
DS07–12615–3
MB95110B シリーズ
また , 汎用レジスタとして , 以下のものがあります。
汎用レジスタ:8 ビット長 , データを格納するレジスタ
汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ
り , MB95110B シリーズでは全部で 32 バンクまで使用することができます。現在使用しているバンクは , レジスタバンク
ポインタ (RP) で指定され , オペコードの下位 3 ビットが汎用レジスタ 0 (R0) ∼汎用レジスタ (R7) を示します。
・レジスタバンク構成
8 ビット
1F8H
ここのアドレス = 0100H + 8 × (RP)
R0
アドレス 100H
R0
R0
R1
R2
R3
R4
R5
107H
R6
R1
R2
R3
R4
R5
R6
R7
R7
バンク 0
R1
R2
R3
R4
R5
R6
1FFH
R7
バンク 31
32 バンク
使用できる RAM 容量に
よって , バンク数は制限
されます。
メモリ領域
DS07–12615–3
19
MB95110B シリーズ
■ I/O マップ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0000H
PDR0
ポート 0 データレジスタ
R/W
00000000B
0001H
DDR0
ポート 0 方向レジスタ
R/W
00000000B
0002H
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
⎯
( 使用禁止 )
⎯
⎯
0005H
WATR
発振安定待ち時間設定レジスタ
R/W
11111111B
0006H
PLLC
PLL 制御レジスタ
R/W
00000000B
0007H
SYCC
システムクロック制御レジスタ
R/W
1010X011B
0008H
STBC
スタンバイ制御レジスタ
R/W
00000000B
0009H
RSRR
リセット要因レジスタ
R/W
XXXXXXXXB
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドックタイマ制御レジスタ
R/W
00000000B
000DH
⎯
( 使用禁止 )
⎯
⎯
000EH
PDR2
ポート 2 データレジスタ
R/W
00000000B
000FH
DDR2
ポート 2 方向レジスタ
R/W
00000000B
0010H
PDR3
ポート 3 データレジスタ
R/W
00000000B
0011H
DDR3
ポート 3 方向レジスタ
R/W
00000000B
0012H,
0013H
⎯
( 使用禁止 )
⎯
⎯
0014H
PDR5
ポート 5 データレジスタ
R/W
00000000B
0015H
DDR5
ポート 5 方向レジスタ
R/W
00000000B
0016H
PDR6
ポート 6 データレジスタ
R/W
00000000B
0017H
DDR6
ポート 6 方向レジスタ
R/W
00000000B
∼
0029H
⎯
( 使用禁止 )
⎯
⎯
002AH
PDRG
ポート G データレジスタ
R/W
00000000B
002BH
DDRG
ポート G 方向レジスタ
R/W
00000000B
002CH
⎯
( 使用禁止 )
⎯
⎯
002DH
PUL1
ポート 1 プルアップレジスタ
R/W
00000000B
002EH
PUL2
ポート 2 プルアップレジスタ
R/W
00000000B
002FH
PUL3
ポート 3 プルアップレジスタ
R/W
00000000B
∼
0034H
⎯
( 使用禁止 )
⎯
⎯
0035H
PULG
ポート G プルアップレジスタ
R/W
00000000B
0036H
T01CR1
8/16 ビット複合タイマ 01 制御ステータスレジスタ 1 ch.0
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 制御ステータスレジスタ 1 ch.0
R/W
00000000B
0038H
T11CR1
8/16 ビット複合タイマ 11 制御ステータスレジスタ 1 ch.1
R/W
00000000B
0039H
T10CR1
8/16 ビット複合タイマ 10 制御ステータスレジスタ 1 ch.1
R/W
00000000B
0018H
0030H
(続く)
20
DS07–12615–3
MB95110B シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
003AH
PC01
8/16 ビット PPG1 制御レジスタ ch.0
R/W
00000000B
003BH
PC00
8/16 ビット PPG0 制御レジスタ ch.0
R/W
00000000B
003CH
PC11
8/16 ビット PPG1 制御レジスタ ch.1
R/W
00000000B
003DH
PC10
8/16 ビット PPG0 制御レジスタ ch.1
R/W
00000000B
∼
0041H
⎯
( 使用禁止 )
⎯
⎯
0042H
PCNTH0
16 ビット PPG 状態制御レジスタ上位 ch.0
R/W
00000000B
0043H
PCNTL0
16 ビット PPG 状態制御レジスタ下位 ch.0
R/W
00000000B
∼
0047H
⎯
( 使用禁止 )
⎯
⎯
0048H
EIC00
外部割込み回路 制御レジスタ ch.0/ch.1
R/W
00000000B
0049H
EIC10
外部割込み回路 制御レジスタ ch.2/ch.3
R/W
00000000B
004AH
EIC20
外部割込み回路 制御レジスタ ch.4/ch.5
R/W
00000000B
004BH
EIC30
外部割込み回路 制御レジスタ ch.6/ch.7
R/W
00000000B
∼
004FH
⎯
( 使用禁止 )
⎯
⎯
0050H
SCR
LIN-UART シリアル制御レジスタ
R/W
00000000B
0051H
SMR
LIN-UART シリアルモードレジスタ
R/W
00000000B
0052H
SSR
LIN-UART シリアルステータスレジスタ
R/W
00001000B
0053H
RDR/TDR
LIN-UART 受 / 送信データレジスタ
R/W
00000000B
0054H
ESCR
LIN-UART 拡張ステータス制御レジスタ
R/W
00000100B
0055H
ECCR
LIN-UART 拡張通信制御レジスタ
R/W
000000XXB
0056H
SMC10
UART/SIO シリアルモード制御レジスタ 1 ch.0
R/W
00000000B
0057H
SMC20
UART/SIO シリアルモード制御レジスタ 2 ch.0
R/W
00100000B
0058H
SSR0
UART/SIO シリアルステータスレジスタ ch.0
R/W
00000001B
0059H
TDR0
UART/SIO シリアル出力データレジスタ ch.0
R/W
00000000B
005AH
RDR0
UART/SIO シリアル入力データレジスタ ch.0
R
00000000B
∼
005FH
⎯
( 使用禁止 )
⎯
⎯
0060H
IBCR00
I2C バス制御レジスタ 0 ch.0
R/W
00000000B
0061H
IBCR10
I C バス制御レジスタ 1 ch.0
R/W
00000000B
0062H
IBSR0
I C バスステータスレジスタ ch.0
R
00000000B
0063H
IDDR0
I C データレジスタ ch.0
R/W
00000000B
0064H
IAAR0
2
I C アドレスレジスタ ch.0
R/W
00000000B
0065H
ICCR0
I C クロック制御レジスタ ch.0
R/W
00000000B
⎯
( 使用禁止 )
⎯
⎯
003EH
0044H
004CH
005BH
2
2
2
2
0066H
∼
006BH
(続く)
DS07–12615–3
21
MB95110B シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータデータレジスタ 上位
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータデータレジスタ 下位
R/W
00000000B
0070H
WCSR
時計カウンタステータスレジスタ
R/W
00000000B
0071H
⎯
( 使用禁止 )
⎯
⎯
0072H
FSR
フラッシュメモリステータスレジスタ
R/W
000X0000B
0073H
SWRE0
フラッシュメモリセクタ書込み制御レジスタ 0
R/W
00000000B
0074H
SWRE1
フラッシュメモリセクタ書込み制御レジスタ 1
R/W
00000000B
0075H
⎯
( 使用禁止 )
⎯
⎯
0076H
WREN
ワイルドレジスタ アドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタ データテスト設定レジスタ
R/W
00000000B
0078H
⎯
レジスタバンクポインタ (RP) ,
ダイレクトバンクポインタ (DP) のミラー
⎯
⎯
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH
ILR2
割込みレベル設定レジスタ 2
R/W
11111111B
007CH
ILR3
割込みレベル設定レジスタ 3
R/W
11111111B
007DH
ILR4
割込みレベル設定レジスタ 4
R/W
11111111B
007EH
ILR5
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
⎯
( 使用禁止 )
⎯
⎯
0F80H
WRARH0
ワイルドレジスタ アドレス設定レジスタ上位 ch.0
R/W
00000000B
0F81H
WRARL0
ワイルドレジスタ アドレス設定レジスタ下位 ch.0
R/W
00000000B
0F82H
WRDR0
ワイルドレジスタ データ設定レジスタ ch.0
R/W
00000000B
0F83H
WRARH1
ワイルドレジスタ アドレス設定レジスタ上位 ch.1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタ アドレス設定レジスタ下位 ch.1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタ データ設定レジスタ ch.1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタ アドレス設定レジスタ上位 ch.2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタ アドレス設定レジスタ下位 ch.2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタ データ設定レジスタ ch.2
R/W
00000000B
∼
0F91H
⎯
( 使用禁止 )
⎯
⎯
0F92H
T01CR0
8/16 ビット複合タイマ 01 制御ステータスレジスタ 0 ch.0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 制御ステータスレジスタ 0 ch.0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ ch.0
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ ch.0
R/W
00000000B
0F96H
TMCR0
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0
R/W
00000000B
0F97H
T11CR0
8/16 ビット複合タイマ 11 制御ステータスレジスタ 0 ch.1
R/W
00000000B
0F98H
T10CR0
8/16 ビット複合タイマ 10 制御ステータスレジスタ 0 ch.1
R/W
00000000B
0F89H
(続く)
22
DS07–12615–3
MB95110B シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0F99H
T11DR
8/16 ビット複合タイマ 11 データレジスタ ch.1
R/W
00000000B
0F9AH
T10DR
8/16 ビット複合タイマ 10 データレジスタ ch.1
R/W
00000000B
0F9BH
TMCR1
8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ ch.1
R/W
00000000B
0F9CH
PPS01
8/16 ビット PPG1 周期設定バッファレジスタ ch.0
R/W
11111111B
0F9DH
PPS00
8/16 ビット PPG0 周期設定バッファレジスタ ch.0
R/W
11111111B
0F9EH
PDS01
8/16 ビット PPG1 デューティ設定バッファレジスタ ch.0
R/W
11111111B
0F9FH
PDS00
8/16 ビット PPG0 デューティ設定バッファレジスタ ch.0
R/W
11111111B
0FA0H
PPS11
8/16 ビット PPG1 周期設定バッファレジスタ ch.1
R/W
11111111B
0FA1H
PPS10
8/16 ビット PPG0 周期設定バッファレジスタ ch.1
R/W
11111111B
0FA2H
PDS11
8/16 ビット PPG1 デューティ設定バッファレジスタ ch.1
R/W
11111111B
0FA3H
PDS10
8/16 ビット PPG0 デューティ設定バッファレジスタ ch.1
R/W
11111111B
0FA4H
PPGS
8/16 ビット PPG 起動レジスタ
R/W
00000000B
0FA5H
REVC
8/16 ビット PPG 出力反転レジスタ
R/W
00000000B
∼
0FA9H
⎯
( 使用禁止 )
⎯
⎯
0FAAH
PDCRH0
16 ビット PPG ダウンカウンタレジスタ 上位 ch.0
R
00000000B
0FABH
PDCRL0
16 ビット PPG ダウンカウンタレジスタ 下位 ch.0
R
00000000B
0FACH
PCSRH0
16 ビット PPG 周期設定バッファレジスタ 上位 ch.0
R/W
11111111B
0FADH
PCSRL0
16 ビット PPG 周期設定バッファレジスタ 下位 ch.0
R/W
11111111B
0FAEH
PDUTH0
16 ビット PPG デューティ設定バッファレジスタ 上位 ch.0
R/W
11111111B
0FAFH
PDUTL0
16 ビット PPG デューティ設定バッファレジスタ 下位 ch.0
R/W
11111111B
∼
0FBBH
⎯
( 使用禁止 )
⎯
⎯
0FBCH
BGR1
LIN-UART ボーレートジェネレータレジスタ 1
R/W
00000000B
0FBDH
BGR0
LIN-UART ボーレートジェネレータレジスタ 0
R/W
00000000B
0FBEH
PSSR0
UART/SIO 専用ボーレートジェネレータ
プリスケーラ選択レジスタ ch.0
R/W
00000000B
0FBFH
BRSR0
UART/SIO 専用ボーレートジェネレータ
ボーレート設定レジスタ ch.0
R/W
00000000B
∼
0FC2H
⎯
( 使用禁止 )
⎯
⎯
0FC3H
AIDRL
A/D 入力禁止レジスタ 下位
R/W
00000000B
∼
0FE2H
⎯
( 使用禁止 )
⎯
⎯
0FE3H
WCDR
時計カウンタデータレジスタ
R/W
00111111B
⎯
( 使用禁止 )
⎯
⎯
0FA6H
0FB0H
0FC0H
0FC4H
0FE4H
∼
0FEDH
(続く)
DS07–12615–3
23
MB95110B シリーズ
(続き)
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0FEEH
ILSR
入力レベル選択 レジスタ
R/W
00000000B
0FEFH
WICR
割込み端子制御レジスタ
R/W
01000000B
⎯
( 使用禁止 )
⎯
⎯
0FF0H
∼
0FFFH
・R/W についての説明
R/W :リード / ライト可能
R :リードオンリ
W :ライトオンリ
・初期値についての説明
0 :このビットの初期値は “0” です。
1 :このビットの初期値は “1” です。
X :このビットの初期値は不定です。
(注意事項)“ ( 使用禁止 ) ” への書込みは行わないでください。
“ ( 使用禁止 ) ” を読み出した場合は不定が読み出されます。
24
DS07–12615–3
MB95110B シリーズ
■ 割込み要因のテーブル
割込み要因
割込み
要求番号
ベクタテーブルの
アドレス
割込みレベル 同一レベル優先
順位
設定レジスタの
( 同時発生時 )
ビット名
上位
下位
IRQ0
FFFAH
FFFBH
L00 [1:0]
IRQ1
FFF8H
FFF9H
L01 [1:0]
IRQ2
FFF6H
FFF7H
L02 [1:0]
IRQ3
FFF4H
FFF5H
L03 [1:0]
UART/SIO ch.0
IRQ4
FFF2H
FFF3H
L04 [1:0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ5
FFF0H
FFF1H
L05 [1:0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ6
FFEEH
FFEFH
L06 [1:0]
LIN-UART ( 受信 )
IRQ7
FFECH
FFEDH
L07 [1:0]
LIN-UART ( 送信 )
IRQ8
FFEAH
FFEBH
L08 [1:0]
8/16 ビット PPG ch.1 ( 下位 )
IRQ9
FFE8H
FFE9H
L09 [1:0]
8/16 ビット PPG ch.1 ( 上位 )
IRQ10
FFE6H
FFE7H
L10 [1:0]
( 未使用 )
IRQ11
FFE4H
FFE5H
L11 [1:0]
8/16 ビット PPG ch.0 ( 上位 )
IRQ12
FFE2H
FFE3H
L12 [1:0]
8/16 ビット PPG ch.0 ( 下位 )
IRQ13
FFE0H
FFE1H
L13 [1:0]
8/16 ビット複合タイマ ch.1 ( 上位 )
IRQ14
FFDEH
FFDFH
L14 [1:0]
16 ビット PPG ch.0
外部割込み ch.0
外部割込み ch.4
外部割込み ch.1
外部割込み ch.5
外部割込み ch.2
外部割込み ch.6
外部割込み ch.3
外部割込み ch.7
IRQ15
FFDCH
FFDDH
L15 [1:0]
2
I C ch.0
IRQ16
FFDAH
FFDBH
L16 [1:0]
( 未使用 )
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1:0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1:0]
時計プリスケーラ / 時計カウンタ
IRQ20
FFD2H
FFD3H
L20 [1:0]
( 未使用 )
IRQ21
FFD0H
FFD1H
L21 [1:0]
8/16 ビット複合タイマ ch.1 ( 下位 )
IRQ22
FFCEH
FFCFH
L22 [1:0]
フラッシュメモリ
IRQ23
FFCCH
FFCDH
L23 [1:0]
DS07–12615–3
高い
低い
25
MB95110B シリーズ
■ 電気的特性
1. 絶対最大定格
項目
電源電圧* 1
入力電圧* 1
出力電圧* 1
最大クランプ電流
最大総クランプ電流
記号
単位
最大
Vcc,
AVcc
Vss − 0.3
Vss + 4.0
VI1
Vss − 0.3
Vss + 4.0
VI2
Vss − 0.3
Vss + 6.0
VO
Vss − 0.3
Vss + 4.0
V
ICLAMP
− 2.0
+ 2.0
mA
該当端子* 4
Σ|ICLAMP|
⎯
20
mA
該当端子* 4
IOL2
⎯
15
15
⎯
“L” レベル平均電流
V
V
mA
mA
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
IOH1
IOH2
⎯
IOHAV1
− 15
IOHAV2
P50, P51
*3
P00 ∼ P07 以外
P00 ∼ P07 以外
平均出力電流=動作電流×動作率
( 端子1本 )
mA
平均総出力電流=動作電流×動作率
( 端子の総和 )
P00 ∼ P07 以外
− 15
P00 ∼ P07
−4
P00 ∼ P07 以外
平均出力電流=動作電流×動作率
( 端子1本 )
⎯
“H” レベル平均電流
P50, P51 以外* 3
P00 ∼ P07
平均出力電流=動作電流×動作率
( 端子1本 )
12
IOLAV2
*2
P00 ∼ P07
4
IOLAV1
“H” レベル最大出力電流
備考
最小
IOL1
“L” レベル最大出力電流
定格値
mA
P00 ∼ P07
平均出力電流=動作電流×動作率
( 端子1本 )
−8
“H” レベル最大総出力電流
ΣIOH
⎯
− 100
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 50
mA
消費電力
Pd
⎯
320
mW
動作温度
TA
− 40
+ 85
°C
保存温度
Tstg
− 55
+ 150
°C
平均総出力電流=動作電流×動作率
( 端子の総和 )
* 1:AVCC = VSS = 0.0 V を基準にしています。
* 2:AVcc と Vcc は同電位で使用してください。
* 3:VI1, VO は VCC + 0.3 V を超えてはいけません。VI1 は定格電圧を超えてはいけません。ただし , 外部の部品を使用して
入力への電流または入力からの電流の最大値を制限する場合は , VI1 定格に代わって ICLAMP 定格が適用されます。
(続く)
26
DS07–12615–3
MB95110B シリーズ
(続き)
* 4:・該当端子:P00 ∼ P07, P10 ∼ P15, P20 ∼ P24, P30 ∼ P37, PG0
・推奨動作条件内で使用してください。
・直流電圧 ( 電流 ) で使用してください。
・+ B 信号は,VCC 電圧を超える入力信号です。+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続
し+ B 信号を印加してください。
・+ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , + B 入力電位が保護ダイオード
を通して Vcc 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性があります。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は , 端子から電源が供給
されているため , 不完全な動作を行う可能性があります。
・電源投入時に+ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない 電
源電圧になる可能性があります。
・+ B 入力端子は , 開放状態にならないようにしてください。
・推奨回路例
・入出力等価回路
保護ダイオード
Vcc
制限
抵抗
P-ch
+ B 入力 (0 V ∼ 16 V)
N-ch
R
<注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようにしてください。
DS07–12615–3
27
MB95110B シリーズ
2. 推奨動作条件
(AVSS = VSS = 0.0 V)
項目
電源電圧
動作温度
記号
VCC,
AVCC
TA
端子記号
⎯
⎯
条件
規格値
備考
標準
最大
1.8 *
⎯
3.3
通常動作の場合 ,
フラッシュメモリ品 ,
TA =− 10 °C ∼+ 85 °C
1.8 *
⎯
3.6
通常動作の場合 ,
マスク ROM 品 ,
TA =− 10 °C ∼+ 85 °C
2.0 *
⎯
3.3
通常動作の場合 ,
フラッシュメモリ品 ,
TA =− 40 °C ∼+ 85 °C
⎯
⎯
単位
最小
V
2.0 *
⎯
3.6
通常動作の場合 ,
マスク ROM 品 ,
TA =− 40 °C ∼+ 85 °C
2.6
⎯
3.6
MB95FV100D-101,
TA =+ 5 °C ∼+ 35 °C
1.5
⎯
3.3
ストップモードでの状態
保持 , フラッシュメモリ品
1.5
⎯
3.6
ストップモードでの状態
保持 , マスク ROM 品
− 40
⎯
+ 85
°C
*:動作周波数により異なります。
<注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
28
DS07–12615–3
MB95110B シリーズ
3. 直流規格
(Vcc = AVcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
“H” レベル
入力電圧
記号
端子記号
条件
規格値
最小
標準
最大
単位
備考
VIH1 P10, P67
*1
0.7 Vcc
⎯
Vcc + 0.3
V
CMOS 入力レベル選択
の場合 ( ヒステリシス
入力 )
VIH2 P50, P51
*1
0.7 Vcc
⎯
Vss + 5.5
V
CMOS 入力レベル選択
の場合 ( ヒステリシス
入力 )
*1
0.8 Vcc
⎯
Vcc + 0.3
V
ヒステリシス入力
*1
0.8 Vcc
⎯
Vss + 5.5
V
ヒステリシス入力
⎯
0.7 Vcc
⎯
Vcc + 0.3
V
CMOS 入力
( フラッシュメモリ品)
⎯
0.8 Vcc
⎯
Vcc + 0.3
V
ヒステリシス入力
( マスク ROM 品 )
VIHS1
P00 ∼ P07,
P10 ∼ P15,
P20 ∼ P24,
P30 ∼ P37,
P60 ∼ P67, PG0,
PG1 * 1, PG2 * 1
VIHS2 P50, P51
VIHM RST, MOD
“L” レベル
入力電圧
VIL
P10, P50, P51, P67
*1
Vss − 0.3
⎯
0.3 Vcc
V
CMOS 入力レベル選択
の場合 ( ヒステリシス
入力 )
VILS
P00 ∼ P07,
P10 ∼ P15,
P20 ∼ P24,
P30 ∼ P37,
P50, P51,
P60 ∼ P67, PG0,
PG1 * 1, PG2 * 1
*1
Vss − 0.3
⎯
0.2 Vcc
V
ヒステリシス入力
⎯
Vss − 0.3
⎯
0.3 Vcc
V
CMOS 入力
( フラッシュメモリ品 )
⎯
Vss − 0.3
⎯
0.2 Vcc
V
ヒステリシス入力
( マスク ROM 品 )
⎯
Vss − 0.3
⎯
Vss + 5.5
V
VILM RST, MOD
オープンドレイン
出力印加電圧
“H” レベル
出力電圧
“L” レベル
出力電圧
入力リーク電流
(Hi-Z 出力リー
ク電流 )
オープンドレイン
出力リーク電流
VD
P50, P51
VOH1 P00 ∼ P07 以外
の出力端子
IOH =
− 4.0 mA
2.4
⎯
⎯
V
MB95FV100D-101 の
条件 : IOH =− 2.0 mA
VOH2 P00 ∼ P07
IOH =
− 8.0 mA
2.4
⎯
⎯
V
MB95FV100D-101 の
条件 : IOH =− 5.0 mA
VOL1 P00 ∼ P07 以外
の出力端子
IOL = 4.0 mA
⎯
⎯
0.4
V
MB95FV100D-101 の
条件 : IOL = 3.0 mA
VOL2 P00 ∼ P07
IOL = 12 mA
⎯
⎯
0.4
V
MB95FV100D-101 の
条件 : IOL = 8.0 mA
−5
⎯
+5
μA
プルアップ禁止設定の
場合
⎯
⎯
5
μA
ILI
P50, P51 以外の
ポート
ILIOD P50, P51
0.0 V < VI
< Vcc
0.0 V < VI <
Vss + 5.5 V
(続く)
DS07–12615–3
29
MB95110B シリーズ
(Vcc = AVcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子記号
条件
プルアップ抵抗 RPULL
P10 ∼ P15,
P20 ∼ P24,
P30 ∼ P37,
PG0, PG1 * 2,
PG2 * 2
規格値
単位
備考
100
kΩ
プルアップ許可設定の
場合
100
200
kΩ
マスク ROM 品
⎯
11
14
mA
フラッシュメモリ品
( フラッシュメモリ書
込み , 消去以外の場合 )
⎯
30
35
mA
フラッシュメモリ品
( フラッシュメモリ書
込み , 消去の場合 )
⎯
7.3
10
mA
マスク ROM 品
⎯
17.6
22.4
mA
フラッシュメモリ品
( フラッシュメモリ書
込み , 消去以外の場合 )
⎯
38.1
44.9
mA
フラッシュメモリ品
( フラッシュメモリ書
込み , 消去の場合 )
⎯
11.7
16.0
mA
マスク ROM 品
⎯
4.5
6
mA
FCH = 32 MHz
FMP = 16 MHz
メインスリープ
モード
(2 分周 )
⎯
7.2
9.6
mA
ICCL
FCL = 32 kHz
FMPL = 16 kHz
サブクロック
モード
(2 分周 ) ,
TA =+ 25 °C
⎯
25
35
μA
ICCLS
FCL = 32 kHz
FMPL = 16 kHz
サブスリープ
モード
(2 分周 ) ,
TA =+ 25 °C
⎯
7
15
μA
プルダウン抵抗 RMOD MOD
最小
標準
最大
VI = 0.0 V
25
50
VI = Vcc
50
FCH = 20 MHz
FMP = 10 MHz
メインクロック
モード
(2 分周 )
ICC
FCH = 32 MHz
FMP = 16 MHz
メインクロック
モード
(2 分周 )
電源電流* 3
ICCS
Vcc
( 外部クロック
FCH = 20 MHz
動作 )
FMP = 10 MHz
メインスリープ
モード
(2 分周 )
(続く)
30
DS07–12615–3
MB95110B シリーズ
(続き)
(Vcc = AVcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子記号
FCL = 32 kHz
時計モード
メインストップモード
TA =+ 25 °C
ICCT
FCH = 4 MHz
FMP = 10 MHz
メイン PLL モード
(2.5 逓倍 )
ICCMPLL
電源電流* 3
ICCSPLL
FCH = 6.4 MHz
FMP = 16 MHz
メイン PLL モード
Vcc
( 外部クロッ (2.5 逓倍 )
ク動作 )
FCL = 32 kHz
FMPL = 128 kHz
サブ PLL モード
(4 逓倍 ) ,
TA =+ 25 °C
規格値
単位
備考
10
μA
フラッシュメモリ品
1
5
μA
マスク ROM 品
⎯
10
14
mA
フラッシュメモリ品
⎯
6.7
10
mA
マスク ROM 品
⎯
16.0
22.4
mA
フラッシュメモリ品
⎯
10.8
16.0
mA
マスク ROM 品
⎯
190
250
μA
最小
標準
最大
⎯
2
⎯
ICTS
FCH = 10 MHz
タイムベースタイマ
モード
TA =+ 25 °C
⎯
0.4
0.5
mA
ICCH
サブストップモード
TA =+ 25 °C
⎯
1
5
μA
FCH = 10 MHz
A/D 変換動作時
⎯
1.3
2.2
mA
FCH = 10 MHz
A/D 変換停止時
TA =+ 25 °C
⎯
1
5
μA
⎯
5
15
pF
IA
AVcc
IAH
入力容量
条件
CIN
AVcc, AVss,
f = 1 MHz
Vcc, Vss 以外
* 1: P10, P50, P51, P67 は , 入力レベルを “CMOS 入力レベル ” もしくは “ ヒステリシス入力レベル ” に切り換えることが
できます。入力レベルの切換えは , 入力レベル選択レジスタ (ILSR) にて設定します。
* 2: 1 系統クロック品のみ
* 3: 電源電流は外部クロックで規定されています。
・FCH, FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。
・FMP, FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。
DS07–12615–3
31
MB95110B シリーズ
4. 交流規格
(1) クロックタイミング
(Vcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
FCH
端子
条件
X0, X1
クロック周波数
FCL
規格値
単位
備考
16.25
MHz
メイン発振回路使用の場合
―
32.50
MHz
外部クロック使用の場合
3.00
―
10.00
MHz
メイン PLL1 逓倍
3.00
―
8.13
MHz
メイン PLL2 逓倍
3.00
―
6.50
MHz
メイン PLL2.5 逓倍
3.00
―
4.06
MHz
メイン PLL4 逓倍
―
32.768
―
kHz
サブ発振回路使用の場合
サブ PLL 使用の場合
フラッシュメモリ品:
Vcc = 2.3 V ∼ 3.3 V
マスク ROM 品:
Vcc = 2.3 V ∼ 3.6 V
最小
標準
最大
1.00
―
1.00
X0A, X1A
―
32.768
―
kHz
61.5
⎯
1000
ns
メイン発振回路使用の場合
30.8
⎯
1000
ns
外部クロック使用の場合
⎯
tHCYL
X0, X1
クロックサイクルタイム
入力クロックパルス幅
入力クロック立上り ,
立下り時間
32
tLCYL
X0A, X1A
⎯
30.5
⎯
μs
サブ発振回路使用の場合 ,
外部クロック使用の場合
tWH1
tWL1
X0
61.5
⎯
⎯
ns
tWH2
tWL2
X0A
⎯
15.2
⎯
μs
外部クロック使用の場合
デューティ比 30%∼ 70%
を目安としてください。
tCR
tCF
X0, X0A
⎯
⎯
5
ns
外部クロック使用の場合
DS07–12615–3
MB95110B シリーズ
・外部クロック使用の場合の入力波形 ( メインクロック )
tHCYL
tWH1
tWL1
tCR
tCF
0.8 VCC 0.8 VCC
X0
0.2 VCC
0.2 VCC
0.2 VCC
・メインクロック入力ポート外部接続図
水晶振動子使用時
または
セラミック振動子使用時
外部クロック使用時
マイクロ
コントローラ
X0
マイクロ
コントローラ
X1
X0
X1
開放
FCH
FCH
C1
C2
・外部クロック使用の場合の入力波形 ( サブクロック )
tLCYL
tWH2
tCR
tWL2
tCF
0.8 VCC 0.8 VCC
X0A
0.1 VCC
0.1 VCC
0.1 VCC
・サブクロック入力ポート外部接続図
水晶振動子使用時
または
セラミック振動子使用時
外部クロック使用時
マイクロ
コントローラ
マイクロ
コントローラ
X0A
X1A
FCL
X0A
X1A
開放
FCL
C1
DS07–12615–3
C2
33
MB95110B シリーズ
(2) ソースクロック / マシンクロック
(Vcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
ソースクロック* 1
( 分周設定前のクロック )
tSCLK
ソースクロック周波数
マシンクロック* 2
( 最小命令実行時間 )
規格値
単位
備考
2000
ns
メインクロック使用の場合
最小:FCH = 8.125 MHz, PLL2 逓倍
最大:FCH = 1 MHz, 2 分周
⎯
61.0
μs
サブクロック使用の場合
最小:FCL = 32 kHz, PLL4 逓倍
最大:FCL = 32 kHz, 2 分周
最小
標準
最大
61.5
⎯
7.6
⎯
FSP
⎯
0.5
⎯
16.25
FSPL
⎯
16.384
⎯
131.072
kHz
100
⎯
32000
ns
メインクロック使用の場合
最小:FSP = 16.25 MHz, 分周なし
最大:FSP = 0.5 MHz, 16 分周
7.6
⎯
976.5
μs
サブクロック使用の場合
最小:FSPL = 131 kHz, 分周なし
最大:FSPL = 16 kHz, 16 分周
0.031
⎯
16.250
MHz メインクロック使用の場合
1.024
⎯
131.072
kHz
tMCLK
FMP
マシンクロック周波数
端子
FMPL
MHz メインクロック使用の場合
⎯
⎯
サブクロック使用の場合
サブクロック使用の場合
* 1:マシンクロック分周比選択ビット (SYCC:DIV1, DIV0) による分周設定前のクロックです。本ソースクロックがマ
シンクロック分周比選択ビット (SYCC:DIV1, DIV0) により分周され , マシンクロックとなります。なお , ソース
クロックは , 以下から選択が可能です。
・メインクロックの 2 分周
・メインクロックの PLL 逓倍 (1, 2, 2.5, 4 逓倍から選択 )
・サブクロックの 2 分周
・サブクロックの PLL 逓倍 (2, 3, 4 逓倍から選択 )
* 2:マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択が可能です。
・ソースクロック ( 分周なし )
・ソースクロックの 4 分周
・ソースクロックの 8 分周
・ソースクロックの 16 分周
・クロック生成部の概略図
FCH
( メイン発振 )
2 分周
メイン PLL
×1
×2
× 2.5
×4
SCLK
( ソースクロック )
FCL
( サブ発振 )
2 分周
サブ PLL
×2
×3
×4
34
分周回路
×1
× 1/4
× 1/8
× 1/16
MCLK
( マシンクロック )
クロックモード選択ビット
(SYCC:SCS1, SCS0)
DS07–12615–3
MB95110B シリーズ
・動作電圧ー動作周波数 (TA =− 10 °C ∼+ 85 °C の場合 )
・MB95116B
メインクロックモード , メイン PLL モード
動作保証範囲
3.6
動作電圧 (V)
動作電圧 (V)
3.6
サブ PLL 動作保証範囲
サブクロックモード , 時計モード
動作保証範囲
2.3
1.8
16.384 kHz
32 kHz
131.072 kHz
2.7
1.8
0.5 MHz 3 MHz 5 MHz
16.25 MHz
PLL 動作保証範囲
メインクロック動作保証範囲
PLL 動作保証範囲
ソースクロック周波数 (FSP)
ソースクロック周波数 (FSP)
・MB95F118BS, MB95F118BW
メインクロックモード , メイン PLL モード
動作保証範囲
3.3
動作電圧 (V)
動作電圧 (V)
3.3
サブ PLL 動作保証範囲
サブクロックモード , 時計モード動作
保証範囲
2.3
1.8
2.7
1.8
16.384 kHz
32 kHz
131.072 kHz
PLL 動作保証範囲
0.5 MHz 3 MHz 5 MHz
10 MHz
16.25 MHz
PLL 動作保証範囲
メインクロック動作保証範囲
ソースクロック周波数 (FSP)
DS07–12615–3
ソースクロック周波数 (FSP)
35
MB95110B シリーズ
・動作電圧ー動作周波数 (TA =− 40 °C ∼+ 85 °C の場合 )
・MB95116B
メインクロックモード , メイン PLL モード
動作保証範囲
3.6
動作電圧 (V)
動作電圧 (V)
3.6
サブ PLL 動作保証範囲
サブクロックモード , 時計モード
動作保証範囲
2.3
2.0
2.7
2.0
16.384 kHz
32 kHz
131.072 kHz
0.5 MHz 3 MHz
5 MHz
16.25 MHz
PLL 動作保証範囲
PLL 動作保証範囲
メインクロック動作保証範囲
ソースクロック周波数 (FSP)
ソースクロック周波数 (FSP)
・MB95F118BS, MB95F118BW
2.3
2.0
3.3
2.7
2.0
16.384 kHz
32 kHz
131.072 kHz
PLL 動作保証範囲
ソースクロック周波数 (FSP)
36
メインクロックモード , メイン PLL モード
動作保証範囲
動作電圧 (V)
動作電圧 (V)
3.3
サブ PLL 動作保証範囲
サブクロックモード , 時計モード動作
保証範囲
0.5 MHz 3 MHz
7.5 MHz
16.25 MHz
PLL 動作保証範囲
メインクロック動作保証範囲
ソースクロック周波数 (FSP)
DS07–12615–3
MB95110B シリーズ
・動作電圧ー動作周波数 (TA =+ 5 °C ∼+ 35 °C)
・ MB95FV100D-101
メインクロックモード , メイン PLL モード
動作保証範囲
サブ PLL, サブクロックモード ,
時計モード動作保証範囲
3.6
動作電圧 (V)
動作電圧 (V)
3.6
2.6
16.384 kHz
32 kHz
3.3
2.6
0.5 MHz 3 MHz
131.072 kHz
10 MHz
16.25 MHz
PLL 動作保証範囲
PLL 動作保証範囲
メインクロック動作保証範囲
ソースクロック周波数 (FSP)
ソースクロック周波数 (FSP)
・メイン PLL 動作周波数
[MHz]
16.25
16
15
4 逓倍
12
ソースクロック周波数 (FSP)
2.5 逓倍
2 逓倍
10
1 逓倍
7.5
6
5
3
0
3
4
4.062
5
6.4
6.5
8
8.125
10 [MHz]
メインクロック周波数 (FMP)
DS07–12615–3
37
MB95110B シリーズ
(3) 外部リセット
(Vcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
規格値
記号
最小
最大
2 tMCLK * 1
RST “L” レベルパルス幅
tRSTL
振動子の発振時間
+ 2 tMCLK * 1
*2
単位
備考
⎯
ns
通常動作の場合
⎯
ns
ストップモード , サブクロックモード ,
サブスリープモード , 時計モードの場合
* 1:tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。
* 2:振動子の発振時間は , 振幅の 90%に達した時間です。水晶振動子は数 ms ∼数十 ms, セラミック振動子は
数百 μs ∼数 ms, 外部クロックは 0 ms となります。
・通常動作の場合
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合
tRSTL
RST
0.2 VCC
0.2 VCC
振幅の
90%
X0
内部動作クロック
振動子の
発振時間
2 tMCLK
発振安定待ち時間
命令実行
内部リセット
38
DS07–12615–3
MB95110B シリーズ
(4) パワーオンリセット
(AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
電源立上り時間
電源断時間
記号
条件
tR
tOFF
規格値
単位
最小
最大
⎯
⎯
36
ms
⎯
1
⎯
ms
備考
電源投入までの待ち時間
(注意事項)選択された発振安定時間以内で電源を立ち上げるようにしてください。
tR
tOFF
1.5 V
VCC
0.2 V
0.2 V
0.2 V
(注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変
化させる場合は , 下図のように立上りの傾きを , 20 mV/ms 以下にしてください。
VCC
立上りの傾きを , 20 mV/ms 以下
にしてください。
1.5 V
ストップモードでの状態保持
VSS
DS07–12615–3
39
MB95110B シリーズ
(5) 周辺入力タイミング
(Vcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
周辺入力 “H” パルス幅
tILIH
周辺入力 “L” パルス幅
tIHIL
INT00 ∼ INT07, EC0, EC1,
TRG0/ADTG
規格値
最小
最大
単位
2 tMCLK *
⎯
ns
*
⎯
ns
2 tMCLK
*:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tILIH
INT00 ∼ INT07,
EC0, EC1,
TRG0/ADTG
40
tIHIL
0.8 VCC 0.8 VCC
0.2 VCC
0.2 VCC
DS07–12615–3
MB95110B シリーズ
(6) UART/SIO シリアル I/O タイミング
(Vcc = 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
シリアルクロックサイクルタイム
記号
端子名
tSCYC
UCK0
規格値
条件
内部クロック動作
UCK0, UO0
出力端子:
UCK0, UI0
CL = 80 pF + 1 TTL.
UCK0, UI0
UCK ↓ → UO 時間
tSLOV
有効 UI → UCK ↑
tIVSH
UCK ↑ → 有効 UI ホールド時間
tSHIX
シリアルクロック “H” パルス幅
tSHSL
UCK0
シリアルクロック “L” パルス幅
tSLSH
UCK0
UCK ↓ → UO 時間
tSLOV
有効 UI → UCK ↑
tIVSH
外部クロック動作
UCK0, UO0
出力端子:
L
=
80
pF + 1 TTL.
C
UCK0, UI0
UCK ↑ → 有効 UI ホールド時間
tSHIX
UCK0, UI0
単位
最小
最大
4 tMCLK *
⎯
ns
− 190
+ 190
ns
2 tMCLK
*
⎯
ns
2 tMCLK
*
⎯
ns
4 tMCLK
*
⎯
ns
4 tMCLK
*
⎯
ns
⎯
190
ns
2 tMCLK
*
⎯
ns
2 tMCLK
*
⎯
ns
*:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
UCK0
2.4 V
0.8 V
0.8 V
tSLOV
UO0
2.4 V
0.8 V
UI0
tIVSH
tSHIX
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC 0.8 VCC
UCK0
0.2 VCC 0.2 VCC
tSLOV
UO0
UI0
DS07–12615–3
2.4 V
0.8 V
tIVSH
tSHIX
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
41
MB95110B シリーズ
(7) LIN-UART タイミング
サンプリングクロックの立上りエッジでサンプリング* 1, シリアルクロック遅延禁止* 2
(ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 0)
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
+ 95
ns
tMCLK*3 + 190
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→有効 SIN ホールド時間
tSHIXI
SCK, SIN
0
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
3 tMCLK*3 − tR
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK
tMCLK*3 + 95
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOVE
SCK, SOT
⎯
2 tMCLK*3 + 95
ns
有効 SIN → SCK ↑
tIVSHE
SCK, SIN
190
⎯
ns
SCK ↑→有効 SIN ホールド時間
tSHIXE
SCK, SIN
tMCLK*3 + 95
⎯
ns
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
外部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOVI
2.4 V
SOT
0.8 V
tIVSHI
tSHIXI
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSHSL
tSLSH
SCK
0.8 VCC
0.8 VCC
0.2 VCC
tF
SOT
0.8 VCC
0.2 VCC
tR
tSLOVE
2.4 V
0.8 V
tIVSHE
SIN
tSHIXE
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
42
DS07–12615–3
MB95110B シリーズ
サンプリングクロックの立下りエッジでサンプリング* 1, シリアルクロック遅延禁止* 2
(ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 0)
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
+ 95
ns
3
tMCLK* + 190
⎯
ns
0
⎯
ns
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→有効 SIN ホールド時間
tSLIXI
SCK, SIN
シリアルクロック “H” パルス幅
tSHSL
SCK
3 tMCLK* − tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
3
tMCLK* + 95
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK, SOT
⎯
3
2 tMCLK* + 95
ns
有効 SIN → SCK ↓
tIVSLE
SCK, SIN
190
⎯
ns
SCK ↓→有効 SIN ホールド時間
tSLIXE
SCK, SIN
3
tMCLK* + 95
⎯
ns
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
3
外部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
2.4 V
0.8 V
tSHOVI
2.4 V
SOT
0.8 V
tIVSLI
tSLIXI
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSHSL
SCK
0.8 VCC
tSLSH
0.8 VCC
0.2 VCC
tR
SOT
0.2 VCC
0.2 VCC
tF
tSHOVE
2.4 V
0.8 V
tIVSLE
SIN
tSLIXE
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
DS07–12615–3
43
MB95110B シリーズ
サンプリングクロックの立上りエッジでサンプリング* 1, シリアルクロック遅延許可* 2
(ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 1)
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→有効 SIN ホールド時間
tSLIXI
SCK, SIN
tSOVLI
SOT → SCK ↓ 遅延時間
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
+ 95
ns
3
tMCLK* + 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
0.8 V
SOT
2.4 V
0.8 V
2.4 V
0.8 V
tIVSLI
SIN
0.8 VCC
0.2 VCC
44
0.8 V
tSHOVI
tSOVLI
tSLIXI
0.8 VCC
0.2 VCC
DS07–12615–3
MB95110B シリーズ
サンプリングクロックの立下りエッジでサンプリング* 1, シリアルクロック遅延許可 *2
(ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 1)
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑ →有効 SIN ホールド時間
tSHIXI
SCK, SIN
tSOVHI
SOT → SCK ↑ 遅延時間
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
+ 95
ns
3
tMCLK* + 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
2.4 V
0.8 V
tSOVHI
SOT
2.4 V
0.8 V
2.4 V
0.8 V
tIVSHI
SIN
DS07–12615–3
tSLOVI
0.8 VCC
0.2 VCC
tSHIXI
0.8 VCC
0.2 VCC
45
MB95110B シリーズ
(8) I2C タイミング
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
規格値
項目
記号
端子名
条件
標準モード
高速モード
最小
最大
最小
最大
単位
fSCL
SCL0
0
100
0
400
kHz
tHD;STA
SCL0
SDA0
4.0
⎯
0.6
⎯
μs
SCL クロック “L” 幅
tLOW
SCL0
4.7
⎯
1.3
⎯
μs
SCL クロック “H” 幅
tHIGH
SCL0
4.0
⎯
0.6
⎯
μs
( 反復 ) スタート条件セットアッ
プ時間 SCL ↑→ SDA ↓
tSU;STA
SCL0
SDA0
4.7
⎯
0.6
⎯
μs
データホールド時間 SCL ↓→
SDA ↓↑
tHD;DAT
SCL0
SDA0
0
3.45 * 2
0
0.9 * 3
μs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSU;DAT
SCL0
SDA0
0.25
⎯
0.1
⎯
μs
ストップ条件セットアップ
時間 SCL ↑→ SDA ↑
tSU;STO
SCL0
SDA0
4
⎯
0.6
⎯
μs
tBUF
SCL0
SDA0
4.7
⎯
1.3
⎯
μs
SCL クロック周波数
( 反復 ) スタート条件ホールド
時間 SDA ↓→ SCL ↓
ストップ条件とスタート条件と
の間のバスフリー時間
R = 1.7 kΩ,
C = 50 pF * 1
* 1:R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。
* 2:tHD;DAT の最大値は , デバイスが SCL 信号の “L” 区間 (tLOW) を延長していないときにのみ適用されます。
* 3:高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件
tSU;DAT ≧ 250 ns を満足しなければなりません。
tWAKEUP
SDA0
tLOW
tHD;DAT
tHIGH
tHD;STA
tBUF
SCL0
tHD;STA
tSU;STO
tSU;DAT
tSU;STA
46
DS07–12615–3
MB95110B シリーズ
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号 端子名
条件
規格値* 2
最小
最大
単位
備考
SCL クロック
“L” 幅
tLOW
SCL0
(2 + nm/2) tMCLK − 20
⎯
ns
マスタモード
SCL クロック
“H” 幅
tHIGH
SCL0
(nm/2) tMCLK − 20
(nm/2 ) tMCLK + 20
ns
マスタモード
tHD;STA
SCL0
SDA0
( − 1 + nm/2) tMCLK − 20
( − 1 + nm) tMCLK + 20
ns
マスタモード
最大値は m, n =
1, 8 の時に適用。
それ以外の設定は
最小値を適用。
「ストップ」条件 tSU;STO
セットアップ時間
SCL0
SDA0
(1 + nm/2) tMCLK − 20
(1 + nm/2) tMCLK + 20
ns
マスタモード
「スタート」条件 tSU;STA
セットアップ時間
SCL0
SDA0
(1 + nm/2) tMCLK − 20
(1 + nm/2) tMCLK + 20
ns
マスタモード
「ストップ」条件
と「スタート」
条件との間の
バスフリー時間
tBUF
SCL0
SDA0
(2 nm + 4) tMCLK − 20
⎯
ns
データホールド
時間
tHD;DAT
SCL0
SDA0
3 tMCLK − 20
⎯
ns
マスタモード
ns
マスタモード
SCL の “L” が引き
延ばされていない
と仮定した場合。
最小値は連続デー
タの第 1 ビットに
適用。それ以外は
最大値を適用。
「スタート」条件
ホールド時間
データセット
アップ時間
tSU;DAT
SCL0
SDA0
( − 2 + nm/2) tMCLK − 20
( − 1 + nm/2) tMCLK + 20
R = 1.7 kΩ,
C = 50 pF * 1
割込みクリアから
SCL 立上りまで
tSU;INT
のセットアップ
時間
SCL0
(nm / 2) tMCLK − 20
(1 + nm/2) tMCLK + 20
ns
最小値は 9th SCL
↓時の割込みに適
用。最大値は 8th
SCL ↓時の割込み
に適用。
SCL クロック
“L” 幅
tLOW
SCL0
4 tMCLK − 20
⎯
ns
受信の場合
SCL クロック
“H” 幅
tHIGH
SCL0
4 tMCLK − 20
⎯
ns
受信の場合
「スタート」条件
検出
tHD;STA
SCL0
SDA0
2 tMCLK − 20
⎯
ns
受信の場合
1 tMCLK の場合未
検出
「ストップ」条件
検出
tSU;STO
SCL0
SDA0
2 tMCLK − 20
⎯
ns
受信の場合
1 tMCLK の場合未
検出
「再スタート」
条件検出条件
tSU;STA
SCL0
SDA0
2 tMCLK − 20
⎯
ns
受信の場合
1 tMCLK の場合未
検出
バスフリー時間
tBUF
SCL0
SDA0
2 tMCLK − 20
⎯
ns
受信の場合
データホールド
時間
tHD;DAT
SCL0
SDA0
2 tMCLK − 20
⎯
ns
スレーブ送信
モードの場合
(続く)
DS07–12615–3
47
MB95110B シリーズ
(続き)
(VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
データセットアップ時間
tSU;DAT
SCL0
SDA0
データホールド時間
tHD;DAT
SCL0
SDA0
tSU;DAT
SCL0
SDA0
SDA ↓→ SCL ↑
tWAKEUP
( ウェイクアップ機能時 )
SCL0
SDA0
データセットアップ時間
条件
規格値* 2
単位
備考
最小
最大
tLOW − 3 tMCLK − 20
⎯
ns
スレーブ送信
モードの場合
0
⎯
ns
受信の場合
tMCLK − 20
⎯
ns
受信の場合
発振安定待ち時間+
2 tMCLK − 20
⎯
ns
R = 1.7 kΩ,
C = 50 pF * 1
* 1:R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。
* 2:・ tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・ m は I2C クロック制御レジスタ (ICCR0) の CS4, CS3 ビット (bit4, bit3) です。
・ n は I2C クロック制御レジスタ (ICCR0) の CS2 ∼ CS0 ビット (bit2 ∼ bit0) です。
・ I2C の実際のタイミングは , マシンクロック (tMCLK) および , ICCR0 レジスタの CS4 ∼ CS0 にて設定される m, n の
値により決定されます。
・ 標準モード:
0.9 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。
m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。
(m, n) = (1, 8) の場合
0.9 MHz < tMCLK ≦ 1 MHz
(m, n) = (1, 22) , (5, 4) , (6, 4) , (7, 4) , (8, 4) の場合 0.9 MHz < tMCLK ≦ 2 MHz
(m, n) = (1, 38) , (5, 8) , (6, 8) , (7, 8) , (8, 8) の場合 0.9 MHz < tMCLK ≦ 4 MHz
(m, n) = (1, 98) の場合
0.9 MHz < tMCLK ≦ 10 MHz
・ 高速モード:
3.3 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。
m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。
(m, n) = (1, 8) の場合
3.3 MHz < tMCLK ≦ 4 MHz
(m, n) = (1, 22) , (5, 4) の場合
3.3 MHz < tMCLK ≦ 8 MHz
(m, n) = (6, 4) の場合
3.3 MHz < tMCLK ≦ 10 MHz
48
DS07–12615–3
MB95110B シリーズ
5. A/D 変換部
(1) A/D 変換部電気的特性
(AVcc = Vcc = 1.8 V ∼ 3.3 V[フラッシュメモリ品], AVcc = Vcc = 1.8 V ∼ 3.6 V[マスク ROM 品],
AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
分解能
総合誤差
直線性誤差
⎯
微分直線性誤差
ゼロトランジション
電圧
フルスケールトラン
ジション電圧
コンペア時間
サンプリング時間
VOT
VFST
⎯
規格値
単位
最小
標準
最大
⎯
⎯
10
bit
− 3.0
⎯
+ 3.0
LSB
− 2.5
⎯
+ 2.5
LSB
− 1.9
⎯
+ 1.9
LSB
備考
AVss − 1.5 LSB AVss + 0.5 LSB AVss + 2.5 LSB
V
フラッシュメモリ品:
2.7 V ≦ AVcc ≦ 3.3 V
マスク ROM 品:
2.7 V ≦ AVcc ≦ 3.6 V
AVss − 0.5 LSB AVss + 1.5 LSB AVss + 3.5 LSB
V
1.8 V ≦ AVcc < 2.7 V
AVcc − 3.5 LSB AVcc − 1.5 LSB AVcc + 0.5 LSB
V
フラッシュメモリ品:
2.7 V ≦ AVcc ≦ 3.3 V
マスク ROM 品:
2.7 V ≦ AVcc ≦ 3.6 V
AVcc − 2.5 LSB AVcc − 0.5 LSB AVcc + 1.5 LSB
V
1.8 V ≦ AVcc < 2.7 V
1.3
⎯
140
μs
フラッシュメモリ品:
2.7 V ≦ AVcc ≦ 3.3 V
マスク ROM 品:
2.7 V ≦ AVcc ≦ 3.6 V
20
⎯
140
μs
1.8 V ≦ AVcc < 2.7 V
0.4
⎯
∞
μs
フラッシュメモリ品:
2.7 V ≦ AVcc ≦ 3.3 V
マスク ROM 品:
2.7 V ≦ AVcc ≦ 3.6 V
外部インピーダンス<
1.8 kΩ の場合
30
⎯
∞
μs
1.8 V ≦ AVcc < 2.7 V
外部インピーダンス<
14.8 kΩ の場合
⎯
アナログ入力電流
IAIN
− 0.3
⎯
+ 0.3
μA
アナログ入力電圧
VAIN
AVss
⎯
AVcc
V
⎯
AVss + 1.8
⎯
AVcc
V
AVcc 端子
IR
⎯
400
600
μA
AVcc 端子 , A/D 動作
の場合
IRH
⎯
⎯
5
μA
AVcc 端子 , ストップ
モードの場合
基準電圧
基準電圧供給電流
DS07–12615–3
49
MB95110B シリーズ
(2) A/D 変換部の注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に
は , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響をおよぼします。した
がって , A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時
間を最小値より長くなるようにレジスタ値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。また ,
サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
アナログ入力等価回路
R
アナログ入力
コンパレータ
C
サンプリング時 ON
R
C
2.7 V ≦ AVcc ≦ 3.6 V
1.7 kΩ ( 最大 )
14.5 pF ( 最大 )
1.8 V ≦ AVcc < 2.7 V
84 kΩ ( 最大 )
25.2 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 )
( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 )
AVcc ≧ 2.7 V
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
AVcc ≧ 2.7 V
100
90
80
70
60
50
40
30
20
10
0
AVcc ≧ 1.8 V
0
5
10
15
20
25
30
35
40
20
18
16
14
12
10
8
6
4
2
0
0
最小サンプリング時間 (μs)
1
2
3
4
最小サンプリング時間 (μs)
・誤差について
|AVcc − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。
50
DS07–12615–3
MB95110B シリーズ
(3) A/D コンバータの用語の定義
・ 分解能
A/D コンバータにより識別可能なアナログ変化
10 ビットなら , アナログ電圧を 210 = 1024 の部分に分解することが可能
・ 直線性誤差 ( 単位:LSB)
デバイスのゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1111” ←→ “11 1111 1110”) とを結んだ直線と , 実際の特性との誤差
・ 微分直線性誤差 ( 単位:LSB)
出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
・ 総合誤差 ( 単位:LSB)
実際の値と理論値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差
および雑音に起因する誤差
理想入出力特性
総合誤差
VFST
3FFH
3FFH
3FEH
3FEH
1.5 LSB
004H
003H
VOT
002H
3FDH
デジタル出力
デジタル出力
3FDH
実際の変換特性
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
003H
実際の変換特性
002H
1 LSB
001H
001H
理想特性
0.5 LSB
AVSS
AVCC
AVSS
アナログ入力
1 LSB =
AVCC − AVSS
1024
アナログ入力
AVCC
(V)
デジタル出力 N の総合誤差 =
VNT − {1 LSB × ( N − 1) + 0.5 LSB}
1 LSB
[LSB]
N : A/D コンバータデジタル出力値
VNT:デジタル出力が (N − 1) から N に遷移する電圧
(続く)
DS07–12615–3
51
MB95110B シリーズ
(続き)
フルスケールトランジション誤差
ゼロトランジション誤差
004H
理想特性
3FFH
実際の変換特性
実際の変換特性
デジタル出力
デジタル出力
003H
002H
実際の変換特性
理想特性
3FEH
001H
実際の変換特性
3FCH
VOT ( 実測値 )
AVSS
AVSS
AVCC
アナログ入力
AVCC
アナログ入力
微分直線性誤差
直線性誤差
理想特性
3FFH
実際の変換特性
3FEH
N + 1H
{1 LSB × N + VOT}
実際の変換特性
VFST
( 実測値 )
VNT
004H
実際の変換特性
003H
V (N + 1) T
NH
N − 1H
VNT
実際の変換特性
理想特性
002H
デジタル出力
3FDH
デジタル出力
VFST
( 実測値 )
3FDH
N − 2H
001H
VOT ( 実測値 )
AVSS
AVCC
AVSS
アナログ入力
デジタル出力 N の直線性誤差 =
AVCC
アナログ入力
VNT − {1 LSB × N + VOT}
1 LSB
デジタル出力 N の微分直線性誤差 =
V (N + 1) T − VNT
−1
1 LSB
N : A/D コンバータデジタル出力値
VNT:デジタル出力が (N − 1) から N に遷移する電圧
VOT ( 理想値 ) = AVss + 0.5 LSB [V]
VFST ( 理想値 ) = AVcc − 1.5 LSB [V]
52
DS07–12615–3
MB95110B シリーズ
6. フラッシュメモリ書込み / 消去特性
項目
規格値
単位
備考
s
内部での消去前書込み時間は除く
s
内部での消去前書込み時間は除く
3600
μs
システムレベルのオーバーヘッド
時間は除く
⎯
⎯
cycle
2.7
⎯
3.3
V
20 * 3
⎯
⎯
year
最小
標準
最大
セクタ消去時間 (4 K バイト セクタ )
⎯
0.2 * 1
3.0 * 2
セクタ消去時間 (16 K バイト セクタ )
⎯
*1
バイト書込み時間
⎯
32
10000
消去 / 書込みサイクル
消去 / 書込み時の電源電圧
フラッシュメモリデータ保持時間
0.5
12.0
*2
平均 TA =+ 85 °C
* 1:TA = +25 °C, Vcc = 3.0 V, 10000 サイクル
* 2:TA = +85 °C, Vcc = 2.7 V, 10000 サイクル
* 3:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ
換算しています ) 。
DS07–12615–3
53
MB95110B シリーズ
■ マスクオプション
品種名
MB95116B
MB95F118BS
MB95F118BW
MB95FV100D-101
指定方法
マスク発注時に
指定
設定不可
設定不可
設定不可
選択可
1 系統
クロックモード
2 系統
クロックモード
MCU ボード上の
スイッチで切替え
No.
1
クロックモード選択
・ 1 系統クロックモード
・ 2 系統クロックモード
2
低電圧検出リセット *
・ 低電圧検出リセットあり
・ 低電圧検出リセットなし
なし
なし
なし
なし
3
発振安定待ち時間の選択
・ メインクロック発振安定
待ち時間の初期値を選択
できます。
選択可
1:( 22 − 2) /FCH
2: ( 212 − 2) /FCH
3: ( 213 − 2) /FCH
4: ( 214 − 2) /FCH
( 214 − 2) /FCH の
発振安定待ち時間
に固定
( 214 − 2) /FCH の
発振安定待ち時間
に固定
( 214 − 2) /FCH の
発振安定待ち時間に
固定
*:低電圧検出リセットは 5 V 品オプションとなります。
■ オーダ型格
品種名
パッケージ
MB95116BPV2
MB95F118BSPV2
MB95F118BWPV2
プラスチック・BCC, 48 ピン
(LCC-48P-M09)
MB95116BPMT
MB95F118BSPMT
MB95F118BWPMT
プラスチック・LQFP, 48 ピン
(FPT-48P-M26)
MB95116BPMC
MB95F118BSPMC
MB95F118BWPMC
プラスチック・LQFP, 52 ピン
(FPT-52P-M01)
MCU ボード
MB2146-301A-E
(MB95FV100D-101PBT 搭載 )
54
プラスチック・PFBGA, 224 ピン
(BGA-224P-M08)
(
)
DS07–12615–3
MB95110B シリーズ
■ パッケージ・外形寸法図
プラスチック・BCC, 48 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max
質量
0.06 g
(LCC-48P-M09)
プラスチック・BCC, 48 ピン
(LCC-48P-M09)
0.75±0.05
(.030±.002)
(Mount height)
7.00±0.10(.276±.004)
37
0.50(.020)
TYP
25
6.20(.244)TYP
0.50±0.10
(.020±.004)
25
37
0.50(.020)
TYP
7.00±0.10
(.276±.004)
6.20(.244)
TYP
6.15(.242)TYP
6.25(.246)
REF
5.00(.197)
REF
6.15(.242)
TYP
INDEX AREA
0.50±0.10
(.020±.004)
"A"
1
13
0.05(.002)
13 "C"
0.075±0.025
(.003±.001)
(Stand off)
Details of "A" part
8-0.60±0.06
(8-.024±.002)
0.14(.006)
MIN
"B"
5.00(.197)REF
1
6.25(.246)REF
Details of "B" part
0.65±0.06
(.026±.002)
0.30±0.06
(.012±.002)
©2004-2008
FUJITSU MICROELECTRONICS LIMITED C48062S-c-1-2
C
2004 FUJITSU LIMITED C48062S-c-1-1
C0.2(.008)
0.55±0.06
(.022±.002)
Details of "C" part
0.55±0.06
(.022±.002)
0.55±0.06
(.022±.002)
0.55±0.06
(.022±.002)
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
(続く)
DS07–12615–3
55
MB95110B シリーズ
プラスチック・LQFP, 48 ピン
(FPT-48P-M26)
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
7 × 7mm
リード形状
ガルウイング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.17g
コード(参考)
P-LFQFP48-7×7-0.50
プラスチック・LQFP, 48 ピン
(FPT-48P-M26)
注 1)* 印寸法はレジン残りを含む。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
9.00±0.20(.354±.008)SQ
+0.40
+.016
* 7.00 –0.10 .276 –.004 SQ
36
0.145±0.055
(.006±.002)
25
37
24
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
48
13
"A"
0˚~8˚
LEAD No.
1
0.50(.020)
(Mounting height)
.059 –.004
INDEX
0.10±0.10
(.004±.004)
(Stand off)
12
0.20±0.05
(.008±.002)
0.08(.003)
0.25(.010)
M
0.60±0.15
(.024±.006)
©2003-2008 FUJITSU MICROELECTRONICS LIMITED F48040S-c-2-3
C
2003 FUJITSU LIMITED F48040S-c-2-2
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
(続く)
56
DS07–12615–3
MB95110B シリーズ
(続き)
プラスチック・LQFP, 52 ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
10.0 × 10.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
コード(参考)
P-LQFP52-10×10-0.65
(FPT-52P-M01)
プラスチック・LQFP, 52 ピン
(FPT-52P-M01)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
12.00±0.20(.472±.008)SQ
* 10.00±0.10(.394±.004)SQ
0.145±0.055
(.006±.002)
39
27
40
26
Details of "A" part
0.10(.004)
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0˚~8˚
52
14
0.10±0.10
(.004±.004)
(Stand off)
"A"
LEAD No.
1
13
0.65(.026)
0.30
.012
+0.065
–0.035
+.0027
–.0014
0.13(.005)
M
©2005-2008 FUJITSU MICROELECTRONICS LIMITED F52001S-c-1-2
C
2005 FUJITSU LIMITED F52001S-c-1-1
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–12615–3
57
MB95110B シリーズ
■ 本版での主な変更内容
ページ
場所
変更箇所
4
■ 品種構成
( 注意事項 ) を変更
(MB2146-301A ⇒ MB2146-301A-E)
13
■ デバイス使用上の注意
「・シリアル通信について」を追加
54
■ オーダ型格
品種名を変更
(MB2146-301A ⇒ MB2146-301A-E)
変更箇所は , 本文中のページ左側の|によって示しています。
58
DS07–12615–3
MB95110B シリーズ
MEMO
DS07–12615–3
59
MB95110B シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部
Similar pages