本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–12616–3 8 ビット・マイクロコントローラ CMOS ® MB95120 シリーズ MB95F128D/FV100D-101 ■ 概 要 MB95120 シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイクロコントロー ラです。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 ■ 特 長 ・F2MC-8FX CPU コア コントローラに最適な命令体系 ・ 乗除算命令 ・ 16 ビット演算 ・ ビットテストによるブランチ命令 ・ ビット操作命令など ・クロック ・ メインクロック ・ メイン PLL クロック ・ サブクロック ・ サブ PLL クロック ・タイマ ・ 8/16 ビット複合タイマ× 2 チャネル - インターバルタイマ , PWC タイマ , PWM タイマおよびインプットキャプチャとして使用可能 ・ 16 ビットリロードタイマ ・ 8/16 ビット PPG × 2 チャネル ・ 16 ビット PPG × 2 チャネル ・ タイムベースタイマ ・ 時計プリスケーラ (続く) 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。 「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる チェック項目をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2007-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2009.3 MB95120 シリーズ (続き) ・LIN-UART × 1 チャネル ・ LIN 機能 , クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能 ・ 全二重ダブルバッファ ・UART/SIO × 1 チャネル ・ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能 ・ 全二重ダブルバッファ ・I2C × 1 チャネル ・ ウェイクアップ機能内蔵 ・外部割込み× 12 チャネル ・ エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 ) ・ 低消費電力 ( スタンバイ ) モードからの解除としても使用可能 ・8/10 ビット A/D コンバータ× 12 チャネル ・ 8 ビットまたは 10 ビット分解能の選択が可能 ・LCD コントローラ (LCDC) ・ 40SEG × 4COM ( 最大 160 画素 ) ・ ブリンキング機能あり ・ LCD 駆動用分割抵抗 ・低消費電力 ( スタンバイ ) モード ・ ストップモード ・ スリープモード ・ 時計モード ・ タイムベースタイマモード ・I/O ポート ・ 最大ポート数:87 本 ・ ポート構成 ・ 汎用入出力ポート (N-ch オープンドレイン ) :2 本 ・ 汎用入出力ポート (CMOS) :85 本 ・ ポートの入力電圧レベルを変更可能 ・CMOS 入力レベル / ヒステリシス入力レベル ・ デュアルオペレーションフラッシュメモリ ・異なるバンク ( 上位バンク / 下位バンク ) での消去 / 書込みと読出しの同時実行が可能 ・ フラッシュメモリセキュリティ機能 フラッシュメモリ内容を保護 ( フラッシュメモリデバイスのみ ) 2 DS07–12616–3 MB95120 シリーズ ■ 品種構成 品種 *1 MB95F128D 項目 分類 ROM 容量 RAM 容量 リセット出力 オ *2 クロック系統 プ シ ョ 低電圧検出リセット ン CPU 機能 ポート ( 最大 87 本 ) タイムベースタイマ ウオッチドッグタイマ ワイルドレジスタ I2C 周 辺 機 能 UART/SIO LIN-UART フラッシュメモリ品 60 K バイト 2 K バイト なし 2 系統 なし 基本命令数 命令ビット長 命令長 データビット長 最小命令実行時間 割込み処理時間 :136 命令 :8 ビット :1 ∼ 3 バイト :1, 8, 16 ビット長 :61.5 ns ( マシンクロック周波数 16.25 MHz 時 ) :0.6 μs ( マシンクロック周波数 16.25 MHz 時 ) 汎用入出力ポート (N-ch オープンドレイン ) :2 本 汎用入出力ポート (CMOS) :85 本 ポートの入力電圧レベルを変更可能 CMOS 入力レベル / ヒステリシス入力レベル 割込み周期 0.5 ms, 2.1 ms, 8.2 ms, 32.8 ms ( メイン発振クロック 4 MHz 時 ) リセット発生周期 メイン発振クロック 10 MHz 時 : 最小 105 ms サブ発振クロック 32.768 kHz 時 : 最小 250 ms 3 バイト分の ROM データ置換え可能 マスタ / スレーブ送受信 バスエラー機能 , アービトレーション機能 , 転送方向検出機能 スタートコンディションの繰返し発生および検出機能 ウェイクアップ機能内蔵 UART/SIO でのデータ転送可能 全二重ダブルバッファ , 可変データ長 (5/6/7/8 ビット ) ボーレートジェネレータ内蔵 NRZ 方式転送フォーマット , エラー検出機能 LSB ファースト /MSB ファースト選択可能 クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能 専用リロードタイマによって広範囲の通信速度設定が可能 , 全二重ダブルバッファ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能 LIN 機能は LIN マスタまたは LIN スレーブとして使用可能 8/10 ビット A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能 (12 チャネル ) LCD コントローラ (LCDC) 16 ビットリロードタイマ COM 出力 :4 ( 最大 ) SEG 出力 :40 ( 最大 ) LCD 駆動電源 ( バイアス ) 端子 :4 40 SEG × 4 COM :160 画素表示可能 デューティ LCD モード LCD スタンバイモード時でも動作可能 ブリンキング機能あり LCD 駆動用分割抵抗内蔵 2 つのクロックモードと 2 つのカウンタ動作モードを選択可能 , 方形波出力あり カウントクロック:内部クロック 7 種類および外部クロックから選択可能 カウンタ動作モード:リロードモードまたはワンショットモードから選択可能 (続く) DS07–12616–3 3 MB95120 シリーズ (続き) 品種 *1 MB95F128D 項目 8/16 ビット複合タイマ (2 チャネル ) タイマ 1 チャネルにつき 8 ビットタイマ× 2 チャネル , または 16 ビットタイマ× 1 チャネルとして使用可能 タイマ機能 , PWC 機能 , PWM 機能 , キャプチャ機能内蔵 , 方形波出力あり カウントクロック:内部クロック 7 種類および外部クロックから選択可能 16 ビット PPG (2 チャネル) PWM モードまたはワンショットモードを選択可能 カウンタ動作クロック:8 種類のクロックソースから選択可能 外部トリガ起動対応 8/16 ビット PPG (2 チャネル ) PPG 1 チャネルにつき 8 ビット PPG × 2 チャネル , または 16 ビット PPG × 1 チャ ネルとして使用可能 カウンタ動作クロック:8 種類のクロックソースから選択可能 カウントクロック:4 種類のクロックソース (125 ms, 250 ms, 500 ms, 1 s) から選択可 能 カウンタ値は 0 から 63 まで設定可能 ( クロックソース 1 秒を選択し , カウンタ値を 60 に設定した場合 , 1 分カウント可能 ) 周辺 時計カウンタ 機能 時計プリスケーラ 4 種類のインターバル時間 (125 ms, 250 ms, 500 ms, 1 s) から選択可能 外部割込み (12 チャネル ) エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 ) スタンバイモードからの解除としても使用可能 フラッシュメモリ 自動プログラミング , Embedded Algorithm 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート アルゴリズム完了を示すフラグ 書込み / 消去回数 ( 最小 ) :10000 回 データ保持期間:20 年間 各ブロックで消去を実行可能 外部プログラミング電圧によるブロック保護 デュアルオペレーションフラッシュメモリ フラッシュメモリセキュリティ スタンバイモード スリープ , ストップ , 時計 , タイムベースタイマ * 1:マスク ROM 品については , 現在計画中です。 * 2:オプションの詳細については , 「■ マスクオプション」を参照してください。 (注意事項)MB95120 シリーズの評価用品の品種名は , MB95FV100D-101 ( 内部分割抵抗内蔵 ) です。 ご使用の際には MCU ボード (MB2146-301A-E) が必要となります。 ■ 発振安定待ち時間 メインクロック発振安定待ち時間の初期値は最大値に固定されています。最大値を以下に示します。 発振安定待ち時間 備考 (2 − 2) /FCH 約 4.10 ms ( メイン発振クロック 4 MHz 時 ) 14 ■ パッケージと品種対応 品種 MB95F128D MB95FV100D-101 FPT-100P-M20 ○ × FPT-100P-M06 ○ × BGA-224P-M08 × ○ パッケージ ○:使用可能 ×:使用不可能 4 DS07–12616–3 MB95120 シリーズ ■ 品種間の相違点と品種選択時の注意事項 ・評価用品使用時の注意 評価用品は F2MC-8FX ファミリの複数のシリーズおよび品種のソフトウェア開発をサポートするため , MB95120 シリー ズの機能だけでなくほかの品種の機能も搭載しています。このため MB95120 シリーズで使用しない周辺機能の I/O アドレ スはアクセス禁止になっています。このアクセス禁止アドレスに対して読み書きを行うと , 本来使用しない周辺機能が動 作する場合があり , ハードウェアやソフトウェアの予想外の誤動作を招く危険があります。 特に , 奇数バイトのアクセス禁止領域に対して , ワードアクセスを行わないでください ( 行った場合 , 意図しない読み書 きが行われることがあります ) 。また , 評価用品と , フラッシュメモリ品では禁止アドレスの読出し値が異なりますので , その値をプログラムで使用しないでください。 フラッシュメモリ品の品種によっては 1 バイトのレジスタの中で一部のビットの機能がサポートされていない場合が ありますが , これらのビットに対しては読み書き動作を行ってもハードウェアの誤動作は発生しません。また評価用品と まったく同じ動作を行うようになっていますので特に注意する必要はありません。 ・メモリ空間の相違 評価用品と , フラッシュメモリ品で搭載するメモリ容量が異なる場合は , 実際に使用する品種との容量の差をよく確認 の上 , ソフトウェア開発を行ってください。 メモリ空間の詳細は , 「■ CPU コア」を参照してください。 ・消費電流 消費電流の詳細は ,「■電気的特性」を参照してください。 ・パッケージ 各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。 ・動作電圧 動作電圧は , 評価用品 , フラッシュメモリ品で異なります。 動作電圧の詳細は ,「■電気的特性」を参照してください。 DS07–12616–3 5 MB95120 シリーズ ■ 端子配列図 VCC P90/V3 P91/V2 P92/V1 P93/V0 P94 P95 PA0/COM0 PA1/COM1 PA2/COM2 PA3/COM3 PB0/SEG00 PB1/SEG01 PB2/SEG02 PB3/SEG03 PB4/SEG04 PB5/SEG05 PB6/SEG06 PB7/SEG07 PC0/SEG08 PC1/SEG09 PC2/SEG10 PC3/SEG11 PC4/SEG12 VCC (TOP VIEW) 10099 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 VSS PG0 P00/INT00 P01/INT01 P02/INT02 P03/INT03 P04/INT04 P05/INT05 P06/INT06 P07/INT07 P10/UI0 P11/UO0 P12/UCK0 P13/TRG0/ADTG P14/PPG0 P20/PPG00 P21/PPG01 P22/TO00 P23/TO01 P24/EC0 P50/SCL0 P51/SDA0 P52/PPG1 AVR AVCC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 LQFP-100 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 PC5/SEG13 PC6/SEG14 PC7/SEG15 PD0/SEG16 PD1/SEG17 PD2/SEG18 PD3/SEG19 PD4/SEG20 PD5/SEG21 PD6/SEG22 PD7/SEG23 PE0/SEG24 PE1/SEG25 PE2/SEG26 PE3/SEG27 PE4/SEG28/INT10 PE5/SEG29/INT11 PE6/SEG30/INT12 PE7/SEG31/INT13 P60/SEG32/PPG10 P61/SEG33/PPG11 MOD X0 X1 VSS AVSS P30/AN00 P31/AN01 P32/AN02 P33/AN03 P34/AN04 P35/AN05 P36/AN06 P37/AN07 P40/AN08 P41/AN09 P42/AN10 P43/AN11 P53/TRG1 P70/TO0 P71/TI0 P67/SEG39/SIN P66/SEG38/SOT P65/SEG37/SCK P64/SEG36/EC1 P63/SEG35/TO11 P62/SEG34/TO10 RST X0A X1A 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 (FPT-100P-M20) (続く) 6 DS07–12616–3 MB95120 シリーズ (続き) P92/V1 P93/V0 P94 P95 PA0/COM0 PA1/COM1 PA2/COM2 PA3/COM3 PB0/SEG00 PB1/SEG01 PB2/SEG02 PB3/SEG03 PB4/SEG04 PB5/SEG05 PB6/SEG06 PB7/SEG07 PC0/SEG08 PC1/SEG09 PC2/SEG10 PC3/SEG11 (TOP VIEW) 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 P91/V2 P90/V3 VCC VSS PG0 P00/INT00 P01/INT01 P02/INT02 P03/INT03 P04/INT04 P05/INT05 P06/INT06 P07/INT07 P10/UI0 P11/UO0 P12/UCK0 P13/TRG0/ADTG P14/PPG0 P20/PPG00 P21/PPG01 P22/TO00 P23/TO01 P24/EC0 P50/SCL0 P51/SDA0 P52/PPG1 AVR AVCC AVSS P30/AN00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 QFP-100 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 PC4/SEG12 VCC PC5/SEG13 PC6/SEG14 PC7/SEG15 PD0/SEG16 PD1/SEG17 PD2/SEG18 PD3/SEG19 PD4/SEG20 PD5/SEG21 PD6/SEG22 PD7/SEG23 PE0/SEG24 PE1/SEG25 PE2/SEG26 PE3/SEG27 PE4/SEG28/INT10 PE5/SEG29/INT11 PE6/SEG30/INT12 PE7/SEG31/INT13 P60/SEG32/PPG10 P61/SEG33/PPG11 MOD X0 X1 VSS X1A X0A RST P31/AN01 P32/AN02 P33/AN03 P34/AN04 P35/AN05 P36/AN06 P37/AN07 P40/AN08 P41/AN09 P42/AN10 P43/AN11 P53/TRG1 P70/TO0 P71/TI0 P67/SEG39/SIN P66/SEG38/SOT P65/SEG37/SCK P64/SEG36/EC1 P63/SEG35/TO11 P62/SEG34/TO10 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 (FPT-100P-M06) DS07–12616–3 7 MB95120 シリーズ ■ 端子機能説明 端子番号 LQFP*1 QFP*2 1 4 端子名 入出力 回路形式 *3 VSS ⎯ 電源 (GND) 端子です。 H 汎用入出力ポートです。 C 汎用入出力ポートです。 外部割込み入力との兼用端子となります。大電流ポートで す。 G 汎用入出力ポートです。 UART/SIO ch.0 データ入力との兼用端子となります。 2 5 PG0 3 6 P00/INT00 4 7 P01/INT01 5 8 P02/INT02 6 9 P03/INT03 7 10 P04/INT04 8 11 P05/INT05 9 12 P06/INT06 10 13 P07/INT07 11 14 P10/UI0 12 15 P11/UO0 13 16 P12/UCK0 機能 汎用入出力ポートです。 UART/SIO ch.0 データ出力との兼用端子となります。 汎用入出力ポートです。 UART/SIO ch.0 クロック入出力との兼用端子となります。 H 汎用入出力ポートです。 16 ビット PPG ch.0 トリガ入力 (TRG0) と A/D コンバータ トリガ入力 (ADTG) との兼用端子となります。 14 17 P13/TRG0/ADTG 15 18 P14/PPG0 16 19 P20/PPG00 17 20 P21/PPG01 18 21 P22/TO00 19 22 P23/TO01 20 23 P24/EC0 汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 クロック入力との兼用端子とな ります。 21 24 P50/SCL0 汎用入出力ポートです。 I2C ch.0 クロック入出力との兼用端子となります。 汎用入出力ポートです。 16 ビット PPG ch.0 出力との兼用端子となります。 汎用入出力ポートです。 8/16 ビット PPG ch.0 出力との兼用端子となります。 H I 汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 出力との兼用端子となります。 汎用入出力ポートです。 I2C ch.0 データ入出力との兼用端子となります。 22 25 P51/SDA0 23 26 P52/PPG1 H 汎用入出力ポートです。 16 ビット PPG ch.1 出力との兼用端子となります。 24 27 AVR ⎯ A/D コンバータのリファレンス入力端子です。 25 28 AVCC ⎯ A/D コンバータの電源端子です。 26 29 AVSS ⎯ A/D コンバータの電源 (GND) 端子です。 27 30 P30/AN00 28 31 P31/AN01 29 32 P32/AN02 30 33 P33/AN03 31 34 P34/AN04 32 35 P35/AN05 33 36 P36/AN06 J 汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。 (続く) 8 DS07–12616–3 MB95120 シリーズ 端子番号 LQFP* 1 QFP* 2 端子名 34 37 P37/AN07 35 38 P40/AN08 36 39 P41/AN09 37 40 P42/AN10 38 41 P43/AN11 39 42 P53/TRG1 40 43 P70/TO0 入出力 回路形式 *3 機能 J 汎用入出力ポートです。 A/D コンバータアナログ入力との兼用端子となります。 H 汎用入出力ポートです。 16 ビット PPG ch.1 トリガ入力との兼用端子となります。 H 汎用入出力ポートです。 16 ビットリロードタイマ ch.0 出力との兼用端子となりま す。 汎用入出力ポートです。 16 ビットリロードタイマ ch.0 入力との兼用端子となりま す。 41 44 P71/TI0 42 45 P67/SEG39/SIN 43 46 P66/SEG38/SOT 汎用入出力ポートです。 LIN-UART データ出力 (SOT) と LCDC SEG 出力 (SEG38) と の兼用端子となります。 44 47 P65/SEG37/SCK 汎用入出力ポートです。 LIN-UART クロック入出力 (SCK) と LCDC SEG 出力 (SEG37) との兼用端子となります。 N M 45 48 P64/SEG36/EC1 46 49 P63/SEG35/TO11 47 50 P62/SEG34/TO10 48 51 RST 49 52 X0A 50 53 X1A 51 54 VSS 52 55 X1 53 56 X0 54 57 MOD 55 58 P61/SEG33/PPG11 56 59 P60/SEG32/PPG10 57 60 PE7/SEG31/INT13 58 61 PE6/SEG30/INT12 59 62 PE5/SEG29/INT11 60 63 PE4/SEG28/INT10 61 64 PE3/SEG27 62 65 PE2/SEG26 63 66 PE1/SEG25 64 67 PE0/SEG24 汎用入出力ポートです。 LIN-UART データ入力 (SIN) と LCDC SEG 出力 (SEG39) と の兼用端子となります。 汎用入出力ポートです。 8/16 ビット複合タイマ ch.1 クロック入力 (EC1) と LCDC SEG 出力 (SEG36) との兼用端子となります。 汎用入出力ポートです。 8/16 ビット複合タイマ ch.1 出力 (TO10, TO11) と LCDC SEG 出力 (SEG34, SEG35) との兼用端子となります。 B' リセット端子です。 A サブクロック用発振端子です (32 kHz) 。 ⎯ 電源 (GND) 端子です。 A メインクロック用発振端子です。 B 動作モード指定端子です。 M 汎用入出力ポートです。 8/16 ビット PPG ch.1 出力 (PPG10, PPG11) と LCDC SEG 出 力 (SEG32, SEG33) との兼用端子となります。 Q 汎用入出力ポートです。 外部割込み入力 (INT10 ∼ INT13) と LCDC SEG 出力 (SEG28 ∼ SEG31) との兼用端子となります。 M 汎用入出力ポートです。 LCDC SEG 出力との兼用端子となります。 (続く) DS07–12616–3 9 MB95120 シリーズ (続き) 端子番号 端子名 LQFP*1 QFP*2 65 68 PD7/SEG23 66 69 PD6/SEG22 67 70 PD5/SEG21 68 71 PD4/SEG20 69 72 PD3/SEG19 70 73 PD2/SEG18 71 74 PD1/SEG17 72 75 PD0/SEG16 73 76 PC7/SEG15 74 77 PC6/SEG14 75 78 PC5/SEG13 76 79 VCC 77 80 PC4/SEG12 78 81 PC3/SEG11 79 82 PC2/SEG10 80 83 PC1/SEG09 81 84 PC0/SEG08 82 85 PB7/SEG07 83 86 PB6/SEG06 84 87 PB5/SEG05 85 88 PB4/SEG04 86 89 PB3/SEG03 87 90 PB2/SEG02 88 91 PB1/SEG01 89 92 PB0/SEG00 90 93 PA3/COM3 91 94 PA2/COM2 92 95 PA1/COM1 93 96 PA0/COM0 94 97 P95 95 98 P94 96 99 P93/V0 97 100 P92/V1 98 1 P91/V2 99 2 P90/V3 100 3 VCC 入出力 回路形式 *3 機能 M 汎用入出力ポートです。 LCDC SEG 出力との兼用端子となります。 M 汎用入出力ポートです。 LCDC SEG 出力との兼用端子となります。 ⎯ 電源端子です。 M 汎用入出力ポートです。 LCDC SEG 出力との兼用端子となります。 M 汎用入出力ポートです。 LCDC SEG 出力との兼用端子となります。 M 汎用入出力ポートです。 LCDC COM 出力との兼用端子となります。 S 汎用入出力ポートです。 R 汎用入出力ポートです。 LCDC 駆動用電源端子との兼用端子となります。 ⎯ 電源端子です。 * 1:FPT-100P-M20 * 2:FPT-100P-M06 * 3:入出力回路形式については「■ 入出力回路形式」を参照してください。 10 DS07–12616–3 MB95120 シリーズ ■ 入出力回路形式 分類 回路 A X1 (X1A) N-ch X0 (X0A) スタンバイ制御 備考 ・ 発振回路 ・ 高速側 クロック入力 帰還抵抗:約 1 MΩ ・ 低速側 帰還抵抗:約 24 MΩ ( 評価用品:約 10 MΩ) ダンピング抵抗:約 144 kΩ ( 評価用品:ダンピング抵抗なし ) B モード入力 ・ 入力専用 ・ ヒステリシス入力 ヒステリシス入力 B’ リセット入力 C P-ch N-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 デジタル出力 ヒステリシス入力 スタンバイ制御 外部割込み許可 G R P-ch プルアップ制御 P-ch デジタル出力 ・ CMOS 出力 ・ CMOS 入力 ・ ヒステリシス入力 ・ プルアップ制御あり デジタル出力 N-ch CMOS 入力 ヒステリシス入力 スタンバイ制御 H R P-ch プルアップ制御 P-ch N-ch スタンバイ制御 ・ CMOS 出力 ・ ヒステリシス入力 ・ プルアップ制御あり デジタル出力 デジタル出力 ヒステリシス入力 (続く) DS07–12616–3 11 MB95120 シリーズ 分類 回路 備考 I デジタル出力 N-ch ・ N-ch オープンドレイン出力 ・ CMOS 入力 ・ ヒステリシス入力 CMOS 入力 ヒステリシス入力 スタンバイ制御 J R P-ch プルアップ制御 P-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ アナログ入力 ・ プルアップ制御あり デジタル出力 N-ch アナログ入力 A/D 制御 スタンバイ制御 ヒステリシス入力 M P-ch デジタル出力 ・ CMOS 出力 ・ LCD 出力 ・ ヒステリシス入力 デジタル出力 N-ch LCD 出力 LCD 制御 スタンバイ制御 ヒステリシス入力 N P-ch デジタル出力 デジタル出力 N-ch ・ CMOS 出力 ・ LCD 出力 ・ CMOS 入力 ・ ヒステリシス入力 LCD 出力 CMOS 入力 LCD 制御 スタンバイ制御 ヒステリシス入力 Q P-ch デジタル出力 ・ CMOS 出力 ・ LCD 出力 ・ ヒステリシス入力 デジタル出力 N-ch LCD 出力 LCD 制御 スタンバイ制御 外部割込み制御 ヒステリシス入力 (続く) 12 DS07–12616–3 MB95120 シリーズ (続き) 分類 回路 備考 R P-ch N-ch デジタル出力 ・ CMOS 出力 ・ LCD 電源 ・ ヒステリシス入力 デジタル出力 LCD 内部分割抵抗入出力 LCD 制御 スタンバイ制御 ヒステリシス入力 S P-ch N-ch スタンバイ制御 DS07–12616–3 デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 デジタル出力 ヒステリシス入力 13 MB95120 シリーズ ■ デバイス使用上の注意 ・ラッチアップの防止 使用に際して , 最大定格電圧を超えることのないようにしてください。 CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また は VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。 ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。 アナログ系の電源投入時または切断時においても , アナログ電源電圧 (AVCC, AVR) とアナログ入力電圧は , デジタル電 源電圧 (VCC) を超えないようにしてください。 ・供給電圧の安定化 供給電圧は , 安定させてください。 VCC 電源電圧の動作保証範囲内において , 電源電圧の急激な変化があると誤動作を生じることがあります。 安定化の基準として , 商用周波数 (50 / 60 Hz) での VCC リップル変動 (P-P 値 ) は , 標準 VCC 値の 10% 以下に , また電源 の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。 ・外部クロック使用時の注意 外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定 待ち時間が発生します。 ・シリアル通信について シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。 そのため , ノイズを抑えるボードの設計をしてください。 また , 万が一ノイズなどの影響により , 誤ったデータを受信した場合を考慮して最後にデータのチェックサムなどを付 加してエラーが発生した場合には再送を行うなどの処理をしてください。 14 DS07–12616–3 MB95120 シリーズ ■ 端子接続について ・未使用端子の処理 入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること があります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。 使用していない入出力端子は,出力状態に設定して開放とするか,入力状態に設定して入力端子と同じ処理をしてくだ さい。使用していない出力端子は,開放としてください。 ・A/D コンバータの電源端子処理 A/D コンバータを使用しない場合には , AVCC = VCC, AVSS = AVR = VSS となるように接続してください。 AVCC に載るノイズにより精度が悪化する恐れがありますので , 本デバイスの近くで , AVCC 端子と AVSS 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続してください。 ・電源端子 VCC 端子または VSS 端子 が複数ある場合,デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部 で同電位にすべきものどうしを接続してあります。不要輻射の低減,グランドレベルの上昇によるストローブ信号の誤動 作の防止,総出力電流規格を遵守などのために,必ずすべての VCC 端子と VSS 端子 を外部で電源とグランドに接続してく ださい。また,電流供給源と本デバイスの VCC 端子と VSS 端子は低インピーダンスで接続してください。 本デバイスの近くで,VCC 端子と VSS 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続 することをお勧めいたします。 ・モード端子 (MOD) MOD 端子を VCC 端子または VSS 端子に直接接続してください。 ノイズによってデバイスが意図せずにテストモードに入るのを防止するため, MOD 端子から VCC 端子または VSS 端子 への距離を最小にし,低インピーダンスで接続するようにプリント基板を配置してください。 ・アナログ電源 AVCC 端子は常に VCC 端子と同電位で使用してください。VCC > AVCC の場合には , AN00 ∼ AN11 を通して電流が流れる 場合があります。 DS07–12616–3 15 MB95120 シリーズ ■ パラレルライタによるフラッシュメモリマイコンの書込みについて ・対応パラレルライタとアダプタ 下表に , 対応しているパラレルライタとアダプタを示します。 パッケージ 適合アダプタ型格 パラレルライタ FPT-100P-M20 TEF110-95F128HSPFV FPT-100P-M06 TEF110-95F128HSPF AF9708 (Ver 02.35G 以上 ) AF9709/B (Ver 02.35G 以上 ) AF9723+AF9834 (Ver 02.08E 以上 ) (注意事項)適合アダプタ型格とパラレルライタのお問合せ先は下記のとおりです。 フラッシュサポートグループ株式会社 TEL : 053-428-8380 ・セクタ構成 CPU によるアクセス時とパラレルライタ使用時の各セクタに対応するアドレスを下記に示します。 ・MB95F128D (60 K バイト ) フラッシュメモリ CPU アドレス ライタアドレス * 1000H 71000H 1FFFH 2000H 71FFFH 72000H 2FFFH 3000H 72FFFH 73000H 3FFFH 4000H 73FFFH 74000H 7FFFH 8000H 77FFFH 78000H BFFFH C000H 7BFFFH 7C000H CFFFH D000H 7CFFFH 7D000H DFFFH E000H 7DFFFH 7E000H EFFFH F000H 7EFFFH 7F000H FFFFH 7FFFFH SA2 (4K バイト ) 下位バンク SA1 (4K バイト ) SA3 (4K バイト ) SA4 (16K バイト ) SA6 (4K バイト ) SA7 (4K バイト ) 上位バンク SA5 (16K バイト ) SA8 (4K バイト ) SA9 (4K バイト ) * : ライタアドレスとは , フラッシュメモリにパラレルライタでデータを書き込む場合 , CPU アドレスに 対応するアドレスです。 パラレルライタを使用し書込み / 消去を行う場合 , このライタアドレスで書込み / 消去を行います。 ・書込み方法 1) パラレルライタのタイプコードを “17222” に設定してください。 2) プログラムデータをパラレルライタの 71000H ∼ 7FFFFH にロードしてください。 3) パラレルライタで書き込んでください。 16 DS07–12616–3 MB95120 シリーズ ■ ブロックダイヤグラム 2 F MC-8FX CPU RST X0/X1 X0A/X1A リセット制御 ROM RAM クロック制御 割込み制御 時計プリスケーラ ワイルドレジスタ PG0 時計カウンタ P00/INT00 ~ P07/INT07 外部割込み ch.0 ∼ ch.7 8/16 ビット PPG ch.1 P60/SEG32/PPG10 P61/SEG33/PPG11 P10/UI0 P11/UO0 UART/SIO 8/16 ビット 複合タイマ ch.1 P12/UCK0 P14/PPG0 P20/PPG00 P21/PPG01 P22/TO00 P23/TO01 P24/EC0 16 ビット PPG ch.0 LIN-UART 8/16 ビット PPG ch.0 8/16 ビット 複合タイマ ch.0 16 ビット リロードタイマ P30/AN00 ~ P37/AN07 P40/AN08 ~ P43/AN11 AVCC 8/10 ビット A/D コンバータ LCDC AVSS AVR P50/SCL0 P51/SDA0 P52/PPG1 P53/TRG1 I 2C 16 ビット PPG ch.1 ポート P63/SEG35/TO11 P64/SEG36/EC1 P65/SEG37/SCK 内部バス P13/TRG0/ADTG P62/SEG34/TO10 外部割込み ch.8 ∼ ch.11 P66/SEG38/SOT P67/SEG39/SIN P70/TO0 P71/TI0 P90/V3~P93/V0 P94, P95 PA0/COM0~PA3/COM3 PB0/SEG00~PB7/SEG07 PC0/SEG08~PC7/SEG15 PD0/SEG16~PD7/SEG23 PE0/SEG24~PE3/SEG27 PE4/SEG28/INT10 PE5/SEG29/INT11 PE6/SEG30/INT12 PE7/SEG31/INT13 ポート その他の端子 MOD, VCC, VSS DS07–12616–3 17 MB95120 シリーズ ■ CPU コア 1. メモリ空間 MB95120 シリーズのメモリ空間は 64 K バイトで , I/O 領域 , データ領域とプログラム領域によって構成されます。メモ リ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。MB95120 シリーズのメモリ マップを以下に示します。 ・メモリマップ MB95F128D 0000H I/O 0080H 0100H RAM 2 K バイト レジスタ 0200H 0880H 0F80H MB95FV100D-101 0000H I/O 0080H 0100H アクセス禁止 拡張 I/O 0F80H 拡張 I/O 1000H フラッシュ メモリ 60 K バイト 18 レジスタ 0200H 1000H FFFFH RAM 3.75 K バイト フラッシュ メモリ 60 K バイト FFFFH DS07–12616–3 MB95120 シリーズ 2. レジスタ MB95120 シリーズには , CPU 内にある専用レジスタとメモリ上にある汎用レジスタの 2 種類のレジスタがあります。専 用レジスタは以下のものが該当します。 プログラムカウンタ (PC) アキュムレータ (A) :16 ビット長 , 命令格納位置を示します。 :16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側 の 1 バイトを使用します。 テンポラリアキュムレータ (T) :16 ビット長 , アキュムレータとの間で演算を行います。 8 ビットデータ処理命令では下位側の 1 バイトを使用します。 インデックスレジスタ (IX) :16 ビット長 , インデックス修正を行うレジスタです。 エクストラポインタ (EP) :16 ビット長 , メモリアドレスを示すポインタです。 スタックポインタ (SP) :16 ビット長 , スタック領域を示します。 プログラムステータス (PS) :16 ビット長 , レジスタバンクポインタ , ダイレクトバンクポインタおよびコンディ ションコードレジスタを格納するレジスタです。 初期値 16 ビット :プログラムカウンタ FFFDH A :アキュムレータ 0000H T :テンポラリアキュムレータ 0000H IX :インデックスレジスタ 0000H EP :エクストラポインタ 0000H SP :スタックポインタ 0000H PS :プログラムステータス 0030H PC さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) から構成され , 下位 8 ビッ トがコンディションコードレジスタ (CCR) となります ( 下図を参照してください ) 。 ・プログラムステータスの構造 bit15 bit14 bit13 bit12 bit11 bit10 PS R4 R3 R2 RP DS07–12616–3 R1 R0 DP2 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 DP1 DP0 H I IL1 IL0 N Z V C DP CCR 19 MB95120 シリーズ RP は現在使用しているレジスタバンクのアドレスを示します。RP の内容と実アドレスの関係は下図に示す変換規則に なっています。 ・汎用レジスタ領域の実アドレス変換規則 オペコード下位 RP 上位 "0" 発生アドレス "0" "0" "0" "0" "0" "0" "1" R4 R3 R2 R1 R0 b2 b1 b0 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DP は 0080H ∼ 00FFH へのダイレクトアドレスを用いた命令 (MOV A, dir など 16 種類 ) をマッピングする領域を指定し ます。 ダイレクトバンクポインタ (DP2 ∼ DP0) 指定アドレス領域 マッピング領域 XXXB ( マッピングに影響しません ) 0000H ∼ 007FH 0000H ∼ 007FH ( マッピングなし ) 000B ( 初期値 ) 0080H ∼ 00FFH ( マッピングなし ) 001B 0100H ∼ 017FH 010B 0180H ∼ 01FFH 011B 0080H ∼ 00FFH 100B 0200H ∼ 027FH 0280H ∼ 02FFH 101B 0300H ∼ 037FH 110B 0380H ∼ 03FFH 111B 0400H ∼ 047FH CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。 H フラグ :演算の結果 , bit 3 から bit 4 への繰上げや借越しが発生した場合 , “1” にセットされ , それ以外の場合は “0” に クリアされます。このフラグは 10 進補正命令用です。 I フラグ :このフラグが “1” の場合,割込みを許可し , “0” の場合,割込みを禁止します。リセット時に “0” にクリアさ れます。 IL1, IL0 :現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の み , 割込み処理を行います。 IL1 IL0 割込みレベル 優先順位 0 0 0 高い 0 1 1 1 0 2 1 1 3 低い=割込みなし N フラグ :演算の結果 , 最上位ビットが “1” の場合,“1” にセットされ , “0” の場合は “0” にクリアされます。 Z フラグ :演算の結果 , “0” であれば “1” にセットされ , それ以外の場合は “0” にクリアされます。 V フラグ :演算の結果 , 2 の補数のオーバフローが発生した場合,“1” にセットされ , それ以外の場合は “0” にクリアさ れます。 C フラグ :演算の結果 , bit 7 から繰上げや借越しが発生した場合 , “1” にセットされ , それ以外の場合は “0” にクリアさ れます。また , シフト命令ではシフトアウトした値になります。 20 DS07–12616–3 MB95120 シリーズ また , 汎用レジスタとして , 以下のものがあります。 汎用レジスタ:8 ビット長 , データを格納するレジスタ 汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ り , MB95120 シリーズでは全部で 32 バンクまで使用することができます。現在使用しているバンクは , レジスタバンクポ インタ (RP) で指定され , オペコードの下位 3 ビットが汎用レジスタ 0 (R0) ∼汎用レジスタ (R7) を示します。 ・レジスタバンク構成 8 ビット 1F8H ここのアドレス = 0100H + 8 × (RP) R0 アドレス 100H R0 R0 R1 R2 R3 R4 R5 107H R6 R1 R2 R3 R4 R5 R6 R1 R2 R3 R4 R5 R6 1FFH R7 R7 R7 バンク 0 バンク 31 32 バンク 使用できる RAM 容量に よって , バンク数は制限 されます。 メモリ領域 DS07–12616–3 21 MB95120 シリーズ ■ I/O マップ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0000H PDR0 ポート 0 データレジスタ R/W 00000000B 0001H DDR0 ポート 0 方向レジスタ R/W 00000000B 0002H PDR1 ポート 1 データレジスタ R/W 00000000B 0003H DDR1 ポート 1 方向レジスタ R/W 00000000B 0004H ⎯ ( 使用禁止 ) ⎯ ⎯ 0005H WATR 発振安定待ち時間設定レジスタ R/W 11111111B 0006H PLLC PLL 制御レジスタ R/W 00000000B 0007H SYCC システムクロック制御レジスタ R/W 1010X011B 0008H STBC スタンバイ制御レジスタ R/W 00000000B 0009H RSRR リセット要因レジスタ R/W XXXXXXXXB 000AH TBTC タイムベースタイマ制御レジスタ R/W 00000000B 000BH WPCR 時計プリスケーラ制御レジスタ R/W 00000000B 000CH WDTC ウォッチドッグタイマ制御レジスタ R/W 00000000B 000DH ⎯ ( 使用禁止 ) ⎯ ⎯ 000EH PDR2 ポート 2 データレジスタ R/W 00000000B 000FH DDR2 ポート 2 方向レジスタ R/W 00000000B 0010H PDR3 ポート 3 データレジスタ R/W 00000000B 0011H DDR3 ポート 3 方向レジスタ R/W 00000000B 0012H PDR4 ポート 4 データレジスタ R/W 00000000B 0013H DDR4 ポート 4 方向レジスタ R/W 00000000B 0014H PDR5 ポート 5 データレジスタ R/W 00000000B 0015H DDR5 ポート 5 方向レジスタ R/W 00000000B 0016H PDR6 ポート 6 データレジスタ R/W 00000000B 0017H DDR6 ポート 6 方向レジスタ R/W 00000000B 0018H PDR7 ポート 7 データレジスタ R/W 00000000B 0019H DDR7 ポート 7 方向レジスタ R/W 00000000B 001AH, 001BH ⎯ ( 使用禁止 ) ⎯ ⎯ 001CH PDR9 ポート 9 データレジスタ R/W 00000000B 001DH DDR9 ポート 9 方向レジスタ R/W 00000000B 001EH PDRA ポート A データレジスタ R/W 00000000B 001FH DDRA ポート A 方向レジスタ R/W 00000000B 0020H PDRB ポート B データレジスタ R/W 00000000B 0021H DDRB ポート B 方向レジスタ R/W 00000000B 0022H PDRC ポート C データレジスタ R/W 00000000B 0023H DDRC ポート C 方向レジスタ R/W 00000000B 0024H PDRD ポート D データレジスタ R/W 00000000B 0025H DDRD ポート D 方向レジスタ R/W 00000000B 0026H PDRE ポート E データレジスタ R/W 00000000B 0027H DDRE ポート E 方向レジスタ R/W 00000000B (続く) 22 DS07–12616–3 MB95120 シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0028H, 0029H ⎯ ( 使用禁止 ) ⎯ ⎯ 002AH PDRG ポート G データレジスタ R/W 00000000B 002BH DDPG ポート G 方向レジスタ R/W 00000000B 002CH ⎯ ( 使用禁止 ) ⎯ ⎯ 002DH PUL1 ポート 1 プルアップレジスタ R/W 00000000B 002EH PUL2 ポート 2 プルアップレジスタ R/W 00000000B 002FH PUL3 ポート 3 プルアップレジスタ R/W 00000000B 0030H PUL4 ポート 4 プルアップレジスタ R/W 00000000B 0031H PUL5 ポート 5 プルアップレジスタ R/W 00000000B 0032H PUL7 ポート 7 プルアップレジスタ R/W 00000000B 0033H, 0034H ⎯ ( 使用禁止 ) ⎯ ⎯ 0035H PULG ポート G プルアップレジスタ R/W 00000000B 0036H T01CR1 8/16 ビット複合タイマ 01 制御ステータスレジスタ 1 ch.0 R/W 00000000B 0037H T00CR1 8/16 ビット複合タイマ 00 制御ステータスレジスタ 1 ch.0 R/W 00000000B 0038H T11CR1 8/16 ビット複合タイマ 11 制御ステータスレジスタ 1 ch.1 R/W 00000000B 0039H T10CR1 8/16 ビット複合タイマ 10 制御ステータスレジスタ 1 ch.1 R/W 00000000B 003AH PC01 8/16 ビット PPG1 制御レジスタ ch.0 R/W 00000000B 003BH PC00 8/16 ビット PPG0 制御レジスタ ch.0 R/W 00000000B 003CH PC11 8/16 ビット PPG1 制御レジスタ ch.1 R/W 00000000B 003DH PC10 8/16 ビット PPG0 制御レジスタ ch.1 R/W 00000000B 003EH TMCSRH0 16 ビットリロードタイマ制御状態レジスタ上位 ch.0 R/W 00000000B 003FH TMCSRL0 16 ビットリロードタイマ制御状態レジスタ下位 ch.0 R/W 00000000B 0040H, 0041H ⎯ ( 使用禁止 ) ⎯ ⎯ 0042H PCNTH0 16 ビット PPG 状態制御レジスタ上位 ch.0 R/W 00000000B 0043H PCNTL0 16 ビット PPG 状態制御レジスタ下位 ch.0 R/W 00000000B 0044H PCNTH1 16 ビット PPG 状態制御レジスタ上位 ch.1 R/W 00000000B 0045H PCNTL1 16 ビット PPG 状態制御レジスタ下位 ch.1 R/W 00000000B 0046H, 0047H ⎯ ( 使用禁止 ) ⎯ ⎯ 0048H EIC00 外部割込み回路制御レジスタ ch.0/ch.1 R/W 00000000B 0049H EIC10 外部割込み回路制御レジスタ ch.2/ch.3 R/W 00000000B 004AH EIC20 外部割込み回路制御レジスタ ch.4/ch.5 R/W 00000000B 004BH EIC30 外部割込み回路制御レジスタ ch.6/ch.7 R/W 00000000B 004CH EIC01 外部割込み回路制御レジスタ ch.8/ch.9 R/W 00000000B 004DH EIC11 外部割込み回路制御レジスタ ch.10/ch.11 R/W 00000000B 004EH, 004FH ⎯ ( 使用禁止 ) ⎯ ⎯ 0050H SCR LIN-UART シリアル制御レジスタ R/W 00000000B 0051H SMR LIN-UART シリアルモードレジスタ R/W 00000000B 0052H SSR LIN-UART シリアルステータスレジスタ R/W 00001000B 0053H RDR/TDR LIN-UART 受 / 送信データレジスタ R/W 00000000B (続く) DS07–12616–3 23 MB95120 シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0054H ESCR LIN-UART 拡張ステータス制御レジスタ R/W 00000100B 0055H ECCR LIN-UART 拡張通信制御レジスタ R/W 000000XXB 0056H SMC10 UART/SIO シリアルモード制御レジスタ 1 ch.0 R/W 00000000B 0057H SMC20 UART/SIO シリアルモード制御レジスタ 2 ch.0 R/W 00100000B 0058H SSR0 UART/SIO シリアルステータスレジスタ ch.0 R/W 00000001B 0059H TDR0 UART/SIO シリアル出力データレジスタ ch.0 R/W 00000000B 005AH RDR0 UART/SIO シリアル入力データレジスタ ch.0 R 00000000B ∼ 005FH ⎯ ( 使用禁止 ) ⎯ ⎯ 0060H IBCR00 I2C バス制御レジスタ 0 ch.0 R/W 00000000B 0061H IBCR10 I2C バス制御レジスタ 1 ch.0 R/W 00000000B 0062H IBSR0 I2C バスステータスレジスタ ch.0 R 00000000B 0063H IDDR0 I2C データレジスタ ch.0 R/W 00000000B 0064H IAAR0 I2C アドレスレジスタ ch.0 R/W 00000000B 0065H ICCR0 I2C クロック制御レジスタ ch.0 R/W 00000000B ∼ 006BH ⎯ ( 使用禁止 ) ⎯ ⎯ 006CH ADC1 8/10 ビット A/D コンバータ制御レジスタ 1 R/W 00000000B 006DH ADC2 8/10 ビット A/D コンバータ制御レジスタ 2 R/W 00000000B 006EH ADDH 8/10 ビット A/D コンバータデータレジスタ上位 R/W 00000000B 006FH ADDL 8/10 ビット A/D コンバータデータレジスタ下位 R/W 00000000B 0070H WCSR 時計カウンタステータスレジスタ R/W 00000000B 0071H ⎯ ( 使用禁止 ) ⎯ ⎯ 0072H FSR フラッシュメモリステータスレジスタ R/W 000X0000B 0073H SWRE0 フラッシュメモリセクタ書込み制御レジスタ 0 R/W 00000000B 0074H SWRE1 フラッシュメモリセクタ書込み制御レジスタ 1 R/W 00000000B 0075H ⎯ ( 使用禁止 ) ⎯ ⎯ 0076H WREN ワイルドレジスタアドレス比較許可レジスタ R/W 00000000B 0077H WROR ワイルドレジスタデータテスト設定レジスタ R/W 00000000B 0078H ⎯ レジスタバンクポインタ (RP) , ダイレクトバンクポインタ (DP) のミラー ⎯ ⎯ 0079H ILR0 割込みレベル設定レジスタ 0 R/W 11111111B 007AH ILR1 割込みレベル設定レジスタ 1 R/W 11111111B 007BH ILR2 割込みレベル設定レジスタ 2 R/W 11111111B 007CH ILR3 割込みレベル設定レジスタ 3 R/W 11111111B 007DH ILR4 割込みレベル設定レジスタ 4 R/W 11111111B 007EH ILR5 割込みレベル設定レジスタ 5 R/W 11111111B 007FH ⎯ ( 使用禁止 ) ⎯ ⎯ 0F80H WRARH0 ワイルドレジスタアドレス設定レジスタ上位 ch.0 R/W 00000000B 0F81H WRARL0 ワイルドレジスタアドレス設定レジスタ下位 ch.0 R/W 00000000B 005BH 0066H (続く) 24 DS07–12616–3 MB95120 シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0F82H WRDR0 ワイルドレジスタデータ設定レジスタ ch.0 R/W 00000000B 0F83H WRARH1 ワイルドレジスタアドレス設定レジスタ上位 ch.1 R/W 00000000B 0F84H WRARL1 ワイルドレジスタアドレス設定レジスタ下位 ch.1 R/W 00000000B 0F85H WRDR1 ワイルドレジスタデータ設定レジスタ ch.1 R/W 00000000B 0F86H WRARH2 ワイルドレジスタアドレス設定レジスタ上位 ch.2 R/W 00000000B 0F87H WRARL2 ワイルドレジスタアドレス設定レジスタ下位 ch.2 R/W 00000000B 0F88H WRDR2 ワイルドレジスタデータ設定レジスタ ch.2 R/W 00000000B ∼ 0F91H ⎯ ( 使用禁止 ) ⎯ ⎯ 0F92H T01CR0 8/16 ビット複合タイマ 01 制御ステータスレジスタ 0 ch.0 R/W 00000000B 0F93H T00CR0 8/16 ビット複合タイマ 00 制御ステータスレジスタ 0 ch.0 R/W 00000000B 0F94H T01DR 8/16 ビット複合タイマ 01 データレジスタ ch.0 R/W 00000000B 0F95H T00DR 8/16 ビット複合タイマ 00 データレジスタ ch.0 R/W 00000000B 0F96H TMCR0 8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0 R/W 00000000B 0F97H T11CR0 8/16 ビット複合タイマ 11 制御ステータスレジスタ 0 ch.1 R/W 00000000B 0F98H T10CR0 8/16 ビット複合タイマ 10 制御ステータスレジスタ 0 ch.1 R/W 00000000B 0F99H T11DR 8/16 ビット複合タイマ 11 データレジスタ ch.1 R/W 00000000B 0F9AH T10DR 8/16 ビット複合タイマ 10 データレジスタ ch.1 R/W 00000000B 0F9BH TMCR1 8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ ch.1 R/W 00000000B 0F9CH PPS01 8/16 ビット PPG1 周期設定バッファレジスタ ch.0 R/W 11111111B 0F9DH PPS00 8/16 ビット PPG0 周期設定バッファレジスタ ch.0 R/W 11111111B 0F9EH PDS01 8/16 ビット PPG1 デューティ設定バッファレジスタ ch.0 R/W 11111111B 0F9FH PDS00 8/16 ビット PPG0 デューティ設定バッファレジスタ ch.0 R/W 11111111B 0FA0H PPS11 8/16 ビット PPG1 周期設定バッファレジスタ ch.1 R/W 11111111B 0FA1H PPS10 8/16 ビット PPG0 周期設定バッファレジスタ ch.1 R/W 11111111B 0FA2H PDS11 8/16 ビット PPG1 デューティ設定バッファレジスタ ch.1 R/W 11111111B 0FA3H PDS10 8/16 ビット PPG0 デューティ設定バッファレジスタ ch.1 R/W 11111111B 0FA4H PPGS 8/16 ビット PPG 起動レジスタ R/W 00000000B 0FA5H REVC 8/16 ビット PPG 出力反転レジスタ R/W 00000000B 0FA6H TMRH0/ TMRLRH0 16 ビットリロードタイマ / リロードレジスタ上位 ch.0 R/W 00000000B 0FA7H TMRL0/ TMRLRL0 16 ビットリロードタイマ / リロードレジスタ下位 ch.0 R/W 00000000B 0FA8H, 0FA9H ⎯ ( 使用禁止 ) ⎯ ⎯ 0FAAH PDCRH0 16 ビット PPG ダウンカウンタレジスタ上位 ch.0 R 00000000B 0FABH PDCRL0 16 ビット PPG ダウンカウンタレジスタ下位 ch.0 R 00000000B 0FACH PCSRH0 16 ビット PPG 周期設定バッファレジスタ上位 ch.0 R/W 11111111B 0FADH PCSRL0 16 ビット PPG 周期設定バッファレジスタ下位 ch.0 R/W 11111111B 0FAEH PDUTH0 16 ビット PPG デューティ設定バッファレジスタ上位 ch.0 R/W 11111111B 0FAFH PDUTL0 16 ビット PPG デューティ設定バッファレジスタ下位 ch.0 R/W 11111111B 0F89H (続く) DS07–12616–3 25 MB95120 シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0FB0H PDCRH1 16 ビット PPG ダウンカウンタレジスタ上位 ch.1 R 00000000B 0FB1H PDCRL1 16 ビット PPG ダウンカウンタレジスタ下位 ch.1 R 00000000B 0FB2H PCSRH1 16 ビット PPG 周期設定バッファレジスタ上位 ch.1 R/W 11111111B 0FB3H PCSRL1 16 ビット PPG 周期設定バッファレジスタ下位 ch.1 R/W 11111111B 0FB4H PDUTH1 16 ビット PPG デューティ設定バッファレジスタ上位 ch.1 R/W 11111111B 0FB5H PDUTL1 16 ビット PPG デューティ設定バッファレジスタ下位 ch.1 R/W 11111111B ∼ 0FBBH ⎯ ( 使用禁止 ) ⎯ ⎯ 0FBCH BGR1 LIN-UART ボーレートジェネレータレジスタ 1 R/W 00000000B 0FBDH BGR0 LIN-UART ボーレートジェネレータレジスタ 0 R/W 00000000B 0FBEH PSSR0 UART/SIO 専用ボーレートジェネレータ プリスケーラ選択レジスタ ch.0 R/W 00000000B 0FBFH BRSR0 UART/SIO 専用ボーレートジェネレータ ボーレート設定レジスタ ch.0 R/W 00000000B 0FC0H, 0FC1H ⎯ ( 使用禁止 ) ⎯ ⎯ 0FC2H AIDRH A/D 入力禁止レジスタ上位 R/W 00000000B 0FC3H AIDRL A/D 入力禁止レジスタ下位 R/W 00000000B 0FC4H LCDCC LCDC 制御レジスタ R/W 00010000B 0FC5H LCDCE1 LCDC 許可レジスタ 1 R/W 00110000B 0FC6H LCDCE2 LCDC 許可レジスタ 2 R/W 00000000B 0FC7H LCDCE3 LCDC 許可レジスタ 3 R/W 00000000B 0FC8H LCDCE4 LCDC 許可レジスタ 4 R/W 00000000B 0FC9H LCDCE5 LCDC 許可レジスタ 5 R/W 00000000B 0FCAH LCDCE6 LCDC 許可レジスタ 6 R/W 00000000B 0FCBH LCDCB1 LCDC ブリンキング設定レジスタ 1 R/W 00000000B 0FCCH LCDCB2 LCDC ブリンキング設定レジスタ 2 R/W 00000000B ∼ 0FE0H LCDRAM LCDC 表示 RAM R/W 00000000B 0FE1H, 0FE2H ⎯ ( 使用禁止 ) ⎯ ⎯ 0FE3H WCDR 時計カウンタデータレジスタ R/W 00111111B 0FB6H 0FCDH (続く) 26 DS07–12616–3 MB95120 シリーズ (続き) レジスタ略称 レジスタ名称 R/W 初期値 ∼ 0FEDH ⎯ ( 使用禁止 ) ⎯ ⎯ 0FEEH ILSR 入力レベル選択レジスタ R/W 00000000B 0FEFH WICR 割込み端子選択回路制御レジスタ R/W 01000000B ⎯ ( 使用禁止 ) ⎯ ⎯ アドレス 0FE4H 0FF0H ∼ 0FFFH ・R/W についての説明 R/W :リード / ライト可能 R :リードオンリ W :ライトオンリ ・初期値についての説明 0 :このビットの初期値は “0” です。 1 :このビットの初期値は “1” です。 X :このビットの初期値は不定です。 (注意事項)“ ( 使用禁止 ) ” のアドレスへの書込みは行わないでください。“ ( 使用禁止 ) ” のアドレスを読み出した場合 , 不定が読み出されます。 DS07–12616–3 27 MB95120 シリーズ ■ 割込み要因のテーブル 割込み要因 割込み 要求番号 ベクタテーブルの アドレス 上位 下位 割込みレベル 設定レジスタ のビット名 リセットベクタ ⎯ FFFEH FFFFH ⎯ モードデータ ⎯ FFFCH FFFDH ⎯ IRQ0 FFFAH FFFBH L00 [1:0] IRQ1 FFF8H FFF9H L01 [1:0] IRQ2 FFF6H FFF7H L02 [1:0] IRQ3 FFF4H FFF5H L03 [1:0] UART/SIO ch.0 IRQ4 FFF2H FFF3H L04 [1:0] 8/16 ビット複合タイマ ch.0 ( 下位 ) IRQ5 FFF0H FFF1H L05 [1:0] 8/16 ビット複合タイマ ch.0 ( 上位 ) IRQ6 FFEEH FFEFH L06 [1:0] LIN-UART ( 受信 ) IRQ7 FFECH FFEDH L07 [1:0] LIN-UART ( 送信 ) IRQ8 FFEAH FFEBH L08 [1:0] 8/16 ビット PPG ch.1 ( 下位 ) IRQ9 FFE8H FFE9H L09 [1:0] 8/16 ビット PPG ch.1 ( 上位 ) IRQ10 FFE6H FFE7H L10 [1:0] 16 ビットリロードタイマ ch.0 IRQ11 FFE4H FFE5H L11 [1:0] 8/16 ビット PPG ch.0 ( 上位 ) IRQ12 FFE2H FFE3H L12 [1:0] 8/16 ビット PPG ch.0 ( 下位 ) IRQ13 FFE0H FFE1H L13 [1:0] 8/16 ビット複合タイマ ch.1 ( 上位 ) IRQ14 FFDEH FFDFH L14 [1:0] 16 ビット PPG ch.0 IRQ15 FFDCH FFDDH L15 [1:0] I C ch.0 IRQ16 FFDAH FFDBH L16 [1:0] 16 ビット PPG ch.1 IRQ17 FFD8H FFD9H L17 [1:0] 8/10 ビット A/D コンバータ IRQ18 FFD6H FFD7H L18 [1:0] タイムベースタイマ IRQ19 FFD4H FFD5H L19 [1:0] 時計プリスケーラ / 時計カウンタ IRQ20 FFD2H FFD3H L20 [1:0] IRQ21 FFD0H FFD1H L21 [1:0] 8/16 ビット複合タイマ ch.1 ( 下位 ) IRQ22 FFCEH FFCFH L22 [1:0] フラッシュメモリ IRQ23 FFCCH FFCDH L23 [1:0] 外部割込み ch.0 外部割込み ch.4 外部割込み ch.1 外部割込み ch.5 外部割込み ch.2 外部割込み ch.6 外部割込み ch.3 外部割込み ch.7 2 同一レベル 優先順位 ( 同時発生時 ) 高い 外部割込み ch.8 外部割込み ch.9 外部割込み ch.10 外部割込み ch.11 28 低い DS07–12616–3 MB95120 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 電源電圧 * 1 LCD 用電源電圧 入力電圧 *1 出力電圧 *1 最大クランプ電流 最大総クランプ電流 記号 単位 最大 Vcc AVcc Vss − 0.3 Vss + 4.0 AVR Vss − 0.3 Vss + 4.0 V0 ∼ V3 Vss − 0.3 Vss + 4.0 VI1 Vss − 0.3 Vss + 4.0 VI2 Vss − 0.3 Vss + 6.0 VO Vss − 0.3 Vss + 4.0 V ICLAMP − 2.0 + 2.0 mA 該当端子 *5 Σ|ICLAMP| ⎯ 20 mA 該当端子 *5 IOL2 ⎯ IOLAV1 15 15 V V V mA mA ΣIOL ⎯ 100 mA “L” レベル平均総出力電流 ΣIOLAV ⎯ 50 mA IOH2 ⎯ IOHAV1 − 15 IOHAV2 P50, P51 *4 P00 ∼ P07 以外 P00 ∼ P07 以外 平均出力電流=動作電流×動作率 ( 端子 1 本 ) mA 平均総出力電流=動作電流×動作率 ( 端子の総和 ) P00 ∼ P07 以外 − 15 P00 ∼ P07 −4 P00 ∼ P07 以外 平均出力電流=動作電流×動作率 ( 端子 1 本 ) ⎯ “H” レベル平均電流 P50, P51 以外 *4 P00 ∼ P07 平均出力電流=動作電流×動作率 ( 端子 1 本 ) “L” レベル最大総出力電流 IOH1 LCD 内部分割抵抗品 *3 P00 ∼ P07 12 IOLAV2 *2 *2 4 ⎯ “L” レベル平均電流 “H” レベル最大出力電流 備考 最小 IOL1 “L” レベル最大出力電流 定格値 mA P00 ∼ P07 平均出力電流=動作電流×動作率 ( 端子 1 本 ) −8 “H” レベル最大総出力電流 ΣIOH ⎯ − 100 mA “H” レベル平均総出力電流 ΣIOHAV ⎯ − 50 mA 消費電力 Pd ⎯ 320 mW 動作温度 TA − 40 + 85 °C 保存温度 Tstg − 55 + 150 °C 平均総出力電流=動作電流×動作率 ( 端子の総和 ) * 1: AVSS = VSS = 0.0 V を基準にしています。 * 2: AVcc と Vcc は同電位で使用してください。AVR は AVcc + 0.3 V を超えないようにしてください。 * 3: V0 ∼ V3 は VCC + 0.3 V を超えてはいけません。 (続く) DS07–12616–3 29 MB95120 シリーズ (続き) * 4: VI1, Vo は VCC + 0.3 V を超えてはいけません。VI1 は定格電圧を超えてはいけません。ただし , 外部の部品を使用し て入力への電流または入力からの電流の最大値を制限する場合は , VI 1 定格に代わって ICLAMP 定格が適用されます。 * 5: 該当端子:P00 ∼ P07, P10 ∼ P14, P20 ∼ P24, P30 ∼ P37, P40 ∼ P43, P52, P53 ・ 推奨動作条件内で使用してください。 ・ 直流電圧 ( 電流 ) で使用してください。 ・ + B 信号は,VCC 電圧を超える入力信号です。+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続 し+ B 信号を印加してください。 ・ + B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限 抵抗の値を設定してください。 ・ 低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , + B 入力電位が保護ダイオー ドを通して Vcc 端子の電位を上昇させ , 他の機器へ影響を及ぼします。 ・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は , 端子から電源が供 給されているため , 不完全な動作を行う可能性があります。 ・ 電源投入時に+B入力がある場合は, 端子から電源が供給されているため, パワーオンリセットが動作しない電源 電圧になる可能性があります。 ・ + B 入力端子は , 開放状態にならないようにしてください。 ・ A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子など ) は , + B 入力ができません。 ・ 推奨回路例 ・入出力等価回路 保護ダイオード Vcc 制限 抵抗 P-ch + B 入力 (0 V ∼ 16 V) N-ch R <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようにしてください。 30 DS07–12616–3 MB95120 シリーズ 2. 推奨動作条件 (AVSS = VSS = 0.0 V) 項目 電源電圧 記号 VCC, AVCC 条件 ⎯ 規格値 単位 最大 1.8* 3.3 通常動作の場合 , フラッシュメモリ品 , TA =− 10 °C ∼+ 85 °C 2.0* 3.3 通常動作の場合 , フラッシュメモリ品 , TA =− 40 °C ∼+ 85 °C 2.6 3.6 評価用品 TA =+ 5 °C ∼+ 35 °C 1.5 3.3 ストップモードでの状態保持 , フラッシュメモリ品 V LCD 用電源電圧 V0 ∼ V3 ⎯ VSS VCC V A/D コンバータ 基準入力電圧 AVR ⎯ 1.8 AVCC V TA ⎯ − 40 + 85 °C 動作温度 備考 最小 液晶電源範囲:昇圧なしの場 合 ( 最適値は , 使用する液晶表 示素子によって決まります。) *:動作周波数 , マシンクロック , アナログ保証範囲により異なります。 <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07–12616–3 31 MB95120 シリーズ 3. 直流規格 (VCC = AVCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 “H” レベル 入力電圧 記号 条件 規格値 最小 標準 最大 単位 備考 VIH1 P10 (UI0 時選択可能 ) , P67 (SIN 時選択可能 ) ⎯ 0.7 VCC ⎯ VCC + 0.3 V VIH2 P50, P51 (I2C 時選択可能 ) ⎯ 0.7 VCC ⎯ VSS + 5.5 V VIHS1 P00 ∼ P07, P10 ∼ P14, P20 ∼ P24, P30 ∼ P37, P40 ∼ P43, P50 ∼ P53, P60 ∼ P67, P70, P71, P90 ∼ P95, PA0 ∼ PA3, PB0 ∼ PB7, PC0 ∼ PC7, PD0 ∼ PD7, PE0 ∼ PE7 ⎯ 0.8 VCC ⎯ VCC + 0.3 V VIHS2 P50, P51 ⎯ 0.8 VCC ⎯ VSS + 5.5 V VIHM RST, MOD ⎯ 0.7 VCC ⎯ VCC + 0.3 V ヒステリシス入力 CMOS 入力レベル 選択の場合 ( ヒステリシス 入力 ) ヒステリシス入力 VIL P10 (UI0 時選択可能 ) , P50, P51 (I2C 時選択可能 ) , P67 (SIN 時選択可能 ) ⎯ VSS − 0.3 ⎯ 0.3 VCC V CMOS 入力レベル 選択の場合 ( ヒステリシス 入力 ) VILS P00 ∼ P07, P10 ∼ P14, P20 ∼ P24, P30 ∼ P37, P40 ∼ P43, P50 ∼ P53, P60 ∼ P67, P70, P71, P90 ∼ P95, PA0 ∼ PA3, PB0 ∼ PB7, PC0 ∼ PC7, PD0 ∼ PD7, PE0 ∼ PE7 ⎯ VSS − 0.3 ⎯ 0.2 VCC V ヒステリシス入力 VILM RST, MOD ⎯ VSS − 0.3 ⎯ 0.3 VCC V ヒステリシス入力 P50, P51 ⎯ VSS − 0.3 ⎯ VSS + 5.5 V “L” レベル 入力電圧 オープンドレイン 出力印加電圧 端子名 VD (続く) 32 DS07–12616–3 MB95120 シリーズ (VCC = AVCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 “H” レベル 出力電圧 VOH1 P00 ∼ P07 以外 の出力端子 VOH2 “L” レベル 出力電圧 入力リーク電流 (Hi-Z 出力 リーク電流 ) オープン ドレイン出力 リーク電流 プルアップ抵抗 入力容量 端子名 条件 規格値 単位 備考 最小 標準 最大 IOH =− 4.0 mA 2.4 ⎯ ― V P00 ∼ P07 IOH =− 8.0 mA 2.4 ⎯ ― V VOL1 RST, P00 ∼ P07 以外の出力端子 IOL = 4.0 mA ⎯ ⎯ 0.4 V VOL2 P00 ∼ P07 IOL = 12 mA ⎯ ⎯ 0.4 V P50, P51 以外の ポート 0.0 V < VI < VCC −5 ⎯ +5 μA ILIOD P50, P51 0.0 V < VI < VSS + 5.5 V ⎯ ⎯ 5 μA RPULL P10 ∼ P14, P20 ∼ P24, P30 ∼ P37, VI = 0.0 V P40 ∼ P43, P52, P53, P70, P71 25 50 100 kΩ CIN AVCC, AVSS, AVR, f = 1 MHz VCC, VSS 以外 ⎯ 5 15 pF ⎯ 11.0 14.0 mA フラッシュメモ リ書込み , 消去 以外の場合 ⎯ 30.0 35.0 mA フラッシュメモ リ書込み , 消去 の場合 ⎯ 17.6 22.4 mA フラッシュメモ リ書込み , 消去 以外の場合 ⎯ 38.1 44.9 mA フラッシュメモ リ書込み , 消去 の場合 FCH = 20 MHz FMP = 10 MHz メインスリープ モード (2 分周 ) ⎯ 4.5 6.0 mA FCH = 32 MHz FMP = 16 MHz メインスリープ モード (2 分周 ) ⎯ 7.2 9.6 mA ICCL FCL = 32 kHz FMPL = 16 kHz サブクロック モード (2 分周 ) , TA =+ 25 °C ⎯ 25 35 μA ICCLS FCL = 32 kHz FMPL = 16 kHz サブスリープ モード (2 分周 ) , TA =+ 25 °C ⎯ 7 15 μA ILI FCH = 20 MHz FMP = 10 MHz メインクロック モード (2 分周 ) プルアップ許可 設定の場合 ICC FCH = 32 MHz FMP = 16 MHz メインクロック モード (2 分周 ) 電源電流* ICCS VCC ( 外部クロック 動作 ) プルアップ禁止 設定の場合 (続く) DS07–12616–3 33 MB95120 シリーズ (続き) (VCC = AVCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 条件 規格値 単位 最小 標準 最大 FCL = 32 kHz 時計モード メインストップモード TA =+ 25 °C ⎯ 2 10 μA FCH = 4 MHz FMP = 10 MHz メイン PLL モード (2.5 逓倍 ) ⎯ 10 14 mA FCH = 6.4 MHz FMP = 16 MHz メイン PLL モード (2.5 逓倍 ) ⎯ 16.0 22.4 mA FCL = 32 kHz FMPL = 128 kHz サブ PLL モード (4 逓倍 ) , TA =+ 25 °C ⎯ 190 250 μA ICTS FCH = 10 MHz タイムベースタイマ モード TA =+ 25 °C ⎯ 0.4 0.5 mA ICCH サブストップモード TA =+ 25 °C ⎯ 1 5 μA IA FCH = 16 MHz A/D 変換動作の場合 ⎯ 1.3 2.2 mA FCH = 16 MHz A/D 変換停止の場合 TA =+ 25 °C ⎯ 1 5 μA V3 と VSS の間 ⎯ 300 ⎯ kΩ ― ― ±1 μA COM0 ∼ COM3 RVCOM COM0 ∼ COM3 V1 ∼ V3 = 3.6 V 出力インピーダンス ⎯ ⎯ 5 kΩ SEG00 ∼ SEG39 出力インピーダンス RVSEG SEG00 ∼ SEG39 ⎯ ⎯ ⎯ 7 kΩ LCD リーク電流 ILCDL V0 ∼ V3, COM0 ∼ COM3 SEG00 ∼ SEG39 ⎯ −1 ⎯ +1 μA ICCT ICCMPLL VCC ( 外部クロック 動作 ) 電源電流* ICCSPLL AVCC IAH LCD 内部分割抵抗 RLCD ⎯ LCD リーク電流 ILCDL V0 ∼ V3, COM0 ∼ COM3 SEG00 ∼ SEG39 ― 備考 *:電源電流は外部クロックで規定されています。 ・FCH, FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。 ・FMP, FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。 34 DS07–12616–3 MB95120 シリーズ 4. 交流規格 (1) クロックタイミング (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 FCH 端子名 条件 X0, X1 クロック周波数 FCL X0, X1 クロックサイクルタイム 入力クロックパルス幅 入力クロック立上り , 立下り時間 DS07–12616–3 単位 備考 16.25 MHz メイン発振回路使用の場合 ― 32.50 MHz 外部クロック使用の場合 3.00 ― 10.00 MHz メイン PLL1 逓倍 3.00 ― 8.13 MHz メイン PLL2 逓倍 3.00 ― 6.50 MHz メイン PLL2.5 逓倍 3.00 ― 4.06 MHz メイン PLL4 逓倍 ― 32.768 ― kHz サブ発振回路使用の場合 ― 32.768 ― kHz サブ PLL 使用の場合 VCC = 2.3 V ∼ 3.3 V 61.5 ⎯ 1000 ns メイン発振回路使用の場合 30.8 ⎯ 1000 ns 外部クロック使用の場合 最小 標準 最大 1.00 ― 1.00 X0A, X1A ⎯ tHCYL 規格値 tLCYL X0A, X1A ⎯ 30.5 ⎯ μs サブ発振回路使用の場合 tWH1 tWL1 X0 61.5 ⎯ ⎯ ns tWH2 tWL2 X0A ⎯ 15.2 ⎯ μs 外部クロック使用の場合 デューティ比 30%∼ 70% を目安としてください。 tCR tCF X0, X0A ⎯ ⎯ 5 ns 外部クロック使用の場合 35 MB95120 シリーズ ・外部クロック使用の場合の入力波形 ( メインクロック ) tHCYL tWH1 tWL1 tCR tCF 0.8 VCC 0.8 VCC X0 0.2 VCC 0.2 VCC 0.2 VCC ・メインクロック入力ポート外部接続図 水晶振動子使用時 または セラミック振動子使用時 外部クロック使用時 マイクロ コントローラ X0 マイクロ コントローラ X1 X0 X1 開放 FCH FCH C1 C2 ・外部クロック使用の場合の入力波形 ( サブクロック ) tLCYL tWH2 tCR tWL2 tCF 0.8 VCC 0.8 VCC X0A 0.1 VCC 0.1 VCC 0.1 VCC ・サブクロック入力ポート外部接続図 水晶振動子使用時 または セラミック振動子使用時 外部クロック使用時 マイクロ コントローラ マイクロ コントローラ X0A X1A FCL X0A X1A 開放 FCL C1 36 C2 DS07–12616–3 MB95120 シリーズ (2) ソースクロック / マシンクロック (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 ソースクロックサイクル タイム* 1 ( 分周設定前のクロック ) 条件 規格値 単位 備考 2000 ns メインクロック使用の場合 最小:FCH = 16.25 MHz, PLL1 逓倍 最大:FCH = 1 MHz, 2 分周 ⎯ 61.0 μs サブクロック使用の場合 最小:FCL = 32 kHz, PLL4 逓倍 最大:FCL = 32 kHz, 2 分周 0.50 ⎯ 16.25 16.384 ⎯ 131.072 kHz 61.5 ⎯ 32000 ns メインクロック使用の場合 最小:FSP = 16.25 MHz, 分周なし 最大:FSP = 0.5 MHz, 16 分周 7.6 ⎯ 976.5 μs サブクロック使用の場合 最小:FSPL = 131 kHz, 分周なし 最大:FSPL = 16 kHz, 16 分周 FMP 0.031 ⎯ 16.250 MHz メインクロック使用の場合 FMPL 1.024 ⎯ 131.072 kHz 最小 標準 最大 61.5 ⎯ 7.6 tSCLK FSP ソースクロック周波数 FSPL マシンクロックサイクル タイム* 2 ( 最小命令実行時間 ) ⎯ MHz メインクロック使用の場合 tMCLK マシンクロック周波数 サブクロック使用の場合 サブクロック使用の場合 * 1:マシンクロック分周比選択ビット (SYCC:DIV1, DIV0) による分周設定前のクロックです。本ソースクロックがマ シンクロック分周比選択ビット (SYCC:DIV1, DIV0) により分周され , マシンクロックとなります。なお , ソース クロックは , 以下から選択が可能です。 ・メインクロックの 2 分周 ・メインクロックの PLL 逓倍 (1, 2, 2.5, 4 逓倍から選択 ) ・サブクロックの 2 分周 ・サブクロックの PLL 逓倍 (2, 3, 4 逓倍から選択 ) * 2:マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択が可能です。 ・ソースクロック ( 分周なし ) ・ソースクロックの 4 分周 ・ソースクロックの 8 分周 ・ソースクロックの 16 分周 ・クロック生成部の概略図 FCH ( メイン発振 ) 2 分周 メイン PLL ×1 ×2 × 2.5 ×4 SCLK ( ソースクロック ) FCL ( サブ発振 ) 2 分周 サブ PLL ×2 ×3 ×4 DS07–12616–3 分周回路 ×1 × 1/4 × 1/8 × 1/16 MCLK ( マシンクロック ) クロックモード選択ビット (SYCC:SCS1, SCS0) 37 MB95120 シリーズ • 動作電圧ー動作周波数 (TA =− 10 °C ∼+ 85 °C の場合 ) ・MB95F128D メインクロックモード , メイン PLL モード 動作保証範囲 サブクロックモード , 時計モード 動作保証範囲 3.6 動作電圧 (V) 動作電圧 (V) 3.6 2.3 1.8 16.384 kHz 32 kHz 2.7 1.8 0.5 MHz 3 MHz 131.072 kHz 5 MHz 16.25 MHz PLL 動作保証範囲 メインクロック動作保証範囲 PLL 動作保証範囲 ソースクロック周波数 (FSP) ソースクロック周波数 (FSPL) • 動作電圧ー動作周波数 (TA =− 40 °C ∼+ 85 °C) ・MB95F128D 3.3 メインクロックモード , メイン PLL モード 動作保証範囲 2.7 2.3 動作電圧 (V) 動作電圧 (V) 3.3 サブ PLL 動作保証範囲 サブクロックモード , 時計モード動作 保証範囲 2.0 16.384 kHz 32 kHz 131.072 kHz PLL 動作保証範囲 2.0 0.5 MHz 3 MHz 7.5 MHz 16.25 MHz PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSPL) 38 ソースクロック周波数 (FSP) DS07–12616–3 MB95120 シリーズ • 動作電圧ー動作周波数 (TA =+ 5 °C ∼+ 35 °C) ・MB95FV100D-101 サブ PLL, サブクロックモード , 時計モード動作保証範囲 メインクロックモード , メイン PLL モード動作保証範囲 3.6 3.3 動作電圧 (V) 動作電圧 (V) 3.6 2.6 16.384 kHz 32 kHz 2.6 131.072 kHz 0.5 MHz 3 MHz PLL 動作保証範囲 16.25 MHz 10 MHz PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSP) ソースクロック周波数 (FSPL) ・メイン PLL 動作周波数 [MHz] 16.25 16 15 4 逓倍 ソースクロック周波数 (Fsp) 12 2.5 逓倍 10 1 逓倍 2 逓倍 7.5 6 5 3 0 3 4 4.062 5 6.4 6.5 8 8.125 10 [MHz] マシンクロック周波数 (FMP) DS07–12616–3 39 MB95120 シリーズ (3) 外部リセット (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 RST “L” レベル パルス幅 tRSTL 端子名 RST 規格値 条件 ⎯ 最小 最大 2 tMCLK * 1 ⎯ 振動子の発振時間* 2 + 2 tMCLK ⎯ 単位 備考 ns 通常動作の場合 μs ストップモード , サブクロックモード , サブスリープモード , 時計モードの場合 * 1:tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。 * 2:振動子の発振開始時間は , 振幅の 90%に達するまでの時間です。水晶振動子は数 ms ∼数十 ms, セラミック振動子 は数百 μs ∼数 ms, 外部クロックは 0 ms となります。 ・通常動作の場合 tRSTL RST 0.2 VCC 0.2 VCC ・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合 tRSTL RST 0.2 VCC 0.2 VCC 振幅の 90% X0 内部動作 クロック 振動子の 発振時間 2 tMCLK 発振安定待ち時間 命令実行 内部リセット 40 DS07–12616–3 MB95120 シリーズ (4) パワーオンリセット (AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 電源立上り時間 tR tOFF 電源断時間 端子名 条件 VCC ⎯ tR 規格値 単位 最小 最大 ⎯ 36 ms 1 ⎯ ms 備考 電源投入までの待ち時間 tOFF 1.5 V VCC 0.2 V 0.2 V 0.2 V (注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変 化させる場合は,下図のように立上りの傾きを , 30 mV/ms 以下にしてください。 VCC 立上りの傾きを , 20 mV/ms 以下 にしてください。 1.5 V ストップモードでの状態保持 VSS DS07–12616–3 41 MB95120 シリーズ (5) 周辺入力タイミング (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 周辺入力 “H” パルス幅 tILIH 周辺入力 “L” パルス幅 tIHIL INT00 ∼ INT07, INT10 ∼ INT13, EC0, EC1, TI0, TRG0/ADTG, TRG1 規格値 条件 ⎯ 単位 最小 最大 2 tMCLK * ⎯ ns 2 tMCLK * ⎯ ns *:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tILIH INT00 ~ INT07, INT10 ~ INT13, EC0, EC1, TI0, TRG0/ADTG, TRG1 42 tIHIL 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07–12616–3 MB95120 シリーズ (6) UART/SIO シリアル I/O タイミング (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC UCK0 UCK ↓ → UO 時間 tSLOV UCK0, UO0 有効 UI → UCK ↑ tIVSH UCK0, UI0 UCK ↑→ 有効 UI ホールド時間 tSHIX UCK0, UI0 シリアルクロック “H” パルス幅 tSHSL UCK0 シリアルクロック “L” パルス幅 tSLSH UCK0 UCK ↓ → UO 時間 tSLOV UCK0, UO0 有効 UI → UCK ↑ tIVSH UCK0, UI0 UCK ↑→ 有効 UI ホールド時間 tSHIX UCK0, UI0 条件 内部クロック動作 出力端子: CL = 80 pF + 1TTL. 外部クロック動作 出力端子: CL = 80 pF + 1TTL. 規格値 単位 最小 最大 4 tMCLK * ⎯ ns − 190 + 190 ns 2 tMCLK * ⎯ ns 2 tMCLK * ⎯ ns 4 tMCLK * ⎯ ns 4 tMCLK * ⎯ ns 0 190 ns 2 tMCLK * ⎯ ns 2 tMCLK * ⎯ ns *:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC UCK0 2.4 V 0.8 V 0.8 V tSLOV UO0 UI0 2.4 V 0.8 V tIVSH tSHIX 0.8 VCC 0.2 VCC 0.8 VCC 0.2 VCC ・外部シフトクロックモード tSLSH tSHSL 0.8 VCC 0.8 VCC UCK0 0.2 VCC 0.2 VCC tSLOV UO0 UI0 DS07–12616–3 2.4 V 0.8 V tIVSH tSHIX 0.8 VCC 0.2 VCC 0.8 VCC 0.2 VCC 43 MB95120 シリーズ (7) LIN-UART タイミング サンプリングクロックの立上りエッジでサンプリング *1, シリアルクロック遅延禁止 *2 (ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 0) (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns tMCLK*3 + 190 ⎯ ns SCK ↓→ SOT 遅延時間 tSLOVI SCK, SOT 有効 SIN → SCK ↑ tIVSHI SCK, SIN SCK ↑→有効 SIN ホールド時間 tSHIXI SCK, SIN 0 ⎯ ns シリアルクロック “L” パルス幅 tSLSH SCK 3 tMCLK*3 − tR ⎯ ns シリアルクロック “H” パルス幅 tSHSL SCK tMCLK*3 + 95 ⎯ ns SCK ↓→ SOT 遅延時間 tSLOVE SCK, SOT ⎯ 2 tMCLK*3 + 95 ns 有効 SIN → SCK ↑ tIVSHE SCK, SIN 190 ⎯ ns SCK ↑→有効 SIN ホールド時間 tSHIXE SCK, SIN tMCLK*3 + 95 ⎯ ns SCK 立下り時間 tF SCK ⎯ 10 ns SCK 立上り時間 tR SCK ⎯ 10 ns 外部クロック動作 出力端子: CL = 80 pF + 1 TTL. * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC 2.4 V SCK 0.8 V 0.8 V tSLOVI 2.4 V SOT 0.8 V tIVSHI tSHIXI 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSHSL tSLSH SCK 0.8 VCC 0.2 VCC tF SOT 0.8 VCC 0.8 VCC 0.2 VCC tR tSLOVE 2.4 V 0.8 V tIVSHE SIN tSHIXE 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 44 DS07–12616–3 MB95120 シリーズ サンプリングクロックの立下りエッジでサンプリング *1, シリアルクロック遅延禁止 *2 (ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 0) (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns tMCLK* + 190 ⎯ ns ⎯ ns SCK ↑→ SOT 遅延時間 tSHOVI SCK, SOT 有効 SIN → SCK ↓ tIVSLI SCK, SIN SCK ↓→有効 SIN ホールド時間 tSLIXI SCK, SIN 0 シリアルクロック “H” パルス幅 tSHSL SCK 3 tMCLK* − tR ⎯ ns シリアルクロック “L” パルス幅 tSLSH SCK tMCLK* + 95 ⎯ ns SCK ↑ → SOT 遅延時間 tSHOVE SCK, SOT ⎯ 3 2 tMCLK* + 95 ns 有効 SIN → SCK ↓ tIVSLE SCK, SIN 190 ⎯ ns SCK ↓→有効 SIN ホールド時間 tSLIXE SCK, SIN 3 tMCLK* + 95 ⎯ ns SCK 立下り時間 tF SCK ⎯ 10 ns SCK 立上り時間 tR SCK ⎯ 10 ns 3 3 3 外部クロック動作 出力端子: CL = 80 pF + 1 TTL. * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC 2.4 V SCK 2.4 V 0.8 V tSHOVI 2.4 V SOT 0.8 V tIVSLI tSLIXI 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSHSL SCK 0.8 VCC tSLSH 0.8 VCC 0.2 VCC tR SOT 0.2 VCC 0.2 VCC tF tSHOVE 2.4 V 0.8 V tIVSLE SIN tSLIXE 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07–12616–3 45 MB95120 シリーズ サンプリングクロックの立上りエッジでサンプリング *1, シリアルクロック遅延許可 *2 (ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 1) (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK SCK ↑→ SOT 遅延時間 tSHOVI SCK, SOT 有効 SIN → SCK ↓ tIVSLI SCK, SIN SCK ↓→有効 SIN ホールド時間 tSLIXI SCK, SIN tSOVLI SOT → SCK ↓ 遅延時間 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns 3 tMCLK* + 190 ⎯ ns 0 ⎯ ⎯ SCK, SOT ns 3 4 tMCLK* ns * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tSCYC 2.4 V SCK 0.8 V SOT 2.4 V 0.8 V 2.4 V 0.8 V tIVSLI SIN 46 0.8 V tSHOVI tSOVLI 0.8 VCC 0.2 VCC tSLIXI 0.8 VCC 0.2 VCC DS07–12616–3 MB95120 シリーズ サンプリングクロックの立下りエッジでサンプリング *1, シリアルクロック遅延許可 *2 (ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 1) (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK SCK ↓→ SOT 遅延時間 tSLOVI SCK, SOT 有効 SIN → SCK ↑ tIVSHI SCK, SIN SCK ↑ →有効 SIN ホールド時間 tSHIXI SCK, SIN tSOVHI SOT → SCK ↑ 遅延時間 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns 3 tMCLK* + 190 ⎯ ns 0 ⎯ ⎯ SCK, SOT ns 3 4 tMCLK* ns * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tSCYC 2.4 V SCK 2.4 V 0.8 V tSOVHI SOT 2.4 V 0.8 V 2.4 V 0.8 V tIVSHI SIN DS07–12616–3 tSLOVI 0.8 VCC 0.2 VCC tSHIXI 0.8 VCC 0.2 VCC 47 MB95120 シリーズ (8) I2C タイミング (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 規格値 項目 記号 端子名 最小 最大 最小 最大 fSCL SCL0 0 100 0 400 kHz tHD;STA SCL0 SDA0 4.0 ⎯ 0.6 ⎯ μs SCL クロック “L” 幅 tLOW SCL0 4.7 ⎯ 1.3 ⎯ μs SCL クロック “H” 幅 tHIGH SCL0 4.0 ⎯ 0.6 ⎯ μs ( 反復 ) スタート条件セットアップ 時間 SCL ↑→ SDA ↓ tSU;STA SCL0 SDA0 4.7 ⎯ 0.6 ⎯ μs データホールド時間 SCL ↓→ SDA ↓↑ tHD;DAT SCL0 SDA0 0 3.45 * 2 0 0.9 * 3 μs データセットアップ時間 SDA ↓↑ → SCL ↑ tSU;DAT SCL0 SDA0 0.25 ⎯ 0.1 ⎯ μs ストップ条件セットアップ時間 SCL ↑→ SDA ↑ tSU;STO SCL0 SDA0 4.0 ⎯ 0.6 ⎯ μs tBUF SCL0 SDA0 4.7 ⎯ 1.3 ⎯ μs SCL クロック周波数 ( 反復 ) スタート条件ホールド 時間 SDA ↓→ SCL ↓ ストップ条件とスタート条件との 間のバスフリー時間 条件 R = 1.7 kΩ, C = 50 pF * 1 標準モード 高速モード 単位 * 1:R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 * 2:tHD;DAT の最大値は , デバイスが SCL 信号の “L” 区間 (tLOW) を延長していないときにのみ適用されます。 * 3:高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSU;DAT ≧ 250 ns を満足しなければなりません。 tWAKEUP SDA0 tLOW tHD;DAT tHIGH tHD;STA tBUF SCL0 tHD;STA 48 tSU;DAT fSCL tSU;STA tSU;STO DS07–12616–3 MB95120 シリーズ (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 条件 規格値 *2 最小 最大 単位 備考 SCL クロック “L” 幅 tLOW SCL0 (2 + nm / 2) tMCLK − 20 ⎯ ns マスタモード SCL クロック “H” 幅 tHIGH SCL0 (nm / 2) tMCLK − 20 (nm / 2 ) tMCLK + 20 ns マスタモード 「スタート」条件 ホールド時間 tHD;STA SCL0 SDA0 ( − 1 + nm/2) tMCLK − 20 ( − 1 + nm) tMCLK + 20 ns マスタモード 最大値は m, n = 1, 8 の 時に適用。 それ以外の設 定は最小値を 適用。 「ストップ」条件 セットアップ時間 tSU;STO SCL0 SDA0 (1 + nm / 2) tMCLK − 20 (1 + nm / 2) tMCLK + 20 ns マスタモード 「スタート」条件 セットアップ時間 tSU;STA SCL0 SDA0 (1 + nm / 2) tMCLK − 20 (1 + nm / 2) tMCLK + 20 ns マスタモード 「ストップ」条件と 「スタート」条件と の間のバスフリー 時間 tBUF SCL0 SDA0 (2 nm + 4) tMCLK − 20 ⎯ ns tHD;DAT SCL0 SDA0 3 tMCLK − 20 ⎯ ns マスタモード ns マスタモード SCL の “L” が 引き延ばされ ていないと仮 定した場合。 最小値は連続 データの第 1 ビットに 適用。 それ以外は最 大値を適用。 データホールド 時間 データセット アップ時間 tSU;DAT R = 1.7 kΩ, SCL0 C = 50 pF * 1 ( − 2 + nm/2) tMCLK − 20 ( − 1 + nm/2) tMCLK + 20 SDA0 tSU;INT SCL0 (nm / 2) tMCLK − 20 (1 + nm / 2) tMCLK + 20 ns 最小値は 9th SCL ↓時の 割込みに適 用。最大値は 8th SCL ↓時 の割込みに 適用。 SCL クロック “L” 幅 tLOW SCL0 4 tMCLK − 20 ⎯ ns 受信の場合 SCL クロック “H” 幅 tHIGH SCL0 4 tMCLK − 20 ⎯ ns 受信の場合 「スタート」条件 検出 tHD;STA SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 1 tMCLK の場 合未検出 「ストップ」条件 検出 tSU;STO SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 1 tMCLK の場 合未検出 「再スタート」条件 検出条件 tSU;STA SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 1 tMCLK の場 合未検出 割込みクリアから SCL 立上りまでの セットアップ時間 (続く) DS07–12616–3 49 MB95120 シリーズ (続き) (VCC = 3.3 V, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 tBUF データホールド時間 条件 規格値 *2 単位 備考 最小 最大 SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 tHD;DAT SCL0 SDA0 2 tMCLK − 20 ⎯ ns スレーブ送信モード の場合 データセットアップ 時間 tSU;DAT SCL0 SDA0 tLOW − 3 tMCLK − 20 ⎯ ns スレーブ送信モード の場合 データホールド時間 tHD;DAT SCL0 SDA0 0 ⎯ ns 受信の場合 データセットアップ 時間 tSU;DAT SCL0 SDA0 tMCLK − 20 ⎯ ns 受信の場合 SDA ↓→ SCL ↑ ( ウェイクアップ 機能時 ) tWAKEUP SCL0 SDA0 発振安定待ち時間+ 2 tMCLK − 20 ⎯ ns バスフリー時間 R = 1.7 kΩ, C = 50 pF * 1 * 1: R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 * 2:・ tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・ m は I2C クロック制御レジスタ (ICCR0) の CS4, CS3 ビット (bit4, bit3) です。 ・ n は I2C クロック制御レジスタ (ICCR0) の CS2 ∼ CS0 ビット (bit2 ∼ bit0) です。 ・ I2C の実際のタイミングは , マシンクロック (tMCLK) および , ICCR0 レジスタの CS4 ∼ CS0 にて設定される m, n の 値により決定されます。 ・ 標準モード: 0.9 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。 m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。 (m, n) = (1, 8) の場合 0.9 MHz < tMCLK ≦ 1 MHz (m, n) = (1, 22) , (5, 4) , (6, 4) , (7, 4) , (8, 4) の場合 0.9 MHz < tMCLK ≦ 2 MHz (m, n) = (1, 38) , (5, 8) , (6, 8) , (7, 8) , (8, 8) の場合 0.9 MHz < tMCLK ≦ 4 MHz (m, n) = (1, 98) の場合 0.9 MHz < tMCLK ≦ 10 MHz ・ 高速モード: 3.3 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。 m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。 (m, n) = (1, 8) の場合 3.3 MHz < tMCLK ≦ 4 MHz (m, n) = (1, 22) , (5, 4) の場合 3.3 MHz < tMCLK ≦ 8 MHz (m, n) = (6, 4) の場合 3.3 MHz < tMCLK ≦ 10 MHz 50 DS07–12616–3 MB95120 シリーズ 5. A/D コンバータ (1) A/D コンバータ電気的特性 (AVcc = Vcc = 1.8 V ∼ 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 条件 分解能 総合誤差 直線性誤差 ⎯ 微分直線性誤差 ゼロ トランジション 電圧 VOT フルスケール トランジション 電圧 VFST コンペア時間 ⎯ 規格値 標準 最大 ⎯ ⎯ 10 bit − 3.0 ⎯ + 3.0 LSB − 2.5 ⎯ + 2.5 LSB − 1.9 ⎯ + 1.9 LSB 備考 AVss − 1.5 LSB AVss + 0.5 LSB AVss + 2.5 LSB V 2.7 V ≦ AVcc ≦ 3.3 V AVss − 0.5 LSB AVss + 1.5 LSB AVss + 3.5 LSB V 1.8 V ≦ AVcc < 2.7 V AVR − 3.5 LSB AVR − 1.5 LSB AVR + 0.5 LSB V 2.7 V ≦ AVcc ≦ 3.3 V AVR − 2.5 LSB AVR − 0.5 LSB AVR + 1.5 LSB V 1.8 V ≦ AVcc < 2.7 V 0.6 ⎯ 140 μs 2.7 V ≦ AVcc ≦ 3.3 V 20 ⎯ 140 μs 1.8 V ≦ AVcc < 2.7 V 0.4 ⎯ ∞ μs 2.7 V ≦ AVcc ≦ 3.3 V, 外部インピーダンス< 1.8 kΩ の場合 30 ⎯ ∞ μs 1.8 V ≦ AVcc < 2.7 V, 外部インピーダンス< 14.8 kΩ の場合 ⎯ サンプリング時間 単位 最小 ⎯ アナログ入力電流 IAIN − 0.3 ⎯ + 0.3 μA アナログ入力電圧 VAIN AVss ⎯ AVR V ⎯ AVss + 1.8 ⎯ AVcc V AVR 端子 IR ⎯ 400 600 μA AVR 端子 , A/D 動作の 場合 IRH ⎯ ⎯ 5 μA AVR 端子 , ストップ モードの場合 基準電圧 基準電圧供給 電流 DS07–12616–3 51 MB95120 シリーズ (2) A/D コンバータの注意事項 ・アナログ入力の外部インピーダンスとサンプリング時間について サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に は , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。したがっ て , A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を 最小値より長くなるように , レジスタ値と動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。また , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。 ・アナログ入力等価回路 R アナログ入力 コンパレータ C サンプリング時 ON R C 2.7 V ≦ AVcc ≦ 3.6 V 1.7 kΩ ( 最大 ) 14.5 pF ( 最大 ) 1.8 V ≦ AVcc < 2.7 V 84 kΩ ( 最大 ) 25.2 pF ( 最大 ) ( 注意事項 ) 数値は参考値です。 ・外部インピーダンスと最小サンプリング時間の関係 ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 ) ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 ) AVCC ≧ 2.7 V 外部インピーダンス (kΩ) 外部インピーダンス (kΩ) AVCC ≧ 2.7 V 100 90 80 70 60 50 40 30 20 10 0 AVCC ≧ 1.8 V 0 5 10 15 20 25 30 35 20 18 16 14 12 10 8 6 4 2 0 40 最小サンプリング時間 (μs) 0 1 2 3 4 最小サンプリング時間 (μs) ・誤差について |AVR − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。 52 DS07–12616–3 MB95120 シリーズ (3) A/D コンバータの用語の定義 ・ 分解能 A/D コンバータにより識別可能なアナログ変化量 10 ビットなら , アナログ電圧を 210 = 1024 分解可能 ・ 直線性誤差 ( 単位:LSB) デバイスのゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点 (“11 1111 1111” ←→ “11 1111 1110”) とを結んだ直線と , 実際の特性との差 ・ 微分直線性誤差 ( 単位:LSB) 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの差 ・ 総合誤差 ( 単位:LSB) 実際の値と理論値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差 および雑音に起因する誤差 理想入出力特性 総合誤差 VFST 3FFH 3FFH 3FEH 1.5 LSB 3FDH 004H 003H VOT 002H デジタル出力 デジタル出力 3FEH 3FDH 実際の変換特性 {1 LSB × (N − 1) + 0.5 LSB} 004H VNT 003H 実際の変換特性 002H 1 LSB 001H 001H 理想特性 0.5 LSB AVSS AVR AVSS アナログ入力 1 LSB = AVR − AVSS 1024 AVR アナログ入力 (V) デジタル出力 N = VNT − {1 LSB × (N − 1) + 0.5 LSB} [LSB] の総合誤差 1 LSB N :A/D コンバータデジタル出力値 VNT :デジタル出力が (N − 1) H から NH に遷移する電圧 (続く) DS07–12616–3 53 MB95120 シリーズ (続き) フルスケールトランジション誤差 ゼロトランジション誤差 理想特性 004H 3FFH デジタル出力 デジタル出力 実際の変換特性 003H 002H 実際の変換特性 理想特性 実際の変換特性 3FEH 001H 実際の変換特性 3FCH VOT ( 実測値 ) AVSS AVR AVSS アナログ入力 AVR アナログ入力 微分直線性誤差 直線性誤差 理想特性 実際の変換特性 3FFH (N+1)H 3FDH {1 LSB × N + VOT} 実際の変換特性 VFST ( 実測値 ) VNT 004H 実際の変換特性 003H デジタル出力 3FEH デジタル出力 VFST ( 実測値 ) 3FDH NH (N-1)H VNT 実際の変換特性 理想特性 002H V (N+1)T (N-2)H 001H VOT ( 実測値 ) AVR AVSS AVSS アナログ入力 デジタル出力 N の = VNT − {1 LSB × N + VOT} 1 LSB 直線性誤差 AVR アナログ入力 デジタル出力 N の = V (N + 1) T − VNT 1 LSB 微分直線性誤差 −1 N:A/D コンバータデジタル出力値 VNT:デジタル出力が (N − 1) H から NH に遷移する電圧 VOT ( 理想値 ) = AVSS + 0.5 LSB [V] VFST ( 理想値 ) = AVR − 1.5 LSB [V] 54 DS07–12616–3 MB95120 シリーズ 6. フラッシュメモリ書込み / 消去特性 項目 条件 規格値 単位 備考 最小 標準 最大 セクタ消去時間 (4 K バイト セクタ ) ⎯ 0.2 * 1 3.0 * 2 s 内部での消去前書込み時間は除く セクタ消去時間 (16 K バイト セクタ ) ⎯ 0.5 * 1 12.0 * 2 s 内部での消去前書込み時間は除く ⎯ 32 3600 μs システムレベルのオーバヘッド時間は 除く 10000 ⎯ ⎯ cycle 2.7 ⎯ 3.3 V 20 * 3 ⎯ ⎯ year バイト書込み時間 書込み / 消去サイクル 書込み / 消去時の電源電圧 フラッシュメモリ データ保持時間 ⎯ 平均 TA =+ 85 °C * 1: TA = +25 °C, VCC = 3.0 V, 10000 サイクル * 2: TA = +85 °C, VCC = 2.7 V, 10000 サイクル * 3: テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ 換算しています ) 。 DS07–12616–3 55 MB95120 シリーズ ■ マスクオプション No. 品種名 MB95F128D MB95FV100D-101 指定方法 設定不可 設定不可 2 系統クロックモード MCU ボード上のスイッチで切換え 1 クロックモード選択 ・ 1 系統クロックモード ・ 2 系統クロックモード 2 低電圧検出リセット* ・ 低電圧検出リセットあり ・ 低電圧検出リセットなし なし なし 3 クロックスーパバイザ* ・ クロックスーパバイザあり ・ クロックスーパバイザなし なし なし 4 発振安定待ち時間 (214 − 2) /FCH の発振安定 待ち時間に固定 (214 − 2) /FCH の発振安定 待ち時間に固定 *: 低電圧検出リセットおよびクロックスーパバイザは , 5 V 品オプションとなります。 56 DS07–12616–3 MB95120 シリーズ ■ オーダ型格 品種名 パッケージ プラスチック・LQFP, 100 ピン (FPT-100P-M20) MB95F128DPMC プラスチック・QFP, 100 ピン (FPT-100P-M06) MB95F128DPF MCU ボード MB2146-301A-E (MB95FV100D-101PBT) DS07–12616–3 プラスチック・PFBGA, 224 ピン (BGA-224P-M08) ( ) 57 MB95120 シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 100 ピン (FPT-100P-M20) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 14.0 mm × 14.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.65 g コード(参考) P-LFQFP100-14×14-0.50 プラスチック・LQFP, 100 ピン (FPT-100P-M20) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 16.00±0.20(.630±.008)SQ * 14.00±0.10(.551±.004)SQ 51 75 76 50 0.08(.003) Details of "A" part +0.20 26 100 1 0.08(.003) (0.50(.020)) 0.25(.010) 0.60±0.15 (.024±.006) 25 0.20±0.05 (.008±.002) 0.10±0.10 (.004±.004) (Stand off) 0˚~8˚ "A" 0.50(.020) +.008 1.50 –0.10 .059 –.004 (Mounting height) INDEX M ©2005 -2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-2-2 C 2005 FUJITSU LIMITED F100031S-c-2-1 0.145±0.055 (.0057±.0022) 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) 58 DS07–12616–3 MB95120 シリーズ (続き) プラスチック・QFP, 100 ピン リードピッチ 0.65mm パッケージ幅× パッケージ長さ 14.00 × 20.00mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 3.35mm MAX コード(参考) P-QFP100-14×20-0.65 (FPT-100P-M06) プラスチック・QFP, 100 ピン (FPT-100P-M06) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 23.90±0.40(.941±.016) * 20.00±0.20(.787±.008) 80 51 81 50 0.10(.004) 17.90±0.40 (.705±.016) *14.00±0.20 (.551±.008) INDEX Details of "A" part 100 1 30 0.65(.026) 0.32±0.05 (.013±.002) 0.13(.005) M "A" ©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6 C 0.25(.010) +0.35 3.00 –0.20 +.014 .118 –.008 (Mounting height) 0~8˚ 31 2002 FUJITSU LIMITED F100008S-c-5-5 0.17±0.06 (.007±.002) 0.80±0.20 (.031±.008) 0.88±0.15 (.035±.006) 0.25±0.20 (.010±.008) (Stand off) 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS07–12616–3 59 MB95120 シリーズ ■ 本版での主な変更内容 ページ 場所 4 ■ 品種構成 14 ■ デバイス使用上の注意 57 ■ オーダ型格 変更箇所 ( 注意事項 ) を変更 (MB2146-301A → MB2146-301A-E) 「・シリアル通信について」を追加 品種名を変更 (MB2146-301A → MB2146-301A-E) 変更箇所は , 本文中のページ左側の|によって示しています。 60 DS07–12616–3 MB95120 シリーズ MEMO DS07–12616–3 61 MB95120 シリーズ MEMO 62 DS07–12616–3 MB95120 シリーズ MEMO DS07–12616–3 63 MB95120 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部