1.7 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07–12621-3
8 ビット・マイクロコントローラ
CMOS
®
MB95130MB シリーズ
MB95136MB/F136MBS/F136NBS/F136MBW/
MB95F136NBW/F136JBS/F136JBW/FV100D-103
■ 概要
MB95130MB シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイクロコント
ローラです。
(注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
■ 特長
・F2MC-8FX CPU コア
コントローラに最適な命令体系
・ 乗除算命令
・ 16 ビット演算
・ ビットテストによるブランチ命令
・ ビット操作命令など
・クロック
・ メインクロック
・ メイン PLL クロック
・ サブクロック (2 系統クロック品のみ )
・ サブ PLL クロック (2 系統クロック品のみ )
・タイマ
・ 8/16 ビット複合タイマ ×1 チャネル
インターバルタイマ , PWM タイマ , PWC タイマまたはインプットキャプチャとして使用可能
・ 8/16 ビット PPG×1 チャネル
・ 16 ビット PPG×1 チャネル
・ タイムベースタイマ ×1 チャネル
・ 時計プリスケーラ (2 系統クロック品のみ)
×1 チャネル
・LIN-UART×1 チャネル
・ LIN 機能 , クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
・ 全二重ダブルバッファ
(続く)
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2007-2011 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2011.7
MB95130MB シリーズ
(続き)
・UART/SIO×1 チャネル
・ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
・ 全二重ダブルバッファ
・外部割込み ×8 チャネル
・ エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 )
・ 低消費電力 ( スタンバイ ) モードからの解除としても使用可能
・8/10 ビット A/D コンバータ ×8 チャネル
・ 8 ビットまたは 10 ビット分解能の選択が可能
・低消費電力 ( スタンバイ ) モード
・ ストップモード
・ スリープモード
・ 時計モード (2 系統クロック品のみ)
・ タイムベースタイマモード
・I/O ポート
・ 最大ポート数
・1 系統クロック品:19 本
・2 系統クロック品:17 本
・ ポート構成
汎用入出力ポート (CMOS) :1 系統クロック品:19 本
:2 系統クロック品:17 本
・パワーオンリセット
電源が投入されると , パワーオンリセットが発生します。
・ポートの入力電圧レベルを変更可能
オートモーティブ入力レベル / CMOS 入力レベル / ヒステリシス入力レベル
・フラッシュメモリセキュリティ機能
フラッシュメモリ内容を保護 ( フラッシュメモリデバイスのみ )
2
DS07–12621-3
MB95130MB シリーズ
■ 品種構成
品種
MB95136MB
項目
分類
MB95F
136MBS
MB95F
136NBS
MB95F
136MBW
マスク ROM 品
32 K バイト
RAM 容量
1 K バイト
パワーオンリセット
オプション *1
選択不可
あり
1/2 系統
選択可能* 2
低電圧検出
リセット
あり / なし
選択可能
クロック
スーパバイザ
あり / なし
選択可能
基本命令数
命令ビット長
命令長
データビット長
最小命令実行時間
割込み処理時間
なし
1 系統
なし
2 系統
あり
なし
1 系統
2 系統
あり
なし
あり
:136 命令
:8 ビット
:1 ~ 3 バイト
:1, 8, 16 ビット長
:61.5 ns ( マシンクロック周波数 16.25 MHz 時 )
:0.6 μs ( マシンクロック周波数 16.25 MHz 時 )
汎用入出力
ポート
・1 系統クロック品:19 本
・2 系統クロック品:17 本
ポートの入力電圧レベルを変更可能
オートモーティブ入力レベル / CMOS 入力レベル / ヒステリシス入力レベル
タイムベース
タイマ
(1 チャネル )
インターバル時間 0.5 ms, 2.1 ms, 8.2 ms, 32.8 ms ( メイン発振クロック 4 MHz 時 )
リセット発生周期
ウォッチドッグ
メイン発振クロック 10 MHz 時
タイマ
サブ発振クロック 32.768 kHz 時 (2 系統クロック品のみ )
周辺機能
MB95F
136JBW
あり
*2
クロック系統
CPU 機能
MB95F
136JBS
フラッシュメモリ品
ROM 容量
リセット出力
MB95F
136NBW
: 最小 105 ms
: 最小 250 ms
ワイルド
レジスタ
3 バイト分の ROM データ置換え可能
UART/SIO
(1 チャネル )
UART/SIO でのデータ転送可能
全二重ダブルバッファ , 可変データ長 (5/6/7/8 ビット ) , ボーレートジェネレータ内蔵
NRZ 方式転送フォーマット , エラー検出機能
LSB ファースト /MSB ファースト選択可能
クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
LIN-UART
(1 チャネル )
専用リロードタイマによって広範囲の通信速度設定が可能 , 全二重ダブルバッファ ,
クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能
LIN 機能は LIN マスタまたは LIN スレーブとして使用可能
8/10 ビット
A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能
(8 チャネル )
8/16 ビット
複合タイマ
(1 チャネル )
タイマ 1 チャネルにつき 8 ビットタイマ × 2 チャネル , または 16 ビットタイマ × 1 チャネルとして
使用可能
タイマ機能 , PWC 機能 , PWM 機能 , キャプチャ機能内蔵 , 方形波出力あり
カウントクロック:内部クロック 7 種類および外部クロックから選択可能
(続く)
DS07–12621-3
3
MB95130MB シリーズ
(続き)
品種
MB95136MB
周辺機能
項目
MB95F
136MBS
MB95F
136NBS
MB95F
136MBW
MB95F
136NBW
MB95F
136JBS
MB95F
136JBW
16 ビット PPG
(1 チャネル )
PWM モードまたはワンショットモードを選択可能
カウンタ動作クロック:8 種類のクロックソースから選択可能
外部トリガ起動対応
8/16 ビット PPG
(1 チャネル )
PPG 1 チャネルにつき 8 ビット PPG × 2 チャネル , または 16 ビット PPG × 1 チャネルとして使用
可能
カウンタ動作クロック:8 種類のクロックソースから選択可能
時計カウンタ
カウントクロック:4 種類のクロックソース (125 ms, 250 ms, 500 ms, 1 s) から選択可能
(2 系統クロック
カウンタ値は 0 から 63 まで設定可能 ( クロックソース 1 秒を選択し , カウント値を 60 に設定し
品のみ )
た場合 , 1 分カウント可能 )
(1 チャネル )
時計プリスケーラ
(2 系統クロック
4 種類のインターバル時間 (125 ms, 250 ms, 500 ms, 1 s) から選択可能
品のみ )
(1 チャネル )
外部割込み
(8 チャネル )
エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 )
スタンバイモードからの解除としても使用可能
フラッシュメモリ
自動プログラミング , Embedded Algorithm
書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
アルゴリズム完了を示すフラグ
書込み / 消去回数 ( 最小 ) :10000 回
データ保持期間:20 年間
各ブロックで消去を実行可能
外部プログラミング電圧によるブロック保護
フラッシュメモリセキュリティ
スタンバイモード
スリープ , ストップ , 時計 (2 系統クロック品のみ ) , タイムベースタイマ
* 1:オプションの詳細については , 「■マスクオプション」を参照してください。
* 2:マスク ROM 発注時にクロックモードを指定してください。
(注意事項)MB95130MB シリーズの評価用デバイスの品種名は , MB95FV100D-103 です。ご使用の際には MCU ボード
(MB2146-303A-E) が必要となります。
■ 発振安定待ち時間
メインクロック発振安定待ち時間の初期値は最大値に固定されています。最大値を以下に示します。
発振安定待ち時間
備考
(214 - 2) /FCH
約 4.10 ms ( メイン発振クロック 4 MHz 時 )
■ パッケージと品種対応
MB95136MB
MB95F136MBS
MB95F136NBS
MB95F136JBS
MB95F136MBW
MB95F136NBW
MB95F136JBW
MB95FV100D-103
FPT-28P-M17
○
○
○
×
FPT-30P-M02
○
○
○
×
BGA-224P-M08
×
×
×
○
品種
パッケージ
○:使用可能
×:使用不可能
4
DS07–12621-3
MB95130MB シリーズ
■ 品種間の相違点と品種選択時の注意事項
・評価用品使用時の注意
評価用品は F2MC-8FX ファミリの複数のシリーズおよび品種のソフトウェア開発をサポートするため , MB95130MB シ
リーズの機能だけでなくほかの品種の機能も搭載しています。このため MB95130MB シリーズで使用しない周辺機能の
I/O アドレスはアクセス禁止になっています。このアクセス禁止アドレスに対して読み書きを行うと , 本来使用しない周辺
機能が動作する場合があり , ハードウェアやソフトウェアの予想外の誤動作を招く危険があります。
特に , 奇数バイトのアクセス禁止領域に対して , ワードアクセスを行わないでください ( 行った場合 , 意図しない読み書
きが行われることがあります ) 。なお , 評価用品と , フラッシュメモリ品またはマスク ROM 品では禁止アドレスの読出し
値が異なりますので , そのデータはその値をプログラムで使用しないでください。
評価用品では , 1 バイトのレジスタの中で一部のビットの機能がサポートされていない場合がありますがこれらのビッ
トに対しては , 読み書き動作を行ってもハードウェアの誤動作は発生しません。また評価用品 , フラッシュメモリ品 , マス
ク ROM 品でもまったく同じ動作を行うようになっていますので特に注意する必要はありません。
・メモリ空間の相違
評価用品と , フラッシュメモリ品またはマスク ROM 品で搭載するメモリ容量が異なる場合は , 実際に使用する品種と
の容量の差をよく確認の上 , ソフトウェア開発を行ってください。
メモリ空間の詳細は , 「■ CPU コア」を参照してください。
・消費電流
・ フラッシュメモリ品の消費電流は , マスク ROM 品より多くなります。
消費電流の詳細は ,「■電気的特性」を参照してください。
・パッケージ
各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。
・動作電圧
動作電圧は , 評価用品 , フラッシュメモリ品およびマスク ROM 品で異なります。
動作電圧の詳細は ,「■電気的特性」を参照してください。
・MOD 端子の相違
マスク ROM 品では , MOD 端子にはプルダウン抵抗がつきます。
DS07–12621-3
5
MB95130MB シリーズ
■ 端子配列図
(TOP VIEW)
P16
1
28
P15
PF0
2
27
P14/PPG0
PF1
3
26
P13/TRG0/ADTG
MOD
4
25
P12/UCK0/EC0
X0
5
24
P11/UO0
X1
6
23
P10/UI0
VSS
7
22
P07/INT07/AN07
VCC
8
21
P06/INT06/AN06/TO01
C
PG2/X1A∗
9
20
P05/INT05/AN05/TO00
10
19
P04/INT04/AN04/SIN
PG1/X0A∗
11
18
P03/INT03/AN03/SOT
RST
12
17
P02/INT02/AN02/SCK
AVCC
13
16
P01/INT01/AN01/PPG01
AVSS
14
15
P00/INT00/AN00/PPG00
SOP-28
(FPT-28P-M17)
*:1 系統クロック品は汎用ポート , 2 系統クロック品はサブクロック用発振端子となります。
(続く)
6
DS07–12621-3
MB95130MB シリーズ
(続き)
(TOP VIEW)
P16
1
30
P15
PF0
2
29
P14/PPG0
PF1
3
28
P13/TRG0/ADTG
MOD
4
27
P12/UCK0/EC0
X0
5
26
NC
X1
6
25
P11/UO0
VSS
7
24
P10/UI0
VCC
8
23
P07/INT07/AN07
C
PG2/X1A∗
PG1/X0A∗
9
22
P06/INT06/AN06/TO01
10
21
P05/INT05/AN05/TO00
11
20
P04/INT04/AN04/SIN
RST
12
19
NC
AVCC
13
18
P03/INT03/AN03/SOT
AVSS
14
17
P02/INT02/AN02/SCK
P00/INT00/AN00/PPG00
15
16
P01/INT01/AN01/PPG01
SSOP-30
(FPT-30P-M02)
*:1 系統クロック品は汎用ポート , 2 系統クロック品はサブクロック用発振端子となります。
DS07–12621-3
7
MB95130MB シリーズ
■ 端子機能説明
端子番号
SSOP*1 SOP*2
端子名
入出力
回路形式 *3
H
汎用入出力ポートです。
K
汎用入出力ポートです。大電流ポートです。
B
動作モード指定端子です。
機能
1
1
P16
2
2
PF0
3
3
PF1
4
4
MOD
5
5
X0
6
6
X1
7
7
VSS
⎯
電源 (GND) 端子です。
8
8
VCC
⎯
電源端子です。
9
9
C
⎯
容量接続端子です。
10
10
PG2/X1A
A
A/H
メインクロック用入力発振端子です。
メインクロック用入出力発振端子です。
1 系統クロック品は汎用ポート (PG2) となります。
2 系統クロック品はサブクロック用入出力発振端子となります
(32 kHz) 。
1 系統クロック品は汎用ポート (PG1) となります。
2 系統クロック品はサブクロック用入力発振端子となります
(32 kHz) 。
11
11
PG1/X0A
12
12
RST
B’
リセット端子です。
13
13
AVCC
⎯
A/D コンバータの電源端子です。
14
14
AVSS
⎯
A/D コンバータの電源 (GND) 端子です。
15
P00/INT00/AN00/
PPG00
汎用入出力ポートです。
外部割込み入力 (INT00) と A/D コンバータアナログ入力
(AN00) と 8/16 ビット PPG ch.0 出力 (PPG00) との兼用端子とな
ります。
16
P01/INT01/AN01/
PPG01
汎用入出力ポートです。
外部割込み入力 (INT01) と A/D コンバータアナログ入力
(AN01) と 8/16 ビット PPG ch.0 出力 (PPG01) との兼用端子とな
ります。
15
16
D
汎用入出力ポートです。
外部割込み入力 (INT02) と A/D コンバータアナログ入力
(AN02) と LIN-UART クロック入出力 (SCK) との兼用端子とな
ります。
17
17
P02/INT02/AN02/
SCK
18
18
P03/INT03/AN03/
SOT
汎用入出力ポートです。
外部割込み入力 (INT03) と A/D コンバータアナログ入力
(AN03) と LIN-UART データ出力 (SOT) との兼用端子となりま
す。
20
19
P04/INT04/AN04/
SIN
汎用入出力ポートです。
外部割込み入力 (INT04) と A/D コンバータアナログ入力
(AN04) と LIN-UART データ入力 (SIN) との兼用端子となりま
す。
21
20
P05/INT05/AN05/
TO00
22
21
P06/INT06/AN06/
TO01
23
22
P07/INT07/AN07
E
D
汎用入出力ポートです。
外部割込み入力 (INT05, INT06) と A/D コンバータアナログ入力
(AN05, AN06) と 8/16 ビット複合タイマ ch.0 出力 (TO00, TO01)
との兼用端子となります。
汎用入出力ポートです。
外部割込み入力 (INT07) と A/D コンバータアナログ入力
(AN07) との兼用端子となります。
(続く)
8
DS07–12621-3
MB95130MB シリーズ
(続き)
端子番号
SSOP*1 SOP*2
端子名
入出力
回路形式 *3
G
24
23
P10/UI0
25
24
P11/UO0
27
25
P12/UCK0/EC0
28
26
P13/TRG0/ADTG
29
27
P14/PPG0
30
28
P15
19,26
⎯
NC
機能
汎用入出力ポートです。
UART/SIO ch.0 データ入力 (UI0) との兼用端子となります。
汎用入出力ポートです。
UART/SIO ch.0 データ出力 (UO0) との兼用端子となります。
汎用入出力ポートです。
UART/SIO ch.0 クロック入出力 (UCK0) と 8/16 ビット複合タイ
マ ch.0 クロック入力 (EC0) との兼用端子となります。
H
汎用入出力ポートです。
16 ビット PPG ch.0 トリガ入力 (TRG0) と A/D コンバータトリ
ガ入力 (ADTG) との兼用端子となります。
汎用入出力ポートです。
16 ビット PPG ch.0 出力 (PPG0) との兼用端子となります。
汎用入出力ポートです。
⎯
内部接続端子です。必ず開放にしてください。
* 1:FPT-30P-M02
* 2:FPT-28P-M17
* 3:入出力回路形式については「■ 入出力回路形式」を参照してください。
DS07–12621-3
9
MB95130MB シリーズ
■ 入出力回路形式
分類
回路
備考
A
X1 (X1A)
N-ch
X0 (X0A)
・ 発振回路
・ 高速側
クロック入力
帰還抵抗:約 1 MΩ
・ 低速側
帰還抵抗:約 10 MΩ
スタンバイ制御
B
モード入力
R
B’
リセット入力
N-ch
入力専用
・ ヒステリシス入力
・ マスク ROM 品のみプルダウン抵抗あり
・ マスク ROM 品のみヒステリシス入力
・ リセット出力
リセット出力
D
R
P-ch
P-ch
・ CMOS 出力
・ ヒステリシス入力
プルアップ制御
・ アナログ入力
・ プルアップ制御あり
デジタル出力
・ オートモーティブ入力
デジタル出力
N-ch
アナログ入力
オートモーティブ入力
A/D 制御
スタンバイ制御
外部割込み制御
ヒステリシス入力
E
プルアップ制御
R
P-ch
P-ch
デジタル出力
デジタル出力
N-ch
・ CMOS 出力
・ CMOS 入力
・ ヒステリシス入力
・ アナログ入力
・ プルアップ制御あり
・ オートモーティブ入力
アナログ入力
CMOS 入力
ヒステリシス入力
A/D 制御
スタンバイ制御
外部割込み制御
オートモーティブ入力
(続く)
10
DS07–12621-3
MB95130MB シリーズ
(続き)
分類
回路
備考
G
R
P-ch
プルアップ制御
P-ch
N-ch
デジタル出力
デジタル出力
・ CMOS 出力
・ CMOS 入力
・ ヒステリシス入力
・ プルアップ制御あり
・ オートモーティブ入力
CMOS 入力
ヒステリシス入力
オートモーティブ
入力
スタンバイ制御
H
R
P-ch
プルアップ制御
P-ch
N-ch
デジタル出力
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
・ オートモーティブ入力
デジタル出力
ヒステリシス入力
オートモーティブ
入力
スタンバイ制御
K
P-ch
N-ch
デジタル出力
・ CMOS 出力
・ ヒステリシス入力
・ オートモーティブ入力
デジタル出力
ヒステリシス入力
スタンバイ制御
DS07–12621-3
オートモーティブ
入力
11
MB95130MB シリーズ
■ デバイス使用上の注意
・ラッチアップの防止
使用に際して , 最大定格電圧を超えることのないようにしてください。
CMOS IC では , 中・高耐圧以外の入力端子や出力端子に Vcc より高い電圧や Vss より低い電圧が印加された場合 , また
は Vcc 端子と Vss 端子の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。
ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。
アナログ系の電源投入時または切断時においても , アナログ電源電圧 (AVcc) とアナログ入力電圧は , デジタル電源電圧
(Vcc) を超えないようにしてください。
・供給電圧の安定化
供給電圧は , 安定させてください。
Vcc 電源電圧の動作保証範囲内において , 電源電圧の急激な変化があると誤動作を生じることがあります。
安定化の基準として , 商用周波数 (50/60 Hz) での Vcc リプル変動 (P-P 値 ) は , 標準 Vcc 値の 10% 以下に , また電源の切
換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。
・外部クロック使用時の注意
外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定
待ち時間が発生します。
■ 端子接続について
・未使用端子の処理
入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること
があります。使用していない入力端子は 2kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。
使用していない入出力端子は,出力状態に設定して開放とするか,入力状態に設定して入力端子と同じ処理をしてくだ
さい。使用していない出力端子は,開放としてください。
・A/D コンバータの電源端子処理
A/D コンバータを使用しない場合には , AVcc = Vcc, AVss = Vss となるように接続してください。
AVCC に載るノイズにより精度が悪化する恐れがありますので , 本デバイスの近くで , AVCC 端子と AVSS 端子の間に
0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続してください。
・電源端子
Vcc 端子または Vss 端子が複数ある場合,デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部
で同電位にすべきもの同士を接続してあります。不要輻射の低減,グランドレベルの上昇によるストローブ信号の誤動作
の防止,総出力電流規格を遵守などのために,必ずすべての Vcc 端子と Vss 端子を外部で電源とグランドに接続してくだ
さい。また,電流供給源と本デバイスの Vcc 端子と Vss 端子は低インピーダンスで接続してください。
本デバイスの近くで,Vcc 端子と Vss 端子の間に 0.1μF 程度のセラミックコンデンサをバイパスコンデンサとして接続
することをお勧めいたします。
12
DS07–12621-3
MB95130MB シリーズ
・モード端子 (MOD)
MOD 端子を Vcc 端子または Vss 端子に直接接続してください。
ノイズによってデバイスが意図せずにテストモードに入るのを防止するため,
MOD 端子から Vcc 端子または Vss 端子
への距離を最小にし,低インピーダンスで接続するようにプリント基板を配置してください。
セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。
VCC 端子のバイパスコンデンサは
CS より大きい容量値のコンデンサを接続してください。平滑コンデンサ CS の接続は下図を参照してください。
・C 端子接続図
C
CS
・アナログ電源
AVCC 端子は常に VCC 端子と同電位で使用してください。VCC > AVCC の場合には , AN00 端子~ AN07 端子を通して電流
が流れる場合があります。
・NC 端子の処理
NC( 内部接続 ) 端子は , 必ず開放にして使用してください。
DS07–12621-3
13
MB95130MB シリーズ
■ パラレルライタによるフラッシュメモリマイコンの書込みについて
・対応パラレルライタとアダプタ
下表に , 対応しているパラレルライタとアダプタを示します。
パッケージ
適合アダプタ型格
FPT-28P-M17
TEF110-95F136HSPF
FPT-30P-M02
TEF110-95F136MB
パラレルライタ
AF9708 (Rev 02.43E 以降 )
AF9709/B (Rev 02.43E 以降 )
(注意事項)適合アダプタ型格とパラレルライタのお問合せ先は下記のとおりです。
フラッシュサポートグループ株式会社 TEL : 053-428-8380
・セクタ構成
CPU によるアクセス時とパラレルライタ使用時の各セクタに対応するアドレスを下記に示します。
・MB95F136MBS/F136NBS/F136MBW/F136NBW/F136JBS/F136JBW
フラッシュメモリ
CPU アドレス
ライタアドレス *
8000H
18000H
FFFFH
1FFFFH
32 K バイト
* : ライタアドレスとは , フラッシュメモリにパラレルライタでデータを書き込む場合 , CPU アドレスに
対応するアドレスです。
パラレルライタを使用し書込み / 消去を行う場合 , このライタアドレスで書込み / 消去を行います。
・書込み方法
1) パラレルライタのタイプコードを “17237” に設定する。
2) プログラムデータをパラレルライタの 18000H ~ 1FFFFH にロードする。
3) パラレルライタで書き込む。
14
DS07–12621-3
MB95130MB シリーズ
■ ブロックダイヤグラム
F2MC-8FX CPU
RST
リセット制御
ROM (32 K バイト )
X0/X1
クロック制御
RAM (1 K バイト )
PG2/(X1A)*
割込み制御
PG1/(X0A)*
時計カウンタ
ワイルドレジスタ
時計プリスケーラ
外部割込み 8 チャネル
P10/UI0
P11/UO0
P12/UCK0
P13/TRG0/ADTG
P14/PPG0
P15/P16
(P00/AN00 ~ P07/AN07)
AVCC
AVSS
UART/SIO
1 チャネル
16 ビット PPG
1 チャネル
8/10 ビット
A/D コンバータ
8 チャネル
ポート
内部バス
P00/INT00 ~ P07/INT07
8/16 ビット PPG
2 チャネル
LIN-UART
1 チャネル
8/16 ビット
複合タイマ
1 チャネル
(P00/PPG00)
(P01/PPG01)
(P02/SCK)
(P03/SOT)
(P04/SIN)
(P05/TO00)
(P06/TO01)
(P12/EC0)
PF0/PF1
ポート
その他の端子
MOD, VCC, VSS, C
* : 1 系統クロック品は汎用ポート , 2 系統クロック品はサブクロック用発振端子となります。
DS07–12621-3
15
MB95130MB シリーズ
■ CPU コア
1. メモリ空間
MB95130MB シリーズのメモリ空間は 64 K バイトで , I/O 領域 , データ領域とプログラム領域によって構成されます。メ
モリ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。MB95130MB シリーズの
メモリマップを以下に示します。
・メモリマップ
MB95136MB
0000H
MB95F136MBS/F136NBS
MB95F136MBW/F136NBW
MB95F136JBS/F136JBW
0000H
I/O
I/O
0080H
I/O
RAM 1 K バイト
0100H レジスタ
0200H
0080H RAM 1 K バイト
0100H レジスタ
0080H
0200H
0200H
0480H
0480H
アクセス禁止
0F80H
1000H
アクセス禁止
0F80H
拡張 I/O
1000H
アクセス禁止
フラッシュ
メモリ
60 K バイト
8000H
フラッシュ
メモリ
32 K バイト
マスク ROM
32 K バイト
FFFFH
拡張 I/O
1000H
8000H
RAM 3.75 K バイト
0100H レジスタ
アクセス禁止
0F80H
拡張 I/O
16
MB95FV100D-103
0000H
FFFFH
FFFFH
DS07–12621-3
MB95130MB シリーズ
2. レジスタ
MB95130MB シリーズには , CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 種類のレジスタがあ
ります。専用レジスタは以下のものが該当します。
プログラムカウンタ (PC)
アキュムレータ (A)
:16 ビット長 , 命令格納位置を示します。
:16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側
の 1 バイトを使用します。
テンポラリアキュムレータ (T) :16 ビット長 , アキュムレータとの間で演算を行います。
8 ビットデータ処理命令では下位側の 1 バイトを使用します。
インデックスレジスタ (IX)
:16 ビット長 , インデックス修正を行うレジスタです。
エクストラポインタ (EP)
:16 ビット長 , メモリアドレスを示すポインタです。
スタックポインタ (SP)
:16 ビット長 , スタック領域を示します。
プログラムステータス (PS)
:16 ビット長 , レジスタバンクポインタ , ダイレクトバンクポインタおよびコンディ
ションコードレジスタを格納するレジスタです。
初期値
16 ビット
PC
:プログラムカウンタ
FFFDH
AH
AL
:アキュムレータ
0000H
TH
TL
:テンポラリアキュムレータ
0000H
IX
:インデックスレジスタ
0000H
EP
:エクストラポインタ
0000H
SP
:スタックポインタ
0000H
PS
:プログラムステータス
0030H
さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) から構成され , 下位 8 ビッ
トがコンディションコードレジスタ (CCR) となります ( 下図を参照してください ) 。
・プログラムステータスの構造
bit15 bit14 bit13 bit12 bit11 bit10
PS
R4
R3
R2
RP
DS07–12621-3
R1
R0
DP2
bit9
bit8
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
DP1
DP0
H
I
IL1
IL0
N
Z
V
C
DP
CCR
17
MB95130MB シリーズ
RP は現在使用しているレジスタバンクのアドレスを示します。RP の内容と実アドレスの関係は下図に示す変換規則に
なっています。
・汎用レジスタ領域の実アドレス変換規則
オペコード下位
RP 上位
"0"
"0"
"0"
"0"
"0"
"0"
"0"
"1"
R4
R3
R2
R1
R0
b2
b1
b0
発生アドレス A15 A14 A13 A12 A11 A10 A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
DP は 0080H ~ 00FFH へのダイレクトアドレスを用いた命令 (MOV A, dir など 16 種類 ) をマッピングする領域を指定し
ます。
ダイレクトバンクポインタ (DP2 ~ DP0)
指定アドレス領域
マッピング領域
XXXB ( マッピングに影響しません )
0000H ~ 007FH
0000H ~ 007FH ( マッピングなし )
000B ( 初期値 )
0080H ~ 00FFH ( マッピングなし )
001B
0100H ~ 017FH
010B
0180H ~ 01FFH
011B
0080H ~ 00FFH
100B
0200H ~ 027FH
0280H ~ 02FFH
101B
0300H ~ 037FH
110B
0380H ~ 03FFH
111B
0400H ~ 047FH
CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。
H フラグ :演算の結果 , bit3 から bit4 への繰上げや借越しが発生した場合 , “1” にセットされ , それ以外の場合は “0”
にクリアされます。このフラグは十進補正命令用です。
I フラグ :このフラグが “1” の場合,割込みを許可し , “0” の場合,割込みを禁止します。リセット時に “0” にクリア
されます。
IL1, IL0 :現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の
み , 割込み処理を行います。
IL1
IL0
割込みレベル
優先順位
0
0
0
高い
0
1
1
1
0
2
1
1
3
低い ( 割込みなし )
N フラグ :演算の結果 , 最上位ビットが “1” の場合,“1” にセットされ , “0” の場合は “0” にクリアされます。
Z フラグ :演算の結果 , “0” であれば “1” にセットされ , それ以外の場合は “0” にクリアされます。
V フラグ :演算の結果 , 2 の補数のオーバフローが発生した場合,“1” にセットされ , それ以外の場合は “0” にクリア
されます。
C フラグ :演算の結果 , bit7 から繰上げや借越しが発生した場合 , “1” にセットされ , それ以外の場合は “0” にクリア
されます。また , シフト命令ではシフトアウトした値になります。
18
DS07–12621-3
MB95130MB シリーズ
また , 汎用レジスタとして , 以下のものがあります。
汎用レジスタ:8 ビット長 , データを格納するレジスタ
汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ
り , MB95130MB シリーズでは全部で 32 バンクまで使用することができます。現在使用しているバンクは , レジスタバン
クポインタ (RP) で指定され , オペコードの下位 3 ビットが汎用レジスタ 0 (R0) ~汎用レジスタ (R7) を示します。
・レジスタバンク構成
8 ビット
1F8H
ここのアドレス = 0100H + 8 × (RP)
アドレス 100H
R0
R0
R0
R1
R2
R3
R4
R5
107H
R6
R1
R2
R3
R4
R5
R6
R7
R7
バンク 0
R1
R2
R3
R4
R5
R6
1FFH
R7
バンク 31
32 バンク
使用できる RAM 容量に
よって , バンク数は制限
されます。
メモリ領域
DS07–12621-3
19
MB95130MB シリーズ
■ I/O マップ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0000H
PDR0
ポート 0 データレジスタ
R/W
00000000B
0001H
DDR0
ポート 0 方向レジスタ
R/W
00000000B
0002H
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
⎯
( 使用禁止 )
⎯
⎯
0005H
WATR
発振安定待ち時間設定レジスタ
R/W
11111111B
0006H
PLLC
PLL 制御レジスタ
R/W
00000000B
0007H
SYCC
システムクロック制御レジスタ
R/W
1010X011B
0008H
STBC
スタンバイ制御レジスタ
R/W
00000000B
0009H
RSRR
リセット要因レジスタ
R/W
XXXXXXXXB
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00000000B
~
0027H
⎯
( 使用禁止 )
⎯
⎯
0028H
PDRF
ポート F データレジスタ
R/W
00000000B
0029H
DDRF
ポート F 方向レジスタ
R/W
00000000B
002AH
PDRG
ポート G データレジスタ
R/W
00000000B
002BH
DDRG
ポート G 方向レジスタ
R/W
00000000B
002CH
PUL0
ポート 0 プルアップレジスタ
R/W
00000000B
002DH
PUL1
ポート 1 プルアップレジスタ
R/W
00000000B
~
0034H
⎯
( 使用禁止 )
⎯
⎯
0035H
PULG
ポート G プルアップレジスタ
R/W
00000000B
0036H
T01CR1
8/16 ビット複合タイマ 01 制御ステータスレジスタ 1 ch.0
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 制御ステータスレジスタ 1 ch.0
R/W
00000000B
0038H,
0039H
⎯
( 使用禁止 )
⎯
⎯
003AH
PC01
8/16 ビット PPG1 制御レジスタ ch.0
R/W
00000000B
003BH
PC00
8/16 ビット PPG0 制御レジスタ ch.0
R/W
00000000B
~
0041H
⎯
( 使用禁止 )
⎯
⎯
0042H
PCNTH0
16 ビット PPG 状態制御レジスタ上位 ch.0
R/W
00000000B
0043H
PCNTL0
16 ビット PPG 状態制御レジスタ下位 ch.0
R/W
00000000B
⎯
( 使用禁止 )
⎯
⎯
000DH
002EH
003CH
0044H
~
0047H
(続く)
20
DS07–12621-3
MB95130MB シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0048H
EIC00
外部割込み回路制御レジスタ ch.0, ch.1
R/W
00000000B
0049H
EIC10
外部割込み回路制御レジスタ ch.2, ch.3
R/W
00000000B
004AH
EIC20
外部割込み回路制御レジスタ ch.4, ch.5
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch.6, ch.7
R/W
00000000B
~
004FH
⎯
( 使用禁止 )
⎯
⎯
0050H
SCR
LIN-UART シリアル制御レジスタ
R/W
00000000B
0051H
SMR
LIN-UART シリアルモードレジスタ
R/W
00000000B
0052H
SSR
LIN-UART シリアルステータスレジスタ
R/W
00001000B
0053H
RDR/TDR
LIN-UART 受信 / 送信データレジスタ
R/W
00000000B
0054H
ESCR
LIN-UART 拡張ステータス制御レジスタ
R/W
00000100B
0055H
ECCR
LIN-UART 拡張通信制御レジスタ
R/W
000000XXB
0056H
SMC10
UART/SIO シリアルモード制御レジスタ 1 ch.0
R/W
00000000B
0057H
SMC20
UART/SIO シリアルモード制御レジスタ 2 ch.0
R/W
00100000B
0058H
SSR0
UART/SIO シリアルステータスレジスタ ch.0
R/W
00000001B
0059H
TDR0
UART/SIO シリアル出力データレジスタ ch.0
R/W
00000000B
005AH
RDR0
UART/SIO シリアル入力データレジスタ ch.0
R
00000000B
~
006BH
⎯
( 使用禁止 )
⎯
⎯
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータ データレジスタ上位
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータ データレジスタ下位
R/W
00000000B
0070H
WCSR
時計カウンタ制御レジスタ
R/W
00000000B
0071H
⎯
( 使用禁止 )
⎯
⎯
0072H
FSR
フラッシュメモリステータスレジスタ
R/W
000X0000B
0073H
⎯
( 使用禁止 )
⎯
⎯
0074H
⎯
( 使用禁止 )
⎯
⎯
0075H
⎯
( 使用禁止 )
⎯
⎯
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
⎯
レジスタバンクポインタ (RP) ,
ダイレクトバンクポインタ (DP) のミラー
⎯
⎯
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH
ILR2
割込みレベル設定レジスタ 2
R/W
11111111B
007CH
ILR3
割込みレベル設定レジスタ 3
R/W
11111111B
007DH
ILR4
割込みレベル設定レジスタ 4
R/W
11111111B
007EH
ILR5
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
⎯
( 使用禁止 )
⎯
⎯
004CH
005BH
(続く)
DS07–12621-3
21
MB95130MB シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0F80H
WRARH0
ワイルドレジスタアドレス設定レジスタ上位 ch.0
R/W
00000000B
0F81H
WRARL0
ワイルドレジスタアドレス設定レジスタ下位 ch.0
R/W
00000000B
0F82H
WRDR0
ワイルドレジスタデータ設定レジスタ ch.0
R/W
00000000B
0F83H
WRARH1
ワイルドレジスタアドレス設定レジスタ上位 ch.1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタアドレス設定レジスタ下位 ch.1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタデータ設定レジスタ ch.1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタアドレス設定レジスタ上位 ch.2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ下位 ch.2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch.2
R/W
00000000B
~
0F91H
⎯
( 使用禁止 )
⎯
⎯
0F92H
T01CR0
8/16 ビット複合タイマ 01 制御ステータスレジスタ 0 ch.0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 制御ステータスレジスタ 0 ch.0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ ch.0
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ ch.0
R/W
00000000B
0F96H
TMCR0
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0
R/W
00000000B
~
0F9BH
⎯
( 使用禁止 )
⎯
⎯
0F9CH
PPS01
8/16 ビット PPG1 周期設定バッファレジスタ ch.0
R/W
11111111B
0F9DH
PPS00
8/16 ビット PPG0 周期設定バッファレジスタ ch.0
R/W
11111111B
0F9EH
PDS01
8/16 ビット PPG1 デューティ設定バッファレジスタ ch.0
R/W
11111111B
0F9FH
PDS00
8/16 ビット PPG0 デューティ設定バッファレジスタ ch.0
R/W
11111111B
~
0FA3H
⎯
( 使用禁止 )
⎯
⎯
0FA4H
PPGS
8/16 ビット PPG 起動レジスタ
R/W
00000000B
0FA5H
REVC
8/16 ビット PPG 出力反転レジスタ
R/W
00000000B
~
0FA9H
⎯
( 使用禁止 )
⎯
⎯
0FAAH
PDCRH0
16 ビット PPG ダウンカウンタレジスタ上位 ch.0
R
00000000B
0FABH
PDCRL0
16 ビット PPG ダウンカウンタレジスタ下位 ch.0
R
00000000B
0FACH
PCSRH0
16 ビット PPG 周期設定バッファレジスタ上位 ch.0
R/W
11111111B
0FADH
PCSRL0
16 ビット PPG 周期設定バッファレジスタ下位 ch.0
R/W
11111111B
0FAEH
PDUTH0
16 ビット PPG デューティ設定バッファレジスタ上位 ch.0
R/W
11111111B
0FAFH
PDUTL0
16 ビット PPG デューティ設定バッファレジスタ下位 ch.0
R/W
11111111B
~
0FBBH
⎯
( 使用禁止 )
⎯
⎯
0FBCH
BGR1
LIN-UART ボーレートジェネレータレジスタ 1
R/W
00000000B
0FBDH
BGR0
LIN-UART ボーレートジェネレータレジスタ 0
R/W
00000000B
0F89H
0F97H
0FA0H
0FA6H
0FB0H
(続く)
22
DS07–12621-3
MB95130MB シリーズ
(続き)
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0FBEH
PSSR0
UART/SIO 専用ボーレートジェネレータ
プリスケーラ選択レジスタ ch.0
R/W
00000000B
0FBFH
BRSR0
UART/SIO 専用ボーレートジェネレータボーレート
設定レジスタ ch.0
R/W
00000000B
~
0FC2H
⎯
( 使用禁止 )
⎯
⎯
0FC3H
AIDRL
A/D 入力禁止レジスタ下位
R/W
00000000B
~
0FE2H
⎯
( 使用禁止 )
⎯
⎯
0FE3H
WCDR
時計カウンタデータレジスタ
R/W
00111111B
~
0FE6H
⎯
( 使用禁止 )
⎯
⎯
0FE7H
ILSR2
入力レベル選択レジスタ 2 ( オプション )
R/W
00000000B
0FE8H,
0FE9H
⎯
( 使用禁止 )
⎯
⎯
0FEAH
CSVCR
クロックスーパバイザ制御レジスタ
R/W
00011100B
~
0FEDH
⎯
( 使用禁止 )
⎯
⎯
0FEEH
ILSR
入力レベル選択レジスタ
R/W
00000000B
0FEFH
WICR
割込み端子制御レジスタ
R/W
01000000B
⎯
( 使用禁止 )
⎯
⎯
0FC0H
0FC4H
0FE4H
0FEBH
0FF0H
~
0FFFH
・ R/W についての説明
R/W :リード / ライト可能
R :リードオンリ
W :ライトオンリ
・ 初期値についての説明
0 :このビットの初期値は “0” です。
1 :このビットの初期値は “1” です。
X :このビットの初期値は不定です。
(注意事項)“ ( 使用禁止 ) ” への書込みは行わないでください。“ ( 使用禁止 ) ” を読み出した場合は不定が読み出されます。
DS07–12621-3
23
MB95130MB シリーズ
■ 割込み要因のテーブル
上位
下位
IRQ0
FFFAH
FFFBH
L00 [1:0]
IRQ1
FFF8H
FFF9H
L01 [1:0]
IRQ2
FFF6H
FFF7H
L02 [1:0]
IRQ3
FFF4H
FFF5H
L03 [1:0]
UART/SIO ch.0
IRQ4
FFF2H
FFF3H
L04 [1:0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ5
FFF0H
FFF1H
L05 [1:0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ6
FFEEH
FFEFH
L06 [1:0]
LIN-UART ( 受信 )
IRQ7
FFECH
FFEDH
L07 [1:0]
LIN-UART ( 送信 )
IRQ8
FFEAH
FFEBH
L08 [1:0]
( 未使用 )
IRQ9
FFE8H
FFE9H
L09 [1:0]
( 未使用 )
IRQ10
FFE6H
FFE7H
L10 [1:0]
( 未使用 )
IRQ11
FFE4H
FFE5H
L11 [1:0]
8/16 ビット PPG ch.0 ( 上位 )
IRQ12
FFE2H
FFE3H
L12 [1:0]
8/16 ビット PPG ch.0 ( 下位 )
IRQ13
FFE0H
FFE1H
L13 [1:0]
( 未使用 )
IRQ14
FFDEH
FFDFH
L14 [1:0]
16 ビット PPG ch.0
IRQ15
FFDCH
FFDDH
L15 [1:0]
( 未使用 )
IRQ16
FFDAH
FFDBH
L16 [1:0]
( 未使用 )
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1:0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1:0]
時計プリスケーラ / 時計カウンタ
IRQ20
FFD2H
FFD3H
L20 [1:0]
( 未使用 )
IRQ21
FFD0H
FFD1H
L21 [1:0]
( 未使用 )
IRQ22
FFCEH
FFCFH
L22 [1:0]
フラッシュメモリ
IRQ23
FFCCH
FFCDH
L23 [1:0]
外部割込み ch.0
外部割込み ch.4
外部割込み ch.1
外部割込み ch.5
外部割込み ch.2
外部割込み ch.6
外部割込み ch.3
外部割込み ch.7
24
ベクタテーブルの
アドレス
割込みレベル
設定レジスタ
のビット名
割込み要因
割込み
要求番号
同一レベル
優先順位
( 同時発生時 )
高い
低い
DS07–12621-3
MB95130MB シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
最小
最大
単位
備考
電源電圧 *1
Vcc
AVcc
Vss - 0.3
Vss + 6.0
V
*2
入力電圧 *1
VI
Vss - 0.3
Vss + 6.0
V
*3
出力電圧 *1
VO
Vss - 0.3
Vss + 6.0
V
*3
ICLAMP
- 2.0
+ 2.0
mA
該当端子 *4
Σ|ICLAMP|
⎯
20
mA
該当端子 *4
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流
IOL1
IOL2
⎯
IOLAV1
15
15
4
⎯
“L” レベル平均電流
mA
mA
12
IOLAV2
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
“H” レベル最大出力電流
IOH1
IOH2
⎯
- 15
- 15
-4
IOHAV1
⎯
“H” レベル平均電流
mA
mA
-8
IOHAV2
“H” レベル最大総出力電流
ΣIOH
⎯
- 100
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
- 50
mA
消費電力
Pd
⎯
320
mW
動作温度
TA
- 40
+ 105
°C
保存温度
Tstg
- 55
+ 150
°C
PF0, PF1 以外
PF0, PF1
PF0, PF1 以外
平均出力電流=動作電流 × 動作率
( 端子 1 本 )
PF0, PF1
平均出力電流=動作電流 × 動作率
( 端子 1 本 )
平均総出力電流=動作電流 × 動作率
( 端子の総和 )
PF0, PF1 以外
PF0, PF1
PF0, PF1 以外
平均出力電流=動作電流 × 動作率
( 端子 1 本 )
PF0, PF1
平均出力電流=動作電流 × 動作率
( 端子 1 本 )
平均総出力電流=動作電流 × 動作率
( 端子の総和 )
* 1:AVSS = VSS = 0.0 V を基準にしています。
* 2:AVcc と Vcc は同電位で使用してください。
* 3:VI, Vo は VCC + 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし , 外部の部品を使用し
て入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
(続く)
DS07–12621-3
25
MB95130MB シリーズ
(続き)
* 4:該当端子:P10 ~ P15, PF0, PF1 ( 非該当端子:PG1, PG2)
・推奨動作条件内で使用してください。
・直流電圧 ( 電流 ) で使用してください。
・+ B 信号は,VCC 電圧を超える入力信号です。+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し
+ B 信号を印加してください。
・+ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限抵
抗の値を設定してください。
・低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , + B 入力電位が保護ダイオード
を通して Vcc 端子の電位を上昇させ , 他の機器へ影響を及ぼします。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は , 端子から電源が供給
されているため , 不完全な動作を行う可能性があります。
・電源投入時に+ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電源
電圧になる可能性があります。
・+ B 入力端子は , 開放状態にならないようにしてください。
・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子など ) は , + B 入力ができません。
・推奨回路例
・入出力等価回路
保護ダイオード
Vcc
P-ch
制限
抵抗
+ B 入力 (0 V ~ 16 V)
N-ch
R
<注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
26
DS07–12621-3
MB95130MB シリーズ
2. 推奨動作条件
(AVss = Vss = 0.0 V)
項目
規格値
記号
単位
最小
最大
VCC,
AVCC
2.42 *2
5.5 *1
2.3
5.5
平滑コンデンサ
CS
0.1
1.0
μF
動作温度
TA
- 40
+ 105
°C
電源電圧
V
備考
通常動作の場合
ストップモードでの状態保持
*3
* 1: 動作周波数により異なります。
* 2: 低電圧検出リセット使用時は , 2.88 V となります。
* 3: セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデン
サは CS より大きい容量値のコンデンサを接続してください。平滑コンデンサ CS の接続は下図を参照してください。
・C 端子接続図
C
CS
<注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–12621-3
27
MB95130MB シリーズ
3. 直流規格
(Vcc = AVcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
“H” レベル
入力電圧
記号
端子名
条件
規格値
最小
標準
最大
0.7 VCC
⎯
VCC +
0.3
⎯
VIHSI P00 ~ P07, P10 ~ P16,
PF0, PF1, PG1, PG2
⎯
0.8 VCC
⎯
VCC +
0.3
VIHA P00 ~ P07, P10 ~ P16,
PF0, PF1, PG1, PG2
⎯
0.8 Vcc
⎯
VCC +
0.3
V
オートモーティブ入力
レベルが選択された場
合の端子入力
⎯
0.7 VCC
⎯
VCC +
0.3
V
CMOS 入力
( フラッシュメモリ品 )
⎯
0.8 VCC
⎯
Vcc +
0.3
V
ヒステリシス入力
( マスク ROM 品 )
P04 (SIN 時選択可能 ) ,
P10 (UI0 時選択可能 )
⎯
VSS - 0.3
⎯
0.3 VCC
V
ヒステリシス入力
VILS P00 ~ P07, P10 ~ P16,
PF0, PF1, PG1, PG2
⎯
VSS - 0.3
⎯
0.2 VCC
V
ヒステリシス入力
VILA P00 ~ P07, P10 ~ P16,
PF0, PF1, PG1, PG2
⎯
Vss - 0.3
⎯
0.5 Vcc
V
オートモーティブ入力
レベルが選択された場
合の端子入力
⎯
VSS - 0.3
⎯
0.3 VCC
V
CMOS 入力
( フラッシュメモリ品 )
⎯
VSS - 0.3
⎯
0.2 VCC
V
ヒステリシス入力
( マスク ROM 品 )
VIL
ヒステリシス入力
V
ヒステリシス入力
VILM RST, MOD
“H” レベル
出力電圧
“L” レベル
出力電圧
入力リーク
電流 (Hi-Z
出力リーク
電流 )
VOH1 PF0, PF1 以外の
出力端子
IOH =- 4.0 mA
VCC - 0.5
⎯
?
V
VOH2 PF0, PF1
IOH =- 8.0 mA
VCC - 0.5
⎯
?
V
VOL1 PF0, PF1 以外の 1
出力端子 , RST*
IOL = 4.0 mA
⎯
⎯
0.4
V
VOL2 PF0, PF1
IOL = 12 mA
⎯
⎯
0.4
V
-5
⎯
+5
μA プルアップ禁止設定の
場合
25
50
100
kΩ プルアップ許可設定の
場合
VI = Vcc
50
100
200
kΩ マスク ROM 品のみ
VCC = 5.5 V,
FCH = 20 MHz,
FMP = 10 MHz
メインクロック
モード
(2 分周 )
⎯
9.5
12.5
フラッシュメモリ品
mA ( フラッシュメモリ書込
み , 消去以外の場合 )
⎯
30
35
フラッシュメモリ品
mA ( フラッシュメモリ書込
み , 消去の場合 )
⎯
7.2
9.5
mA マスク ROM 品
ILI
P00 ~ P07, P10 ~ P16,
0.0 V < VI < Vcc
PF0, PF1, PG1, PG2
プルアップ
抵抗
RPULL P00 ~ P07, P10 ~ P16, VI = 0.0 V
PG1, PG2
プルダウン
抵抗
RMOD MOD
電源電流 *2
備考
VIHI P04 (SIN 時選択可能 ) ,
P10 (UI0 時選択可能 )
VIHM RST, MOD
“L” レベル
入力電圧
単位
ICC
Vcc
( 外部クロック動作 )
(続く)
28
DS07–12621-3
MB95130MB シリーズ
(Vcc = AVcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C )
項目
記号
端子名
規格値
単位
備考
最小
標準
最大
⎯
15.2
20.0
mA
フラッシュメモリ品
( フラッシュメモリ
書込み , 消去以外の
場合 )
⎯
35.7
42.5
mA
フラッシュメモリ品
( フラッシュメモリ
書込み , 消去の場合 )
⎯
11.6
15.2
mA
マスク ROM 品
VCC = 5.5 V,
FCH = 20 MHz,
FMP = 10 MHz
メインスリープモード
(2 分周 )
⎯
4.5
7.5
mA
FCH = 32 MHz,
FMP = 16 MHz
メインスリープモード
(2 分周 )
⎯
7.2
12.0
mA
ICCL
VCC = 5.5 V, FCL = 32 kHz,
FMPL = 16 kHz
サブクロックモード
(2 分周 ) ,
TA =+ 25 °C
⎯
45
100
μA
2 系統クロック品のみ
ICCLS
VCC = 5.5 V, FCL = 32 kHz,
FMPL = 16 kHz
サブスリープモード
(2 分周 ) ,
TA =+ 25 °C
⎯
10
81
μA
2 系統クロック品のみ
VCC = 5.5 V, FCL = 32 kHz
時計モード
メインストップモード
TA =+ 25 °C
⎯
4.6
27
μA
2 系統クロック品のみ
VCC = 5.5 V, FCH = 4 MHz,
FMP = 10 MHz
メイン PLL モード
(2.5 逓倍 )
⎯
9.3
12.5
mA
フラッシュメモリ品
⎯
7
9.5
mA
マスク ROM 品
FCH = 6.4 MHz,
FMP = 16 MHz
メイン PLL モード
(2.5 逓倍 )
⎯
14.9
20.0
mA
フラッシュメモリ品
⎯
11.2
15.2
mA
マスク ROM 品
⎯
160
400
μA
2 系統クロック品のみ
⎯
0.15
1.1
mA
⎯
3.5
20.0
μA
⎯
2.4
4.7
mA
FCH = 32 MHz,
FMP = 16 MHz
メインクロックモード
(2 分周 )
ICC
ICCS
電源電流 *
条件
2
Vcc
( 外部クロッ
ク動作 )
ICCT
ICCMPLL
VCC = 5.5 V, FCL = 32 kHz,
FMPL = 128 kHz
サブ PLL モード
(4 逓倍 ) ,
TA =+ 25 °C
VCC = 5.5 V, FCH = 10 MHz
タイムベースタイマモード
TA =+ 25 °C
VCC = 5.5 V,
サブストップモード
TA =+ 25 °C
ICCSPLL
ICTS
ICCH
IA
AVcc
VCC = 5.5 V, FCH = 16 MHz
A/D 変換動作時
1 系統クロック品の場
合はメインストップ
モード
(続く)
DS07–12621-3
29
MB95130MB シリーズ
(続き)
(Vcc = AVcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C )
項目
記号
端子名
電源電流 *2
IAH
AVcc
入力容量
CIN
AVcc, AVss,
C, Vcc, Vss
以外
条件
規格値
単位
最小
標準
最大
VCC = 5.5 V, FCH = 16 MHz
A/D 変換停止時
TA =+ 25 °C
⎯
1
5
μA
f = 1 MHz
⎯
5
15
pF
備考
* 1: クロックスーパバイザなし品のみ
* 2:・ 電源電流は外部クロックで規定されています。また,低電圧検出およびクロックスーパバイザのオプションを
選択された場合は,低電圧検出回路の消費電流 (ILVD) および内蔵 CR 発振器の消費電流 (ICSV) それぞれの値を電源
電流値に足してご検討くださるようお願いいたします。
・ FCH, FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。
・ FMP, FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。
30
DS07–12621-3
MB95130MB シリーズ
4. 交流規格
(1) クロックタイミング
(Vcc = 2.42 V ~ 5.0 V, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
FCH
端子名
条件
X0, X1
クロック周波数
FCL
X0A, X1A
⎯
クロックサイクルタイム
入力クロックパルス幅
入力クロック立上り ,
立下り時間
DS07–12621-3
規格値
単位
備考
最小
標準
最大
1.00
⎯
16.25
MHz
メイン発振回路使用の
場合
1.00
⎯
32.50
MHz
外部クロック使用の場合
3.00
⎯
10.00
MHz
メイン PLL1 逓倍
3.00
⎯
8.13
MHz
メイン PLL2 逓倍
3.00
⎯
6.50
MHz
メイン PLL2.5 逓倍
3.00
⎯
4.06
MHz
メイン PLL4 逓倍
⎯
32.768
⎯
kHz
サブ発振回路使用の場合
⎯
32.768
⎯
kHz
サブ PLL 使用の場合
VCC = 2.3 V ~ 3.6 V
61.5
⎯
1000
ns
発振回路使用の場合
30.8
⎯
1000
ns
外部クロック使用の場合
tHCYL
X0, X1
tLCYL
X0A, X1A
⎯
30.5
⎯
μs
サブクロック使用の場合
tWH1
tWL1
X0
61.5
⎯
⎯
ns
tWH2
tWL2
X0A
⎯
15.2
⎯
μs
外部クロック使用の場合
デューティ比 30%~ 70%
を目安としてください。
tCR
tCF
X0, X0A
⎯
⎯
5
ns
外部クロック使用の場合
31
MB95130MB シリーズ
・外部クロック使用の場合の入力波形 ( メインクロック )
tHCYL
tWH1
tWL1
tCR
tCF
0.8 VCC 0.8 VCC
X0
0.2 VCC
0.2 VCC
0.2 VCC
・メインクロック入力ポート外部接続図
水晶振動子使用時
または
セラミック振動子使用時
外部クロック使用時
マイクロ
コントローラ
X0
X1
マイクロ
コントローラ
X0
X1
開放
FCH
FCH
C1
C2
・外部クロック使用の場合の入力波形 ( サブクロック )
tLCYL
tWH2
tCR
tWL2
tCF
0.8 VCC 0.8 VCC
X0A
0.2 VCC
0.2 VCC
0.2 VCC
・サブクロック入力ポート外部接続図
水晶振動子使用時
または
セラミック振動子使用時
外部クロック使用時
マイクロ
コントローラ
X0A
X1A
マイクロ
コントローラ
X0A
X1A
FCL
開放
FCL
C1
32
C2
DS07–12621-3
MB95130MB シリーズ
(2) ソースクロック / マシンクロック
(Vcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号 端子名
ソースクロックサイクル
タイム *1
( 分周設定前のクロック )
マシンクロック周波数
単位
備考
最小
標準
最大
61.5
⎯
2000
ns
メインクロック使用の場合
最小:FCH = 8.125 MHz, PLL2 逓倍
最大:FCH = 1 MHz, 2 分周
7.6
⎯
61.0
μs
サブクロック使用の場合
最小:FCL = 32 kHz, PLL4 逓倍
最大:FCL = 32 kHz, 2 分周
0.50
⎯
16.25
16.384
⎯
131.072
kHz
61.5
⎯
32000
ns
メインクロック使用の場合
最小:FSP = 16.25 MHz, 分周なし
最大:FSP = 0.5 MHz, 16 分周
7.6
⎯
976.5
μs
サブクロック使用の場合
最小:FSPL = 131 kHz, 分周なし
最大:FSPL = 16 kHz, 16 分周
FMP
0.031
⎯
16.250
MHz メインクロック使用の場合
FMPL
1.024
⎯
131.072
kHz
tSCLK
FSP
ソースクロック周波数
FSPL
マシンクロックサイクル
タイム *2
( 最小命令実行時間 )
規格値
⎯
MHz メインクロック使用の場合
tMCLK
サブクロック使用の場合
サブクロック使用の場合
* 1: マシンクロック分周比選択ビット (SYCC:DIV1, DIV0) による分周設定前のクロックです。本ソースクロックがマ
シンクロック分周比選択ビット (SYCC:DIV1, DIV0) により分周され , マシンクロックとなります。なお , ソース
クロックは , 以下から選択が可能です。
・メインクロックの 2 分周
・メインクロックの PLL 逓倍 (1, 2, 2.5, 4 逓倍から選択 )
・サブクロックの 2 分周
・サブクロックの PLL 逓倍 (2, 3, 4 逓倍から選択 )
* 2: マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択が可能です。
・ソースクロック ( 分周なし )
・ソースクロックの 4 分周
・ソースクロックの 8 分周
・ソースクロックの 16 分周
・クロック生成部の概略図
FCH
( メイン発振 )
2 分周
メイン PLL
×1
×2
×2.5
×4
SCLK
( ソースクロック )
FCL
( サブ発振 )
2 分周
サブ PLL
×2
×3
×4
DS07–12621-3
分周回路
×1
×1/4
×1/8
×1/16
MCLK
( マシンクロック )
クロックモード選択ビット
(SYCC:SCS1, SCS0)
33
MB95130MB シリーズ
・動作電圧-動作周波数 (TA =- 40 °C ~+ 105 °C)
・MB95136MB/F136MBS/F136NBS/F136MBW/F136NBW/F136JBS/F136JBW
メインクロックモード , メイン PLL
モード動作保証範囲
サブ PLL, サブクロックモード ,
時計モード動作保証範囲
5.5
動作電圧 (V)
動作電圧 (V)
5.5
2.42
16.384 kHz
32 kHz
3.5
2.42
0.5 MHz 3 MHz
131.072 kHz
16.25 MHz
10 MHz
PLL 動作保証範囲
メインクロック動作保証範囲
PLL 動作保証範囲
ソースクロック周波数 (FSP)
ソースクロック周波数 (FSPL)
・動作電圧-動作周波数 (TA =+ 5 °C ~+ 35 °C)
・MB95FV100D-103
メインクロックモード , メイン PLL
モード動作保証範囲
サブ PLL, サブクロックモード ,
時計モード動作保証範囲
5.5
動作電圧 (V)
動作電圧 (V)
5.5
2.7
16.384 kHz
32 kHz
131.072 kHz
PLL 動作保証範囲
ソースクロック周波数 (FSPL)
34
3.5
2.7
0.5 MHz 3 MHz
16.25 MHz
10 MHz
PLL 動作保証範囲
メインクロック動作保証範囲
ソースクロック周波数 (FSP)
DS07–12621-3
MB95130MB シリーズ
・メイン PLL 動作周波数
[MHz]
16.25
16
15
4 逓倍
12
ソースクロック周波数 (FSP)
2.5 逓倍
10
1 逓倍
2 逓倍
7.5
6
5
3
0
3
4
4.062
5
6.4
6.5
8
8.125
10 [MHz]
メイン発振 (FCH)
DS07–12621-3
35
MB95130MB シリーズ
(3) 外部リセット
(Vcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
規格値
記号 端子名
最小
最大
ns
通常動作の場合
振動子の発振時間 *
+ 100
⎯
μs
ストップモード , サブクロックモード ,
サブスリープモード , 時計モードの場合
100
⎯
μs
タイムベースタイマモードの場合
2
tRSTL
RST
備考
⎯
2 tMCLK*1
RST “L” レベル
パルス幅
単位
* 1: tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。
* 2: 振動子の発振開始時間は , 振幅の 90%に達するまで時間です。水晶振動子は数 ms ~数十 ms, セラミック振動子は
数百 μs ~数 ms, 外部クロックは 0 ms となります。
・通常動作の場合
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合
tRSTL
RST
0.2 VCC
0.2 VCC
振幅の
90%
X0
内部動作
クロック
振動子の
発振時間
100 μs
発振安定待ち時間
命令実行
内部リセット
36
DS07–12621-3
MB95130MB シリーズ
(4) パワーオンリセット
(AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
電源立上り時間
電源断時間
記号
tR
tOFF
端子名
VCC
tR
規格値
条件
単位
最小
最大
⎯
⎯
50
ms
⎯
1
⎯
ms
備考
電源投入までの待ち時間
tOFF
2.5 V
VCC
0.2 V
0.2 V
0.2 V
(注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変
化させる場合は,下図のように立上りの傾きを , 30 mV/ms 以下にしてください。
VCC
立上りの傾きを , 30 mV/ms 以下
にしてください。
2.3 V
ストップモードでの状態保持
VSS
DS07–12621-3
37
MB95130MB シリーズ
(5) 周辺入力タイミング
(Vcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
規格値
記号
端子名
周辺入力 “H” パルス幅
tILIH
周辺入力 “L” パルス幅
tIHIL
INT00 ~ INT07,
EC0, TRG0/ADTG
単位
最小
最大
2 tMCLK*
⎯
ns
2 tMCLK*
⎯
ns
*:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tILIH
tIHIL
0.8 VCC 0.8 VCC
INT00 ~ INT07,
EC0,TRG0/ADTG
38
0.2 VCC
0.2 VCC
DS07–12621-3
MB95130MB シリーズ
(6) UART/SIO シリアル I/O タイミング
(Vcc = 5.0 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
UCK0
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
規格値
単位
最小
最大
4 tMCLK*
⎯
ns
- 190
+ 190
ns
2 tMCLK*
⎯
ns
UCK ↓ → UO 時間
tSLOV
UCK0, UO0
有効 UI → UCK ↑
tIVSH
UCK0, UI0
UCK ↑→ 有効 UI ホールド時間
tSHIX
UCK0, UI0
2 tMCLK*
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
UCK0
4 tMCLK*
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
UCK0
4 tMCLK*
⎯
ns
UCK ↓ → UO 時間
tSLOV
UCK0, UO0
⎯
190
ns
有効 UI → UCK ↑
tIVSH
UCK0, UI0
2 tMCLK*
⎯
ns
UCK ↑→ 有効 UI ホールド時間
tSHIX
UCK0, UI0
2 tMCLK*
⎯
ns
外部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
*:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
UCK0
2.4 V
0.8 V
0.8 V
tSLOV
UO0
2.4 V
0.8 V
tIVSH
UI0
tSHIX
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC 0.8 VCC
UCK0
0.2 VCC 0.2 VCC
tSLOV
UO0
2.4 V
0.8 V
tIVSH
UI0
DS07–12621-3
tSHIX
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
39
MB95130MB シリーズ
(7) LIN-UART タイミング
サンプリングクロックの立上りエッジでサンプリング *1, シリアルクロック遅延禁止 *2
(ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 0)
(VCC = 5.0 V±10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
- 95
+ 95
ns
tMCLK*3 + 190
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
0
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
3 tMCLK*3 - tR
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK
tMCLK*3 + 95
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOVE
SCK, SOT
⎯
2 tMCLK*3 + 95
ns
有効 SIN → SCK ↑
tIVSHE
SCK, SIN
190
⎯
ns
SCK ↑→ 有効 SIN ホールド時間
tSHIXE
SCK, SIN
tMCLK*3 + 95
⎯
ns
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
外部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOVI
2.4 V
SOT
0.8 V
tIVSHI
tSHIXI
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSHSL
tSLSH
SCK
0.8 VCC
0.8 VCC
0.2 VCC
tF
SOT
0.8 VCC
0.2 VCC
tR
tSLOVE
2.4 V
0.8 V
tIVSHE
SIN
tSHIXE
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
40
DS07–12621-3
MB95130MB シリーズ
サンプリングクロックの立下りエッジでサンプリング *1, シリアルクロック遅延禁止 *2
(ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 0)
(VCC = 5.0 V±10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
- 95
+ 95
ns
tMCLK* + 190
⎯
ns
⎯
ns
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
0
シリアルクロック “H” パルス幅
tSHSL
SCK
3 tMCLK* - tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
3
tMCLK* + 95
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK, SOT
⎯
3
2 tMCLK* + 95
ns
有効 SIN → SCK ↓
tIVSLE
SCK, SIN
190
⎯
ns
SCK ↓→ 有効 SIN ホールド時間
tSLIXE
SCK, SIN
3
tMCLK* + 95
⎯
ns
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
3
3
外部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
2.4 V
0.8 V
tSHOVI
2.4 V
SOT
0.8 V
tIVSLI
tSLIXI
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSHSL
SCK
0.8 VCC
tSLSH
0.8 VCC
0.2 VCC
tR
SOT
0.2 VCC
tF
tSHOVE
2.4 V
0.8 V
tIVSLE
SIN
tSLIXE
0.8 VCC 0.8 VCC
0.2 VCC 0.2 VCC
DS07–12621-3
41
MB95130MB シリーズ
サンプリングクロックの立上りエッジでサンプリング *1, シリアルクロック遅延許可 *2
(ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 1)
(VCC = 5.0 V±10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
SOT → SCK ↓ 遅延時間
tSOVLI
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
- 95
+ 95
ns
3
tMCLK* + 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
0.8 V
SOT
2.4 V
0.8 V
2.4 V
0.8 V
tIVSLI
SIN
0.8 VCC
0.2 VCC
42
0.8 V
tSHOVI
tSOVLI
tSLIXI
0.8 VCC
0.2 VCC
DS07–12621-3
MB95130MB シリーズ
サンプリングクロックの立下りエッジでサンプリング *1, シリアルクロック遅延許可 *2
(ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 1)
(VCC = 5.0 V±10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑ → 有効 SIN ホールド時間
tSHIXI
SCK, SIN
SOT → SCK ↑ 遅延時間
tSOVHI
規格値
条件
内部クロック動作
出力端子:
CL = 80 pF + 1 TTL.
単位
最小
最大
5 tMCLK*3
⎯
ns
- 95
+ 95
ns
3
tMCLK* + 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
* 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。
* 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
* 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
2.4 V
0.8 V
tSOVHI
SOT
2.4 V
0.8 V
2.4 V
0.8 V
tIVSHI
SIN
DS07–12621-3
tSLOVI
0.8 VCC
0.2 VCC
tSHIXI
0.8 VCC
0.2 VCC
43
MB95130MB シリーズ
(8) 低電圧検出
(AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
規格値
最小
標準
最大
単位
備考
解除電圧
VDL+
2.52
2.70
2.88
V
電源上昇の場合
検出電圧
VDL-
2.42
2.60
2.78
V
電源降下の場合
ヒステリシス幅
VHYS
70
100
⎯
mV
電源開始電圧
Voff
⎯
⎯
2.3
V
電源到達電圧
Von
4.9
⎯
⎯
V
0.3
⎯
⎯
μs
リセット解除信号が発生する電源の傾き
⎯
3000
⎯
μs
リセット解除信号が規格内 (VDL+) で発生する電源の
傾き
300
⎯
⎯
μs
リセット検出信号が発生する電源の傾き
⎯
300
⎯
μs
リセット検出信号が規格内 (VDL-) で発生する電源の
傾き
電源電圧変化時間
( 電源上昇の場合 )
tr
電源電圧変化時間
( 電源降下の場合 )
tf
リセット解除遅延時間
td1
⎯
⎯
400
μs
リセット検出遅延時間
td2
⎯
⎯
30
μs
ILVD
⎯
38
50
μA
消費電流
低電圧検出回路のみの消費電流
VCC
Von
Voff
時間
VCC
tr
tf
VDL+
VHYS
VDL-
内部リセット信号
時間
td2
44
td1
DS07–12621-3
MB95130MB シリーズ
(9) クロックスーパバイザクロック
(Vcc = AVcc = 5 V±10%, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
発振周波数
規格値
単位
最小
標準
最大
fOUT
50
100
200
kHz
発振起動時間
twk
⎯
⎯
10
μs
消費電流
ICSV
⎯
20
36
μA
DS07–12621-3
備考
内蔵 CR 発振器の消費電流。100 kHz 発振の場合
45
MB95130MB シリーズ
5. A/D 変換部
(1) A/D 変換部電気的特性
(AVcc = Vcc = 4.0 V ~ 5.5 V, AVss = Vss = 0.0 V, TA =- 40 °C ~+ 105 °C)
項目
記号
分解能
総合誤差
直線性誤差
⎯
微分直線性誤差
規格値
単位
最小
標準
最大
⎯
⎯
10
bit
- 3.0
⎯
+ 3.0
LSB
- 2.5
⎯
+ 2.5
LSB
- 1.9
⎯
+ 1.9
LSB
ゼロトランジション
電圧
VOT
AVss - 1.5 LSB AVss + 0.5 LSB AVss + 2.5 LSB
V
フルスケール
トランジション電圧
VFST AVCC - 4.5 LSB AVCC - 1.5 LSB AVCC + 0.5 LSB
V
コンペア時間
サンプリング時間
⎯
0.9
⎯
16500
μs
4.5 V ≦ AVcc ≦ 5.5 V
1.8
⎯
16500
μs
4.0 V ≦ AVcc < 4.5 V
0.6
⎯
∞
μs
4.5 V ≦ AVcc ≦ 5.5 V, 外部イ
ンピーダンス< 5.4 kΩ の場合
1.2
⎯
∞
μs
4.0 V ≦ AVcc < 4.5 V, 外部イ
ンピーダンス< 2.4 kΩ の場合
⎯
アナログ入力電流
IAIN
- 0.3
⎯
+ 0.3
μA
アナログ入力電圧
VAIN
AVss
⎯
AVCC
V
46
備考
DS07–12621-3
MB95130MB シリーズ
(2) A/D 変換部の注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に
は , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。したがっ
て , A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を
最小値より長くなるように , レジスタ値と動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。また ,
サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
・アナログ入力等価回路
R
アナログ入力
コンパレータ
C
サンプリング時 ON
R
C
4.5 V ≦ AVCC ≦ 5.5 V
2.0 kΩ ( 最大 )
16 pF ( 最大 )
4.0 V ≦ AVCC < 4.5 V
8.2 kΩ ( 最大 )
16 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・外部インピーダンスと最小サンプリング時間の関係
100
90
80
70
60
50
40
30
20
10
0
AVCC ≧ 4.5 V
AVCC ≧ 4.0 V
0
2
4
6
8
10
12
( 外部インピーダンス= 0 kΩ ~ 20 kΩ の場合 )
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
( 外部インピーダンス= 0 kΩ ~ 100 kΩ の場合 )
20
18
16
14
12
10
8
6
4
2
0
14
最小サンプリング時間 (μs)
AVCC ≧ 4.5 V
AVCC ≧ 4.0 V
0
1
2
3
4
最小サンプリング時間 (μs)
・誤差について
|AVCC - AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。
DS07–12621-3
47
MB95130MB シリーズ
(3) A/D コンバータの用語の定義
・ 分解能
A/D コンバータにより識別可能なアナログ変化
10 ビットなら , アナログ電圧を 210 = 1024 の部分に分解可能
・ 直線性誤差 ( 単位:LSB)
デバイスのゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1111” ←→ “11 1111 1110”) とを結んだ直線と , 実際の特性との誤差
・ 微分直線性誤差 ( 単位:LSB)
出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
・ 総合誤差 ( 単位:LSB)
実際の値と理論値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差
および雑音に起因する誤差
理想入出力特性
総合誤差
VFST
3FFH
3FFH
3FEH
デジタル出力
デジタル出力
3FEH
1.5 LSB
3FDH
004H
003H
002H
VOT
3FDH
実際の変換特性
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
003H
002H
1 LSB
001H
001H
実際の変換特性
理想特性
0.5 LSB
AVSS
1 LSB =
AVCC
アナログ入力
AVCC - AVSS
1024
(V)
AVSS
アナログ入力
AVCC
デジタル出力 N = VNT - {1 LSB× (N - 1) + 0.5 LSB}
[LSB]
の総合誤差
1 LSB
N :A/D コンバータデジタル出力値
VNT :デジタル出力が (N - 1) H, NH に遷移する電圧
(続く)
48
DS07–12621-3
MB95130MB シリーズ
(続き)
フルスケールトランジション誤差
ゼロトランジション誤差
理想特性
004H
3FFH
デジタル出力
デジタル出力
実際の変換特性
003H
002H
実際の変換特性
理想特性
実際の変換特性
3FEH
3FDH
001H
実際の変換特性
3FCH
VOT ( 実測値 )
AVSS
AVCC
AVSS
アナログ入力
AVCC
アナログ入力
微分直線性誤差
直線性誤差
理想特性
実際の変換特性
3FFH
(N+1)H
3FEH
{1 LSB × N + VOT}
実際の変換特性
VFST
( 実測値 )
VNT
004H
実際の変換特性
003H
デジタル出力
3FDH
デジタル出力
VFST
( 実測値 )
NH
(N-1)H
VNT
実際の変換特性
理想特性
002H
V (N+1)T
(N-2)H
001H
VOT ( 実測値 )
AVSS
デジタル出力 N の =
直線性誤差
アナログ入力
VNT - {1 LSB×N + VOT}
1 LSB
AVCC
AVSS
アナログ入力
デジタル出力 N の = V (N + 1) T - VNT
1 LSB
微分直線性誤差
AVCC
-1
N :A/D コンバータデジタル出力値
VNT:デジタル出力が (N - 1) H から NH に遷移する電圧
VOT ( 理想値 ) = AVSS + 0.5 LSB [V]
VFST ( 理想値 ) = AVCC - 1.5 LSB [V]
DS07–12621-3
49
MB95130MB シリーズ
6. フラッシュメモリ書込み / 消去特性
項目
規格値
単位
備考
最小
標準
最大
チップ消去時間
⎯
1.0*1
15.0*2
s
内部での消去前書込み時間は除く。
バイト書込み時間
⎯
32
3600
μs
システムレベルのオーバヘッド時間は
除く。
10000
⎯
⎯
cycle
消去 / 書込み時の電源電圧
4.5
⎯
5.5
V
フラッシュメモリデータ保持時間
20*3
⎯
⎯
year
消去 / 書込みサイクル
平均 TA =+ 85 °C
* 1: TA =+ 25 °C, Vcc = 5.0 V, 10000 サイクル
* 2: TA =+ 85 °C, Vcc = 4.5 V, 10000 サイクル
* 3: テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ
換算しています ) 。
50
DS07–12621-3
MB95130MB シリーズ
■ マスクオプション
MB95F136MBS MB95F136MBW
MB95F136NBS MB95F136NBW
MB95F136JBS MB95F136JBW
品種名
MB95136MB
指定方法
マスク発注時に
指定
設定不可
設定不可
設定不可
選択可
1 系統
クロックモード
2 系統
クロックモード
MCU ボード上の
スイッチで切換え
No.
MB95FV100D-103
1
クロックモード選択
・ 1 系統クロックモード
・ 2 系統クロックモード
2
低電圧検出リセット*
・ 低電圧検出リセットあり
・ 低電圧検出リセットなし
マスク発注時に
指定
型格で指定
型格で指定
MCU ボード上の
スイッチで切換え
3
クロックスーパーバイザ*
・ クロックスーパバイザあり
・ クロックスーパバイザなし
マスク発注時に
指定
型格で指定
型格で指定
MCU ボード上の
スイッチで切換え
選択不可
MCU ボードスイッチ
は次のように切換え
・スーパバイザあり:
リセット出力なし
・スーパバイザなし:
リセット出力あり
4
5
リセット出力*
・ リセット出力あり
・ リセット出力なし
選択不可
(214 - 2) /FCH の
発振安定待ち
時間に固定
発振安定待ち時間
選択不可
(214 - 2) /FCH の
発振安定待ち
時間に固定
(214 - 2) /FCH の
発振安定待ち
時間に固定
(214 - 2) /FCH の発振
安定待ち時間に固定
*:クロックモード選択,低電圧検出リセット,クロックスーパバイザの選択およびリセット出力については,
下表を参照してください。
品種名
クロックモード選択 低電圧検出リセット
1 系統
MB95136MB
2 系統
MB95F136MBS
リセット出力 *
なし
なし
あり
あり
なし
あり
あり
あり
なし
なし
なし
あり
あり
なし
あり
あり
あり
なし
なし
なし
あり
あり
なし
あり
MB95F136JBS
あり
あり
なし
MB95F136MBW
なし
なし
あり
あり
なし
あり
あり
あり
なし
なし
なし
あり
あり
なし
あり
あり
あり
なし
なし
なし
あり
あり
なし
あり
あり
あり
*:クロックスーパバイザが選択された場合 , リセット出力は常に禁止されます。
なし
MB95F136NBS
MB95F136NBW
1 系統
クロックスーパバイザ
2 系統
MB95F136JBW
1 系統
MB95FV100D-103
2 系統
DS07–12621-3
51
MB95130MB シリーズ
■ オーダ型格
型格
パッケージ
MB95136MBPF
MB95F136MBSPF
MB95F136NBSPF
MB95F136MBWPF
MB95F136NBWPF
MB95F136JBSPF
MB95F136JBWPF
プラスチック・SOP, 28 ピン
(FPT-28P-M17)
MB95136MBPFV
MB95F136MBSPFV
MB95F136NBSPFV
MB95F136MBWPFV
MB95F136NBWPFV
MB95F136JBSPFV
MB95F136JBWPFV
プラスチック・SSOP, 30 ピン
(FPT-30P-M02)
MCU ボード
MB2146-303A-E
(MB95FV100D-103PBT 搭載 )
52
(
プラスチック・PFBGA, 224 ピン
(BGA-224P-M08)
)
DS07–12621-3
MB95130MB シリーズ
■ パッケージ・外形寸法図
プラスチック・SOP, 28 ピン
(FPT-28P-M17)
リードピッチ
1.27mm
パッケージ幅×
パッケージ長さ
8.6 × 17.75mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
2.80mm MAX
質量
0.82g
コード(参考)
P-SOP28-8.6×17.75-1.27
プラスチック・SOP, 28 ピン
(FPT-28P-M17)
+0.25
注 1)*1 印寸法はレジン残りを含む。
注 2)*2 印寸法はレジン残りを含まず。
注 3)端子幅および端子厚さはメッキ厚を含む。
注 4)端子幅はタイバ切断残りを含まず。
+.010
+0.03
*1 17.75 –0.20 .699 –.008
0.17 –0.04
+.001
.007 –.002
15
28
11.80±0.30
(.465±.012)
*2 8.60±0.20
INDEX
(.339±.008)
Details of "A" part
2.65±0.15
(Mounting height)
(.104±.006)
0.25(.010)
1
1.27(.050)
14
0.47±0.08
(.019±.003)
0.13(.005)
"A"
0~8°
M
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.20±0.15
(.008±.006)
(Stand off)
0.10(.004)
C
2002-2010 FUJITSU SEMICONDUCTOR LIMITED F28048S-c-3-6
単位:mm (inches)
注意:括弧内の値は参考値です。
(続く)
DS07–12621-3
53
MB95130MB シリーズ
(続き)
プラスチック・SSOP, 30 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
5.60 × 9.70mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.45mm MAX
コード(参考)
P-SSOP30-5.6×9.7-0.65
(FPT-30P-M02)
プラスチック・SSOP, 30 ピン
(FPT-30P-M02)
注 1)*1 印寸法のレジン残りは片側 +0.15(.006)MAX
注 2)*2 印寸法はレジン残りを含まず。
注 3)端子幅および端子厚さはメッキ厚を含む。
注 4)端子幅はタイバ切断残りを含まず。
*1 9.70±0.10(.382±.004)
30
0.17±0.03
(.007±.001)
16
INDEX
*2 5.60±0.10
(.220±.004)
7.60±0.20
(.299±.008)
Details of "A" part
+0.20
1.25 –0.10
+.008
.049 –.004
1
(Mounting height)
15
+0.08
0.65(.026)
"A"
0.25(.010)
0.24 –0.07
.009
+.003
–.003
0~8°
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
0.10(.004)
C
54
2003-2010 FUJITSU SEMICONDUCTOR LIMITED F30003S-c-3-6
単位:mm (inches)
注意:括弧内の値は参考値です。
DS07–12621-3
MB95130MB シリーズ
■ 本版での主な変更内容
変更箇所は , 本文中のページ左側の|によって示しています。
ページ
場所
2
■ 特長
3
■ 製品ラインナップ
変更箇所
「・パワーオンリセット」を追加
項目に「パワーオンリセット」を追加
MB95136MB のリセット出力 を変更
あり → 選択不可
25
■ 電気的特性
1. 絶対最大定格
34
■ 電気的特性
「・動作電圧-動作周波数 (TA =- 40 °C ~+ 85 °C) 動作電圧」の型
4. 交流規格
格に MB95136MB を追加
(2) ソースクロック / マシンクロック
「・メイン PLL 動作周波数」の図の x 軸を変更
マシンクロック周波数 (FMP) → メイン発振 (FCH)
35
51
■ オーダ型格
動作温度の最大定格値を変更
+ 85 → + 105
以下の製品のリセット出力を「選択不可」に変更
MB95136MB
MB95F136MBS
MB95F136NBS
MB95F136JBS
MB95F136MBW
MB95F136NBW
MB95F136JBW
下記の注記を追加
クロックスーパバイザが選択された場合 , リセット出力は常に禁止さ
れます。
DS07–12621-3
55
MB95130MB シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時~ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※ 電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部
Similar pages