3.3 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07–12629–1
8 ビット・マイクロコントローラ
CMOS
®
MB95330H シリーズ
MB95F332H/F332K/F333H/F333K/F334H/F334K
■ 概要
MB95330H シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイクロコント
ローラです。
（注意事項）F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
■ 特長
・F2MC-8FX CPU コア
コントローラに最適な命令体系
・ 乗除算命令
・ 16 ビット演算
・ ビットテストによるブランチ命令
・ ビット操作命令など
・クロック
・ 選択可能なメインクロックソース
メイン 発振クロック ( 最大 16.25 MHz, 最大マシンクロック周波数：8.125 MHz)
外部クロック ( 最大 32.5 MHz, 最大マシンクロック周波数：16.25 MHz)
メイン CR クロック (1/8/10/12.5 MHz ±2%, 最大マシンクロック周波数：12.5 MHz)
・ 選択可能なサブクロックソース
サブ 発振 クロック (32.768 kHz)
外部クロック (32.768 kHz)
サブ CR クロック ( 標準：100 kHz, 最小：50 kHz, 最大：200 kHz)
・タイマ
・ 8/16 ビット複合タイマ× 2 チャネル
・ 8/16 ビット PPG × 3 チャネル
・ 16 ビット PPG × 1 チャネル ( マルチパルスジェネレータと連動 , または独立して動作可能 )
・ 16 ビットリロードタイマ × 1 チャネル ( マルチパルスジェネレータと連動 , または独立して動作可能 )
・ タイムベースタイマ × 1 チャネル
・ 時計プリスケーラ × 1 チャネル
・UART/SIO × 1 チャネル
・ 全二重ダブルバッファ
・ クロック非同期 (UART) のシリアルデータ転送およびクロック同期 (SIO) のシリアルデータ転送が可能
（続く）
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2010.4
MB95330H シリーズ
（続き）
・I2C × 1 チャネル
・ ウェイクアップ機能内蔵
・マルチパルスジェネレータ (MPG) (DC モータ制御用 ) × 1 チャネル
・ 16 ビットリロードタイマ × 1 チャネル
・ 16 ビット PPG タイマ × 1 チャネル
・ 波形シーケンサ (16 ビットタイマ , バッファおよびコンペアクリア機能付き )
・LIN-UART
・ 全二重ダブルバッファ
・ クロック同期のシリアルデータ転送およびクロック非同期のシリアルデータ転送が可能
・外部割込み × 10 チャネル
・ エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , および両エッジから選択可能 )
・ 各種の低消費電力 ( スタンバイ ) モードからの解除としても使用可能
・8/10 ビット A/D コンバータ × 8 チャネル
・ 8 ビットまたは 10 ビット分解能の選択可能
・低消費電力 ( スタンバイ ) モード
・ ストップモード
・ スリープモード
・ 時計モード
・ タイムベースタイマモード
・I/O ポート
・ MB95F332H/F333H/F334H ( 最大ポート数：28)
汎用入出力ポート (N-ch オープンドレイン )：3 本
汎用入出力ポート (CMOS 入出力 )：25 本
・ MB95F332K/F333K/F334K ( 最大ポート数：29)
汎用入出力ポート (N-ch オープンドレイン )：4 本
汎用入出力ポート (CMOS 入出力 )：25 本
・オンチップデバッグ
・ 1 線式シリアル制御
・ シリアル書込みサポート ( 非同期モード )
・ハードウェア / ソフトウェアウォッチドッグタイマ
・ ハードウェアウォッチドッグタイマ内蔵
・低電圧検出リセット回路
・ 低電圧検出器内蔵
・クロックスーパバイザカウンタ
・ クロックスーパバイザカウンタ機能内蔵
・ポートの入力電圧レベルを変更可能
・ CMOS 入力レベル / ヒステリシス入力レベル
・デュアルオペレーションフラッシュメモリ
・ 消去 / 書込み動作・読込み動作は , 異なったバンク ( 上位バンク / 下位バンク ) で同時に行うことができます。
・フラッシュメモリセキュリティ機能
・ フラッシュメモリ内容を保護
2
DS07–12629–1
MB95330H シリーズ
■ 品種構成
品種
MB95F332H
MB95F333H
MB95F334H
MB95F332K
MB95F333K
MB95F334K
項目
分類
フラッシュメモリ品
クロックスーパ
メインクロックの発振を監視
バイザカウンタ
ROM 容量
8 K バイト
12 K バイト
20 K バイト
8 K バイト
12 K バイト
20 K バイト
RAM 容量
240 バイト
496 バイト
1008 バイト
240 バイト
496 バイト
1008 バイト
低電圧検出
なし
あり
リセット
リセット入力
専用のリセット入力あり
ソフトウェア選択
基本命令数
：136 命令
命令ビット長
：8 ビット
命令長
：1 ∼ 3 バイト
CPU 機能
データビット長
：1, 8, 16 ビット長
最小命令実行時間
：61.5 ns ( マシンクロック周波数 16.25 MHz 時 )
割込み処理時間
：0.6 µs ( マシンクロック周波数 16.25 MHz 時 )
I/O ポート ( 最大 )：29 本
I/O ポート ( 最大 )：28 本
汎用入出力
CMOS 入出力：25 本
CMOS 入出力：25 本
N-ch オープンドレイン：4 本
N-ch オープンドレイン：3 本
タイムベース
割込み周期：0.256 ms ∼ 8.3 s ( 外部クロック 4 MHz 時 )
タイマ
ハードウェア /
リセット発生周期
ソフトウェア
メイン発振クロック 10 MHz 時：105 ms ( 最小 )
ウォッチドッグ
サブ CR クロックをハードウェアウォッチドッグのソースクロックとして使用可能
タイマ
ワイルド
3 バイト分のデータ置換え可能
レジスタ
専用リロードタイマによって広範囲の通信速度の選択が可能
LIN-UART
クロック同期のシリアルデータ転送およびクロック非同期のシリアルデータ転送が可能
LIN 機能は LIN マスタまたは LIN スレーブとして使用可能
8 チャネル
8/10 ビット
A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能
2 チャネル
タイマは 8 ビットタイマ× 2 チャネル , または 16 ビットタイマ× 1 チャネルとして構成可能
8/16 ビット
タイマ機能
, PWC 機能 , PWM 機能および入力キャプチャ機能内蔵
複合タイマ
カウントクロック：内部クロック (7 種類 ) および外部クロックから選択可能
方形波出力可能
10 チャネル
外部割込み
エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , または両エッジから選択可能 )
各種スタンバイモードからの解除として使用可能
オンチップ
1 線式シリアル制御
デバッグ
シリアル書込みをサポート ( 非同期モード )
（続く）
DS07–12629–1
3
MB95330H シリーズ
（続き）
品種
MB95F332H
MB95F333H
MB95F334H
MB95F332K
MB95F333K
MB95F334K
項目
UART/SIO
1 チャネル
UART/SIO でのデータ転送可能
全二重ダブルバッファ , 可変データ長 (5/6/7/8 ビット ), ボーレートジェネレータ内蔵 , エラー検出機能
NRZ 方式転送フォーマット
LSB ファースト / MSB ファーストのデータ転送が使用可能
クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送が使用可能
1 チャネル
マスタ / スレーブ送受信
I2C
バスエラー機能 , アービトレーション機能 , 転送方向検出機能 , ウェイクアップ機能
スタートコンディションの繰り返し発生および検出機能
3 チャネル
8/16 ビット
タイマ 1 チャネルにつき 8 ビットタイマ× 2 チャネルまたは , 16 ビットタイマ× 1 チャネルとして使
PPG
用可能
カウンタ動作クロック：8 種類のクロックソースから選択可能
PWM モードまたはワンショットモードが使用可能
16 ビット
カウンタ動作クロック：8 種類のクロックソースから選択可能
PPG
外部トリガ起動対応
マルチパルスジェネレータと連動 , または独立して動作可能
2 つのクロックモードとカウンタ動作モードが使用可能
方形波出力可能
16 ビット
カウントクロック：内部クロック 7 種類および外部クロックから選択可能
リロードタイマ
2 つのカウンタ動作モード：リロードモード , ワンショットモード
マルチパルスジェネレータと連動 , または独立して動作可能
マルチパルス
16 ビット PPG タイマ：1 チャネル
16 ビット リロードタイマ動作：トグル出力 , シングルショット出力選択可
ジェネレータ
(DC モータ
イベントカウンタ：1 チャネル
制御用 )
波形シーケンサ (16 ビットタイマにバッファ機能 , コンペアクリア機能あり )
時計
8 種類のインターバル時間から選択可能
プリスケーラ
自動プログラミング , Embedded Algorithm,
書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
フラッシュ
アルゴリズム完了を示すフラグ
メモリ
書込み / 消去回数 ：100000 回
データ保持期間：20 年間
フラッシュ内容を保護するフラッシュセキュリティ機能
スタンバイ
スリープモード , ストップモード , 時計モード , タイムベースタイマモード
モード
FPT-32P-M30
DIP-32P-M06
パッケージ
LCC-32P-M19
4
DS07–12629–1
MB95330H シリーズ
■ パッケージと品種対応
品種
MB95F332H
MB95F332K
MB95F333H
MB95F333K
MB95F334H
MB95F334K
FPT-32P-M30
○
○
○
○
○
○
DIP-32P-M06
○
○
○
○
○
○
LCC-32P-M19
○
○
○
○
○
○
パッケージ
○：使用可能
DS07–12629–1
5
MB95330H シリーズ
■ 品種間の相違点と品種選択時の注意事項
・ 消費電流
オンチップデバッグ機能を使用する場合は , フラッシュ消去 / プログラムの消費電流を考慮してください。
消費電流の詳細は ,「■電気的特性」を参照してください。
・ パッケージ
各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。
・ 動作電圧
動作電圧は , オンチップデバッグ機能を使用するか使用しないかによって異なります。
動作電圧の詳細は ,「■電気的特性」を参照してください。
・ オンチップデバッグ機能
オンチップデバッグ機能を使用する場合は ,VCC, VSS, および 1 本のシリアルケーブルを評価ツールに接続する必要があ
ります。
6
DS07–12629–1
MB95330H シリーズ
32
31
30
29
28
27
26
25
Vss
X1/PF1
X0/PF0
PF2/RST
P17/TO1/SNI0
P16/UI0/PPG21
P15/UO0/PPG20
P14/UCK0/PPG01
■ 端子配列図
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
(TOP VIEW)
LQFP32
FPT-32P-M30
P13/PPG00
P12/DBG/EC0
P11/PPG11
P10/PPG10
P07/INT07/AN07
P06/INT06/AN06/TO01
P05/INT05/AN05/HCLK2/TO00
P04/INT04/AN04/SIN/HCLK1/EC0
OPT1/PPG01/TO11/P63
OPT0/PPG00/TO10/P62
INT09/SCL/TI1/P61
INT08/SDA/DTTI/P60
P00/INT00/AN00
P01/INT01/AN01
P02/INT02/AN02/SCK
P03/INT03/AN03/SOT
9
10
11
12
13
14
15
16
SNI2/X1A/PG2
SNI1/X0A/PG1
Vcc
C
OPT5/PPG21/TRG1/P67
OPT4/PPG20/PPG1/P66
OPT3/PPG11/P65
OPT2/PPG10/EC1/P64
PF2/RST
X0/PF0
X1/PF1
Vss
SNI2/X1A/PG2
SNI1/X0A/PG1
Vcc
C
OPT5/PPG21/TRG1/P67
OPT4/PPG20/PPG1/P66
OPT3/PPG11/P65
OPT2/PPG10/EC1/P64
OPT1/PPG01/TO11/P63
OPT0/PPG00/TO10/P62
INT09/SCL/TI1/P61
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
INT08/SDA/DTTI/P60
16
(TOP VIEW)
SH-DIP32
DIP-32P-M06
32
31
30
29
28
27
26
25
24
23
22
21
P17/TO1/SNI0
P16/UI0/PPG21
P15/UO0/PPG20
P14/UCK0/PPG01
P13/PPG00
P12/DBG/EC0
P11/PPG11
P10/PPG10
P07/INT07/AN07
P06/INT06/AN06/TO01
P05/INT05/AN05/HCLK2/TO00
P04/INT04/AN04/SIN/HCLK1/EC0
20
19
18
17
P03/INT03/AN03/SOT
P02/INT02/AN02/SCK
P01/INT01/AN01
P00/INT00/AN00
（続く）
DS07–12629–1
7
MB95330H シリーズ
32
31
30
29
28
27
26
25
Vss
X1/PF1
X0/PF0
PF2/RST
P17/TO1/SNI0
P16/UI0/PPG21
P15/UO0/PPG20
P14/UCK0/PPG01
（続き）
1
2
3
4
5
6
7
8
(TOP VIEW)
QFN32
LCC-32P-M19
24
23
22
21
20
19
18
17
P13/PPG00
P12/DBG/EC0
P11/PPG11
P10/PPG10
P07/INT07/AN07
P06/INT06/AN06/TO01
P05/INT05/AN05/HCLK2/TO00
P04/INT04/AN04/SIN/HCLK1/EC0
OPT1/PPG01/TO11/P63
OPT0/PPG00/TO10/P62
INT09/SCL/TI1/P61
INT08/SDA/DTTI/P60
P00/INT00/AN00
P01/INT01/AN01
P02/INT02/AN02/SCK
P03/INT03/AN03/SOT
9
10
11
12
13
14
15
16
SNI2/X1A/PG2
SNI1/X0A/PG1
Vcc
C
OPT5/PPG21/TRG1/P67
OPT4/PPG20/PPG1/P66
OPT3/PPG11/P65
OPT2/PPG10/EC1/P64
8
DS07–12629–1
MB95330H シリーズ
■ 端子機能説明
端子番号
LQFP32 ＊ 1
&
SH-DIP32 ＊ 3
QFN32 ＊ 2
端子名
入出力
回路形式＊ 4
PG2
1
5
X1A
汎用入出力ポートです。
C
SNI2
6
X0A
サブクロック用入出力発振端子です。
MPG 波形シーケンサの位置検出機能用トリガ入力端子です。
PG1
2
機能
汎用入出力ポートです。
C
SNI1
サブクロック用入力発振端子です。
MPG 波形シーケンサの位置検出機能用トリガ入力端子です。
3
7
VCC
—
電源端子です。
4
8
C
—
コンデンサ接続端子です。
汎用入出力ポートです。
大電流用端子です。
P67
5
9
PPG21
D
16 ビット PPG ch. 1 トリガ入力端子です。
OPT5
MPG 波形シーケンサ出力端子です。
汎用入出力ポートです。
大電流用端子です。
P66
6
10
PPG20
D
11
16 ビット PPG ch. 1 出力端子です。
OPT4
MPG 波形シーケンサ出力端子です。
汎用入出力ポートです。
大電流用端子です。
PPG11
D
OPT3
12
EC1
汎用入出力ポートです。
大電流用端子です。
D
13
8/16 ビット 複合タイマ ch. 1 クロック入力端子です。
PPG10
8/16 ビット PPG ch. 1 出力端子です。
OPT2
MPG 波形シーケンサ出力端子です。
汎用入出力ポートです。
大電流用端子です。
P63
9
8/16 ビット PPG ch. 1 出力端子です。
MPG 波形シーケンサ出力端子です。
P64
8
8/16 ビット PPG ch. 2 出力端子です。
PPG1
P65
7
8/16 ビット PPG ch. 2 出力端子です。
TRG1
TO11
D
8/16 ビット 複合タイマ ch. 1 出力端子です。
PPG01
8/16 ビット PPG ch. 0 出力端子です。
OPT1
MPG 波形シーケンサ出力端子です。
（続く）
DS07–12629–1
9
MB95330H シリーズ
端子番号
LQFP32 ＊ 1
&
QFN32 ＊ 2
SH-DIP32 ＊ 3
端子名
入出力
回路形式＊ 4
汎用入出力ポートです。
大電流用端子です。
P62
10
14
TO10
D
12
15
16
8/16 ビット PPG ch. 0 出力端子です。
OPT0
MPG 波形シーケンサ出力端子です。
INT09
SCL
汎用入出力ポートです。
I
TI1
16 ビット リロードタイマ ch. 1 入力端子です。
P60
汎用入出力ポートです。
INT08
SDA
I
INT00
MPG 波形シーケンサ入力端子です。
汎用入出力ポートです。
E
AN00
18
INT01
汎用入出力ポートです。
E
AN01
16
19
20
INT02
AN02
汎用入出力ポートです。
E
21
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
SCK
LIN-UART クロック入出力端子です。
P03
汎用入出力ポートです。
INT03
AN03
E
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
SOT
LIN-UART データ出力端子です。
P04
汎用入出力ポートです。
INT04
17
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
P02
15
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
P01
14
外部割込み入力端子です。
I2C データ入出力端子です。
P00
17
外部割込み入力端子です。
I2C クロック入出力端子です。
DTTI
13
8/16 ビット 複合タイマ ch. 1 出力端子です。
PPG00
P61
11
機能
AN04
SIN
HCLK1
EC0
外部割込み入力端子です。
F
A/D コンバータアナログ入力端子です。
LIN-UART データ入力端子です。
外部クロック入力端子です。
8/16 ビット 複合タイマ ch. 0 クロック入力端子です。
（続く）
10
DS07–12629–1
MB95330H シリーズ
端子番号
LQFP32 ＊ 1
&
SH-DIP32 ＊ 3
QFN32 ＊ 2
端子名
入出力
回路形式＊ 4
P05
汎用入出力ポートです。
INT05
18
22
AN05
外部割込み入力端子です。
E
HCLK2
8/16 ビット 複合タイマ ch. 0 出力端子です。
P06
19
23
AN06
汎用入出力ポートです。
E
8/16 ビット 複合タイマ ch. 0 出力端子です。
P07
24
INT07
汎用入出力ポートです。
E
AN07
21
22
25
26
P10
PPG10
P11
PPG11
27
DBG
G
24
28
PPG00
G
29
UCK0
汎用入出力ポートです。
H
G
UO0
汎用入出力ポートです。
G
汎用入出力ポートです。
G
UI0
汎用入出力ポートです。
J
PPG21
32
TO1
汎用入出力ポートです。
G
SNI0
1
RST
16 ビット リロードタイマ ch. 1 出力端子です。
MPG 波形シーケンサの位置検出機能用トリガ入力端子です。
PF2
29
UART/SIO ch. 0 データ入力端子です。
8/16 ビット PPG ch. 2 出力端子です。
P17
28
UART/SIO ch. 0 データ出力端子です。
8/16 ビット PPG ch. 2 出力端子です。
P16
31
UART/SIO ch. 0 クロック入出力端子です。
8/16 ビット PPG ch. 0 出力端子です。
PPG20
27
汎用入出力ポートです。
8/16 ビット PPG ch. 0 出力端子です。
P15
30
DBG 入力端子です。
8/16 ビット 複合タイマ ch. 0 クロック入力端子です。
PPG01
26
汎用入出力ポートです。
8/16 ビット PPG ch. 1 出力端子です。
P14
25
汎用入出力ポートです。
8/16 ビット PPG ch. 1 出力端子です。
EC0
P13
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
P12
23
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
TO01
20
A/D コンバータアナログ入力端子です。
外部クロック入力端子です。
TO00
INT06
機能
汎用入出力ポートです。
A
リセット端子です。
MB95F332H/F333H/F334H では専用のリセット端子となります。
（続く）
DS07–12629–1
11
MB95330H シリーズ
（続き）
端子番号
LQFP32 ＊ 1
&
QFN32 ＊ 2
SH-DIP32 ＊ 3
30
2
31
3
32
4
端子名
PF0
X0
PF1
X1
VSS
入出力
回路形式＊ 4
B
機能
汎用入出力ポートです。
メインクロック用入力発振端子です。
B
汎用入出力ポートです。
メインクロック用入出力発振端子です。
—
電源 (GND) 端子です。
＊ 1：FPT-32P-M30
＊ 2：LCC-32P-M19
＊ 3：DIP-32P-M06
＊ 4：入出力回路形式については「■ 入出力回路形式」を参照してください。
12
DS07–12629–1
MB95330H シリーズ
■ 入出力回路形式
分類
回路
A
備考
リセット入力 / ヒステリシス入力
リセット出力 / デジタル出力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
・ リセット出力
N-ch
B
P-ch
ポート選択
デジタル出力
N-ch
・ 発振回路
・ 高速側
帰還抵抗：約 1 MΩ
デジタル出力
スタンバイ制御
ヒステリシス入力
・ CMOS 出力
・ ヒステリシス入力
クロック入力
X1
X0
スタンバイ制御 / ポート選択
P-ch
ポート選択
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
C
ポート選択
R
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
・ 発振回路
・ 低速側
帰還抵抗：約 10 MΩ
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
クロック入力
X1A
X0A
スタンバイ制御 / ポート選択
ポート選択
R
プルアップ制御
デジタル出力
P-ch
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
（続く）
DS07–12629–1
13
MB95330H シリーズ
分類
回路
D
P-ch
備考
デジタル出力
・ CMOS 出力
・ ヒステリシス入力
デジタル出力
N-ch
スタンバイ制御
ヒステリシス入力
E
プルアップ制御
R
P-ch
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
デジタル出力
P-ch
デジタル出力
N-ch
アナログ入力
A/D 制御
スタンバイ制御
ヒステリシス入力
F
プルアップ制御
R
P-ch
デジタル出力
P-ch
N-ch
・ CMOS 出力
・ ヒステリシス入力
・ CMOS 入力
・ プルアップ制御あり
デジタル出力
アナログ入力
A/D 制御
スタンバイ制御
ヒステリシス入力
CMOS 入力
G
プルアップ制御
R
P-ch
・ ヒステリシス入力
・ CMOS 出力
・ プルアップ制御あり
デジタル出力
P-ch
デジタル出力
N-ch
スタンバイ制御
ヒステリシス入力
H
スタンバイ制御
ヒステリシス入力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
デジタル出力
N-ch
（続く）
14
DS07–12629–1
MB95330H シリーズ
（続き）
分類
回路
備考
I
デジタル出力
N-ch
・ N-ch オープンドレイン出力
・ ヒステリシス入力
・ CMOS 入力
スタンバイ制御
ヒステリシス入力
CMOS 入力
J
プルアップ制御
R
P-ch
デジタル出力
P-ch
・ CMOS 出力
・ ヒステリシス入力
・ CMOS 入力
・ プルアップ制御あり
デジタル出力
N-ch
スタンバイ制御
ヒステリシス入力
CMOS 入力
DS07–12629–1
15
MB95330H シリーズ
■ デバイス使用上の注意
・ラッチアップの防止
使用に際して , 印加する電圧が最大定格電圧を超えないようにしてください。
CMOS IC では , 中耐圧端子でも高耐圧端子でもない入出力端子に VCC より高い電圧や VSS より低い電圧が印加された
場合 , または
「■電気的特性」の「1. 絶対最大定格」に示す電源電圧の定格範囲外の電圧が VCC 端子または VSS 端子に印加さ
れた場合 , ラッチアップ現象が発生することがあります。
ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。
・供給電圧の安定化
供給電圧は , 安定させてください。
電源電圧が急激に変動すると , たとえ変動が VCC 電源電圧の動作保証範囲内であっても , 誤動作を生じることがありま
す。
電圧安定化の基準として , 商用周波数 (50 Hz / 60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10 % 以下に , また
電源の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。
・外部クロック使用時の注意
外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定
待ち時間が発生します。
■ 端子接続について
・未使用端子の処理
入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること
があります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。使
用していない入出力端子は, 出力状態に設定して開放とするか, 入力状態に設定して入力端子と同じ処理をしてください。
使用していない出力端子は , 開放としてください。
・電源端子
不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作の防止 , 総出力電流規格を遵守などのために ,
必ず VCC 端子と VSS 端子をデバイスの外部で電源とグランドに接続してください。また , 電流供給源と VCC 端子および VSS
端子は低インピーダンスで接続してください。
本デバイスに近い位置で , VCC 端子と VSS 端子の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとして
接続することをお勧めいたします。
・DBG 端子
DBG 端子は外部のプルアップ抵抗に直接接続してください。
ノイズによってデバイスが意図せずにデバッグモードに入るのを防止するため , プリント基板のレイアウトを設計する
ときは , DBG 端子から VCC 端子または VSS 端子への距離を最小限にしてください。
パワーオン後 , リセット出力が解除されるまでは , DBG 端子が「L」レベルのままにならないようにしてください。
・RST 端子
RST 端子は外部のプルアップ抵抗に直接接続してください。
ノイズによってデバイスが意図せずにリセットモードに入るのを防止するため , プリント基板のレイアウトを設計する
ときは , RST 端子から VCC 端子または VSS 端子への距離を最小限にしてください。
パワーオン後 , RST/PF2 端子はリセット入出力端子として機能します。また , リセット出力は SYSC レジスタの RSTOE
ビットによって許可でき , リセット入力機能または汎用入出力機能は SYSC レジスタの RSTEN ビットによって選択でき
ます。
16
DS07–12629–1
MB95330H シリーズ
・C 端子
セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。Vcc 端子のバイパスコンデンサは ,
CS より大きい容量値のコンデンサを使用してください。平滑コンデンサ CS への接続は下図を参照してください。ノイズに
よってデバイスが意図せずに不明なモードに入るのを防止するため , プリント基板のレイアウトを設計するときは , C 端
子から CS への距離および CS から VSS 端子への距離を最小限にしてください。
・DBG / RST / C 端子接続図
DBG
C
RST
Cs
DS07–12629–1
17
MB95330H シリーズ
■ ブロックダイヤグラム
F2MC-8FX CPU
PF2*1/RST*2
セキュリティ付き
フラッシュ
(20/12/8 K バイト )
LVD 付きリセット
PF1/X1*2
PF0/X0*2
発振器回路
*2
(PG2/X1A )
RAM
(1008/496/240 バイト )
CR
発振器
(PG1/X0A*2)
(P04/HCLK1)
(P05/HCLK2)
(P12/DBG*1)
(P05/TO00)
8/16 ビット 複合タイマ
ch.0
クロック制御
オンチップデバッグ
8/10 ビット
A/D コンバータ
(P06/TO01)
P12/EC0, (P04/EC0)
(P00/AN00 ~ P07/AN07)
ワイルドレジスタ
(P62/TO10)
P02/INT02 ~ P07/INT07
外部割込み
8/16 ビット 複合タイマ
ch.1
P00/INT00, P01/INT01,
P60/INT08, P61/INT09
外部割込み
MPG
割込みコントローラ
16 ビット
リロードタイマ
(P63/TO11)
(P64/EC1)
C
(P17/TO1)
P62/OPT0 ~ P67/OPT5*3
LIN-UART
(P04/SIN)
内部バス
(P02/SCK)
(P03/SOT)
(P61/TI1)
波形シーケンサ
P17/SNI0, PG1/SNI1, PG2/SNI2
(P60/DTTI)
(P61/TI1)
(P14/UCK0)
(P15/UO0)
UART/SIO
(P16/UI0)
(P60/SDA*1)
(P61/SCL*1)
I2C
16 ビット PPG
8/16 ビット PPG ch.1
(P67/TRG1)
(P66/PPG1)
P10/PPG10, (P64/PPG10*3)
P11/PPG11, (P65/PPG11*3)
(P62/PPG00*3), P13/PPG00
(P63/PPG01*3), P14/PPG01
(P66/PPG20*3), P15/PPG20
(P67/PPG21*3), P16/PPG21
8/16 ビット PPG ch.0
8/16 ビット PPG ch.2
ポート
Vcc
Vss
ポート
＊ 1：PF2, P12, P60, P61 は N-ch オープンドレイン端子です。
＊ 2：ソフトウェアオプション
＊ 3：P62 ∼ P67 は大電流用端子です。
（注意事項）( ) 内の端子は , 他の周辺機能との兼用端子を意味しています。
18
DS07–12629–1
MB95330H シリーズ
■ CPU コア
• メモリ空間
MB95330H シリーズのメモリ空間は 64 K バイト で , I/O 領域 , データ領域とプログラム領域によって構成されます。
メモリ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。MB95330H シリーズの
メモリマップを以下に示します。
• メモリマップ
MB95F332H/F332K
0000H
MB95F333H/F333K
0000H
I/O
0080H
0090H
0100H
0180H
アクセス禁止
RAM240 バイト
レジスタ
I/O
0080H
0090H
0100H
拡張 I/O
1000H
B000H
アクセス禁止
0F80H
レジスタ
0480H
アクセス禁止
0F80H
拡張 I/O
B000H
アクセス禁止
フラッシュメモリ 4 K バイト
B000H
アクセス禁止
アクセス禁止
フラッシュメモリ
20 K バイト
E000H
F000H
FFFFH
DS07–12629–1
フラッシュメモリ 4 K バイト
拡張 I/O
1000H
アクセス禁止
C000H
アクセス禁止
RAM 1008 バイト
0200H
1000H
フラッシュメモリ 4 K バイト
I/O
0080H
0090H
0100H
レジスタ
アクセス禁止
C000H
アクセス禁止
RAM 496 バイト
0200H
0280H
アクセス禁止
0F80H
MB95F334H/F334K
0000H
フラッシュメモリ
8 K バイト
FFFFH
FFFFH
19
MB95330H シリーズ
■ I/O マップ
アドレス レジスタ略称
レジスタ名称
R/W
初期値
0000H
PDR0
ポート 0 データレジスタ
R/W
00000000B
0001H
DDR0
ポート 0 方向レジスタ
R/W
00000000B
0002H
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
—
—
—
0005H
WATR
R/W
11111111B
0006H
—
—
—
0007H
SYCC
システムクロック制御レジスタ
R/W
0000X011B
0008H
STBC
スタンバイ制御レジスタ
R/W
00000XXXB
0009H
RSRR
リセット要因レジスタ
R/W
XXXXXXXXB
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00XX0000B
000DH
SYCC2
システムクロック制御レジスタ 2
R/W
XX100011B
—
—
( 使用禁止 )
発振安定待ち時間設定レジスタ
( 使用禁止 )
000EH
∼
0015H
—
0016H
PDR6
ポート 6 データレジスタ
R/W
00000000B
0017H
DDR6
ポート 6 方向レジスタ
R/W
00000000B
—
—
( 使用禁止 )
0018H
∼
0027H
—
( 使用禁止 )
0028H
PDRF
ポート F データレジスタ
R/W
00000000B
0029H
DDRF
ポート F 方向レジスタ
R/W
00000000B
002AH
PDRG
ポート G データレジスタ
R/W
00000000B
002BH
DDRG
ポート G 方向レジスタ
R/W
00000000B
002CH
PUL0
ポート 0 プルアップレジスタ
R/W
00000000B
002DH
PUL1
ポート 1 プルアップレジスタ
R/W
00000000B
—
—
002EH
∼
0034H
—
( 使用禁止 )
0035H
PULG
ポート G プルアップレジスタ
R/W
00000000B
0036H
T01CR1
8/16 ビット 複合タイマ 01 ステータス制御レジスタ 1 ch. 0
R/W
00000000B
0037H
T00CR1
8/16 ビット 複合タイマ 00 ステータス制御レジスタ 1 ch. 0
R/W
00000000B
0038H
T11CR1
8/16 ビット 複合タイマ 11 ステータス制御レジスタ 1 ch. 1
R/W
00000000B
0039H
T10CR1
8/16 ビット 複合タイマ 10 ステータス制御レジスタ 1 ch. 1
R/W
00000000B
003AH
PC01
8/16 ビット PPG タイマ 01 制御レジスタ ch. 0
R/W
00000000B
003BH
PC00
8/16 ビット PPG タイマ 00 制御レジスタ ch. 0
R/W
00000000B
003CH
PC11
8/16 ビット PPG タイマ 11 制御レジスタ ch.1
R/W
00000000B
003DH
PC10
8/16 ビット PPG タイマ 10 制御レジスタ ch.1
R/W
00000000B
003EH
PC21
8/16 ビット PPG タイマ 21 制御レジスタ ch.2
R/W
00000000B
003FH
PC20
8/16 ビット PPG タイマ 20 制御レジスタ ch.2
R/W
00000000B
（続く）
20
DS07–12629–1
MB95330H シリーズ
アドレス レジスタ略称
レジスタ名称
R/W
初期値
0040H
TMCSRH1
16 ビット リロードタイマ制御ステータスレジスタ上位 ch. 1
R/W
00000000B
0041H
TMCSRL1
16 ビット リロードタイマ制御ステータスレジスタ 下位 ch. 1
R/W
00000000B
0042H,
0043H
—
—
—
0044H
PCNTH1
16 ビット PPG ステータス制御レジスタ 上位 ch. 1
R/W
00000000B
0045H
PCNTL1
16 ビット PPG ステータス制御レジスタ 下位 ch. 1
R/W
00000000B
0046H,
0047H
—
—
—
0048H
EIC00
外部割込み回路制御レジスタ ch. 0/ch. 1
R/W
00000000B
0049H
EIC10
外部割込み回路制御レジスタ ch. 2/ch. 3
R/W
00000000B
004AH
EIC20
外部割込み回路制御レジスタ ch. 4/ch. 5
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch. 6/ch. 7
R/W
00000000B
004CH
EIC01
外部割込み回路制御レジスタ ch. 8/ch. 9
R/W
00000000B
—
—
( 使用禁止 )
( 使用禁止 )
004DH
∼
004FH
—
0050H
SCR
LIN-UART シリアル制御レジスタ
R/W
00000000B
0051H
SMR
LIN-UART シリアルモードレジスタ
R/W
00000000B
0052H
SSR
LIN-UART シリアルステータスレジスタ
R/W
00001000B
0053H
RDR/TDR
LIN-UART 受信 / 送信データレジスタ
R/W
00000000B
0054H
ESCR
LIN-UART 拡張ステータス制御レジスタ
R/W
00000100B
0055H
ECCR
LIN-UART 拡張通信制御レジスタ
R/W
000000XXB
0056H
SMC10
UART/SIO シリアルモード制御レジスタ 1 ch. 0
R/W
00000000B
0057H
SMC20
UART/SIO シリアルモード制御レジスタ 2 ch. 0
R/W
00100000B
0058H
SSR0
UART/SIO シリアルステータスデータレジスタ ch. 0
R/W
00000001B
0059H
TDR0
UART/SIO シリアル出力データレジスタ ch. 0
R/W
00000000B
005AH
RDR0
UART/SIO シリアル入力データレジスタ ch. 0
R
00000000B
—
—
( 使用禁止 )
005BH
∼
005FH
—
0060H
IBCR00
I2C バス制御レジスタ 0 ch. 0
R/W
00000000B
0061H
IBCR10
I2C バス制御レジスタ 1 ch. 0
R/W
00000000B
0062H
IBSR0
I2C バスステータスレジスタ ch. 0
R/W
00000000B
0063H
IDDR0
I2C データレジスタ ch. 0
R/W
00000000B
0064H
IAAR0
I2C アドレスレジスタ ch. 0
R/W
00000000B
0065H
ICCR0
I2C クロック制御レジスタ ch. 0
R/W
00000000B
0066H
OPCUR
16 ビット MPG 出力制御レジスタ ( 上位 )
R/W
00000000B
0067H
OPCLR
16 ビット MPG 出力制御レジスタ ( 下位 )
R/W
00000000B
0068H
IPCUR
16 ビット MPG 入力制御レジスタ ( 上位 )
R/W
00000000B
0069H
IPCLR
16 ビット MPG 入力制御レジスタ ( 下位 )
R/W
00000000B
( 使用禁止 )
（続く）
DS07–12629–1
21
MB95330H シリーズ
アドレス レジスタ略称
レジスタ名称
R/W
初期値
006AH
NCCR
16 ビット MPG ノイズキャンセル制御レジスタ
R/W
00000000B
006BH
TCSR
16 ビット MPG タイマ制御ステータスレジスタ
R/W
00000000B
006CH
ADC1
8/10 ビット A/D コンバータ 制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ 制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータ データレジスタ ( 上位 )
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータ データレジスタ ( 下位 )
R/W
00000000B
0070H
—
—
—
0071H
FSR2
フラッシュメモリステータスレジスタ 2
R/W
00000000B
0072H
FSR
フラッシュメモリステータスレジスタ
R/W
000X0000B
0073H
SWRE0
フラッシュメモリセクタ書込み制御レジスタ 0
R/W
00000000B
0074H
FSR3
フラッシュメモリステータスレジスタ 3
R
0000XXXXB
0075H
—
( 使用禁止 )
—
—
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
—
—
—
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH
ILR2
割込みレベル設定レジスタ 2
R/W
11111111B
007CH
ILR3
割込みレベル設定レジスタ 3
R/W
11111111B
007DH
ILR4
割込みレベル設定レジスタ 4
R/W
11111111B
007EH
ILR5
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
—
—
—
0F80H
WRARH0
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 0
R/W
00000000B
0F81H
WRARL0
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 0
R/W
00000000B
0F82H
WRDR0
ワイルドレジスタデータ設定レジスタ ch. 0
R/W
00000000B
0F83H
WRARH1
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタデータ設定レジスタ ch. 1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch. 2
R/W
00000000B
—
—
( 使用禁止 )
レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) の
ミラー
( 使用禁止 )
0F89H
∼
0F91H
—
( 使用禁止 )
（続く）
22
DS07–12629–1
MB95330H シリーズ
アドレス レジスタ略称
レジスタ名称
R/W
初期値
0F92H
T01CR0
8/16 ビット 複合タイマ 01 ステータス制御レジスタ 0 ch. 0
R/W
00000000B
0F93H
T00CR0
8/16 ビット 複合タイマ 00 ステータス制御レジスタ 0 ch. 0
R/W
00000000B
0F94H
T01DR
8/16 ビット 複合タイマ 01 データレジスタ ch. 0
R/W
00000000B
0F95H
T00DR
8/16 ビット 複合タイマ 00 データレジスタ ch. 0
R/W
00000000B
0F96H
TMCR0
8/16 ビット 複合タイマ 00/01 タイマモード制御レジスタ ch. 0
R/W
00000000B
0F97H
T11CR0
8/16 ビット 複合タイマ 11 ステータス制御レジスタ 0 ch. 1
R/W
00000000B
0F98H
T10CR0
8/16 ビット 複合タイマ 10 ステータス制御レジスタ 0 ch. 1
R/W
00000000B
0F99H
T11DR
8/16 ビット 複合タイマ 11 データレジスタ ch. 1
R/W
00000000B
0F9AH
T10DR
8/16 ビット 複合タイマ 10 データレジスタ ch. 1
R/W
00000000B
0F9BH
TMCR1
8/16 ビット 複合タイマ 10/11 タイマモード制御レジスタ ch. 1
R/W
00000000B
0F9CH
PPS01
8/16 ビット PPG01 サイクル設定バッファレジスタ ch. 0
R/W
11111111B
0F9DH
PPS00
8/16 ビット PPG00 サイクル設定バッファレジスタ ch. 0
R/W
11111111B
0F9EH
PDS01
8/16 ビット PPG01 デューティ設定バッファレジスタ ch. 0
R/W
11111111B
0F9FH
PDS00
8/16 ビット PPG00 デューティ設定バッファレジスタ ch. 0
R/W
11111111B
0FA0H
PPS11
8/16 ビット PPG11 サイクル設定バッファレジスタ ch. 1
R/W
11111111B
0FA1H
PPS10
8/16 ビット PPG10 サイクル設定バッファレジスタ ch. 1
R/W
11111111B
0FA2H
PDS11
8/16 ビット PPG11 デューティ設定バッファレジスタ ch. 1
R/W
11111111B
0FA3H
PDS10
8/16 ビット PPG10 デューティ設定バッファレジスタ ch. 1
R/W
11111111B
0FA4H
PPGS
8/16 ビット PPG スタートアップレジスタ
R/W
00000000B
0FA5H
REVC
8/16 ビット PPG 出力反転レジスタ
R/W
00000000B
0FA6H
PPS21
8/16 ビット PPG21 サイクル設定バッファレジスタ ch. 2
R/W
11111111B
0FA7H
PPS20
8/16 ビット PPG20 サイクル設定バッファレジスタ ch. 2
R/W
11111111B
R/W
00000000B
R/W
00000000B
0FA8H
0FA9H
TMRH1
TMRLRH1
TMRL1
TMRLRL1
16 ビット タイマレジスタ ( 上位 ) ch. 1
16 ビット リロードレジスタ ( 上位 ) ch. 1
16 ビット タイマレジスタ ( 下位 ) ch. 1
16 ビット リロードレジスタ ( 下位 ) ch. 1
0FAAH
PDS21
8/16 ビット PPG21 デューティ設定バッファレジスタ ch. 2
R/W
11111111B
0FABH
PDS20
8/16 ビット PPG20 デューティ設定バッファレジスタ ch. 2
R/W
11111111B
—
—
R
00000000B
0FACH
∼
0FAFH
—
0FB0H
PDCRH1
16 ビット PPG ダウンカウンタレジスタ ( 上位 ) ch. 1
0FB1H
PDCRL1
16 ビット PPG ダウンカウンタレジスタ ( 下位 ) ch. 1
0FB2H
PCSRH1
0FB3H
PCSRL1
0FB4H
0FB5H
( 使用禁止 )
R
00000000B
16 ビット PPG サイクル設定バッファレジスタ ( 上位 ) ch. 1
R/W
11111111B
16 ビット PPG サイクル設定バッファレジスタ ( 下位 ) ch. 1
R/W
11111111B
PDUTH1
16 ビット PPG デューティ設定バッファレジスタ ( 上位 ) ch. 1
R/W
11111111B
PDUTL1
16 ビット PPG デューティ設定バッファレジスタ ( 下位 ) ch. 1
R/W
11111111B
（続く）
DS07–12629–1
23
MB95330H シリーズ
アドレス レジスタ略称
レジスタ名称
R/W
初期値
( 使用禁止 )
—
—
0FB6H
∼
0FBBH
—
0FBCH
BGR1
LIN-UART ボーレートジェネレータレジスタ 1
R/W
00000000B
0FBDH
BGR0
LIN-UART ボーレートジェネレータレジスタ 0
R/W
00000000B
0FBEH
PSSR0
UART/SIO プリスケーラ選択レジスタ ch. 0
R/W
00000000B
0FBFH
BRSR0
UART/SIO ボーレート設定レジスタ ch. 0
R/W
00000000B
—
—
A/D 入力禁止レジスタ ( 下位 )
R/W
00000000B
R/W
00000000B
0FC0H
∼
0FC2H
—
0FC3H
AIDRL
0FC4H
OPDBRH0
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 0
0FC5H
OPDBRL0
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 0
R/W
00000000B
0FC6H
OPDBRH1
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 1
R/W
00000000B
0FC7H
OPDBRL1
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 1
R/W
00000000B
0FC8H
OPDBRH2
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 2
R/W
00000000B
( 使用禁止 )
0FC9H
OPDBRL2
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 2
R/W
00000000B
0FCAH
OPDBRH3
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 3
R/W
00000000B
0FCBH
OPDBRL3
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 3
R/W
00000000B
0FCCH
OPDBRH4
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 4
R/W
00000000B
0FCDH
OPDBRL4
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 4
R/W
00000000B
0FCEH
OPDBRH5
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 5
R/W
00000000B
0FCFH
OPDBRL5
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 5
R/W
00000000B
0FD0H
OPDBRH6
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 6
R/W
00000000B
0FD1H
OPDBRL6
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 6
R/W
00000000B
0FD2H
OPDBRH7
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 7
R/W
00000000B
0FD3H
OPDBRL7
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 7
R/W
00000000B
0FD4H
OPDBRH8
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 8
R/W
00000000B
0FD5H
OPDBRL8
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 8
R/W
00000000B
0FD6H
OPDBRH9
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. 9
R/W
00000000B
0FD7H
OPDBRL9
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. 9
R/W
00000000B
0FD8H
OPDBRHA
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. A
R/W
00000000B
0FD9H
OPDBRLA
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. A
R/W
00000000B
0FDAH
OPDBRHB
16 ビット MPG 出力データバッファレジスタ ( 上位 ) ch. B
R/W
00000000B
0FDBH
OPDBRLB
16 ビット MPG 出力データバッファレジスタ ( 下位 ) ch. B
R/W
00000000B
0FDCH
OPDUR
16 ビット MPG 出力データレジスタ ( 上位 )
R
0000XXXXB
0FDDH
OPDLR
16 ビット MPG 出力データレジスタ ( 下位 )
R
XXXXXXXXB
0FDEH
CPCHR
16 ビット MPG 比較クリアレジスタ ( 上位 )
R/W
XXXXXXXXB
0FDFH
CPCLR
16 ビット MPG 比較クリアレジスタ ( 下位 )
R/W
XXXXXXXXB
0FE0H,
0FE1H
—
—
—
( 使用禁止 )
（続く）
24
DS07–12629–1
MB95330H シリーズ
（続き）
R/W
初期値
16 ビット MPG タイマバッファレジスタ ( 上位 )
R
XXXXXXXXB
16 ビット MPG タイマバッファレジスタ ( 下位 )
R
XXXXXXXXB
メイン CR クロックトリミングレジスタ ( 上位 )
R/W
0XXXXXXXB
メイン CR クロックトリミングレジスタ ( 下位 )
R/W
00XXXXXXB
—
—
アドレス レジスタ略称
0FE2H
TMBUR
0FE3H
TMBLR
0FE4H
CRTH
0FE5H
CRTL
0FE6H,
0FE7H
—
レジスタ名称
( 使用禁止 )
0FE8H
SYSC
システム構成レジスタ
R/W
11000011B
0FE9H
CMCR
クロック監視制御レジスタ
R/W
00000000B
0FEAH
CMDR
クロック監視データレジスタ
R
00000000B
0FEBH
WDTH
ウォッチドッグタイマ選択 ID レジスタ ( 上位 )
R
XXXXXXXXB
0FECH
WDTL
ウォッチドッグタイマ選択 ID レジスタ ( 下位 )
R
XXXXXXXXB
0FEDH
—
0FEEH
ILSR
0FEFH
WICR
0FF0H
∼
0FFFH
—
—
—
入力レベル選択レジスタ
R/W
00000000B
割込み端子制御レジスタ
R/W
01000000B
—
—
( 使用禁止 )
( 使用禁止 )
・R/W についての説明
R/W ：リード / ライト可能
R
：リードオンリ
W
：ライトオンリ
・初期値についての説明
0
：この ビットの初期値は “0” です。
1
：この ビットの初期値は “1” です。
X
：この ビットの初期値は不定です。
（注意事項）“( 使用禁止 ) ” のアドレスへの書込みは行わないでください。“( 使用禁止 ) ” のアドレスを読み出した場合は
不定が読み出されます。
DS07–12629–1
25
MB95330H シリーズ
■ 割込み要因のテーブル
割込み要因
割込み
要求番号
ベクタテーブルの
アドレス
上位
下位
割込みレベル
設定レジスタの
ビット名
外部割込み ch. 0, ch. 4
IRQ00
FFFAH
FFFBH
L00 [1：0]
外部割込み ch. 1, ch. 5
IRQ01
FFF8H
FFF9H
L01 [1：0]
外部割込み ch. 2, ch. 6
IRQ02
FFF6H
FFF7H
L02 [1：0]
外部割込み ch. 3, ch. 7
IRQ03
FFF4H
FFF5H
L03 [1：0]
UART/SIO ch. 0, MPG (DTTI)
IRQ04
FFF2H
FFF3H
L04 [1：0]
8/16 ビット 複合タイマ ch. 0 ( 下位 )
IRQ05
FFF0H
FFF1H
L05 [1：0]
8/16 ビット 複合タイマ ch. 0 ( 上位 )
IRQ06
FFEEH
FFEFH
L06 [1：0]
LIN-UART ( 受信 )
IRQ07
FFECH
FFEDH
L07 [1：0]
LIN-UART ( 送信 )
IRQ08
FFEAH
FFEBH
L08 [1：0]
8/16 ビット PPG ch. 1 ( 下位 )
IRQ09
FFE8H
FFE9H
L09 [1：0]
8/16 ビット PPG ch. 1 ( 上位 )
IRQ10
FFE6H
FFE7H
L10 [1：0]
8/16 ビット PPG ch. 2 ( 上位 )
IRQ11
FFE4H
FFE5H
L11 [1：0]
8/16 ビット PPG ch. 0 ( 上位 )
IRQ12
FFE2H
FFE3H
L12 [1：0]
8/16 ビット PPG ch. 0 ( 下位 )
IRQ13
FFE0H
FFE1H
L13 [1：0]
8/16 ビット 複合タイマ ch. 1 ( 上位 )
IRQ14
FFDEH
FFDFH
L14 [1：0]
8/16 ビット PPG ch. 2 ( 下位 )
IRQ15
FFDCH
FFDDH
L15 [1：0]
16 ビットリロードタイマ ch. 1,
MPG ( 書込みタイミング / 比較クリア ),
I2C ch. 0
IRQ16
FFDAH
FFDBH
L16 [1：0]
16 ビット PPG ch. 1,
MPG ( 位置検出 / コンペア割込み )
IRQ17
FFD8H
FFD9H
L17 [1：0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1：0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1：0]
時計プリスケーラ
IRQ20
FFD2H
FFD3H
L20 [1：0]
外部割込み ch. 8, ch. 9
IRQ21
FFD0H
FFD1H
L21 [1：0]
8/16 ビット 複合タイマ ch. 1 ( 下位 )
IRQ22
FFCEH
FFCFH
L22 [1：0]
フラッシュメモリ
IRQ23
FFCCH
FFCDH
L23 [1：0]
26
同一レベル
割込み要因の
優先順位
( 同時発生時 )
高い
低い
DS07–12629–1
MB95330H シリーズ
■ 電気的特性
1. 絶対最大定格
項目
定格値
最小
最大
単位
備考
VCC
VSS − 0.3
VSS ＋ 6
V
1
VI
VSS − 0.3
VSS ＋ 6
V
*2
1
VO
VSS − 0.3
VSS ＋ 6
V
*2
ICLAMP
−2
＋2
mA
該当端子 *3
Σ|ICLAMP|
—
20
mA
該当端子 *3
電源電圧 *1
入力電圧 *
出力電圧 *
記号
最大クランプ電流
最大総クランプ電流
IOL1
“L” レベル最大出力電流
IOL2
IOLAV1
—
—
15
15
mA
P62 ∼ P67
4
mA
“L” レベル平均電流
—
12
“L” レベル最大総出力電流
ΣIOL
—
100
mA
“L” レベル平均総出力電流
ΣIOLAV
—
50
mA
IOH1
IOH2
IOHAV1
—
—
− 15
P62 ∼ P67 以外
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
P62 ∼ P67
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
IOLAV2
“H” レベル最大出力電流
P62 ∼ P67 以外
mA
平均総出力電流＝
動作電流×動作率
( 端子の総数 )
P62 ∼ P67 以外
− 15
P62 ∼ P67
−4
P62 ∼ P67 以外
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
mA
“H” レベル平均電流
P62 ∼ P67
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
IOHAV2
—
−8
“H” レベル最大総出力電流
ΣIOH
—
− 100
mA
“H” レベル平均総出力電流
ΣIOHAV
—
− 50
mA
消費電力
Pd
—
320
mW
動作温度
TA
− 40
＋ 85
°C
保存温度
Tstg
− 55
＋ 150
°C
平均総出力電流＝
動作電流×動作率
( 端子の総数 )
（続く）
DS07–12629–1
27
MB95330H シリーズ
（続き）
＊ 1：VSS ＝ 0.0 V を基準にしています。
＊ 2：VI, VO は VCC ＋ 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし , 外部の部品を使用し
て入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
＊ 3：・該当端子：P00 ∼ P07, P10, P11, P13 to P17, P62 ∼ P67, PF0, PF1, PG1, PG2
・推奨動作条件下で使用してください。
・直流電圧 ( 電流 ) で使用してください。
・HV (High Voltage) 信号は，VCC 電圧を超える入力信号です。HV (High Voltage) 信号とマイクロコントローラの間に
は , 必ず制限抵抗を接続し HV (High Voltage) 信号を印加してください。
・HV (High Voltage) 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になる
ように制限抵抗の値を設定してください。
・低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , HV (High Voltage) 入力電位が保
護ダイオードを通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼします。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に HV (High Voltage) 入力がある場合は , 端子か
ら電源が供給されているため , 不完全な動作を行う可能性があります。
・電源投入時に HV (High Voltage) 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが
動作しない電源電圧になる可能性があります。
・HV (High Voltage) 入力端子は , 開放状態にならないようにしてください。
・推奨回路例
・入出力等価回路
保護ダイオード
VCC
制限
抵抗
P-ch
HV (High Voltage) 入力 (0 V ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
28
DS07–12629–1
MB95330H シリーズ
2. 推奨動作条件
(VSS = 0.0 V)
項目
電源電圧
規格値
記号
最小
最大
2.4*1*2
5.5*1
2.3
5.5
2.9
5.5
2.3
5.5
0.022
1
− 40
＋ 85
＋5
＋ 35
VCC
平滑コンデンサ
CS
動作温度
TA
単位
備考
通常動作の場合
V
ストップモードでの状態保持
通常動作の場合
ストップモードでの状態保持
µF
°C
オンチップデバッグモード
以外
オンチップデバッグモード
*3
オンチップデバッグモード以外
オンチップデバッグモード
＊ 1：動作周波数 , マシンクロックおよびアナログ保証範囲により異なります。
＊ 2：低電圧検出リセット使用時は , 2.88 V となります。
＊ 3：セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデン
サは CS より大きい容量値のコンデンサを使用してください。平滑コンデンサ CS への接続は下図を参照してくださ
い。ノイズによってデバイスが意図せずに不明なモードに入るのを防止するため，プリント基板のレイアウトを設
計するときは , C 端子から CS への距離および CS から VSS 端子への距離を最小限にしてください。
・DBG / RST / C 端子配列図
*
DBG
C
RST
Cs
＊：DBG 端子は , デバッグモード時に通信端子となりますので , P12/DBG/EC0 の入出力規格に合わせたプル
アップ抵抗値を設定してください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–12629–1
29
MB95330H シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
“H” レベル
入力電圧
“L” レベル
入力電圧
オープン
ドレイン出力
印加電圧
“H” レベル
出力電圧
“L” レベル
出力電圧
入力リーク
電流 (Hi-Z
出力リーク
電流 )
プルアップ
抵抗
入力容量
記号
端子名
条件
規格値
最小
標準
最大
単位
備考
VIHI
P04, P16, P60,
P61
*1
0.7 VCC
—
VCC ＋ 0.3
V
CMOS 入力レベル
( ヒステリシス入力 )
が選択されている場合
VIHS
P00 ∼ P07,
P10 ∼ P17,
P60 ∼ P67,
PF0, PF1, PG1,
PG2
*1
0.8 VCC
—
VCC ＋ 0.3
V
ヒステリシス入力
VIHM
PF2
—
0.7 VCC
—
VCC ＋ 0.3
V
ヒステリシス入力
VIL
P04, P16, P60,
P61
*1
VSS − 0.3
—
0.3 VCC
V
CMOS 入力レベル
( ヒステリシス入力 )
が選択されている場合
VILS
P00 ∼ P07,
P10 ∼ P17,
P60 ∼ P67,
PF0, PF1, PG1,
PG2
*1
VSS − 0.3
—
0.2 VCC
V
ヒステリシス入力
VILM
PF2
—
VSS − 0.3
—
0.3 VCC
V
ヒステリシス入力
P12, P60, P61,
PF2
—
VSS − 0.3
—
VSS ＋ 5.5
V
VD
VOH1
P12, P60 ∼ P67,
PF2 以外の出力 IOH = -4 mA
端子
VCC − 0.5
—
—
V
VOH2
P62 ∼ P67
IOH = -8 mA
VCC − 0.5
—
—
V
VOL1
P62 ∼ P67 以外 IOL = 4 mA
の出力端子
—
—
0.4
V
VOL2
P62 ∼ P67
IOL = 12 mA
—
—
0.4
V
すべての入力
端子
0.0 V < VI <
VCC
−5
—
＋5
µA
プルアップ抵抗が
禁止されている場合
P00 ∼ P07,
P10, P11,
P13 ∼ P17,
PG1, PG2
VI = 0 V
25
50
100
kΩ
プルアップ抵抗が
許可されている場合
VCC, VSS 以外
f = 1 MHz
—
5
15
pF
ILI
RPULL
CIN
（続く）
30
DS07–12629–1
MB95330H シリーズ
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
規格値
単位
備考
最小
標準
最大
—
13
17
mA
フラッシュメモリ品
( 書込み , 消去以外の
場合 )
—
20.5
26.5
mA
フラッシュメモリ品
( 書込み , 消去の場合 )
—
15
21
mA
A/D 変換時
—
5.5
9
mA
ICCL
VCC = 5.5 V
FCL = 32 kHz
VCC
( 外部クロック FMPL = 16 kHz
サブクロックモード
動作 )
(2 分周 )
TA = +25 °C
—
65
153
µA
ICCLS
VCC = 5.5 V
FCL = 32 kHz
FMPL = 16 kHz
サブスリープモード
(2 分周 )
TA = +25 °C
—
10
84
µA
ICCT
VCC = 5.5 V
FCL = 32 kHz
時計モード
メインストップモード
TA = +25 °C
—
5
30
µA
VCC = 5.5 V
FCRH = 12.5 MHz
FMP = 12.5 MHz
メイン CR クロック
モード
—
10
13.2
mA
VCC = 5.5 V
サブ CR クロックモード
(2 分周 )
TA = +25 °C
—
110
410
µA
—
1.1
3
mA
—
3.5
22.5
µA
VCC = 5.5 V
FCH = 32 MHz
FMP = 16 MHz
メインクロックモード
(2 分周 )
ICC
VCC = 5.5 V
FCH = 32 MHz
FMP = 16 MHz
メインスリープモード
(2 分周 )
ICCS
電源電流 *2
ICCMCR
VCC
ICCSCR
ICCTS
ICCH
VCC = 5.5 V
FCH = 32 MHz
タイムベースタイマ
VCC
モード
( 外部クロック TA = +25 °C
動作 )
VCC = 5.5 V
サブストップモード
TA = +25 °C
（続く）
DS07–12629–1
31
MB95330H シリーズ
（続き）
項目
記号
端子名
ILVD
電源電流 *2
ICRH
ICRL
VCC
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
規格値
条件
単位
備考
最小 標準 最大
低電圧検出回路のみ
の場合の消費電流
—
37
54
µA
メイン CR 発振器の
場合の消費電流
—
0.5
0.6
mA
サブ CR 発振器を
100 kHz で発振させ
る場合の消費電流
—
20
72
µA
＊ 1：P04, P16, P60, P61 の入力レベルは「CMOS 入力レベル」と「ヒステリシス入力レベル」の間で切換え可能です。
2 つの入力レベルの切換えには入力レベル選択レジスタ (ILSR) を使用します。
＊ 2：・ 電源電流は外部クロックで規定されています。低電圧検出オプションを選択された場合は，低電圧検出回路の消
費電流 (ILVD) の値を ICC ∼ ICCH のどれか 1 つの値に足した合計が電源電流となります。また , 低電圧検出オプショ
ンと CR 発振器の両方を選択された場合は , 低電圧検出回路の消費電流 , CR 発振器の消費電流 (ICRH, ICRL) および
規格値を足した合計が電源電流となります。オンチップデバッグモードでは , CR 発振器 (ICRH) と低電圧検出回路
も常に動作するため , それに応じて消費電流が増大します。
・ FCH と FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。
・ FMP と FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。
32
DS07–12629–1
MB95330H シリーズ
4. 交流規格
(1) クロックタイミング
(VCC ＝ 2.4 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
—
1
—
16.25
MHz
X1：開放
1
—
12
MHz
1
—
32.5
MHz
12.25
12.5
12.75
MHz
9.8
10
10.2
MHz
7.84
8
8.16
MHz
0.98
1
1.02
MHz
12.1875
12.5
12.8125
MHz
9.75
10
10.25
MHz
7.8
8
8.2
MHz
0.975
1
1.025
MHz
—
32.768
—
kHz
サブ発振回路使用の場合
—
32.768
—
kHz
サブ外部クロック使用の
場合
—
50
100
200
kHz
サブ CR クロック使用の
場合
—
61.5
—
1000
ns
X1：開放
83.4
—
1000
ns
X0, X1
*
30.8
—
1000
ns
HCLK1,
HCLK2
—
30.8
—
1000
ns
X0A, X1A
—
—
30.5
—
µs
X1：開放
33.4
—
—
ns
X0, X1
*
12.4
—
—
ns
HCLK1,
HCLK2
—
12.4
—
—
ns
X0A
—
—
15.2
—
µs
X1：開放
—
—
5
ns
X0, X1
*
—
—
5
ns
HCLK1,
HCLK2
—
—
—
5
ns
tCRHWK
—
—
—
—
80
µs
メイン CR クロック使用
の場合
tCRLWK
—
—
—
—
10
µs
サブ CR クロック使用の
場合
X0
X0, X1
—
FCL
X0A, X1A
FCRL
—
X0, X1
tHCYL
tLCYL
X0
X0
tWH1
tWL1
tWH2
tWL2
X0
CR 発振開始
時間
*
—
—
FCRH
—
入力クロックの
立上り時間と
立下り時間
備考
最大
HCLK1,
HCLK2
入力クロック
パルス幅
単位
標準
FCH
クロック
サイクルタイム
規格値
最小
X0, X1
クロック周波数
条件
tCR
tCF
—
—
メイン発振回路使用の
場合
メイン外部クロック使用
の場合
メイン CR クロック使用
の場合
TA ＝− 10 °C ∼＋ 85 °C
メイン CR クロック使用
の場合
TA ＝− 40 °C ∼− 10 °C
メイン発振回路使用の
場合
外部クロック使用の場合
サブクロック使用の場合
外部クロック使用の場合 ,
デューティ比は 40％ ∼
60％の範囲としてくださ
い。
外部クロック使用の場合
＊：X0 へ外部クロックを入力 , X1 にその反転信号を入力した場合
DS07–12629–1
33
MB95330H シリーズ
tHCYL
tWH1
tWL1
tCR
X0, X1, HCLK1, HCLK2
tCF
0.8 VCC 0.8 VCC
0.2 VCC
0.2 VCC
0.2 VCC
・メインクロック入力ポート外部接続図
水晶振動子使用時または
セラミック振動子使用時
X0
外部クロック使用時
(X1 開放 )
X0
X1
外部クロック使用時
X1
X0
外部クロック使用時
HCLK1/HCLK2
X1
開放
FCH
FCH
FCH
FCH
tLCYL
tWH2
tCR
tWL2
tCF
X0A
0.8 VCC 0.8 VCC
0.2 VCC
0.2 VCC
0.2 VCC
・サブクロック入力ポート外部接続図
水晶振動子使用時または
セラミック振動子使用時
X0A
X1A
FCL
外部クロック使用時
X0A
X1A
開放
FCL
34
DS07–12629–1
MB95330H シリーズ
(2) ソースクロック / マシンクロック
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
ソースクロック
サイクルタイム *1
記号
tSCLK
端子名
⎯
FSP
ソースクロック
周波数
⎯
FSPL
マシンクロック
サイクルタイム *2
( 最小命令実行時間 )
tMCLK
⎯
FMPL
単位
備考
最小
標準
最大
61.5
⎯
2000
ns
メイン外部クロック使用の場合
最小：FCH ＝ 32.5 MHz, 2 分周
最大：FCH ＝ 1 MHz, 2 分周
80
⎯
1000
ns
メイン CR クロック使用の場合
最小：FCRH ＝ 12.5 MHz
最大：FCRH ＝ 1 MHz
⎯
61
⎯
µs
サブ発振クロック使用の場合
FCL ＝ 32.768 kHz, 2 分周
⎯
20
⎯
µs
サブ CR クロック使用の場合
FCRL ＝ 100 kHz, 2 分周
0.5
⎯
16.25
MHz メイン発振クロック使用の場合
1
⎯
12.5
MHz メイン CR クロック使用の場合
⎯
16.384
⎯
kHz
サブ発振クロック使用の場合
⎯
50
⎯
kHz
サブ CR クロック使用の場合
FCRL ＝ 100 kHz, 2 分周
61.5
⎯
32000
ns
メイン発振クロック使用の場合
最小：FSP ＝ 16.25 MHz, 分周なし
最大：FSP ＝ 0.5 MHz, 16 分周
80
⎯
16000
ns
メイン CR クロック使用の場合
最小：FSP ＝ 12.5 MHz
最大：FSP ＝ 1 MHz, 16 分周
61
⎯
976.5
µs
サブ発振クロック使用の場合
最小：FSPL ＝ 16.384 kHz, 分周なし
最大：FSPL ＝ 16.384 kHz, 16 分周
20
⎯
320
µs
サブ CR クロック使用の場合
最小：FSPL ＝ 50 kHz, 分周なし
最大：FSPL ＝ 50 kHz, 16 分周
0.031
⎯
16.25
MHz メイン発振クロック使用の場合
0.0625
⎯
12.5
MHz メイン CR クロック使用の場合
1.024
⎯
16.384
kHz
サブ発振クロック使用の場合
3.125
⎯
50
kHz
サブ CR クロック使用の場合
FCRL ＝ 100 kHz
⎯
FMP
マシンクロック
周波数
規格値
＊ 1：マシンクロック分周比選択ビット (SYCC：DIV1, DIV0) によって設定される分周比にしたがって分周される前のク
ロックです。本ソースクロックがマシンクロック分周比選択ビット (SYCC：DIV1, DIV0) によって設定される分周
比にしたがって分周され , マシンクロックとなります。なお , ソースクロックは , 以下から選択できます。
・メインクロックの 2 分周
・メイン CR クロック
・サブクロックの 2 分周
・サブ CR クロックの 2 分周
＊ 2：マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択できます。
・ソースクロック ( 分周なし )
・ソースクロックの 4 分周
・ソースクロックの 8 分周
・ソースクロックの 16 分周
DS07–12629–1
35
MB95330H シリーズ
・クロック生成部の概略図
FCH
( メイン発振 )
2 分周
FCRH
( メイン CR
クロック )
FCL
( サブ発振 )
FCRL
( サブ CR
クロック )
SCLK
( ソースクロック )
2 分周
分周
回路
×1
× 1/4
× 1/8
× 1/16
MCLK
( マシンクロック )
2 分周
マシンクロック分周比
選択ビット
(SYCC: DIV1, DIV0)
クロックモード
選択ビット
(SYCC2：RCS1, RCS0)
・ 動作電圧 - 動作周波数 (TA ＝− 40 °C ∼＋ 85 °C)
MB95330H ( オンチップデバッグ機能なし )
5.5
5.0
動作電圧 (V)
A/D コンバータ動作範囲
4.0
3.5
3.0
2.4
16 kHz
3 MHz
10 MHz
16.25 MHz
ソースクロック周波数 (FSP/FSPL)
・ 動作電圧 - 動作周波数 (TA ＝− 40 °C ∼ +85 °C)
MB95330H ( オンチップデバッグ機能あり )
5.5
5.0
動作電圧 (V)
A/D コンバータ動作範囲
4.0
3.5
2.9
3.0
16 kHz
3 MHz
10 MHz
16.25 MHz
ソースクロック周波数 (FSP)
36
DS07–12629–1
MB95330H シリーズ
(3) 外部リセット
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
規格値
記号
RST “L” レベル
パルス幅
tRSTL
単位
備考
最小
最大
2 tMCLK*1
⎯
ns
通常動作の場合
振動子の発振時間 *2 ＋ 100
⎯
µs
ストップモード , サブクロック
モード , サブスリープモード ,
時計モード , 電源投入の場合
100
⎯
µs
タイムベースタイマモードの場合
＊ 1：tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。
＊ 2：振動子の発振時間は , 振幅の 90 % に達するまでの時間です。水晶振動子は数 ms ∼ 数十 ms, セラミック振動子は
数百 µs ∼数 ms, 外部クロックは 0ms, CR 発振器は数 µs ∼数 ms となります。
・通常動作の場合
RST
tRSTL
0.2 VCC
0.2 VCC
・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合
RST
tRSTL
0.2 VCC
X0
0.2 VCC
振幅の
90%
内部動作
クロック
振動子の
発振時間
100 μs
発振安定待ち時間
命令実行
内部リセット
DS07–12629–1
37
MB95330H シリーズ
(4) パワーオンリセット
(VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
電源立上り時間
電源断時間
記号
条件
tR
tOFF
tR
規格値
単位
最小
最大
⎯
⎯
50
ms
⎯
1
⎯
ms
備考
電源投入までの待ち時間
tOFF
2.5 V
VCC
0.2 V
0.2 V
0.2 V
（注意事項）電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変
化させる場合は , 下図のように立上りの傾きを , 30 mV/ms 以下にしてください。
VCC
立上りの傾きを , 30 mV/ms
以下にしてください。
2.3 V
ストップモードでの状態保持
VSS
38
DS07–12629–1
MB95330H シリーズ
(5) 周辺入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS = 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
規格値
記号
端子名
周辺入力 “H” パルス幅
tILIH
周辺入力 “L” パルス幅
tIHIL
INT00 ∼ INT09, EC0,
EC1,TI1, TRG1
単位
最小
最大
2 tMCLK*
—
ns
2 tMCLK*
—
ns
＊：tMCLK については , 「(2) ソースクロック / マシンクロック」を参照してください。
tILIH
INT00 ~ INT09,
EC0, EC1, TI1,
TRG1
DS07–12629–1
0.8 VCC
tIHIL
0.8 VCC
0.2 VCC
0.2 VCC
39
MB95330H シリーズ
(6) LIN-UART タイミング
サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2
(ESCR レジスタ：SCES ビット＝ 0, ECCR レジスタ：SCDE ビット＝ 0)
(VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
端子名
条件
SCK
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
規格値
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
tMCLK*3 ＋ 190
⎯
ns
0
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
シリアルクロック “L” パルス幅
tSLSH
SCK
3 tMCLK*3 − tR
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK
tMCLK*3 ＋ 95
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCK, SOT
⎯
2 tMCLK*3 ＋ 95
ns
有効 SIN → SCK ↑
tIVSHE
SCK, SIN
190
⎯
ns
SCK ↑→ 有効 SIN ホールド時間
tSHIXE
SCK, SIN
tMCLK*3 ＋ 95
⎯
ns
外部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
＊ 1： 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2： シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3： tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
40
DS07–12629–1
MB95330H シリーズ
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOVI
2.4 V
SOT
0.8 V
tIVSHI
tSHIXI
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC
0.8 VCC
0.8 VCC
SCK
0.2 VCC
tF
0.2 VCC
tR
tSLOVE
2.4 V
SOT
0.8 V
tIVSHE
tSHIXE
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
DS07–12629–1
41
MB95330H シリーズ
サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2
(ESCR レジスタ：SCES ビット＝ 1, ECCR レジスタ：SCDE ビット＝ 0)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
端子名
条件
SCK
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
規格値
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
3
tMCLK* ＋ 190
⎯
ns
0
⎯
ns
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
シリアルクロック “H” パルス幅
tSHSL
SCK
3 tMCLK* − tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
3
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK, SOT
⎯
3
2 tMCLK* ＋ 95
ns
有効 SIN → SCK ↓
tIVSLE
SCK, SIN
190
⎯
ns
SCK ↓→ 有効 SIN ホールド時間
tSLIXE
SCK, SIN
3
tMCLK* ＋ 95
⎯
ns
3
tMCLK* ＋ 95
外部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
＊ 1：受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2：シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
42
DS07–12629–1
MB95330H シリーズ
・内部シフトクロックモード
tSCYC
2.4 V
2.4 V
SCK
0.8 V
tSHOVI
2.4 V
SOT
0.8 V
tIVSLI
tSLIXI
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSHSL
0.8 VCC
tSLSH
0.8 VCC
SCK
0.2 VCC
tR
tF
0.2 VCC
0.2 VCC
tSHOVE
2.4 V
SOT
0.8 V
tIVSLE
tSLIXE
0.8 VCC 0.8 VCC
SIN
0.2 VCC 0.2 VCC
DS07–12629–1
43
MB95330H シリーズ
サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2
(ESCR レジスタ：SCES ビット＝ 0, ECCR レジスタ：SCDE ビット＝ 1)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
tSOVLI
SOT → SCK ↓ 遅延時間
端子名
規格値
条件
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
3
tMCLK* ＋ 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
＊ 1：受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2：シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
0.8 V
SOT
2.4 V
2.4 V
0.8 V
0.8 V
tIVSLI
SIN
44
0.8 V
tSHOVI
tSOVLI
tSLIXI
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07–12629–1
MB95330H シリーズ
サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2
(ESCR レジスタ：SCES ビット＝ 1, ECCR レジスタ：SCDE ビット＝ 1)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
tSOVHI
SOT → SCK ↑ 遅延時間
端子名
規格値
条件
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
3
tMCLK* ＋ 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
＊ 1：受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2：シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
2.4 V
0.8 V
tSOVHI
SOT
2.4 V
0.8 V
0.8 V
tIVSHI
SIN
DS07–12629–1
tSLOVI
2.4 V
tSHIXI
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
45
MB95330H シリーズ
(7) 低電圧検出
(VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
規格値
記号
最小
標準
最大
単位
備考
解除電圧
VDL ＋
2.52
2.7
2.88
V
電源上昇の場合
検出電圧
VDL −
2.42
2.6
2.78
V
電源降下の場合
ヒステリシス幅
VHYS
70
100
⎯
mV
Voff
4.9
⎯
2.3
V
電源電圧変化時間
( 電源上昇の場合 )
tr
3000
⎯
⎯
µs
リセット解除信号が規格内 (VDL+) で発生
する電源の傾き
電源電圧変化時間
( 電源降下の場合 )
tf
300
⎯
⎯
µs
リセット検出信号が規格内 (VDL-) で発生
する電源の傾き
リセット解除遅延時間
td1
⎯
⎯
300
µs
リセット検出遅延時間
td2
⎯
⎯
20
µs
電源開始電圧
VCC
Von
Voff
時間
tf
tr
VDL+
VHYS
VDL-
内部リセット信号
時間
td2
46
td1
DS07–12629–1
MB95330H シリーズ
(8) I2C タイミング
(VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
規格値
項目
記号
端子名
条件
標準モード
高速モード
最小
最大
最小
最大
単位
fSCL
SCL
0
100
0
400
kHz
tHD;STA
SCL, SDA
4.0
—
0.6
—
µs
SCL クロック “L” 幅
tLOW
SCL
4.7
—
1.3
—
µs
SCL クロック “H” 幅
tHIGH
SCL
4.0
—
0.6
—
µs
( 反復 ) スタート条件ホールド時間
SCL ↑ → SDA ↓
tSU;STA
SCL, SDA
4.7
—
0.6
—
µs
データホールド時間
SCL ↓ → SDA ↓↑
tHD;DAT
SCL, SDA
0
3.45*2
0
0.9*3
µs
データセットアップ時間
SDA ↓↑ → SCL ↑
tSU;DAT
SCL, SDA
0.25
—
0.1
—
µs
ストップ条件セットアップ時間
SCL ↑ → SDA ↑
tSU;STO
SCL, SDA
4
—
0.6
—
µs
tBUF
SCL, SDA
4.7
—
1.3
—
µs
SCL クロック周波数
( 反復 ) スタート条件ホールド時間
SDA ↓ → SCL ↓
ストップ条件とスタート条件との間の
バスフリー時間
R = 1.7 kΩ,
C = 50 pF*1
＊ 1：R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。
＊ 2：tHD;DAT の最大値は , デバイスが SCL 信号の “L” 区間 (tLOW) を延長していないときにのみ適用されます。
＊ 3：高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSU;DAT ≧
250 ns を満足しなければなりません。
tWAKEUP
SDA
tLOW
tHD;DAT
tHIGH
tHD;STA
tBUF
SCL
tHD;STA
DS07–12629–1
tSU;DAT
fSCL
tSU;STA
tSU;STO
47
MB95330H シリーズ
(VCC ＝ 5.0 V ± 10%, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号 端子名
条件
規格値＊ 2
最小
最大
単位
備考
SCL クロック
“L” 幅
tLOW
SCL
(2 + nm/2)tMCLK − 20
—
ns
マスタモード
SCL クロック
“H” 幅
tHIGH
SCL
(nm/2)tMCLK − 20
(nm/2)tMCLK + 20
ns
マスタモード
START 条件
ホールド時間
tHD;STA
SCL,
SDA
(-1 + nm/2)tMCLK − 20
(-1 + nm)tMCLK + 20
ns
マスタモード
最大値は m, n =
1, 8 時に適用。
それ以外の設定は
最小値を適用。
STOP 条件
セットアップ時間
tSU;STO
SCL,
SDA
(1 + nm/2)tMCLK − 20
(1 + nm/2)tMCLK + 20
ns
マスタモード
START 条件セット
アップ時間
tSU;STA
SCL,
SDA
(1 + nm/2)tMCLK − 20
(1 + nm/2)tMCLK + 20
ns
マスタモード
「ストップ」条件と
「スタート」条件と
の間のバスフリー
時間
tBUF
SCL,
SDA
(2 nm + 4) tMCLK − 20
—
ns
tHD;DAT
SCL,
SDA
3 tMCLK − 20
—
ns
マスタモード
ns
マスタモード
SCL の “L” が引き
延ばされていない
と仮定した場合。
最小値は連続デー
タの第 1 ビットに
適用。それ以外は
最大値を適用。
データ
ホールド時間
データ
セットアップ時間
tSU;DAT
SCL,
SDA
R = 1.7 kΩ,
C = 50 pF*1
(-2 + nm/2) tMCLK − 20 (-1 + nm/2) tMCLK + 20
tSU;INT
SCL
(nm/2) tMCLK − 20
(1 + nm/2) tMCLK + 20
ns
最小値は 9th SCL
↓時の割込みに適
用。最大値は 8th
SCL ↓ 時の割込
みに適用。
SCL クロック
“L” 幅
tLOW
SCL
4 tMCLK − 20
—
ns
受信の場合
SCL クロック
“H” 幅
tHIGH
SCL
—
ns
受信の場合
「スタート」条件
検出
tHD;STA
SCL,
SDA
2 tMCLK − 20
—
ns
受信の場合 1 tMCLK
の場合未検出
「ストップ」条件
検出
tSU;STO
SCL,
SDA
2 tMCLK − 20
—
ns
受信の場合 1 tMCLK
の場合未検出
「再スタート」条件 tSU;STA
検出条件
SCL,
SDA
2 tMCLK − 20
—
ns
受信の場合 1 tMCLK
の場合未検出
割込みクリアから
SCL 立上りまでの
セットアップ時間
バスフリー時間
tBUF
SCL,
SDA
2 tMCLK − 20
—
ns
受信の場合
データホールド
時間
tHD;DAT
SCL,
SDA
2 tMCLK − 20
—
ns
スレーブ送信
モードの場合
（続く）
48
DS07–12629–1
MB95330H シリーズ
（続き）
(VCC ＝ 5.0 V ± 10%, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
データセットアップ時間
tSU;DAT
SCL,
SDA
データホールド時間
tHD;DAT
SCL,
SDA
データセットアップ時
tSU;DAT
SCL,
SDA
SDA↓ → SCL↑
( ウェイクアップ機能時 )
tWAKEUP
SCL,
SDA
条件
R = 1.7 kΩ,
C = 50 pF*1
規格値＊ 2
単位
備考
最小
最大
tLOW − 3 tMCLK − 20
—
ns
スレーブ送信
モードの場合
0
—
ns
受信の場合
tMCLK − 20
—
ns
受信の場合
発振安定待ち時間
+2 tMCLK − 20
—
ns
＊ 1：R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。
＊ 2：• tMCLK については ,「(2) ソースクロック / マシンクロック」を参照してください。
• m は I2C クロック制御レジスタ (ICCR0) の CS4, CS3 ビット (bit4, bit3) です。
• n は I2C クロック制御レジスタ (ICCR0) の CS2 ∼ CS0 ビット (bit2 ∼ bit0) です。
• I2C の実際のタイミングは , マシンクロック (tMCLK) および , ICCR0 レジスタの CS4 ∼ CS0 にて設定される m, n の
値により決定されます。
• 標準モード：
0.9 MHz ＜ tMCLK ( マシンクロック ) ＜ 10 MHz の範囲で m, n の設定が可能です。
m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。
(m, n) = (1, 8)
：0.9 MHz < tMCLK ≦ 1 MHz
(m, n) = (1, 22), (5, 4), (6, 4), (7, 4), (8, 4) ：0.9 MHz < tMCLK ≦ 2 MHz
(m, n) = (1, 38), (5, 8), (6, 8), (7, 8), (8, 8) ：0.9 MHz < tMCLK ≦ 4 MHz
(m, n) = (1, 98)
：0.9 MHz < tMCLK ≦ 10 MHz
• 高速モード：
3.3 MHz ＜ tMCLK ( マシンクロック ) ＜ 10 MHz の範囲で m, n の設定が可能です。
m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。
(m, n) = (1, 8)
：3.3 MHz < tMCLK ≦ 4 MHz
(m, n) = (1, 22), (5, 4)
：3.3 MHz < tMCLK ≦ 8 MHz
(m, n) = (6, 4)
：3.3 MHz < tMCLK ≦ 10 MHz
DS07–12629–1
49
MB95330H シリーズ
(9) UART/SIO, シリアル入出力タイミング
(VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
UCK0
UCK ↓ → UO 時間
tSLOV
UCK0, UO0
有効 UI → UCK ↑
tIVSH
UCK0, UI0
UCK ↑ → 有効 UI ホールド 時間
tSHIX
シリアルクロック “H” パルス幅
シリアルクロック “L” パルス幅
条件
規格値
単位
最小
最大
4 tMCLK*
—
ns
− 190
＋ 190
ns
2 tMCLK*
—
ns
UCK, UI0
2 tMCLK*
—
ns
tSHSL
UCK0
4 tMCLK*
—
ns
tSLSH
UCK0
4 tMCLK*
—
ns
—
190
ns
2 tMCLK*
—
ns
2 tMCLK*
—
ns
UCK ↓ → UO 時間
tSLOV
UCK0, UO0
有効 UI → UCK ↑
tIVSH
UCK0, UI0
UCK ↑ → 有効 UI ホールド 時間
tSHIX
UCK0, UI0
内部クロック
動作
外部クロック
動作
＊：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
・内部シフトクロックモード
tSCYC
2.4 V
UCK0
0.8 V
0.8 V
tSLOV
2.4 V
UC0
0.8 V
tIVSH
tSHIX
0.8 VCC 0.8 VCC
UI0
0.2 VCC 0.2 VCC
・外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC
0.8 VCC
UCK0
0.2 VCC
0.2 VCC
tSLOV
2.4 V
UC0
0.8 V
tIVSH
tSHIX
0.8 VCC 0.8 VCC
UI0
0.2 VCC 0.2 VCC
50
DS07–12629–1
MB95330H シリーズ
(10) MPG 入力タイミング
(VCC ＝ 5.0 V ± 10%, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
SNI0 ∼ SNI2,
DTTI
—
最小
最大
4 tMCLK
—
単位
備考
ns
0.8 VCC
0.8 VCC
SNI0 ~ SNI2, DTTI
0.2 VCC
tTIWH
DS07–12629–1
規格値
0.2 VCC
tTIWL
51
MB95330H シリーズ
5. A/D コンバータ
(1) A/D コンバータ電気的特性
(VCC ＝ 4.0 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
規格値
単位
最小
標準
最大
—
—
10
bit
−3
—
＋3
LSB
直線性誤差
− 2.5
—
＋ 2.5
LSB
微分直線性誤差
− 1.9
—
＋ 1.9
LSB
分解能
総合誤差
—
備考
ゼロトランジション
電圧
VOT
VSS − 1.5 LSB
VSS ＋ 0.5 LSB
VSS ＋ 2.5 LSB
V
フルスケールトランジ
ション電圧
VFST
VCC − 4.5 LSB
VCC − 2 LSB
VCC ＋ 0.5 LSB
V
0.9
—
16500
µs
4.5 V ≦ VCC ≦ 5.5 V
1.8
—
16500
µs
4.0 V ≦ VCC ＜ 4.5 V
0.6
—
∞
µs
4.5 V ≦ VCC ≦ 5.5 V,
外部インピーダンス＜
5.4 kΩ の場合
1.2
—
∞
µs
4.0 V ≦ VCC ＜ 4.5 V,
外部インピーダンス＜
2.4 kΩ の場合
コンペア時間
サンプリング時間
—
—
アナログ入力電流
IAIN
− 0.3
—
＋ 0.3
µA
アナログ入力電圧
VAIN
VSS
—
VCC
V
52
DS07–12629–1
MB95330H シリーズ
(2) A/D コンバータの注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
・ MB95330HシリーズのA/Dコンバータはサンプルホールド付きのものです。外部インピーダンスが高くサンプリング時
間を十分に確保できない場合には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換
精度に影響を及ぼします。したがって , A/D 変換精度規格を満たすために , 外部インピーダンスと最小サンプリング時
間の関係から , サンプリング時間を最小値より長くなるようにレジスタ値と動作周波数を調整するか , 外部インピーダ
ンスを下げてご使用ください。また , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度
のコンデンサを接続してください。
・アナログ入力等価回路
アナログ入力
コンパレータ
R
C
サンプリング時：ON
VCC
R
C
4.5 V ≦ VCC ≦ 5.5 V
1.95 kΩ ( 最大 )
17 pF ( 最大 )
4.0 V ≦ VCC < 4.5 V
8.98 kΩ ( 最大 )
17 pF ( 最大 )
（注意事項）数値は参考値です。
・外部インピーダンスと最小サンプリング時間の関係
[ 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 ]
100
20
90
18
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
[ 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 ]
80
70
60
(VCC 4.5 V)
50
(VCC 4.0 V)
40
30
20
10
0
0
2
4
6
8
10
12
14
16
14
12
(VCC 4.5 V)
10
(VCC 4.0 V)
8
6
4
2
0
0
最小サンプリング時間 [μs]
1
2
3
4
最小サンプリング時間 [μs]
・A/D 変換誤差について
|VCC − VSS| が小さくなるに従って , A/D 変換の誤差は大きくなります。
DS07–12629–1
53
MB95330H シリーズ
(3) A/D コンバータの用語の定義
・ 分解能
A/D コンバータにより識別可能なアナログ変化を示します。
10 ビットなら , アナログ電圧を 210 ＝ 1024 の部分に分解可能です。
・ 直線性誤差 ( 単位：LSB)
デバイスのゼロトランジション点 (“00 0000 0000” ← → “00 0000 0001”) と ,
同じデバイスのフルスケールトランジション点 (“11 1111 1111” ← → “11 1111 1110”) とを
結んだ直線と , 実際の変換値との誤差がどの程度かを示します。
・ 微分直線性誤差 ( 単位：LSB)
出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差がどの程度かを示します。
・ 総合誤差 ( 単位：LSB)
実際の値と理論値との差を示し , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差
および雑音に起因する誤差です。
理想入出力特性
3FFH
総合誤差
3FFH
VFST
3FEH
2 LSB
3FDH
004H
VOT
003H
デジタル出力
デジタル出力
3FEH
実際の変換特性
3FDH
{1 LSB x (N-1) + 0.5 LSB}
004H
VNT
003H
1 LSB
002H
実際の変換特性
002H
理想特性
001H
001H
0.5 LSB
VSS
VCC
VSS
アナログ入力
1 LSB =
VCC − VSS
1024
VCC
アナログ入力
(V)
VNT − {1 LSB × (N − 1) ＋ 0.5 LSB}
デジタル出力
=
[LSB]
N の総合誤差
1 LSB
N ：A/D コンバータデジタル出力値
VNT ：デジタル出力が (N − 1) H から NH に遷移する電圧
（続く）
54
DS07–12629–1
MB95330H シリーズ
（続き）
フルスケールトランジション誤差
ゼロトランジション誤差
理想特性
004H
実際の変換特性
3FFH
実際の変換特性
デジタル出力
デジタル出力
003H
002H
実際の変換特性
理想特性
3FEH
VFST
( 実測値 )
3FDH
001H
実際の変換特性
3FCH
VOT ( 実測値 )
VSS
VCC
VSS
アナログ入力
微分直線性誤差
直線性誤差
理想特性
実際の変換特性
3FFH
(N+1)H
3FEH
{1 LSB x N + VOT}
VFST
( 実測値 )
VNT
004H
実際の変換特性
デジタル出力
実際の変換特性
3FDH
デジタル出力
VCC
アナログ入力
V(N+1)T
NH
VNT
(N-1)H
003H
実際の変換特性
理想特性
002H
(N-2)H
001H
VOT ( 実測値 )
VSS
VCC
VSS
アナログ入力
デジタル出力 N の直線性誤差 =
VCC
アナログ入力
VNT − {1 LSB × N + VOT}
1 LSB
デジタル出力 N の微分直線性誤差 =
V (N ＋ 1) T − VNT
−1
1 LSB
N ： A/D コンバータデジタル出力値
VNT：デジタル出力が (N − 1) H から NH に遷移する電圧
VOT ( 理想値 ) ＝ Vss ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ Vcc − 2 LSB [V]
DS07–12629–1
55
MB95330H シリーズ
6. フラッシュメモリ書込み / 消去特性
項目
規格値
単位
備考
最小
標準
最大
セクタ消去時間
(2 K バイトセクタ )
⎯
0.2*1
0.5*2
s
消去前 00H 書込み時間は除きます。
セクタ消去時間
(16 K バイトセクタ )
⎯
0.5*1
7.5*2
s
消去前 00H 書込み時間は除きます。
バイト書込み時間
⎯
21
6100*2
µs
システムレベルのオーバヘッド時間は
除きます。
100000
⎯
⎯
cycle
3.0
⎯
5.5
V
⎯
⎯
year
消去 / 書込みサイクル
消去 / 書込み時の電源電圧
フラッシュメモリデータ保持時間
3
20*
平均 TA ＝＋ 85 °C
＊ 1：TA ＝＋ 25 °C, VCC ＝ 5.0 V, 100000 サイクル
＊ 2：TA ＝＋ 85 °C, VCC ＝ 3.0 V, 100000 サイクル
＊ 3：テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度 ＋ 85 °C へ
換算しています ) 。
56
DS07–12629–1
MB95330H シリーズ
■ 特性例
・電源電流・温度特性
ICC − VCC
TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 )
メインクロックモード , 外部クロック動作時
ICC − TA
VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 )
メインクロックモード , 外部クロック動作時
20
20
15
15
10
FMP = 10 MHz
FMP = 16 MHz
ICC [mA]
ICC[mA]
FMP = 16 MHz
10
FMP = 10 MHz
FMP = 8 MHz
5
5
FMP = 4 MHz
FMP = 2 MHz
0
-50
0
2
3
4
5
6
7
0
ICCS − VCC
TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 )
メインスリープモード , 外部クロック動作時
20
20
15
15
10
5
FMP = 16 MHz
5
FMP = 10 MHz
FMP = 8 MHz
FMP = 4 MHz
FMP = 2 MHz
0
-50
0
3
4
5
6
7
FMP = 10 MHz
0
+50
+100
+150
TA[°C]
VCC[V]
ICCL − VCC
TA = +25°C, FMPL = 16 kHz (2 分周 )
サブクロックモード , 外部クロック動作時
ICCL − TA
VCC = 5.5 V, FMPL = 16 kHz (2 分周 )
サブクロックモード , 外部クロック動作時
100
100
75
75
ICCL[μA]
ICCL[μA]
+150
10
FMP = 16 MHz
2
+100
ICCS − TA
VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 )
メインスリープモード , 外部クロック動作時
ICCS[mA]
ICCS[mA]
+50
TA[°C]
VCC[V]
50
50
25
25
0
0
2
3
4
5
VCC[V]
6
7
−50
0
+50
+100
+150
TA[°C]
（続く）
DS07–12629–1
57
MB95330H シリーズ
ICCLS − TA
VCC = 5.5 V, FMPL = 16 kHz (2 分周 )
サブスリープモード , 外部クロック動作時
100
100
75
75
ICCLS[μA]
ICCLS[μA]
ICCLS − VCC
TA = +25°C, FMPL = 16 kHz (2 分周 )
サブスリープモード , 外部クロック動作時
50
50
25
25
0
0
2
3
4
5
6
−50
7
0
+100
+150
ICCT − TA
VCC = 5.5 V, FMPL = 16 kHz (2 分周 )
時計モード , 外部クロック動作時
100
100
75
75
ICCT[μA]
ICCT[μA]
ICCT − VCC
TA = +25°C, FMPL = 16 kHz (2 分周 )
時計モード , 外部クロック動作時
50
50
25
25
0
0
2
3
4
5
6
−50
7
0
+50
+100
+150
TA[°C]
VCC[V]
ICTS − VCC
TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 )
タイムベースタイマモード , 外部クロック動作時
ICTS − TA
VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 )
タイムベースタイマモード , 外部クロック動作時
2
2
1.5
1.5
1
FMP = 16 MHz
FMP = 10 MHz
FMP = 8 MHz
0.5
ICTS[mA]
ICTS[mA]
+50
TA[°C]
VCC[V]
1
FMP = 16 MHz
FMP = 10 MHz
0.5
FMP = 4 MHz
FMP = 2 MHz
0
0
2
3
4
5
VCC[V]
6
7
−50
0
+50
+100
+150
TA[°C]
（続く）
58
DS07–12629–1
MB95330H シリーズ
（続き）
ICCH − TA
VCC = 5.5 V, FMPL = ( 停止 )
サブストップモード , 外部クロック停止時
20
20
15
15
ICCH[μA]
ICCH[μA]
ICCH − VCC
TA = +25°C, FMPL = ( 停止 )
サブストップモード , 外部クロック停止時
10
10
5
5
0
0
2
3
4
5
6
−50
7
0
ICCMCR − VCC
TA = +25°C, FMP = 1, 8, 10, 12.5 MHz ( 分周なし )
メインクロックモード , メイン CR クロック動作時
20
20
15
15
FMP = 12.5 MHz
10
FMP = 10 MHz
FMP = 8 MHz
+150
FMP = 12.5 MHz
10
FMP = 10 MHz
FMP = 8 MHz
5
5
FMP = 1 MHz
FMP = 1 MHz
0
0
2
3
4
5
6
−50
7
0
+50
+100
+150
TA[°C]
VCC[V]
ICCSCR − VCC
TA = +25°C, FMPL = 50 kHz (2 分周 )
サブクロックモード , サブ CR クロック動作時
ICCSCR − TA
VCC = 5.5 V, FMPL = 50 kHz (2 分周 )
サブクロックモード , サブ CR クロック動作時
140
140
120
120
FMPL = 50 kHz
FMPL = 50 kHz
100
100
ICCSCR[μA]
ICCSCR[μA]
+100
ICCMCR − TA
VCC = 5.5 V, FMP = 1, 8, 10, 12.5 MHz ( 分周なし )
メインクロックモード , メイン CR クロック動作時
ICCMCR[mA]
ICCMCR[mA]
+50
TA[°C]
VCC[V]
80
60
80
60
40
40
20
20
0
0
2
3
4
5
VCC[V]
DS07–12629–1
6
7
−50
0
+50
+100
+150
TA[°C]
59
MB95330H シリーズ
・入力電圧特性
VIHI − VCC および VILI − VCC
TA = +25°C
VIHS − VCC および VILS − VCC
TA = +25°C
4
4
3
3
VIHS
VIHS/VILS[V]
VIHI/VILI[V]
VIHI
VILI
2
1
VILS
2
1
0
0
2
3
4
5
6
2
3
VCC[V]
4
5
6
VCC[V]
VIHM − VCC および VILM − VCC
TA = +25°C
4
VIHM/VILM[V]
3
VIHM
VILM
2
1
0
2
3
4
5
6
VCC[V]
60
DS07–12629–1
MB95330H シリーズ
・出力電圧特性
(VCC − VOH1) − IOH
TA = +25°C
VCC = 2.4 V
2
(VCC − VOH2) − IOH
TA = +25°C
VCC = 2.7 V
VCC = 2.4 V
1
1.8
1.6
0.8
1.2
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
1
0.8
VCC - VOH2[V]
VCC -VOH1[V]
VCC = 2.7 V
VCC = 3.5 V
1.4
0.6
VCC = 3.5 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
0.4
0.6
0.4
0.2
0.2
0
0
0
-2
-4
-6
-8
-10
0
-2
-4
IOH[mA]
VOL1 − IOL
TA = +25°C
VCC = 2.4 V
2
-6
-8
-10
IOH[mA]
VOL2 − IOL
TA = +25°C
1
VCC = 2.7 V
1.8
0.8
1.6
1.4
0.6
VOL2[V]
VOL1[V]
1.2
1
VCC = 2.4 V
0.4
0.8
VCC = 3.5 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
0.6
0.4
VCC = 2.7 V
VCC = 3.5 V
VCC = 5.0 V
VCC = 4.5 V
VCC = 5.5 V
0.2
0.2
0
0
0
2
4
6
IOL[mA]
DS07–12629–1
8
10
0
2
4
6
8
10
IOL[mA]
61
MB95330H シリーズ
・プルアップ特性
RPULL − VCC
TA = +25°C
250
RPULL[kΩ]
200
150
100
50
0
2
3
4
5
6
VCC[V]
62
DS07–12629–1
MB95330H シリーズ
■ マスクオプション
品種名
No.
MB95F332H
MB95F333H
MB95F334H
選択方法
MB95F332K
MB95F333K
MB95F334K
設定不可
1
低電圧検出リセット
低電圧検出リセットなし
低電圧検出リセットあり
2
リセット
専用のリセット入力あり
専用のリセット入力なし
DS07–12629–1
63
MB95330H シリーズ
■ オーダ型格
型格
パッケージ
MB95F332HPMC-G-SNE2
MB95F332KPMC-G-SNE2
MB95F333HPMC-G-SNE2
MB95F333KPMC-G-SNE2
MB95F334HPMC-G-SNE2
MB95F334KPMC-G-SNE2
プラスチック・LQFP, 32 ピン
(FPT-32P-M30)
MB95F332HP-G-SH-SNE2
MB95F332KP-G-SH-SNE2
MB95F333HP-G-SH-SNE2
MB95F333KP-G-SH-SNE2
MB95F334HP-G-SH-SNE2
MB95F334KP-G-SH-SNE2
プラスチック・SH-DIP, 32 ピン
(DIP-32P-M06)
MB95F332HWQN-G-SNE1
MB95F332KWQN-G-SNE1
MB95F333HWQN-G-SNE1
MB95F333KWQN-G-SNE1
MB95F334HWQN-G-SNE1
MB95F334KWQN-G-SNE1
プラスチック・QFN, 32 ピン
(LCC-32P-M19)
64
DS07–12629–1
MB95330H シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 32 ピン
リードピッチ
0.80 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.60 mm MAX
(FPT-32P-M30)
プラスチック・LQFP, 32 ピン
（FPT-32P-M30）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00±0.20(.354±.008)SQ
+0.05
* 7.00±0.10(.276±.004)SQ
0.13 –0.00
+.002
24
.005 –.000
17
16
25
0.10(.004)
Details of "A" part
1.60 MAX
(Mounting height)
(.063) MAX
INDEX
0.25(.010)
9
32
0~7˚
1
0.80(.031)
0.35
.014
C
"A"
8
+0.08
–0.03
+.003
–.001
0.20(.008)
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
M
2009 FUJITSU MICROELECTRONICS LIMITED F32051S-c-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12629–1
65
MB95330H シリーズ
プラスチック・SH-DIP, 32 ピン
リードピッチ
1.778mm
ロースペース
10.16mm
封止方法
プラスチックモールド
(DIP-32P-M06)
プラスチック・SH-DIP, 32 ピン
（DIP-32P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
+0.20
*28.00 –0.30
1.102
+.008
–.012
INDEX
*8.89±0.25
(.350±.010)
1.02
+0.30
–0.20
+.012
.040 –.008
+0.70
4.70 –0.20
0.51(.020)
MIN.
+.028
.185 –.008
3.30
.130
+0.20
–0.30
+.008
–.012
+0.03
0.27 –0.07
+.001
.011 –.003
1.27(.050)
MAX.
C
1.778(.070)
10.16(.400)
+0.08
0.48 –0.12
.019
+.003
–.005
0.25(.010)
2003-2008 FUJITSU MICROELECTRONICS LIMITED D32018S-c-1-2
M
0~15°
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
66
DS07–12629–1
MB95330H シリーズ
（続き）
プラスチック・QFN, 32 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
5.00 mm × 5.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.06 g
(LCC-32P-M19)
プラスチック・QFN, 32 ピン
（LCC-32P-M19）
3.50±0.10
(.138±.004)
5.00±0.10
(.197±.004)
5.00±0.10
(.197±.004)
3.50±0.10
(.138±.004)
INDEX AREA
0.25
(.010
(3-R0.20)
((3-R.008))
0.50(.020)
+0.05
–0.07
+.002
–.003
)
0.40±0.05
(.016±.002)
1PIN CORNER
(C0.30(C.012))
(TYP)
0.75±0.05
(.030±.002)
0.02
(.001
C
+0.03
–0.02
+.001
–.001
(0.20(.008))
)
2009 FUJITSU MICROELECTRONICS LIMITED C32071S-c-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–12629–1
67
MB95330H シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部