3.2 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07-16503-5
32 ビット・マイクロコントローラ
CMOS
FR60 MB91350A シリーズ
MB91F355A/F353A/F356B/F357B/355A/354A/
MB91353A/352A/351A/V350A
■ 概 要
FR ファミリ * は , 32 ビット高性能 RISC CPU を使用し , 高性能 / 高速な CPU 処理を要求される組込制御用に各種 I/O リ
ソースやバス制御機構を内蔵した , 標準シングルチップマイクロコントローラです。
本品種は , FR30/40 CPU をベースにバスアクセスの強化を行った FR60 です。豊富な周辺リソースを内蔵した , シングル
チップ指向のマイクロコントローラです。
DVD プレーヤ , ナビゲーション , 高性能 FAX, プリンタ制御など , 高性能な CPU 処理パワーを要求される組込み用途に
最適な仕様になっています。
＊：FR は , FUJITSU RISC controller の略で , 富士通マイクロエレクトロニクス株式会社の製品です。
■ 特 長
1. FR CPU
・ 32 ビット RISC, ロード / ストアアーキテクチャ, パイプライン 5 段
・ 最大動作周波数 50 MHz [PLL 使用 : 原振 12.5 MHz の場合 ]
・ 16 ビット固定長命令 ( 基本命令 ) , 1 命令 /1 サイクル
・ メモリ−メモリ間転送 , ビット処理 , バレルシフトなどの命令 ：組込み用途に適した命令
・ 関数入口 / 出口命令 , レジスタ内容のマルチロードストア命令 ：高級言語対応命令
・ レジスタインターロック機能 ：アセンブラ記述の容易化
・ 乗算器の内蔵 / 命令レベルでのサポート
符号付き 32 ビット乗算 ：5 サイクル
符号付き 16 ビット乗算 ：3 サイクル
・ 割込み (PC, PS の退避 ) ：6 サイクル , 16 プライオリティレベル
・ ハーバードアーキテクチャにより , プログラムアクセスとデータアクセスを同時に実行可能
・ FR ファミリとの命令互換
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2003-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.11
MB91350A シリーズ
2. バスインタフェース
・ 最大動作周波数 25 MHz
・ 24 ビットアドレスフル出力可能 (16M バイト空間 )
(21 ビットアドレスフル出力可能 (2M バイト空間 ) : MB91F353A/353A/352A/351A)
・ 8, 16 ビットデータ出力
・ プリフェッチバッファ搭載
・ 未使用データ / アドレス端子は汎用入出力ポートとして使用可能
・ 最小 64 K バイト単位で設定可能な完全独立な 4 領域のチップセレクト出力が可能
・ 各種メモリに対するインタフェースのサポート
SRAM, ROM/Flash
ページモード Flash ROM, ページモード ROM インタフェース
・ 基本バスサイクル ：2 サイクル
・ 領域ごとにプログラマブルでウェイト挿入可能な自動ウェイトサイクル発生機構
・ RDY 入力による外部ウェイトサイクル
・ DMA は , 独立した I/O 用ウェイト制御が可能なフライバイ転送をサポート
(MB91F353A/353A/352A/351A はフライバイ転送使用不可 )
3. 搭載メモリ
MB91V350A
MB91F353A
MB91F355A
MB91F357B
MB91F356B
MB91353A
MB91355A
MB91352A
MB91354A
MB91351A
なし
512 K バイト
256 K バイト
512 K バイト
384 K バイト
384 K バイト
RAM ( スタック )
16 K バイト
16 K バイト
16 K バイト
16 K バイト
8 K バイト
16 K バイト
RAM ( 命令実行可 )
16 K バイト
8 K バイト
8 K バイト
8 K バイト
8 K バイト
8 K バイト
メモリ
ROM
4. DMAC (DMA コントローラ )
・ 同時に最大 5 チャネルの動作が可能 ( 外部→外部は 3 チャネル )
・ 3 つの転送要因 ( 外部端子 / 内部ペリフェラル / ソフトウェア )
起動要因はソフトウェアで選択可能 , UART (0, 1, 2 ) からの起動可能
・ アドレッシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
・ 転送モード ( デマンド転送 / バースト転送 / ステップ転送 / ブロック転送 )
・ フライバイ転送サポート ( 外部 I/O とメモリ間 )
・ 転送データサイズは 8/16/32 ビット から選択可能
・ 多バイト転送可 ( ソフトにて決定 )
・ DMAC ディスクリプタは I/O 領域 (200H ∼ 240H, 1000H ∼ 1024H)
(MB91F353A/353A/352A/351A は外部インタフェースなし )
外部端子転送不可。デマンド転送 , フライバイ転送使用不可
5. ビットサーチモジュール (REALOS 使用 )
・ 1 ワード中の MSB から最初の “1”/“0” の変化ビット位置をサーチ
6. 各種タイマ
・ 16 ビット リロードタイマ ：4 チャネル (REALOS 用 1 チャネル含む )
内部クロックは 2/8/32 分周から選択可能
(ch.3 のみ , 64/128 分周も選択可能 )
・ 16 ビット フリーランタイマ：1 チャネル
アウトプットコンペア
：8 チャネル (MB91F353A/353A/352A/351A: 2 チャネル )
インプットキャプチャ
：4 チャネル
・ 16 ビット PPG タイマ
: 6 チャネル (MB91F353A/353A/352A/351A: 3 チャネル )
（続く）
2
DS07-16503-5
MB91350A シリーズ
7. UART
・ UART 全二重ダブルバッファ: 5 チャネル , (MB91F353A/353A/352A/351A: 4 チャネル )
・ パリティあり / なし選択可能
・ 非同期 ( 調歩同期 ) , CLK 同期通信の選択可能
・ 専用ボーレート用タイマ内蔵
・ 外部クロックを転送クロックとして使用可能
・ 豊富なエラー検出機能あり ( パリティ, フレーム , オーバラン )
・ 115 kbps 対応
8. SIO
・ 8 ビットデータのシリアル転送 : 3 チャネル , (MB91F353A/353A/352A/351A: 2 チャネル )
・ シフトクロックは内部 3 種類 , 外部 1 種類から選択
・ シフト方向の LSB/MSB 切換え
9. 割込みコントローラ
・ 外部割込み : 合計 17 本 (MB91F353A/353A/352A/351A: 9 本 )
( マスク不可割込み端子 1 本と通常割込み端子 16/8 本 ストップ時のウェイクアップ用として使用可能 )
・ 内部ペリフェラルからの割込み
・ マスク不可割込み以外は , 優先レベルをプログラマブルに設定可能 (16 レベル )
10.D/A コンバータ
・ 8 ビット分解能 : 3 チャネル , (MB91F353A/353A/352A/351A: 2 チャネル )
11.A/D コンバータ
・ 10 ビット分解能 : 12 チャネル , (MB91F353A/353A/352A/351A: 8 チャネル )
・ 直並列変換型 変換時間：1.48 µs
・ 変換モード ( 単発変換モード , 連続変換モード )
・ 起動要因 ( ソフト / 外部トリガ / ペリフェラル割込み )
12.その他のインターバルタイマ / カウンタ
・ 8/16 ビットアップダウンカウンタ
MB91F353A/353A/352A/351A は 8 ビットアップダウンカウンタのみ
・ 16 ビットタイマ (U-TIMER) : 5 チャネル , (MB91F353A/353A/352A/351A: 4 チャネル )
・ ウォッチドッグタイマ
13.I2C バスインタフェース (400 kbps 対応 )
・ 1 チャネル , マスタ / スレーブ送受信
・ アービトレーション機能 , クロック同期化機能
14.I/O ポート
・ 3 V 入出力ポート
( ただし外部割込み兼用ポート (16 本 , MB91F353A/353A/352A/351A は 8 本 ) は 5 V 入力対応 )
・ 最大 126 ポート (MB91F353A/353A/352A/351A: 最大 84 ポート )
15.その他の特長
・ クロックソースとして発振回路内蔵し , PLL 逓倍も選択可能
・ リセット端子として INIT を用意 (INIT 端子解除後 , 発振安定待ち時間はクロック周期× 2 です。)
・ その他 , ウォッチドッグタイマリセット , ソフトウェアリセットあり
・ 低消費電力モードとしてストップモードとスリープモードをサポート
32 kHz CPU 動作による低消費電力動作が可能
・ ギア機能
・ タイムベースタイマ内蔵
・ パッケージ
MB91F355A/F356B/355A/354A/F357B: LQFP-176( リードピッチ 0.50 mm)
MB91F353A/353A/352A/351A: LQFP-120( リードピッチ 0.50 mm)
・ CMOS テクノロジ (0.35 µm)
（続く）
DS07-16503-5
3
MB91350A シリーズ
（続き）
・ 電源電圧
4
3.3 V ± 0.3 V
2.7 V ∼ 3.6 V (MB91F356B/F357B のみ )
DS07-16503-5
MB91350A シリーズ
■ 端子配列図
・ MB91F353A/353A/352A/351A
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
AN7
AN6
AN5
AN4
AN3
AN2
AN1
AN0
VSS
AVSS/AVRL
AVRH
AVCC
DAVC
DAVS
DA0
DA1
PH5/SCK3
PH4/SO3
PH3/SI3
PH2/SCK2
PH1/SO2
PH0/SI2
PO2/OC2
PO0/OC0
VSS
VCC
PI5/SCK1
PI4/SO1
PI3/SI1
PI2/SCK0
(TOP VIEW)
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
PI1/SO0
PI0/SI0
PK7/INT7/ATG
PK6/INT6/FRCK
PK5/INT5
PK4/INT4
PK3/INT3
PK2/INT2
PK1/INT1
PK0/INT0
PM5/SCK7
PM4/SO7/TRG4
PM3/SI7/TRG3
VCC
VSS
PM2/SCK6/ZIN0/TRG2
PM1/SO6/BIN0/TRG1
PM0/SI6/AIN0/TRG0
PN4/PPG4
PN2/PPG2
PN0/PPG0
PA3/CS3
PA2/CS2
PA1/CS1
PA0/CS0
P94/AS
P93
P91
P90/SYSCLK
X1A
P54/A12
P55/A13
P56/A14
P57/A15
P60/A16
P61/A17
P62/A18
P63/A19
P64/A20
VSS
PL1/SCL
PL0/SDA
VSS
VCC
P80/IN0/RDY
P81/IN1/BGRNT
P82/IN2/BRQ
P83/RD
P84/WR0
P85/IN3/WR1
NMI
MD2
MD1
MD0
INIT
VCC
X1
X0
VSS
X0A
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
P26/D22
P27/D23
P30/D24
P31/D25
P32/D26
P33/D27
P34/D28
P35/D29
P36/D30
P37/D31
P40/A00
VSS
VCC
P41/A01
P42/A02
P43/A03
P44/A04
P45/A05
P46/A06
P47/A07
P50/A08
P51/A09
P52/A10
P53/A11
(FPT-120P-M21)
DS07-16503-5
5
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
P26/D22
P27/D23
P30/D24
P31/D25
P32/D26
P33/D27
P34/D28
P35/D29
P36/D30
P37/D31
VSS
VCC
P40/A00
P41/A01
P42/A02
P43/A03
P44/A04
P45/A05
P46/A06
P47/A07
P50/A08
P51/A09
P52/A10
P53/A11
P54/A12
P55/A13
P56/A14
P57/A15
VSS
VCC
P60/A16
P61/A17
P62/A18
P63/A19
P64/A20
P65/A21
P66/A22
P67/A23
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
PG4/SO5
PG3/SI5
PG2/SCK4
PG1/SO4
PG0/SI4
PH5/SCK3
PH4/SO3
PH3/SI3
PH2/SCK2
PH1/SO2
PH0/SI2
PI5/SCK1
PI4/SO1
PI3/SI1
PI2/SCK0
PI1/SO0
PI0/SI0
VCC
VSS
PJ7/INT15
PJ6/INT14
PJ5/INT13
PJ4/INT12
PJ3/INT11
PJ2/INT10
PJ1/INT9
PJ0/INT8
PK7/INT7/ATG
PK6/INT6/FRCK
PK5/INT5
PK4/INT4
PK3/INT3
PK2/INT2
PK1/INT1
PK0/INT0
VCC
VSS
PL1/SCL
PL0/SDA
VSS
PM5/SCK7/ZIN1/TRG5
PM4/SO7/BIN1/TRG4
PM3/SI7/AIN1/TRG3
PM2/SCK6/ZIN0/TRG2
MB91350A シリーズ
・ MB91F355A/F356B/F357B/355A/354A
(TOP VIEW)
PG5/SCK5
NMI
X1A
VSS
X0A
MD2
MD1
MD0
X0
VCC
X1
INIT
VSS
VCC
PC0/DREQ2
PC1/DACK2
PC2/DSTP2/DEOP2
PB0/DREQ0
PB1/DACK0
PB2/DSTP0/DEOP0
PB3/DREQ1
PB4/DACK1
PB5/DSTP1/DEOP1
PB6/IOWR
PB7/IORD
PA0/CS0
PA1/CS1
PA2/CS2
PA3/CS3
VSS
VCC
P80/IN0/RDY
P81/IN1/BGRNT
P82/IN2/BRQ
P83/RD
P84/WR0
P85/IN3/WR1
P90/SYSCLK
P91
P92/MCLK
P93
P94/AS
VSS
VCC
6
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
PM1/SO6/BIN0/TRG1
PM0/SI6/AIN0/TRG0
PN5/PPG5
PN4/PPG4
PN3/PPG3
PN2/PPG2
PN1/PPG1
PN0/PPG0
VCC
VSS
PO7/OC7
PO6/OC6
PO5/OC5
PO4/OC4
PO3/OC3
PO2/OC2
PO1/OC1
PO0/OC0
PP3/TOT3
PP2/TOT2
PP1/TOT1
PP0/TOT0
VCC
VSS
AVSS/AVRL
AVRH
AVCC
AN11
AN10
AN9
AN8
AN7
AN6
AN5
AN4
AN3
AN2
AN1
AN0
DA2
DA1
DA0
DAVC
DAVS
(FPT-176P-M02)
DS07-16503-5
MB91350A シリーズ
■ 端子機能説明
端子番号
LQFP*1
1∼8
LQFP*2
1∼8
端子名
D16 ∼ D23
入出力
回路
形式 *3
C
P20 ∼ P27
9 ∼ 16
9 ∼ 16
D24 ∼ D31
27 ∼ 34
37 ∼ 41
17,
20 ∼ 26
27 ∼ 34
A00 ∼ A07
C
外部データバスの bit24 ∼ bit31 です。
外バスモードのとき有効となります。
シングルチップモード時はポートとして使用できます。
C
外部アドレスバスの bit0 ∼ bit7 です。
外バスモードのとき有効となります。
P40 ∼ P47
シングルチップモード時はポートとして使用できます。
A08 ∼ A15
外部アドレスバスの bit8 ∼ bit15 です。
外バスモードのとき有効となります。
C
P50 ∼ P57
シングルチップモード時はポートとして使用できます。
A16 ∼ A20
外部アドレスバスの bit16 ∼ bit20 です。
外バスモードのとき有効となります。
C
35 ∼ 39
P60 ∼ P64
シングルチップモード時または外部アドレスバス未使用時は , ポート
として使用できます。
A21 ∼ A23
外部アドレスバスの bit21 ∼ bit23 です。
外バスモードのとき有効となります。
⎯
42 ∼ 44
外部データバスの bit16 ∼ bit23 です。
外バスモードのとき有効となります。
外バス 8 ビットモードのときはポートとして使用できます。
P30 ∼ P37
19 ∼ 26
機能
C
シングルチップモード時または外部アドレスバス未使用時は , ポート
として使用できます。
P65 ∼ P67
47, 48
106, 105
DA0, DA1
⎯
D/A コンバータの出力端子です。
49
⎯
DA2
⎯
D/A コンバータの出力端子です。
50 ∼ 57
113 ∼ 120
AN0 ∼ AN7
G
アナログ入力端子です。
58 ∼ 61
⎯
AN8 ∼ AN11
G
アナログ入力端子です。
TOT0 ∼ TOT3
67 ∼ 70
⎯
D
汎用入出力ポートです。
この機能はタイマ出力機能が禁止のときに有効になります。
PP0 ∼ PP3
OC0
71
97
PO0
アウトプットコンペア出力端子です。
D
OC1
72
⎯
PO1
98
PO2
汎用の入出力ポートです。
この機能は , アウトプットコンペア出力が未使用時はポートとして使
用できます。
アウトプットコンペア出力端子です。
D
OC2
73
リロードタイマ出力ポートです。
この機能はタイマ出力許可のときに有効になります。
汎用の入出力ポートです。
この機能は , アウトプットコンペア出力が未使用時はポートとして使
用できます。
アウトプットコンペア出力端子です。
D
汎用の入出力ポートです。
この機能は , アウトプットコンペア出力が未使用時はポートとして使
用できます。
（続く）
DS07-16503-5
7
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
OC3 ∼ OC7
74 ∼ 78
⎯
81
70
82
⎯
83
71
アウトプットコンペア出力端子です。
D
PO3 ∼ PO7
PPG0
PN0
⎯
85
72
86
⎯
PN3
87
汎用の入出力ポートです。
この機能は , PPG タイマ出力が未使用時はポートとして使用できます。
PPG タイマ出力端子です。
D
PPG5
PN5
汎用の入出力ポートです。
この機能は , PPG タイマ出力が未使用時はポートとして使用できます。
PPG タイマ出力端子です。
D
PPG4
PN4
汎用の入出力ポートです。
この機能は , PPG タイマ出力が未使用時はポートとして使用できます。
PPG タイマ出力端子です。
D
PPG3
84
汎用の入出力ポートです。
この機能は , PPG タイマ出力が未使用時はポートとして使用できます。
PPG タイマ出力端子です。
D
PPG2
PN2
汎用の入出力ポートです。
この機能は , アウトプットコンペア出力が未使用時はポートとして使
用できます。
PPG タイマ出力端子です。
D
PPG1
PN1
機能
汎用の入出力ポートです。
この機能は , PPG タイマ出力が未使用時はポートとして使用できます。
PPG タイマ出力端子です。
D
汎用の入出力ポートです。
この機能は , PPG タイマ出力が未使用時はポートとして使用できます。
SI6
シリアル I/O6 のデータ入力です。
シリアル I/O6 が入力動作をしている間はこの入力を随時使用していま
すので , 意図的に行うとき以外はポートによる出力を停止させておく
必要があります。
AIN0
アップダウンカウンタの入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
73
D
TRG0
PPG タイマ 0 の外部トリガ入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
PM0
汎用の入出力ポートです。
この機能は , シリアル I/O, アップダウンカウンタ , PPG タイマ出力が
未使用時はポートとして使用できます。
（続く）
8
DS07-16503-5
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
88
89
端子名
機能
SO6
シリアル I/O6 のデータ出力です。
この機能は , シリアル I/O6 のデータ出力指定が許可のときに有効にな
ります。
BIN0
アップダウンカウンタの入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
74
D
TRG1
PPG タイマ 1 の外部トリガ入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
PM1
汎用の入出力ポートです。
この機能はシリアル I/O, アップダウンカウンタ , PPG タイマ出力が未
使用時はポートとして使用できます。
SCK6
シリアル I/O6 のクロック入出力です。
この機能はシリアル I/O6 のクロック出力指定が許可のとき , または外
部シフトクロック入力のときに有効になります。
ZIN0
アップダウンカウンタの入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
75
D
TRG2
PPG タイマ 2 の外部トリガ入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
PM2
汎用の入出力ポートです。
この機能はシリアル I/O, アップダウンカウンタ , PPG タイマ出力が未
使用時はポートとして使用できます。
SI7
シリアル I/O7 のデータ入力です。
シリアル I/O7 が入力動作をしている間はこの入力を随時使用していま
すので , 意図的に行うとき以外はポートによる出力を停止させておく
必要があります。
AIN1*
90
入出力
回路
形式 *3
4
78
D
アップダウンカウンタの入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
TRG3
PPG タイマ 3 の外部トリガ入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要がありま
す。
PM3
汎用の入出力ポートです。
この機能は , シリアル I/O, アップダウンカウンタ , PPG タイマ出力が
未使用時はポートとして使用できます。
（続く）
DS07-16503-5
9
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
シリアル I/O7 のデータ出力です。
この機能は , シリアル I/O7 のデータ出力指定が許可のときに有効に
なります。
SO7
4
BIN1*
91
79
D
PPG タイマ 4 の外部トリガ入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要があり
ます。
PM4
汎用の入出力ポートです。
この機能はシリアル I/O, アップダウンカウンタ , PPG タイマ出力が
未使用時はポートとして使用できます。
SCK7
シリアル I/O7 のクロック入出力です。
この機能はシリアル I/O7 のクロック出力指定が許可のとき , 外部シ
フトクロック入力のときに有効になります。
4
80
D
TRG5*
94
95
PM5
汎用の入出力ポートです。
この機能はシリアル I/O, アップダウンカウンタ , PPG タイマ出力が
未使用時はポートとして使用できます。
SDA
I2C バス用データ入出力端子です。
この機能は I2C が標準モード動作許可のときに有効となります。
意図的に行うとき以外はポートによる出力を停止させておく必要が
あります ( オープンドレイン出力 ) 。
42
F
PL0
汎用入出力ポートです。
この機能は , I2C が動作禁止のときポートとして使用できます
( オープンドレイン出力 ) 。
SCL
I2C バス用クロック入出力端子です。
この機能は I2C が標準モード動作許可のときに有効となります。
意図的に行うとき以外はポートによる出力を停止させておく必要が
あります ( オープンドレイン出力 ) 。
41
81 ∼ 86
アップダウンカウンタの入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要があり
ます。
PPG タイマ 5 の外部トリガ入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要があり
ます。
4
F
汎用入出力ポートです。
この機能は I2C が動作禁止のときポートとして使用できます
( オープンドレイン出力 ) 。
PL1
98 ∼ 103
アップダウンカウンタの入力です。
入力を許可している場合はこの入力を随時使用していますので , 意図
的に行うとき以外はポートによる出力を停止させておく必要があり
ます。
TRG4
ZIN1*
92
機能
INT0 ∼ INT5
PK0 ∼ PK5
E
外部割込み入力です。
対応する外部割込みを許可している間はこの入力を随時使用してい
ますので , 意図的に行う以外はポートによる出力を停止させておく必
要があります。
汎用入出力ポートです。
（続く）
10
DS07-16503-5
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
外部割込み入力です。
対応する外部割込みを許可している間はこの入力を随時使用していま
すので , 意図的に行う以外はポートによる出力を停止させておく必要
があります。
INT6
104
87
E
FRCK
105
106 ∼ 113
汎用入出力ポートです。
INT7
外部割込み入力です。
対応する外部割込みを許可している間はこの入力を随時使用していま
すので , 意図的に行う以外はポートによる出力を停止させておく必要
があります。
E
ATG
A/D コンバータ外部トリガ入力です。
A/D の起動要因として選択した場合はこの入力を随時使用しますので ,
意図的に行う以外はポートによる出力を停止させておく必要がありま
す。
PK7
汎用入出力ポートです。
INT8 ∼ INT15
E
PJ0 ∼ PJ7
116
117
89
SI0
D
汎用入出力ポートです。
SO0
UART0 のデータ出力です。
この機能は UART0 のデータ出力指定が許可のときに有効になります。
90
D
120
91
92
UART0 のデータ入力です。
UART0 が入力動作をしている間はこの入力を随時使用していますの
で，意図的に行うとき以外はポートによる出力を停止させておく必要
があります。
PI0
汎用入出力ポートです。
この機能は UART0 のデータ出力機能が禁止のときに有効になります。
SCK0
119
外部割込み入力です。
対応する外部割込みを許可している間はこの入力を随時使用していま
すので , 意図的に行う以外はポートによる出力を停止させておく必要
があります。
汎用入出力ポートです。
PI1
118
フリーランタイマの外部クロック入力端子です。
フリーランタイマの外部クロック入力として選択した場合はこの入力
を随時使用しますので , 意図的に行う以外はポートによる出力を停止
させておく必要があります。
PK6
88
⎯
機能
D
UART0 のクロック入出力です。
この機能は UART0 のクロック出力指定が許可のとき , または外部ク
ロック入力のときに有効になります。
PI2
汎用入出力ポートです。
この機能は UART0 のクロック出力機能が禁止 , または外部クロック入
力を使用しないときに有効になります。
SI1
UART1 のデータ入力です。
UART1 が入力動作をしている間はこの入力を随時使用していますの
で，意図的に行うとき以外はポートによる出力を停止させておく必要
があります。
D
PI3
汎用入出力ポートです。
SO1
UART1 のデータ出力です。
この機能は UART1 のデータ出力指定が許可のときに有効になります。
93
D
PI4
汎用入出力ポートです。
この機能は UART1 のデータ出力機能が禁止のときに有効になります。
（続く）
DS07-16503-5
11
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
SCK1
121
122
123
124
125
126
94
99
D
汎用入出力ポートです。
この機能は UART1 のクロック出力機能が禁止 , または外部クロック
入力を使用しないときに有効になります。
SI2
UART2 のデータ入力です。
UART2 が入力動作をしている間はこの入力を随時使用していますの
で，意図的に行う以外はポートによる出力を停止させておく必要があ
ります。
D
PH0
汎用入出力ポートです。
SO2
UART2 のデータ出力です。
この端子は UART2 のデータ出力指定が許可のときに有効になります。
D
PH1
汎用入出力ポートです。
この機能は UART2 のデータ出力機能が禁止のときに , または外部シ
フトクロック入力のときに有効になります。
SCK2
UART2 のクロック入出力です。
この機能は UART2 のクロック出力指定が許可のときに , または外部
クロック入力のときに有効になります。
101
D
PH2
汎用入出力ポートです。
この機能は UART2 のクロック出力機能が禁止 , または外部クロック
入力を使用しないときに有効になります。
SI3
UART3 のデータ入力です。
UART3 が入力動作をしている間はこの入力を随時使用していますの
で，意図的に行うとき以外はポートによる出力を停止させておく必要
があります。
D
PH3
汎用入出力ポートです。
SO3
UART3 のデータ出力です。
この機能は UART3 のデータ出力指定が許可のときに有効になります。
103
D
汎用入出力ポートです。
この機能は UART3 のデータ出力機能が禁止のときに有効になります。
PH4
SCK3
127
128
104
⎯
UART1 のクロック入出力です。
この機能は UART1 のクロック出力指定が許可のときに , または外部
クロック入力のときに有効になります。
PI5
100
102
機能
D
UART3 のクロック入出力です。
この機能は UART3 のクロック出力指定が許可のときに , または外部
クロック入力のときに有効になります。
PH5
汎用入出力ポートです。
この機能は UART3 のクロック出力機能が禁止 , または外部クロック
入力を使用しないときに有効になります。
SI4
UART4 のデータ入力です。
UART4 が入力動作をしている間はこの入力を随時使用していますの
で，意図的に行うとき以外はポートによる出力を停止させておく必要
があります。
PG0
D
汎用入出力ポートです。
（続く）
12
DS07-16503-5
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
SO4
⎯
129
D
⎯
131
汎用入出力ポートです。
この機能はシリアル I/O4 のデータ出力機能が禁止のときに有効にな
ります。
SCK4
UART4 のクロック入出力です。
この機能はシリアル I/O4 のクロック出力指定が許可のとき , または
外部クロック入力のときに有効になります。
D
PG2
汎用入出力ポートです。
この機能はシリアル I/O4 のクロック出力機能が禁止のとき , または
外部クロック入力を使用しないときに有効になります。
SI5
シリアル I/O5 のデータ入力です。
シリアル I/O5 が入力動作をしている間はこの入力を随時使用してい
ますので , 意図的に行うとき以外はポートによる出力を停止させてお
く必要があります。
汎用入出力ポートです。
SO5
シリアル I/O5 のデータ出力です。
この機能はシリアル I/O5 のデータ出力指定が許可のときに有効にな
ります。
D
PG4
汎用入出力ポートです。
この機能はシリアル I/O5 のデータ出力機能が禁止のときに有効にな
ります。
SCK5
シリアル I/O5 のクロック入出力です。
この機能はシリアル I/O5 のクロック出力指定が許可のときに , また
は外部シフトクロック入力のときに有効になります。
⎯
133
D
PG3
⎯
132
UART4 のデータ出力です。
この機能はシリアル I/O4 のデータ出力指定が許可のときに有効にな
ります。
PG1
⎯
130
機能
D
汎用入出力ポートです。この機能はシリアル I/O5 のクロック出力機
能が禁止のとき , または外部クロック入力を使用しないときに有効に
なります。
PG5
134
51
NMI
H
NMI(Non Maskable Interrupt) 入力です。
135
61
X1A
B
クロック ( 発振 ) 出力です ( サブクロック )。
137
60
X0A
B
クロック ( 発振 ) 入力です ( サブクロック )。
H
モード端子 2 ∼ 0 です。
これらの端子の設定により基本動作モードを設定します。VCC または
VSS に接続してください。
入力回路形式 :
量産版 ( マスク ROM 版 ) は "H" タイプ
Flash ROM 版は "J" タイプ
138 ∼ 140
52 ∼ 54
MD2 ∼ MD0
141
58
X0
A
クロック ( 発振 ) 入力です ( メインクロック )。
143
57
X1
A
クロック ( 発振 ) 出力です ( メインクロック )。
144
55
INIT
I
外部リセット入力です。
147
⎯
DREQ2
PC0
J
C
DMA 外部転送要求入力です。
DMA の起因要因として選択した場合はこの入力を随時使用しますの
で，意図的に行うとき以外はポートによる出力を停止させておく必
要があります。
汎用入出力ポートです。
（続く）
DS07-16503-5
13
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
DACK2
148
149
150
⎯
⎯
⎯
C
汎用入出力ポートです。
この機能は DMA の転送要求受付け出力指定が許可のときに有効にな
ります。
DEOP2
DMA 外部転送終了出力です。
この機能は DMA の外部転送終了出力指定が許可のときに有効になり
ます。
DSTP2
C
汎用入出力ポートです。
この機能は DMA の外部転送終了出力指定 , 外部転送停止入力指定が
禁止のときに有効になります。
DREQ0
DMA 外部転送要求入力です。
DMA の起因要因として選択した場合はこの入力を随時使用しますの
で，意図的に行うとき以外はポートによる出力を停止させておく必要
があります。
153
⎯
⎯
⎯
C
汎用入出力ポートです。
C
DMA 外部転送要求受付け出力です。
この機能は DMA の転送要求受付け出力指定が許可のときに有効にな
ります。
PB1
汎用入出力ポートです。
この機能は DMA の転送要求受付け出力指定が禁止のときに有効にな
ります。
DEOP0
DMA 外部転送終了出力です。
この機能は DMA の外部転送終了出力指定が許可のときに有効になり
ます。
DSTP0
C
DMA 外部転送停止入力です。
この機能は DMA の外部転送停止入力指定が許可のときに有効になり
ます。
PB2
汎用入出力ポートです。
この機能は DMA の外部転送終了出力指定 , 外部転送停止入力指定が
禁止のときに有効になります。
DREQ1
DMA 外部転送要求入力です。
DMA の起因要因として選択した場合はこの入力を随時使用しますの
で，意図的に行うとき以外はポートによる出力を停止させておく必要
があります。
C
PB3
汎用入出力ポートです。
DACK1
154
DMA 外部転送停止入力です。
この機能は DMA の外部転送停止入力指定が許可のときに有効になり
ます。
PC2
DACK0
152
DMA 外部転送要求受付け出力です。
この機能は DMA の転送要求受付け出力指定が許可のときに有効にな
ります。
PC1
PB0
151
機能
⎯
C
PB4
DMA 外部転送要求受付け出力です。
この機能は DMA の転送要求受付け出力指定が許可のときに有効にな
ります。
汎用入出力ポートです。
この機能は DMA の外部転送要求受付け出力指定が禁止のときに有効
になります。
（続く）
14
DS07-16503-5
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
DMA 外部転送終了出力です。
この機能は DMA の外部転送終了出力指定が許可のときに有効になり
ます。
DEOP1
155
156
157
158
159
160
161
⎯
DSTP1
機能
C
DMA 外部転送停止入力です。
この機能は DMA の外部転送停止入力指定が許可のときに有効になり
ます。
PB5
汎用入出力ポートです。
この機能は DMA の外部転送終了出力指定 , 外部転送停止入力指定が
禁止のときに有効になります。
IOWR
DMA フライバイ転送時のライトストローブ出力です。
この機能は DMA フライバイ転送ライトストローブ出力指定が許可の
ときに有効になります。
⎯
C
PB6
汎用入出力ポートです。
この機能は DMA フライバイ転送ライトストローブ出力指定が禁止の
ときに有効になります。
IORD
DMA フライバイ転送時のリードストローブ出力です。
この機能は DMA フライバイ転送リードストローブ出力指定が許可の
ときに有効になります。
⎯
C
PB7
汎用入出力ポートです。
この機能は DMA フライバイ転送リードストローブ出力指定が禁止の
ときに有効になります。
CS0
チップセレクト 0 出力です。
外バスモード時有効になります。
C
66
PA0
汎用入出力ポートです。
シングルチップモード時有効になります。
CS1
チップセレクト 1 出力です。
この機能はチップセレクト 1 出力指定が許可のときに有効になりま
す。
67
C
PA1
汎用入出力ポートです。
この機能はチップセレクト 1 出力指定が禁止のときに有効になりま
す。
CS2
チップセレクト 2 出力です。
この機能はチップセレクト 2 出力指定が許可のときに有効になりま
す。
C
68
PA2
汎用入出力ポートです。
この機能はチップセレクト 2 出力指定が禁止のときに有効になりま
す。
CS3
チップセレクト 3 出力です。
この機能はチップセレクト 3 出力指定が許可のときに有効になりま
す。
C
69
PA3
汎用入出力ポートです。
この機能はチップセレクト 3 出力指定が禁止のときに有効になりま
す。
（続く）
DS07-16503-5
15
MB91350A シリーズ
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
外部レディ入力です。
この機能は外部レディ入力指定が許可のときに有効になります。
RDY
164
45
IN0
D
外部バス開放受付け出力です。
外部バスを開放したときに "L" を出力します。出力指定が許可のとき
に有効になります。
BGRNT
166
167
168
169
46
47
IN1
D
インプットキャプチャ入力端子です。
インプットキャプチャ入力として選択した場合は , この入力を随時使
用しますので意図的に行う以外はポートによる出力を停止させておく
必要があります。
P81
汎用入出力ポートです。
この機能は外部バス開放受付け指定が禁止のときに有効になります。
BRQ
外部バス開放要求入力です。
外部バスを開放したいときに "H" を入力します。
入力指定が許可のときに有効になります。
IN2
D
インプットキャプチャ入力端子です。
インプットキャプチャ入力として選択した場合はこの入力を随時使用
しますので , 意図的に行う以外はポートによる出力を停止させておく
必要があります。
P82
汎用入出力ポートです。
この機能は外部バス開放要求指定が禁止のときに有効になります。
RD
外バスリードストローブ出力です。
外バスモード時に有効になります。
D
48
P83
汎用入出力ポートです。
シングルチップモード時に有効になります。
WR0
外バスライトストローブ出力です。
外バスモード時に有効になります。
49
50
インプットキャプチャ入力端子です。
インプットキャプチャ入力として選択した場合はこの入力を随時使用
しますので , 意図的に行う以外はポートによる出力を停止させておく
必要があります。
汎用入出力ポートです。
この機能は外部レディ入力指定が禁止のときに有効になります。
P80
165
機能
D
P84
汎用入出力ポートです。
シングルチップモード時に有効になります。
WR1
外バスライトストローブ出力です。
外バスモード時 WR1 の出力を許可にすると有効になります。
IN3
インプットキャプチャ入力端子です。
インプットキャプチャ入力として選択した場合はこの入力を随時使用
しますので , 意図的に行う以外はポートによる出力を停止させておく
必要があります。
P85
D
汎用入出力ポートです。
外バスライトイネーブル出力設定を禁止にしたときに有効になりま
す。
（続く）
16
DS07-16503-5
MB91350A シリーズ
（続き）
端子番号
LQFP*1
LQFP*2
端子名
入出力
回路
形式 *3
SYSCLK
170
62
C
63
P91
C
汎用入出力ポートです。
C
メモリ用クロック出力です。
この機能はメモリ用クロック出力指定が許可のときに有効になりま
す。外バス動作周波数と同じクロックを出力します ( スリープ時に停
止します )。
MCLK
172
⎯
汎用入出力ポートです。
この機能はメモリ用クロック出力指定が禁止のときに有効になりま
す。
P92
173
64
P93
C
AS
174
C
65
P94
システムクロック出力です。
この機能はシステムクロック出力指定が許可のときに有効になりま
す。外バス動作周波数と同じクロックを出力します ( ストップ時に停
止します )。
汎用入出力ポートです。
この機能はシステムクロック出力指定が禁止のときに有効になりま
す。
P90
171
機能
汎用入出力ポートです。
アドレスストローブ出力です。
この機能はアドレスストローブ出力が許可のときに有効になります。
汎用入出力ポートです。
この機能はアドレスロード出力指定が禁止のときに有効になります。
＊ 1：FPT-176P-M02
＊ 2：FPT-120P-M21
＊ 3：入出力回路形式については「■入出力回路形式」を参照してください。
＊ 4：FPT-120P-M21 には , この機能がありません。
DS07-16503-5
17
MB91350A シリーズ
【電源・GND 端子】
端子番号
LQFP*
1
LQFP*2
端子名
機能
17, 35, 65, 79, 93, 96,
114, 136, 145, 162, 175
18, 40, 43, 59, 76,
96, 112
VSS
GND 端子です。すべて同電位でお使いください。
18, 36, 66, 80, 97, 115,
142, 146, 163, 176
19, 44, 56, 77, 95
VCC
3.3 V 電源端子です。すべて同電位でお使いください。
45
107
DAVS
D/A コンバータ用の GND 端子です。
46
108
DAVC
D/A コンバータ用の電源端子です。
62
109
AVCC
A/D コンバータ用アナログ電源端子です。
63
110
AVRH
A/D コンバータ用の基準電源端子です。
64
111
AVSS/
AVRL
A/D コンバータ用アナログ GND 端子です。
＊ 1：FPT-176P-M02
＊ 2：FPT-120P-M21
18
DS07-16503-5
MB91350A シリーズ
■ 入出力回路形式
分 類
回 路 形 式
備 考
高速用 ( メインクロック原発振 )
発振帰還抵抗 約 1 MΩ
X1
クロック入力
A
X0
スタンバイ制御
低速用 ( サブクロック原発振 )
発振帰還抵抗 約 7 MΩ
X1A
クロック入力
B
X0A
スタンバイ制御
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
デジタル出力
C
・ CMOS レベル出力
・ CMOS レベル入力
スタンバイ制御あり
プルアップ制御あり
デジタル入力
スタンバイ制御
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
デジタル出力
D
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
スタンバイ制御あり
プルアップ制御あり
デジタル入力
スタンバイ制御
（続く）
DS07-16503-5
19
MB91350A シリーズ
分 類
回 路 形 式
P-ch
N-ch
デジタル出力
P-ch
デジタル出力
E
備 考
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
5 V 耐圧
デジタル入力
・ N-ch オープンドレイン出力
・ CMOS レベルヒステリシス入力
N-ch
デジタル出力
スタンバイ制御あり
5 V 耐圧
F
デジタル入力
スタンバイ制御
アナログ入力
スイッチ付き
P-ch
N-ch
G
アナログ入力
制御
CMOS レベルヒステリシス入力
P-ch
N-ch
H
デジタル入力
CMOS レベルヒステリシス入力
P-ch
P-ch
プルアップ抵抗付き
I
デジタル入力
（続く）
20
DS07-16503-5
MB91350A シリーズ
（続き）
分 類
回 路 形 式
備 考
・ CMOS レベル入力
・ MB91F353A/F355A/F356B/F357B のみ
N-ch
N-ch
J
N-ch
N-ch
N-ch
拡散抵抗
DS07-16503-5
制御信号
モード入力
21
MB91350A シリーズ
■ デバイス使用上の注意
・ラッチアップ防止のために
CMOS IC では入力端子や出力端子に VCC より高い電圧や VSS より低い電圧を印加した場合 , または , VCC 端子と VSS 端
子の間に定格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。ラッチアップが生じると電源
電流が激増し , 素子の熱破壊に至ることがありますので , 使用に際しては絶対最大定格を超えないようにしてください。
・未使用端子の処理について
使用していない入力端子を開放のままにしておくと誤動作の原因となることがありますので , プルアップ , またはプル
ダウンの処理をしてください。
・電源端子について
VCC 端子または VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部
で同電位にすべきもの同士を接続してあります。不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作
の防止 , 総出力電流規格を遵守などのため , 必ずすべての VCC 端子と VSS 端子を外部で電源およびグランドに接続してく
ださい。また , 電流供給源と本デバイスの VCC 端子と VSS 端子は , 低インピーダンスで接続してください。
本デバイスの近くで , VCC 端子と VSS 端子の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとして接続
することをお勧めいたします。
・水晶発振回路について
X0 端子，X1 端子 , X0A 端子および X1A 端子の近くにノイズがあると , デバイスの誤動作の原因となる可能性がありま
す。X0 端子 , X1 端子 , X0A 端子，X1A 端子，水晶発振子 ( またはセラミック発振子 ) およびグランドへのバイパスコンデン
サをできるだけデバイスの近くに配置するようにプリント基板を設計してください。
グランドで X0 端子，X1 端子 , X0A 端子および X1A 端子を取り囲むようにプリント基板アートワークを設計すると , 安
定した動作が得られるので , この設計を強く推奨します。
各量産品において , ご使用になる発振子のメーカに発振評価依頼をしてください。
・外部クロック使用時の注意
外部クロックを使用する際には , 原則として X0 端子 , また X1 端子には X0 端子と逆相のクロックを同時に供給してく
ださい。ただし , この場合にはストップモード ( 発振停止モード ) は使用しないでください ( ストップ時 X1 端子が “H” レ
ベル出力で停止するため ) 。
外部クロック使用例 ( 通常 )
X0
X1
MB91350A シリーズ
( 注意事項 ) ストップモード ( 発振停止モード ) は使用できません。
・クロック制御部
INIT への “L” レベル入力時には , 発振安定待ち時間を確保してください。
・サブクロックを使用しない場合の注意について
X0A 端子 , X1A 端子に発振器を接続しない場合は , X0A 端子をプルダウン処理に , X1A 端子を開放にしてください。
X0
開放
22
X1
MB91350A シリーズ
DS07-16503-5
MB91350A シリーズ
・NC 端子 , OPEN 端子の処理について
NC 端子と OPEN 端子は , 必ず開放にして使用してください。
・モード端子 (MD0 ∼ MD2) について
モード端子 (MD0 ∼ MD2) を VCC 端子または VSS 端子に直接接続してください。
ノイズによってデバイスが意図せずにテストモードに入るのを防止するため , モード端子から VCC 端子または VSS 端子
への距離を最小にし , 低インピーダンスで接続するようにプリント基板を配置してください。
・電源投入時について
電源投入時は , INIT 端子を “L” レベルにしておく事が必要です。 また , 電源投入直後は , 発振回路の発振安定待ち時間を確保するため , INIT 端子への “L” レベル入力を発振回路の要求す
る安定待ち時間の間持続してください (INIT 端子による INIT では , 発振安定待ち時間の設定は最小値に初期化されてい
ます ) 。
・電源投入時の原振入力について
電源投入時には , 必ず発振安定待ち解除されるまでの間クロックを入力してください。
・PLL クロックモード動作中の注意について
本マイクロコントローラで PLL クロックを選択しているときに発振子が外れたり , クロック入力が停止した場合には
PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。
・外バスの設定
本品種は , 外バス 25 MHz の保証となっています。
DIVR1 ( 外バス基本クロック分周設定レジスタ ) を初期値のまま , ベースクロックを 50 MHz に設定すると , 外バスも
50 MHz になります。ベースクロックを変更する際には , 外バスが 25 MHz を超えないように設定したのち , ベースクロッ
クを変更してください。
・MCLK と SYSCLK
MCLK は , スリープ / ストップモード時停止し , SYSCLK は , ストップモード時のみ停止するという違いがあります。用
途に応じ使い分けてください。
イニシャライズ後 , MCLK は無効 ( ポート ) , SYSCLK は有効となっています。MCLK を使用する場合は , PFR ( ポート
機能レジスタ ) で , MCLK を使用するための設定が必要です。
・プルアップコントロール
外バス端子として使用する端子に対してプルアップ抵抗をつけると「■ 電気的特性 4. 交流規格 (4) 通常バスアクセス
リード / ライト動作 , (5) マルチプレクスバスアクセスリード / ライト動作 , (7) ホールドタイミング」を保証できません。
また , プルアップ抵抗を設定してあるポートであっても , HIZ ＝ 1 のストップモード , ハードウェアスタンバイ時は無
効となります。
・サブクロック切換え
クロックソースとしてメインクロックからサブクロックモードに切り換えた直後は, NOP命令を一個以上挿入してくだ
さい。
(Idi
#0x0b, r0)
(Idi
#_CLKR, r12)
stb
r0, @r12
// sub-clock mode
nop
// Must insert NOP instruction
・ビットサーチモジュール
BSD0, BSD1, BDSC レジスタはワードアクセスのみとなります。
・D-bus メモリ
コード領域を , D-bus へは命令フェッチを行わないため , D-bus 上のメモリに設定しないでください。
D-bus 領域へ命令フェッチを行った場合 , 誤ったデータをコードとして解釈するため , 暴走する可能性があります。
DS07-16503-5
23
MB91350A シリーズ
・低消費電力モード
スリープモード , ストップモードに入れる場合は , スタンバイ制御レジスタ (STCR) への書込み直後に , 同レジスタを必
ず読み出してください。
具体的には , 以下のシーケンスを使用してください。
また , スタンバイから復帰後に , 復帰要因である割込みハンドラへ分岐するように I フラグ , ILM, および ICR を設定し
てください。
(Idi
#value_of_standby, r0)
(Idi
#_STCR, r12)
stb
r0, @r12
// set STOP/SLEEP bit
Idub @r12, r0
// Must read STCR
Idub @r12, r0
// after reading, go into standby mode
NOP
// Must insert NOP × 5
NOP
NOP
NOP
NOP
・兼用ポートの機能切換え
ポートと兼用端子の切換えは , PFR ( ポート機能レジスタ ) で行います。ただし , バス端子は外バスの設定により切り換
わります。
・プリフェッチ
リトルエンディアンに設定した領域に対して , プリフェッチを許可する場合 , 該当する領域へのアクセスは , ワード
(32 ビット ) 長アクセス限定としてください。
バイト / ハーフワードアクセスでは , 正しくアクセスできません。
・I/O ポートアクセス
ポートへのアクセスはバイトアクセスのみです。
・内蔵 RAM
リセット解除直後は , 内蔵 RAM 容量の制限機能が働いており , デバイスに搭載されている RAM 容量に関わらず , デー
タ用 / プログラム実行用ともに , 4 K バイトしか使用できません。
制限機能を解除するには , 設定を書き換えてください。
また , 上記の設定を書き換えた場合 , 直後に最低 1 つの NOP 命令を置いてください。
詳細につきましては「MB91350A シリーズ ハードウェアマニュアル 第 19 章 内蔵 RAM ( データ ) / 内蔵 RAM ( 命令
実行可 ) アクセス制限機能」をご参照ください。
・フラッシュメモリ
プログラミングモード時は , フラッシュメモリは , 割込みベクタテーブルとしては使用できません ( リセットは可能で
す)。
・PS レジスタに関する注意事項
一部の命令で PS レジスタを先行処理しているため , 下記の例外動作により , デバッガ使用時に割込み処理ルーチンで
ブレークしたり , PS レジスタ内のフラグの表示内容が更新されたりする場合があります。
いずれの場合も , EIT から復帰後以降に , 正しく再処理を行うように設計されていますので , EIT 前後の動作は仕様どお
りの処理を行います。
1. DIV0U/DIV0S 命令の直前の命令で , (a) ユーザ割込み・NMI を受付けた場合 , (b) ステップ実行を行った場合 , (c) デー
タイベントまたはエミュレータメニューにてブレークした場合 , 以下のような動作を行う場合があります。
・D0, D1 フラグが , 先行して更新されます。
・EIT 処理ルーチン ( ユーザ割込み・NMI, またはエミュレータ ) を実行します。
・EIT から復帰後 , DIV0U/DIV0S 命令が実行され , D0, D1 フラグが (1) と同じ値に更新されます。
2. ユーザ割込み・NMI 要因が発生している状態で , 割込みを許可するために ORCCR/STILM/MOV Ri, PS の各命令が実行
されると , 以下のような動作を行います。
・PS レジスタが , 先行して更新されます。
・EIT 処理ルーチン ( ユーザ割込み・NMI, またはエミュレータ ) を実行します。
・EIT から復帰後 , 上記命令が実行され , PS レジスタが (1) と同じ値に更新されます。
24
DS07-16503-5
MB91350A シリーズ
【デバッガ関連の注意事項】
・RETI 命令のステップ実行
ステップ実行する際 , 割込みが頻繁に発生する環境下では , 該当割込み処理ルーチンだけを繰り返して実行いたします。
その結果 , メインルーチンや割込みレベルの低いプログラムの実行が行われなくなります ( 例えば , タイムベースタイマ
の割込みを許可していた場合 , RETI をステップ実行すると , 必ずタイムベースのルーチンの先頭でブレークすることにな
ります ) 。
該当割込み処理ルーチンのデバッグが不要になった段階で , 該当割込みを禁止してください。
・ブレーク機能
ハードウェアブレーク ( イベントブレーク含む ) の対象アドレスが現在のシステムスタックポインタのアドレスや , ス
タックポインタを含む領域に設定されていると , ユーザプログラムに実際のデータアクセス命令がないにもかかわらず ,
1 命令実行後にブレークしてしまいます。
回避するために , システムスタックポインタのアドレスを含む領域に対する ( ワード ) アクセスを , ハードウェアブレー
ク ( イベントブレーク含む ) の対象に設定しないでください。
・内蔵 ROM 領域
内蔵 ROM 領域を DMAC 転送先に設定しないでください。
・ソフトウェアブレーク (INTE 命令 ) とユーザ割込み /NMI 同時発生
ソフトウェアブレークとユーザ割込み /NMI が同時に発生した場合 , エミュレータデバッガにて , 以下の現象が発生す
ることがあります。
・ 設定したブレークポイントでないところを示して停止します。
・ 停止後の再実行が正しく行われません。
本現象が発生した場合は , ソフトウェアブレークではなく , ハードウェアブレークを使用してください。また , モニタ
デバッガを使用する場合は , 該当箇所にブレークを設定しないようにしてください。
・ DSU のオペランドブレークとして設定している領域にスタックポインタがあると誤動作の原因となります。
システムスタックポインタのアドレスを含む領域に対するアクセスを , データイベントブレークの対象にしないでく
ださい。
DS07-16503-5
25
MB91350A シリーズ
■ ブロックダイヤグラム
・ MB91F353A/353A/352A/351A
FR CPU
32
32
DMAC 5 チャネル
ビットサーチ
RAM 16 K バイト＊
( スタック )
ROM 512 K バイト＊
RAM 8 K バイト
32
バス
コンバータ
A20 ∼ A00
D31 ∼ D16
32
RD
WR1, WR0
外部メモリ I/F
X0, X1
MD0 ∼ MD2
INIT
X0A, X1A
クロック
制御
32 ↔ 16
アダプタ
時計タイマ
割込み
コントローラ
INT0 ∼ INT7
NMI
8 チャネル
外部割込み
SI0 ∼ SI3
SO0 ∼ SO3
SCK0 ∼ SCK3
4 チャネル
UART
ポート
3 チャネル
PPG
2 チャネル
SIO
AN0 ∼ AN7
ATG
AVRH, AVCC
AVSS/AVRL
8 チャネル
A/D コンバータ
DA0, DA1
DAVC, DAVS
2 チャネル
D/A コンバータ
PORT
TRG0 ∼ TRG4
PPG0, PPG2, PPG4
4 チャネル
リロードタイマ
フリーランタイマ
4 チャネル
U- タイマ
SI6, SI7
SO6, SO7
SCK6, SCK7
16
RDY
BRQ
BGRNT
SYSCLK
4 チャネル
インプットキャプチャ
2 チャネル
アウトプットコンペア
FRCK
IN0 ∼ IN3
OC0, OC2
1 チャネル
I2C
SDA
SCL
1 チャネル
8 ビットアップダウン
カウンタ
AIN0
BIN0
ZIN0
＊：MB91352A は RAM 8 K バイト ( スタック ) ，ROM 384 K バイトとなります。
MB91351A は RAM 16 K バイト ( スタック ) ，ROM 384 K バイトとなります。
26
DS07-16503-5
MB91350A シリーズ
・ MB91F355A/F356B/F357B/355A/354A
FR CPU
32
32
DMAC 5 チャネル
ビットサーチ
DREQ0~DREQ2
DACK0~DACK2
DEOP0/DSTP0~DEOP2/DSTP2
IOWR
IORD
RAM ( スタック )
RAM ( 命令実行可 )
X0, X1
MD0~MD2
INIT
X0A, X1A
A23~A00
D31~D16
バスコンバータ
ROM/Flash
32
32
外部メモリ I/F
RDY
BRQ
BGRNT
SYSCLK
32 ←→ 16
アダプタ
クロック
制御
RD
WR1, WR0
時計タイマ
16
ポート
割込み
コントローラ
6 チャネル
PPG
16 チャネル
外部割込み
INT0~INT15
NMI
SI0~SI4
SO0~SO4
SCK0~SCK4
4 チャネル
リロードタイマ
PORT
TRG0~TRG5
PPG0~PPG5
TOT0~TOT3
5 チャネル
UART
フリーランタイマ
5 チャネル
U- タイマ
FRCK
4 チャネル
インプットキャプチャ
IN0~IN3
SI5~SI7
SO5~SO7
SCK5~SCK7
3 チャネル
SIO
AN0~AN11
ATG
AVRH, AVCC
AVSS/AVRL
12 チャネル
A/D コンバータ
DA0~DA2
DAVC, DAVS
3 チャネル
D/A コンバータ
8 チャネル
アウトプットコンペア
OC0~OC7
1 チャネル
I2C
2 チャネル
8/16 ビットアップ
ダウンカウンタ
SDA
SCL
AIN0, AIN1
BIN0, BIN1
ZIN0, ZIN1
MB91F355A
MB91F357B
MB91F356B
MB91355A
MB91354A
ROM/Flash
512 K バイト (Flash)
256 K バイト (Flash)
512 K バイト
384 K バイト
RAM( スタック )
16 K バイト
16 K バイト
16 K バイト
8 K バイト
RAM( 命令実行可 )
8 K バイト
8 K バイト
8 K バイト
8 K バイト
DS07-16503-5
27
MB91350A シリーズ
■ CPU および制御部
内部アーキテクチャ
FR ファミリ CPU は , RISC アーキテクチャを採用すると同時に , 組込み用途に向けた高機能命令を導入した , 高性能コ
アです。
1. 特長
・ RISC アーキテクチャの採用
基本命令 1 命令 1 サイクル
・ 32 ビットアーキテクチャ
汎用レジスタ 32 ビット× 16 本
・ 4 GB のリニアなメモリ空間
・ 乗算器の搭載
32 ビット× 32 ビット乗算 5 サイクル
16 ビット× 16 ビット乗算 3 サイクル
・ 割込み処理機能の強化
高速応答速度 (6 サイクル )
多重割込みのサポート
レベルマスク機能 (16 レベル )
・ I/O 操作用命令の強化
メモリ−メモリ転送命令
ビット処理命令
・ 高いコード効率
基本命令語長 16 ビット
・ 低消費電力
スリープモード・ストップモード
・ ギア機能
28
DS07-16503-5
MB91350A シリーズ
2. 内部アーキテクチャ
FR ファミリの CPU は命令バスとデータバスが独立したハーバードアーキテクチャ構造を採用しています。32 ビット
↔ 16 ビットバスコンバータは 32 ビットバス (F-bus) に接続され , CPU と周辺リソースとのインタフェースを実現します。
ハーバード ↔ プリンストンバスコンバータは I-bus, D-bus 双方に接続され , CPU とバスコントローラとのイ
ンタフェースを実現します。
FR CPU
D-bus
I-bus
32
I アドレス
32
ハーバード
24
I データ
D アドレス
外部アドレス
外部データ
16
32
データ
RAM
D データ
32
32 ビット
アドレス
32
16 ビット
バス
データ
32
プリンストン
バス
コンバータ
16
R-bus
内蔵周辺回路
DS07-16503-5
F-bus
内部 I/O
バスコントローラ
29
MB91350A シリーズ
3. プログラミングモデル
・基本プログラミングモデル
32 ビット
〔初期値〕
R0
XXXX XXXXH
R1
汎用レジスタ
R12
R13
AC
R14
FP
XXXX XXXXH
R15
SP
0000 0000 H
プログラムカウンタ
PC
プログラムステータス
PS
テーブルベースレジスタ
TBR
リターンポインタ
RP
システムスタックポインタ
SSP
ユーザスタックポインタ
USP
乗除算結果レジスタ
MDH
⎯
ILM
⎯
SCR
CCR
MDL
30
DS07-16503-5
MB91350A シリーズ
4. レジスタ
汎用レジスタ
32 ビット
〔初期値〕
R0
XXXX XXXXH
R1
R12
R13
AC
R14
FP
XXXX XXXXH
R15
SP
0000 0000 H
レジスタ R0 ∼ R15 は汎用レジスタです。各種演算におけるアキュムレータ , およびメモリアクセスのポインタとして使
用されます。
16本のレジスタのうち, 以下に示すレジスタは特殊な用途を想定しており, そのために一部の命令が強化されています。
R13：仮想アキュムレータ
R14：フレームポインタ
R15：スタックポインタ
リセットによる初期値は , R0 ∼ R14 は不定です。R15 は , 00000000H (SSP の値 ) となります。
・PS (Program Status)
プログラムステータスを保持するレジスタで , ILM と SCR, CCR の 3 つのパートに分かれています。
図中 , 未定義のビットはすべて予約ビットです。読出し時 , 常に “0” が読み出されます。書込みは無効です。
bit 31
bit 20
PS
bit 16
bit 0
bit 10 bit 8 bit 7
⎯
⎯
ILM
SCR
CCR
・CCR (Condition Code Register)
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
CCR
⎯
⎯
S
I
N
Z
V
C
初期値
- - 00XXXXB
S ：スタックフラグ , リセットにより “0” にクリアされます。
I ：割込み許可フラグ , リセットにより “0” にクリアされます。
N ：ネガティブフラグ , リセットによる初期状態は不定です。
Z ：ゼロフラグ , リセットによる初期状態は不定です。
V ：オーバフローフラグ , リセットによる初期状態は不定です。
C ：キャリフラグ , リセットによる初期状態は不定です。
DS07-16503-5
31
MB91350A シリーズ
・SCR (System Condition code Register)
bit 10 bit 9 bit 8
SCR
D1
D0
T
初期値
XX0B
ステップ除算用フラグ
ステップ除算実行時の中間データを保持します。
ステップトレーストラップフラグ
ステップトレーストラップを有効にするかどうかを指定するフラグです。
ステップトレーストラップの機能はエミュレータが使用します。エミュレータ使用時 , ユーザプログラム中で使用す
ることはできません。
・ILM
ILM
bit 20 bit 19 bit 18 bit 17 bit 16
初期値
ILM4 ILM3 ILM2 ILM1 ILM0
01111B
割込みレベルマスク値を保持するレジスタで , この ILM の保持する値がレベルマスクに使用されます。
リセットにより , “15” (01111B) に初期化されます。
・PC (Program Counter)
bit 31
bit 0
PC
初期値
XXXXXXXXH
プログラムカウンタで , 実行している命令のアドレスを示しています。
リセットによる初期値は不定です。
・TBR (Table Base Register)
bit 31
bit 0
TBR
初期値
000 FFC00 H
テーブルベースレジスタで , EIT 処理の際に使用されるベクタテーブルの先頭アドレスを保持します。
リセットによる初期値は , 000FFC00H です。
・RP (Return Pointer)
bit 31
bit 0
RP
初期値
XXXXXXXXH
リターンポインタで , サブルーチンから復帰するアドレスを保持します。
CALL 命令実行時 , PC の値がこの RP に転送されます。
RET 命令実行時 , RP の内容が PC に転送されます。
リセットによる初期値は不定です。
32
DS07-16503-5
MB91350A シリーズ
・SSP (System Stack Pointer)
bit 31
bit 0
SSP
初期値
000 0000 0 H
SSP は , システムスタックポインタです。
S フラグが “0” のとき , R15 として機能します。
SSP を明示的に指定することも可能です。
また , EIT 発生時に , PS と PC を退避するスタックを指定するスタックポインタとしても使用されます。
リセットによる初期値は 00000000H です。
・USP (User Stack Pointer)
bit 31
bit 0
USP
初期値
XXXXXXXXH
USP は , ユーザスタックポインタです。
S フラグが “1” のとき , R15 として機能します。
USP を明示的に指定することも可能です。
リセットによる初期値は不定です。
RETI 命令での使用はできません。
・乗除算レジスタ (Multiply & Divide register)
bit 31
bit 0
MDH
MDL
乗除算用のレジスタで , 各々32 ビット長です。
リセットによる初期値は不定です。
DS07-16503-5
33
MB91350A シリーズ
■ モード設定
FR ファミリでは , モード端子 (MD2 ∼ MD0) とモードレジスタ (MODR) で動作モードの設定を行います。
1. モード端子
MD2 ∼ MD0 の 3 端子で , モードベクタフェッチに関する指定を行います。
モード端子
モード名
リセットベクタ
アクセス領域
0
内 ROM モードベクタ
内部
1
外 ROM モードベクタ
外部
MD2
MD1
MD0
0
0
0
0
備 考
バス幅はモードレジスタで設定
ただし , 表に示した設定以外は禁止とします。
2. モードレジスタ (MODR)
モードベクタフェッチによって “000F FFF8H” 番地から，モードレジスタに書き込むデータをモードデータと呼びます。
モードレジスタ (MODR) に設定が行われた後 , 本レジスタの設定に従った動作モードで動作します。
モードレジスタは , 全てのリセット要因で設定されます。また , ユーザプログラムからは書き込むことはできません。
（注意事項）従来 FR ファミリのモードレジスタのアドレス (0000 07FFH) には何も存在しません。
＜レジスタ詳細説明＞
MODR
000F FFF8H
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
初期値
0
0
0
0
0
ROMA
WTH1
WTH0
XXXXXXXXB
動作モード設定ビット
[bit7 ∼ bit3] 予約ビット
“00000B” 以外の値を設定した時の動作は保証できません。
必ず “00000B” を設定してください。
[bit2] ROMA ( 内部 ROM イネーブルビット )
内部 F-busRAM, F-busROM 領域を有効にするかどうかを設定します。
ROMA
機 能
備 考
0
外 ROM モード
内蔵 F-busRAM は有効 , 内部 ROM 領域 (8 0000H ∼ 10 0000H) が外部領域になります。
1
内 ROM モード
内蔵 F-busRAM, F-busROM が有効になります。
[bit1, bit0] WTH1, WTH0 ( バス幅指定ビット )
外バスモード時のバス幅指定の設定を行います。
外バスモード時 , この値が AMD0 (CS0 領域 ) の BW1, 0 ビットに設定されます。
34
WTH1
WTH0
0
0
8 ビットバス幅
0
1
16 ビットバス幅
1
0
1
1
機 能
備 考
外バスモード
⎯
シングルチップモード
設定禁止
シングルチップモード
DS07-16503-5
MB91350A シリーズ
■ メモリ空間
1. メモリ空間
FR ファミリの論理アドレス空間は 4 G バイト (232 番地 ) あり , CPU はリニアにアクセスを行います。
・ダイレクトアドレッシング領域
アドレス空間の下記の領域は I/O 用に使用されます。
この領域をダイレクトアドレッシング領域と呼び , 命令中で直接オペランドのアドレスを指定できます。
ダイレクト領域は , アクセスするデータのサイズにより , 以下のように異なります。
→バイトデータアクセス
：000H ∼ 0FFH
→ハーフワードデータアクセス ：000H ∼ 1FFH
→ワードデータアクセス
：000H ∼ 3FFH
2. メモリマップ
MB91F355A/F353A/F357B/355A/353A のメモリマップ
シングルチップ
モード
内 ROM 外バス
モード
外 ROM 外バス
モード
I/O
I/O
I/O
ダイレクト
アドレッシング領域
I/O
I/O
I/O
「■I/O マップ」を参照
してください。
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
16 K バイト
( スタック )
内蔵 RAM
16 K バイト
( スタック )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
16 K バイト
( スタック )
アクセス禁止
アクセス禁止
0000 0000 H
0000 0400 H
0001 0000 H
0003 E000 H
0004 0000 H
0004 4000 H
0005 0000 H
アクセス禁止
外部領域
0008 0000 H
内蔵 ROM
512 K バイト
内蔵 ROM
512 K バイト
アクセス禁止
外部領域
外部領域
0010 0000 H
FFFF FFFFH
・ 各モードの設定は INIT ネゲート後のモードベクタフェッチにより決定します。
・ 内蔵 RAM は , リセット解除直後 , 使用可能領域が制限されています。また , 使用可能領域の設定を書き換えた場合 ,
直後に最低 1 つの NOP 命令を置いてください。
DS07-16503-5
35
MB91350A シリーズ
MB91354A のメモリマップ
シングルチップ
モード
内 ROM 外バス
モード
外 ROM 外バス
モード
I/O
I/O
I/O
I/O
I/O
I/O
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( スタック )
内蔵 RAM
8 K バイト
( スタック )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( スタック )
アクセス禁止
アクセス禁止
0000 0000 H
ダイレクト
アドレッシング領域
0000 0400 H
0001 0000 H
0003 E000 H
0004 0000 H
0004 2000 H
「■I/O マップ」を参照
してください。
0005 0000 H
アクセス禁止
外部領域
0008 0000 H
アクセス禁止
000A 0000 H
内蔵 ROM
384 K バイト
内蔵 ROM
384 K バイト
アクセス禁止
外部領域
外部領域
0010 0000 H
FFFF FFFFH
・ 各モードの設定は , INIT ネゲート後のモードベクタフェッチにより決定します。
・ 内蔵 RAM は , リセット解除直後 , 使用可能領域が制限されています。また , 使用可能領域の設定を書き換えた場合 , 直
後に最低 1 つの NOP 命令を置いてください。
36
DS07-16503-5
MB91350A シリーズ
MB91352A のメモリマップ
シングルチップ
モード
内 ROM 外バス
モード
外 ROM 外バス
モード
I/O
I/O
I/O
ダイレクト
アドレッシング領域
I/O
I/O
I/O
「■I/O マップ」を参照
してください。
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( スタック )
内蔵 RAM
8 K バイト
( スタック )
内蔵 RAM
8 K バイト
( スタック )
アクセス禁止
アクセス禁止
0000 0000 H
0000 0400 H
0001 0000 H
0003 E000 H
0004 0000 H
0004 2000 H
0005 0000 H
アクセス禁止
外部領域
000A 0000 H
内蔵 ROM
384 K バイト
内蔵 ROM
384 K バイト
アクセス禁止
外部領域
外部領域
0010 0000 H
FFFF FFFFH
・ 各モードの設定は , INIT ネゲート後のモードベクタフェッチにより決定します。
・ 内蔵 RAM は , リセット解除直後 , 使用可能領域が制限されています。また , 使用可能領域の設定を書き換えた場合 ,
直後に最低 1 つの NOP 命令を置いてください。
DS07-16503-5
37
MB91350A シリーズ
MB91351A のメモリマップ
シングルチップ
モード
内 ROM 外バス
モード
外 ROM 外バス
モード
I/O
I/O
I/O
ダイレクト
アドレッシング領域
I/O
I/O
I/O
「■I/O マップ」を参照
してください。
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
16 K バイト
( スタック )
内蔵 RAM
16 K バイト
( スタック )
内蔵 RAM
16 K バイト
( スタック )
アクセス禁止
アクセス禁止
0000 0000 H
0000 0400 H
0001 0000 H
0003 E000 H
0004 0000 H
0004 4000 H
0005 0000 H
アクセス禁止
外部領域
000A 0000 H
内蔵 ROM
384 K バイト
内蔵 ROM
384 K バイト
アクセス禁止
外部領域
外部領域
0010 0000 H
FFFF FFFFH
・ 各モードの設定は , INIT ネゲート後のモードベクタフェッチにより決定します。
・ 内蔵 RAM は , リセット解除直後 , 使用可能領域が制限されています。また , 使用可能領域の設定を書き換えた場合 , 直
後に最低 1 つの NOP 命令を置いてください。
38
DS07-16503-5
MB91350A シリーズ
MB91F356B のメモリマップ
シングルチップ
モード
内 ROM 外バス
モード
外 ROM 外バス
モード
I/O
I/O
I/O
ダイレクト
アドレッシング領域
I/O
I/O
I/O
「■I/O マップ」を参照
してください。
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
8 K バイト
( 命令実行可 )
内蔵 RAM
16 K バイト
( スタック )
内蔵 RAM
16 K バイト
( スタック )
内蔵 RAM
16 K バイト
( スタック )
アクセス禁止
アクセス禁止
0000 0000 H
0000 0400 H
0001 0000 H
0003 E000 H
0004 0000 H
0004 4000 H
0005 0000 H
アクセス禁止
外部領域
0008 0000 H
アクセス禁止
000C 0000 H
0010 0000 H
内蔵 ROM
256 K バイト
内蔵 ROM
256 K バイト
アクセス禁止
外部領域
外部領域
FFFF FFFFH
・ 各モードの設定は , INIT ネゲート後のモードベクタフェッチにより決定します。
・ 内蔵 RAM は , リセット解除直後 , 使用可能領域が制限されています。また , 使用可能領域の設定を書き換えた場合 , 直
後に最低 1 つの NOP 命令を置いてください。
DS07-16503-5
39
MB91350A シリーズ
■ I/O マップ
メモリ空間領域と周辺リソースの各レジスタの対応を示します。
[ 表の見方 ]
アドレス
000000H
レジスタ
＋0
＋1
＋2
＋3
PDR0 [R/W] B
XXXXXXXX
PDR1 [R/W] B
XXXXXXXX
PDR2 [R/W] B
XXXXXXXX
PDR3 [R/W] B
XXXXXXXX
ブロック
T-unit
ポートデータレジスタ
リード / ライト属性 , アクセス単位
(B：バイト , H：ハーフワード , W：ワード )
リセット後のレジスタ初期値
レジスタ名 (1 コラムのレジスタが 4n 番地 , 2 コラムが 4n ＋ 2 番地・・・)
最左のレジスタ番地 ( ワードでアクセスした際は , 1 コラム目のレジスタが
データの MSB 側となる。)
（注意事項）レジスタのビット値は , 以下のように初期値を表します。
“1” ：初期値 “1”
“0” ：初期値 “0”
“X” ：初期値 “X”
“−” ：その位置に物理的にレジスタがない。
40
DS07-16503-5
MB91350A シリーズ
レジスタ
アドレス
ブロック
+0
+1
+2
+3
000000H
───
───
PDR2[R/W]B
XXXXXXXX
PDR3[R/W]B
XXXXXXXX
000004H
PDR4[R/W]B
XXXXXXXX
PDR5[R/W]B
XXXXXXXX
PDR6[R/W]B
XXXXXXXX
───
000008H
PDR8[R/W]B
--XXXXXX
PDR9[R/W]B
---XXXXX
PDRA[R/W]B
----XXXX
PDRB[R/W]B *3
XXXXXXXX
00000CH
PDRC[R/W]B *3
-----XXX
000010H
PDRG[R/W]B *3
--XXXXXX
PDRH[R/W]B
--XXXXXX
PDRI[R/W]B
--XXXXXX
PDRJ[R/W]B *3
XXXXXXXX
000014H
PDRK[R/W]B
XXXXXXXX
PDRL[R/W]B
------XX
PDRM[R/W]B
--XXXXXX
PDRN[R/W]B
--XXXXXX
PDRO[R/W]B
XXXXXXXX
PDRP[R/W]B *3
----XXXX
───
───
000018H
T- ユニット
ポートデータ
レジスタ *3
───
00001CH
R-bus
ポートデータ
レジスタ *3
───
000020H
───
───
3
───
───
3
予約
3
000024H
SMCS5[R/W]B,H *
00000010_----00--
SES5[R/W]B *
------00
SDR5[R/W]B *
XXXXXXXX
SIO5 *3
000028H
SMCS6[R/W]B,H
00000010_----00--
SES6[R/W]B
------00
SDR6[R/W]B
XXXXXXXX
SIO6
00002CH
SMCS7[R/W]B,H
00000010_----00--
SES7[R/W]B
------00
SDR7[R/W]B
XXXXXXXX
SIO7
─── *1
SIO プリスケーラ 5*3
CDCR5[R/W]B *3
000030H
───
───
000034H
CDCR6[R/W]B
0---1111
─── *1
CDCR7[R/W]B
0---1111
─── *1
SIO プリスケーラ
6, 7
000038H
───
SRCL5[W]B *3
--------
SRCL6[W]B
--------
SRCL7[W]B
--------
SIO5 ∼ SIO7 *3
00003CH
───
───
───
───
予約
000040H
EIRR0[R/W]B,H,W
00000000
ENIR0[R/W]B,H,W
00000000
ELVR0[R/W]B,H,W
00000000
外部割込み
(INT0 ∼ INT7)
000044H
DICR[R/W]B,H,W
-------0
HRCL[R/W]B,H,W
0--11111
───
遅延割込み
0---1111
000048H
TMRLR[W]H,W
XXXXXXXX_XXXXXXXX
TMR[R]H,W
XXXXXXXX_XXXXXXXX
00004CH
───
TMCSR[R/W]B,H,W
----0000_00000000
000050H
TMRLR[W]H,W
XXXXXXXX_XXXXXXXX
TMR[R]H,W
XXXXXXXX_XXXXXXXX
000054H
───
TMCSR[R/W]B,H,W
----0000_00000000
リロードタイマ 0
リロードタイマ 1
（続く）
DS07-16503-5
41
MB91350A シリーズ
アドレス
000058H
レジスタ
+0
+1
000064H
000068H
00006CH
000070H
000074H
+3
TMRLR[W]H,W
XXXXXXXX_XXXXXXXX
TMR[R]H,W
XXXXXXXX_XXXXXXXX
───
TMCSR[R/W]B,H,W
----0000_00000000
00005CH
000060H
+2
SSR[R/W]B,H,W
00001000
SIDR[R/W]B,H,W
XXXXXXXX
UTIM[R]H(UTIMR[W]H)
00000000_00000000
SSR[R/W]B,H,W
00001000
SIDR/SODR
[R/W]B,H,W
XXXXXXXX
UTIM[R]H(UTIMR[W]H)
00000000_00000000
SSR[R/W]B,H,W
00001000
SIDR[R/W]B,H,W
XXXXXXXX
UTIM[R]H(UTIMR[W]H)
00000000_00000000
ブロック
リロードタイマ 2
SCR[R/W]B,H,W
00000100
SMR[R/W]B,H,W
00--0---
UART0
DRCL[W]B
--------
UTIMC[R/W]B
0--00001
U-TIMER/UART0
SCR[R/W]B,H,W
00000100
SMR[R/W]B,H,W
00--0---
UART1
DRCL[W]B
--------
UTIMC[R/W]B
0--00001
U-TIMER/UART1
SCR[R/W] B,H,W
00000100
SMR[R/W]B,H,W
00--0---
UART2
DRCL[W]B
--------
UTIMC[R/W]B
0--00001
U-TIMER/UART2
000078H
ADCS2[R/W]B,H,W
X000XX00
ADCS1[R/W]B,H,W
000X0000
00007CH
ADTH0[R]B,H,W
XXXXXXXX
ADTL0[R]B,H,W
000000XX
ADTH1[R]B,H,W
XXXXXXXX
ADTL1[R]B,H,W
000000XX
000080H
ADTH2[R]B,H,W
XXXXXXXX
ADTL2[R]B,H,W
000000XX
ADTH3[R]B,H,W
XXXXXXXX
ADTL3[R]B,H,W
000000XX
000084H
───
DACR2[R/W]
B,H,W *3
-------0
DACR1[R/W]
B,H,W
-------0
DACR0[R/W]
B,H,W
-------0
000088H
───
DADR2[R/W]
B,H,W *3
XXXXXXXX
DADR1[R/W]
B,H,W
XXXXXXXX
DADR0[R/W]
B,H,W
XXXXXXXX
00008CH
───
───
───
───
予約
000090H
───
───
───
─── *1
予約
000094H
IBCR[R/W]B,H,W
00000000
IBSR[R]B,H,W
00000000
000098H
ITMK[R/W]B,H,W
00----11_11111111
ADCT[R/W]H,W
XXXXXXXX_XXXXXXXX
A/D コンバータ
逐次比較
D/A コンバータ *3
ITBA[R/W]B,H,W
------00_00000000
ISMK[R/W]B,H,W
01111111
ISBA[R/W]B,H,W
-0000000
00009CH
─── *2
IDAR[R/W]B,H,W
00000000
ICCR[R/W]B,H,W
0-011111
IDBL[R/W]B,H,W
-------0
0000A0H
───
─── *1
───
─── *1
0000A4H
───
─── *1
─── *1
─── *1
I2C インタフェース
予約
（続く）
42
DS07-16503-5
MB91350A シリーズ
レジスタ
アドレス
+0
+1
+2
+3
0000A8H
TMRLR[W]H,W
XXXXXXXX_XXXXXXXX
TMR[R]H,W
XXXXXXXX_XXXXXXXX
0000ACH
───
TMCSR[R/W]B,H,W
----0000_00000000
ブロック
リロードタイマ 3
0000B0H
RCR1[W]B,H,W *3
00000000
RCR0[W]B,H,W
00000000
UDCR1[R]B,H,W *3
00000000
UDCR0[R]B,H,W
00000000
0000B4H
CCRH0[R/W]B,H,W
00000000
CCRL0[R/W]B,H,W
00001000
───
CSR0[R/W]B,H,W
00000000
0000B8H
CCRH1[R/W]
B,H,W *3
00000000
CCRL1[R/W]
B,H,W *3
00001000
───
CSR1[R/W]B,H,W *3
00000000
0000BCH
───
───
───
───
予約
0000C0H
SSR[R/W]B,H,W
00001000
SIDR[R/W]B,H,W
XXXXXXXX
SCR[R/W]B,H,W
00000100
SMR[R/W]B,H,W
00--0---
UART3
───
UTIMC[R/W]B
0--00001
U-TIMER/UART 3
SCR[R/W]B,H,W *3
00000100
SMR[R/W]B,H,W *3
00--0---
UART4 *3
───
UTIMC[R/W]B *3
0--00001
U-TIMER/UART 4*3
UTIM[R]H(UTIMR[W]H)
00000000_00000000
0000C4H
0000C8H
SSR[R/W]B,H,W *3
00001000
0000CCH
0000D0H
SIDR[R/W]B,H,W *3
XXXXXXXX
UTIM[R]H(UTIMR[W]H) *3
00000000_00000000
EIRR1[R/W]
B,H,W *3
00000000
ENIR1[R/W]
B,H,W *3
00000000
ELVR1[R/W]B,H,W *3
00000000
0000D4H
TCDT[R/W]H,W
00000000_00000000
0000D8H
IPCP1[R]H,W
XXXXXXXX_XXXXXXXX
IPCP0[R]H,W
XXXXXXXX_XXXXXXXX
0000DCH
IPCP3[R]H,W
XXXXXXXX_XXXXXXXX
IPCP2[R]H,W
XXXXXXXX_XXXXXXXX
0000E0H
───
0000E4H
OCCP1[R/W]H,W *3
XXXXXXXX_XXXXXXXX
OCCP0[R/W]H,W
XXXXXXXX_XXXXXXXX
0000E8H
OCCP3[R/W]H,W *3
XXXXXXXX_XXXXXXXX
OCCP2[R/W]H,W
XXXXXXXX_XXXXXXXX
0000ECH
OCCP5[R/W]H,W *3
XXXXXXXX_XXXXXXXX
OCCP4[R/W]H,W *3
XXXXXXXX_XXXXXXXX
0000F0H
OCCP7[R/W]H,W *3
XXXXXXXX_XXXXXXXX
OCCP6[R/W]H,W *3
XXXXXXXX_XXXXXXXX
0000F4H
OCS23[R/W]B,H,W
11101100_00001100
OCS01[R/W]B,H,W
11101100_00001100
0000F8H
OCS67[R/W]B,H,W *3
11101100_00001100
OCS45[R/W]B,H,W *3
11101100_00001100
ICS23[R/W]B,H,W
00000000
───
───
TCCS[R/W]B,H,W
00000000
8/16 ビット
アップダウン
カウンタ 0, 1 *3
外部割込み
(INT8 ∼ INT15) *3
16 ビットフリー
ランタイマ
16 ビットインプット
キャプチャ
ICS01[R/W]B,H,W
00000000
16 ビット
アウトプット
コンペア *3
（続く）
DS07-16503-5
43
MB91350A シリーズ
アドレス
0000FCH
レジスタ
ブロック
+0
+1
+2
+3
───
───
───
───
予約
───
───
───
───
予約
───
GCN20[R/W]B
00000000
PPG コントロール 0
000100H
∼
000114H
000118H
GCN10[R/W]H
00110010_00010000
00011CH
───
───
000120H
PTMR0[R]H,W
11111111_11111111
PCSR0[W]H,W
XXXXXXXX_XXXXXXXX
000124H
PDUT0[W]H,W
XXXXXXXX_XXXXXXXX
000128H
PTMR1[R]H,W *3
11111111_11111111
PCSR1[W]H,W *3
XXXXXXXX_XXXXXXXX
00012CH
PDUT1[W]H,W *3
XXXXXXXX_XXXXXXXX
PCNH1[R/W]B,H,W *3 PCNL1[R/W]B,H,W *3
00000000
00000000
000130H
PTMR2[R]H,W
11111111_11111111
PCSR2[W]H,W
XXXXXXXX_XXXXXXXX
000134H
PDUT2[W]H,W
XXXXXXXX_XXXXXXXX
000138H
PTMR3[R]H,W *3
11111111_11111111
PCSR3[W]H,W *3
XXXXXXXX_XXXXXXXX
00013CH
PDUT3[W]H,W *3
XXXXXXXX_XXXXXXXX
PCNH3[R/W]B,H,W *3 PCNL3[R/W]B,H,W *3
00000000
00000000
000140H
PTMR4[R]H,W
11111111_11111111
PCSR4[W]H,W
XXXXXXXX_XXXXXXXX
000144H
PDUT4[W]H,W
XXXXXXXX_XXXXXXXX
000148H
PTMR5[R]H,W *3
11111111_11111111
PCSR5[W]H,W *3
XXXXXXXX_XXXXXXXX
00014CH
PDUT5[W]H,W *3
XXXXXXXX_XXXXXXXX
PCNH5[R/W]B,H,W *3 PCNL5[R/W]B,H,W *3
00000000
00000000
PCNH0[R/W]B,H,W
00000000
PCNH2[R/W]B,H,W
00000000
PCNH4[R/W]B,H,W
00000000
PCNL0[R/W]B,H,W
00000000
PCNL2[R/W]B,H,W
00000000
PCNL4[R/W]B,H,W
00000000
予約
PPG0
PPG1 *3
PPG2
PPG3 *3
PPG4
PPG5 *3
000150H
∼
0001FCH
───
000200H
DMACA0[R/W]B,H,W *4
00000000_0000XXXX_XXXXXXXX_XXXXXXXX
000204H
DMACB0[R/W]B,H,W
00000000_00000000_XXXXXXXX_XXXXXXXX
000208H
DMACA1[R/W]B,H,W *4
00000000_0000XXXX_XXXXXXXX_XXXXXXXX
00020CH
DMACB1[R/W]B,H,W
00000000_00000000_XXXXXXXX_XXXXXXXX
予約
DMAC
（続く）
44
DS07-16503-5
MB91350A シリーズ
レジスタ
アドレス
+0
+1
+2
000210H
DMACA2[R/W]B,H,W *4
00000000_0000XXXX_XXXXXXXX_XXXXXXXX
000214H
DMACB2[R/W]B,H,W
00000000_00000000_XXXXXXXX_XXXXXXXX
000218H
DMACA3[R/W]B,H,W *4
00000000_0000XXXX_XXXXXXXX_XXXXXXXX
00021CH
DMACB3[R/W]B,H,W
00000000_00000000_XXXXXXXX_XXXXXXXX
000220H
DMACA4[R/W]B,H,W *4
00000000_0000XXXX_XXXXXXXX_XXXXXXXX
000224H
DMACB4[R/W]B,H,W
00000000_00000000_XXXXXXXX_XXXXXXXX
000228H
───
+3
ブロック
DMAC
00022CH
∼
00023CH
000240H
───
予約
DMACR[R/W]B
0XX00000_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMAC
───
予約
000244H
∼
00027CH
000280H
FRLR[R/W]B,H,W *2
------01
───
───
───
F-bus RAM
容量制限
000284H
∼
00038CH
000390H
───
DRLR[R/W]B,H,W
*2
------01
───
予約
───
───
D-bus RAM
容量制限
000394H
∼
0003ECH
───
0003F0H
BSD0[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
0003F4H
BSD1[R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
0003F8H
BSDC[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
0003FCH
BSRR[R]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
予約
ビットサーチ
モジュール
（続く）
DS07-16503-5
45
MB91350A シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000400H
DDRG[R/W]B *3
--000000
DDRH[R/W]B
--000000
DDRI[R/W]B
--000000
DDRJ[R/W]B *3
00000000
000404H
DDRK[R/W]B
00000000
DDRL[R/W]B
------00
DDRM[R/W]B
--000000
DDRN[R/W]B
--000000
000408H
DDRO[R/W]B
00000000
DDRP[R/W]B *3
----0000
00040CH
───
R-bus
データ方向
レジスタ *3
───
PFRG[R/W]B *3
--00-00-
PFRH[R/W]B
--00-00-
PFRI[R/W]B
--00-00-
───
000414H
───
PFRL[R/W]B
------00
PFRM[R/W]B
--00-00-
PFRN[R/W]B
--000000
000418H
PFRO[R/W]B
00000000
PFRP[R/W]B *3
----0000
000410H
ブロック
00041CH
ポート機能
レジスタ *3
───
───
3
R-bus
予約
000420H
PCRG[R/W]B *
--000000
PCRH[R/W]B
--000000
PCRI[R/W]B
--000000
───
000424H
───
───
PCRM[R/W]B
--000000
PCRN[R/W]B
--000000
000428H
PCRO[R/W]B
00000000
PCRP[R/W]B *3
----0000
───
───
R-bus
プルアップ制御
レジスタ *3
00042CH
∼
00043CH
───
予約
000440H
ICR00[R/W]B,H,W
---11111
ICR01[R/W]B,H,W
---11111
ICR02[R/W]B,H,W
---11111
ICR03[R/W]B,H,W
---11111
000444H
ICR04[R/W]B,H,W
---11111
ICR05[R/W]B,H,W
---11111
ICR06[R/W]B,H,W
---11111
ICR07[R/W]B,H,W
---11111
000448H
ICR08[R/W]B,H,W
---11111
ICR09[R/W]B,H,W
---11111
ICR10[R/W]B,H,W
---11111
ICR11[R/W]B,H,W
---11111
00044CH
ICR12[R/W]B,H,W
---11111
ICR13[R/W]B,H,W
---11111
ICR14[R/W]B,H,W
---11111
ICR15[R/W]B,H,W
---11111
000450H
ICR16[R/W]B,H,W
---11111
ICR17[R/W]B,H,W
---11111
ICR18[R/W]B,H,W
---11111
ICR19[R/W]B,H,W
---11111
000454H
ICR20[R/W]B,H,W
---11111
ICR21[R/W]B,H,W
---11111
ICR22[R/W]B,H,W
---11111
ICR23[R/W]B,H,W
---11111
割込みコントローラ
ユニット
（続く）
46
DS07-16503-5
MB91350A シリーズ
レジスタ
アドレス
+0
+1
+2
+3
000458H
ICR24[R/W]B,H,W
---11111
ICR25[R/W]B,H,W
---11111
ICR26[R/W]B,H,W
---11111
ICR27[R/W]B,H,W
---11111
00045CH
ICR28[R/W]B,H,W
---11111
ICR29[R/W]B,H,W
---11111
ICR30[R/W]B,H,W
---11111
ICR31[R/W]B,H,W
---11111
000460H
ICR32[R/W]B,H,W
---11111
ICR33[R/W]B,H,W
---11111
ICR34[R/W]B,H,W
---11111
ICR35[R/W]B,H,W
---11111
000464H
ICR36[R/W]B,H,W
---11111
ICR37[R/W]B,H,W
---11111
ICR38[R/W]B,H,W
---11111
ICR39[R/W]B,H,W
---11111
000468H
ICR40[R/W]B,H,W
---11111
ICR41[R/W]B,H,W
---11111
ICR42[R/W]B,H,W
---11111
ICR43[R/W]B,H,W
---11111
00046CH
ICR44[R/W]B,H,W
---11111
ICR45[R/W]B,H,W
---11111
ICR46[R/W]B,H,W
---11111
ICR47[R/W]B,H,W
---11111
ブロック
割込みコントローラ
ユニット
000470H
∼
00047CH
───
000480H
RSRR[R/W]B,H,W
10000000
STCR[R/W]B,H,W
00110011
TBCR[R/W]B,H,W
00XXXX00
CTBR[W]B,H,W
XXXXXXXX
000484H
CLKR[R/W]B,H,W
00000000
WPR[W]B,H,W
XXXXXXXX
DIVR0[R/W]B,H,W
00000011
DIVR1[R/W]B,H,W
00000000
OSCCR[R/W]B
XXXXXXX0
───
000488H
───
クロック制御
ユニット
00048CH
WPCR[R/W]B
00---000
───
───
───
時計タイマ
000490H
OSCR[R/W]B
00---000
───
───
───
メイン発振安定待ち
タイマ
000494H
RSTOP0[W]B
00000000
RSTOP1[W]B
00000000
RSTOP2[W]B
00000000
RSTOP3[W]B
-----000
周辺停止制御
000498H
───
───
───
───
予約
00049CH
∼
0005FCH
───
予約
000600H
───
───
DDR2[R/W]B
00000000
DDR3[R/W]B
00000000
000604H
DDR4[R/W]B
00000000
DDR5[R/W]B
00000000
DDR6[R/W]B
00000000
───
000608H
DDR8[R/W]B
--000000
DDR9[R/W]B
---00000
DDRA[R/W]B
----0000
DDRB[R/W]B *3
00000000
00060CH
DDRC[R/W]B *3
-----000
T- ユニット
データ方向
レジスタ *3
───
（続く）
DS07-16503-5
47
MB91350A シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000610H
───
───
───
───
000614H
───
───
PFR6[R/W]B
11111111
───
ブロック
3
000618H
PFR8[R/W]B
--1--0--
PFR9[R/W]B
---010-1
PFRA[R/W]B
----1111
PFRB1[R/W]B *
00000000
00061CH
PFRB2[R/W]B *3
00----00
PFRC[R/W]B *3
---00000
───
───
000620H
───
───
PCR2[R/W]B
00000000
PCR3[R/W]B
00000000
000624H
PCR4[R/W]B
00000000
PCR5[R/W]B
00000000
PCR6[R/W]B
00000000
───
000628H
PCR8[R/W]B
--000000
PCR9[R/W]B
00000000
PCRA[R/W]B
00000000
PCRB[R/W]B *3
00000000
00062CH
PCRC[R/W]B *3
-----000
───
───
───
T- ユニット
ポート機能
レジスタ *3
T- ユニット
プルアップ制御
レジスタ *3
000630H
∼
00063CH
───
予約
000640H
ASR0[R/W]H,W
00000000_00000000
ACR0[R/W]B,H,W
1111XX00_00000000
000644H
ASR1[R/W]H,W
00000000_00000000
ACR1[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000648H
ASR2[R/W]H,W
00000000_00000000
ACR2[R/W]B,H,W
XXXXXXXX_XXXXXXXX
00064CH
ASR3[R/W]H,W
00000000_00000000
ACR3[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000650H
ASR4[R/W]H,W
00000000_00000000
ACR4[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000654H
ASR5[R/W]H,W
00000000_00000000
ACR5[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000658H
ASR6[R/W]H,W
00000000_00000000
ACR6[R/W]B,H,W
XXXXXXXX_XXXXXXXX
00065CH
ASR7[R/W]H,W
00000000_00000000
ACR7[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000660H
AWR0[R/W]B,H,W
01111111_11111111
AWR1[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000664H
AWR2[R/W]B,H,W
XXXXXXXX_XXXXXXXX
AWR3[R/W]B,H,W
XXXXXXXX_XXXXXXXX
000668H
AWR4[R/W]B,H,W
XXXXXXXX_XXXXXXXX
AWR5[R/W]B,H,W
XXXXXXXX_XXXXXXXX
00066CH
AWR6[R/W]B,H,W
XXXXXXXX_XXXXXXXX
AWR7[R/W]B,H,W
XXXXXXXX_XXXXXXXX
T- ユニット
（続く）
48
DS07-16503-5
MB91350A シリーズ
レジスタ
アドレス
+0
+1
+2
+3
IOWR2[R/W]B,H,W
XXXXXXXX
───
000670H
───
000674H
───
000678H
IOWR0[R/W]B,H,W
XXXXXXXX
IOWR1[R/W]B,H,W
XXXXXXXX
00067CH
000680H
ブロック
T- ユニット
───
CSER[R/W]B,H,W
00000001
───
TCR[W]B,H,W
0000XXXX
───
000684H
∼
0007F8H
───
0007FCH
MODR[W] *5
XXXXXXXX
───
予約
───
───
モードレジスタ
000800H
∼
000AFCH
───
予約
000B00H
ESTS0[R/W]
X0000000
ESTS1[R/W]
XXXXXXXX
ESTS2[R]
1XXXXXXX
───
000B04H
ECTL0[R/W]
0X000000
ECTL1[R/W]
00000000
ECTL2[W]
000X0000
ECTL3[R/W]
00X00X11
000B08H
ECNT0[W]
XXXXXXXX
ECNT1[W]
XXXXXXXX
EUSA[W]
XXX00000
EDTC[W]
0000XXXX
000B0CH
EWPT[R]
00000000_00000000
───
000B10H
EDTR0[W]
XXXXXXXX_XXXXXXXX
EDTR1[W]
XXXXXXXX_XXXXXXXX
000B14H
∼
000B1CH
───
DSU
000B20H
EIA0[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B24H
EIA1[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B28H
EIA2[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B2CH
EIA3[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B30H
EIA4[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B34H
EIA5[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B38H
EIA6[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
( エバチップ
のみ )
（続く）
DS07-16503-5
49
MB91350A シリーズ
アドレス
レジスタ
+0
+1
+2
000B3CH
EIA7[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B40H
EDTA[R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B44H
EDTM[R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B48H
EOA0[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B4CH
EOA1[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B50H
EPCR[R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B54H
EPSR[R/W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B58H
EIAM0[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B5CH
EIAM1[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B60H
EOAM0/EODM0[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B64H
EOAM1/EODM1[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B68H
EOD0[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
000B6CH
EOD1[W]
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
+3
ブロック
DSU
( エバチップ
のみ )
000B70H
∼
000BFCH
───
予約
000C00H
TEST 用レジスタアクセス禁止
割込みコントローラ
ユニット
TEST 用レジスタアクセス禁止
R-bus テスト
───
予約
000C04H
∼
000C14H
000C18H
∼
000FFCH
001000H
DMASA0[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001004H
DMADA0[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001008H
DMASA1[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
DMAC
（続く）
50
DS07-16503-5
MB91350A シリーズ
（続き）
アドレス
レジスタ
+0
+1
+2
00100CH
DMADA1[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001010H
DMASA2[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001014H
DMADA2[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001018H
DMASA3[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
00101CH
DMADA3[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001020H
DMASA4[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
001024H
DMADA4[R/W]W
XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX
+3
ブロック
DMAC
001028H
∼
001FFCH
───
予約
007000H
FLCR[R/W]
0110X000
───
───
───
007004H
FLWC[R/W]
00010011
───
───
───
007008H
───
───
───
───
00700CH
───
───
───
───
007010H
───
───
───
───
フラッシュ
メモリ
007014H
∼
0070FFH
───
予約
＊ 1： テスト用レジスタです。アクセス禁止です。
＊ 2： 内蔵 RAM は , リセット解除直後は , 使用可能領域が制限されていますので設定変更してから使用する必要があり
ます。
また , 使用可能領域の設定を書き換えた場合 , 直後に最低 1 つの NOP 命令を置いてください。
＊ 3： MB91F353A/353A/352A/351A はレジスタがありません。アクセス禁止です。
＊ 4： DMACA0 ∼ DMACA4 の下位 16 ビット (DTC[15: 0]) は , バイトでのアクセスはできません。
＊ 5： このレジスタは , モードベクタフェッチによりアクセスされます。通常動作時にはアクセスできません。
DS07-16503-5
51
MB91350A シリーズ
3. ベクタテーブル
割込み番号
TBR デフォルト リソース
番号
のアドレス
10 進
16 進
割込み
レベル
リセット
0
00
⎯
3FCH
000FFFFCH
⎯
モードベクタ
1
01
⎯
3F8H
000FFFF8H
⎯
システム予約
2
02
⎯
3F4H
000FFFF4H
⎯
システム予約
3
03
⎯
3F0H
000FFFF0H
⎯
システム予約
4
04
⎯
3ECH
000FFFECH
⎯
システム予約
5
05
⎯
3E8H
000FFFE8H
⎯
システム予約
6
06
⎯
3E4H
000FFFE4H
⎯
コプロセッサ不在トラップ
7
07
⎯
3E0H
000FFFE0H
⎯
コプロセッサエラートラップ
8
08
⎯
3DCH
000FFFDCH
⎯
INTE 命令
9
09
⎯
3D8H
000FFFD8H
⎯
システム予約
10
0A
⎯
3D4H
000FFFD4H
⎯
システム予約
11
0B
⎯
3D0H
000FFFD0H
⎯
ステップトレーストラップ
12
0C
⎯
3CCH
000FFFCCH
⎯
NMI 要求 (tool)
13
0D
⎯
3C8H
000FFFC8H
⎯
未定義命令例外
14
0E
⎯
3C4H
000FFFC4H
⎯
NMI 要求
15
0F
15 (FH) 固定
3C0H
000FFFC0H
⎯
外部割込み 0
16
10
ICR00
3BCH
000FFFBCH
6
外部割込み 1
17
11
ICR01
3B8H
000FFFB8H
7
外部割込み 2
18
12
ICR02
3B4H
000FFFB4H
11
外部割込み 3
19
13
ICR03
3B0H
000FFFB0H
⎯
外部割込み 4
20
14
ICR04
3ACH
000FFFACH
⎯
外部割込み 5
21
15
ICR05
3A8H
000FFFA8H
⎯
外部割込み 6
22
16
ICR06
3A4H
000FFFA4H
⎯
外部割込み 7
23
17
ICR07
3A0H
000FFFA0H
⎯
リロードタイマ 0
24
18
ICR08
39CH
000FFF9CH
8
リロードタイマ 1
25
19
ICR09
398H
000FFF98H
9
リロードタイマ 2
26
1A
ICR10
394H
000FFF94H
10
UART0 ( 受信完了 )
27
1B
ICR11
390H
000FFF90H
0
UART1 ( 受信完了 )
28
1C
ICR12
38CH
000FFF8CH
1
UART2 ( 受信完了 )
29
1D
ICR13
388H
000FFF88H
2
UART0 ( 送信完了 )
30
1E
ICR14
384H
000FFF84H
3
UART1 ( 送信完了 )
31
1F
ICR15
380H
000FFF80H
4
UART2 ( 送信完了 )
32
20
ICR16
37CH
000FFF7CH
5
DMAC0 ( 終了 , エラー )
33
21
ICR17
378H
000FFF78H
⎯
DMAC1 ( 終了 , エラー )
34
22
ICR18
374H
000FFF74H
⎯
DMAC2 ( 終了 , エラー )
35
23
ICR19
370H
000FFF70H
⎯
DMAC3 ( 終了 , エラー )
36
24
ICR20
36CH
000FFF6CH
⎯
DMAC4 ( 終了 , エラー )
37
25
ICR21
368H
000FFF68H
⎯
A/D コンバータ
38
26
ICR22
364H
000FFF64H
15
割込み要因
オフセット
（続く）
52
DS07-16503-5
MB91350A シリーズ
割込み要因
割込み番号
10 進 16 進
割込み
レベル
オフセット
TBR デフォルト リソース
番号
のアドレス
I2C
39
27
ICR23
360H
000FFF60H
⎯
システム予約
40
28
ICR24
35CH
000FFF5CH
⎯
システム予約
41
29
ICR25
358H
000FFF58H
12
SIO 6
42
2A
ICR26
354H
000FFF54H
13
SIO 7
43
2B
ICR27
350H
000FFF50H
14
UART3 ( 受信完了 )
44
2C
ICR28
34CH
000FFF4CH
⎯
UART3 ( 送信完了 )
45
2D
ICR29
348H
000FFF48H
⎯
リロードタイマ 3/ メイン発振安定待ちタイマ
46
2E
ICR30
344H
000FFF44H
⎯
タイムベースタイマオーバフロー
47
2F
ICR31
340H
000FFF40H
⎯
システム予約
48
30
ICR32
33CH
000FFF3CH
⎯
時計カウンタ
49
31
ICR33
338H
000FFF38H
⎯
U/D カウンタ 0
50
32
ICR34
334H
000FFF34H
⎯
システム予約
51
33
ICR35
330H
000FFF30H
⎯
PPG 0
52
34
ICR36
32CH
000FFF2CH
⎯
PPG 2
53
35
ICR37
328H
000FFF28H
⎯
PPG 4
54
36
ICR38
324H
000FFF24H
⎯
16 ビットフリーランタイマ
55
37
ICR39
320H
000FFF20H
⎯
ICU 0 ( 取り込み )
56
38
ICR40
31CH
000FFF1CH
⎯
ICU 1 ( 取り込み )
57
39
ICR41
318H
000FFF18H
⎯
ICU 2/3 ( 取り込み )
58
3A
ICR42
314H
000FFF14H
⎯
OCU0 ( 一致 )
59
3B
ICR43
310H
000FFF10H
⎯
OCU2 ( 一致 )
60
3C
ICR44
30CH
000FFF0CH
⎯
システム予約
61
3D
ICR45
308H
000FFF08H
⎯
システム予約
62
3E
ICR46
304H
000FFF04H
⎯
遅延割込要因ビット
63
3F
ICR47
300H
000FFF00H
⎯
システム予約 (REALOS にて使用 )
64
40
⎯
2FCH
000FFEFCH
⎯
システム予約 (REALOS にて使用 )
65
41
⎯
2F8H
000FFEF8H
⎯
システム予約
66
42
⎯
2F4H
000FFEF4H
⎯
システム予約
67
43
⎯
2F0H
000FFEF0H
⎯
システム予約
68
44
⎯
2ECH
000FFEECH
⎯
システム予約
69
45
⎯
2E8H
000FFEE8H
⎯
システム予約
70
46
⎯
2E4H
000FFEE4H
⎯
システム予約
71
47
⎯
2E0H
000FFEE0H
⎯
システム予約
72
48
⎯
2DCH
000FFEDCH
⎯
システム予約
73
49
⎯
2D8H
000FFED8H
⎯
システム予約
74
4A
⎯
2D4H
000FFED4H
⎯
システム予約
75
4B
⎯
2D0H
000FFED0H
⎯
システム予約
76
4C
⎯
2CCH
000FFECCH
⎯
システム予約
77
4D
⎯
2C8H
000FFEC8H
⎯
（続く）
DS07-16503-5
53
MB91350A シリーズ
（続き）
割込み番号
TBR デフォルト リソース
番号
のアドレス
10 進
16 進
割込み
レベル
オフセット
システム予約
78
4E
⎯
2C4H
000FFEC4H
⎯
システム予約
79
4F
⎯
2C0H
000FFEC0H
⎯
80
50
2BCH
000FFEBCH
∼
255
∼
FF
∼
000H
∼
000FFC00H
割込み要因
INT 命令で使用
54
⎯
⎯
DS07-16503-5
MB91350A シリーズ
■ 周辺リソース
1. 割込みコントローラ
(1) 概要
割込みコントローラは , 割込み受付け / 調停処理をつかさどります。
・ハードウェア構成
本モジュールは , 以下のものから構成されます。
・ ICR レジスタ
・ 割込み優先度判定回路
・ 割込みレベル , 割込み番号 ( ベクタ ) 発生部
・ ホールドリクエスト取り下げ要求発生部
・主要機能
本モジュールには , 主に以下のような機能があります。
・ NMI 要求 / 割込み要求の検出
・ 優先度判定 ( レベルおよび番号による )
・ 判定結果の要因の割込みレベル伝達 (CPU へ )
・ 判定結果の要因の割込み番号伝達 (CPU へ )
・ NMI/ 割込みレベルが “11111B” 以外の割込発生によるストップモードからの復帰指示 (CPU へ )
・ バスマスタへのホールドリクエスト取り下げ要求発生
DS07-16503-5
55
MB91350A シリーズ
(2) レジスタ一覧
割込み制御レジスタ (ICR)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ICR00
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR01
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR02
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR03
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR04
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR05
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR06
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR07
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR08
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR09
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR10
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR11
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR12
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR13
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR14
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR15
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR16
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR17
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR18
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR19
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR20
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR21
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR22
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR23
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR24
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR25
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR26
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR27
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR28
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR29
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR30
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR31
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
（続く）
56
DS07-16503-5
MB91350A シリーズ
（続き）
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ICR32
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR33
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR34
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR35
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR36
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR37
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR38
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR39
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR40
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR41
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR42
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR43
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR44
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR45
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR46
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR47
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
LVL4
LVL3
LVL2
LVL1
LVL0
ホールドリクエスト取り下げ要求レジスタ (HRCL)
HRCL
DS07-16503-5
MHALTI
⎯
⎯
57
MB91350A シリーズ
(3) ブロックダイヤグラム
ウェイクアップ (LEVEL ≠ 11111B のとき “1”)
UNMI
優先度判定
LEVEL4 ∼ LEVEL0
5
NMI
レベル判定
RI00
レベル ,
ベクタ
発生
ICR00
6
HLDREQ
取り下げ
要求
MHALTI
VCT5 ∼ VCT0
ベクタ判定
R-bus
58
DS07-16503-5
MB91350A シリーズ
2. 外部割込み・NMI 制御
(1) 概要
外部割込み制御部は , NMI および INT0 ∼ INT15 に入力される外部割込み要求の制御を行うブロックです。
検出する要求のレベルとして , “H”, “L”, “ 立上りエッジ ”, “ 立下りエッジ ” から選択できます (NMI 以外 ) 。
（注意事項）MB91F353A/353A/352A/351A については INT8 ∼ INT15 はありません。
(2) レジスタ一覧
外部割込み許可レジスタ (ENIR)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
EN7
EN6
EN5
EN4
EN3
EN2
EN1
EN0
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
ER7
ER6
ER5
ER4
ER3
ER2
ER1
ER0
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
LB7
LA7
LB6
LA6
LB5
LA5
LB4
LA4
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
LB3
LA3
LB2
LA2
LB1
LA1
LB0
LA0
外部割込み要因レジスタ (EIRR)
要求レベル設定レジスタ (ELVR)
上記レジスタ (8 チャネル分 ) が 2 セットあり , 合計 16 チャネルあります。
(3) ブロックダイヤグラム
R-bus
8
割込み
要求
17
8
16
DS07-16503-5
割込み許可レジスタ
ゲート
要因 F/F
エッジ検出回路
17
INT0 ∼ INT15
NMI
割込み要因レジスタ
要求レベル設定レジスタ
59
MB91350A シリーズ
3. REALOS 関連ハード
REALOS 関連ハードは , リアルタイム OS により使用されます。従って , REALOS を使用する場合にはユーザプログラム
で使用することはできません。
・遅延割込みモジュール
(1) 概要
遅延割込みモジュールは , タスク切換え用の割込みを発生するためのモジュールです。
本モジュールを使用することで , ソフトウェアで CPU に対して割込み要求の発生 / 取消しを行うことができます。
(2) レジスタ一覧
遅延割込みモジュールレジスタ (DICR)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DLYI
(3) ブロックダイヤグラム
R-bus
DLYI
割込み要求
60
DS07-16503-5
MB91350A シリーズ
・ビットサーチモジュール
(1) 概要
入力レジスタに書込まれたデータに対して , “0” または “1” または変化点を検索し , 検出したビット位置を返します。
(2) レジスタ一覧
bit 31
bit 0
0 検出用データレジスタ (BSD0)
1 検出用データレジスタ (BSD1)
変化点検出用データレジスタ (BSDC)
検出結果レジスタ (BSRR)
(3) ブロックダイヤグラム
D-bus
入力ラッチ
アドレスデコーダ
検出モード
1 検出データ化
ビットサーチ回路
検索結果
DS07-16503-5
61
MB91350A シリーズ
4. 8/16 ビットアップダウンカウンタ
(1) 概要
本ブロックは , イベント入力端子 6 本 , 8 ビットアップダウンカウンタ× 2 本 , 8 ビットリロード / コンペアレジスタ× 2 本
と , それらの制御回路から構成されるアップダウンカウンタです。
MB91F355A/F356B/F357B/355A/354A/V350A は本ブロック 8 ビットアップダウンカウンタを 2 チャネル内蔵しています。
MB91F353A/353A/352A/351A は本ブロック 8 ビットアップダウンカウンタを 1 チャネル内蔵しています。
16 ビットモー
ドでは使用不可です。
以下に本モジュールの特長を挙げます。
・ 8 ビットカウントレジスタにより , (0) d ∼ (255) d の範囲でカウント可能
(16 ビット× 1 動作モードでは (0) d ∼ (65535) d の範囲でカウント可能 )
・ カウントクロックの選択による 4 種のカウントモード
カウントモード
タイマモード
アップ / ダウンカウントモード
位相差カウントモード (2 逓倍 )
位相差カウントモード (4 逓倍 )
・ タイマモード時には , カウントクロックとして内部クロック 2 種類 , 内部回路からの入力を選択可能
カウントクロック
80 ns (12.5 MHz：2 分周 )
(25 MHz 動作時 )
320 ns ( 3.125 MHz：8 分周 )
・ アップ / ダウンカウントモード時には , 外部端子入力信号の検出エッジを選択可能
検出エッジ
立下りエッジ検出
立上りエッジ検出
立下り / 立上りエッジ両エッジ検出
エッジ検出禁止
・ 位相差カウントモードは , モータなどのエンコーダのカウントに適し , エンコーダの A 相 , B 相 , Z 相出力をそれぞれ
入力することで , 高精度で回転角度 , 回転数などのカウントを容易に行うことが可能
・ ZIN 端子は , 2 種の機能を選択可能 ( すべてのモードで有効 )
ZIN 端子
カウンタクリア機能
ゲート機能
・ コンペア機能およびリロード機能を有し , それぞれの機能のみで , また組み合わせても使用可能で , 両機能を組み合わ
せて使用することで任意幅でのアップダウンカウントを行うことが可能
コンペア / リロード機能
コンペア機能 ( コンペア時割込み要求出力 )
コンペア機能 ( コンペア時割込み要求出力およびカウンタクリア )
リロード機能 ( アンダフロー時割込み要求出力およびリロード )
コンペア / リロード機能
( コンペア時割込み込要求出力およびカウンタクリア , アンダフロー時
割込み要求出力およびリロード )
コンペア / リロード禁止
・ カウント方向フラグにより , 直前のカウント方向を識別可能
・ コンペア一致時 , リロード ( アンダフロー) 時またはオーバフロー時 , およびカウント方向が変わった場合の割込みの
発生を , それぞれ個別に制御可能
62
DS07-16503-5
MB91350A シリーズ
(2) レジスタ一覧
• アップダウンカウントレジスタ (UDCR)
アップダウンカウントレジスタ ch.0 (UDCR0)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
D07
D06
D05
D04
D03
D02
D01
D00
アップダウンカウントレジスタ ch.1 (UDCR1*)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
D15
D14
D13
D12
D11
D10
D09
D08
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
D07
D06
D05
D04
D03
D02
D01
D00
• リロードコンペアレジスタ (RCR)
リロードコンペアレジスタ ch.0 (RCR0)
リロードコンペアレジスタ ch.1 (RCR1*)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
D15
D14
D13
D12
D11
D10
D09
D08
• カウンタステータスレジスタ (CSR)
カウンタステータスレジスタ ch.0, ch.1 (CSR0, CSR1*)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CSTR
CITE
UDIE
CMPF
OVFF
UDFF
UDF1
UDF0
• カウンタコントロールレジスタ (CCRL)
カウンタコントロールレジスタ ch.0, ch.1 (CCRL0, CCRL1*)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
予約
CTUT
UCRE
RLDE
UDCC
CGSC
CGE1
CGE0
• カウンタコントロールレジスタ (CCRH)
カウンタコントロールレジスタ ch.0 (CCRH0)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
M16E
CDCF
CFIE
CLKS
CMS1
CMS0
CES1
CES0
• カウンタコントロールレジスタ ch.1 (CCRH1*)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
予約
CDCF
CFIE
CLKS
CMS1
CMS0
CES1
CES0
*：MB91F353A/353A/352A/351A は UDCR1, RCR1, CSR1, CCRL1, CCRH1 のレジスタアクセス禁止です。
DS07-16503-5
63
MB91350A シリーズ
(3) ブロックダイヤグラム
・ 8/16 ビットアップダウンカウンタ (ch.0)
データバス
8 ビット
CGE1
ZIN0
RCR0 ( リロード
コンペアレジスタ ch.0)
CGE0 CGSC
CTUT
リロード
制御
UCRE
RLDE
エッジ / レベル検出
UDCC
M16E
ch.1 へ
キャリー
カウンタクリア
8 ビット
CES1
UDCR0 ( アップダウン
カウントレジスタ ch.0)
CES0
CMS1 CMS0
CMPF
UDFF
AIN0
BIN0
アップ
ダウン
カウント
クロック
選択
カウント
クロック
UDIE
CSTR
UDF1
OVFF
UDF0
プリスケーラ
CDCF
CITE
CLKS
CFIE
割込み出力
64
DS07-16503-5
MB91350A シリーズ
・ 8/16 ビットアップダウンカウンタ (ch.1)
データバス
8 ビット
CGE1
ZIN0, ZIN1
RCR1 ( リロード
コンペアレジスタ ch.1)
CGE0 CGSC
CTUT
リロード
制御
UCRE
RLDE
エッジ / レベル検出
UDCC
カウンタクリア
8 ビット
CES1
UDCR1 ( アップダウン
カウントレジスタ ch.1)
CES0
CMS1 CMS0
CMPF
UDFF
AIN1
BIN1
アップ
ダウン
カウント
クロック
選択
カウント
クロック
UDIE
CSTR
UDF1
OVFF
UDF0
プリスケーラ
CDCF
CITE
CLKS
CFIE
割込み出力
DS07-16503-5
65
MB91350A シリーズ
5. 16 ビットリロードタイマ
(1) 概要
16 ビットタイマは , 16 ビットのダウンカウンタ , 16 ビットのリロードレジスタ , 内部カウント , クロック作成用プリス
ケーラ , コントロールレジスタで構成されています。
クロックソースとして内部クロック 3 種類 ( マシンクロックの 2/8 /32 分周 , ただし , ch.3 のみ 64/128 分周まで選択可
能 ) , 外部イベントから選択できます。
割込みによる DMA 転送の起動が可能です。
MB91F353A/353A/352A/351A にはタイマ出力 (TOT0 ∼ TOT3) はありません。本タイマを 4 チャネル内蔵しています。
(2) レジスタ一覧
コントロールステータスレジスタ (TMCSR)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
⎯
⎯
予約
CSL2
CSL1
CSL0
予約
予約
(ch.3 のみ )
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
予約
⎯
OUTL
RELD
INTE
UF
CNTE
TRG
16 ビットタイマレジスタ (TMR)
bit 15
bit 0
16 ビットリロードレジスタ (TMRLR)
bit 15
66
bit 0
DS07-16503-5
MB91350A シリーズ
(3) ブロックダイヤグラム
16 ビットリロードレジスタ (TMRLR)
16
7
リロード
16
RELD
16 ビットタイマレジスタ (TMR) UF
OUTL
OUT
CTL.
カウントイネーブル
INTE
IRQ
UF
CSL2
R-bus
リトリガ
CNTE
CSL1
クロックセレクタ
TRG
CSL0
3
外部タイマ出力
(TOT0 ∼ TOT3)
IN CTL.
TOE0 ~ TOE3
EXCK
φ
φ
φ
21 23 25
φ
φ
26 27
(ch.3 のみ )
プリスケーラ
クリア
マシンクロック入力
（注意事項）MB91F353A/353A/352A/351A には外部タイマ出力 (TOT0 ∼ TOT3) がありません。
DS07-16503-5
67
MB91350A シリーズ
6. PPG (Programable Pulse Generator)
PPG は , 精度の高い PWM 波形を効率良く出力することができます。
MB91F353A/353A/352A/351A は , PPG タイマを 3 チャネル内蔵しています。
MB91F355A/F356B/F357B/355A/354A/V350A は , PPG タイマを 6 チャネル内蔵しています。
(1) 概要
各チャネルは , 16 ビットダウンカウンタ , 周期設定用バッファ付き 16 ビットデータレジスタ , デューティ設定用バッ
ファ付き 16 ビットコンペアレジスタ , 端子制御部から構成されます。
16 ビットダウンカウンタのカウントクロックは , 4 種類から選択が可能です。( 周辺系クロック φ, φ/4, φ/16, φ/64)
カウンタ値は , リセット , カウンタボローで “FFFFH” に初期化することができます。
各チャネルごとに PPG 出力 (PPG0 ∼ PPG5) があります。
( 注意事項 )MB91F353A/353A/352A/351A の PPG 出力は PPG (0, 2, 4) の 3 チャネルあります。PPG (1, 3, 5) はありません。
(2) レジスタ一覧
bit 15
bit 0
ゼネラルコントロールレジスタ 10 (GCN10)
ゼネラルコントロールレジスタ 20 (GCN20)
タイマレジスタ (PTMR0 ∼ PTMR5)
周期設定レジスタ (PCSR0 ∼ PCSR5)
デューティ設定レジスタ (PDUT0)
68
DS07-16503-5
MB91350A シリーズ
(3) ブロックダイヤグラム ( 全体構成 , 1 チャネル分 )
16 ビットリロード
タイマ ch.0
TRG 入力
PPG タイマ ch.0
PPG0
TRG 入力
PPG タイマ ch.1
PPG1
TRG 入力
PPG タイマ ch.2
PPG2
外部 TRG0 ∼ TRG3
TRG 入力
PPG タイマ ch.3
PPG3
外部 TRG4
TRG 入力
PPG タイマ ch.4
PPG4
外部 TRG5
TRG 入力
PPG タイマ ch.5
PPG5
16 ビットリロード
タイマ ch.1
ゼネラル
コントロール
レジスタ 10
( 要因選択 )
ゼネラル
コントロール
レジスタ 20
4
( 注意事項 )MB91F353A/353A/352A/351A には PPG1, PPG3, PPG5 がありません。外部 TRG5 もありません。
DS07-16503-5
69
MB91350A シリーズ
7. U-TIMER (16-bit timer for UART baud rate generation)
(1) 概要
U-TIMER は , UART のボーレートを発生するための 16 ビットタイマです。チップの動作周波数と , U-TIMER のリロー
ド値の組合わせで任意のボーレートを設定できます。
MB91F353A/353A/352A/351A は , 本タイマを 4 チャネル内蔵しています。
MB91F355A/F356B/F357B/355A/354A/V350A は , 本タイマを 5 チャネル内蔵しています。
(2) レジスタ一覧
bit 8 bit 7
bit 15
bit 0
U-TIMER (UTIM)
リロードレジスタ (UTIMR)
U-TIMER コントロールレジスタ (UTIMC)
(3) ブロックダイヤグラム
bit 15
bit 0
UTIMR ( リロードレジスタ )
ロード
bit 15
bit 0
UTIM (U-TIMER)
クロック
φ
( 周辺系クロック )
アンダフロー
コントロール
f.f.
70
UART
DS07-16503-5
MB91350A シリーズ
8. UART
(1) 概要
UART は , 非同期 ( 調歩同期 ) 通信 , または CLK 同期通信を行うためのシリアル I/O ポートで , 以下の特長があります。
MB91F353A/353A/352A/351A は , UART を 4 チャネル内蔵しています。
MB91F355A/F356B/F357B/355A/354A/V350A は , UART を 5 チャネル内蔵しています。
・ 全二重ダブルバッファ
・ 非同期 ( 調歩同期 ) , CLK 同期通信が可能
・ マルチプロセッサモードのサポート
・ 完全プログラマブルボーレート
内蔵タイマにより任意のボーレートを設定可能 (U- タイマ の項を参照してください )
・ 外部クロックによる自由なボーレートの設定が可能
・ エラー検出機能 ( パリティ, フレーミング , オーバラン )
・ 転送信号は NRZ 符号
・ UART (ch.0 ∼ ch.2) は 割込みによる DMA 転送の起動が可能 (ch.3, ch.4 は DMA 起動不可 )
・ DRCL レジスタへの書込み動作による DMAC の割込み要因クリア
(2) レジスタ一覧
シリアルインプットレジスタ / シリアルアウトプットレジスタ (SIDR/SODR)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
D7
D6
D5
D4
D3
D2
D1
D0
シリアルステータスレジスタ (SSR)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
MD1
MD0
⎯
⎯
CS0
⎯
⎯
⎯
シリアルモードレジスタ (SMR)
シリアルコントロールレジスタ (SCR)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
PEN
P
SBL
CL
A/D
REC
RXE
TXE
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DRCL レジスタ (DRCL)
DS07-16503-5
71
MB91350A シリーズ
(3) ブロックダイヤグラム
制御信号
受信割込み
(CPU ヘ )
SCK ( クロック )
送信クロック
U- タイマより
クロック
選択回路
送信割込み
(CPU ヘ )
受信クロック
外部クロック
SCK
SI ( 受信データ )
受信制御回路
送信制御回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
SO ( 送信データ )
受信用シフタ
受信状態判定回路
送信用シフタ
受信終了
送信開始
SIDR
SODR
DMA 用
受信エラー発生信号
(DMAC へ )
R - bus
MD1
MD0
SMR
レジスタ
CS0
SCR
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR
レジスタ
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
制御信号
72
DS07-16503-5
MB91350A シリーズ
9. 拡張 I/O シリアルインタフェース (SIO)
(1) 概要
本ブロックは , 8 ビット× 1 チャネル , 構成のクロック同期式によるデータ転送可能なシリアル I/O インタフェースです。
また , データ転送において LSB ファースト /MSB ファーストの選択が可能です。
MB91F353A/353A/352A/351A では この SIO を 2 チャネル内蔵しています。
MB91F355A/F356B/F357B/355A/354A/V350A ではこの SIO を 3 チャネル内蔵しています。
シリアル I/O の動作モードには , 以下の 2 種類があります。
・ 内部シフトクロックモード：内部クロックに同期してデータ転送を行います。
・ 外部シフトクロックモード：外部端子 (SCK) から入力されるクロックに同期してデータ転送を行います。
このモードで外部端子 (SCK) を共有している汎用ポートを操作することにより , CPU の
命令による転送動作も可能です。
(2) レジスタ一覧
シリアルモードコントロールステータスレジスタ (SMCS)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
SMD2
SMD1
SMD0
SIE
SIR
BUSY
STOP
STRT
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
MODE
BDS
⎯
⎯
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
⎯
⎯
⎯
⎯
⎯
⎯
TST1
TST0
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
D7
D6
D5
D4
D3
D2
D1
D0
SIO テストレジスタ (SES)
シリアルデータレジスタ (SDR)
SIO プリスケーラコントロールレジスタ (CDCR)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
MD
⎯
⎯
⎯
DIV3
DIV2
DIV1
DIV0
DMAC 割込み要因クリアレジスタ (SRCL)
DS07-16503-5
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
73
MB91350A シリーズ
(3) ブロックダイヤグラム
内
(MSB ファースト ) D0 ∼ D7
初期値
部 デ ー タ バ ス
D7 ∼ D0 (LSB ファースト )
転送方向選択
SI6, SI7
リード
ライト
SDR ( シリアルデータレジスタ )
SO6, SO7
SCK6, SCK7
シフトクロック
カウンタ
制御回路
内部クロック
2
1
0
SMD2 SMD1 SMD0
SIE
SIR
BUSY STOP STRT MODE BDS
割込み
要求
内
74
SCE
PFR
レジスタ
部 デ ー タ バ ス
DS07-16503-5
MB91350A シリーズ
10.16 ビットフリーランタイマ
(1) 概要
16 ビットフリーランタイマは 16 ビットのアップカウンタ , コントロールステータスレジスタより構成されています。本
タイマのカウント値はアウトプットコンペア , インプットキャプチャの基本時間 ( ベースタイマ ) として使用されます。
・ カウントクロックは 4 種類から選択可能です。
・ カウンタオーバフローにより割込み発生することができます。
・ モード設定により , アウトプットコンペアのコンペアレジスタ 0 の値との一致によるカウンタの初期化が可能です。
(2) レジスタ一覧
タイマデータレジスタ上位 (TCDT)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
T15
T14
T13
T12
T11
T10
T09
T08
タイマデータレジスタ下位 (TCDT)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
T07
T06
T05
T04
T03
T02
T01
T00
タイマコントロールステータスレジスタ下位 (TCCS)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ECLK
IVF
IVFE
STOP
MODE
CLR
CLK1
CLK0
(3) ブロックダイヤグラム
割込み
ECLK
IVF
IVFE
STOP
MODE
CLR
CLK1
CLK0
分周器
φ
FRCK
R-bus
クロック
選択
タイマデータレジスタ
(TCDT)
クロック
内部回路へ (T15 ∼ T00)
コンパレータ
DS07-16503-5
75
MB91350A シリーズ
11.インプットキャプチャ
(1) 概要
本モジュールは外部から入力された信号の立上りエッジ , 立下りエッジまたは両エッジを検出して , そのときの 16 ビッ
トフリーランタイマ値をレジスタに保持する機能を持っています。また , エッジ検出時に割込みを発生することができま
す。
インプットキャプチャは , インプットキャプチャデータレジスタ , コントロールレジスタで構成されています。
各インプットキャプチャは , それぞれに対応した外部入力端子を持っています。
・ 外部入力の有効エッジを 3 種類から選択可能です。
立上りエッジ
立下りエッジ
両エッジ
・ 外部入力有効エッジを検出したときに割込みを発生することができます。
(2) レジスタ一覧
インプットキャプチャデータレジスタ上位 (IPCP)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
CP15
CP14
CP13
CP12
CP11
CP10
CP09
CP08
インプットキャプチャデータレジスタ下位 (IPCP)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CP07
CP06
CP05
CP04
CP03
CP02
CP01
CP00
インプットキャプチャコントロールレジスタ (ICS23)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ICP3
ICP2
ICE3
ICE2
EG31
EG30
EG21
EG20
インプットキャプチャコントロールレジスタ (ICS01)
76
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ICP1
ICP0
ICE1
ICE0
EG11
EG10
EG01
EG00
DS07-16503-5
MB91350A シリーズ
(3) ブロックダイヤグラム
16 ビットタイマカウンタ値
(T15 ∼ T00)
R-bus
インプットキャプチャ
データレジスタ ch.0, ch.2)
16 ビットタイマカウンタ値
(T15 ∼ T00)
インプットキャプチャ
データレジスタ ch. (1, 3)
IN0, IN2
入力端子
エッジ検出
EG11
EG10
EG01
EG00
EG31
EG30
EG21
EG20
IN1, IN3
入力端子
エッジ検出
ICP1
ICP0
ICE1
ICE0
ICP3
ICP2
ICE3
ICE2
割込み
割込み
DS07-16503-5
77
MB91350A シリーズ
12.アウトプットコンペア
(1) 概要
アウトプットコンペアは 16 ビットコンペアレジスタ , コンペア出力用ラッチ , コントロールレジスタより構成されてい
ます。16 ビットフリーランタイマ値とコンペアレジスタ値が , 一致したとき出力レベルを反転すると共に割込みを発生す
ることができます。
MB91F353A/353A/352A/351A では本ブロックを 2 チャネル内蔵しています。
MB91F355A/F356B/F357B/355A/354A/V350A では本ブロックを 8 チャネル内蔵しています。
下記に本モジュールの特長を挙げます。
・ 8 本のコンペアレジスタを独立して動作が可能です。各コンペアレジスタに対応した出力端子と割込みフラグです。
・ 2 本のコンペアレジスタをペアにして出力端子を制御することが可能です。
コンペアレジスタ 2 本を使用して出力端子を反転します。
・ 各出力端子の初期値を設定することが可能です。
・ 割込みはコンペア一致により発生可能です。
・ ch.0 のコンペアレジスタは 16 ビットフリーランタイマのコンペアクリアレジスタとして使用されます。
(2) レジスタ一覧
コンペアレジスタ上位 (OCCP)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
C15
C14
C13
C12
C11
C10
C09
C08
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
C07
C06
C05
C04
C03
C02
C01
C00
コンペアレジスタ下位 (OCCP)
アウトプットコントロールレジスタ上位 (OCS01)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
⎯
⎯
⎯
CMOD
⎯
⎯
OTD1
OTD0
アウトプットコントロールレジスタ下位 (OCS23)
78
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ICP1
ICP0
ICE1
ICE0
⎯
⎯
CST1
CST0
DS07-16503-5
MB91350A シリーズ
(3) ブロックダイヤグラム
(ch.0 のみフリーランタイマの
クリアレジスタとして使用される )
OTD1
OTD0
アウトプット
コンペアレジスタ
コンペア
出力用ラッチ
R-bus
コンペア回路
アウトプット
コンペアレジスタ
出力 ch. (0,2,4,6)
OTE0 ∼ OTE7 は
PFR0 にあります。
CMOD
コンペア
出力用ラッチ
コンペア回路
CST1
OTE0, OTE2,
OTE4, OTE6
OTE1, OTE3,
OTE5, OTE7
出力 ch. (1,3,5,7)
CST0
ICP1
16 ビットフリーランタイマ
ICP0
ICE1
ICE0
割込み出力
割込み出力
DS07-16503-5
79
MB91350A シリーズ
13.I2C インタフェース
(1) 概要
I2C インタフェースは , Inter IC BUS をサポートするシリアル I/O ポートで , I2C バス上のマスタ / スレーブデバイスとし
て動作し , 以下の特長があります。
・ マスタ / スレーブ送受信
・ アービトレーション機能
・ クロック同期化機能
・ スレーブアドレス / ゼネラルコールアドレス検出機能
・ 転送方向検出機能
・ 反復「START」条件発生および検出機能
・ バスエラー検出機能
・ 10 ビット /7 ビット スレーブアドレス
・ マスタモード時スレーブアドレス受信アクノリッジ制御
・ 複合スレーブアドレス対応
・ 送信 , バスエラー時に割込み可能
・ 標準モード ( 最大 100 kbps) / 高速モード ( 最大 400 kbps) に対応
80
DS07-16503-5
MB91350A シリーズ
(2) レジスタ一覧
バスコントロールレジスタ (IBCR)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
BER
BEIE
SCC
MSS
ACK
GCAA
INTE
INT
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
BB
RSC
AL
LRB
TRX
AAS
GCA
ADT
バスステータスレジスタ (IBSR)
10 ビットスレーブアドレスレジスタ (ITBA)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
⎯
⎯
⎯
⎯
⎯
⎯
TA9
TA8
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
TA7
TA6
TA5
TA4
TA3
TA2
TA1
TA0
10 ビットスレーブアドレスマスクレジスタ (ITMK)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
ENTB
RAL
⎯
⎯
⎯
⎯
TM9
TM8
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
TM7
TM6
TM5
TM4
TM3
TM2
TM1
TM0
7 ビットスレーブアドレスレジスタ (ISBA)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
SA6
SA5
SA4
SA3
SA2
SA1
SA0
7 ビットスレーブアドレスマスクレジスタ (ISMK)
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
ENSB
SM6
SM5
SM4
SM3
SM2
SM1
SM0
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
D7
D6
D5
D4
D3
D2
D1
D0
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
TEST
⎯
EN
CS4
CS3
CS2
CS1
CS0
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DBL
データレジスタ (IDAR)
クロックコントロールレジスタ (ICCR)
クロックディセーブルレジスタ (IDBL)
DS07-16503-5
81
MB91350A シリーズ
(3) ブロックダイヤグラム
ICCR
I2C 動作許可
EN
IDBL
クロック許可
DBL
CLKP
ICCR
CS4
クロック分周 2
CS3
2 3 4 5
Sync
32
シフトクロック発生
CS2
CS1
クロック選択 2 (1/12)
CS0
シフトクロック
エッジ変化タイミング
IBSR
BB
RSC
LRB
バスビジー
リピートスタート
ラストビット
スタート・ストップ
コンディション検出
エラー
送/受
TRX
ファーストバイト
R-bus
ADT
AL
アービトレーション
ロスト検出
IBCR
SCL
BER
BEIE
割込み要求
SDA
IRQ
INTE
INT
IBCR
SCC
MSS
ACK
GCAA
終了
スタート
マスタ
ACK 許可
スタート・ストップ
コンディション発生
GC-ACK 許可
IDAR
IBSR
AAS
スレーブ
グローバルコール
スレーブアドレス
比較
GCA
ISMK
ENSB
ITMK
ENTB
RAL
ITBA
82
ITMK
ISBA
ISMK
DS07-16503-5
MB91350A シリーズ
14.A/D コンバータ
(1) 概要
A/D コンバータは , アナログ入力電圧をデジタル値に変換します。以下の特長があります。
・ 変換時間：1 チャネルあたり最小 1.48 µs ・ サンプルホールド回路付き直並列変換方式を採用
・ 10 ビットの分解能 (8/10 ビット切替え可能 )
・ アナログ入力は 12 チャネルからプログラムで選択可能 (MB91F353A/353A/352A/351A は入力 8 チャネル )
・ 変換モード
シングル変換モード：選択した 1 チャネルを 1 回変換
スキャン変換モード：最大 4 チャネルのスキャン変換
・ 変換データはデータバッファに格納 ( データバッファは全部で 4 つ )
・ A/D 変換終了時には , CPU に対して A/D 変換終了の割込み要求発生可能 ( この割込み発生で DMA 転送起動も可能 )
・ 起動要因は , ソフト , 外部トリガ ( 立下りエッジ ) , リロードタイマ ch.2 ( 立上りエッジ ) から選択可能
(2) レジスタ一覧
bit 8 bit 7
bit 15
bit 0
ADCS2
ADCS1
変換データレジスタ 0 (ADTH0/ADTL0)
ADTH0
ADTL0
変換データレジスタ 1 (ADTH1/ADTL1)
ADTH1
ADTL1
変換データレジスタ 2 (ADTH2/ADTL2)
ADTH2
ADTL2
変換データレジスタ 3 (ADTH3/ADTL3)
ADTH3
ADTL3
コントロールステータスレジスタ (ADCS2/ADCS1)
変換時間設定レジスタ (ADCT)
DS07-16503-5
83
MB91350A シリーズ
(3) ブロックダイヤグラム
アナログ入力
AVCC, AVRH, AVSS/AVRL
ADT0
M
P
X
S/H
10 ビット
A/D
コンバータ
M
P
X
コントロールロジック
ADT1
R-bus
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
AN8
AN9
AN10
AN11
ADT2
ADT3
割込み
リロードタイマ ch.2
外部入力
( 注意事項 )MB91F353A/353A/352A/351A に AN8 ∼ AN11 入力はありません。
84
DS07-16503-5
MB91350A シリーズ
15.8 ビット D/A コンバータ
(1) 概要
本ブロックは , 8 ビット分解能の D/A コンバータを 3 チャネル内蔵しており , D/A 制御レジスタにてそれぞれ独立に出
力制御を行うことができ , 以下の特長があります。
・ パワーダウン機能あり
・ 3.3 V インタフェース
（注意事項）MB91F353A/353A/352A/351A は D/A コンバータを 2 チャネル内蔵しています。
(2) レジスタ一覧
D/A データレジスタ 0 ∼ 2 (DADR0 ∼ DADR2)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
DA7
DA6
DA5
DA4
DA3
DA2
DA1
DA0
D/A コントロールレジスタ 0 ∼ 2 (DACR0 ∼ DACR2)
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE
（注意事項）MB91F353A/353A/352A/351A は DADR2, DACR2 がありません。
(3) ブロックダイヤグラム
R-bus
D/A
D/A コントロール
DAE0
D/A
DAE1
PD
ストップ
DS07-16503-5
D/A
DAE2
PD
PD
ストップ
ストップ
D/A
コンバータ
D/A
コンバータ
D/A
コンバータ
D/A 出力 0
D/A 出力 1
D/A 出力 2
85
MB91350A シリーズ
16.DMAC (DMA コントローラ )
(1) 概要
本モジュールは , FR ファミリデバイスにて DMA (Direct Memory Access) 転送を実現するためのモジュールです。
本モジュールの制御による DMA 転送により , CPU を介さずに各種データ転送を高速に行うことが可能となり , システ
ムのパフォーマンスを増加させます。
・ハードウェア構成
本モジュールは , 主に以下のものから構成されます。
・ 独立した DMA チャネル× 5 チャネル
・ 5 チャネル独立アクセス制御回路
・ 32 ビットアドレスレジスタ ( リロード指定可：各チャネル 2 本 )
・ 16 ビット転送回数レジスタ ( リロード指定可：各チャネル 1 本 )
・ 4 ビットブロック回数レジスタ ( 各チャネル 1 本 )
・ 外部転送要求入力端子 DREQ0, DREQ1, DREQ2。ch. (0, 1, 2) のみ
( 注意事項 ) MB91F353A/353A/352A/351A は外部インタフェースなし
・ 外部転送要求受付け出力端子 DACK0, DACK1, DACK2。ch. (0, 1, 2) のみ
( 注意事項 ) MB91F353A/353A/352A/351A は外部インタフェースなし
・ DMA 終了出力端子 DEOP0, DEOP1, DEOP2。ch. (0, 1, 2) のみ
( 注意事項 ) MB91F353A/353A/352A/351A は外部インタフェースなし
・ フライバイ転送 ( メモリ→ I/O, I/O →メモリ )。ch. (0, 1, 2) のみ
( 注意事項 ) MB91F353A/353A/352A/351A はフライバイ転送不可能
・ 2 サイクル転送
・主要機能
本モジュールによるデータ転送には主に以下のような機能があります。
・ 複数チャネルの独立したデータ転送が可能 (5 チャネル )
(1) 優先順位 (ch.0 ＞ ch.1 ＞ ch.2 ＞ ch.3 ＞ ch.4)
(2) ch.0 と ch.1 との 間にて順位回転が可能
(3) DMAC 起動要因
・外部専用端子入力 ( エッジ検出 / レベル検出 ch.0 ∼ ch.2 のみ )
( 注意事項 ) MB91F353A/353A/352A/351A は外部インタフェースなし
・内蔵周辺要求 ( 割込み要求を共用…外部割込み含む )
・ソフトウェア要求 ( レジスタ書込み )
(4) 転送モード
・デマンド転送 / バースト転送 / ステップ転送 / ブロック転送
・アドレッシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
( アドレス増減幅は− 255 ∼＋ 255 まで指定可能 )
・データの種類バイト / ハーフワード / ワード長
・シングルショット / リロード選択可能
86
DS07-16503-5
MB91350A シリーズ
(2) レジスタ概要
bit 31
ch.0 コントロール / ステータス レジスタ A
〃
レジスタ B
〃
ch.1 コントロール / ステータス レジスタ A
〃
レジスタ B
〃
ch.2 コントロール / ステータス レジスタ A
〃
レジスタ B
〃
ch.3 コントロール / ステータス レジスタ A
〃
レジスタ B
〃
ch.4 コントロール / ステータス レジスタ A
〃
レジスタ B
〃
ch.0 転送元アドレスレジスタ
転送先 〃
〃
ch.1 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.2 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.3 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.4 転送元アドレスレジスタ
〃
転送先 〃
DS07-16503-5
(DMACB0)
(DMACA1)
(DMACB1)
(DMACA2)
(DMACB2)
(DMACA3)
(DMACB3)
(DMACA4)
(DMACB4)
(DMACR)
全体制御レジスタ
〃
bit 0
(DMACA0)
〃
(DMASA0)
(DMADA0)
(DMASA1)
(DMADA1)
(DMASA2)
(DMADA2)
(DMASA3)
(DMADA3)
(DMASA4)
(DMADA4)
87
MB91350A シリーズ
(3) ブロックダイヤグラム
カウンタ
バスコントローラへ
DMA 転送要求
DMA 起動
要因選択回路
&
要求受付制御
セレクタ
ライト
バック
バッファ
DTC 2 段レジスタ DTCR
カウンタ
バッファ
アド
レス
DSS [3:0]
優先度回路
セレクタ
割込みコントローラへ IRQ [4:0]
ERIR, EDIR
MCLREQ
BLK レジスタ
周辺割込みクリア
TYPE, MOD, WS
X-bus
状態遷移回路
DDNO レジスタ
DMAC
セレクタ
カウンタバッファ カウンタバッファ
アク
セス
アドレスカウンタ
バス
コント
ローラ
へ
バス制御部
DDNO
外部端子起動要求 /
停止入力
バス制御部
セレクタ
リード /
ライト制御
DSAD 2 段レジスタ
SADM, SASZ [7:0] SADR
DDAD 2 段レジスタ
DADM, DASZ [7:0] DADR
ライトバック
セレクタ
リード
ライト
ペリフェラル起動要求 /
停止入力
ライトバック
DMAC 5 チャネルブロックダイヤグラム
88
DS07-16503-5
MB91350A シリーズ
■ 電気的特性
1. 絶対最大規格
項 目 記号
定 格 値
最 小
最 大
単位
備 考
VCC
VSS − 0.5
VSS ＋ 4.0
V
＊2
1
DAVC
VSS − 0.5
VSS ＋ 4.0
V
＊3
1
AVCC
VSS − 0.5
VSS ＋ 4.0
V
＊3
1
AVRH
VSS − 0.5
VSS ＋ 4.0
V
＊3
VI
VSS − 0.5
VCC ＋ 0.5
V
＊8
入力電圧
(N-ch オープンドレイン ) *1
VIND
VSS − 0.5
VSS ＋ 5.5
V
アナログ端子入力電圧 *1
VIA
VSS − 0.5
AVCC ＋ 0.5
V
VO
VSS − 0.5
VCC ＋ 0.5
V
ICLAMP
− 2.0
＋ 2.0
mA
＊7
Σ|ICLAMP|
⎯
20
mA
＊7
IOL
⎯
10
mA
＊4
“L” レベル最大出力電流
(N-ch オープンドレイン )
IOLND
⎯
20
mA
“L” レベル平均出力電流
IOLAV
⎯
8
mA
“L” レベル平均出力電流
(N-ch オープンドレイン )
IOLAVND
⎯
15
mA
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
＊6
“H” レベル最大出力電流
IOH
⎯
− 10
mA
＊4
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
＊5
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 20
mA
消費電力
PD
⎯
850
mW
動作温度
Ta
− 40
＋ 85
°C
保存温度
TSTG
⎯
＋ 125
°C
電源電圧 *1
アナログ電源電圧 *
アナログ電源電圧 *
アナログ基準電圧 *
1
入力電圧 *
1
出力電圧 *
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流
＊8
＊5
＊6
＊ 1 : VSS ＝ DAVS ＝ AVSS ＝ 0 V を基準にしています。
＊ 2：VCC は VSS − 0.3 V より低くなってはいけません。
＊ 3：電源投入時など VCC ＋ 0.3 V を超えないよう注意してください。
＊ 4：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 5：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 6：平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 7： ・ 該当端子：Port 2, 3, 4, 5, 6, 8, 9, A, H, I, K, M, N, O と AN (A/D 入力 ) ：MB91F353A/353A/352A/351A
：Port 2, 3, 4, 5, 6, 8, 9, A, B, C, G, H, I, J, K, M, N, O, P と AN (A/D 入力 ) ：
MB91F355A/F356B/F357B/355A/354A
・ 推奨動作条件内で使用してください。
・ 直流電圧 ( 電流 ) で使用してください。
・ ＋ B 信号は , VCC 電圧を超える入力信号です。
・ ＋ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し＋ B 信号を印加してください。
・ ＋ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・ 低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では , ＋ B 入力電位が保護ダイオード
を通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますので注意してください。
（続く）
DS07-16503-5
89
MB91350A シリーズ
（続き）
・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は , 端子から電源が供
給されているため , 不完全な動作を行う可能性がありますの注意してください。
・ 電源投入時に＋ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない
電源電圧になる可能性がありますので注意してください。
・ ＋ B 入力端子は , 開放状態にならないように注意してください。
・ A/D 入力端子を除くアナログ系入出力端子 (LDC 駆動端子 , コンパレータ入力端子など ) は , ＋ B 入力ができま
せんので注意してください。
・ 推奨回路例：
・入出力等価回路
保護ダイオード
Vcc
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＊ 8：VI は定格電圧を超えてはいけません。ただし，外部の部品を使用して入力への電流または入力からの電流の最大値
を制限する場合は，VI 定格に代わって ICLAMP 定格が適用されます。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
90
DS07-16503-5
MB91350A シリーズ
2. 推奨動作条件
(MB91F356B/F357B 以外 )
(VSS ＝ DAVS ＝ AVSS ＝ 0 V)
項 目 電源電圧
アナログ電源電圧
アナログ基準電圧
動作温度
記号
規 格 値
単位
備 考
最 小
最 大
VCC
3.0
3.6
V
通常動作時
VCC
3.0
3.6
V
ストップ時の RAM 状態保持
DAVC
VSS − 0.3
VSS ＋ 3.6
AVCC
VSS − 0.3
VSS ＋ 3.6
AVRH
AVSS
AVCC
V
Ta
− 40
＋ 85
°C
V
(MB91F356B/F357B のみ )
(VSS ＝ DAVS ＝ AVSS ＝ 0 V)
項 目 電源電圧
アナログ電源電圧
アナログ基準電圧
動作温度
記号
規 格 値
単位
備 考
最 小
最 大
VCC
2.7
3.6
V
通常動作時
VCC
2.7
3.6
V
ストップ時の RAM 状態保持
VCC
3.0
3.6
V
フラッシュメモリ書込み / 消去
時
DAVC
VSS − 0.3
VSS ＋ 3.6
AVCC
VSS − 0.3
VSS ＋ 3.6
AVRH
AVSS
AVCC
V
− 40
＋ 85
°C
0
＋ 70
°C
Ta
V
フラッシュメモリ書込み / 消去
時＊
＊：F355A/F353A も含む
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07-16503-5
91
MB91350A シリーズ
3. 直流規格
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
規 格 値
最小
標準
最大
単位
MB91F353A/353A/
352A/351A
ポート 2, 3, 4,
5, 6, 9, A
VIH
VCC × 0.65
ポート 2, 3, 4,
5, 6, 9, A, B, C
MB91F355A/
F356B/F357B/
355A/354A
ポート 8, H, I,
M, N, O, MD0,
MD1, MD2,
INIT, NMI
VIHS
“H” レベル
入力電圧
ポート 8, G, H,
I, M, N, O, P,
MD0, MD1,
MD2, INIT,
NMI
ヒステリシス入力
MB91F353A/353A/
352A/351A
VCC ＋ 0.3
⎯
⎯
V
ヒステリシス入力
5 V 耐圧
MB91F353A/353A/
352A/351A
5.25
VIHST
ポート J, K, L
ヒステリシス入力
5 V 耐圧
MB91F355A/
F356B/F357B/
355A/354A
ポート 2, 3, 4,
5, 6, 9, A
MB91F353A/353A/
352A/351A
VIL
VCC × 0.25
ポート 2, 3, 4,
5, 6, 9, A, B, C
MB91F355A/
F356B/F357B/
355A/354A
ポート 8, H, I,
M, N, O, MD0,
MD1, MD2,
INIT, NMI
“L” レベル
入力電圧
ヒステリシス入力
MB91F355A/
F356B/F357B/
355A/354A
VCC × 0.8
ポート K, L
VILS
備 考
ポート 8, G, H,
I, M, N, O, P,
MD0, MD1,
MD2, INIT,
NMI
ヒステリシス入力
MB91F353A/353A/
352A/351A
⎯
VSS
⎯
V
ヒステリシス入力
MB91F355A/
F356B/F357B/
355A/354A
VCC × 0.2
ポート K, L
ヒステリシス入力
5 V 耐圧
MB91F353A/353A/
352A/351A
ポート J, K, L
ヒステリシス入力
5 V 耐圧
MB91F355A/
F356B/F357B/
355A/354A
VILST
（続く）
92
DS07-16503-5
MB91350A シリーズ
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
条件
規 格 値
最小
標準
最大
単位
ポート 2, 3, 4,
5, 6, 8, 9, A, H,
I, J, K, M, N, O
“H” レベル
出力電圧
VOH
MB91F353A/353A/
352A/351A
VCC ＝ 3.0 V,
ポート 2, 3, 4, IOH ＝− 4.0 mA
5, 6, 8, 9, A, B,
C, G, H, I, J, K,
M, N, O, P
VCC − 0.5
⎯
VCC
V
MB91F355A/
F356B/F357B/
355A/354A
ポート 2, 3, 4,
5, 6, 8, 9, A, H,
I, K, M, N, O
VOL1
“L” レベル
出力電圧
備 考
MB91F353A/353A/
352A/351A
VCC ＝ 3.0 V,
ポート 2, 3, 4, IOL ＝ 4.0 mA
5, 6, 8, 9, A, B,
C, G, H, I, J, K,
M, N, O, P
VSS
⎯
0.4
V
VOL2
ポート L
VCC ＝ 3.0 V,
IOL ＝ 15.0 mA
入力リーク
電流
(Hi-Z 出力
リーク電流 )
ILI
全入力端子
VCC ＝ 3.6 V,
0 ＜ VI ＜ VCC
−5
⎯
＋5
µA
プルアップ
抵抗値
RUP
プルアップ
設定端子
VCC ＝ 3.6 V,
VI ＝ 0.45 V
25
50
200
kΩ
MB91F355A/
F356B/F357B/
355A/354A
N-ch オープンドレ
イン
INIT,
（続く）
DS07-16503-5
93
MB91350A シリーズ
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
条件
規 格 値
最小
標準
最大
160
220
MASK
fC ＝
12.5 MHz,
VCC ＝
3.3 V
Flash
125
150
85
100
MASK
75
90
Flash
単位
MB91F353A/353A/
352A/351A
RUN (4 逓倍 )
CLKB：50 MHz
CLKT：25 MHz
CLKP：25 MHz
動作時
MB91F353A/353A/
352A/351A
RUN (2 逓倍 )
CLKB：25 MHz
CLKT：25 MHz
CLKP：12.5 MHz
動作時
ICC
220
MB91F355A/F356B/
F357B/355A/354A
RUN (4 逓倍 )
CLKB：50 MHz
CLKT：25 MHz
CLKP：25 MHz 動作
時
100
140
MB91F353A/353A/
352A/351A
RUN (4 逓倍 )
CLKB：50 MHz
CLKT：25 MHz
CLKP：25 MHz
動作時
MB91F355A/F356B/
F357B/355A/354A
スリープ
CLKP：25 MHz 動作
時
1
100
mA
160
VCC
電源電流
fC ＝ 12.5 MHz
VCC ＝ 3.3 V
ICCS
ICCH
Ta ＝＋ 25 °C,
VCC ＝ 3.3 V
ICCL
ICCLS
ICCT
⎯
0.3
Ta ＝＋ 25 °C,
fC ＝ 32.768 kHz,
VCC ＝ 3.3 V
備 考
µA
ストップ動作時
mA
サブ RUN
CLKB：32.768 kHz
CLKT：32.768 kHz
CLKP：32.768 kHz
動作時
3.0
0.2
2.0
5
120
サブスリープ
CLKP：32.768 kHz
動作時
µA
時計モード 動作時
( メインオフ ,
ストップ )
（続く）
94
DS07-16503-5
MB91350A シリーズ
（続き）
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
入力容量
記号
CIH
端子名
VCC,
VSS,
AVCC,
AVSS,
DAVC,
条件
⎯
規 格 値
最小
標準
最大
⎯
5
15
単位
備 考
pF
DAVS 以外
DS07-16503-5
95
MB91350A シリーズ
4. 交流規格
(1) クロックタイミング規格
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
クロック周波数
fC
クロックサイクル
タイム
tC
クロック周波数
fC
端子名
条件
X0,
X1
⎯
規 格 値
最小
標準
fCPT
tCP
内部動作クロック
サイクルタイム
X0 のクロック周
波数に最小値
12.5 MHz を入力
して , 発振回路の
PLL 系 4 逓倍に設
定した場合
⎯
tCPP
tCPT
クロック周波数
fC
クロックサイクル
タイム
tC
入力クロック
パルス幅
⎯
内部動作クロック
周波数
fCP,
fCPP,
fCPT
内部動作クロック
サイクルタイム
tCP,
tCPP,
tCPT
備 考
メイン PLL 系
( 自励発振 12.5 MHz
PLL 経由 4 逓倍で内
部最高 50 MHz 動作 )
12.5
MHz
80
100
ns
10
25
MHz
⎯
fCPP
単位
10
fCP
内部動作クロック
周波数
最大
50
CPU 系
MHz
＊
3.13
メイン自励発振
(1/2 分周入力 )
25
周辺系
外部バス系
20
CPU 系
＊
320
40
ns
周辺系
外部バス系
X0A,
X1A
⎯
X0,
X1
PWH/tC
PWL/tC
⎯
X0A のクロック
周波数に標準値
32.768 kHz を入力
した場合
30
32.768
35
kHz
28.6
30.51
33.3
µs
60
％
32.768
kHz
500 ＊
µs
40
2＊
⎯
30.51
サブ自励発振
＊：ギア 1/16 を使用した場合の値です。
・クロックタイミング規格測定条件
tC
0.8 VCC
0.2 VCC
PWH
96
出力端子
C = 50 pF
PWL
DS07-16503-5
MB91350A シリーズ
・動作保証範囲 (MB91F356B/F357B 以外 )
VCC (V)
動作保証範囲 (Ta ＝− 40 °C ∼＋ 85 °C)
電
源 3.6
fCPP は網かけの範囲となります。
3.0
0 2.94
25
50
fCP, fCPP
(MHz)
内部クロック
・外部 / 内部クロック設定可能範囲
原発振入力クロック fC ＝ 12.5 MHz 時
(MHz)
fCP
50
CPU 系 (CLKB) ：
内
部
ク
ロ
ッ
ク
周辺系 (CLKP) ,
外部バス系 (CLKT) ：
fCPP,
fCPT
25
12.5
CPU：周辺の分周比
4:4
2:2
1:2
CPU：周辺の分周比
（注意事項）・PLL を使用する場合は , 外部クロック入力は 10.0 MHz ∼ 12.5 MHz の範囲で使用してください。
・PLL の発振安定時間＞ 454.5 µs としてください。
・内部クロックのギア設定は「 (1) クロックタイミング規格」の表の数値内になるようにしてください。
DS07-16503-5
97
MB91350A シリーズ
・動作保証範囲 (MB91F356B/F357B のみ )
フラッシュメモリウェイト 2 の場合 (FLWC レジスタ：WTC[2：0] ＝ 010)
VCC (V)
動作保証範囲 (Ta ＝− 40 °C ∼＋ 85 °C)
3.6
電
源 3.0
fCPP は網かけの範囲となります。
2.8
2.7
0 2.94
25
33
40
50
fCP, fCPP
(MHz)
内部クロック
フラッシュメモリウェイト 3 の場合 (FLWC レジスタ：WTC[2：0] ＝ 011)
VCC (V)
動作保証範囲 (Ta ＝− 40 °C ∼＋ 85 °C)
3.6
電
源
fCPP は網かけの範囲となります。
2.7
0 2.94
25
50
fCP, fCPP
(MHz)
内部クロック
98
DS07-16503-5
MB91350A シリーズ
(2) クロック出力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
端子名
サイクル時間
tCYC
MCLK*4
SYSCLK
SYSCLK ↑→ SYSCLK ↓
tCHCL
MCLK*4
SYSCLK
SYSCLK ↓→ SYSCLK ↑
tCLCH
MCLK*4
SYSCLK
規 格 値
条件
⎯
単位
備 考
最小
最大
tCPT
⎯
ns
＊1
tCYC − 5
tCYC ＋ 5
ns
＊2
tCYC − 5
tCYC ＋ 5
ns
＊3
＊ 1：tCYC はギア周期を含む 1 クロックサイクルの周波数です。
＊ 2：本規格はギア周期× 1 の場合の値です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
(1 / 2 × 1 / n) × tCYC − 10
＊ 3：本規格はギア周期× 1 の場合の値です。
＊ 4：MCLK 端子は MB91F353A/353A/352A/351A にはありません。
以降の交流規格中の MCLK は , SYSCLK と同等です。
（注意事項）tCPT ( 内部クロックサイクルタイム ) については ,「(1) クロックタイミング規格」を参照してください。
tCYC
tCHCL
MCLK
SYSCLK
tCLCH
VOH
VOH
VOL
(3) リセット入力規格
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
INIT 入力時間
( 電源投入時 )
INIT 入力時間
( 電源投入時以外 )
記号
端子名
条件
規 格 値
最小
最大
ns
tC × 10
tINTL
INIT
⎯
単位
⎯
tC × 10
ns
（注意事項）tC ( クロックサイクルタイム ) については ,「(1) クロックタイミング規格」を参照してください。
tINTL
INIT
0.2 VCC
DS07-16503-5
99
MB91350A シリーズ
(4) 通常バスアクセス リード / ライト動作
・MB91F353A/353A/352A/351A
(VCC ＝ 3.0 V ∼ 3.6 V, VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
端子名
tCSLCH
SYSCLK,
CS0 ∼ CS3 セットアップ
tCSDLCH
CS0 ∼ CS3 ホールド
tASWL
tASRL
tCHAX
アドレスホールド
tWHAX
tRHAX
最小
AWRxL：
W02 ＝ 0
3
AWR0L：
W02 ＝ 1
−3
単位
─
備考
＊3
tCYC / 2 ＋ 6
A20 ∼ A00*4
WR0, WR1,
─
A20 ∼ A00*4
RD,
3
A20 ∼ A00*4
SYSCLK,
tCYC / 2 ＋ 6
A20 ∼ A00*4
WR0, WR1,
A20 ∼ A00*4
─
RD,
A20 ∼ A00*4
A20 ∼ A00*4,
D31 ∼ D16
tAVDV
WR0, WR1 遅延時間
tCHWL
WR0, WR1 遅延時間
tCHWH
SYSCLK,
WR0, WR1
WR0, WR1 最小パルス幅
tWLWH
WR0, WR1
データセットアップ
→ WRx ↑
tDSWH
tWHDX
最大
SYSCLK,
有効アドレス→
有効データ入力時間
WRx ↑→
データホールド時間
規 格 値
tCHCSH
tASCH
アドレスセットアップ
CS0 ∼ CS3
条件
WR0, WR1,
D31 ∼ D16
3 / 2 × tCYC − 15
6
─
tCYC − 5
tCYC
─
3
tCHRL
RD 遅延時間
tCHRH
RD ↓ →
有効データ入力時間
tRLDV
データセットアップ
→ RD ↑時間
tDSRH
RD ↑ →
データホールド時間
tRHDX
RD 最小パルス幅
tRLRH
RD
tCYC − 5
AS セットアップ
tASLCH
tCHASH
SYSCLK,
AS
3
AS ホールド
6
─
tCYC − 10
RD,
D31 ∼ D16
＊1
＊2
─
RD 遅延時間
SYSCLK,
RD
ns
10
＊1
─
0
─
tCYC / 2 ＋ 6
＊ 1：自動ウェイト挿入や RDY 入力でバスを延ばしている場合には , (tCYC ×延ばしたサイクル数 ) の時間を本規格に
追加してください。
＊ 2：本規格はギア周期× 1 の場合の値です。ギア周期 1/2 ∼ 1/16 を設定した場合には , 下記計算式の n にそれぞれ
1/2 ∼ 1/16 を代入して計算してください。
計算式： 3 / (2n) × tCYC − 15 ＊ 3：AWRxL：Area Wait Register
＊ 4：MB91F353A/353A/352A/351A には A23 ∼ A21 はありません。
（注意事項）tCYC ( サイクル時間 ) については ,「(2) クロック出力タイミング」を参照してください。
100
DS07-16503-5
MB91350A シリーズ
tCYC
BA1
SYSCLK
VOH
VOH
VOH
tASLCH
VOH
tCHASH
VOH
AS
VOL
tCSLCH
CS0 ∼ CS3
tCHCSH
VOH
VOL
tASCH
A20 ∼ A00
tCHAX
VOH
VOL
VOH
VOL
tCHRH
tCHRL
tRLRH
RD
VOH
VOL
tASRL
tRHAX
tRHDX
tRLDV
tDSRH
tAVDV
D31 ∼ D16
VOH
VOL
tCHWL
VOH
VOL
tCHWH
tWLWH
VOH
WR0, WR1
tASWL
VOL
tWHAX
tDSWH
D31 ∼ D16
DS07-16503-5
VOH
VOL
ライト
tWHDX
VOH
VOL
101
MB91350A シリーズ
・MB91F355A/F356B/F357B/355A/354A
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
tCSLCH
MCLK,
CS0 ∼ CS3 セットアップ
tCSDLCH
CS0 ∼ CS3 ホールド
tASWL
tASRL
tCHAX
アドレスホールド
tWHAX
tRHAX
有効アドレス →
有効データ入力時間
tAVDV
AWRxL ＊ 3：
W02 ＝ 0
3
⎯
ns
AWR0L：
W02 ＝ 1
−3
⎯
ns
3
tCYC / 2 ＋ 6
ns
3
⎯
ns
3
⎯
ns
3
⎯
ns
3
tCYC / 2 ＋ 6
ns
3
⎯
ns
3
⎯
ns
MCLK,
⎯
A23 ∼ A00*4
MCLK,
A23 ∼ A00*4
WR0, WR1,
A23 ∼ A00*4
RD,
A23 ∼ A00*4
⎯
3 / 2 × tCYC
− 15
6
ns
⎯
6
ns
tCYC − 5
⎯
ns
tCYC
⎯
ns
3
⎯
ns
⎯
6
ns
⎯
6
ns
⎯
tCYC − 10
ns
3.0 V ≦ VCC ≦ 3.6 V
10
⎯
ns
2.7 V ≦ VCC ＜ 3.0 V
15
⎯
ns
0
⎯
ns
tCYC − 5
3
⎯
ns
⎯
ns
3
tCYC / 2 ＋ 6
ns
A23 ∼ A00*4,
D31 ∼ D16
⎯
MCLK,
WR0, WR1
WR0, WR1 遅延時間
tCHWL
WR0, WR1 遅延時間
tCHWH
WR0, WR1 最小パルス幅
tWLWH
データセットアップ
→ WRx ↑
tDSWH
WRx ↑ →
データホールド時間
tWHDX
RD 遅延時間
tCHRL
RD 遅延時間
tCHRH
RD ↓ →
有効データ入力時間
tRLDV
データセットアップ
→ RD ↑時間
tDSRH
RD ↑ →
データホールド時間
tRHDX
RD 最小パルス幅
tRLRH
RD
AS セットアップ
tASLCH
AS ホールド
tCHASH
MCLK,
AS
WR0, WR1
⎯
WR0, WR1,
D31 ∼ D16
MCLK,
RD
RD,
D31 ∼ D16
単位
最大
A23 ∼ A00*4
WR0, WR1,
A23 ∼ A00*4
RD,
規 格 値
最小
tCHCSH
tASCH
アドレスセットアップ
CS0 ∼ CS3
条件
⎯
ns
備 考
＊1
＊2
＊1
MB91F356B/
F357B のみ
＊ 1：自動ウェイト挿入や RDY 入力でバスを延ばしている場合には , (tCYC ×延ばしたサイクル数 ) の時間を本規格に
追加してください。
＊ 2：本規格はギア周期× 1 の場合の値です。ギア周期 1/2 ∼ 1/16 を設定した場合には , 下記計算式の n にそれぞれ
1/2 ∼ 1/16 を代入して計算してください。
計算式： 3 / (2n) × tCYC − 15 ＊ 3：AWRxL：Area Wait Register
＊ 4：MB91F353A/353A/352A/351A には A23 ∼ A21 はありません。
（注意事項）tCYC ( サイクル時間 ) については ,「(2) クロック出力タイミング」を参照してください。
102
DS07-16503-5
MB91350A シリーズ
tCYC
BA1
MCLK
VOH
VOH
VOH
tASLCH
VOH
tCHASH
VOH
AS
VOL
tCSLCH
CS0 ∼ CS3
tCHCSH
VOH
VOL
tASCH
A23 ∼ A00
tCHAX
VOH
VOL
VOH
VOL
tCHRH
tCHRL
tRLRH
RD
VOH
VOL
tASRL
tRHAX
tRHDX
tRLDV
tDSRH
tAVDV
D31 ∼ D16
VOH
VOL
tCHWL
VOH
VOL
tCHWH
tWLWH
VOH
WR0, WR1
tASWL
VOL
tDSWH
D31 ∼ D16
DS07-16503-5
VOH
VOL
ライト
tWHAX
tWHDX
VOH
VOL
103
MB91350A シリーズ
(5) マルチプレクスバスアクセス リード / ライト動作
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
A15 ∼ A00 アドレス
セットアップ時間
→ SYSCLK ↑
tASCH
SYSCLK ↑→
A15 ∼ A00 アドレス
ホールド時間
tCHAX
A15 ∼ A00 アドレス
セットアップ時間
→ AS ↑
tASASH
AS ↑ →
A15 ∼ A00 アドレス
ホールド時間
tASHAX
端子名
規 格 値
条件
単位
最小
最大
3
⎯
ns
3
tCYC / 2 ＋ 6
ns
12
⎯
ns
tCYC − 3
tCYC ＋ 3
ns
SYSCLK,
D31 ∼ D16
⎯
SYSCLK,
D31 ∼ D16
（注意事項）・本規格は , AWR：bit1 による CS → RD/WR Setup Delay 設定が “0” のときは , 保証されません。
・本規格以外は , 通常バスインタフェース規格と同じです。
・tCYC ( サイクル時間 ) については ,「(2) クロック出力タイミング」を参照してください。
tCYC
BA1
SYSCLK
VOH
VOH
VOH
VOH
VOH
AS
VOL
tASASH
tASCH
D31 ∼ D16
104
VOH
VOL
tASHAX
tCHAH
VOH
VOL
DS07-16503-5
MB91350A シリーズ
(6) レディ入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
端子名
条件
RDY セットアップ時間→
SYSCLK
tRDYS
SYSCLK,
RDY
SYSCLK ↑→
RDY ホールド時間
tRDYH
SYSCLK,
RDY
規 格 値
単位
最小
最大
⎯
15
⎯
ns
⎯
0
⎯
ns
tCYC
VOH
SYSCLK
VOL
tRDYS
RDY
( ウェイトを
かけるとき )
RDY
( ウェイトを
かけないとき )
DS07-16503-5
VOH
VOL
tRDYS
tRDYH
tRDYH
VOH
VOL
VOH
VOL
VOH
VOH
VOL
VOL
105
MB91350A シリーズ
(7) ホールドタイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
BRQ セットアップ時間→
SYSCLK ↑
tBRQS
SYSCLK ↑→
BRQ ホールド時間
tBRQH
BGRNT 遅延時間
tCHBGL
BGRNT 遅延時間
tCHBGH
端子フローティング→
BGRNT ↓時間
tXZBGL
BGRNT ↑ →
端子有効時間
tBGHXV
端子名
規 格 値
条件
SYSCLK,
BRQ
単位
最小
最大
15
⎯
ns
0
⎯
ns
tCYC / 2 − 6
tCYC / 2 ＋ 6
ns
tCYC / 2 − 6
tCYC / 2 ＋ 6
ns
tCYC − 10
tCYC ＋ 10
ns
tCYC − 10
tCYC ＋ 10
ns
⎯
SYSCLK,
BGRNT
BGRNT,
⎯
D31 ∼ D16,
A23 ∼ A00,
CS3 ∼ CS0*
＊：エリアセレクトレジスタ (ACR) の SREN ビットを “1” に設定した場合のみ対象となります。
（注意事項）・BRQ が取り込まれてから , BGRNT が変化するまで 1 サイクル以上あります。
・tCYC ( サイクル時間 ) については ,「(2) クロック出力タイミング」を参照してください。
tCYC
VOH
SYSCLK
VOH
VOH
VOH
tBRQS
tBRQH
VOL
BRQ
VOH
tCHBGL
BGRNT
VOH
VOL
tXZBGL
D31 ∼ D16,
A23 ∼ A00,
CS3 ∼ CS0*
tCHBGH
tBGHXV
ハイインピーダンス
＊：エリアセレクトレジスタ (ACR) の SREN ビットを “1” に設定した場合のみ対象となります。
106
DS07-16503-5
MB91350A シリーズ
(8) UART, SIO タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
シリアルクロック
サイクルタイム
記号
tSCYC
端子名
条件
SCK0 ∼ SCK3,
SCK6, SCK7
規 格 値
最小
8 tCPP
最大
単位
MB91F353A/353A/352A/
351A
⎯
MB91F355A/F356B/
F357B/355A/354A
SCK0 ∼ SCK7
SCK0 ∼ SCK3,
SCK6, SCK7,
SCK ↓→ SO 遅延時間
tSLOV
SCK0 ∼ SCK3,
SCK6, SCK7,
有効 SI → SCK ↑
tIVSH
MB91F353A/353A/352A/
351A
SO0 ∼ SO3, SO6, SO7
SCK0 ∼ SCK7,
SO0 ∼ SO7
− 80
＋ 80
MB91F355A/F356B/
F357B/355A/354A
内部シフト
クロック
モード
SI0 ∼ SI3, SI6, SI7
MB91F353A/353A/352A/
351A
100
SCK0 ∼ SCK7,
SI0 ∼ SI7
MB91F355A/F356B/
F357B/355A/354A
SCK0 ∼ SCK3,
SCK6, SCK7,
SCK ↑ →
有効 SI ホールド時間
tSHIX
SI0 ∼ SI3, SI6, SI7
MB91F353A/353A/352A/
351A
60
SCK0 ∼ SCK7,
SI4, SI5
シリアルクロック
“H” パルス幅
tSHSL
SCK0 ∼ SCK3,
SCK6, SCK7
ns
SCK0 ∼ SCK3,
SCK6, SCK7
MB91F353A/353A/352A/
351A
SCK0 ∼ SCK7
MB91F355A/F356B/
F357B/355A/354A
SCK0 ∼ SCK3,
SCK6, SCK7,
SCK ↓→ SO 遅延時間
tSLOV
SO0 ∼ SO3, SO6, SO7 外部シフト
SCK0 ∼ SCK7,
クロック
SO0 ∼ SO7
モード
⎯
MB91F353A/353A/352A/
351A
150
MB91F355A/F356B/
F357B/355A/354A
SCK0 ∼ SCK3,
SCK6, SCK7,
有効 SI → SCK ↑
tIVSH
SCK0 ∼ SCK3,
SCK6, SCK7,
tSHIX
MB91F353A/353A/352A/
351A
SI0 ∼ SI3, SI6, SI7
SCK0 ∼ SCK7,
SI0 ∼ SI7
SCK ↑→
有効 SI ホールド時間
MB91F353A/353A/352A/
351A
MB91F355A/F356B/
F357B/355A/354A
4 tCPP
tSLSH
MB91F355A/F356B/
F357B/355A/354A
⎯
SCK0 ∼ SCK7
シリアルクロック
“L” パルス幅
備 考
60
⎯
MB91F355A/F356B/
F357B/355A/354A
MB91F353A/353A/352A/
351A
SI0 ∼ SI3, SI6, SI7
SCK0 ∼ SCK7,
SI0 ∼ SI7
MB91F355A/F356B/
F357B/355A/354A
（注意事項） ・上記規格は , CLK 同期モード時の場合です。
・tCPP は , 周辺系クロックのサイクル時間です。「(1) クロックタイミング規格」を参照してください。
DS07-16503-5
107
MB91350A シリーズ
・内部シフトクロックモード
tSCYC
SCK0 ∼ SCK7
VOH
VOL
VOL
tSLOV
VOH
VOL
SO0 ∼ SO7
tIVSH
tSHIX
VOH
VOL
VOH
VOL
SI0 ∼ SI7
・外部シフトクロックモード
tSLSH
SCK0 ∼ SCK7
tSHSL
VOH
VOL
VOL
VOL
tSLOV
SO0 ∼ SO7
VOH
VOL
tIVSH
SI0 ∼ SI7
108
VOH
VOL
tSHIX
VOH
VOL
DS07-16503-5
MB91350A シリーズ
(9) フリーランタイマクロック , PPG タイマ入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
端子名
規 格 値
条件
最小
最大
単位
備考
FRCK,
tTIWH
tTIWL
入力パルス幅
MB91F353A/353A/
352A/351A
TRG0 ∼ TRG4,
AIN0, BIN0, ZIN0
⎯
FRCK, TRG0 ∼ TRG5,
AIN0, AIN1,
BIN0, BIN1,
ZIN0, ZIN1
2 tCPP
⎯
ns
MB91F355A/
F356B/F357B/355A/
354A
（注意事項）tCPP は , 周辺系クロックのサイクル時間です。「(1) クロックタイミング規格」を参照してください。
FRCK, TRGX, AINX,
BINX, ZINX
tTIWL
tTIWH
(10) トリガ系入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
A/D 起動トリガ入力時間
インプットキャプチャ
入力トリガ
記号
端子名
条件
tATGX
ATG
tINP
IN0 ∼ IN3
規 格 値
単位
最小
最大
⎯
5 tCPP
⎯
ns
⎯
5 tCPP
⎯
ns
（注意事項）tCPP は , 周辺系クロックのサイクル時間です。「(1) クロックタイミング規格」を参照してください。
tATGX, tINP
ATG,
IN0 ∼ IN3
DS07-16503-5
109
MB91350A シリーズ
(11) DMA コントローラタイミング＊ 1
・エッジ検出時 ( ブロック / ステップ転送モード , バースト転送モード )
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
DREQ 入力パルス幅
DSTP 入力パルス幅
記 号
端子名
tDRWL
DREQ 0 ∼ DREQ2
tDSWH
DSTP 0 ∼ DSTP2
条件
⎯
規 格 値
最小
最大
単位
2 tCYC*2
⎯
ns
2
⎯
ns
2 tCYC*
＊ 1：MB91F353A/353A/352A/351A には，本規格はありません。
＊ 2：fCPT ＞ fCP の時は , tCYC が tCP となります。
・レベル検出時 ( デマンド転送モード )
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
記 号
DREQ セットアップ時間
tDRS
DREQ ホールド時間
tDRH
DSTP セットアップ時間
tDSTPS
DSTP ホールド時間
tDSTPH
110
端子名
条件
MCLK,
DREQ 0 ∼ DREQ2
MCLK,
DREQ 0 ∼ DREQ2
MCLK,
DSTP 0 ∼ DSTP2
MCLK,
DSTP 0 ∼ DSTP2
規 格 値
単位
最小
最大
15
⎯
ns
0.0
⎯
ns
15
⎯
ns
0.0
⎯
ns
⎯
DS07-16503-5
MB91350A シリーズ
・動作モード共通
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
AWRxL ＊：
W02 ＝ 0
tDALCH
MCLK,
DACK 遅延時間
tDADLCH
DACK 0 ∼
DACK2
AWR0L：
W02 ＝ 0
tDELCH
MCLK,
tDEDLCH
DEOP 0 ∼
DEOP2
tCHIRL
tCHIRH
tCHIWL
AWRxL ＊：
W02 ＝ 1
⎯
tCHDEH
IORD 遅延時間
AWR0L：
W02 ＝ 1
⎯
tCHDAH
DEOP 遅延時間
条件
MCLK,
IORD
規 格 値
単位
備 考
⎯
ns
CS タイミング
⎯
6
ns
FR30 互換
−3
⎯
ns
CS タイミング
⎯
6
ns
FR30 互換
⎯
tCYC / 2 ＋ 6
ns
CS タイミング
⎯
6
ns
FR30 互換
3
⎯
ns
CS タイミング
⎯
6
ns
FR30 互換
−3
⎯
ns
CS タイミング
⎯
6
ns
FR30 互換
⎯
tCYC / 2 ＋ 6
ns
CS タイミング
⎯
6
ns
FR30 互換
⎯
6
ns
⎯
6
ns
⎯
6
ns
⎯
6
ns
最小
最大
3
tCHIWH
MCLK,
IOWR
IORD 最小パルス幅
tIRLIRH
IORD
12
⎯
ns
IOWR 最小パルス幅
tIWLIWH
IOWR
12
⎯
ns
IOWR 遅延時間
⎯
＊：AWRxL：Area Wait Register
（注意事項）tCYC ( サイクル時間 ) については , 「(2) クロック出力タイミング」を参照してください。
DS07-16503-5
111
MB91350A シリーズ
tCYC
VOH
MCLK
VOH
VOL
VOL
VOL
tDRWL
tDRS
tDRH
VOH
DREQ0 ∼ DREQ2
VOL
tDSWH
tDSTPS
tDSTPH
VOH
DSTP0 ∼ DSTP2
VOL
tCHIRL
tCHIRH
tIRLIRH
VOH
IORD
VOL
tCHIWL
tCHIWH
tIWLIWH
VOH
IOWR
VOL
RD,
WRn
VOL
チップセレクト
タイミング
DACK0 ∼ DACK2
VOH
tDALCH
tDADLCH
tCHDAH
VOH
VOL
tDELCH
tDEDLCH
DEOP0 ∼ DEOP2
FR30 互換
タイミング
tCHDEH
VOH
VOL
tDALCH
tDADLCH
tCHDAH
VOH
DACK0 ∼ DACK2
VOL
tDELCH
tDEDLCH
tCHDEH
VOH
DEOP0 ∼ DEOP2
112
VOL
DS07-16503-5
MB91350A シリーズ
(12) I2C タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
標準モード
条件
高速モード *4
単位
最小
最大
最小
最大
fSCL
0
100
0
400
kHz
tHDSTA
4.0
⎯
0.6
⎯
µs
SCL クロック “L” 幅
tLOW
4.7
⎯
1.3
⎯
µs
SCL クロック “H” 幅
tHIGH
4.0
⎯
0.6
⎯
µs
反復スタート条件セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
µs
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
0
3.45*2
0
0.9*3
µs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSUDAT
250
⎯
100
⎯
ns
ストップ条件セットアップ時間
SCL ↑→ SDA ↑
tSUSTO
4.0
⎯
0.6
⎯
µs
tBUS
4.7
⎯
1.3
⎯
µs
SCL クロック周波数
反復スタート条件ホールド時間
SDA ↓→ SCL ↓
ストップ条件とスタート条件との間の
バスフリー時間
R = 1.0 kΩ,
C = 50 pF*1
＊ 1 : R と C は SCL, SDA ラインのプルアップ抵抗と負荷容量です。
＊ 2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ
なりません。
＊ 3 : 高速 I2C バスデバイスは標準モード I2C バスシステムとしても使用できますが , 要求される条件 tSUDAT ≥ 250 ns を満
足しなければなりません。
＊ 4 : 100 kHz を超えて使用する場合には , リソースクロックを 6 MHz 以上に設定してください。
SDA
tHDSTA
tSUDAT
tLOW
tBUS
SCL
tHIGH
tHDSTA
DS07-16503-5
tHDDAT
tSUSTA
tSUSTO
113
MB91350A シリーズ
(13) 外部割込み入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V, VCC ＝ 2.7 V ∼ 3.6 V (MB91F356B/F357B のみ ) ,
VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝ − 40 °C ∼＋ 85 °C)
項 目
記号
端子名
INT0 ∼ INT7
NMI
入力パルス幅
条件
単位
備考
最小
最大
3ｔCYCP
⎯
ns
*1
MB91F353A/353A/352A/351A
1.0
⎯
µs
*2
MB91F353A/353A/352A/351A
3ｔCYCP
⎯
ns
*1
MB91F355A/F356B/F357B/355A/354A
1.0
⎯
µs
*2
MB91F355A/F356B/F357B/355A/354A
⎯
tINTWH
tINTWL
INT0 ∼ INT15
NMI
標準モード
⎯
＊ 1 : tCYCP は周辺系クロックのサイクル時間です。ストップモード時は除く。
＊ 2 : ストップモード時
t INTWL
INTx
NMI
114
VILS
t INTWH
VILS
VIHS
VIHS
DS07-16503-5
MB91350A シリーズ
5. A/D 変換部電気的特性
・MB91F353A/353A/352A/351A
(VCC ＝ AVCC ＝ 3.0 ∼ 3.6 V, AVRH ＝ 3.0 V ∼ 3.6 V, VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
記
号
項 目 端子名
規 格 値
最小
標準
⎯
分解能
＊1
総合誤差
非直線性誤差
⎯
＊1
⎯
＊1
微分直線性誤差
ゼロトランジション電圧＊ 1
フルトランジション電圧
アナログ電源電流
( アナログ＋デジタル )
基準電源電流
( AVRH と AVRL の間 )
アナログ入力容量
チャネル間バラツキ
IA
IAH
IR
＋ 5.0
＋ 3.5
＋ 2.5
LSB AVCC ＝ 3.3 V,
AVRH ＝ 3.3 V 時
AVRL − 2.0 AVRL ＋ 1.0 AVRL ＋ 6.0
AVRH − 5.5 AVRH − 1.5 AVRH ＋ 3.0
µs
7
⎯
mA
⎯
5
470
⎯
⎯
10
AN7 ∼ AN0
40
⎯
pF
AN7 ∼ AN0
⎯
4
LSB
1.48 ＊ 2
AVCC
AVRH
備 考
bit
300
IRH
⎯
⎯
単位
⎯
⎯
変換時間
− 3.5
10
− 2.5
AN7 ∼ AN0
＊1
− 5.0
最大
⎯
ストップ時
µA
AVRH ＝ 3.0 V,
AVRL ＝ 0.0 V 時
ストップ時
＊ 1： CPU スリープ状態で測定
＊ 2： 周辺系クロック 25.0 MHz の場合は , 変換時間設定レジスタ (ADCT) に , 5334H 以上の値を設定してください。
各ビットへの設定は以下のとおりです。
・サンプリング期間の設定 : SAMP3 ∼ SAMP0 ビット＝ 5H 以上
・変換期間 a の設定
: CV03 ∼ CV00 ビット＝ 3H 以上
・変換期間 b の設定
: CV13 ∼ CV10 ビット＝ 3H 以上
・変換期間 c の設定
: CV23 ∼ CV20 ビット＝ 4H
DS07-16503-5
115
MB91350A シリーズ
・MB91F355A/F356B/F357B/355A/354A/V350A
(VCC ＝ AVCC ＝ 3.0 V ∼ 3.6 V, AVRH ＝ 3.0 V ∼ 3.6 V, VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
規 格 値
最小
標準
⎯
分解能
＊1
総合誤差
⎯
＊1
非直線性誤差
⎯
＊1
微分直線性誤差
ゼロトランジション電圧＊ 1
フルトランジション電圧
基準電源電流
( AVRH と AVRL の間 )
アナログ入力容量
チャネル間バラツキ
− 3.5
⎯
− 2.5
単位
10
bit
＋ 5.0
LSB
＋ 3.5
LSB
＋ 2.5
AN11 ∼ AN0 AVRL − 2.0 AVRL ＋ 1.0 AVRL ＋ 6.0
備 考
LSB AVCC ＝ 3.3 V,
AVRH ＝ 3.3 V 時
LSB
AN11 ∼ AN0 AVRH − 5.5 AVRH − 1.5 AVRH ＋ 3.0 LSB
＊1
⎯
300
µs
8
⎯
mA
⎯
5
µA
ストップ時
470
⎯
µA
AVRH ＝ 3.0 V,
AVRL ＝ 0.0 V 時
⎯
10
µA
ストップ時
AN11 ∼ AN0
40
⎯
pF
AN11 ∼ AN0
⎯
4
LSB
⎯
変換時間
アナログ電源電流
( アナログ＋デジタル )
− 5.0
最大
IA
IAH
IR
AVCC
AVRH
IRH
⎯
1.48 ＊ 2
⎯
＊ 1：CPU スリープ状態で測定
＊ 2：周辺系クロック 25.0 MHz の場合は , 変換時間設定レジスタ (ADCT) に , 5334H 以上の値を設定してください。
各ビットへの設定は以下のとおりです。
・サンプリング期間の設定 : SAMP3 ∼ SAMP0 = 5H 以上
・変換期間 a の設定
: CV03 ∼ CV00 = 3H 以上
・変換期間 b の設定
: CV13 ∼ CV10 = 3H 以上
・変換期間 c の設定
: CV23 ∼ CV20 = 4H 以上
116
DS07-16503-5
MB91350A シリーズ
・アナログ入力の外部インピーダンスとサンプリング時間について
・ サンプルホールド付きA/Dコンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に
は，内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず，
A/D 変換精度に影響を及ぼします。した
がって，A/D変換精度規格を満足するために，外部インピーダンスと最小サンプリング時間の関係から，サンプリング時
間を最小値より長くなるようにレジスタ値，
動作周波数を調整するか，
外部インピーダンスを下げて使用してくださ
い。また，サンプリング時間を十分に確保できない場合は，アナログ入力端子に0.1 µF程度のコンデンサを接続してくだ
さい。
・アナログ入力回路模型図
R
コンパレータ
アナログ入力
C
サンプリング時 ON
R
0.18 kΩ ( 最大 )
0.18 kΩ ( 最大 )
MB91355A/354A/353A/352A/351A
MB91F355A/F353A/F356B/F357B
C
63.0 pF ( 最大 )
39.0 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 )
MB91F355A/F356B/F357B/F353A
100
90
80
70
60
50
40
30
20
10
0
MB91355A/
354A/353A/
352A/351A
0
5
10
15
20
25
30
35
MB91F355A/F356B/F357B/F353A
20
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 )
18
16
14
12
10
8
6
4
2
0
MB91355A/
354A/353A/
352A/351A
0
最小サンプリング時間 [µs]
1
2
3
4
5
6
7
8
最小サンプリング時間 [µs]
・誤差について
| AVRH − AVSS | が小さくなるに従って，相対的な誤差は大きくなります。
DS07-16503-5
117
MB91350A シリーズ
・A/D コンバータの用語の定義
・分解能
A/D コンバータにより識別可能なアナログ変化
・直線性誤差
ゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と実際の変換特性との偏差
・微分直線性誤差
出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
直線性誤差
3FFH
微分直線性誤差
実際の変換特性
実際の変換特性
3FEH
(N + 1)H
デジタル出力
3FDH
VFST
( 実測値 )
004H
VNT
( 実測値 )
003H
デジタル出力
{1 LSB' (N − 1) + VOT}
理想特性
NH
V(N+1)T
( 実測値 )
(N − 1)H
実際の変換特性
002H
理想特性
VNT
( 実測値 )
(N − 2)H
001H
VOT ( 実測値 )
実際の変換特性
AVSS
AVRH
AVSS
アナログ入力
デジタル出力 N の直線性誤差＝
VNT − {1 LSB’ × (N − 1) ＋ VOT}
1 LSB’
デジタル出力 N の微分直線性誤差＝
V (N ＋ 1) T − VNT
1 LSB’
1 LSB ＝
N
VFST − VOT
1022
AVRH
アナログ入力
[LSB]
− 1 [LSB]
[V]
：A/D コンバータデジタル出力値
VOT ：デジタル出力が (000) H から (001) H に遷移する電圧
VFST ：デジタル出力が (3FE) H から (3FF) H に遷移する電圧
VNT ：デジタル出力が (N − 1) H から NH に遷移する電圧
118
DS07-16503-5
MB91350A シリーズ
・総合誤差
実際の値と理想値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差を含む誤差。
総合誤差
3FFH
1.5 LSB'
3FEH
実際の変換特性
デジタル出力
3FDH
{1 LSB' (N − 1) + 0.5 LSB'}
004H
VNT
( 実測値 )
実際の変換特性
003H
002H
理想特性
001H
0.5 LSB'
AVSS
AVRH
アナログ入力
1 LSB’ ( 理想値 ) ＝
AVRH − AVSS
1024
デジタル出力 N の総合誤差＝
[V]
VNT − {1 LSB’ × (N − 1) ＋ 0.5 LSB’}
1 LSB’
N ：A/D コンバータデジタル出力値
VNT ：デジタル出力が (N ＋ 1) H から NH に遷移する電圧
VOT ’ ( 理想値 ) ＝ AVSS ＋ 0.5 LSB’ [V]
VFST ’ ( 理想値 ) ＝ AVRH − 1.5 LSB’ [V]
DS07-16503-5
119
MB91350A シリーズ
6. D/A 変換部電気的特性
(VCC ＝ DAVC ＝ 3.0 V ∼ 3.6 V, VSS ＝ DAVS ＝ AVSS ＝ 0 V, Ta ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
最小
標準
⎯
分解能
非直線性誤差
− 2.0
⎯
微分直線性誤差
変換速度
規 格 値
⎯
8
⎯
− 1.0
⎯
最大
＋ 2.0
単位
bit
LSB
＋ 1.0
0.6
µs
2.9
3.8
kΩ
40
⎯
⎯
460 ＊
0.1
⎯
DA0, DA1
出力
インピーダンス
DA0 ∼ DA2
IADA
IADAH
DAVC
負荷容量 (CL) ＝ 20 pF 時
負荷容量 (CL) ＝ 100 pF 時
MB91F353A/353A/352A/351A
2.0
⎯
アナログ電流
出力無負荷時
出力無負荷時
⎯
3.0
備 考
⎯
MB91F355A/F356B/F357B/
355A/354A
10 µs 変換 , 出力無負荷時
µA
入力デジタルコード 7AH また
は 85H 固定時
パワーダウン時
＊：本 D/A コンバータは入力デジタルコードごとに消費電流が異なります。
本規格値は , 消費電流が最大となるデジタルコードを入力した際の消費電流です。
120
DS07-16503-5
MB91350A シリーズ
■ Flash メモリ書込み / 消去特性
項目
条件
単位
備考
15
s
内部での消去前書込み時間
は除く。
8
⎯
s
内部での消去前書込み時間
は除く。
⎯
16
3600
µs
システムレベルのオーバ
ヘッド時間は除く。
⎯
10000
⎯
⎯
cycle
平均
Ta ＝＋ 85 °C
20
⎯
⎯
year
セクタ消去時間
チップ消去時間
Ta ＝＋ 25 °C
VCC ＝ 3.3 V
ハーフワード (16 ビット幅 )
書込み時間
消去 / 書込みサイクル
フラッシュメモリ
データ保持期間
規格値
最小
標準
最大
⎯
1
⎯
＊
＊ : テクノロジ信頼性評価結果からの換算値です ( アレニウス式を使用し , 高温加速試験結果を平均温度＋ 85 °C へ換算
しています )。
DS07-16503-5
121
MB91350A シリーズ
■ 特性例
・MB91F353A
“H” レベル出力電圧
“L” レベル出力電圧
VOH − VCC 特性
Ta ＝＋ 25 °C
VOL1 − VCC 特性
Ta ＝＋ 25 °C
500
V OL1 [mV]
V OH [V]
4
3
2
1
0
2.7
3
3.3
3.6
400
300
200
100
0
2.7
3.9
3
3.3
“L” レベル出力電圧 (N-ch オープンドレイン )
入力リーク電流
VOL2 − VCC 特性
Ta ＝＋ 25 °C
ILI − VCC 特性
Ta ＝＋ 25 °C
400
I LI [ µA]
V OL2 [mV]
500
300
200
100
0
2.7
3
3.3
3.6
3.9
3.6
3.9
V CC [V]
V CC [V]
3.6
3.9
6
4
2
0
−2
−4
−6
2.7
3
3.3
V CC [V]
V CC [V]
プルアップ抵抗
RUP − VCC 特性
Ta ＝＋ 25 °C
R UP [k Ω]
200
160
120
80
40
0
2.7
3
3.3
3.6
3.9
V CC [V]
（続く）
122
DS07-16503-5
MB91350A シリーズ
電源電流
ICC − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 50 MHz, fCPP ＝ 25 MHz
ICC − fC 特性
Ta ＝＋ 25 °C, VCC ＝ 3.3 V, fCP ＝ 4 × fc (4 逓倍 )
300
250
200
150
100
50
0
2.7
300
250
200
150
100
50
0
I CC [mA]
I CC [mA]
電源電流
3
3.3
3.6
1
3.9
10
100
f C [MHz]
V CC [V]
電源電流スリープ時
ICCS − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 50 MHz, fCPP ＝ 25 MHz
ICCS − fC 特性
Ta ＝＋ 25 °C, VCC ＝ 3.3 V, fCP ＝ 4 × fc (4 逓倍 )
I CCS [mA]
300
250
200
150
100
50
0
2.7
I CCS [mA]
電源電流スリープ時
3
3.3
3.6
300
250
200
150
100
50
0
3.9
1
10
電源電流ストップ時
サブ RUN 電源電流
ICCH − VCC 特性
Ta ＝＋ 25 °C
ICCL − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 32 kHz, fCPP ＝ 25 MHz
500
400
I CCL [ µA]
I CCH [ µA]
100
80
60
40
20
0
−20
2.7
100
f C [MHz]
V CC [V]
3
3.3
3.6
300
200
100
0
2.7
3.9
3
V CC [V]
3.3
3.6
3.9
V CC [V]
サブスリープ電源電流
時計モード電源電流
ICCLS − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 32 kHz, fCPP ＝ fCPT ＝ 32 kHz
ICCT − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 32 kHz, fCPP ＝ fCPT ＝ 32 kHz
400
300
200
100
0
2.7
100
80
60
40
20
0
−20
2.7
I CCT [ µA]
I CCLS [ µA]
500
3
3.3
V CC [V]
3.6
3.9
3
3.3
3.6
3.9
V CC [V]
（続く）
DS07-16503-5
123
MB91350A シリーズ
（続き）
A/D 変換部電源電流
A/D 変換部基準電源電流
IA − VCC 特性
Ta ＝＋ 25 °C
IR − VCC 特性
Ta ＝＋ 25 °C
800
I R [ µA]
1000
8
I A [mA]
10
6
4
2
600
400
200
0
2.7
3
3.3
3.6
0
2.7
3.9
3
V CC [V]
3.9
A/D 変換部基準電源電流ストップ時
IAH − VCC 特性
Ta ＝＋ 25 °C
IRH − VCC 特性
Ta ＝＋ 25 °C
20
I RH [ µA]
I AH [ µA]
3.6
A/D 変換部電源電流ストップ時
20
10
0
−10
2.7
3
3.3
3.6
10
0
−10
2.7
3.9
3
3.3
3.6
3.9
V CC [V]
V CC [V]
D/A 変換部電源電流＜ 1 チャネルあたり＞
D/A 変換部電源電流パワーダウン時
IADA − VCC 特性
Ta ＝＋ 25 °C
IADAH − VCC 特性
Ta ＝＋ 25 °C
20
400
I ADAH [ µA]
I ADA [ µA]
500
300
200
100
0
2.7
3
3.3
V CC [V]
124
3.3
V CC [V]
3.6
3.9
10
0
−10
2.7
3
3.3
3.6
3.9
V CC [V]
DS07-16503-5
MB91350A シリーズ
・MB91355A
“H” レベル出力電圧
“L” レベル出力電圧
VOH - VCC 特性
VOL1 - VCC 特性
Ta = +25°C
3
2
1
3.0
3.3
3.6
400
300
200
100
0
2.7
0
2.7
Ta = +25°C
500
VOL1 [mV]
VOH [V]
4
3.9
3.0
VCC [V]
“L” レベル出力電圧 (N-ch オープンドレイン )
入力リーク電流
VOL2 - VCC 特性
ILI - VCC 特性
Ta = +25°C
500
400
ILI [µA]
VOL2 [mV]
3.3
300
200
100
0
2.7
3.0
3.3
3.6
3.9
VCC [V]
3.6
3.9
VCC [V]
6
4
2
0
−2
−4
−6
2.7
Ta = +25°C
3.0
3.3
3.6
3.9
VCC [V]
プルアップ抵抗
RUP - VCC 特性
Ta = +25°C
RUP [kΩ]
200
160
120
80
40
0
2.7
3.0
3.3
3.6
3.9
VCC [V]
（続く）
DS07-16503-5
125
電源電流
電源電流
ICC - VCC 特性
ICC - fC 特性
Ta = +25 °C, fCP = 50 MHz,
fCPP = fCPT = 25 MHz
300
250
200
150
100
50
0
2.7
ICC [mA]
ICC [mA]
MB91350A シリーズ
Ta = +25 °C, VCC = 3.3 V, fCP = 4 × fC (4 逓倍）
300
250
200
150
100
50
0
3.0
3.3
3.6
1
3.9
10
電源電流スリープ時
電源電流スリープ時
ICCS - VCC 特性
ICCS - fC 特性
Ta = +25 °C, fCP = 50 MHz,
fCPP = fCPT = 25 MHz
50
0
2.7
ICCS [mA]
ICCS [mA]
VCC [V]
300
250
200
150
100
300
250
200
150
100
Ta = +25 °C, VCC = 3.3 V, fCP = 4 × fC (4 逓倍）
50
0
3.0
3.3
3.6
1
3.9
10
サブ RUN 電源電流
ICCH - VCC 特性
ICCL - VCC 特性
Ta = +25 °C
Ta = +25 °C, fCP = 32 kHz,
fCPP = fCPT = 32 kHz
500
400
ICCL [µA]
ICCH [µA]
電源電流ストップ時
100
80
60
40
100
fC [MHz]
VCC [V]
20
0
−20
2.7
100
fC [MHz]
3.0
3.3
VCC [V]
3.6
3.9
300
200
100
0
2.7
3.0
3.3
3.6
3.9
VCC [V]
（続く）
126
DS07-16503-5
MB91350A シリーズ
サブスリープ電源電流
時計モード電源電流
ICCLS - VCC 特性
ICCT - VCC 特性
Ta = +25 °C, fCP = 32 kHz,
fCPP = fCPT = 32 kHz
400
ICCT [µA]
ICCLS [µA]
500
300
200
100
0
2.7
3.0
3.3
3.6
3.9
100
80
60
40
20
0
−20
2.7
Ta = +25 °C, fCP = 32 kHz,
fCPP = fCPT = 32 kHz
3.0
VCC [V]
A/D 変換部基準電源電圧
IA - VCC 特性
IR - VCC 特性
Ta = +25 °C
800
6
600
IR [µA]
IA [mA]
8
4
2
3.0
3.3
3.6
400
200
0
2.7
3.9
3.0
3.3
3.6
A/D 変換部基準電源電流ストップ時
IAH - VCC 特性
IRH - VCC 特性
Ta = +25 °C
0
Ta = +25 °C
20
IRH [µA]
10
10
0
−10
−10
2.7
3.9
VCC [V]
A/D 変換部電源電流ストップ時
20
3.9
Ta = +25 °C
1000
VCC [V]
IAH [µA]
3.6
A/D 変換部電源電流
10
0
2.7
3.3
VCC [V]
3.0
3.3
VCC [V]
3.6
3.9
2.7
3.0
3.3
3.6
3.9
VCC [V]
（続く）
DS07-16503-5
127
MB91350A シリーズ
（続き）
D/A 変換部電源電流＜ 1 チャネルあたり＞
D/A 変換部電源電流パワーダウン時
IADA - VCC 特性
IADAH - VCC 特性
Ta = +25 °C
500
Ta = +25 °C
20
IADAH [µA]
IADA [µA]
400
300
200
100
0
−10
0
2.7
3.0
3.3
VCC [V]
128
10
3.6
3.9
2.7
3.0
3.3
3.6
3.9
VCC [V]
DS07-16503-5
MB91350A シリーズ
“H” レベル出力電圧
“L” レベル出力電圧
VOH − VCC 特性
Ta ＝＋ 25 °C
VOL1 − VCC 特性
Ta ＝＋ 25 °C
4
500
3
400
V OL1 [mV]
V OH [V]
・MB91353A/352A/351A
2
1
0
2.7
3
3.3
3.6
300
200
100
0
2.7
3.9
3
V CC [V]
3.3
“L” レベル出力電圧 (N-ch オープンドレイン )
入力リーク電流
VOL2 − VCC 特性
Ta ＝＋ 25 °C
ILI − VCC 特性
Ta ＝＋ 25 °C
400
I LI [ µA]
V OL2 [mV]
500
300
200
100
0
2.7
3
3.3
3.6
3.9
3.6
3.9
V CC [V]
3.6
3.9
6
4
2
0
−2
−4
−6
2.7
3
3.3
V CC [V]
V CC [V]
プルアップ抵抗
RUP − VCC 特性
Ta ＝＋ 25 °C
R UP [k Ω]
200
160
120
80
40
0
2.7
3
3.3
3.6
3.9
V CC [V]
（続く）
DS07-16503-5
129
MB91350A シリーズ
ICC − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 50 MHz, fCPP ＝ 25 MHz
ICC − fC 特性
Ta ＝＋ 25 °C, VCC ＝ 3.3 V, fCP ＝ 4 × fc (4 逓倍 )
300
250
200
150
100
50
0
2.7
I CC [mA]
電源電流
I CC [mA]
電源電流
3
3.3
3.6
300
250
200
150
100
50
0
3.9
1
10
V CC [V]
100
f C [MHz]
ICCS − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 50 MHz, fCPP ＝ 25 MHz
ICCS − fC 特性
Ta ＝＋ 25 °C, VCC ＝ 3.3 V, fCP ＝ 4 × fc (4 逓倍 )
300
250
200
150
100
50
0
2.7
I CCS [mA]
電源電流スリープ時
I CCS [mA]
電源電流スリープ時
3
3.3
3.6
300
250
200
150
100
50
0
1
3.9
10
電源電流ストップ時
サブ RUN 電源電流
ICCH − VCC 特性
Ta ＝＋ 25 °C
ICCL − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 32 kHz, fCPP ＝ 25 MHz
500
I CCL [ µA]
I CCH [µA]
100
80
60
40
20
0
−20
2.7
100
f C [MHz]
V CC [V]
3
3.3
3.6
400
300
200
100
0
2.7
3.9
3
3.3
3.6
3.9
V CC [V]
V CC [V]
サブスリープ電源電流
時計モード電源電流
ICCLS − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 32 kHz, fCPP ＝ fCPT ＝ 32 kHz
ICCT − VCC 特性
Ta ＝＋ 25 °C, fCP ＝ 32 kHz, fCPP ＝ fCPT ＝ 32 kHz
400
300
200
100
0
2.7
100
80
60
40
20
0
−20
2.7
I CCT [ µA]
I CCLS [ µA]
500
3
3.3
V CC [V]
3.6
3.9
3
3.3
3.6
3.9
V CC [V]
（続く）
130
DS07-16503-5
MB91350A シリーズ
A/D 変換部電源電流
A/D 変換部基準電源電流
IA − VCC 特性
Ta ＝＋ 25 °C
IR − VCC 特性
Ta ＝＋ 25 °C
10
1000
8
800
I R [ µA]
I A [mA]
（続き）
6
4
2
600
400
200
0
2.7
3
3.3
3.6
0
2.7
3.9
3
3.6
A/D 変換部電源電流ストップ時
A/D 変換部基準電源電流ストップ時
IAH − VCC 特性
Ta ＝＋ 25 °C
IRH − VCC 特性
Ta ＝＋ 25 °C
I RH [ µA]
10
0
−10
2.7
3
3.3
3.6
10
0
−10
2.7
3.9
3
3.3
3.6
D/A 変換部電源電流＜ 1 チャネルあたり＞
D/A 変換部電源電流パワーダウン時
IADA − VCC 特性
Ta ＝＋ 25 °C
IADAH − VCC 特性
Ta ＝＋ 25 °C
20
400
I ADAH [ µA]
I ADA [ µA]
500
300
200
100
3
3.3
V CC [V]
DS07-16503-5
3.9
V CC [V]
V CC [V]
0
2.7
3.9
20
20
I AH [ µA]
3.3
V CC [V]
V CC [V]
3.6
3.9
10
0
−10
2.7
3
3.3
3.6
3.9
V CC [V]
131
MB91350A シリーズ
■ オーダ型格
型格
パッケージ
備考
MB91F355APMT-002
プラスチック・LQFP, 176 ピン
(FPT-176P-M02)
鉛フリーパッケージ
MB91F356BPMT
プラスチック・LQFP, 176 ピン
(FPT-176P-M02)
鉛フリーパッケージ
MB91F357BPMT
プラスチック・LQFP, 176 ピン
(FPT-176P-M02)
鉛フリーパッケージ
MB91355APMT
プラスチック・LQFP, 176 ピン
(FPT-176P-M02)
鉛フリーパッケージ
MB91354APMT
プラスチック・LQFP, 176 ピン
(FPT-176P-M02)
鉛フリーパッケージ
MB91F353APMT
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
鉛フリーパッケージ
MB91351APMT
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
鉛フリーパッケージ
MB91352APMT
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
鉛フリーパッケージ
MB91353APMT
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
鉛フリーパッケージ
132
DS07-16503-5
MB91350A シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
16.0 × 16.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.88g
コード（参考）
P-LFQFP120-16×16-0.50
プラスチック・LQFP, 120 ピン
（FPT-120P-M21）
注 1）* 印寸法はレジン残りを含む。
レジン残りは、片側 +0.25（.010）MAX。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
18.00±0.20(.709±.008)SQ
+0.40
* 16.00 –0.10 .630 +.016
–.004 SQ
90
61
60
91
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0~8˚
120
LEAD No.
"A"
31
1
30
0.50(.020)
0.22±0.05
(.009±.002)
0.08(.003)
M
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F120033S-c-4-6
C
2002 FUJITSU LIMITED F120033S-c-4-4
0.145
.006
+0.05
–0.03
+.002
–.001
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.25(.010)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07-16503-5
133
MB91350A シリーズ
（続き）
プラスチック・LQFP, 176 ピン
(FPT-176P-M02)
プラスチック・LQFP, 176 ピン
（FPT-176P-M02）
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
24.0 × 24.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
1.86g
コード（参考）
P-LFQFP176-24×24-0.50
注 1）* 印寸法はレジン残りを含まず。レジン残りは片側 +0.25(.010)MAX
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
26.00±0.20(1.024±.008)SQ
* 24.00±0.10(.945±.004)SQ
0.145±0.055
(.006±.002)
132
89
133
88
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
.059 –.004
0˚~8˚
(Mounting height)
0.10±0.10
(.004±.004)
(Stand off)
INDEX
176
45
"A"
LEAD No.
1
44
0.50(.020)
C
0.22±0.05
(.009±.002)
0.08(.003)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
M
2003 FUJITSU LIMITED F176006S-c-4-6
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
134
DS07-16503-5
MB91350A シリーズ
■ 本版での主な変更内容
ページ
場所
変更箇所
96
■ 電気的特性 4. 交流規格
4. 交流規格
(1) クロックタイミング規格
内部動作クロック周波数の規格値 ( 最小 ) を変更
2.94 → 3.13
内部動作クロックサイクルタイムの規格値 ( 最大 ) を変更
340 → 320
114
■ 電気的特性 4. 交流規格
(13) 外部割込み入力タイミング
(13) 外部割込み入力タイミングを追加
変更箇所は , 本文中のページ左側の｜によって示しています。
DS07-16503-5
135
MB91350A シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部