3.4 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
MB9A420L シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF421K/L
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9A420L_DS706-00054
CONFIDENTIAL
Revision 2.0
Issue Date March 31, 2015
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際に
はあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更または
中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定が
完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要となる
生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは修正版
において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ
ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら
れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの
です。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様の
訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
MB9A420L_DS706-00054-2v0-J, March 31, 2015
CONFIDENTIAL
MB9A420L シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF421K/L
Data Sheet (Full Production)
 概要
MB9A420L シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集
積 32 ビットマイクロコントローラです。
本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM の
オンチップメモリとともに、周辺機能として、各種タイマ, A/D コンバータ, D/A コンバータ, 各種
通信インタフェース(CAN, UART, CSIO, I2C, LIN)などにより構成されます。
『FM3 ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品は、
TYPE11 製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9A420L_DS706-00054
Revision 2.0
Issue Date March 31, 2015
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
 特長
・32 ビット ARM Cortex-M3 コア
・ プロセッサ版数 : r2p1
・ 最大動作周波数 : 40 MHz
・ ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI (ノンマスカブル割込み)と
48 チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。
・ 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
・オンチップメモリ
[フラッシュメモリ]
・64 K バイト
・リードサイクル: 0 ウェイトサイクル
・コード保護用セキュリティ機能
[SRAM]
本シリーズのオンチップ SRAM は、Cortex-M3 コアの System バスに接続されます。
・SRAM1: 4 K バイト
・CAN インタフェース(最大 1 チャネル)
・ CAN 仕様 2.0A および 2.0B に準拠
・ 最大転送レート: 1 Mbps
・ 32 メッセージバッファ搭載
・マルチファンクションシリアルインタフェース(最大 4 チャネル)
・ FIFO なし 4 チャネル(ch.0, ch.1, ch.3, ch.5)
・ チャネルごとに動作モードを次の中から選択できます。
・ UART
・ CSIO
・ LIN
・ I2C
[UART]
・ 全二重ダブルバッファ
・ パリティあり/なし選択可能
・ 専用ボーレートジェネレータ内蔵
・ 外部クロックをシリアルクロックとして使用可能
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
[CSIO]
・ 全二重ダブルバッファ
・ 専用ボーレートジェネレータ内蔵
・ オーバランエラー検出機能
[LIN]
・ LIN プロトコル Rev.2.1 対応
・ 全二重ダブルバッファ
・ マスタ/スレーブモード対応
・ LIN break field 生成(13～16 ビット長に変更可能)
・ LIN break デリミタ生成(1～4 ビット長に変更可能)
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
2
[I C]
Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
2
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・A/D コンバータ(最大 8 チャネル)
[12 ビット A/D コンバータ]
・ 逐次比較型
・ 変換時間 : 0.8 μs @ 5 V
・ 優先変換可能(2 レベルの優先度)
・ スキャン変換モード
・ 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用: 4 段)
・D/A コンバータ(最大 1 チャネル)
・ R-2R 型
・ 10 ビット分解能
・ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
・ 16 ビット PWM タイマ
・ 16 ビット PPG タイマ
・ 16/32 ビットリロードタイマ
・ 16/32 ビット PWC タイマ
・汎用 I/O ポート
本シリーズは、端子が周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。ま
た、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載していま
す。
・ 端子ごとにプルアップ制御可能
・ 端子レベルを直接読出し可能
・ ポートリロケート機能
・ 最大 51 本の高速汎用 I/O ポート@64 pin Package
・ 一部のポートは、5V トレラントに対応
該当する端子については「端子機能一覧｣と｢入出力回路形式｣を参照してください。
・デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
・ フリーランモード
・ 周期モード(=リロードモード)
・ ワンショットモード
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
3
D a t a S h e e t
・多機能タイマ
多機能タイマは、次のブロックで構成されます。
・ 16 ビットフリーランタイマ×3 チャネル
・ インプットキャプチャ×3 チャネル
・ アウトプットコンペア×6 チャネル
・ A/D 起動コンペア×1 チャネル
・ 波形ジェネレータ×3 チャネル
・ 16 ビット PPG タイマ×3 チャネル
IGBT モード搭載
モータ制御を実現するために次の機能を用意しています。
・ PWM 信号出力機能
・ DC チョッパ波形出力機能
・ デッドタイマ機能
・ インプットキャプチャ機能
・ A/D コンバータ起動機能
・ DTIF (モータ緊急停止)割込み機能
・リアルタイムクロック(RTC : Real Time Clock)
01 年～99 年までの年/月/日/時/分/秒/曜日のカウントを行います。
・
・
・
・
日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/時/分だけの個別設定も可能
設定時間後/設定時間ごとのタイマ割込み機能
カウントを継続して時刻書換え可能
うるう年の自動カウント
・外部割込み制御ユニット
・ 外部割込み入力端子 : 最大 19 本@64pin Package
・ ノンマスカブル割込み(NMI)入力端子 : 1 本
・ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なる
ウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、RTC モード, ストップ
モード以外のすべての低消費電力モードで動作します。
4
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。
・ メインクロック:
・ サブクロック:
・ 内蔵高速 CR クロック:
・ 内蔵低速 CR クロック:
・ メイン PLL クロック
4 MHz～48 MHz
32.768 kHz
4 MHz
100 kHz
[リセット]
・ INITX 端子からのリセット要求
・ 電源投入リセット
・ ソフトウェアリセット
・ ウォッチドッグタイマリセット
・ 低電圧検出リセット
・ クロックスーパバイザリセット
・クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
・ 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
・ 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
・低電圧検出機能(LVD : Low-Voltage Detect)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より VCC 端子の電圧が下
がった場合、低電圧検出機能により割込みまたはリセットが発生します。
・ LVD1 : 割込みによりエラーを報告
・ LVD2 : オートリセット動作
・低消費電力モード
4 種類の低消費電力モードに対応します。
・スリープ
・タイマ
・RTC
・ストップ
・デバッグ
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
・ユニーク ID
41 ビットのデバイス固有の値を設定済
・電源
ワイドレンジ電圧対応: VCC = 2.7 V～5.5 V
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
5
D a t a S h e e t
 品種構成
・メモリサイズ
品種名
MB9AF421K/L
64 K バイト
4 K バイト
オンチップフラッシュメモリ
オンチップ SRAM
SRAM1
・ファンクション
品種名
端子数
CPU
周波数
電源電圧範囲
CAN
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
MB9AF421K
MB9AF421L
48/52
64
Cortex-M3
40 MHz
2.7 V～5.5 V
1ch. (最大)
4ch. (最大)
FIFO なし:
ch.0, ch.1, ch.3, ch.5
(ch.5 は UART, LIN のみ
使用可能)
4ch. (最大)
FIFO なし: ch.0, ch.1, ch.3, ch.5
ベースタイマ
8ch. (最大)
(PWC/リロードタイマ/PWM/PPG)
A/D 起動コンペア
1ch.
多
インプットキャプチャ 3ch.
機
フリーランタイマ
3ch.
能
1 unit
アウトプットコンペア 6ch.
タ
波形ジェネレータ
3ch.
イ
PPG
マ
3ch.
(IGBT モード搭載)
デュアルタイマ
1 unit
リアルタイムクロック
1 unit
ウォッチドッグタイマ
1ch. (SW) + 1ch. (HW)
外部割込み
14 pin (最大) + NMI × 1
19 pin (最大) + NMI × 1
汎用 I/O ポート
36 pin (最大)
51 pin (最大)
12 ビット A/D コンバータ
8ch. (1 unit)
10 ビット D/A コンバータ
1ch. (最大)
クロック監視機能(CSV)
Yes
低電圧検出機能(LVD)
2ch.
高速
4 MHz
内蔵 CR
低速
100 kHz
デバッグ機能
SWJ-DP
ユニーク ID
Yes
(注意事項) 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当て
ることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を
用いて、端子を割り当ててください。
内蔵 CR のクロック周波数精度については、
『電気的特性 4.交流規格 (3)内蔵 CR 発振規
格』を参照してください。
6
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
 パッケージと品種対応
品種名
パッケージ
LQFP: FPT-48P-M49 (0.5 mm pitch)
QFN: LCC-48P-M74 (0.5 mm pitch)
LQFP: FPT-52P-M02 (0.65 mm pitch)
LQFP: FPT-64P-M38 (0.5 mm pitch)
LQFP: FPT-64P-M39 (0.65 mm pitch)
QFN: LCC-64P-M25 (0.5 mm pitch)
MB9AF421K
MB9AF421L



-



: 対応
(注意事項)各パッケージの詳細は「パッケージ・外形寸法図」を参照してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
7
D a t a S h e e t
 端子配列図
• FPT-64P-M38/M39
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
49
52
50
P03/TMS/SWDIO
53
51
P0A/INT00_2
P04/TDO/SWO
54
P0C/TIOA6_1/INT19_0
57
P0B/TIOB6_1/INT18_0
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
58
55
P62/SCK5_0/ADTG_3
59
56
P60/SIN5_0/TIOA2_2/INT15_1/IGTRG_1
P61/SOT5_0/TIOB2_2/DTTI0X_2
60
P81/INT17_1
P80/INT16_1
61
P82
63
62
VSS
64
(TOP VIEW)
VCC
1
48
P21/AN14/SIN0_0/INT06_1
P50/INT00_0/SIN3_1
2
47
P22/AN13/SOT0_0/TIOB7_1
P51/INT01_0/SOT3_1
3
46
P23/AN12/SCK0_0/TIOA7_1
P52/INT02_0/SCK3_1
4
45
P19
P30/TIOB0_1/INT03_2
5
44
P18
P31/TIOB1_1/INT04_2
6
43
AVRL
P32/TIOB2_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/ADTG_6
8
41
AVCC
P39/DTTI0X_0/INT06_0/ADTG_2
9
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
10
LQFP- 64
40
P17/INT04_1
39
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA 1_1
11
38
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
12
37
AVSS
21
22
23
24
25
26
27
28
29
30
31
32
INITX
P49/TIOB0_0/SOT3_2/INT20_1/DA0_0
P4A/TIOB1_0/SCK3_2/INT21_1
P4B/TIOB2_0/INT22_1/IGTRG_0
P4C/TIOB3_0/INT12_0
P4D/TIOB4_0/INT13_0
P4E/TIOB5_0/INT06_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
20
P10/AN00/SCK1_1
33
P47/X1A
34
16
19
15
VSS
P46/X0A
P3F/RTO05_0/TIOA5_1
18
P12/AN02/SOT1_1/TX1_2/IC00_2
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2
17
36
35
C
13
14
VCC
P3D/RTO03_0/TIOA3_1
P3E/RTO04_0/TIOA4_1/INT19_2
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
8
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
• LCC-64P-M25
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
52
51
50
49
P0B/TIOB6_1/INT18_0
55
P0A/INT00_2
P0C/TIOA6_1/INT19_0
56
P04/TDO/SWO
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
57
53
P62/SCK5_0/ADTG_3
58
54
P60/SIN5_0/TIOA2_2/INT15_1/IGTRG_1
61
P61/SOT5_0/TIOB2_2/DTTI0X_2
P80/INT16_1
62
59
P81/INT17_1
63
60
VSS
P82
64
(TOP VIEW)
VCC
1
48
P21/AN14/SIN0_0/INT06_1
P50/INT00_0/SIN3_1
2
47
P22/AN13/SOT0_0/TIOB7_1
P51/INT01_0/SOT3_1
3
46
P23/AN12/SCK0_0/TIOA7_1
P52/INT02_0/SCK3_1
4
45
P19
P30/TIOB0_1/INT03_2
5
44
P18
P31/TIOB1_1/INT04_2
6
43
AVRL
P32/TIOB2_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/ADTG_6
8
41
AVCC
P39/DTTI0X_0/INT06_0/ADTG_2
9
40
P17/INT04_1
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
10
39
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
11
38
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
12
37
AVSS
P3D/RTO03_0/TIOA3_1
13
36
P12/AN02/SOT1_1/TX1_2/IC00_2
P3E/RTO04_0/TIOA4_1/INT19_2
14
35
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2
P3F/RTO05_0/TIOA5_1
15
34
P10/AN00/SCK1_1
VSS
16
33
VCC
30
31
32
PE3/X1
VSS
28
PE0/MD1
29
27
P4E/TIOB5_0/INT06_2
MD0
26
P4D/TIOB4_0/INT13_0
PE2/X0
25
22
P49/TIOB0_0/SOT3_2/INT20_1/DA0_0
P4C/TIOB3_0/INT12_0
21
INITX
24
20
P47/X1A
23
19
P46/X0A
P4A/TIOB1_0/SCK3_2/INT21_1
18
P4B/TIOB2_0/INT22_1/IGTRG_0
17
C
VCC
QFN- 64
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
9
D a t a S h e e t
• FPT-48P-M49
VSS
P82
P81/INT17_1
P80/INT16_1
P60/SIN5_0/TIOA2_2/INT15_1/IGTRG_1
P61/SOT5_0/TIOB2_2/DTTI0X_2
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
47
46
45
44
43
42
41
40
39
38
37
1
36
P21/AN14/SIN0_0/INT06_1
P50/INT00_0/SIN3_1
2
35
P22/AN13/SOT0_0/TIOB7_1
P51/INT01_0/SOT3_1
3
34
P23/AN12/SCK0_0/TIOA7_1
P52/INT02_0/SCK3_1
4
33
AVRL
P39/DTTI0X_0/INT06_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
30
P15/AN05/SOT0_1/INT14_0/IC03_2
P3C/RTO02_0/TIOA2_1/INT18_2
8
29
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
9
28
AVSS
P3E/RTO04_0/TIOA4_1/INT19_2
10
27
P12/AN02/SOT1_1/TX1_2/IC00_2
P3F/RTO05_0/TIOA5_1
11
26
14
15
16
17
18
19
20
21
22
23
24
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/INT20_1/DA0_0
P4A/TIOB1_0/INT21_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
25
13
12
C
VSS
LQFP- 48
VCC
VCC
48
(TOP VIEW)
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2
P10/AN00/SCK1_1
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
10
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
• LCC-48P-M74
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
38
37
40
39
P04/TDO/SWO
P03/TMS/SWDIO
41
P61/SOT5_0/TIOB2_2/DTTI0X_2
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
42
P60/SIN5_0/TIOA2_2/INT15_1/IGTRG_1
44
43
P81/INT17_1
P80/INT16_1
45
P82
47
46
VSS
48
(TOP VIEW)
VCC
1
36
P21/AN14/SIN0_0/INT06_1
P50/INT00_0/SIN3_1
2
35
P22/AN13/SOT0_0/TIOB7_1
P51/INT01_0/SOT3_1
3
34
P23/AN12/SCK0_0/TIOA7_1
P52/INT02_0/SCK3_1
4
33
AVRL
P39/DTTI0X_0/INT06_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
P3C/RTO02_0/TIOA2_1/INT18_2
8
QFN- 48
30
P15/AN05/SOT0_1/INT14_0/IC03_2
29
P14/AN04/SIN0_1/INT03_1/IC02_2
17
18
19
20
21
22
23
24
INITX
P49/TIOB0_0/INT20_1/DA0_0
P4A/TIOB1_0/INT21_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
P10/AN00/SCK1_1
16
P11/AN 01/SIN1_1/INT02_1/RX1_2/FRCK0_2
25
P47/X1A
26
12
15
11
VSS
P46/X0A
P3F/RTO05_0/TIOA5_1
14
AVSS
P12/AN02/SOT1_1/TX1_2/IC00_2
13
28
27
C
9
10
VCC
P3D/RTO03_0/TIOA3_1
P3E/RTO04_0/TIOA4_1/INT19_2
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
11
D a t a S h e e t
・FPT-52P-M02
VSS
P82
P81/INT17_1
P80/INT16_1
P60/SIN5_0/TIOA2_2/INT15_1/IGTRG_1
P61/SOT5_0/TIOB2_2/DTTI0X_2
P0F/NMIX/SUBOUT_0/CROUT_1/RTCCO_0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
NC
52
51
50
49
48
47
46
45
44
43
42
41
40
(TOP VIEW)
VCC
1
39
P21/AN14/SIN0_0/INT06_1
P50/INT00_0/SIN3_1
2
38
P22/AN13/SOT0_0/TIOB7_1
P51/INT01_0/SOT3_1
3
37
P23/AN12/SCK0_0/TIOA7_1
P52/INT02_0/SCK3_1
4
36
NC
NC
5
35
AVRL
34
AVRH
33
AVCC
32
P15/AN05/SOT0_1/INT14_0/IC03_2
P39/DTTI0X_0/INT06_0/ADTG_2
6
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
7
P3B/RTO01_0/TIOA1_1
8
P3C/RTO02_0/TIOA2_1/INT18_2
9
31
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
10
30
AVSS
P3E/RTO04_0/TIOA4_1/INT19_2
11
29
P12/AN02/SOT1_1/TX1_2/IC00_2
P3F/RTO05_0/TIOA5_1
12
28
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2
VSS
13
27
P10/AN00/SCK1_1
14
15
16
17
18
19
20
21
22
23
24
25
26
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/INT20_1/DA0_0
P4A/TIOB1_0/INT21_1
NC
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP- 52
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
12
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
 端子機能一覧
・ 端子番号別
XXX_1, XXX_2 のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子番号
端子状態
形式
LQFP-52
端子名
1
1
1
2
2
2
VCC
P50
INT00_0
SIN3_1
P51
H*1
K
3
3
3
INT01_0
H*2
K
H*2
K
E
K
E
K
E
K
E
K
E
K
G
K
4
4
4
5
-
-
6
-
-
7
-
-
8
-
-
9
6
5
10
7
6
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
入出力
回路形式
LQFP-48
QFN-48
LQFP-64
QFN-64
SOT3_1
(SDA3_1)
P52
INT02_0
SCK3_1
(SCL3_1)
P30
TIOB0_1
INT03_2
P31
TIOB1_1
INT04_2
P32
TIOB2_1
INT05_2
P33
INT04_0
TIOB3_1
ADTG_6
P39
DTTI0X_0
INT06_0
ADTG_2
P3A
RTO00_0
(PPG00_0)
TIOA0_1
INT07_0
SUBOUT_2
RTCCO_2
-
13
D a t a S h e e t
端子番号
LQFP-64
QFN-64
LQFP-52
LQFP-48
QFN-48
11
8
7
12
9
8
端子名
P3B
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
入出力
回路形式
端子状態
形式
G
J
G
K
G
J
G
K
G
J
INT18_2
13
10
9
P3D
RTO03_0
(PPG02_0)
TIOA3_1
14
11
10
15
12
11
16
13
12
VSS
-
17
18
14
15
13
14
-
19
16
15
20
17
16
21
18
17
19
18
C
VCC
P46
X0A
P47
X1A
INITX
P49
TIOB0_0
INT20_1
DA0_0
SOT3_2
(SDA3_2)
P4A
TIOB1_0
INT21_1
SCK3_2
(SCL3_2)
22
-
-
20
19
23
-
14
CONFIDENTIAL
P3E
RTO04_0
(PPG04_0)
TIOA4_1
INT19_2
P3F
RTO05_0
(PPG04_0)
TIOA5_1
-
D
F
D
G
B
C
K
K
E
K
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
端子番号
LQFP-64
QFN-64
24
LQFP-52
-
LQFP-48
QFN-48
-
端子名
P4B
TIOB2_0
INT22_1
入出力
回路形式
端子状態
形式
E
K
E
K
E
K
E
K
C
E
J
D
A
A
A
B
IGTRG_0
25
-
-
26
-
-
27
-
-
28
22
20
29
23
21
30
24
22
31
25
23
32
33
26
-
24
-
34
27
25
35
28
26
36
29
27
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
P4C
TIOB3_0
INT12_0
P4D
TIOB4_0
INT13_0
P4E
TIOB5_0
INT06_2
PE0
MD1
MD0
PE2
X0
PE3
X1
VSS
VCC
P10
AN00
SCK1_1
(SCL1_1)
P11
AN01
SIN1_1
INT02_1
RX1_2
FRCK0_2
P12
AN02
SOT1_1
(SDA1_1)
TX1_2
IC00_2
-
F
L
F
M
F
L
15
D a t a S h e e t
端子番号
LQFP-64
QFN-64
LQFP-52
LQFP-48
QFN-48
端子名
37
30
28
38
31
29
39
32
30
40
-
-
41
42
43
44
45
33
34
35
-
31
32
33
-
46
37
34
47
38
35
48
39
36
49
41
37
50
42
38
51
43
39
52
44
40
AVSS
P14
AN04
INT03_1
IC02_2
SIN0_1
P15
AN05
IC03_2
SOT0_1
(SDA0_1)
INT14_0
P17
INT04_1
AVCC
AVRH
AVRL
P18
P19
P23
SCK0_0
(SCL0_0)
TIOA7_1
AN12
P22
SOT0_0
(SDA0_0)
TIOB7_1
AN13
P21
SIN0_0
INT06_1
AN14
P00
TRSTX
P01
TCK
SWCLK
P02
TDI
P03
TMS
SWDIO
16
CONFIDENTIAL
入出力
回路形式
端子状態
形式
-
-
F
M
F
M
E
K
-
E
E
J
J
I*2
M
I*2
M
I*1
M
E
I
E
I
E
I
E
I
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
端子番号
LQFP-64
QFN-64
LQFP-52
LQFP-48
QFN-48
53
45
41
54
-
-
55
-
-
56
-
-
57
46
42
58
-
-
59
47
43
60
48
44
61
49
45
62
50
46
63
51
64
52
5, 21, 36, 40
*1: 5 V トレラント I/O, PZR 機能なし
*2: 5 V トレラント I/O, PZR 機能あり
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
47
48
-
端子名
P04
TDO
SWO
P0A
INT00_2
P0B
TIOB6_1
INT18_0
P0C
TIOA6_1
INT19_0
P0F
NMIX
SUBOUT_0
CROUT_1
RTCCO_0
P62
SCK5_0
(SCL5_0)
ADTG_3
P61
SOT5_0
(SDA5_0)
TIOB2_2
DTTI0X_2
P60
SIN5_0
TIOA2_2
INT15_1
IGTRG_1
P80
INT16_1
P81
INT17_1
P82
VSS
NC
入出力
回路形式
端子状態
形式
E
I
E
K
E
K
E
K
E
H
E
J
E
J
I*2
K
L
K
L
K
L
J
-
17
D a t a S h e e t
端子機能別
XXX_1, XXX_2 のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子番号
端子機能
端子名
ADC
ADTG_2
ADTG_3
ADTG_6
AN00
AN01
AN02
AN04
AN05
AN12
AN13
AN14
TIOA0_1
TIOB0_0
TIOB0_1
TIOA1_1
TIOB1_0
TIOB1_1
TIOA2_1
TIOA2_2
TIOB2_0
TIOB2_1
TIOB2_2
TIOA3_1
TIOB3_0
TIOB3_1
TIOA4_1
TIOB4_0
TIOA5_1
TIOB5_0
TIOA6_1
TIOB6_1
TIOA7_1
TIOB7_1
ベース
タイマ 0
ベース
タイマ 1
ベース
タイマ 2
ベース
タイマ 3
ベース
タイマ 4
ベース
タイマ 5
ベース
タイマ 6
ベース
タイマ 7
デバッガ
SWCLK
SWDIO
SWO
TCK
TDI
TDO
TMS
TRSTX
18
CONFIDENTIAL
機能説明
A/D コンバータ外部トリガ入力端子
A/D コンバータアナログ入力端子。
ANxx は ADC ch.xx を示します。
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
ベースタイマ ch.5 の TIOA 端子
ベースタイマ ch.5 の TIOB 端子
ベースタイマ ch.6 の TIOA 端子
ベースタイマ ch.6 の TIOB 端子
ベースタイマ ch.7 の TIOA 端子
ベースタイマ ch.7 の TIOB 端子
シリアルワイヤデバッグインタ
フェースクロック入力端子
シリアルワイヤデバッグインタ
フェースデータ入出力端子
シリアルワイヤビューワ出力端子
J-TAG テストクロック入力端子
J-TAG テストデータ入力端子
J-TAG デバッグデータ出力端子
J-TAG テストモード状態入出力端子
J-TAG テストリセット入力端子
LQFP-64
QFN-64
9
58
8
34
35
36
38
39
46
47
48
10
22
5
11
23
6
12
60
24
7
59
13
25
8
14
26
15
27
56
55
46
47
6
27
28
29
31
32
37
38
39
7
19
8
20
9
48
47
10
11
12
37
38
LQFP-48
QFN-48
5
25
26
27
29
30
34
35
36
6
18
7
19
8
44
43
9
10
11
34
35
50
42
38
52
44
40
53
50
51
53
52
49
45
42
43
45
44
41
41
38
39
41
40
37
LQFP-52
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
端子番号
端子機能
端子名
外部割込み
INT00_0
INT00_2
INT01_0
INT02_0
INT02_1
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_2
INT06_0
INT06_1
INT06_2
INT07_0
INT12_0
INT13_0
INT14_0
INT15_1
INT16_1
INT17_1
INT18_0
INT18_2
INT19_0
INT19_2
INT20_1
INT21_1
INT22_1
NMIX
機能説明
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 07 の入力端子
外部割込み要求 12 の入力端子
外部割込み要求 13 の入力端子
外部割込み要求 14 の入力端子
外部割込み要求 15 の入力端子
外部割込み要求 16 の入力端子
外部割込み要求 17 の入力端子
外部割込み要求 18 の入力端子
外部割込み要求 19 の入力端子
外部割込み要求 20 の入力端子
外部割込み要求 21 の入力端子
外部割込み要求 22 の入力端子
ノンマスカブル割込み入力端子
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
2
54
3
4
35
38
5
8
40
6
7
9
48
27
10
25
26
39
60
61
62
55
12
56
14
22
23
24
57
LQFP-52
2
3
4
28
31
6
39
7
32
48
49
50
9
11
19
20
46
LQFP-48
QFN-48
2
3
4
26
29
5
36
6
30
44
45
46
8
10
18
19
42
19
D a t a S h e e t
端子番号
端子機能
端子名
GPIO
P00
P01
P02
P03
P04
P0A
P0B
P0C
P0F
P10
P11
P12
P14
P15
P17
P18
P19
P21
P22
P23
P30
P31
P32
P33
P39
P3A
P3B
P3C
P3D
P3E
P3F
P46
P47
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P60
P61
P62
P80
P81
P82
PE0
PE2
PE3
20
CONFIDENTIAL
機能説明
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
LQFP-64
QFN-64
49
50
51
52
53
54
55
56
57
34
35
36
38
39
40
44
45
48
47
46
5
6
7
8
9
10
11
12
13
14
15
19
20
22
23
24
25
26
27
2
3
4
60
59
58
61
62
63
28
30
31
LQFP-52
41
42
43
44
45
46
27
28
29
31
32
39
38
37
6
7
8
9
10
11
12
16
17
19
20
2
3
4
48
47
49
50
51
22
24
25
LQFP-48
QFN-48
37
38
39
40
41
42
25
26
27
29
30
36
35
34
5
6
7
8
9
10
11
15
16
18
19
2
3
4
44
43
45
46
47
20
22
23
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
マルチ
ファンク
ション
シリアル
0
SIN0_0
SIN0_1
マルチファンクションシリアル
インタフェース ch.0 の入力端子
マルチファンクションシリアル
インタフェース ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT0 と
して、I2C 端子(動作モード 4)として使
用するときは SDA0 として機能しま
す。
マルチファンクションシリアル
インタフェース ch.0 のクロック I/O 端
子。
CSIO 端子(動作モード 2)として使用
するときは SCK0 として、I2C 端子(動
作モード 4)として使用するときは
SCL0 として機能します。
マルチファンクションシリアル
インタフェース ch.1 の入力端子
マルチファンクションシリアル
インタフェース ch.1 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT1 と
して、I2C 端子(動作モード 4)として使
用するときは SDA1 として機能しま
す。
マルチファンクションシリアル
インタフェース ch.1 のクロック I/O 端
子。
CSIO 端子(動作モード 2)として使用
するときは SCK1 として、I2C 端子(動
作モード 4)として使用するときは
SCL1 として機能します。
マルチファンクションシリアル
インタフェース ch.3 の入力端子
マルチファンクションシリアル
インタフェース ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT3 と
して、I2C 端子(動作モード 4)として使
用するときは SDA3 として機能しま
す。
マルチファンクションシリアル
インタフェース ch.3 のクロック I/O 端
子。
CSIO 端子(動作モード 2)として使用
するときは SCK3 として、I2C 端子(動
作モード 4)として使用するときは
SCL3 として機能します。
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
マルチ
ファンク
ション
シリアル
1
SIN1_1
SOT1_1
(SDA1_1)
SCK1_1
(SCL1_1)
マルチ
ファンク
ション
シリアル
3
SIN3_1
SOT3_1
(SDA3_1)
SOT3_2
(SDA3_2)
SCK3_1
(SCL3_1)
SCK3_2
(SCL3_2)
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
48
38
39
31
LQFP-48
QFN-48
36
29
47
38
35
39
32
30
46
37
34
35
28
26
36
29
27
34
27
25
2
2
2
3
3
3
22
-
-
4
4
4
23
-
-
LQFP-52
21
D a t a S h e e t
端子番号
端子機能
マルチ
ファンク
ション
シリアル
5
端子名
SIN5_0
SOT5_0
(SDA5_0)
SCK5_0
(SCL5_0)
多機能
タイマ 0
DTTI0X_0
DTTI0X_2
FRCK0_2
IC00_2
IC02_2
IC03_2
RTO00_0
(PPG00_0)
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
RTO03_0
(PPG02_0)
RTO04_0
(PPG04_0)
RTO05_0
(PPG04_0)
IGTRG_0
IGTRG_1
22
CONFIDENTIAL
機能説明
マルチファンクションシリアルイン
タフェース ch.5 の入力端子
マルチファンクションシリアルイン
タフェース ch.5 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT5 と
して、I2C 端子(動作モード 4)として使
用するときは SDA5 として機能しま
す。
マルチファンクションシリアルイン
タフェース ch.5 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用
するときは SCK5 として、I2C 端子(動
作モード 4)として使用するときは
SCL5 として機能します。
多機能タイマ 0 の RTO00～RTO05 出
力を制御する波形ジェネレータの入
力信号
16 ビットフリーランタイマ ch.0 の外
部クロック入力端子
多機能タイマ 0 の 16 ビットイン
プットキャプチャの入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 0 の波形ジェネレータ
出力端子。
PPG0 出力モードで使用するときは、
PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ
出力端子。
PPG0 出力モードで使用するときは、
PPG00 として機能します。
多機能タイマ 0 の波形ジェネレータ
出力端子。
PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ
出力端子。
PPG0 出力モードで使用するときは、
PPG02 として機能します。
多機能タイマ 0 の波形ジェネレータ
出力端子。
PPG0 出力モードで使用するときは、
PPG04 として機能します。
多機能タイマ 0 の波形ジェネレータ
出力端子。
PPG0 出力モードで使用するときは、
PPG04 として機能します。
PPGIGBT モード外部トリガ入力端子
LQFP-64
QFN-64
LQFP-52
LQFP-48
QFN-48
60
48
44
59
47
43
58
-
-
9
6
5
59
47
43
35
28
26
36
38
39
29
31
32
27
29
30
10
7
6
11
8
7
12
9
8
13
10
9
14
11
10
15
12
11
24
60
48
44
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
CAN
TX1_2
RX1_2
RTCCO_0
RTCCO_2
SUBOUT_0
SUBOUT_2
CAN インタフェースの TX 出力端子
CAN インタフェースの RX 入力端子
リアルタイムクロックの 0.5 秒パルス
出力端子
リアル
タイム
クロック
DAC
DA0_0
Reset
INITX
Mode
MD0
MD1
サブクロック出力端子
D/A コンバータ ch.0 のアナログ出力
端子
外部リセット入力端子。
INITX="L"のとき、リセットが有効で
す。
モード 0 端子。
通常動作時は、MD0="L"を入力してく
ださい。フラッシュメモリのシリアル
書込み時は、MD0="H"を入力してくだ
さい。
モード 1 端子。
フラッシュメモリのシリアル書込み時
は、MD1="L"を入力してください。
Power
VCC
電源端子
VSS
GND 端子
GND
Clock
Analog
Power
X0
X0A
X1
X1A
CROUT_1
AVCC
AVRH
Analog
GND
AVSS
AVRL
C pin
C
メインクロック(発振)入力端子
サブクロック(発振)入力端子
メインクロック(発振)I/O 端子
サブクロック(発振)I/O 端子
内蔵高速 CR 発振クロック出力ポート
A/D コンバータ, D/A コンバータの
アナログ電源端子
A/D コンバータのアナログ基準電圧
入力端子
A/D コンバータ, D/A コンバータの
GND 端子
A/D コンバータのアナログ基準電圧
入力端子
電源安定化容量端子
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
36
35
57
10
57
10
29
28
46
7
46
7
LQFP-48
QFN-48
27
26
42
6
42
6
22
19
18
21
18
17
29
23
21
28
22
20
1
18
33
16
32
64
30
19
31
20
57
1
15
13
26
52
24
16
25
17
46
1
14
12
24
48
22
15
23
16
42
41
33
31
42
34
32
37
30
28
43
35
33
17
14
13
LQFP-52
23
D a t a S h e e t
 入出力回路形式
分類
回路
備考
メイン発振/GPIO 切換え可能
A
メイン発振機能選択時
・ 発振帰還抵抗: 約 1 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
X1
N-ch
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗: 約 50 kΩ
B
Pull-up resistor
Digital input
24
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
分類
回路
備考
C
Digital input
・ オープンドレイン出力
・ CMOS レベルヒステリシ
ス入力
Digital output
N-ch
サブ発振/GPIO 切換え可能
D
サブ発振機能選択時
・ 発振帰還抵抗 : 約 5 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
25
D a t a S h e e t
分類
回路
備考
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
・ +B 入力可
E
P-ch
P-ch
N-ch
Digital output
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
F
P-ch
P-ch
N-ch
R
Digital output
Digital output
Pull-up resistor control
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
・ +B 入力可
Digital input
Standby mode control
Analog input
Input control
26
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
分類
回路
備考
G
P-ch
P-ch
N-ch
Digital output
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -12 mA, IOL = 12 mA
・ +B 入力可
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
H
P-ch
P-ch
N-ch
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 5 V トレラント
・ プルアップ抵抗制御あり
Digital output
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ PZR レジスタ制御可能。
P51, P52 のみ。
Digital output
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
Pull-up resistor control
Digital input
Standby mode control
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
27
D a t a S h e e t
分類
回路
備考
I
P-ch
P-ch
N-ch
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
Digital output
・ 5 V トレラント
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital output
・ PZR レジスタ制御可能。
P23, P22, P60 のみ。
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
Pull-up resistor control
ランジスタは常にオフで
Digital input
す。
Standby mode control
Analog input
Input control
CMOS レベルヒステリシス入
力
J
Mode input
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ出力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch
トランジスタは常にオフで
す。
K
P-ch
P-ch
N-ch
R
Digital output
Digital output
Pull-up resistor control
Digital input
Standby mode control
Analog output
28
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
分類
回路
備考
L
P-ch
N-ch
Digital output
・ CMOS レベル出力
・ CMOS レベルヒステリシ
ス入力
・ スタンバイ制御あり
・ IOH = -4 mA, IOL = 4 mA
Digital output
R
Digital input
Standby mode control
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
29
D a t a S h e e t
 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1.
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
・ 絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
・ 推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載
されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
・ 端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい
場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止して
ください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電
流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような
接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合
があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
・ ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等
にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
30
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・ 安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
・ フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過
電流防止設計, 誤動作防止設計などの安全設計をお願いします。
・ 用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2.
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
・ リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はん
だ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当
社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
・ 表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
・ 鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
31
D a t a S h e e t
・ 半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度
変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C
で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いた
します。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入
れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・ ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
・ 静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてく
ださい。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
32
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
3.
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具
合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願い
します。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因とな
ることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策につ
いてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならない
でください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
33
D a t a S h e e t
 デバイス使用上の注意
・ 電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデ
バイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベ
ルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれ
らすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り低
インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子と GND 端子の間、AVCC 端子と AVSS 端子の間、AVRH
端子と AVRL 端子の間に 0.1μF 程度のセラミックコンデンサをバイパスコンデンサとして接続す
ることを推奨します。
・ 電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz～60 Hz) におけるリプル変動(ピークピー
ク値) を推奨動作条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動
率は 0.1V/μs 以下にしてください。
・ 水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A
端子および水晶振動子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の回りをグランドで囲むようなプリント板アートワークは安定した動
作を期待できるため、強く推奨します。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
・ サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回
路となっています。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満
たす水晶振動子の使用を推奨します。
・ 表面実装タイプ
サイズ: 3.2 mm × 1.5 mm 以上
負荷容量:6 pF～7 pF 程度
・ リードタイプ
負荷容量: 6 pF～7 pF 程度
34
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・ 外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に
設定し、X0 端子にクロックを入力してください。X1 (PE3)端子は汎用 I/O ポートとして使用でき
ます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック
入力に設定し、X0A 端子にクロックを入力してください。X1A (P47)端子は汎用 I/O ポートとして
使用できます。
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力
に設定
汎用 I/O ポートと
して使用可能
X1(PE3), X1A(P47)
・ マルチファンクションシリアル端子を I2C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を
守り、電源をオフにしたまま外部 I2C バスシステムへ接続してはいけません。
・ C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平
滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の
周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
・ モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書
換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場
合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップま
たはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子また
は VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を
設計してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
35
D a t a S h e e t
・ 電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータおよび D/A コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS =
VSS レベルに接続してください。
投入時 : VCC → AVCC → AVRH
切断時 : AVRH → AVCC → VCC
・ シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
・ メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトや
メモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的
特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってくださ
い。
・ 5 V トレラント I/O のプルアップ機能について
5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。
36
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
 ブロックダイヤグラム
MB9AF421K/L
TRSTX,TCK,
TDI,TMS
TDO
SWJ-DP
ROM Table
Multi-layer AHB (Max 40MHz)
Cortex-M3 Core I
@40MHz (Max)
D
NVIC
Sys
AHB-APB Bridge :
APB0(Max 40MHz)
Dual-Timer
WatchDog Timer
( Software)
Clock Reset
Generator
INITX
WatchDog Timer
( Hardware )
SRAM1
4 Kbytes
Flash I/F
Security
On- Chip Flash
64 Kbytes
CSV
CLK
X0A
X1A
CROUT
AVCC,
AVSS,
AVRH,
AVRL
ANxx
Main
Osc
Sub
Osc
Source clock
PLL
CR
4 MHz
CR
100kHz
AHB- AHB
Bridge
X0
X1
12- bit A /D Converter
CAN
TX1_2 ,
RX1_2
Unit 0
ADTG_x
T IOBx
A /D Activation
Compare 1ch.
IC0x
16 - bit Input Capture
3ch.
FRCKx
16- bit Free-run Timer
3ch.
16 - bit Output
Compare 6ch.
RTO0x
LVD Ctrl
AHB-APB Bridge : APB2 (Max 40MHz)
Base Timer
16 -bit 8ch./
32 -bit 4ch.
TIOAx
DTTI0X
CAN Prescaler
10-bit D/A Converter
1 units
AHB-APB Bridge : APB1 (Max 40MHz)
DAx
Power-On
Reset
LVD
Regulator
Real -Time Colck
RTCCO_x,
SUBOUT_ x
External Interrupt
Controller
19 pin + NMI
INTx
NMIX
MD0,
MD1
P0x,
P1x,
MODE-Ctrl
GPIO
PIN- Function-Ctrl
Waveform Generator
3ch.
16- bit PPG
3ch.
IGTRG_x
C
IRQ - Monitor
・
・
・
Pxx
Multi - function Serial I /F
4ch.
( without FIFO ch.0/1/3/5)
SCKx
SINx
SOTx
Multi -function Timer
 メモリサイズ
メモリサイズについては、
「品種構成」の「メモリサイズ」を参照してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
37
D a t a S h e e t
 メモリマップ
 メモリマップ (1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
Reserved
0x6000_0000
Reserved
0x4400_0000
0x4200_0000
0x4000_0000
0x2400_0000
0x2200_0000
0x2008_0000
0x2000_0000
0x1FF8_0000
メモリサイズの詳細は
次項のメモリマップ(2)
を参照してください。
0x0020_8000
0x0020_0000
0x0010_0008
0x0010_0000
32Mbytes
Bit band alias
Peripherals
Reserved
32Mbytes
Bit band alias
Reserved
SRAM1
Reserved
Reserved
Reserved
Reserved
Security/CR Trim
0x4006_4000
0x4006_3000
0x4006_1000
0x4006_0000
0x4005_0000
0x4004_0000
0x4003_C000
0x4003_B000
0x4003_A000
0x4003_9000
0x4003_8000
0x4003_7000
0x4003_6000
0x4003_5800
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
0x4002_9000
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
0x4001_6000
0x4001_5000
0x0000_0000
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
38
CONFIDENTIAL
Reserved
Reserved
Reserved
Reserved
Reserved
RTC
Reserved
Reserved
MFS
CAN Prescaler
Reserved
Reserved
LVD
Reserved
GPIO
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
D/AC
A/DC
Reserved
Base Timer
PPG
Reserved
0x4002_1000
0x4002_0000
Flash
CAN ch.1
MFT unit0
Reserved
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
Flash I/F
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
 メモリマップ (2)
MB9AF421L
0x2008_0000
Reserved
0x2000_1000
0x2000_0000
SRAM1
4Kbytes
Reserved
0x0010_0008
0x0010_0004
0x0010_0000
CR trimming
Security
Reserved
0x0000_FFF8
SA0-7 (8KBx8)
Flash 64Kbytes *
0x0000_0000
*: フラッシュメモリの詳細は『MB9A420L/120L/MB9B120J シリーズ フラッシュプログラミングマ
ニュアル』を参照してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
39
D a t a S h e e t
 ペリフェラル・アドレスマップ
スタート
エンド
アドレス
アドレス
バス
周辺機能
フラッシュメモリ I/F レジスタ
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ unit0
0x4002_1000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
ベースタイマ
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
0x4002_8000
0x4002_8FFF
D/A コンバータ
0x4002_9000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_57FF
低電圧検出
0x4003_5800
0x4003_5FFF
0x4003_6000
0x4003_6FFF
0x4003_7000
0x4003_7FFF
CAN プリスケーラ
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
0x4003_9000
0x4003_9FFF
予約
0x4003_A000
0x4003_AFFF
予約
0x4003_B000
0x4003_BFFF
RTC
0x4003_C000
0x4003_FFFF
予約
0x4004_0000
0x4004_FFFF
予約
0x4005_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
0x4006_1000
0x4006_2FFF
0x4006_3000
0x4006_3FFF
CAN ch.1
0x4006_4000
0x41FF_FFFF
予約
40
CONFIDENTIAL
AHB
APB0
予約
ソフトウェアウォッチドッグタイマ
予約
予約
APB1
APB2
AHB
A/D コンバータ
予約
予約
予約
予約
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
・ INITX=0
INITX 端子が"L"レベルの期間です。
・ INITX=1
INITX 端子が"H"レベルの期間です。
・ SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"0"に設定された状態です。
・ SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"1"に設定された状態です。
・ 入力可
入力機能が使用可能な状態です。
・ 内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
・ Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
・ 設定不可
設定できません。
・ 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
・ アナログ入力可
アナログ入力が許可されています。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
41
D a t a S h e e t
・端子状態一覧表
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
-
INITX 入力
状態
INITX=0
-
デバイス内部
リセット状態
電源安定
INITX=1
-
ランモード
または
スリープ
モード状態
タイマモード,
RTC モード
または
ストップモード状態
電源安定
INITX=1
-
電源安定
INITX=1
SPL=0
SPL=1
GPIO 選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
メイン水晶
発振入力端子/
外部メイン
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
外部メイン
クロック入力
選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
または
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持/
発振停止時*1 は
Hi-Z/内部
入力"0"固定
直前状態
保持/
発振停止時*1 は
Hi-Z/内部
入力"0"固定
直前状態
保持/
発振停止時*1 は
Hi-Z/内部
入力"0"固定
C
INITX
入力端子
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
プルアップ/
入力可
D
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"固定
サブ水晶
発振入力端子/
外部サブ
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
外部サブ
クロック入力選
択時
設定不可
設定不可
設定不可
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
または
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力"0"固定
直前状態保持
直前状態保持/
発振停止時*2 は
Hi-Z/内部
入力"0"固定
直前状態保持/
発振停止時*2 は
Hi-Z/内部
入力"0"固定
NMIX 選択時
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
A
B
E
F
G
H
上記以外の
リソース選択時
GPIO 選択時
42
CONFIDENTIAL
直前状態保持
直前状態保持
直前状態保持
Hi-Z/
内部入力"0"固定
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
-
INITX=0
入力可
入力可
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
設定不可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z
GPIO 選択時
GPIO 選択時
外部割込み
許可選択時
K
上記以外の
リソース選択時
L
上記以外の
リソース選択時
ランモード
または
スリープ
モード状態
タイマモード,
RTC モード
または
ストップモード状態
電源安定
INITX=1
-
電源安定
INITX=1
SPL=0
直前状態保持
直前状態保持
直前状態保持
直前状態保持
M
Hi-Z/
内部入力"0"固定
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"固定/ 内部入力"0"固定/ 内部入力"0"固定/ 内部入力"0"固定/
アナログ
アナログ
アナログ
アナログ
入力可
入力可
入力可
入力可
設定不可
直前状態保持
直前状態保持
直前状態保持
設定不可
設定不可
設定不可
アナログ
出力
選択時
設定不可
設定不可
設定不可
外部割込み
許可選択時
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
上記以外の
リソース
選択時
Hi-Z/
内部入力"0"固定
Hi-Z/
Hi-Z/
Hi-Z/
Hi-Z/
内部入力"0"固定/ 内部入力"0"固定/ 内部入力"0"固定/ 内部入力"0"固定/
アナログ
アナログ
アナログ
アナログ
入力可
入力可
入力可
入力可
直前状態保持
直前状態保持
GPIO 選択時
N
Hi-Z/
内部入力"0"固定
直前状態保持
外部割込み
許可選択時
上記以外の
リソース選択時
Hi-Z/
内部入力"0"固定
直前状態保持
GPIO 選択時
アナログ入力
選択時
SPL=1
直前状態保持
直前状態保持
GPIO 選択時
アナログ入力
選択時
電源安定
INITX=1
プルアップ/
リソース選択時
J
デバイス内部
リセット状態
プルアップ/
JTAG
選択時
I
INITX 入力
状態
GPIO
選択時
*3
直前状態
保持
Hi-Z/
内部入力"0"固定
*4
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
*1: サブタイマモード, 低速 CR タイマモード, ストップモード, RTC モードは発振が停止します。
*2: ストップモードは発振が停止します。
*3: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力
"0"固定です。
*4: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"固
定です。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
43
D a t a S h e e t
 電気的特性
1. 絶対最大定格
項目
記号
電源電圧*1, *2
アナログ電源電圧*1, *3
アナログ基準電圧*1, *3
VCC
AVCC
AVRH
入力電圧*1
VI
定格値
最小
最大
VSS - 0.5
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≦6.5 V)
VSS + 6.5
AVCC + 0.5
(≦6.5 V)
VCC + 0.5
(≦6.5 V)
+2
+20
10
20
4
12
100
50
- 10
- 20
-4
- 12
- 100
- 50
350
+ 150
VSS - 0.5
VSS - 0.5
1
アナログ端子入力電圧*
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
ICLAMP
Σ[ICLAMP]
-2
"L"レベル最大出力電流*4
IOL
-
"L"レベル平均出力電流*5
IOLAV
-
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*4
IOH
-
"H"レベル平均出力電流*5
IOHAV
-
最大クランプ電流
最大総クランプ電流
"L"レベル最大総出力電流
"L"レベル平均総出力電流*6
単位
備考
V
V
V
V
V
5 V トレラント
V
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mW
°C
*7
*7
4 mA タイプ
12 mA タイプ
4 mA タイプ
12 mA タイプ
4 mA タイプ
12 mA タイプ
4 mA タイプ
12 mA タイプ
"H"レベル最大総出力電流
∑IOH
6
"H"レベル平均総出力電流*
∑IOHAV
消費電力
PD
保存温度
TSTG
- 55
*1: VSS = AVSS = 0 V を基準にした値です。
*2: VCC は VSS - 0.5 V より低くなってはいけません。
*3: 電源投入時など VCC + 0.5 V を超えてはいけません。
*4: 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*5: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
*6: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定しま
す。
44
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
*7:
・ 該当端子については、
「端子機能一覧」、
「入出力回路形式」を参照してください。
・ 推奨動作条件内でご使用ください。
・ +B 入力は直流電圧(電流)でご使用ください。
・ +B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
・ +B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下に
なるように電流制限抵抗の値を設定してください。
・ 低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイ
オードを通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼ
すことがあります。そのため+B 入力時には Vcc、AVcc の電位が推奨動作条件を超えないよう
にしてください。
・ 本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行って
いる場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完
全な動作を行うことがあります。
・ 推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
resistor
P-ch
Digital output
+B input (0V~16V)
N-ch
Digital input
R
AVCC
Analog input
<注意事項>
絶対最大定格を超えるストレス（電圧, 電流, 温度など)の印加は、半導体デバイスを破壊する可能
性があります。したがって、定格を一項目でも超えることのないようご注意ください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
45
D a t a S h e e t
2.
推奨動作条件
(VSS = AVSS = AVRL = 0.0V)
項目
電源電圧
アナログ電源電圧
アナログ基準電圧
記号
条件
VCC
AVCC
AVRH
AVRL
CS
4 層基板
実装時
規格値
最小
最大
2.7*2
2.7
2.7
AVSS
1
5.5
5.5
AVCC
AVSS
10
単位
V
V
V
V
μF
備考
AVCC=VCC
平滑コンデンサ容量
レギュレータ用*1
FPT-64P-M39,
- 40
+ 105
°C
動 FPT-52P-M02,
作 FPT-64P-M38,
TA
単層
温 FPT-48P-M49,
両面基板
- 40
+ 85
°C
度 LCC-64P-M25,
実装時
LCC-48P-M74
*1: 平滑コンデンサの接続方法は、
「■デバイス使用上の注意」の「・C 端子について」を参照してく
ださい。
*2: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メ
イン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
<注意事項>
推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値
は、すべてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条
件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
46
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
3.
直流規格
(1) 電流規格
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
記号
端子名
条件
PLL
ランモード
ラン
モード
電流
ICC
VCC
スリープ
モード
電流
*1:
*2:
*3:
*4:
*5:
*6:
ICCS
CPU: 40 MHz,
周辺: 40 MHz
フラッシュ実行
CPU: 40 MHz,
周辺クロック停止
フラッシュ実行,
NOP 動作
CPU: 40 MHz,
周辺: 40 MHz
RAM 実行
規格値
標準
最大
単位 備考
15.5
16
mA *1, *5
9
10.6
mA *1, *5
14
15
mA *1, *5
高速 CR
ランモード
CPU/周辺: 4 MHz*2
フラッシュ実行
1.7
3.0
mA *1
サブ
ランモード
CPU/周辺: 32 kHz
32 kHz 水晶発振
フラッシュ実行
63
900
μA
*1, *6
低速 CR
ランモード
CPU/周辺: 100 kHz
フラッシュ実行
88
920
μA
*1
周辺: 40 MHz
9
12
mA *1, *5
周辺: 4 MHz*2
1
2.1
mA *1
周辺: 32 kHz
58
880
μA
*1, *6
周辺: 100 kHz
71
890
μA
*1
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
全ポート固定時
トリミングにて 4 MHz に設定した場合
TA=+25°C, VCC=5.5 V
TA=+105°C, VCC=5.5 V
水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
47
D a t a S h e e t
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
記号
端子名
ICCT
タイマ
モード
電流
ICCT
VCC
RTC
モード
電流
ICCR
ストップ
モード
電流
ICCH
*1:
*2:
*3:
*4:
規格値
標準
最大
条件
TA = + 25°C,
LVD off 時
メイン
タイマモード TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
サブ
タイマモード TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
RTC モード
TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
ストップモード
TA = +105°C,
LVD off 時
単位 備考
1.8
2.1
mA *1, *3
-
2.7
mA *1, *3
13
44
μA
*1, *4
-
730
μA
*1, *4
10
38
μA
*1, *4
-
570
μA
*1, *4
9
32
μA
*1
-
540
μA
*1
全ポート固定時
VCC=5.5 V
水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
・ LVD 電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
低電圧検出回路
(LVD)
電源電流
記号
ICCLVD
端子名
VCC
条件
規格値
標準
最大
単位
備考
リセット発生用
動作時
0.13
0.3
μA
未検出時
割込み発生用
動作時
0.13
0.3
μA
未検出時
・ フラッシュメモリ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
記号
端子名
条件
フラッシュメモリ
書込み/消去電流
ICCFLASH
VCC
書込み/
消去時
48
CONFIDENTIAL
規格値
標準
最大
9.5
11.2
単位
備考
mA
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・ A/D コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
記号
端子名
電源電流
ICCAD
AVCC
基準
電源電流
ICCAVRH
AVRH
条件
A/D 動作時
A/D 停止時
A/D 動作時
AVRH=5.5 V
A/D 停止時
AVRH=5.5 V
規格値
標準
最大
単位
0.7
0.13
0.9
13
mA
μA
1.1
1.97
mA
0.1
1.7
μA
備考
・ D/A コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+105°C)
項目
電源電流
記号
IDDA
端子名
条件
AVCC
動作時
AVCC = 3.3 V
動作時
AVCC = 5.0 V
停止時
IDSA
規格値
標準
最大
単位
備考
315
380
μA
*
475
580
μA
*
-
8
μA
*
*: 無負荷時
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
49
D a t a S h e e t
(2) 端子特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
"H"レベル
入力電圧
(ヒステリシ
ス入力)
"L"レベル
入力電圧
(ヒステリシ
ス入力)
記号
VIHS
VILS
端子名
CMOS
ヒステリシス
入力端子,
MD0, MD1
5V
トレラント
入力端子
CMOS
ヒステリシス
入力端子,
MD0, MD1
5V
トレラント
入力端子
4mA
タイプ
"H"レベル
出力電圧
VOH
12mA
タイプ
4mA
タイプ
"L"レベル
出力電圧
VOL
12mA
タイプ
入力リーク
電流
プルアップ
抵抗値
RPU
入力容量
CIN
50
CONFIDENTIAL
IIL
最小
規格値
標準
最大
-
VCC×0.8
-
VCC + 0.3
V
-
VCC×0.8
-
VSS + 5.5
V
-
VSS - 0.3
-
VCC×0.2
V
-
VSS - 0.3
-
VCC×0.2
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
VSS
-
0.4
V
VSS
-
0.4
V
条件
VCC ≧ 4.5 V,
IOH = - 4 mA
VCC < 4.5 V,
IOH = - 2 mA
VCC ≧ 4.5 V,
IOH = - 12 mA
VCC < 4.5 V,
IOH = - 8 mA
VCC ≧ 4.5 V,
IOL = 4 mA
VCC < 4.5 V,
IOL = 2 mA
VCC ≧ 4.5 V,
IOL = 12 mA
VCC < 4.5 V,
IOL = 8 mA
単位 備考
-
-
-5
-
+5
μA
プルアップ
端子
VCC, VSS,
AVCC,
AVSS, AVRH,
AVRL
以外
VCC ≧ 4.5 V
VCC < 4.5 V
33
-
50
-
90
180
kΩ
-
-
5
15
pF
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
記号 端子名
fCH
tCYLH
-
X0,
X1
tCF,
tCR
条件
規格値
最小
最大
VCC≧4.5 V
VCC < 4.5 V
PWH/tCYLH,
PWL/tCYLH
4
4
4
20.83
48
20
48
250
45
-
-
単位
備考
MHz
水晶振動子接続時
MHz
ns
外部クロック時
外部クロック時
55
%
外部クロック時
5
ns
外部クロック時
マスタクロック
ベースクロック
fCC
40
MHz
(HCLK/FCLK)
内部動作クロック
1
f
40
MHz
APB0 バスクロック*2
周波数*
CP0
fCP1
40
MHz APB1 バスクロック*2
fCP2
40
MHz APB2 バスクロック*2
ベースクロック
tCYCC
25
ns
(HCLK/FCLK)
内部動作クロック
t
25
ns
APB0 バスクロック*2
CYCP0
サイクル時間*1
tCYCP1
25
ns
APB1 バスクロック*2
tCYCP2
APB2 バスクロック*2
25
ns
*1: 各内部動作クロックの詳細については、
『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER
2-1:クロック』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「■ブロックダイヤグラム」を参照してく
ださい。
fCM
-
-
-
40
MHz
X0
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
51
D a t a S h e e t
(2) サブクロック入力規格
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
入力周波数
記号 端子名
条件
-
fCL
規格値
最小 標準 最大
-
32.768
-
単位
kHz
備考
水晶振動子
接続時
外部クロック時
外部クロック時
32
100
kHz
10
31.25
μs
PWH/tCYLL,
入力クロックパルス幅
45
55
%
外部クロック時
PWL/tCYLL
*: ご使用する水晶振動子については、
「■デバイス使用上の注意」の「・サブクロック用水晶振動子に
ついて」を参照してください。
入力クロック周期
tCYLL
X0A,
X1A
X0A
52
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(3) 内蔵 CR 発振規格
・内蔵高速 CR
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
クロック周波数
周波数安定時間
記号
fCRH
規格値
単位
最小 標準 最大
条件
TA = + 25°C,
3.6 V < VCC ≦ 5.5 V
TA =0°C～+ 85°C,
3.6 V < VCC ≦ 5.5 V
TA = - 40°C～+ 105°C,
3.6 V < VCC ≦5.5 V
TA = + 25°C,
2.7 V ≦ VCC ≦ 3.6 V
TA = - 20°C～+ 85°C,
2.7 V ≦ VCC ≦ 3.6 V
TA = - 20°C～+ 105°C,
2.7 V ≦ VCC ≦ 3.6 V
TA = - 40°C～+ 105°C,
2.7 V ≦ VCC ≦ 3.6 V
3.92
4
4.08
3.9
4
4.1
3.88
4
4.12
3.94
4
4.06
トリミング時*1
MHz
3.92
4
4.08
3.9
4
4.1
3.88
4
4.12
TA = - 40°C～+ 105°C
2.8
4
5.2
-
-
-
30
tCRWT
備考
非トリミング時
μs
*2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度
トリミング値に使用した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値
設定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できます。
・内蔵低速 CR
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
条件
クロック周波数
fCRL
-
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
規格値
単位
最小 標準 最大
50
100
150
備考
kHz
53
D a t a S h e e t
(4-1) メイン PLL の使用条件(メイン PLL の入力クロックにメインクロックを使用)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
4
16
MHz
PLL 逓倍率
逓倍
5
37
PLL マクロ発振クロック周波数
fPLLO
75
150
MHz
メイン PLL クロック周波数*2
fCLKPLL
40
MHz
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1:クロック』を参照してください。
(4-2) メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
記号
最小
規格値
標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
3.8
4
4.2
MHz
PLL 逓倍率
19
35
逓倍
PLL マクロ発振クロック周波数
fPLLO
72
150
MHz
メイン PLL クロック周波数*2
fCLKPLL
40
MHz
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1:クロック』を参照してください。
(注意事項) メイン PLL のソースクロックには、必ず周波数トリミングを行った高速 CR クロック
(CLKHC)を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を
超えないようにしてください。
メイン PLL 接続図
メインクロック(CLKMO)
高速 CR クロック(CLKHC)
K 分周
PLL 入力
クロック
メイン
PLL
PLL マクロ
発振クロック
M 分周
メイン PLL
クロック
(CLKPLL)
N 分周
54
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(5) リセット入力規格
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
(6) パワーオンリセットタイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
電源立上り時間
tVCCR
電源断時間
パワーオンリセット
解除までの時間
tOFF
端子名
VCC
tPRT
規格値
単位
最小
最大
0
-
ms
1
-
ms
0.34
3.15
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
tVCCR
tPRT
Internal reset
CPU Operation
Reset active
tOFF
Release
start
用語解説
・ VCC_minimum : 推奨動作条件(VCC)の下限電圧
・ VDHminimum : 低電圧検出リセット検出電圧最小値(SVHR=00000 時)。
「7.低電圧検出特性」を参照してください。
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
55
D a t a S h e e t
(7) ベースタイマ入力タイミング
・ タイマ入力タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH,
tTIWL
TIOAn/TIOBn
(ECK, TIN として
使用するとき)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
・ トリガ入力タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
条件
入力パルス幅
tTRGH,
tTRGL
TIOAn/TIOBn
(TGIN として
使用するとき)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項) tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「■ブロックダイヤグラム」を
参照してください。
56
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(8) CSIO/UART タイミング
・ CSIO (SPI = 0, SCINV = 0)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
57
D a t a S h e e t
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
マスタモード
tSLSH
SCK
tSHSL
VIH
VIH
tF
VIL
VIL
VIH
tR
tSLOVE
SOT
SIN
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
58
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・ CSIO (SPI = 0, SCINV = 1)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小 最大
VCC≧4.5 V
単位
最小 最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
59
D a t a S h e e t
tSCYC
SCK
VOH
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
SIN
tSLIXI
VIH
VIL
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
tF
tSHOVE
VOH
VOL
tIVSLE
SIN
VIL
VIL
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
60
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・ 同期シリアル(SPI = 1, SCINV = 0)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 30
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
61
D a t a S h e e t
tSCYC
VOH
SCK
VOL
tSOVLI
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
VIH
VIL
マスタモード
tSLSH
VIH
SCK
SOT
VIL
tF
*
VOH
VOL
tIVSLE
SIN
VIL
tSHSL
tR
VIH
VIH
tSHOVE
VOH
VOL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
*: TDR レジスタにライトすると変化
62
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 1)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小 最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 30
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
63
D a t a S h e e t
VOH
SCK
VOH
VOL
tSOVHI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VIH
VIL
マスタモード
tR
SCK
VIL
tF
tSHSL
VIH
VIH
tSLSH
VIL
VIL
tSLOVE
VOH
VOL
SOT
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
・ UART 外部クロック入力 (EXT = 1)
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSLSH
tSHSL
tF
tR
CL = 30 pF
tR
SCK
64
CONFIDENTIAL
VIL
規格値
最小
最大
条件
tF
tSHSL
VIH
tCYCP + 10
tCYCP + 10
-
VIH
VIL
5
5
単位
備考
ns
ns
ns
ns
tSLSH
VIL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(9) 外部入力タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
条件
規格値
単位
最小
最大
備考
A/D コンバータ
トリガ入力
フリーランタイマ
FRCKx
2tCYCP*1
ns
入力クロック
インプット
tINH,
入力パルス幅
ICxx
tINL
キャプチャ
DTTIxX
2tCYCP*1
ns 波形ジェネレータ
IGTRG
2tCYCP*1
ns PPG IGBT モード
1
*2
2tCYCP + 100*
ns 外部割込み,
INTxx,
NMIX
*3
500
ns NMI
*1: tCYCP は APB バスクロックのサイクル時間です。A/D コンバータ, 多機能タイマ, 外部割込みが接続
されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
*2: ランモード, スリープモード時
*3: タイマモード, RTC モード, ストップモード時
ADTG
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
65
D a t a S h e e t
2
(10) I C タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
条件
Standard-mode Fast-mode
単位 備考
最小
最大 最小 最大
SCL クロック周波数
fSCL
0
100
0
400 kHz
(反復)「スタート」条件
ホールド時間
tHDSTA
4.0
0.6
μs
SDA↓→SCL↓
SCL クロック"L"幅
tLOW
4.7
1.3
μs
SCL クロック"H"幅
tHIGH
4.0
0.6
μs
反復「スタート」条件
セットアップ時間
tSUSTA
4.7
0.6
μs
SCL↑→SDA↓
CL = 30 pF,
データホールド時間
R = (Vp/IOL)*1
tHDDAT
0
3.45*2
0
0.9*3
μs
SCL↓→SDA↓↑
データセットアップ時間
tSUDAT
250
100
ns
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
tSUSTO
4.0
0.6
μs
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
tBUF
4.7
1.3
μs
バスフリー時間
ノイズフィルタ
tSP
2 tCYCP*4
2 tCYCP*4
ns
*1: R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL
は VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満た
していなければなりません。
*3: Fast-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件
tSUDAT≧250 ns を満足しなければなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。
SDA
SCL
66
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(11) JTAG タイミング
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+105°C)
項目
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
記号
端子名
TCK,
TMS, TDI
TCK,
tJTAGH
TMS, TDI
TCK,
TDO 遅延時間
tJTAGD
TDO
(注意事項) 外部負荷容量 CL = 30 pF 時
tJTAGS
条件
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
規格値
最小
最大
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
TCK
TMS/TDI
TDO
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
67
D a t a S h e e t
5.
12 ビット A/D コンバータ
・A/D 変換部電気的特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 105°C)
規格値
標準
最大
-
± 2.0
± 1.5
12
± 4.5
± 2.5
bit
LSB
LSB
ANxx
-
±8
± 15
mV
VFST
ANxx
-
AVRH ± 8
AVRH ± 15
mV
-
-
サンプリング時間*2
コンペアクロック周期*3
動作許可状態遷移時間
アナログ入力容量
tS
tCCK
tSTT
CAIN
-
0.8*1
1.0*1
0.24
40
-
-
μs
μs
μs
ns
μs
pF
アナログ入力抵抗
RAIN
-
-
-
-
-
-
-
10
1000
1.0
9.7
1.5
2.2
4
LSB
-
ANxx
-
-
5
μA
項目
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジション
電圧
フルスケール
トランジション電圧
変換時間
チャネル間ばらつき
アナログポート
入力リーク電流
アナログ入力電圧
記号
端子名
-
-
VZT
最小
単位
kΩ
備考
AVRH =
2.7 V～5.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
ANxx
AVSS
AVRH
V
AVRH
2.7
AVCC
基準電圧
V
AVRL
AVSS
AVSS
*1: 変換時間は サンプリング時間 (tS) ＋ コンペア時間 (tC) の値です。
最小変換時間の条件は、以下の通りです。
AVCC≧4.5 V HCLK=25 MHz サンプリング時間 : 240 ns, コンペア時間 : 560 ns
AVCC＜4.5 V HCLK=40 MHz サンプリング時間 : 300 ns, コンペア時間 : 700 ns
必ずサンプリング時間(tS), コンペアクロック周期(tCCK)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定については、
『FM3 ファミリ ペリフェラルマニュ
アル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「■ブロックダイヤグラム」を参照し
てください。
サンプリングおよびコンペアクロックはベースクロック(HCLK)を元に生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(tC) は (式 2)の値です。
68
CONFIDENTIAL
-
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
コンパレータ
REXT
ANxx
RAIN
アナログ
信号発生源
CAIN
(式 1) tS ≧ ( RAIN + REXT ) ×CAIN × 9
tS:
RAIN:
CAIN:
REXT:
サンプリング時間
A/D の入力抵抗 = 1.3 kΩ ch.0～ch.2, ch.4, ch.5 4.5 V≦AVCC≦5.5 V の場合
A/D の入力抵抗 = 1.5 kΩ ch.12～ch.14 4.5 V≦AVCC≦5.5 V の場合
A/D の入力抵抗 = 1.9 kΩ ch.0～ch.2, ch.4, ch.5 4.5 V≦AVCC≦5.5 V の場合
A/D の入力抵抗 = 2.2 kΩ ch.12～ch.14 2.7 V≦AVCC < 4.5 V の場合
A/D の入力容量 = 9.7 pF 2.7 V≦AVCC≦5.5 V の場合
外部回路の出力インピーダンス
(式 2) tC＝tCCK × 14
tC:
tCCK:
コンペア時間
コンペアクロック周期
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
69
D a t a S h e e t
・12 ビット A/D コンバータの用語の定義
・ 分解能:
A/D コンバータにより識別可能なアナログ変化
・ 積分直線性誤差: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
・ 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVRL
AVRH
AVRL
AVRH
アナログ入力
=
デジタル出力 N の微分直線性誤差
=
N:
VZT:
VFST:
VNT:
CONFIDENTIAL
アナログ入力
デジタル出力 N の積分直線性誤差
1LSB =
70
(実測値)
0x(N-2)
0x001
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
6.
10 ビット D/A コンバータ
 D/A 変換部電気的特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40℃～ + 105℃)
項目
分解能
記号
積分直線性誤差
微分直線性誤差
tC20
tC100
INL
DNL
出力電圧オフセット
VOFF
変換時間
アナログ出力
インピーダンス
出力不定期間
*: 無負荷時
RO
tR
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
端子名
DAx
最小
0.47
2.37
- 4.0
- 0.9
- 20.0
3.10
2.0
-
規格値
単位
標準 最大
0.58
2.90
3.80
-
10
0.69
3.43
+ 4.0
+ 0.9
10.0
+ 5.4
4.50
70
bit
μs
μs
LSB
LSB
mV
mV
kΩ
MΩ
ns
備考
負荷 20 pF 時
負荷 100 pF 時
*
*
0x000 設定時
0x3FF 設定時
D/A 動作時
D/A 停止時
71
D a t a S h e e t
7.
低電圧検出特性
(1) 低電圧検出リセット
(TA = - 40°C～+ 105°C)
項目
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
記号
条件
最小
規格値
標準 最大
単位
備考
2.25
2.45
2.65
V
電圧降下時
2.30
2.50
2.70
V
電圧上昇時
2.39
2.60
2.81
V
電圧降下時
SVHR*1 = 00001
SVHR = 0000 の規格値
V
電圧上昇時
2.48
2.70
2.92
V
電圧降下時
SVHR*1 = 00010
SVHR = 0000 の規格値
V
電圧上昇時
2.58
2.80
3.02
V
電圧降下時
SVHR*1 = 00011
SVHR = 0000 の規格値
V
電圧上昇時
2.76
3.00
3.24
V
電圧降下時
SVHR*1 = 00100
SVHR = 0000 の規格値
V
電圧上昇時
2.94
3.20
3.46
V
電圧降下時
SVHR*1 = 00101
SVHR = 0000 の規格値
V
電圧上昇時
3.31
3.60
3.89
V
電圧降下時
SVHR*1 = 00110
SVHR = 0000 の規格値
V
電圧上昇時
3.40
3.70
4.00
V
電圧降下時
SVHR*1 = 00111
SVHR = 0000 の規格値
V
電圧上昇時
3.68
4.00
4.32
V
電圧降下時
SVHR*1 = 01000
SVHR = 0000 の規格値
V
電圧上昇時
3.77
4.10
4.43
V
電圧降下時
SVHR*1 = 01001
SVHR = 0000 の規格値
V
電圧上昇時
3.86
4.20
4.54
V
電圧降下時
SVHR*1 = 01010
SVHR = 0000 の規格値
V
電圧上昇時
8160×
LVD 安定待ち時間
tLVDW
μs
tCYCP*2
LVD 検出遅延時間
tLVDDL
200
μs
*1: 低電圧検出電圧設定レジスタ(LVD_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000
に初期化されます。
*2: tCYCP は APB2 バスクロックのサイクル時間です。
72
CONFIDENTIAL
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
SVHR*1 = 00000
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(2) 低電圧検出割込み
(TA = - 40°C～+ 105°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
tLVDW
条件
規格値
最小 標準 最大
単位
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
3.02
3.13
3.24
3.35
3.46
3.56
3.89
4.00
4.00
4.10
4.32
4.43
4.43
4.54
4.54
4.64
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
-
-
8160×
tCYCP*
μs
LVD 検出遅延時間
tLVDDL
*: tCYCP は APB2 バスクロックのサイクル時間です。
-
200
μs
SVHI = 00011
SVHI = 00100
SVHI = 00101
SVHI = 00110
SVHI = 00111
SVHI = 01000
SVHI = 01001
SVHI = 01010
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
-
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
73
D a t a S h e e t
8.
フラッシュメモリ書込み/消去特性
(1)書込み/消去時間
(VCC = 2.7V～5.5V, TA = - 40°C～+ 105°C)
項目
規格値
標準*
最大*
単位
備考
セクタ消去時間
0.3
0.7
s
内部での消去前書込み時間を含む
ハーフワード(16 ビット)
システムレベルのオーバヘッド時間は
16
282
μs
書込み時間
除く
チップ消去時間
2.4
5.6
s
内部での消去前書込み時間を含む
*: 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です。
(2)書込みサイクルとデータ保持時間
消去/書込みサイクル
(cycle)
保持時間(年)
1,000
20 *
10,000
10 *
備考
*: 平均温度+85℃時
74
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
9.
スタンバイ復帰時間
(1)復帰要因：割込み
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 2.7V～5.5V, TA = - 40°C～+ 105°C)
項目
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
規格値
標準
最大*
サブタイマモード
43
83
μs
310
620
μs
534
724
μs
479
μs
RTC モード,
278
ストップモード
*: 規格値の最大値は内蔵 CR の精度に依存します。
備考
μs
tCYCC
tICNT
単位
・ スタンバイ復帰動作例(外部割込み復帰時*)
External
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 外部割込みは立下りエッジ検出設定時
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
75
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存しま
す。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モー
ド』を参照してください。
76
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
(2)復帰要因：リセット
リセット解除からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 2.7V～5.5V, TA = - 40°C～+ 105°C)
項目
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
低速 CR タイマモード
tRCNT
サブタイマモード
規格値
単位
標準
最大*
149
264
μs
149
264
μs
318
603
μs
308
583
μs
443
μs
RTC モード,
248
ストップモード
*: 規格値の最大値は内蔵 CR の精度に依存します。
備考
・ スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
Start
77
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・ 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
・ パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオン
リセット/低電圧検出リセット時は、
「■電気的特性 4. 交流規格 (6)パワーオンリセッ
トタイミング」を参照してください。
・ リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時
間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。
78
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
 オーダ型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
パッケージ
MB9AF421KWQN-G-JNE2
64 Kbyte
4 Kbyte
プラスチック・QFN
(0.5 mm ピッチ), 48 ピン
(LCC-48P-M74)
MB9AF421KPMC-G-JNE2
64 Kbyte
4 Kbyte
プラスチック・LQFP
(0.5 mm ピッチ), 48 ピン
(FPT-48P-M49)
MB9AF421KPMC1-G-JNE2
64 Kbyte
4 Kbyte
プラスチック・LQFP
(0.65 mm ピッチ), 52 ピン
(FPT-52P-M02)
型格
MB9AF421LPMC1-G-JNE2
64 Kbyte
4 Kbyte
プラスチック・LQFP
(0.5 mm ピッチ), 64 ピン
(FPT-64P-M38)
MB9AF421LPMC-G-JNE2
64 Kbyte
4 Kbyte
プラスチック・LQFP
(0.65 mm ピッチ), 64 ピン
(FPT-64P-M39)
MB9AF421LWQN-G-JNE2
64 Kbyte
4 Kbyte
プラスチック・ QFN
(0.5 mm ピッチ), 64 ピン
(LCC-64P-M25)
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
包装
トレイ
79
D a t a S h e e t
 パッケージ・外形寸法図
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
（FPT-64P-M38）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
10.00 ± 0.10(.394 ± .004)SQ
48
0.145± 0.055
(.006 ± .002)
33
49
Details of "A" part
32
0.08(.003)
+0.20
1.50 –0.10
(Mounting height)
.059 +.008
–.004
0.25(.010)
0~8°
INDEX
64
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
80
CONFIDENTIAL
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
17
M
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
プラスチック・LQFP, 64ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-64P-M39)
プラスチック・LQFP, 64ピン
（FPT-64P-M39）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
14.00±0.20(.551±.008)SQ
*12.00±0.10(.472±.004)SQ
48
0.145±0.055
(.006±.002)
33
Details of "A" part
32
49
1.50 +0.20
–0.10
.059 +.008
–.004
0.10(.004)
INDEX
64
16
0.65(.026)
C
0.32±0.05
(.013±.002)
March 31, 2015, MB9A420L_DS706-00054-2v0-J
0.10±0.10
(.004±.004)
0.25(.010)BSC
"A"
0.13(.005) M
2010-2013 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-4-3
CONFIDENTIAL
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
17
1
0~8˚
単位：mm（inches）
注意：括弧内の値は参考値です 。
81
D a t a S h e e t
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
（FPT-48P-M49）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
37
24
0.08(.003)
48
13
"A"
1
C
CONFIDENTIAL
0°~8°
0.10 ± 0.10
(.004 ± .004)
(Stand off)
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
82
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
0.50(.020)
Details of "A" part
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
単位：mm （inches）
注意：括弧内の値は参考値です。
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
プラスチック・LQFP, 52ピン
(FPT-52P-M02)
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
10.00 × 10.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.32 g
コード（参考）
P-LFQFP52-10 × 10-0.65
プラスチック・LQFP, 52ピン
(FPT-52P-M02)
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00±0.20(.472±.008)SQ
*10.00±0.10(.394±.004)SQ
39
0.145±0.055
(.006±.002)
27
40
Details of "A" part
26
+0.20
1.50 –0.10
+.008 (Mounting height)
.059 –.004
0.25(.010)
INDEX
0.10(.004)
52
14
"A"
1
13
0.65(.026)
C
2010 FUJITSU SEMICONDUCTOR LIMITED F52002Sc-2-1
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
0~8˚
+0.065
0.30 –0.035
+.0026
.012 –.0014
0.13(.005)
M
0.50±0.20
(.020±.008)
0.10±0.10
(.004±.004)
(Stand off)
0.60±0.15
(.024±.006)
単位：mm（inches）
注意：括弧内の値は参考値です 。
83
D a t a S h e e t
プラスチック・QFN, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.12 g
(LCC-48P-M74)
プラスチック・QFN, 48ピン
（LCC-48P-M74）
7.00±0.10
(.276±.004)
INDEX AREA
4.65±0.15
(.183±.006)
7.00±0.10
(.276±.004)
4.65±0.15
(.183±.006)
+0.05
0.25 -0.07
(.010 +.002
-.003 )
1PIN CORNER
C0.30(C.020)
0.75±0.05
(.030±.002)
0.50±0.05
(.020±.002)
0.02 +0.03
-0.02
(0.20)
((.008))
C
0.50(.020)
(TYP)
(.0008 +.0012
-.0008 )
2013 FUJITSU SEMICONDUCTOR LIMITED HMbC48-74Sc-1-1
84
CONFIDENTIAL
単位：mm（inches）
注意：括弧内の値は参考値です 。
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm × 9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.21 g
(LCC-64P-M25)
プラスチック・QFN, 64ピン
(LCC-64P-M25)
9.00±0.10
(.354±.004)
INDEX AREA
7.20±0.15
(.283±.006)
9.00±0.10
(.354±.004)
7.20±0.15
(.283±.006)
0.25±0.05
(.010±.002)
1PIN CORNER
C0.50(C.020)
0.75±0.05
(.030±.002)
(0.20)
((.008))
C
0.40±0.05
(.016±.002)
0.02 +0.03
-0.02
(.0008 +.0012
-.0008 )
2013 FUJITSU SEMICONDUCTOR LIMITED HMbC64-25Sc-1-1
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
0.50(.020)
(TYP)
単位：mm（inches）
注意：括弧内の値は参考値です 。
85
D a t a S h e e t
 主な変更内容
ページ
場所
Revision 0.1
Revision 0.2
Revision 1.0
2
■特長
3
■特長
4
■特長
6
17
29
37
45
46,47
47
53
64
66
69
70,71
72
73,75
-
Initial release
-
社名変更および記述フォーマットの変換
-
Preliminary → Full Production
I2C 動作モードの名称を訂正
A/D コンバータの変換時間を変更
MFT の A/D 起動コンペアのチャネル数を訂正
・内蔵高速 CR 精度の注釈を追記
・MFT の A/D 起動コンペアのチャネル数を訂正
■品種構成
■端子機能一覧
・端子番号別
■入出力回路形式
■ブロックダイヤグラム
■電気的特性
2. 推奨動作条件
■電気的特性
3. 直流規格 (1)電流規格
■電気的特性
3. 直流規格 (1)電流規格
・A/D コンバータ電流
■電気的特性
3. 直流規格
(6)パワーオンリセットタイミング
■電気的特性
4. 交流規格
(10)I2C タイミング
■電気的特性
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
■電気的特性
6. 10 ビット D/A コンバータ
・D/A 変換部電気的特性
■電気的特性
7. 低電圧検出特性
■電気的特性
8. フラッシュメモリ書込み/消去特性
■電気的特性
9. スタンバイ復帰時間
■パッケージ・外形寸法図
82,83
Revision 2.0
26
入出力回路形式
■メモリマップ
39
・メモリマップ(2)
■電気的特性
44, 45
1. 絶対最大定格
■電気的特性
46
2. 推奨動作条件
■電気的特性
47, 48
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
54
(4-1) メイン PLL の使用条件
(4-2) メイン PLL の使用条件
86
CONFIDENTIAL
変更箇所
P80,P81,P82 の入出力回路形式を訂正
分類 L を追記
MFT の A/D 起動コンペアのチャネル数を訂正
基準電圧 AVRH の最小値を訂正
規格値の”TBD”を変更
・電源電流の端子名を訂正
・A/D 停止時の規格を追記
・基準電源電流の A/D 停止時の備考を追記
規格値の”TBD”を変更
・I2C 動作モードの名称を訂正
・ノイズフィルタの規格を訂正
・ゼロトランジション電圧/フルスケールトランジション電圧を変更
・変換時間/サンプリング時間/コンペアクロック周期の最小値を変更
・動作許可状態遷移時間を訂正
・基準電圧 AVRH の最小値を訂正
・注釈の説明文を訂正
・(暫定値)の記載を削除
・(暫定値)の記載を削除
SVHR と SVHI の値を訂正
・規格値の”TBD”を変更
・標準の規格値を変更
・書込みサイクルとデータ保持期間の注釈を訂正
・(目標値)の記載を削除
規格値の”TBD”を変更
LCC-48P-M74 と LCC-64P-M25 の図を追記
+B 入力可能な回路形式に追記
フラッシュメモリのセクタ構成の概略を追記
・最大クランプ電流を追加。
・+B 入力について追加。
電源電圧が最小値未満について追記
・条件の表記を変更
・メインタイマモード電流を追加
メイン PLL 接続図を追加
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
ページ
55
57-64
68
79
場所
■電気的特性
4. 交流規格
(6) パワーオンリセットタイミング
■電気的特性
4. 交流規格
(7) CSIO/UART タイミング
■電気的特性
5. 12 ビット A/D コンバータ
■オーダ型格
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
変更箇所
タイミング図を変更
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標
準値を追加
型格の表記を変更
87
D a t a S h e e t
88
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015
D a t a S h e e t
March 31, 2015, MB9A420L_DS706-00054-2v0-J
CONFIDENTIAL
89
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2013-2015 Cypress All rights reserved.
商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
90
CONFIDENTIAL
MB9A420L_DS706-00054-2v0-J, March 31, 2015