3.1 MB

本ドキュメントは Cypress (サイプレス) 製品に関する情報が記載されております。本ドキュメント
には、仕様の開発元企業として「スパンション」または「Spansion」の名が記載されておりますが、
これらの製品は Cypress が新規および既存のお客様に引き続き提供してまいります。
商品仕様の継続性について
Cypress 製品として提供することに伴う商品仕様としての変更はなく、ドキュメントとしての変更も
ありません。また本ページのお知らせは、変更情報として追記いたしません。本ドキュメントに変更
情報が記載されている場合、それは本お知らせを除いた前版からの変更点です。なお、今後改訂は必
要に応じて行われますが、その際の変更内容は改訂後のドキュメントに記載いたします。
オーダ型格および品名について
Cypress は既存のオーダ型格および品名を引き続きサポートいたします。これらの製品をご注文の際
は、このドキュメントに記載されているオーダ型格および品名をご使用ください。
詳しいお問い合わせ先
Cypress 製品およびそのソリューションの詳細につきましては、お近くの営業所へお問い合わせくだ
さい。
サイプレスについて
サイプレス (銘柄コード:CY) は、車載や産業機器、ネットワーキング プラットフォームから高機能
民生機器およびモバイル機器まで、今日の最先端組み込みシステム向けに高性能で高品質のソリュー
TM
TM
ションを提供します。NOR フラッシュ メモリや F-RAM 、SRAM、Traveo マイクロコントロー
®
ラー、業界唯一の PSoC プログラマブル システムオンチップ ソリューション、アナログおよび
®
PMIC Power Management IC、CapSense 静電容量タッチセンシング コントローラー、Wireless
®
BLE Bluetooth Low-Energy、USB コネクティビティ ソリューションなど、幅広い差別化製品ポート
フォリオを、一貫した革新性と業界最高クラスの技術サポート、比類のないシステム バリューとと
もにグローバルに提供します。
MB9A130LB シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF131KB/LB, MB9AF132KB/LB
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9A130LB_DS706-00066
CONFIDENTIAL
Revision 2.0
Issue Date June 9, 2015
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際に
はあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更または
中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定が
完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要となる
生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは修正版
において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ
ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら
れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの
です。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様の
訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
CONFIDENTIAL
MB9A130LB シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9AF131KB/LB, MB9AF132KB/LB
Data Sheet (Full Production)
 概要
MB9A130LB シリーズは、低消費電力モードと低コストを求める組込み制御用途向けに設計され
た、高集積 32 ビットマイクロコントローラです。
MB9A130LB シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび
SRAM のオンチップメモリとともに、周辺機能として、モータ制御用タイマ, A/D コンバータ, 各
種通信インタフェース(UART, CSIO, I2C)により構成されます。
『FM3 ファミリペリフェラルマニュアル』において、このデータシートに記載されている製品は、
TYPE3 製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9A130LB_DS706-00066
Revision 2.0
Issue Date June 9, 2015
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
 特長
 32 ビット ARM Cortex-M3 コア
・ プロセッサ版数: r2p1
・ 最大動作周波数: 20 MHz
・ ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI(ノンマスカブル割込み)と
32 チャネルの周辺割込みに対応。8 の割込み優先度レベルを設定できます。
・ 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
 オンチップメモリ
[フラッシュメモリ]
・ 最大 128 K バイト
・ リードサイクル: 0 ウエイトサイクル
・ コード保護用セキュリティ機能
[SRAM]
本シリーズのオンチップ SRAM は、Cortex-M3 コアの System バスに接続されます。
・SRAM1: 8 K バイト
 マルチファンクションシリアルインタフェース(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
・ UART
・ CSIO
・ I 2C
[UART]
・ 全二重ダブルバッファ
・ パリティあり/なし選択可能
・ 専用ボーレートジェネレータ内蔵
・ 外部クロックをシリアルクロックとして使用可能
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
[CSIO]
・ 全二重ダブルバッファ
・ 専用ボーレートジェネレータ内蔵
・ オーバランエラー検出機能
2
[I C]
Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
 A/D コンバータ(最大 8 チャネル)
[12 ビット A/D コンバータ]
・ 逐次比較型
・ 変換時間 : 最小 1.0 μs
・ 優先変換可能(2 レベルの優先度)
・ スキャン変換モード
・ 変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変換用: 4 段)
2
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
・ 16 ビット PWM タイマ
・ 16 ビット PPG タイマ
・ 16/32 ビットリロードタイマ
・ 16/32 ビット PWC タイマ
 汎用 I/O ポート
本シリーズは、端子が周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。
また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載して
います。
・ 端子ごとにプルアップ制御可能
・ 端子レベルを直接読出し可能
・ ポートリロケート機能
・ 最大 52 本の高速汎用 I/O [email protected] pin Package
・ 一部のポートは 5V トレラント対応
該当する端子については「■端子機能一覧」と「■入出力回路形式」を参照してください。
 多機能タイマ
多機能タイマは、次のブロックで構成されます。
・ 16 ビットフリーランタイマ×3 チャネル
・ インプットキャプチャ×4 チャネル
・ アウトプットコンペア×6 チャネル
・ A/D 起動コンペア×1 チャネル
・ 波形ジェネレータ×3 チャネル
・ 16 ビット PPG タイマ×3 チャネル
モータ制御を実現するために次の機能を用意しています。
・ PWM 信号出力機能
・ DC チョッパ波形出力機能
・ デッドタイマ機能
・ インプットキャプチャ機能
・ A/D コンバータ起動機能
・ DTIF(モータ緊急停止)割込み機能
 リアルタイムクロック(RTC : Real Time Clock)
01 年 ~ 99 年までの年/月/日/時/分/秒/曜日のカウントを行います。
・ 日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/時/分だけの個別設定も可能
・ 設定時間後/設定時間ごとのタイマ割込み機能
・ カウントを継続して時刻書き換え可能
・ うるう年の自動カウント
 外部割込み制御ユニット
・ 外部割込み入力端子: 最大 8 本
・ ノンマスカブル割込み(NMI)入力端子: 1 本
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
3
D a t a S h e e t
 ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異な
るウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、RTC モード, ストップ
モード, ディープスタンバイ RTC モード, ディープスタンバイストップモード以外のすべての低
消費電力モードで動作します。
 クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。
・ メインクロック:
・ サブクロック:
・ 内蔵高速 CR クロック:
・ 内蔵低速 CR クロック:
・ メイン PLL クロック
4 MHz~20 MHz
32.768 kHz
4 MHz
100 kHz
[リセット]
・ INITX 端子からのリセット要求
・ 電源投入リセット
・ ソフトウェアリセット
・ ウォッチドッグタイマリセット
・ 低電圧検出リセット
・ クロックスーパバイザリセット
 クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
・ 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
・ 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
 低電圧検出機能(LVD : Low Voltage Detect)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より VCC 端子の
電圧が下がった場合、低電圧検出機能により割込みまたはリセットが発生します。
・ LVD1: 割込みによりエラーを報告
・ LVD2: オートリセット動作
 低消費電力モード
6 種類の低消費電力モードに対応しています。
・ スリープ
・ タイマ
・ RTC
・ ストップ
・ ディープスタンバイ RTC
・ ディープスタンバイストップ
バックアップレジスタ 16 Byte 搭載
4
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 デバッグ
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
 電源
ワイドレンジ電圧対応:
VCC = 1.8 V~5.5 V
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
5
D a t a S h e e t
 品種構成
 メモリサイズ
品種名
MB9AF131KB/LB
MB9AF132KB/LB
オンチップフラッシュ
オンチップ SRAM SRAM1
64 Kbyte
8 Kbyte
128 Kbyte
8 Kbyte
MB9AF131KB
MB9AF132KB
MB9AF131LB
MB9AF132LB
 ファンクション
品種名
端子数
CPU
48
周波数
電源電圧範囲
マルチファンクション
シリアルインタフェース
(UART/CSIO/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/
PPG)
A/D 起動
1ch.
コンペア
インプット
4ch.
多
機 キャプチャ
能 フリーランタイマ 3ch.
タ アウトプット
6ch.
イ
マ コンペア
波形
3ch.
ジェネレータ
PPG
3ch.
リアルタイムクロック
ウォッチドッグタイマ
外部割込み
汎用 I/O ポート
12 ビット A/D コンバータ
クロック異常検出機能(CSV)
低電圧検出機能(LVD)
高速
内蔵 CR
低速
デバッグ機能
(注意事項)
6
CONFIDENTIAL
64
Cortex-M3
20 MHz
1.8 V ~ 5.5 V
4ch. (最大)
(CSIO, I2C は最大 3ch.)
8ch. (最大)
8ch. (最大)
1 unit (最大)
1 unit
1ch. (SW) + 1ch. (HW)
6 pins (最大) + NMI × 1
8 pins (最大) + NMI × 1
37 pins (最大)
52 pins (最大)
6ch. (1 unit)
8ch. (1 unit)
Yes
2ch.
4 MHz
100 kHz
SWJ-DP
各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当
てることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能
を用いて、端子を割り当ててください。
内蔵 CR の精度については『■電気的特性 4.交流規格 (3)内蔵 CR 発振規格』を参照して
ください。
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 パッケージと品種対応
品種名
MB9AF131KB
MB9AF132KB
MB9AF131LB
MB9AF132LB
LQFP: FPT-48P-M49 (0.5mm pitch)
○
-
QFN: LCC-48P-M73
○
-
LQFP: FPT-64P-M38 (0.5mm pitch)
-
○
LQFP: FPT-64P-M39 (0.65mm pitch)
-
○
QFN: LCC-64P-M24
-
○
パッケージ
○: 対応
(注意事項)
各パッケージの詳細は「■パッケージ・外形寸法図」を参照してください。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
7
D a t a S h e e t
 端子配列図
 FPT-48P-M49
VSS
P82
P81
P80
P60 / SIN5_0 / TIOA2_2 / INT15_1 / IC00_0 / WKUP3
P61 / SOT5_0 / TIOB2_2 / DTTI0X_2
P0F / NMIX / CROUT_1 / RTCCO_0 / SUBOUT_0 / WKUP0
P04 / TDO / SWO
P03 / TMS / SWDIO
P02 / TDI
P01 / TCK / SWCLK
P00 / TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21 / SIN0_0 / INT06_1 / WKUP2
P50 / SIN3_1 / INT00_0
2
35
P22 / SOT0_0 / TIOB7_1
P51 / SOT3_1 / INT01_0
3
34
P23 / SCK0_0 / TIOA7_1
P52 / SCK3_1 / INT02_0
4
33
AVSS
P39 / DTTI0X_0 / ADTG_2
5
32
AVRH
P3A / TIOA0_1 / RTO00_0 / RTCCO_2 / SUBOUT_2
6
31
AVCC
P3B / TIOA1_1 / RTO01_0
7
30
P15 / AN05 / IC03_2
P3C / TIOA2_1 / RTO02_0
8
29
P14 / AN04 / INT03_1 / IC02_2
P3D / TIOA3_1 / RTO03_0
9
28
P13 / AN03 / SCK1_1 / IC01_2 / RTCCO_1 / SUBOUT_1
P3E / TIOA4_1 / RTO04_0
10
27
P12 / AN02 / SOT1_1 / IC00_2
P3F / TIOA5_1 / RTO05_0
11
26
P11 / AN01 / SIN1_1 / INT02_1 / FRCK0_2 / IC02_0 / WKUP1
VSS
12
25
P10 / AN00
14
15
16
17
18
19
20
21
22
23
24
P47 / X1A
INITX
P49 / TIOB0_0
P4A / TIOB1_0
PE0 / MD1
MD0
PE2 / X0
PE3 / X1
VSS
13
C
VCC
P46 / X0A
LQFP - 48
<注意事項>
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
8
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 LCC-48P-M73
37 P00 / TRSTX
38 P01 / TCK / SWCLK
39 P02 / TDI
40 P03 / TMS / SWDIO
41 P04 / TDO / SWO
42 P0F / NMIX / CROUT_1 / RTCCO_0 / SUBOUT_0 / WKUP0
43 P61 / SOT5_0 / TIOB2_2 / DTTI0X_2
44 P60 / SIN5_0 / TIOA2_2 / INT15_1 / IC00_0 / WKUP3
45 P80
46 P81
47 P82
48 VSS
(TOP VIEW)
VCC
1
36 P21 / SIN0_0 / INT06_1 / WKUP2
P50 / SIN3_1 / INT00_0
2
35 P22 / SOT0_0 / TIOB7_1
P51 / SOT3_1 / INT01_0
3
34 P23 / SCK0_0 / TIOA7_1
P52 / SCK3_1 / INT02_0
4
33 AVSS
P39 / DTTI0X_0 / ADTG_2
5
32 AVRH
P3A / TIOA0_1 / RTO00_0 / RTCCO_2 / SUBOUT_2
6
P3B / TIOA1_1 / RTO01_0
7
P3C / TIOA2_1 / RTO02_0
8
29 P14 / AN04 / INT03_1 / IC02_2
P3D / TIOA3_1 / RTO03_0
9
28 P13 / AN03 / SCK1_1 / IC01_2 / RTCCO_1 / SUBOUT_1
31 AVCC
QFN - 48
30 P15 / AN05 / IC03_2
P3E / TIOA4_1 / RTO04_0 10
27 P12 / AN02 / SOT1_1 / IC00_2
P3F / TIOA5_1 / RTO05_0 11
26 P11 / AN01 / SIN1_1 / INT02_1 / FRCK0_2 / IC02_0 / WKUP1
VSS 24
PE3 / X1 23
PE2 / X0 22
MD0 21
PE0 / MD1 20
P4A / TIOB1_0 19
P49 / TIOB0_0 18
INITX 17
P47 / X1A 16
P46 / X0A 15
C 13
25 P10 / AN00
VCC 14
VSS 12
<注意事項>
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
9
D a t a S h e e t
 FPT-64P-M38/M39
VSS
P82
P81
P80
P60 / SIN5_0 / TIOA2_2 / INT15_1 / IC00_0 / WKUP3
P61 / SOT5_0 / TIOB2_2 / DTTI0X_2
P62 / SCK5_0 / ADTG_3
P0F / NMIX / CROUT_1 / RTCCO_0 / SUBOUT_0 / WKUP0
P0C / SCK4_0 / TIOA6_1
P0B / SOT4_0 / TIOB6_1
P0A / SIN4_0 / INT00_2
P04 / TDO / SWO
P03 / TMS / SWDIO
P02 / TDI
P01 / TCK / SWCLK
P00 / TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21 / SIN0_0 / INT06_1 / WKUP2
P50 / SIN3_1 / INT00_0
2
47
P22 / SOT0_0 / TIOB7_1
P51 / SOT3_1 / INT01_0
3
46
P23 / SCK0_0 / TIOA7_1
P52 / SCK3_1 / INT02_0
4
45
P19 / SCK2_2
P30 / TIOB0_1 / INT03_2
5
44
P18 / AN08 / SOT2_2
P31 / SCK6_1 / TIOB1_1 / INT04_2
6
43
AVSS
P32 / SOT6_1 / TIOB2_1 / INT05_2
7
42
AVRH
P33 / SIN6_1 / TIOB3_1 / INT04_0 / ADTG_6
8
41
AVCC
P39 / DTTI0X_0 / ADTG_2
9
40
P17 / AN07 / SIN2_2 / INT04_1
P3A / TIOA0_1 / RTO00_0 / RTCCO_2 / SUBOUT_2 10
39
P15 / AN05 / IC03_2
P3B / TIOA1_1 / RTO01_0 11
38
P14 / AN04 / INT03_1 / IC02_2
P3C / TIOA2_1 / RTO02_0 12
37
P13 / AN03 / SCK1_1 / IC01_2 / RTCCO_1 / SUBOUT_1
P3D / TIOA3_1 / RTO03_0 13
36
P12 / AN02 / SOT1_1 / IC00_2
P3E / TIOA4_1 / RTO04_0 14
35
P11 / AN01 / SIN1_1 / INT02_1 / FRCK0_2 / IC02_0 / WKUP1
P3F / TIOA5_1 / RTO05_0 15
34
P10 / AN00
VSS 16
33
VCC
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
P47 / X1A
INITX
P49 / TIOB0_0
P4A / TIOB1_0
P4B / TIOB2_0
P4C / SCK7_1 / TIOB3_0
P4D / SOT7_1 / TIOB4_0
P4E / SIN7_1 / TIOB5_0 / INT06_2
PE0 / MD1
MD0
PE2 / X0
PE3 / X1
VSS
17
C
VCC
P46 / X0A
LQFP - 64
<注意事項>
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
10
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 LCC-64P-M24
49 P00 / TRSTX
50 P01 / TCK / SWCLK
51 P02 / TDI
52 P03 / TMS / SWDIO
53 P04 / TDO / SWO
54 P0A / SIN4_0 / INT00_2
55 P0B / SOT4_0 / TIOB6_1
56 P0C / SCK4_0 / TIOA6_1
57 P0F / NMIX / CROUT_1 / RTCCO_0 / SUBOUT_0 / WKUP0
58 P62 / SCK5_0 / ADTG_3
59 P61 / SOT5_0 / TIOB2_2 / DTTI0X_2
60 P60 / SIN5_0 / TIOA2_2 / INT15_1 / IC00_0 / WKUP3
61 P80
62 P81
63 P82
64 VSS
(TOP VIEW)
VCC
1
48 P21 / SIN0_0 / INT06_1 / WKUP2
P50 / SIN3_1 / INT00_0
2
47 P22 / SOT0_0 / TIOB7_1
P51 / SOT3_1 / INT01_0
3
46 P23 / SCK0_0 / TIOA7_1
P52 / SCK3_1 / INT02_0
4
45 P19 / SCK2_2
P30 / TIOB0_1 / INT03_2
5
44 P18 / AN08 / SOT2_2
P31 / SCK6_1 / TIOB1_1 / INT04_2
6
43 AVSS
P32 / SOT6_1 / TIOB2_1 / INT05_2
7
42 AVRH
P33 / SIN6_1 / TIOB3_1 / INT04_0 / ADTG_6
8
P39 / DTTI0X_0 / ADTG_2
9
41 AVCC
QFN - 64
40 P17 / AN07 / SIN2_2 / INT04_1
P3A / TIOA0_1 / RTO00_0 / RTCCO_2 / SUBOUT_2 10
39 P15 / AN05 / IC03_2
P3B / TIOA1_1 / RTO01_0 11
38 P14 / AN04 / INT03_1 / IC02_2
P3C / TIOA2_1 / RTO02_0 12
37 P13 / AN03 / SCK1_1 / IC01_2 / RTCCO_1 / SUBOUT_1
P3D / TIOA3_1 / RTO03_0 13
36 P12 / AN02 / SOT1_1 / IC00_2
P3E / TIOA4_1 / RTO04_0 14
35 P11 / AN01 / SIN1_1 / INT02_1 / FRCK0_2 / IC02_0 / WKUP1
P3F / TIOA5_1 / RTO05_0 15
34 P10 / AN00
VSS 32
PE3 / X1 31
PE2 / X0 30
MD0 29
PE0 / MD1 28
P4E / SIN7_1 / TIOB5_0 / INT06_2 27
P4D / SOT7_1 / TIOB4_0 26
P4C / SCK7_1 / TIOB3_0 25
P4B / TIOB2_0 24
P4A / TIOB1_0 23
P49 / TIOB0_0 22
INITX 21
P47 / X1A 20
P46 / X0A 19
C 17
33 VCC
VCC 18
VSS 16
<注意事項>
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
11
D a t a S h e e t
 端子機能一覧
・ 端子番号別
XXX_1, XXX_2 のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子番号
LQFP-64
LQFP-48
QFN-64
QFN-48
1
1
2
2
3
3
4
4
5
-
6
-
7
-
8
-
9
5
10
6
12
CONFIDENTIAL
端子名
VCC
P50
INT00_0
SIN3_1
P51
INT01_0
SOT3_1
(SDA3_1)
P52
INT02_0
SCK3_1
(SCL3_1)
P30
TIOB0_1
INT03_2
P31
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
P32
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
P33
INT04_0
TIOB3_1
SIN6_1
ADTG_6
P39
DTTI0X_0
ADTG_2
P3A
RTO00_0
(PPG00_0)
TIOA0_1
RTCCO_2
SUBOUT_2
入出力回路
形式
端子状態
形式
-
G
F
G
F
G
F
E
F
E
F
E
F
E
F
E
H
E
H
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
端子番号
LQFP-64
LQFP-48
QFN-64
QFN-48
11
7
12
8
13
9
14
10
15
11
16
17
18
12
13
14
19
15
20
16
21
17
22
18
23
19
24
-
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
端子名
P3B
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
P3D
RTO03_0
(PPG02_0)
TIOA3_1
P3E
RTO04_0
(PPG04_0)
TIOA4_1
P3F
RTO05_0
(PPG04_0)
TIOA5_1
VSS
C
VCC
P46
X0A
P47
X1A
INITX
P49
TIOB0_0
P4A
TIOB1_0
P4B
TIOB2_0
入出力回路
形式
端子状態
形式
E
H
E
H
E
H
E
H
E
H
D
M
D
N
B
C
E
H
E
H
E
H
13
D a t a S h e e t
端子番号
LQFP-64
LQFP-48
QFN-64
QFN-48
25
-
26
-
27
-
28
20
29
21
30
22
31
23
32
33
24
-
34
25
35
26
36
27
37
28
14
CONFIDENTIAL
端子名
P4C
TIOB3_0
SCK7_1
(SCL7_1)
P4D
TIOB4_0
SOT7_1
(SDA7_1)
P4E
TIOB5_0
INT06_2
SIN7_1
PE0
MD1
MD0
PE2
X0
PE3
X1
VSS
VCC
P10
AN00
P11
AN01
SIN1_1
INT02_1
FRCK0_2
IC02_0
WKUP1
P12
AN02
SOT1_1
(SDA1_1)
IC00_2
P13
AN03
SCK1_1
(SCL1_1)
IC01_2
RTCCO_1
SUBOUT_1
入出力回路
形式
端子状態
形式
E
H
E
H
E
F
C
P
H
D
A
A
A
B
-
F
J
F
L
F
J
F
J
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
端子番号
LQFP-64
LQFP-48
QFN-64
QFN-48
38
29
39
30
40
-
41
42
43
31
32
33
44
-
45
-
46
34
47
35
48
36
49
37
50
38
51
39
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
端子名
P14
AN04
INT03_1
IC02_2
P15
AN05
IC03_2
P17
AN07
SIN2_2
INT04_1
AVCC
AVRH
AVSS
P18
AN08
SOT2_2
(SDA2_2)
P19
SCK2_2
(SCL2_2)
P23
SCK0_0
(SCL0_0)
TIOA7_1
P22
SOT0_0
(SDA0_0)
TIOB7_1
P21
SIN0_0
INT06_1
WKUP2
P00
TRSTX
P01
TCK
SWCLK
P02
TDI
入出力回路
形式
端子状態
形式
F
K
F
J
F
K
-
F
J
E
H
G
H
G
H
G
G
E
E
E
E
E
E
15
D a t a S h e e t
端子番号
LQFP-64
LQFP-48
QFN-64
QFN-48
52
40
53
41
54
-
55
-
56
-
57
42
58
-
59
43
60
44
61
62
63
64
45
46
47
48
16
CONFIDENTIAL
端子名
P03
TMS
SWDIO
P04
TDO
SWO
P0A
SIN4_0
INT00_2
P0B
SOT4_0
(SDA4_0)
TIOB6_1
P0C
SCK4_0
(SCL4_0)
TIOA6_1
P0F
NMIX
CROUT_1
RTCCO_0
SUBOUT_0
WKUP0
P62
SCK5_0
(SCL5_0)
ADTG_3
P61
SOT5_0
(SDA5_0)
TIOB2_2
DTTI0X_2
P60
SIN5_0
TIOA2_2
INT15_1
IC00_0
WKUP3
P80
P81
P82
VSS
入出力回路
形式
端子状態
形式
E
E
E
E
E
F
E
H
E
H
E
I
I
H
I
H
I
G
G
G
G
O
O
O
-
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
・ 端子機能別
XXX_1, XXX_2 のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子番号
端子機能
端子名
ADC
ADTG_2
ADTG_3
ADTG_6
AN00
AN01
AN02
AN03
AN04
AN05
AN07
AN08
TIOA0_1
TIOB0_0
TIOB0_1
TIOA1_1
TIOB1_0
TIOB1_1
TIOA2_1
TIOA2_2
TIOB2_0
TIOB2_1
TIOB2_2
TIOA3_1
TIOB3_0
TIOB3_1
TIOA4_1
TIOB4_0
TIOA5_1
TIOB5_0
TIOA6_1
TIOB6_1
TIOA7_1
TIOB7_1
ベース
タイマ 0
ベース
タイマ 1
ベース
タイマ 2
ベース
タイマ 3
ベース
タイマ 4
ベース
タイマ 5
ベース
タイマ 6
ベース
タイマ 7
デバッガ
SWCLK
SWDIO
SWO
TRSTX
TCK
TDI
TMS
TDO
機能説明
A/D コンバータ外部トリガ入力端子
A/D コンバータのアナログ入力端子。
ANxx は ADC ch.xx を示します。
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
ベースタイマ ch.5 の TIOA 端子
ベースタイマ ch.5 の TIOB 端子
ベースタイマ ch.6 の TIOA 端子
ベースタイマ ch.6 の TIOB 端子
ベースタイマ ch.7 の TIOA 端子
ベースタイマ ch.7 の TIOB 端子
シリアルワイヤデバッグインタフェース
クロック入力端子
シリアルワイヤデバッグインタフェース
データ入出力端子
シリアルワイヤビューワ出力端子
J-TAG リセット入力端子
J-TAG テストクロック入力端子
J-TAG テストデータ入力端子
J-TAG テストモード状態入出力端子
J-TAG デバッグデータ出力端子
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
9
58
8
34
35
36
37
38
39
40
44
10
22
5
11
23
6
12
60
24
7
59
13
25
8
14
26
15
27
56
55
46
47
LQFP-48
QFN-48
5
25
26
27
28
29
30
6
18
7
19
8
44
43
9
10
11
34
35
50
38
52
40
53
49
50
51
52
53
41
37
38
39
40
41
17
D a t a S h e e t
端子番号
端子機能
端子名
外部割込み
INT00_0
INT00_2
INT01_0
INT02_0
INT02_1
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_2
INT06_1
INT06_2
INIT15_1
NMIX
P00
P01
P02
P03
P04
P0A
P0B
P0C
P0F
P10
P11
P12
P13
P14
P15
P17
P18
P19
P21
P22
P23
GPIO
18
CONFIDENTIAL
機能説明
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 15 の入力端子
ノンマスカブル割込み入力端子
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
LQFP-64
QFN-64
2
54
3
4
35
38
5
8
40
6
7
48
27
60
57
49
50
51
52
53
54
55
56
57
34
35
36
37
38
39
40
44
45
48
47
46
LQFP-48
QFN-48
2
3
4
26
29
36
44
42
37
38
39
40
41
42
25
26
27
28
29
30
36
35
34
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
端子番号
端子機能
端子名
GPIO
P30
P31
P32
P33
P39
P3A
P3B
P3C
P3D
P3E
P3F
P46
P47
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P60
P61
P62
P80
P81
P82
PE0
PE2
PE3
機能説明
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
5
6
7
8
9
10
11
12
13
14
15
19
20
22
23
24
25
26
27
2
3
4
60
59
58
61
62
63
28
30
31
LQFP-48
QFN-48
5
6
7
8
9
10
11
15
16
18
19
2
3
4
44
43
45
46
47
20
22
23
19
D a t a S h e e t
端子番号
端子機能
マルチ
ファンク
ション
シリアル
0
端子名
SIN0_0
SOT0_0
(SDA0_0)
SCK0_0
(SCL0_0)
マルチ
ファンク
ション
シリアル
1
SIN1_1
SOT1_1
(SDA1_1)
SCK1_1
(SCL1_1)
マルチ
ファンク
ション
シリアル
2
SIN2_2
SOT2_2
(SDA2_2)
SCK2_2
(SCL2_2)
20
CONFIDENTIAL
機能説明
マルチファンクションシリアルインタ
フェース ch.0 の入力端子
マルチファンクションシリアルインタ
フェース ch.0 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT0 として、I2C 端子(動作
モード 4)として使用するときは SDA0 として
機能します。
マルチファンクションシリアルインタ
フェース ch.0 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK0 として、I2C 端子(動作
モード 4)として使用するときは SCL0 として
機能します。
マルチファンクションシリアルインタ
フェース ch.1 の入力端子
マルチファンクションシリアルインタ
フェース ch.1 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT1 として、I2C 端子(動作
モード 4)として使用するときは SDA1 として
機能します。
マルチファンクションシリアルインタ
フェース ch.1 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK1 として、I2C 端子(動作
モード 4)として使用するときは SCL1 として
機能します。
マルチファンクションシリアルインタ
フェース ch.2 の入力端子
マルチファンクションシリアルインタ
フェース ch.2 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT2 として、I2C 端子(動作
モード 4)として使用するときは SDA2 として
機能します。
マルチファンクションシリアルインタ
フェース ch.2 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK2 として、I2C 端子(動作
モード 4)として使用するときは SCL2 として
機能します。
LQFP-64
QFN-64
LQFP-48
QFN-48
48
36
47
35
46
34
35
26
36
27
37
28
40
-
44
-
45
-
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
端子番号
端子機能
マルチ
ファンク
ション
シリアル
3
端子名
SIN3_1
SOT3_1
(SDA3_1)
SCK3_1
(SCL3_1)
マルチ
ファンク
ション
シリアル
4
SIN4_0
SOT4_0
(SDA4_0)
SCK4_0
(SCL4_0)
マルチ
ファンク
ション
シリアル
5
SIN5_0
SOT5_0
(SDA5_0)
SCK5_0
(SCL5_0)
機能説明
マルチファンクションシリアルインタ
フェース ch.3 の入力端子
マルチファンクションシリアルインタ
フェース ch.3 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT3 として、I2C 端子(動作
モード 4)として使用するときは SDA3 として
機能します。
マルチファンクションシリアルインタ
フェース ch.3 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK3 として、I2C 端子(動作
モード 4)として使用するときは SCL3 として
機能します。
マルチファンクションシリアルインタ
フェース ch.4 の入力端子
マルチファンクションシリアルインタ
フェース ch.4 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT4 として、I2C 端子(動作
モード 4)として使用するときは SDA4 として
機能します。
マルチファンクションシリアルインタ
フェース ch.4 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK4 として、I2C 端子(動作
モード 4)として使用するときは SCL4 として
機能します。
マルチファンクションシリアルインタ
フェース ch.5 の入力端子
マルチファンクションシリアルインタ
フェース ch.5 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT5 として、I2C 端子(動作
モード 4)として使用するときは SDA5 として
機能します。
マルチファンクションシリアルインタ
フェース ch.5 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK5 として、I2C 端子(動作
モード 4)として使用するときは SCL5 として
機能します。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
LQFP-48
QFN-48
2
2
3
3
4
4
54
-
55
-
56
-
60
44
59
43
58
-
21
D a t a S h e e t
端子番号
端子機能
マルチ
ファンク
ション
シリアル
6
端子名
SIN6_1
SOT6_1
(SDA6_1)
SCK6_1
(SCL6_1)
マルチ
ファンク
ション
シリアル
7
SIN7_1
SOT7_1
(SDA7_1)
SCK7_1
(SCL7_1)
22
CONFIDENTIAL
機能説明
マルチファンクションシリアルインタ
フェース ch.6 の入力端子
マルチファンクションシリアルインタ
フェース ch.6 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT6 として、I2C 端子(動作
モード 4)として使用するときは SDA6 として
機能します。
マルチファンクションシリアルインタ
フェース ch.6 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK6 として、I2C 端子(動作
モード 4)として使用するときは SCL6 として
機能します。
マルチファンクションシリアルインタ
フェース ch.7 の入力端子
マルチファンクションシリアルインタ
フェース ch.7 の出力端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SOT7 として、I2C 端子(動作
モード 4)として使用するときは SDA7 として
機能します。
マルチファンクションシリアルインタ
フェース ch.7 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0~2)として使
用するときは SCK7 として、I2C 端子(動作
モード 4)として使用するときは SCL7 として
機能します。
LQFP-64
QFN-64
LQFP-48
QFN-48
8
-
7
-
6
-
27
-
26
-
25
-
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
多機能
タイマ 0
DTTI0X_0
DTTI0X_2
多機能タイマ 0 の RTO00~RTO05 出力を制御
する波形ジェネレータの信号入力端子
16 ビットフリーランタイマ ch.0 の外部
クロック入力端子
FRCK0_2
IC00_0
IC00_2
IC01_2
IC02_0
IC02_2
IC03_2
RTO00_0
(PPG00_0)
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
RTO03_0
(PPG02_0)
RTO04_0
(PPG04_0)
RTO05_0
(PPG04_0)
リアル
タイム
クロック
低消費
電力
モード
RTCCO_0
RTCCO_1
RTCCO_2
SUBOUT_0
SUBOUT_1
SUBOUT_2
WKUP0
WKUP1
WKUP2
WKUP3
多機能タイマ 0 の 16 ビットインプットキャプ
チャの入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG00 と
して機能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG00 と
して機能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG02 と
して機能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG02 と
して機能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG04 と
して機能します。
多機能タイマ 0 の波形ジェネレータ出力端子。
PPG0 出力モードで使用するときは、PPG04 と
して機能します。
リアルタイムクロックの 0.5 秒パルス出力端子
サブクロック出力端子
ディープスタンバイモード復帰信号入力端子 0
ディープスタンバイモード復帰信号入力端子 1
ディープスタンバイモード復帰信号入力端子 2
ディープスタンバイモード復帰信号入力端子 3
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
LQFP-64
QFN-64
9
59
LQFP-48
QFN-48
5
43
35
26
60
36
37
35
38
39
44
27
28
26
29
30
10
6
11
7
12
8
13
9
14
10
15
11
57
37
10
57
37
10
57
35
48
60
42
28
6
42
28
6
42
26
36
44
23
D a t a S h e e t
端子番号
端子機能
Reset
端子名
INITX
Mode
MD0
MD1
機能説明
LQFP-64
QFN-64
LQFP-48
QFN-48
21
17
29
21
28
20
メインクロック(発振)入力端子
サブクロック(発振)入力端子
メインクロック(発振) I/O 端子
サブクロック(発振) I/O 端子
内蔵高速 CR 発振クロック出力ポート
A/D コンバータのアナログ電源端子
A/D コンバータのアナログ基準電圧入力端子
1
18
33
16
32
64
30
19
31
20
57
41
42
1
14
12
24
48
22
15
23
16
42
31
32
A/D コンバータの GND 端子
43
33
電源安定化容量端子
17
13
外部リセット入力端子。
INITX=L のとき、リセットが有効です。
モード 0 端子。
通常動作時は、MD0=L を入力してください。
フラッシュメモリのシリアル書込み時は、
MD0=H を入力してください。
モード 1 端子。
通常動作時は、入力不要です。フラッシュメ
モリのシリアル書込み時は、MD1=L を入力し
てください。
Power
VCC
電源端子
VSS
GND 端子
GND
Clock
ADC
Power
ADC
GND
C 端子
24
CONFIDENTIAL
X0
X0A
X1
X1A
CROUT_1
AVCC
AVRH
AVSS
C
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 入出力回路形式
分類
回路
備考
メイン発振/GPIO 切換え可能
A
メイン発振機能選択時
・ 発振帰還抵抗: 約 1 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1
N-ch
Digital output
R
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50k Ω
・ IOH = -4 mA, IOL = 4 mA
Pull-up resistor control
Digital input
Standby mode Control
Clock input
Feedback
resistor
Standby mode Control
Digital input
Standby mode Control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗: 約 50 kΩ
B
Pull-up resistor
Digital input
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
25
D a t a S h e e t
分類
回路
備考
・ オープンドレイン出力
・ CMOS レベルヒステリシ
ス入力
C
Digital input
Digital output
N-ch
サブ発振/GPIO 切換え可能
D
サブ発振機能選択時
・ 発振帰還抵抗: 約 5 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode Control
Clock input
Feedback
resistor
Standby mode Control
Digital input
Standby mode Control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
26
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
分類
回路
備考
E
P-ch
P-ch
N-ch
Digital output
Digital output
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
Pull-up resistor control
Digital input
Standby mode Control
F
P-ch
P-ch
N-ch
R
Digital output
Digital output
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
Pull-up resistor control
Digital input
Standby mode Control
Analog input
Input control
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
27
D a t a S h e e t
分類
回路
備考
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ スタンバイ制御あり
・ 5 V トレラント入力
・ IOH = -4 mA, IOL = 4 mA
・ PZR レジスタ制御可能
P22, P23, P51, P52 のみ
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
G
P-ch
N-ch
Digital output
Digital output
R
Digital input
Standby mode control
CMOS レベルヒステリシス入
力
H
Mode input
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ スタンバイ制御あり
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
I
P-ch
N-ch
Digital output
Digital output
R
Digital input
Standby mode control
28
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1.
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
・ 絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
・ 推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記
載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
・ 端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著し
い場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止
してください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大
電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このよ
うな接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場
合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
・ ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ
等にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
29
D a t a S h e e t
・ 安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
・ フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計,
過電流防止設計, 誤動作防止設計などの安全設計をお願いします。
・ 用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2.
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
・ リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、は
んだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。
当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
・ 表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
・ 鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
30
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
・ 半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温
度変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C~
30°C で保管をお願いします。ドライパッケージを開封した場合には湿度 40%~70%RH を推奨
いたします。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に
入れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・ ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
・ 静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにして
ください。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
31
D a t a S h e e t
3.
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不
具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお
願いします。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因と
なることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策に
ついてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならな
いでください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがありま
す。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
32
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 デバイス使用上の注意
 電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するために
デバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレ
ベルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそ
れらすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り
低インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子と GND 端子の間、AVCC 端子と AVSS 端子の間に 0.1μF
程度のセラミックコンデンサをバイパスコンデンサとして接続することをお勧めします。
 電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピークピー
ク値) を推奨動作条件内の 10%以内にしてください。かつ電源切り換えによる瞬間変動の過渡変
動率は 0.1V/μs 以下にしてください。
 水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A
端子および水晶発振子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の回りをグランドで囲むようなプリント板アートワークは安定した
動作を期待できますので、強くお勧めします。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
 外部クロック使用時の注意
外部クロックを使用する場合は、汎用 I/O ポートに設定し X0/PE2, X0A/P46 端子にクロック入力し
てください。
・外部クロック使用例
本デバイス
X0/PE2(X0A/P46)
汎用 I/O ポート
として使用可
汎用 I/O ポート
に設定
X1/PE3(X1A/P47)
 マルチファンクションシリアル端子を I2C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性
を守り、電源をオフにしたまま外部 I2C バスシステムへ接続しないでください。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
33
D a t a S h e e t
 C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平
滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度
の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
 モード端子(MD0, MD1)について
モード端子(MD0, MD1)は VCC 端子または VSS 端子に直接接続してください。内蔵 Flash 書換え
などの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合に
は、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップまたは
プルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子または
VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設
計してください。
 電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続し
てください。
投入時 : VCC → AVCC → AVRH
切断時 : AVRH → AVCC → VCC
 シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
 メモリサイズの異なる製品間および Flash 製品と MASK 製品の特性差について
メモリサイズの異なる製品間および Flash 製品と MASK 製品ではチップレイアウトやメモリ構造
の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異な
ります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってくださ
い。
34
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 ブロックダイヤグラム
MB9AF131/132
TRSTX,TCK,
TDI,TMS
TDO
ROM
Table
SWJ-DP
Cortex-M3 Core I
@20MHz(Max)
D
Multi-layer AHB (Max 20MHz)
Sys
AHB-APB Bridge: APB0
(Max 20MHz)
NVIC
Flash I/F
Watchdog Timer
(Software)
Clock Reset
Generator
INITX
Watchdog Timer
(Hardware)
Security
On-Chip
Flash
64/128Kbytes
SRAM1
8Kbytes
CSV
CLK
X0
X1
X0A
X1A
Main
Osc
Sub
Osc
PLL
Source Clock
CR
4MHz
CR
100kHz
CROUT
AVCC,
AVSS,AVRH
ANxx
Deep Standby Ctrl
WKUPx
12-bit A/D Converter
Unit 0
ADTG_x
A/D Activation
Compare
1ch.
IC0x
FRCK0
16-bit Input Capture
4ch.
16-bit FreeRun Timer
3ch.
16-bit Output
Compare
6ch.
DTTI0X
RTO0x
LVD Ctrl
AHB-APB Bridge : APB2 (Max 20MHz)
TIOBx
Power On
Reset
Base Timer
16-bit 8ch. /
32-bit 4ch.
AHB-APB Bridge : APB1 (Max 20MHz)
TIOAx
LVD
Regulator
RTCCO
SUBOUT
Real-Time Clock
External Interrupt
Controller
8-pin + NMI
INTxx
NMIX
MD1,
MD0
MODE-Ctrl
GPIO
PIN-Function-Ctrl
Waveform Generator
3ch.
16-bit PPG
3ch.
C
IRQ-Monitor
Multi-Function Serial
I/F
8ch.
P0x,
P1x,
.
.
Pxx
SCKx
SINx
SOTx
Multi-Function Timer ×1
 メモリサイズ
メモリサイズについては、「品種構成」の「メモリサイズ」を参照してください
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
35
D a t a S h e e t
 メモリマップ
 メモリマップ(1)
Peripherals Area
0x41FF_FFFF
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
Reserved
Reserved
0x4003_C000
0x4003_B000
0x4003_9000
0x4003_8000
0x4400_0000
0x4200_0000
0x4000_0000
32Mbytes
Bit band alias
Peripherals
Reserved
0x2400_0000
0x2200_0000
32Mbytes
Bit band alias
Reserved
0x2008_0000
0x2000_0000
SRAM1
Reserved
メモリサイズの 詳細は
次項の「●メモリマップ
(2)」を参照してくださ
い。
0x0010_0008
0x0010_0000
0x4003_6000
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
RTC
Reserved
MFS
Reserved
LVD/DS mode
Reserved
GPIO
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
A/DC
Reserved
Base Timer
PPG
Reserved
Security/CR Trim
0x4002_1000
0x4002_0000
MFT unit0
Flash
Reserved
0x0000_0000
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
SW WDT
HW WDT
Clock/Reset
Reserved
0x4000_1000
0x4000_0000
36
CONFIDENTIAL
Flash I/F
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 メモリマップ(2)
MB9AF132KB/LB
MB9AF131KB/LB
0x2008_0000
0x2008_0000
Reserved
Reserved
0x2000_2000
0x2000_0000
0x2000_2000
SRAM1
8 Kbytes
0x2000_0000
Reserved
Reserved
0x0010_0008
0x0010_0004
0x0010_0000
SRAM1
8 Kbytes
0x0010_0008
CR trimming
Security
0x0010_0004
0x0010_0000
CR trimming
Security
Reserved
Reserved
SA2 (60 KB)
0x0000_0000
SA1 (4 KB)
0x0001_0000
SA2 (60 KB)
0x0000_0000
Flash 64 Kbytes
SA3 (64 KB)
Flash 128 Kbytes
0x0002_0000
SA1 (4 KB)
フラッシュメモリの詳細は、
「MB9AAA0N/1A0N/A30N/130N/130L シリーズ フラッシュプログラミングマニュアル」を参照くださ
い。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
37
D a t a S h e e t
 ペリフェラル・アドレスマップ
スタートアドレス
エンドアドレス
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
予約
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ unit0
0x4002_1000
0x4002_1FFF
予約
0x4002_2000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
A/D コンバータ
0x4002_8000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_50FF
低電圧検出
0x4003_5100
0x4003_5FFF
0x4003_6000
0x4003_6FFF
0x4003_7000
0x4003_7FFF
予約
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
0x4003_9000
0x4003_9FFF
予約
0x4003_A000
0x4003_AFFF
予約
0x4003_B000
0x4003_BFFF
リアルタイムクロック
0x4003_C000
0x4003_FFFF
予約
0x4004_0000
0x4004_FFFF
予約
0x4005_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
予約
0x4006_1000
0x4006_1FFF
0x4006_2000
0x4006_2FFF
予約
0x4006_3000
0x4006_3FFF
予約
0x4006_4000
0x41FF_FFFF
予約
38
CONFIDENTIAL
バス
AHB
APB0
周辺機能
Flash I/F レジスタ
予約
ソフトウェアウォッチドッグタイマ
予約
ベースタイマ
APB1
予約
ディープスタンバイ制御部
APB2
AHB
予約
予約
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
・ INITX=0
INITX 端子が L レベルの期間です。
・ INITX=1
INITX 端子が H レベルの期間です。
・ SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が 0 に設定された状態です。
・ SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が 1 に設定された状態です。
・ 入力可
入力機能が使用可能な状態です。
・ 内部入力 0 固定
入力機能が使用できない状態です。内部入力は L に固定されます。
・ Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
・ 設定不可
設定できません。
・ 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
・ アナログ入力可
アナログ入力が許可されています。
・ トレース出力
トレース機能が使用可能な状態です。
・ GPIO 選択
ディープスタンバイモード時、汎用 I/O ポートに切り替わります。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFICDENTIAL
39
D a t a S h e e t
 端子状態一覧表
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
電源不安定
‐
‐
メイン
水晶発振
入力端子
外部メイン
クロック
A
入力選択時
GPIO
選択時
入力可
設定不可
設定不可
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
入力可
設定不可
設定不可
入力可
電源安定
INITX=1
‐
入力可
タイマモード
もしくは
RTC モード
もしくは
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
RTC モード
もしくは
ディープスタンバイ
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
入力可
入力可
入力可
設定不可
直前状態
Hi-Z/
保持/
入力可
発振停止時*1
出力直前
発振
直前状態
は
状態保持/
停止時*1 は
保持
出力直前
内部入力
Hi-Z/
状態保持/
"0"固定
内部入力
内部入力
"0"固定
"0"固定
設定不可
直前状態
保持
メイン
水晶発振
出力端子
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部
入力
"0"固定
Hi-Z/
内部入力
"0"固定
GPIO
選択時
設定不可
設定不可
設定不可
B
ランモード
もしくは
スリープ
モード
状態
出力直前
状態保持/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
出力直前
状態保持/
内部入力
"0"固定
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
INITX=1
‐
入力可
入力可
Hi-Z/
内部入力
"0"固定
GPIO 選択
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
直前状態
直前状態
直前状態
直前状態
直前状態
保持/
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
発振
停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
C
プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/ プルアップ/
INITX
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
D
モード
入力端子
入力可
JTAG
選択時
Hi-Z
E
入力可
入力可
プルアップ/ プルアップ/
入力可
入力可
GPIO
選択時
設定不可
設定不可
設定不可
外部割込み
許可選択時
設定不可
設定不可
設定不可
上記以外の
F リソース
選択時
GPIO
選択時
40
CONFIDENTIAL
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
入力可
直前状態
保持
入力可
直前状態
保持
入力可
直前状態
保持
Hi-Z/
内部入力
"0"固定
入力可
直前状態
保持
入力可
入力可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
直前状態
保持
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
端
子
状
態
形
式
G
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
電源不安定
‐
‐
設定不可
設定不可
Hi-Z/
内部入力
"0"固定
外部割込み
許可選択時
設定不可
設定不可
設定不可
直前状態
保持
上記以外の
リソース
選択時
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
Hi-Z
リソース
選択時
GPIO
選択時
上記以外の
リソース
選択時
アナログ
入力
選択時
上記以外の
リソース
選択時
K
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
GPIO 選択
直前状態
保持
GPIO 選択
GPIO 選択
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
Hi-Z/
WKUP
入力可
GPIO 選択
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
WKUP
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
直前状態
保持
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
GPIO 選択
設定不可
直前状態
保持
GPIO 選択
設定不可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
Hi-Z/
内部入力
"0"固定
GPIO 選択
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
設定不可
設定不可
GPIO
選択時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFICDENTIAL
Hi-Z/
内部入力
"0"固定
Hi-Z/
WKUP
入力可
電源安定
INITX=1
-
直前状態
保持
外部割込み
許可選択時
上記以外の
リソース
選択時
GPIO 選択
Hi-Z/
内部入力
"0"固定
直前状態
保持
WKUP
入力可
ディープ
スタンバイ
モード
復帰直後
状態
Hi-Z/
入力可
GPIO
選択時
アナログ
入力
選択時
直前状態
保持
ディープスタンバイ
RTC モード
もしくは
ディープスタンバイ
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
Hi-Z/
入力可
Hi-Z
GPIO
選択時
J
電源安定
INITX=1
‐
タイマモード
もしくは
RTC モード
もしくは
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
設定不可
NMIX
選択時
I
電源安定
INITX=0
INITX=1
‐
‐
ランモード
もしくは
スリープ
モード
状態
WKUP
許可時
GPIO
選択時
H
INITX
入力
状態
デバイス
内部
リセット
状態
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
41
D a t a S h e e t
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
もしくは
低電圧検出
状態
電源不安定
‐
‐
アナログ
入力
選択時
Hi-Z
INITX
入力
状態
デバイス
内部
リセット
状態
ランモード
もしくは
スリープ
モード
状態
電源安定
INITX=0
INITX=1
‐
‐
電源安定
INITX=1
‐
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
タイマモード
もしくは
RTC モード
もしくは
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
WKUP
許可時
L
外部割込み
許可選択時
上記以外の
リソース
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
サブ
水晶発振
入力端子
外部サブ
クロック
M
入力選択時
GPIO
選択時
N
O
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定
WKUP
入力可
Hi-Z/
WKUP
入力可
直前状態
保持
入力可
設定不可
設定不可
入力可
設定不可
設定不可
入力可
入力可
設定不可
直前状態
保持
設定不可
直前状態
保持
入力可
入力可
Hi-Z/
内部入力
"0"固定
電源安定
INITX=1
‐
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定
直前状態
保持
入力可
直前状態
保持
入力可
直前状態
直前状態
Hi-Z/
Hi-Z/
保持/
保持/
入力可
入力可
発振
発振
発振
発振
2
停止時*2 は
停止時*
は
停止時*2 は
停止時*2 は
出力直前
出力直前
Hi-Z/内部
Hi-Z/内部
状態保持/
状態保持/
入力
入力
内部入力
内部入力
"0"固定
"0"固定
"0"固定
"0"固定
出力直前
状態保持/
内部入力
"0"固定
ディープ
スタンバイ
モード
復帰直後
状態
GPIO 選択
GPIO 選択
Hi-Z/
内部入力
"0"固定
GPIO
選択時
ディープスタンバイ
RTC モード
もしくは
ディープスタンバイ
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
出力直前
状態保持/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
入力可
直前状態
保持/
ディープ
スタンバイ
ストップ
モードから
の復帰時は
GPIO 選択
直前状態
保持
直前状態
直前状態
直前状態
直前状態
直前状態
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は
Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
サブ
水晶発振
出力端子
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持
GPIO
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
GPIO
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
直前状態
保持
Hi-Z/
入力可
直前状態
保持
P
42
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
*1: サブランモード, 低速 CR ランモード,サブスリープモード,低速 CR スリープモード, サブタイマ
モード, 低速 CR タイマモード, RTC モード, ストップモード, ディープスタンバイ RTC モード,
ディープスタンバイストップモードは発振が停止します。
*2: ストップモード, ディープスタンバイストップモードは発振が停止します。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFICDENTIAL
43
D a t a S h e e t
 電気的特性
1.
絶対最大定格
項目
電源電圧*1, *2
アナログ電源電圧*1, *3
アナログ基準電圧*1, *3
入力電圧*1
記号
VCC
AVCC
AVRH
VI
定格値
最小
最大
VSS - 0.5
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≦6.5 V)
VSS + 6.5
AVCC + 0.5
(≦6.5 V)
VCC + 0.5
(≦6.5 V)
10
4
60
30
-10
-4
-60
-30
400
+ 150
VSS - 0.5
VSS - 0.5
アナログ端子入力電圧*1
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
単位
備考
V
V
V
V
V
5V トレラント
V
V
"L"レベル最大出力電流*4
IOL
mA
"L"レベル平均出力電流*5
IOLAV
mA
"L"レベル最大総出力電流
∑IOL
mA
"L"レベル平均総出力電流*6
∑IOLAV
mA
"H"レベル最大出力電流*4
IOH
mA
5
"H"レベル平均出力電流*
IOHAV
mA
"H"レベル最大総出力電流
∑IOH
mA
6
"H"レベル平均総出力電流*
∑IOHAV
mA
消費電力
PD
mW
保存温度
TSTG
- 55
°C
*1: VSS = AVSS = 0.0 V を基準にした値です。
*2: VCC は VSS - 0.5 V より低くなってはいけません。
*3: 電源投入時など VCC + 0.5 V を超えないようにしてください。
*4: 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*5: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
*6: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。
<注意事項>
絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は、半導体デバイスを破壊する可能
性があります。したがって、定格を一項目でも超えることのないようご注意ください。
44
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
2.
推奨動作条件
(VSS = AVSS = 0.0V)
項目
記号
条件
電源電圧
アナログ電源電圧
VCC
AVCC
-
アナログ基準電圧
AVRH
-
CS
TA
平滑コンデンサ容量
動作温度
FPT-48P-M49,
LCC-48P-M73,
FPT-64P-M38,
FPT-64P-M39,
LCC-64P-M24
定格値
最小
最大
単位
1.8
1.8
2.7
AVCC
5.5
5.5
AVCC
AVCC
V
V
V
V
-
1
10
μF
-
- 40
+ 85
°C
備考
AVCC = VCC
AVCC ≧ 2.7 V
AVCC < 2.7 V
内蔵レギュレー
タ用*
*: 平滑コンデンサの接続方法は、
「■デバイス使用上の注意」の「C端子について」を参照してくだ
さい。
<注意事項>
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、す
べてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超
えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
45
D a t a S h e e t
3.
直流規格
(1) 電流規格
(VCC = AVCC = 1.8V~5.5V, VSS = AVSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号 端子名
PLL
ランモード
高速 CR
ランモード
ICC
電源電流
VCC
サブ
ランモード
低速 CR
ランモード
ICCS
規格値
単位
標準*3 最大*4
条件
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
CPU : 20 MHz,
周辺 : 20 MHz,
フラッシュメモリ 0 Wait
FRWTR.RWT = 00,
FSYNDN.SD = 000
CPU : 20 MHz,
周辺 : クロック停止,
NOP 動作
CPU/周辺 : 4 MHz*2
フラッシュメモリ 0 Wait
FRWTR.RWT = 00,
FSYNDN.SD = 000
CPU/周辺 : 32 kHz
フラッシュメモリ 0 Wait
FRWTR.RWT = 00,
FSYNDN.SD = 000
CPU/周辺 : 100 kHz
フラッシュメモリ 0 Wait
FRWTR.RWT = 00,
FSYNDN.SD = 000
備考
20
25
mA *1, *5
10
15
mA *1, *5
4.5
5
mA *1
0.25
0.35
mA *1, *6
0.3
0.45
mA *1
周辺 : 20 MHz
9
13
mA *1, *5
周辺 : 4 MHz*2
2
2.5
mA *1
周辺 : 32 kHz
0.1
0.2
mA *1, *6
周辺 : 100 kHz
0.2
0.35
mA *1
*1: 全ポート固定時
*2: トリミングにて 4 MHz に設定した場合
*3: TA=+25°C, VCC=3.3 V
*4: TA=+85°C, VCC=5.5 V
*5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
46
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
項目
記号 端子名
条件
メイン
タイマモード
ICCT
サブ
タイマモード
RTC モード
ICCR
電源電流
VCC
ICCH
ICCRD
ICCHD
ストップモード
ディープ
スタンバイ
RTC モード
ディープ
スタンバイ
ストップモード
TA = + 25°C,
LVD off 時
TA = + 85°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 85°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 85°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 85°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 85°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 85°C,
LVD off 時
規格値
単位
標準*2 最大*3
備考
1
3.6
mA
*1, *4
1.7
3.9
mA
*1, *4
8.5
70
μA
*1, *5
18
170
μA
*1, *5
1.8
7.5
μA
*1, *5
7
62
μA
*1, *5
0.7
7
μA
*1
6
60
μA
*1
1.6
3
μA
*1, *5
3.6
14.5
μA
*1, *5
0.5
2.5
μA
*1
2.5
12.5
μA
*1
*1: 全ポート固定時
*2: VCC=3.3 V
*3: VCC=5.5 V
*4: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*5: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
47
D a t a S h e e t
・低電圧検出回路(LVD)電流
(VCC = AVCC = 1.8V~5.5V, VSS = AVSS = 0V, TA = - 40°C~ + 85°C)
項目
低電圧
検出回路
(LVD)
電源電流
記号 端子名
ICCLVD
VCC
規格値
標準*
最大
条件
リセット発生用動作時
または
割込み発生用
通常モード動作時
リセット発生用動作時
かつ
割込み発生用
通常モード動作時
割込み発生用
ローパワーモード動作時
10
20
単位
備考
μA
未検出時
14
30
μA
0.3
2
μA
未検出時
*: VCC=3.3 V 時
・フラッシュメモリ電流
(VCC = 1.8V~5.5V, VSS = 0V, TA = - 40°C~+ 85°C)
項目
記号
端子名
条件
フラッシュメモリ
書込み/消去電流
ICCFLASH
VCC
書込み/
消去時
規格値
標準
最大
10.8
11.9
単位
備考
mA
・A/D コンバータ電流
(VCC = AVCC = 1.8V~5.5V, VSS = AVSS = 0V, TA = - 40°C~+ 85°C)
項目
電源電流
基準電源電流
48
CONFIDENTIAL
記号
端子名
ICCAD
AVCC
ICCAVRH
AVRH
条件
A/D 1unit 動作時
A/D 停止時
A/D 1unit 動作時
AVRH=5.5 V
A/D 停止時
規格値
標準
最大
単位
1.4
0.1
2.5
0.35
mA
μA
0.8
1.5
mA
0.1
0.3
μA
備考
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(2) 端子特性
(VCC = AVCC = 1.8V ~ 5.5V, VSS = AVSS = 0V, TA = - 40°C ~ + 85°C)
項目
"H"レベル
入力電圧
(ヒステリシ
ス入力)
"L"レベル
入力電圧
(ヒステリシ
ス入力)
記号
VIHS
VILS
端子名
MD0, MD1,
PE0, PE2,
PE3,
P46, P47,
INITX
P21, P22,
P23,
P50, P51,
P52,
P80, P81, P82
上記以外の
CMOS
ヒステリシ
ス入力端子
MD0, MD1,
PE0, PE2,
PE3,
P46, P47,
INITX
上記以外の
CMOS
ヒステリシ
ス入力端子
"H"レベル
出力電圧
VOH
"L"レベル
出力電圧
VOL
Pxx
入力リーク
電流
IIL
-
プルアップ
抵抗値
RPU
プルアップ
端子
入力容量
CIN
Pxx
VCC, VSS,
AVCC, AVSS,
AVRH
以外
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
条件
最小
規格値
標準
最大
単位
-
VCC×
0.8
-
VCC+
0.3
V
-
VCC×
0.7
-
VSS+
5.5
V
-
VCC×
0.7
-
VCC+
0.3
V
-
VSS0.3
-
VCC×
0.2
V
-
VSS0.3
-
VCC×
0.3
V
-
VCC
-
VCC
VCC ≧ 4.5 V
IOH = - 4 mA
VCC < 4.5 V
IOH = - 1 mA
VCC ≧ 4.5 V
IOL = 4 mA
VCC < 4.5 V
IOL = 2 mA
VCC0.5
VCC0.5
VSS
-
0.4
V
-
-5
-
+5
μA
VCC ≧ 4.5 V
25
50
100
備考
5V
トレラント
V
kΩ
VCC < 4.5 V
40
100
400
-
-
5
15
pF
49
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
内部動作
クロック*1
周波数
内部動作
クロック*1
サイクル時間
記号 端子名
fCH
tCYLH
X0,
X1
tCF,
tCR
規格値
最小
最大
単位
VCC≧2.0 V
VCC<2.0 V
VCC≧4.5 V
VCC<4.5 V
VCC≧4.5 V
VCC<4.5 V
PWH/tCYLH,
PWL/tCYLH
4
4
4
4
50
62.5
20
4
20
16
250
250
MHz
MHz
MHz
MHz
ns
ns
45
55
%
外部クロック時
-
-
5
ns
外部クロック時
条件
備考
水晶発振子接続時
外部クロック時
外部クロック時
fCM
-
-
-
20
MHz
マスタクロック
fCC
-
-
-
20
MHz
ベースクロック
(HCLK/FCLK)
fCP0
-
-
-
20
MHz
APB0 バスクロック*2
fCP1
-
-
-
20
MHz
APB1 バスクロック*2
fCP2
-
-
-
20
MHz
APB2 バスクロック*2
tCYCC
-
-
50
-
ns
ベースクロック
(HCLK/FCLK)
tCYCP0
-
-
50
-
ns
APB0 バスクロック*2
tCYCP1
-
-
50
-
ns
APB1 バスクロック*2
tCYCP2
-
-
50
-
ns
APB2 バスクロック*2
*1: 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER
2-1:クロック』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「ブロックダイヤグラム」を参照してくだ
さい。
X0
50
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(2) サブクロック入力規格
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号 端子名
入力周波数
tCYLL
入力クロックパルス幅
X0A,
X1A
-
規格値
標準 最大
単位
備考
32
10
32.768
-
100
31.25
kHz
kHz
μs
水晶発振接続時
外部クロック時
外部クロック時
45
-
55
%
外部クロック時
最小
PWH/tCYLL,
PWL/tCYLL
fCL
入力クロック周期
条件
X0A
(3) 内蔵 CR 発振規格
・内蔵高速 CR
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
規格値
単位
最小 標準 最大
条件
TA = + 25°C
VCC≧
2.2 V
クロック周波数
fCRH
3.92
4
備考
4.08
トリミング時*1
TA =
- 40°C ~ + 85°C
TA =
- 40°C ~ + 85°C
TA = + 25°C
3.8
4
4.2
2.3
-
7.03
3.4
4
4.6
MHz
非トリミング時
トリミング時*1
TA =
3.16
4
4.84 MHz
- 40°C ~ + 85°C
TA =
2.3
7.03
非トリミング時
- 40°C ~ + 85°C
周波数安定時間 tCRWT
10
μs
*2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値に使用
した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設
定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できます。
VCC <
2.2 V
・内蔵低速 CR
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
条件
クロック周波数
fCRL
-
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
規格値
単位
最小 標準 最大
50
100
150
備考
kHz
51
D a t a S h e e t
(4-1) メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用)
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
200
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
4
20
MHz
PLL 逓倍率
1
5
逓倍
PLL マクロ発振クロック周波数
fPLLO
10
20
MHz
メイン PLL クロック周波数*2
fCLKPLL
20
MHz
*1: PLL の発振が安定するまでの待ち時間
*2:メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』
の『CHAPTER 2-1:クロック』を参照してください。
(4-2) メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)
(VCC = 2.2V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
規格値
単位
最小 標準 最大
備考
PLL 発振安定待ち時間*1
tLOCK
200
μs
(LOCK UP 時間)
3.8
4.2
PLL 入力クロック周波数
fPLLI
4
MHz
3
4
PLL 逓倍率
逓倍
11.4
16.8 MHz
PLL マクロ発振クロック周波数
fPLLO
16.8 MHz
メイン PLL クロック周波数*2
fCLKPLL
*1: PLL の発振が安定するまでの待ち時間
*2:メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』
の『CHAPTER 2-1:クロック』を参照してください。
(注意事項) メイン PLL のソースクロックには、必ず周波数トリミングを行った高速 CR クロック
(CLKHC)を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を
超えないようにしてください。
メイン PLL 接続図
メインクロック(CLKMO)
高速 CR クロック(CLKHC)
K 分周
PLL 入力
クロック
メイン
PLL
PLL マクロ
発振クロック
M 分周
メイン PLL
クロック
(CLKPLL)
N 分周
52
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(5) リセット入力規格
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
リセット入力時間
記号
tINITX
端子名
規格値
最小
最大
条件
INITX
-
単位
500
-
ns
1.5
-
ms
1.5
-
ms
備考
RTC モード時
ストップモード時
ディープスタンバイ
モード時
(6) パワーオンリセットタイミング
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
最小
規格値
標準
最大
dV/dt
0.1
-
-
V/ms
tOFF
1
-
-
ms
リセット解除電圧
VDETH
1.44
1.60
1.76
V
電圧上昇時
リセット検出電圧
パワーオンリセッ
ト解除までの時間
パワーオンリセッ
ト発生までの時間
VDETL
1.39
1.55
1.71
V
電圧下降時
tPRT
0.46
-
11.4
ms
dV/dt≧0.1 mV/μs
tOFFD
-
-
0.4
ms
dV/dt≧-0.04 mV/μs
項目
電源立上り時間
電源断時間
記号
端子名
VCC
単位
備考
VDETH
VDETL
VCC
dV
0.2V
dt
0.2V
tOFF
tPRT
Internal reset
CPU Operation
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
Reset active
tOFFD
Release
Reset active
start
53
D a t a S h e e t
(7) ベースタイマ入力タイミング
・ タイマ入力タイミング
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH,
tTIWL
TIOAn/TIOBn
(ECK, TIN として
使用するとき)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
・ トリガ入力タイミング
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
条件
入力パルス幅
tTRGH,
tTRGL
TIOAn/TIOBn
(TGIN として
使用するとき)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項) tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「ブロックダイヤグラム」を
参照してください。
54
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(8) CSIO/UART タイミング
・ CSIO (SPI = 0,SCINV = 0)
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック
サイクルタイム
SCK↓→SOT
遅延時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN
ホールド時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT
遅延時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN
ホールド時間
SCK 立下り時間
SCK 立上り時間
*1: PZR=0 時
*2: PZR=1 時
記号
tSCYC
tSLOVI
tIVSHI
tSHIXI
端子名
SCKx
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
SCKx
tSHSL
SCKx
tSLOVE
tIVSHE
tSHIXE
tF
tR
条件
マスタ
モード
SCKx,
SOTx スレーブ
SCKx, モード
SINx
SCKx,
SINx
SCKx
SCKx
2.7 V≦
VCC<4.5 V
最大 最小 最大
VCC<2.7 V
VCC≧4.5 V
最小
最小
最大
単位
4tCYCP
-
4tCYCP
-
4tCYCP
-
ns
-40
+40
-30
+30
-20
+20
ns
75
-
50
-
30
-
ns
0
-
0
-
0
-
ns
-
ns
-
ns
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 10
tCYCP +
10
-
75
-
50
-
30*1
40*2
ns
10
-
10
-
10
-
ns
20
-
20
-
20
-
ns
-
5
5
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の AC 規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については
「ブロックダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50 pF 時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
55
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
マスタモード
tSLSH
SCK
tSHSL
VIH
VIH
tF
VIL
VIL
VIH
tR
tSLOVE
SOT
SIN
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
56
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
・ CSIO (SPI = 0,SCINV = 1)
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック
サイクルタイム
SCK↑→SOT
遅延時間
SIN→SCK↓
セットアップ時間
SCK↓→SIN
ホールド時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT
遅延時間
SIN→SCK↓
セットアップ時間
SCK↓→SIN
ホールド時間
SCK 立下り時間
SCK 立上り時間
*1: PZR=0 時
*2: PZR=1 時
記号
tSCYC
tSHOVI
tIVSLI
tSLIXI
端子名
SCKx
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
SCKx
tSHSL
SCKx
tSHOVE
tIVSLE
tSLIXE
tF
tR
条件
マスタ
モード
SCKx,
SOTx スレーブ
SCKx, モード
SINx
SCKx,
SINx
SCKx
SCKx
2.7 V≦VCC
<4.5 V
最大 最小 最大
VCC<2.7 V
VCC≧4.5 V
最小
最小
最大
単位
4tCYCP
-
4tCYCP
-
4tCYCP
-
ns
-40
+40
-30
+30
-20
+20
ns
75
-
50
-
30
-
ns
0
-
0
-
0
-
ns
-
ns
-
ns
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 10
tCYCP +
10
-
75
-
50
-
30*1
40*2
ns
10
-
10
-
10
-
ns
20
-
20
-
20
-
ns
-
5
5
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の AC 規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については
「ブロックダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50 pF 時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
57
D a t a S h e e t
tSCYC
SCK
VOH
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
SIN
tSLIXI
VIH
VIL
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
tF
tSHOVE
VOH
VOL
tIVSLE
SIN
VIL
VIL
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
58
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 0)
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック
サイクルタイム
SCK↑→SOT
遅延時間
SIN→SCK↓
セットアップ時間
SCK↓→SIN
ホールド時間
SOT→SCK↓
遅延時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT
遅延時間
SIN→SCK↓
セットアップ時間
SCK↓→SIN
ホールド時間
SCK 立下り時間
SCK 立上り時間
*1: PZR=0 時
*2: PZR=1 時
記号
tSCYC
tSHOVI
tIVSLI
tSLIXI
tSOVLI
端子名
SCKx
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
SCKx
tSHSL
SCKx
tSHOVE
tIVSLE
tSLIXE
tF
tR
条件
マスタ
モード
SCKx,
SOTx スレーブ
SCKx, モード
SINx
SCKx,
SINx
SCKx
SCKx
2.7 V≦
VCC<4.5 V
最大 最小 最大
VCC<2.7 V
VCC≧4.5 V
最小
最小
最大
単位
4tCYCP
-
4tCYCP
-
4tCYCP
-
ns
-40
+40
-30
+30
-20
+20
ns
75
-
50
-
30
-
ns
0
-
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP
- 30
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 30
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 30
2tCYCP
- 10
tCYCP +
10
-
75
-
50
-
30*1
40*2
ns
10
-
10
-
10
-
ns
20
-
20
-
20
-
ns
-
5
5
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の AC 規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については
「ブロックダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50 pF 時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
59
D a t a S h e e t
tSCYC
VOH
SCK
VOL
tSOVLI
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
VIH
VIL
マスタモード
tSLSH
VIH
SCK
SOT
VIL
tF
*
VOH
VOL
tIVSLE
SIN
VIL
tSHSL
tR
VIH
VIH
tSHOVE
VOH
VOL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
*: TDR レジスタにライトすると変化
60
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 1)
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック
サイクルタイム
SCK↓→SOT
遅延時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN
ホールド時間
SOT→SCK↑
遅延時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT
遅延時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN
ホールド時間
SCK 立下り時間
SCK 立上り時間
*1: PZR=0 時
*2: PZR=1 時
記号
tSCYC
tSLOVI
tIVSHI
tSHIXI
tSOVHI
端子名
SCKx
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
SCKx
tSHSL
SCKx
tSLOVE
tIVSHE
tSHIXE
tF
tR
条件
マスタ
モード
SCKx,
SOTx スレーブ
SCKx, モード
SINx
SCKx,
SINx
SCKx
SCKx
2.7 V≦
VCC<4.5 V
最大 最小 最大
VCC<2.7 V
VCC≧4.5 V
最小
最小
最大
単位
4tCYCP
-
4tCYCP
-
4tCYCP
-
ns
-40
+40
-30
+30
-20
+20
ns
75
-
50
-
30
-
ns
0
-
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP
- 30
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 30
2tCYCP
- 10
tCYCP +
10
-
2tCYCP
- 30
2tCYCP
- 10
tCYCP +
10
-
75
-
50
-
30*1
40*2
ns
10
-
10
-
10
-
ns
20
-
20
-
20
-
ns
-
5
5
-
5
5
-
5
5
ns
ns
(注意事項) ・クロック同期モード時の AC 規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については
「ブロックダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50 pF 時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
61
D a t a S h e e t
tSCYC
VOH
SCK
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
マスタモード
tR
SCK
VIL
tF
tSHSL
VIH
VIH
tSLSH
VIL
VIL
tSLOVE
VOH
VOL
SOT
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
・ UART 外部クロック入力(EXT = 1)
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSLSH
tSHSL
tF
tR
CL = 50 pF
tR
SCK
62
CONFIDENTIAL
VIL
規格値
最小
最大
条件
tF
tSHSL
VIH
tCYCP + 10
tCYCP + 10
-
VIH
VIL
5
5
単位
備考
ns
ns
ns
ns
tSLSH
VIL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(9) 外部入力タイミング
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
条件
規格値
単位
最小
最大
ADTG
-
2tCYCP*1
-
ns
DTTIxX
INTxx,
NMIX
*2
*3
2tCYCP*1
2tCYCP + 100*1
500
-
ns
ns
ns
WKUPx
*4
500
-
ns
FRCKx
入力パルス幅
tINH,
tINL
ICxx
備考
A/D コンバータ
トリガ入力
フリーランタイマ
入力クロック
インプット
キャプチャ
波形ジェネレータ
外部割込み
NMI
ディープスタンバ
イウェイクアップ
*1: tCYCP は APB バスクロックのサイクル時間です。
A/D コンバータ, 多機能タイマ, 外部割込み, ディープスタンバイ制御部が接続されている APB バ
ス番号については「ブロックダイヤグラム」を参照してください。
*2: ランモード, スリープモード時
*3: タイマモード, RTC モード, ストップモード時
*4: ディープスタンバイ RTC モード, ディープスタンバイストップモード時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
63
D a t a S h e e t
2
(10) I C タイミング
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
Fast-mode
最小
最大
記号
SCL クロック周波数
(反復)「スタート」条件
ホールド時間
SDA↓→SCL↓
SCL クロック"L"幅
SCL クロック"H"幅
反復「スタート」条件
セットアップ時間
SCL↑→SDA↓
データホールド時間
SCL↓→SDA↓↑
データセットアップ時間
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
バスフリー時間
fSCL
0
100
0
400
kHz
tHDSTA
4.0
-
0.6
-
μs
tLOW
tHIGH
4.7
4.0
-
1.3
0.6
-
μs
μs
4.7
-
0.6
-
μs
0
3.45*2
0
0.9*3
μs
tSUDAT
250
-
100
-
ns
tSUSTO
4.0
-
0.6
-
μs
tBUF
4.7
-
1.3
-
μs
2 tCYCP*4
-
2 tCYCP*4
-
ns
ノイズフィルタ
条件
Standard-mode
最小
最大
項目
tSUSTA
tHDDAT
tSP
CL = 50 pF,
R=
(VP/IOL)*1
-
単位 備考
*1: R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。VP はプルアップ抵抗の電源電圧, IOL
は VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満た
していなければなりません。
*3: Fast-mode I2C バスデバイスを Standard-mode I2C バスシステムに使用することはできますが、要求
される条件 tSUDAT≧250ns を満足しなければなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。
SDA
SCL
64
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(11) JTAG タイミング
(VCC = 1.8V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
TDO 遅延時間
記号
端子名
条件
tJTAGS
TCK,
TMS, TDI
tJTAGH
TCK,
TMS, TDI
tJTAGD
TCK,
TDO
VCC≧4.5 V
VCC<4.5 V
VCC≧4.5 V
VCC<4.5 V
VCC≧4.5 V
2.7 V≦VCC<4.5 V
VCC<2.7 V
規格値
最小
最大
単位
15
-
ns
15
-
ns
-
30
45
60
ns
備考
(注意事項) 外部負荷容量 CL = 50 pF 時
TCK
TMS/TDI
TDO
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
65
D a t a S h e e t
5.
12 ビット A/D コンバータ
 A/D 変換部電気的特性
(VCC = AVCC = 1.8V ~ 5.5V, VSS = AVSS = 0V, TA = - 40°C ~ + 85°C)
規格値
標準
最大
-
± 2.5
± 3.5
± 1.8
± 2.7
ANxx
-
±9
VFST
ANxx
-
変換時間*1
-
-
サンプリング時間*2
tS
-
tCCK
-
項目
記号
端子名
-
-
積分直線性誤差
INL
-
微分直線性誤差
DNL
-
VZT
分解能
ゼロトランジション
電圧
フルスケールトラン
ジション電圧
最小
単位
備考
12
± 3.0
± 5.0
± 1.9
± 2.9
bit
LSB
LSB
LSB
LSB
AVCC≧2.7 V
AVCC < 2.7 V
AVCC≧2.7 V
AVCC < 2.7 V
± 20
mV
AVRH ± 9 AVRH ± 20
mV
1.0
4.0
0.3
1.2
50
200
-
-
μs
-
10
μs
-
1000
ns
コンペアクロック
周期*3
動作許可状態遷移
期間
アナログ入力容量
tSTT
-
-
-
1
μs
CAIN
-
-
-
pF
アナログ入力抵抗
RAIN
-
-
-
-
-
-
-
15
0.9
1.6
4.0
4
LSB
-
ANxx
-
-
0.3
μA
-
ANxx
チャネル間バラツキ
アナログポート入力
リーク電流
アナログ入力電圧
kΩ
AVCC≧2.7 V
AVCC < 2.7 V
AVCC≧2.7 V
AVCC < 2.7 V
AVCC≧2.7 V
AVCC < 2.7 V
AVCC≧4.5 V
2.7 V≦AVCC < 4.5 V
AVCC < 2.7 V
AVSS
AVRH
V
2.7
AVCC≧2.7 V
基準電圧
AVRH
AVCC
V
AVCC
AVCC < 2.7 V
*1: 変換時間はサンプリング時間(tS) + コンペア時間(tC)の値です。
最小変換時間の条件は、以下の通りです。
AVCC≧2.7 V
HCLK=20 MHz サンプリング時間: 0.3 μs, コンペア時間: 0.7 μs
AVCC < 2.7 V
HCLK=20 MHz サンプリング時間: 1.2 μs, コンペア時間: 2.8 μs
必ずサンプリング時間(tS), コンペアクロック周期(tCCK)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定*4 については、
『FM3 ファミリ ペリフェラルマ
ニュアル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタ設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「ブロックダイヤグラム」を参照し
てください。
サンプリングクロックおよびコンペアクロックはベースクロック(HCLK)を元に生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(tC) は (式 2)の値です。
66
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
アナログ
信号発生源
REXT
ANxx
アナログ入力端子
コンパレータ
RAIN
CAIN
(式 1) tS ≧ ( RAIN + REXT ) × CAIN × 9
tS:
サンプリング時間
RAIN: A/D の入力抵抗 = 0.9 kΩ
4.5 V
A/D の入力抵抗 = 1.6 kΩ
2.7 V
A/D の入力抵抗 = 4.0 kΩ
1.8 V
CAIN: A/D の入力容量 = 15 pF
1.8 V
REXT: 外部回路の出力インピーダンス
≦
≦
≦
≦
AVCC
AVCC
AVCC
AVCC
≦
<
<
≦
5.5 V の場合
4.5 V の場合
2.7 V の場合
5.5 V の場合
(式 2) tC=tCCK × 14
tC:
コンペア時間
tCCK: コンペアクロック周期
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
67
D a t a S h e e t
 12 ビット A/D コンバータの用語の定義
・ 分解能:
A/D コンバータにより識別可能なアナログ変化
・ 積分直線性誤差: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
・ 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVSS
AVRH
AVSS
AVRH
アナログ入力
デジタル出力 N の積分直線性誤差 =
デジタル出力 N の微分直線性誤差 =
1LSB =
N:
VZT:
VFST:
VNT:
68
CONFIDENTIAL
(実測値)
0x(N-2)
0x001
アナログ入力
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
6.
低電圧検出特性
(1) 低電圧検出リセット
(TA = - 40°C ~ + 85°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
VDLR
VDHR
VDLR
VDHR
LVD 安定待ち時間
tLVDRW
条件
SVHR = 0001
SVHR = 0100
-
検出遅延時間
tLVDRD
dV/dt≧-4 mV/µs
*: tCYCP は APB2 バスクロックのサイクル時間です。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
最小
規格値
標準
1.43
1.53
1.80
1.90
1.53
1.63
1.93
2.03
-
-
-
-
最大
1.63
1.73
2.06
2.16
633×
tCYCP *
60
単位
備考
V
V
V
V
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
μs
69
D a t a S h e e t
(2) 低電圧検出割込み
・ 標準モード
(TA = - 40°C ~ + 85°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
VDLI
VDHI
LVD 安定待ち時間
tLVDIW
条件
SVHI = 0000
SVHI = 0001
SVHI = 0010
SVHI = 0011
SVHI = 0100
SVHI = 0101
SVHI = 0110
SVHI = 0111
SVHI = 1000
SVHI = 1001
SVHI = 1010
SVHI = 1011
SVHI = 1100
SVHI = 1101
SVHI = 1110
-
検出遅延時間
tLVDID
dV/dt≧-4mV/μs
*: tCYCP は APB2 バスクロックのサイクル時間です。
70
CONFIDENTIAL
最小
規格値
標準
1.87
1.97
1.96
2.06
2.05
2.15
2.15
2.25
2.24
2.34
2.33
2.43
2.43
2.53
2.61
2.71
2.80
2.90
2.99
3.09
3.36
3.46
3.45
3.55
3.73
3.83
3.83
3.93
3.92
4.02
2.00
2.10
2.10
2.20
2.20
2.30
2.30
2.40
2.40
2.50
2.50
2.60
2.60
2.70
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
-
-
-
-
最大
2.13
2.23
2.24
2.34
2.35
2.45
2.45
2.55
2.56
2.66
2.67
2.77
2.77
2.87
2.99
3.09
3.20
3.30
3.41
3.51
3.84
3.94
3.95
4.05
4.27
4.37
4.37
4.47
4.48
4.58
633×
tCYCP *
60
単位
備考
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
μs
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
・ ローパワーモード時
(TA = - 40°C ~ + 85°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
VDLIL
VDHIL
LVD 安定待ち時間
tLVDILW
条件
SVHI = 0000
SVHI = 0001
SVHI = 0010
SVHI = 0011
SVHI = 0100
SVHI = 0101
SVHI = 0110
SVHI = 0111
SVHI = 1000
SVHI = 1001
SVHI = 1010
SVHI = 1011
SVHI = 1100
SVHI = 1101
SVHI = 1110
-
検出遅延時間
tLVDILD dV/dt≧-0.4 mV/μs
*: tCYCP は APB2 バスクロックのサイクル時間です。
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
最小
規格値
標準
1.80
1.90
1.89
1.99
1.98
2.08
2.07
2.17
2.16
2.26
2.25
2.35
2.34
2.44
2.52
2.62
2.70
2.80
2.88
2.98
3.24
3.34
3.33
3.43
3.60
3.70
3.69
3.79
3.78
3.88
2.00
2.10
2.10
2.20
2.20
2.30
2.30
2.40
2.40
2.50
2.50
2.60
2.60
2.70
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
-
-
-
-
最大
2.20
2.30
2.31
2.41
2.42
2.52
2.53
2.63
2.64
2.74
2.75
2.85
2.86
2.96
3.08
3.18
3.30
3.40
3.52
3.62
3.96
4.06
4.07
4.17
4.40
4.50
4.51
4.61
4.62
4.72
8039×
tCYCP*
800
単位
備考
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
μs
71
D a t a S h e e t
7.
フラッシュメモリ書込み/消去特性
(1) 書込み/消去時間
(VCC = 2.0V ~ 5.5V, TA = - 40°C~ + 85°C)
項目
規格値
標準*
最大*
Large Sector
セクタ消去
時間
Small Sector
ハーフワード(16 ビット)
書込み時間
チップ消去時間
単位
備考
1.6
0.4
7.5
2.1
s
内部での消去前書込み時間を含む
25
400
μs
システムレベルのオーバヘッド時間は
除く
4
19.2
s
内部での消去前書込み時間を含む
*: 標準は出荷直後の代表値、最大は書換え 10 万回までの保証値です。
(2) 書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
1,000
10,000
100,000
*: 平均温度+85°C 時
72
CONFIDENTIAL
保持時間(年)
備考
20 *
10 *
5*
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
8.
スタンバイ復帰時間
(1)復帰要因:割込み/WKUP
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 1.8V ~ 5.5V, TA = - 40°C ~ + 85°C)
項目
記号
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
規格値
標準
最大*
tCYCC
低速 CR タイマモード
tICNT
サブタイマモード
単位
ns
40
80
μs
630
1260
μs
630
1260
μs
2100
μs
2127
μs
RTC モード
1083
ストップモード
ディープスタンバイ RTC モード
1099
ディープスタンバイストップモード
*: 規格値の最大値は内蔵 CR の精度に依存します。
備考
・ スタンバイ復帰動作例(外部割込み復帰時*)
External
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 外部割込みは立下りエッジ検出設定時
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
73
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存しま
す。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
74
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
(2)復帰要因:リセット
リセット解除からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 1.8V ~ 5.5V, TA = - 40°C ~ + 85°C)
項目
記号
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
低速 CR タイマモード
サブタイマモード
tRCNT
規格値
単位
標準
最大*
359
647
μs
359
647
μs
929
1787
μs
929
1787
μs
2127
μs
2127
μs
RTC モード
1099
ストップモード
ディープスタンバイ RTC モード
1099
ディープスタンバイストップモード
*: 規格値の最大値は内蔵 CR の精度に依存します。
備考
・ スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
Start
75
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
・パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワー
オンリセット/低電圧検出リセット時は、「■電気的特性 4. 交流規格 (6)パワーオンリ
セットタイミング」を参照してください。
・リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時
間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとはウォッチドッグリセット, CSV リセットを示します。
76
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 オーダ型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9AF131KBPMC-G-SNE2
64 Kbyte
8 Kbyte
MB9AF132KBPMC-G-SNE2
128 Kbyte
8 Kbyte
MB9AF131KBQN-G-AVE2
64 Kbyte
8 Kbyte
MB9AF132KBQN-G-AVE2
128 Kbyte
8 Kbyte
MB9AF131LBPMC1-G-SNE2
64 Kbyte
8 Kbyte
MB9AF132LBPMC1-G-SNE2
128 Kbyte
8 Kbyte
MB9AF131LBPMC-G-SNE2
64 Kbyte
8 Kbyte
MB9AF132LBPMC-G-SNE2
128 Kbyte
8 Kbyte
MB9AF131LBQN-G-AVE2
64 Kbyte
8 Kbyte
MB9AF132LBQN-G-AVE2
128 Kbyte
8 Kbyte
型格
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
パッケージ
包装
プラスチック・LQFP
(0.5mm ピッチ), 48 ピン
(FPT-48P-M49)
プラスチック・QFN
(0.5mm ピッチ), 48 ピン
(LCC-48P-M73)
プラスチック・LQFP
(0.5mm ピッチ), 64 ピン
(FPT-64P-M38)
トレイ
プラスチック・LQFP
(0.65mm ピッチ), 64 ピン
(FPT-64P-M39)
プラスチック・QFN
(0.5mm ピッチ), 64 ピン
(LCC-64P-M24)
77
D a t a S h e e t
 パッケージ・外形寸法図
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
(FPT-48P-M49)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
37
24
0.08(.003)
48
13
"A"
1
C
CONFIDENTIAL
0°~8°
0.10 ± 0.10
(.004 ± .004)
(Stand off)
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
78
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
0.50(.020)
Details of "A" part
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
単位:mm (inches)
注意:括弧内の値は参考値です。
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
プラスチック・QFN, 48 ピン
リードピッチ
0.5 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-48P-M73)
プラスチック・QFN, 48ピン
(LCC-48P-M73)
7.00 ± 0.10
(.276 ±. 004)
5.50±0.10
(.217 ±.004)
7.00 ± 0.10
(.276 ±. 004)
0.25 ± 0.05
(.010 ±. 002)
5.50 ± 0.10
(.217 ±. 004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85 ± 0.05
(.033 ±. 002)
0.05 (.002) MAX
C
CONFIDENTIAL
0.40 ± 0.05
(.016 ±. 002)
(0.20(.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC48-73Sc-2-1
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
0.50 (.020)
(TYP)
単位:mm(inches)
注意:括弧内の値は参考値です。
79
D a t a S h e e t
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
(FPT-64P-M38)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
0.145± 0.055
(.006 ± .002)
10.00 ± 0.10(.394 ± .004)SQ
48
33
Details of "A" part
32
49
0.08(.003)
+0.20
1.50 –0.10
(Mounting height)
–.004
.059 +.008
0.25(.010)
0~8°
INDEX
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
80
CONFIDENTIAL
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
17
64
M
単位:mm(inches)
注意:括弧内の値は参考値です。
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
プラスチック・LQFP, 64 ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-64P-M39)
プラスチック・LQFP, 64ピン
(FPT-64P-M39)
注 1)端子幅および端子厚さはメッキ厚を含む。
14.00±0.20(.551±.008)SQ
12.00±0.10(.472±.004)SQ
48
0.145± 0.055
(.006 ± .002)
33
Details of "A" part
32
49
+0.20
1.50–0.10
+.008
.059–.004
0.10(.004)
INDEX
1
16
0.65(.026)
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
17
64
0.32±0.05
(.013±.002)
CONFIDENTIAL
0.10±0.10
(.004±.004)
0.25(.010)BSC
"A"
0.13(.005)
M
2010-2011 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-2-2
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
0~8˚
単位:mm(inches)
注意:括弧内の値は参考値です。
81
D a t a S h e e t
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm × 9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-64P-M24)
プラスチック・QFN, 64ピン
(LCC-64P-M24)
9.00± 0.10
(.354±.004)
6.00±0.10
(.236±.004)
9.00±0.10
(.354±.004)
0.25±0.05
(.010±.002)
6.00±0.10
(.236±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC64-24Sc-2-1
82
CONFIDENTIAL
0.50 (.020)
(TYP)
0.40±0.05
(.016±.002)
(0.20 (.008))
単位:mm(inches)
注意:括弧内の値は参考値です
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
 主な変更内容
ページ
場所
Revision 1.0
Revision 2.0
2
33
33
37
46 - 48
52
53
55 - 62
66
69
72
73 - 76
77
■特長
・オンチップメモリ
■デバイス使用上の注意
■デバイス使用上の注意
・水晶発振回路について
■メモリマップ
・メモリマップ(2)
■電気的特性
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
(4-1) メイン PLL の使用条件
(4-2) メイン PLL の使用条件
■電気的特性
4. 交流規格
(6) パワーオンリセットタイミング
■電気的特性
4. 交流規格
(7) CSIO/UART タイミング
■電気的特性
5. 12 ビット A/D コンバータ
■電気的特性
6. 低電圧検出特性
■電気的特性
7. フラッシュメモリ書込み/消去特性
(1) 書込み/消去時間
■電気的特性
8. スタンバイ復帰時間
■オーダ型格
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
変更箇所
Initial release
オンチップ SRAM の説明を変更
"・電源電圧の安定化について"を追記
以下の文を追記
実装基板にて、使用する水晶振動子の発振評価を実施してください。
フラッシュメモリのセクタ構成の概略を追記
・表の形式を変更
・タイマモード電流を追加
・フラッシュメモリ電流を追加
・A/D コンバータ電流を移動
メイン PLL 接続図を追加
・タイミング図を変更
・リセット解除遅延時間(tOND)をパワーオンリセット解除までの時間
(tPRD)に変更
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標準
値を追加
・AVcc<2.7 V 時の変換時間を追加
図を削除
内部での消去前書込み時間を含む値に変更
スタンバイ復帰時間を追加
型格の表記を変更
83
D a t a S h e e t
84
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015
D a t a S h e e t
June 9, 2015, MB9A130LB_DS706-00066-2v0-J
CONFIDENTIAL
85
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2014-2015 Cypress Semiconductor Corp. All rights reserved.
商標:Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
86
CONFIDENTIAL
MB9A130LB_DS706-00066-2v0-J, June 9, 2015