AK8858

[AK8858]
AK8858
PS/SD Multi Format Video Decoder
概要
AK8858 は、NTSC、PAL、SECAM のコンポジットビデオ信号、S(Y/C)ビデオ信号、525i/ 625i の YPbPr
コンポーネントビデオ信号及び、525p/ 625p の YPbPr コンポーネントビデオ信号をデジタルビデオデコ
ードし、YCbCr 形式または RGB 形式のデジタルビデオデータを出力します。ピクセルクロックは、入力
信号に同期したクロックを内部にて生成します。コントロールは I2C バスにて行います。
特徴
• NTSC-J,M, 4.43 / PAL-B,D,G,H,I,N, Nc, M, 60 / SECAM 規格のコンポジットビデオ信号及び、S(Y/C)ビ
デオ信号のデコード処理
• 525i / 625i 及び 525p / 625p の YPbPr コンポーネントビデオ信号デコード処理
• 入力チャンネル数:10ch
• 10-bit 54MHz ADC 2ch 内蔵
• 入力信号同期用 PLL
• アナログ帯域制限フィルター内蔵
• Programmable Gain Amp (PGA)内蔵(-3.25dB~10dB)
• 適応型 Auto Gain Control ( AGC )
• Auto Color Control ( ACC ) (※コンポジットビデオ信号、S(Y/C)ビデオ信号デコード時)
• 画質調整機能 ( Contrast , Saturation , Brightness , Hue , Sharpness )
• 入力信号自動判定機能(NTSC/ PAL/ SECAM 判定、Interlace/ Progressive 判定)
• 適応型 2 次元 YC 分離
• 出力データフォーマット
YCbCr 4:2:2 データ または RGB 8:8:8 データ
• 出力インターフェイス
(YCbCr データ出力時)
Interlace:ITU-R BT.656 出力(8bit 27MHz)及び、16bit 13.5MHz の EAV/ SAV 付きパラレル出力
Progressive:16bit 27MHz 及び、8bit 54MHz の EAV/ SAV 付きパラレル出力
(RGB データ出力時)
Interlace:8bit:8bit:8bit 13.5MHz の EAV/ SAV 付き出力
Progressive:8bit:8bit:8bit 27MHz の EAV/ SAV 付き出力
*EAV/ SAV を出力しない設定も可能
• HD, VD, DVALID 及び FIELD 出力(VD, DVALID, FIELD はレジスタにて 2 出力選択)
• Closed Caption/ WSS/ CGMS-A デコード機能 (レジスタにて出力)
• マクロビジョン信号検知機能 (Rovi Certification)
• I2C バスコントロール
• パワーダウン機能
• VREF 内蔵
• 動作電圧:(コア部)1.70 ~ 2.00V、(インターフェイス部)1.70 ~ 3.60V
• 推奨動作温度範囲:-40°C ~ 85°C
• 80 ピン LQFP パッケージ( 12.0mm x 12.0mm )
(Notice) This device is protected by U.S. patent number 6,600,873 and other intellectual property rights.
MS1230-J-01
2011/7
-1-
[AK8858]
目次
[1.] 全体ブロック図 ...................................................................................................................................... 5
[2.] ピン配置 ................................................................................................................................................. 6
[3.] ピン機能説明.......................................................................................................................................... 7
[3.1.] ピン機能 .......................................................................................................................................... 7
[3.2.] 出力ピン状態 ..................................................................................................................................11
[4.] 電気的特性 ............................................................................................................................................11
[4.1.] 絶対最大定格 ..................................................................................................................................11
[4.2.] 推奨動作条件 ..................................................................................................................................11
[4.3.] DC特性 ........................................................................................................................................... 12
[4.4.] アナログ特性 ................................................................................................................................. 12
[4.4.1.] 入力レンジ .............................................................................................................................. 12
[4.4.2.] AAF (Anti-Aliasing Filter) ...................................................................................................... 12
[4.4.3.] Analog PGA ............................................................................................................................ 12
[4.4.4.] ADC ......................................................................................................................................... 13
[4.4.5.] 消費電流.................................................................................................................................. 13
[4.4.6.] 水晶発振回路部 ....................................................................................................................... 14
[5.] ACタイミング ....................................................................................................................................... 15
[5.1.] 外部クロック入力 .......................................................................................................................... 15
[5.2.] クロック出力(DTCLK) .................................................................................................................. 15
[5.3.] 出力データタイミング................................................................................................................... 16
[5.4.] リセットパルス.............................................................................................................................. 16
[5.5.] パワーダウン解除シーケンス........................................................................................................ 17
[5.6.] 電源投入シーケンス ...................................................................................................................... 18
[5.7.] I2Cバス入出力タイミング.............................................................................................................. 19
[5.7.1.] タイミング 1 ........................................................................................................................... 19
[5.7.2.] タイミング 2 ........................................................................................................................... 19
[6.] 機能概要 ............................................................................................................................................... 20
[7.] 機能説明 ............................................................................................................................................... 21
[7.1.] アナログ回路動作説明................................................................................................................... 21
[7.1.1.] コンポジットビデオ信号デコード時 ...................................................................................... 22
[7.1.2.] S(Y/C)ビデオ信号デコード時 .................................................................................................. 22
[7.1.3.] YPbPr(525i / 625i)コンポーネントビデオ信号デコード時 ..................................................... 22
[7.1.4.] YPbPr(525p / 625p)コンポーネントビデオ信号デコード時................................................... 22
[7.2.] アナログインターフェイス ........................................................................................................... 23
[7.3.] 入力クロックモード ...................................................................................................................... 24
[7.4.] アナログクランプ回路................................................................................................................... 24
[7.5.] 入力信号設定 ................................................................................................................................. 28
[7.6.] 入力信号自動認識機能................................................................................................................... 31
[7.7.] 入力映像信号自動認識制限機能 .................................................................................................... 32
[7.8.] 出力データ垂直ブランキング期間 ................................................................................................ 33
[7.9.] 出力データコードリミット ........................................................................................................... 34
[7.10.] 出力ピン状態 ............................................................................................................................... 34
[7.11.] スライス機能 ............................................................................................................................... 35
[7.12.] VBI区間デコードデータ ............................................................................................................... 36
[7.13.] 垂直同期方式(VLOCK機構)......................................................................................................... 36
[7.14.] YC遅延調整 .................................................................................................................................. 37
[7.15.] アクティブ映像データ開始位置 .................................................................................................. 37
[7.16.] PGA .............................................................................................................................................. 39
MS1230-J-01
2011/7
-2-
[AK8858]
[7.17.] AGC(Auto Gain Control) ............................................................................................................ 40
[7.18.] ACC(Auto Color Control) ........................................................................................................... 41
[7.19.] Y/C分離......................................................................................................................................... 41
[7.20.] Cフィルター ................................................................................................................................. 42
[7.21.] クロック生成 ............................................................................................................................... 43
[7.21.1.] ラインロッククロックモード ............................................................................................... 43
[7.21.2.] フレームロッククロックモード ........................................................................................... 43
[7.21.3.] 固定クロックモード.............................................................................................................. 43
[7.21.4.] 自動遷移モード ..................................................................................................................... 43
[7.22] ピクセル補間器............................................................................................................................. 43
[7.23] 位相補正機能 ................................................................................................................................ 44
[7.24.] 無信号判定時出力信号................................................................................................................. 44
[7.25.] 出力データフォーマット ............................................................................................................. 44
[7.25.1.] YCbCr 8bit出力フォーマット ............................................................................................... 45
[7.25.2.] YCbCr 16bit出力フォーマット ............................................................................................. 45
[7.25.3.] RGB 24bit出力フォーマット................................................................................................. 46
[7.26.] 出力インターフェース................................................................................................................. 47
[7.26.1.] EAV/ SAVインターフェイス.................................................................................................. 47
[7.26.2.] タイミング信号を使用したインターフェイス...................................................................... 51
[7.27.] 同期分離、同期検出、黒レベル調整、デジタルペデスタルクランプ ........................................ 56
[7.28.] カラーキラー ............................................................................................................................... 57
[7.29.] 画質調整機能 ............................................................................................................................... 58
[7.29.1.] コントラスト調整 ................................................................................................................. 58
[7.29.2.] ブライトネス調整 ................................................................................................................. 59
[7.29.3.] サチュレーション(彩度)調整 ................................................................................................ 59
[7.29.4.] HUE(色相)調整.................................................................................................................. 60
[7.29.5.] シャープネス調整 ................................................................................................................. 61
[7.29.6.] 輝度帯域調整......................................................................................................................... 62
[7.29.7.] セピアカラー出力 ................................................................................................................. 62
[7.29.8.] UV帯域調整............................................................................................................................ 63
[7.30.] VBI期間情報デコード................................................................................................................... 64
[7.31.] 内部状態通知機能 ........................................................................................................................ 65
[7.31.1.] 無信号判定 ............................................................................................................................ 65
[7.31.2.] VLOCK機構状態 .................................................................................................................... 65
[7.31.3.] インターレース信号.............................................................................................................. 65
[7.31.4.] カラーキラー動作 ................................................................................................................. 65
[7.31.5.] クロックモード ..................................................................................................................... 65
[7.31.6.] 輝度デコードオーバーフロー ............................................................................................... 65
[7.31.7.] 色デコードオーバーフロー................................................................................................... 66
[7.31.8.] フィールド通知 ..................................................................................................................... 66
[7.31.9.] AGC状態 ................................................................................................................................ 66
[7.32.] マクロビジョン信号検知 ............................................................................................................. 66
[7.32.1.] マクロビジョンカラーストライプキャンセル...................................................................... 66
[7.33.] 入力映像信号自動認識結果 ......................................................................................................... 67
[8.] デバイスコントロールインターフェース ............................................................................................ 68
[8.1.] I2Cバス SLAVE Address .............................................................................................................. 68
[8.2.] I2Cコントロールシーケンス .......................................................................................................... 68
[8.2.1.] Writeシーケンス ...................................................................................................................... 68
[8.2.2.] Readシーケンス ...................................................................................................................... 68
[9.] レジスタ一覧........................................................................................................................................ 69
MS1230-J-01
2011/7
-3-
[AK8858]
[9.1.] レジスタ設定概要 .......................................................................................................................... 71
[9.1.1.] Sub Address 0x00 “Input Channel Select Register (R/W)”................................................ 71
[9.1.2.] Sub Address 0x01 “Clamp Control 1 Register (R/W)” ....................................................... 72
[9.1.3.] Sub Address 0x02 “Clamp Control 2 Register (R/W)” ....................................................... 73
[9.1.4.] Sub Address 0x03 “Miscellaneous Setting Register (R/W)” ............................................. 74
[9.1.5.] Sub Address 0x04 “Input Video Standard Register (R/W)” ............................................... 75
[9.1.6.] Sub Address 0x05 “Output Format Register (R/W)” .......................................................... 76
[9.1.7.] Sub Address 0x06 “NDMODE Register (R/W)” ................................................................... 78
[9.1.8.] Sub Address 0x07 “Output Pin Control Register (R/W)” ................................................... 79
[9.1.9.] Sub Address 0x08 “Output Data Start and Delay Control Register (R/W)”...................... 80
[9.1.10.] Sub Address 0x09 “Output Data Format Register (R/W)” ............................................... 81
[9.1.11.] Sub Address 0x0A “AGC and ACC Control Register (R/W)” ........................................... 82
[9.1.12.] Sub Address 0x0B “Control 0 Register (R/W)”................................................................. 83
[9.1.13.] Sub Address 0x0C “Control 1 Register (R/W)”................................................................. 84
[9.1.14.] Sub Address 0x0D “Control 2 Register (R/W)”................................................................. 85
[9.1.15.] Sub Address 0x0E “PGA1 Control Register (R/W)” ......................................................... 86
[9.1.16.] Sub Address 0x0F “PGA2 Control Register (R/W)” ......................................................... 87
[9.1.17.] Sub Address 0x10 “Pedestal Level Control Register (R/W)” .......................................... 88
[9.1.18.] Sub Address 0x11 “Color Killer Control Register (R/W)” ................................................ 89
[9.1.19.] Sub Address 0x12 “Contrast Control Register (R/W)”..................................................... 90
[9.1.20.] Sub Address 0x13 “Brightness Control Register (R/W)”................................................. 91
[9.1.21.] Sub Address 0x10 “Image Control Register (R/W)” ......................................................... 92
[9.1.22.] Sub Address 0x15 “Saturation / U Tone Control Register (R/W)” .................................. 93
[9.1.23.] Sub Address 0x16 “V Tone Control Register (R/W)”........................................................ 94
[9.1.24.] Sub Address 0x17 “HUE Control Register (R/W)”............................................................ 94
[9.1.25.] Sub Address 0x18 “High Slice Data Set Register (R/W)” ................................................ 95
[9.1.26.] Sub Address 0x19 “Low Slice Data Set Register (R/W)” ................................................. 95
[9.1.27.] Sub Address 0x1A “Request VBI Information Register (R/W)”....................................... 96
[9.1.28.] Sub Address 0x1B~0x21 “Reserved Register (R/W)” ...................................................... 97
[9.1.29.] Sub Address 0x22 “Status 1 Register (R Only)”............................................................... 97
[9.1.30.] Sub Address 0x23 “Status 2 Register (R Only)”............................................................... 98
[9.1.31.] Sub Address 0x24 “Macrovision Status Register (R Only)”............................................ 99
[9.1.32.] Sub Address 0x25 “Input Video Status Register (R Only)” ........................................... 100
[9.1.33.] Sub Address 0x26 “Closed Caption 1 Register (R Only)” ............................................. 101
[9.1.34.] Sub Address 0x27 “Closed Caption 2 Register (R Only)” ............................................. 101
[9.1.35.] Sub Address 0x28 “WSS 1 Register (R Only)” ............................................................... 101
[9.1.36.] Sub Address 0x29 “WSS 2 Register (R Only)” ............................................................... 101
[9.1.37.] Sub Address 0x2A “Extended Data 1 Register (R Only)” .............................................. 101
[9.1.38.] Sub Address 0x2B “Extended Data 2 Register (R Only)” .............................................. 101
[9.1.39.] Sub Address 0x2C “VBID 1 Register (R Only)” .............................................................. 101
[9.1.40.] Sub Address 0x2D “VBID 2 Register (R Only)” .............................................................. 101
[9.1.41.] Sub Address 0x2E “Device and Revision ID Register (R Only)” .................................. 102
[10.] システム接続例 ................................................................................................................................ 103
[11.] パッケージ図 .................................................................................................................................... 104
[12.] マーキング図.................................................................................................................................... 105
[13.] 改訂履歴 ........................................................................................................................................... 106
MS1230-J-01
2011/7
-4-
[AK8858]
[1.] 全体ブロック図
TEST0 TEST1
XTI
XTO
SELA SDA
Test Logic
AIN1
AIN2
AIN6
HD
VD_FLD
AIN4
AIN5
VBI
Decoding
Sync
Separation
AIN3
OE
Microprocessor
Interface
Timing Controller
Digital PLL
Clock Module
SCL PDN RSTN
CLAMP
AAF
APGA1
MUX
AIN7
CLAMP
SH
APGA2
AAF
CLAMP
AIN9
Luminance
Process
DPGA1
Decimation
Filter
AAF
AIN8
10-bit
ADC1
10-bit
ADC2
YC
Separation
U Process
YUV
to
RGB
DPGA2
V Process
Output
Buffer
DVAL_FLD
NSIG
DTCLK
DATA[23:0]
AIN10
Reference
ATIO
VRP
VCOM VRN
AVDD AVSS DVDD DVSS PVDD1 PVDD2
IREF
MS1230-J-01
2011/7
-5-
[AK8858]
[2.] ピン配置
DATA0
PVDD1
DVAL_FLD
HD
VD_FLD
DVSS
TEST0
TEST1
OE
NSIG
PVDD2
PDN
RSTN
SCL
SDA
SELA
AVDD
XTI
XTO
AVSS
80 ピン LQFP パッケージ( 12.0mm x 12.0mm )
AVSS
AIN1
DVSS
DVDD
AVDD
DATA1
AIN2
AVSS
DATA2
DATA3
AIN3
DATA4
AVDD
PVDD1
AIN4
ATIO
DVSS
DATA5
AIN5
DATA6
VCOM
DATA7
AIN6
AVSS
PVDD1
DTCLK
IREF
DVSS
AVDD
AIN7
DATA8
DATA9
VRP
DATA10
AIN8
DATA11
VRN
AIN9
DATA12
DVDD
MS1230-J-01
PVDD1
DVSS
DATA13
DATA14
DATA15
DATA16
PVDD1
DATA17
DVSS
DATA18
DATA19
DATA20
DATA21
DATA22
DATA23
DVSS
PVDD1
AVDD
AVSS
AIN10
1
2011/7
-6-
[AK8858]
[3.] ピン機能説明
[3.1.] ピン機能
ピン
番号
端子名
電源
I/O
1
AVSS
A
G
アナロググランドピンです。
機能概要
2
AIN10
A
I
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。未使用時は NC としてください。
3
AVDD
A
P
アナログ電源ピンです。
4
DVSS
D
G
デジタルグランドピンです。
5
PVDD1
P1
P
データ出力 I/F 用電源ピンです。
6
DATA23
P1
7
DATA22
P1
8
DATA21
P1
9
DATA20
P1
10
DATA19
P1
11
DATA18
P1
12
DVSS
D
G
デジタルグランドピンです。
13
PVDD1
P1
P
データ出力 I/F 用電源ピンです。
14
DATA17
P1
15
DATA16
P1
16
DATA15
P1
17
DATA14
P1
18
DATA13
P1
19
DVSS
D
G
デジタルグランドピンです。
20
PVDD1
P1
P
データ出力 I/F 用電源ピンです。
21
DVDD
D
P
デジタル電源ピンです。
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
O
(I/O)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。RGB 8:8:8 出力時に使用します。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。* (なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。* (なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。* (なお、このピンはテストモード時 I/O ピンとして使用します。)
O
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
(I/O) します。* (なお、このピンはテストモード時 I/O ピンとして使用します。)
[電源]: A - AVDD, D - DVDD, P1 – PVDD1, P2 – PVDD2
[I/O]: I - 入力ピン, O - 出力ピン, I/O - 入出力ピン, P - 電源ピン, G - グランドピン
*OE, PDN, RSTN のピン状態による出力については、「[3.2.] 出力ピン状態」を参照してください。
22
DATA12
P1
MS1230-J-01
2011/7
-7-
[AK8858]
ピ
ン
番
号
端子名
電
源
23
DATA11
P1
24
DATA10
P1
25
DATA9
P1
O
26
DATA8
P1
O
27
DVSS
D
G
デジタルグランドピンです。
28
DTCLK
P1
O
出力 I/F 用データクロック出力ピンです。*
29
PVDD1
P1
P
データ出力 I/F 用電源ピンです。
30
DATA7
P1
O
データ出力ピンです。*
31
DATA6
P1
O
データ出力ピンです。*
32
DATA5
P1
O
データ出力ピンです。*
33
DVSS
D
G
デジタルグランドピンです。
34
PVDD1
P1
P
データ出力 I/F 用電源ピンです。
35
DATA4
P1
O
データ出力ピンです。*
36
DATA3
P1
O
データ出力ピンです。*
37
DATA2
P1
O
データ出力ピンです。*
38
DATA1
P1
O
データ出力ピンです。*
39
DVDD
D
P
デジタル電源ピンです。
40
DVSS
D
G
デジタルグランドピンです。
41
PVDD1
P1
P
データ出力 I/F 用電源ピンです。
42
DATA0
P1
O
データ出力ピンです。*
I/O
機能概要
O
(I/O)
O
(I/O)
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。* (なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。* (なお、このピンはテストモード時 I/O ピンとして使用します。)
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。*
データ出力ピンです。YCbCr16bit 出力時及び RGB 8:8:8 出力時に使用
します。*
DVALID / FIELD 信号出力ピンです。*
レジスタ設定にて、DVALID/ FIELD 信号出力を切り替えます。
(なお、このピンはテストモード時 I/O ピンとして使用します。)
VD / FIELD 信号出力ピンです。*
レジスタ設定にて、VD/ FIELD 信号出力を切り替えます。
(なお、このピンはテストモード時 I/O ピンとして使用します。)
HD 信号出力ピンです。*
(なお、このピンはテストモード時 I/O ピンとして使用します。)
43
DVAL_FLD
P1
O
(I/O)
44
VD_FLD
P1
O
(I/O)
45
HD
P1
O
(I/O)
46
DVSS
D
G
デジタルグランドピンです。
47
TEST0
P2
I
テストモード設定用ピンです。DVSS に接続して下さい。
48
TEST1
P2
I
テストモード設定用ピンです。DVSS に接続して下さい。
[電源]: A - AVDD, D - DVDD, P1 – PVDD1, P2 – PVDD2
[I/O]: I - 入力ピン, O - 出力ピン, I/O - 入出力ピン, P - 電源ピン, G - グランドピン
*OE, PDN, RSTN のピン状態による出力については、「[3.2.] 出力ピン状態」を参照してください。
MS1230-J-01
2011/7
-8-
[AK8858]
ピ
ン
番
号
端子名
電
源
I/O
49
NSIG
P2
O
50
OE
P2
I
51
PVDD2
P2
P
52
RSTN
P2
I
53
PDN
P2
I
54
SDA
P2
I/O
55
SCL
P2
I
56
SELA
P2
I
57
AVDD
A
P
機能概要
入力信号の状態を示します。*
L:ビデオ信号が入力されています。(同期しています)
H:無信号または同期が外れています。
Output Enable ピンです。Hi-Z 入力は禁止します。
L:データ出力ピンは Hi-Z 出力となります。
H:データが出力されます。
制御 I/F 用電源ピンです。
リセット信号入力ピンです。Hi-Z 入力は禁止します。
L:リセット
H:通常動作
パワーダウン制御ピンです。Hi-Z 入力は禁止します。
L:パワーダウン
H:通常動作
I2C バスデータピンです。PVDD2 でプルアップしてください。
PDN=L の時には、Hi-z 入力が可能です。
I2C バスクロック入力ピンです。PVDD2 でプルアップしてください。
PDN=L の時には、Hi-z 入力が可能です。
I2C バススレーブアドレス選択ピンです。
PVDD2 接続時:Slave Address = 0x8A
DVSS 接続時:Slave Address = 0x88
アナログ電源ピンです。
水晶振動子接続端子です。24.576MHz の水晶振動子を使用してくださ
い。PDN=L の際には、AVSS 出力となります。
水晶振動子を使用しない場合は、NC または AVSS に接続してください。
水晶振動子接続端子です。24.576MHz の水晶振動子を使用してくださ
い。外部から 24.576MHz のクロックを入力する場合(水晶発振器を使用
する場合等)は、この端子に入力してください。
58
XTO
A
O
59
XTI
A
I
60
AVSS
A
G
アナロググランドピンです。
61
AVSS
A
G
アナロググランドピンです。
62
AIN1
A
I
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
63
AVDD
A
P
アナログ電源ピンです。
64
AIN2
A
I
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
65
AVSS
A
G
アナロググランドピンです。
[電源]: A - AVDD, D - DVDD, P1 – PVDD1, P2 – PVDD2
[I/O]: I - 入力ピン, O - 出力ピン, I/O - 入出力ピン, P - 電源ピン, G - グランドピン
*OE, PDN, RSTN のピン状態による出力については、「[3.2.] 出力ピン状態」を参照してください。
MS1230-J-01
2011/7
-9-
[AK8858]
ピ
ン
番
号
端子名
電
源
I/O
機能概要
66
AIN3
A
I
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
67
AVDD
A
P
アナログ電源ピンです。
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
68
AIN4
A
I
69
ATIO
A
I/O
70
AIN5
A
I
71
VCOM
A
O
72
AIN6
A
I
73
AVSS
A
G
アナロググランドピンです。
74
IREF
A
O
アナログ回路基準電流設定ピンです。
6.8kΩ(+/−1%精度)の抵抗を介して AVSS に接続してください。
75
AVDD
A
P
アナログ電源ピンです。
テスト用アナログ入出力ピンです。AVSS に接続してください。
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
AD コンバータ内部コモン電圧ピンです。
0.1uF 以上のセラミックコンデンサを介して AVSS に接続してくださ
い。
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
AD コンバータ内部正基準電圧ピンです。
77
VRP
A
O
0.1uF 以上のセラミックコンデンサを介して AVSS に接続してくださ
い。
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
78
AIN8
A
I
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
AD コンバータ内部負基準電圧ピンです。
79
VRN
A
O
0.1uF 以上のセラミックコンデンサを介して AVSS に接続してくださ
い。
アナログ信号入力ピンです。「システム接続例」のように、抵抗分割に
80
AIN9
A
I
て約 39%(-8.19dB)のレベルに減衰させた後、0.033uF のセラミック
コンデンサを介して入力してください。
未使用時は NC としてください。
[電源]: A - AVDD, D - DVDD, P1 – PVDD1, P2 – PVDD2
[I/O]: I - 入力ピン, O - 出力ピン, I/O - 入出力ピン, P - 電源ピン, G - グランドピン
76
AIN7
A
I
MS1230-J-01
2011/7
- 10 -
[AK8858]
[3.2.] 出力ピン状態
OE, PDN, RSTN のピン状態と、各デジタル出力ピン状態の関係は下表の通りです。
OE
L
PDN
X
L
RSTN
DATA[23:0], DTCLK, HD, VD_FLD, DVAL_FLD
Hi-Z 出力
X
Low 出力
H
L
Low 出力
H
H
DOUT
X:Don’t Care、DOUT:通常出力
NSIG
Low 出力
Low 出力
Low 出力
DOUT
また、RGB 8:8:8 出力以外の時に DATA[23:0]ピンは下表の通りとなります。
YCbCr8bit 出力時
DATA[23:16]
DATA[15:8]
Low 出力
Low 出力
DOUT:通常出力
DATA[7:0]
DOUT
YCbCr16bit 出力時
DATA[23:16]
DATA[15:8]
DOUT
Low 出力
DATA[7:0]
DOUT
なお、AIN 端子への信号入力が無い場合は、NSIGMD[1:0]*レジスタにて設定された信号を出力します。
*(Sub Address: 0x0D [3:2])
[4.] 電気的特性
[4.1.] 絶対最大定格
項目
最小
最大
AVDD, DVDD
-0.3
2.2
PVDD1, PVDD2
-0.3
4.2
アナログ入力ピン電圧 A(VinA)
-0.3
AVDD+0.3(≦2.2)
V
デジタル入出力ピン電圧 P1(VioP1)
-0.3
PVDD1+0.3(≦4.2)
V
(*1)
デジタル入出力ピン電圧 P2(VioP2)
-0.3
PVDD2+0.3(≦4.2)
V
(*2)
入力ピン電流(Iin)
-10
10
mA
電源ピンは除く
保存温度
-40
150
°C
電源電圧
単位
備考
V
(*1)対象ピンは、DTCLK, DATA[23:0], HD, VD_FLD, DVAL_FLD です。
(*2)対象ピンは、OE, SELA, PDN, RSTN, SDA, SCL, NSIG, TEST0, TEST1 です。
・電源電圧は、各グランドピン(AVSS=DVSS)を 0V(電圧基準)とした時の値です。
・全ての電源グランド(AVSS, DVSS)は同電位としてください。
・デジタル出力ピンをデータバスに接続する場合、データバスの動作電圧範囲は上記デジタル入出力ピン
電圧の範囲としてください。
・上記限界以上での動作は素子の永久破壊を引き起こす可能性があります。
・上記状態では、通常動作の保証はされません。
[4.2.] 推奨動作条件
項目
アナログ電源電圧 (AVDD)
デジタル電源電圧 (DVDD)
データ出力 I/F 用電源電圧 (PVDD1)
制御 I/F 用電源電圧 (PVDD2)
動作温度(Ta)
最小
標準
最大
単位
条件
1.70
1.80
2.00
V
AVDD=DVDD
1.70
3.60
V
PVDD1≧DVDD
PVDD2≧DVDD
-40
85
°C
・電源電圧は、各グランドピン(AVSS=DVSS)を 0V(電圧基準)とした時の値です。
・全ての電源グランド(AVSS, DVSS)は同電位としてください。
MS1230-J-01
2011/7
- 11 -
[AK8858]
[4.3.] DC 特性
(Ta: -40°C~85°C / DVDD=AVDD=1.7V~2.0V / PVDD1=DVDD~3.6V / PVDD2=DVDD~3.6V)
項目
記号
デジタル P2 入力 H 電圧(*1)
VPIH
デジタル P2 入力 L 電圧(*1)
VPIL
XTI 入力 H 電圧
VXIH
標準
最大
単位
条件
0.8PVDD2
V
PVDD2<2.7V
0.7PVDD2
V
PVDD2≧2.7V
0.2PVDD2
V
PVDD2<2.7V
0.3PVDD2
V
PVDD2≧2.7V
0.8AVDD
V
VXIL
0.2AVDD
V
(*1)
IL
±10
uA
(*2)
VOH1
XTI 入力 L 電圧
デジタル入力リーク電流
デジタル P1 出力 H 電圧
最小
デジタル P1 出力 L 電圧(*2)
デジタル P1 出力 Hi-z リーク電流
(*2)
0.7PVDD1
IOH1 = -600uA
IOL1 = 1mA
VOL1
0.3PVDD1
V
HIL
±10
uA
NSIG 出力 H 電圧
VOH2
NSIG 出力 L 電圧
VOL2
0.7PVDD2
IOH2 = -600uA
0.3PVDD2
VOLC
0.4
0.2PVDD2
(*1)対象ピンは、SDA, SCL, SELA, OE, PDN, RSTN, TEST0, TEST1 ピンです。
(*2)対象ピンは、DTCLK, DATA[23:0], HD, VD_FLD, DVAL_FLD ピンです。
I2C(SDA)L 出力
V
IOL2 = 1mA
IOLC = 3mA
PVDD2≧2.0V
PVDD2<2.0V
V
[4.4.] アナログ特性
(AVDD=1.8V, Ta=25˚C)
[4.4.1.] 入力レンジ
項目
記号
最小
入力レンジ
VIMX
0
標準
最大
単位
条件
0.60
Vpp
標準
最大
単位
+1
dB
[4.4.2.] AAF (Anti-Aliasing Filter)
項目
記号
最小
パスバンドリップル
Gp
-1
ストップバンド阻止量
Gs
20
30
dB
条件
Progressive 信号:~12MHz
Progressive 信号以外:~6MHz
Progressive 信号:54MHz
Progressive 信号以外:27MHz
[4.4.3.] Analog PGA
項目
記号
分解能
RES
2
Bit
最小ゲイン
GMN
-3
dB
最大ゲイン
GMX
6
dB
ゲインステップ
GST
MS1230-J-01
最小
2.75
標準
3
最大
3.25
単位
dB
2011/7
- 12 -
[AK8858]
[4.4.4.] ADC
項目
記号
最小
標準
最大
分解能
RES
サンプリング周波数
FS
積分非直線性誤差
INL
±1.0
±2.0
LSB
微分非直線性誤差
DNL
±0.5
±1.0
LSB
S/N
SN
53
dB
S/(N+D)
SND
52
dB
入力フルスケールマッチング
IFGM
ADC 内部コモン電圧
VCOM
0.96
V
ADC 内部正側 VREF 電圧
VRP
1.26
V
ADC 内部負側 VREF 電圧
VRN
0.66
V
10
単位
条件
bit
54
Progressive デコード時 Y 信号
MHz
27
5
Interlace デコード時 Y 信号
Progressive デコード時 PbPr 信号
Fin=1MHz*, FS=54MHz,
PGA Gain 初期値
Fin=1MHz*, FS=54MHz,
PGA Gain 初期値
%
*Fin=AIN 入力信号周波数
[4.4.5.] 消費電流
(AVDD = DVDD = PVDD1 = PVDD2 = 1.8V, Ta = -40 ~ 85˚C)
項目
記号
最小
標準
最大
単位
110
151
mA
条件
(動作時消費電流)
全消費電流
アナログ部
IDD
AIDD
68
mA
60
mA
35
mA
デジタル部
DIDD
28
mA
I/O 部
PIDD
14
mA
パワーダウン時全消費電流
SIDD
≦1
アナログ部
ASIDD
≦1
uA
デジタル部
DSIDD
≦1
uA
I/O 部
PSIDD
≦1
uA
Progressive デコード時
(ADC3ch 動作時)
Progressive デコード時
(ADC3ch 動作時)
S(Y/C)ビデオデコード時(*1)
(ADC2ch 動作時)
CVBS デコード時(*1)
(ADC1ch 動作時)
Progressive デコード時
Xtal 発振子接続時
負荷条件:CL=15pF
(パワーダウン時消費電流)
100
uA
PDN=Low(DVSS)の時(*2)
(*1)参考値です。
(*2)OE ピン及び RSTN ピンが、確実に使用する極性の電源電圧またはクランドレベルとなっている場合
MS1230-J-01
2011/7
- 13 -
[AK8858]
[4.4.6.] 水晶発振回路部
項目
記号
最小
標準
最大
発振周波数
f0
周波数精度
Δf / f
負荷容量
CL
実効等価抵抗
Re
水晶振動子並列静電容量
CO
0.9
pF
XTI 端子外部接続負荷容量
CXI
22
pF
CL=15pF 使用時
XTO 端子外部接続負荷容量
CXO
22
pF
CL=15pF 使用時
24.576
単位
条件
MHz
±100
15
ppm
pF
100
(*1)
Ω
(*1)実効等価抵抗は、一般に Re = R1 x (1+CO/CL)2 で与えられます。(R1:水晶振動子直列等価抵抗)
回路接続例
Rf
AK8858 内部回路
XTI pin
XTO pin
外部接続回路
Rd (* 2)
CXI = 22pF
CXO = 22pF
(*2)制限抵抗(Rd)の有無および抵抗値は、使用する水晶振動子の仕様に合わせて決定して下さい。
MS1230-J-01
2011/7
- 14 -
[AK8858]
[5.] AC タイミング
(1.70≦DVDD≦2.00, DVDD≦PVDD1≦3.60, DVDD≦PVDD2≦3.60)
(Ta:-40°C~85°C /負荷条件:CL=15pF)
[5.1.] 外部クロック入力
fCLK
tCLKL
tCLKH
0.8AVDD
0.5AVDD
0.2AVDD
項目
記号
最小
入力 CLK
fCLK
CLK パルス幅 H
tCLKH
16
CLK パルス幅 L
tCLKL
16
標準
最大
24.576
単位
MHz
nsec
周波数安定度
±100
ppm
[5.2.] クロック出力(DTCLK)
fDTCLK
0.5PVDD1
項目
記号
最小
標準
最大
単位
13.5
DTCLK
fDTCLK
27
MHz
54
条件
YCbCr16bit 出力時(Interlace)
RGB 8:8:8 出力時(Interlace)
YCbCr8bit 出力時(Interlace)
YCbCr16bit 出力時(Progressive)
RGB 8:8:8 出力時(Progressive)
YCbCr8bit 出力時(Progressive)
MS1230-J-01
2011/7
- 15 -
[AK8858]
[5.3.] 出力データタイミング
0.5PVDD1
DTCLK(*1)
tDS
tDH
0.5PVDD1
Output Data
(*2)
項目
記号
最小
標準
最大
単位
YCbCr16bit 出力時(Interlace)
RGB 8:8:8 出力時(Interlace)
YCbCr8bit 出力時(Interlace)
YCbCr16bit 出力時(Progressive)
RGB 8:8:8 出力時(Progressive)
20
Output Data Setup Time
tDS
10
5
nsec
20
Output Data Hold Time
tDH
条件
10
5
YCbCr8bit 出力時(Progressive)
YCbCr16bit 出力時(Interlace)
RGB 8:8:8 出力時(Interlace)
YCbCr8bit 出力時(Interlace)
YCbCr16bit 出力時(Progressive)
RGB 8:8:8 出力時(Progressive)
YCbCr8bit 出力時(Progressive)
(*1)レジスタにてクロック出力(DTCLK)の極性を反転することが可能です。(Sub Address: 0x07 [7])
(*2)Output Data は DATA[23:0], HD, VD_FLD, DVAL_FLD の総称です。
[5.4.] リセットパルス
tRST/ tRJCT
RSTN
項目
記号
最小
RSTN パルス幅
tRST
500
RSTN パルス除去期間
tRJCT
標準
最大
50
MS1230-J-01
単位
nsec
2011/7
- 16 -
[AK8858]
[5.5.] パワーダウン解除シーケンス
PDN 解除(PDN=High)後、アナログ部基準電圧/電流が安定するまでの期間リセットをかけて下さい。
RESh
Don’t
Care
RSTN
PDN
VIH
VIH
DVSS
項目
記号
最小
パワーダウン解除後リセット期間
RESh
5
標準
最大
単位
msec
パワーダウン時は制御系信号を全て VIH/VIL レベルではなく、確実に使用する極性の電源電圧またはグラ
ンドレベルにしてください。
AVDD/ DVDD
PVDD1/ PVDD2
PDN
RSTN
XTI
VCOM,VRP,VRN
水晶振動子安定発振
までの時間:5 mS (max)*
PDN 解除
RESh:5mS (min)
MS1230-J-01
*参考値です。
2011/7
- 17 -
[AK8858]
[5.6.] 電源投入シーケンス
PWUPTIME
AVDD/ DVDD
PVDD1/ PVDD2
RESh
VIH
PDN
VIH
RSTN
項目
記号
パワーアップタイム
PWUPTIME
パワーダウン解除後リセット期間
RESh
最小
標準
最大
100
5
単位
msec
電源投入時は、必ず PDN ピン=Low としてください。
各電源の立ち上げ順序は問いません。PDN ピン=Low の状態で 100msec 以内に全ての電源を立ち上げて
ください。
PDN 解除(PDN=High)後は、アナログ部基準電圧/電流が安定するまでの期間リセットをかけて下さい。
MS1230-J-01
2011/7
- 18 -
[AK8858]
[5.7.] I2C バス入出力タイミング
[5.7.1.] タイミング 1
tBUF tHD : STA
tR
tF
tSU : STO
VIH
SDA
VIL
tF
tR
VIH
SCL
VIL
tLOW
tSU : STA
項目
記号
最小
最大
単位
Bus Free Time
tBUF
1.3
usec
Hold Time (Start Condition)
tHD:STA
0.6
usec
Clock Pulse Low Time
tLOW
1.3
usec
Input Signal Rise Time
tR
300
nsec
Input Signal Fall Time
tF
300
nsec
Setup Time(Start Condition)
tSU:STA
0.6
usec
Setup Time(Stop Condition)
tSU:STO
0.6
usec
上記 I2C バスに関するタイミングは I2C バスの規格であり、
デバイスの制約によるものではありません。
詳細に関しては I2C バス規格を参照してください。
[5.7.2.] タイミング 2
tHD : DAT
VIH
SDA
VIL
tHIGH
VIH
SCL
VIL
TSU : DAT
項目
Data Setup Time
記号
tSU:DAT
最小
100
最大
(*1)
Data Hold Time
tHD:DAT
0.0
Clock Pulse High Time
tHIGH
0.6
単位
nsec
0.9
(*2)
usec
usec
(*1)I2C バス標準モードで使用する場合 tSU:DAT ≥250nSec を満たす必要があります。
(*2)AK8858 を、tLOW を延長しないバス上で使用する場合(tLOW=最小規格で使用する場合)、この条件
を満足する必要があります
MS1230-J-01
2011/7
- 19 -
[AK8858]
[6.] 機能概要
○NTSC/PAL/SECAM コンポジットビデオ信号(CVBS)、S(Y/C)ビデオ信号、YPbPr 信号(525i / 625i / 525P
/ 625P) を入力信号とします。入力ピンは 10ch あり、レジスタ設定にてデコードする信号を選択します。
○入力段にアナログ帯域制限フィルター(アンチエイリアジングフィルター)を内蔵しています。
○入力された信号は、アナログ回路でシンクチップクランプ、デジタル回路にてペデスタルクランプされ
ます。
○入力信号を自動判別する機能を有します。
○AGC はシンク AGC とピーク AGC を併用した適応型の AGC です。
○入力信号のカラーバーストレベルを測定しカラーレベルを最適値に制御する ACC 機能を有します。
○入力信号により最適な YC 分離方法が選択される適応型 2 次元 YC 分離回路を使用します。
○デジタルピクセル補完器を用いた縦方向ピクセル調整機能を有します。
○サンプリングクロック及び動作クロックは入力信号に応じて 3 種類のクロックを使い分けます。
○PAL-B,D,G,H,I,N デコード時ライン毎の位相補償をすることが可能です。
○出力インターフェイスは、EAV/SAV 同期コードを用いる方法と、HD/ VD/ DVALID/ FIELD 信号を用いる
方法の 2 通りに対応しています。
○出力データは、YCbCr フォーマット(8bit 及び 16bit)の他に、RGB フォーマット(8:8:8)で出力することも
可能です。
○カラーキラー機能を内蔵しています。
○コントラスト、ブライトネス、サチュレーション、色相、シャープネスなどの画質調整機能を内蔵して
います。
○輝度信号及び色信号に対して帯域制限をかけることが可能です。
○Closed Caption, WSS, CGMS-A 等の V ブランク期間データをデコードすることができます。
○マクロビジョン信号検知機能を有しています。
MS1230-J-01
2011/7
- 20 -
[AK8858]
[7.] 機能説明
[7.1.] アナログ回路動作説明
下図にアナログ回路ブロックを示します。
XTI
XTO
Clock
Module
PLL Feed-back
Information
AIN1
AIN2
AIN3
CLAMP
AAF
CLAMP
AAF
PGA1
10-bit
ADC1
10bit
PGA2
10-bit
ADC2
10bit
AIN4
AIN5
AIN6
MUX
MUX
AIN7
AIN8
CLAMP
AAF
AIN9
AIN10
VREF
VRP VCOM VRN IREF
YPbPr コンポーネントビデオ信号をデコードする時、Pb/Pr 信号はサンプルホールド回路にて同時サンプ
リングされた後、時分割で動作する PGA2 及び ADC2 にてデジタルデータに変換されます。
時分割動作している状態は、下図に示すように仮想的な PGA と ADC とし、VPGA2、VADC2, VPGA3,
VADC3 と表します。
XTI
XTO
Clock
Module
PLL Feed-back
Information
AIN1
AIN2
AIN3
CLAMP
PGA1
10-bit
ADC1
10bit
AAF
CLAMP
AAF
VPGA2
10-bit
VADC2
10bit
CLAMP
AAF
VPGA3
10-bit
VADC3
10bit
AIN4
AIN5
AIN6
MUX
AIN7
AIN8
AIN9
AIN10
VREF
VRP VCOM VRN IREF
MS1230-J-01
2011/7
- 21 -
[AK8858]
[7.1.1.] コンポジットビデオ信号デコード時
コンポジットビデオ信号は、PGA1 及び ADC1 にてデジタルデータに変換されます。サンプリング周波数
は 27MHz です。
AAF は、(通過帯域)6.0MHz、(通過帯域リップル)±1dB 未満、(ストップバンド阻止量)-30dB(@27MHz)です。
[7.1.2.] S(Y/C)ビデオ信号デコード時
Y 信号は 、PGA1 及び ADC1 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
C 信号は、VPGA2 及び VADC2 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
AAF は、(通過帯域)6.0MHz、(通過帯域リップル)±1dB 未満、(ストップバンド阻止量)-30dB(@27MHz)です。
[7.1.3.] YPbPr(525i / 625i)コンポーネントビデオ信号デコード時
Y 信号は、PGA1 及び ADC1 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
Pb 信号は、VPGA2 及び VADC2 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
Pr 信号は、VPGA3 及び VADC3 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
AAF は、(通過帯域)6.0MHz、(通過帯域リップル)±1dB 未満、(ストップバンド阻止量)-30dB(@27MHz)です。
AAF 特性(Progressive 信号以外デコード時)
[7.1.4.] YPbPr(525p / 625p)コンポーネントビデオ信号デコード時
Y 信号は、PGA1 及び ADC1 にてデジタルデータに変換されます。サンプリング周波数は 54MHz です。
Pb 信号は、VPGA2 及び VADC2 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
Pr 信号は、VPGA3 及び VADC3 にてデジタルデータに変換されます。サンプリング周波数は 27MHz です。
AAF は、(通過帯域)12.0MHz、(通過帯域リップル)±1dB 未満、(ストップバンド阻止量)-30dB(@54MHz)で
す。
AAF 特性(Progressive 信号デコード時)
MS1230-J-01
2011/7
- 22 -
[AK8858]
[7.2.] アナログインターフェイス
AK8858 はアナログビデオ信号入力ピンを 10ch 持っています。
デコード可能なアナログビデオ信号は、コンポジットビデオ信号、S(Y/C)ビデオ信号、YPbPr コンポーネ
ントビデオ信号(525i / 625i / 525P / 625P)です。
デコードする信号は Input Channel Select Register (R/W) [Sub Address 0x00]にて選択できます。
Input Channel Select Register [Sub Address 0x00]
bit 7
bit 6
bit 5
bit 4
bit 3
CLKMOD SELSRC1 SELSRC0 ADC3SEL ADC2SEL
Default Value
0
0
0
0
0
bit 2
ADC1SEL2
Default Value: 0x00
bit 1
bit 0
ADC1SEL1 ADC1SEL0
0
0
0
各コントロールビットの説明は次の通りです。
ADC1SEL[2:0]-bit:ADC1 への入力を選択します。(CVBS 信号及び Y 信号入力端子)
設定値
ADC1 入力
000
AIN1
001
AIN2
010
AIN3
011
AIN4
100
AIN5
101
AIN6
ADC2SEL-bit:仮想の ADC(VADC2)への入力を選択します。(C 信号及び Pb 信号入力端子)
設定値
仮想 ADC2 入力
0
AIN7
1
AIN8
ADC3SEL-bit:仮想の ADC (VADC3)への入力を選択します。(Pr 信号入力端子)
設定値
仮想 ADC3 入力
0
AIN9
1
AIN10
SELSRC[1:0]-bit:デコードする信号種類を設定します。
設定値
入力信号
00
コンポジットビデオ信号
01
S(Y/C)ビデオ信号
10
コンポーネントビデオ信号
11
無入力設定 *アナログ部パワーダウン(CLAMP, AAF, PGA, ADC がパワーダウンされます。)
MS1230-J-01
2011/7
- 23 -
[AK8858]
[7.3.] 入力クロックモード
AK8858 は、水晶発振回路を内蔵しています。また、外部からクロックを入力して動作させることも可能
です。入力クロック周波数は 24.576MHz です。
Sub Address: 0x00 [7]
クロックモードを設定します。
Name
Definition
CLKMOD
[0]: 水晶発振回路部動作モード。
水晶発振子を XTI, XTO 端子に接続してください。
[1]: 外部クロック入力モード(水晶発振器など)
備考
[7.4.] アナログクランプ回路
AK8858 は入力されるビデオ信号に対してクランプをかけます。クランプは内部で発生するクランプタイ
ミングパルス(クランプパルス)の発生位置を使用して行います。クランプパルスは同期信号のほぼ真ん中
(シンクチップ)で発生しますが、Pb 及び Pr 信号に対しては、同期信号が付加されている場合に備えて、
バックポーチ位置で発生することも可能です。入力信号形式、クランプ基準レベル及びクランプパルス発
生位置の関係は下表の通りです。
入力信号形式
クランプ基準レベル
クランプパルス発生位置
コンポジットビデオ信号
シンクチップレベル
シンクチップ位置
Y 信号
シンクチップレベル
シンクチップ位置
C 信号
ペデスタルレベル
Y 信号のシンクチップ位置
Y 信号
シンクチップレベル
シンクチップ位置
Pb 信号
ペデスタルレベル
Pr 信号
ペデスタルレベル
S(Y/C)ビデオ信号
コンポーネントビデオ信号
Y 信号のシンクチップ位置
Y 信号のバックポーチ位置*
Y 信号のシンクチップ位置
Y 信号のバックポーチ位置*
*Pb, Pr 信号に同期信号が付加されている場合は、バックポーチ位置でクランプをかけてください。
下図にクランプパルス発生位置を示します。
MS1230-J-01
2011/7
- 24 -
[AK8858]
Y
シンクチップ位置
CVBS
C
シンクチップ位置
Y 信号のシンクチップ位置
Y
Y
シンクチップ位置
シンクチップ位置
Pb
Pb
Y 信号のシンクチップ位置
Pr
Y 信号のバックポーチ位置
Pr
Y 信号のシンクチップ位置
Y 信号のバックポーチ位置
クランプパルスのパルス位置及びパルス幅の調整及び、クランプ電流値を Clamp Control 1 Register (R/W)
[Sub Address 0x01] 及び Clamp Control 2 Register (R/W) [Sub Address 0x02] にて設定可能です。
Clamp Control 1 Register [Sub Address 0x01]
bit 7
bit 6
bit 5
bit 4
bit 3
CLPCLPCLPCLPReserved
WIDTH1
WIDTH0
STAT1
STAT0
Default Value
0
0
0
0
0
Clamp Control 2 Register [Sub Address 0x02]
bit 7
bit 6
bit 5
bit 4
Reserved
Reserved
Reserved
YPBPRCP
Default Value
0
0
0
0
bit 2
BCLPSTAT2
0
bit 3
UDG1
bit 2
UDG0
0
0
Default Value: 0x00
bit 1
bit 0
BCLPBCLPSTAT1
STAT0
0
0
Default Value: 0x01
bit 1
bit 0
CLPG1
CLPG0
0
1
各コントロールビットの説明は次の通りです。
MS1230-J-01
2011/7
- 25 -
[AK8858]
BCLPSTAT[2:0]-bit:バックポーチ位置に発生するクランプパルスの位置を設定します。
設定値
バックポーチクランプパルス位置
備考
000
CLPSTAT にて設定されている位置。
001
CLPSTAT にて設定されている位置から(1/128)H 遅れた所。
010
CLPSTAT にて設定されている位置から(2/128)H 遅れた所。
011
CLPSTAT にて設定されている位置から(3/128)H 遅れた所。
100
CLPSTAT にて設定されている位置から(4/128)H 早い所。
101
CLPSTAT にて設定されている位置から(3/128)H 早い所。
110
CLPSTAT にて設定されている位置から(2/128)H 早い所。
111
CLPSTAT にて設定されている位置から(1/128)H 早い所。
バックポーチ位置に発生するクランプパルス(バックポーチクランプ)は、下記の CLPSTAT[1:0]-bit の設定
によってパルス位置が変わりますが、BCLPSTAT[2:0]-bit を使用することで、CLPSTAT で設定された位置
を基準として、バックポーチクランプ位置のみを変更できます。
CLPSTAT[1:0]-bit:クランプパルスの位置を設定します。
設定値
クランプパルス位置
備考
00
バックポーチクランプ以外:シンクチップの真中あたり。
バックポーチクランプ:同期信号とアクティブ映像開始位置間の真中あたり。
01
[00]設定時の位置から(1/128)H 遅れた所。
10
[00]設定時の位置から(2/128)H 早い所。
11
[00]設定時の位置から(1/128)H 早い所。
すべてのクランプパルス位置が変更されます。
CLPWIDTH[1:0]-bit:クランプパルスの幅を設定します。
設定値
クランプパルス幅
00
7 クロック
01
15 クロック
10
31 クロック
11
63 クロック
備考
パルス幅はサンプリングクロック単位で設定します。
Interlace デコード時:クロックは約 27MHz
Progressive デコード時:クロックは約 54MHz
すべてのクランプパルス幅が変更されます。
YPBPRCP-bit:PbPr 信号に対するクランプパルス発生位置を設定します。
設定値
クランプパルス位置
0
シンクチップ位置
1
バックポーチ位置
備考
以下に、CLPSTAT[1:0]-bit と BCLPSTAT[2:0]-bit との関係例を図示します。
MS1230-J-01
2011/7
- 26 -
[AK8858]
クランプタイミングパルス
CLPWIDTH[1:0]
CLPSTAT[1:0] = 00
CLPSTAT[1:0] = 01
1/128H 遅れる
CLPSTAT[1:0] = 11
1/128H 早まる
CLPSTAT[1:0] = 10
2/128H 早まる
バックポーチクランプ以外の場合
CLPWIDTH[1:0]
CLPSTAT[1:0] = 00
BCLPSTAT[2:0] = 000
CLPSTAT[1:0] =10
BCLPSTAT[2:0] = 000
2/128H 早まる
CLPSTAT[1:0] =10
BCLPSTAT[2:0] = 111
3/128H 早まる
CLPSTAT[1:0] =00
BCLPSTAT[2:0] = 110
2/128H 早まる
バックポーチクランプの場合
CLPG[1:0]-bit:アナログ入力クランプ回路の微調整用クランプ電流の値を設定します。
設定値
クランプ電流
00
Min.
01
Middle 1 (Default 設定値)
10
Middle 2
11
Max.
備考
Middle 1 = (Min. x 3 倍)
Middle 2 = (Min. x 5 倍)
Max. = (Min. x 7 倍)
UDG[1:0]-bit:アナログ入力クランプ回路の粗調整用クランプ電流の値を設定します。
設定値
クランプ電流
00
Min. (Default 設定値)
01
Middle 1
10
Middle 2
11
Max.
備考
Middle 1 = (Min. x 2 倍)
Middle 2 = (Min. x 3 倍)
Max. = (Min. x 4 倍)
なお、ADC にてデジタル化された入力データは、デジタル信号処理にてペデスタルレベルでクランプされ
ます。
MS1230-J-01
2011/7
- 27 -
[AK8858]
[7.5.] 入力信号設定
コンポジットビデオ信号、S(Y/C)ビデオ信号、YPbPr コンポーネントビデオ信号の設定は前述の Input
Channel Select Register (R/W) [Sub Address 0x00] の SELSRC[1:0]-bit にて行います。
コンポジットビデオ信号及び S(Y/C)ビデオ信号をデコードする場合、Input Video Standard Register (R/W)
[Sub Address 0x04] で、入力信号のサブキャリア周波数、カラーエンコード方式、ライン数、Setup の有
無の設定が必要です。
コンポーネントビデオ信号デコード時は、ライン数、Setup の有無の設定が必要です。また、Miscellaneous
Setting Register (R/W) [Sub Address 0x03] に て 映 像 信 号 の 同 期 信 号 と 映 像 信 号 比 の 設 定 及 び 、
Progressive 設定が可能です。
Input Video Standard Register [Sub Address 0x04]
bit 7
bit 6
bit 5
bit 4
bit 3
AUTODET
SETUP
BW
VLF
VCEN1
Default Value
0
0
0
0
0
Default Value: 0x00
bit 1
bit 0
VSCF1
VCSF0
bit 2
VCEN0
Miscellaneous Setting Register [Sub Address 0x03]
bit 7
bit 6
bit 5
bit 4
bit 3
VERTS
CSCAN
Reserved
CMPSEL
Reserved
Default Value
0
0
0
0
0
0
0
bit 2
CSCL
0
0
Default Value: 0x00
bit 1
bit 0
CSSL
Reserved
0
0
各コントロールビットの説明は次の通りです。
VCSF[1:0]-bit:カラーサブキャリア周波数を設定します。
設定値
サブキャリア周波数
入力信号
00
3.57954545 MHz
NTSC
01
3.57561149 MHz
PAL-M
10
3.58205625 MHz
PAN-Nc
11
4.43361875 MHz
PAL-B,D,G,H,I,N, NTSC-4.43, PAL60, SECAM*
*SECAM デコード時は、VCSF[1:0]-bit=[11]を設定してください。
コンポーネントビデオ信号デコード時には設定不要です。
VCEN[1:0]-bit:カラーエンコード方式を設定します。
設定値
カラーエンコード方式
備考
00
NTSC
01
PAL
10
SECAM
コンポーネントビデオ信号デコード時には設定禁止
11
Reserved
設定禁止
コンポーネントビデオ信号デコード時には設定不要です。
VLF-bit:1 フレームに含まれるライン数を設定します。
設定値
ライン数
備考
0
525
NTSC-M,J, NTSC-4.43, PAL-M,60 及び 525i, 525p
1
625
PAL-B,D,G,H,I,N, PAL-Nc, SECAM 及び 625i, 625p
MS1230-J-01
2011/7
- 28 -
[AK8858]
BW-bit:白黒信号入力時に設定します。
設定値
白黒モード設定
備考
0
白黒モード OFF
1
白黒モード ON
ADC からのデジタルデータは全て輝度信号処理ブロックで処理され、
色データ(CbCr)は全て 0x80(HEX)として扱います。
SETUP-bit:Setup が付加された入力信号をデコードする時に設定します。
設定値
セットアップ処理の有無
0
セットアップ処理無し
1
備考
輝度信号と色信号に以下の処理を行います。
輝度信号:YOUT=(YIN-7.5)/0.925
色信号:UOUT=UIN/0.925、VOUT=VIN/0.925
YOUT:セットアップ処理後輝度信号
YIN:セットアップ処理前輝度信号
UOUT:セットアップ処理後色(U)信号
UIN:セットアップ処理前色(U)信号
VOUT:セットアップ処理後色(V)信号
VIN:セットアップ処理前色(V)信号
セットアップ処理有り
また AK8858 は、入力信号自動認識モードでコンポジットビデオ信号及び S(Y/C)ビデオ信号をデコードし
ている場合、認識された信号の属性によって自動的に Setup 処理を行います。なお、自動 Setup 処理機能
は STUPATOFF-bit* に よ っ て 、 機 能 を 止 め る こ と も 可 能 で す 。 自 動 認 識 モ ー ド 中 の SETUP-bit と
STUPATOFF-bit との関係は下表の通りです。
(*Sub Address 0x0D [6] )
自動認識された信号
NTSC-M, J
PAL-B, D, G, H, I, N
PAL-Nc, PAL-60
SECAM
PAL-M
NTSC-4.43
レジスタ設定
SETUP-bit
0
1
0
1
STUPATOFF-bit
認識された信号に対する Setup 処理の有無
0
セットアップ処理無し
1
セットアップ処理無し
0
セットアップ処理有り
1
セットアップ処理有り
0
セットアップ処理有り
1
セットアップ処理無し
0
セットアップ処理有り
1
セットアップ処理有り
なお、コンポーネントビデオ信号デコード時には自動 Setup 処理は行われません。
MS1230-J-01
2011/7
- 29 -
[AK8858]
AUTODET-bit:入力信号自動認識機能の ON/OFF を設定します。
設定値
ON/OFF
0
自動認識機能 OFF
1
自動認識機能 ON
備考
詳細は、[7.6.]入力信号自動認識機能を参照してください。
CSSL-bit:入力されるコンポーネントビデオ信号の同期信号と映像信号の比(S/V 比)を設定します。
設定値
S/V 比
備考
0
300mV/700mV
EIA-770.2
1
286mV/714mV
EIA-770.1
コンポジットビデオ信号及び S(Y/C)ビデオ信号デコード時には無視されます。
CSCL-bit:入力されるコンポーネントビデオ信号の色変換レベルの設定を行います。
設定値
映像信号レベル
備考
0
700mV
EIA-770.2
1
714mV
EIA-770.1
コンポジットビデオ信号及び S(Y/C)ビデオ信号デコード時には無視されます。
CMPSEL-bit:入力されるコンポーネントビデオ信号のプログレッシブ設定を行います。
設定値
入力コンポーネントビデオ信号
0
525i / 625i
1
525p / 625p (プログレッシブ設定)
VERTS-bit:垂直同期方式を設定します。
設定値
垂直同期方式
0
VLOCK 方式
1
直接同期方式
備考
詳細は、[7.13.] 垂直同期方式(VLOCK 機構)を参照してください。
MS1230-J-01
2011/7
- 30 -
[AK8858]
[7.6.] 入力信号自動認識機能
AK8858 は、入力信号の自動認識を行うことができます。
Sub Address: 0x04 [7]
ビデオ信号の自動認識機能を設定します。
Name
AUTODET
設定値
自動認識機能 ON/OFF
[0]
[0]: OFF(マニュアル設定)
[1]
[1]: ON(自動認識)
備考
AK8858 は、自動認識機能が ON の時、次の項目を自動で認識します。
フレーム毎のライン数:
525 (Line)
625 (Line)
サブキャリア周波数:
3.57954545 (MHz)
3.57561149 (MHz)
3.58205625 (MHz)
4.43361875 (MHz)
カラーエンコード方式:
NTSC
PAL
SECAM
プログレッシブ判定:
Interlace
Progressive
*プログレッシブ判定は、自動認識機能が OFF の場合にも有効です。
白黒信号判定*:
白黒ではない
白黒である
*白黒信号の自動判定は、カラーキラー判定を参照するため、カラーキラー設定が ON の場合に有効です。
AK8858 は、上記信号の認識を自動で行い、認識結果を Input Video Status Register に反映するため、この
レジスタの値を読み取る事により、入力信号形式をホスト側は判断する事が出来ます。なお、コンポジッ
トビデオ信号、S(Y/C)ビデオ信号、コンポーネントビデオ信号の区別をすることはできません。また、
NTSC-M と NTSC-J の判別及び、PAL-B,D,G,H,I,N の判別は行いません。
Input Video Status Register [Sub Address 0x25]
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
FIXED
UNDEF
ST_B/W
ST_VLF
ST_VCEN1
ST_VCEN0
ST_VSCF1
ST_VSCF0
詳細は、[7.33.]入力映像信号自動認識結果を参照してください。
MS1230-J-01
2011/7
- 31 -
[AK8858]
[7.7.] 入力映像信号自動認識制限機能
AK8858 は、自動認識機能に対し、自動認識を行う際の候補となる信号を制限することが出来ます。
NDMODE Register [Sub Address 0x06]
Bit
Name
0
NDPALM
1
NDPALNC
2
NDSECAM
3
Reserved
4
NDNTSC443
5
NDPAL60
6
ND525L
7
ND625L
設定値
Definition
[0]
PAL-M を自動認識の候補とします。
[1]
PAL-M を自動認識の候補としません。
[0]
PAL-Nc を自動認識の候補とします。
[1]
PAL-Nc を自動認識の候補としません。
[0]
SECAM を自動認識の候補とします。
[1]
SECAM を自動認識の候補としません。
備考
Reserved
[0]
NTSC-4.43 を自動認識の候補とします。
[1]
NTSC-4.43 を自動認識の候補としません。
[0]
PAL-60 を自動認識の候補とします。
[1]
PAL-60 を自動認識の候補としません。
[0]
525Line 系を自動認識の候補とします。
[1]
525Line 系を自動認識の候補としません。
[0]
625Line 系を自動認識の候補とします。
[1]
625Line 系を自動認識の候補としません。
上記レジスタの設定を行うには、以下の制約があります。
[1] NDNTSC443(bit 4)と、NDPAL60(bit 5)の両方共に[1](High)に設定する事は禁止します。
[2] ND525L(bit 6)と、ND625L(bit 7)の両方共に[1](High) に設定する事は禁止します。
[3] 候補となる信号を制限する場合、以下のように、あらかじめ自動認識モード OFF の状態で、制限しな
い信号の状態へ設定し、その後上記レジスタの設定を行い、自動認識モード ON として下さい。
自動認識モード OFF
Input Video Standard Register にて、制限しない信号状態へ設定する
NDMODE Register の設定
自動認識モード ON
MS1230-J-01
2011/7
- 32 -
[AK8858]
[7.8.] 出力データ垂直ブランキング期間
AK8858 は、出力されるデータの垂直ブランキング期間の長さを設定できます。
Sub Address: 0x05 [2:0]
垂直ブランキング期間の長さを設定します。
Name
設定値
[001]
[010]
[011]
VBIL0
~
VBIL2
[000]
[101]
[110]
[111]
[100]
525i/625i/525p/625p
垂直ブランキング期間
525i
Line1~Line20 及び Line263.5~Line283.5
625i
Line623.5~Line24.5 及び Line311~Line336
525p
Line1~Line43
625p
Line621~Line625 及び Line1~Line45
525i
Line1~Line21 及び Line263.5~Line284.5
625i
Line623.5~Line25.5 及び Line311~Line337
525p
Line1~Line44
625p
Line621~Line625 及び Line1~Line46
525i
Line1~Line22 及び Line263.5~Line285.5
625i
Line623.5~Line26.5 及び Line311~Line338
525p
Line1~Line45
625p
Line621~Line625 及び Line1~Line47
525i
Line1~Line19 及び Line263.5~Line282.5
625i
Line623.5~Line23.5 及び Line311~Line335
525p
Line1~Line42
625p
Line621~Line625 及び Line1~Line44
525i
Line1~Line16 及び Line263.5~Line279.5
625i
Line623.5~Line20.5 及び Line311~Line332
525p
Line1~Line39
625p
Line621~Line625 及び Line1~Line41
525i
Line1~Line17 及び Line263.5~Line280.5
625i
Line623.5~Line21.5 及び Line311~Line333
525p
Line1~Line40
625p
Line621~Line625 及び Line1~Line42
525i
Line1~Line18 及び Line263.5~Line281.5
625i
Line623.5~Line22.5 及び Line311~Line334
525p
Line1~Line41
625p
Line621~Line625 及び Line1~Line43
Reserved
Reserved
備考
+1Line
+2Lines
+3Lines
初期値
-3Lines
-2Lines
-1Line
上記は、
525i:Line1~Line19 及び Line263.5~Line282.5
625i:Line623.5~Line23.5 及び Line311~Line335
525p:Line1~Line42
625p:Line621~Line625 及び Line1~Line44
を初期値として、初期値との差異を設定します。
MS1230-J-01
2011/7
- 33 -
[AK8858]
[7.9.] 出力データコードリミット
AK8858 は、出力するデジタルビデオデータの最大値、最小値を設定できます。
出力データコードの Min - Max を設定します。
Sub Address: 0x05 [3]
出力コード
Name
EAVSAV-bit 備考
設定値
Min~Max
Y: 1~254
0
Cb, Cr: 1~254
R, G, B: 1~254
EAVSAV-bit*によって変わります。
[0]
(*Sub Address: 0x09 [3])
Y: 0~255
LIMIT601
Cb, Cr: 0~255
1
R, G, B: 0~255
Y: 16~235
Y, R, G, B:1~15,236~254 を 16,235 にクリッピング
[1]
Cb, Cr: 16~240 X
Cb, Cr:1~15,241~254 を 16,240 にクリッピング
R, G, B: 16~235
X:Don’t Care
なお、内部での演算はすべて Min=1, Max=254 で演算されています。
[7.10.] 出力ピン状態
AK8858 は、レジスタにて DATA[23:0], HD, VD_FLD, DVAL_FLD 及び NSIG ピンからの出力を Low 固定に
設定する事が出来ます。
各デジタル出力ピンを Low 出力固定にします。
Name
DL
VDFL
DVALFL
NL
HL
Sub Address: 0x07 [4:0]
設定値
Definition
[0]
通常出力
[1]
[D23: D0]ピンは Low 出力
[0]
通常出力
[1]
VD_FLD ピンは Low 出力
[0]
通常出力
[1]
DVAL_FLD ピンは Low 出力
[0]
通常出力
[1]
NSIG ピンは Low 出力
[0]
通常出力
[1]
HD ピンは Low 出力
備考
初期設定は、[0] 通常出力
初期設定は、[0] 通常出力
初期設定は、[0] 通常出力
初期設定は、[0] 通常出力
初期設定は、[0] 通常出力
ただし、これらの設定に関わらず、OE, PDN, RSTN ピンによる出力制御が優先されます。
MS1230-J-01
2011/7
- 34 -
[AK8858]
[7.11.] スライス機能
AK8858 は、内部 YCbCr 変換後の VBI データをスライスする機能を持っています。
スライス結果は、スライスされたレベルに相当するデジタルデータとして出力されます。
VBI は、VBIL[2:0]-bit にて設定される区間です。VBI スライス機能は輝度処理パスで行いますので、スライ
ス機能が有効なラインの出力コードの Cb/Cr の値は、対応する輝度信号と同じレベルにて出力されます。
また、スライスレベル・出力コードはレジスタにて設定されます。
Sub Address: 0x05 [5]
スライスレベルを設定します。
Name
SLLVL
設定値
Definition
[0]
スライスレベルは約 25IRE です。
[1]
スライスレベルは約 50IRE です。
出力コードの値は、Hi/Low Slice Data Set Register にて設定されます。
スライスされて 2 値化したデータの High の値を設定します。
Sub Address: 0x18
Name
Definition
H0~H7
初期値は、0xEB(235)です。0x00 及び 0xFF を設定する場合は、
特殊コード(同期信号フラグ)に相当しますのでご注意ください。
スライスされて 2 値化したデータの Low の値を設定します。
Sub Address: 0x19
Name
Definition
L0~L7
初期値は、0x10(16)です。0x00 及び 0xFF を設定する場合は、
特殊コード(同期信号フラグ)に相当しますのでご注意ください。
下図に YCbCr8bit 出力時のスライス結果の一例を記載します。
* (mV)
NTSC/PAL
601 Code
714/700
235
100% White
357/350
127
SLLVL=[1]にて設定された
場合の閾値 50IRE
180/175
63
SLLVL=[0]にて設定された
場合の閾値 25IRE
L
`````
L
Cb/Y
````
``````
L
L
Cr/Y
H
H
Cb/Y
````
``````
H
H
Cr/Y
L
L: Low Slice Data Set Register
にて設定された値
H: High Slice Data Set Register
にて設定された値
```````
*閾値(mV)は目安の電圧です。
MS1230-J-01
2011/7
- 35 -
[AK8858]
[7.12.] VBI 区間デコードデータ
AK8858 は、VBI 区間のデコードデータを設定できます。
VBI 区間のデコードデータを設定します。
Name
VBIDEC0
~
VBIDEC1
設定値
デコードデータ内容
[00]
黒コード出力
[01]
白黒モード動作
[10]
スライス結果を出力
[11]
Reserved
Sub Address: 0x05 [7:6]
備考
Y = 0x10
Cb/Cr = 0x80
R/G/B = 0x10
Y =入力信号を 601 レベルへ変換したもの
Cb/Cr = 0x80
Y/Cb/Cr = スライスレベルに応じた値
(Hi/Low Slice Data Set Register にて設定した値)
Reserved
ただし、Line1 ~ Line9 , Line263.5 ~ Line272.5……… (525i)
Line623.5 ~ Line6.5 , Line311 ~ Line318 ……(625i)
Line1 ~ Line18 ……(525p)
Line621 ~ Line10 ……(625p)
の区間には、VBIDEC[1:0]の設定は反映されません。常に黒コード出力をします。
[7.13.] 垂直同期方式(VLOCK 機構)
AK8858 は、入力信号のフレーム構造に対して内部動作を同期させます。例えば、入力信号のフレーム構
造が 524 ラインで生成されている場合、内部動作は 1 フレームの構造を 524 ラインで動作するようにしま
す。この機構を VLOCK 機構と呼びます。1 フレームが 525 ラインで構成される入力信号が、524 ライン
で構成される入力信号に切り替わったような場合、切り替わった入力信号に追従するような動作を行いま
す。このような場合、引き込み過程で VLOCK 機構が UnLock 状態になります。この UnLock 状態は
VLOCK-bit*で確認することが可能です。チャンネル切り替えなどで入力信号が切り替わった場合、VLOCK
機構がロックするまで約 2 フレーム(プログレッシブ入力時は約 4 フレーム)の時間がかかります。
(*Sub-address:0x22 [1])
なお、VLOCK 機構は引き込み過程を経て内部動作を同期させます(VLOCK 方式)が、信号が切り替わった
際に、即座に内部動作を切り替えて動作させることも可能(直接同期方式)です。
下記レジスタにて設定できます。
Sub Address: 0x03 [7]
垂直同期方式を設定します。
Name
VERTS
設定値
Definition
[0]
VLOCK 方式
[1]
直接同期方式
MS1230-J-01
2011/7
- 36 -
[AK8858]
[7.14.] YC 遅延調整
AK8858 は、輝度データと色データの位置関係を調整できます。
輝度データ(Y)と色データ(Cb, Cr)の位置調整を行います。
Name
Sub Address: 0x08 [2:0]
Definition
[ YCDELAY2 : YCDELAY0 ]
[001]: Y は Cb,Cr に対して 1Sample 早まってデコードされます。
[010]: Y は Cb,Cr に対して 2Sample 早まってデコードされます。
YCDELAY0
[011]: Y は Cb,Cr に対して 3Sample 早まってデコードされます。
~
[000]: 通常位置からデコードします。
YCDELAY2
[101]: Y は Cb,Cr に対して 3Sample 遅れてデコードされます。
[110]: Y は Cb,Cr に対して 2Sample 遅れてデコードされます。
[111]: Y は Cb,Cr に対して 1Sample 遅れてデコードされます。
[100]: Reserved
1sample は、Interlace 時に約 74nsec、Progressive 時に約 37nsec の幅です。
下図に 8bit 出力時の YCDELAY 設定例を示します。
YCDELAY[2:0] = [000]
Cb0 Y0
Cr0
Y1
Cb1 Y2
Cr1
Y3
Cb2 Y4
Cr2
Y5
Y/C default
YCDELAY[2:0] = [111]
Cb0 Y857 Cr0
Y0
Cb1 Y1
Cr1
Y2
Cb2 Y3
Cr2
Y4
1sample delay
YCDELAY[2:0] = [001]
Cb0 Y1
Y2
Cb1 Y3
Cr1
Y4
Cb2 Y5
Cr2
Y6
1sample adv.
Cr0
DTCLK
[7.15.] アクティブ映像データ開始位置
AK8858 は、アクティブ映像データの開始位置をレジスタにて調整できます。
Sub Address: 0x08 [6:4]
ビデオデータの開始位置調整を行います。
Name
Definition
[ ACTSTA2 : ACTSTA0 ]
[001]: 1Sample 遅れてデコードします。
[010]: 2Sample 遅れてデコードします。
ACTSTA0
[011]: 3Sample 遅れてデコードします。
~
[000]: 通常位置からデコードします。
ACTSTA2
[101]: 3Sample 早まってデコードします。
[110]: 2Sample 早まってデコードします。
[111]: 1Sample 早まってデコードします。
[100]: Reserved
1sample は、Interlace 時に約 74nsec、Progressive 時に約 37nsec の幅です。
MS1230-J-01
2011/7
- 37 -
[AK8858]
初期値でのスタート位置は次図のとおりです。
OH
OH
122sample(525Line)
Active video start
132sample(625Line)
MS1230-J-01
Active video start
2011/7
- 38 -
[AK8858]
[7.16.] PGA
AK8858 は、アナログ PGA とデジタル PGA を内蔵しています。
入力段のアナログ PGA にて ADC への入力レベルを適切なレベルにし、デジタル PGA で細かなレベル調
整を行います。
アナログ PGA は-3dB~6dB の可変でゲインステップは 3dB/Step です。
デジタル PGA は-0.25dB~4.00dB の幅で可変でき、線形変化となります。
デジタル PGA のゲイン演算式は下記の通りです。
デジタル PGA ゲイン演算式:
⎛ (5 × DPGA) + 497 ⎞
⎟
512
⎝
⎠
ゲイン(dB) = 20 LOG ⎜
*DPGA:DPGA1 及び DPGA2 レジスタ設定値[Dec]
初期設定値(0x54[HEX])でのゲインは 約 1.3dB です。
(Analog 0dB+Digital 1.3dB)
なお、初期設定値は、0.5Vpp のビデオ信号を AIN 端子に入力した際に、最適なレンジにてデコードが行
われる設定値です。
PGA1 は、CVBS 及び Y 信号処理用です。PGA2 は、C 信号及び Pb, Pr 信号処理用です。
PGA1 の値を設定します。
Sub Address: 0x0E [7:0]
Name
Definition
DPGA1_0
~
DPGA1_5
[ DPGA1_5 : DPGA1_0 ]
デジタル PGA1 のゲインを設定します。
デジタル PGA ゲインは上記の演算式に従って変化します。
[ APGA1_1 : APGA1_0 ]
アナログ PGA1 のゲインを設定します。
アナログ PGA ゲインは、
[00]: -3dB
[01]: 0dB
[10]: 3dB
[11]: 6dB
APGA1_0
~
APGA1_1
PGA2 の値を設定します。
Sub Address: 0x0F [7:0]
Name
Definition
DPGA2_0
~
DPGA2_5
[ DPGA2_5 : DPGA2_0 ]
デジタル PGA2 のゲインを設定します。
デジタル PGA ゲインは上記の演算式に従って変化します。
[ APGA2_1 : APGA2_0 ]
アナログ PGA2 のゲインを設定します。
アナログ PGA ゲインは、
[00]: -3dB
[01]: 0dB
[10]: 3dB
[11]: 6dB
APGA2_0
~
APGA2_1
また、これらのレジスタにて、AGC 機能が設定している値を読むことが出来ます。
AGC 機能が Enable の場合、PGA1[7:0]-bit 及び PGA2[7:0]-bit の設定値は無効となります。つまり、AGC
機能が Disable の場合に限り、PGA のマニュアル設定が可能です。
MS1230-J-01
2011/7
- 39 -
[AK8858]
[7.17.] AGC(Auto Gain Control)
AK8858 は、AGC 機能を持っています。
入力される CVBS 信号及び Y 信号の同期信号の大きさ(シンクチップレベルとペデスタルレベルの差異)を
測定し、同期信号レベルが 286mV / 300mV 相当になるように APGA1, DPGA1 の値を制御します。なお、
S(Y/C)ビデオ信号及びコンポーネントビデオ信号入力時の APGA2, DPGA2 レジスタ値は APGA1, DPGA1
と同値となります。
また、AK8858 の AGC 機能は適応型 AGC 機能の為、シンク AGC 機能に加えてピーク AGC 機能も持って
います。同期信号のレベルが適正であり、映像区間の信号のみが大きいような入力信号の場合、ピーク AGC
機能が有効です。
コンポジットビデオ信号及び、S(Y/C)ビデオ信号入力時の同期信号の深さは、下記の通りです。
NTSC-M,J, NTSC-4.43, PAL-M…………………………286mV
PAL-B,D,G,H,I,N, PAL-Nc, PAL-60, SECAM…………. 300mV
また、コンポーネントビデオ信号入力時の同期信号の深さは、CSSL-bit*の設定によって決まります。
*Sub Address: 0x03 [2]
AGC の制御時定数を設定します。
Sub Address: 0x0A [1:0]
Name
Definition
AGCT0
~
AGCT1
[ AGCT1 : AGCT0 ]
[00]: Disable AGC 機能は OFF です。
[01]: Fast
(制御時定数)= 1Field
[10]: Middle (制御時定数)= 7Fields
[11]: Slow
(制御時定数)= 29Fields
AGC の不感帯を設定します。
Sub Address: 0x0A [3:2]
Name
Definition
AGCC0
~
AGCC1
[ AGCC1 : AGCC0 ]
[00]: ±2LSB の不感帯を持ちます。
[01]: ±3LSB の不感帯を持ちます。
[10]: ±4LSB の不感帯を持ちます。
[11]: 不感帯はありません。
AGC 機能をフリーズします。
Sub Address: 0x0A [4]
Name
Definition
AGCFRZ
[0]: フリーズしない。
[1]: フリーズする。(フリーズした際のゲイン設定値が保持されます。)
ピーク AGC 機能とシンク AGC 機能の遷移速度を設定します。
Name
Definition
AGCTL
[0]: Quick
[1]: Slow
MS1230-J-01
Sub Address: 0x0B [0]
2011/7
- 40 -
[AK8858]
[7.18.] ACC(Auto Color Control)
AK8858 は、ACC 機能を持っています。
入力信号のカラーバーストの大きさを測定し、カラーバーストレベルを適正レベルに設定します。ただし、
SECAM 信号入力時には設定は無効です。適正レベルは、286mV / 300mV 相当です。
NTSC-M,J, NTSC-4.43, PAL-M…………………………286mV
PAL-B,D,G,H,I,N, PAL-Nc, PAL-60…………. ………… 300mV
なお、ACC 機能は SECAM 信号及び YPbPr コンポーネント信号入力時には無効です。
ACC の制御時定数を設定します。
Sub Address: 0x0A [6:5]
Name
Definition
ACCT0
~
ACCT1
[ ACCT1 : ACCT0 ]
[00]: Disable ACC 機能は OFF です。
[01]: Fast
(制御時定数)= 2Field
[10]: Middle (制御時定数)= 8Fields
[11]: Slow
(制御時定数)= 30Fields
ACC 機能をフリーズします。
Sub Address: 0x0A [7]
Name
Definition
ACCFRZ
[0]: フリーズしない。
[1]: フリーズする。
また、ACC 機能はサチュレーション(彩度)調整機能とは独立に動作します。よって、ACC 機能が ON の場
合は、ACC で適正レベルに調整された信号に対して、サチュレーション(彩度)調整機能が働きます。
[7.19.] Y/C 分離
AK8858 は、コンポジットビデオ信号入力時、適応型 2 次元 Y/C 分離を行います。
相関検出器が、縦横斜めのサンプルから最も相関のある方向を選択し、最適な Y/C 分離を選択します。
また、レジスタによって、2 次元 Y/C 分離及び 1 次元 YC 分離に固定することも可能です。
ただし、NTSC-4.43 , PAL-60 , SECAM 入力時には、設定によらず、1 次元 Y/C 分離のみとなります。
525Line 系の Y/C 分離方式を設定します。
Name
YCSEP0
~
YCSEP1
Sub Address: 0x0C [1:0]
設定値
YC 分離方式
備考
[00]
適応型 Y/C 分離
[01]及び[10]設定のどちらか最適な Y/C 分離を選択します。
[01]
1 次元 Y/C 分離
1 次元(BPF)Y/C 分離
[10]
2 次元 Y/C 分離
(NTSC-M,J, PAL-M): 3Line2 次元 Y/C 分離
(PAL-B,D,G,H,I,N,Nc): 5Line2 次元 Y/C 分離
[11]
Reserved
MS1230-J-01
2011/7
- 41 -
[AK8858]
[7.20.] C フィルター
AK8858 は、YC 分離後の C フィルターの帯域を切り替えることができます。
3.58MHz 系の信号に対する C フィルターの帯域を切り替えます。
Name
C358FIL0
~
C358FIL1
設定値
帯域
[00]
Narrow
[01]
Medium
[10]
Wide
[11]
Reserved
備考
NTSC-M,J, PAL-M, PAL-Nc
4.43MHz 系の信号に対する C フィルターの帯域を切り替えます。
Name
C443FIL0
~
C443FIL1
設定値
帯域
[00]
Narrow
[01]
Medium
[10]
Wide
[11]
Reserved
Sub Address: 0x0B [2:1]
Sub Address: 0x0B [4:3]
備考
PAL-B,D,G,H,I,N, NTSC-4.43, PAL-60
*SECAM に対しては、帯域を選択することはできません。
MS1230-J-01
2011/7
- 42 -
[AK8858]
[7.21.] クロック生成
<クロック生成>
AK8858 は、3 種類のクロックモードで動作します。
[7.21.1.] ラインロッククロックモード
入力信号中の水平同期信号を用いて、PLL にてクロックを生成します。このようにして生成されるクロッ
クをラインロッククロックと呼びます。ただし、ラインロッククロックモードに設定した場合でも、信号
が無入力の場合は、固定クロックモードとなります。
[7.21.2.] フレームロッククロックモード
入力信号中の垂直同期信号を用いて、PLL にてクロックを生成します。このようにして生成されるクロッ
クをフレームロッククロックと呼びます。ただし、フレームロッククロックモードに設定した場合でも、
信号が無入力の場合は、固定クロックモードとなります。
[7.21.3.] 固定クロックモード
PLL 制御のかからないクロックで動作するモードです。無信号時及び、レジスタにて設定した場合にのみ
このモードで動作します。固定クロックモード時に取り込むデータは、HD 信号または SAV(Start Active
Video)基準で取り込んでください(EAV 基準では取り込めません)。このモードの場合、1 ラインのピクセル
数は一定とはなりませんが、HD 信号から EAV または、SAV から EAV の期間のピクセル数は保証します。
[7.21.4.] 自動遷移モード
AK8858 は、上記の 3 つのクロックモードを自動遷移して、最適なクロックモードを選択する機能があり
ます。このとき、信号が無入力の場合は、固定クロックモードになります。
Sub Address: 0x0C [7:6]
クロック生成モードを選択します。
Name
CLKMODE0
~
CLKMODE1
設定値
モード選択
備考
[00]
自動遷移モード
[01]
ラインロッククロックモード
[10]
フレームロッククロックモード
[11]
固定クロックモード
[7.22] ピクセル補間器
AK8858 は、垂直方向のピクセル位置を揃えるために、デジタルピクセル補間器を持っています。これに
より、フレームロッククロックモード及び固定クロックモード動作時でも、縦方向を揃える事が出来ます
す。このピクセル補間器は、レジスタにてピクセル補間機能の ON/OFF を設定出来ます。
また、レジスタにて AUTO 設定にすると、クロックモードの状態によって、以下のように ON/OFF します。
ラインロッククロックモード
OFF
フレームロッククロックモード
ON
固定クロックモード
ON
Sub Address: 0x0C [5:4]
ピクセル補間器の動作を設定します。
Name
INTPOL0
~
INTPOL1
設定値
ピクセル補間器の動作
備考
[00]
Auto
クロックモードによって切り替わります。
[01]
ON
[10]
OFF
[11]
Reserved
MS1230-J-01
2011/7
- 43 -
[AK8858]
[7.23] 位相補正機能
AK8858 は、コンポジット信号及び S-Video 信号の PAL-B,D,G,H,I,N, PAL-Nc, PAL-60, PAL-M デコード時
に、ライン毎の位相誤差を補正する機能(ライン毎に色の平均化処理を行う機能)を持っています。
Sub Address: 0x0D [1:0]
位相補正機能の設定をします。
Name
DPAL0
~
DPAL1
設定値
位相補正機能
備考
[00]
適応型位相補正モード
[01]
位相補正機能 ON
[10]
位相補正機能 OFF
[11]
Reserved
適応型位相補正モードでは、ライン間の相関検出を
行い、相関があるサンプルに色の平均化処理を行い
ます。
なお、NTSC-M, J の場合にも、ライン間の色の平均化処理を行います。ただし、SECAM では行いません。
[7.24.] 無信号判定時出力信号
無信号時(無信号判定を示す NOSIG-bit*が[1]の時)に出力される信号は、レジスタ設定によって、黒レベ
ル、青レベル(ブルーバック)、入力状態そのまま(砂嵐)のいずれかとなります。(*Sub-address:0x22 [0] )
Sub Address: 0x0D [3:2]
無信号判定時の出力を設定します。
Name
Definition
NSIGMD0
~
NSIGMD1
[ NSIGMD1 : NSIGMD0 ]
[00]: 黒レベル出力
[01]: 青レベル(ブルーバック)出力
[10]: 入力状態(砂嵐)を出力
[11]: Reserved
なお、S(Y/C)ビデオ信号及び YPbPr コンポーネントビデオ信号入力時には、Y 信号のみを無信号判定に用
います。C 信号及び Pb, Pr 信号は判定に用いません。
[7.25.] 出力データフォーマット
AK8858 は、下表の通り、YCbCr 及び RGB 形式で映像データを出力することができます。
出力形式
ビット長
YCbCr
8bit
16bit
RGB
24bit
YCbCr 形式出力のビット長を設定します。
Name
ODFMT
Sub Address: 0x09 [0]
Definition
備考
[0]: 8bit
8bit 出力時の輝度データと色データは多重化され、
Cb/Y/Cr/Y の順に出力されます。
[1]: 16bit
16bit 出力時の輝度データと色データは別々に出力されます。
Sub Address: 0x09 [2]
出力形式の選択をします。
Name
Definition
備考
RGBCNV
[0]: YCbCr
[1]: RGB
[1]:RGB 設定時は、ODFMT-bit 設定によらず 24bit 出力となります。
MS1230-J-01
2011/7
- 44 -
[AK8858]
[7.25.1.] YCbCr 8bit 出力フォーマット
YCbCr 8bit 出力フォーマット時の YCbCr データは多重化されます。
Interlace 信号デコード時
DTCLK
(27MHz)
DATA[7:0]
Cbn
・・・
Y2n
Crn
Y2n+1 Cbn+1 Y2n+2 Crn+1 Y2n+3 Cbn+2 Y2n+4 Crn+2
・・・
Y2n
Crn
Y2n+1 Cbn+1 Y2n+2 Crn+1 Y2n+3 Cbn+2 Y2n+4 Crn+2
・・・
Progressive 信号デコード時
DTCLK
(54MHz)
DATA[7:0]
Cbn
・・・
なお、YCbCr 8bit 出力時に DATA[23:8]ピンは Low 出力となります。
[7.25.2.] YCbCr 16bit 出力フォーマット
YCbCr 16bit 出力フォーマット時の CbCr データは多重化されます。Y データは多重化されません。
Interlace 信号デコード時
DTCLK
(13.5MHz)
Data[7:0]
Y0
Y1
Y2
Y3
Y4
Y5
・・・
Y2n
Data[15:8]
Cb0
Cr0
Cb1
Cr1
Cb2
Cr2
・・・
Cbn
Y2n+1 Y2n+2 Y2n+3 Y2n+4 Y2n+5
Crn
・・・
Cbn+1 Crn+1 Cbn+2 Crn+2
・・・
Y2n+1 Y2n+2 Y2n+3 Y2n+4 Y2n+5
・・・
Progressive 信号デコード時
DTCLK
(27MHz)
Data[7:0]
Y0
Y1
Y2
Y3
Y4
Y5
・・・
Y2n
Data[15:8]
Cb0
Cr0
Cb1
Cr1
Cb2
Cr2
・・・
Cbn
Crn
Cbn+1 Crn+1 Cbn+2 Crn+2
・・・
なお、YCbCr 16bit 出力時に DATA[23:16]ピンは Low 出力となります。
MS1230-J-01
2011/7
- 45 -
[AK8858]
[7.25.3.] RGB 24bit 出力フォーマット
RGB 24bit (8:8:8)出力フォーマット時は DATA[23:0]ピン全てを使用します。
Interlace 信号デコード時
DTCLK
(13.5MHz)
Data[7:0]
G0
G1
G2
G3
G4
G5
・・・
Gn
Gn+1
Gn+2
Gn+3
Gn+4
Gn+5
・・・
Data[15:8]
B0
B1
B2
B3
B4
B5
・・・
Bn
Bn+1
Bn+2
Bn+3
Bn+4
Bn+5
・・・
Data[23:16]
R0
R1
R2
R3
R4
R5
・・・
Rn
Rn+1
Rn+2
Rn+3
Rn+4
Rn+5
・・・
Progressive 信号デコード時
DTCLK
(27MHz)
Data[7:0]
G0
G1
G2
G3
G4
G5
・・・
Gn
Gn+1
Gn+2
Gn+3
Gn+4
Gn+5
・・・
Data[15:8]
B0
B1
B2
B3
B4
B5
・・・
Bn
Bn+1
Bn+2
Bn+3
Bn+4
Bn+5
・・・
Data[23:16]
R0
R1
R2
R3
R4
R5
・・・
Rn
Rn+1
Rn+2
Rn+3
Rn+4
Rn+5
・・・
MS1230-J-01
2011/7
- 46 -
[AK8858]
[7.26.] 出力インターフェース
[7.26.1.] EAV/ SAV インターフェイス
AK8858 は、データ出力ピン(DATA[23:0])に同期フラグコード(EAV/ SAV コード)を含んでデータ出力しま
す。
[7.26.1.1] EAV/ SAV コード形式
EAV/ SAV コードは下表の通りです。
Bit Number
MSB
LSB
WORD
VALUE
7
6
5
4
3
2
1
0
0
0xFF
1
1
1
1
1
1
1
1
1
0x00
0
0
0
0
0
0
0
0
2
0x00
0
0
0
0
0
0
0
0
3
0xXX (EAV/ SAV)
1
F
V
H
P3
P2
P1
P0
0xFF-0x00-0x00 に続くコードが EAV/ SAV コードです。
F=0: Field1
F=1: Field2
V=0: Field Blanking 以外
V=1: Field Blanking
H=0: SAV
H=1: EAV
P3, P2, P1, P0: Protection bit
Protection bit と F, V, H の関係は下表の通りです。
F
V
H
P3
P2
P1
P0
0
0
0
0
0
0
0
0
0
1
1
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
0
1
0
0
0
1
1
1
1
0
1
1
0
1
0
同期コードは下表の規格に準じて出力されます。
入力信号
参照規格
525i
ITU-R BT.656
625i
525p
SMPTE 293M
625p
ITU-R BT.1358
MS1230-J-01
2011/7
- 47 -
[AK8858]
[7.26.1.2.] EAV/SAV コード位置
EAV/ SAV コードの位置は次の通りです。
YCbCr 8bit 525Line 系出力フォーマット時
Cb
Y
Cr
Y
Cb
Y
Cr
359 718 359 719 360
720
360
0xFF
0x00
Y
721
0x00
YCbCr 8bit 625Line 系出力フォーマット時
Cb
Y
Cr
Y
Cb
Y
Cr
359 718 359 719 360
720
360
0xFF
0x00
0x00
Cb
428
Y
856
Cr
428
Y
857
EAV
0xFF
0x00
0x00
SAV
Y
721
Cb
431
Y
862
Cr
431
Y
863
0xFF
0x00
0x00
SAV
0x00
0x00
…
EAV
YCbCr 16bit 525Line 系出力フォーマット時
Y
Y
Y
Y
Y
Y
718
719
720
721
722
723
0xFF
…
…
EAV
Cb
0
Y
0
Cr
0
Y
1
Cb
0
Y
0
Cr
0
Y
1
Y
854
Y
855
Y
856
Y
857
0xFF
0x00
0x00
SAV
Y
0
Y
1
16bit 出力時は、Y 信号にのみ EAV/ SAV コードが付加されます。CbCr 信号には付加されません。
YCbCr 16bit 625Line 系出力フォーマット時
Y
Y
Y
Y
Y
Y
718
719
720
721
722
723
0xFF
0x00
0x00
…
EAV
Y
860
Y
861
Y
862
Y
863
0xFF
0x00
0x00
SAV
Y
0
Y
1
16bit 出力時は、Y 信号にのみ EAV/ SAV コードが付加されます。CbCr 信号には付加されません。
RGB 24bit 525Line 系出力フォーマット時
RGB
RGB
RGB
RGB
RGB
RGB
718
719
720
721
722
723
0xFF
0x00
0x00
…
EAV
RGB
854
RGB
855
RGB
856
RGB
857
0xFF
0x00
0x00
SAV
RGB
0
RGB
1
RGB
0
RGB
1
RGB 24bit 出力時は、RGB 信号すべてに EAV/ SAV コードが付加されます。
RGB 24bit 625Line 系出力フォーマット時
RGB
RGB
RGB
RGB
RGB
RGB
718
719
720
721
722
723
0xFF
0x00
0x00
…
EAV
RGB
860
RGB
861
RGB
862
RGB
863
0xFF
0x00
0x00
SAV
RGB 24bit 出力時は、RGB 信号すべてに EAV/ SAV コードが付加されます。
[7.26.1.3.] F-bit, V-bit
EAV/SAV コード内の F-bit が変化するラインは下記の通りです。
F-bit
525i
625i
0
Line4~Line265
Line1~Line312
1
Line266~Line525
Line1~Line3
Line313~Line625
MS1230-J-01
525P/625P
常に F-bit = 0
2011/7
- 48 -
[AK8858]
また、AK8858 は、EAV/SAV コード内の V-bit が変化するラインを下記の通り設定できます。
Sub Address: 0x05 [4]
インターレース信号デコード時
Name
設定値
525i ライン系
V-bit=0
[0]
Line10~Line263
BT. 656-3 準拠 Line273~Line525
[1]
TRSVSEL
BT. 656-4 及び Line20~Line263
Line283~Line525
SMPTE125M
準拠
これらは VBIL[2:0]-bit には影響されません。
625i ライン系
V-bit=1
V-bit=0
V-bit=1
Line23~Line310
Line336~Line623
Line1~Line22
Line311~Line335
Line624~Line625
Line1~Line9
Line264~Line272
Line1~Line19
Line264~Line282
Sub Address: 0x05 [4]
プログレッシブ信号デコード時
Name
設定値
525p ライン系
V-bit=0
[0]
SMPTE293M
Line43~Line525
準拠及び
EIA-770.2-A
TRSVSEL
準拠
[1]
EIA-770.2-C
Line46~Line525
準拠
これらは VBIL[2:0]-bit には影響されません。
625p ライン系
V-bit=1
V-bit=0
V-bit=1
Line45~Line620
Line1~Line44
Line621~Line625
Line1~Line42
Line1~Line45
[7.26.1.4.] EAV/SAV コード除去
AK8858 は、DATA[23:0]に EAV/ SAV コードを付加せずに出力することができます。
EAV/SAV コードのデータ出力付加設定です。
Name
Sub Address: 0x09 [3]
Definition
[0]: EAV/SAV コードはデータに付加されています。
[1]: EAV/SAV コードはデータに付加されていません。
また、LIMIT601=[0]*の時に EAVSAV=[1]に設定された場合、出力コードは 0~255 の幅となります。
*Sub Address: 0x05 [3]
EAVSAV
MS1230-J-01
2011/7
- 49 -
[AK8858]
[7.26.1.5.] EAV/ SAV インターフェイス時の動作に関して
[7.26.1.5.1.] ラインロッククロックモード及び、フレームロッククロックモード時
AK8858 のデコードデータは、ITU-R BT.656、SMPTE293M 及び ITU-R BT.1358 規格準拠で出力されます。
規格に準拠したデータの 1 ラインサンプル数及び 1 フレームライン数は、下記の通りです。
1 ライン当たりのサンプル数: 858 サンプル(525 ライン系) / 864 サンプル(625 ライン系)
1 フレーム当たりのライン数: 525 本 / 625 本
なお、AK8858 は入力信号の品位が悪い場合には、上記出力を満足できない場合があります。
AK8858 には、入力信号の揺らぎを吸収する為のバッファを出力段に設けていますが、入力信号の揺らぎ
が非常に大きい場合には、PLL の追従が出来なくなり、上記規格を満足できなくなる為です。
AK8858 は、規格準拠の信号を出力できない場合(信号品位が悪い場合)に、ラインドロップまたはラインリ
ピート処理を行います。すなわち、1 フレームあたりのライン数が 525/625 本でない状況が起こる可能性
があります。(ラインドロップ時は 524/624 本。ラインリピート時は 626/626 本。)
ラインドロップ、ラインリピートはフレームの任意のラインで起こります。
また、AK8858 は、規格準拠の信号を出力できない場合(信号品位が悪い場合)に、フィールドまたはフレー
ムの最後のラインでピクセルドロップまたはピクセルリピート処理を行います。すなわち、最後のライン
のサンプル数が 858/864 サンプルでない状況が起こる可能性があります。(ピクセルドロップ時は 857/863
サンプル。ピクセルリピート時は 859/865 サンプル。)
ただし、出力段バッファが破綻した場合には、その時点でラインドロップまたはラインリピート処理を行
います。
Sub Address: 0x0D [5:4]
ドロップ及びリピートの処理方法を設定します。
Name
Definition
ERRHND0
~
ERRHND1
[ERRHND1 : ERRHND0 ]
[00]: ラインドロップ / ラインリピート処理
[01]: ピクセルドロップ / ピクセルリピート処理(フィールド単位)
[10]: ピクセルドロップ / ピクセルリピート処理(フレーム単位)
[11]: Reserved
MS1230-J-01
2011/7
- 50 -
[AK8858]
[7.26.1.5.2.] 固定クロックモード時
固定クロックモードは、入力クロック(24.576MHz)から内部生成される固定の 27MHz で動作するモードで
す。入力信号と同期していない為、出力データは ITU-R BT.656 規格を満たしません。また、出力データは
SAV 基準で出力されます。
固定クロックモードの場合、下図の通り SAV から EAV の 720Pixel はピクセル数一定となりますが、EAV
から SAV までのピクセル数は、一定ではありません。(例として、コンポジット信号での図を記載してい
ます。)
SAV
EAV
720 pixels
858 / 864 ( NTSC / PAL ) pixels ± α
固定クロックモードで使用される場合は、SAV 基準でデータの取り込みを行ってください。
[7.26.2.] タイミング信号を使用したインターフェイス
AK8858 は、EAV/ SAV インターフェイスを持たないような機器との接続に備えて、HD 信号、VD 信号、
DVALID 信号、FIELD 信号を出力します。
[7.26.2.1.] HD ピン出力
AK8858 は、HD ピンから水平方向同期タイミング用信号を出力します。
出力ピン名
インターレース/
プログレッシブ
インターレース
HD
プログレッシブ
525-Line 系
625-Line 系
15.734kHz 間隔で約 4.7[usec]の
期間 Low になります。
31.468kHz 間隔で約 2.35[usec]の
期間 Low になります。
15.625kHz 間隔で約 4.7[usec]の
期間 Low になります。
31.250kHz 間隔で約 2.35[usec]の
期間 Low になります。
MS1230-J-01
2011/7
- 51 -
[AK8858]
[7.26.2.2.] VD_FLD ピン及び DVAL_FLD ピン出力選択
AK8858 は、レジスタを切り替えることによって VD_FLD 及び DVAL_FLD ピンから下表のタイミング信
号を出力します。
出力ピン名
インターレース/
プログレッシブ
インターレース
VD_FLD
プログレッシブ
インターレース
DVAL_FLD
プログレッシブ
出力信号
525-Line 系
625-Line 系
VD
Line4~Line6 及び
Line266.5~Line269.5 で
Low になります。
Line1~Line3.5 及び
Line313.5~Line315 で
Low になります。
FIELD
ODD-Field: Low,
VD
Line7~Line12 で Low に
なります。
FIELD
フレーム毎にトグルします。(VD 間隔でトグル)
DVALID
有効映像データ区間を示します。Active-Low
FIELD
ODD-Field: Low,
DVALID
有効映像データ区間を示します。Active-Low
FIELD
フレーム毎にトグルします。(VD 間隔でトグル)
EVEN-Field: High
Line1~Line5 で Low に
なります。
EVEN-Field: High
VD_FLD 及び DVAL_FLD ピンからの出力は、下記レジスタにて切り替えてください。
VD_FLD ピンから出力される信号を選択します。
Sub Address: 0x07 [5]
Name
Definition
VDFSEL
[0]: VD 信号を出力します。
[1]: FIELD 信号を出力します。
備考
DVAL_FLD ピンから出力される信号を選択します。
Name
Definition
DVALFSEL
[0]: DVALID 信号を出力します。
[1]: FIELD 信号を出力します。
Sub Address: 0x07 [6]
備考
MS1230-J-01
2011/7
- 52 -
[AK8858]
[7.26.2.3.] HD, VD, FIELD 信号位置関係
HD 信号、VD 信号と FIELD 信号とのタイミング関係は下記の通りです。
[7.26.2.3.1.] 525Line Interlace 入力時出力タイミング
523
524
525
1
2
3
4
5
6
7
8
9
10
11
269
270
271
272
273
274
Input
Video
HD
VD
FIELD
2nd Field
261
262
263
264
265
1st Field
266
267
268
Input
Video
HD
VD
FIELD
1st Field
2nd Field
262 ラインまたは 263 ラインのノンインターレースビデオ信号入力時も FIELD 信号はトグルします。
[7.26.2.3.2.] 625Line Interlace 入力時出力タイミング
Input
Video
620
621
622
623
624
625
1
2
3
4
5
6
7
8
316
317
318
319
320
321
HD
VD
FIELD
2nd Field
Input
Video
308
309
310
311
312
313
1st Field
314
315
HD
VD
FIELD
1st Field
2nd Field
312 ラインまたは 313 ラインのノンインターレースビデオ信号入力時も FIELD 信号はトグルします。
MS1230-J-01
2011/7
- 53 -
[AK8858]
[7.26.2.3.3.] 525Line Progressive 入力時出力タイミング
1
Input
Video
2
6
…
7
8
…
11
12
13
…
41
42
43
4
5
6
…
43
44
45
HD
VD
FIELD
FIELD 信号はフレーム毎にトグルします。
[7.26.2.3.4.] 625Line Progressive 入力時出力タイミング
Input
Video
621
622
…
625
1
2
3
HD
VD
FIELD
FIELD 信号はフレーム毎にトグルします。
[7.26.2.4.] HD, DVALID, EAV/SAV コード位置関係
HD 信号、DVALID 信号と EAV/SAV コードとのタイミング関係は下記の通りです。
DTCLK
HD
DVALID
DATA [7:0]
FF
00
00
SAV Cb0
Y0
Cr0
Y1
Cb1
HD
Y2
Cr1
FF
ACT
00
00
FF
EAV
ACTEND
ACTSTRT
入力信号
525Line 系
625Line 系
ビット長
HD
(CLK)
ACTSTRT
(CLK)
ACT
(CLK)
ACTEND
(CLK)
YCbCr 8bit
128
244
1440
32
YCbCr 16bit
64
122
720
16
RGB 24bit
64
122
720
16
YCbCr 8bit
128
264
1440
24
YCbCr 16bit
64
132
720
12
RGB 24bit
64
132
720
12
MS1230-J-01
備考
1CLK は、
DTCLK 出力レートと同一
2011/7
- 54 -
[AK8858]
[7.26.2.5.] ピン出力極性
HD, VD_FLD 及び DVAL_FLD ピンからの信号極性は下記レジスタにて反転させることができます。
Sub Address: 0x0B [7:5]
出力ピン極性を設定します。
Name
出力ピン名
出力信号
HDP
HD
VD_FP
VD_FLD
DVAL_FP
DVAL_FLD
設定値
[0]
[1]
HD
Active Low
Active High
VD
Active Low
Active High
Field
Low: Odd-Field
High: Even-Field
Low: Even-Field
High: Odd-Field
DVALID
Active Low
Active High
Field
Low: Odd-Field
High: Even-Field
Low: Even-Field
High: Odd-Field
また、DTCLK ピンからの出力極性を反転させることも可能です。
DTCLK 信号出力の極性を設定します。
Sub Address: 0x07 [7]
Name
Definition
CLKINV
[0]: 通常出力( ↑エッジでデータを取り込んで下さい)
[1]: データとクロックの位相を反転させます。( ↓エッジでデータを取り込んで下さい)
[7.26.2.6.] 固定クロックモード時のタイミング信号
固定クロックモードの時、内部動作クロックは入力信号と同期していませんが、HD 信号から DVALID 信
号までの区間(ACTSTRT)のピクセル数は一定となります。
DTCLK
HD
DVALID
DATA [7:0]
FF
00
00
SAV Cb0
Y0
Cr0
Y1
Cb1
HD
Y2
ACT
Cr1
FF
00
00
EAV
FF
ACTEND
ACTSTRT
常に一定
一定ではない
MS1230-J-01
2011/7
- 55 -
[AK8858]
[7.27.] 同期分離、同期検出、黒レベル調整、デジタルペデスタルクランプ
AK8858 は、デジタル変換されたコンポジットビデオ信号及び Y 信号から同期信号検出及び分離を行いま
す。検出された同期信号は、デコード処理を行う基準タイミングになり、分離された同期信号を元に位相
誤差信号を算出し、サンプリングクロックを制御します。
また、デジタル変換されたコンポジットビデオ信号及び Y 信号は、ペデスタル部をデジタル処理にてクラ
ンプします。内部でのクランプレベルは入力信号の種類(286mV/300mV)によって異なりますが、出力結果
はどちらもペデスタル位置がコード 16(DEC)となるように動作します。
さらに、デジタルペデスタルクランプ回路部では、Y 信号の黒レベルの調整を行うことが可能です。黒レ
ベルの微調整は、10bit 帯域(8bit 変換前)で-8LSB~+7LSB の加減算を行うため、1LSB 調整当たりの出力
コードは約 0.4LSB 変化することになります。
デジタルペデスタルクランプの時定数を設定します。
Name
Definition
DPCT0
~
DPCT1
[DPCT1 : DPCT0 ]
[00]: Fast
[01]: Middle
[10]: Slow
[11]: Disable (デジタルペデスタルクランプ OFF)
デジタルペデスタルクランプの不感帯を設定します。
Name
Definition
DPCC0
~
DPCC1
[DPCC1 : DPCC0 ]
[00]: ± 1bit
[01]: ± 2bit
[10]: ± 3bit
[11]: 不感帯なし
Sub Address: 0x10 [7:6]
Sub Address: 0x10 [3:0]
黒レベルの調整を行います。
Name
Sub Address: 0x10 [5:4]
Definition
[BKLVL3 : BKLVL0 ]
[0001]: 黒レベルに 1 を加えます。(約 0.4LSB プラスされます)
[0010]: 黒レベルに 2 を加えます。(約 0.8LSB プラスされます)
[0011]: 黒レベルに 3 を加えます。(約 1.2LSB プラスされます)
[0100]: 黒レベルに 4 を加えます。(約 1.6LSB プラスされます)
[0101]: 黒レベルに 5 を加えます。(約 2.0LSB プラスされます)
[0110]: 黒レベルに 6 を加えます。(約 2.4LSB プラスされます)
BKLVL0
[0111]: 黒レベルに 7 を加えます。(約 2.8LSB プラスされます)
~
[0000]: 無調整
BKLVL3
[1000]: 黒レベルから 8 を引きます。(約 3.2LSB マイナスされます)
[1001]: 黒レベルから 7 を引きます。(約 2.8LSB マイナスされます)
[1010]: 黒レベルから 6 を引きます。(約 2.4LSB マイナスされます)
[1011]: 黒レベルから 5 を引きます。(約 2.0LSB マイナスされます)
[1100]: 黒レベルから 4 を引きます。(約 1.6LSB マイナスされます)
[1101]: 黒レベルから 3 を引きます。(約 1.2LSB マイナスされます)
[1110]: 黒レベルから 2 を引きます。(約 0.8LSB マイナスされます)
[1111]: 黒レベルから 1 を引きます。(約 0.4LSB マイナスされます)
設定は 2 の補数で行います。黒レベル微調整は垂直ブランキング期間にも有効です。
MS1230-J-01
2011/7
- 56 -
[AK8858]
[7.28.] カラーキラー
AK8858 は、コンポジットビデオ信号及び S(Y/C)ビデオ信号入力時、入力信号のカラーバーストレベルか
らクロマ信号品位を判断します。クロマ信号レベルが内部閾値を下まわった場合、または色デコード用 PLL
のロックが外れた場合、AK8858 は入力クロマ信号が不良であると判断し、カラーキラーを作動させ、白
黒モードと同等の処理を行います。カラーキラーが作動した時の Cb/Cr データは 0x80 固定となります。
カラーキラーの Enable/Disable を設定します。
Name
Definition
COLKILL
[0]: Enable
[1]: Disable
Sub Address: 0x11 [7]
Sub Address: 0x11 [6]
カラーキラーの動作条件を設定します。
Name
Definition
CKILSEL
[0]: バーストレベルが CKLVL[3:0]-bit にて設定した内部閾値を下回った場合
[1]: バーストレベルが CKLVL[3:0]-bit にて設定した内部閾値を下回った場合または、
色デコード用 PLL のロックが外れた場合
Sub Address: 0x11 [3:0]
カラーキラー内部閾値を設定します。
Name
Definition
CKLVL0
~
CKLVL3
[CKLVL3 : CKLVL0 ]
[0000]: −29.7dB
[0001]: −28.4dB
[0010]: −27.2dB
[0011]: −26.2dB
[0100]: −25.3dB
[0101]: −24.5dB
[0110]: −23.7dB
[0111]: −23.0dB
[1000]: −22.4dB (Default)
[1001]: −21.8dB
[1010]: −21.2dB
[1011]: −20.7dB
[1100]: −20.2dB
[1101]: −19.7dB
[1110]: −19.3dB
[1111]: −18.9dB
SECAM 信号デコード時の閾値設定に用います。
Sub Address: 0x11 [5:4]
Name
Definition
CKSCM0
~
CKSCM1
[CKSCM1 : CKSCM0 ]
[00]: {CKLVL[3:0]}
[01]: {0, CKLVL[3:1]} (右に 1bit シフト)
[10]: {0, 0, CKLVL[3:2]} (右に 2bit シフト)
[11]: Reserved
MS1230-J-01
2011/7
- 57 -
[AK8858]
[7.29.] 画質調整機能
AK8858 は、レジスタにてコントラスト調整、ブライトネス調整、サチュレーション(彩度)調整、HUE(色
相)調整、シャープネス調整、輝度帯域調整、UV 帯域調整及びセピアカラー出力をすることができます。
[7.29.1.] コントラスト調整
Sub Address: 0x12 [7:0]
コントラスト調整を行うレジスタです。
Register
Definition
[CONTSEL-bit =[0]の時*]
YOUT = (CONT / 128) x ( YIN - 128) +128
CONT0
~
CONT7
[CONTSEL-bit =[1]の時*]
YOUT = (CONT / 128) X YIN
YOUT: コントラスト演算後の輝度信号
YIN: コントラスト演算前の輝度信号
CONT: コントラスト係数(レジスタ設定値)
{0~ (255 / 128)}の範囲を 1/128 ステップで設定できます。初期値は、0x80 です。
*上記の通り、コントラスト調整機能は、50%(=8’d128)を基準にする場合と、0%を基準にする場合の 2 通
りをレジスタにて選択できます。
Sub Address: 0x0D [7]
コントラスト調整の基準値設定
Register
Definition
CONTSEL
[0]: 50%基準
[1]: 0%基準
MS1230-J-01
2011/7
- 58 -
[AK8858]
[7.29.2.] ブライトネス調整
Sub Address: 0x13 [7:0]
ブライトネス調整を行うレジスタです。
Name
Definition
YOUT = YIN + BR
BR0
~
BR7
YOUT: ブライトネス演算後の輝度信号
YIN: ブライトネス演算前の輝度信号
BR: ブライトネス係数(レジスタ設定値)
{-128 ~ 127}の範囲を 1step 毎に設定できます。なお、設定は 2 の補数です。
ブライトネス及びコントラスト調整の VBI 区間での有効/無効を設定します。
Name
Definition
VBIIMGCTL
[0]: VBI 区間では無効です。
[1]: VBI 区間でも有効です。
Sub Address: 0x14 [7]
[7.29.3.] サチュレーション(彩度)調整
サチュレーション調整は入力信号形式によって異なります。
コンポジットビデオ信号及び S(Y/C)ビデオ信号入力の場合:C 信号にて調整
コンポーネントビデオ信号入力の場合:色変換後の U/V 信号にて調整
C 信号及び U 信号のサチュレーション(彩度)調整を行うレジスタです。
Name
Sub Address: 0x15 [7:0]
Definition
コンポジットビデオ信号及び S(Y/C)ビデオ信号入力の場合
COUT = (SAT / 128) X CIN
COUT: サチュレーション演算後の C 信号
CIN: サチュレーション演算前の C 信号
SAT: サチュレーション係数(レジスタ設定値)
SAT0
~
SAT7
UTONE0
~
UTONE7
コンポーネントビデオ信号入力の場合
UOUT = (UTONE / 128) X UIN
UOUT: サチュレーション演算後の U 信号
UIN: サチュレーション演算前の U 信号
UTONE: サチュレーション係数(レジスタ設定値)
{0~ (255 / 128)}の範囲を 1/128 ステップで設定できます。初期値は、0x80 です。
MS1230-J-01
2011/7
- 59 -
[AK8858]
V 信号のサチュレーション(彩度)調整を行うレジスタです。
Name
Sub Address: 0x16 [7:0]
Definition
コンポーネントビデオ信号入力の場合
VOUT = (VTONE / 128) X VIN
VTONE0
~
VTONE7
VOUT: サチュレーション演算後の U 信号
VIN: サチュレーション演算前の U 信号
VTONE: サチュレーション係数(レジスタ設定値)
{0~ (255 / 128)}の範囲を 1/128 ステップで設定できます。初期値は、0x80 です。
なお、コンポーネントビデオ信号をデコードする場合は、初期設定値を 0x80 ではなく下記設定値に変更
してご使用ください。
UTONE[7:0] = 0x70
VTONE[7:0] = 0x9D
[7.29.4.] HUE(色相)調整
HUE(色相)調整を行うレジスタです。
Name
Sub Address: 0x17 [7:0]
Definition
HUE0
±45°の範囲を、1/256 ステップ(約 0.35°ステップ)で設定できます。
~
なお、設定は 2 の補数です。
HUE 7
なお、色相調整はコンポジットビデオ信号及び S(Y/C)ビデオ信号入力の場合のみに有効です。
MS1230-J-01
2011/7
- 60 -
[AK8858]
[7.29.5.] シャープネス調整
AK8858 は、輝度信号に対してシャープネス調整を行うことができます。
シャープネス調整によって、デコード映像をシャープな画質にすることができます。
SHARP[1:0]-bit
処理前輝度信号
Filter
SHCORE[1:0]-bit
Coring
処理後輝度信号
Delay
Sub Address: 0x14 [1:0]
シャープネスフィルターの特性を設定します。
Name
Definition
[SHARP1 : SHARP0 ]
[00]: フィルターなし
[01]: Min
[10]: Middle
[11]: Max
フィルター特性は下記の通りです。
SHARP0
~
SHARP1
シャープネスフィルター使用時の不感帯レベルを設定します。
Name
Sub Address: 0x14 [3:2]
Definition
[SHCORE1 : SHCORE0 ]
[00]: 不感帯なし
[01]: ± 1LSB
[10]: ± 2LSB
[11]: ± 3LSB
シャープネスフィルター通過後の信号に適用されます。
SHCORE0
~
SHCORE1
MS1230-J-01
2011/7
- 61 -
[AK8858]
[7.29.6.] 輝度帯域調整
MPEG 圧縮などの場合や、符号化レートを落として圧縮率を高める場合などに、圧縮の前処理として輝度
帯域を制限する場合があります。そのような目的のために AK8858 は、輝度帯域制限フィルターを内蔵し
ています。
Sub Address: 0x14 [5:4]
輝度帯域制限フィルターの特性を設定します。
Name
Definition
LUMFIL0
~
LUMFIL1
[LUMFIL1 : LUMFIL0 ]
[00]: フィルターなし。デシメーションフィルター特性となります。(−3dB at 6.29MHz)
[01]: Narrow (−3dB at 2.94MHz)
[10]: Middle (−3dB at 3.30MHz)
[11]: Wide (−3dB at 4.00MHz)
フィルター特性は下記の通りです。
輝度信号デシメーションフィルター
輝度帯域制限フィルター
なお、上記特性はインターレース信号入力時の特性です。プログレッシブ信号入力時の特性は帯域が 2 倍
となります。
[7.29.7.] セピアカラー出力
Sub Address: 0x14 [6]
デコード結果をセピア色で出力します。
Name
Definition
SEPIA
[0]: 通常出力
[1]: セピアカラー出力
MS1230-J-01
2011/7
- 62 -
[AK8858]
[7.29.8.] UV 帯域調整
UV 帯域調整用フィルターは入力信号形式によって異なります。
コンポジットビデオ信号及び S(Y/C)ビデオ信号入力の場合
Name
Definition
UVFILSEL0
[0]: Wide
[1]: Narrow
コンポーネントビデオ信号入力の場合:色変換後の U/V 信号にて調整
Name
Sub Address: 0x0C [2]
Sub Address: 0x0C [3:2]
Definition
[UVFILSEL1 : UVFILSEL0 ]
UVFILSEL0 [00]: Middle 1
~
[01]: Middle 2
UVFILSEL1 [10]: Wide 2
[11]: Narrow 2
なお、上記特性はインターレース信号入力時の特性です。プログレッシブ信号入力時の特性は帯域が 2 倍
となります。
MS1230-J-01
2011/7
- 63 -
[AK8858]
[7.30.] VBI 期間情報デコード
AK8858 は、VBI 期間に重畳される Closed Caption Data, Closed Caption Extended Data, VBID(CGMS),
WSS 信号のデコードを行う事が出来ます。
デ コ ー ド さ れ た デ ー タ は そ れ ぞ れ の 格 納 レ ジ ス タ に 書 き 込 ま れ ま す 。 Request VBI Information
Register(Sub Address: 0x1A [3:0]) にそれぞれのリクエストビットを立てることにより、AK8858 は、それ
ぞれのデータのデコード要求があると判断し、データ待ちの状態になります。その後データを検知し、格
納レジスタへデコードを行った後、デコードが終了したことを、データの有無を示す格納レジスタの Status
2 Register(Sub Address: 0x23 [3:0]) を使って、ホストに通知します。したがって、ホストはそれぞれの格
納レジスタを読み取る事により、格納されている値を知る事が出来ます。なお、それぞれのデータは下表
のラインにその情報が重畳されています。データの更新については、格納されているレジスタに次の値が
書き込まれるまでデータは保持されます。また、VBID データ(CGMS-A)に関しては CRCC コードはデコ
ードされ、その演算結果のみがレジスタに反映されます。
信号
重畳されるライン
備考
Closed Caption
Line21
525i
Closed Caption Extended Data
Line284
525i
Line20 / 283
Line20 / 333
Line41
Line23
Line43
525i
625i
525p
625i
625p
VBID
WSS
それぞれの信号の格納レジスタは、以下の通りです。格納されるビットに関しては、レジスタ設定概要を
参照ください。( Sub Address: 0x26 ~ 0x2D )
Closed Caption 1 Register, Closed Caption 2 Register, WSS 1 Register, WSS 2 Register, Extended Data 1
Register, Extended Data 2 Register, VBID 1 Register, VBID 2 Register
データ読み取りフローは下図の通りです。
START
[Request VBI Information Register]
xxRQ-bit = 1
(デコード要求)
[Status 2 Register] Read
(デコード終了確認)
No
Request に対応した
ビット = 1 ?
YES
Request に対応した
データレジスタのリード
END
MS1230-J-01
2011/7
- 64 -
[AK8858]
[7.31.] 内部状態通知機能
AK8858 は、内部状態をレジスタにて示すことが可能です。
[7.31.1.] 無信号判定
無信号判定を示します。
Name
NOSIG
Sub Address: 0x22 [0]
設定値
Definition
[0]
信号が入力されています。
[1]
無信号入力状態です。
備考
[7.31.2.] VLOCK 機構状態
VLOCK 機構の状態を示します。
Name
VLOCK
Sub Address: 0x22 [1]
設定値
Definition
[0]
同期が取れています。
[1]
同期が取れていません。
備考
[7.31.3.] インターレース信号
入力信号がインターレース信号であることを示します。
Name
FRMSTD
設定値
Definition
[0]
525/625 のインターレース信号です
[1]
525/625 のインターレース信号ではありません
備考
[7.31.4.] カラーキラー動作
カラーキラーの状態を示します。
Name
COLKILON
Sub Address: 0x22 [3]
設定値
Definition
[0]
カラーキラーは動作していません。
[1]
カラーキラーが動作しています。
備考
[7.31.5.] クロックモード
クロックモードの状態を示します。
Name
SCLKMODE0
~
SCLKMODE1
Sub Address: 0x22 [2]
Sub Address: 0x22 [5:4]
設定値
Definition
[00]
固定クロックモード動作
[01]
ラインロッククロック動作
[10]
フレームロッククロック動作。
[11]
Reserved
備考
[7.31.6.] 輝度デコードオーバーフロー
AGC 機能ブロック通過後の輝度デコード結果が、オーバーフローしている場合に通知します。
Sub Address: 0x22 [6]
Name
PKWHITE
設定値
Definition
[0]
異常なし
[1]
輝度デコード結果がオーバーフロー
備考
MS1230-J-01
2011/7
- 65 -
[AK8858]
[7.31.7.] 色デコードオーバーフロー
ACC 機能ブロック通過後の色デコード結果が、、オーバーフローしている場合に通知します。
Sub Address: 0x22 [7]
Name
OVCOL
設定値
Definition
[0]
異常なし
[1]
色デコード結果がオーバーフロー
備考
[7.31.8.] フィールド通知
デコード中のフィールドを通知します。
Name
REALFLD
Sub Address: 0x23 [4]
設定値
Definition
[0]
EVEN フィールドをデコード
[1]
ODD フィールドをデコード
備考
[7.31.9.] AGC 状態
適応型 AGC の状態を通知します。
Name
AGCSTS
Sub Address: 0x23 [5]
設定値
備考
[0]
シンク AGC が動作しています。
[1]
ピーク AGC が動作しています。
[7.32.] マクロビジョン信号検知
AK8858 は、デコードしたデータにマクロビジョン信号が付加されている場合は、デコードしたマクロビ
ジョン信号のタイプをレジスタにて通知します。
Sub Address: 0x24 [2:0]
マクロビジョン信号があることを示します。
Name
Definition
入力信号に Macrovision AGC プロセスがあることを示します。
[0]: Macrovision AGC プロセスはありません。
[1]: Macrovision AGC プロセスを検知しました。
入力信号に Macrovision Color Stripe プロセスがあることを示します。
CSDET
[0]: Color Stripe プロセスがありません。
[1]: Color Stripe プロセスを検知しました。
入力信号に含まれるカラーストライプの種類を示します。
CSTYPE
[0]: Color Stripe Type2 です。
[1]: Color Stripe Type3 です。
プログレッシブ信号形式マクロビジョン信号検知時は、AGCDET-bit が[1]となります。
AGCDET
[7.32.1.] マクロビジョンカラーストライプキャンセル
マクロビジョン信号カラーストライププロセスの影響をキャンセルするために、
Sub-Address0x04[7:0]=[XXX00000]設定時(NTSC 信号入力設定時)のみ、下記のレジスタを[1]に設定して
ください。
Sub-Address0x04[7:0]=[XXX00000]設定以外(NTSC 信号以外の信号入力設定時)の場合には、[0]に設定し
てください。
(初期設定値は[0]です。X は Don’t care です。
)
カラーストライププロセスの影響をキャンセルします。
Sub Address: 0x03 [6]
Name
Definition
CSCAN
NTSC 信号入力設定時のみ、[0]Æ[1]に設定を変更してご使用ください。
MS1230-J-01
2011/7
- 66 -
[AK8858]
[7.33.] 入力映像信号自動認識結果
AK8858 は、自動認識した結果をレジスタにて示すことができます。
Sub Address: 0x25 [7:0]
自動認識結果及び、認識状況を示します。
Name
ST_VSCF0
~
ST_VSCF1
ST_VCEN0
~
ST_VCEN1
ST_VLF
ST_BW
UNDEF
FIXED
Definition
コンポジットビデオ信号及び S(Y/C)ビデオ信号デコード時
入力ビデオ信号のサブキャリア周波数を示します。
[ ST_VSCF1 : ST_VSCF0 ] ( MHz )
[00]: 3.57954545 (NTSC-M,J)
[01]: 3.57561149 (PAL-M)
[10]: 3.58205625 (PAL-Nc)
[11]: 4.43361875 (PAL-B,D,G,H,I,N,60 , NTSC-4.43, SECAM(*1))
コンポーネントビデオ信号デコード時
入力ビデオ信号のプログレッシブ判定結果を示します。自動認識機能が OFF の場合で
も有効です。
[ ST_VSCF1 : ST_VSCF0 ]
[00]: Interlace
[01]: Progressive
[10]: Reserved
[11]: Reserved
入力信号のカラーエンコード方式を示します。
[ST_VCEN1 : ST_VCEN0]
[00]: NTSC
[01]: PAL
[10]: SECAM
[11]: コンポーネント信号設定(*3)
入力ビデオ信号のライン周波数を示します。
[0]: 525 ライン(NTSC-M,J , NTSC-4.43 , PAL-M,60)
[1]: 625 ライン(PAL-B,D,G,H,I,N,Nc , SECAM)
入力信号が白黒であるかの判断を示します。(*2)
[0]: 白黒ではないと認識しています。
[1]: 白黒信号であると認識しています。
入力信号の認識が行えていない状態を示します。
[0]: 判定中または、判定の結果、信号を認識・確定できたことを示します。
[1]: 判定の結果、信号を認識・確定できていません。
入力信号の判定状態を示します。
[0]: 入力信号形式の判定中です。
[1]: 入力信号形式を認識・確定できた為、判定を終了しました。
(*1)入力信号を SECAM と認識した場合、ST_VSCF[1:0]は、[11]となります。
(*2)白黒信号の自動認識は、カラーキラー機能が有効の時にカラーキラーが働いた場合に[1]となります。
(*3) Sub-Address 0x00[6:5]=[10](コンポーネントビデオ信号)入力設定時のみ、[11]となります。
MS1230-J-01
2011/7
- 67 -
[AK8858]
[8.] デバイスコントロールインターフェース
AK8858 は、I2C バスコントロールインターフェイスによってコントロールされます。
[8.1.] I2C バス SLAVE Address
I2C スレーブアドレスは SELA ピンの設定により、[1000100]または[1000101]のいずれかを選択すること
ができます。
Slave Address
SELA ピン状態
MSB
LSB
プルダウン[Low]
1
0
0
0
1
0
0
R/W
プルアップ[High] 1
0
0
0
1
0
1
R/W
[8.2.] I2C コントロールシーケンス
[8.2.1.] Write シーケンス
1 バイト目に AK8858 のライトモードのスレーブアドレスを受信すると、2 バイト目にサブアドレス、3
バイト目以降にデータを受信します。Write シーケンスには 1 バイトずつ Write するシーケンスと、複数バ
イト連続して Write する Sequential Write Operation があります。
(a) 1 バイト Write シーケンス
S
Slave Address
w
8-bit
A
Sub Address
A
Data
A
1-bit
8-bit
1-bit
8-bit
1-bit
(b) 複数バイト(m-bytes) Write シーケンス (Sequential Write Operation)
Slave
Sub
Data
A
A
S
w A
Data(n) A
Address
Address(n)
(n+1)
1-bit
8-bit
1-bit 8-bit
1-bit 8-bit
1-bit 8-bit
‘’’’’’’
stp
Data
(n+m)
A
8-bit
1-bit
stp
[8.2.2.] Read シーケンス
1 バイト目に AK8858 のリードモードのスレーブアドレスを受信すると、2 バイト目以降はデータの送信
を行います。
Slave
Sub
Slave
A rS
S
w A
R A Data1 A Data2 A Data3 A
‘’’‘’
Address
Address(n)
Address
8-bit
1
8-bit
1
8-bit
1
8-bit
1
8-bit
1
8-bit
1
’‘’’’’‘’’
‘’‘
Data n
!A
8-bit
1
stp
なお、各々の略語の意味は次の通りです。
S: Start Condition
A: Acknowledge (SDA Low )
stp: Stop Condition
rS: repeated Start Condition
!A: Not Acknowledge (SDA High)
R/W 1: Read 0: Write
: マスタデバイスによります。通常はマイコン出力します。
: スレーブデバイスによります。AK8858 が出力するものです。
MS1230-J-01
2011/7
- 68 -
[AK8858]
[9.] レジスタ一覧
Sub
Address
レジスタ名
Default
R/W
機能
0x00
Input Channel Select
0x00
R/W
アナログ信号パス設定
0x01
Clamp Control 1
0x00
R/W
クランプパルスに関する設定
0x02
Clamp Control 2
0x01
R/W
クランプパルスに関する設定
0x03
Miscellaneous Setting
0x00
R/W
各種設定
0x04
Input Video Standard
0x00
R/W
入力信号に関する設定
0x05
Output Format
0x00
R/W
出力フォーマットに関する設定
0x06
NDMODE
0x00
R/W
信号自動認識機能制限設定
0x07
Output pin Control
0x00
R/W
出力ピン状態設定
0x08
Output Data Start
and Delay Control
0x00
R/W
出力データタイミングに関する設定
0x09
Output Data Format
0x00
R/W
出力データフォーマットに関する設定
0x0A
AGC & ACC Control
0x00
R/W
AGC 及び ACC に関する設定
0x0B
Control 0
0x00
R/W
各種制御設定
0x0C
Control 1
0x00
R/W
各種制御設定
0x0D
Control 2
0x00
R/W
各種制御設定
0x0E
PGA1 Control
0x54
R/W
PGA1 ゲイン設定
0x0F
PGA2 Control
0x54
R/W
PGA2 ゲイン設定
0x10
Pedestal Level Control
0x00
R/W
ペデスタルレベルに関する設定
0x11
Color Killer Control
0x08
R/W
カラーキラー関する設定
0x12
Contrast Control
0x80
R/W
コントラストの調整
0x13
Brightness Control
0x00
R/W
ブライトネスの調整
0x14
Image Control
0x00
R/W
イメージに関する設定
0x15
Saturation / U Tone Control
0x80
R/W
サチュレーション(彩度) / 色調(U 成分)の調整
0x16
V Tone Control
0x80
R/W
色調(V 成分)の調整
0x17
HUE Control
0x00
R/W
HUE(色相)の調整
0x18
High Slice Data Set
0xEB
R/W
スライスデータ High 値設定
0x19
Low Slice Data Set
0x10
R/W
スライスデータ Low 値設定
0x1A
Request VBI Information
0x00
R/W
VBI 期間情報のデコード要求設定
0x1B
~
0x21
Reserved
0x00
⎯
リザーブレジスタ
0x22
Status 1
R
内部状態を示す。
0x23
Status 2
R
内部状態を示す。
0x24
Macrovision Status
R
入力マクロビジョン信号を示す。
0x25
Input Video Status
R
入力信号自動判定の結果を示す。
上記以外のレジスタへの書き込みは禁止です。
リザーブレジスタには、Default 値以外の値を書き込まないでください。
MS1230-J-01
2011/7
- 69 -
[AK8858]
Sub
Address
レジスタ名
0x26
Default
R/W
機能
Closed Caption 1
R
Closed Caption データを示す。
0x27
Closed Caption 2
R
Closed Caption データを示す。
0x28
WSS 1
R
WSS データを示す。
0x29
WSS 2
R
WSS データを示す。
0x2A
Extended Data 1
R
Closed Caption Extended データを示す。
0x2B
Extended Data 2
R
Closed Caption Extended データを示す。
0x2C
VBID 1
R
VBID データを示す。
0x2D
VBID 2
R
VBID データを示す。
0x2E
Device and Revision ID
0x3A
R
Device ID 及び Revision 情報を示す。
0x2F
~
0x3F
Reserved
0x00
⎯
リザーブレジスタ
上記以外のレジスタへの書き込みは禁止です。
リザーブレジスタには、Default 値以外の値を書き込まないでください。
MS1230-J-01
2011/7
- 70 -
[AK8858]
[9.1.] レジスタ設定概要
[9.1.1.] Sub Address 0x00 “Input Channel Select Register (R/W)”
アナログ信号パスを設定するレジスタです。
Sub Address: 0x00
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CLKMOD
SELSRC1
SELSRC0
ADC3SEL
ADC2SEL
ADC1SEL2
ADC1SEL1
ADC1SEL0
0
0
0
0
0
0
Default Value
0
0
Input Channel Select Register Definition
Register
Bit
Name
R/W
Definition
ADC1 に入力する信号を選択します。
[ ADC1SEL2 : ADC1SEL0 ]
[000]: AIN1 入力選択
ADC1SEL0
bit 0
[001]: AIN2 入力選択
~
ADC1 Select
R/W
~
[010]: AIN3 入力選択
ADC1SEL2
bit 2
[011]: AIN4 入力選択
[100]: AIN5 入力選択
[101]: AIN6 入力選択
VADC2 に入力する信号を選択します。
bit 3
ADC2SEL
ADC2 Select
R/W
[0]: AIN7 入力選択
[1]: AIN8 入力選択
VADC3 に入力する信号を選択します。
bit 4
ADC3SEL
ADC3 Select
R/W
[0]: AIN9 入力選択
[1]: AIN10 入力選択
デコードする信号種類を設定します。
[ SELSRC1 : SELSRC0 ]
SELSRC0
bit 5
[00]: コンポジットビデオ信号
Select Source
R/W
~
~
[01]: S(Y/C)ビデオ信号
SELSRC1
bit 6
[10]: コンポーネントビデオ信号
[11]: 無入力設定*
クロックモードを設定します。
bit 7
CLKMOD
Clock Mode
R/W
[0]: 水晶発振回路部動作モード
[1]: 外部クロック入力モード(水晶発振器など)
*アナログ部パワーダウン(CLAMP, AAF, PGA, ADC がパワーダウンされます。)
MS1230-J-01
2011/7
- 71 -
[AK8858]
[9.1.2.] Sub Address 0x01 “Clamp Control 1 Register (R/W)”
アナログ部クランプパルスに関する設定を行います。
Sub Address: 0x01
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CLPWIDTH1
CLPWIDTH0
CLPSTAT1
CLPSTAT0
Reserved
BCLPSTAT2
BCLPSTAT1
BCLPSTAT0
0
0
0
0
0
0
0
Default Value
0
Clamp Control 1 Register Definition
Register
Bit
Name
R/W
Definition
bit 0
~
bit 2
BCLPSTAT0
~
BCLPSTAT2
Back Porch
Clamp Start
R/W
バックポーチ位置に発生するクランプパルスの
位置を設定します。
[ BCLPSTAT2 : BCLPSTAT0 ]
[000]: CLPSTAT にて設定されている位置
[001]: (1/128)H 遅れた所。
[010]: (2/128)H 遅れた所。
[011]: (3/128)H 遅れた所。
[100]: (4/128)H 早い所。
[101]: (3/128)H 早い所。
[110]: (2/128)H 早い所。
[111]: (1/128)H 早い所。
bit 3
Reserved
Reserved
R/W
Reserved
bit 4
~
bit 5
CLPSTAT0
~
CLPSTAT1
Clamp Start
R/W
bit 6
~
bit 7
CLPWIDTH0
~
CLPWIDTH1
Clamp Pulse Width
R/W
クランプパルスの位置を設定します。
[ CLPSTAT1 : CLPSTAT0 ]
[00]: シンクチップの真中あたり
[01]: [00]設定時の位置から(1/128)H 遅れた所。
[10]: [00]設定時の位置から(2/128)H 早い所。
[11]: [00]設定時の位置から(1/128)H 早い所。
クランプパルス幅を設定します。
[ CLPWIDTH1 : CLPWIDTH0 ]
[00]: 7 クロック
[01]: 15 クロック
[10]: 31 クロック
[11]: 63 クロック
MS1230-J-01
2011/7
- 72 -
[AK8858]
[9.1.3.] Sub Address 0x02 “Clamp Control 2 Register (R/W)”
アナログ部クランプパルスに関する設定を行います。
Sub Address: 0x02
Default Value: 0x01
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
Reserved
YPBPRCP
UDG1
UDG0
CLPG1
CLPG0
0
0
0
0
0
0
1
Default Value
0
Clamp Control 2 Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 1
CLPG0
~
CLPG1
Clamp Gain
R/W
bit 2
~
bit 3
UDG0
~
UDG1
Up Down Gain
R/W
bit 4
YPBPRCP
YPbPr Clamp
R/W
bit 5
~
bit 7
Reserved
Reserved
R/W
Definition
アナログ入力クランプ回路の
微調整用クランプ電流の設定をします。
[ CLPG1 : CLPG0 ]
[00]: Min.
[01]: Middle 1 {=(Min. x 3 倍)}
[10]: Middle 2 {=(Min. x 5 倍)}
[11]: Max. {=(Min. x 7 倍)}
アナログ入力クランプ回路の
粗調整用クランプ電流の設定をします。
[ UDG1 : UDG0 ]
[00]: Min.
[01]: Middle 1 {=(Min. x 2 倍)}
[10]: Middle 2 {=(Min. x 3 倍)}
[11]: Max. {=(Min. x 4 倍)}
PbPr 信号に対するクランプパルス発生位置を
設定します。
[0]: シンクチップ位置
[1]: バックポーチ位置
Reserved
MS1230-J-01
2011/7
- 73 -
[AK8858]
[9.1.4.] Sub Address 0x03 “Miscellaneous Setting Register (R/W)”
各種設定を行います。
Sub Address: 0x03
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
VERTS
CSCAN
Reserved
CMPSEL
CSCL
CSSL
Reserved
Reserved
0
0
0
0
0
0
Default Value
0
0
Miscellaneous Setting Register Definition
Register
Bit
R/W Definition
Name
bit 0
Reserved Reserved
R/W Reserved
~
bit 1
入力されるコンポーネントビデオ信号の
Component
同期信号と映像信号の比(S/V 比)を設定します。
bit 2 CSSL
Signal
R/W
[0]: 300mV/700mV
Sync Level
[1]: 286mV/714mV
入力されるコンポーネントビデオ信号の
Component
色変換レベルの設定を行います。
bit 3 CSCL
Signal
R/W
[0]: 700mV
Color Level
[1]: 714mV
入力されるコンポーネントビデオ信号の
Component
プログレッシブ設定を行います。
bit 4 CMPSEL Signal
R/W
[0]: 525i / 625i
Select
[1]: 525p / 625p
bit 5
Reserved
Reserved
R/W
bit 6
CSCAN
Color stripe
cancel
R/W
bit 7
VERTS
Vertical Sync
Way
R/W
Reserved
出力映像に対するマクロビジョンカラーストライププロセスの
影響をキャンセルします。
[0]: Sub-Address0x04[7:0]=[XXX00000]以外の時
(NTSC 信号以外の信号入力設定時)
[1]: Sub-Address0x04[7:0]=[XXX00000]の時
(NTSC 信号入力設定時)
X: Don’t care
垂直同期方式を設定します。
[0]: VLOCK 方式
[1]: 直接同期方式
MS1230-J-01
2011/7
- 74 -
[AK8858]
[9.1.5.] Sub Address 0x04 “Input Video Standard Register (R/W)”
入力信号に関する設定を行います。
Sub Address: 0x04
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
AUTODET
SETUP
BW
VLF
VCEN1
VCEN0
VSCF1
VSCF0
0
0
0
0
0
0
0
Default Value
0
Input Video Standard Register Definition
Register
Bit
R/W Definition
Name
ビデオ信号のサブキャリア周波数を設定します。
[ VSCF1 : VSCF0 ] ( MHz )
Video
bit 0 VSCF0
[00]: 3.57954545 (NTSC-M,J)
R/W
Sub-Carrier
~
~
[01]: 3.57561149 (PAL-M)
Frequency
bit 1 VSCF1
[10]: 3.58205625 (PAL-Nc)
[11]: 4.43361875(PAL-B,D,G,H,I,N,60, NTSC-4.43, SECAM*)
ビデオ信号のカラーエンコード方式を設定します。
[VCEN1 : VCEN0]
bit 2 VCEN0
[00]: NTSC
Video Color
R/W
~
~
Encode
[01]: PAL
bit 3 VCEN1
[10]: SECAM
[11]: Reserved
ビデオ信号のライン数を設定します。
Video Line
R/W [0]: 525 ライン(NTSC-M,J, NTSC-4.43, PAL-M,60)
bit 4 VLF
Frequency
[1]: 625 ライン(PAL-B,D,G,H,I,N, PAL-Nc, SECAM)
白黒モードの設定をします。
Black &
R/W [0]: 白黒モード OFF
bit 5 BW
White
[1]: 白黒モード ON
Setup 処理の設定をします。
bit 6 SETUP
Setup
R/W [0]: Setup なしの信号入力として信号処理します。
[1]: Setup ありの信号入力として信号処理します。
Video
ビデオ信号の自動認識機能を設定します。
bit 7 AUTODET Standard
R/W [0]: OFF(マニュアル設定)
Auto Detect
[1]: ON(自動認識)
*入力信号が SECAM の場合、VSCF[1:0]は [11] に設定して下さい。
MS1230-J-01
2011/7
- 75 -
[AK8858]
[9.1.6.] Sub Address 0x05 “Output Format Register (R/W)”
出力データフォーマットに関する設定を行います。
Sub Address: 0x05
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
VBIDEC1
VBIDEC0
SLLVL
TRSVSEL
LIMIT601
VBIL2
VBIL1
VBIL0
0
0
0
0
0
0
0
Default Value
0
Output Format Register Definition
Register
Bit
R/W
Name
bit 0
~
bit 2
VBIL0
~
VBIL2
Vertical
Blanking
Length
R/W
bit 3
LIMIT601
601 Output
Limit
R/W
bit 4
TRSVSEL
Time
Reference
Signal
V Select
R/W
Definition
垂直ブランキング期間の長さを設定します。
初期値は、
525i:Line1~Line19 及び Line263.5~Line282.5
625i:Line623.5~Line23.5 及び Line311~Line335
525p:Line1~Line42
625p:Line621~Line625 及び Line1~Line44
が VBI 期間です。
このレジスタでは、上記の初期値との差異を設定します。
[VBIL2 : VBIL0]
[001]: VBI 期間が 1Line 長くなります。
[010]: VBI 期間が 2Line 長くなります。
[011]: VBI 期間が 3Line 長くなります。
[000]: Default(初期設定)
[101]: VBI 期間が 3Line 短くなります。
[110]: VBI 期間が 2Line 短くなります。
[111]: VBI 期間が 1Line 短くなります。
[100]: Reserved
出力データコードの Min - Max を規定します。
[0]: 1-254 (Y/Cb/Cr, R/G/B)または 0-255* (Y/Cb/Cr, R/G/B)
*EAVSAV-bit=[1]の場合
[1]: 16-235 (Y, R/G/B) / 16-240 (Cb/Cr)
V-bit の値が変化するラインを切り替えます。
525i 入力時:
このレジスタが 0 に設定されている場合
V=1 (Line1 ~ Line9 / Line264 ~ Line272)
V=0 (Line10 ~ Line263 / Line273 ~ Line525)
このレジスタが 1 に設定されている場合
V=1 (Line1 ~ Line19 / Line264 ~ Line282)
V=0 (Line20 ~ Line263 / Line283 ~ Line525)
525p 入力時:
このレジスタが 0 に設定されている場合
V=1 (Line1 ~ Line42)
V=0 (Line43 ~ Line525)
このレジスタが 1 に設定されている場合
MS1230-J-01
2011/7
- 76 -
[AK8858]
V=1 (Line1 ~ Line45)
V=0 (Line46 ~ Line525)
625i 入力時:
このレジスタによらず、
V=1 (Line1 ~ Line22 / Line311 ~ Line335 / Line624 ~ Line625)
V=0 (Line23 ~ Line310 / Line336 ~ Line623)
bit 5
SLLVL
Slice Level
R/W
bit 6
~
bit 7
VBIDEC0
~
VBIDEC1
VBI Decode
R/W
625p 入力時:
このレジスタによらず、
V=1 (Line1 ~ Line44 / Line621 ~ Line625)
V=0 (Line45 ~ Line620)
スライスレベルを設定します。
[0]: スライスレベルは約 25IRE です。
[1]: スライスレベルは約 50IRE です。
Vertical Blanking Length レジスタで設定された期間の
処理を規定します。
[VBIDEC1 : VBIDEC0]
[00]: 黒レベルを出力
[01]: 白黒モード
[10]: スライスした結果を出力します。
[11]: Reserved
MS1230-J-01
2011/7
- 77 -
[AK8858]
[9.1.7.] Sub Address 0x06 “NDMODE Register (R/W)”
入力ビデオ信号自動認識機能に対し、自動認識を行う際の候補となる信号を制限する為のレジスタです。
Sub Address: 0x06
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ND625L
ND525L
NDPAL60
NDNTSC443
Reserved
NDSECAM
NDPALNC
NDPALM
0
0
0
0
0
0
Default Value
0
0
NDMODE Register Definition
Register
Bit
Name
R/W
bit 0
NDPALM
No Detect PAL-M
R/W
bit 1
NDPALNC
No Detect PAL-Nc
R/W
bit 2
NDSECAM
No Detect SECAM
R/W
bit 3
Reserved
Reserved
R/W
bit 4
NDNTSC443
No Detect NTSC-4.43
R/W
bit 5
NDPAL60
No Detect PAL-60
R/W
bit 6
ND525L
No Detect 525Line
R/W
bit 7
ND625L
No Detect 625Line
R/W
Definition
[0]: PAL-M を自動認識の候補とします。
[1]: PAL-M を自動認識の候補としません。
[0]: PAL-Nc を自動認識の候補とします。
[1]: PAL-Nc を自動認識の候補としません。
[0]: SECAM を自動認識の候補とします。
[1]: SECAM を自動認識の候補としません。
Reserved
[0]: NTSC-4.43 を自動認識の候補とします。
[1]: NTSC-4.43 を自動認識の候補としません。
[0]: PAL-60 を自動認識の候補とします。
[1]: PAL-60 を自動認識の候補としません。
[0]: 525Line 系を自動認識の候補とします。
[1]: 525Line 系を自動認識の候補としません。
[0]: 625Line 系を自動認識の候補とします。
[1]: 625Line 系を自動認識の候補としません。
上記レジスタの設定を行うには、以下の制約があります。
[1]: NDNTSC443(bit 4)と、NDPAL60(bit 5)の両方共に[1](High)に設定する事は禁止します。
[2]: ND525L(bit 6)と、ND625L(bit 7)の両方共に[1](High) に設定する事は禁止します。
[3]: 候補となる信号を制限する場合、あらかじめ自動認識モード OFF の状態で、制限しない信号の状態へ
設定し、その後上記レジスタの設定を行い、自動認識モード ON として下さい。
MS1230-J-01
2011/7
- 78 -
[AK8858]
[9.1.8.] Sub Address 0x07 “Output Pin Control Register (R/W)”
出力ピン状態を設定します。
Sub Address: 0x07
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CLKINV
DVALFSEL
VDFSEL
HL
NL
DVALFL
VDFL
DL
0
0
0
1
1
1
1
Default Value
0
Output Pin Control Register Definition
Register
Bit
Name
R/W
bit 0
DL
D Output Low
R/W
bit 1
VDFL
VD/FIELD Low
R/W
bit 2
DVALFL
VAR Low
R/W
bit 3
NL
NSIG Low
R/W
bit 4
HL
HD Low
R/W
bit 5
VDFSEL
VD/FIELD
Select
R/W
bit 6
DVALFSEL
DVALID/FIELD
Select
R/W
bit 7
CLKINV
CLK Invert Set
R/W
Definition
[0]: 通常出力
[1]: [D7: D0]ピンは Low 出力
[0]: 通常出力
[1]: VD_FLD ピンは Low 出力
[0]: 通常出力
[1]: DVAL_FLD ピンは Low 出力
[0]: 通常出力
[1]: NSIG ピンは Low 出力
[0]: 通常出力
[1]: HD ピンは Low 出力
VD_FLD ピンから出力される信号を選択します。
[0]: VD 信号を出力します。
[1]: FIELD 信号を出力します。
DVAL_FLD ピンから出力される信号を選択します。
[0]: DVALID 信号を出力します。
[1]: FIELD 信号を出力します。
DTCLK 信号出力の極性を設定します。
[0]: 通常出力
( ↑エッジでデータを取り込んで下さい)
[1]: データとクロックの位相を反転させます。
( ↓エッジでデータを取り込んで下さい)
ただし、これらの設定に関わらず、OE, PDN, RSTN ピンによる出力制御が優先されます。
MS1230-J-01
2011/7
- 79 -
[AK8858]
[9.1.9.] Sub Address 0x08 “Output Data Start and Delay Control Register (R/W)”
出力データタイミングに関する設定を行います。
Sub Address: 0x08
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
ACTSTA2
ACTSTA1
ACTSTA0
Reserved
YCDELAY2
YCDELAY1
YCDELAY0
0
0
0
0
0
0
Default Value
0
0
Output Data Start and Delay Control Register Definition
Register
Bit
R/W
Definition
Name
輝度データ(Y)と色データ(Cb, Cr)の位置調整を行います。
[ YCDELAY2 : YCDELAY0 ]
[001]: Y は Cb,Cr に対して 1Sample 早まってデコード。
[010]: Y は Cb,Cr に対して 2Sample 早まってデコード。
bit 0 YCDELAY0
[011]: Y は Cb,Cr に対して 3Sample 早まってデコード。
Deluxe PAL R/W
~
~
[000]: 通常位置からデコード。
bit 2 YCDELAY2
[101]: Y は Cb,Cr に対して 3Sample 遅れてデコード。
[110]: Y は Cb,Cr に対して 2Sample 遅れてデコード。
[111]: Y は Cb,Cr に対して 1Sample 遅れてデコード。
[100]: Reserved
bit 3
Reserved
R/W
Reserved
Reserved
bit 4
~
bit 6
ACTSTA0
~
ACTSTA2
Active Video
Start
R/W
ビデオデータのスタート位置調整を行います。
[ ACTSTA2 : ACTSTA0 ]
[001]: 1Sample 遅れてデコードします。
[010]: 2Sample 遅れてデコードします。
[011]: 3Sample 遅れてデコードします。
[000]: 通常位置からデコードします。
[101]: 3Sample 早まってデコードします。
[110]: 2Sample 早まってデコードします。
[111]: 1Sample 早まってデコードします。
[100]: Reserved
bit 7
Reserved
Reserved
R/W
Reserved
MS1230-J-01
2011/7
- 80 -
[AK8858]
[9.1.10.] Sub Address 0x09 “Output Data Format Register (R/W)”
出力データフォーマットを設定します。
Sub Address: 0x09
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
Reserved
Reserved
EAVSAV
RGBCNV
Reserved
ODFMT
0
0
0
0
0
0
0
Default Value
0
Output Data Format Register Definition
Register
Bit
Name
R/W
Definition
bit0
ODFMT
Output Data Format
R/W
YCbCr 形式出力のビット長を設定します。
[0]: 8bit
[1]: 16bit
bit1
Reserved
Reserved
R/W
Reserved
bit2
RGBCNV
RGB Convert
R/W
bit3
EAVSAV
EAV SAV Disable
R/W
bit 4
~
bit 7
Reserved
Reserved
R/W
出力形式の選択をします。
[0]: YCbCr
[1]: RGB
EAV/SAV コードのデータ出力付加設定です。
[0]: EAV/SAV コードはデータに付加されています。
[1]: EAV/SAV コードはデータに付加されていません。
Reserved
MS1230-J-01
2011/7
- 81 -
[AK8858]
[9.1.11.] Sub Address 0x0A “AGC and ACC Control Register (R/W)”
AGC 及び ACC の設定を行います。
Sub Address: 0x0A
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
ACCFRZ
ACC1
ACC0
AGCFRZ
AGCC1
AGCC0
AGCT1
AGCT0
0
0
0
0
0
0
0
Default Value
0
AGC and ACC Control Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 1
AGCT0
~
AGCT1
AGC Time Constance
R/W
bit 2
~
bit 3
AGCC0
~
AGCC1
AGC Coring Control
R/W
bit 4
AGCFRZ
AGC Freeze
R/W
bit 5
~
bit 6
ACCT0
~
ACCT1
ACC Time Constance
R/W
bit 7
ACCFRZ
ACC Freeze
R/W
MS1230-J-01
Definition
AGC の制御時定数を設定します。
[ AGCT1 : AGCT0 ]
[00]: Disable AGC 機能は OFF です。
[01]: Fast
(制御時定数)= 1Field
[10]: Middle (制御時定数)= 7Fields
[11]: Slow
(制御時定数)= 29Fields
AGC の不感帯を設定します。
[ AGCC1 : AGCC0 ]
[00]: ±2LSB の不感帯を持ちます。
[01]: ±3LSB の不感帯を持ちます。
[10]: ±4LSB の不感帯を持ちます。
[11]: 不感帯はありません。
AGC 機能をフリーズします。
[0]: フリーズしない。
[1]: フリーズする。
ACC の制御時定数を設定します。
[ ACCT1 : ACCT0 ]
[00]: Disable ACC 機能は OFF です。
[01]: Fast
(制御時定数)= 2Field
[10]: Middle (制御時定数)= 8Fields
[11]: Slow
(制御時定数)= 30Fields
ACC 機能をフリーズします。
[0]: フリーズしない。
[1]: フリーズする。
2011/7
- 82 -
[AK8858]
[9.1.12.] Sub Address 0x0B “Control 0 Register (R/W)”
各種制御設定
Sub Address: 0x0B
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
DVAL_FP
VD_FP
HDP
C443FIL1
C443FIL0
C358FIL1
C358FIL0
AGCTL
0
0
0
0
0
0
0
Default Value
0
Control 0 Register Definition
Register
Bit
Name
R/W
bit 0
AGCTL
AGC Transition Level
R/W
bit 1
~
bit 2
C358FIL0
~
C358FIL1
C Filter 358 Select
R/W
bit 3
~
bit 4
C443FIL0
~
C443FIL1
C Filter 443 Select
R/W
bit 5
HDP
HD Pin
Polarity Set
R/W
bit 6
VD_FP
VD_FLD Pin
Polarity Set
R/W
bit 7
DVAL_FP
DVAL_FLD Pin
Polarity Set
R/W
Definition
ピーク AGC 機能とシンク AGC 機能の
遷移速度を設定します。
[0]: Quick
[1]: Slow
3.58MHz 系の信号に対する C フィルターの
帯域を切り替えます。
[ C358FIL1 : C358FIL0 ]
[00]: Narrow
[01]: Medium
[10]: Wide
[11]: Reserved
4.43MHz 系の信号に対する C フィルターの
帯域を切り替えます。
[ C443FIL1 : C443FIL0 ]
[00]: Narrow
[01]: Medium
[10]: Wide
[11]: Reserved
HD 信号の極性を設定します。
[0]: Active Low
[1]: Active High
VD_FLD ピンからの出力信号の極性を設定します。
(VD 信号出力の場合)
[0]: Active Low
[1]: Active High
(Field 信号出力の場合)
[0]: Odd-Field Low, Even-Field High
[1]: Even-Field Low, Odd-Field High
DVAL_FLD ピンからの出力信号の極性を設定します。
(DVALID 信号出力の場合)
[0]: Active Low
[1]: Active High
(Field 信号出力の場合)
[0]: Odd-Field Low , Even-Field High
[1]: Even-Field Low , Odd-Field High
MS1230-J-01
2011/7
- 83 -
[AK8858]
[9.1.13.] Sub Address 0x0C “Control 1 Register (R/W)”
各種制御設定
Sub Address: 0x0C
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CLKMODE1
CLKMODE0
INTPOL1
INTPOL0
UVFILSEL1
UVFILSEL0
YCSEP1
YCSEP0
0
0
0
0
0
0
0
Default Value
0
Control 1 Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 1
YCSEP0
~
YCSEP1
YC Separation
Control
R/W
bit 2
~
bit 3
UVFILSEL0
~
UVFILSEL1
UV Filter Select
R/W
bit 4
~
bit 5
INTPOL0
~
INTPOL1
Interpolator Mode
Select
R/W
bit 6
~
bit 7
CLKMODE0
~
CLKMODE1
Clock Mode
Select
R/W
Definition
YC 分離の設定を行います。
[ YCSEP1 : YCSEP0 ]
[00]: 適応型 YC 分離を行います。
[01]: 1 次元 YC 分離を行います。
[10]: 2 次元 YC 分離を行います。
[11]: Reserved
UV 帯域調整用フィルターの帯域設定を行います。
コンポジットビデオ信号及び S(Y/C)ビデオ信号
入力の場合
[UVFILSEL0]
[0]: Wide
[1]: Narrow
コンポーネントビデオ信号入力の場合
[UVFILSEL1 : UVFILSEL0 ]
[00]: Middle 1
[01]: Middle 2
[10]: Wide 2
[11]: Narrow 2
ピクセル補間器の設定を行います。
[ INTPOL1 : INTPOL0 ]
[00]: Auto
[01]: ON
[10]: OFF
[11]: Reserved
クロックモードの設定を行います。
[ CLKMODE1 : CLKMODE0 ]
[00]: 自動遷移モード
[01]: ラインロッククロックモード
[10]: フレームロッククロックモード
[11]: 固定クロックモード
MS1230-J-01
2011/7
- 84 -
[AK8858]
[9.1.14.] Sub Address 0x0D “Control 2 Register (R/W)”
各種制御設定
Sub Address: 0x0D
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CONTSEL
STUPATOFF
ERRHND1
ERRHND0
NSIGMD1
NSIGMD0
DPAL1
DPAL0
0
0
0
0
0
0
0
Default Value
0
Control 2 Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 1
DPAL0
~
DPAL1
Deluxe PAL
R/W
bit 2
~
bit 3
NSIGMD0
~
NSIGMD1
No Signal
Output Mode
R/W
bit 4
~
bit 5
ERRHND0
~
ERRHND1
Error Handling
R/W
bit 6
STUPATOFF
Setup Auto Off
bit 7
CONTSEL
Contrast Select
R/W
Definition
色の平均化処理(PAL 位相補正回路)の設定を行います。
この処理は NTSC の場合にも有効となります。
[ DPAL1 : DPAL0 ]
[00]: 適応型位相補正 ON
[01]: 位相補正 ON
[10]: 位相補正 OFF
[11]: Reserved
無信号判定時の出力を設定します。
[ NSIGMD1 : NSIGMD0 ]
[00]: 黒レベル出力
[01]: 青レベル(ブルーバック)出力
[10]: 入力状態(砂嵐)を出力
[11]: Reserved
[ERRHND1 : ERRHND0 ]
[00]: ラインドロップ / ラインリピート処理
[01]: ピクセルドロップ / ピクセルリピート処理
(フィールド単位)
[10]: ピクセルドロップ / ピクセルリピート処理
(フレーム単位)
[11]: Reserved
自動認識モード時自動 Setup 機能の有効/無効設定を
行います。
[0]: 有効
[1]: 無効
コントラスト調整の基準値設定
[0]: 50%基準
[1]: 0%基準
MS1230-J-01
2011/7
- 85 -
[AK8858]
[9.1.15.] Sub Address 0x0E “PGA1 Control Register (R/W)”
PGA1 のゲインを設定します。
PGA1 は、CVBS 及び Y 信号処理用です。
Sub Address: 0x0E
Default Value: 0x54
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
APGA1_1
APGA1_0
DPGA1_5
DPGA1_4
DPGA1_3
DPGA1_2
DPGA1_1
DPGA1_0
1
0
1
0
1
0
0
Default Value
0
PGA1 Control Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 5
DPGA1_0
~
DPGA1_5
Digital
Control
PGA1
bit 6
~
bit 7
APGA1_0
~
APGA1_1
Analog
Control
PGA1
R/W
R/W
Definition
[ DPGA1_5 : DPGA1_0 ]
デジタル PGA1 のゲインを設定します。
デジタル PGA ゲインは下記の演算式に従って変化しま
す。
[ APGA1_1 : APGA1_0 ]
アナログ PGA1 のゲインを設定します。
アナログ PGA ゲインは、
[00]: -3dB
[01]: 0dB
[10]: 3dB
[11]: 6dB
デジタル PGA ゲイン演算式:
ゲイン(dB) =
⎛ (5 × DPGA) + 497 ⎞
20 LOG⎜
⎟
512
⎝
⎠
*DPGA:DPGA1 及び DPGA2 レジスタ設定値[Dec]
初期設定値(0x54[HEX])でのゲインは 約 1.3dB です。
(Analog 0dB+Digital 1.3dB)
MS1230-J-01
2011/7
- 86 -
[AK8858]
[9.1.16.] Sub Address 0x0F “PGA2 Control Register (R/W)”
PGA2 のゲインを設定します。
PGA2 は、C 信号及び Pb,Pr 信号処理用です。
Sub Address: 0x0F
Default Value: 0x54
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
APGA2_1
APGA2_0
DPGA2_5
DPGA2_4
DPGA2_3
DPGA2_2
DPGA2_1
DPGA2_0
1
0
1
0
1
0
0
Default Value
0
PGA2 Control Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 5
DPGA2_0
~
DPGA2_5
Digital
Control
PGA2
bit 6
~
bit 7
APGA2_0
~
APGA2_1
Analog
Control
PGA2
R/W
R/W
Definition
[ DPGA2_5 : DPGA2_0 ]
デジタル PGA2 のゲインを設定します。
デジタル PGA ゲインは下記の演算式に従って変化しま
す。
[ APGA2_1 : APGA2_0 ]
アナログ PGA2 のゲインを設定します。
アナログ PGA ゲインは、
[00]: -3dB
[01]: 0dB
[10]: 3dB
[11]: 6dB
デジタル PGA ゲイン演算式:
ゲイン(dB) =
⎛ (5 × DPGA) + 497 ⎞
20 LOG⎜
⎟
512
⎝
⎠
*DPGA:DPGA1 及び DPGA2 レジスタ設定値[Dec]
初期設定値(0x54[HEX])でのゲインは 約 1.3dB です。
(Analog 0dB+Digital 1.3dB)
MS1230-J-01
2011/7
- 87 -
[AK8858]
[9.1.17.] Sub Address 0x10 “Pedestal Level Control Register (R/W)”
ペデスタルレベルに関する設定を行います。
Sub Address: 0x10
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
DPCC1
DPCC0
DPCT1
DPCT0
BKLVL3
BKLVL2
BKLVL1
BKLVL0
0
0
0
0
0
0
Default Value
0
0
Pedestal Level Control Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 3
BKLVL0
~
BKLVL3
Black Level
R/W
bit 4
~
bit 5
DPCT0
~
DPCT1
Digital Pedestal Clamp Control
R/W
bit 6
~
bit 7
DPCC0
~
DPCC1
Digital Pedestal Clamp Coring
R/W
MS1230-J-01
Definition
[BKLVL3 : BKLVL0 ]
[0001]: 黒レベルに 1 を加えます。
[0010]: 黒レベルに 2 を加えます。
[0011]: 黒レベルに 3 を加えます。
[0100]: 黒レベルに 4 を加えます。
[0101]: 黒レベルに 5 を加えます。
[0110]: 黒レベルに 6 を加えます。
[0111]: 黒レベルに 7 を加えます。
[0000]: 無調整
[1000]: 黒レベルから 8 を引きます。
[1001]: 黒レベルから 7 を引きます。
[1010]: 黒レベルから 6 を引きます
[1011]: 黒レベルから 5 を引きます。
[1100]: 黒レベルから 4 を引きます。
[1101]: 黒レベルから 3 を引きます。
[1110]: 黒レベルから 2 を引きます。
[1111]: 黒レベルから 1 を引きます。
[DPCT1 : DPCT0 ]
[00]: Fast
[01]: Middle
[10]: Slow
[11]: Disable
[DPCC1 : DPCC0 ]
[00]: ± 1bit
[01]: ± 2bit
[10]: ± 3bit
[11]: 不感帯なし
2011/7
- 88 -
[AK8858]
[9.1.18.] Sub Address 0x11 “Color Killer Control Register (R/W)”
カラーキラーの設定を行います。
Sub Address: 0x11
Default Value: 0x08
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
COLKIL
CKILSEL
CKSCM1
CKSCM0
CKLVL3
CKLVL2
CKLVL1
CKLVL0
0
0
1
0
0
0
Default Value
0
0
Color Killer Control Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 3
CKLVL0
~
CKLVL3
Color Killer Level
R/W
bit 4
~
bit 5
CKSCM0
~
CKSCM1
Color Killer Level for SECAM
R/W
bit 6
CKILSEL
Color Killer Select
R/W
bit 7
COLKILL
Color Killer Set
R/W
MS1230-J-01
Definition
[CKLVL3 : CKLVL0 ]
[0000]: −29.7dB
[0001]: −28.4dB
[0010]: −27.2dB
[0011]: −26.2dB
[0100]: −25.3dB
[0101]: −24.5dB
[0110]: −23.7dB
[0111]: −23.0dB
[1000]: −22.4dB (Default)
[1001]: −21.8dB
[1010]: −21.2dB
[1011]: −20.7dB
[1100]: −20.2dB
[1101]: −19.7dB
[1110]: −19.3dB
[1111]: −18.9dB
[CKSCM1 : CKSCM0 ]
[00]: {CKLVL[3:0]}
[01]: {0, CKLVL[3:1]} (右に 1bit シフト)
[10]: {0, 0, CKLVL[3:2]} (右に 2bit シフト)
[11]: Reserved
[0]: バーストレベルが CKLVL[3:0]-bit にて
設定した内部閾値を下回った場合
[1]: バーストレベルが CKLVL[3:0]-bit にて
設定した内部閾値を下回った場合または、
色デコード用 PLL のロックが外れた場合
[0]: Enable
[1]: Disable
2011/7
- 89 -
[AK8858]
[9.1.19.] Sub Address 0x12 “Contrast Control Register (R/W)”
コントラストの調整をします。
Sub Address: 0x12
Default Value: 0x80
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CONT7
CONT6
CONT5
CONT4
CONT3
CONT2
CONT1
CONT0
0
0
0
0
0
0
0
Default Value
1
Contrast Control Register Definition
Register
Bit
R/W
Name
Definition
コントラスト調整を行うレジスタです。
[CONTSEL-bit =[0]の時]
YOUT = (CONT / 128) x ( YIN - 128) +128
bit 0
~
bit 7
CONT0
~
CONT7
Contrast
Control
R/W
[CONTSEL-bit =[1]の時]
YOUT = (CONT / 128) X YIN
YOUT: コントラスト演算後の輝度信号
YIN: コントラスト演算前の輝度信号
CONT: コントラスト係数(レジスタ設定値)
{0~ (255 / 128)}の範囲を 1/128 ステップで設定できます。
初期値は、0x80 です。
MS1230-J-01
2011/7
- 90 -
[AK8858]
[9.1.20.] Sub Address 0x13 “Brightness Control Register (R/W)”
ブライトネスの調整をします。
Sub Address: 0x13
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
BR7
BR6
BR5
BR4
BR3
BR2
BR1
BR0
0
0
0
0
0
0
0
Default Value
0
Brightness Control Register Definition
Register
Bit
R/W
Name
Definition
ブライトネス調整を行うレジスタです。
YOUT = YIN + BR
bit 0
~
bit 7
BR0
~
BR7
Brightness
Control
R/W
YOUT: ブライトネス演算後の輝度信号
YIN: ブライトネス演算前の輝度信号
BR: ブライトネス係数(レジスタ設定値)
{-128 ~ 127}の範囲を 1step 毎に設定できます。
なお、設定は 2 の補数です。
MS1230-J-01
2011/7
- 91 -
[AK8858]
[9.1.21.] Sub Address 0x10 “Image Control Register (R/W)”
イメージに関する設定を行います。
Sub Address: 0x14
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
VBIIMGCTL
SEPIA
LUMFIL1
LUMFIL0
SHCORE1
SHCORE0
SHARP1
SHARP0
0
0
0
0
0
0
0
Default Value
0
Image Control Register Definition
Register
Bit
Name
R/W
bit 0
~
bit 1
SHARP0
~
SHARP1
Sharpness Control
R/W
bit 2
~
bit 3
SHCORE0
~
SHCORE1
Sharpness Coring
R/W
bit 4
~
bit 5
LUMFIL0
~
LUMFIL1
Luminance Filter
R/W
bit 6
SEPIA
Sepia Output
R/W
bit 7
VBIIMGCTL
VBI Image Control
R/W
Definition
シャープネスフィルターの特性を設定します。
[SHARP1 : SHARP0 ]
[00]: フィルターなし
[01]: Min
[10]: Middle
[11]: Max
シャープネスフィルター使用時の不感帯レベルを
設定します
[SHCORE1 : SHCORE0 ]
[00]: 不感帯なし
[01]: ± 1LSB
[10]: ± 2LSB
[11]: ± 3LSB
輝度帯域制限フィルターの特性を設定します。
[LUMFIL1 : LUMFIL0 ]
[00]: フィルターなし。
[01]: Narrow
[10]: Middle
[11]: Wide
デコード結果をセピア色で出力します。
[0]: 通常出力
[1]: セピアカラー出力
ブライトネス及びコントラスト調整の VBI 区間での
有効/無効を設定します。
[0]: VBI 区間では無効です。
[1]: VBI 区間でも有効です。
MS1230-J-01
2011/7
- 92 -
[AK8858]
[9.1.22.] Sub Address 0x15 “Saturation / U Tone Control Register (R/W)”
サチュレーション(彩度) / 色調(U 成分)の調整を行います。
Sub Address: 0x15
Default Value: 0x80
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
SAT7
SAT6
SAT 5
SAT 4
SAT 3
SAT 2
SAT 1
SAT 0
UTONE7
UTONE6
UTONE5
UTONE4
UTONE3
UTONE2
UTONE1
UTONE0
0
0
0
0
0
0
0
Default Value
1
Saturation / U Tone Control Register Definition
Register
Bit
R/W
Name
Definition
コンポジットビデオ信号及び S(Y/C)ビデオ信号
入力の場合
COUT = (SAT / 128) X CIN
COUT: サチュレーション演算後の C 信号
CIN: サチュレーション演算前の C 信号
SAT: サチュレーション係数(レジスタ設定値)
bit 0
~
bit 7
SAT0
~
SAT7
UTONE0
~
UTONE7
Saturation / U
Control
R/W
コンポーネントビデオ信号入力の場合
UOUT = (UTONE / 128) X UIN
UOUT: サチュレーション演算後の U 信号
UIN: サチュレーション演算前の U 信号
UTONE: サチュレーション係数(レジスタ設定値)
{0~ (255 / 128)}の範囲を 1/128 ステップで
設定できます。初期値は、0x80 です。
* コンポーネントビデオ信号をデコードする場合は、
初期設定値を 0x80 ではなく下記設定値に変更してく
ださい。
UTONE[7:0] = 0x70
MS1230-J-01
2011/7
- 93 -
[AK8858]
[9.1.23.] Sub Address 0x16 “V Tone Control Register (R/W)”
色調(V 成分)の調整を行います。
Sub Address: 0x16
Default Value: 0x80
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
VTONE7
VTONE6
VTONE5
VTONE4
VTONE3
VTONE2
VTONE1
VTONE0
0
0
0
0
0
0
0
Default Value
0
V Tone Control Register Definition
Register
Bit
R/W
Name
Definition
コンポーネントビデオ信号入力の場合
VOUT = (VTONE / 128) X VIN
bit 0
~
bit 7
VTONE0
~
VTONE7
V
Control
VOUT: サチュレーション演算後の U 信号
VIN: サチュレーション演算前の U 信号
VTONE: サチュレーション係数(レジスタ設定値)
R/W
{0~ (255 / 128)}の範囲を 1/128 ステップで設定できます。
初期値は、0x80 です。
* コンポーネントビデオ信号をデコードする場合は、
初期設定値を 0x80 ではなく下記設定値に変更してく
ださい。
VTONE[7:0] = 0x9D
[9.1.24.] Sub Address 0x17 “HUE Control Register (R/W)”
HUE(色相)の調整をします。
Sub Address: 0x17
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
HUE7
HUE6
HUE 5
HUE 4
HUE 3
HUE 2
HUE 1
HUE 0
0
0
0
0
0
0
Default Value
0
0
HUE Control Register Definition
Register
Bit
R/W
Name
Definition
HUE(色相)調整を行うレジスタです。
bit 0
~
bit 7
HUE0
~
HUE 7
HUE
Control
R/W
±45°の範囲を、
1/256 ステップ(約 0.35°ステップ)で設定できます。
なお、設定は 2 の補数です。
MS1230-J-01
2011/7
- 94 -
[AK8858]
[9.1.25.] Sub Address 0x18 “High Slice Data Set Register (R/W)”
VBI スライサでスライスされたデータの High 値を設定します。初期値は 100%ホワイト(235)です。
Sub Address: 0x18
Default Value: 0xEB
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
H7
H6
H5
H4
H3
H2
H1
H0
1
1
0
1
0
1
1
Default Value
1
High Slice Data Set Register Definition
Register
Bit
R/W
Name
bit 0
~
bit 7
H0
~
H7
High Data
Set
R/W
Definition
VBI スライサでスライスされたデータの High 値を設定するレジ
スタです。
0x00 及び 0xFF を設定する場合は、601 の特殊コードに相当しま
すのでご注意ください。
[9.1.26.] Sub Address 0x19 “Low Slice Data Set Register (R/W)”
VBI スライサでスライスされたデータの Low 値を設定します。初期値はペデスタルレベル(16)です。
Sub Address: 0x19
Default Value: 0x10
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
L7
L6
L5
L4
L3
L2
L1
L0
0
0
1
0
0
0
0
Default Value
0
Low Slice Data Set Register Definition
Register
Bit
R/W
Name
bit 0
~
bit 7
L0
~
L7
Low Data
Set
R/W
Definition
VBI スライサでスライスされたデータの Low 値を設定するレジス
タです。
0x00 及び 0xFF を設定する場合は、601 の特殊コードに相当しま
すのでご注意ください。
MS1230-J-01
2011/7
- 95 -
[AK8858]
[9.1.27.] Sub Address 0x1A “Request VBI Information Register (R/W)”
VBI 期間情報のデコード要求設定をします。
Sub Address: 0x1A
Default Value: 0x00
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
Reserved
Reserved
WSSRQ
VBIDRQ
EXTRQ
CCRQ
0
0
0
0
0
0
0
Default Value
0
Request VBI Information Register Definition
Register
Bit
R/W
Name
bit 0
CCRQ
Closed Caption
Decode Request
bit 1
EXTRQ
Extended Data
Decode Request
R/W
bit 2
VBIDRQ
VBID
Decode Request
R/W
bit 3
WSSRQ
WSS
Decode Request
R/W
bit 4
~
bit 7
Reserved
Reserved
R/W
R/W
Definition
クローズドキャプションのデコード要求をします。
[0]: デコード要求しません。
[1]: デコード要求します。
Extended Data のデコード要求をします。
[0]: デコード要求しません。
[1]: デコード要求します。
VBID Data のデコード要求をします。
[0]: デコード要求しません。
[1]: デコード要求します。
WSS Data のデコード要求をします。
[0]: デコード要求しません。
[1]: デコード要求します。
Reserved
MS1230-J-01
2011/7
- 96 -
[AK8858]
[9.1.28.] Sub Address 0x1B~0x21 “Reserved Register (R/W)”
Reserved レジスタです。(Default Value: 0x00)
Default Value 以外の値を書き込まないでください。
[9.1.29.] Sub Address 0x22 “Status 1 Register (R Only)”
内部状態を示します。
Sub Address: 0x22
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
OVCOL
PKWHITE
SCLKMD1
SCLKMD0
COLKILON
FRMSTD
VLOCK
NOSIG
Status 1 Register Definition
Register
Bit
Name
R/W
bit 0
NOSIG
No Signal
R
bit 1
VLOCK
Video Locked
R
bit 2
FRMSTD
Frame Standard
R
bit 3
COLKILON
Color Killer
R
bit 4
~
bit 5
SCLKMD0
~
SCLKMD1
Clock Mode
R
bit 6
PKWHITE
Peak White
Detection
R
bit 7
OVCOL
Over Color Level
R
Definition
入力信号の有無を判断します。
[0]: 信号が入力されています。
[1]: 無信号入力状態です。
VLOCK 機構の状態を判断します。
[0]: 同期がとれています。
[1]: 同期がとれていません。
入力信号がインターレースであるかの判断をします。
[0]: 525/625 のインターレース信号です。
[1]: 525/625 のインターレース信号ではありません。
カラーキラー機能動作を示します。
[0]: カラーキラー機能は動作していません。
[1]: カラーキラー機能が動作しています。
クロックモードの状態を示します。
[ SCLKMD1 : SCLKMD0 ]
[00]: 固定クロックモード動作。
[01]: ラインロッククロックモード動作。
[10]: フレームロッククロックモード動作。
[11]: Reserved
AGC 機能ブロック通過後の輝度デコード結果が、オーバ
ーフローしている場合に通知します。
[0]: 異常ありません。
[1]: 輝度デコード結果がオーバーフローしています。
ACC 機能ブロック通過後の色デコード結果が、オーバー
フローしている場合に通知します。
[0]: 異常ありません。
[1]: 色デコード結果がオーバーフローしています。
MS1230-J-01
2011/7
- 97 -
[AK8858]
[9.1.30.] Sub Address 0x23 “Status 2 Register (R Only)”
内部状態を示します。
Sub Address: 0x23
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
AGCSTS
REALFLD
WSSDET
VBIDDET
EXTDET
CCDET
Status 2 Register Definition
Register
Bit
Name
R/W
bit 0
CCDET
Closed Caption
Detect
R
bit 1
EXTDET
Extended Data
Detect
R
bit 2
VBIDDET
VBID Data
Detect
R
bit 3
WSSDET
WSS Data
Detect
R
bit 4
REALFLD
Real Field
R
bit 5
AGCSTS
AGC Status
R
bit 6
~
bit 7
Reserved
Reserved
R
Definition
Closed Caption Data 1,2 Register にデコードしたデータが
存在することを示します。
[0]: Closed Caption Data がありません。
[1]: Closed Caption Data があります。
Extended Data 1,2 Register にデコードしたデータが
存在することを示します。
[0]: Extended Data がありません。
[1]: Extended Data があります。
VBID Data 1,2 Register にデコードしたデータが
存在することを示します。
[0]: VBID Data がありません。
[1]: VBID Data があります。
WSS Data 1,2 Register にデコードしたデータが
存在することを示します。
[0]: WSS Data がありません。
[1]: WSS Data があります。
デコード中の入力信号のフィールド情報を示します。
[0]: EVEN フィールドをデコード
[1]: ODD フィールドをデコード
[0]: シンク AGC 動作
[1]: ピーク AGC 動作
Reserved
MS1230-J-01
2011/7
- 98 -
[AK8858]
[9.1.31.] Sub Address 0x24 “Macrovision Status Register (R Only)”
入力されたマクロビジョン信号のタイプを示します。
Sub Address: 0x24
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
Reserved
Reserved
Reserved
CSTYPE
CSDET
AGCDET
Macrovision Status Register Definition
Bit
Register Name
R/W
bit 0
AGCDET
AGC Process
Detect
R
bit 1
CSDET
Color Stripe
Detect
R
bit 2
CSTYPE
Color Stripe
Type
R
bit 3
~
bit 7
Reserved
Reserved
R
Definition
Macrovision AGC プロセスの検知
[0]: Macrovision AGC プロセスはありません。
[1]: Macrovision AGC プロセスを検知しました。
Macrovision Color Stripe プロセスの検知
[0]: Color Stripe プロセスはありません。
[1]: Color Stripe プロセスを検知しました。
Macrovision Color Stripe プロセスのタイプ
[0]: Color Stripe Type2
[1]: Color Stripe Type3
Reserved
MS1230-J-01
2011/7
- 99 -
[AK8858]
[9.1.32.] Sub Address 0x25 “Input Video Status Register (R Only)”
入力信号自動認識の結果を示すレジスタです。
Sub Address: 0x25
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
FIXED
UNDEF
ST_B/W
ST_VLF
ST_VCEN1
ST_VCEN0
ST_VSCF1
ST_VSCF0
Input Video Status Register Definition
Register
BIT
R/W
Name
Definition
入力ビデオ信号のサブキャリア周波数を示します。
[ ST_VSCF1 : ST_VSCF0 ] ( MHz )
Status of
bit 0 ST_VSCF0
[00]: 3.57954545 (NTSC-M,J)
Video
R
~
~
Sub-Carrier
[01]: 3.57561149 (PAL-M)
bit 1 ST_VSCF1
[10]: 3.58205625 (PAL-Nc)
Frequency
[11]: 4.43361875 (PAL-B,D,G,H,I,N,60,NTSC-4.43,SECAM)
入力信号のカラーエンコード方式を示します。
[ ST_VCEN1 : ST_VCEN0 ]
bit 2 ST_VCEN0 Status of
[00]: NTSC
Video
R
~
~
[01]: PAL
bit 3 ST_VCEN1 Color Encode
[10]: SECAM
[11]: コンポーネント信号設定(*3)
Status of
入力ビデオ信号のライン周波数を示します。
bit 4 ST_VLF
Video Line
R
[0]: 525 ライン(NTSC-M,J , NTSC-4.43 , PAL-M,60)
Frequency
[1]: 625 ライン(PAL-B,D,G,H,I,N,Nc , SECAM)
入力信号が白黒であるかの判断を示します。
Status of
R
bit 5 ST_BW
[0]: 白黒ではないと認識しています。
B/W Signal
[1]: 白黒信号であると認識しています。
入力信号の認識が行えていない状態を示します。
[0]: 判定中または、判定の結果、信号を認識・確定できた
bit 6 UNDEF
Un_define
R
ことを示します。
[1]: 判定の結果、信号を認識・確定できていません。
入力信号の判定状態を示します。
Input Video
[0]: 入力信号形式の判定中です。
R
bit 7 FIXED
Standard fixed
[1]: 入力信号形式を認識・確定できた為、判定を終了
しました。
(*3) Sub-Address 0x00[6:5]=[10](コンポーネントビデオ信号)入力設定時のみ、[11]となります。
MS1230-J-01
2011/7
- 100 -
[AK8858]
[9.1.33.] Sub Address 0x26 “Closed Caption 1 Register (R Only)”
Closed Caption データを格納するレジスタです。
Sub Address: 0x26
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CC7
CC6
CC5
CC4
CC3
CC2
CC1
CC0
[9.1.34.] Sub Address 0x27 “Closed Caption 2 Register (R Only)”
Closed Caption データを格納するレジスタです。
Sub Address: 0x27
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
Bit 1
bit 0
CC15
CC14
CC13
CC12
CC11
CC10
CC9
CC8
[9.1.35.] Sub Address 0x28 “WSS 1 Register (R Only)”
WSS データを格納するレジスタです。
Sub Address: 0x28
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
WSS2-7
WSS2-6
WSS2-5
WSS2-4
WSS1-3
WSS1-2
WSS1-1
WSS1-0
[9.1.36.] Sub Address 0x29 “WSS 2 Register (R Only)”
WSS データを格納するレジスタです。
Sub Address: 0x29
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
WSS4-13
WSS4-12
WSS4-11
WSS3-10
WSS3-9
WSS3-8
[9.1.37.] Sub Address 0x2A “Extended Data 1 Register (R Only)”
Closed Caption Extended データを格納するレジスタです。
Sub Address: 0x2A
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
EXT7
EXT6
EXT5
EXT4
EXT3
EXT2
EXT1
EXT0
[9.1.38.] Sub Address 0x2B “Extended Data 2 Register (R Only)”
Closed Caption Extended データを格納するレジスタです。
Sub Address: 0x2B
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
EXT15
EXT14
EXT13
EXT12
EXT11
EXT10
EXT9
EXT8
[9.1.39.] Sub Address 0x2C “VBID 1 Register (R Only)”
VBID データを格納するレジスタです。
Sub Address: 0x2C
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
Reserved
VBID1
VBID2
VBID3
VBID4
VBID5
VBID6
[9.1.40.] Sub Address 0x2D “VBID 2 Register (R Only)”
VBID データを格納するレジスタです。
Sub Address: 0x2D
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
VBID7
VBID8
VBID9
VBID10
VBID11
VBID12
VBID13
VBID14
MS1230-J-01
2011/7
- 101 -
[AK8858]
[9.1.41.] Sub Address 0x2E “Device and Revision ID Register (R Only)”
Device ID 及び Revision 情報を示します。
Device ID は、0x3A です。
Revision ID の初版は 0x00 です。
Revision はコントロールソフトウェアの変更を必要とするような場合にのみ変更されます。
bit 7
bit 6
REV1
REV0
Default Value
0
0
bit 5
DID5
bit 4
DID4
bit 3
DID3
bit 2
DID2
Sub Address: 0x2E
bit 1
bit 0
DID1
DID0
1
1
1
0
1
0
Device and Revision ID Register Definition
Bit
Register Name
bit 0
~
bit 5
bit 6
~
bit 7
DID0
~
DID5
REV0
~
REV1
R/W
Definition
Device ID
R
Device ID を示します。
Device ID は 0x3A です。
Revision ID
R
Revision 情報を示します。
初版は 0x00 です。
MS1230-J-01
2011/7
- 102 -
[AK8858]
[10.] システム接続例
PVDD2
Pull up
Micro Processor
2
(I C Controller)
SELA
SDA SCL RSTN PDN OE
NSIG
DATA[23:0]
Video IN
0.033uF
47Ω
DTCLK
AIN1~10
DVAL_FLD
30Ω
VD_FLD
HD
IREF
VRP
VCOM
VRN
TEST0
TEST1
ATIO
0.1uF 0.1uF 0.1uF
6.8kΩ
AK8858
PVDD1
PVDD1
0.1uF
XTI
22pF
10uF
DVSS
24.576MHz
PVDD 2
XTO
22pF
PVDD2
0.1uF
10uF
DVSS
DVDD
AVDD
DVDD
AVDD
0.1uF
0.1uF
10uF
10uF
DVSS
AVSS
Analog GND
MS1230-J-01
Digital GND
2011/7
- 103 -
[AK8858]
[11.] パッケージ図
80 ピン LQFP パッケージ
14.00 ± 0.20
12.00 ± 0.20
41
60
40
12.00 ± 0.20
80
1
0.50
20
0.20±0.10
0.08
M
0°~10°
1.85 MAX
1.25TYP
21
1.40 ± 0.20
14.00 ± 0.20
61
S
-0.10
0.10
+0.15
0.50 ±0.20
0.10
-0.05
0.125
+0.10
S
MS1230-J-01
2011/7
- 104 -
[AK8858]
[12.] マーキング図
AKM
AK8858VQ
XXXXXXX
AKM: AKM Logo
AK8858VQ: Marketing Code
XXXXXXX (7 digits): Date Code
MS1230-J-01
2011/7
- 105 -
[AK8858]
[13.] 改訂履歴
《MS1230-J-00 ⇒ MS1230-J-01》
【誤記訂正、P10】
○改訂前
74
IREF
A
O
アナログ回路基準電流設定ピンです。
6.8kΩ(≦1%精度)の抵抗を介して AVSS に接続してください。
IREF
A
O
アナログ回路基準電流設定ピンです。
6.8kΩ(+/−1%精度)の抵抗を介して AVSS に接続してください。
○改定後
74
【誤記訂正、P25, 73】
○改訂前
bit 7
bit 6
Reserved
Reserved
0
○改定後
bit 7
Reserved
0
0
0
bit 6
Reserved
bit 5
Reserved
0
0
【誤記訂正、P28】
○改訂前
bit 7
bit 6
VERTS
Reserved
0
○改定後
bit 7
VERTS
0
bit 5
Reserved
bit 5
Reserved
0
0
bit 6
CSCAN
bit 5
Reserved
0
0
bit 4
YPBPRCP
Default Value
0
bit 3
UDG1
bit 2
UDG0
bit 1
CLPG1
bit 0
CLPG0
0
0
0
0
bit 4
YPBPRCP
Default Value
0
bit 3
UDG1
bit 2
UDG0
bit 1
CLPG1
bit 0
CLPG0
0
0
0
1
bit 4
bit 3
Reserved
Reserved
Default Value
0
0
bit 2
CSCL
bit 1
CSSL
bit 0
Reserved
0
0
0
bit 4
bit 3
Reserved
CMPSEL
Default Value
0
0
bit 2
CSCL
bit 1
CSSL
bit 0
Reserved
0
0
0
【誤記訂正、P34】
○改訂前
各デジタル出力ピンを Low 出力固定にします。
Sub Address: 0x17 [4:0]
○改定後
各デジタル出力ピンを Low 出力固定にします。
Sub Address: 0x07 [4:0]
MS1230-J-01
2011/7
- 106 -
[AK8858]
【誤記訂正、P40】
○改訂前
また、コンポーネントビデオ信号入力時の同期信号の深さは、CSSL-bit*の設定によって決まります。
*Sub Address: 0x03 [1]
○改定後
また、コンポーネントビデオ信号入力時の同期信号の深さは、CSSL-bit*の設定によって決まります。
*Sub Address: 0x03 [2]
【誤記訂正、P44】
○改訂前
無信号判定時の出力を設定します。
Sub Address: 0x07 [3:2]
○改定後
無信号判定時の出力を設定します。
Sub Address: 0x0D [3:2]
【誤記訂正、P59, 91】
○改訂前
Name
Definition
YOUT = YIN + BR
BR0
~
BR7
YOUT: ブライトネス演算後の輝度信号
YIN: ブライトネス演算前の輝度信号
BR: ブライトネス係数(レジスタ設定値)
{-128 ~ 126}の範囲を 1step 毎に設定できます。なお、設定は 2 の補数です。
○改定後
Name
Definition
YOUT = YIN + BR
BR0
~
BR7
YOUT: ブライトネス演算後の輝度信号
YIN: ブライトネス演算前の輝度信号
BR: ブライトネス係数(レジスタ設定値)
{-128 ~ 127}の範囲を 1step 毎に設定できます。なお、設定は 2 の補数です。
MS1230-J-01
2011/7
- 107 -
[AK8858]
【仕様修正、P66】
○改定前
マクロビジョン信号カラーストライププロセスの影響をキャンセルするために、下記のレジスタを[1]に設
定してください。(初期設定値は[0]です)
カラーストライププロセスの影響をキャンセルします。
Name
Definition
CSCAN
[0]Æ[1]に設定を変更してご使用ください。
Sub Address: 0x03 [6]
○改訂後
マクロビジョン信号カラーストライププロセスの影響をキャンセルするために、
Sub-Address0x04[7:0]=[XXX00000]設定時(NTSC 信号入力設定時)のみ、下記のレジスタを[1]に設定して
ください。
Sub-Address0x04[7:0]=[XXX00000]設定以外(NTSC 信号以外の信号入力設定時)の場合には、[0]に設定し
てください。
(初期設定値は[0]です。X は Don’t care です。
)
カラーストライププロセスの影響をキャンセルします。
Sub Address: 0x03 [6]
Name
Definition
CSCAN
NTSC 信号入力設定時のみ、[0]Æ[1]に設定を変更してご使用ください。
【誤記訂正、P67, 100】
○改訂前
入力信号のカラーエンコード方式を示します。
[ST_VCEN1 : ST_VCEN0]
ST_VCEN0
[00]: NTSC
~
[01]: PAL
ST_VCEN1
[10]: SECAM
[11]: Reserved
○改定後
入力信号のカラーエンコード方式を示します。
[ST_VCEN1 : ST_VCEN0]
ST_VCEN0
[00]: NTSC
~
[01]: PAL
ST_VCEN1
[10]: SECAM
[11]: コンポーネント信号設定(*3)
(*3) Sub-Address 0x00[6:5]=[10](コンポーネントビデオ信号)入力設定時のみ、[11]となります。
MS1230-J-01
2011/7
- 108 -
[AK8858]
【仕様修正、P74】
○改定前
bit 6
CSCAN
Color stripe
cancel
R/W
出力映像に対するマクロビジョンカラーストライププロセスの
影響をキャンセルします。[1]に設定してください。
[0]: 影響あり
[1]: 影響なし
○改訂後
bit 6
CSCAN
Color stripe
cancel
R/W
出力映像に対するマクロビジョンカラーストライププロセスの
影響をキャンセルします。
[0]: Sub-Address0x04[7:0]=[XXX00000]以外の時
(NTSC 信号以外の信号入力設定時)
[1]: Sub-Address0x04[7:0]=[XXX00000]の時
(NTSC 信号入力設定時)
X: Don’t care
【誤記訂正、P80】
○改訂前
輝度データ(Y)と色データ(Cb, Cr)の位置調整を行います。
[ YCDELAY2 : YCDELAY0 ]
[001]: Y は Cb,Cr に対して 1Sample 早まってデコード。
[010]: Y は Cb,Cr に対して 2Sample 早まってデコード。
bit 0 YCDELAY0
[011]: Y は Cb,Cr に対して 3Sample 早まってデコード。
~
~
Deluxe PAL R/W
[000]: 通常位置からデコード。
bit 1 YCDELAY2
[101]: Y は Cb,Cr に対して 3Sample 遅れてデコード。
[110]: Y は Cb,Cr に対して 2Sample 遅れてデコード。
[111]: Y は Cb,Cr に対して 1Sample 遅れてデコード。
[100]: Reserved
○改定後
輝度データ(Y)と色データ(Cb, Cr)の位置調整を行います。
[ YCDELAY2 : YCDELAY0 ]
[001]: Y は Cb,Cr に対して 1Sample 早まってデコード。
[010]: Y は Cb,Cr に対して 2Sample 早まってデコード。
bit 0 YCDELAY0
[011]: Y は Cb,Cr に対して 3Sample 早まってデコード。
~
~
Deluxe PAL R/W
[000]: 通常位置からデコード。
bit 2 YCDELAY2
[101]: Y は Cb,Cr に対して 3Sample 遅れてデコード。
[110]: Y は Cb,Cr に対して 2Sample 遅れてデコード。
[111]: Y は Cb,Cr に対して 1Sample 遅れてデコード。
[100]: Reserved
MS1230-J-01
2011/7
- 109 -
[AK8858]
【誤記訂正、P94】
○改訂前
Register
Bit
Name
R/W
Definition
HUE(色相)調整を行うレジスタです。
bit 0
~
bit 7
HUE0
~
HUE 7
HUE
Control
○改定後
Register
Bit
Name
R/W
±45°の範囲を、
1/128 ステップ(約 0.35°ステップ)で設定できます。
なお、設定は 2 の補数です。
R/W
Definition
HUE(色相)調整を行うレジスタです。
bit 0
~
bit 7
HUE0
~
HUE 7
HUE
Control
R/W
±45°の範囲を、
1/256 ステップ(約 0.35°ステップ)で設定できます。
なお、設定は 2 の補数です。
MS1230-J-01
2011/7
- 110 -
[AK8858]
重要な注意事項
●本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更すること
があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社
営業担当、あるいは弊社特約店営業担当にご確認下さい。
●本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動
作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、
ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってくださ
い。本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因し
てお客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使
用に起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
●本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
●医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極め
て高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面によ
る同意をお取り下さい。
●この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の
責任を一切負うものではありませんのでご了承下さい。
●お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS1230-J-01
2011/7
- 111 -
Similar pages