AK4951EG

[AK4951]
AK4951
24bit Stereo CODEC with MIC/HP/SPK-AMP
1. 概 要
AK4951 はマイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵した低消費電力の 24bit ステレ
オ CODEC です。
サンプリング周波数は、8kHz から 48kHz まで対応し、Narrowband, Wideband, Super Wideband の音声信
号処理からオーディオ帯域の信号処理まで、幅広く対応します。
入力にはマイクアンプ、独自アルゴリズムの自動風切り音フィルタ及び高性能 Digital ALC(Automatic
Level Control) 回路を内蔵し、屋内/屋外を問わず高音質での録音が実現できます。さらに、出力には
負電源発生回路を内蔵し DC カットコンデンサが不要なキャップレスヘッドフォンアンプ及び 1W 出力
が可能なスピーカアンプを内蔵しており、録再機能付きのポータブル機器だけでなく、様々な機器用途
に最適です。
パ ッ ケ ー ジ は 小 型 の QFN(4 x 4mm, 0.4mm pitch; AK4951EN) と BGA(3.5 x 3.5mm, 0.5mm pitch;
AK4951EG)を採用、従来 2~3 チップで構成されたシステムと比較して実装面積を大幅に削減します。
アプリケーション:
 IP Camera
 Digital Camera
 IC Recorder
 Tablet
 Wireless Headphone
 Headset
2. 特
長
1. 録音側機能
 シングルエンド入力
(AK4951EN) 3 ステレオのセレクタ内蔵
(AK4951EG) 2 ステレオ+1 モノラルのセレクタ内蔵
 マイク用ゲインアンプ内蔵: +30dB ~ 0dB, 3dB Step
 マイクパワー内蔵: 出力電圧: 2.0V or 2.4V
Noise Level: -108dBV
 Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ 52.5dB, 0.375dB Step, Mute)
 ADC 特性: S/(N+D): 83dB, DR, S/N: 88dB (MIC-Amp=+18dB)
S/(N+D): 85dB, DR, S/N: 96dB (MIC-Amp=0dB)
 マイク感度補正機能内蔵
 自動風切り音フィルタ回路内蔵
 5 段のノッチフィルタ: 動作中ゲイン切替え対応
 ステレオ感強調回路
 Digital MIC Interface 内蔵
014008541-J-01
2015/09
-1-
[AK4951]
2. 再生側機能
 Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ 52.5dB, 0.375dB Step, Mute)
 Sidetone ミキシング & ボリューム内蔵 (0dB ~ 18dB, 6dB Step)
 ディジタルボリューム内蔵: +12dB ~ 89.5dB, 0.5dB Step, Mute
 キャップレスステレオヘッドフォンアンプ内蔵
- HP-AMP 特性: S/(N+D): [email protected], S/N: 97dB
- 定格出力: [email protected]
- 電源 ON/OFF 時クリックノイズフリー
 モノラルスピーカアンプ内蔵 (ステレオライン出力切り替え機能)
- SPK-AMP 特性: S/(N+D): [email protected], S/N: 99dB
- BTL 接続
- 定格出力:
(AK4951EN) [email protected] (SVDD=3.3V), [email protected] (SVDD=5V)
(AK4951EG) [email protected] (AVDD=3.3V)
 アナログミキシング: BEEP 入力
3. パワーマネジメント機能
4. マスタクロック
(1) PLL モード
 周波数: 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)
32fs or 64fs (BICK pin)
(2) 外部クロックモード
 周波数: 256fs, 384fs, 512fs or 1024fs (MCKI pin)
5. サンプリング周波数
 PLL Master Mode:
8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz
 PLL Slave Mode (BICK pin): 8kHz ~ 48kHz
 EXT Master/Slave Mode:
8kHz ~ 48kHz (256fs, 384fs, 512fs), 8kHz ~ 24kHz (1024fs)
6. マスタ/スレーブモード
7. オーディオインタフェースフォーマット: MSB First, 2’s complement
 ADC: 16/24bit 前詰め, 16/24bit I2S
 DAC: 16/24bit 前詰め, 16bit 後詰め, 24bit 後詰め, 16/24bit I2S
8. シリアル μP インタフェース:
(AK4951EN) I2C Bus (Ver 1.0, 400kHz Fast-Mode)
(AK4951EG) 3 線シリアル, I2C Bus (Ver 1.0, 400kHz Fast-Mode)
9. 動作温度範囲: Ta = 40  85C
10. 電源電圧
(AK4951EN)
 アナログ電源 (AVDD): 2.8 ~ 3.5V
 スピーカ電源 (SVDD): 1.8 ~ 5.5V
 ディジタル、ヘッドフォン電源 (DVDD): 1.6 ~ 1.98V
 ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V
(AK4951EG)
 アナログ&スピーカ電源 (AVDD): 2.8 ~ 3.5V
 ディジタル、ヘッドフォン電源 (DVDD): 1.6 ~ 1.98V
 ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V
11. パッケージ:
(AK4951EN)
 32-pin QFN (4 x 4mm, 0.4mm pitch)
(AK4951EG)
 32-pin BGA (3.5 x 3.5mm, 0.5mm pitch)
014008541-J-01
2015/09
-2-
[AK4951]
3. 目
次
概 要................................................................................................................................................................ 1
特 長................................................................................................................................................................ 1
目 次................................................................................................................................................................ 3
ブロック図........................................................................................................................................................ 5
ピン配置と機能説明........................................................................................................................................ 7
■ オーダリングガイド...................................................................................................................................... 7
■ ピン配置 ......................................................................................................................................................... 7
■ AK4954A との比較 ........................................................................................................................................ 9
■ ピン機能 ........................................................................................................................................................11
■ 使用しないピンの処理について................................................................................................................ 13
6. 絶対最大定格.................................................................................................................................................. 13
7. 推奨動作条件.................................................................................................................................................. 14
8. 電気的特性...................................................................................................................................................... 15
■ アナログ特性 ............................................................................................................................................... 15
■ モード別の消費電力.................................................................................................................................... 18
■ フィルタ特性 ............................................................................................................................................... 19
■ DC 特性 ......................................................................................................................................................... 20
■ スイッチング特性........................................................................................................................................ 21
■ タイミング波形 ........................................................................................................................................... 24
9. 機能説明.......................................................................................................................................................... 29
■ システムクロック........................................................................................................................................ 29
■ マスタモードとスレーブモードの切り替え ............................................................................................ 29
■ PLL モード ................................................................................................................................................... 30
■ PLL のアンロックについて ....................................................................................................................... 32
■ PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”) ................................................................................... 33
■ PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”) ..................................................................................... 33
■ EXT Slave Mode (PMPLL bit = “0”, M/S bit = “0”)..................................................................................... 34
■ EXT Master Mode (PMPLL bit = “0”, M/S bit = “1”) .................................................................................. 35
■ システムリセット........................................................................................................................................ 36
■ オーディオインタフェースフォーマット ................................................................................................ 38
■ ADC モノラル/ステレオ切り替え .......................................................................................................... 40
■ マイク/ライン入力セレクタ.................................................................................................................... 40
■ マイク用ゲインアンプ................................................................................................................................ 41
■ マイクパワー ............................................................................................................................................... 41
■ ディジタルマイク........................................................................................................................................ 42
■ ディジタルブロック.................................................................................................................................... 44
■ ディジタル HPF1 ......................................................................................................................................... 46
■ マイク感度補正機能.................................................................................................................................... 46
■ 自動風切音フィルタ.................................................................................................................................... 47
■ Digital Programmable Filter 回路 ................................................................................................................ 48
■ ALC 動作 ...................................................................................................................................................... 54
■ 入力ディジタルボリューム (マニュアルモード時) ............................................................................... 60
■ Sidetone 用ディジタルボリューム............................................................................................................. 61
■ DAC 入力信号切り替え .............................................................................................................................. 61
■ DAC モノラル/ステレオ切り替え .......................................................................................................... 61
■ 出力ディジタルボリューム........................................................................................................................ 61
■ ソフトミュート ........................................................................................................................................... 62
■ BEEP 入力..................................................................................................................................................... 63
■ チャージポンプ回路.................................................................................................................................... 65
1.
2.
3.
4.
5.
014008541-J-01
2015/09
-3-
[AK4951]
■ ヘッドフォンアンプ (HPL/HPR pins) ....................................................................................................... 65
■ スピーカアンプ (SPP/SPN pins, LOSEL bit = “0”) ................................................................................... 66
■ サーマルシャットダウン機能.................................................................................................................... 67
■ ステレオライン出力 (LOUT, ROUT pins, LOSEL bit = “1”) ................................................................... 68
■ レギュレータブロック................................................................................................................................ 70
■ シリアルコントロールインタフェース .................................................................................................... 71
■ レジスタマップ ........................................................................................................................................... 77
■ 詳細説明 ....................................................................................................................................................... 79
10.
外部接続回路例 .......................................................................................................................................... 93
11.
コントロールシーケンス .......................................................................................................................... 97
■ クロックの設定 ........................................................................................................................................... 97
■ マイク入力録音 (ステレオ) ..................................................................................................................... 100
■ ディジタルマイク入力 (ステレオ) ......................................................................................................... 101
■ ヘッドフォン出力...................................................................................................................................... 102
■ ヘッドフォンからの BEEP 信号出力 ...................................................................................................... 103
■ スピーカ出力 ............................................................................................................................................. 105
■ スピーカからの BEEP 信号出力 .............................................................................................................. 106
■ クロックの停止 ......................................................................................................................................... 107
■ パワーダウン ............................................................................................................................................. 108
12.
パッケージ ................................................................................................................................................ 109
■ AK4951EN 外形寸法図 ............................................................................................................................. 109
■ AK4951EN 材質・メッキ仕様 ................................................................................................................. 109
■ AK4951EN マーキング ............................................................................................................................. 109
■ AK4951EG 外形寸法図 ..............................................................................................................................110
■ AK4951EG 材質・メッキ仕様 ..................................................................................................................110
■ AK4951EG マーキング ..............................................................................................................................110
改訂履歴 ................................................................................................................................................................ 111
重要な注意事項 .................................................................................................................................................... 111
014008541-J-01
2015/09
-4-
[AK4951]
4. ブロック図
[AK4951EN]
VCOM
VSS1
MIC Power
Supply
AVDD
Analog Block
LDO
2.3V
TVDD
VSS2
PDN
Digital Core,
Headphone-Amp
MIC-Power,
Charge-pump
PMADL
SDA
Control
Register
SCL
LIN1
PMADL or PMADR
RIN1
External
MIC
DVDD
PMMP
MPWR2
MPWR1
Internal
MIC
AVDD
REGFIL
MIC-Amp
+30~0dB
LIN2
ADC
HPF
PMADR
PMPFIL
RIN2
Line Input
MIC Sensitivity
Correction
Auto HPF
LIN3
BICK
HPF2
LPF
SVDD
Stereo Emphasis
VSS3
Audio
I/F
SDTO
4-band EQ
PMBP
ALC
RIN3/ BEEP
LRCK
SDTI
1 Band EQ
BEEP
PFVOL
PMSL
PMDAC
SPP/LOUT
Mono
Speaker
SPN/ROUT
DAC
DVOL Mono/
SMUTE Stereo
PMPLL
PMHPL
HPL
PMOSC
PLL
MCKI
Oscillator
Cap-less
Headphone
PMHPR
HPR
PMHPL or PMHPR
Charge Pump
AVDD
VEE CN CP
Figure 1. ブロック図 (AK4951EN)
014008541-J-01
2015/09
-5-
[AK4951]
[AK4951EG]
VCOM
VSS1
MIC Power
Supply
MPWR1
AVDD
Analog Block
LDO
2.3V
TVDD
VSS2
PDN
Digital Core,
Headphone-Amp
MIC-Power,
Charge-pump,
Speaker-Amp
PMADL
CSN/SDA
Control
Register
LIN1
MIC-Amp
+30~0dB
LIN2
ADC
CCLK/SCL
CDTIO/CAD0
I2C
PMADL or PMADR
RIN1
External
MIC
DVDD
PMMP
MPWR2
Internal
MIC
AVDD
REGFIL
HPF
PMADR
PMPFIL
RIN2
MIC Sensitivity
Correction
Auto HPF
BICK
HPF2
LPF
Stereo Emphasis
VSS3
Audio
I/F
SDTO
4-band EQ
PMBP
ALC
RIN3/BEEP
LRCK
SDTI
1 Band EQ
BEEP
PFVOL
PMSL
PMDAC
SPP/LOUT
Mono
Speaker
SPN/ROUT
DAC
DVOL Mono/
SMUTE Stereo
PMPLL
PMHPL
HPL
PMOSC
PLL
MCKI
Oscillator
Cap-less
Headphone
PMHPR
HPR
PMHPL or PMHPR
Charge Pump
AVDD
VEE CN CP
Figure 2. ブロック図 (AK4951EG)
014008541-J-01
2015/09
-6-
[AK4951]
5. ピン配置と機能説明
■
■
オーダリングガイド
AK4951EN
AKD4951EN
40 ~ +85°C
32-pin QFN (0.4mm pitch)
AK4951EN 評価用ボード
AK4951EG
AKD4951EG
40 ~ +85°C
32-pin BGA (0.5mm pitch)
AK4951EG 評価用ボード
ピン配置
VEE
HPR
HPL
DVDD
SPP/LOUT
SPN/ROUT
SVDD
VSS3
24
23
22
21
20
19
18
17
[AK4951EN]
LRCK
VSS1
29
Top View
12
SDTO
VCOM
30
11
SDTI
REGFIL
31
10
SDA
RIN3/BEEP
32
9
SCL
8
13
PDN
AK4951EN
7
28
LIN1/DMDAT
AVDD
6
BICK
RIN1/DMCLK
14
5
27
MPWR1
CN
4
MCKI
MPWR2
15
3
26
LIN2
CP
2
TVDD
RIN2
16
1
25
LIN3
VSS2
Figure 3. ピン配置 (AK4951EN)
014008541-J-01
2015/09
-7-
[AK4951]
[AK4951EG]
6
5
4
AK4951EG
3
Top View
2
1
A
B
C
D
E
F
6
LIN2
RIN2
REGFIL
VSS1
AVDD
VSS2
5
MPWR2
MPWR1
RIN3
/BEEP
VCOM
CN
VEE
4
RIN1
/DMCLK
CP
HPR
3
PDN
LIN1
/DMDAT
CCLK
/SCL
DVDD
HPL
2
CSN
/SDA
SDTO
BICK
TVDD
SPP
SPN
1
SDTI
LRCK
MCKI
I2C
CDTIO
/CAD0
VSS3
A
B
C
D
E
F
Top View
Figure 4. ピン配置 (AK4951EG)
014008541-J-01
2015/09
-8-
[AK4951]
■ AK4954Aとの比較
1. 機能
機能
分解能
AVDD
SVDD
DVDD
TVDD
ADC DR, S/N
DAC(ヘッドフォン) S/N
入力レベル
出力レベル
(ヘッドフォン)
マイクパワー出力電圧
マイクパワー出力ノイズ
レベル
MIC-Amp Gain
マイク感度補正機能
自動風切り音フィルタ
出力ボリューム
3-band DRC
シリアル μP I/F
AK4954A
32bit
2.5V  3.5V
0.9V  5.5V
1.6V ~ 1.98V
1.6V or (DVDD-0.2)V  3.5V
97dB @MGAIN = +20dB
100dB @MGAIN = 0dB
100dB
typ. 0.8 x AVDD @MGAIN=0dB
AK4951
24bit
2.8V ~ 3.5V
1.8V  5.5V
←
←
88dB @MGAIN = +18dB
96dB @MGAIN = 0dB
97dB
typ. 2.07Vpp @MGAIN=0dB
typ. 0.485 x AVDD @DVOL=0dB
typ. 1.62Vpp @DVOL=0dB
typ. 2.3V (2 系統排他出力)
typ. 2.0V or 2.4V (2 系統排他出力)
-120dBV (A-weighted)
-108dBV (A-weighted)
+26dB/+20dB/+13dB/+6dB/0dB
なし
なし
+36dB  -52.5dB, 0.375dB Step
(Note 1)
& +6dB  -65.5dB, 0.5dB Step
あり
+30dB ~ 0dB, 3dB Step
あり
あり
+36dB  -52.5dB, 0.375dB Step
(Note 1)
& +12dB  -89.5dB, 0.5dB Step
なし
AK4951EN: I2C Bus
AK4951EG: 3 線シリアル, I2C Bus
I2C Bus
Power Consumption
(Stereo Recording) typ. 10.4mW (低消費電力モード)
(Headphone Playback) typ. 6.2mW (低消費電力モード)
Package
typ. 9.3mW
typ. 8.6mW
AK4951EN:
32-pin QFN
32-pin QFN
(4 x 4mm, 0.4mm pitch)
(4 x 4mm, 0.4mm pitch)
AK4951EG:
32-pin BGA
(3.5 x 3.5mm, 0.5mm pitch)
Note 1. ALC 及び ボリュームは 入出力共通です。録音と再生で同時に ALC または ボリュームを使用
することはできません。
2. ピン
Pin#
15
31
32
AK4954A
MCKI/OVF
MRF
RIN3
AK4951
MCKI
REGFIL
RIN3/BEEP
014008541-J-01
2015/09
-9-
[AK4951]
3. レジスタ
Addr
Register Name
00H
01H
02H
03H
04H
05H
07H
09H
0AH
0BH
0FH
11H
12H
15H
16H
17H
18H
19H
1AH
1BH
1DH
31H
Power Management 1
Power Management 2
Signal Select 1
Signal Select 2
Signal Select 3
Mode Control 1
Mode Control 3
Timer Select
ALC Timer Select
ALC Mode Control 1
ALC Volume
Rch MIC Gain Setting
BEEP Control
EQ Common Gain Select
EQ2 Common Gain Setting
EQ3 Common Gain Setting
EQ4 Common Gain Setting
EQ5 Common Gain Setting
Auto HPF Control
Digital Filter Select 1
Digital Filter Mode
Device Information
50H
~7FH
DRC 機能
D7
D6
PMPFIL PMVCM
PMOSC
0
SLPSN
MGAIN3
SPKG1
SPKG0
LVCM1
LVCM0
PLL3
PLL2
TSDSEL
THDET
ADRST1 ADRST0
IVTM1
IVTM
ALCEQN LMTH2
VOL7
VOL6
MGR7
MGR6
HPZ
BPVCM
BPCNT
0
EQ2G5
EQ2G4
EQ3G5
EQ3G4
EQ4G5
EQ4G4
EQ5G5
EQ5G4
0
0
0
0
PMDRC
0
REV3
REV2
D5
D4
D3
D2
D1
D0
PMBP
PMHPR
DACS
0
DACL
PLL1
SMUTE
FRATT
EQFC1
ALC
VOL5
MGR5
BEEPS
0
EQ2G3
EQ3G3
EQ4G3
EQ5G3
AHPF
0
PFVOL1
REV1
0
PMHPL
MPSEL
MICL
1
PLL0
DVOLC
FRN
EQFC0
RGAIN2
VOL4
MGR4
BEEPH
EQC5
EQ2G2
EQ3G2
EQ4G2
EQ5G2
SENC2
0
PFVOL0
REV0
LSV
M/S
PMMP
INL1
PTS1
BCKO
0
OVTM1
WTM1
RGAIN1
VOL3
MGR3
BPLVL3
EQC4
EQ2G1
EQ3G1
EQ4G1
EQ5G1
SENC1
SDAD
PFDAC1
DVN3
PMDAC
PMPLL
MGAIN2
INL0
PTS0
CKOFF
IVOLC
OVTM0
WTM0
RGAIN0
VOL2
MGR2
BPLVL2
EQC3
EQ2G0
EQ3G0
EQ4G0
EQ5G0
SENC0
HPFC1
PFDAC0
DVN2
PMADR
PMSL
MGAIN1
INR1
MONO1
DIF1
LPMIC
MOFF
RFST1
LMTH1
VOL1
MGR1
BPLVL1
EQC2
EQ2T1
EQ3T1
EQ4T1
EQ5T1
STG1
HPFC0
ADCPF
DVN1
PMADL
LOSEL
MGAIN0
INR0
MONO0
DIF0
LPDA
DVTM
RFST0
LMTH0
VOL0
MGR0
BPLVL0
BPLVL0
EQ2T0
EQ3T0
EQ4T0
EQ5T0
STG0
HPFAD
PFSDO
DVN0
AK4951 で追加された bit
AK4951 で削除された bit
AK4951 で変更された bit
014008541-J-01
2015/09
- 10 -
[AK4951]
■
ピン機能
[AK4951EN]
No. Pin Name
1
LIN3
2
RIN2
3
LIN2
4
MPWR2
5
MPWR1
RIN1
6
DMCLK
LIN1
7
DMDAT
I/O
I
I
I
O
O
I
O
I
I
Function
Lch Analog Input 3 pin
Rch Analog Input 2 Pin
Lch Analog Input 2 pin
MIC Power Supply 2 Pin
MIC Power Supply 1 Pin
Rch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Clock pin
(DMIC bit = “1”)
Lch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Data Input Pin
(DMIC bit = “1”)
Reset & Power-down Pin
8
PDN
I
“L”: Reset & Power-down, “H”: Normal Operation
9
SCL
I
Control Data Clock Pin
10 SDA
I/O Control Data Input/Output Pin
11 SDTI
I
Audio Serial Data Input Pin
12 SDTO
O Audio Serial Data Output Pin
13 LRCK
I/O Input/Output Channel Clock Pin
14 BICK
I/O Audio Serial Data Clock Pin
15 MCKI
I
External Master Clock Input Pin
16 TVDD
Digital I/O Power Supply Pin, 1.6 or (DVDD-0.2) ~ 3.5V
17 VSS3
Ground 3 Pin
18 SVDD
Speaker-Amp Power Supply Pin, 1.8 ~ 5.5V
SPN
O Speaker-Amp Negative Output Pin
(LOSEL bit = “0”: default)
19
ROUT
O Rch Stereo Line Output Pin
(LOSEL bit = “1”)
SPP
O Speaker-Amp Positive Output Pin
(LOSEL bit = “0”: default)
20
LOUT
O Lch Stereo Line Output Pin
(LOSEL bit = “1”)
21 DVDD
Digital Power Supply Pin, 1.6 ~ 1.98V
22 HPL
O Lch Headphone-Amp Output Pin
23 HPR
O Rch Headphone-Amp Output Pin
Charge-Pump Circuit Negative Voltage Output Pin
24 VEE
O
This pin must be connected to VSS2 with 2.2μF±20% capacitor in series.
25 VSS2
Ground 2 Pin
Positive Charge-Pump Capacitor Terminal Pin
26 CP
O
This pin must be connected to CN pin with 2.2μF±20% capacitor in series.
Negative Charge-Pump Capacitor Terminal Pin
27 CN
I
This pin must be connected to CP pin with 2.2μF±20% capacitor in series.
28 AVDD
Analog Power Supply Pin, 2.8 ~ 3.5V
29 VSS1
Ground 1 Pin
Common Voltage Output Pin
Bias voltage of ADC inputs and DAC outputs.
30 VCOM
O
This pin must be connected to VSS1 with 2.2F±20% capacitor in series.
LDO Voltage Output pin for Analog Block (typ 2.3V)
31 REGFIL
O
This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.
RIN3
I
Rch Analog Input 3 Pin
(PMBP bit = “0”: default)
32
BEEP
I
Beep Signal Input Pin
(PMBP bit = “1”)
Note 2. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, LIN3, RIN3/BEEP pins)以外のすべての入力ピンはフ
ローティングにしてはいけません。
014008541-J-01
2015/09
- 11 -
[AK4951]
[AK4951EG]
No. Pin Name
B6 RIN2
A6 LIN2
B5 MPWR1
A5 MPWR2
RIN1
A4
DMCLK
LIN1
B4
DMDAT
I/O
I
I
O
O
I
O
I
I
Function
Rch Analog Input 2 Pin
Lch Analog Input 2 pin
MIC Power Supply 1 Pin
MIC Power Supply 2 Pin
Rch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Clock pin
(DMIC bit = “1”)
Lch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Data Input Pin
(DMIC bit = “1”)
Reset & Power-down Pin
A3 PDN
I
“L”: Reset & Power-down, “H”: Normal Operation
Control Mode Select Pin
D1 I2C
I
“L”: 3-wire Serial, “H”: I2C Bus
CCLK
I
Control Data Clock Pin
(I2C pin = “L”)
B3
SCL
I
Control Data Clock Pin
(I2C pin = “H”)
CDTIO
I/O Control Data Input/Output Pin
(I2C pin = “L”)
E1
CAD0
I
Chip Address Select Pin
(I2C pin = “H”)
CSN
I
Chip Select Pin
(I2C pin = “L”)
A2
SDA
I/O Control Data Input/Output Pin
(I2C pin = “H”)
A1 SDTI
I
Audio Serial Data Input Pin
B2 SDTO
O Audio Serial Data Output Pin
B1 LRCK
I/O Input/Output Channel Clock Pin
C2 BICK
I/O Audio Serial Data Clock Pin
C1 MCKI
I
External Master Clock Input Pin
D2 TVDD
Digital I/O Power Supply Pin, 1.6 or (DVDD-0.2) ~ 3.5V
F1 VSS3
Ground 3 Pin
SPN
O Speaker-Amp Negative Output Pin
(LOSEL bit = “0”: default)
F2
ROUT
O Rch Stereo Line Output Pin
(LOSEL bit = “1”)
SPP
O Speaker-Amp Positive Output Pin
(LOSEL bit = “0”: default)
E2
LOUT
O Lch Stereo Line Output Pin
(LOSEL bit = “1”)
E3 DVDD
Digital Power Supply Pin, 1.6 ~ 1.98V
F3 HPL
O Lch Headphone-Amp Output Pin
F4 HPR
O Rch Headphone-Amp Output Pin
Charge-Pump Circuit Negative Voltage Output Pin
F5 VEE
O
This pin must be connected to VSS2 with 2.2μF±20% capacitor in series.
F6 VSS2
Ground 2 Pin
Positive Charge-Pump Capacitor Terminal Pin
E4 CP
O
This pin must be connected to CN pin with 2.2μF±20% capacitor in series.
Negative Charge-Pump Capacitor Terminal Pin
E5 CN
I
This pin must be connected to CP pin with 2.2μF±20% capacitor in series.
E6 AVDD
Analog & Speaker-Amp Power Supply Pin, 2.8 ~ 3.5V
D6 VSS1
Ground 1 Pin
Common Voltage Output Pin
D5 VCOM
O
Bias voltage of ADC inputs and DAC outputs.
This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.
LDO Voltage Output pin for Analog Block (typ 2.3V)
C6 REGFIL
O
This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.
RIN3
I
Rch Analog Input 3 Pin
(PMBP bit = “0”: default)
C5
BEEP
I
Beep Signal Input Pin
(PMBP bit = “1”)
Note 3. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, RIN3/BEEP)以外のすべての入力ピンはフローティ
ングにしてはいけません。
014008541-J-01
2015/09
- 12 -
[AK4951]
■
使用しないピンの処理について
使用しないピンは下記の設定を行い、適切に処理してください。
Classification Pin Name
MPWR, SPN, SPP, HPL, HPR, CP, CN, VEE,
Analog
LIN1/DMDAT, RIN1/DMCLK, LIN2, RIN2,
LIN3, RIN3/BEEP
MCKI, SDTI
Digital
SDTO
Setting
オープン
VSS2 に接続
オープン
6. 絶対最大定格
(VSS1=VSS2=VSS3=0V; Note 4)
Parameter
Symbol
min
max
Unit
Power Supplies:
Analog
AVDD
6.0
V
0.3
Digital
DVDD
2.5
V
0.3
Digital I/O
TVDD
6.0
V
0.3
Speaker-Amp
SVDD
6.0
V
0.3
Input Current, Any Pin Except Supplies
IIN
mA
10
Analog Input Voltage (Note 5)
VINA
AVDD+0.3
V
0.3
Digital Input Voltage (Note 6)
VIND
TVDD+0.3
V
0.3
Operating Temperature (powered applied)
Ta
85
40
C
Storage Temperature
Tstg
150
65
C
AK4951EN
Pd
840
mW
Maximum Power Dissipation
(Note 7)
AK4951EG
Pd
340
mW
Note 4. 電源はすべてグランドピンに対する値です。VSS1, VSS2, VSS3 は同じアナロググランドに接続
してください。
Note 5. LIN1, RIN1, LIN2, RIN2, LIN3 and RIN3/BEEP pins
Note 6. PDN, CCLK/SCL, CSN/SDA, CDTIO/CAD0, SDTI, LRCK, BICK and MCKI pins
SDA, SCL のプルアップ抵抗の接続先は、TVDD 以上かつ 6V 以下にしてください。
Note 7. この電力値は AK4951 の内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は
含みません。AK4951 のジャンクション温度の最大許容値は 125C で、JESD51-9 (2p2s)における
θja (Junction to Ambient) は、AK4951EN:42C/W, AK4951EG: 80C/W です。AK4951EN は Pd =
840mW のとき θja = 42C/W より、AK4951EG は Pd =340mW のとき θja = 80C/W より、ジャンク
ション温度は 125C を超えることはありませんので、AK4951 の内部損失によってデバイスが破
壊されることはありません。AK4951EN は θja ≤ 42C/W となる条件で、
AK4951EG は θja ≤ 80C/W
となる条件で、ボードを使用することを推奨します。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの
値を超えた場合、その後の通常の動作は保証されません。
014008541-J-01
2015/09
- 13 -
[AK4951]
7. 推奨動作条件
[AK4951EN]
(VSS1=VSS2=VSS3 =0V; Note 4)
Parameter
Power Supplies
Analog
(Note 8) Digital
Digital I/O (Note 9)
Symbol
AVDD
DVDD
TVDD
min
2.8
1.6
1.6 or
(DVDD-0.2)
1.8
typ
3.3
1.8
max
3.5
1.98
Unit
V
V
1.8
3.5
V
Speaker-Amp
SVDD
3.3
5.5
V
Note 4. 電源はすべてグランドピンに対する値です。
Note 8. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち
上げ時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全
ての電源が立ち上がった後、 PDN pin = “H”にしてください。
Note 9. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。
*AK4951EN では、SVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, TVDD の電源を ON/OFF するこ
とができます。また、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF する
ことができます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”
にしてください。
[AK4951EG]
(VSS1=VSS2=VSS3 =0V; Note 4)
Parameter
Power Supplies
Analog & Speaker
(Note 10) Digital
Digital I/O (Note 11)
Symbol
AVDD
DVDD
TVDD
min
2.8
1.6
1.6 or
(DVDD-0.2)
typ
3.3
1.8
max
3.5
1.98
Unit
V
V
1.8
3.5
V
Note 4. 電源はすべてグランドピンに対する値です。
Note 10. AVDD, DVDD, TVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ時
に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電
源が立ち上がった後、 PDN pin = “H”にしてください。
Note 11. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。
*AK4951EG では、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD の電源を ON/OFF することがで
きます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にして
ください。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意ください。
014008541-J-01
2015/09
- 14 -
[AK4951]
8. 電気的特性
■
アナログ特性
(Ta=25C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz, BICK=64fs;
Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz  20kHz; unless otherwise specified)
Parameter
min
typ
max
Unit
MIC Amplifier: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Input Resistance
20
30
40
k
Gain
Gain Setting
0
+30
dB
Step Width
3
dB
MIC Power Supply: MPWR1, MPWR2 pins
MICL bit = “0”
2.2
2.4
2.6
V
Output Voltage
MICL bit = “1”
1.8
2.0
2.2
V
Output Noise Level (A-weighted)
-108
dBV
Load Resistance
1.0
k
Load Capacitance
30
pF
PSRR (f = 1kHz) (Note 12)
100
dB
ADC Analog Input Characteristics: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins → ADC (Programmable
Filter = OFF) → SDTO
Resolution
24
Bits
(Note 14)
0.261
Vpp
Input Voltage (Note 13)
(Note 15)
1.86
2.07
2.28
Vpp
(Note 14)
73
83
dBFS
S/(N+D) (-1dBFS)
(Note 15: AK4951EN)
85
dBFS
(Note 15: AK4951EG)
84
dBFS
(Note 14)
78
88
dB
D-Range (60dBFS, A-weighted)
(Note 15)
96
dB
(Note 14)
78
88
dB
S/N (A-weighted)
(Note 15)
96
dB
(Note 14)
75
100
dB
Interchannel Isolation
(Note 15)
110
dB
(Note 14)
0
0.5
dB
Interchannel Gain Mismatch
(Note 15)
0
0.5
dB
PSRR (f = 1kHz) (Note 12)
80
dB
Note 12. AVDD に、500mVpp の正弦波を重畳した場合
Note 13. Vin = 0.9 x 2.3Vpp (typ) @MGAIN3-0 bits = “0000” (0dB)
Note 14. MGAIN3-0 bits = “0110” (+18dB)
Note 15. MGAIN3-0 bits = “0000” (0dB)
014008541-J-01
2015/09
- 15 -
[AK4951]
Parameter
min
typ
max
DAC Characteristics:
Resolution
24
Headphone-Amp Characteristics: DAC → HPL, HPR pins, ALC=OFF, IVOL=DVOL= 0dB, RL=16
Output Voltage (0dBFS)
1.44
1.60
1.76
RL=16Ω
50
75
S/(N+D)
RL=10kΩ
80
S/N (A-weighted)
87
97
Interchannel Isolation
65
80
Interchannel Gain Mismatch
0
0.8
Output Offset Voltage
-1
0
+1
Load Resistance
16
Load Capacitance
300
AVDD
74
PSRR (f = 1kHz) (Note 16)
DVDD
90
Speaker-Amp Characteristics: DAC → SPP/SPN pins, ALC=OFF, IVOL=DVOL= 0dB, RL=8, BTL
Output Voltage
3.18
SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)
3.20
4.00
4.80
SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)
1.79
SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)
SPKG1-0 bits = “11”, 0.5dBFS (Po=1000mW)
2.83
(AK4951EN: SVDD=5V)
S/(N+D)
80
SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)
40
75
SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)
20
SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)
SPKG1-0 bits = “11”, 0.5dBFS (Po=1000mW)
20
(AK4951EN: SVDD=5V)
S/N (A-weighted)
SPKG1-0 bits = “01”
80
99
Output Offset Voltage
SPKG1-0 bits = “01”
-30
0
+30
Load Resistance
8
Load Capacitance
100
AVDD
80
PSRR (f = 1kHz) (Note 17)
SVDD
60
Stereo Line Output Characteristics: DAC → LOUT, ROUT pins, ALC=OFF, IVOL=DVOL= 0dB,
RL=10k, LVCM1-0 bits = “01”
LVCM0 bit = “0”
2.26
(0dBFS) SVDD=2.8V
LVCM0 bit = “1”
1.0
Output Voltage
LVCM0 bit = “0”
1.44
1.6
1.76
(-3dBFS) SVDD=2.8V
LVCM0 bit = “1”
1.82
2.0
2.22
LVCM0 bit = “0”
80
(0dBFS) SVDD=2.8V
S/(N+D)
LVCM0 bit = “1”
80
(-3dBFS)
75
85
S/N (A-weighted)
82
94
Interchannel Isolation
100
Interchannel Gain Mismatch
0
0.8
Load Resistance
10
Load Capacitance
30
Note 16. 500mVpp の正弦波を重畳した場合
Note 17. AVDD または SVDD に、500mVpp の正弦波を重畳した場合
014008541-J-01
Unit
Bit
Vpp
dB
dB
dB
dB
dB
mV

pF
dB
dB
Vpp
Vpp
Vrms
Vrms
dB
dB
dB
dB
dB
mV

pF
dB
dB
Vpp
Vrms
Vpp
Vpp
dB
dB
dB
dB
dB
dB
k
pF
2015/09
- 16 -
[AK4951]
Parameter
min
typ
max
Unit
Mono Input: BEEP pin (PMBP bit =“1”, BPVCM bit = “0”, BPLVL3-0 bits = “0000”)
Input Resistance
46
66
86
k
Maximum Input Voltage (Note 18)
1.54
Vpp
Gain
BEEP pin → HPL, HPR pins
0
+1
dB
1
BEEP pin → SPP/SPN pins (Note 19)
SPKG1-0 bits = “00”
+4.4
+6.4
+8.4
dB
SPKG1-0 bits = “01”
+8.4
dB
SPKG1-0 bits = “10”
+11.1
dB
SPKG1-0 bits = “11”
+14.9
dB
BEEP pin → LOUT, ROUT pins
LVCM1-0 bits = “00”
-1
0
+1
dB
LVCM1-0 bits = “01”
+2
dB
LVCM1-0 bits = “10”
+2
dB
LVCM1-0 bits = “11”
+4
dB
Power Supplies:
Power Up (PDN pin = “H”)
MIC + ADC + DAC + Headphone out
AVDD+DVDD+TVDD (Note 20)
6.5
9.8
mA
AVDD+DVDD+TVDD (Note 21)
5.7
mA
SVDD (No Load)
36
54
A
MIC + ADC + DAC + Speaker out
AK4951EN
5.6
8.4
mA
AVDD+DVDD+TVDD (Note 22)
AK4951EG
7.4
11.3
mA
AK4951EN
4.7
mA
AVDD+DVDD+TVDD (Note 23)
AK4951EG
6.5
mA
SVDD (No Load)
AK4951EN
1.8
2.7
mA
Power Down (PDN pin = “L”) (Note 24)
AVDD+DVDD+TVDD+SVDD
0
10
A
SVDD (Note 25)
0
10
A
Note 18. BPVCM bit = “1”の時は、max AVDD Vpp です。ただし、BEEP-Amp(BPLVL3-0 bits で設定)通過
後の振幅が 0.5Vpp 以上の場合、クリップする可能性があります。
Note 19. 無負荷時の理想ゲインです。
Note 20. When PLL Master Mode (MCKI=12MHz), and PMADL=PMADR=PMDAC=PMPFIL=PMHPL=
PMHPR= PMVCM=PMPLL =PMBP=PMMP=M/S bits = “1”. In this case, the MPWR1 (MPWR2) pin
outputs 0mA. AVDD= 4.4mA (typ), DVDD= 2.0mA (typ), TVDD= 0.08mA (typ).
Note 21. When EXT Slave Mode (PMPLL=M/S bits =“0”), PMADL=PMADR=PMDAC=PMHPL=PMHPR=
PMVCM=PMBP=PMMP bits = “1”, and PMPFIL bit = “0”. In this case, the MPWR1 (MPWR2) pin
outputs 0mA. AVDD= 4.2mA (typ), DVDD= 1.5mA (typ), TVDD= 0.02mA (typ).
Note 22. When PLL Master Mode (MCKI=12MHz), and PMADL=PMADR=PMDAC=PMPFIL=PMSL=
PMVCM=PMPLL=PMBP=PMMP=SLPSN=DACS=M/S bits = “1”. In this case, the MPWR1
(MPWR2) pin outputs 0mA. AVDD= 3.8mA (AK4951EN: typ), 5.6mA (AK4951EG: typ), DVDD=
1.7mA (typ), TVDD= 0.08mA (typ).
Note 23. When EXT Slave Mode (PMPLL=M/S bits =“0”), PMADL=PMADR=PMDAC=PMSL=PMVCM=
PMBP=PMMP=SLPSN=DACS bits = “1”, and PMPFIL bit = “0”. In this case, the MPWR1 (MPWR2)
pin outputs 0mA. AVDD= 3.5mA (AK4951EN: typ), 5.3mA (AK4951EG: typ), DVDD= 1.2mA (typ),
TVDD= 0.02mA (typ).
Note 24. All digital input pins are fixed to TVDD or VSS2.
Note 25. When AVDD, DVDD and TVDD are powered OFF.
014008541-J-01
2015/09
- 17 -
[AK4951]
■
モード別の消費電力
PMVCM
PMSL
PMDAC
PMADL
PMADR
PMHPL
PMHPR
PMPFIL
LOSEL
[AK4951EN]
Conditions: Ta=25C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz,
Programmable Filter=OFF, External Slave Mode, BICK=64fs; LIN1/RIN1 input = No signal;
SDTI input = No data; Headphone & Speaker outputs = No load.
Power Management Bit
Total
AVDD DVDD TVDD SVDD
Mode
Power
[mA]
[mA]
[mA]
[mA]
[mW]
All Power-down
0 0 0 0 0 0 0 0 0
0
0
0
0
LIN1/RIN1 → ADC
1 0 0 1 1 0 0 0 0
2.40
0.75
0.02
0
LIN1 (Mono) → ADC
1 0 0 1 0 0 0 0 0
1.62
0.75
0.02
0
DAC → HP
1 0 1 0 0 1 1 0 0
2.15
0.80
0.02
0
DAC → SPK
1 1 1 0 0 0 0 0 0
1.50
0.50
0.02
1.80
DAC → Line out
1 1 1 0 0 0 0 0 1
1.68
0.50
0.02
0.34
LIN1/RIN1 → ADC
1 0 1 1 1 1 1 0 0
3.75
1.55
0.02
0
& DAC → HP
LIN1/RIN1 → ADC
1 1 1 1 1 0 0 0 0
3.10
1.25
0.02
1.80
& DAC → SPK
LIN1/RIN1 → ADC
1 1 1 1 1 0 0 0 1
3.30
1.25
0.02
0.34
& DAC → Line out
Table 1. Power Consumption on Each Operation Mode (AK4951EN: typ)
0
9.3
6.7
8.6
11.8
7.6
15.2
18.5
14.3
PMVCM
PMSL
PMDAC
PMADL
PMADR
PMHPL
PMHPR
PMPFIL
LOSEL
[AK4951EG]
Conditions: Ta=25C; AVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz,
Programmable Filter=OFF, External Slave Mode, BICK=64fs; LIN1/RIN1 input = No signal;
SDTI input = No data; Headphone & Speaker outputs = No load.
Power Management Bit
Total
AVDD
DVDD
TVDD
Mode
Power
[mA]
[mA]
[mA]
[mW]
All Power-down
0 0 0 0 0 0 0 0 0
0
0
0
LIN1/RIN1 → ADC
1 0 0 1 1 0 0 0 0
2.40
0.75
0.02
LIN1 (Mono) → ADC
1 0 0 1 0 0 0 0 0
1.62
0.75
0.02
DAC → HP
1 0 1 0 0 1 1 0 0
2.15
0.80
0.02
DAC → SPK
1 1 1 0 0 0 0 0 0
3.30
0.50
0.02
DAC → Line out
1 1 1 0 0 0 0 0 1
2.02
0.50
0.02
LIN1/RIN1 → ADC
1 0 1 1 1 1 1 0 0
3.75
1.55
0.02
& DAC → HP
LIN1/RIN1 → ADC
1 1 1 1 1 0 0 0 0
4.90
1.25
0.02
& DAC → SPK
LIN1/RIN1 → ADC
1 1 1 1 1 0 0 0 1
3.64
1.25
0.02
& DAC → Line out
Table 2. Power Consumption on Each Operation Mode (AK4951EG: typ)
014008541-J-01
0
9.3
6.7
8.6
11.8
7.6
15.2
18.5
14.3
2015/09
- 18 -
[AK4951]
■
フィルタ特性
(Ta=25C; fs=48kHz; AVDD=2.83.5V, SVDD=1.85.5V, DVDD=1.6~1.98V, TVDD=1.6 or (DVDD-0.2)3.5V)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 26)
PB
0
18.8
kHz
0.16dB
21.1
kHz
0.66dB
21.7
kHz
1.1dB
24.1
kHz
6.9dB
Stopband (Note 26)
SB
28.4
kHz
Passband Ripple
PR
dB
0.16
Stopband Attenuation
SA
73
dB
Group Delay (Note 27)
GD
17
1/fs
Group Delay Distortion
0
GD
s
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
FR
3.7
Hz
3.0dB
(Note 26)
10.9
Hz
0.5dB
23.9
Hz
0.1dB
DAC Digital Filter (LPF):
Passband (Note 26)
PB
0
21.8
kHz
0.05dB
24
kHz
6.0dB
Stopband (Note 26)
SB
27.0
kHz
Passband Ripple
PR
dB
0.05
Stopband Attenuation
SA
70
dB
Group Delay (Note 27)
GD
29
1/fs
DAC Digital Filter (LPF) + SCF:
FR
dB
Frequency Response: 0  20.0kHz
1.0
Note 26. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
Note 27. ディジタルフィルタによる遅延演算で、ADC 部はアナログ信号が入力されてから両チャネルの
24 ビットデータが出力レジスタにセットされるまでの時間です。DAC 部は 24 ビットデータが
入力レジスタにセットされてからアナログ信号が出力されるまでの時間です。プログラマブル
フィルタ (マイク感度補正 + 自動風切り音フィルタ + 1 次 HPF + 1 次 LPF + ステレオ感強調 +
4 band Equalizer + ALC + 1 band Equalizer) を通過するパスを選択した場合の Group Delay は IIR
フィルタによる位相変化が無い場合で上記記載の値に対して、録音モードのとき 4fs, 再生モー
ドのとき 4fs 増加します。
014008541-J-01
2015/09
- 19 -
[AK4951]
■ DC特性
(Ta=25C; fs=48kHz; AVDD=2.83.5V, SVDD=1.8~5.5V, DVDD=1.6~1.98V, TVDD=1.6 or (DVDD-0.2)3.5V)
Parameter
Symbol
min
typ
max
Unit
Audio Interface & Serial µP Interface
(CDTIO/CAD0, CSN/SDA, CCLK/CSL, I2C, PDN, BICK, LRCK, SDTI, MCKI pins )
High-Level Input Voltage
(TVDD ≥ 2.2V)
VIH
70%TVDD
V
(TVDD < 2.2V)
80%TVDD
V
Low-Level Input Voltage
(TVDD ≥ 2.2V)
VIL
30%TVDD
V
(TVDD < 2.2V)
20%TVDD
V
Input Leakage Current
Iin1
10
A
Audio Interface & Serial µP Interface (CDTIO, SDA, BICK, LRCK, SDTO pins Output)
High-Level Output Voltage
(Iout = 80A)
VOH
TVDD0.2
V
Low-Level Output Voltage
(Except SDA pin : Iout = 80A)
VOL1
0.2
V
(SDA pin, 2.0V  TVDD  3.5V: Iout = 3mA)
VOL2
0.4
V
(SDA pin, 1.6V  TVDD < 2.0V: Iout = 3mA)
VOL2
20%TVDD
V
Digital MIC Interface (DMDAT pin Input; DMIC bit = “1”)
High-Level Input Voltage
VIH2
65%AVDD
V
Low-Level Input Voltage
VIL2
35%AVDD
V
Input Leakage Current
Iin2
10
A
Digital MIC Interface (DMCLK pin Output; DMIC bit = “1”)
High-Level Output Voltage
(Iout=80A)
VOH3
AVDD-0.4
V
Low-Level Output Voltage
(Iout= 80A)
VOL3
0.4
V
014008541-J-01
2015/09
- 20 -
[AK4951]
■
スイッチング特性
(Ta=25C; fs=48kHz; CL=20pF; AVDD=2.83.5V, SVDD=1.8~5.5V, DVDD=1.6~1.98V, TVDD=1.6 or
(DVDD-0.2)3.5V)
Parameter
Symbol
min
typ
max
PLL Master Mode (PLL Reference Clock = MCKI pin)
MCKI Input Timing
Frequency
PLL3-0 bits = “0100”
fCLK
11.2896
PLL3-0 bits = “0101”
fCLK
12.288
PLL3-0 bits = “0110”
fCLK
12
PLL3-0 bits = “0111”
fCLK
24
PLL3-0 bits = “1100”
fCLK
13.5
PLL3-0 bits = “1101”
fCLK
27
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
LRCK Output Timing
Frequency
fs
Table 8
Duty Cycle
Duty
50
BICK Output Timing
Frequency
BCKO bit = “0”
fBCK
32fs
BCKO bit = “1”
fBCK
64fs
Duty Cycle
dBCK
50
PLL Slave Mode (PLL Reference Clock = BICK pin)
LRCK Input Timing
Frequency
PLL3-0 bits = “0010”
fs
fBCK/32
PLL3-0 bits = “0011”
fs
fBCK/64
Duty
Duty
45
55
BICK Input Timing
Frequency
PLL3-0 bits = “0010”
fBCK
0.256
1.536
PLL3-0 bits = “0011”
fBCK
0.512
3.072
Pulse Width Low
tBCKL
0.4/fBCK
Pulse Width High
tBCKH
0.4/fBCK
External Slave Mode
MCKI Input Timing
Frequency
CM1-0 bits = “00”
fCLK
256fs
CM1-0 bits = “01”
fCLK
384fs
CM1-0 bits = “10”
fCLK
512fs
CM1-0 bits = “11”
fCLK
1024fs
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
LRCK Input Timing
Frequency
CM1-0 bits = “00”
fs
8
48
CM1-0 bits = “01”
fs
8
48
CM1-0 bits = “10”
fs
8
48
CM1-0 bits = “11”
fs
8
24
Duty
Duty
45
55
BICK Input Timing
Frequency
fBCK
32fs
64fs
Pulse Width Low
tBCKL
130
Pulse Width High
tBCKH
130
-
014008541-J-01
Unit
MHz
MHz
MHz
MHz
MHz
MHz
s
s
Hz
%
Hz
Hz
%
Hz
Hz
%
MHz
MHz
s
s
Hz
Hz
Hz
Hz
s
s
kHz
kHz
kHz
kHz
%
Hz
ns
ns
2015/09
- 21 -
[AK4951]
Parameter
Symbol
min
typ
max
External Master Mode
MCKI Input Timing
Frequency
256fs
fCLK
2.048
12.288
384fs
fCLK
3.072
18.432
512fs
fCLK
4.096
24.576
1024fs
fCLK
8.192
24.576
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
LRCK Output Timing
Frequency
fs
fCLK/256
CM1-0 bits = “00”
fs
fCLK/384
CM1-0 bits = “01”
CM1-0 bits = “10”
fs
fCLK/512
fs
fCLK/1024
CM1-0 bits = “11”
Duty Cycle
Duty
50
BICK Output Timing
Frequency
BCKO bit = “0”
fBCK
32fs
BCKO bit = “1”
fBCK
64fs
Duty Cycle
dBCK
50
Audio Interface Timing
Master Mode
tBLR
40
BICK “” to LRCK Edge (Note 28)
40
LRCK Edge to SDTO (MSB)
tLRD
70
70
(Except I2S mode)
tBSD
70
BICK “” to SDTO
70
SDTI Hold Time
tSDH
50
SDTI Setup Time
tSDS
50
Slave Mode
tLRB
50
LRCK Edge to BICK “” (Note 28)
tBLR
50
BICK “” to LRCK Edge (Note 28)
LRCK Edge to SDTO (MSB)
tLRD
80
(Except I2S mode)
tBSD
80
BICK “” to SDTO
SDTI Hold Time
tSDH
50
SDTI Setup Time
tSDS
50
Digital Audio Interface Timing; CL=100pF
DMCLK Output Timing
Period
tSCK
1/(64fs)
Rising Time
tSRise
10
Falling Time
tSFall
10
Duty Cycle
dSCK
40
50
60
Audio Interface Timing
DMDAT Setup Time
tDSDS
50
DMDAT Hold Time
tDSDH
0
Note 28. この規格値は LRCK のエッジと BICK の “”が重ならないように規定しています。
014008541-J-01
Unit
MHz
MHz
MHz
MHz
s
s
Hz
Hz
Hz
Hz
%
Hz
Hz
%
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
s
ns
ns
%
ns
ns
2015/09
- 22 -
[AK4951]
Parameter
Symbol
min
typ
max
Unit
2
Control Interface Timing (I C Bus)
SCL Clock Frequency
fSCL
400
kHz
Bus Free Time Between Transmissions
tBUF
1.3
s
Start Condition Hold Time (prior to first clock pulse)
tHD:STA
0.6
s
Clock Low Time
tLOW
1.3
s
Clock High Time
tHIGH
0.6
s
Setup Time for Repeated Start Condition
tSU:STA
0.6
s
SDA Hold Time from SCL Falling (Note 30)
tHD:DAT
0
s
SDA Setup Time from SCL Rising
tSU:DAT
0.1
s
Rise Time of Both SDA and SCL Lines
tR
0.3
s
Fall Time of Both SDA and SCL Lines
tF
0.3
s
Setup Time for Stop Condition
tSU:STO
0.6
s
Capacitive Load on Bus
Cb
400
pF
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
50
ns
Control Interface Timing (3-wire Serial: AK4951EG)
CCLK Period
tCCK
200
ns
CCLK Pulse Width Low
tCCKL
80
ns
Pulse Width High
tCCKH
80
ns
CDTIO Setup Time
tCDS
40
ns
CDTIO Hold Time
tCDH
40
ns
CSN “H” Time
tCSW
150
ns
tCSS
50
ns
CSN Edge to CCLK “” (Note 31)
tCSH
50
ns
CCLK “” to CSN Edge (Note 31)
tDCD
ns
70
CCLK “” to CDTIO (at Read Command)
tCCZ
ns
70
CSN “” to CDTIO (Hi-Z) (at Read Command) (Note 32)
Power-down & Reset Timing
PDN Accept Pulse Width
(Note 33)
tAPD
200
ns
PDN Reject Pulse Width
(Note 33)
tRPD
50
ns
(Note 34)
PMADL or PMADR “” to SDTO valid
ADRST1-0 bits =“00”
tPDV
1059
1/fs
ADRST1-0 bits =“01”
tPDV
267
1/fs
ADRST1-0 bits =“10”
tPDV
531
1/fs
ADRST1-0 bits =“11”
tPDV
135
1/fs
VCOM Voltage
Rising Time
(Note 35)
tRVCM
0.6
2.0
ms
2
Note 29. I C Bus は NXP B.V.の商標です。
Note 30. データは最低 300ns (SCL の立ち下がり時間)の間保持されなければなりません。
Note 31. この規格は CSN のエッジと CCLK の “”が重ならないように規定しています。
Note 32. Hi-z とは RL =1k (プルアップは TVDD に対して)時、10% CDTIO pin の電位が変動するまでの
時間です。
Note 33. 動作中は PDN pin = “L”パルスでリセットがかかります。200ns 以上の PDN pin =“L”パルスでリ
セットがかかります。50ns 以下の PDN pin=“L”パルスではリセットはかかりません。
Note 34. PMADL bit または PMADR bit を立ち上げてからの LRCK クロックの “”の回数です。
Note 35. VCOM 電圧(VCOM pin) が立ち上がってから PLL ブロックは正常に立ち上がります。
VCOM pin
外付けコンデンサ = 2.2F、REGFIL pin 外付けコンデンサ = 2.2F です。容量バラつきは±50%
の場合です。
014008541-J-01
2015/09
- 23 -
[AK4951]
■
タイミング波形
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
1/fs
50%TVDD
LRCK
tLRCKH
tLRCKL
1/fBCK
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
BICK
50%TVDD
tBCKH
tBCKL
Duty = tBCKH x fBCK x 100
tBCKL x fBCK x 100
Figure 5. Clock Timing (PLL/EXT Master mode)
50%TVDD
LRCK
tBLR
tBCKL
BICK
50%TVDD
tLRD
tBSD
SDTO
50%TVDD
tSDS
tSDH
VIH
SDTI
VIL
Figure 6. Audio Interface Timing (PLL/EXT Master mode)
014008541-J-01
2015/09
- 24 -
[AK4951]
VIL
MCKI
1/fs
VIH
LRCK
VIL
tLRCKH
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
tLRCKL
1/fBCK
VIH
BICK
VIL
tBCKH
tBCKL
Figure 7. Clock Timing (PLL Slave mode)
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
1/fs
VIH
LRCK
VIL
tLRCKH
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
tLRCKL
1/fBCK
VIH
BICK
VIL
tBCKH
tBCKL
Figure 8. Clock Timing (EXT Slave mode)
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tLRD
tBSD
SDTO
MSB
tSDS
50%TVDD
tSDH
VIH
SDTI
VIL
Figure 9. Audio Interface Timing (PLL/EXT Slave mode)
014008541-J-01
2015/09
- 25 -
[AK4951]
tSCK
65%AVDD
DMCLK
50%AVDD
35%AVDD
tSCKL
tSRise
tSFall
dSCK = 100 x tSCKL / tSCK
Figure 10. DMCLK Clock Timing
65%AVDD
DMCLK
35%AVDD
tDSDS
tDSDH
VIH2
DMDAT
VIL2
Figure 11. Audio Interface Timing (DCLKP bit = “1”)
65%AVDD
DMCLK
35%AVDD
tDSDS
tDSDH
VIH2
DMDAT
VIL2
Figure 12. Audio Interface Timing (DCLKP bit = “0”)
VIH
SDA
VIL
tBUF
tLOW
tHIGH
tR
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
tHD:DAT
tSU:DAT
Start
tSU:STA
Start
tSU:STO
Stop
2
Figure 13. I C Bus Mode Timing
014008541-J-01
2015/09
- 26 -
[AK4951]
VIH
CSN
VIL
tCSH
tCSS
tCCKL
tCCKH
VIH
CCLK
VIL
tCCK
tCDH
tCDS
VIH
CDTIO
R/W
A6
A5
VIL
Figure 14. WRITE Command Input Timing (3線シリアル: AK4951EG)
tCSW
VIH
CSN
VIL
tCSH
tCSS
VIH
CCLK
VIL
VIH
CDTIO
D2
D1
D0
VIL
Figure 15. WRITE Data Input Timing (3線シリアル: AK4951EG)
VIH
CSN
VIL
VIH
CCLK
Clock, H or L
tCCZ
tDCD
CDTIO
D3
VIL
D2
D1
D0
Hi-Z
50%
TVDD
Figure 16. Read Data Output Timing (3線シリアル: AK4951EG)
014008541-J-01
2015/09
- 27 -
[AK4951]
tAPD
tRPD
PDN
VIL
Figure 17. Power Down & Reset Timing 1
PMADL/R bit
or
PMDML/R bit
tPDV
SDTO
50%TVDD
Figure 18. Power Down & Reset Timing 2
PMVCM bit
tRVCM
1.15V
VCOM pin
Figure 19. VCOM Rising Timing
014008541-J-01
2015/09
- 28 -
[AK4951]
9. 機能説明
■
システムクロック
外部とのI/Fモードは以下の4通りの方法があります。(Table 3, Table 4)
Mode
PMPLL bit
M/S bit
PLL3-0 bits
PLL Master Mode
1
1
Table 6
PLL Slave Mode
1
0
Table 6
(PLL Reference Clock:BICK pin)
EXT Slave Mode
0
0
x
EXT Master Mode
0
1
x
Table 3. Clock Mode Setting (x: Don’t care)
Mode
BICK pin
Output
PLL Master Mode
(BCKO bitで選択)
Input
PLL Slave Mode
GND
(PLL Reference Clock: BICK pin)
(PLL3-0 bitsで選択)
Table 12 の周波数入力
Input
EXT Slave Mode
( 32fs)
(CM1-0 bits で選択)
Output
Table 15 の周波数入力
EXT Master Mode
(BCKO bitで選択)
(CM1-0 bits で選択)
Table 4. Clock pins state in Clock Mode
■
MCKI pin
Table 6 の周波数入力
(PLL3-0 bits で選択)
Figure
Figure 20
Figure 21
Figure 22
Figure 23
LRCK pin
Output
(1fs)
Input
(1fs)
Input
(1fs)
Output
(1fs)
マスタモードとスレーブモードの切り替え
マスタモードとスレーブモードの切り替えはM/S bitで行います。“1”でマスタモード、“0”でスレーブモ
ードです。AK4951はパワーダウン時 (PDN pin = “L”)、及びパワーダウン解除後はスレーブモードです。
パワーダウン解除後、M/S bitを “1”に変更することでマスタモードになります。
マスタモードで使用する場合、M/S bitに “1”が書き込まれるまで、AK4951のLRCK, BICK pinsはフロー
ティングの状態です。そのため、AK4951のLRCK, BICK pinsに100k程度のプルアップあるいはプルダ
ウン抵抗を入れる必要があります。
M/S bit
Mode
0
Slave Mode
(default)
1
Master Mode
Table 5. Select Master/Slave Mode
014008541-J-01
2015/09
- 29 -
[AK4951]
■ PLLモード
PMPLL bit = “1”の時、内蔵の高精度アナログPLLは FS3-0 bits, PLL3-0 bits で選択したクロックに応じて
動作します。PLLのロック時間は、電源投入後、PMPLL bit を “0”  “1”に変更し、安定したクロック
が入力された場合、またはサンプリング周波数が変更された場合、Table 6の通りです。
1) PLL Mode 基準クロックの設定
PLLロック
PLL3 PLL2 PLL1 PLL0 PLL基準クロック
Mode
入力周波数
bit
bit
bit
bit
入力ピン
時間 (max)
2
0
0
1
0
BICK pin
32fs
2ms
3
0
0
1
1
BICK pin
64fs
2ms
4
0
1
0
0
MCKI pin
11.2896MHz
5ms
5
0
1
0
1
MCKI pin
12.288MHz
5ms
6
0
1
1
0
MCKI pin
12MHz
5ms
7
0
1
1
1
MCKI pin
24MHz
5ms
12
1
1
0
0
MCKI pin
13.5MHz
5ms
13
1
1
0
1
MCKI pin
27MHz
5ms
Others
Others
N/A
Table 6. Setting of PLL Mode (*fs: Sampling Frequency, N/A: Not available)
(default)
2) PLL Modeのサンプリング周波数設定 (PLL基準クロック入力ピン: MCKI pin)
PLL基準クロックがMCKI入力の場合は、Table 7の設定によりサンプリング周波数が選択できます。
Mode
FS3 bit
FS2 bit
FS1 bit
FS0 bit Sampling Frequency(Note 36)
0
0
0
0
0
8kHz mode
1
0
0
0
1
12kHz mode
2
0
0
1
0
16kHz mode
5
0
1
0
1
11.025kHz mode
7
0
1
1
1
22.05kHz mode
9
1
0
0
1
24kHz mode
10
1
0
1
0
32kHz mode
11
1
0
1
1
48kHz mode
(default)
15
1
1
1
1
44.1kHz mode
Others
Others
N/A
Table 7. Setting of Sampling Frequency (Reference Clock = MCKI pin) (N/A: Not Available)
Note 36. PLL基準クロック入力ピンがMCKI pinの場合、PLL3-0 bits (入力周波数)とFS3-0 bits (Sampling
Frequency) の組み合わせにより、Sampling Frequency がモード名のSampling Frequency と異な
るケースがあります。正確な Sampling Frequency はTable 8を確認してください。Master Mode
時のBICKとLRCKの出力周波数もTable 8のSampling Frequency に対応した周波数となります。
014008541-J-01
2015/09
- 30 -
[AK4951]
Input Frequency
MCKI[MHz]
12
Sampling Frequency
Sampling Frequency
Mode
generated by PLL [kHz] (Note 37)
8kHz mode
8.000000
12kHz mode
12.000000
16kHz mode
16.000000
24kHz mode
24.000000
32kHz mode
32.000000
48kHz mode
48.000000
11.025kHz mode
11.024877
22.05kHz mode
22.049753
44.1kHz mode
44.099507
24
8kHz mode
8.000000
12kHz mode
12.000000
16kHz mode
16.000000
24kHz mode
24.000000
32kHz mode
32.000000
48kHz mode
48.000000
11.025kHz mode
11.024877
22.05kHz mode
22.049753
44.1kHz mode
44.099507
13.5
8kHz mode
8.000300
12kHz mode
12.000451
16kHz mode
16.000601
24kHz mode
24.000901
32kHz mode
32.001202
48kHz mode
48.001803
11.025kHz mode
11.025218
22.05kHz mode
22.050436
44.1kHz mode
44.100871
27
8kHz mode
8.000300
12kHz mode
12.000451
16kHz mode
16.000601
24kHz mode
24.000901
32kHz mode
32.001202
48kHz mode
48.001803
11.025kHz mode
11.025218
22.05kHz mode
22.050436
44.1kHz mode
44.100871
11.2896
8kHz mode
8.000000
12kHz mode
12.000000
16kHz mode
16.000000
24kHz mode
24.000000
32kHz mode
32.000000
48kHz mode
48.000000
11.025kHz mode
11.025000
22.05kHz mode
22.050000
44.1kHz mode
44.100000
Sampling frequency that differs from sampling frequency of mode name
Note 37. 小数点 7 桁以下は四捨五入して削除しています。
Table 8. Sampling Frequency at PLL mode (Reference clock is MCKI) (1)
014008541-J-01
2015/09
- 31 -
[AK4951]
Input Frequency
MCKI[MHz]
12.288
Sampling Frequency
Sampling Frequency
Mode
generated by PLL [kHz] (Note 37)
8kHz mode
8.000000
12kHz mode
12.000000
16kHz mode
16.000000
24kHz mode
24.000000
32kHz mode
32.000000
48kHz mode
48.000000
11.025kHz mode
11.025000
22.05kHz mode
22.050000
44.1kHz mode
44.100000
Sampling frequency that differs from sampling frequency of mode name
Note 37. 小数点 7 桁以下は四捨五入して削除しています。
Table 8. Sampling Frequency at PLL mode (Reference clock is MCKI) (2)
3) PLL Modeのサンプリング周波数設定 (PLL基準クロック入力ピン: BICK pin)
PLL基準クロックがBICK入力の場合は、Table 9の設定によりサンプリング周波数が選択できます。
Mode
FS3 bit
FS2 bit
FS1 bit
FS0 bit
Sampling Frequency (Note 38)
0
0
0
0
0
8kHz mode
1
0
0
0
1
12kHz mode
2
0
0
1
0
11.025kHz mode
5
0
1
0
1
16kHz mode
6
0
1
1
0
24kHz mode
7
0
1
1
1
22.05kHz mode
8
1
0
0
0
44.1kHz mode
10
1
0
1
0
32kHz mode
11
1
0
1
1
48kHz mode
(default)
Others
Others
N/A
Table 9. Setting of Sampling Frequency (Reference Clock = BICK pin), (N/A: Not Available)
Note 38. PLL基準クロック入力ピンがBICK pinの場合、FS3-0 bits (Sampling Frequency) の設定値が、
他のモードと異なりますので、十分ご注意ください。PLL基準クロック入力ピンが BICK pin の
Sampling Frequencyはmode名のSampling Frequency と一致します。
■ PLLのアンロックについて
このモードで PMPLL bit = “0”  “1”にした後、PLLがロックするまでの間、BICKとLRCKは “L”を出力
します(Table 10)。
PLLロック後、BICKとLRCK出力は “L”からクロック出力となりますので最初の1周期分のLRCK, BICK
は、正常でない可能性がありますが、1fs後には正常なクロックになります。
サンプリング周波数を変更する場合は一度PMPLL bit = “0”にすることでアンロック状態の不定なBICK,
LRCKを出力させずに変更できます。PMPLL bit = “0” の間は EXT Master Mode 時のクロックを出力し
ます。
PLL State
BICK pin
LRCK pin
“L” Output
“L” Output
PMPLL bit “0”  “1”直後
PLL Unlock 時(上記以外)
不定
不定
1fs Output
Table 11
PLL Lock 時
Table 10. Clock Operation at PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”)
014008541-J-01
2015/09
- 32 -
[AK4951]
■ PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”)
外部から11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 24MHz or 27MHz のクロックを入力し、内部のPLL
によりBICK, LRCKクロックを生成し出力します。ADC パワーダウン時、またはループバックモード時、
BICK, LRCK, SDTO pinsの出力は、CKOFF bitでON/OFF可能です。CKOFF bit = “1”の時、BICK, LRCK,
SDTO pinsは “L”を出力します。BICK出力はBCKO bitにより、32fs or 64fsを選択することができます
(Table 11)。
11.2896MHz, 12MHz, 12.288MHz,
13.5MHz, 24MHz, 27MHz
DSP or P
AK4951
MCKI
BICK
LRCK
32fs, 64fs
1fs
BCLK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 20. PLL Master Mode
BCKO bit
BICK出力周波数
0
32fs
(default)
1
64fs
Table 11. BICK Output Frequency at Master Mode
■ PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”)
BICK pin へ入力されるクロックを基準に内部のPLLにてAK4951に必要なクロックを生成します。PLL
の基準クロックは、PLL3-0 bits にて設定することができます(Table 6)。
BICKとLRCKの入力は同期している必要があります。FS3-0 bits を設定することで、8kHz  48kHzの任
意のサンプリング周波数に対応します(Table 7)。
DSP or P
AK4951
MCKI
BICK
LRCK
32fs or 64fs
1fs
BCLK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 21. PLL Slave Mode (PLL Reference Clock: BICK pin)
014008541-J-01
2015/09
- 33 -
[AK4951]
■ EXT Slave Mode (PMPLL bit = “0”, M/S bit = “0”)
PMPLL bitを “0”にすることで、外部クロックモード(EXT Mode)で動作し、MCKI pinからPLLを介さず
に直接、ADC, DACにマスタクロックを入力できます。このモードは通常のオーディオCODECとのI/F
に対して互換性があります。必要なクロックはMCKI (256fs, 384fs, 512fs or 1024fs), BICK (32fs), LRCK
(fs)です。MCKIとLRCKは同期する必要がありますが位相を合わせる必要はありません。MCKIの入力周
波数はCM1-0 bitsにより(Table 12)、サンプリング周波数はFS3-0 bitsにより選択可能です(Table 13)。
Mode CM1 bit CM0 bit MCKI Input Frequency Sampling Frequency Range
0
0
0
256fs
8kHz ≤ fs ≤ 48kHz
(default)
1
0
1
384fs
8kHz ≤ fs ≤ 48kHz
2
1
0
512fs
8kHz ≤ fs ≤ 48kHz
3
1
1
1024fs
8kHz ≤ fs ≤ 24kHz
Table 12. EXT Slave Mode (PMPLL bit = “0”, M/S bit = “0”) 時の MCKI 周波数設定
Mode
0
1
2
5
7
9
10
11
15
Others
FS3 bit
0
0
0
0
0
1
1
1
1
FS2 bit
FS1 bit
FS0 bit
Sampling Frequency
0
0
0
8kHz mode
0
0
1
12kHz mode
0
1
0
16kHz mode
1
0
1
11.025kHz mode
1
1
1
22.05kHz mode
0
0
1
24kHz mode
0
1
0
32kHz mode
0
1
1
48kHz mode
1
1
1
44.1kHz mode
Others
N/A
Table 13. Setting of Sampling Frequency (N/A: Not Available)
(default)
低速サンプリング時は帯域外ノイズのため、DAC出力のS/Nが劣化します。MCKIに入力されるマスタク
ロックの周波数を上げることで、S/Nを改善できます。Table 14はDAC出力からHPL/HPR pinに通した場
合のS/Nです。
MCKI
S/N (fs=8kHz, 20kHzLPF + A-weighted)
256fs
82dB
384fs
82dB
512fs
95dB
1024fs
97dB
Table 14. Relationship between MCKI and S/N of HPL/HPR pins
DSP or P
AK4951
MCKI
BICK
LRCK
256fs, 384fs,
512fs or 1024fs
 32fs
1fs
MCLK
BCLK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 22. EXT Slave Mode
014008541-J-01
2015/09
- 34 -
[AK4951]
■ EXT Master Mode (PMPLL bit = “0”, M/S bit = “1”)
PMPLL bit = “0”およびM/S bit = “1”に設定することで、外部クロックマスタモード(EXT Master Mode)で
動作し、MCKI pinからPLLを介さずに直接、ADC, DACにマスタクロックを入力できます。必要なクロ
ックはMCKI (256fs, 384fs, 512fs or 1024fs)です。MCKIの入力周波数はCM1-0 bits により(Table 15) 、サ
ンプリング周波数はFS3-0 bitsにより選択可能です(Table 16)。ADC パワーダウン時、またはループバッ
クモード時、BICK, LRCK, SDTOの出力は、CKOFF bitでON/OFF可能です。CKOFF bit = “1”の時、BICK,
LRCK, SDTO pinsは “L”を出力します。BICK出力はBCKO bitにより、32fs or 64fsを選択することができ
ます(Table 18)。
Mode CM1 bit CM0 bit MCKI Input Frequency
Sampling Frequency Range
0
0
0
256fs
8kHz ≤ fs ≤ 48kHz
(default)
1
0
1
384fs
8kHz < fs ≤ 48kHz
2
1
0
512fs
8kHz < fs ≤ 48kHz
3
1
1
1024fs
8kHz ≤ fs ≤ 24kHz
Table 15. EXT Master Mode (PMPLL bit = “0”, M/S bit = “1”)時の MCKI 周波数設定
Mode
0
1
2
5
7
9
10
11
15
Others
FS3 bit
0
0
0
0
0
1
1
1
1
FS2 bit
FS1 bit
FS0 bit
Sampling Frequency
0
0
0
8kHz mode
0
0
1
12kHz mode
0
1
0
16kHz mode
1
0
1
11.025kHz mode
1
1
1
22.05kHz mode
0
0
1
24kHz mode
0
1
0
32kHz mode
0
1
1
48kHz mode
1
1
1
44.1kHz mode
Others
N/A
Table 16. Setting of Sampling Frequency (N/A: Not Available)
(default)
低速サンプリング時は帯域外ノイズのため、DAC 出力の S/N が劣化します。MCKI に入力されるマスタ
クロックの周波数を上げることで、S/N を改善できます。Table 17 は DAC 出力から HPL/HPR pin に通
した場合の S/N です。
MCKI
S/N (fs=8kHz, 20kHzLPF + A-weighted)
256fs
82dB
384fs
82dB
512fs
95dB
1024fs
97dB
Table 17. Relationship between MCKI and S/N of HPL/HPR pins
DSP or P
AK4951
MCKI
BICK
LRCK
256fs, 384fs,
512fs or 1024fs
32fs or 64fs
1fs
MCLK
BCLK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 23. EXT Master Mode
014008541-J-01
2015/09
- 35 -
[AK4951]
BCKO bit
BICK出力周波数
0
32fs
(default)
1
64fs
Table 18. BICK Output Frequency at Master Mode
■
システムリセット
電源立ち上げ時には、PDN pinに一度 “L” を入力してリセットを行って下さい。その後、PDN pinを“H”
にしてダミーコマンドを入力することにより、リセットが解除されます。リセットが行われると、
AK4951の内部レジスタは全て初期値になります。ダミーコマンドは、レジスタアドレス00HにAll “0”を
書き込むことにより、実行されます(Figure 24, Figure 26)。また、PDN pinに “L”を入力した状態で電源
を立ち上げることを推奨します。
I2C 時のダミーコマンドは、Slave Address 送信後、AK4951 は ACK を返しません(Figure 24)。実際に
は SDA に関わらず、PDN pin = H時 SCL 8個の クロックで初期化されますので、リトライの必要はあ
りません(Figure 25)。同じバスに接続されている他のデバイスにWrite/Read を実行しても初期化が完了
します。
S
T
A
R
T
SDA
S
S
T
O
P
R/W="0"
Slave
Address
Sub
N
A Address(00H)
C
K
N
A
C
K
Data(00H)
N P
A
C
K
Figure 24. I2C バスモードのダミーコマンド
S
T
A
R
T
SDA
R/W="0" S
T
O
P
Slave
S Address
N P
A
C
K
Figure 25. 初期化完了例
CSN
0
CCLK
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15
“H” or “L”
CDTIO “H” or “L”
“H” or “L”
R/W A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
R/W:
A6-A0:
D7-D0:
“H” or “L”
READ/WRITE (“1”: WRITE)
Register Address (00H)
Control data (Input), (00H)
Figure 26. 3線シリアルモードのダミーコマンド (AK4951EGのみ対応)
014008541-J-01
2015/09
- 36 -
[AK4951]
PMADL = PMADR bits = “0”の状態でPMADL bitまたはPMADR bitを “0” → “1”に変更することにより、
ADCの初期化サイクルが開始されます。初期化サイクルはADRST1-0 bitsで設定されます(Table 19)。初
期化サイクル中のADC出力データは2’sコンプリメントの “0”です。初期化サイクル終了後、ADCの出力
はアナログ入力信号に相当するデータにセトリングします。ディジタルマイク使用時 (PMDML/R bits
=“0” → “1”) も、ADCと同様の初期化サイクルがあります。
Note 39. マイクロフォン等使用する条件やHPFのカットオフ周波数に依存してADCの初期のデータにオ
フセットが発生します。オフセットが問題となる場合は、ADRST1-0 bits= “00”としてADCの初
期化時間を長くする、もしくは初期のADCの出力データを使用しないでください。
ADRST1-0 bits
00
01
10
11
Cycle
1059/fs
267/fs
531/fs
135/fs
Initialize Cycle
fs = 8kHz
fs = 16kHz
132.4ms
66.2ms
33.4ms
16.7ms
66.4ms
33.2ms
16.9ms
8.4ms
Table 19. ADC初期化サイクル
fs = 48kHz
22ms
5.6ms
11.1ms
2.8ms
(default)
PMDAC bit を “0” → “1”に変更することにより、DACの初期化サイクルが開始されます。初期化サイク
ルは2/fs です。従って、DACからの信号出力はパワーアップ後、Group Delay 及び 2/fs経過した後にな
ります。通常のDAC立ち上げの際は、DAC後段のアンプ(Headphone-amp, Lineout-amp, SPK-amp)の立ち
上げ時間に Group Delay及び初期化サイクル 2/fsは吸収されます。
014008541-J-01
2015/09
- 37 -
[AK4951]
■
オーディオインタフェースフォーマット
4種類のデータフォーマット(Table 20)がDIF1-0 bitsで選択できます。全モードともMSBファースト、2’s
コンプリメントのデータフォーマットです。オーディオインタフェースはマスタモードとスレーブモー
ドに対応します。マスタモードではLRCKとBICKは出力になり、スレーブモードでは入力になります。
SDTOはBICKの “”で出力され、SDTIはBICKの“”でラッチされます。
Mode
0
1
2
3
DIF1
bit
0
0
1
1
DIF0
bit
0
1
0
1
SDTO (ADC)
SDTI (DAC)
BICK
Figure
24bit MSB justified
24bit LSB justified
 48fs
24bit MSB justified
16bit LSB justified
 32fs
24bit MSB justified
24bit MSB justified
 48fs
2
2
I S Compatible
I S Compatible
=32fs or  48fs
Table 20. Audio Interface Format
Figure 27
Figure 28
Figure 29
Figure 30
(default)
ADCより出力された24bit(16bit)データを8bitデータへ変換し保存する場合、LSBの24bit(16bit)データを単
純に切り捨てると、24bit(16bit)データの “1”は8bitデータで “1”に変換されます。この8bitデータの
“1”をDACにて再生するため24bit(16bit)データに再変換すると “–65536” (“-256”)となり大きなノイズに
なります。8bitデータへ変換する前に、24bit(16bit)データにオフセット(32768 @ 24bit, 128 @ 16bit)を加
算することを推奨します。
LRCK
0
1
2
8
9
10
24
25
31
0
1
2
8
9
10
24
25
31
0
1
BICK(64fs)
SDTO(o)
23 22
SDTI(i)
16 15 14
Don’t Care
0
23 22
23:MSB, 0:LSB
8
23 22
7
1
16 15 14
Don’t Care
0
0
23 22
Lch Data
8
23
7
1
0
Rch Data
Figure 27. Mode 0 Timing
LRCK
0
1
2
3
8
9
10
11
12
13
14
15
0
1
2
3
8
9
10
11
12
13
14
15
0
1
BICK(32fs)
SDTO(o)
23 22 21
15 14 13 12 11 10
9
8
23 22 21
SDTI(i)
15 14 13
7
1
0
15 14 13
3
0
1
2
3
15
6
16
5
17
4
18
3
23
2
24
31
30
0
1
15 14 13 12 11 10
9
8
23
7
1
0
15
2
2
3
15
6
16
5
17
4
18
3
23
2
24
30
0
31
1
BICK(64fs)
SDTO(o)
23 22 21
SDTI(i)
Don’t Care
8
7
6
5
15
14 13 8
23 22 21
0
2
1
0
Don’t Care
8
7
6
5
15
14 13 8
23
0
2
1
0
24bit: 23:MSB, 0:LSB
16bit: 15: MSB, 0:LSB
Lch Data
Rch Data
Figure 28. Mode 1 Timing
014008541-J-01
2015/09
- 38 -
[AK4951]
LRCK
0
1
2
18
19
20
21
22
23
24
25
0
1
2
18
19
20
21
22
23
24
25
0
1
BICK(64fs)
SDTO(o)
23 22
5
4
3
2
1
0
23 22
5
4
3
2
1
0
SDTI(i)
23 22
5
4
3
2
1
0
Don’t Care 23 22
5
4
3
2
1
0 Don’t Care
23:MSB, 0:LSB
Lch Data
23
Rch Data
Figure 29. Mode 2 Timing
LRCK
0
1
2
3
8
9
10
11
12
13
14
15
0
1
2
3
8
9
10
11
12
13
14
15
0
1
BICK(32fs)
SDTO(o)
8
23 22
16 15 14 13 12 11
10 9
8
23 22
16 15 14 13 12 11
10 9
8
SDTI(i)
8
23 22
16 15 14 13 12 11
10 9
8
23 22
16 15 14 13 12 11
10 9
8
0
1
2
3
19
20
21
22
23
24
25
0
1
2
3
19
20
21
22
23
24
25
0
1
BICK(64fs)
SDTO(o)
23 22
5
4
3
2
1
0
23 22
5
4
3
2
1
0
SDTI(i)
23 22
5
4
3
2
1
0
Don’t Care 23 22
5
4
3
2
1
0 Don’t Care
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 30. Mode 3 Timing
014008541-J-01
2015/09
- 39 -
[AK4951]
■ ADCモノラル/ステレオ切り替え
PMADL, PMADR, PMDML, PMDMR bitsの設定によりADCのモノラル/ステレオ動作を切り替えること
ができます。アナログマイクとディジタルマイク間の変更および、ADCのモノラル/ステレオ動作を切
り替える場合には、PMADL = PMADR = PMDML = PMDMR bits = “0”を経由してください。DMIC bit =
“1”の場合、PMADL, PMADR bitsの設定は無視されます。DMIC bit = “0”の場合、PMDML, PMDMR bits
の設定は無視されます。
PMADL bit
PMADR bit
ADC Lch data
ADC Rch data
0
0
All “0”
All “0”
0
1
Rch Input Signal
Rch Input Signal
1
0
Lch Input Signal
Lch Input Signal
1
1
Lch Input Signal
Rch Input Signal
Table 21. モノラル/ステレオ切り替え (アナログマイク使用時)
PMDML bit
PMDMR bit
ADC Lch data
ADC Rch data
0
0
All “0”
All “0”
0
1
Rch Input Signal
Rch Input Signal
1
0
Lch Input Signal
Lch Input Signal
1
1
Lch Input Signal
Rch Input Signal
Table 22. モノラル/ステレオ切り替え (ディジタルマイク使用時)
■
(default)
(default)
マイク/ライン入力セレクタ
AK4951は入力セレクタを内蔵しています。INL1-0, INR1-0 bitsにより、LIN1/LIN2/LIN3, RIN1/RIN2/RIN3
をそれぞれ切り替えることができます。DMIC bit = “1”の時、ディジタルマイク入力の選択となります。
LIN3 は AK4951ENのみ選択可能です。AK4951EGでは、INL1 bitに “1”を書き込まないでください。RIN3
pinはBEEP pinと共有ピンです。PMBP bit = “0”の時、RIN3 pinが選択可能です。
DMIC bit
0
1
INL1 bit
0
0
0
0
0
0
1
1
1
INL0 bit INR1 bit INR0 bit
Lch
Rch
0
0
0
LIN1
RIN1
0
0
1
LIN1
RIN2
0
1
0
LIN1
RIN3
1
0
0
LIN2
RIN1
1
0
1
LIN2
RIN2
1
1
0
LIN2
RIN3
0
0
0
LIN3
RIN1
0
0
1
LIN3
RIN2
0
1
0
LIN3
RIN3
Others
N/A
N/A
x
x
x
x
ディジタルマイク
Table 23. MIC/Line In Path Select (x: Don’t care, N/A: Not available)
014008541-J-01
(default)
2015/09
- 40 -
[AK4951]
■
マイク用ゲインアンプ
AK4951はマイク用ゲインアンプを内蔵しています。PMADL/R bit = “1”にすることにより、マイク用ゲ
インアンプがパワーアップし、MGAIN3-0 bitsにてゲインを設定することができます。入力インピーダ
ンスはtyp. 30kです。MIC-AmpとADCをパワーアップ(PMADL/R bits = “1”)しているときにMIC-Ampの
ゲインを変更するとボツ音が発生する可能性があります。
MIC-Amp=+30dB時、高域の周波数特性が減衰します。減衰量はMIC-amp=+18dBと比較した場合、
MIC-Amp = +30dBの際は、周波数=10kHz時は-0.5dB, 周波数=20kHz時は-1.5dB減衰します。
MGAIN3 bit
0
0
0
0
0
0
0
0
1
1
1
■
MGAIN2 bit
MGAIN1 bit
MGAIN0 bit
Input Gain
0
0
0
0dB
0
0
1
+3dB
0
1
0
+6dB
0
1
1
+9dB
1
0
0
+12dB
1
0
1
+15dB
1
1
0
+18dB
1
1
1
+21dB
0
0
0
+24dB
0
0
1
+27dB
0
1
0
+30dB
Others
N/A
Table 24. Input Gain (N/A: Not available)
(default)
マイクパワー
PMMP bit =“1”のとき、MPWR1 or MPWR2 pinからマイク用の電源を供給することができます。出力電圧
はtyp [email protected] bit = “0”, typ 2.0V@ MICL bit = “1”です。負荷抵抗は、min 1.0kです。ステレオマイ
ク2系統の場合は各チャネル min 2kです。MPWR1, MPWR2 pin にコンデンサは接続しないで下さい
(Figure 31)。
PMMP bit
0
1
MPSEL bit
MPWR1 pin
MPWR2 pin
x
Hi-Z
Hi-Z
0
Output
Pull-down (13kΩ)
1
Pull-down (13kΩ)
Output
Table 25. マイクパワー (x: Don’t care)
(default)
MIC Power
MPWR1 pin
 2k
 2k
MPSEL bit
 2k
 2k
MPWR2 pin
Microphone
LIN1 pin
Microphone
RIN1 pin
Microphone
LIN2 pin
Microphone
RIN2 pin
Figure 31. MIC Block Circuit
014008541-J-01
2015/09
- 41 -
[AK4951]
■
ディジタルマイク
1. ディジタルマイク との接続
DMIC bit = “1”に設定すると、LIN1 pin, RIN1 pin はそれぞれDMDAT pin(ディジタルマイクデータ入力ピ
ン)、DMCLK pin(ディジタルマイク クロック供給ピン)となり、ディジタルマイクに接続することが出
来ます。AVDDと同じ電源をディジタルマイクの電源にしてください。モノラル、ステレオの場合の接
続図をFigure 32 とFigure 33 に示します。AK4951から出力するDMCLK を ディジタルマイク に入力
し、ディジタルマイク は DMCLK に合わせて Modulator で生成される 1bit データをDMDAT から
出力します。PMDML/R bits でディジタルブロック (Decimation Filer, Digital Filter)のパワーアップ/ダ
ウンをコントロールします (ディジタルマイクのパワーマネジメントにはPMADL/PMADR bits は影響
しません)。DCLKE bit でDMCLK pinから出力されるクロックのON/OFFをコントロールします。パワー
ダウン時 (PDN pin = “L”)は、DMCLK pin, DMDAT pinはフローティングになりますので、外部にプルダ
ウン抵抗を入れる必要があります。
AVDD
AK4951
VDD
DMCLK(64fs)



AMP
MCKI
PLL
100k
Modulator
DMDAT
Lch
Decimation
Filter
HPF1
Programmable
ALC
Filter
SDTO
R
VDD



AMP
Modulator
Rch
Figure 32. ステレオディジタルマイクとの接続図
AVDD
AK4951
VDD
AMP



MCKI
DMCLK(64fs)
PLL
100k
Modulator
DMDAT
Decimation
Filter
HPF1
Programmable
ALC
Filter
SDTO
R
Figure 33. モノラルディジタルマイクとの接続図
014008541-J-01
2015/09
- 42 -
[AK4951]
2. インタフェース
DCLKP bit にて、DMDAT pinに入力されるデータのチャネルを設定します。DCLKP bit = “1” の場合、
DMCLK = “H”時にLchを DMCLK = “L”時に RchのデータをDecimation Filterに入力します。DCLKP bit =
“0”の場合、ディジタルマイク が DMCLK = “L”時にLchを DMCLK = “H”時に、Rchのデータを
Decimation Filterに入力します。また、DCLKE bit = “0” のとき、DMCLK pin は “L” を出力します。
DMCLK は 64fs にのみ対応します。DCLKE bit = “1” のとき、 AK4951はDMCLK から64 fs を出力し
ます。このとき、ADC を動作させるのに必要なクロックを AK4951に入力する必要があります。また、
1bit データの密度が 0%  100% のとき、Decimation Filter + Digital Filter は 24bit の Full Scale Data を
出力します。
DCLKP bit
DMCLK pin = “H”
DMCLK pin = “L”
0
Rch
Lch
(default)
1
Lch
Rch
Table 26. Digital MIC との データ入出力タイミング
DMCLK(64fs)
DMDAT (Lch)
Valid
Data
Valid
Data
Valid
Data
DMDAT (Rch)
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Figure 34. Digital MIC との データ入出力タイミング (DCLKP bit = “1”)
DMCLK(64fs)
DMDAT (Lch)
DMDAT (Rch)
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Valid
Data
Figure 35. Digital MIC との データ入出力タイミング (DCLKP bit = “0”)
014008541-J-01
2015/09
- 43 -
[AK4951]
■
ディジタルブロック
ディジタルブロックは Figure 36 に示すブロックで構成されます。ADCPF bit, PFDAC1-0 bits及びPFSDO
bitを設定することで各種の信号処理を録音、再生パスに選択できます(Figure 37 ~ Figure 40, Table 27)。
PMADL/R bit
ADC
SDTI
1st Order
HPFAD bit
HPF1
ADCPF bit
“1”
“0”
PMPFIL bit
MIC Sens. Correction
AHPF bit
Auto Wind Noise Reduction
HPF bit
LPF bit
FIL3 bit
EQ0 bit
GN1-0 bits
EQ2-5 bits
ALC bit
1st Order
HPF2
1st Order
LPF
Stereo Emphasis
PFDAC1-0 bits
Gain Compensation
PMDAC bit
4-band
EQ
Mono/Stereo
ALC
DVOL
(Volume)
EQ1 bit
“0”
SMUTE
1-band
EQ
DAC
“1”
PFVOL
PFSDO bit
SDTO
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
(10)
(11)
(12)
(13)
(14)
(15)
ADC: “フィルタ特性” 欄で示す ADC用の Digital Filter (LPF) を含みます。
HPF1: “ディジタルHPF1” 欄で示す ADC用の HPFです。
MIC感度補正: “マイク感度補正機能”欄で示す ADC用のマイク感度補正 Volume です。
自動風切音フィルタ: “自動風切音フィルタ”欄で示すAuto HPFです。
HPF2: High Pass Filter(“Digital Programmable Filter 回路”参照)
LPF: Low Pass Filter (“Digital Programmable Filter 回路” 参照)
Stereo Emphasis: ステレオ感強調フィルタ (“Digital Programmable Filter 回路” 参照)
Gain Compensation: ゲイン補正。EQ と Gain で構成されます。ステレオ感強調フィルタ後に周波
数特性を調整します。 (“Digital Programmable Filter 回路” 参照)
4 Band EQ: Equalizer またはノッチフィルタ として使用できます。(“Digital Programmable Filter 回
路” 参照)
ALC(Volume): ALC機能内蔵のディジタルボリューム(“入力ディジタルボリューム (マニュアルモ
ード時)” および “ALC動作” 参照)
1 Band EQ: Equalizer またはノッチフィルタ として使用できます。(“Digital Programmable Filter 回
路” 参照)
PFVOL: Sidetone用ディジタルボリュームです。(“Sidetone用ディジタルボリューム” 参照)
Mono / Stereo: “DACモノラル/ステレオ切り替え”で示す、
DACから出力されるデータをモノラルか
ステレオに切り替える機能です。
DVOL: 再生パス用のディジタルボリュームです。(“出力ディジタルボリューム” 参照)
SMUTE: ソフトミュート機能。(“ソフトミュート” 参照)
Figure 36. ディジタルブロックのパスの選択
014008541-J-01
2015/09
- 44 -
[AK4951]
ADCPF PFDAC1-0 PFSDO
Figure
bit
bits
bit
1
00
1
Figure 37 (default)
0
01
0
Figure 38
モード例
録音モード1 & 再生モード2
録音モード2 & 再生モード1
録音モード2 & 再生モード2
x
00
(Programmable Filter Bypass Mode: PMPFIL bit = “0”)
1
01
ループバックモード
Table 27. 録音再生モード例 (x: Don’t care)
0
Figure 39
1
Figure 40
録音モード、再生モード、ループバックモードのモードを切り替える場合には、PMPFIL bit を “0”にし
た後、モードの切り替えを行って下さい。
ADC
1st Order
DAC
自動風切音
フィルタ
HPF1
MIC
感度補正
DVOL/
SMUTE
Mono/Stereo
切り替え
1st Order
1st Order
HPF2
LPF
Stereo
Emphasis
Gain
Compensation
4 Band
EQ
1 Band
ALC
EQ
(Volume)
Figure 37. 録音モード1 & 再生モード2のパス (default)
1st Order
ADC
HPF1
DVOL/
SMUTE
DAC
Mono/Stereo
切り替え
1 Band
EQ
ALC
(Volume)
4 Band
EQ
Gain
Compensation
Stereo
Emphasis
1st Order
1st Order
LPF
HPF2
Figure 38. 録音モード2 & 再生モード1のパス
ADC
DAC
1st Order
HPF1
DVOL/
SMUTE
Mono/Stereo
切り替え
Figure 39. 録音モード2 & 再生モード2のパス
ADC
DAC
1st Order
HPF1
MIC
感度補正
DVOL/
SMUTE
Mono/Stereo
切り替え
自動風切音
フィルタ
1st Order
1st Order
HPF2
LPF
Stereo
Emphasis
Gain
Compensation
4 Band
EQ
ALC
(Volume)
1 Band
EQ
PFVOL
Figure 40. ループバックモードのパス
014008541-J-01
2015/09
- 45 -
[AK4951]
■
ディジタルHPF1
ADCにはDCオフセットキャンセル用の1次のHPFを内蔵しており、HPF1のカットオフ周波数はHPFC1-0
bitsで選択することができます。また、HPFAD bit によりHPF1をON/OFFすることができます(HPF ON
推奨)。カットオフ周波数(fc)はサンプリング周波数(fs)に比例し、初期値は3.7Hz (@fs= 48kHz)です。
■
fc
fs=8kHz
fs=16kHz
0.62Hz
1.2Hz
2.47Hz
4.9Hz
19.7Hz
39.5Hz
39.5Hz
78.9Hz
Table 28. HPF1 カットオフ周波数
HPFC1 bit
HPFC0 bit
0
0
1
1
0
1
0
1
fs=48kHz
3.7Hz
14.8Hz
118.4Hz
236.8Hz
(default)
マイク感度補正機能
AK4951はMGR7-0 bits にて、Muteを含むリニアステップでRchのマイクゲインを補正することができま
す。MGR7-0 bitはPMADR bit = “0” または PMPFIL bit = “0”のときに設定してください。
MGR7-0 bits
00H
01H
02H
:
7EH
7FH
80H
81H
82H
:
FDH
FEH
FFH
MG_DATA
GAIN (dB)
計算式
-
0
Mute
1
-42.144
2
-36.124
:
:
126
-0.137
127
-0.068
128
0.000
20 log10(MG_DATA/128) (default)
129
+0.068
130
+0.135
:
:
253
+5.918
254
+5.952
255
+5.987
Table 29. マイク感度補正ゲイン
014008541-J-01
2015/09
- 46 -
[AK4951]
■
自動風切音フィルタ
AK4951は自動風切音フィルタを内蔵しており、AHPF bitによりON/OFFすることが可能です。AHPF bit =
“1”の時、自動風切音フィルタが動作し、風切音を検出したら、風切音のレベルによって、風切音の抑圧
量を動的に調整します。AHPF bit = “0” の時、オーディオデータはスルーされます。SENC2-0 bitsで風
切音の検出感度、STG1-0 bitsで最大抑圧時の抑圧レベルが設定できます。SENC2-0 bits と STG1-0 bits
は AHPF bit = “0”または PMPFIL bit = “0”のときに設定してください。
SENC2-0 bits
感度レベル
000
0.5
弱
001
1.0
010
1.5
011
2.0
(default)
100
2.5
101
3.0
110
3.5
強
111
4.0
Table 30. 風切音の検出感度設定
STG1-0 bits
抑圧レベル
00
(default)
弱
弱
01
中1
10
中2
強
11
強
Table 31. 自動風切音フィルタの抑圧レベル
014008541-J-01
2015/09
- 47 -
[AK4951]
■ Digital Programmable Filter
回路
(1) High Pass Filter (HPF2)
1次のHPFで構成されます。係数を F1A13-0 bits 及び F1B13-0 bits により設定します。HPF2 はHPF bit
により ON/OFF することが可能です。 HPF2 がOFF の場合、オーディオデータが0dB でスルーされま
す。 係数の設定は、HPF bit = “0” または PMPFIL bit = “0” のとき行ってください。HPF = PMPFIL bits
= “1”の設定がレジスタに書き込まれ、4/fs(max)経過後、HPF2は動作を開始します。
fs: サンプリング周波数
fc: カットオフ周波数
レジスタ設定 (Note 40)
HPF: F1A[13:0] bits =A, F1B[13:0] bits =B
(MSB=F1A13, F1B13; LSB=F1A0, F1B0)
1  1 / tan (fc/fs)
1 / tan (fc/fs)
A=
,
B=
1 + 1 / tan (fc/fs)
1 + 1 / tan (fc/fs)
伝達関数
1  z 1
H(z) = A
1 + Bz 1
ただし、カットオフ周波数は以下の範囲内で設定してください。
fc/fs  0.0001 (fc min = 4.8Hz at 48kHz)
(2) Low Pass Filter (LPF)
1次のLPF です。係数を F2A13-0 bits および F2B13-0 bits により設定します。LPF bit により ON/OFF
することが可能です。 LPF がOFF の場合、オーディオデータが0dB でスルーされます。 係数の設定
は、LPF bit = “0” または PMPFIL bit = “0” のとき行ってください。LPF = PMPFIL bits = “1”の設定がレ
ジスタに書き込まれ、4/fs(max)経過後、LPFは動作を開始します。
fs: サンプリング周波数
fc: カットオフ周波数
レジスタ設定 (Note 40)
LPF: F2A[13:0] bits =A, F2B[13:0] bits =B
(MSB=F2A13, F2B13; LSB=F2A0, F2B0)
1  1 / tan (fc/fs)
1
A=
,
1 + 1 / tan (fc/fs)
B=
1 + 1 / tan (fc/fs)
伝達関数
1 + z 1
H(z) = A
1 + Bz 1
ただし、カットオフ周波数は以下の範囲内で設定してください。
fc/fs  0.05 (fc min = 2400Hz at 48kHz)
014008541-J-01
2015/09
- 48 -
[AK4951]
(3) ステレオ感強調フィルタ(FIL3)
ステレオマイク録音したデータのステレオ感を強調、または、再生データを 3D 強調するためのフィル
タです。係数を F3A13-0, F3B13-0 bits により設定します。また、FIL3 はF3AS bit = “0” のとき High Pass
Filter (HPF)、F3AS bit = “1” のとき Low Pass Filter (LPF) となります。FIL3 bit により ON/OFF するこ
とが可能です。 ステレオ感強調フィルタ がOFF の場合、オーディオデータが0dB でスルーされます。
係数の設定は、FIL3 bit = “0” またはPMPFIL bit = “0” のとき行ってください。FIL3は、FIL3 = PMPFIL bits
= “1”の設定がレジスタに書き込まれ、4/fs(max)経過後、動作を開始します。
1) FIL3をHPFに設定する場合
fs: サンプリング周波数
fc: カットオフ周波数
K : ゲイン[dB] (0dB  K  10dB)
レジスタ設定 (Note 40)
FIL3: F3AS bit = “0”, F3A[13:0] bits =A, F3B[13:0] bits =B
(MSB=F3A13, F3B13; LSB=F3A0, F3B0)
1  1 / tan (fc/fs)
1 / tan (fc/fs)
A = 10K/20 x
,
B=
1 + 1 / tan (fc/fs)
1 + 1 / tan (fc/fs)
伝達関数
1  z 1
H(z) = A
1 + Bz 1
ただし、カットオフ周波数は以下の範囲内で設定してください。
fc/fs ≧ 0.0001(fc min =4.8Hz @fs=48kHz)
2) FIL3をLPFに設定する場合
fs: サンプリング周波数
fc: カットオフ周波数
K: ゲイン[dB] (0dB  K  10dB)
レジスタ設定 (Note 40)
FIL3: F3AS bit = “1”, F3A[13:0] bits =A, F3B[13:0] bits =B
(MSB=F3A13, F3B13; LSB= F3A0, F3B0)
1  1 / tan (fc/fs)
1
A = 10K/20 x
,
1 + 1 / tan (fc/fs)
B=
1 + 1 / tan (fc/fs)
伝達関数
1 + z 1
H(z) = A
1 + Bz 1
ただし、カットオフ周波数は以下の範囲内で設定してください。
fc/fs ≧ 0.0001(fc min =4.8Hz @fs=48kHz)
014008541-J-01
2015/09
- 49 -
[AK4951]
(4) ゲイン補正
ステレオ感強調フィルタで発生した減衰や F特の偏りを補正するためフィルタです。Equalizer (EQ0) と
ゲイン(0dB/+12dB/+24dB) で構成されます。EQ0 の係数を E0A15-0 bits, E0B13-0 bits, E0C15-0 bitsで、
ゲインをGN1-0 bits (Table 32)で設定します。 EQ0 は、EQ0 bit により ON/OFF することが可能です。
EQ0 がOFF 、かつ、ゲインが 0dB のとき、オーディオデータが0dB でスルーされます。 EQ0 の係
数の設定は、EQ0 bit = “0”または PMPFIL bit = “0” のとき行ってください。EQ0は、EQ0 = PMPFIL bits =
“1”の設定がレジスタに書き込まれ、4/fs(max)経過後、動作を開始します。
fs: サンプリング周波数
fc1: 極の周波数
fc2: 零点の周波数
K: ゲイン[dB] (最大+12dBまで設定できます。)
レジスタ設定 (Note 40)
E0A[15:0] bits =A, E0B[13:0] bits =B, E0C[15:0] bits =C
(MSB=E0A15, E0B13, E0C15; LSB=E0A0, E0B0, E0C0)
A = 10K/20 x
1  1 / tan (fc1/fs)
1 + 1 / tan (fc2/fs)
,
1 + 1 / tan (fc1/fs)
B=
,
1  1 / tan (fc2/fs)
C =10K/20 x
1 + 1 / tan (fc1/fs)
1 + 1 / tan (fc1/fs)
伝達関数
A + Cz 1
H(z) =
1 + Bz 1
Gain[dB]
K
fc1
fc2
Frequency
(Note) 黒線: 概略の特性、赤線: 実際の特性
Figure 41. EQ0 の周波数特性
GN1 bit
GN0 bit
Gain
0
0
0dB
(default)
0
1
+12dB
1
x
+24dB
Table 32. Gain部のゲイン設定 (x: Don’t care)
014008541-J-01
2015/09
- 50 -
[AK4951]
(5) 4バンドの Equalizer & ALC後の1バンドEqualizer
5 バンドの Equalizerとして使用することや、ノッチフィルタとして使用することが可能です。4バンド
の Equalizer (EQ2 ~ EQ5) を独立にEQ2 bit ~ EQ5 bit で ON/OFF することが可能です。ALCの後の
Equalizer (EQ1) はEQ1 bit でON/OFFをコントロールします。Equalizer がOFF の場合、オーディオデ
ータが0dB でスルーされます。 また、EQ1 の係数を E1A15-0 bits, E1B15-0 bits, E1C15-0 bits で、EQ2 の
係数を E2A15-0 bits, E2B15-0 bits, E2C15-0 bits で、EQ3 の係数を E3A15-0 bits, E3B15-0 bits, E3C15-0
bits で、EQ4 の係数を E4A15-0 bits, E4B15-0 bits, E4C15-0 bits で, EQ5 の係数を E5A15-0 bits, E5B15-0
bits, E5C15-0 bits で設定します。各EQの係数の設定には、設定するEQnに対応するEQn bitが “0”のとき、
またはPMPFIL bit = “0”のとき行ってください。EQ1 ~EQ5は、EQn (n=1, 2, 3, 4 or 5) = PMPFIL bits = “1”
の設定がレジスタに書き込まれ、4/fs(max)経過後、動作を開始します。
EQ2~5 には後段に個別ゲイン(EQ2G ~ EQ5G)が搭載されています。EQCn bit(n =2~5) = “1”にすること
でEQnG5-0 bits(n = 2~5)の設定が反映されます。EQnG5-0 bits, EQCn bit (n=2~5) の設定は動作中(EQn =
PMPFIL bit = “1”) でも変更可能です。
fs: サンプリング周波数
fo1 ~ fo5: 中心周波数
fb1 ~ fb5: 中心周波数からのゲイン差が 3dB の 帯域幅
K1 ~ K5 : ゲイン (1  Kn < 3)
レジスタ設定 (Note 40)
EQ1: E1A[15:0] bits =A1, E1B[15:0] bits =B1, E1C[15:0] bits =C1
EQ2: E2A[15:0] bits =A2, E2B[15:0] bits =B2, E2C[15:0] bits =C2
EQ3: E3A[15:0] bits =A3, E3B[15:0] bits =B3, E3C[15:0] bits =C3
EQ4: E4A[15:0] bits =A4, E4B[15:0] bits =B4, E4C[15:0] bits =C4
EQ5: E5A[15:0] bits =A5, E5B[15:0] bits =B5, E5C[15:0] bits =C5
(MSB=E1A15, E1B15, E1C15, E2A15, E2B15, E2C15, E3A15, E3B15, E3C15, E4A15, E4B15,
E4C15, E5A15, E5B15, E5C15 ; LSB= E1A0, E1B0, E1C0, E2A0, E2B0, E2C0, E3A0, E3B0, E3C0,
E4A0, E4B0, E4C0, E5A0, E5B0, E5C0)
1  tan (fbn/fs)
2
tan (fbn/fs)
An = Kn x
, Bn = cos(2 fon/fs) x
1 + tan (fbn/fs)
,
1 + tan (fbn/fs)
Cn =
1 + tan (fbn/fs)
(n = 1, 2, 3, 4, 5)
伝達関数
H(z) = {1 + G2 x h2(z) + G3 x h3(z) + G4 x h4(z) + G5 x h5(z)} x {1+ h1(z) }
(G2, 3, 4, 5 = 1 or G)
1  z 2
hn (z) = An
1 Bnz 1 Cnz 2
(n = 1, 2, 3, 4, 5)
ただし、中心周波数は以下の範囲内で設定してください。
0.003 < fon / fs < 0.497
K(ゲイン)を “-1” に設定したとき、Equalizer はノッチフィルタとなります。EQ2 ~ EQ5をノッチフィル
タとして使用するとき、EQ2~EQ5間のバンドとの中心周波数が近い場合、実際のノッチフィルタの中心
周波数が上記の計算式からずれを生じます。評価ボードに添付されるコントロールソフトに中心周波数
補正機能および周波数特性確認機能がありますので、このソフトを使用して中心周波数の補正および周
波数特性の確認を行ってください。
014008541-J-01
2015/09
- 51 -
[AK4951]
Note 40. [上式により算出されたフィルタ係数を実数から2進数(2の補数)へ変換する手順]
X=(上式により算出された実数のフィルタ係数) x 213
このXの小数点以下を四捨五入した整数値を2進数(2の補数)に変換して下さい。
各フィルタ係数設定レジスタのMSBは符号ビットです。
OUT
IN
EQC2 bit = “0”
EQ2
EQC2 bit = “1”
EQ2 Gain (EQ2G5-0 bits)
EQC3 bit = “0”
EQ3
EQC3 bit = “1”
EQ3 Gain (EQ3G5-0 bits)
EQC4 bit = “0”
EQ4
EQC4 bit = “1”
EQ4 Gain (EQ4G5-0 bits)
EQC5 bit = “0”
EQ5
EQC5 bit = “1”
EQ5 Gain (EQ5G5-0 bits)
Figure 42. 4-Band EQの構成図
EQG_DATA
Gain [dB]
計算式
255
0
251
-0.17
247
-0.31
20 log10 (EQG_DATA/256)
:
:
11
-27.34
7
-31.26
0
MUTE
Table 33. EQnゲイン設定 (n=2, 3, 4, 5)
EQnG5-0 bits
3FH
3EH
3DH
:
02H
01H
00H
EQnG5-0 bits = 3FH ~ 00H までの遷移時間
設定値
fs=8kHz時
fs=48kHz時
256/fs
32ms
5.3ms
2048/fs
256ms
42.7ms
8192/fs
1024ms
170.7ms
16384/fs
2048ms
341.3ms
Table 34. EQnゲインの遷移時間の設定 (n=2,3,4,5)
(default)
EQnT1-0 bits
00
01
10
11
014008541-J-01
(default)
2015/09
- 52 -
[AK4951]
共通ゲインのシーケンス
<ノイズ発生時>
IN
OUT
EQCn bit = “0”
EQn
EQCn bit = “1”
EQn Gain (EQnG5-0 bits)
(ノイズが続くことを想定)
(1) EQCn bit の設定“1” “0” (パスの設定)。ゲインは瞬時に切り替わります。
(2) EQnT1-0 bits の設定 “xx” “00” (遷移時間の設定)。
(3) EQnG5-0 bits の設定“xxH” “3FH” (ゲイン設定、0dB に設定) 。
<ノイズ停止時>
IN
OUT
EQCn bit = “0”
EQn
EQCn bit = “1”
EQn Gain (EQnG5-0 bits)
(4) EQCn bit の設定“0” “1” (パスの設定)、EQnT1-0 bitsの設定
(遷移時間の設定、ノイズ停止時は遷移時間を遅くします。) (Note 41)
(5) EQnG5-0 bits の設定(ゲイン設定)
この時、EQn の Gain が EQnT1-0 bits で設定した遷移時間で切り替わります。
Note 41. EQC2~ 5 のパス設定(EQC2-5 bits) を“0”→“1”に切り替える場合は、ゲインが0dBに遷移した後
に行って下さい。ゲインが0dB遷移前に切り替えるとボツ音が発生する可能性があります。
014008541-J-01
2015/09
- 53 -
[AK4951]
■ ALC動作
ALCブロックにより、ALC動作が行われます。ADCPF bit = “1” のとき録音パスに対して、ADCPF bit =
“0”のとき再生パスに対して、ALC 動作が行われます。ALC bit でALC動作の ON/OFFをコントロール
します。
ALCは以下のブロックで構成され、EQ後のLevel検出2にてALCリミッタ検出レベル、ALCリカバリ待機
カウンタリセットレベルを判定します。また、Level検出1にてクリップ検出レベル(+0.53dBFS)を判定し
ます。
ALC
Control
Level
検出 2
EQ
Level
検出 1
Output
Input
Volume
Figure 43. ALC ブロック
EQの極の周波数(fc1)、零点の周波数(fc2)はEQFC1-0 bitsの設定で決まります。サンプリング周波数に応
じてALCEQ1-0 bitsを設定してください。ALCEQがOFF (ALCEQN bit = “1”)のとき、Level検出はALCEQ
をスルーすることができます。
EQFC1-0 bits
00
01
10
11
極の周波数(fc1)
零点の周波数(fc2)
150Hz @ fs=12kHz
100Hz @ fs=12kHz
150Hz @ fs=24kHz
100Hz @ fs=24kHz
150Hz @ fs=48kHz
100Hz @ fs=48kHz
N/A
Table 35. ALCEQ周波数設定 (EQFC1-0 bits, N/A: Not available)
Sampling Frequency Range
8kHz ≤ fs ≤ 12kHz
12kHz < fs ≤ 24kHz
24kHz < fs ≤ 48kHz
(default)
[ ALCEQ: 一次 zero pole high pass filter ]
Gain
[dB]
0dB
-3.5dB
100Hz
(fc2)
150Hz
(fc1)
Frequency
[Hz]
Note 42. 黒線: 概略の特性、赤線: 実際の特性
Figure 44. ALCEQ周波数特性 (fs = 48kHz時)
014008541-J-01
2015/09
- 54 -
[AK4951]
1. ALCリミッタ動作
ALCリミッタ動作ではLch, Rchの出力レベルのどちらか一方でもALCリミッタ検出設定レベル(Table 36)
を越えた場合、VOL値(L/R共通)を自動的にALCリミッタ検出レベル以下に減衰させます。このときリミ
ッタ量は、出力レベルに依存します(Table 37)。ボリュームの変更は、1 サンプリング毎にTable 37で示
した値で VOL値(L/R共通)で自動的に減衰させます(一回リミッタ動作に移行すると、この減衰動作は
16回繰り返されます)。
減衰動作終了後でもALC bitを “0”にしない限り、再び出力レベルがALCリミッタ検出レベルを越えれ
ば、この減衰動作は繰り返されます。
LMTH2 LMTH1 LMTH0
ALCリミッタ検出レベル
bit
bit
bit
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
ALCリカバリ待機カウンタ
リセットレベル
0
ALC Output  2.5dBFS
2.5dBFS > ALC Output  4.1dBFS
1
ALC Output  2.5dBFS
2.5dBFS > ALC Output  3.3dBFS
0
ALC Output  4.1dBFS
4.1dBFS > ALC Output  6.0dBFS
1
ALC Output  4.1dBFS
4.1dBFS > ALC Output  5.0dBFS
0
ALC Output  6.0dBFS
6.0dBFS > ALC Output  8.5dBFS
1
ALC Output  6.0dBFS
6.0dBFS > ALC Output  7.2dBFS
0
ALC Output  8.5dBFS
8.5dBFS > ALC Output  12.0dBFS
1
ALC Output  8.5dBFS
8.5dBFS > ALC Output  10.1dBFS
Table 36. ALC リミッタ検出レベル/リカバリ待機カウンタリセットレベル
(default)
出力レベル
ATT量 [dB]
0.38148
+0.53dBFS ≤ 出力レベル(*)
0.06812
–1.16dBFS ≤ 出力レベル < +0.53dBFS
0.02548
LM-LEVEL ≤ 出力レベル < –1.16dBFS
(*) 次に出力するデータで比較
Table 37. ALC リミッタATT量
014008541-J-01
2015/09
- 55 -
[AK4951]
2. ALCリカバリ動作
ALCリカバリ動作は、WTM1-0 bitsで設定された時間(Table 38)待機を行い、この間、出力信号がALCリ
カバリ待機カウンタリセットレベルの下限(Table 36)を越すことがなければALCリカバリ動作を行いま
す。このALCリカバリ動作は設定された基準レベル(Table 40) まで1サンプリング毎にRGAIN2-0 bitsで設
定した値(Table 39)だけVOL値(L/R共通)を自動的に増加させます。VOL値が基準レベル (REF値)に達し
た場合、VOL値の増加は行いません。レベルが低いときのリカバリ速度を相対的に速くするため、ピー
ク値が-12dBFSを超えた場合、リカバリ速度を遅くする処理を入れています。
また、ALCリカバリ待機中に
(リカバリ待機カウンタリセットレベル)  Output Signal < (リミッタ検出レベル)
となっている場合、待機タイマはリセットされます。そのため、
(リカバリ待機カウンタリセットレベル) > Output Signal
となった時から、待機時間のカウントが開始されます。
また、ALC動作はインパルス性のノイズにも対応したALCになっています。FRN bit = “0”の時、インパ
ルス性のノイズが入力されると、通常のリカバリ動作よりも早いサイクルでリカバリ動作(ファストリカ
バリ動作)を行います。例えば、マイクロフォンに瞬間的に大きな音が入力された場合、この動作により
大きな音に埋もれた小信号を改善することができます。ファストリカバリ動作の速さは、RFST1-0 bits
により設定します(Table 41)。FRN bit = “1”の時、インパルス性のノイズが入力されても、ファストリカ
バリ動作は行われません。ファストリカバリ時のリミッタ量はFRATT bitにより設定します(Table 42)。
WTM1
bit
0
0
1
1
WTM0
bit
0
1
0
1
ALCリカバリ周期
8kHz
16kHz
128/fs
16ms
8ms
256/fs
32ms
16ms
512/fs
64ms
32ms
1024/fs
128ms
64ms
Table 38. ALCリカバリ待機時間の設定
GAIN切替え
タイミング
0
0.00424
1/fs
1
0.00212
1/fs
0
0.00106
1/fs
1
0.00106
2/fs
0
0.00106
4/fs
1
0.00106
8/fs
0
0.00106
16/fs
1
0.00106
32/fs
Table 39. ALC リカバリゲイン量の設定
RGAIN2 bit RGAIN1 bit RGAIN0 bit
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
48kHz
2.7ms
5.3ms
10.7ms
21.3ms
(default)
GAIN量[dB]
014008541-J-01
(default)
2015/09
- 56 -
[AK4951]
REF7-0 bits
GAIN [dB]
Step
F1H
+36.0
F0H
+35.625
EFH
+35.25
:
:
E1H
+30.0
(default)
:
:
0.375 dB
92H
+0.375
91H
0.0
90H
–0.375
:
:
06H
–52.125
05H
–52.5
04H~00H
MUTE
Table 40. ALCリカバリ動作時の基準値設定
RFST1-0 bits ファストリカバリゲイン量 [dB]
00
0.0032
(default)
01
0.0042
10
0.0064
11
0.0127
Table 41. ファストリカバリ速度設定 (FRN bit = “0”)
ATT切り替え
タイミング
-0.00106
4/fs
(default)
0
-0.00106
16/fs
1
Table 42. ファストリカバリ基準ボリュームATT量の設定
FRATT bit
ATT量 [dB]
3. ALC 動作時のボリューム値
ALC 動作時の現在のボリューム値が VOL7-0 bits に反映されます。VOL7-0 bits をリードすることによ
り0.75dB 単位で現在のボリューム値を確認することが可能です。
VOL7-0 bits
GAIN [dB]
FFH
+36.0 ≤ Gain
FEH
+35.25 ≤ Gain < +36.0
FCH
+34.5 ≤ Gain < +35.25
FAH
+33.75≤ Gain < +34.5
:
:
A2H
+0.75 ≤ Gain < +1.5
A0H
0.0 ≤ Gain < +0.75
9EH
-0.75 ≤ Gain < 0.0
:
:
12H
-53.25 ≤ Gain < -52.5
10H
-72 ≤ Gain < -53.25
00H
MUTE
Table 43. ALC現在のボリューム値
014008541-J-01
2015/09
- 57 -
[AK4951]
4. ALC設定例
Table 44、Table 45 は、それぞれ録音パス、再生パスの場合のALC設定例です。
Register Name
Comment
LMTH2-0
FRN
WTM1-0
REF7-0
IVL7-0,
IVR7-0
RGAIN2-0
RFST1-0
Limiter detection Level
Fast Recovery mode
Recovery waiting period
Maximum gain at recovery operation
Data
010
0
01
E1H
Gain of IVOL
E1H
Recovery GAIN
Fast Recovery GAIN
000
11
EQFC1-0
ALCEQN
ALC
Comment
LMTH2-0
FRN
WTM1-0
REF7-0
IVL7-0,
IVR7-0
RGAIN2-0
RFST1-0
Limiter detection Level
Fast Recovery mode
Recovery waiting period
Maximum gain at recovery operation
Data
010
0
01
A1H
Gain of IVOL
91H
Recovery GAIN
Fast Recovery GAIN
000
11
ALCEQN
ALC
+30dB
0.00424dB
0.0127dB
fc1=100Hz,
ALC EQ Frequency
00
fc2=67Hz
ALC EQ disable
0
Enable
ALC enable
1
Enable
Table 44. ALC設定例(録音パス)
Register Name
EQFC1-0
fs=8kHz
Operation
4.1dBFS
Enable
32ms
+30dB
fs=8kHz
Operation
4.1dBFS
Enable
32ms
+6dB
0dB
0.00424dB
0.0127dB
fc1=100Hz,
ALC EQ Frequency
00
fc2=67Hz
ALC EQ disable
0
Enable
ALC enable
1
Enable
Table 45. ALC設定例(再生パス)
014008541-J-01
Data
010
0
11
E1H
fs=48kHz
Operation
4.1dBFS
Enable
21.3ms
+30dB
E1H
+30dB
011
00
0.00106dB (2/fs)
0.0032dB
fc1=150Hz,
fc2=100Hz
Enable
Enable
10
0
1
Data
010
0
11
A1H
fs=48kHz
Operation
4.1dBFS
Enable
21.3ms
+6dB
91H
0dB
011
00
0.00106dB (2/fs)
0.0032dB
fc1=150Hz,
fc2=100Hz
Enable
Enable
10
0
1
2015/09
- 58 -
[AK4951]
5. ALC動作設定手順例
ALC動作中は、以下のビットへの変更を禁止します。これらのビットを変更する場合は、ALC動作を終
了(ALC bit = “0”)してから行って下さい。また、ALC動作終了時はIVOL設定値までソフト遷移します。
再度ALCを動作させる際は遷移時間を待ってからALC動作を有効にすることを推奨します。
LMTH2-0, WTM1-0, RGAIN2-0, REF7-0, RFST1-0, EQFC1-0, FRATT, FRN, ALCEQN の各ビット
Example:
Recovery Waiting Period = [email protected]
Recovery Gain = 0.00106dB (2/fs)
Fast Recovery Gain = 0.0032dB
Maximum Gain = +30.0dB
Gain of IVOL = +30.0dB
Limiter Detection Level = 4.1dBFS
EQFC1-0 bits = “10”
ALCEQN bit = “0”
FRATT bit = “0”
FRN bit = “0”
ALC bit = “1”
Manual Mode
WR (FRATT= “0”, FRN = “0”)
(1) Addr=09H, Data=00H
WR (EQFC1-0, WTM1-0, RFST1-0)
(2) Addr=0AH, Data=6CH
WR (REF7-0)
(3) Addr=0CH, Data=E1H
WR (IVL/R7-0)
* The value of IVOL should be
the same or smaller than REF’s
WR (ALCEQN = “0”, ALC = “1”, RGAIN2-0, LMTH2-0)
(4) Addr=0DH&0EH, Data=E1H
(5) Addr=0BH, Data=2EH
ALC Operation
WR: Write
Figure 45. ALC動作設定手順例 (録音パス)
014008541-J-01
2015/09
- 59 -
[AK4951]
■
入力ディジタルボリューム (マニュアルモード時)
ADCPF bit = “1” のとき、ALC bit = “0” にすることでALCブロックは入力用のディジタルボリューム(マ
ニュアルモード)となります。このモードは以下の場合に使用します。
1. リセット解除後、ALC動作に関するレジスタ設定(LMTHなど)を行う場合。
2. サンプリング周波数の変更に伴い、リミッタ/リカバリ周期などALC動作に関するレジスタ変
更を行う場合。
3. 入力ディジタルボリュームをマニュアルボリュームとして使用する場合。
入力ディジタルボリュームのゲイン量はIVL7-0, IVR7-0 bitsで設定します(Table 46)。IVOLC bit = “0” の
とき、Lch , Rch のボリュームは独立にそれぞれ IVL7-0, IVR7-0 bits でコントロールします。IVOLC bit
= “1” のとき、Lch , Rch のボリュームは共通に IVL7-0 bits でコントロールします。
また、ATT設定間はソフト遷移します。従って、遷移中にスイッチングノイズは発生しません。遷移ス
テップはIVTM bitで設定します(Table 47)。IVTM bit = “1” のとき、F1H(+36dB)から05H(-52.5dB)までに
は944/fs([email protected]=48kHz)かかります。05H(-52.5dB)から00H(MUTE)までの動作は、IVTM bit の設定で
72dBまで遷移した後にMUTEします。
IVL7-0 bits
GAIN (dB)
Step
IVR7-0 bits
F1H
+36.0
F0H
+35.625
EFH
+35.25
:
:
E2H
+30.375
E1H
+30.0
(default)
E0H
+29.625
0.375dB
:
:
92H
+0.375
91H
0.0
90H
0.375
:
:
06H
52.125
05H
52.5
04H~00H
MUTE
Table 46. 入力ディジタルボリュームの設定値
IVTM bit
0
1
IVL/R7-0 bits = F1Hから05Hまでの遷移時間
設定値
fs=8kHz時
fs=48kHz時
236/fs
29.5ms
4.9ms
944/fs
118ms
19.7ms
Table 47. 入力ディジタルボリュームの遷移時間設定
(default)
PMPFIL bit = “0” のときにIVL7-0, IVR7-0 bitsに書き込みを行うと、PMPFIL bit = “1”に書き換えてから、
その設定値でIVOLが動作を開始します。
014008541-J-01
2015/09
- 60 -
[AK4951]
■ Sidetone用ディジタルボリューム
Programmable Filter出力からDACへ入力される信号に4 stepのディジタルボリューム(PFVOL)を内蔵しま
す。
PFVOL1-0 bits
Gain
00
0dB
(default)
01
-6dB
10
-12dB
11
-18dB
Table 48. Sidetone用ディジタルボリューム
■ DAC入力信号切り替え
PFDAC1-0 bits の設定により、DACに入力される信号を選択またはミキシングすることが可能です。
PFDAC1 PFDAC0
bit
bit
0
0
0
1
1
0
1
1
DAC Lch Input Signal
DAC Rch Input Signal
SDTI Lch
SDTI Rch
PFVOL Lch Output
PFVOL Rch Output
[(SDTI Lch) + (PFVOL Lch)]/2 [(SDTI Rch) + (PFVOL Rch)]/2
N/A
N/A
Table 49. DAC入力信号の切り替え (N/A: Not available)
(default)
■ DACモノラル/ステレオ切り替え
MONO1-0 bits の設定により、DACに入力されるADCの出力もしくはSDTIからの信号をモノラル信号
[(L+R)/2]に変換し、モノラルミキシングすることが可能です。
MONO1 bit
0
0
1
1
■
DAC Lch
DAC Rch
Output Signal
Output Signal
0
Lch
Rch
1
Lch
Lch
0
Rch
Rch
1
(Lch+Rch)/2
(Lch+Rch)/2
Table 50. DAC入力のモノラル/ステレオ切り替え
MONO0 bit
(default)
出力ディジタルボリューム
AK4951はMUTEを含む0.5dBステップ、205レベルのディジタル出力ボリューム(DVL/R)を内蔵します。
このボリュームはDACの前段にあり、入力データを+12dBから89.5dBまで減衰、またはミュートします。
DVOLC bit を “1” (default)にすると、DVL7-0 bitsでLch, Rchのボリュームを同時にコントロールできま
す。DVOLC bit が “0”の場合、Lch, Rchのボリュームは独立にコントロール出来ます。また、ATT設定
間の遷移はスイッチングノイズを軽減するため 816/fs, 204/fsでソフト遷移します。遷移ステップは
DVTM bitで設定します。DVTM bit = “0”のとき、00H(+12.0dB)からCCH(MUTE)までには816/fs (17.0ms
@fs=48kHz)かかります。
014008541-J-01
2015/09
- 61 -
[AK4951]
DVL7-0 bits
Gain
Step
DVR7-0 bits
00H
+12.0dB
01H
+11.5dB
02H
+11.0dB
:
:
0.5dB
18H
0dB
(default)
:
CAH
89.0dB
CBH
89.5dB
CCH~FFH
Mute ( )
Table 51. 出力ディジタルボリュームの設定値
DVTM
bit
0
1
■
DVL/R7-0 bits = 00HからCCHまでの遷移時間
設定値
fs=8kHz時
fs=48kHz時
816/fs
102ms
17.0ms
(default)
204/fs
25.5ms
4.3ms
Table 52. 出力ディジタルボリュームの遷移時間設定
ソフトミュート
DAC入力のディジタル部にソフトミュート機能を内蔵します。ソフトミュートはSMUTE bitでコントロ
ールできます。SMUTE bit を “1”にすると、DVTM bitで設定したサイクルで、入力データがその時点の
DVL/R7-0 bitsの設定値(ATT DATA)から (“0”)までアテネーションされます。 SMUTE bitを “0”にする
と状態が解除され、DVTM bitで設定したサイクルで、からATT DATAまで復帰します。ソフトミ
ュート開始後、までアッテネーションされる前に解除されるとアッテネーションが中断され、同じサ
イクルでATT DATA値まで復帰します。再生パスにおいて信号を止めずに信号源を切り替える場合など
に有効です。
SMUTE bit
ATT DATA
(1)
(1)
(3)
Attenuation
-
GD
(2)
GD
Analog Output
Figure 46. Soft Mute Function
(1) DVTM bitで設定したサイクルで入力データが (“0”)までアテネーションされます。ATT DATA =
+12dB (DVL/R7-0 bits = 00H)の場合、816/fs = 17ms @ fs =48kHz, DVTM bit = “0”です。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
(3) ソフトミュート開始後、までアッテネーションされる前に解除されるとアテネーションが中断さ
れ、同じサイクルで、DVL/R7-0 bitsで設定したボリューム値まで復帰します。
014008541-J-01
2015/09
- 62 -
[AK4951]
■ BEEP入力
PMBP bit = “1”の時、RIN3/BEEP pinから入力された信号は、PMSL = SPLSN bits = “1”の状態でBEEPS bit
を “1”にするとスピーカアンプ(LOSEL bit = “0”)、またはステレオライン出力(LOSEL bit = “1”)から出力
し、PMHPL or PMHPR bit = “1”の状態でBEEPH bitを “1”にするとヘッドフォンアンプから出力すること
ができます。BPLVL3-0 bitsでBEEP -Ampのゲイン値を設定し、スピーカアンプはSPKG1-0 bitsの設定に
従ってトータルのゲインが決まります。BEEP入力からヘッドフォンへ出力する場合、クロック供給が
なくても動作可能ですが、チャージポンプ回路を動作させるために内蔵オシレータをパワーアップ
(PMOSC bit = “1”)してください。
DACからヘッドフォン再生時に、BEEP-Ampからヘッドフォンアンプへの接続ON/OFFをソフト遷移す
ることにより、ボツ音を低減することができます。接続ON/OFF時の遷移時間はPTS1-0 bitsで設定します。
ソフト遷移のEnabla/DisableはMOFF bitで設定することができます。このbitが “1”のときソフト遷移は
Disableされ接続は瞬時にON/OFFされます。
PTS1 PTS0
ON/OFF Time
bit
bit
8kHz ≤ fs ≤ 24kHz
24kHz < fs ≤ 48kHz
0
0
64/fs
2.7~8ms
128/fs
2.7~5.3ms
0
1
128/fs
5.3~16ms
256/fs
5.3~10.7ms
1
0
256/fs
10.7~32ms
512/fs
10.7~21.3ms
1
1
512/fs
21.3~64ms
1024/fs
21.3~42.7ms
Table 53. BEEP ON/OFF Transition Time (MOFF bit = “0”)
(default)
BPVCM bit により、BEEP入力アンプのコモン電位を設定することができます(Table 54)。
BPVCM
BEEP入力アンプのコモン電位
bit
(typ)
0
1.15V
(default)
1
1.65V (Note 18, Note 43)
Note 18. BPVCM bit = “1”の時は、max AVDD Vppです。ただし、BEEP-Amp(BPLVL3-0 bitsで設定)通過後
の振幅が0.5Vpp以上の場合、クリップする可能性があります。
Note 43. BPVCM bit = “1” かつBEEP入力をスピーカに出力する場合は、SVDD=2.8V以上で使用してくだ
さい。
Table 54. BEEP入力アンプのコモン電位設定
入力されるBEEP音はBPLVL3-0 bitsでゲイン設定を行うことができます(Table 55)。
BPLVL3 bit
0
0
0
0
0
0
0
0
1
1
BPLV
BPLVL1 bit BPLVL0 bit BEEP Gain
L2 bit
0
0
0
0dB
0
0
1
6dB
0
1
0
12dB
0
1
1
18dB
1
0
0
24dB
1
0
1
30dB
1
1
0
33dB
1
1
1
36dB
0
0
0
39dB
0
0
1
42dB
Others
N/A
Table 55. BEEP出力Gain設定(N/A: Not available)
014008541-J-01
(default)
2015/09
- 63 -
[AK4951]
To MIC-Amp
RIN3/BEEP pin
BPLVL3-0 bits
“0”
BEEPH bit
“1”
PMBP bit
To Headphone-Amp
BEEPS bit
BEEP-Amp
To Speaker-Amp
or Lineout-Amp
Figure 47. Block Diagram of BEEP pin
014008541-J-01
2015/09
- 64 -
[AK4951]
■
チャージポンプ回路
AVDD pin に供給された電圧から、内部のチャージポンプ回路により負電源(VEE) を生成します。生成
された負電源は、ヘッドフォンアンプ用の電源として使用されます。 PMHPL or PMHPR bit = “1”の時、
チャージポンプ回路は動作します。必ず、PMVCM bit = “1”にしてください。チャージポンプ回路は、
システムクロックが入力されていない場合でも、PMOSC bit = “1”にすることで、内蔵オシレータでも動
作することが可能です。内蔵オシレータの発振周波数は typ 2.68MHz で、パワーアップ時間は typ 1.1μs
です。
チャージポンプ回路のパワーアップ時間は、max. 12.1 ms となります。ヘッドフォンアンプは、チャー
ジポンプ回路が立ち上がった後、立ち上がります。チャージポンプ動作周波数は、サンプリング周波数
(fs)または内蔵オシレータの発振周波数によって決まります。
■
ヘッドフォンアンプ (HPL/HPR pins)
ヘッドフォンアンプは DVDD pin に供給された電源を正電源として使用しますので、最大 150mA の供
給能力が必要です。また、負電源は AVDD pin に供給された電圧から内蔵のチャージポンプ回路で生成
し供給します。出力は VSS (0V)を中心にシングルエンドになっており、DC カット用のコンデンサは不
要です。負荷抵抗は min. 16です。
<ヘッドフォンアンプの外部回路>
接続するヘッドフォンの種類によって発振する可能性がありますので、発振防止回路(0.22μF±20%のコ
ンデンサと 33Ω±20%の抵抗)をつけてください。
HP-AMP
Headphone
DAC
0.22μ
16Ω
AK4951
33Ω
Figure 48. Headphone-Amp の外付け回路
PMHPL, PMHPR bits を “1”にするとヘッドフォン出力が可能になります。PMHPL, PMHPR bit を “0”に
することで、ヘッドフォンアンプを完全にパワーダウンすることができます。この時、HPL, HPR pin は
HPZ bit の状態で変わり、HPZ bit = “0”の時、VSS に 10Ω(typ)でプルダウンされ、HPZ bit = “1”の時、Hi-Z
となります。プルダウン状態でスピーカ出力をした際に、スピーカ出力からヘッドフォン出力へクロス
トークが発生する場合は、HPL, HPR pins を Hi-Z にすることで、クロストークを軽減することができま
す。また、HPZ bit の設定にかかわらず、ヘッドフォン出力のパワーアップ/パワーダウンが可能です。
ヘッドフォンアンプのパワーアップの時間は max. 34.2ms(内蔵オシレータ使用時: max. 66.2ms)で、パワ
ーダウンは瞬時に行われます。
PMVCM
bit
x
x
1
1
PMHPL/R
bits
0
0
1
1
HPZ bit
Mode
HPL/R pins
0
Power-down & Mute
Pull-down by 10 (typ)
1
Power-down
Hi-Z
0
Normal Operation
Normal Operation
1
Normal Operation
Normal Operation
Table 56. ヘッドフォン出力状態 (x: Don’t care)
014008541-J-01
(default)
2015/09
- 65 -
[AK4951]
■
スピーカアンプ (SPP/SPN pins, LOSEL bit = “0”)
LOSEL bit = “0”のとき、DAC から出力された信号をモノラル信号[(L+R)/2]に変換し、スピーカアンプに
入力します。このスピーカアンプは、BTL 接続によるモノラル出力で、SPKG1-0 bits にてゲインを調整
することができます。
スピーカアンプからの出力レベルは SVDD および SPKG1-0 bits により決まります。
SPK-Amp 出力レベル
(DAC 入力=0dBFS, SVDD=3.3V)
+6.4dB
3.37Vpp
(default)
+8.4dB
4.23Vpp (Note 44)
+11.1dB
5.33Vpp (Note 44)
8.47Vpp
11
+14.9dB
(AK4951EN: SVDD=5.0V; Note 44)
Note 44. 信号がクリップしないと仮定した場合の出力レベルです。実際には、DAC から 0dBFS の信号
が出力された場合、信号がクリップします。クリップさせないためには DVOL 等により DAC
からの出力レベルを下げて、SPK-Amp からの出力を 4.0Vpp 以下に抑える必要があります。
Table 57. SPK-Amp ゲイン
SPKG1-0
bits
00
01
10
ゲイン
<スピーカアンプのコントロールシーケンス>
PMSL bit でスピーカアンプを Power-up/down できます。LOSEL bit = “0” の時、PMSL bit が“0”の場合、
SPP, SPN pin は 100kΩ (typ)でプルダウンになります。LOSEL bit = “0” の状態で、PMSL bit に “1”を書き
込み、SLPSN bit を“0”にするとスピーカアンプはパワーセーブモードになります。この時、SPP pin は
Hi-Z、SPN pin は SVDD/2(AK4951EN), AVDD/2(AK4951EG)を出力します。
電源投入後、PDN pin を“L”から“H”に変更し、LOSEL bit = “0” の状態で、PMSL bit を“1”にすると、SPP,
SPN pin は パ ワ ー セ ー ブ モ ー ド で 立 ち 上 が り ま す 。 こ の 時 、 SPP pin は Hi-Z に 、 SPN pin は
SVDD/2(AK4951EN: Note 45), AVDD/2(AK4951EG)になりますが、パワーセーブモードで立ち上げると、
ポップノイズを低減させることができます。また、Power-down 時(PMSL bit=“0”)もパワーセーブモード
を経由することで、同様にポップノイズを低減させることができます。
Note 45. SVDD が 4.6V 以上の場合、SVDD/2 まで電位は上がりません。
PMSL bit
0
SLPSN bit
x
1
0
1
Mode
パワーダウン
SPP pin
Pull-down to VSS3
SPN pin
Pull-down to VSS3
(default)
SVDD/2 (AK4951EN: Note 45)
Hi-Z
パワーセーブ
AVDD/2 (AK4951EG)
通常動作
通常動作
通常動作
Table 58 スピーカアンプのモード設定 (x: Don’t care)
014008541-J-01
2015/09
- 66 -
[AK4951]
LOSEL bit
Don't care
"L"
PMSL bit
SLPSN bit
>1ms
SPP pin
>0ms
Hi-Z
Hi-Z
SVDD/2
(AVDD/2)
SPN pin
SVDD/2
(AVDD/2)
Figure 49. Power-up/Power-down Timing for Speaker-Amp
■
サーマルシャットダウン機能
スピーカ出力あるいはヘッドフォン出力のショート等により、デバイス内部が異常発熱した場合、自動
的にスピーカアンプあるいはチャージポンプ回路、ヘッドフォンアンプがパワーダウン(サーマルシャッ
トダウン)され、THDET bit が “1”になります。TSDSEL bit = “0” (default)の時、デバイスの温度が低下し
サーマルシャットダウンが解除されると、スピーカあるいはチャージポンプ回路、ヘッドフォンのパワ
ーダウンは自動的に解除され、THDET bit が “0”になります。TSDSEL bit = “1”の時、PDN pin によって
リセットをかけるまでは通常動作に復帰しません。
014008541-J-01
2015/09
- 67 -
[AK4951]
■
ステレオライン出力 (LOUT, ROUT pins, LOSEL bit = “1”)
LOSEL bit を “1”にすると、SPP/SPN pins はそれぞれ LOUT/ROUT pins になり、DAC の Lch, Rch 信号を
それぞれ LOUT, ROUT pin からシングルエンドで出力します。ステレオライン出力は、SVDD=2.8~3.5V
で動作することが可能です。AVDD と同じ電圧を供給してください。LOSEL = PMSL = SLPSN bits = “1”
の状態で、DACL bit を “0”にすると、出力は OFF となり、LOUT/ROUT pins はコモン電圧を出力しま
す。負荷抵抗は min. 10kです。LOSEL = SLPSN bits = “1” かつ PMSL bit = “0” にすると、パワーダウ
ン状態になり VSS3 に 100k (typ)でプルダウンされます。また、LOSEL bit = “1” かつ SLPSN bit = “0”
の状態で、PMSL bit でパワーダウンの ON/OFF を行うと、ON/OFF 時に発生するポップ音を低減する
ことができます。このとき、Figure 51 に示すように C カップル後、ラインアウトのラインを 22kの抵
抗でプルダウンしてください。立ち上がりおよび立ち下がりの時間は C=1μF, RL=10kのとき、最大
300ms です。ステレオライン出力は、LOSEL=PMSL=SLPSN bits = “1”でパワーアップ状態となります。
ステレオライン出力のゲインは LVCM1-0 bits で設定します。
“DACL bit”
“LVCM1-0 bits”
DAC Lch
LOUT pin
DAC Rch
ROUT pin
“BEEPS bit”
BEEP-amp
Figure 50. ステレオライン出力
PMSL bit
0
1
SLPSN bit
Mode
LOUT/ROUT pins
0
Fall-down to VSS3
パワーダウン
1
Pull-down to VSS3
パワーダウン
0
Rise up to Common Voltage
パワーセーブ
1
通常動作
通常動作
Table 59. ステレオライン出力のモード設定
LVCM1-0 bits
00
01
10
11
SVDD
コモン電位
Gain
(=AVDD)
(typ)
2.8 ~ 3.5V
0dB
1.3V
3.0 ~ 3.5V
+2dB
1.5V
2.8 ~ 3.5V
+2dB
1.3V
3.0 ~ 3.5V
+4dB
1.5V
Table 60. ステレオライン出力ゲイン設定
014008541-J-01
(default)
(default)
2015/09
- 68 -
[AK4951]
LOUT
ROUT
1F
220
External
Input
22k
Note 46. ステレオライン出力のポップ音低減回路の抵抗 22kΩ を大きくすると立ち上がり時間は長くな
りますが、ポップ音は小さくなりません。また、ライン出力のドライブ能力が min 10kΩ のた
め、22kΩ より小さくしないでください。
Figure 51. ステレオライン出力外付け回路例(ポップ音低減回路使用時)
[ステレオライン出力コントロールシーケンス(ポップ音低減回路使用時)]
(6)
(1)
LOSEL bit
(2)
(5)
PMSL bit
(3)
(4)
SLPSN bit
99%
Common Voltage
Normal Output
LOUT, ROUT pins
1%
Common Voltage
300 ms
300 ms
Figure 52. ステレオラインコントロールシーケンス(ポップ音低減回路使用時)
(1) ステレオライン出力に切り替えます。LOSEL bit = “1”
(2) パワーダウンを解除します。PMSL bit = “1”
LOUT, ROUT pins が立ち上がります。99%Common Voltage まで立ち上がり時間は C=1μF のと
き 200ms (max 300ms)です。
(3) LOUT, ROUT pins が立ち上がった後でパワーセーブモードを解除します。SLPSN bit = “1”
ステレオライン出力が可能になります。
(4) パワーセーブモードをON します。SLPSN bit = “0”
(5) パワーダウンに設定します。PMSL bit =“0”
LOUT, ROUT pins が立ち下がります。1%Common Voltage までの立ち下がり時間は C=1μF の
とき 200ms (max 300ms)です。
(6) Wait時間 (≥300ms) 後、ステレオライン出力を解除します。LOSEL bit = “0”
014008541-J-01
2015/09
- 69 -
[AK4951]
[ステレオライン出力コントロールシーケンス(SLPSN bit = “1”: ポップ音低減回路未使用時)]
(7)
(1)
LOSEL bit
(6)
(2)
PMSL bit
LOUT pin
ROUT pin
External Input
(3)
(3)
(4)
External MUTE
(5)
MUTE
Normal Operation
MUTE
Figure 53. ステレオライン出力コントロールシーケンス(SLPSN bit = “1”: ポップ音低減回路未使用時)
(1) ステレオライン出力に切り替えます。LOSEL bit = “1”
(2) ポップ音低減回路を無効にします。SLPSN bit = “1”
(3) パワーアップします。PMSL bit = “1”
LOUT, ROUT pins が立ち上がります。
(4) 外付けC, RLに依存して時定数が決まります。
(5) External Inputの電位が安定した後、External MUTEを解除します。
ステレオライン出力が可能になります。
(6) External MUTEをONします。
(7) パワーダウンします。PMSL bit = “0”
LOUT, ROUT pins が立ち下がります。
(8) Wait時間 (≥300ms) 後、ステレオライン出力を解除します。LOSEL bit = “0”
■
レギュレータブロック
AK4951はレギュレータを内蔵しています。AVDD pin に供給された電圧 typ 3.3V は、レギュレータを
介し、アナログブロック(MIC-amp, ADC, DAC, BEEP, Line-amp)へ typ 2.3Vとして供給されます。レギュ
レータは PMVCM bit = “1”で パワーアップ、PMVCM bit = “0”でパワーダウンします。ノイズ対策の
ため、REGFIL pin には対GNDに2.2µF ± 20%のコンデンサを実装して下さい。
AK4951
PMVCM bit = “1” で power-up
PMVCM bit = “0” で power-down
AVDD
Regulator
To Analog Block
typ 2.3V
REGFIL
2.2F ± 20%
Figure 54. Regulator Block
014008541-J-01
2015/09
- 70 -
[AK4951]
■
シリアルコントロールインタフェース
(1) I2C バスコントロールモード (AK4951EG: I2C pin = “H”)
AK4951のI2Cバスは、高速モード (max:400kHz) に対応しています。SDA, SCL pinsのプルアップ抵抗の
接続先はTVDD以上かつ6V以下にして下さい。
1. WRITE命令
I2Cバスモードにおけるデータ書き込みシーケンスはFigure 55に示されます。バス上のICへのアクセスに
は、最初に開始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを“H”から“L”
にすると、開始条件が作られます (Figure 61)。開始条件の後、スレーブアドレスが送信されます。この
アドレスは7ビットから構成され、8ビット目にはデータ方向ビット (R/W) が続きます。上位6ビットは
“001001”固定で、次の1ビットはアクセスするICを選ぶためのアドレスビット CAD0 pin (AK4951ENは、
CAD0 = “0”固定です。) により設定されます(Figure 56)。アドレスが一致した場合、AK4951は確認応答
(Acknowledge) を生成し、命令が実行されます。マスタは確認応答用のクロックパルスを生成し、SDA
ラインを解放しなければなりません(Figure 62)。R/W bitが“0”の場合はデータ書き込み、R/W bitが“1”の
場合はデータ読み出しを行います。
第2バイトはサブアドレス (レジスタアドレス) です。サブアドレスは8ビット、MSB firstで構成され、
上位1ビットは“0”固定です (Figure 57)。第3バイト以降はコントロールデータです。コントロールデー
タは8ビット、MSB firstで構成されます (Figure 58)。AK4951は、各バイトの受信を完了するたびに確認
応答を生成します。データ転送は、必ずマスタが生成する停止条件 (Stop Condition) によって終了しま
す。SCLラインが “H”の時にSDAラインを “L”から “H”にすると、停止条件が作られます (Figure 61)。
AK4951は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条
件を送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブ
アドレスに格納されます。アドレス“4FH”にデータを書き込んだ後、さらに次のアドレスに書き込んだ
場合にはアドレス“00H”にデータが書き込まれます。
クロックが“H”の間は、SDAラインの状態は一定でなければなりません。データラインが“H”と“L”の間
で状態を変更できるのは、SCLラインのクロック信号が“L”の時に限られます (Figure 63)。SCLラインが
“H”の時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。
014008541-J-01
2015/09
- 71 -
[AK4951]
S
T
A
R
T
SDA
S
S
T
O
P
R/W="0"
Slave
Address
Sub
Address(n)
Data(n)
A
C
K
A
C
K
Data(n+1)
Data(n+x)
A
C
K
A
C
K
A
C
K
P
A
C
K
Figure 55. I2C バスモードのデータ転送シーケンス
0
0
1
0
0
1
0
R/W
0
1
0
0
1
CAD0
R/W
A2
A1
A0
D2
D1
D0
(AK4951EN)
0
(AK4951EG)
Figure 56. 第 1 バイトの構成
0
A6
A5
A4
A3
Figure 57. 第 2 バイトの構成
D7
D6
D5
D4
D3
Figure 58. 第 3 バイト以降の構成
014008541-J-01
2015/09
- 72 -
[AK4951]
2. READ 命令
R/W bitが “1” の場合、AK4951はREAD動作を行います。指定されたアドレスのデータが出力された後、
マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次の
アドレスのデータを読み出すことができます。アドレス“4FH”のデータを読み出した後、さらに次のア
ドレスを読み出す場合にはアドレス“00H”のデータが読み出されます。
AK4951 はカレントアドレスリードとランダムリードの 2 つの READ 命令を持っています。
2-1. カレントアドレスリード
AK4951は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定さ
れたアドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次の
アドレス値を保持しています。例えば、最後にアクセス (READでもWRITEでも) したアドレスが “n”
であり、その後カレントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カ
レントアドレスリードでは、AK4951はREAD命令のスレーブアドレス (R/W bit = “1”) の入力に対して
確認応答を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したのち内部
カウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生成せず停止条件を
送ると、READ動作は終了します。
S
T
A
R
T
SDA
S
S
T
O
P
R/W="1"
Slave
Address
Data(n)
Data(n+1)
MA
AC
SK
T
E
R
A
C
K
Data(n+2)
MA
AC
S K
T
E
R
Data(n+x)
MA
AC
S K
T
E
R
MA
AC
SK
T
E
R
P
MN
AA
SC
T K
E
R
Figure 59. カレントアドレスリード
2-2. ランダムアドレスリード
ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレス
リードはREAD命令のスレーブアドレス (R/W bit = “1”) を入力する前に、ダミーのWRITE命令を入力す
る必要があります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブ
アドレス (R/W bit = “0”)、読み出すアドレスを順次入力します。AK4951がこのアドレス入力に対して確
認応答を生成した後、再送条件、READ命令のスレーブアドレス (R/W bit= “1”) を入力します。AK4951
はこのスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内
部アドレスカウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生成せ
ず停止条件を送ると、READ動作は終了します。
S
T
A
R
T
SDA
S
T
A
R
T
R/W="0"
Slave
S Address
Sub
Address(n)
A
C
K
Slave
S Address
A
C
K
S
T
O
P
R/W="1"
Data(n)
A
C
K
Data(n+1)
MA
AC
S K
T
E
R
Data(n+x)
MA
AC
SK
T
E
R
MA
AC
SK
T
E
R
P
MN
A A
SC
T K
E
R
Figure 60. ランダムアドレスリード
014008541-J-01
2015/09
- 73 -
[AK4951]
SDA
SCL
S
P
start condition
stop condition
Figure 61. 開始条件と停止条件
DATA
OUTPUT BY
TRANSMITTER
not acknowledge
DATA
OUTPUT BY
RECEIVER
acknowledge
SCL FROM
MASTER
2
1
8
9
S
clock pulse for
acknowledgement
START
CONDITION
Figure 62. I2C バスでの確認応答
SDA
SCL
data line
stable;
data valid
change
of data
allowed
Figure 63. I2C バスでのビット転送
014008541-J-01
2015/09
- 74 -
[AK4951]
(2) 3線シリアルコントロールモード (AK4951EGのみ対応)
データの読み出しは、READ bit = “1” に設定してから行って下さい。
1. アドレス毎のデータ書き込み、読み出しモード
アドレスにつき 1 データを書き込み、または読み出します。
レジスタ設定は3線式シリアルI/F pin (CSN, CCLK, CDTIO)で書き込み、または読み出しを行います。I/F
上のデータは16bit (Read/Write, Register address (MSB first, 7bits) と Control Data またはOutput Data
(MSB first, 8bits))で構成されます。データ送信側はCCLKの“”で各ビットを出力し、受信側は“”で取り
込みます。データの書き込みはCSNの“”で有効になります。データの読み出し時は、8bit目の CCLK “”
の後 (アドレス A0 bit の入力の後)、CDTIO pin は出力モードとなり、D7-D0 のデータを出力します。
但し、READ bit = “1” のときのみデータの読み出し機能が動作し、READ bit = “0” のときは、8bit目の
CCLK “” 以降も CDTIO pin は Hi-Z(入力) となります。 出力は CSN の “” で終了します。データ
出力時以外は CDTIO pin は Hi-Z となります。CCLKのクロックスピードは 5MHz (max) です。PDN
pin= “L”でレジスタの値はリセットされます。
CSN
0
CCLK
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15
“H” or “L”
CDTIO “H” or “L”
“H” or “L”
R/W A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
R/W:
A6-A0:
D7-D0:
“H” or “L”
READ/WRITE (“1”: WRITE, “0”: READ)
Register Address
Control data (Input) at Write Command
Output data (Output) at Read Command
Figure 64. シリアルコントロールインタフェースタイミング1
014008541-J-01
2015/09
- 75 -
[AK4951]
2. データ連続書き込みモード
A6-A0 で設定したアドレスから自動的にインクリメントしデータを連続で書き込みます。このモードは
読み出しには対応しておりません。0FH, 31Hアドレスでは書き込みデータが無視されます。
レジスタ設定は3線式シリアルI/F pin (CSN, CCLK, CDTIO)で書き込みを行います。I/F上のデータは
Read/Write, Register address (MSB first, 7bits) と Control Data またはOutput Data (MSB first, 8xN bits)で構
成されます。データの受信はCCLKの “”で取り込みます。データの書き込みはレジスタにより、16回
目のCCLKの “”と “”の間で有効になります。CSN = “L”のまま CDTIとCCLKを入力し続けるとアド
レスが自動的にインクリメントされ、データの書き込みはレジスタにより、8回毎のCCLKの “”と “”
の間で有効になります。最後尾アドレス では、データの書き込みはレジスタにより、8回目のCCLKの
“”とCSN “”の間で有効になります。CCLKのクロックスピードは5MHz (max)です。PDN pin = “L”でレ
ジスタの値はリセットされます。
最後尾アドレス に達する前の任意のアドレスまでデータ書き込みを行う場合、CSNを “H”にすること
で書き込みを終了することができます。
Note 47. 連続書き込みの途中でCSN “”を書き込んだ場合、書き込み中アドレスの1つ前のアドレスまで
データが有効であり、書き込み中アドレスのデータは無効になります。
Note 48. 最後尾アドレスの 8ビットデータが有効になった後、CSNを “H”にして書き込みを終了してく
ださい。CSN = “L”のまま CDTIとCCLKを入力し続けるとインクリメントされた次のアドレス
にデータが上書きされます。
CSN
0
1
2
3
4
5
6
7
8
9
14 15 0
1
6
7
0
1
6
7
CCLK Clock, ‘H’ or ‘L’
CDTI ‘H’ or ‘L’
Clock, ‘H’ or ‘L’
R/W A6 A5
A4 A3 A2 A1 A0 D7 D6
Address: n
R/W:
A6-A0:
D7-D0:
D1 D0 D7 D6
Data (Addr: n)
D1 D0
Data (Addr: n+1)
D7 D6
D1 D0 ‘H’ or ‘L’
Data (Addr: n+N-1)
READ/WRITE (“1”: WRITE)
Register Address
Control data (Input) at Write Command
Figure 65. シリアルコントロールデータタイミング (連続書き込みモード)
014008541-J-01
2015/09
- 76 -
[AK4951]
■
レジスタマップ
Addr
Register Name
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
0AH
0BH
0CH
0DH
0EH
0FH
10H
11H
12H
13H
14H
15H
16H
17H
18H
19H
1AH
1BH
1CH
1DH
1EH
1FH
20H
21H
22H
23H
24H
25H
26H
27H
28H
29H
2AH
2BH
2CH
2DH
2EH
2FH
Power Management 1
Power Management 2
Signal Select 1
Signal Select 2
Signal Select 3
Mode Control 1
Mode Control 2
Mode Control 3
Digital MIC
Timer Select
ALC Timer Select
ALC Mode Control 1
ALC Mode Control 2
Lch Input Volume Control
Rch Input Volume Control
ALC Volume
Reserved
Rch MIC Gain Setting
BEEP Control
Lch Digital Volume Control
Rch Digital Volume Control
EQ Common Gain Select
EQ2 Common Gain Setting
EQ3 Common Gain Setting
EQ4 Common Gain Setting
EQ5 Common Gain Setting
Auto HPF Control
Digital Filter Select 1
Digital Filter Select 2
Digital Filter Mode
HPF2 Co-efficient 0
HPF2 Co-efficient 1
HPF2 Co-efficient 2
HPF2 Co-efficient 3
LPF Co-efficient 0
LPF Co-efficient 1
LPF Co-efficient 2
LPF Co-efficient 3
FIL3 Co-efficient 0
FIL3 Co-efficient 1
FIL3 Co-efficient 2
FIL3 Co-efficient 3
EQ Co-efficient 0
EQ Co-efficient 1
EQ Co-efficient 2
EQ Co-efficient 3
EQ Co-efficient 4
EQ Co-efficient 5
D7
D6
PMPFIL PMVCM
PMOSC
0
SLPSN MGAIN3
SPKG1
SPKG0
LVCM1
LVCM0
PLL3
PLL2
CM1
CM0
TSDSEL THDET
READ
0
ADRST1 ADRST0
0
IVTM
ALCEQN LMTH2
REF7
REF6
IVL7
IVL6
IVR7
IVR6
VOL7
VOL6
1
0
MGR7
MGR6
HPZ
BPVCM
DVL7
DVL6
DVR7
DVR6
0
0
EQ2G5
EQ2G4
EQ3G5
EQ3G4
EQ4G5
EQ4G4
EQ5G5
EQ5G4
0
0
0
0
GN1
GN0
0
0
F1A7
F1A6
0
0
F1B7
F1B6
0
0
F2A7
F2A6
0
0
F2B7
F2B6
0
0
F3A7
F3A6
F3AS
0
F3B7
F3B6
0
0
E0A7
E0A6
E0A15
E0A14
E0B7
E0B6
0
0
E0C7
E0C6
E0C15
E0C14
D5
D4
D3
D2
D1
D0
PMBP
PMHPR
DACS
0
DACL
PLL1
0
SMUTE
PMDMR
FRATT
EQFC1
ALC
REF5
IVL5
IVR5
VOL5
0
MGR5
BEEPS
DVL5
DVR5
0
EQ2G3
EQ3G3
EQ4G3
EQ5G3
AHPF
0
EQ0
PFVOL1
F1A5
F1A13
F1B5
F1B13
F2A5
F2A13
F2B5
F2B13
F3A5
F3A13
F3B5
F3B13
E0A5
E0A13
E0B5
E0B13
E0C5
E0C13
0
PMHPL
MPSEL
MICL
0
PLL0
0
DVOLC
PMDML
FRN
EQFC0
RGAIN2
REF4
IVL4
IVR4
VOL4
0
MGR4
BEEPH
DVL4
DVR4
EQC5
EQ2G2
EQ3G2
EQ4G2
EQ5G2
SENC2
0
FIL3
PFVOL0
F1A4
F1A12
F1B4
F1B12
F2A4
F2A12
F2B4
F2B12
F3A4
F3A12
F3B4
F3B12
E0A4
E0A12
E0B4
E0B12
E0C4
E0C12
0
M/S
PMMP
INL1
PTS1
BCKO
FS3
0
DCLKE
0
WTM1
RGAIN1
REF3
IVL3
IVR3
VOL3
0
MGR3
BPLVL3
DVL3
DVR3
EQC4
EQ2G1
EQ3G1
EQ4G1
EQ5G1
SENC1
0
0
PFDAC1
F1A3
F1A11
F1B3
F1B11
F2A3
F2A11
F2B3
F2B11
F3A3
F3A11
F3B3
F3B11
E0A3
E0A11
E0B3
E0B11
E0C3
E0C11
PMDAC
PMPLL
MGAIN2
INL0
PTS0
CKOFF
FS2
IVOLC
0
0
WTM0
RGAIN0
REF2
IVL2
IVR2
VOL2
0
MGR2
BPLVL2
DVL2
DVR2
EQC3
EQ2G0
EQ3G0
EQ4G0
EQ5G0
SENC0
HPFC1
0
PFDAC0
F1A2
F1A10
F1B2
F1B10
F2A2
F2A10
F2B2
F2B10
F3A2
F3A10
F3B2
F3B10
E0A2
E0A10
E0B2
E0B10
E0C2
E0C10
PMADR
PMSL
MGAIN1
INR1
MONO1
DIF1
FS1
0
DCLKP
MOFF
RFST1
LMTH1
REF1
IVL1
IVR1
VOL1
0
MGR1
BPLVL1
DVL1
DVR1
EQC2
EQ2T1
EQ3T1
EQ4T1
EQ5T1
STG1
HPFC0
LPF
ADCPF
F1A1
F1A9
F1B1
F1B9
F2A1
F2A9
F2B1
F2B9
F3A1
F3A9
F3B1
F3B9
E0A1
E0A9
E0B1
E0B9
E0C1
E0C9
PMADL
LOSEL
MGAIN0
INR0
MONO0
DIF0
FS0
0
DMIC
DVTM
RFST0
LMTH0
REF0
IVL0
IVR0
VOL0
0
MGR0
BPLVL0
DVL0
DVR0
0
EQ2T0
EQ3T0
EQ4T0
EQ5T0
STG0
HPFAD
HPF
PFSDO
F1A0
F1A8
F1B0
F1B8
F2A0
F2A8
F2B0
F2B8
F3A0
F3A8
F3B0
F3B8
E0A0
E0A8
E0B0
E0B8
E0C0
E0C8
014008541-J-01
2015/09
- 77 -
[AK4951]
Addr
30H
31H
32H
33H
34H
35H
36H
37H
38H
39H
3AH
3BH
3CH
3DH
3EH
3FH
40H
41H
42H
43H
44H
45H
46H
47H
48H
49H
4AH
4BH
4CH
4DH
4EH
4FH
Register Name
Digital Filter Select 3
Device Information
E1 Co-efficient 0
E1 Co-efficient 1
E1 Co-efficient 2
E1 Co-efficient 3
E1 Co-efficient 4
E1 Co-efficient 5
E2 Co-efficient 0
E2 Co-efficient 1
E2 Co-efficient 2
E2 Co-efficient 3
E2 Co-efficient 4
E2 Co-efficient 5
E3 Co-efficient 0
E3 Co-efficient 1
E3 Co-efficient 2
E3 Co-efficient 3
E3 Co-efficient 4
E3 Co-efficient 5
E4 Co-efficient 0
E4 Co-efficient 1
E4 Co-efficient 2
E4 Co-efficient 3
E4 Co-efficient 4
E4 Co-efficient 5
E5 Co-efficient 0
E5 Co-efficient 1
E5 Co-efficient 2
E5 Co-efficient 3
E5 Co-efficient 4
E5 Co-efficient 5
D7
0
REV3
E1A7
E1A15
E1B7
E1B15
E1C7
E1C15
E2A7
E2A15
E2B7
E2B15
E2C7
E2C15
E3A7
E3A15
E3B7
E3B15
E3C7
E3C15
E4A7
E4A15
E4B7
E4B15
E4C7
E4C15
E5A7
E5A15
E5B7
E5B15
E5C7
E5C15
D6
0
REV2
E1A6
E1A14
E1B6
E1B14
E1C6
E1C14
E2A6
E2A14
E2B6
E2B14
E2C6
E2C14
E3A6
E3A14
E3B6
E3B14
E3C6
E3C14
E4A6
E4A14
E4B6
E4B14
E4C6
E4C14
E5A6
E5A14
E5B6
E5B14
E5C6
E5C14
D5
0
REV1
E1A5
E1A13
E1B5
E1B13
E1C5
E1C13
E2A5
E2A13
E2B5
E2B13
E2C5
E2C13
E3A5
E3A13
E3B5
E3B13
E3C5
E3C13
E4A5
E4A13
E4B5
E4B13
E4C5
E4C13
E5A5
E5A13
E5B5
E5B13
E5C5
E5C13
D4
EQ5
REV0
E1A4
E1A12
E1B4
E1B12
E1C4
E1C12
E2A4
E2A12
E2B4
E2B12
E2C4
E2C12
E3A4
E3A12
E3B4
E3B12
E3C4
E3C12
E4A4
E4A12
E4B4
E4B12
E4C4
E4C12
E5A4
E5A12
E5B4
E5B12
E5C4
E5C12
D3
EQ4
DVN3
E1A3
E1A11
E1B3
E1B11
E1C3
E1C11
E2A3
E2A11
E2B3
E2B11
E2C3
E2C11
E3A3
E3A11
E3B3
E3B11
E3C3
E3C11
E4A3
E4A11
E4B3
E4B11
E4C3
E4C11
E5A3
E5A11
E5B3
E5B11
E5C3
E5C11
D2
EQ3
DVN2
E1A2
E1A10
E1B2
E1B10
E1C2
E1C10
E2A2
E2A10
E2B2
E2B10
E2C2
E2C10
E3A2
E3A10
E3B2
E3B10
E3C2
E3C10
E4A2
E4A10
E4B2
E4B10
E4C2
E4C10
E5A2
E5A10
E5B2
E5B10
E5C2
E5C10
D1
EQ2
DVN1
E1A1
E1A9
E1B1
E1B9
E1C1
E1C9
E2A1
E2A9
E2B1
E2B9
E2C1
E2C9
E3A1
E3A9
E3B1
E3B9
E3C1
E3C9
E4A1
E4A9
E4B1
E4B9
E4C1
E4C9
E5A1
E5A9
E5B1
E5B9
E5C1
E5C9
D0
EQ1
DVN0
E1A0
E1A8
E1B0
E1B8
E1C0
E1C8
E2A0
E2A8
E2B0
E2B8
E2C0
E2C8
E3A0
E3A8
E3B0
E3B8
E3C0
E3C8
E4A0
E4A8
E4B0
E4B8
E4C0
E4C8
E5A0
E5A8
E5B0
E5B8
E5C0
E5C8
Note 49. PDN pin を “L” にすると、レジスタ値は初期化されます。
Note 50. “0”で指定されたビットへの “1”の書き込みは禁止です。また、“1”で指定されたビットへの “0”
の書き込みは禁止です。
Note 51. アドレス 50H ~ 7FH の書き込みは禁止です。
014008541-J-01
2015/09
- 78 -
[AK4951]
■
詳細説明
Addr
Register Name
00H
Power Management 1
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
PMPFIL
R/W
0
PMVCM
R/W
0
PMBP
R/W
0
0
R
0
0
R
0
PMDAC
R/W
0
PMADR
R/W
0
PMADL
R/W
0
PMADL: ADC Lch および MIC-Amp Lch のパワーマネジメント
0: Power down (default)
1: Power up
PMADL または PMADR bit を “0”から “1”に変更すると、初期化サイクル(1059/fs=22ms @
48kHz, ADRST1-0 bits = “00” )が開始されます。初期化サイクル終了後、ADC はデータを出力し
ます。
PMADR: ADC Rch および MIC-Amp Rch のパワーマネジメント
0: Power down (default)
1: Power up
PMADL または PMADR bit を “0”から “1”に変更すると、初期化サイクル(1059/fs=22ms @
48kHz, ADRST1-0 bits = “00” )が開始されます。初期化サイクル終了後、ADC はデータを出力し
ます。
PMDAC: DAC のパワーマネジメント
0: Power down (default)
1: Power up
PMBP: BEEP 入力の選択およびパワーマネジメント
0: Power down (RIN3 pin) (default)
1: Power up (BEEP pin)
PMVCM: VCOM、レギュレータ(2.3V)のパワーマネジメント
0: Power down (default)
1: Power up
PMPFIL: Programmable Filter Block のパワーマネジメント
0: Power down (default)
1: Power up
アドレス 00H と PMPLL, PMMP, PMHPL, PMHPR, PMSL, PMDML, PMDMR, PMOSC の全てのパワ
ーマネジメントビットを “0”にすることで、全回路をパワーダウンすることができます。このとき、
レジスタの内容は保持されています。
014008541-J-01
2015/09
- 79 -
[AK4951]
Addr
01H
Register Name
Power Management 2
R/W
Default
D7
PMOSC
D6
0
D5
PMHPR
D4
PMHPL
D3
M/S
D2
PMPLL
D1
PMSL
D0
LOSEL
R/W
0
R
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
LOSEL: ステレオライン出力の選択
0: スピーカ出力(SPP/SPN pins) (default)
1: ステレオライン出力(LOUT/ROUT pins)
PMSL: スピーカアンプ、ステレオライン出力のパワーマネジメント
0: Power down (default)
1: Power up
PMPLL: PLL のパワーマネジメント
0: EXT Mode and Power down (default)
1: PLL Mode and Power up
M/S: Master / Slave Mode の選択
0: Slave Mode (default)
1: Master Mode
PMHPL: ヘッドフォンアンプ Lch、チャージポンプのパワーマネジメント
0: Power down (default)
1: Power up
PMHPR: ヘッドフォンアンプ Rch、チャージポンプのパワーマネジメント
0: Power down (default)
1: Power up
PMOSC: 内蔵オシレータのパワーマネジメント
0: Power down (default)
1: Power up
014008541-J-01
2015/09
- 80 -
[AK4951]
Addr
02H
Register Name
Signal Select 1
R/W
Default
D7
SLPSN
D6
MGAIN3
D5
DACS
D4
MPSEL
D3
PMMP
D2
MGAIN2
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
1
D1
D0
MGAIN1 MGAIN0
R/W
1
R/W
0
MGAIN3-0: マイクアンプのゲインコントロール (Table 24)
Default: “0110” (+18dB)
PMMP: MPWR のパワーマネジメント
0: Power down: Hi-Z (default)
1: Power up
MPSEL: MPWR の出力選択
0: MPWR1 pin (default)
1: MPWR2 pin
DACS: DAC からスピーカアンプに入力される信号のコントロール
0: OFF (default)
1: ON
SLPSN: スピーカ出力、ステレオライン出力のパワーセーブモード
LOSEL bit = “0” (スピーカ出力選択)のとき
0: Power Save Mode (default)
1: Normal Operation
“0”でスピーカアンプはパワーセーブモードになります。この時、SPP pin は Hi-Z、SPN pin は
SVDD/2 を出力します。PMSL bit =“1”の時、このビットは有効になります。但し、PDN pin = “L”
直後は PMSL bit = “0”となっているため、スピーカアンプはパワーダウン状態です。
LOSEL bit = “1” (ステレオライン出力選択)のとき
0: Power Save Mode (default)
1: Normal Operation
“0”でステレオライン出力はパワーセーブモードになります。この時、LOUT pin, ROUT pin は
1.3V, 1.5V のどちらかを出力します。PMSL bit =“1”の時、このビットは有効になります。但し、
PDN pin = “L”直後は PMSL bit = “0”となっているため、ステレオライン出力はパワーダウン状
態です。
Addr
Register Name
D7
D6
D5
D4
D3
D2
D1
D0
03H
Signal Select 2
R/W
Default
SPKG1
R/W
0
SPKG0
R/W
0
0
R
0
MICL
R/W
0
INL1
R/W
0
INL0
R/W
0
INR1
R/W
0
INR0
R/W
0
INR1-0: ADC Rch 入力ソース選択 (Table 23)
Default: “00” (RIN1 pin)
INL1-0: ADC Lch 入力ソース選択 (Table 23)
Default: “00” (LIN1 pin)
MICL: MPWR の出力電圧切り替え
0: typ 2.4V (default)
1: typ 2.0V
SPKG1-0: スピーカアンプ出力ゲインの設定(Table 57)
Default: “00” (+6.4dB)
014008541-J-01
2015/09
- 81 -
[AK4951]
Addr
04H
Register Name
Signal Select 3
R/W
Default
D7
LVCM1
D6
LVCM0
D5
DACL
D4
0
D3
PTS1
D2
PTS 0
D1
MONO1
D0
MONO0
R/W
0
R/W
1
R/W
0
R
0
R/W
0
R/W
1
R/W
0
R/W
0
MONO1-0: DAC 入力の Mono/Stereo 切り替え設定 (Table 50)
Default: “00” (Stereo)
PTS1-0: BEEP → ヘッドフォン接続 ON/OFF のソフト遷移時間 (Table 53)
Default: “01”
DACL: DAC からラインアンプに入力される信号のコントロール
0: OFF (default)
1: ON
LVCM1-0: ステレオライン出力のゲイン、コモン電位設定(Table 60)
Default: “01” (+2dB, 1.5V)
Addr
Register Name
D7
D6
D5
D4
D3
D2
D1
D0
05H
Mode Control 1
R/W
Default
PLL3
R/W
0
PLL2
R/W
1
PLL1
R/W
0
PLL0
R/W
1
BCKO
R/W
0
CKOFF
R/W
0
DIF1
R/W
1
DIF0
R/W
0
DIF2-0: オーディオインタフェースフォーマット (Table 20)
Default: “10” (24bit 前詰め)
CKOFF: マスタモード時の LRCK, BICK, SDTO 出力停止設定
0: LRCK, BICK, SDTO 出力 (default)
1: LRCK, BICK, SDTO 出力停止 (“L”出力)
BCKO: マスタモード時の BICK 出力周波数の設定 (Table 11, Table 18)
0: 32fs (default)
1: 64fs
PLL3-0: PLL 基準クロックの選択 (Table 6)
Default: “0101” (MCKI, 12.288MHz)
Addr
Register Name
D7
D6
D5
D4
D3
D2
D1
D0
06H
Mode Control 2
R/W
Default
CM1
R/W
0
CM0
R/W
0
0
R
0
0
R
0
FS3
R/W
1
FS2
R/W
0
FS1
R/W
1
FS0
R/W
1
FS3-0: サンプリング周波数の設定(Table 7, Table 9, Table 13, Table 16)
Default: “1011” (fs=48kHz)
CM1-0: EXT モード時の MCKI 入力周波数の設定(Table 12, Table 15)
Default: “00” (256fs)
014008541-J-01
2015/09
- 82 -
[AK4951]
Addr
07H
Register Name
Mode Control 3
R/W
Default
D7
TSDSEL
D6
THDET
D5
SMUTE
D4
DVOLC
D3
0
D2
IVOLC
D1
0
D0
0
R/W
0
R
0
R/W
0
R/W
1
R
0
R/W
1
R
0
R
0
IVOLC: IVOL のコントロール
0: Independent
1: Dependent (default)
IVOLC bit = “1”のとき、VOL7-0 bits で両チャネルの IVOL が変化します。但し、IVR7-0 bits に
VOL7-0 bits の値は書き込まれません。IVOLC bit の設定は PMPFIL bit = “0”のときに行ってく
ださい。
DVOLC: 出力用ディジタルボリュームのコントロール
0: Independent
1: Dependent (default)
DVOLC bit = “1”のとき、DVL7-0 bits で両チャネルのディジタルボリュームが変化します。但
し、DVR7-0 bits に DVL7-0 bits の値は書き込まれません。
SMUTE: ソフトミュートコントロール
0: Normal Operation (default)
1: DAC outputs soft-muted
THDET: サーマルシャットダウン検出結果
0: 通常動作 (default)
1: サーマルシャットダウン中
TSDSEL: サーマルシャットダウンモード設定
0: 自動復帰 (default)
1: 手動復帰
014008541-J-01
2015/09
- 83 -
[AK4951]
Addr
08H
Register Name
Digital MIC
D7
READ
D6
0
D5
PMDMR
D4
PMDML
D3
DCLKE
D2
0
D1
DCLKP
D0
DMIC
R/W
Default
R/W
0
R
0
R/W
0
R/W
0
R/W
0
R
0
R/W
0
R/W
0
DMIC: ディジタルマイク接続の選択
0: アナログマイク設定 (default)
1: ディジタルマイク設定
DCLKP: データ取り込みエッジ極性の設定
0: DMCLK の“”で Lch データをラッチ (default)
1: DMCLK の“”で Lch データをラッチ
DCLKE: DMCLK pin からのクロック出力コントロール
0: “L” Output (default)
1: 64fs Output
PMDML/R:ディジタルマイク使用時の入力信号選択 (Table 22)
Default: “00”
ディジタルマイク選択時(DMIC bit = “1”)、PMDML = PMDMR bits = “0”で ADC のディジタルブ
ロックはパワーダウンされます。
READ: 3線シリアル読み出し機能のイネーブル (AK4951EGのみ対応)
0: Disable (default)
1: Enable
Addr
09H
Register Name
Timer Select
R/W
Default
D7
ADRST1
D6
ADRST0
D5
FRATT
D4
FRN
D3
0
D2
0
D1
MOFF
D0
DVTM
R/W
0
R/W
0
R/W
0
R/W
0
R
0
R
0
R/W
0
R/W
0
DVTM: Digital Volume ソフト遷移時間の設定(Table 52)
0: 816/fs (default)
1: 204/fs
このソフト遷移時間は DVL7-0, DVR7-0 bits を 00H から CCH へ変更した場合の遷移時間です。
MOFF: BEEP → ヘッドフォン接続ON/OFF時のソフト遷移
0: Enable (default)
1: Disable
FRN: ALCファストリカバリ機能のイネーブルビット
0: Enable (default)
1: Disable
RFATT: ファストリカバリ基準ボリュームATT量の設定 (Table 42)
0: -0.00106dB (4/fs) (default)
1: -0.00106dB (16/fs)
ADRST1-0: ADC の初期化サイクルの設定 (Table 19)
Default: “00” (1059/fs)
014008541-J-01
2015/09
- 84 -
[AK4951]
Addr
0AH
Register Name
ALC Timer Select
D7
0
D6
IVTM
D5
EQFC1
D4
EQFC0
D3
WTM1
D2
WTM0
D1
RFST1
D0
RFST0
R/W
Default
R
0
R/W
1
R/W
1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
RFST1-0: ALC ファストリカバリのゲイン設定 (Table 41)
Default: “00” (0.0032dB)
WTM1-0: ALC リカバリ待機時間の設定(Table 38)
Default: “00” (128/fs)
EQFC1-0: ALC Level検出前段 EQの極と零点周波数の設定 (Table 35)
Default: “10” (極=150Hz, 零点=100Hz @ fs = 48kHz)
IVTM: 入力ディジタルボリュームのソフト遷移時間設定(Table 47)
0: 236/fs
1: 944/fs (default)
このソフト遷移時間は IVL7-0, IVR7-0 bits を F1H から 05H へ変更した場合の遷移時間です。
Addr
0BH
Register Name
ALC Mode Control 1
R/W
Default
D7
ALCEQN
D6
LMTH2
D5
ALC
D4
RGAIN2
D3
RGAIN1
D2
RGAIN0
D1
LMTH1
D0
LMTH0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
LMTH2-0: ALC リミッタ検出設定レベル/リカバリ待機カウンタリセットレベル(Table 36)
Default: “000”
RGAIN2-0: ALC リカバリゲイン量の設定 (Table 39)
Default: “000” (0.00424dB)
ALC: ALC イネーブル
0: ALC Disable (default)
1: ALC Enable
ALCEQN: ALC EQ の設定
0: ALC EQ On (default)
1: ALC EQ Off
Addr
Register Name
0CH
ALC Mode Control 2
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
REF7
R/W
1
REF6
R/W
1
REF5
R/W
1
REF4
R/W
0
REF3
R/W
0
REF2
R/W
0
REF1
R/W
0
REF0
R/W
1
REF7-0: ALC リカバリ動作時の基準値の設定。0.375dB step, 242 Level (Table 40)
Default: “E1H” (+30.0dB)
014008541-J-01
2015/09
- 85 -
[AK4951]
Addr
0DH
0EH
Register Name
Lch Input Volume Control
Rch Input Volume Control
R/W
Default
D7
IVL7
IVR7
D6
IVL6
IVR6
D5
IVL5
IVR5
D4
IVL4
IVR4
D3
IVL3
IVR3
D2
IVL2
IVR2
D1
IVL1
IVR1
D0
IVL0
IVR0
R/W
1
R/W
1
R/W
1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
1
IVL7-0, IVR7-0: 入力ディジタルボリューム; 0.375dB step, 242 Level (Table 46)
Default: “E1H” (+30.0dB)
Addr
0FH
Register Name
ALC Volume
R/W
Default
D7
VOL7
D6
VOL6
D5
VOL5
D4
VOL4
D3
VOL3
D2
VOL2
D1
VOL1
D0
VOL0
R
-
R
-
R
-
R
-
R
-
R
-
R
-
R
-
VOL7-0: ALC現在のボリューム値; 0.375dB step, 242 Level。読み出し専用 (Table 43)
Addr
Register Name
11H
Rch MIC Gain Setting
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
MGR7
R/W
1
MGR6
R/W
0
MGR5
R/W
0
MGR4
R/W
0
MGR3
R/W
0
MGR2
R/W
0
MGR1
R/W
0
MGR0
R/W
0
MGR7-0: Rchマイク感度補正ゲイン (Table 29)
Default: “80H” (0dB)
Addr
12H
Register Name
Beep Control
R/W
Default
D7
HPZ
D6
BPVCM
D5
BEEPS
D4
BEEPH
D3
BPLVL3
D2
BPLVL2
D1
BPLVL1
D0
BPLVL0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
BPLVL3-0:BEEPボリューム設定 (Table 55)
Default: “0000” (0dB)
BEEPH: BEEP pin からヘッドフォンアンプに入力される信号のコントロール
0: OFF (default)
1: ON
BEEPS: BEEP pin からスピーカアンプに入力される信号のコントロール
0: OFF (default)
1: ON
BPVCM : BEEP入力アンプのコモン電圧の設定 (Table 54)
0: 1.15V (default)
1: 1.65V
HPZ: HP-Amp のプルダウン設定
0: 10(typ)でプルダウン (Default)
1: Hi-Z
014008541-J-01
2015/09
- 86 -
[AK4951]
Addr
13H
14H
Register Name
Lch Digital Volume Control
Rch Digital Volume Control
R/W
Default
D7
DVL7
DVR7
D6
DVL6
DVR6
D5
DVL5
DVR5
D4
DVL4
DVR4
D3
DVL3
DVR3
D2
DVL2
DVR2
D1
DVL1
DVR1
D0
DVL0
DVR0
R/W
0
R/W
0
R/W
0
R/W
1
R/W
1
R/W
0
R/W
0
R/W
0
D0
DVL7-0, DVR7-0: 出力ディジタルボリューム (Table 51)
Default: “18H” (0dB)
Addr
Register Name
15H
EQ Common Gain Select
R/W
Default
D7
D6
D5
D4
D3
D2
D1
0
0
0
EQC5
EQC4
EQC3
EQC2
0
R
0
R
0
R
0
R/W
0
R/W
0
R/W
0
R/W
0
R
0
EQC2: Equalizer 2のゲインセレクタ
0: Disable (default)
1: Enable
EQC2 bit = “1”のとき、EQ2のゲイン(EQ2G)が反映されます。
EQC3: Equalizer 3のゲインセレクタ
0: Disable (default)
1: Enable
EQC3 bit = “1”のとき、EQ3のゲイン(EQ3G)が反映されます。
EQC4: Equalizer 4のゲインセレクタ
0: Disable (default)
1: Enable
EQC4 bit = “1”のとき、EQ4のゲイン(EQ4G)が反映されます。
EQC5: Equalizer 5のゲインセレクタ
0: Disable (default)
1: Enable
EQC5 bit = “1”のとき、EQ5のゲイン(EQ5G)が反映されます。
Addr
Register Name
16H
17H
18H
19H
EQ2 Common Gain Setting
EQ3 Common Gain Setting
EQ4 Common Gain Setting
EQ5 Common Gain Setting
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
EQ2G5
EQ3G5
EQ4G5
EQ5G5
EQ2G4
EQ3G4
EQ4G4
EQ5G4
EQ2G3
EQ3G3
EQ4G3
EQ5G3
EQ2G2
EQ3G2
EQ4G2
EQ5G2
EQ2G1
EQ3G1
EQ4G1
EQ5G1
EQ2G0
EQ3G0
EQ4G0
EQ5G0
EQ2T1
EQ3T1
EQ4T1
EQ5T1
EQ2T0
EQ3T0
EQ4T0
EQ5T0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
EQ2T1-0, EQ3T1-0, EQ4T1-0, EQ5T1-0: EQ2~EQ5の個別ゲインがON時の遷移時間 (Table 34)
Default: “00H” (256/fs)
EQ2G5-0, EQ3G5-0, EQ4G5-0, EQ5G5-0: EQ2~EQ5の個別ゲイン設定 (Table 33)
Default: “00H” (Mute)
014008541-J-01
2015/09
- 87 -
[AK4951]
Addr
Register Name
D7
D6
D5
D4
D3
D2
D1
D0
1AH
AutoHPF Control
R/W
Default
0
R
0
0
R
0
AHPF
R/W
0
SENC2
R/W
0
SENC1
R/W
1
SENC0
R/W
1
STG1
R/W
0
STG0
R/W
0
STG1-0: 自動風切音フィルタが最大抑圧時の抑圧レベルの設定 (Table 31)
Default: “00” (弱)
SENC2-0: 風切音検出の感度の設定 (Table 30)
Default: “011” (2.0)
AHPF: 自動風切音フィルタのコントロール
0: OFF (default)
1: ON
AHPF bit = “1”のとき、自動風切音フィルタは動作します。AHPF bit = “0”のとき、オーディオ
データはスルー(0dB)されます。
Addr
Register Name
D7
D6
D5
D4
D3
D2
D1
D0
1BH
Digital Filter Select 1
R/W
Default
0
R
0
0
R
0
0
R
0
0
R
0
0
R
0
HPFC1
R/W
0
HPFC0
R/W
0
HPFAD
R/W
1
HPFAD: HPF1 (ADC 直後)のコントロール
0: OFF
1: ON (default)
HPFAD bit = “1”のとき、HPFC1-0 bits の設定が有効になります。HPFAD bit = “0”のとき、HPF1
ブロックはスルー(0dB)です。
PMADL bit = “1” または PMADR bit = “1” のとき HPFAD bit = “1”にしてください。
HPFC1-0: HPF1 (ADC 直後の HPF)のカットオフ周波数の設定 (Table 28)
Default: “00” (3.7Hz @ fs = 48kHz)
014008541-J-01
2015/09
- 88 -
[AK4951]
Addr
1CH
Register Name
Digital Filter Select 2
D7
GN1
D6
GN0
D5
EQ0
D4
FIL3
D3
0
D2
0
D1
LPF
D0
HPF
R/W
Default
R/W
0
R/W
0
R/W
0
R/W
0
R
0
R
0
R/W
0
R/W
0
HPF: HPF2 のコントロール
0: OFF (default)
1: ON
HPF bit = “1”のとき、F1A13-0, F1B13-0 bits の設定が有効になります。HPF bit = “0”のとき、HPF2
ブロックはスルー(0dB)です。
LPF: LPF のコントロール
0: OFF (default)
1: ON
LPF bit = “1”のとき、F2A13-0, F2B13-0 bits の設定が有効になります。LPF bit = “0”のとき、LPF
ブロックはスルー(0dB)です。
FIL3: FIL3(ステレオ感強調用フィルタ) の係数設定有効
0: Disable (default)
1: Enable
FIL3 bit = “1”のとき、F3A13-0, F3B13-0 bits の設定が有効になります。FIL3 bit = “0”のとき、FIL3
ブロックは OFF (MUTE)です。
EQ0: EQ0(ゲイン補正用フィルタ) の係数設定有効
0: OFF (default)
1: ON
EQ0 bit = “1”のとき、E0A15-0, E0B13-0, E0C15-0 bits の設定が有効になります。EQ0 bit = “0”の
とき、EQ0 ブロックはスルー(0dB)です。
GN1-0: Gain 部のゲイン設定 (Table 32)
Default: “00” (0dB)
Addr
1DH
Register Name
Digital Filter Mode
R/W
Default
D7
0
D6
0
R
0
R
0
D5
D4
D3
PFVOL1 PFVOL0 PFDAC1
R/W
0
R/W
0
R/W
0
D2
PFDAC0
D1
ADCPF
D0
PFSDO
R/W
0
R/W
1
R/W
1
PFSDO: SDTO から出力する信号の選択
0: ADC (+ 1 次 HPF)の出力
1: Programmable Filter / ALC の出力 (default)
ADCPF: Programmable Filter / ALC に入力する信号の選択
0: SDTI
1: ADC の出力 (default)
PFDAC1-0: DAC に入力する信号の選択 (Table 49)
Default: 00 (SDTI)
PFVOL1-0: Sidetone 用ディジタルボリューム (Table 48)
Default: 00 (0dB)
014008541-J-01
2015/09
- 89 -
[AK4951]
Addr
1EH
1FH
20H
21H
Register Name
HPF2 Co-efficient 0
HPF2 Co-efficient 1
HPF2 Co-efficient 2
HPF2 Co-efficient 3
R/W
Default
D7
F1A7
0
F1B7
0
R/W
D6
F1A6
0
F1B6
0
R/W
D5
D4
D3
D2
F1A5
F1A4
F1A3
F1A2
F1A13
F1A12
F1A11
F1A10
F1B5
F1B4
F1B3
F1B2
F1B13
F1B12
F1B11
F1B10
R/W
R/W
R/W
R/W
F1A13-0 bits = 0x1FB0, F1B13-0 bits = 0x209F
D1
F1A1
F1A9
F1B1
F1B9
R/W
D0
F1A0
F1A8
F1B0
F1B8
R/W
F1A13-0, F1B13-0: HPF2 用係数(14bit x 2)
Default: F1A13-0 bits = 0x1FB0, F1B13-0 bits = 0x209F (fc = [email protected]=48kHz)
Addr
22H
23H
24H
25H
Register Name
LPF Co-efficient 0
LPF Co-efficient 1
LPF Co-efficient 2
LPF Co-efficient 3
R/W
Default
D7
F2A7
0
F2B7
0
R/W
0
D6
F2A6
0
F2B6
0
R/W
0
D5
F2A5
F2A13
F2B5
F2B13
R/W
0
D4
F2A4
F2A12
F2B4
F2B12
R/W
0
D3
F2A3
F2A11
F2B3
F2B11
R/W
0
D2
F2A2
F2A10
F2B2
F2B10
R/W
0
D1
F2A1
F2A9
F2B1
F2B9
R/W
0
D0
F2A0
F2A8
F2B0
F2B8
R/W
0
D6
F3A6
0
F3B6
0
E0A6
E0A14
E0B6
0
E0C6
E0C14
R/W
0
D5
F3A5
F3A13
F3B5
F3B13
E0A5
E0A13
E0B5
E0B13
E0C5
E0C13
R/W
0
D4
F3A4
F3A12
F3B4
F3B12
E0A4
E0A12
E0B4
E0B12
E0C4
E0C12
R/W
0
D3
F3A3
F3A11
F3B3
F3B11
E0A3
E0A11
E0B3
E0B11
E0C3
E0C11
R/W
0
D2
F3A2
F3A10
F3B2
F3B10
E0A2
E0A10
E0B2
E0B10
E0C2
E0C10
R/W
0
D1
F3A1
F3A9
F3B1
F3B9
E0A1
E0A9
E0B1
E0B9
E0C1
E0C9
R/W
0
D0
F3A0
F3A8
F3B0
F3B8
E0A0
E0A8
E0B0
E0B8
E0C0
E0C8
R/W
0
F2A13-0, F2B13-0: LPF 用係数(14bit x 2)
Default: “0000H”
Addr
26H
27H
28H
29H
2AH
2BH
2CH
2DH
2EH
2FH
Register Name
FIL3 Co-efficient 0
FIL3 Co-efficient 1
FIL3 Co-efficient 2
FIL3 Co-efficient 3
EQ Co-efficient 0
EQ Co-efficient 1
EQ Co-efficient 2
EQ Co-efficient 3
EQ Co-efficient 4
EQ Co-efficient 5
R/W
Default
D7
F3A7
F3AS
F3B7
0
E0A7
E0A15
E0B7
0
E0C7
E0C15
R/W
0
F3A13-0, F3B13-0: FIL3 (ステレオ感強調フィルタ) 係数 (14bit x 2)
Default: “0000H”
F3AS: FIL3 (ステレオ感強調フィルタ) の選択
0: HPF (default)
1: LPF
E0A15-0, E0B13-0, E0C15-C0: EQ0 (ゲイン補正用フィルタ) 係数 (14bit x 1 + 16bit x 2)
Default: “0000H”
014008541-J-01
2015/09
- 90 -
[AK4951]
Addr
30H
Register Name
Digital Filter Select 3
D7
0
D6
0
D5
0
D4
EQ5
D3
EQ4
D2
EQ3
D1
EQ2
D0
EQ1
R
0
R
0
R
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
Default
EQ1: Equalizer 1 の係数設定有効
0: Disable (default)
1: Enable
EQ1 bit = “1”のとき、E1A15-0, E1B15-0, E1C15-0 bit の設定が有効になります。EQ1 bit = “0”の
とき、EQ1 ブロックはスルー(0dB)です。
EQ2: Equalizer 2 の係数設定有効
0: Disable (default)
1: Enable
EQ2 bit = “1”のとき、E2A15-0, E2B15-0, E2C15-0 bit の設定が有効になります。EQ2 bit = “0”の
とき、EQ2 ブロックはスルー(0dB)です。
EQ3: Equalizer 3 の係数設定有効
0: Disable (default)
1: Enable
EQ3 bit = “1”のとき、E3A15-0, E3B15-0, E3C15-0 bit の設定が有効になります。EQ3 bit = “0”の
とき、EQ3 ブロックはスルー(0dB)です。
EQ4: Equalizer 4 の係数設定有効
0: Disable (default)
1: Enable
EQ4 bit = “1”のとき、E4A15-0, E4B15-0, E4C15-0 bit の設定が有効になります。EQ4 bit = “0”の
とき、EQ4 ブロックはスルー(0dB)です。
EQ5: Equalizer 5 の係数設定有効
0: Disable (default)
1: Enable
EQ5 bit = “1”のとき、E5A15-0, E5B15-0, E5C15-0 bit の設定が有効になります。EQ5 bit = “0”の
とき、EQ5 ブロックはスルー(0dB)です。
Addr
Register Name
31H
Device Information
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
REV3
R
1
REV2
R
1
REV1
R
0
REV0
R
0
DVN3
R
0
DVN2
R
0
DVN1
R
0
DVN0
R
1
DVN3-0: Device No. ID (読み出し専用)
0001: AK4951
REV3-0: Device Revision ID (読み出し専用)
1100: Rev. C
014008541-J-01
2015/09
- 91 -
[AK4951]
Addr
32H
33H
34H
35H
36H
37H
38H
39H
3AH
3BH
3CH
3DH
3EH
3FH
40H
41H
42H
43H
44H
45H
46H
47H
48H
49H
4AH
4BH
4CH
4DH
4EH
4FH
Register Name
E1 Co-efficient 0
E1 Co-efficient 1
E1 Co-efficient 2
E1 Co-efficient 3
E1 Co-efficient 4
E1 Co-efficient 5
E2 Co-efficient 0
E2 Co-efficient 1
E2 Co-efficient 2
E2 Co-efficient 3
E2 Co-efficient 4
E2 Co-efficient 5
E3 Co-efficient 0
E3 Co-efficient 1
E3 Co-efficient 2
E3 Co-efficient 3
E3 Co-efficient 4
E3 Co-efficient 5
E4 Co-efficient 0
E4 Co-efficient 1
E4 Co-efficient 2
E4 Co-efficient 3
E4 Co-efficient 4
E4 Co-efficient 5
E5 Co-efficient 0
E5 Co-efficient 1
E5 Co-efficient 2
E5 Co-efficient 3
E5 Co-efficient 4
E5 Co-efficient 5
R/W
Default
D7
E1A7
E1A15
E1B7
E1B15
E1C7
E1C15
E2A7
E2A15
E2B7
E2B15
E2C7
E2C15
E3A7
E3A15
E3B7
E3B15
E3C7
E3C15
E4A7
E4A15
E4B7
E4B15
E4C7
E4C15
E5A7
E5A15
E5B7
E5B15
E5C7
E5C15
R/W
0
D6
E1A6
E1A14
E1B6
E1B14
E1C6
E1C14
E2A6
E2A14
E2B6
E2B14
E2C6
E2C14
E3A6
E3A14
E3B6
E3B14
E3C6
E3C14
E4A6
E4A14
E4B6
E4B14
E4C6
E4C14
E5A6
E5A14
E5B6
E5B14
E5C6
E5C14
R/W
0
D5
E1A5
E1A13
E1B5
E1B13
E1C5
E1C13
E2A5
E2A13
E2B5
E2B13
E2C5
E2C13
E3A5
E3A13
E3B5
E3B13
E3C5
E3C13
E4A5
E4A13
E4B5
E4B13
E4C5
E4C13
E5A5
E5A13
E5B5
E5B13
E5C5
E5C13
R/W
0
D4
E1A4
E1A12
E1B4
E1B12
E1C4
E1C12
E2A4
E2A12
E2B4
E2B12
E2C4
E2C12
E3A4
E3A12
E3B4
E3B12
E3C4
E3C12
E4A4
E4A12
E4B4
E4B12
E4C4
E4C12
E5A4
E5A12
E5B4
E5B12
E5C4
E5C12
R/W
0
D3
E1A3
E1A11
E1B3
E1B11
E1C3
E1C11
E2A3
E2A11
E2B3
E2B11
E2C3
E2C11
E3A3
E3A11
E3B3
E3B11
E3C3
E3C11
E4A3
E4A11
E4B3
E4B11
E4C3
E4C11
E5A3
E5A11
E5B3
E5B11
E5C3
E5C11
R/W
0
D2
E1A2
E1A10
E1B2
E1B10
E1C2
E1C10
E2A2
E2A10
E2B2
E2B10
E2C2
E2C10
E3A2
E3A10
E3B2
E3B10
E3C2
E3C10
E4A2
E4A10
E4B2
E4B10
E4C2
E4C10
E5A2
E5A10
E5B2
E5B10
E5C2
E5C10
R/W
0
D1
E1A1
E1A9
E1B1
E1B9
E1C1
E1C9
E2A1
E2A9
E2B1
E2B9
E2C1
E2C9
E3A1
E3A9
E3B1
E3B9
E3C1
E3C9
E4A1
E4A9
E4B1
E4B9
E4C1
E4C9
E5A1
E5A9
E5B1
E5B9
E5C1
E5C9
R/W
0
D0
E1A0
E1A8
E1B0
E1B8
E1C0
E1C8
E2A0
E2A8
E2B0
E2B8
E2C0
E2C8
E3A0
E3A8
E3B0
E3B8
E3C0
E3C8
E4A0
E4A8
E4B0
E4B8
E4C0
E4C8
E5A0
E5A8
E5B0
E5B8
E5C0
E5C8
R/W
0
E1A15-0, E1B15-0, E1C15-0: Equalizer 1 用係数(16bit x3)
Default: “0000H”
E2A15-0, E2B15-0, E2C15-0: Equalizer 2 用係数(16bit x3)
Default: “0000H”
E3A15-0, E3B15-0, E3C15-0: Equalizer 3 用係数(16bit x3)
Default: “0000H”
E4A15-0, E4B15-0, E4C15-0: Equalizer 4 用係数(16bit x3)
Default: “0000H”
E5A15-0, E5B15-0, E5C15-0: Equalizer 5 用係数(16bit x3)
Default: “0000H”
014008541-J-01
2015/09
- 92 -
[AK4951]
10. 外部接続回路例
[AK4951EN]
AK4951ENの外部接続回路例をFigure 66に示します。具体的な回路と測定例については評価ボード
(AKD4951EN)を参照して下さい。
Analog Ground
Headphone
Digital Ground
Speaker
33 0.22u
33 0.22u
Power Supply
1.8  5.5V
10u
10u
22
21
20
19
18
17
HPL
SPP/LOUT
SPN/ROUT
SVDD
VSS3
26
DVDD
VSS2
23
25
HPR
2.2u
0.1u
24
10u
0.1u
VEE
Power Supply
1.6  1.98V
Power Supply
1.6  3.5V
0.1u
TVDD
16
CP
MCKI
15
27
CN
BICK
AVDD
AK4951EN
14
28
LRCK
13
29
VSS1
Top View
SDTO
12
30
VCOM
SDTI
11
31
REGFIL
SDA
10
32
RIN3/BEEP
SCL
9
MPWR1
RIN1/DMCLK
LIN1/DMDAT
PDN
6
7
8
1
LIN3
Beep In
5
C
MPWR2
2.2u
LIN2
2.2u
4
0.1u
3
10u
RIN2
Power Supply
2.8  3.5V
2
2.2u
DSP
P
C
External MIC
Internal MIC
2.2k
2.2k
2.2k
2.2k
C
C
C
注:
- AK4951ENのVSS1, VSS2, VSS3 と周辺コントローラ等のグランドは分けて配線して下さい。
- ディジタル入力ピンはオープンにしないで下さい。
- マスタモードで使用する場合、M/S bitに “1”が書き込まれるまで、AK4951ENのLRCK, BICK pin
はフローティングの状態です。そのため、AK4951ENのLRCK, BICK pinに100k程度のプルアップ
あるいはプルダウン抵抗を入れる必要があります。
- SCL、SDA pins のプルアップ抵抗の接続先はTVDD以上かつ6V以下にしてください。
- 電源ピンの 0.1F、チャージポンプ回路の CP pin と CN pin 間、VEE pin と VSS2 pin 間の 2.2μF は
セラミックコンデンサを使用してください。それ以外のコンデンサの種類は特に指定ありません。
Figure 66. 外部接続回路例 (AK4951EN)
014008541-J-01
2015/09
- 93 -
[AK4951]
[AK4951EG]
AK4951EGのシステム接続例をFigure 67に示します。具体的な回路と測定例については評価ボード
(AKD4951EG)を参照して下さい。
P o w er S u p ply
2.8 ~ 3.5 V
0.1u
2.2u
C
+
10u
2.2u
B e e p In
C
2.2k
2.2k
E xt er n al MI C
C
LIN2
RIN2
REGFIL
VSS1
AVDD
VSS2
VEE
MPWR2
MPWR1
BEEP
VCOM
2.2u
P o w er S u p ply
1.6 ~ 1.9 8 V
0.1u
+
10u
CN
2.2k
2.2k
2.2u
0.22u 33
C
RIN1
Int er n al MI C
LIN1
C
PDN
CCLK
CSN
SDTO
AK4951EG
Top View
CP
HPR
Headphone
DVDD
HPL
SPP
SPN
0.22u 33
μP
BICK
TVDD
Speaker
SDTI
LRCK
MCKI
I2C
CDTIO
VSS3
0.1u
P o w er S u p ply
DSP
1.6 V

3. 5 V
+
10u
D i git al
Ground
A n al o g
Ground
注:
- AK4951EGのVSS1, VSS2, VSS3と周辺コントローラ等のグランドは分けて配線して下さい。
- ディジタル入力ピンはオープンにしないで下さい。
- マスタモードで使用する場合、M/S bit に “1”が書き込まれるまで、AK4951EG の LRCK, BICK pin
はフローティングの状態です。そのため、AK4951EG の LRCK, BICK pin に 100k程度のプルアッ
プあるいはプルダウン抵抗を入れる必要があります。
- I2C バスモードで使用する場合、I2C pin は TVDD に接続してください。また、SCL, SDA pins のプ
ルアップ抵抗の接続先は、TVDD 以上かつ 6V 以下の電源に接続してください。
- 電源ピンの 0.1F、チャージポンプ回路の CP pin と CN pin 間、VEE pin と VSS2 pin 間の 2.2μF は
セラミックコンデンサを使用してください。それ以外のコンデンサの種類は特に指定ありません。
Figure 67. 外部接続回路例 (AK4951EG)
(3線シリアルモード: I2C pin = “L”)
014008541-J-01
2015/09
- 94 -
[AK4951]
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意してください。AVDD, SVDD には、通常、システムのアナログ電
源を供給し、DVDD, TVDD には、システムのディジタル電源を供給します。AVDD, SVDD, DVDD, TVDD
が別電源で供給される場合には、電源立ち上げシーケンスを考える必要はありません。ただし、PDN pin
= “L”の状態で各電源を立ち上げてください。すべての電源が立ち上がった後、PDN pin を “H”にしてく
ださい。
電源立ち上げ、立ち下げ時のヘッドフォン出力およびライン出力のポップノイズを回避するには次の推
奨シーケンスを参照して動作させてください。
1) 電源立ち上げ時
・PDN pin = “L”の状態で各電源を立ち上げ、すべての電源が立ち上がってから PDN pin = “L”の状態
を 200ns 以上保持した後、PDN pin = “H”にしてリセットを解除してください。
2) 電源立ち下げ時
・PDN pin = “L”とした状態で各電源を立ち下げてください。
VSS1, VSS2, VSS3 はアナロググランドに接続してください。システムのグランドはアナログとディジタ
ルで分けて配線し PC ボード上の電源に近いところで接続してください。小容量のデカップリングコン
デンサはなるべく電源ピンの近くに接続してください。
2. 内部定電圧電源
REGFIL はアナログ回路の電源電圧(typ 2.3V)として使われます。このピンには高周波ノイズを除去する
ために2.2F±20%のコンデンサをVSS1との間に接続して下さい。コンデンサはピンにできるだけ近づけ
て接続して下さい。REGFIL pinから電流を取ってはいけません。ディジタル信号、特にクロックは変調
器へのカップリングを避けるため、REGFIL pinからできるだけ離して下さい。
3. 基準電圧
VCOMはアナログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために
2.2F±20%のコンデンサをVSS1との間に接続して下さい。コンデンサはピンにできるだけ近づけて接続
して下さい。VCOM pinから電流を取ってはいけません。ディジタル信号、特にクロックは変調器への
カップリングを避けるため、VCOM pinからできるだけ離して下さい。VCOMはあらゆるファンクショ
ンの基準電圧となるため、ノイズの重畳、電圧ドロップ等が生じないよう、配線パターンやコンデンサ
の材質の選定にはご注意ください。
4. チャージポンプ回路
CP pin と CN pin 間、VEE pin と VSS2 pin 間のコンデンサは 2.2F±20%の ESR の低いセラミックコンデ
ンサを使用し、ピンにできるだけ近づけて接続してください。また、VEE pin から電流を取ってはいけ
ません。
5. アナログ入力
マイク入力、ライン入力はシングルエンド入力になっており、入力レンジはtyp. 1.15V 中心に typ.2.07
Vpp (@ MGAIN = 0dB)になります。入力信号はコンデンサでDCカットしてください。この時カットオフ
周波数はfc=1/(2RC)です。
014008541-J-01
2015/09
- 95 -
[AK4951]
6. アナログ出力
DACに対する入力データのフォーマットは2’sコンプリメントで、7FFFFFH (@24bit)に対しては正のフル
スケール、800000H (@24bit)に対しては負のフルスケール、000000H (@24bit)での理論値はコモン電圧で
す。ヘッドフォン出力はVSS (0V)中心になっており、DCカット用のコンデンサは不要です。スピーカ出
力(SPP/SPN pins)はBTLになっており、DCカット用のコンデンサは不要です。スピーカを直接接続して
ください。ステレオライン出力(LOUT, ROUT pins)は、1.5V (LVCM0 bit = “1”: default) を中心にシングル
エンドになっているため、コンデンサでDCカットしてください。
014008541-J-01
2015/09
- 96 -
[AK4951]
11. コントロールシーケンス
■
クロックの設定
ADC, DAC, Programmable Filter を使用する場合は、クロックが供給されている必要があります。マスタ
クロックを切り替える場合は、パワーマネジメントビットをオフにしてから切り替えてください。また、
安定したクロックの供給ができる状態でパワーマネジメントビットをオンしてください。
1. PLLマスタモードの場合
Example:
Audio I/F Format: I2S Compatible (ADC & DAC)
BICK frequency at Master Mode: 64fs
Input Master Clock Select at PLL Mode: 12MHz
Sampling Frequency: 48kHz
Power Supply
(1)
PDN pin
(2)
(1) Power Supply & PDN pin = “L”  “H”
(3)
PMVCM bit
(Addr:00H, D6)
>1.5ms
(2)Dummy Command
Addr:01H, Data:08H
Addr:05H, Data:6BH
Addr:06H, Data:0BH
PMPLL bit
(Addr:01H, D2)
MCKI pin
(4)
Input
M/S bit
(3)Addr:00H, Data:40H
(Addr:01H, D3)
10msec(max)
(5)
BICK pin
LRCK pin
Output
(4)Addr:01H, Data:0CH
BICK and LRCK output
Figure 68. Clock Set Up Sequence (1)
<手順例>
(1)電源立ち上げ後、PDN pin = “L”  “H”
この区間は AK4951 のリセットのため、200ns 以上の “L”区間が必要です。
(2) この区間にダミーコマンド (Addr:00H, Data:00H) の入力、DIF1-0, PLL3-0, FS3-0, BCKO, M/S
bits の設定を行ってください。
(3)VCOM、レギュレータのパワーアップ: PMVCM bit = “0”  “1”
各ブロックを立ち上げる前に最初に VCOM、レギュレータを立ち上げてください。立ち上がり
時間は VCOM, REGFIL pins の外付け容量 2.2μF 時、2.0ms(max.)です。
(4) PMPLL bit が “0”  “1”になり、 MCKI pinにクロックが供給された後、PLL動作がスタートし
ます。PLLロック時間は 5ms (max.) です。
(5) PLLが安定後、BICK, LRCKを出力し始め、正常な動作が開始します。
014008541-J-01
2015/09
- 97 -
[AK4951]
2. PLLスレーブモードで外部クロック(BICK pin)を使用する場合
Example:
Audio I/F Format : I2S Compatible (ADC & DAC)
PLL Reference clock: BICK
BICK frequency: 64fs
Sampling Frequency: 48kHz
Power Supply
(1)
PDN pin
(2)
4fs
(1)ofPower Supply & PDN pin = “L”  “H”
(3)
PMVCM bit
(Addr:00H, D6)
(2)Dummy Command
Addr:05H, Data:33H
Addr:06H, Data:0BH
>1.5ms
PMPLL bit
(Addr:01H, D2)
(4)
LRCK pin
BICK pin
Input
(3) Addr:00H, Data:40H
2msec(max)
Internal Clock
(5)
(4) Addr:01H, Data:04H
Figure 69. Clock Set Up Sequence (2)
<手順例>
(1) 電源立ち上げ後、PDN pin = “L”  “H”
この区間は AK4951 のリセットのため、200ns 以上の “L”区間が必要です。
(2) この区間に、ダミーコマンド(Addr:00H, Data:00H)の入力、DIF1-0, FS3-0, PLL3-0 bitsの設定を行
ってください。
(3) VCOM、レギュレータのパワーアップ: PMVCM bit = “0”  “1”
各ブロックを立ち上げる前に最初に VCOM、レギュレータを立ち上げてください。立ち上がり
時間は VCOM, REGFIL pins の外付け容量 2.2μF 時、2.0ms(max.)です。
(4) PMPLL bitが “0” → “1”になり、PLL基準クロック(BICK pin)が供給された後、PLL動作がスター
トします。PLLのロック時間は2ms (max)です。
(5) PLLが安定後、正常な動作が開始します。
014008541-J-01
2015/09
- 98 -
[AK4951]
3. 外部クロックモードで使用する場合(スレーブモード)
Example:
: Audio I/F Format: I2S Compatible (ADC and DAC)
Input MCKI frequency: 256fs
Sampling Frequency: 48kHz
Power Supply
(1) Power Supply & PDN pin = “L”  “H”
(1)
PDN pin
(2)
PMVCM bit
(2)Dummy Command
Addr:05H, Data:03H
Addr:06H, Data:0BH
(3)
(Addr:00H, D6)
(4)
MCKI pin
Input
(3) Addr:00H, Data:40H
(4)
LRCK pin
BICK pin
Input
MCKI, BICK and LRCK input
Figure 70. Clock Set Up Sequence (3)
<手順例>
(1) 電源立ち上げ後、PDN pin “L” → “H”
この区間は AK4951 のリセットのため、200ns 以上の “L”区間が必要です。
(2) この区間に、ダミーコマンド(Addr:00H, Data:00H) の発行、DIF1-0, CM1-0, FS3-0 bits の設定を
行ってください。
(3) VCOM、レギュレータのパワーアップ: PMVCM bit = “0” → “1”
各ブロックを立ち上げる前に最初に VCOM、レギュレータを立ち上げてください。立ち上がり
時間は VCOM, REGFIL pins の外付け容量 2.2μF 時、2.0ms(max.)です。
(4) MCKI, LRCK, BICK クロック入力後、正常な動作が開始します。
4. 外部クロックモードで使用する場合(マスタモード)
Example:
: Audio I/F Format: I2S Compatible (ADC and DAC)
Input MCKI frequency: 256fs
Sampling Frequency: 48kHz
BCKO: 64fs
Power Supply
(1) Power Supply & PDN pin = “L”  “H”
(1)
PDN pin
(3) MCKI input
(4)
PMVCM bit
(Addr:00H, D6)
(4)Dummy Command
Addr:01H, Data:08H
Addr:05H, Data:0BH
Addr:06H, Data:0BH
(2)
MCKI pin
Input
(3)
M/S bit
(Addr:01H, D3)
LRCK pin
BICK pin
BICK and LRCK output
Output
(5) Addr:00H, Data:40H
Figure 71. Clock Set Up Sequence (4)
<手順例>
(1) 電源立ち上げ後、PDN pin “L” → “H”
この区間は AK4951 のリセットのため、200ns 以上の “L”区間が必要です。
(2) MCKI を入力してください。
(3) ダミーコマンド(Addr:00H, Data:00H)の入力、DIF1-0, CM1-0, FS3-0, BCKO bits の設定後、M/S bit
を“1”に設定してください。LRCK および BICK が出力されます。
(4) VCOM、レギュレータのパワーアップ: PMVCM bit = “0” → “1”
各ブロックを立ち上げる前に最初に VCOM、レギュレータを立ち上げてください。立ち上がり
時間は VCOM, REGFIL pins の外付け容量 2.2μF 時、2.0ms(max.)です。
014008541-J-01
2015/09
- 99 -
[AK4951]
■
マイク入力録音 (ステレオ)
FS3-0 bits
(Addr:06H, D3-0)
1011
1011
Example:
(1)
MGAIN3-0 bits
0,110,0
PMMP bit
(Addr:02H, D6,D2-0, D3)
Signal Select
(Addr:03H, D3-0)
Timer Select
(Addr:09H)
PLL Master Mode
Audio I/F Format: I2S Compatible
MIC Amp: +18dB
MIC Power 1 ON
Sampling Frequency: 48kHz
ALC setting: Refer to Table 42
HPF1: fc=3.7Hz, ADRST1-0 bits = “00”
Auto HPF ON
0,110, 1
(2)
0000
0000
(1) Addr:06H, Data:0BH
(3)
00H
00H
(2) Addr:02H, Data:0EH
(4)
ALC Setting
(Addr:0AH, 0BH )
60H,00H
6CH,2EH
6CH,0EH
REF7-0 bits
(Addr:0CH)
IVL7-0 bits
(Addr:0DH)
Auto HPF Setting
(Addr:1AH)
Filter Select
(Addr:1BH,1CH,30H)
Digital Filter Path
(Addr:1DH)
Filter Co-efficient
(Addr:1EH-2FH, 32H-4FH)
ALC State
(4) Addr:09H, Data:00H
E1H
E1H
(5) Addr:0AH, Data:6CH
Addr:0BH, Data:2EH
(6)
E1H
E1H
(6) Addr:0CH, Data:E1H
(7)
0CH
2CH
(7) Addr:0DH, Data:E1H
(8)
(8) Addr:1AH, Data:2CH
01H, xxH,xxH
01H,00H,00H
(9)
(9) Addr:1BH, Data:01H
Addr:1CH, Data:xxH
Addr:30H, Data:xxH
03H
03H
(10)
(10) Addr:1DH, Data:03H
xxH
xxH
(11)
ALC Disable
ALC Enable
ALC Disable
(11) Addr:1EH-2FH, Data:xxH
Addr:32H-4FH, Data:xxH
(12) Addr:00H, Data:C3H
PMPFIL bit
PMADL/R bit
(Addr:00H, D7, D1-0)
(12)
SDTO pin
State
(3) Addr:03H, Data:00H
(14)
(5)
(13)
1059/fs
Recording
(13) Addr:00H, Data:40H
0 data Output
Initialize
Normal
Data Output
0 data output
(14) Addr:0BH, Data:0EH
Figure 72. MIC Input Recording Sequence
<手順例>
fs=48kHz 時の ALC の設定例です。ALC のパラメータを変更する場合は、Table 44 を参照してくだ
さい。
「クロックの設定」の項を参照し、クロックを供給してください。
(1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間およびPLLロック
時間を考慮し、(12)のマイク, ADC, Programmable Filterのパワーアップを行ってください。
(2) マイクゲインの設定、マイクパワーのパワーアップ: (Addr = 01H)
(3) 入力信号の設定 (Addr = 03H)
(4) Timerの設定: FRN, FRATT, ADRST1-0 bits (Addr = 09H)
(5) ALCモードの設定 (Addtr = 0AH, 0BH)
(6) ALC REF値の設定 (Addr = 0CH)
(7) ALC IVOL値の設定 (Addr = 0DH)
(8) 自動風切り音フィルタの設定 (Addr = 1AH)
(9) Programmable Filterの ON/OFF の設定 (Addr = 1BH, 1CH, 30H)
(10) Programmable Filterのパスの設定: PFSDO bit = ADCPF bit = “1” (Addr = 1DH)
(11) Programmable Filterの係数設定 (Addr: 1EH ~ 2FH, 32H ~ 4FH)
(12) マイク, ADC, Programmable Filterのパワーアップ : PMADL = PMADR =PMPFIL bits = “0” → “1”
ADC の初期化サイクルは 1059/fs=22ms @ fs=48kHz, ADRST1-0 bits = “00” です。初期化サイク
ル中、ADC は “0”データを出力します。ALC は (7) で設定された IVOL 値から動作を開始し
ます。
(13) マイク, ADC, Programmable Filterのパワーダウン:PMADL = PMADR = PMPFIL bits = “1” → “0”
(14) ALC Disable: ALC bit = “1” → “0”
014008541-J-01
2015/09
- 100 -
[AK4951]
■
ディジタルマイク入力 (ステレオ)
Example:
FS3-0 bits
(Addr:06H, D3-0)
PLL Master Mode
Audio I/F Format: I2S Compatible
Sampling Frequency: 48kHz
Digital MIC setting:
Data is latched on the DMCLK falling edge.
ALC setting: Refer to Table 42
HPF1: fc=3.7Hz, ADRST1-0 bits = “00”
Auto HPF ON
1011
1011
(1)
Timer Select
00H
(Addr:09H)
00H
(2)
ALC Setting
(Addr:0AH, 0BH)
(1) Addr:06H, Data:0BH
60H,00H
REF7-0 bits
(Addr:0CH)
6CH,2EH
(3)
6CH,0EH
(2) Addr:09H, Data:00H
(14)
E1H
E1H
(3) Addr:0AH, Data:6CH
Addr:0BH, Data:2EH
E1H
(4) Addr:0CH, Data:E1H
(4)
IVL7-0 bits
(Addr:0DH)
E1H
(5)
Auto HPF Setting
(Addr:1AH)
Filter Select
(Addr:1BH,1CH,30H)
Digital Filter Path
(Addr:1DH)
(5) Addr:0DH, Data:E1H
0CH
2CH
(6)
(6) Addr:1AH, Data:2CH
01H,00H,00H
01H,xxH,xxH
(7) Addr:1BH, Data:01H
Addr:1CH, Data:xxH
Addr:30H, Data:xxH
(7)
03H
03H
(8)
Filter Co-efficient
(Addr:1EH-2FH,32H-4FH)
ALC State
(8) Addr:1DH, Data:03H
xxH
xxH
(9)
(9) Addr:1EH-2FH, Data:xxH
Addr:32H-4FH, Data:xxH
ALC Disable
ALC Enable
ALC Disable
(10) Addr:00H, Data:C0H
PMPFIL bit
(11) Addr:08H, Data:31H
(Addr:00H, D7)
(13)
(10)
Digital MIC
(Addr:08H)
00H
31H
(11)
SDTO pin
State
0 data output
1059/fs
00H
(12)
Normal
Data ouput
Recording
(12) Addr:08H, Data:00H
(13) Addr:00H, Data:40H
0 data output
(14) Addr:0BH, Data:0DH
Figure 73. Digital MIC Input Recording Sequence
<手順例>
fs=48kHz 時の ALC の設定例です。ALC のパラメータを変更する場合は、Table 44 を参照してくだ
さい。
「クロックの設定」の項を参照し、クロックを供給してください。
(1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間およびPLLロッ
ク時間を考慮し、(10)のProgrammable Filter、および(11)のディジタルマイクのパワーアップを
行ってください。
(2) Timerの設定: FRN, FRATT, ADRST1-0 bits (Addr = 09H)
(3) ALCモードの設定 (Addtr = 0AH, 0BH)
(4) ALC REF値の設定 (Addr = 0CH)
(5) ALC IVOL値の設定 (Addr = 0DH)
(6) 自動風切り音フィルタの設定 (Addr = 1AH)
(7) Programmable Filterの ON/OFF の設定 (Addr = 1BH, 1CH, 30H)
(8) Programmable Filterのパスの設定: PFSDO bit = ADCPF bit = “1” (Addr = 1DH)
(9) Programmable Filterの係数設定 (Addr: 1EH ~ 2FH, 32H ~ 4FH)
(10) Programmable Filterのパワーアップ: PMPFIL bit = “0” → “1”
(11) ディジタルマイクの設定及びディジタルマイクのパワーアップ
DMIC = PMDMR = PMDML bits = “0” → “1”
ADC の初期化サイクルは 1059/fs=22ms @ fs=48kHz, ADRST1-0 bits = “00” です。初期化サイク
ル中、ADC は “0”データを出力します。ALC は (5) で設定された IVOL 値から動作を開始し
ます。
(12) ディジタルマイクのパワーダウン: PMDMR =PMDML bits = “1” → “0”
(13) Programmable Filterのパワーダウン: PMPFIL bit = “1” → “0”
(14) ALC Disable: ALC bit = “1” → “0”
014008541-J-01
2015/09
- 101 -
[AK4951]
■
ヘッドフォン出力
FS3-0 bits
(Addr:06H, D3-0)
Example:
1011
1011
PLL, Master Mode
Audio I/F Format: I2S Compatible
Sampling Frequency: 48KHz
Output Digital Volume: 0dB
PMBP bit = “0”
Programmable Filter OFF
(1)
DVL7-0 bits
(Addr:13H)
18H
18H
(1) Addr:06H, Data:0BH
(2)
(2) Addr:13H, Data:18H
Digital Filter Path
(Addr:1DH)
03H
03H
(3) Addr:1DH, Data:03H
(3)
PMDAC bit
(4) Addr:00H, Data:44H
Addr:01H, Data:3CH
(Addr:00H, D2)
(5)
(4)
PMHPL/R bits
(Addr:01H, D5-4)
Playback
> 34.2ms
(5) Addr:01H, Data:0CH
Addr:00H, Data:40H
HPL pin
HPR pin
Figure 74. Headphone-Amp Output Sequence
<手順例>
「クロックの設定」の項を参照し、クロックを供給してください。
(1) サンプリング周波数(FS3-0 bits)を設定してください。
VCOM の立ち上がり時間および PLL のロック時間を考慮し、(4)の DAC, ヘッドフォンアンプ
のパワーアップを行ってください。
(2) 出力ディジタルボリュームの設定 (Addr = 13H)
(3) Programmable Filterのパス(PFDAC1-0, ADCPF, PFSDO bits)の設定 (Addr = 1DH)
(4) DAC, ヘッドフォンアンプのパワーアップ: PMDAC = PMHPL = PMHPR bits = “0”  “1”
PMHPL = PMHPR bits = “1”でチャージポンプ回路が立ち上がり始めます。パワーアップ時間は、
max. 34.2ms です。
(5) DAC, ヘッドフォンアンプのパワーダウン: PMDAC = PMHPL = PMHPR bits = “1”  “0”
014008541-J-01
2015/09
- 102 -
[AK4951]
■
ヘッドフォンからのBEEP信号出力
1. DAC → ヘッドフォン出力 OFF 時
PMVCM bit
PMBP bit
(1)
(6)
(Addr:00H, D6-5)
Example: default
(1) Addr:00H, Data:60H
(2)
(5)
PMOSC bit
(2) Addr:01H, Data:80H
Addr:12H, D4 bit = “1”
(Addr:01H, D7)
BEEPH bit
(3) Addr:01H, Data:B0H
(Addr:12H, D4)
PMHPL/R bits
(3)
(Addr:01H, D5-4)
HPL pin
HPR pin
(4)
BEEP Signal Output
>66.2ms
0V
(5) Addr:01H, Data:00H
Addr:12H, D4 bit = “0”
Beep Output
0V
(6) Addr:00H, Data:00H
Figure 75. “BEEP → Headphone-Amp” Output Sequence
<手順例>
“BEEP-Amp → Headphone-Amp” のみの動作では、クロックは供給されている必要はありません。
(1) VCOM, Beep-Ampのパワーアップ: PMVCM = PMBP bits = “0” → “1”
BEEP-AmpはVCOMが立ち上がった後、パワーアップします。VCOMの立ち上がり時間は、max
2msです。
(2) オシレータのパワーアップ: PMOSC bit = “0” → “1”
Beep-Amp → Headphone-AmpのパスEnable: BEEPH bit = “1”
(3) ヘッドフォンのパワーアップ: PMHPL = PMHPR bits = “0” → “1”
(3)の区間はBEEP pinに接続されているコンデンサと抵抗の時定数によって設定してください。
Beep-Ampの入力が安定する前にヘッドフォン出力をEnableにすると、ポップ音が生じる可能性
があります。
e.g. R=86kΩ (max), C=0.1μFの場合: 推奨待ち時間(max) 2ms + 10τ = 88ms以上
ヘッドフォン出力のパワーアップ時間は、max. 66.2msです。
(4) ヘッドフォンのパワーダウン: PMHPL = PMHPR bits = “1” → “0”
(5) オシレータのパワーダウン: PMOSC bit = “1” → “0”
Beep-Amp → Headphone-AmpのパスDisable: BEEPH bit= “0” → “1”
(6) VCOM, Beep-Ampのパワーダウン: PMVCM = PMBP bits = “1” → “0”
014008541-J-01
2015/09
- 103 -
[AK4951]
2. DAC → ヘッドフォン出力時
(1)
(4)
PMBP bit
(Addr:00H, D5)
(2)
(3)
Example: default
(1) Addr:00H, D5 bit = “1”
(2) Addr:12H, D4 bit = “1”
BEEPH bit
(Addr:12H, D4)
PTS1-0
bits
PTS1-0
bits
BEEP Signal Output
(3) Addr:12H, D4 bit = “0”
HPL pin
HPR pin
Normal Output
Normal Output
+ Beep Output
Normal Output
(4) Addr:00H, D5 bit = “0”
Figure 76. “BEEP → Headphone-Amp” Output Sequence
<手順例>
「クロックの設定」の項を参照しクロックを供給、また、「ヘッドフォン出力」の項を参照しヘッ
ドフォン出力を開始してください。
(1) BEEP-Ampのパワーアップ: PMBP bit = “0” → “1”。
(2) BEEP 音出力: BEEPH bit= “0” → “1”
PTS1-0 bits で設定された遷移時間経過後、BEEP pin からの信号を出力します。
(3) BEEP 音停止: BEEPH bit= “1” → “0”
(4) BEEP-Ampのパワーダウン: PMBP bit = “1” → “0”
014008541-J-01
2015/09
- 104 -
[AK4951]
■
スピーカ出力
FS3-0 bits
(Addr:06H, D3-0)
Example:
1011
1011
PLL Master Mode
Audio I/F Format: I2S Compatible
Sampling Frequency: 48KHz
Output Digital Volume: 0dB
ALC: Enable
Programmable Filter OFF
(1)
(14)
DACS bit
(1) Addr:06H, Data:0BH
(Addr:02H, D5)
(2)
SPKG1-0 bits
(Addr:03H, D7-6)
Timer Select
(Addr:09H)
00
(2) Addr:02H, Data:20H
01
(3)
00H
(3) Addr:03H, Data:40H
00H
(4)
ALC Setting
(Addr:0AH, 0BH)
REF7-0 bitsl
(Addr:0CH)
(4) Addr:09H, Data:00H
60H, 00H
6CH, 2EH
(5)
E1H
(5) Addr:0AH, Data:6CH
Addr:0BH, Data:2EH
A1H
(6)
IVL7-0 bits
(Addr:0DH)
E1H
(6) Addr:0CH, Data:A1H
91H
(7)
DVL7-0 bits
(Addr:13H)
(7) Addr:0DH, Data:91H
18H
18H
(8)
Digital Filter Path
(Addr:1DH)
ALC State
LOSEL bit
(Addr:01H, D0)
PMPFIL bit
PMDAC bit
(8) Addr:13H, Data:18H
03H
04H
(9)
(9) Addr:1DH, Data:04H
ALC Disable
ALC Enable
ALC Disable
(10) Addr:01H, Data:0CH
(10)
(11) Addr:00H, Data:C4H
Addr:01H, Data:0EH
Don't care
(11)
(15)
(12) Addr:02H, Data:A0H
(Addr:00H, D7,D2)
PMSL bit
Playback
(Addr:01H, D1)
> 1 ms
SLPSN bit
(13) Addr:02H, Data:20H
(Addr:02H, D7)
(13)
(12)
SPP pin
Hi-Z
Normal Output
Hi-Z
(14) Addr:02H, Data:00H
SPN pin
SVDD/2
Normal Output
SVDD/2
(15) Addr:01H, Data:0CH
Addr:00H, Data:40H
Figure 77. Speaker-Amp Output Sequence
<手順例>
「9Hクロックの設定」の項を参照し、クロックを供給してください。
(1) サンプリング周波数(FS3-0 bits)を設定してください。VCOMの立ち上がり時間およびPLLのロッ
ク時間を考慮し、(11)のDAC, Programmable Filter, スピーカのパワーアップを行ってください。
(2) DAC → SPK-Ampのパスの設定: DACS bit = “0” → “1”
(3) SPK-Ampゲイン設定: SPKG1-0 bits = “00” → “01”
(4) Timerの設定: FRN, FRATT, ADRST1-0 bits (Addr = 09H)
(5) ALCモードの設定 (Addtr = 0AH, 0BH)
(6) ALC REF値の設定 (Addr = 0CH)
(7) ALC IVOL値の設定 (Addr = 0DH)
(8) 出力ディジタルボリュームの設定 (Addr = 13H)
(9) Programmable Filterのパスの設定: PFDAC1-0 bit = “01”, PFSDO = ADCPF bits = “0” (Addr = 1DH)
(10)スピーカ出力の切り替え: LOSEL bit = “0”
(11) DAC, Programmable Filter, スピーカのパワーアップ: PMDAC=PMPFIL=PMSL bits= “0” → “1”
(12) スピーカのパワーセーブモードの解除: SLPSN bit = “0” → “1”
(13) スピーカのパワーセーブモードへ移行 : SLPSN bit = “1” → “0”
(14) DAC → SPK-Ampのパスの設定: DACS bit = “1” → “0”
(15) DAC, Programmable Filter, スピーカのパワーダウン: PMDAC=PMPFIL=PMSL bits= “1” → “0”
014008541-J-01
2015/09
- 105 -
[AK4951]
■
スピーカからのBEEP信号出力
LOSEL bit
(Addr:01H, D0)
Don’t care
Example: SPKGain = +6.4dB
(SPKG1-0 bits = “00”)
(1)
(1) Addr:01H, Data:00H
PMBP bit
(Addr:00H, D5)
(2)
(6)
(2) Addr:00H, Data:60H
Addr:01H, Data:02H
PMSL bit
(Addr:01H, D1)
(3)
(7)
(3) Addr:12H, D5 bit = “1”
BEEPS bit
(Addr:12H, D5)
(4)
(4) Addr:02H, Data:84H
SLPSN bit
(Addr:02H, D7)
BEEP Signal Output
(5)
SPP pin
SPN pin
Hi-Z
SVDD/2
Normal Output
Normal Output
Hi-Z
SVDD/2
(5) Addr:02H, Data:04H
(6) Addr:00H, Data:40H
(7) Addr:03H, Data:00H
Figure 78. “BEEP-Amp → Speaker-Amp” Output Sequence
<手順例>
“BEEP-Amp  SPK-Amp”のみの動作では、クロックは供給されている必要はありません。
(1) スピーカ出力の切り替え: LOSEL bit = “0”
(2) VCOM, BEEP-Amp 及びスピーカのパワーアップ: PMVCM = PMBP = PMSL bits = “0”  “1”
(3) BEEP  SPK-Amp のパスの Enable: BEEPS bit = “0”  “1”
(4) スピーカのパワーセーブモードの解除: SLPSN bit = “0”  “1”
(3)の区間は BEEP pin に接続されているコンデンサと抵抗の時定数によって設定してください。
BEEP-Amp の入力が安定する前に SPK-Amp の出力を Enable にすると、ポップ音が生じる可能
性があります。BEEP Amp は VCOM が立ち上がった後、パワーアップします。VCOM の立
ち上がり時間は max 2msec です。
(5) スピーカのパワーセーブモードへ移行: SLPSN bit = “1”  “0”
(6) BEEP-Amp 及びスピーカのパワーダウン: PMBP = PMSL bits = “1”  “0”
(7) BEEP  SPK-Amp のパスの Disable: BEEPS bit = “1”  “0”
014008541-J-01
2015/09
- 106 -
[AK4951]
■
クロックの停止
ADC, DAC, Programmable Filter を使用する場合は、クロックが供給されている必要があります。
1. PLLマスタモードの場合
Example:
(1)
Audio I/F Format: I2S Compatible (ADC & DAC)
BICK frequency at Master Mode: 64fs
Input Master Clock Select at PLL Mode: 12MHz
PMPLL bit
(Addr:01H, D2)
(2)
External MCKI
(1) Addr:01H, Data:08H
Input
(2) Stop an external MCKI
Figure 79. Clock Stopping Sequence (1)
<手順例>
(1) PLLのパワーダウン: PMPLL bit = “1”  “0”
(2) 外部クロックを止めてください。
2. PLLスレーブモード(BICK pin)の場合
(1)
Example
PMPLL bit
: I/F Format: I2S Compatible (ADC & DAC)
Audio
PLL Reference clock: BICK
BICK frequency: 64fs
(Addr:01H, D2)
(2)
External BICK
Input
(1) Addr:01H, Data:00H
(2)
External LRCK
Input
(2) Stop the external clocks
Figure 80. Clock Stopping Sequence (2)
<手順例>
(1) PLLのパワーダウン: PMPLL bit = “1”  “0”
(2) 外部クロックを止めてください。
3. 外部クロックスレーブモードの場合
(1)
External MCKI
Example
:Audio I/F Format: I2S Compatible (ADC & DAC)
Input
Input MCKI frequency: 256fs
(1)
External BICK
Input
(1) Stop the external clocks
(1)
External LRCK
Input
Figure 81. Clock Stopping Sequence (3)
<手順例>
(1) 外部クロックを止めてください。
014008541-J-01
2015/09
- 107 -
[AK4951]
4. 外部クロックマスタモードの場合
(1)
External MCKI
Example
:Audio I/F Format: I2S Compatible (ADC & DAC)
Input
Input MCKI frequency: 256fs
BICK
Output
"H" or "L"
LRCK
Output
"H" or "L"
(1) Stop the external MCKI
Figure 82. Clock Stopping Sequence (4)
<手順例>
(1) MCKIを止めてください。BICKおよびLRCKは “H” または “L”に固定されます。
■
パワーダウン
各ブロックをパワーダウンし、各クロック停止かつ PMVCM bit = “0”とするだけでは電流を完全にシャ
ットダウンすることができません。各クロック停止かつ PDN pin = “L”とすることで電流をシャットダウ
ン(typ. 1A)することが可能です。但し、この場合レジスタが初期化されます。
014008541-J-01
2015/09
- 108 -
[AK4951]
12. パッケージ
■ AK4951EN外形寸法図
32-pin QFN (Unit: mm)
0.75 ± 0.05
B
17
24
25
16
Exposed
Pad
32
9
8
A
1
0~0.05
4.0 ± 0.1
C0.35
0.40
(0.20)
0.35 ± 0.1
(0.25)
2.8 ± 0.1
4.0 ± 0.1
2.8 ± 0.1
0.20 ± 0.05
0.10 M C A B
0.08 C
C
* パッケージ裏面のExposed Padは、グランドに接続してください。
■ AK4951EN材質・メッキ仕様
パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー
リードフレーム材質: Cu Alloy
リードフレーム処理: Solder (Pb free) plate
■ AK4951ENマーキング
4951
XXXX
1
XXXX: Date code (4 digit)
Pin #1 indication
014008541-J-01
2015/09
- 109 -
[AK4951]
■ AK4951EG外形寸法図
32-pin BGA (Unit: mm)
Top View
Bottom View
A
3.50.1
0.5
B
6
0.5
5
3.50.1
4
3
2
1
1
F
C
0.08
0. 870.13
0.210.05
A
E
D
C
B
32 x (0.27~0.37)
A
 0.15 M C A B
C
■ AK4951EG材質・メッキ仕様
パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー
半田ボール材質: SnAgCuNi (LF35)
■ AK4951EGマーキング
4951
XXXX
A1
XXXX: Date code (4 digit)
Pin #A1 indication
014008541-J-01
2015/09
- 110 -
[AK4951]
改訂履歴
Date (Y/M/D) Revision
14/09/16
00
15/09/15
01
Reason
初版
仕様変更
Page
Contents
10, 46, 77, マイク感度補正機能
86
Lch マイク感度補正機能(Addr 10H)を削除
重要な注意事項
0. 本書に記載された弊社製品(以下、
「本製品」といいます。)、および、本製品の仕様につきましては、
本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に
掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認くださ
い。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊社お
よび第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
お客様の機器設計において当該情報を使用される場合は、お客様の責任において行って頂くとともに、
当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものでは
ありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、各
種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産
等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用さ
れることを意図しておらず、保証もされていません。そのため、別途弊社より書面で許諾された場合
を除き、これらの用途に本製品を使用しないでください。万が一、これらの用途に本製品を使用され
た場合、弊社は、当該使用から生ずる損害等の責任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合があり
ます。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害される
ことのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設計を行う
ことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその
他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居住者
に提供する場合は、
「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、必要な手
続を行ってください。本製品および本書記載の技術情報を国内外の法令および規則により製造、使用、
販売を禁止されている機器・システムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せください。
本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連
法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法令を遵守し
ないことにより生じた損害に関して、弊社は一切の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場合は
お客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じます。
014008541-J-01
2015/09
- 111 -
Similar pages