AK2364

[AK2364]
AK2364
帯域可変型IFフィルタ内蔵 FM検波LSI
1. 特長
□
□
□
□
□
□
□
□
□
□
□
動作電圧： 2.6～5.5V
温度範囲： -40～+85℃
感度：
12dB SINAD -104dBm
2ndミキサ内蔵
ローカル周波数： 45.9MHz、50.4MHz、57.6MHz
帯域可変型IFフィルタ内蔵
FM復調回路内蔵 (PLL検波方式)
RSSI回路内蔵
ノイズスケルチ回路内蔵
消費電流 :
7mA (Typ.)
パッケージ： 28pin-QFNJ （4mm角、0.4mmピッチ）
MS1431-J-02
2014/5
-1-
[AK2364]
2. 目次
1. 特長 ........................................................................................................................ 1
2. 目次 ........................................................................................................................ 2
3. ブロック図 ................................................................................................................ 3
4. 回路構成 ................................................................................................................. 4
5. ピン/機能 ................................................................................................................ 5
6. 絶対最大定格 ........................................................................................................... 7
7. 推奨動作条件 ........................................................................................................... 7
8. デジタルDC特性 ....................................................................................................... 7
9. デジタルACタイミング ................................................................................................. 8
10. システムリセット ....................................................................................................... 10
11. 消費電流............................................................................................................... 11
12. アナログ特性.......................................................................................................... 12
13. シリアルインターフェース .......................................................................................... 16
14. パワーアップ動作説明 ............................................................................................. 19
15. 外部接続回路推奨例 .............................................................................................. 21
16. パッケージ ............................................................................................................. 25
17. 重要な注意事項 ..................................................................................................... 26
MS1431-J-02
2014/5
-2-
[AK2364]
3. ブロック図
NC
IF_INPUT
BPF0
AGC0
MIX
MIXIP
BPF1
AGC1
BPF2
NC
NC
NC
PDOUT
DISCOUT
Limiter
LPF
AUDIOOUT
DISCRI
NAMPI
AGCCNT
Noise AMP
NAMPO
Control
Logic
NRECTO
Noise
Rectifier
LDO
VIREF
RSSI
DETO
Comparator
LOIN
LOCAP
RSTN
SCLK SDATA CSN
VREFA
BIAS VSS2
AGNDIN
AGNDOUT
RSSIOUT
DVDD DVSS
AVSS
AVDD
LO_INPUT
MS1431-J-02
2014/5
-3-
[AK2364]
4. 回路構成
ブロック
機 能
MIX
MIXIP端子から入力された信号をLO信号により、ダウンコバートする回路。
AGC+BPF
AGAとBPFを交互にカスコードに配置し、2nd Mixerからの信号に含まれる妨害波を徐々に
抑圧しながら希望波を増幅する回路。
Divider
OSCIN端子からの信号を分周し、BPFにクロックを供給する回路。
LIMTER
PGA+BPFにてフィルタリングされた信号をさらに増幅し、矩形波信号を生成する回路。
DISCRI
PLL検波方式によりLIMTERからのIF信号を音声信号に復調するFM復調回路。
LPF
DISCRIで発生するノイズを除去するためのフィルタ。
Noise AMP
ノイズスケルチ用BPFを構成するためのアンプ。
Noise Rectifier
ノイズレベルを検出するための整流回路。
Comparator
ノイズレベルを比較するための回路。
RSSI
LIMTERから得られる信号より、受信信号強度(Received Signal Strength Indicator)
を求める回路。
VIREF
内部の基準電圧を生成する回路。
LDO
一部の回路ブロックに1.8Vの電圧を供給する回路 （注）
Control Logic
レジスタ回路は、１ビットのインストラクション、6ビットのアドレス、8ビットのデータ、計16ビット
で１フレームを構成し、ICの内部状態を設定する回路。
注：AVDD＜3.6Vの場合は、LDOをパワーダウンした状態でVREFA端子にAVDDと同じ電圧を外部から供給して
ください。
MS1431-J-02
2014/5
-4-
[AK2364]
5. ピン/機能
ピン
番号
ピン
名称
ﾋﾟﾝ
ﾀｲﾌﾟ
ﾊﾟﾜｰ
ﾀﾞｳﾝ時
ﾋﾟﾝ状態
機 能
1
MIXIP
AI
Z
IF正転信号入力端子
2
AVSS
PWR
-
グランド端子
3
VREFA
AI
H
LDO出力安定化コンデンサ接続端子（注）
4
AVDD
PWR
-
アナログ電源端子
5
NC
AIO
Z
NC端子
6
NC
AIO
Z
NC端子
7
NC
AIO
Z
NC端子
8
NC
AIO
Z
NC端子
9
RSSIOUT
AO
Z
受信信号レベル判定用キャパシタ接続端子
10
PDOUT
AO
Z
DISCRIMINATOR LPF用端子１
11
DISCOUT
AO
Z
DISCRIMINATOR LPF用端子２
12
AUDIOOUT
AO
Z
復調信号出力
13
NAMPI
AI
Z
ノイズスケルチ用アンプ入力端子
14
NAMPO
AO
Z
ノイズスケルチ用アンプ出力端子
15
NRECTO
AI
Z
全波整流回路出力端子
16
BIAS
AO
Z
基準電圧源用バイアス抵抗接続端子
17
AGNDOUT
AO
Z
アナログ基準グランド安定化コンデンサ接続端子
18
AGNDIN
AI
Z
アナログ基準グランド安定化コンデンサ接続端子
19
VSS2
PWR
-
グランド端子
20
RSTN
DI
Z
ハードウェアリセット端子
21
CSN
DI
Z
シリアルデータ用チップセレクト入力端子
22
SCLK
DI
Z
シリアルデータ用クロック入力端子
23
SDATA
DB
-
シリアルデータ用入出力端子
24
DETO
DO
Z
信号検出出力端子
25
DVDD
PWR
-
デジタル電源端子
26
DVSS
PWR
-
グランド端子
27
LOCAP
AI
Z
ローカル信号入力端子
28
LOIN
AI
Z
ローカル信号入力端子
注：AVDD＜3.6Vの場合は、VREFAにAVDDと同じ電源電圧を外部から供給してください。
その際、LDOはパワーダウンした状態で使用してください。
注：VREFAに外部から電源電圧を印加する場合、絶対最大定格、推奨動作条件はAVDDに準拠します。
MS1431-J-02
2014/5
-5-
[AK2364]
NRECTO
BIAS
19
AGNDOUT
20
AGNDIN
VSS2
21
RSTN
CSN
ピン配置：
18 17 16 15
NAMPI
DETO
24
12
AUDIOOUT
DVDD
25
11
DISCOUT
DVSS
26
10
PDOUT
LOCAP
27
9
RSSIOUT
LOIN
28
8
NC
1
2
3
4
5
6
7
NC
13
NC
23
NC
SDATA
AVDD
NAMPO
VREFA
14
AVSS
22
MIXIP
SCLK
MS1431-J-02
2014/5
-6-
[AK2364]
6. 絶対最大定格
項 目
電源電圧
グランドレベル
入力印可電圧
入力印可電流（電源ピンを除く）
保存温度
注：電圧は全てVSSピンに対する値です。
記号
AVDD
DVDD
VSS
VIN_analog
VIN_digital
IIN
Tstg
Min.
-0.3
-0.3
0
-0.3
-0.3
-10
-55
Max.
6.5
6.5
0
AVDD+0.3
DVDD+0.3
+10
130
単位
V
V
V
V
V
mA
℃
注意：この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は、保証されません。
7. 推奨動作条件
項 目
動作温度
動作電源電圧
記号
条 件
Min.
-40
2.6
2.6
Ta
AVDD
DVDD
DVDD  AVDD
LDO使用時
アナログ基準電圧
AGND
LDO不使用時
AUDIOOUT, DISCOUT
出力負荷抵抗
RL
,NAMPO
AUDIOOUT, DISCOUT
出力負荷容量
CL
,NAMPO
注：電圧は全てVSSピンに対する値です。
Typ.
3.0
3.0
1.35
1/2AVDD
Max.
85
5.5
5.5
単位
℃
V
V
V
30
kΩ
15
pF
Max.
単位
8. デジタルDC特性
項 目
記号
条 件
Min.
高レベル入力電圧
VIH
RSTN, SCLK, SDATA CSN
0.8DVDD
低レベル入力電圧
VIL
RSTN, SCLK, SDATA CSN
高レベル入力電流
IIH
低レベル入力電流
IIL
高レベル出力電圧
VOH
低レベル出力電圧
VOL
VIH=DVDD
RSTN, SCLK, SDATA CSN
VIL=0V
-10
RSTN, SCLK, SDATA CSN
IOH=+0.2mA
DVDD-0.4
SDATA
IOL=-0.4mA
0.0
SDATA, DETO
MS1431-J-02
Typ.
V
0.2DVDD
V
10
uA
uA
DVDD
V
0.4
V
2014/5
-7-
[AK2364]
9. デジタルACタイミング
1) シリアルインターフェース タイミング
このLSIは、CSN, SCLK, SDATAの３線同期式シリアルインターフェースにより、データの書き込みと読み出しを行な
います。SDATA(シリアルデータ)は、書き込み／読み出しの識別ビット(R/W) 、レジスタアドレス（MSBファースト, A5
～A0）とコントロールデータ（MSBファースト, D7～D0）で構成されます。
書き込み（WRITE命令）
CSN
SCLK
SDATA
R/W
(Input)
A5
A4
A3
A2
A1
A0
A5
A4
A3
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
D5
D4
D3
D2
D1
D0
Hi-Z
SDATA
(Output)
読み出し（READ命令）
CSN
SCLK
Hi-Z
SDATA
R/W
(Input)
Hi-Z
SDATA
D7
D6
(Output)
R/W
：レジスタへのアクセスが書き込みか、読み出しかをこのビットで識別します。
このビットが”Low”の場合には書き込み、”High”の場合には読み出しとなります。
A5～A0 ：アクセスしようとしているレジスタのアドレスを表します。
D7～D0 ：レジスタへの書き込み、もしくはレジスタからの読み出しデータです。
① CSN(チップセレクト)は、通常“High“に設定します。
CSN を“Low“に設定すると、シリアルインターフェースがアクティブとなります。
② 書き込み時は、アドレス A0 とデータ D7 と間は、“Low“を設定願います。CSN が“Low“区間で、SCLK の
16 クロックの立ち上がりに同期して SDATA より識別ビット、アドレス、データの順に取り込みます。入力デー
タの確定は、16 個目のクロックの立ち上がりで行われます。（クロックのカウントが 16 より手前で CSN が“H
“になった場合には、その入力データは無効になりますので、ご注意ください。）
CSN が“L”の時、クロックの 16 発毎に書き込みが行われますので、CSN が“L”の間は連続で書き込みが
可能です。
③ 読み出しでは、CSN が“Low“区間で、SCLK の前半 7 クロックの立ち上がりに同期して SDATA より識別ビ
ット、アドレスを取り込み、後半の 9 クロックの立ち下がりに同期して指定したアドレスのデータが出力されま
す。アドレス A0 とデータ D7 間のデータは、不定となりますのでご注意願います。
SCLK の後半 9 クロックでデータ出力の区間では、SDATA への入力は“Hi-Z“としてください。連続での
読み出しはデータが保証されませんので、データ読み出し毎に CSN を”H”に設定してください。
MS1431-J-02
2014/5
-8-
[AK2364]
2) 詳細タイミング
WRITE命令
tCSLH
tCSS
tCSHH
CSN
tWH
tWL
SCLK
tDS
SDATA
(Input)
R/W
SDATA
(Output)
High-Z
tDH
A5
A4
A3
A0
D7
D6
D1
D0
READ命令
tCSLH
tCSS
tCD
CSN
tSD
tDD
SCLK
High-Z
SDATA
(Input)
R/W
SDATA
(Output)
High-Z
A5
A4
A1
A0
D7
D6
D1
D0
立ち上がり、立下り時間
tR
tF
SCLK
VIH
VIL
項目
記号
条件
Min.
Typ.
Max.
単位
CSN setup time
tCSS
100
ns
SDATA setup time
tDS
100
ns
SDATA hold time
tDH
100
ns
SCLK high time
tWH
500
ns
SCLK low time
tWL
500
ns
CSN low hold time
tCSLH
100
ns
CSN high hold time
tCSHH
100
ns
SDATA Hi-Z setup time
tSD
500
ns
SCLK to SDATA output delay
tDD
20pF負荷
400
ns
time
CSN to SDATA input delay time
tCD
20pF負荷
200
ns
SCLK rising time
tR
250
ns
SCLK falling time
tF
250
ns
注) デジタル入力のタイミングは立ち上がり・立ち下がり信号の 0.5DVDD の値を基準とします。
また、デジタル出力のタイミングは立ち上がり・立ち下がり信号の 0.5DVDD の値を基準に測定されます。
MS1431-J-02
2014/5
-9-
[AK2364]
10. システムリセット
項 目
ハードウェアリセット
信号入力幅
記号
条 件
tRSTN
RSTN端子
ソフトウェアリセット
注1)
Min.
Typ.
Max.
1
単位
備考
s
注1)
注2)
SRSTﾚｼﾞｽﾀ
電源投入後、ハードウェアリセット動作(レジスタの初期化)を必ず行なって下さい。1s以上の“Low”パルス
入力でリセットがかかり、動作モードMode0(パワーダウン)となります。
またこの時のデジタル入力(DI)端子は、RSTN:High、SCLK:Low、SDATA:Low、CSN:Low
と設定ください。
tRSTN
VIH
RSTN
VIL
注2)
SRST[7:0]レジスタに0x03:10101010データを書き込むと、ソフトウェアリセットが実行されます。
この設定により動作モードMode0(パワーダウン)となり、レジスタは初期値となります。
このレジスタは、ソフトウェアリセット完了後は”0”となります。
MS1431-J-02
2014/5
- 10 -
[AK2364]
11. 消費電流
項 目
記号
IDD0
IDD1
消費電流
IDD2
IDD3
条
件
Min.
Typ.
Max.
単位
10
A
0.1
0.2
mA
0.6
1.4
mA
7
10
mA
Mode0
パワーダウン時
Mode1
スタンバイ時 AGNDINのみ
Mode2
スタンバイ時、Lo buffer,
VIREF,
Mode3
無信号時消費電流
MS1431-J-02
2014/5
- 11 -
[AK2364]
12. アナログ特性
特記なき場合、LOIN=50.4MHz、MIXIP=50.85MHz、f=1.5kHz、fmod=1kHz、AGC+BPF=F4特性、パッケージ裏
面中央の露出パッドはVSSへ接続 が適用されます。また外付け回路定数は、外部接続回路推奨例P.21～24に基
づき設定しております。
1) LO部
項 目
記号
条 件
ローカル周波数
FLO
LOIN
入力振幅
VLO
LOIN
Min.
Typ.
Max.
単位
45.9
50.4
57.6
備考
MHz
0.2
1.0
VPP
注1)
注1) DCカットを介しLOIN端子より入力時。
2) 2nd Mixer部
項 目
入力インピーダンス
条 件
Min.
注1)
Typ.
Max.
単位
50
Ω
FLO
+0.45
MHz
電圧利得
23
dB
ノイズ・フィギュア
13
dB
入力周波数
備考
注1) 外付けの整合回路を含む。
3) Discriminator部
項 目
条 件
f=3.0kHz,fmod=1kHz,
LIMITER入力→AUDIOOUT 注2)
復調出力レベル
f=1.5kHz,fmod=1kHz,
LIMITER入力→AUDIOOUT 注2)
f=3.0kHz,fmod=1kHz,
S/N比
LIMITER入力→AUDIOOUT 注2)
注2) デエンファシス＋BPF回路(0.3～3kHz)通過後
4) 受信総合特性
項 目
12dB SINAD 入 力 感
注3)
度
条 件
Min.
Typ.
Max.
単位
60
100
140
mVrms
60
100
140
mVrms
50
Min.
IIP3
f=3.0kHz,fmod=1kHz,
AGC+BPF=F3特性 注3)
復調出力レベル
f=1.5kHz,fmod=1kHz,
AGC+BPF=F4特性 注3)
f=3.0kHz,fmod=1kHz,
AGC+BPF=F3特性 注3)
S/N比
f=1.5kHz,fmod=1kHz,
AGC+BPF=F4特性 注3)
注3) デエンファシス＋BPF回路(0.3～3kHz)通過後
MS1431-J-02
Typ.
dB
Max.
単位
-104
dBm
-16
dBm
60
100
140
mVrms
60
100
140
mVrms
40
46
dB
34
40
dB
備考
BAND=
1
BAND=
0
BAND=
1
備考
BAND=
1
BAND=
0
BAND=
1
BAND=
0
2014/5
- 12 -
[AK2364]
5) RSSI部
項 目
条 件
MIXIP→RSSIOUT
MIXIP=-100dBm入力時
MIXIP→RSSIOUT
MIXIP=-30dBm入力時
RSSI出力電圧
Min.
Typ.
Max.
単位
0.1
0.36
0.62
V
1.4
2.0
2.6
V
Min.
Typ.
Max.
単位
0.5
0.7
V
備考
RSSI Characteristics
(VDD=3V)
3.0
RSSI output lvel (V)
2.5
2.0
1.5
1.0
0.5
0.0
-120 -110 -100 -90 -80 -70 -60 -50 -40 -30 -20 -10
0
Mixer input level (dBm)
6) ノイズスケルチ回路特性
項 目
条 件
NRECTO→DETO
Highを検出
ノイズ検出レベル
NRECTO→DETO
Lowを検出
NAMPI→NRECTO
入力条件: 31kHz, 0.1mVrms
ノイズ検出特性
NAMPI→NRECTO
入力条件: 31kHz, 0.25mVrms
0.3
0.4
0.1
0.26
0.36
V
0.4
0.65
0.8
V
備考
V
Noise Detect Characteristics
NRECTO output level [V]
(VDD=3V, fin=31kHz)
1.6
1.2
0.8
0.4
0.0
0.0
0.1
0.2
0.3
0.4
0.5
0.6
Filter amplifier input level [mVrms]
MS1431-J-02
2014/5
- 13 -
[AK2364]
7) AGC+BPF部
7.1) F1特性 （D）
項 目
フィルタ減衰特性
条 件
Min.
Typ.
430kHz
（ 450kHz で の 利 得 を
0dBとした相対値）
7.2) F2特性 （E）
項 目
フィルタ減衰特性
7.3) F3特性 （F）
項 目
フィルタ減衰特性
460kHz
-6
dB
条 件
Min.
Typ.
435kHz
7.4) F4特性 （G）
項 目
フィルタ減衰特性
（ 450kHz で の 利 得 を
0dBとした相対値）
3
dB
Max.
単位
-50
dB
dB
457.5kHz
-6
dB
条 件
Min.
Typ.
437.5kHz
-50
dB
3
dB
Max.
単位
-50
dB
444kHz
-6
dB
456kHz
-6
dB
450±4kHz以内
条 件
Min.
439kHz
Typ.
-50
dB
3
dB
Max.
単位
-50
dB
445.5kHz
-6
dB
454.5kHz
-6
dB
461kHz
ゲインリップル
dB
-6
462.5kHz
ゲインリップル
-50
442.5kHz
450±5kHz以内
（ 450kHz で の 利 得 を
0dBとした相対値）
dB
dB
465kHz
ゲインリップル
-50
-6
450±7kHz以内
（ 450kHz で の 利 得 を
0dBとした相対値）
単位
440kHz
470kHz
ゲインリップル
Max.
450±3kHz以内
MS1431-J-02
-50
dB
3
dB
備考
備考
備考
備考
2014/5
- 14 -
[AK2364]
BPF F1 (BW=±10kHz)
BPF F2 (BW=±7.5kHz)
10
10
500
500
Gain
Gain
0
0
G.D.T
G.D.T
-10
-10
400
-50
200
-60
-30
300
-40
-50
200
-60
-70
100
-70
-80
100
-80
430
435
440
445
450
455
460
465
0
475
470
-90
425
430
435
440
Frequency [kHz]
445
450
455
460
465
BPF F3 (BW=±6kHz)
0
475
BPF F4 (BW=±4.5kHz)
500
10
500
Gain
Gain
0
0
G.D.T
-10
G.D.T
400
-10
-20
400
300
-40
-50
200
-30
300
-40
-50
200
G.D.T[.μs]
-30
Gain[dB]
-20
G.D.T[.μs]
Gain [dB]
470
Frequency [kHz]
10
-60
-60
-70
100
-70
100
-80
-80
-90
425
G.D.T[.μs]
300
-40
Gain [dB]
-30
-90
425
400
-20
G.D.T[.μs]
Gain [dB]
-20
430
435
440
445
450
455
460
465
470
0
475
-90
425
Frequency [kHz]
430
435
440
445
450
455
460
465
470
0
475
Frequency [kHz]
MS1431-J-02
2014/5
- 15 -
[AK2364]
13. シリアルインターフェース
Name
ADRS D7(MSB)
D6
LDOSTAT PDLDON
コントロール
0x01
レジスタ1
1
0
コントロール
0x02
レジスタ2
ソフトウェア
0x03
リセット
D5
0
D3
D2
BPF_BW[1:0]
LOFREQ[1:0]
0
0
D1
D0(LSB) W/R
BS[1:0]
W/R
Reserved
0
D4
0
AGC_TIME[1:0]
0
0
0
1
0
1
AGC0_
STEP
BAND
CAL
1
0
0



W/R
SRST[7:0]





W
上記アドレス以外は、アクセス不可。
MS1431-J-02
2014/5
- 16 -
[AK2364]
アドレス 0x01 (コントロールレジスタ１)
Name
D7(MSB)
D6
コントロール
LDOSTAT PDLDON
レジスタ1
1
0
初期値
D5
D4
BPF_BW[1:0]
0
0
D3
D2
D1
LOFREQ[1:0]
0
1
D0(LSB)
BS[1:0]
0
1
LDO設定
データ
設定項目
LDO
STAT
PDLDON
機能
0
1
LDOパワーダウン時
の出力状態
AVSSショート
AVDDショート
LDOのパワー制御
OFF
ON
BPF帯域切替
BPF_BW
BPF_BW
[1]
[0]
0
1
0
0
記号
6dB減衰帯域
F1
F2
±10kHz
±7.5kHz
1
0
F3
±6kHz
1
1
F4
±4.5kHz
ローカル周波数の設定
LOFREQ
LOFREQ
[1]
[0]
備考
ローカル周波数
0
0
0
1
45.9MHz
50.4MHz
1
0
57.6MHz
注1）表中に規定されていないコードの組み合わせは、設定しないで下さい。
動作モード設定
BS[1]
BS[0]
モード名
AGNDIN
LOBUF,VIREF
系
AGNDIN,LOBUF,
VIREF以外
0
0
0
1
Mode0(ﾊﾟﾜｰﾀﾞｳﾝ)
Mode1(ｽﾀﾝﾊﾞｲ)
OFF
ON
OFF
OFF
OFF
OFF
1
0
Mode2
ON
ON
OFF
1
1
Mode3
ON
ON
ON
MS1431-J-02
2014/5
- 17 -
[AK2364]
アドレス 0x02 (コントロールレジスタ２)
Name
D7(MSB)
D6
コントロール
Reserved
レジスタ2
0
0
初期値
D5
D4
D3
AGC_TIME[1:0]
0
0
0
D2
D1
D0(LSB)
AGC0_
STEP
BAND
CAL
1
0
0
AGC応答時間の設定
AGC0ゲイン及び、AGC1ゲインが1ステップ切り替わる時の応答時間を設定できます。
AGC応答時間 [ms]
AGC_TIME
[1]
注1）
注2）
AGC_TIME
[0]
AGC0_STEP=0設定時
AGC0_STEP=1設定時
状態A
状態B
状態C
状態A
状態B
状態C
0
0
0
1
0.56
0.92
8.50
8.79
8.50
8.79
0.38
0.56
4.35
4.50
4.35
4.50
1
0
1.64
9.37
9.37
0.93
4.79
4.79
1
1
3.08
10.52
10.52
1.66
5.38
5.38
ゲインが最大から最小、最小から最大に変化するまでの応答時間を示します。
AGC応答時間は、以下の３つの状態に応じて異なります。
状態A： AGC0出力レベルが上限を超えた場合
状態B: AGC0出力レベルが上限を超えずにAGC1出力レベルが上限を超えた場合
状態C: AGC1出力レベルが下限を下回った場合
データ
設定項目
AGC0_
STEP
機能
0
1
AGC0の
ゲイン切替幅の設定
±1dB
±2dB
BAND
復調レベルの設定
(注1)
NARROW
WIDE
CAL
Discriminator部
キャリブレーション開
始トリガ(注2)
無効
開始
注１）
注２）
備考
{BAND}に0を書き込むと、Δf=±1.5kHz dev入力時のAUDIOOUT出力端での復調レベルが100mVrms
typとなります。また、{BAND}に1を書き込むと、Δf=±3.0kHz dev入力時のAUDIOOUT出力端での復調レ
ベルが100mVrms typとなります。
{CAL}の立ち上がりを検出して、Discriminator部のキャリブレーションを実施します。キャリブレーション終了
後は自動的に”0”に設定されます。キャリブレーションには、1.3msを必要とします。詳細については、“キャ
リブレーション動作説明”の項を参照ください。
アドレス 0x03 (ソフトウェアリセット)
Name
D7(MSB)
D6
D5
D4
D3
D2
SRST[7:0]
ソフトウェアリセット
初期値






SRST[7:0]レジスタに0x03:10101010データを書き込むと、ソフトウェアリセットが実行されます。
詳細については、“システムリセット”の項を参照ください。
MS1431-J-02
D1
D0(LSB)


2014/5
- 18 -
[AK2364]
14. パワーアップ動作説明
1) AVDD=2.6V～3.6Vの範囲で使用する場合
本LSIを電源電圧AVDD=2.6V～3.6Vの範囲で使用する場合は、LDOを使用せずにVREFAにAVDDと同じ電圧
を印加してください。
また本LSIは、Discriminator内のVCOの自走周波数および復調レベルのキャリブレーション機能を有します。
VCOの動作レンジを確保し、仕様の復調レベルを得るためには受信動作を開始する前にキャリブレーションを
実施する必要があります。
LDOを使用しない場合のパワーアップシーケンスを以下に示します。
① 外部のTCXOを立上げ、LO信号を安定供給される状態にします。
② アドレスOx01 {BS[1:0]}に”11”を設定し、全ての回路を立ち上げます。これにより、キャリブレーション動作に
必要な回路（LOBUF、VIREF、Discriminator）がパワーアップし、500us後までにはキャリブレーションが可能
な状態になります。
③ その後、アドレス0x02 {CAL}に”1”を書き込むことによりキャリブレーションを開始します。なお、一度キャリブ
レーション動作が実行されると、マスターリセット以外ではキャリブレーション動作を止めることはできません。
{CAL}に”0”を書き込んでも、キャリブレーションは最後まで実行されます。
④ キャリブレーション結果はマスターリセット動作、もしくはDVDD電源を落とさない限りデータは保持されます。
⑤ キャリブレーションが完了してから、Discriminatorが安定するまで1.5msかかります。
パワーアップタイミング推奨例
LOIN（外部）
{BS[1:0]}
Unstable
“11”
“01”
(500μs)
LOBUF
VIREF
Discriminator
Unstable
Stable
(1.3ms)
キャリブレーション終了後に自動的にリセットされます
{CAL}
(1.5ms)
内部 Discriminator
Unstable
MS1431-J-02
2014/5
- 19 -
[AK2364]
2) AVDD=3.6V～5.5Vの範囲で使用する場合
本LSIはLDO(Low Drop Out)を内蔵しており、一部の回路はLDO出力電圧で動作させます。電源電圧
AVDD=3.6V～5.5Vの範囲で使用する場合は、LDOを使用することを推奨します。
LDOを使用した場合のパワーアップシーケンスを以下に示します。
① 外部のTCXOを立上げ、LO信号を安定供給される状態にします。
② アドレスOx01 {BS[1:0]}に”10”を設定し、VIREF回路を立ち上げます。これによりLDOがパワーアップ可能な
状態となります。
③ アドレス0x01：LDOSTATに”0”を設定し、LDO出力を一旦VSSにショートさせます。これによりLDOの立ち上
げ時間を短縮する事が可能となります。
④ アドレス0x01；LDOSTATに”1”,PDLDONに”1”を設定し、LDOをパワーアップします。
このときAGNDINの電圧が安定するまでに130msの時間がかかります。
⑤ アドレスOx01 {BS[1:0]}に”11”を設定し、全ての回路を立ち上げます。これにより、キャリブレーション動作に
必要な回路（LOBUF、VIREF、Discriminator）がパワーアップし、500us後までにはキャリブレーションが可能
な状態になります。
⑥ その後、アドレス0x02 {CAL}に”1”を書き込むことによりキャリブレーションを開始します。なお、一度キャリブ
レーション動作が実行されると、マスターリセット以外ではキャリブレーション動作を止めることはできません。
{CAL}に”0”を書き込んでも、キャリブレーションは最後まで実行されます。
⑦ キャリブレーション結果はマスターリセット動作、もしくはDVDD電源を落とさない限りデータは保持されます。
⑧ キャリブレーションが完了してから、Discriminatorが安定するまで1.5msかかります。
パワーアップタイミング推奨例
LOIN（外部）
{BS[1:0]}
Unstable
“10”
“01”
“11”
(100μs) (50μs)
{LDOSTAT}
(130ms)
{PDLDON}
AGNDIN
Unstable
LOBUF
VIREF
Discriminator
Stable
(500μs)
Unstable
Stable
(1.3ms)
{CAL}
キャリブレーション終了後に自動的にリセットされます
(1.5ms)
内部 Discriminator
Unstable
注)外部接続回路推奨例を参考にした場合です
MS1431-J-02
2014/5
- 20 -
[AK2364]
15. 外部接続回路推奨例
1） 電源安定化容量
電源に含まれるリップル、ノイズ等を除去するため、VDD-VSS端子間に下図の様にコンデンサを接続して
ください。コンデンサは両端子間の最短距離に配置すると効果的です。
25
DVDD
C1=0.1F (Ceramic cap)
C1
C2
C2=10F (Electrolytic cap)
26
DVSS
4
AVDD
C2
C1
2
AVSS
LSI
2） ＡGND安定化容量
AGND,AGNDIN端子には、VSSとの間に1uF以上のコンデンサを接続しAGND信号の安定化を図るよう
推奨いたします。コンデンサはできるだけ各端子の近くに配置してください。
17
AGNDOUT
18
AGNDIN
C1
AVSS
C1
C1=1F (Electrolytic capacitor)
AVSS
LSI
3） BIAS出力
16
BIAS
R1
R1=47k±1%
AVSS
LSI
MS1431-J-02
2014/5
- 21 -
[AK2364]
4-1) VREFA入力 (AVDD=2.6～3.6V時)
3
VREFA
4
AVDD
LSI
4-2) VREFA入力 (AVDD=3.6～5.5V時)
3
VREFA
C1=220nF
C1
AVSS
LSI
5) MIX入力
MIXIP
1
C1
C2
R1
L1
IF_INPUT
C1=18pF, L1=470nF for 46.35MHz
C1=15pF, L1=470nF for 50.85MHz
C1=12pF, L1=390nF for 58.05MHz
C2=10nF
R1=2.4k
LSI
6) LOIN入力
LOIN
28
LO_INPUT
C1
C2
27
C1=C2=100pF
LOCAP
AVSS
LSI
MS1431-J-02
2014/5
- 22 -
[AK2364]
7) Discriminator出力
10
R1
PDOUT
C1=1000pF
C1
R1=220k
11
DISCOUT
R2=1M
R2
LSI
8） Noise Amp
下図のようにバンドパスフィルタを構成できます。入力条件は、31kHzの場合を以下に示します。
定数の設定には、下式(1)～(3)を参照願います。
14
NAMPO
C1=0.47uF
C2
C2=C3=220pF
R3
R1 C1
C3
_
+
13
NAMPI
R2
Noise Amp
R1=10k
R2=5.6k
AVSS
R3=150k
LSI
(1) f 0 
1
2π R3 ( R1 // R2 )C2
(2) Gv 
R3
2 R1
(3) Q 2 
R3
4( R1 // R2 )
MS1431-J-02
2014/5
- 23 -
[AK2364]
9） NRECTO出力
ノイズ検出立ち上がり時間は、C1=0.1μFと内部抵抗75kΩとの時定数に比例します。
15
NRECTO
C1
C1=0.1F
AVSS
LSI
10） RSSIOUT出力
9
RSSIOUT
R1=51k
C1
LSI
R1
C1=1000pF
AVSS
11） DETO出力
DVDD
24
DETO
R1
R1=100k
LSI
MS1431-J-02
2014/5
- 24 -
[AK2364]
16. パッケージ
□ マーキング
2364
YWWL
●
［YWWL内容］
Y： 製造時期
西暦年号下1桁
WW: 製造時期
週
L: 製造ロット 識別コード
パッケージ外形図
パッケージタイプ：28pin QFN (4.0 x 4.0 x 0.7mm, 0.4mm pitch)
2.30±0.10
B
21
15
22
2.30±0.10
4.00±0.05
14
28
8
7
A
1
0.40±0.05
□
C0.3
4.00±0.05
0.07 M
C A B
0.18±0.05
0.08
0.75±0.05
0.40 Ref
0.05 MAX
C
C
注） パッケージ裏面中央の露出パッド（Exposed Pad）は、オープンまたはVSSに接続してください。
MS1431-J-02
2014/5
- 25 -
[AK2364]
17. 重要な注意事項
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく
変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新
のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
● 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、
半導体製品の動作例、応用例を説明するものです。お客様の機器設計において本書に記載
された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報を使用される場合は、
お客様の責任において行ってください。本書に記載された周辺回路、応用回路、ソフト
ウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害に
対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権
その他の第三者の所有する権利に対する侵害につきましても同様です。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当
する場合、輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や
動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが
通常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、
必ず事前に弊社代表取締役の書面による同意をお取りください。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から
生ずる損害等の責任を一切負うものではありませんのでご了承ください。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、
その使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますので
ご了承下さい。
MS1431-J-02
2014/5
- 26 -
関連製品
Part#
Discription
Mixer
AK1220
100MHz~900MHz 高線形性ダウンコンバージョンミキサー
AK1222
100MHz~900MHz 低消費電流ダウンコンバージョンミキサー
AK1224
100MHz~900MHz 低ノイズ、高線形性ダウンコンバージョンミキサー
AK1228
10MHz~2GHz アップダウンコンバージョンミキサー
AK1221
0.7GHz~3.5GHz 高線形性ダウンコンバージョンミキサー
AK1223
3GHz~8.5GHz 高線形性ダウンコンバージョンミキサー
PLL Synthesizer
AK1541
20MHz~600MHz 低消費電流 Fractional-N 周波数シンセサイザ
AK1542A
20MHz~600MHz 低消費電流 Integer-N 周波数シンセサイザ
AK1543
400MHz~1.3GHz 低消費電流 Fractional-N 周波数シンセサイザ
AK1544
400MHz~1.3GHz 低消費電流 Integer-N 周波数シンセサイザ
AK1590
60MHz~1GHz Fractional-N 周波数シンセサイザ
AK1545
0.5GHz~3.5GHz Integer-N 周波数シンセサイザ
AK1546
0.5GHz~3GHz 低Phase Noise Integer-N 周波数シンセサイザ
AK1547
0.5GHz~4GHz Integer-N 周波数シンセサイザ
AK1548
1GHz~8GHz 低Phase Noise Integer-N 周波数シンセサイザ
IFVGA
AK1291
100~300MHz アナログ制御方式 可変ゲインアンプ
integrated VCO
AK1572
690MHz~4GHz Frac.-N PLL/VCO内蔵ダウンコンバージョンミキサー
AK1575
690MHz~4GHz Frac.-N PLL/VCO内蔵アップコンバージョンミキサー
IF Reciever (2nd Mixer + IF BPF + FM Detector)
AK2364
帯域可変IFBPF内蔵 FM検波LSI
AK2365A
帯域可変IFBPF内蔵 IFIC
Analog BB for PMR/LMR
AK2345C
CTCSS用エンコーダ/デコータ
AK2360/
周波数反転方式(3.376kHz/3.020kHz)秘話LSI
AK2360A
AK2363
MSKモデム/DTMFレシーバ搭載LSI
AK2346B
0.3-2.55/3.0kHz アナログ音声フィルタ、
エンファシス、コンパンダ、秘話回路、MSKモデム内蔵LSI
AK2346A
AK2347B
0.3-2.55/3.0kHzアナログ音声フィルタ、
エンファシス、コンパンダ、秘話回路、CTCSSフィルタ内蔵LSI
AK2347A
Function IC
AK2330
8-bit 8ch 電子ボリューム
AK2331
8-bit 4ch 電子ボリューム
Comments
IIP3:+22dBm
IDD:2.9mA
NF:8.5dB, IIP3:+18dBm
3V動作対応, NF:8.5dB
IIP3:+25dBm
IIP3:+13dB, NF:15dB
IDD:4.6mA
IDD:2.2mA
IDD:5.1mA
IDD:2.8mA
IDD:2.5mA
16-TSSOPパッケージ
規格化位相雑音:-226dBc/Hz
5V動作対応
規格化位相雑音:-226dBc/Hz
ダイナミックレンジ:30dB
IIP3:24dBm, -111dBc/Hz@100kHz
IIP3:24dBm, -111dBc/Hz@100kHz
帯域可変:10kHz ~ 4.5kHz
帯域可変:7.5kHz ~ 2kHz
24-VSOPパッケージ
8-SONパッケージ
24-QFNパッケージ
24-VSOPパッケージ
24-QFNパッケージ
24-VSOPパッケージ
24-QFNパッケージ
各ch毎の基準電圧設定が可能
各ch毎の基準電圧設定が可能
上記情報は、予告なく変更することがあります。ご使用を検討の際には、上記情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご
確認ください。
2014/10