AK8119A

[AK8119A]
AK8119A
-暫定版-
Single Clock Generator
AK8119Aは、PLLを内蔵した単出力クロックジェネレータIC です。12MHzのクロック入力から、36.0MHzまた
は40.5MHzのクロックを出力することができます。生成したクロックは制御端子によりON/OFFおよび周波数
切替えが可能です。クロック用水晶発振器を使用せずに、高精度、低ジッタの出力クロックを生成するこ
とが可能になります。
特
□
□
□
□
□
□
□
電源電圧:
低消費電流:
マスタクロック:
生成クロック
CLKOUT:
出力負荷
CLKOUT:
低ジッタ出力
CLKOUT:
小型パッケージ:
長
2.7 ~ 3.6V
3.0mA typ.
12MHz (外部入力)
36.0MHz/40.5MHz ( 制御端子によりON/OFF, 周波数切替え可能)
15pF max.
15ps typ. (1σ)
6ピンUSON (鉛フリー)
2.0mmx1.8mm
VDD
CLKIN
INPUT
Buffer
PLL
OUTPUT
Buffer
CLKOUT
OE
FSEL
VSS
AK8119A-draft-J-00
2008/4
- 1 -
[AK8119A]
1.
端子説明
1-1)端子配置図
1:VDD
6:CLKIN
2:VSS
5:FSEL
3:CLKOUT
4:OE
1-2)端子機能説明
端子番号
1
2
3
4
5
6
端子名
説明
(端子タイプ)
VDD
(PWR)
VSS
(PWR)
CLKOUT
(DO)
OE
(DI)
FSEL
(DI)
CLKIN
(DI)
電源端子.
接地端子.
クロック出力端子. FSEL端子の設定により36.0MHzか40.5MHzのいず
れかを出力します. パワーダウン時は“L”となります.
CLKOUT出力イネーブル端子. この端子が“L”の時PLLはパワーダウン
されCLKOUTは出力されません. 100kΩで内部プルダウン.
クロック出力周波数設定端子. “L”の時40.5MHz、“H”の時36.0MHzを出
力します. 100kΩで内部プルダウン.
クロック入力端子(12.0000MHz).
クロックが入力されない場合、パワーダウン状態にして下さい.
無入力もしくは不安定なクロック入力の場合、出力が安定しません。
PWR:電源
DO :デジタル出力
DI :デジタル入力
AK8119A-draft-J-00
2008/4
-2-
[AK8119A]
2.
電気的特性
2-1)絶対最大定格
項
目
記号
MIN
MAX
単位
電源電圧
VDD
-0.3
4.6
V
グランド・レベル
VSS
0
0
V
入力端子電圧
VIN
VSS-0.3
VDD+0.3
V
入力電流
IIN
-10
10
mA
保存温度
Tstg
-55
130
℃
備考
2-2)動作条件
項
目
動作温度
電源電圧
出力端子
負荷容量
記号
MIN
Ta
-20
VDD
2.7
TYP
3.0
Cpl
MAX
単位
85
℃
3.6
V
15
pF
2-3)消費電流
項
備考
CLKOUT
VDD=3.0V, Ta=25℃
目
消費電流
パワーダウン時消費電流
(OE=”L”)
記号
MIN
IDD
IPD
TYP
MAX
単位
備考
3.0
0
10
mA
μA
*1
FSEL=“L”
又は
OPEN 時
*1 CLKOUT 端子無負荷時
AK8119A-draft-J-00
2008/4
-3-
[AK8119A]
2-4)DC特性
項目
VDD=2.7~3.6V,Ta=-20~85℃
端子
MIN
0.8*VDD
高レベル出力電圧
CLKIN
FSEL
OE
同上
CLKIN
OE
FSEL
CLKOUT
低レベル出力電圧
CLKOUT
高レベル入力電圧
低レベル入力電圧
入力リーク電流 1
入力リーク電流 2
TYP
MAX
単位
備考
V
0.2*VDD
+10
+75
-10
-10
0.8*VDD
V
μA
μA
V
0.2*VDD
2-5)AC特性
V
VDD=3.0V,Ta=25℃
IOH=-4mA
VDD=3.0V,Ta=25℃
IOL=4mA
VDD=2.7~3.6,Ta=-20~85℃
項目
端子
MIN
TYP
外部入力 CLK
周波数
外部入力 CLK
デューティーサイクル
出力 CLK
立ち上がり時間
CLKIN
12.0000
MHz
CLKIN
50
%
CLKOUT
-
4.0
ns
出力 CLK
立ち下がり時間
CLKOUT
-
4.0
ns
出力 CLK ジッタ
CLKOUT
15
出力 CLK
デューティーサイクル
CLKOUT
パワーアップ時間
CLKOUT
45
50
1
MAX
単位
ps
55
%
ms
備考
Cp1=15pF
0.2*VDD→0.8*VDD
*1
Cp1=15pF
0.8*VDD→0.2*VDD
*1
Cp1=15pF
周期ジッタ(1σ)
*1
Cp1=15pF
*1
*2
*1 設計値
*2 電源が VDD 電圧に達した後、出力が所定の周波数の±0.1%に安定するまでの時間。
AK8119A-draft-J-00
2008/4
-4-
[AK8119A]
3.
パッケージ情報
<外形寸法図>(単位mm)
※ パッケージ裏面のタブは VSS に接続して下さい。
<マーキング図>
a. 1ピン表示
b. マーケティングコード
c. 日付コード
b
1 9 A
YMA
c
a
1pin
AK8119A-draft-J-00
2008/4
-5-
[AK8119A]
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく
変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新
のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
● 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、そ
の他の権利に対する侵害につきましては、当社はその責任を負うものではありませんので、
ご了承下さい。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該
当する場合、輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や
動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通
常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必
ず事前に弊社代表取締役の書面による同意をお取り下さい。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生
ずる損害等の責任を一切負うものではありませんのでご了承下さい。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、そ
の使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承
下さい。
AK8119A-draft-J-00
2008/4
-6-
Similar pages