AK4118AEQ

[AKD4118A-A]
AKD4118A-A
AK4118A評価ボード Rev.0
概
要
AKD4118A-Aは192kHzディジタルオーディオトランシーバ、AK4118Aの評価用ボードです。光コネク
タ、BNCコネクタを介してディジタルオーディオ機器とインタフェース可能です。
„ オーダリングガイド
AKD4118A-A
--- AK4118A評価用ボード
(IBM-AT互換機のプリンタポートとの接続用ケーブルとコントロールソフト
を同梱。このコントロールソフトはWindows NT上では動作しません。)
機
能
† ディジタルインタフェース
-S/PDIF :
入力8系統(光 or BNC)
出力2系統(光 or BNC)
-シリアルデータI/F :
入出力1系統(DIR/DITデータ入出力用10ピンポート)
-B,C,U,V bit入出力
† シリアルコントロール用10ピンポート
5V
REG
GND
Control
3.3V
Opt
RX0
RX1
RX7
TX0
AK4118A
Opt
TX1
B,C,U,V
Serial Data out
(For DIR)
Figure 1. AKD4118A-Aブロック図
* 回路図、パターン図は文末に添付。
<KM100300>
2009/08
-1-
[AKD4118A-A]
評価ボードマニュアル
„ 操作手順
1) 電源の配線
名称
色
電圧
赤
黒
+5V
GND
内訳
Default
の設定
+5V
GND
備考
必ず接続します。
必ず接続します。
Table 1. 電源の配線
(注) 配線は電源の根本から分けて下さい。
+5V
GND
AK4118Aの電源
GND
2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照)
3) 光またはBNCコネクタの接続(以下参照)
4) 電源投入
電源投入後、必ず一度リセットを行って下さい。
AK4118Aは電源投入後、必ず一度SW2を “L”にしてパワーダウンを行って下さい。
■ 可能な評価モード
(1) DIRの評価(Default)
S/PDIF in(光コネクタ or BNC) – AK4118A – Serial Data out(10pin port)
Optical, XLR or
BNC connector
S/PD IF
AK4118A
(DIR)
MCLK
BICK
LR CK
SDTO
PORT2
(10pin Header)
MCLK
BICK
LRCK
SDTO
DAC
AKD4118A-A
光コネクタあるいはBNCで受信したBi-phase信号からMCLK,BICK,LRCK,SDATAを生成しPORT2を
通して入出力することが出来ます。AKD4118A-Aと弊社D/A評価用ボードを10線フラットケーブル
で接続することが出来ます。
a.
Bi-phase入力信号の設定
RX0とRX1-7は同時にBNCを選択しないで下さい。
a-1. RX0への入力
コネクタ
光 (PORT1)
BNC (J2)
JP2(RXP0)
JP3(RXN0)
OPT
BNC
BNC
BNC
Table 1. RX0の設定
a-2. RX1, 2, 3, 4, 5, 6, 7はBNC(J2)コネクタからのみ入力可能です。
Parallel mode時はRX1, RX2, RX3のみ使用可能です。使用する入力のみShortして下さい。
入力
JP
RX1
JP4
Short
RX3
RX4
RX2
JP6
JP7
JP5
Short
RX4
Short
Table 2. RX1, 2, 3, 4, 5, 6, 7の設定
<KM100300>
RX5
JP8
RX5
RX6
JP9
RX6
RX7
JP10
RX7
2009/08
-2-
[AKD4118A-A]
a-3. AK4118A入力パスの設定
Parallel mode時はSW1_1, SW1_5で設定します。Serial mode時はIPS2-0 bitを設定して下さい。
IPS1 pin
IPS0 pin
(SW1_5)
(SW1_1)
INPUT Data
IPS2 bit
IPS1 bit
IPS0 bit
0
0
0
RX0
0
0
1
RX1
0
1
0
RX2
0
1
1
RX3
1
0
0
RX4
1
0
1
RX5
1
1
0
RX6
1
1
1
RX7
(Parallel mode時IPS2は “0”固定です。)
Table 3. Recovery Data Select
-
Default
b. クロック入出力の設定
SDTO
DAUX
GND
GND
BICK
LRCK
GND
10
GND
1
GND
PORT2
DIR
MCLK
PORT2から入出力される信号レベルは3.3Vです。
5
6
Figure 2. PORT2のピン配置
b-1. MCKO1/MCKO2
JP12でMCKO1 pin or MCKO2 pinの出力を選択することが出来ます。MCKO1/MCKO2の出力周波数
はOCKS1-0にて設定を行います。
出力信号
JP12
Default
MCKO1
MCKO1
MCKO2
MCKO2
Table 4. MCKO1/MCKO2の選択
OCKS1 pin
(SW3_2)
OCKS1 bit
OCKS0 pin
(SW3_3)
OCKS0 bit
0
0
1
1
0
1
0
1
(X’tal)
MCKO1
MCKO2
256fs
256fs
256fs
256fs
256fs
128fs
512fs
512fs
256fs
128fs
128fs
64fs
Table 5. Master Clock Frequency Select
<KM100300>
fs (max)
96 kHz
96 kHz
48 kHz
192 kHz
Default
2009/08
-3-
[AKD4118A-A]
b-2. BICK, LRCKの入出力の設定
AK4118Aのオーディオフォーマットの設定(Table 7参照)に従ってSW3_7(DIR_I/O)の設定を行って
下さい。
オーディオフォーマット
SW3_7 (DIR_I/O)
スレーブモード時
0
マスターモード時
1
Table 6. DIR_I/Oの設定
c.
Default
オーディオフォーマット
Parallel mode時はSW1_2, SW1_3, SW1_4で設定します。Serial mode時はDIF2-0 bitを設定して下さい
DIF2 pin
(SW1_4)
DIF2 bit
DIF1 pin
(SW1_3)
DIF1 bit
DIF0 pin
(SW1_2)
DIF0 bit
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
Mode
DAUX
LRCK
SDTO
BICK
I/O
24bit, Left
justified
24bit, Left
justified
24bit, Left
justified
24bit, Left
justified
24bit, Left
justified
24bit, I2S
24bit, Left
justified
16bit, Right
justified
18bit, Right
justified
20bit, Right
justified
24bit, Right
justified
24bit, Left
justified
24bit, I2S
24bit, Left
justified
24bit, I2S
24bit, I2S
I/O
H/L
O
64fs
O
H/L
O
64fs
O
H/L
O
64fs
O
H/L
O
64fs
O
H/L
O
64fs
O
L/H
O
O
H/L
I
L/H
I
64fs
64128fs
64128fs
I
Default
I
Table 7. Audio format
d. CM1, CM0の設定
PLLの動作モードの設定を行います。Parallel mode時はSW2_1, JP18で、Serial mode時はCM1-0 bitにて
設定を行います。
CM1 pin
(SW3_1)
CM1 bit
CM0 pin (JP18)
(UNLOCK)
PLL
X'tal
Clock
source
SDTO
source
0
1
ON
OFF
ON
ON
ON(Note)
ON
ON
ON
PLL(RX)
X'tal
PLL(RX)
X'tal
RX
DAUX
RX
DAUX
-
ON
ON
X'tal
DAUX
CM0 bit
0
0
0 (CM0)
1 (CDTO/CM0=H)
1
0 (CM0)
1
1 (CDTO/CM0=H)
Default
ON:発振 (Power-up), OFF:発振停止 (Power-Down)
Note: X’talをリファレンスクロックに使用しない場合(XTL0,1= “1,1”)はOFFです。
Table 8. Clock Operation Mode Select
<KM100300>
2009/08
-4-
[AKD4118A-A]
(2) DITの評価
Serial Data in(10pin port) – AK4118A – S/PDIF out(光コネクタ or BNC)
ADC
MCLK
BIC K
LRCK
DAUX *
MC LK
BICK
LRCK
DAUX
PORT2
(10pin Header)
AK4118A
(DIT)
Optical, XLR or
BNC connector
S/PDIF
* Input to the fifth pin.
AKD4118A-A
MCLK, BICK, LRCKおよびDAUXは10ピンヘッダー(PORT2: DIR)を通して入出力します。
a.
Bi-phase出力信号の設定
TX0とTX1は同時に光 or BNCを選択しないで下さい。
a-1. TX1から出力されるデータはOPS12-10 bitで選択してください。
コネクタ
JP19 (TX1)
JP14 (TX1)
光(PORT4)
OPT
BNC
BNC (J4)
BNC
BNC
Table 9. TXP1/TXNの設定
a-2. TX0はRXのループバックモードのみ対応します。Parallel mode時はRX0固定で、Serial mode時は
OPS02-00 bitにて設定を行います。
コネクタ
光 (PORT4)
BNC (J4)
b.
JP13 (TX0)
JP19 (TXP1)
OPT
Open
BNC
Open
Table 10. TX0の設定
JP14 (TXN1)
BNC
BNC
クロック入出力の設定
SDTO
DAUX
GND
GND
BICK
LRCK
GND
10
GND
1
GND
PORT2
DIR
MCLK
使用する信号は、MCLK, LRCK, BICK, DAUXです。
PORT2から入出力される信号レベルは3.3Vです。
5
6
Figure 3. PORT2のピン配置
Clock
MCLK
BICK
LRCK
DAUX
PORT
I/O
PORT2
OUT
PORT2
IN / OUT
PORT2
IN / OUT
PORT2
IN
Table 11. Clockの入出力
<KM100300>
2009/08
-5-
[AKD4118A-A]
b-1. MCKO1/MCKO2
JP12でMCKO1 pin or MCKO2 pinの出力を選択することが出来ます。MCKO1/MCKO2の出力周波数
はOCKS1-0にて設定を行います。
出力信号
MCKO1
MCKO2
JP12
MCKO1
MCKO2
Default
Table 12. MCKO1/MCKO2の選択
OCKS1 pin
(SW3_2)
OCKS1 bit
OCKS0 pin
(SW3_3)
OCKS0 bit
0
0
1
1
0
1
0
1
(X’tal)
MCKO1
MCKO2
fs (max)
256fs
256fs
256fs
256fs
256fs
128fs
512fs
512fs
256fs
128fs
128fs
64fs
Table 13. Master Clock Frequency Select
96 kHz
96 kHz
48 kHz
192 kHz
Default
b-2. BICK, LRCKの入出力に設定
AK4118Aのオーディオフォーマットの設定(Table 7参照)に従ってSW2_7(DIR_I/O)の設定を行って
下さい。
オーディオフォーマット
SW3_7 (DIR_I/O)
スレーブモード時
0
マスターモード時
1
Table 14. DIR_I/Oの設定
c.
Default
オーディオフォーマット
Table 7を参照して下さい。
d.
CM1, CM0の設定
CM1 pin
(SW3_1)
CM1 bit
CM0 pin
(JP18)
CM0 bit
0
0
0
1
1
0
1
1
(UNLOCK)
PLL
X'tal
Clock source
SDTO
source
0
1
ON
OFF
ON
ON
ON(Note)
ON
ON
ON
PLL(RX)
X'tal
PLL(RX)
X'tal
RX
DAUX
RX
DAUX
-
ON
ON
X'tal
DAUX
Default
ON:発振 (Power-up), OFF:発振停止 (Power-Down)
Note: X’talをリファレンスクロックに使用しない場合(XTL0,1= “1,1”)はOFFです。
Table 15. Clock Operation Mode Select
<KM100300>
2009/08
-6-
[AKD4118A-A]
„ B, C, U, V入出力
VOUT
VIN
GND
GND
C
U
GND
1
GND
10
GND
PORT3
BCUV
B
B(ブロックスタート), C(チャネルステータス), U(ユーザーデータ)およびV(バリディティ)は10ピンヘッ
ダー (PORT3: BCUV)を通して入出力されます。PORT3のピン配置はFigure 4のようになっています。
6
5
Figure 4. PORT3ピン配置
„ シリアルコントロール
AKD4118A-AはIBM-AT互換機のプリンタポート(パラレルポート)を通してコントロール可能です。同
梱の10線フラットケーブルでPORT6(uP-I/F)とPCを接続して下さい。コネクタの向きに注意して下さい。
コネクタの1ピンには印が付いています。PORT6のピン配置はFigure 5のようになっています。
GND
GND
CCLK
CSN
GND
CDTI
1
GND
2
CDTO
PORT6
uP I/F
GND
SW1_6
JP18
L
CDTO/CM0=“H”
H
SDAとCM0=“L” (Note)
Note: IICモード時、chip addressは “01”固定です。
Table 16. Parallel mode, Serial modeの設定
NC
モード
4線式
IIC
10
9
Figure 5. PORT6ピン配置
コントロールソフトウェアは本評価ボードに同梱されています。ソフトウェア操作手順は評価ボードマニュ
アルに含まれます。
<KM100300>
2009/08
-7-
[AKD4118A-A]
■ トグルスイッチの機能
SW2
AK4118Aのリセット。動作中は“H”に倒します。電源投入後、必ず一度“L”にし
てリセットを行って下さい。
PDN
■ LEDの表示
LE1
LE2
INT0ピンが“H”の時に点灯します。
INT1ピンが“H”の時に点灯します。
INT0
INT1
■ DIPスイッチ(SW1)設定: -off- 側が”L”です。
No.
Switch Name
Function
1
IPS0
IPS0ピンの設定(パラレルモード時)
2
DIF0
DIF0ピンの設定(パラレルモード時)
3
DIF1
DIF1ピンの設定(パラレルモード時)
4
DIF2
DIF2ピンの設定(パラレルモード時)
IPS1ピンの設定(パラレルモード時)
5
IPS1/IIC
IICピンの設定(シリアルモード時)
“L”: 4線式シリアルコントロール, “H”: IIC
P/SNピンの設定。
6
P/SN
“L”: シリアルモード、“H”: パラレルモード
7
TEST
Don’t care
8
ACKS
Don’t care
■ DIPスイッチ(SW3)設定: -off- 側が”L”です。
No.
Switch Name
Function
1
CM1
CM1ピンの設定(パラレルモード時)
2
OCKS1
OCKS1ピンの設定(パラレルモード時)
3
OCKS0
OCKS0ピンの設定(パラレルモード時)
4
PSEL
Don’t care
5
XTL0
Table 17参照
6
XTL1
U3 (74AC245)の伝送方向入力切替ピンの設定。
7
DIR_I/O
“L”: PORT2から入力する場合, “H”: PORT2から出力する場合
8
DIT_I/O
Don’t care
Default
OFF
OFF
ON
ON
OFF
OFF
OFF
OFF
Default
OFF
OFF
OFF
OFF
OFF
OFF
ON
OFF
■XTL1_0の設定
SW3_6
XTL1
0
0
1
1
SW3_5
X’tal Frequency
XTL0
X’tal
0
11.2896MHz
1
12.288MHz
0
24.576MHz
1
(Use channel status)
Table 17. XTL1_0の設定
Default
<KM100300>
2009/08
-8-
[AKD4118A-A]
■ ジャンパピン設定
No.
Jumper Name
1
D3V/VD
2
RXP0
4,5,6
RX1-3
7,8,9,10
RX4-7
11, 12
DIR MCLK
/DIT MCLK
13
TX0
18
SDA/CDTO
19
TXP1
Function
74AC245の供給元としてD3VかVDの選択。
D3V: D3Vを使用。(Default)
VD : VDを使用。
RXP0への入力回路の選択。
OPT: 光コネクタを使用。(Default)
BNC: BNCコネクタを使用。
RX1-3の入力回路選択。
RX4-7のシリアル/パラレルモード時の入力切り替え。
RX4-7: シリアルモード時。(Default)
DIF2-0,IPS0: パラレルモード時。
PORT5(DIT)及びPORT2(DIR)へのマスタクロックの選択。
MCKO1: AK4114のMCKO1を選択。(Default)
MCKO2: AK4114のMCKO2を選択。
TX0の出力回路選択。
OPT: 光コネクタ出力。
BNC: BNCコネクタ出力。(Default)
SDA/CDTOの回路の選択。
4線:CDTO/CM0=“H”。 (Default)
IIC:SDA。
TXP1への入力回路の選択。
OPT: 光コネクタを使用。(Default)
BNC: BNCコネクタを使用。
<KM100300>
2009/08
-9-
[AKD4118A-A]
コントロールソフトマニュアル
„ 評価ボードとコントロールソフトの設定
1. AKD4118A-Aを前項参照の上、適宜、設定して下さい。
2. IBM-AT互換機とAKD4118A-Aを同梱の10線フラットケーブルで接続して下さい。10ピンヘッダーの向
きに注意して下さい。(Windows 2000/XP上でコントロールソフトを動作させる場合、同梱のドライバを
インストールして下さい。インストール方法については“AKMデバイスコントロールソフトウェア ド
ライバーインストールマニュアル”を見て下さい。Windows95/98/ME上で動作させる場合はドライバの
インストールは不要です。尚、Windows NT上ではコントロールソフトは動作しません。)
3. “AKD4118A-A Evaluation Kit”のラベルが貼ってあるCD-ROMをCD-ROMドライブに挿入して下さい。
4. CD-ROMドライブにアクセスして、“akd4118a-a.exe”をダブルクリックし、コントロールプログラムを立
ち上げて下さい。
5. 後は下記を参照して評価して下さい。
„ 操作手順
下記の手順を守って下さい。
1. 上記に従って、コントロールプログラムを立ち上げて下さい。
2. Write defaultボタンをクリックして下さい。
3. 後は適宜、ダイアログを立ち上げ、データを入力してAK4118Aを評価して下さい。
„ 各ボタンの説明
1. [Port Reset] :
2. [Write default] :
3. [All Write] :
4. [Read All] :
5. [Function1] :
6. [F3] :
7. [SAVE] :
8. [OPEN] :
9. [Write] :
10. [Read] :
USB I/Fボード接続時に使用します。
AK4118Aのレジスタを初期設定にします。
現在表示されているレジスタ値を全て書き込みます。
AK4118Aの全てのレジスタを読み出します。
キーボード操作による書き込みダイアログを立ち上げます。
シーケンス実行ダイアログを立ち上げます。
現在のレジスタ設定値をファイルに保存します。
保存してあるレジスタ値を書き込みます。
各レジスタに対応したマウス操作によるデータ書き込みダイアログを立ち上げます。
各レジスタに対応したデータを読み込みます。
<KM100300>
2009/08
- 10 -
[AKD4118A-A]
„ 各ダイアログの説明
1. [Function1ダイアログ] :キーボード操作によるデータ書き込みダイアログ
・Addressボックス:
・Dataボックス:
データを書き込むアドレスを16進数2桁で入力します。
データを16進数2桁で入力します。
・入力した値をAK4118Aに書き込む場合は“OK”ボタンを、書き込まない場合は“Cancel”ボタンを
押して下さい。
2. [Writeダイアログ] :
マウス操作によるデータ書き込みダイアログ
・各レジスタに対応したダイアログがあります。
・各レジスタに対応したWriteボタンをクリックし、ダイアログを立ち上げます。チェックボックスを
チェック(9点がチェックした印です)すると、データは“H”または“1”になり、チェックしなければデ
ータは“L”または“0”になります。
・入力した値をAK4118Aに書き込む場合は“OK”ボタンを、書き込まない場合は“Cancel”ボタンを
押して下さい。
„ データの表示
入力されたデータはレジスタマップに表示されます。赤字は“H”または“1”を表し、青字は“L”または“0”を表
します。ブランク部分はデータシートで定義されていない部分です。
„ 操作上の注意
Function1ダイアログを立ち上げたら、必ず全てのボックスにデータを入力して下さい。データシートで許さ
れていないデータやアドレスを入力した場合、または、データの入力が途中の場合で“OK”ボタンをクリッ
クした場合は、警告ダイアログが表示されますので、再度、ダイアログを立ち上げて、データを入力し直し
て下さい。“Cancel”ボタンをクリックした場合及び、チェックボックスの場合はこの限りではありません。
<KM100300>
2009/08
- 11 -
[AKD4118A-A]
改定履歴
Date
(yy/mm/dd)
09/08/05
Manual
Revision
KM100300
Board
Revision
0
Reason
Page
初版
-
Contents
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがありま
す。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、ある
いは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利に対する
侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出する際
に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接ま
たは間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性
を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取り下さ
い。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を
一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等が
生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<KM100300>
2009/08
- 12 -
5
4
3
2
1
D
49
50
51
52
P/SN
AVDD
53
54
55
56
RX0
57
58
RX1
59
60
61
62
RX2
IPS0/RX4
RX3
63
64
CN4
D
P/SN
+
1
10u
C20
0.1u
2
CN1
2
C19
R61
10k
C21
0.47u
1
+
5
PDN
PDN
DIF2/RX7
6
7
8
VIN
DAUX
DAUX
9
10
MCKO1
MCKO1
1
IPS0/RX4
2
3
37
INT1
AVDD
R
38
39
40
VCOM
VSS3
41
42
RX0
43
NC
45
44
RX1
RX2
TEST1
46
47
36
NC
OCKS0/CSN/CAD0
35
DIF0/RX5
OCKS1/CCLK/SCL
34
CM1/CDTI/SDA
33
43
CM0/CDTO/CAD1
32
42
PDN
31
XTI
30
4
TEST2
5
DIF1/RX6
6
VSS1
7
DIF2/RX7
8
IPS1/IIC
U1
AK4118A
XTL0
IPS1/IIC
XTO
MCKO2
MCKO2
12
IPS1/IIC
PDN
29
44
C
41
OCKS0/CSN/CAD
C22
X1
IPS1/IIC
46
45
40
5p
OCKS1/CCLK/SCL
C23
11.2896MHz
11
XTL0
47
INT0
2
C
DIF1/RX6
XTL1
XTL1
1
4
VSS4
RX3
2
3
CN3
48
48
1
DIF0/RX5
P/SN
9
P/SN
DAUX
28
DAUX
XTL0
10
XTL0
MCKO2
27
MCKO2
XTL1
11
XTL1
BICK
26
BICK
12
VIN/GP0
SDTO
25
SDTO
39
5p
CM1/CDTI/SDA
CM0/CDTO/CAD1
38
37
+
LRCK
33
MCKO1
C27
2 10u
32
31
30
28
27
26
25
24
OVDD
A
Title
CN2
Size
A3
Date:
5
4
35
24
MCKO1
INT0
36
LRCK
TX1
23
VOUT
TX0
1
INT1
34
C25
0.1u
C26
2 10u
20
UOUT
19
18
17
BOUT
A
COUT
1
23
22
VSS2
DVDD
21
20
VOUT/GP7
UOUT/GP6
19
COUT/GP5
18
BOUT/GP4
17
16
C24
0.1u
29
LRCK
22
LRCK
+
16
15
SDTO
21
SDTO
NC/GP1
BICK
13
15
BICK
TVDD
14
14
13
TX1/GP3
B
TX0/GP2
B
3
2
AKD4118A-A-48LQFP
AK4118A
Document Number
Tuesday, August 04, 2009
Sheet
1
1
of
Rev
0
3
5
4
3
2
1
CN1
JP1
For U6
For U1, U2, U5
VD
PORT1
D3V
D3V
For U3, U4
6
D3V
6
D3V/VD
VD
VD
5
5
L1
4
3
2
1
GND
VCC
GND
OUT
VD
C7
TORX176
C1
C2 C3 C4
C5
0.1u
0.1u0.1u0.1u
0.1u 0.1u
49
10u
C6
50
C8
+
0.1u
R1
10u
51
JP2
OPT
XLR
BNC
470
D
1
3
5
2
4
6
AVDD
P/SN/ANS
T2
LP2950A
ACKS
+5V
L2
1
short
+
OUT
C11
47u
IN
RXP0
R4
RX1
R5
0.1u
GND
AVDD
AVDD
+
C14
47u
RX2
C15
47u
IPS0
DIF0
DIF1
DIF2/XSEL
IPS1/IIC
P/SN/ANS
TEST
ACKS
R8
short
16
15
14
13
12
11
10
9
JP7
D3V
RX4
RX3
IPS0
AVDD
AVDD
IPS0/RX4
JP8
RX6
TEST
TEST
DIF1/RX6
DIF1
PDN
DIF2/XSEL
R9
1A
1B
2A
2B
3A
3B
4A
4B
15
1
G
A/B
U2A
4
2Y
7
3Y
9
100
R11
4Y
12
100
R12
H
U2B
2
3
DAUX2
4
L
74HC14
EMCK2
VIN
R10
1
1Y
DAUX2
PDN
R22
DIR
100k
100k
R23
100k
B0
B1
B2
B3
B4
B5
B6
B7
DIR
OE
1
19
5
6
7
8
9
MCKO1
MCKO2
MCKO2
DIT_MCLK
100
MCKO2
A0
A1
A2
A3
A4
A5
A6
A7
DAUX
MCKO1
JP12
MCKO1
U3
4
JP11
0.1u
DIR_MCLK
2
3
4
5
6
7
8
9
VIN
C16
SW2
3
100
74HC14
74LVC157
18
17
16
15
14
13
12
11
DVDD
2
B
D1
1S1588
U1
2
3
5
6
11
10
14
13
DVDD
10k
D3V
B
1
JP9
DIF2/XSEL/RX7
A
64
CN2
DIF0/RX5
JP10
RX7
R15
R16
R18
R20
C
63
DIF0
IPS1/IIC
P/SN/ANS
TEST
ACKS
47k
100
100
100
100
62
RX5
1
2
3
4
5
6
7
8
9
MCLK
BICK
LRCK
SDTO
DAUX
60
61
SW1
1
2
3
4
5
6
7
8
RP1
1
2
3
4
5
59
JP6
D3V
PORT2
10
9
8
7
6
58
JP5
short
GND
GND
GND
GND
GND
56
JP4
IN
OVDD
C
55
C13
RX0
75
OUT
+
54
57
J2
R6
R7
D
53
VD
short
short
ACKS
52
TVDD/VDD
T3
TA48M33F
DVDD
P/SN/ANS
RXN0
10u
3
2
AVDD
GND
R3
AVDD
R13
DVDD
OVDD
100
R14
100
100
R17
R19
BICK
100
R21
SDTO
10
11
12
13
LRCK
14
15
A
16
DIR_I/O
74AC245
Title
Size
A3
Date:
5
4
3
2
AKD4118A-A
Document Number
Rev
MAIN1
Tuesday, August 04, 2009
0
Sheet
1
1
of
2
5
4
3
2
1
CN3
PORT3
JP19
OPT
XLR
BNC
1
3
5
1
2
3
4
5
TXP1
2
4
6
10
9
8
7
6
R24
R25
R26
R27
R28
B
C
U
VOUT
VIN
B
100
100
100
100
100
C
VIN
U
BCUV
R29
R30
R31
R32
D
JP13
PORT4
5
6
5
6
47k
47k
47k
47k
VOUT
TX0
IN
VCC
IF
GND
TX0
VD
TXP1
C17
R33
1k
0.1u
TXN1
J4
TX0
18
19
20
D
21
OPT
4
3
2
1
TOTX176
TVDD
TVDD/VDD
17
T5
22
23
24
R36
DA02-F
25
R37
240
26
150
1:1
27
28
29
OVDD
OVDD
C
30
C
31
EBICK
32
CN4
U2C
LE1
6
INT0
EMCK
EMCK2
R45
5
ELRCK
1k
U2D
8
INT1
9
1k
74HC14
U5
R48
10k
R49
470
R51
10k
R52
470
R54
10k
R55
470
VD
B
PORT6
10
8
6
4
2
9
7
5
3
1
CSN
R56
SCL/CCLK
SDA/CDTI
51
SDA(ACK)/CDTO
P/SN/ANS
15
1
G
A/B
1Y
4
2Y
7
3Y
9
4Y
12
37
R50
CM1/CDTI/SDA
100
R53
1
38
B
100
U6A
OCKS1/CCLK/SCL
2
OCKS0/CSN/CAD0
D3V
R57
DVDD
DVDD
10k
R59
R60
39
40
41
42
100
43
SDA/CDTO
100
D3V
IPS1/IIC
IPS1/IIC
PSEL
D3V/VD
XTL0
XTL1
RP2
1
2
3
4
5
6
7
8
9
36
74LS07
SDA
CDTO/CM0=H
CM0=L
SW3
16
15
14
13
12
11
10
9
1A
1B
2A
2B
3A
3B
4A
4B
JP18
10k
1
2
3
4
5
6
7
8
2
3
5
6
11
10
14
13
R58
D3V
CM1/FS1
OCKS1/FS2
OCKS0/FS0
PSEL
XTL0/CKS1
XTL1/TRANS
DIR_I/O
DIT_I/O
CM0/CDTO/CAD1
74LVC157
uP-I/F
A
35
R47
D3V
INT1
34
74HC14
INT0
LE2
33
44
45
46
47
A
48
DIR_I/O
DIT_I/O
47k
Title
Size
A3
Date:
5
4
3
2
AKD4118A-A
Document Number
Rev
MAIN2
Tuesday, August 04, 2009
0
Sheet
1
2
of
2
AKD4115-A L1
AKD4115-A L1_SILK
Similar pages