AK4678ECB

[AKD4678-B]
AKD4678-B
AK4678 評価ボード Rev.1
概要
AKD4678-Bは、MIC/RCV/HP/SPK/Lineアンプ内蔵の24bitステレオCODEC、AK4678の評価用ボードです。
またデシタルインターフェースに対応しており、光コネクタを介してデジタルオーディオ機器とインタ
ーフェース可能です。
„ オーダリングガイド
AKD4678-B
---
AK4678評価ボード
PCのUSBポートケーブルとの接続ケーブルとコントロールソフトを同梱。
機能
• DIR/DITにより、光入出力が可能
• Baseband, Bluetoothデータが10pin Headerより入出力可能。
• 10pin Header for I2C control mode
5.0V IN
4.2V
1.8V
3.3V
REG
REG
SVDD AVDD DVDD PVDD TVDD D3V
J3
LIN1
PORT1
(Bluetooth)
LIN2
PORT2
(Baseband)
LIN3
Mini
Jack
PORT3
(DSP)
LIN4
AK4678
RIN1
PORT5
Opt In
RIN2
AK4118A
(DIT/DIR)
RIN3
RIN4
PIC4550
LOL
LOR HPL
HPR
PORT6
Opt Out
U7
(USB Connector)
Regulator
PORT4
(up-I/F)
J1
Line out
Jack
J2
SPP SPNRCP RCN
HP
Jack
Figure 1. AKD4678-B ブロック図
*評価ボードの回路図とレイアウト図は、マニュアルの最後のページに添付しています。
<KM107900>
-1-
2012/02
[AKD4678-B]
„
部品配置図
Figure 2. AKD4678-B 部品配置図
■
部品説明
(1) J1,2 (Mini Jacks)
アナログ信号出力端子
(2) J3 (Mini Jacks)
アナログ信号入力端子
(3) +4.2V, GND (電源供給コネクタ)
電源を接続して下さい。詳細はP3の「電源の配線」を参照して下さい。
(4) PORT1, PORT2, PORT3 (10pin Header)
PORT1 (Bluetooth port) : PORT1から、MCLKB, BICKB, LRCKB, SDTOB, SDTIBを入出力できます。
PORT2 (Baseband port) : PORT2から、MCLKA, BICKA, LRCKA, SDTOA, SDTIAを入出力できます。
PORT3 ( DSP port) : PORT3から、MCLK, BICK, LRCK, SDTI, SDTOを入出力できます。
(5) PORT5, PORT6 (Optical Connectors)
PORT6 (出力) : AK4118Aからの光デジタル信号を出力します。
PORT5 (入力) : AK4118Aへ光デジタル信号を入力します.
<KM107900>
-2-
2012/02
[AKD4678-B]
評価ボードマニュアル
„ 操作手順
[1] 電源
1) 電源の配線
名称
+4.2V
GND
色
赤
黒
電圧
+4.2V
0V
内訳
レギュレータ
グランド
備考
必ず接続して下さい。
必ず接続して下さい。
Table 1. 電源の配線
2) 評価モード、ジャンパピンの設定(以下参照)
3) 電源投入
電源投入後、必ず一度リセットを行って下さい。
リセットの方法はSW1(トグルスイッチを1度“L”側に倒して、AK4678とAK4118Aのパワーダウンを
行ってから“H”側に戻してパワーダウンを解除して下さい。)
[2] 評価モード
1). External Slave Mode
(a)AK4118AのDIT機能を使用したA/D部の評価
(b)AK4118AのDIR機能を使用したD/A部の評価 <Default>
(c)AK4118Aを使用したLoopbackの評価
(d)外部クロックを使用したA/D部, D/A部の評価
2). External Master Mode
(a)AK4118AのDIT機能を使用したA/D部の評価
(b)AK4118AのDIR機能を使用したD/A部の評価
(c)AK4118Aを使用したLoopbackの評価
(d)外部クロックを使用したA/D部, D/A部の評価
3). PLL Slave Mode
(a)外部クロックを使用したA/D部, D/A部の評価
4). PLL Master Mode
(a)外部クロックを使用したA/D部, D/A部の評価
5). PCM I/F A&B
(a)外部クロックを使用した評価
[3]
JPおよびSWの設定
<KM107900>
-3-
2012/02
[AKD4678-B]
[2] 評価モード
(2-1). External Slave Mode
AK4118Aを使用してAK4678を評価する場合、必ずAK4678とAK4118Aのオーディオインターフェース
フォーマットを一致させてください。AK4678のオーディオインターフェースフォーマットに関しては
AK4678のデータシート、AK4118AのオーディオインターフェースフォーマットはTable 3でそれぞれ参
照して下さい。
評価モードをExternal Slave Modeに設定する場合は、AK4118AをMaster Mode、AK4678のレジスタをExt
Slave Modeに設定します。
AK4678のレジスタ設定に関しては、AK4678のデータシートを参照して下さい。
AK4678
AK4118A or PORT3
256fs, 512fs, or
1024fs
MCKI
MCLK
≥ 32fs
BICK
BCLK
1fs
LRCK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 3. EXT Slave Mode
(a) AK4118AのDIT機能を使用したA/D部の評価
水晶振動子X1およびPORT6 (DIT)を使用します。PORT5 (DIR), PORT3 (DSP)には何も接続しないで下
さい。AK4118AからMCLK, BICK, LRCKを供給し、SDTOをAK4118Aに供給します。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP11
M/S
Figure 4. JP設定-1
(b) AK4118AのDIR機能を使用したD/A部の評価 <Default>
PORT5 (DIR)を使用します。 PORT6(DIT), PORT3(DSP)には何も接続しないで下さい。
AK4118AからMCLK, BICK, LRCK, SDTOを供給します。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 5. JP設定-2
(c) AK4118Aを使用したLoopbackの評価
水晶振動子X1を使用します。PORT3(DSP), PORT5(DIR), PORT6(DIT)には、何も接続しないで下さい。
AK4118AからMCLK, BICK, LRCKを供給し、SDTOをSDTIへLoopbackします。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 6. JP設定-3
※AK4118Aはfs=32kHz以上に対応します。fs=32kHz未満で評価する場合は、他のモードを利用して下
さい。
<KM107900>
-4-
2012/02
[AKD4678-B]
(d) 外部クロックを使用したA/D部, D/A部の評価
PORT3(DSP)を使用します。PORT5(DIR), PORT6(DIT)には何も接続しないで下さい。
PORT3からMCKI, BICK, LRCK, SDTIを供給し、SDTOをPORT3に供給します。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 7. JP設定-4
(2-2). External Master Mode
AK4118Aを使用してAK4678を評価する場合、必ずAK4678とAK4118Aのオーディオインターフェース
フォーマットを一致させてください。AK4678のオーディオインターフェースフォーマットに関しては
AK4678のデータシート、AK4118AのオーディオインターフェースフォーマットはTable 3でそれぞれ参
照して下さい。
評価モードをExternal Master Modeに設定する場合は、AK4118AをSlave Mode、AK4678のレジスタをExt
Master Modeに設定します。
AK4678のレジスタ設定に関しては、AK4678のデータシートを参照して下さい。
AK4678
AK4118A or PORT3
256fs, 512fs, or
1024fs
MCKI
MCLK
32fs or 64fs
BICK
BCLK
1fs
LRCK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 8. EXT Master Mode
(a) AK4118AのDIT機能を使用したA/D部の評価
水晶振動子X1およびPORT6 (DIT)を使用します。PORT5 (DIR), PORT3 (DSP)には何も接続しないで下
さい。AK4118AからMCLKを供給し、BICK, LRCK, SDTOをAK4118Aに供給します。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP11
M/S
Figure 9. JP設定-5
(b) AK4118AのDIR機能を使用したD/A部の評価
PORT5 (DIR)を使用します。 PORT6(DIT), PORT3(DSP)には何も接続しないで下さい。
AK4118AからMCLK, SDTIを供給し、BICK, LRCK,をAK4118Aに供給します。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 10. JP設定-6
<KM107900>
-5-
2012/02
[AKD4678-B]
(c) AK4118Aを使用したLoopbackの評価
水晶振動子X1を使用します。PORT3(DSP), PORT5(DIR), PORT6(DIT)には、何も接続しないで下さい。
PORT3からMCKIを供給し、BICK, LRCKをPORT3に供給し、SDTOをSDTIへLoopbackします。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 11. JP設定-7
※AK4118Aはfs=32kHz以上に対応します。fs=32kHz未満で評価する場合は、他のモードを利用して下
さい。
(d) 外部クロックを使用したA/D部, D/A部の評価
PORT3(DSP)を使用します。PORT5(DIR), PORT6(DIT)には何も接続しないで下さい。
PORT3からMCKI, SDTIを供給し、BICK, LRCK, SDTOをPORT3に供給します。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 12. JP設定-8
(2-3). PLL Slave Mode
AK4678のBICK pinに入力されるクロックを基準に、AK4678内蔵のPLLによりAK4678に必要なクロ
ックを生成します。
AK4678のレジスタをPLL Slave Modeに設定します。
AK4678
PORT3(DSP)
MCKI
BICK
LRCK
32fs or 64fs
1fs
BICK
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 13. PLL Slave Mode (PLL Reference Clock: BICK pin)
<KM107900>
-6-
2012/02
[AKD4678-B]
(a) 外部クロックを使用したA/D部, D/A部の評価
PORT3(DSP)を使用します。PORT5(DIR), PORT6(DIT)には何も接続しないで下さい。
PORT3からBICK, LRCK, SDTIを供給し、SDTOをPORT3に供給します。
AK4678内蔵のPLLを使用することで、多彩なfsでの評価が可能です。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 14. JP設定-9 (Note1)
Note1. BICK-PHASEは適宜設定して下さい。
<KM107900>
-7-
2012/02
[AKD4678-B]
(2-4). PLL Master Mode
AK4678のMCKI pinに入力されるクロックを基準に、AK4678内蔵PLLによりBICK, LRCKクロッ
クを生成します。
AK4678のレジスタをPLL Master Modeに設定します。
AK4678
PORT3(DSP)
MCKI
MCLK
32fs or 64fs
BICK
BICK
1fs
LRCK
11.2896MHz, 12MHz,
12.288MHz, 13MHz,
13.5MHz, 19.2MHz,
24MHz, 25MHz,
26MHz, 27MHz
LRCK
SDTO
SDTI
SDTI
SDTO
Figure 15. PLL Master Mode
(a) 外部クロックを使用したA/D部, D/A部の評価
PORT3(DSP)を使用します。PORT5(DIR), PORT6(DIT)には何も接続しないで下さい。
PORT3からMCKI, SDTIを供給し、BICK, LRCK, SDTOをPORT3に供給します。
AK4678内蔵のPLLを使用することで、多彩なfsでの評価が可能です。
JP7
MCLK
JP10
BICK_SEL
JP8
LRCK_SEL
JP9
SDTI_SEL
ADC
JP11
M/S
DIR
Figure 16. JP設定-10
<KM107900>
-8-
2012/02
[AKD4678-B]
(2-5). PCM I/F A&B
AK4678は2系統のPCM I/Fを持ち、それぞれ独立にAK4678とインターフェースを取ることが可能です。
AK4678
PORT2(Baseband)
SYNCA
1fs2
≥ 16fs2
BICKA
SYNC
BICK
SDTOA
SDTI
SDTIA
SDTO
PORT1(Bluetooth)
SYNCB
1fs3
16fs3 or ≥ 32fs3
BICKB
SYNC
BICK
SDTOB
SDTI
SDTIB
SDTO
Figure 17.PCM I/F A and B
(a)外部クロックを使用した評価
PCM I/F Aへクロックを供給する場合はPORT2(Baseband)、PCM I/F Bへクロックを供給する場合は
PORT1(Bluetooth)を使用します。
PORT3(DSP), PORT5(DIR), PORT6(DIT)には何も接続しないで下さい。
PORT2からSYNCA, BICKA, SDTIAを供給し、SDTOAはPORT2から出力します。
PORT1からSYNCB, BICKB, SDTIBを供給し、SDTOBはPORT1から出力します。
<KM107900>
-9-
2012/02
[AKD4678-B]
[3]
JPおよびSWの設定
1).その他のJPの設定
[ JP1 (TVDD_SEL) ]: TVDD電圧を選択
3.3V
: TVDDに3.3Vを供給します。
1.8V
: TVDDに1.8Vを供給します。
[ JP2 (Stereo_SEL) ]: Line outの出力信号を選択
SHORT : 差動出力
OPEN : ステレオ出力
[ JP3 (MPWR1 SEL) ]: MIC-Power1供給の有無を選択します。
SHORT : MIC-power1の供給有り
OPEN : MIC-power1の供給無し (Default)
[ JP4 (MPWR2 SEL) ]: MIC-Power2供給の有無を選択します。
SHORT : MIC-power2の供給有り.
OPEN : MIC-power2の供給無し (Default)
[ JP5 (RIN_SEL) ]: J3(AINR)からAK4678(RIN Ch)への入力元を選択します。
RIN1
: J3(AINR)からのアナログ信号をRIN1/IN1-へ入力します。 (Default)
RIN2
: J3(AINR)からのアナログ信号をRIN2/IN2-へ入力します。
RIN3
: J3(AINR)からのアナログ信号をRIN3/IN3-へ入力します。
RIN4
: J3(AINR)からのアナログ信号をRIN4/IN4-へ入力します。
[ JP6 (LIN_SEL) ]: J3(AINL)からAK4678(LIN Ch)への入力元を選択します。
LIN1
: J3(AINL)からのアナログ信号をLIN1/IN1-へ入力します。 (Default)
LIN2
: J3(AINL)からのアナログ信号をLIN2/IN2-へ入力します。
LIN3
: J3(AINL)からのアナログ信号をLIN3/IN3-へ入力します。
LIN4
: J3(AINL)からのアナログ信号をLIN4/IN4-へ入力します。
<KM107900>
- 10 -
2012/02
[AKD4678-B]
2).SWの設定
ONで“H”, OFFで“L”です。
[S1] (SW DIP-4): AK4118Aの設定
No.
1
2
3
4
Name
DIF2
DIF1
DIF0
OCKS1
ON (“H”)
OFF (“L”)
AK4118A Audio Format Setting
See Table 3
AK4118A Master Clock Setting : See Table 4
Default
ON
OFF
OFF
OFF
Table 2. Mode Setting for AK4678 and AK4118A
DIF2
L
L
L
L
H
H
H
H
DIF1
L
L
H
H
L
L
H
H
DIF0
L
H
L
H
L
H
L
H
DAUX
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, I2S
24bit, Left justified
24bit, I2S
SDTO
16bit, Right justified
18bit, Right justified
20bit, Right justified
24bit, Right justified
24bit, Left justified
24bit, I2S
24bit, Left justified
24bit, I2S
LRCK
H/L
O
H/L
O
H/L
O
H/L
O
H/L
O
L/H
O
H/L
I
L/H
I
BICK
64fs
64fs
64fs
64fs
64fs
64fs
64-128fs
64-128fs
O
O
O
O
O
O
I
I
Default
Table 3. Setting for AK4118A Audio Interface Format
OCKS1
L
H
MCKO1
256fs
512fs
X’tal
256fs
512fs
Default
Table 4. Setting for AK4118A Master Clock
<KM107900>
- 11 -
2012/02
[AKD4678-B]
„
ボード制御
AKD4678-BはPCのUSBポートを通してコントロール可能です、同梱のUSBケーブルでU7(USB
Connector)とPCのUSBポートを接続して下さい。
またIBM-AT互換機を使用したコントロールも可能です。同梱の10線フラットケーブルでPORT4(up-IF)
とPCを接続して下さい。
コントロールソフトウェアは本評価ボードに同梱されています、ソフトウェア操作手順は「コントロー
ルソフトマニュアル」の項を参照して下さい。
Connect
PC
2
10 wire
flat cable
10pin
Connector
CSN
SCL/CCLK
SDA/CDTI
1
AKD4678-B
10pin Header
Figure 18. 10線フラットケーブルの接続
<KM107900>
- 12 -
2012/02
[AKD4678-B]
„ アナログ入出力回路
(1) 入力回路について
Figure 19. 入力回路
<KM107900>
- 13 -
2012/02
[AKD4678-B]
(2) 出力回路
1.
HP出力回路
Figure 20 . HP出力回路
2.
Line出力回路
Figure 21 .Line出力回路
3.
スピーカー出力回路
Figure 22 .スピーカー出力回路
4.
レシーバー出力回路
Figure 23.レシーバー出力回路
<KM107900>
- 14 -
2012/02
[AKD4678-B]
コントロールソフトマニュアル
■
評価ボードとコントロールソフトの設定
1. 評価ボードを適宜、設定して下さい。
2. 評価ボードのUSBコネクタ(U7)とPCをUSBケーブルで接続して下さい。
3. USBコントロールはPC上では、HID(Human Interface Device)として認識されます。もし、正常に認識され
ない場合は、再度接続して下さい。
4. コントロールプログラムを立ち上げて下さい。(Note 1)
Note 1. 評価ボードに電源を投入し、SW2 (PDN) にてリセット解除した後, 必ず一度[Dummy Command]
ボタンを押して、初期化を行って下さい。
5. 適宜、操作を行い評価して下さい。
Figure 24. Window of Control Soft
<KM107900>
- 15 -
2012/02
[AKD4678-B]
■ Functionボタン機能
[ MIC_Input_Record ]
[MIC_Input_Record] を押した場合,
[LIN2/RIN2 → MICL/R → ADCL/R → ALC → Audio I/F → SDTO]のシーケンスが設定されます。
評価モードの設定については、(2-1). External Slave Mode (a) AK4118AのDIT機能を使用したA/D部の評価
若しくは(d)外部クロックを使用したA/D部, D/A部の評価を参照して下さい。
[ HP_Out ]
[HP_Out]を押した場合
[SDTI → Audio I/F → 5-band EQ → DATT-A → DACL/R → HPL/HPR]のシーケンスが設定されます。
評価モードの設定については、(2-1). External Slave Mode (b) AK4118AのDIR機能を使用したD/A部の評価
若しくは(d)外部クロックを使用したA/D部, D/A部の評価を参照して下さい。
[ SPK_Out ]
[SPK_Out]を押した場合
[SDTI → Audio I/F → 5-band EQ → DATT-A → DACL/R → SPP/SPN]のシーケンスが設定されます。
評価モードの設定については、(2-1). External Slave Mode (b) AK4118AのDIR機能を使用したD/A部の評価
若しくは(d)外部クロックを使用したA/D部, D/A部の評価を参照して下さい。
[ Stereo_Line_Out ]
[Stereo_Line_Out]を押した場合
[SDTI → Audio I/F → 5-band EQ → DATT-A → DACL/R → LOUT/ROUT]のシーケンスが設定されます。
評価モードの設定については、(2-1). External Slave Mode (b) AK4118AのDIR機能を使用したD/A部の評価
若しくは(d)外部クロックを使用したA/D部, D/A部の評価を参照して下さい。
[ PCMIF_AtoB ]
[PCMIF_AtoB]を押した場合
[SDTIAÆPCM I/F AÆSRCAIÆDATT-CÆMIX3ÆPCM I/F BÆSDTOB &
SDTIBÆPCM I/F BÆBIVOLÆMIX2AÆMIX2CÆSRCAOÆPCM I/F AÆSDTOA]
のシーケンスが設定されます。
評価モードの設定については、(2-5). PCM I/F A&B (a) 外部クロックを使用した評価を参照して下さい。
[ RCV_Out ]
[RCV_Out]を押した場合
[SDTIA→PCM I/F A→SRCAI→DATT-B→MIX1R→5-Band EQ→DATT-A→DACR→RCP/RCN]
のシーケンスが設定されます。
評価モードの設定については、(2-5). PCM I/F A&B (a) 外部クロックを使用した評価を参照して下さい。
<KM107900>
- 16 -
2012/02
[AKD4678-B]
■操作説明
コントロールソフトでは、ファンクション機能、レジスタマップ操作、テストツールの操作を行えます。
これらは、上部のタブで切り替えます。
頻繁に使用するレジスタ初期設定ボタン等は、切り替え画面の外側に配置されています。
各ボタンから呼び出されるダイアログの詳細は「各ダイアログ機能の説明」を参照してください。
1.
[Port Reset]: メインボード上のUSB ポートにリセットを行います。
ソフト起動後 U7(USB Connector)からPCのUSBポートに接続した場合、
このボタンをクリックしてください。
2.
[Write Default]: レジスタを初期設定にします。
ハード上のリセット等でデバイスの初期化を行った場合、
このボタンをクリックしてください。
3.
[All Write]: 現在表示されているレジスタ値を全て書き込みます。
4.
[All Read]: 現在表示されているレジスタ値を全て読み込みます。
5.
[Save]: 現在のレジスタ設定値をファイルに保存します。
6.
[Load]: ファイルに保存してあるデータの書き込みを実行します。
7.
[All Reg Write]: ダイアログを立ち上げます。
8.
[Data R/W]: ダイアログを立ち上げます。
9.
[Sequence]: ダイアログを立ち上げます。
10. [Sequence(File)]: ダイアログを立ち上げます。
11. [Read]: 現在のレジスタを読み出して、Register欄に表示します (メイン画面右側).
[All Read] ボタンとは異なり16進表示のみを行い
レジスタマップへの反映は行いません。
12. [Dummy Command]: ダミーコマンドを書き込みます
評価ボードに電源を投入し、SW2 (PDN) にてリセット解除した後, 必ず一度
[Dummy Command]ボタンを押して、初期化を行って下さい。
<KM107900>
- 17 -
2012/02
[AKD4678-B]
■各タブ機能の説明
1. [Function]: ファンクション機能
ファンクション機能画面です。
[Function]ボタン(画面左側ボタン)を押下すると各機能の動作を実施します。
Figure 25. Window of [Function]
<KM107900>
- 18 -
2012/02
[AKD4678-B]
1-1. [Power Management Setting]:ダイアログ
メイン画面で[Power Management Setting]ボタンを押すと下記のようなダイアログが開きます。
各レジスタの設定を実施できます。
レジスタマッブ上でのレジスタ設定と連動しています。
(レジスタ機能詳細はデータシートを参照してください)
Figure 26. Window of [Power Management Setting]
<KM107900>
- 19 -
2012/02
[AKD4678-B]
1-2. [Audio Mode Setting] : ダイアログ
メイン画面で[Audio Mode Setting]ボタンを押すと下記のようなダイアログが開きます。
各レジスタの設定を実施できます。
レジスタマッブ上でのレジスタ設定と連動しています。
(レジスタ機能詳細はデータシートを参照してください)
Figure 27. Window of [Audio Mode Setting]
<KM107900>
- 20 -
2012/02
[AKD4678-B]
1-3. [PLL Setting]:
ダイアログ
メイン画面で[PLL Setting]ボタンを押すと下記のようなダイアログが開きます。
各レジスタの設定を実施できます。
レジスタマッブ上でのレジスタ設定と連動しています。
(レジスタ機能詳細はデータシートを参照してください)
Figure 28. Window of [PLL Setting]
<KM107900>
- 21 -
2012/02
[AKD4678-B]
1-4. [MIC Setting]: ダイアログ
メイン画面で[MIC Setting]ボタンを押すと下記のようなダイアログが開きます。
各レジスタの設定を実施できます。
レジスタマッブ上でのレジスタ設定と連動しています。
(レジスタ機能詳細はデータシートを参照してください)
Figure 29. Window of [MIC Setting]
<KM107900>
- 22 -
2012/02
[AKD4678-B]
1-5. [ALC Setting]: ダイアログ
メイン画面で[ALC Setting]ボタンを押すと下記のようなダイアログが開きます。
各レジスタの設定を実施できます。
レジスタマッブ上でのレジスタ設定と連動しています。
(レジスタ機能詳細はデータシートを参照してください)
Figure 30. Window of [ALC Setting]
<KM107900>
- 23 -
2012/02
[AKD4678-B]
1-6. [Volume Setting]: ダイアログ
メイン画面で[Volume Setting]ボタンを押すと下記のようなダイアログが開きます。
各レジスタの設定を実施できます。
レジスタマッブ上でのレジスタ設定と連動しています。
(レジスタ機能詳細はデータシートを参照してください)
Figure 31. Window of [Volume Setting]
<KM107900>
- 24 -
2012/02
[AKD4678-B]
Volume設定での入力操作
スライダの下にある入力ボックスでデータ設定を行うことで任意の設定位置まで移動することが可
能です。
設定値は入力値を元に設定可能な値が自動的に選択されます。
(設定後、入力した値から変更されます。
設定位置への移動後マウス操作またはキーボードの上下カーソル操作により微調整を実施してくだ
さい。
スライダで設定した入力値は、レジスタマップに書き込まれます。
設定位置に移動し
ます。
設定可能な値が自動的に選択されます
レジスタマップ
Figure 32. Volume Control by Pull-down Menu
<KM107900>
- 25 -
2012/02
[AKD4678-B]
1-7. [Digital Filter]: [Filter Setting] ダイアログ
メイン画面で[Digital Filter]ボタンを押すと下記のようなダイアログが開きます。
各フィルタの係数の計算を実施し、書き込みを実施できます。
(フィルタ機能詳細はデータシートを参照してください)
Figure 33. Window of [Digital Filter Setting]
<KM107900>
- 26 -
2012/02
[AKD4678-B]
1-7-1. パラメータの設定
各フィルタのパラメータを設定して下さい。
Parameter
Sampling Rate
HPF
Cut Off Frequency
Function
Setting Range
7350Hz ≤ fs ≤ 48000Hz
サンプリング周波数(fs)
High Pass Filter のカットオフ周波数
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
HPF2
Cut Off Frequency
Low Pass Filter のカットオフ周波数
fs/1000 ≤ Cut Off Frequency
≤ (0.497 * fs)
FIL3
Cut Off Frequency
FIL3のカットオフ周波数
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
-10≤ Gain < 0
Gain
ゲイン補正
EQ for Gain Compensation(EQ0)
Pole Frequency
ゲイン補正フィルタの極の周波数
Zero-point Frequency
ゲイン補正フィルタの零点の周波数
Gain
3 Band Equalizer
EQ1-3 Center Frequency
EQ1-3 Band Width
EQ1-3 Gain
DAC 5-Band Equalizer
Center Frequency
ゲイン補正
Band Width
Gain
EQ2-4のバンド幅
LPF1 EQ1-5 HPF1のゲイン
EQ1-3の中心周波数
EQ1-3のバンド幅
EQ1-3のゲイン
(Note 1)
(Note 2)
LPF1 EQ1-5 HPF1の中心周波数
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
-20≤ Gain < 12
0Hz ≤ Center Frequency < (0.497 * fs)
1Hz ≤ Band Width < (0.497 * fs)
-1≤ Gain < 3
fs/1000 ≤ Cut Off Frequency
< (0.497 * fs)
1Hz ≤ Band Width < (0.497 * fs)
-12 ≤ Gain ≤ 12
Note 1. 中心周波数からゲイン差が 3dB の帯域幅。
Note 2. “-1”のときノッチフィルタとなります
(2) “HPFAD Enable”, “HPF Enable” , “LPF Enable”, “FIL3 Enable”, “EQ0 Enable”, “EQ1”, “EQ2”, “EQ3”,
のチェックボタンで Filter の ON/OFF を設定して下さい。チェックした場合に Filter が ON になりま
す。 を チェックしたとき、ノッチフィルタの中心周波数の自動補正を行います
Figure 34. Filter ON/OFF setting button
<KM107900>
- 27 -
2012/02
[AKD4678-B]
1-7-2. [Register Setting]: [Register Setting for Filter ダイアログ]
[Register Setting] ボタンを押すとレジスタ設定値が表示されます。1つのパラメータでも、設定範囲外
の値が設定されている場合、エラーメッセージが表示されレジスタ設定の計算は実行されません。
Figure 34. Register setting calculation result
レジスタ設定値が更新されるのは以下の場合です。
1. [Register Setting] ボタンが押されたとき
2. [Frequency Response] ボタンが押されたとき
3. 周波数特性表示ウィンドウ上の [UpDate] ボタンが押されたとき
4. “Notch Auto Correct” ボタンのチェックを ON/OFF したとき
<KM107900>
- 28 -
2012/02
[AKD4678-B]
1-7-3. [F Response]: [Filter Plot ダイアログ]
[Filter Setting] ダイアログ画面で[F Response] ボタンを押すと下記のようなダイアログが開きます。
フィルタの設定値でのフィルタ特性の表示を行います。
Figure 35. A frequency characteristic indication result
<KM107900>
- 29 -
2012/02
[AKD4678-B]
1-7-4. 周波数特性表示ウィンドウ上の設定
(a) 3-band Equalizer, DAC 5-band Equalizer
[Filter Setting]ダイアログ画面では表示中の数字をマウス選択し移動操作を実施することで、フィルタ
特性の表示を行いながら設定が可能です。
左クリックでの移動操作では中心周波数(Center Frequency)およびゲイン(Gain)設定を変えられます。
マウスでの移動操作後
中心周波数(Center Frequency)および
ゲイン(Gain)の設定値が更新されます。
数字を選択し、
左クリックしながら移動操作を行う
Figure 36. Filter Setting (Right-clicking operation)
右クリックしながら移動操作を行うと
バンド幅(Band Width)の設定値が更新されます。
Figure 37 Filter Setting (Left-clicking operation)
<KM107900>
- 30 -
2012/02
[AKD4678-B]
数字を選択し、
左クリックしながら移動操作を行う
マウスでの移動操作後
中心周波数(Center Frequency)および
ゲイン(Gain)の設定値が更新されます。
Figure 38. Filter Setting(Gain-Control operation)
<KM107900>
- 31 -
2012/02
[AKD4678-B]
1-8. [DRC Setting]: [DRC Function] ダイアログ
メイン画面で[DRC Setting]ボタンを押すと下記のようなダイアログが開きます。
各フィルタの係数の計算を実施し、書き込みを実施できます。
(DRC機能詳細はデータシートを参照してください)
Figure 39. Window of [DRC Setting]
[Register Setting] ボタン : フィルタ関係のレジスタ設定のダイアログが開きます。
[F Response ] ボタン
: [DRC Filter Plot] フィルタ特性ダイアログを表示します。
フィルタの計算を実施しますが、フィルタ係数書き込みは行いません。
[DRC Curve] ボタン
: [DRC Curve]ダイアログを表示します。
[Write] ボタン
: 全フィルタの計算、係数書き込みを実施します。
[ Close ] ボタン
: ダイアログを閉じ、処理を終了します。
<KM107900>
- 32 -
2012/02
[AKD4678-B]
1-8-1. パラメータの設定
(1) 各フィルタのパラメータを設定して下さい。
Parameter
Function
Sampling Rate
Noise Suppression
LPF
サンプリング周波数(fs)
HPF
High Pass Filter のカットオフ周波数
Gain
Threshold Level
ゲイン補正
Noise Suppression の最大・最小値の
しきい値設定
Low Pass Filter のカットオフ周波数
Dynamic Volume Control
Low Frequency Range
LPF
Low Pass Filter のカットオフ周波数
Volume Control
Middle Frequency Range
LPF
ゲイン補正
Low Frequency Range
Low Pass Filter のカットオフ周波数
HPF
High Pass Filter のカットオフ周波数
Volume Control
High Frequency Range
HPF
ゲイン補正
Setting Range
7350Hz ≤ fs ≤ 48000Hz
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
-9 ≤ Gain < -54 (Note.4)
-82.5≤ Threshold Level < -36.0
(Note 5)
High Pass Filter のカットオフ周波数
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
-70.5≤ Gain < 0 (Note 6)
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
-70.5≤ Gain < 0
fs/10000 ≤ Cut Off Frequency
≤ (0.497 * fs)
-70.5≤ Gain < 0
Volume Control
ゲイン補正
Note 4. Noise Suppressionの基準レベルのゲインは3dB刻みで切り替えが可能です。
Note 5. Noise Suppressionのしきい値は、3dB刻みで切り替えが可能です。
Note 6. Dynamic Volume Controlのゲイン補正は、ゲインは3dB刻みで切り替えが可能です。
(2) “NSLPF”, “NSHPF” のチェックボタンで Filter の ON/OFF を設定して下さい。チェックした場合Filterが
ON になります。
“DVLC Enable” のチェックボタンを押すと、Low/Middle/High Rangeのフィルタが設定可能になります。
“fc Auto” のチェックボタンを押すと、Middle frequency RangeのHPFとLPFのカットオフ周波数が自動的に
設定されます。
Figure 40. Filter ON/OFF setting button
<KM107900>
- 33 -
2012/02
[AKD4678-B]
1-8-2. [F Response]: [Filter Plot ダイアログ]
[Filter Setting] ダイアログ画面で[F Response] ボタンを押すと下記のようなダイアログが開きます。
フィルタの設定値でのフィルタ特性の表示を行います。
Figure 41. A frequency characteristic indication result
レジスタ設定値が更新されるのは以下の場合です。
1. [Register Setting] ボタンが押されたとき
2. [Frequency Response] ボタンが押されたとき
3. 周波数特性表示ウィンドウ上の [UpDate] ボタンが押されたとき
4. “Notch Auto Correct” ボタンのチェックを ON/OFF したとき
<KM107900>
- 34 -
2012/02
[AKD4678-B]
1-8-3. Filter Setting
[DRC Function]ダイアログで
“NSLPF”, “NSHPF” および “DVLC Enable”のチェックボックスを選択し[F Response] ボタンを押すと、
フィルタ特性の表示を行います。
右クリックで移動操作を行う
ことができます。
移動操作後
表示が更新されます。
Figure 42. Filter Setting (Left-clicking operation)
設定変更後
表示が更新されます。
Figure 43. Filter Setting (Filter Selecting)
<KM107900>
- 35 -
2012/02
[AKD4678-B]
1-8-4. Noise Suppression
[DRC Function] ダイアログ画面で[DRV Curve] ボタンを押すと下記のようなダイアログが開きます。
画面上部のラジオボタンで“NS”を選択するとNoise Suppressionの表示が行われます。
画面操作により設定値を変更することが出来ます。
Noise Suppression
Threshold Low Level
Reference Value
レジスタマップ
移動操作後
設定値が更新されます。
右クリックで移動操作を行うことができ
ます。
Figure 44. Noise Suppression Setting
<KM107900>
- 36 -
2012/02
[AKD4678-B]
1-8-5. Dynamic Volume Control
DRC Function] ダイアログ画面で[DRV Curve] ボタンを押すと下記のようなダイアログが開きます。
画面上部のラジオボタンでDVLC周波数帯域“ LOW”, “ MIDDLE”, “ HIGH”のいずれかを選択するとDVLC カ
ーブの表示が行われます。
画面操作により設定値を変更することが出来ます。
DVLC カーブの周波数帯域を選
択します。
表示は以下の各色で示されます。
赤:LOW
青:MIDDLE
緑:HIGH
レジスタマップ
DVLC カーブの変極点
移動操作後
設定値が更新されます。
右クリックで移動操作を行うこと
ができます。
Figure 45. DVLC Curve Setting
<KM107900>
- 37 -
2012/02
[AKD4678-B]
1-8-6. Dynamic Range Control
[DRC Function] ダイアログ画面で[DRV Curve] ボタンを押すと下記のようなダイアログが開きます。
画面上部のラジオボタンで“DRC”を選択するとDRC カーブの表示が行われます。
画面操作により設定値を変更することが出来ます。
レジスタマップ
右クリックで移動操作を行うことが
できます。
移動操作後
設定値が更新されます。
Figure 46. Dynamic Range Control Setting
<KM107900>
- 38 -
2012/02
[AKD4678-B]
2. [REG] タブ:
レジスタマップ
レジスタの書込み、読み込みを実施する画面です。
レジスタマップの各ビットは押しボタンとなっています。
マウスにより操作することでレジスタの更新を実施します。
“H”または “1”はボタンDown状態、赤字 (Read Onlyでは濃い赤) 表示、
“L”または “0”はボタンUp状態、青字(Read Onlyではグレー)表示が行われます。
Read Only のレジスタに関してはグレーアウト状態となりマウスによる操作は不可となります。
データシートで定義されていない部分は“---”で表示されます。
Figure 47. Window of [REG]
<KM107900>
- 39 -
2012/02
[AKD4678-B]
[Write]: データ書き込みダイアログ
同じアドレス上の複数のbitを同時に変更する場合に使用します。
レジスタマップの各レジスタに対応した[Write]ボタンをクリックし、
ダイアログを立ち上げます。
チェックボックスをチェック(9点がチェックした印です)すると、データは“H”または“1”になり、
チェックしなければデータは“L”または“0”になります。
各レジスタに対応したダイアログがあります。
入力した値をレジスタに書き込む場合は[OK]ボタンを、書き込まない場合は[Cancel]ボタンを
押して下さい。
Figure 48. Window of [Register Set]
[Read]: データ読み込み実施
レジスタマップの各レジスタに対応した[Read]ボタンをクリックすると、
各レジスタの読み込みを実施します。
各レジスタの読み込み完了後、レジスタの状態に合わせて表示の更新が行われます。
“H”または “1”ではボタンDown状態、赤字 (Read Onlyでは濃い赤) 、
“L”または “0”ではボタンUp状態、青字(Read Onlyではグレー)に表示されます。
ボタンの設定状態が変更となりますので注意が必要です。
<KM107900>
- 40 -
2012/02
[AKD4678-B]
3. [Tool] タブ: テストツール
評価用のテストツール画面です。
各機能ボタンを押下するとテストツールを呼び出します。
Figure 49. Window of [Tool]
<KM107900>
- 41 -
2012/02
[AKD4678-B]
[Repeat Test] : [Repeat Test] ダイアログ
テストツール画面で[Repeat Test]ボタンを押すと下記のようなテスト用ダイアログが開きます。
設定したデータの繰り返し書き込みテストを実施できます。
Figure 50. Window of [Repeat Test]
[ Start ] ボタン
: [Start] ボタン押下後、
テスト結果の保存ファイルを指定のダイアログが出現します。
任意のファイル名で指定を行ってください。
保存ファイル指定後、テストを開始します。
[ Close ] ボタン
: ダイアログを閉じ、処理を終了します。
[ Address ] ボックス
: データを書き込むアドレスを16進数2桁で入力します。
[ Start Data ] ボックス
: 開始データを16進数2桁で入力します。
[ End Data ] ボックス
: 終了データを16進数2桁で入力します。
[ Step ] ボックス
: Step間隔でデータを書き換えます。
[ Repeat Count ] ボックス : テスト書き込み繰り返しカウント数を指定します。
[ Up and Down ] ボックス : 1カウントでのデータの流れを指定します。
9点でチェックした場合、空白でチェックしない場合です。
: Start DataからEnd DataまでStepの間隔で書き換え後、
End DataからStart DataまでStepの間隔で書き換えます。
[実行例] Start Data = 00, End Data = 05, Step = 1, [ ]…1カウントの流れ
データの流れ: [00→01→02→03→04→05→05→04→03→02→01→00]×Repeat Count数
・チェックした場合
・チェックしない場合: Start DataからEnd DataまでStepの間隔で書き換えて終了します。
[実行例] Start Data = 00, End Data = 05, Step = 1, [ ]…1カウントの流れ
データの流れ: [00→01→02→03→04→05]×Repeat Count数
[ Sampling Frequency ] ボックス : Sampling Frequency 44.1kHz/48kHzを選択します。
[ Count ] ボックス
: テスト実行中の カウントを表示します。
[ Lch Level ] ボックス
: テスト実行中の Lch Level を表示します。
<KM107900>
- 42 -
2012/02
[AKD4678-B]
[Loop Setting] : [Loop] ダイアログ
テストツール画面で[Loop Setting]ボタンを押すと下記のようなテスト用ダイアログが開きます。
設定したデータの書き込みテストを実施できます。
.
Figure 51. Window of [Loop]
<KM107900>
- 43 -
2012/02
[AKD4678-B]
■各ダイアログ機能の説明
[All Reg Write]: [All Register Write] ダイアログ
メイン画面で[All Reg Write] ボタンを押すと下記のようなダイアログが開きます。
メイン画面の[ SAVE ] ボタンで作成したレジスタ設定ファイルを複数割り当て、実行することができま
す。
Figure 52. Window of [All Register Write]
[ Open (左) ] ボタン
[ Write ] ボタン
[ Write All ] ボタン
[ Help ] ボタン
[ Save ] ボタン
[ Open (右) ] ボタン
[ Close ] ボタン
: レジスタ設定ファイル (*.akr) の選択を実施します。
: 選択したレジスタ設定ファイルの内容でレジスタの書込みを行います。
: 選択したレジスタ設定ファイルの レジスタの書込みをまとめて実施します。
選択ファイルの実行順番は画面上から下の順となります。
: 本機能の説明画面を開きます。
: レジスタ設定ファイルの割り当てを保存します。ファイル名は “*.mar”です。
:“*. mar”で保存されたレジスタ設定ファイルの割り当てを読み出します。
: ダイアログを閉じ、処理を終了します。
~ 操作上の注意 ~
1. 右側にある[ Save ] と[ OPEN ] で指定するファイルは
全て同じフォルダ内に入っている必要があります。
2. レジスタの内容をメイン画面 の [ Save ] ボタンで変更した場合、
その内容を反映させるためにそのファイルを再度読み出して下さい。
<KM107900>
- 44 -
2012/02
[AKD4678-B]
[Data R/W]: [Data R/W] ダイアログ
メイン画面で[Data R/W] ボタンを押すと下記のようなダイアログが開きます。
キーボード操作により指定アドレスに対してデータ書き込みを実施します。
Figure 53. Window of [Data Read/Write]
[ Address ] ボックス : エディットボックス内にデータを書き込むアドレスを16進数2桁で入力します。
[ Data ] ボックス
: エディットボックス内にデータを16進数2桁で入力します。
[ Mask ] ボックス : エディットボックス内にマスクデータを16進数2桁で入力します。
[ Data ] 入力に対してAND処理を実施したものが書込みデータとなります。
[ Write ] ボタン
: [ Address] ボックスで指定されたアドレスのレジスタに対して
[ Data ] 入力と[ Mask ] 入力より生成したデータを書込みます(Note 77)。
[ Read ] ボタン
: [ Address] ボックスで指定されたアドレスのレジスタを読み込みます(Note 77)。
表示は[ Read data ] ボックス内に16進数で出力されます。
[ Close ] ボタン
: 処理を終了します。
特にデータ書込みを実施しない場合はこちらで画面を閉じることで
キャンセルを行うことが出来ます。
Note 7. [ Write ] ボタン、[ Read ] ボタンの操作後はレジスタマップの表示が更新されます。
<KM107900>
- 45 -
2012/02
[AKD4678-B]
[Sequence]: [Sequence] ダイアログ
メイン画面で[Sequence] ボタンを押すと下記のようなダイアログが開きます。
レジスタのシーケンスの設定、実行ができます。
Figure54. Window of [ Sequence ]
~ シーケンスの設定 ~
シーケンス設定は以下の手順で設定します。
1.
シーケンス処理内容を選択します。
[Select]コンボボックスから動作させる処理内容を選択します。
処理内容に応じてデータ設定の必要な入力ボックスが有効になります。
< Select選択項目 >
・No_use
・Register
・Reg(Mask)
・Interval
・Stop
・End
<KM107900>
:
:
:
:
:
:
未使用
レジスタ書込み
レジスタ書込み(マスク指定)
インターバル
一時停止
シーケンス終了
- 46 -
2012/02
[AKD4678-B]
2.
動作させるシーケンスを入力して下さい。
[ Address ]
[ Data ]
[ Mask ]
[ Interval ]
: アドレス
: データ
: マスク
[ Data ] と[ Mask ]のAND処理を実施したものが書込みデータとなります。
Mask = 0x00のとき、現在値の設定を維持します。
Mask = 0xFFのとき、Dataで設定された8bitデータが書き込まれます。
Mask =0x0Fのとき、Dataで設定された下位4bitデータが書き込まれます。
上位4bitは現在の設定値を維持します。
: インターバル時間
シーケンス処理内容毎の入力項目は次の通りです。
・No_use
: なし
・Register
: [ Address ]、[ Data ]、[ Interval ]
・Reg(Mask)
: [ Address ]、[ Data ]、[ Mask ]、[ Interval ]
・Interval
: [ Interval ]
・Stop
: なし
・End
: なし
~ 操作ボタン説明 ~
操作ボタンの機能は以下の通りです。
[ Start ] ボタン
[ Help ] ボタン
[ Save ] ボタン
[ Open ] ボタン
[ Close ] ボタン
:
:
:
:
:
設定したシーケンスが実行されます。
本機能の説明画面を開きます。
シーケンス設定ファイルを保存します。ファイル名は “*.aks” です。
“*.aks”で保存されたシーケンス設定ファイルの割り当てを読み出します。
ダイアログを閉じ、処理を終了します。
シーケンスの一時停止
シーケンス処理内容にStopが選択されているとき、シーケンスを一時停止します。
再度[ Start ]ボタンを押下すると停止した状態から再び動作を開始します。
再開時のステップは[ Start Step ]のボックスに表示されます。
処理の終わりまで実行させた場合[ Start Step ]は “1”に戻ります。
[ Start Step ]ボックスに任意のステップを入力することで途中から実行することが可能です。
処理の途中で最初から再実行を行いたい場合は[ Start Step ]に ”1”を入力し
[ Start ]ボタンを押下して実行してください。
<KM107900>
- 47 -
2012/02
[AKD4678-B]
[Sequence(File)]: [Sequence(File)]
ダイアログ
メイン画面で[Sequence(File)] ボタンを押すと下記のようなダイアログが開きます。
シーケンス設定画面([Sequence]ダイアログ)の[ SAVE ] ボタンで作成したシーケンス設定ファイルを複数割
り当て、実行することができます。
Figure55. Window of [ Sequence(File) ]
[ Open (左) ] ボタン
[ Start ] ボタン
[ Start All ] ボタン
[ Help ] ボタン
[ Save ] ボタン
[ Open (右) ] ボタン
[ Close ] ボタン
: シーケンス設定ファイル (*.aks) の選択を実施します。
: 選択したシーケンス設定ファイルの内容でシーケンス処理の実行を行います。
: 選択したシーケンス設定ファイルのシーケンス処理実行を
まとめて実施します。選択ファイルの実行順番は画面上から下の順となります。
: 本機能の説明画面を開きます。
: レジスタ設定ファイルの割り当てを保存します。ファイル名は "*.mas" です。
: “*.mas”で保存されたレジスタ設定ファイルの割り当てを読み出します。
: ダイアログを閉じ、処理を終了します。
~ 操作上の注意 ~
1. 右側にある[ Save ] と[ OPEN ] で指定するファイルは
全て同じフォルダ内に入っている必要があります。
2. シーケンス処理内容に Stopが選択されているとき、シーケンスを一時停止します。
一時停止中は以下のようなメッセージを出力します。[ OK ]ボタンを押下すると先に進みます。
Figure56. Window of [ Sequence Pause ]
<KM107900>
- 48 -
2012/02
[AKD4678-B]
測定結果
[Measurement condition]
• Measurement Unit
• MCLK
• BICK
• fs
• Power Supply
• Band Width
• Measurement Mode
• Temperature
: Audio Precession System Two Cascade
: 11.2896MHz
: 64fs
: 44.1kHz
: AVDD=DVDD=PVDD=TVDD=1.8V, SVDD=4.2V
: 22Hz ~ 20kHz
: External Slave Mode
: Room Temperature
[Measurement Result]
1. ADC
a). LIN1, RIN1 pins, MGNL=MGNR=+18dB
Parameter
Result
Lch / Rch
Unit
S/(N+D) (-1dBFS Input)
79.4 / 79.7
dB
D-Range (-60dBFS Input, A-weighted)
87.2 / 87.2
dB
S/N (A-weighted)
87.5 / 87.6
dB
Interchannel Isolation
106.8
/ 104.8
dB
b). LIN2, RIN2 pins, MGNL=MGNR=0dB
Parameter
Result
Lch / Rch
Unit
S/(N+D) (-1dBFS Input)
81.0 / 81.4
dB
D-Range (-60dBFS Input, A-weighted)
92.3 / 92.4
dB
S/N (A-weighted)
93.4 / 93.4
dB
Interchannel Isolation
110.7
/ 103.5
dB
2. DAC
a) Line out (LOUT/ROUT pins, LVL=0dB, RL=20kΩ)
<KM107900>
Parameter
Result
Lch / Rch
Unit
S/(N+D) (0dBFS Input)
81.6 / 81.0
dB
S/N (A-weighted)
92.3 / 92.3
dB
Interchannel Isolation
91.8 / 92.3
dB
- 49 -
2012/02
[AKD4678-B]
b) Mono Line Out (LOP/LON pins, LVL=0dB, RL=20kΩ)
Parameter
Result
Unit
S/(N+D) (0dBFS Input)
73.5
dB
S/N (A-weighted)
95.8
dB
c) Mono Receiver Out (RCP/RCN pins, RCVG=-6dB, RL=32Ω)
Parameter
Result
Unit
S/(N+D) (0dBFS Input)
58.8
dB
S/(N+D) (0dBFS Input, RCVG=0dB)
37.7
dB
S/N (A-weighted)
95.1
dB
-100.8
dBV
Result
Lch / Rch
Unit
Output Noise Level (RCVG=-9dB)
d) HP Out (HPL/HPR pins, HPG=0dB, RL=32Ω)
Parameter
HPG=-4dB
9.3
/ 9.6
mW
Output Power (RL=32Ω)
HPG=0dB
23.4 /
24.2
HPG=-4dB
17.6 /
18.9
mW
Output Power (RL=16Ω)
S/(N+D) (RL=32Ω)
S/(N+D) (RL=16Ω)
HPG=0dB
38.1 /
41.3
HPG=-4dB
70.1 /
69.5
HPG=0dB
42.5 /
46.5
HPG=-4dB
64.7 /
64.0
HPG=0dB
20.2 /
20.1
dB
dB
S/N (A-weighted)
95.0 / 94.7
Output Noise Level
(A-weighted, HPG=-14dB)
-107.1
Interchannel Isolation
<KM107900>
/ -107.1
99.6 / 103.0
- 50 -
dB
dBV
dB
2012/02
[AKD4678-B]
e) SPK Out (SPP/SPN pins, SPKG=-6dB, RL=8Ω+10uH)
Parameter
Output Power
<KM107900>
Result
SVDD=5.0V THD+N=10%
SPKG=-3dBFS
SVDD=4.2V THD+N=10%
SPKG=-3dBFS
SVDD=4.2V THD+N=1%
SPKG=0dBFS
SVDD=3.7V THD+N=1%
SPKG=-6dBFS
Unit
1.53
1.07
W
0.87
0.67
Output Voltage (-3dBFS Input)
5.48
Vpp
S/(N+D) (SVDD=3.7V, Po=0.35W)
58.3
dB
Output Noise Level (A-Weighted)
-82.3
dBV
- 51 -
2012/02
[AKD4678-B]
改定履歴
Date
(yy/mm/dd)
Manual
Revision
Board
Revision
Reason
Page
12/02/06
KM107900
1
初版
-
Contents
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更すること
があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営
業担当、あるいは弊社特約店営業担当にご確認ください。
● 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動
作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソ
フトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本
書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様
または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因す
る、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて
高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同
意をお取りください。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の
責任を一切負うものではありませんのでご了承ください。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
[KM107900]
2012/02
- 52 -
5
4
3
2
1
J3
LIN/RIN
+
1
3
OUT
C4
0.1u
DVDD
C5
0.1u
+
C26
100u
R2 0
VSS1
AVDD
D
RIN4
RIN3
RIN2
RIN1
IN
C1
100u
LIN4
LIN3
LIN2
LIN1
1
VDD
R1 5.1
GND
REG1
2
SVDD
T1
TA48018BF
JP6
LIN-SEL
R3 0
JP5
RIN-SEL
D
PVDD
JP1
TVDD-SEL
TVDD
R36 2.2k
TEST9
IN1-
TEST10
IN1+
R33
C18 1u
DMCLK
2.2k
R32
1M
+
B5
C49
10u
VSS2
TVDD
R30
1M
VEE
VSS2
PVDD
C7
C
C6
C15
2.2u
C31
10u
+
C7
0.1u
+
DVDD
9
7 SDTIB
5 SYCNB
3 BICKB
1
VSS1
CNA
B6
A7
2.2u
CNB
A6
CPB
RIN1/IN1-
G7
F7
MPWR1
LIN1/IN1+
F4
E5
F6
G4
E6
RIN3
E7
LIN3
VSS1
R31
1M
C16
E1
DVDD
R38
(Open)
PORT1
SDTOB 10
8
6
4
2
TVDD
RIN2/IN2-
C6
0.1u
LIN2/IN2+
C28
10u
MPWR2
A5
TVDD
C
RIN4
LIN4
D5
D4
2.2u
B7
C17
CPA
TEST8 DMDAT
JP3 MP1-SEL
C20 1u
C21 1u
2.2k
LIN1
RIN1
TEST11
IN2R35
LIN2
RIN2
JP4 MP2-SEL
C22 1u
C23 1u
AVSS
C24 1u
2.2k
TEST12
IN2+
TEST13 IN3-
TEST14 IN3+
D3V
10u
+ C27
100u
TEST15 IN4-
C3
0.1u
C25 1u
GND
OUT
2
TEST16 IN4+
1
GND1
L1
1
GND
IN
C2
0.1u
R34
3.3V
C19 1u
T2
TA48033BF
TEST7
1.8V
AVDD
G5
C12
0.1u
C30
10u
TEST6
AVDD
AVDD
+
R4
B1
51
SDTIB
VSS1
R24
100k
VCOM
Bluetooth
R5
B2
51
U1
A1
51
BICKB
C2
51
HPR
HPL
AK4678
R26
100k
R7
C13
1u
ROUT/LON
SDTOB
LOUT/LOP
R53
1M
D7
RCN
R8
51
B3
SDTO
R9
51
A4
LRCK
R10
51
C3
R11
51
MCKI
R12
51
A2
15
VSS1
2
J2
C51 1u
E3
C10
R28
0.22u
15
HP
2
TEST4
RCN
G3
TEST3
RCP
F3
J1
3
1
C50 1u
E4
R63
22k
R64
22k
LineOUT
JP2
Stereo
B
VSS1
SDTO
C9
LRCK
SPFIL
BICK
R29
0.22u
3
1
SDTI
RCP
A3
C11
D6
B
SDTI
TEST5
GND
SYNCB
R25
100k
R6
R54
1M
G6
F5
C14
0.1u
PVDD
E2
BICK
2.2n
VSS3
F2
VSS1
SVDD
C8+
0.1u
C29
10u
G1
SPP
F1
G2
SPN
SDTOA
C1
BICKA
D2
D3
SDTIA
SDA
D1
B4
C5
SCL
PDN
C4
SYNCA
SVDD
MCKI
VSS3
R60
(Open)
PDN
SCL
R21
100k
9
7SDTIA
5SYCNA
3BICKA
1
R37
TVDD
R19 51
R18 51
R20
100k
SDA
R17 51
R16 51
R15 51
A
R14 51
R13
R43
470
51
TVDD
TEST1
SPN
TEST2
SPP
A
R22
100k
AVSS
VSS1
VSS2
VSS3
(Open)
-535
4
SDTOA 10
8
6
4
2
PORT2
Baseband
Title
AKD4678-B
Size
Date:
3
Document Number
Rev
A2
2
0
AK4678
Tuesday, February 07, 2012 Sheet
1
1
of
3
5
4
3
2
1
D
D
U4
DSP
C41
10u
JP10
BICK
26
27
C
28
2
X1
11.2896MHz
29
1
U3
XTO
32
33
15
16
NC/GP1
13
14
15
TX0/GP2
TVDD
7
RP1
47k
6
5
4
3
C32
0.1u
1OCKS1
2 DIF0
3 DIF1
4 DIF2
S1
SW DIP-4
8
7
6
5
C33
0.47u
C35 10u
2
3
C36
0.1u
5
IN
GND OUT
TC7SG07FE
4
PORT5
R46 470
R42 470
1
B
C34 0.1u
R41 470
U5
NC VCC
H (ON)
L(OFF)
RX3
VSS4
RX2
1
48
47
46
TEST1
45
RX1
IPS0/RX4
2
+
SW1
RESET
NC
INT0
R45
10k
1
H
3
10k
R40
DIF0/RX5
OCKS0/CSN/CAD0
37
R44
10k
2
10k
R39
L
PC-SCL
TEST2
OCKS1/CCLK/SCL
INT1
K
D1
HSU119
A
B
CTRL
16
CM1/CDTI/SDA
44
9
35
SN74AVC4T245PW
9
7 SCL
5 SDA
3 SDA(ACK)
1
8
D3V
C48
0.1u
D3V
PORT4
C
14
36
10
8
6
4
2
DIF1/RX6
NC
GND GND
CM0/CDTO/CAD1
43
8
VCCA
VCCB
10
9
10
RX0
1
C47
0.1u
11
1
2
3
4
11
VSS3
2DIR 2OE
VSS1
42
1DIR 1OE
PDN
41
2A2 2B2
DIF2/RX7
12
12
34
TVDD
XTI
VCOM
3
2A1 2B1
IPS1/IIC
U2
AK4118A
R
2
1A2 1B2
TX1/GP3
P/SN
40
SDTO
7
17
DAUX
AVDD
6
18
XTL0
39
5
SDA
31
19
MCKO2
38
SCL
13
VIN/GP0
XTL1
C44 5p
1A1 1B1
C40
0.1u
BICK
C43 5p
30
BOUT/GP4
SDTO
COUT/GP5
25
DIR
UOUT/GP6
LRCK
ADC
C39
10u
C42
0.1u
20
+
JP8 LRCK
JP9
SDTI-SEL
4
VCC
IN
JP7 MCLK
D3V
C46
0.1u
+
GND GND
VOUT/GP7
16
9
SN74AVC4T245PW
PDN
GND
2
3
OPT-OUT
VCCA
VCCB
8
PORT6
1
C38
0.1u
14
2DIR 2OE
1
R51(Open)
PORT3
2
4
6
8
10
21
C45
0.1u
1
3
5
7
9
15
1DIR 1OE
3
JP11
Master
TVDD
10
2A2 2B2
2
R52 10k
11
2A1 2B1
MCLK
BICK
LRCK
SDTI
DVDD
LRCK
7
51
51
51
51
22
6
R47
R48
R49
R50
D3V
12
1A2 1B2
VSS2
BICK
13
1A1 1B1
MCKO1
5
24
4
SDTI
23
MCKI
2
D3V
C52
0.1u
1
2
C37
0.1u
OUT
GND
3
1
L2 (short)
VCC
OPT-IN
PC-SDA
D3V
PC-SDA(ACK)
A
A
Title
AKD4678-B
-545
4
3
Size
Document Number
Date:
2
Rev
0
DIR/DIT
A2
Monday, May 30, 2011
1
Sheet
2
of
3
5
4
3
2
1
D
D
T3
TA48033BF
IN
GND
C59
1u
C54
2.2u
R61
OUT
4.7k
C
17
16
15
14
11
10
9
8
38
39
40
41
2
3
4
5
32
35
36
R55
R56
C57
0.1u
C58
0.1u
0
0
42
43
44
1
VDD0
6
VSS0
VDD1
7
C56
10u
28
C55
10u
VSS1
VDD
MCLR
PGD
PGC
GND
B
U7
1
VBUS 2
D- 3
D+ 4
ID 5
GND
USB Connector
+
JP12
1
2
3
4
5
PIC
+
29
C
MCLR_N/Vpp/RE3
RB7/KBI3/PGD
RB6/KBI2/PGC
RB5/KBI1/PGM
RB4/AN11/KBI0/CSSPP
NC/ICCK/ICPGC
RB3/AN9/CPP2/VPO
NC/ICDT/ICPGD
RB2/AN8/INT2/VMO
NC/ICRST_N/ICVpp
RB1/AN10/INT1/SCK/SCL
NC/ICPORTS
RB0/AN12/INT0/FLT0/SDI/SDA
OSC1/CLKI
RD0/SPP0 PIC18F4550
OSC2/CLKO/RA6
RD1/SPP1 TQFP 44-PIN
RD2/SPP2
RD3/SPP3
RE0/AN5/CK1SPP
RD4/SPP4
RE1/AN6/CK2SPP
RD5/SPP5/P1B
RE2/AN7/OESPP
RD6/SPP6/P1C
RD7/SPP7/P1D
VUSB
U6
RC0/T1OSO/T13CKI
RC1/T1OSI/CCP2/UOE_N
RC2/CCP1/P1A
RA0/AN0
RA1/AN1
RA2/AN2/Vref-/CVref
RA3/AN3/Vref+
RA4/T0CKI/C1OUT/RCV
RA5/AN4/SS_N/HLVDIN/C2OUT
RC4/D-/VM
RC5/D+/VP
RC6/TX/CK
RC7/RX/DT/SDO
18 USB-RST
C60
0.1u
12
13
33
34
R62
100k
B
30 XTI
31 XTO
25
26
27
C63
22p
X2
20MHz
C64
22p
37
C65
470n
19
20
21
22
23
24
R57
R58
R59
51
51
51
PC-SCL
PC-SDA
PC-SDA(ACK)
PIC18F4550
A
A
Title
AKD4678-B
Size
-55-
A3
Date:
5
4
3
2
Document Number
Rev
0
Control
Monday, May 30, 2011
Sheet
1
3
of
3
Similar pages