AK4688EN

[AKD4688-A]
AKD4688-A
AK4688評価用ボードRev.0
概
要
AKD4688-Aは、2ch ADCと2ch DACを内蔵する1チップ24bit CODEC、AK4688の評価用ボードです。
A/Dのみ、D/Aのみの評価に加えて、A/DとD/A非同期動作時の評価も可能です。ディジタルオーディオ
インターフェースにも対応しており、光コネクタを介してディジタルオーディオ機器との接続が可能で
す。
■ オーダリングガイド
AKD4688-A ---
AK4688評価用ボード
(IBM-AT互換機のプリンタポートとの接続用ケーブルとコントロールソフトを同梱。
Windows NT上ではコントロールソフトは動作しません。)
機
能
 2種類のディジタルオーディオインターフェースから選択可能
- DIT, DIR (AK4118A) を使用した光入出力
- 10ピンヘッダー使用した外部クロックソース
 電源供給は個別電源orレギュレーターから選択可能
 レジスタコントロール用10ピンヘッダー
VSS3
DVDD
LOUT ROUT
+5V
REG
AK4118A
(DIR)
Digital Input
PORT 6
10pin Header
AVDD2
AVSS2
AK4688
AK4687
PORT4
10pin Header
AK4118A
(DIT)
AVSS1
Digital Output
AVDD1
RIN3 LIN3 RIN2 LIN2 RIN1LIN1
Control Data
10pin Header
Figure 1. AKD4688ブロック図
* 回路図、パターン図は文末に添付。
[KM109900]
2011/12
-1-
[AKD4688-A]
ボード概略図
■ 概略図
J11
J10
AK4688
SUB Area
4688 Mode
AKD4688-A Rev.0 Evaluation Board
Asahi Kasei Microdevices Corporation
Figure 2. AKD4688-A概略図
■ 説明
(1) J1, J2, J3, J4, J5, J6, J7, J8, J10, J11 (RCAジャック)
J1 (白): アナログ信号入力ジャックです。Lchへ入力します。
J2 (赤): アナログ信号入力ジャックです。Rchへ入力します。
J3,J4,J5,J6: 使用しません
J7 (白): アナログ信号出力ジャックです。LOUT pinの信号を出力します。
J8 (赤): アナログ信号出力ジャックです。ROUT pinの信号を出力します。
J10(黒): ディジタル信号出力ジャックです。U5 (AK4118A)を介してディジタル信号を出力します。
J11(黒): ディジタル信号入力ジャックです。U6 (AK4118A)を介してディジタル信号を入力します。
(2) +5V, AVDD1, AVDD2, DVDD, D3.3V, AVSS1, AVSS2, VSS3, DGND
電源供給コネクタです。電源を接続して下さい。詳細はP3の「電源の配線」を参照して下さい。
(3) PORT1 (10 pin ヘッダー)
コントロールポートです。同梱のケーブルを接続して下さい。
(4) PORT4, PORT6 (10 pin ヘッダー)
オーディオインターフェースです。クロック、データを入出力することが出来ます。
(5) PORT3, PORT5 (光コネクタ)
PORT5 (入力): AK4118Aを介して光ディジタル信号を入力します。
PORT3 (出力): AK4118Aを介して光ディジタル信号を出力します。
[KM109900]
2011/12
-2-
[AKD4688-A]
■ 操作手順
1) 電源の配線
1-1) レギュレーターからAVDD1, AVDD2, DVDD, D3.3Vに電源を供給する場合 (出荷時)
ジャンパ設定
JP7
AVDD1_SEL
JP8
AVDD2_SEL
JP16
D3.3V_SEL
REG AVDD1 REG AVDD2 REG
電源の接続
名称
+5V
AVDD1
AVDD2
色
赤
橙
橙
DVDD
橙
D3.3V
AVSS1
AVSS2
VSS3
DGND
橙
黒
黒
黒
黒
D3.3V
電圧
+5V
オープン
オープン
内訳
レギュレーターへの入力
AK4688のADCのアナログ電源
AK4688のDACのアナログ電源
AK4688のディジタル電源
オープン
(R50をオープン, R51をショートする場合)
オープン
ディジタル部の電源
0V
AK4688のADCのアナロググランド
0V
AK4688のDACのアナロググランド
0V
AK4688のディジタルグランド
0V
ロジック部のグランド
Table 1. 電源の配線
1-2) AVDD1, AVDD2, DVDD, D3.3V端子から直接電源を供給する場合
ジャンパ設定
JP7
AVDD1_SEL
JP8
AVDD2_SEL
JP16
D3.3V_SEL
REG AVDD1 REG AVDD2 REG
電源の接続
名称
+5V
AVDD1
AVDD2
色
赤
橙
橙
DVDD
橙
D3.3V
AVSS1
AVSS2
VSS3
DGND
橙
黒
黒
黒
黒
D3.3V
電圧
オープン
3.0V~3.6V (typ3.3V)
3.0V~3.6V (typ3.3V)
内訳
レギュレーターへの入力
AK4688のADCのアナログ電源
AK4688のDACのアナログ電源
AK4688のディジタル電源
3.0V~3.6V (typ3.3V)
(R50をショート, R51をオープンする場合)
3.0V~3.6V (typ3.3V)
ディジタル部の電源
3.0V~3.6V (typ3.3V)
AK4688のADCのアナロググランド
0V
AK4688のDACのアナロググランド
0V
AK4688のディジタルグランド
0V
ディジタル部のグランド
Table 2. 電源の配線
*配線は電源の根本から分けて下さい。
AVDD1とAVDD2は同電位にして下さい。
AVDD1, AVDD2とDVDDの電位差は0.3V以下にして下さい。
2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照)
[KM109900]
2011/12
-3-
[AKD4688-A]
3) 電源投入
電源投入後、必ず一度リセットを行って下さい。
リセットの方法はSW1, SW2, SW3, SW5(トグルスイッチ)を一度“L”側に倒して、
AK4118A及びAK4688のパワーダウンを行ってから“H”側に戻してパワーダウンを解除して下さい。
 評価モード
AK4118Aを使用してAK4688を評価する場合は、必ずAK4688とAK4118Aのオーディオインターフェー
スを一致させて下さい。AK4688のオーディオインターフェースフォーマットに関しては、AK4688のデ
ータシート、AK4118Aのオーディオインターフェースフォーマットは AK4118Aのデータシートをそれぞ
れ参照して下さい。
対応可能な評価モード
(1) DIR/DITを使用したA/D, D/A部の評価
(2) 全インターフェース信号を外部から供給
[KM109900]
2011/12
-4-
[AKD4688-A]
(1) DIR/DITを使用したD/A, A/D部の評価
A/D部の設定
J10 TX (RCAジャック)、またはPORT3 (光コネクタ)を接続して下さい。
PORT4には何も接続しないで下さい。
JP5
MCLK1_SEL
JP6
BICK1_SEL
JP7
LRCK1_SEL
JP8
SDTO
MCLK2 MCLK1 BICK2 BICK1 LRCK2 LRCK1
D/A部の設定
J11 RX (RCAジャック)、またはPORT5 (光コネクタ)を接続して下さい。
PORT6には何も接続しないで下さい。
JP12
MCLK2
JP13
BICK2
JP14
LRCK2
JP15
SDTI
(2) 全インターフェース信号を外部から供給
A/D部の設定
PORT4を使用します。
J10 TX (RCAジャック)、またはPORT3 (光コネクタ)には何も接続しないで下さい。
JP5
MCLK1_SEL
JP6
BICK1_SEL
JP7
LRCK1_SEL
JP8
SDTO
MCLK2 MCLK1 BICK2 BICK1 LRCK2 LRCK1
D/A部の設定
PORT6を使用します。
J11 RX (RCAジャック)、またはPORT5 (光コネクタ)には何も接続しないで下さい。
JP12
MCLK2
JP13
BICK2
JP14
LRCK2
[KM109900]
JP15
SDTI
2011/12
-5-
[AKD4688-A]
 DIPスイッチの設定
[SW4] (4688 Mode): AK4688の評価モードの設定
No.
Name
OFF (“L”)
ON (“H”)
1
I2C
H/Wコントロール
I2Cコントロール
2
AIN1
アナログ入力ピンの選択 (Table 7. 参照)
(I2C = “L”の場合有効 )
3
AIN0
4
MSN
ADCスレーブモード
ADCマスターモード
CADアドレスピンの選択 (I2C = “H”の場合 )
5
CAD0/CKS
ADCマスタークロック制御 (I2C = “L”の場合 )
6
TEST1
AK4688テストモード用 (通常は “L” に固定)
7
TEST2
AK4688テストモード用(通常は“L” に固定)
Table 3. AK4688の評価モードの設定
出荷時
L
L
L
L
L
L
L
X
オーディオ
インターフェース
MSN pin
DIF1 bit
DIF1
DIF0
フォーマット
L
0
L
L
24bit, Left justified
(出荷時)
2
L
1
L
H
24bit, I S
H
0
H
L
24bit, Left justified
H
1
H
H
24bit, I 2 S
Table 4. ADCオーディオインターフェースフォーマット設定
AK4688レジスタ設定
AK4118A (U5)
SW6設定
P
P
AK4688
レジスタ設定
DIF21
DIF20
bit
bit
AK4118A (U6)
SW7設定
DIF2
DIF1
DIF0
P
P
オーディオ
インターフェースフ
ォーマット
0
0
L
L
L
16bit, Right justified
0
1
1
1
0
1
L
H
H
H
L
L
H
L
H
24bit, Right justified
24bit, Left justified
24bit, I2S
(出荷時)
Table 5. DACオーディオインターフェースフォーマット設定
No.
0
1
2
3
MCKO1
X’tal
OCKS1 OCKS0
fs (max)
L
L
256fs
256fs
96kHz
L
H
256fs
256fs
96kHz
H
L
512fs
512fs
48kHz
H
H
128fs
128fs
192kHz
Table 6. AK4118Aマスタークロック出力周波数選択
AIN1 pin
L
L
H
H
AIN0 pin
L
H
L
H
入力選択
LIN1 / RIN1
Reserved
Reserved
Reserved
(出荷時)
Table 7. ADC 入力選択 (H/Wコントロールモード)
CKS pin
L
H
クロックスピード
256fs
768fs
(出荷時)
Table 8. ADCマスタークロックスピードコントロール (マスターモード, H/W コントロールモード)
[KM109900]
2011/12
-6-
[AKD4688-A]
 その他のジャンパの設定
1) JP19 (GND)
OPEN : AGNDとDGNDを別々にします。
SHORT: AGNDとDGNDをショートします。<出荷時>
2) JP1(SCL/AIN0)
SCL : I2Cモードでコントロールする場合。
AIN0: H/Wモードでコントロールする場合。 <出荷時>
3) JP2 (SDA/AIN1)
SDA :I2Cモードでコントロールする場合。
AIN1:H/Wモードでコントロールする場合。 <出荷時>
4) JP9 (TX)
BNC: BNCコネクタでディジタル信号を出力する場合。 <出荷時>
OPT : 光コネクタでディジタル信号を出力する場合。
5) JP10 (RX)
BNC: BNCコネクタでディジタル信号を入力する場合。 <出荷時>
OPT : 光コネクタでディジタル信号を入力する場合。
 トグルスイッチの動作
上方が“H”、下方が“L”です。
[SW1] (4688 PDN1): AK4688のADCのパワーダウン。ADC動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[SW2] (4688 PDN2): AK4688のDACのパワーダウン。DAC動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[SW3] (DIT PDN): U5 (AK4118A) のパワーダウン。U5を使用する場合は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[SW5] (DIR PDN): U6 (AK4118A) のパワーダウン。U5を使用する場合“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[KM109900]
2011/12
-7-
[AKD4688-A]
 シリアルコントロール
AKD4688-AはIBM-AT互換機のプリンタポート(パラレルポート)を通してコントロール可能です。同梱
の10線フラットケーブルでPORT1 (CTRL)とPCを接続して下さい。
PORT1
CTRL
10 wire
flat Cable
10
PC
Connect
Red
10pin Connector
9
SCL
SDA
SDA(ACK)
AKD4687-A
2 ▲
10pin Header
Figure 3. 10線フラットケーブルの接続
[KM109900]
2011/12
-8-
[AKD4688-A]
 アナログ入出力回路
(1) 入力回路について
J1
LIN1
J2
2
3
1
LIN1
RIN1
2
3
1
RIN1
MR-552LS
MR-552LS
AVSS1
AVSS1
Figure 4. アナログ入力回路
(2) 出力回路について
R19
J7
470
LOUT
R21
(OPEN)
C11
(OPEN)
AVSS2
AVSS2
C12
2.2n
2
3
1
MR-552LS
AVSS2
AVSS2
R20
J8
470
ROUT
R22
(OPEN)
C13
(OPEN)
AVSS2 AVSS2
LOUT
C14
2.2n
ROUT
2
3
1
MR-552LS
AVSS2
AVSS2
Figure 5. アナログ出力回路
[KM109900]
2011/12
-9-
[AKD4688-A]
コントロールソフトマニュアル
■ 評価ボードとコントロールソフトの設定
1. 評価ボードを適宜、設定して下さい。
2. IBM-AT互換機と評価ボードを同梱の10線フラットケーブルで接続して下さい。10ピンヘッダーの向き
に注意して下さい。(Windows 2000/XP上でコントロールソフトを動作させる場合、同梱のドライバをイ
ンストールして下さい。インストール方法については“AKMデバイスコントロールソフトウェア ドライ
バーインストールマニュアル”を見て下さい。Windows95/98/ME上で動作させる場合及び当社の
AKDUSBIF-Bインターフェースボードを使用する場合はドライバのインストールは不要です。
3. 後は下記を参照して評価して下さい。
■ 操作画面
1. 上記に従って、コントロールプログラムを立ち上げて下さい。
適宜、操作を行い評価して下さい。
[KM109900]
2011/12
- 10 -
[AKD4688-A]
■ 操作説明
コントロールソフトでは、レジスタマップ操作、テストツールの操作を行えます。
これらは、上部のタブで切り替えます。
頻繁に使用するレジスタ初期設定ボタン等は、切り替え画面の外側に配置されています。
各ボタンから呼び出されるダイアログの詳細は「各ダイアログ機能の説明」を参照してください。
1. [Port Reset]: USB I/Fボード(AKDUSBIF-A)接続時に使用します。
ソフト起動後 USB I/Fボード(AKDUSBIF-A)を接続した場合、
このボタンをクリックしてください。
2. [Write Default]: レジスタを初期設定にします。
ハード上のリセット等でデバイスの初期化を行った場合、このボタンをクリックしてく
ださい。
3. [All Write]: 現在表示されているレジスタ値を全て書き込みます。
4. [All Read]: 現在表示されているレジスタ値を全て読み込みます。
5. [Save]: 現在のレジスタ設定値をファイルに保存します。
6. [Load]: ファイルに保存してあるデータの書き込みを実行します。
7. [All Reg Write]: [All Reg Write] ダイアログを立ち上げます。
8. [Data R/W]: [Data R/W] ダイアログを立ち上げます。
9. [Sequence]: [Sequence] ダイアログを立ち上げます。
10.
[Sequence(File)]: [Sequence(File)] ダイアログを立ち上げます。
11.
[Read]: 現在のレジスタを読み出して、Register欄に表示します。
[All Read] ボタンとは異なり16進表示のみを行い
レジスタマップへの反映は行いません。
[KM109900]
2011/12
- 11 -
[AKD4688-A]
■ 各タブ機能の説明
1. [REG] タブ:
レジスタマップ
レジスタ書込み、レジスタ読み込みを実施する画面です。
レジスタマップの各ビットは押しボタンとなっています。
マウスにより操作することでレジスタの更新を実施します。
“H”または “1”はボタンDown状態、赤字 (Read Onlyでは濃い赤) 表示、
“L”または “0”はボタンUp状態、青字(Read Onlyではグレー)表示が行われます。
データシートで定義されていない部分は“---”で表示されます。
[KM109900]
2011/12
- 12 -
[AKD4688-A]
[Write]: データ書き込みダイアログ
同じアドレス上の複数のbitを同時に変更する場合に使用します。
レジスタマップの各レジスタに対応した[Write]ボタンをクリックし、ダイアログを立ち上げます。
チェックボックスをチェック(点がチェックした印です)すると、データは“H”または“1”になり、
チェックしなければデータは“L”または“0”になります。
各レジスタに対応したダイアログがあります。
入力した値をレジスタに書き込む場合は[OK]ボタンを、書き込まない場合は[Cancel]ボタンを押して下
さい。
[Read]: データ読み込み実施
レジスタマップの各レジスタに対応した[Read]ボタンをクリックすると、
各レジスタの読み込みを実施します。
各レジスタの読み込み完了後、レジスタの状態に合わせて表示の更新が行われます。
“H”または “1”ではボタンDown状態、赤字 (Read Onlyでは濃い赤) 、
“L”または “0”ではボタンUp状態、青字(Read Onlyではグレー)に表示されます。
ボタンの設定状態が変更となりますので注意が必要です。
[KM109900]
2011/12
- 13 -
[AKD4688-A]
3. [Tool] タブ: テストツール
評価テスト用のテストツール画面
各機能ボタンを押下するとテストツールを呼び出します。
[KM109900]
2011/12
- 14 -
[AKD4688-A]
■ 各ダイアログ機能の説明
1. [All Req Write]: [All Req Write] ダイアログ
メイン画面で[All Req Write]ボタンを押すと下記のようなダイアログが開きます。
メイン画面の[ SAVE ] で作成したレジスタ設定ファイルを複数割り当て、実行することができます。
[ Open (左) ] ボタン : レジスタ設定ファイル (*.akr) の選択を実施します。
[ Write ] ボタン
: 選択したレジスタ設定ファイルの内容でレジスタの書込みを行います。
[ Write All ] ボタン : 選択したレジスタ設定ファイルの レジスタの書込みをまとめて実施します。
選択ファイルの実行順番は画面上から下の順となります。
[ Help ] ボタン
: 本機能の説明画面を開きます。
[ Save ] ボタン
: レジスタ設定ファイルの割り当てを保存します。ファイル名は “*.mar”です。
[ Open (右) ] ボタン :“*. mar”で保存されたレジスタ設定ファイルの割り当てを読み出します。
[ Close ] ボタン
: ダイアログを閉じ、処理を終了します。
※操作上の注意
(1) 右側にある[ Save ] と[ OPEN ] で指定するファイルは
全て同じフォルダ内に入っている必要があります。
(2) レジスタの内容をメイン画面 の [ Save ] ボタンで変更した場合、
その内容を反映させるためにそのファイルを再度読み出して下さい。
[KM109900]
2011/12
- 15 -
[AKD4688-A]
2. [Data R/W]: [Data R/W] ダイアログ
メイン画面で[Data R/W]ボタンを押すと下記のようなダイアログが開きます。
キーボード操作により指定アドレスに対してデータ書き込みを実施します。
[ Address ] ボックス : エディットボックス内にデータを書き込むアドレスを16進数2桁で入力します。
[ Data ] ボックス
: エディットボックス内にデータを16進数2桁で入力します。
[ Mask ] ボックス
: エディットボックス内にマスクデータを16進数2桁で入力します。
[ Data ]入力に対してAND処理を実施したものが書込みデータとなります。
[ Write ] ボタン
: [ Address] ボックスで指定されたアドレスのレジスタに対して
[ Data ] 入力と[ Mask ] 入力より生成したデータを書込みます。
[ Read ] ボタン
: [ Address] ボックスで指定されたアドレスのレジスタを読み込みます。
表示は[ Read data] ボックス内に16進数で出力されます。
[ Close ] ボタン
: 処理を終了します。
特にデータ書込みを実施しない場合はこちらで画面を閉じることで
キャンセルを行うことが出来ます。
※[ Write ] ボタン、[ Read ] ボタンの操作後はレジスタマップの表示が更新されます。
[KM109900]
2011/12
- 16 -
[AKD4688-A]
3.[Sequence]: [Sequence] ダイアログ
メイン画面で[Sequence]ボタンを押すと下記のようなダイアログが開きます。
レジスタのシーケンスの設定、実行ができます。
シーケンスの設定
シーケンス設定は以下の手順で設定します。
(1)シーケンス処理内容を選択します。
[Select]コンボボックスから動作させる処理内容を選択します。
処理内容に応じてデータ設定の必要な入力ボックスが有効になります。
< Select選択項目 >
・No_use
: 未使用
・Register
: レジスタ書込み
・Reg(Mask) : レジスタ書込み(マスク指定)
・Interval
: インターバル
・Stop
: 一時停止
・End
: シーケンス終了
(1) 動作させるシーケンスを入力して下さい。
[ Address ] : アドレス
[ Data ]
: データ
[ Mask ] : マスク
[ Data ] と[ Mask ]のAND処理を実施したものが書込みデータとなります。
Mask = 0x00のとき、現在値の設定を維持します。
Mask = 0xFFのとき、Dataで設定された8bitデータが書き込まれます。
Mask =0x0Fのとき、Dataで設定された下位4bitデータが書き込まれます。
上位4bitは現在の設定値を維持します。
[KM109900]
2011/12
- 17 -
[AKD4688-A]
[ Interval ] : インターバル時間
シーケンス処理内容毎の入力項目は次の通りです。
・No_use
: なし
・Register
: [ Address ]、[ Data ]、[ Interval ]
・Reg(Mask) : [ Address ]、[ Data ]、[ Mask ]、[ Interval ]
・Interval
: [ Interval ]
・Stop
: なし
・End
: なし
[KM109900]
2011/12
- 18 -
[AKD4688-A]
操作ボタン説明
操作ボタンの機能は以下の通りです。
[ Start ] ボタン
: 設定したシーケンスが実行されます。
[ Help ] ボタン
[ Save ] ボタン
[ Open ] ボタン
[ Close ] ボタン
: 本機能の説明画面を開きます。
: シーケンス設定ファイルを保存します。ファイル名は “*.aks” です。
: “*.aks”で保存されたシーケンス設定ファイルの割り当てを読み出します。
: ダイアログを閉じ、処理を終了します。
シーケンスの一時停止
シーケンス処理内容にStopが選択されているとき、シーケンスを一時停止します。
再度[ Start ]ボタンを押下すると停止した状態から再び動作を開始します。
再開時のステップは[ Start Step ]のボックスに表示されます。
処理の終わりまで実行させた場合[ Start Step ]は “1”に戻ります。
[ Start Step ]ボックスに任意のステップを入力することで途中から実行することが可能です。
処理の途中で最初から再実行を行いたい場合は[ Start Step ]に ”1”を入力し
[ Start ]ボタンを押下して実行してください。
[KM109900]
2011/12
- 19 -
[AKD4688-A]
4. [Sequence(File)]:
[Sequence(File)] ダイアログ
メイン画面で[Sequence(File)]ボタンを押すと下記のようなダイアログが開きます。
シーケンス設定画面([Sequence]ダイアログ)の[ SAVE ]で作成したシーケンス設定ファイルを複数割り当て、
実行することができます。
[ Open (左) ] ボタン: シーケンス設定ファイル (*.aks) の選択を実施します。
[ Start ] ボタン
: 選択したシーケンス設定ファイルの内容でシーケンス処理の実行を行います。
[ Start All ] ボタン : 選択したシーケンス設定ファイルのシーケンス処理実行をまとめて実施します。
選択ファイルの実行順番は画面上から下の順となります。
[ Help ] ボタン
: 本機能の説明画面を開きます。
[ Save ] ボタン
: レジスタ設定ファイルの割り当てを保存します。ファイル名は "*.mas" です。
[ Open (右) ] ボタン: "*.mas"で保存されたレジスタ設定ファイルの割り当てを読み出します。
[ Close ] ボタン : ダイアログを閉じ、処理を終了します。
※操作上の注意
(1) 右側にある[ Save ] と[ OPEN ] で指定するファイルは
全て同じフォルダ内に入っている必要があります。
(2) シーケンス処理内容に Stopが選択されているとき、シーケンスを一時停止します。
一時停止中は以下のようなメッセージを出力します。[ OK ]ボタンを押下すると先に進みます。
[KM109900]
2011/12
- 20 -
[AKD4688-A]
測定結果
1. ADC part
[Measurement condition]
 Measurement unit
 MCLK
 BICK
 fs
 BW
 Bit
 Power Supply
 Temperature
 Rf
 Ri
 Input Voltage
: Audio Precision SYS-2722
: 256fs
: 64fs
: 48kHz
: 20Hz20kHz (fs=48kHz)
: 24bit
: AVDD1=AVDD2=DVDD=3.3V
: Room
: 39kΩ
: 47kΩ
: 2.34Vrms
Parameter
Input signal
Measurement filter
S/(N+D)
1kHz, -1dBFS
DR
1kHz, -60dBFS
S/N
No signal
20kHz LPF
20kHz LPF,
A-weighted
20kHz LPF,
A-weighted
Results [dB]
Lch
Rch
85.1
84.0
98.2
99.2
98.3
[KM109900]
99.3
2011/12
- 21 -
[AKD4688-A]
2. DAC part
[Measurement condition]
 Measurement unit
 MCLK
 BICK
 fs
 BW
 Resolution
 Power Supply
 Temperature
: Audio Precision SYS-2722
: 512fs (fs=48kHz), 256fs (fs=96kHz), 128fs (fs=192kHz)
: 64fs
: 48kHz, 96kHz, 192kHz
: 20Hz20kHz (fs=48kHz), 20Hz40kHz (fs=96kHz), 20Hz40kHz (fs=192kHz)
: 24bit
: AVDD1=AVDD2=DVDD=3.3V
: Room
fs=48kHz
Parameter
Input signal
Measurement filter
S/(N+D)
1kHz, 0dB
20kHz SPCL
DR
1kHz, -60dB
S/N
“0” data
20kHz SPCL,
A-weighted
20kHz SPCL,
A-weighted
Results [dB]
Lch
Rch
95.4
94.8
105.5
105.5
105.8
105.8
fs=96kHz
Parameter
Input signal
Measurement filter
S/(N+D)
1kHz, 0dB
DR
1kHz, -60dB
S/N
“0” data
Results [dB]
Lch
Rch
40kHz SPCL
94.4
94.0
40kHz SPCL,
A-weighted
40kHz SPCL,
A-weighted
105.5
105.6
105.7
105.8
fs=192kHz
Results [dB]
Parameter
Input signal
Measurement filter
Lch
Rch
S/(N+D)
1kHz, 0dB
40kHz SPCL
94.4
93.9
DR
1kHz, -60dB
105.6
105.6
S/N
“0” data
40kHz SPCL,
A-weighted
40kHz SPCL,
A-weighted
105.6
105.6
[KM109900]
2011/12
- 22 -
[AKD4688-A]
1. ADC部
+0
-10
-20
-30
-40
-50
-60
d
B
F
S
-70
-80
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
10k
20k
Hz
Figure 6. FFT (Input Frequency =1kHz, Input Level=-1dBFS)
+0
-10
-20
-30
-40
-50
-60
d
B
F
S
-70
-80
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
Hz
Figure 7. FFT(Input Frequency =1kHz, Input Level=-60dBFS)
[KM109900]
2011/12
- 23 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
-60
d
B
F
S
-70
-80
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 8. FFT(noise floor)
-60
-65
-70
-75
-80
-85
-90
d
B
F
S
-95
-100
-105
-110
-115
-120
-125
-130
-135
-140
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBr
Figure 9. THD + N vs Input Level (Input Frequency =1kHz)
[KM109900]
2011/12
- 24 -
[AKD4688-A]
-60
-65
-70
-75
-80
-85
-90
d
B
F
S
-95
-100
-105
-110
-115
-120
-125
-130
-135
-140
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 10. THD + N vs Input Frequency (Input Level=-1.0dBFS)
+0
T
TT
TT
-10
-20
-30
-40
-50
-60
d
B
F
S
-70
-80
-90
-100
-110
-120
-130
-140
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBr
Figure 11. Linearity (Input Frequency =1kHz)
[KM109900]
2011/12
- 25 -
[AKD4688-A]
-0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.6
-0.7
-0.8
d
B
F
S
-0.9
-1
-1.1
-1.2
-1.3
-1.4
-1.5
-1.6
-1.7
-1.8
-1.9
-2
20
50
100
200
500
1k
2k
5k
10k
20k
10k
20k
Hz
Figure 12. Frequency Response (Input Level=-1.0dBFS)
-60
TT
T
T
-65
-70
-75
-80
-85
-90
-95
d
B
-100
-105
-110
-115
-120
-125
-130
-135
-140
20
50
100
200
500
1k
2k
5k
Hz
Figure 13. Crosstalk (Input Level=-1.0dBFS)
[KM109900]
2011/12
- 26 -
[AKD4688-A]
2-1. DAC部(fs=48kHz)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
10k
20k
Hz
Figure 14. FFT(Input Frequency =1kHz, Input Level=0dBFS)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
Hz
Figure 15. FFT(Input Frequency =1kHz, Input Level=-60dBFS)
[KM109900]
2011/12
- 27 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 16. FFT(noise floor)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
50k
100k
Hz
Figure 17. FFT(out-of-band noise)
[KM109900]
2011/12
- 28 -
[AKD4688-A]
-60
-65
-70
-75
-80
d
B
r
A
-85
-90
-95
-100
-105
-110
-115
-120
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 18. THD+N vs Input Level (Input Frequency =1kHz)
-60
-65
-70
-75
-80
d
B
r
A
-85
-90
-95
-100
-105
-110
-115
-120
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 19. THD+N vs Input Frequency (Input Level=0dBFS)
[KM109900]
2011/12
- 29 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 20. Linearity (Input Frequency =1kHz)
+1
+0.9
+0.8
+0.7
+0.6
+0.5
+0.4
+0.3
+0.2
d
B
r
A
+0.1
+0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.6
-0.7
-0.8
-0.9
-1
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 21. Frequency Response (Input Level=0dBFS, including external RC Filter)
[KM109900]
2011/12
- 30 -
[AKD4688-A]
-60
-65
-70
-75
-80
-85
-90
-95
d
B
-100
-105
-110
-115
-120
-125
-130
-135
-140
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 22. Cross-talk (Input Level=0dBFS)
[KM109900]
2011/12
- 31 -
[AKD4688-A]
2-2. DAC部(fs=96kHz)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
40k
10k
20k
40k
Hz
Figure 23. FFT(Input Frequency =1kHz, Input Level=0dBFS)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
Hz
Figure 24. FFT(Input Frequency =1kHz, Input Level=-60dBFS)
[KM109900]
2011/12
- 32 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 25. FFT(noise floor)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
50k
100k
Hz
Figure 26. FFT (Out of band Noise)
[KM109900]
2011/12
- 33 -
[AKD4688-A]
-60
-65
-70
-75
-80
d
B
r
A
-85
-90
-95
-100
-105
-110
-115
-120
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 27. THD+N vs Input Level (Input Frequency =1kHz)
-60
-65
-70
-75
-80
d
B
r
A
-85
-90
-95
-100
-105
-110
-115
-120
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 28. THD+N vs fin (Input Level=0dBFS)
[KM109900]
2011/12
- 34 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 29. Linearity (Input Frequency =1kHz)
+1
+0.9
+0.8
+0.7
+0.6
+0.5
+0.4
+0.3
+0.2
d
B
r
A
+0.1
+0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.6
-0.7
-0.8
-0.9
-1
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 30. Frequency Response (Input Level=0dBFS, including external RC Filter)
[KM109900]
2011/12
- 35 -
[AKD4688-A]
-60
-65
-70
-75
-80
-85
-90
-95
d
B
-100
-105
-110
-115
-120
-125
-130
-135
-140
20
50
100
200
500
1k
2k
5k
10k
20k
40k
Hz
Figure 31. Cross-talk (Input Level=0dBFS)
[KM109900]
2011/12
- 36 -
[AKD4688-A]
2-3. DAC部 (fs=192kHz)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
50k 80k
20k
50k 80k
Hz
Figure 32. FFT(Input Frequency =1kHz, Input Level=0dBFS)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
Hz
Figure 33. FFT(Input Frequency =1kHz, Input Level=-60dBFS)
[KM109900]
2011/12
- 37 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
50k 80k
Hz
Figure 34. FFT(noise floor)
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
20
50
100
200
500
1k
2k
5k
10k
20k
50k
100k
Hz
Figure 35. FFT (Out of band Noise)
[KM109900]
2011/12
- 38 -
[AKD4688-A]
-60
-65
-70
-75
-80
d
B
r
A
-85
-90
-95
-100
-105
-110
-115
-120
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 36. THD+N vs Input Level (Input Frequency =1kHz)
-60
-65
-70
-75
-80
d
B
r
A
-85
-90
-95
-100
-105
-110
-115
-120
20
50
100
200
500
1k
2k
5k
10k
20k
50k 80k
Hz
Figure 37. THD+N vs Input Frequency (Input Level=0dBFS)
[KM109900]
2011/12
- 39 -
[AKD4688-A]
+0
-10
-20
-30
-40
-50
d
B
r
-60
A
-80
-70
-90
-100
-110
-120
-130
-140
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 38. Linearity ( Input Frequency =1kHz)
+2
+1.8
+1.6
+1.4
+1.2
+1
+0.8
+0.6
+0.4
d
B
r
A
+0.2
+0
-0.2
-0.4
-0.6
-0.8
-1
-1.2
-1.4
-1.6
-1.8
-2
20
50
100
200
500
1k
2k
5k
10k
20k
50k 80k
Hz
Figure 39. Frequency Response (Input Level=0dBFS, including external RC Filter)
[KM109900]
2011/12
- 40 -
[AKD4688-A]
-60
-65
-70
-75
-80
-85
-90
-95
d
B
-100
-105
-110
-115
-120
-125
-130
-135
-140
20
50
100
200
500
1k
2k
5k
10k
20k
50k 80k
Hz
Figure 40. Cross-talk (Input Level=0dBFS)
[KM109900]
2011/12
- 41 -
[AKD4688-A]
改訂履歴
Date
Manual
Board
(YY/MM/DD) Revision
Revision
2011/12/12
KM109900
0
Reason
Contents
初版
重要な注意事項






本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更すること
があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社
営業担当、あるいは弊社特約店営業担当にご確認ください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動
作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、
ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお
客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に
起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極め
て高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面によ
る同意をお取りください。
この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の
責任を一切負うものではありませんのでご了承ください。
お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
[KM109900]
2011/12
- 42 -
5
4
3
LOUT
ROUT
VSS3
2
DVDD
TEST2
1
TEST1
CN101
CL102
CL101
12
11
10
9
8
7
6
5
4
3
2
1
48pin_1
1
D
1
2
2
D
Cut Land open
Cut Land short
VSS3
CVSS
R101
R102
0
0
AVSS2
CVSS
VSS3
C101
+
CN102
C104
1u
10u
1u
0.1u
VSS2
C
19
3
CAD0/CKS
10
R104
SDTI
11
CAD0
12
TEST1
13
TEST2
14
1
DVDD
15
16
DVSS
2
CP
17
CN
CVEE
CVSS
18
1
AVDD2
CN103
C102
+
+
C103
SDTI
2
51
R103
ROUT
LRCK2
9
LRCK2
3
C
51
R105
VSS5
20
4
LOUT
BICK2
8
VSS4
VSS1
51
R106
21
5
C107
+1u
22
AVSS1
+
MCLK2
U101
AVDD2
C106
23
0.1u
10u
7
VREF2
7
MCLK2
5
51
6
C105
AVDD1
BICK2
4
AVSS2
PDN2
AVSS2
PDN1
6
PDN2
6
5
PDN1
7
R107
24
8
C108
C109
MCLK1
4
MCLK1
8
51
R108
+
10u
9
AK4688
AVSS1
25
0.1u
AVDD1
BICK1
3
BICK1
9
51
R109
26
10
B
RI
LRCK1
2
LRCK1
10
R110
B
51
R111
39k
27
11
RO
SDTO
1
SDTO
11
MSN
R112
48pin_2
MSN
12
36
SCL
SCL
SDA
34
33
I2C
LIN1
32
31
NC
RIN1
30
29
28
12
LI
LO
51
48pin_3
4
NC
RIN1
LIN1
NC
1
5
LIN2
2
6
47k
7
R114
47k
8
LIN3
9
11
RIN3
10
12
CN104
R113
3
AVSS1
39k
48pin_4
A
A
NC
RIN2
I2C
SDA/AIN1
SCL/AIN0
Title
Size
A3
- 43 5
4
3
Date:
2
AKD4688-A-36QFN-SUB
Document Number
Rev
0
AK4688 Plastic
Thursday, November 24, 2011
Sheet
1
1
of
1
5
4
3
J1
LIN1
MR-552LS
D
AVSS1
AVSS1
J3
LIN2
J4
2
3
1
LIN2
RIN1
2
3
1
RIN1
MR-552LS
D
1
J2
2
3
1
LIN1
2
RIN2
2
3
1
RIN2
MR-552LS
MR-552LS
AVSS1
AVSS1
C
C
J5
LIN3
J6
2
3
1
LIN3
MR-552LS
MR-552LS
AVSS1
AVSS1
R19
B
R20
J7
470
LOUT
R21
(OPEN)
AVSS2
RIN3
2
3
1
RIN3
C11
C12
2.2n
(OPEN)
2
3
1
ROUT
R22
(OPEN)
MR-552LS
AVSS2
AVSS2
J8
470
LOUT
AVSS2
C13
(OPEN)
AVSS2 AVSS2
C14
2.2n
ROUT
B
2
3
1
MR-552LS
AVSS2
AVSS2
A
A
Title
- 44 5
4
3
Size
A4
Date:
2
AKD4688-A
Document Number
Rev
0
Analog Input / Output
Tuesday, December 13, 2011
Sheet
2
1
of
6
5
4
3
2
1
2
D3.3V
R23
1
D1
HSU119
10k
1
3
5
9
11
13
14
7
D
1
H
3
L
C15
0.1u
D3.3V
1A
2A
3A
4A
5A
6A
VCC
GND
2
SW1
ATE1D-2M3
4687 PDN1
U2
1Y
2Y
3Y
4Y
5Y
6Y
2
4
6
8
10
12
R24
0
R25
0
PDN1
74HC14
C16
0.1u
D3.3V
DGND
D3.3V
D3.3V
2
DGND
1
R26
R27
R28
R29
10k
10k
10k
10k
JP1
PORT1
10
8
6
4
2
R30
D2
HSU119
D
PDN2
10k
9
7
5
3
1
U3
SCL
SDA
SDA(ACK)
R31
R34
R32
1
3
5
9
11
13
470
470
0
CTRL
1
H
3
L
C17
0.1u
C
D3.3V
14
C18
0.1u
7
1Y
2Y
3Y
4Y
5Y
6Y
2
4
6
8
10
12
R35
51
SCL/AIN0
SCL/AIN0
51
JP2
SDA/AIN1
Vcc
AIN1
SDA/AIN1
GND
C
2
SW2
ATE1D-2M3
4687 PDN2
DGND
1A
2A
3A
4A
5A
6A
AIN0
R33
DGND
74LVC07
DGND
2
D3.3V
R36
1
D3
HSU119
1
C19
0.1u
ATE1D-2M3
DIT PDN
D3.3V
2
SW3
B
1
3
5
9
11
13
14
7
H
3
L
10k
U4
1A
2A
3A
4A
5A
6A
VCC
GND
1Y
2Y
3Y
4Y
5Y
6Y
2
4
6
8
10
12
DIT PDN
DIR PDN
I2C
1
AIN1 2
AIN0 3
MSN 4
CAD0/CKS 5
TEST1 6
TEST2 7
74HC14
C20
0.1u
VDD
SW4
14
13
12
11
10
9
8
B
AK4687 MODE
DGND
D3.3V
2
DGND
RP1
7
6
5
4
3
2
1
R37
1
D4
HSU119
I2C
AIN1
AIN0
MSN
CAD0/CKS
TEST1
TEST2
1
H
3
L
10k
47K
C21
0.1u
SW5
2
ATE1D-2M3
DIR PDN
VSS3
DGND
A
A
Title
Size
A3
- 45 5
4
3
Date:
2
AKD4688-A
Document Number
Rev
0
CONTROL
Tuesday, December 13, 2011
Sheet
1
3
of
6
5
4
3
2
1
DGND
+
2
1
D3.3V
C24 10u
C25 0.1u
D
D
C27
0.47u
R40
10k
2
3
RP2
4
3
2
1
C
DIT OCKS1
DIT OCKS0
38
37
INT1
R
AVDD
39
40
VCOM
41
AVSS
42
RX0
43
NC
44
RX1
45
46
NC
TEST1
TP1
IPS0
DIT
4
DIT_INT0
INT0
NC
OCKS0
DIF0
OCKS1
TEST2
CM1
DIF1
CM0
36
1
1
RX2
U5
8
7
6
5
RX3
1
2
3
4
47
SW6
DIF1
DIF0
OCKS1
OCKS0
48
D3.3V
35
DIT OCKS0
34
DIT OCKS1
33
47k
C
5
32
D3.3V
DGND
AK4118A
NC
7
DIF2
PDN
31
DIT PDN
C28
XTI
30
9
10
IPS1
XTO
P/SN
DAUX
XTL0
MCKO2
29
C29
5p
2
X1
12.288MHz
8
5p
1
6
DGND
28
DIR_MCLK
27
MCLK2
JP5
MCLK1
MCLK1
MCLK1_SEL
11
XTL1
BICK
26
BICK2
JP6
DIR_BICK
BICK1
BICK1
12
25
DIR_LRCK
LRCK2
JP7
LRCK1
LRCK1
C31
(open)
24
23
C34
0.1u
22
21
20
19
18
17
16
13
C33
0.1u
14
LRCK1_SEL
DGND
JP8
SDTO
2
1
C35
10u
GND
D3.3V
D3.3V
1
OPT
TX
R41
R42
MR-552LS
1:1
SDTO
PORT4
2
4
6
8
10
GND
GND
GND
GND
GND
BNC
DGND
240
150
Title
DGND
Size
A3
- 46 5
1
3
5
7
9
MCLK1
BICK1
LRCK1
JP9
T1
DA02
2
3
1
A
A1-10PA-2.54DSA
DGND
C37
0.1u
DGND
TX
2
DGND
3
2
TOTX147
J10
C32
(open)
C36
10u
PORT3
IN
VCC
+
1
+
SDTO
D3.3V
B
C30
(open)
BICK1_SEL
LRCK
MCKO1
DVSS
DVDD
VOUT
UOUT
COUT
BOUT
TX1
DVSS
TX0
SDTO
TVDD
VIN
15
B
4
3
Date:
2
AKD4688-A
Document Number
Rev
0
DIT
Tuesday, December 13, 2011
Sheet
1
4
of
6
A
5
4
3
2
1
PORT5
VCC
GND
OUT
3
D3.3V
2
1
C38
0.1u
TORX147
C39
+
10u
DGND
R43
C40
10u
2
OPT
J11
RX
2
3
1
D
470
C41
0.1u
1
D3.3V
+
DGND
JP10
C42
0.1u
RX
BNC
R44
D
75
MR-552LS
DGND
C43
0.47u
DGND
R45
10k
DGND
38
37
INT1
R
AVDD
39
40
VCOM
41
AVSS
42
RX0
43
NC
44
RX1
45
TEST1
46
RX2
DIR_INT0
TP2
IPS0
INT0
36
1
1
NC
RX3
47
U6
10
9
8
7
6
DIF2 1
DIF1 2
DIF0 3
OCKS1 4
OCKS0 5
48
D3.3V
SW7
DIR
2
NC
OCKS0
DIF0
OCKS1
35
DIR OCKS0
RP3
7
6
5
4
3
2
1
3
DIR OCKS1
DIR OCKS0
4
TEST2
CM1
DIF1
CM0
34
DIR OCKS1
33
C
C
DGND
6
AK4118A
NC
7
DIF2
PDN
32
31
DIR PDN
C44
5p
XTI
30
1
5
47K
IPS1
XTO
P/SN
DAUX
XTL0
MCKO2
29
C45
5p
2
X2
24.576MHz
8
DGND
DGND
9
28
DGND
10
11
XTL1
BICK
27
JP12 MCLK2
MCLK2
26
JP13 BICK2
12
C46
0.1u
BICK2
LRCK
25
B
JP14 LRCK2
LRCK2
24
MCKO1
23
22
DVSS
DVDD
21
VOUT
20
UOUT
19
COUT
18
BOUT
17
TX1
16
DVSS
14
13
DGND
TX0
SDTO
TVDD
VIN
15
B
C47
0.1u
2
1
C48
10u
D3.3V
+
+
JP15 SDTI
1
SDTI
2
C49
10u
DGND
D3.3V
DIR_LRCK
DGND
1
3
5
7
9
MCLK2
BICK2
LRCK2
SDTI
DIR_BICK
PORT6
2
4
6
8
10
GND
GND
GND
GND
GND
A1-10PA-2.54DSA
DIR_MCLK
A
A
DGND
Title
Size
A3
- 47 5
4
3
Date:
2
AKD4688-A
Document Number
Rev
0
DIR
Tuesday, December 13, 2011
Sheet
1
5
of
6
5
4
3
10u
OUT
C51
1
C50
+
IN
2
1
LM1117-3.3V
GND
T2
TM_+5V
3
0.1u
R46
2
REG
JP16
C52
C53
0.1u
(short)
+
D3.3V
D3.3V_SEL
+5V1
T-45(O)
D3.3V
10u
DVDD1
T-45(O)
AVDD1
T-45(O)
AVDD2
T-45(O)
D3.3V1
T-45(O)
1
1
1
1
D
TM_D3.3V
1
D
VSS3
TM_+5V
TM_AVDD1
+
TM_DVDD
TM_AVDD1
TM_AVDD2
TM_D3.3V
C54
47u
AVSS2
T-45(B)
VSS3
T-45(B)
DGND1
T-45(B)
1
47u
AVSS1
T-45(B)
1
DGND
REG
1
AVDD1
C55
1
JP17
+
AVDD1_SEL
AVSS1
C
AVDD1
C
AVSS1
AVSS2
VSS3
DGND
TM_AVDD2
JP18
+
AVDD2
C56
REG
47u
R47
R48
R49
(open)
(open)
(open)
AVDD2_SEL
AVSS2
AVDD2
AVSS1
B
TM_DVDD
AVSS2
AVSS2
R51
1
1
2
+
C57
AVSS1
B
JP19
2
GND
Cut Land open
Cut Land short
(open)
VSS3
CL2
CL1
R50
VSS3
(short)
CVSS
47u
CVSS
AVSS2
VSS3
DGND
VSS3
VSS3
DVDD
A
A
R52
VDD
Title
(short)
- 48 5
4
3
Size
A4
Date:
2
AKD4688-A
Document Number
Rev
0
POWER
Tuesday, December 13, 2011
Sheet
6
1
of
6
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻙㻿㼁㻮㻌㻾㻱㼂㻚㻜
㒊ရ㠃䝅䝹䜽ᅗ
- 49 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻙㻿㼁㻮㻌㻾㻱㼂㻚㻜
༙⏣㠃䝅䝹䜽ᅗ
- 50 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻙㻿㼁㻮㻌㻾㻱㼂㻚㻜
䝟䝍䞊䞁ᅗ
- 51 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻙㻿㼁㻮㻌㻾㻱㼂㻚㻜
䝟䝍䞊䞁ᅗ
- 52 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻙㻿㼁㻮㻌㻾㻱㼂㻚㻜
䝟䝍䞊䞁ᅗ
- 53 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻙㻿㼁㻮㻌㻾㻱㼂㻚㻜
䝟䝍䞊䞁ᅗ
- 54 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻌㻾㼑㼢㻚㻜
㒊ရ㠃䝅䝹䜽ᅗ
- 55 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻌㻾㼑㼢㻚㻜
༙⏣㠃䝅䝹䜽ᅗ
- 56 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻌㻾㼑㼢㻚㻜
䝟䝍䞊䞁ᅗ
- 57 -
㻭㻷㻰㻠㻢㻤㻤㻙㻭㻌㻾㼑㼢㻚㻜
䝟䝍䞊䞁ᅗ
- 58 -
Similar pages