AK7742EQ

[AKD7742-B]
AKD7742-B
AK7742評価ボードRev.1
概
要
AKD7742-Bは3系統入力セレクタ付き2ch ADC,4ch DAC,オーディオ用DSPを内蔵したオーディオプロ
セッサー AK7742の評価用ボードです。このボードはメインボードとサブボードの2枚構成となってお
り、USBポートを使って各種設定のコントロールが可能です。アナログ信号用にはRCA入出力を使用
し、ディジタルインタフェースにも対応しており、光コネクタを介してディジタルオーディオ機器とイ
ンターフェース可能です。
„ オーダリングガイド
AKD7742-B ---
AK7742評価用ボード
コントロールソフトを同梱。
機
能
† AK7742のプログラム、係数、オフセットRAM、コントロールレジスタの書き込み、読み出し
† 2種類のディジタル・オーディオ・インタフェース
- 光入力1系統, 光出力1系統
- 外部とのインターフェース用10ピンヘッダー(2系統)
† ADC入力 6ch(差動入力2ch、シングルエンド入力4ch)、DAC 4ch用の外部アナログ回路を搭載
† ボード制御用USBポート
+12V
Regulator
Regulator
USB 3.3V
-12V GND
Regulator
3.3V
3.3V
PIC4550
USB
Amp
FPGA
Opt In
AOUT 4ch
AK7742
(XC95144)
AIN 6ch
AK4114
Amp
Opt Out
SMUX
SMUX2
10 Pin Header
(Note) AK4114はDIR, DIT, X’tal発振器を内蔵。
Figure 1. AKD7742-Bブロック図
<KM093201>
2008/09
-1-
[AKD7742-B]
ボード概略図
„ 概略図
+12V
JP5
SMUX2
(JP16)
JP2
SMUX
(JP15)
CLKO
(JP6B)
JP3
JP13
Clock
(JP4B)
GND
FPGA
AK7742
JP14
JTAG
(JP17)
USB Port
PIC
4550
-12V
SW1
AKD7742-B sub-board
JP9
JP10
AK
4114
JP1
SPDIF-OUT
(PORT2)
SPDIF-IN
(PORT1)
AKD7742-B Rev.1
AOUT2
AOUT1
AIN(D)
AIN(S)
Figure 2. AKD7742-B概略図
„ 説明
(1) AIN/AOUT
RCAジャックです。Lチャネルが白色、Rチャネルが赤色です。AIN(S)はシングルエンド入力ジャックで、
AIN(D)は差動入力ジャックです。AOUT1/AOUT2はDAC1,DAC2の出力用ジャックです。
(2) AK4114
AK4114はDIT、DIRと発振器を内蔵します。マスターモードで動作し、ディジタルデータをAK7742に供
給します。スレーブモードで動作し、AK7742からのディジタルデータを出力します。
(3) SPDIF-IN
光入力コネクタです。Fs=32~96kHzの信号を入力可能です。AK7742へのディジタルデータソースとし
て使用します。
(4) SPDIF-OUT
光出力コネクタです。SDOUT1~3のいずれかを出力可能です。
(5) Power supply
それぞれ、+12V、GND、-12Vを接続して下さい。通常動作時、250mA程度の電流が流れます。
(6) PIC4550
USB通信コントロールチップです。 USBポートを介して、PCからAK7742、FPGAとAK4114のレジスタ
の制御ができます。
(7) SW1
プッシュタイプボタンです。USBチップの初期化に使用します。USBポートを介して、ボードをPCに繋
げる場合は、ボードを正しく認識されるために、一度ボタンを押して、USBコントロールチップを初期
化する必要があります。
<KM093201>
2008/09
-2-
[AKD7742-B]
(8) FPGA
データパースコントロール用FPGAです。コントロールソフトの設定により、テストパースが設定でき
て、様々な動作実験が可能です。
(9) Clock (jumper)
クロックソースを切り替えるためのジャンパピンです。「EXT」と「XTL」の切り替えにより、AK7742
の動きモードが切替えられます。その他ジャンパピンの設定はTable 1/Table 2を参照してください。
(10) SMUXポート
外部とのインターフェース用10ピンヘッダーです。2系統搭載しており、外部ディジタルオーディオ機器
とインターフェース可能です。
Pin I/O Function
pin
I/O Function
1
I
MCLK
2
P
GND
3
I
BITCLK
4
P
GND
5
I
LRCLK
6
(NC)
7
I
DI
8
(NC)
9
P
VDD
10
O
DO
<KM093201>
2008/09
-3-
[AKD7742-B]
評価ボードマニュアル
„ 操作手順
(1) 電源の配線
名称
色
+12V
赤
電圧
+9~+12V
-12V
GND
-9~-12V
0V
青
黒
内訳
レギュレータ、
入出力バッファ(OPアンプ)
入出力バッファ(OPアンプ)
グランド
備考
必ず接続して下さい
必ず接続して下さい
必ず接続して下さい
配線は電源の根本から分けて下さい。ボード上、二つの12V⇒3.3Vレギュレータにより、AK7742と周
辺部品の電源に供給されます。
(2) 評価モード、ジャンパピン類、コネクタの設定 (以下参照)
(3) 同梱のUSBケーブルで、AKD7742-BとPCを接続下さい。
ボードを正しく認識されるために、一度リセットボタン(SW1)を押して、USBチップを初期化する必
要があります。
(4) 電源投入
(5) 制御ソフトの起動、PC経由でコントロールレジスタの設定 (以下参照)
„ 可能な評価モード (Evaluation Mode)
(1) Master Modeで、AK4114のDIT機能を使用したADC部の評価
PORT2(光出力)を使用します。PORT1(光入力)は何も接続しないで下さい。また、AK7742のクロック
モードをMaster Mode(12.288MHz)に設定します。AK7742はMCLK, BICK, LRCKをAK4114に供給し、
AK4114はSDOUT1からのデータを出力します。
[JPの設定]
JP1
AK4114 Clock
XTL
JP4B
AK7742 Clock
EXT
XTL
JP6B
CLKO
EXT
(Note) 番号にBを付いているのはサブボード上のジャンパーです。以下同。
1. コネクタの接続
アナログ入力:差動入力には、RCA1(L)/RCA2(R)を使用します。
シングルエンド入力には、RCA3(L)/RCA4(R)を使用します。
ディジタル出力:バイフェーズ出力 は光コネクタ PORT2 (SPDIF-OUT)を使用します。
2. アナログ入力選択用ジャンパーの設定 (JP9,JP10)
シングルエンド入力を使う場合は、Table 3を参照してください。
3. PCから評価ボード上のFPGAの設定とAK7742のコントロールレジスタの設定を行います。
(2) Slave Modeで、AK4114のDIR機能を使用したDAC部の評価
PORT1(光入力)を使用します。また、AK7742のクロックモードをSlave Mode(12.288MHz)に設定します。
AK4114からMCLK、BICK、LRCKとディジタルデータをAK7742に供給します。
<KM093201>
2008/09
-4-
[AKD7742-B]
[JPの設定]
JP4B
AK7742 Clock
XTL
EXT
1. コネクタの接続
ディジタル入力:バイフェーズ出力は光コネクタPORT1 (SPDIF-IN)を使用します。
アナログ出力: RCA5(DAC1L)/RCA6(DAC2R)もしくはRCA8(DAC2L)/RCA4(DAC2R)を使用します。
2. PCから評価ボード上のFPGAの設定とAK7742のコントロールレジスタの設定を行います。
(3) Master Modeで、ADC=>DAC内部ループバックの評価
(Analog input → ADC → DSP → DAC → Analog output)
PORT1, PORT2を何も接続しないで下さい。また、AK7742のレジスタをMaster Mode(12.288MHz)に設
定します。
[JPの設定]
JP4B
AK7742 Clock
XTL
JP6B
CLKO
EXT
1. コネクタの接続
アナログ入力:差動入力には、RCA1(L)/RCA2(R)を使用します。
シングルエンド入力には、RCA3(L)/RCA4(R)を使用します。
アナログ出力:RCA5(DAC1L)/RCA6(DAC2R)もしくはRCA8(DAC2L)/RCA4(DAC2R)を使用します。
2. アナログ入力選択用ジャンパーの設定 (JP9,JP10)
シングルエンド入力を使う場合は、Table 3を参照してください。
3. PCから評価ボード上のFPGAの設定とAK7742のコントロールレジスタの設定を行います。
„ ボード制御
AKD7742-BはPCのUSBポートを通して、コントロール可能です。同梱のケーブルでUSBコネクタとPCの
USBポートを接続して下さい。
コントロールソフトウェアは本評価ボードに同梱されています。ソフトウェア操作手順は評価ボードマニ
ュアルに含まれます。
„ LEDの表示
[LED]: U11
電源が入っていると赤色に点灯し、PCと通信が行われると、通信クロックPC-SCLに応じて
変色します。
<KM093201>
2008/09
-5-
[AKD7742-B]
„ ジャンパピンの設定
(メインボード側)
Jumper
Setting (Default)
Note
JP02 (CHIP-GND)
Short
AK4114 Clock ソース設定
“XTL”: 水晶Clock
“EXT”: External Clock
AK7742 GND
JP03 (AVDD)
Short
AK7742 AVDD
JP05 (DVDD)
Short
JP09 (AINL)
“AIN2L”
JP10 (AINR)
“AIN2R”
JP13 (USB DVDD)
“DVDD”
AK7742 DVDD
“AIN2L”: Analog Input AIN2L
“AIN3L”: Analog Input AIN3L
“AIN2R”: Analog Input AIN2R
“AIN3R”: Analog Input AIN3R
USBチップ電源Supplyセレクタ
“USB-5V”: USB 5V
“USB-3.3V”: USB 3.3V
“DVDD”: Peripheral DVDD 3.3V
JP01 (AK4114 Clock)
JP14 (P DVDD)
“XTL”
Short
Peripheral DVDD
Table 1. メインボードのジャンパピン設定
(サブボード側)
Jumper
Setting (Default)
JP4B(Clock)
“EXT”
JP6B(CLKO)
Short
Note
AK7742 Clockソース設定
“XTL”: 水晶Clock
“EXT”: External Clock
Short: MCLK output
Table 2. サブボードのジャンパピン設定
<KM093201>
2008/09
-6-
[AKD7742-B]
„ アナログ入力回路
Figure 3. アナログ差動入力回路
アナログ差動入力にはRCAコネクタ : RCA1(AIN(D)L), RCA2(AIN(D)R)を使用します。
各チャネルの入力レンジは±[email protected]
<KM093201>
2008/09
-7-
[AKD7742-B]
Figure 4. アナログシングルエンド入力回路
アナログシングルエンド入力にはRCAコネクタ : RCA3(AIN(S)L),RCA4(AIN(S)R)を使用します。
[email protected]
[email protected]設定について
JP09, JP10 1-2 pin JP09, JP10
使用する入力
AINL2/ AINR2
AINL3/ AINR3
3-4 pin
Open
Short
Default
Short
Open
Table 3. シングルエンド入力回路のジャンパピンの設定
<KM093201>
2008/09
-8-
[AKD7742-B]
„ アナログ出力回路
Figure 5. DAC1アナログ出力回路
<KM093201>
2008/09
-9-
[AKD7742-B]
Figure 6. DAC2アナログ出力回路
アナログ出力にはコネクタ:RCA5(DAC1L), RCA6(DAC1R), RCA8(DAC2L), RCA7(DAC2R) を使用します。
アナログ出力はシングルエンドモードで、出力レンジ(AOUTP-AOUTN)[email protected]
<KM093201>
2008/09
- 10 -
[AKD7742-B]
„ ディジタル入力回路(外部DIR:PORT1)
Figure 7. ディジタル入力回路 (AK4114)
ディジタル入力SPDIF-INには、光コネクタ:PORT1を使用します。
„ ディジタル出力回路(外部DIT:PORT2)
Figure 8. ディジタル出力回路 (AK4114)
ディジタル出力SPDIF-OUTには、光コネクタ:PORT2を使用します。
<KM093201>
2008/09
- 11 -
[AKD7742-B]
コントロールソフトマニュアル
„ 評価ボードとコントロールソフトの設定
(1) AKD7742-Bを前項参照の上、適宜、設定して下さい。
(2) 同梱のUSBケーブルで、AKD7742-BとPCを接続した後で、リセットボタン(SW1)を押して、USBコン
トロールチップを初期化してください。
(3) “AKD7742-B Evaluation Kit”のラベルが貼ってあるCD-ROMをCD-ROMドライブに挿入して下さい。
(4) CD-ROMにアクセスして “AK7742b.exe”を実行し、コントロールソフトを立上げて下さい。
AK7742b.exe: AKD7742-B用コントロールソフト
(5) 後は下記を参照して評価して下さい。
„ 操作手順
下記の手順を守って下さい。
1. 上記に従って、コントロールソフトを立ち上げて下さい。
2. 「Board Init」ボタンを押し、評価ボードを初期化します。
3. 適宜ダイアログを立ち上げ、各設定を入力して評価して下さい。
コントロールソフト使用中、USBケーブルが一度外されたら、再使用のとき、ソフトを立ち直す必要があ
ります。
Figure 9. コントロールソフト画面イメージ
<KM093201>
2008/09
- 12 -
[AKD7742-B]
コントロールソフトは、ダウンロード、レジスタ設定、FPGA設定、スクリプト処理が行えます。これらは、
上部のタブで切り替えます。また、頻繁に使用する制御信号ボタンや初期化ボタン等は、切り替え画面の外
側にでています。
[INIT_RESET]:
[S_RESET]:
[DSP]:
[ADC]:
[DAC2]:
[DAC1]:
[CK]:
[I2CSEL]:
[Board Init]:
[READ]:
イニシャルリセット。AK7742の初期化に使用します。
システムリセット。この状態で、DSP/ADC/DACはリセット状態になります。ただし、レ
ジスタは初期化されません。
DSPリセット。
ADCリセット。
DAC2リセット。
DAC1リセット。
クロックリセット。イニシャルリセットせずに、CKMモードの変更および入力クロック周
波数の変更を行う場合はクロックリセットを実行する必要があります。レジスタは初期化
されません。
AK7742の3線シリアルコントロールとI2Cコントロールモードを切替えに使用します。押す
と、I2Cコントロールモードを選択します。離せば、3線シリアルモードを選択します。
ソフト上のレジスタ、FPGA、AK4114の設定を一気にボードに書き込みます。
[Read Select]ボタンで選択したCONTレジスタあるいはTESTレジスタを読み出して、
Register欄に表示します。
(1) ダウンロード
Figure 10. コントロールソフト画面イメージ「Down Load」
Source欄、Program欄、CRAM欄、OFFSET欄の「refer」ボタンを押すか、デスクトップ上でドロップ&ドラ
ッグをして、ソースファイルを選択します。
CRAM [email protected] [email protected]ァイルを
選択して、CRAM, OFF-RAMへのRUN中書き込むことができます。「write」を押すと、RUN中、CRAM、
OFF-RAMの特定のアドレスにデータを書き込みます。
<KM093201>
2008/09
- 13 -
[AKD7742-B]
[Assemble]:
ボタンを押すとアセンブルが行われ、自動的にダウンロードプログラムに出力ファイルが
選択されます。
[Write]:
ボタンを押すと、ダウンロード処理が行われます。
[Assemble Write]: ボタンは、アセンブルとダウンロードの一連の処理を行います。
[PRAM read]:
PRAMのデータをテンポラリーファイルに読み出します。
[CRAM read]:
CRAMのデータをテンポラリーファイルに読み出します。
[Offset read]:
OFF-RAMのデータをテンポラリーファイルに読み出します。
[CRAM SAVE]: CRAMのデータを読み出して、ファイルに保存します。
[Offset SAVE]:
OFF-RAMのデータを読み出して、ファイルに保存します。
[MICR1]:
プログラム実行中、MICR1レジスタのデータを画面に読み出します。
[MICR2]:
プログラム実行中、MICR2レジスタのデータを画面に読み出します。
[JX]:
JXコード設定。
(2) レジスタ設定
Figure 11. コントロールソフト画面イメージ
「REG1」
REG1/REG2タブ画面で、レジスタ設定が行えます。(TESTとReserved項目は設定不可になっています)
各ボタンをチェックすると、書き込み処理が行われます。レジスタへの書き込みは、システムリセットを一
度落としてから、書き込み処理を行っています。
各レジスタについては、データシートの下記ページを参照してください。
レジスタ
参照ページ
レジスタ
参照ページ
レジスタ
CONT00
21
CONT04
25
CONT08
CONT01
22
CONT05
26
CONT10-11
CONT02
23
CONT06
27
CONT12-15
CONT03
24
CONT07
28
Table 4. 各レジスタのデータシート参照ページ
<KM093201>
参照ページ
28
29
29
2008/09
- 14 -
[AKD7742-B]
(3) FPGA設定
Figure 12. コントロールソフト画面イメージ「FPGA」
FPGAのコントロールにより、AK7742のデータパスとAK4114の入出力が設定できます。
FPGA設定 (TESTとReserved項目は設定不可になっています)
FPGA設定項目
説明
SDOUT
AK4114の出力データソースの設定
0 : SDOUT1
1 : SDOUT2/SO/RDY/GPO
2 : SDOUT3
3 : Low
SDIN2/JX0
AK7742のSDIN2/JX0ピンへの入力データソースの設定
0 : AK4114 IN
1 : SMUX1_DAT1
2 : SMUX2_DAT1
3 : Low
4 : Low
5 : High
6 : Low
7 : Low
SDIN1/JX1
AK7742のSDIN1/JX1ピンへの入力データソースの設定
0 : AK4114 IN
1 : SMUX1_DAT1
2 : SMUX2_DAT1
3 : Low
4 : Low
5 : High
6 : Low
7 : Low
<KM093201>
2008/09
- 15 -
[AKD7742-B]
CKM[2:0]
CAD[1:0]
MASTER
TRXPDN
SMUX2_DAT2
SMUX1_DAT2
AK4114設定
MCLK
CM
DIF
AK7742のクロックモードの設定
0 : MASTER 12.288MHz
1 : MASTER 18.432MHz
2 : SLAVE 12.288MHz
3 : SLAVE 64fs ( fs = 48kHz )
4 : SLAVE 32fs ( fs = 8kHz )
5 : SLAVE 64fs ( fs = 8kHz )
AK7742のI2Cモード用CAD1, CAD0ピンの設定
1 : Low, Low
1 : Low, High
2 : High, Low
3 : High, High
評価ボードマスターデバイス設定(クロックモードとともに、設定して
ください)
0: AK4114
1: AK7742
2: SMUX1
3: SMUX2
AK4114電源ON/OFFコントロール
0 : Low ( OFF )
1 : High ( ON )
SMUX2ポートのDAT2ピンへの出力データソースの設定
0 : SDOUT1
1 : SDOUT2/SO/RDY/GPO
2 : SDOUT3
3 : Low
SMUX1ポートのDAT2ピンへの出力データソースの設定
0 : SDOUT1
1 : SDOUT2/SO/RDY/GPO
2 : SDOUT3
3 : Low
Table 5. FPGA設定表
説明
AK4114のMCLK出力周波数の設定
0 : 265fs
1 : 256fs
2 : 512fs
3 : 128fs
AK4114のマスタークロック動作モードの設定
0 : CM = 00
1 : CM = 01
2 : CM = 10
3 : CM = 11
AK4114入出力データフォーマットの設定
0 : 16bit Right ( O )
1 : 18bit Right ( O )
2 : 20bit Right ( O )
3 : 24bit Right ( O )
4 : 24bit Left ( O )
5 : 24bit I2S ( O )
6 : 24bit Left ( I )
7 : 24bit I2S ( I )
Table 6. AK4114設定表
<KM093201>
2008/09
- 16 -
[AKD7742-B]
(4) スクリプト
Figure 13. コントロールソフト画面イメージ「SCRIPT」
ファイルを選択するとスクリプトが実行されます。「Repeat」ボタンでは現在選択されているスクリプトが
実行されます。
スクリプトコマンドについて
コマンド
[SCRIPT]
;注釈
W,<address>,<data>
W,0xC0,0x00
WL,<command>,<address>,<data>,…
WL,0x82,0x0022,0x4000,0x4000,0x4000
D,<address>,<data>
X,<address>,<data>
P,<message>
RI:H / RI:L
RA:H / RA:L
RD:H / RD:L
R2:H / R2:L
T,<wait>
T,50mS
LP:<filename>
LC:<filename>
LO:<filename>
説明
スクリプトファイルのヘッダーです。これがないと、エラーとなります。
セミコロン以降は注釈として無視されます。
レジスタへの書き込みを行います。アドレス、データ共に、byte(8bit)指定
です。
連続データの書き込みを行います。CRAMのRUN中書き換えなどに使用で
きます。コマンドはbyte指定、以降のデータはword指定です。
AK4114への書き込みを行います。
FPGAレジスタへの書き込みを行います。
メッセージを表示させ、スクリプト処理を一時停止させます。
INIT RESETを制御します。
ADC RESETを制御します。
DSP RESETを制御します。
I2C通信方式を選択します。
mS単位のウエイトをいれます。
実際には、それ以上のウエイトが入る場合があります。
DSPのPRAMに、プログラムダファイルのウンロードを行います。
DSPのCRAMに、係数ファイルのダウンロードを行います。
DSPのOFRAMに、オフセットファイルのダウンロードを行います。
Table 7. スクリプトコマンド表
<KM093201>
2008/09
- 17 -
[AKD7742-B]
測定結果
[Measurement condition]
・ Measurement unit
・ MCKI
・ BICK
・ fs
・ Bit
・ Measurement Mode
・ Power Supply
・ Input Frequency
・ Measurement Frequency
・ Temperature
: Audio Precision, System two Cascade
: 256fs (12.288MHz)
: 64fs
: 48kHz
: 24bit
: Slave Mode, CKM Mode 2
: +12V, -12V, GND
: 1kHz
: 20 ~ 20kHz
: Room
[Measurement Results]
1. ADC
Result
ADC: AIN(D) => ADC
S/(N+D) (-1dBFS)
DR
(-60dBFS, A-Weighted)
S/N
(A-weighted)
Lch
Rch
91.4
96.4
96.5
91.8
96.5
96.6
Unit
dB
dB
dB
2. DAC1
Result
DAC1: SDIN1 => DAC1 => AOUT1
S/(N+D) (0dBFS)
DR
(-60dBFS, A-Weighted)
S/N
(A-weighted)
Lch
Rch
92.6
106.7
107.1
92.9
106.4
106.8
Unit
dB
dB
dB
3. DAC2
Result
DAC2: SDIN2 => DAC2 => AOUT2
S/(N+D) (0dBFS)
DR
(-60dBFS, A-Weighted)
S/N
(A-weighted)
<KM093201>
Lch
Rch
92.3
106.6
106.8
92.4
106.7
107.1
Unit
dB
dB
dB
2008/09
- 18 -
[AKD7742-B]
[Plot Data]
1. ADC ( AIN(D) => ADC )
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[F F T , f s = 4 8 k H z , f in = 1 k H z , I n p u tL e v e l= -1 d B F S ]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
F
S
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
10k
20k
10k
20k
Hz
Figure 14. FFT ( 1kHz, -1dBFS )
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[F F T , f s = 4 8 k H z , f in = 1 k H z , I n p u tL e v e l= -6 0 d B F S ]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
F
S
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
Hz
Figure 15. FFT ( 1kHz, -60dBFS )
<KM093201>
2008/09
- 19 -
[AKD7742-B]
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[F F T , f s = 4 8 k H z , f in = 1 k H z , N o S ig n a l]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
F
S
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 16. FFT ( No Signal )
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[T H D + N vs I n p u tL e ve l, f s = 4 8 kH z, f in = 1 kH z]
-6 0
-6 5
-7 0
-7 5
-8 0
-8 5
d
B
F
S
-9 0
-9 5
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
+0
dB r
Figure 17. THD+N vs. Input Level
<KM093201>
2008/09
- 20 -
[AKD7742-B]
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[T H D + N vs F re q u e n c y , f s = 4 8 kH z , I n p u tL e ve l= -1 d B F S ]
-6 0
-6 5
-7 0
-7 5
-8 0
-8 5
d
B
F
S
-9 0
-9 5
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 18. THD+N vs. Frequency
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[L in e a rity, f s = 4 8 kH z, f in = 1 kH z]
+0
TTT T
T
-1 0
-2 0
-3 0
-4 0
-5 0
d
B
F
S
-6 0
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
+0
dB r
Figure 19. Linearity
<KM093201>
2008/09
- 21 -
[AKD7742-B]
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[F re q u e n c y R e s p o n s e , f s = 4 8 k H z , I n p u tL e v e l= -1 d B F S ]
+0
-0 . 2
-0 . 4
-0 . 6
-0 . 8
d
B
F
S
-1
-1 . 2
-1 . 4
-1 . 6
-1 . 8
-2
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 20. Frequency Response
AKM
A K 7 7 4 2 A I N (D ) = > A D C
[C ro s s ta lk , f s = 4 8 kH z , I n p u tL e v e l= -1 d B F S , R e d = L c h , B lu e = R c h ]
-6 0
TT
TT
TT
T
TT
TT
TT
TT
TT
T
T
T
T
T
-6 5
-7 0
-7 5
-8 0
-8 5
-9 0
-9 5
d
B
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
-1 2 5
-1 3 0
-1 3 5
-1 4 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 21. Crosstalk
<KM093201>
2008/09
- 22 -
[AKD7742-B]
2. DAC1 ( SDIN1 => DAC1 => AOUT1 )
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[F F T , f s = 4 8 k H z , f in = 1 k H z , I n p u tL e v e l= 0 d B F S ]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
r
A
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
10k
20k
10k
20k
Hz
Figure 22. FFT ( 1kHz, 0dBFS )
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[F F T , f s = 4 8 k H z , f in = 1 k H z , I n p u tL e v e l= -6 0 d B F S ]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
r
A
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
Hz
Figure 23. FFT ( 1kHz, -60dBFS )
<KM093201>
2008/09
- 23 -
[AKD7742-B]
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[F F T , f s = 4 8 k H z , f in = 1 k H z , N o S ig n a l]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
r
A
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 24. FFT ( No Signal )
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[T H D + N vs I n p u tL e ve l, f s = 4 8 kH z, f in = 1 kH z]
-6 0
-6 5
-7 0
-7 5
-8 0
d
B
r
A
-8 5
-9 0
-9 5
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
+0
dB FS
Figure 25. THD+N vs. Input Level
<KM093201>
2008/09
- 24 -
[AKD7742-B]
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[T H D + N v s F re q u e n c y, f s = 4 8 kH z , I n p u tL e ve l= 0 d B F S ]
-6 0
-6 5
-7 0
-7 5
-8 0
d
B
r
A
-8 5
-9 0
-9 5
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 26. THD+N vs. Frequency
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[L in e a rity, f s = 4 8 kH z, f in = 1 kH z]
+0
-1 0
-2 0
-3 0
-4 0
d
B
r
A
-5 0
-6 0
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
+0
dB FS
Figure 27. Linearity
<KM093201>
2008/09
- 25 -
[AKD7742-B]
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[F re q u e n c y R e s p o n s e , f s = 4 8 k H z, I n p u tL e v e l= 0 d B F S ]
+1
+ 0.8
+ 0.6
+ 0.4
+ 0.2
d
B
r
+0
A
-0 . 2
-0 . 4
-0 . 6
-0 . 8
-1
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 28. Frequency Response
AKM
A K 7 7 4 2 S D IN1 => D A C 1
[C ro s s ta lk, f s = 4 8 k H z, I n p u tL e v e l= 0 d B F S , R e d = L c h , B lu e = R c h ]
-6 0
-6 5
-7 0
-7 5
-8 0
-8 5
-9 0
-9 5
d
B
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
-1 2 5
-1 3 0
-1 3 5
-1 4 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 29. Crosstalk
<KM093201>
2008/09
- 26 -
[AKD7742-B]
3. DAC2 ( SDIN2 => DAC2 => AOUT2 )
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[F F T , f s = 4 8 k H z , f in = 1 k H z , I n p u tL e v e l= 0 d B F S ]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
r
A
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
10k
20k
10k
20k
Hz
Figure 30. FFT ( 1kHz, 0dBFS )
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[F F T , f s = 4 8 k H z , f in = 1 k H z , I n p u tL e v e l= -6 0 d B F S ]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
r
A
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
Hz
Figure 31. FFT ( 1kHz, -60dBFS )
<KM093201>
2008/09
- 27 -
[AKD7742-B]
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[F F T , f s = 4 8 k H z , f in = 1 k H z , N o S ig n a l]
+0
-1 0
-2 0
-3 0
-4 0
-5 0
-6 0
d
B
r
A
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 3 0
-1 4 0
-1 5 0
-1 6 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 32. FFT ( No Signal )
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[T H D + N vs I n p u tL e ve l, f s = 4 8 kH z, f in = 1 kH z]
-6 0
-6 5
-7 0
-7 5
-8 0
d
B
r
A
-8 5
-9 0
-9 5
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
+0
dB FS
Figure 33. THD+N vs. Input Level
<KM093201>
2008/09
- 28 -
[AKD7742-B]
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[T H D + N v s F re q u e n c y, f s = 4 8 kH z , I n p u tL e ve l= 0 d B F S ]
-6 0
-6 5
-7 0
-7 5
-8 0
d
B
r
A
-8 5
-9 0
-9 5
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 34. THD+N vs. Frequency
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[L in e a rity, f s = 4 8 kH z, f in = 1 kH z]
+0
-1 0
-2 0
-3 0
-4 0
d
B
r
A
-5 0
-6 0
-7 0
-8 0
-9 0
-1 0 0
-1 1 0
-1 2 0
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
+0
dB FS
Figure 35. Linearity
<KM093201>
2008/09
- 29 -
[AKD7742-B]
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[F re q u e n c y R e s p o n s e , f s = 4 8 k H z, I n p u tL e v e l= 0 d B F S ]
+1
+ 0.8
+ 0.6
+ 0.4
+ 0.2
d
B
r
+0
A
-0 . 2
-0 . 4
-0 . 6
-0 . 8
-1
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 36. Frequency Response
AKM
A K 7 7 4 2 S D IN2 => D A C 2
[C ro s s ta lk, f s = 4 8 k H z, I n p u tL e ve l= 0 d B F S , R e d = L c h , B lu e = R c h ]
-6 0
-6 5
-7 0
-7 5
-8 0
-8 5
-9 0
-9 5
d
B
-1 0 0
-1 0 5
-1 1 0
-1 1 5
-1 2 0
-1 2 5
-1 3 0
-1 3 5
-1 4 0
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 37. Crosstalk
<KM093201>
2008/09
- 30 -
[AKD7742-B]
改訂履歴
Date
(yy/mm/dd)
08/03/26
Manual
Revision
KM093200
Board
Revision
0
Reason
Page
08/09/01
KM093201
1
訂正
5
変更
12
Contents
初版
変更
変更
変更
変更
変更
変更
評価モード2のJP設定訂正
コントロールソフト名変更:
AK7742.exe => AK7742b.exe
12-17 コントロールソフト図面Figure9-13変更
13 リセットボタンの名前変更、
[DSP]ボタン説明追加
14 Table 4 更新
18 測定データをRev.Bデバイスのデータに変更
19-30 測定PLOT図更新
40 サブ回路図、C21-24未実装に変更
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更するこ
とがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであるこ
とを弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権
利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良
が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される
ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表
取締役の書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用か
ら損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<KM093201>
2008/09
- 31 -
5
4
3
2
XILINX
1
AK7742
SDIN1/JX1
SDIN2/JX0
D
SDOUT1
SO/RDY/GPO/SDOUT2
CLKO/SDOUT3
LRCLK
BITCLK
EXT
SDIN1/JX1
SDIN2/JX0
SDOUT1
SO/RDY/GPO/SDOUT2
CLKO/SDOUT3
LRCLK
BITCLK
EXT
ANALOG OUT
SDIN1/JX1
SDIN2/JX0
D
SDOUT1
SO/RDY/GPO/SDOUT2
CLKO/SDOUT3
AOUT1LP
AOUT1LN
AOUT1RP
AOUT1RN
AOUT2LP
AOUT2LN
AOUT2RP
AOUT2RN
LRCLK
BITCLK
AOUT1LP
AOUT1LN
AOUT1RP
AOUT1RN
AOUT1LP
AOUT1LN
AOUT1RP
AOUT1RN
AOUT2LP
AOUT2LN
AOUT2RP
AOUT2RN
AOUT2LP
AOUT2LN
AOUT2RP
AOUT2RN
EXT
AK4114
TRX-PDN
RX-CLK
RX-CLK2
RX-DAT
TRX-PDN
RX-CLK
RX-CLK2
RX-DAT
TRX-PDN
CKM[2]
CKM[1]
CKM[0]
RX-CLK
RX-CLK2
RX-DAT
TESTI
C
POWER
TRX-LRCK
TRX-BICK
TX-CLK
TX-DAT
TRX-LRCK
TRX-BICK
TX-CLK
TX-DAT
TESTI
CKM[2]
CKM[1]
CKM[0]
ANALOG OUT
TESTI
C
ANALOG IN
TRX-LRCK
TRX-BICK
TX-CLK
TX-DAT
X-I2CSEL
X-INITRSTN
X-I2CSEL
X-INITRSTN
AIN1LP
AIN1LN
AIN1RP
AIN1RN
X-I2CSEL
X-INITRSTN
AIN2L
AIN2R
PC-SCLK
PC-SI
CS3-N
POWER
CKM[2]
CKM[1]
CKM[0]
RQ-N/CAD1
SI/CAD0
SCLK/SCL
RQ-N/CAD1
SI/CAD0
SCLK/SCI
RQ-N/CAD1
SI/CAD0
SCLK/SCL
AIN3L
AIN3R
AIN1LP
AIN1LN
AIN1RP
AIN1RN
AIN1LP
AIN1LN
AIN1RP
AIN1RN
AIN2L
AIN2R
AIN2L
AIN2R
AIN3L
AIN3R
AIN3L
AIN3R
SDA
PC-SCL
PC-SO
LEN-IND
PC-INITRSTN
PC-I2CSEL
PC_SCLK
PC-SI
PC-RQN
PC-CS2N
PC-CS3N
PC-CS4N
AK4114
PC I/F
B
B
AK7742
XILINX
ANALOG IN
PC-SCLK
PC-SI
PC-RQN
PC-CS2N
PC-CS3N
PC-CS4N
PC-SCLK
PC-SI
PC-RQN
PC-CS2N
PC-CS3N
PC-CS4N
PC-INITRSTN
PC-I2CSEL
PC-INITRSTN
PC-I2CSEL
PC-SO
LED-IND
PC-SO
LED-IND
PC-SCL
PC-SDA
PC-SCL
PC-SDA
PC I/F
A
A
Title
<TOP>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, January 07, 2008
Rev
<RevCode>
Sheet
1
1
of
8
5
4
3
2
1
D
D
DVDD-3.3V
DVDD-3.3V
C1
+
SILK-SCREEN
SPDIN-IN
C2
L1
10uF
10uH
0.1uF
PORT1
SPDIF-IN
VCC
GND
OUT
3
2
1
R2
470
C3
R1
DIF-RX
0.1uF
18k
TORX141
SILK-SCREEN
1: XTL
3: EXT
SPDI/F Optical in
DVDD-3.3V
SILK-SCREEN
SPDIN-OUT
RX4
NC1
RX5
TEST2
RX6
NC3
RX7
IIC
P/SN
XTL0
XTL1
VIN
AK4114
13
14
15
16
17
18
19
20
21
22
23
24
L2
default 1-2 short
36
35
34
33
32
31
30
29
28
27
26
25
INT0
CSN
CCLK
CDTI
CDTO
PDN
XTI
XTO
DAUX
MCKO2
BICK
SDTO
TRX-PDN
TX-CLK
R3
R4
R5
100
100
100
TX-DAT
RX-CLK2
TRX-BICK
RX-DAT
XTAL1
22pF
C6
22pF
C7
AK4114
10uH
IN
VCC
GND
CS3-N
PC-SCLK
PC-SI
12.288MHz
PORT2
SPDIF-OUT
C
1
2
3
1
2
3
4
5
6
7
8
9
10
11
12
TVDD
NC4
TX0
TX1
BOUT
COUT
UOUT
VOUT
DVDD
DVSS
MCKO1
LRCK
C
JP1
HEADER 3
RX3
NC6
RX2
TEST1
RX1
NC5
RX0
AVSS
VCOM
R
AVDD
INT1
U1
48
47
46
45
44
43
42
41
40
39
38
37
C5
10uF
+
C4
0.1uF
R6
100
R7
100
TRX-LRCK
RX-CLK
DIF-TX
3
2
1
C8
0.1uF
0.1uF C9
C12
10uF
10uF
TOTX141
C11
10uF
+
SPDI/F Optical out
C10
0.1uF
DVDD-3.3V
SILK-SCREEN
DVSS
DVSS
C13
B
+
+
B
DVDD-3.3V
DVDD-3.3V
1
TP1
TP(BLACK)
+
C14
100uF/16V(A)
A
A
Title
<AK4114>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, November 05, 2007
Rev
<RevCode>
Sheet
1
2
of
8
5
4
3
2
SILK-SCREEN
CHIP-GND
2PIN: [->]
SILK-SCREEN
CHIP-AVDD
2PIN: [->]
JP2
HEADER 2
JP3
HEADER 2
D
2
1
default short
1
2
default short
1
C15
10uF(A)
D
AVDD
+
JP4
1
3
5
7
9
11
13
15
17
19
DVDD
SILK-SCREEN
CHIP-DVDD
2PIN: [->]
2
4
6
8
10
12
14
16
18
20
AIN1RN
AIN1RP
AIN1LN
AIN1LP
AIN3R
AIN3L
AIN2R
AIN2L
HEADER 10X2
JP5
HEADER 2
1
2
default short
CHIP-DVDD
CHIP-AVDD
+ C16
10uF(A)
+
C
C
HEADER 10X2
JP6
1
3
5
7
9
11
13
15
17
19
C17
10uF(A)
2
4
6
8
10
12
14
16
18
20
TESTI
CKM[2]
EXT
SDOUT1
SDIN1/JX1
SDIN2/JX0
CKM[1]
CKM[0]
20
18
16
14
12
10
8
6
4
2
AOUT1LP
AOUT1LN
AOUT1RP
AOUT1RN
AOUT2LP
AOUT2LN
AOUT2RP
AOUT2RN
HEADER 10X2
19
17
15
13
11
9
7
5
3
1
JP7
CHIP-GND
+
C18
10uF(A)
JP8
B
1
3
5
7
9
11
13
15
17
19
21
23
B
2
4
6
8
10
12
14
16
18
20
22
24
X-INITRSTN
X-I2CSEL
LRCLK
BITCLK
CLKO/SDOUT3
SO/RDY/GPO/SDOUT2
SDA
SCLK/SCL
SI/CAD0
RQ-N/CAD1
HEADER 12X2
CHIP-GND
A
A
Title
<AK7742>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, November 05, 2007
Rev
<RevCode>
Sheet
1
3
of
8
5
4
3
2
1
AREA : SHORTEST WIRING
AMP-PWAMP-PW-
RCA: WHITE
RCA: RED
22uF(A)
C26
RCA2
T
B
S
C27
68pF
22uF(A)
T
B
S
C28
68pF
R12
10k
R13
10k
AIN1RN
22uF(A)
C29
68pF
22uF(A)
C30
68pF
MR-552LS(R)
7
+
+
8
4
3
6
AIN1RP
8
22uF(A)
8
+
C32
7
5
22uF(A)
C33
0.1uF
U3B
NJM5532D
8
AIN1LP
R15
10k
1
+
5
SILK-SCREEN
AIN(D)R
U3A
NJM5532D
4
4
4
-
3
6
2
C31
-
1
AIN(D)-Rch
U2B
NJM5532D
+
R14
10k
+
SILK-SCREEN
AIN(D)L
U2A
NJM5532D
+
2
-
AIN(D)-Lch
-
MR-552LS(W)
R11
10k
+
R10
10k
+
R9
10k
C24
C23
10uF
+
R8
10k
C22
0.1uF
AIN1LN
+
C25
RCA1
D
C21
C20
10uF
+
C19
0.1uF
+
D
C34
10uF
C35
0.1uF
+
C36
10uF
AMP-PW+
AMP-PW+
C
TP2
TP(BLACK)
TP3
TP(BLACK)
1
SILK-SCREEN
AVSS
1
SILK-SCREEN
AVSS
C
AMP-PW-
C38
10uF
R17
10k
+
4
+
22uF(A)
22uF(A)
8
MR-552LS(W)
JP9
1
3
2
4
AIN3L
AIN2L
SILK-SCREEN
AIN(S)L
4
R19
10k
6
U4B
NJM5532D
B
C44
JP10
7
22uF(A)
MR-552LS(R)
5
1
3
22uF(A)
AIN3R
AIN2R
2
4
HEADER 2X2
HEADER 2X2
default 3-4 pin short
default 3-4 pin short
AIN(S)-Lch
+
C43
1
3
T
B
S
8
+
2
C42
RCA4
U4A
NJM5532D
+
T
B
S
R18
10k
-
C41
RCA3
+
B
SILK-SCREEN
1: AIN3R
3: AIN2R
C39
68pF
SILK-SCREEN
1: AIN3L
3: AIN2L
C40
68pF
-
+
C37
0.1uF
R16
10k
C45
0.1uF
+
AIN(S)-Rch
C46
10uF
SILK-SCREEN
AIN(S)R
AMP-PW+
A
A
Title
<ANALOG IN>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, January 07, 2008
Rev
<RevCode>
Sheet
1
4
of
8
5
4
3
2
1
AREA : SHORTEST WIRING
AMP-PWC48
10uF
RCA: WHITE
RCA: RED
+
C47
0.1uF
D
D
R20
4.7k
R21
4.7k
AOUT1RN
4
R33
10k
8
R32
4.7k
C62
470pF(F)
C63
+
0.1uF
C60
33uF(A)
RCA5
T
B
S
+
+
1
3
R26
220
AOUT1RP
R30
3.6k
C58
R31
8.2nF(F) 180
6
R34
4.7k
C59
22uF(A)
7
5
MR-552LS(W)
U5B
NJM5532D
C61
470pF(F)
R27
220
+
2
C56
22uF(A)
+
C55
R29
8.2nF(F) 180
U5A
NJM5532D
RCA6
T
B
S
R35
10k
8
4
DAC1
-
AOUT1LP
R28
3.6k
C50
470pF(F)
C52
8.2nF(F)
C54
8.2nF(F)
C57
33uF(A)
R23
180
+
AOUT1LN
R22
3.6k
+
C49
33uF(A)
C53
470pF(F)
+
R25
180
+
R24
3.6k
-
C51
33uF(A)
MR-552LS(R)
SILK-SCREEN
DAC1R
SILK-SCREEN
DAC1L
C64
10uF
SILK-SCREEN
AVSS
C
AMP-PW+
C
TP4
TP(BLACK)
1
AMP-PWC66
10uF
+
C65
0.1uF
R36
4.7k
R37
4.7k
AOUT2RN
R49
4.7k
C79
470pF(F)
4
R50
10k
8
+
1
3
C81
+
0.1uF
C82
10uF
AMP-PW+
C78
33uF(A)
RCA8
T
B
S
AOUT2RP
R46
3.6k
C74
R47
8.2nF(F) 180
U6B
NJM5532D
C76
22uF(A)
7
5
R51
4.7k
MR-552LS(W)
6
C80
470pF(F)
R42
220
+
R45
220
+
2
C75
22uF(A)
+
AOUT2LP
C73
R44
8.2nF(F) 180
U6A
NJM5532D
R48
10k
8
4
DAC2
-
B
R43
3.6k
C70
470pF(F)
C72
8.2nF(F)
C71
8.2nF(F)
C77
33uF(A)
R41
180
+
AOUT2LN
R40
3.6k
+
C69
33uF(A)
C68
470pF(F)
+
R39
180
+
R38
3.6k
-
C67
33uF(A)
RCA7
T
B
S
B
MR-552LS(R)
SILK-SCREEN
DAC2R
SILK-SCREEN
DAC2L
SILK-SCREEN
AVSS
1
TP5
TP(BLACK)
A
A
Title
<ANALOG OUT>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, February 18, 2008
Rev
<RevCode>
Sheet
1
5
of
8
5
4
3
2
1
USB-VDD
R52 10k
D
D
+
C83
0.1uF
C84
0.1uF
C85
10uF
R54
10k
18
6
29
VSS1
JP11
MCLR_N/Vpp/RE3
12
13
33
34
NC/ICCK/ICPGC
NC/ICDT/ICPGD
NC/ICRST_N/ICVpp
NC/ICPORTS
30
31
OSC1/CLKI
OSC2/CLKO/RA6
25
26
27
RE0/AN5/CK1SPP
RE1/AN6/CK2SPP
RE2/AN7/OESPP
RB7/KBI3/PGD
RB6/KBI2/PGC
RB5/KBI1/PGM
RB4/AN11/KBI0/CSSPP
RB3/AN9/CPP2/VPO
RB2/AN8/INT2/VMO
RB1/AN10/INT1/SCK/SCL
RB0/AN12/INT0/FLT0/SDI/SDA
1
2
3
4
5
17
16
15
14
11
10
9
8
SILK-SCREEN
1: VDD
2: MCLR
3: PGD
4: PGC
5: GND
SILK-SCREEN
1: USB-5V
3: USB-3.3V
JP13
HEADER 3X25: DVDD
1
3
5
USB-RST
VSS0
APE 1F
Up
:Release
Down :Push Down
VDD1
VDD0
SW1
7
U8
28
C86
0.1uF
100k
2
4
6
R53
default 3-4 pin short
HEADER 5
DVDD-3.3V
C87 22pF
SILK-SCREEN
SDA
C
DVDD-3.3V
TP6
TP(BLUE)
R56
C93
470nF
37
100
19
20
21
22
23
24
PC-SDA
PC-SCL
PC-SO
RD0/SPP0
RD1/SPP1
RD2/SPP2
RD3/SPP3
RD4/SPP4
RD5/SPP5/P1B
RD6/SPP6/P1C
RD7/SPP7/P1D
38
39
40
41
2
3
4
5
RC0/T1OSO/T13CKI
RC1/T1OSI/CCP2/UOE_N
RC2/CCP1/P1A
32
35
36
PC-CS3N
PC-INITRSTN
PC-CS4N
PC-I2CSEL
PC-SCLK
PC-SI
PC-RQN
PC-CS2N
REG1
LM1117-3.3V
1
+
VUSB
1
R55
4.7k
PIC18F4550
TQFP 44-PIN
RA0/AN0
RA1/AN1
RA2/AN2/Vref-/CVref
RA3/AN3/Vref+
RA4/T0CKI/C1OUT/RCV
RA5/AN4/SS_N/HLVDIN/C2OUT
RC4/D-/VM
RC5/D+/VP
RC6/TX/CK
RC7/RX/DT/SDO
C91
C89
10uF
0.1uF
IN
GND
C88 22pF
OUT
2
C
C90
3
XTI
XTO
Y1
20MHz
C92
+
0.1uF
10uF
U9
VUSB
DD+
GND
42
43
44
1
1
2
3
4
VUSB
DD+
GND
USB(B type)
PIC18F4550
B
B
SILK-SCREEN
DVSS
DVDD-3.3V
DVDD-3.3V
U10A
+
R57
C96
0.1uF
LED-IND
10k
DVDD-3.3V
U10B
VCC
CEXT
16
6
C94
33uF(A)
15
1
2
3
8
U11
REXT/CEXT
A
B
CLR
GND
13
Q
4
Q
R58
R59
100
100
1
3
7
GREEN
COM
2
9
10
11
8
RED
BICOLOR LED
74HC221
TP7
TP(BLACK)
C95
VCC
CEXT
+
100uF/16V(A)
1
16
14
REXT/CEXT
A
B
CLR
GND
74HC221
Q
5
Q
12
A
A
Title
<Title>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, February 18, 2008
Rev
<RevCode>
Sheet
1
6
of
8
5
4
3
2
1
D
D
AMP-PW+
DVDD
AVDD
2
C98
0.1uF
+ C101
10uF
OUT
C99
0.1uF
TM1
1
IN
1
C100
0.1uF
3
+ C97
10uF
LM1084-3.3V
GND
SILK-SCREEN
CHIP-GND
TP8
TP(BLACK)
REG2
L3
10uH
+ C102
10uF
+
i
RED(+12V)
TJ-563
C103
100uF/16V(A)
1
TM2
WIRE1
1
WIRE
WIRE SHORT
WIRE2
+
BLACK(GND)
C104
100uF/16V(A)
WIRE SHORT
TM3
1
WIRE
SILK-SCREEN
P-DVDD
2 PIN: [->]
C
i
TJ-563
i
BLUE(-12V)
TJ-563
AMP-PWC
DVDD-3.3V
JP14
HEADER 2
REG3
2
1
2
1
+ C105
10uF
C106
0.1uF
OUT
LM1084-3.3V
GND
default short
TP9
TP(BLACK)
3
SILK-SCREEN
DVSS
IN
1
C107
0.1uF
+ C108
10uF
B
B
A
A
Title
<Title>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, January 07, 2008
Rev
<RevCode>
Sheet
1
7
of
8
5
4
3
2
1
DVDD-3.3V
SMUX-DVDD
SMUX PORT
C109
0.1uF
+ C110
10uF
JP15
D
SMUX-MCLK
SMUX-BICK
SMUX-LRCK
SMUX-DAT1
1
3
5
7
9
D
2
4
6
8
10
SILK-SCREEN
SMUX PORT/SMUX PORT2
1: MCLK
3: BIT
5: LR
7: DI
10: DO
HEADER 5X2
SMUX-DAT2
SMUX PORT2
JP16
U12
SILK-SCREEN
TP10
SO
TP(BLUE)
R60
R61
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
24
25
28
29
30
32
33
34
35
36
37
39
40
41
42
43
46
49
50
100
100
1
C
PC-SO
R63
PC-SCL
100
PC-CS2N
PC-RQN
PC-SI
PC-I2CSEL
PC-CS4N
PC-INITRSTN
PC-CS3N
LEN-IND
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
I/O16
I/O17
I/O18
I/O19
I/O20
I/O21
I/O22
I/O23
I/O24
I/O25
I/O26
I/O27
I/O28
I/O29
I/O30
I/O31
I/O32
I/O33
52
53
54
55
56
58
59
60
61
63
64
65
66
67
68
70
71
72
73
74
76
77
78
79
80
81
82
85
86
87
89
90
91
92
93
94
95
96
97
VINT0
VINT1
VINT2
5
57
98
VIO0
VIO1
VIO2
VIO3
26
38
51
88
GND0
GND1
GND2
GND3
GND4
GND5
GND6
GND7
21
31
44
62
69
75
84
100
1
3
5
7
9
2
4
6
8
10
HEADER 5X2
SILK-SCREEN
SCLK/SCL
SMUX2-DAT2
R62
X-INITRSTN
X-I2CSEL
LRCLK
BITCLK
CLKO/SDOUT3
SO/RDY/GPO/SDOUT2
100
TP11
TP(BLUE)
C
1
TRX-PDN
TX-CLK
TX-DAT
RX-CLK2
TRX-BICK
RX-DAT
TRX-LRCK
RX-CLK
I/O34
I/O35
I/O36
I/O37
I/O38
I/O39
I/O40
I/O41
I/O42
I/O43
I/O44
I/O45
I/O46
I/O47
I/O48
I/O49
I/O50
I/O51
I/O52
I/O53
I/O54
I/O55
I/O56
I/O57
I/O58
I/O59
I/O60
I/O61
I/O62
I/O63
I/O64
I/O65
I/O66
I/O67
I/O68
I/O69
I/O70
I/O71
I/O72
SMUX2-MCLK
SMUX2-BICK
SMUX2-LRCK
SMUX2-DAT1
SCLK/SCL
SI/CAD0
RQ-N/CAD1
R64
R65
100
100
R66
100
CKM[0]
CKM[1]
SDIN2/JX0
SDIN1/JX1
SDOUT1
EXT
CKM[2]
TESTI
DVDD-3.3V
B
PC_SCLK
R67
99
2
1
4
3
27
23
22
100
GSR
GTS4
GTS3
GTS2
GTS1
GCK3
GCK2
GCK1
JP17
1
3
5
7
9
2
4
6
8
10
48
45
83
47
VDD-JTAG
TCK
TDI
TDO
TMS
C111
0.1uF
+ C114
10uF
C116
0.1uF
C117
0.1uF
C118
0.1uF
+ C119
10uF
SILK-SCREEN
DVSS
DVSS
TP12
TP(BLACK)
XC95144
WIRE
1
WIRE3
A
C113
0.1uF
C115
0.1uF
HEADER 5X2
C120
0.1uF
C112
0.1uF
B
WIRE SHORT
DVDD-3.3V
+ C121
100uF/16V(A)
A
DVDD-3.3V
Title
<Title>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, January 07, 2008
Rev
<RevCode>
Sheet
1
8
of
8
5
4
3
2
1
C1 100uF(A)
CHIP-AVDD
+
TP2
TP(BLUE)
JP1
D
CHIP-AVDD
2
4
6
8
10
12
14
16
18
20
SILK-SCREEN
VCOM
TP1
TP(BLACK)
C4
10uF
0.1uF
+ C5
C6
10uF
+ C7
0.1uF
10uF
CHIP-GND
(4,5) (4,5) (30,32) (30,32) (41,43) (41,43)
1
AIN1RN
AIN1RP
AIN1LN
AIN1LP
AIN3R
AIN3L
AIN2R
AIN2L
+ C3
0.1uF
1
1
3
5
7
9
11
13
15
17
19
C2
D
C12
2.2uF(DIP)
CHIP-DVDD
+
CHIP-GND
SILK-SCREEN
CHIP GND
C13 0.1uF(DIP)
C8
+ C10
C9
+ C11
HEADER 10X2
0.1uF
10uF
0.1uF
10uF
CHIP-GND
(9,10)(9,10)(20,21) (20,21)
R7
1.1k
R8
1.1k
C21
7
TESTI
8
CKM[2]
37
1.1k
R12
1.1k
100uF(A) C14
+
38
AOUT1RP
AOUT1RN
39
40
AVSS
AOUT1LN
VCOM
41
43
42
AVDD
VCOM
45
CHIP-GND
AVDD
32
AVDRV
31
AVSS
30
RQ_N/CAD1
29
28
R13
1.1k
DVDD
SI/CAD0
DVSS
SCLK/SCL
27
11
XTI
SDA
26
NC
R14
1.1k
HEADER 10X2
CHIP-AVDD
AOUT1LP
AOUT1LN
AOUT1RP
AOUT1RN
AOUT2LP
AOUT2LN
AOUT2RP
AOUT2RN
CHIP-AVDD
AVDRV
C17
20
18
16
14
12
10
8
6
4
2
1uF(DIP)
19
17
15
13
11
9
7
5
3
1
JP2
CHIP-GND
C
CHIP-GND
CLKO/SDOUT3
BITCLK
25
SILK-SCREEN
AVDRV
TP(BLUE)
TP4
R1 100
24
23
LRCLK
22
DVSS
DVDD
20
21
I2CSEL
INITRST_N
SO/RDY/GPO/SDOUT2
19
18
XTO
17
12
CKM[0]
1
9
10
Y1
B
22pF(DIP)
R3
100
CHIP-GND
C19
CHIP-DVDD
22pF(DIP)
AK7742
CKM[1]
12nF(DIP)
R2
0(DIP)
12.288MHz
44
LFLT
XTO
C18
AIN1RN
AVSS
6
AK7742
B
46
5
XTI
SILK-SCREEN
1: XTL
3: EXT
AIN1LN
33
CHIP-GND
SDIN2/JX0
3
2
1
34
AOUT2RP
16
JP4
HEADER 3
AOUT2LN
35
AOUT2RN
CHIP-GND
default 2-3 short
36
AVDD
CHIP-DVDD
HEADER 10X2
AOUT2LP
AIN2L
15
C16
R11
C24
4
CHIP-GND
1.1k
NC
3
SDIN1/JX1
TESTI
CKM[2]
EXT
SDOUT1
SDIN1/JX1
SDIN2/JX0
CKM[1]
CKM[0]
1.1k
R10
C23
CHIP-AVDD
TP(BLUE)
CHIP-DVDD
SDOUT1
2
4
6
8
10
12
14
16
18
20
1
1
3
5
7
9
11
13
15
17
19
AIN2R
14
JP3
CHIP-GND
NC
AIN3L
2
13
+
1
SILK-SCREEN
LFLT TP3
R9
C22
AOUT1LP
C15 100uF(A)
C
AIN1RP
48
AIN3R
AIN1LP
U1
47
CHIP-AVDD
NC
R4 R5 R6
100 100 100
SILK-SCREEN
CLKO
C20 100uF(A)
+
JP6
1
2
JP5
CHIP-GND
SILK-SCREEN
CHIP GND
TP5
TP(BLACK)
1
A
1
3
5
7
9
11
13
15
17
19
21
23
2
4
6
8
10
12
14
16
18
20
22
24
default short
HEADER 2
CHIP-DVDD
INITRST-N
I2CSEL
LRCLK
BITCLK
CLKO/SDOUT3
SO/RDY/GPO/SDOUT2
SDA
SCLK/SCL
SI/CAD0
RQ-N/CAD1
A
HEADER 12X2
Title
<AK7742-CHIP>
Size
A3
Date:
5
4
3
2
Document Number
<Doc>
Monday, September 01, 2008
Rev
<RevCode>
Sheet
1
1
of
1
Similar pages