本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス CM44-10127-3L 主な変更内容の一覧 ■ 対象資料 旧版 F2MC-16LX 16 ビット マイクロコントローラ MB90895 シリーズ ハードウェアマニュアル 資料名 ドキュメントコード 発行年月 新版 → F2MC-16LX 16 ビット マイクロコントローラ MB90895 シリーズ ハードウェアマニュアル CM44-10127-2 CM44-10127-3 2008 年 7 月 2009 年 4 月 ■ 主な変更内容 次ページ以降に記載いたします。 ■ 発行 2009 年 5 月発行 富士通マイクロエレクトロニクス株式会社 編集 マーケティング統括部プロモーション推進部 本版での主な変更内容 ページ 変更内容 ( 詳細は本文を参照してください。) - - 6 第 1 章 概要 1.2 MB90895 シリーズ の品種構成 表 1.2-2 MB90895 シリーズの CPU と周辺機能 の 8/16 ビット PPG タイマ を変更 (16 ビット× 1 チャネルの PPG 動作可能 → 16 ビット× 2 チャネ ルの PPG 動作可能 ) 18 第 2 章 デバイスの取 扱いに ついて 2.1 デバイス取扱い上 の注意 ● 未使用端子の処理について を変更 ( 使用していない入力端子 → 使用していない入出力端子 ) 19 用語を統一 (16LX シリーズ→ 16LX ファミリ ) (FAR/ セラミック発振子 → セラミック発振子 ) ● 水晶発振回路について を変更 (・各量産品において , ご使用される発振子メーカに発振評価依 頼をしてください。を追加 ) ● A/D コンバータの電源 , アナログ入力の投入順序について を 変更 (( アナログ電源とデジタル電源を同時に投入 , 遮断することは 問題ありません。) を削除 ) 26 第 3 章 CPU の機能 3.1.2 メモリマップ 図 3.1-3 MB90895 シリーズのメモリマップ を変更 116 第 3 章 CPU の機能 3.7.3 クロック選択レ ジスタ (CKSCR) 表 3.7-1 クロック選択レジスタ (CKSCR) の機能 を変更 148 第 3 章 CPU の機能 3.8.6 スタンバイモー ドの状態遷移 図 3.8-8 状態遷移図 を変更 149 第 3 章 CPU の機能 3.8.7 スタンバイモー ドとリセット時の端子 状態 表 3.8-6 入出力端子の状態 ( シングルチップモード ) の *2 を 変更 ( 入力遮断とは , 端子の入力ゲートの動作が禁止されている状態 を示し , → 入力遮断状態では , 入力はマスクされ "L" レベルが内 部に伝わります。) 156 第 3 章 CPU の機能 3.9.2 モードデータ 図 3.9-2 モードデータ を変更 表 3.9-3 モードレジスタの機能 を変更 236 第 7 章 16 ビット入出 力タイマ 7.3.1 タイマカウンタ 制御ステータスレジス タ (TCCS) 表 7.3-2 タイマカウンタ制御ステータスレジスタ (TCCS) の機能 の bit3 を変更 (( 注意事項 ) を追加 ) 282 第 8 章 16 ビットリ ロードタイマ 8.7 16 ビットリロード タイマのプログラム例 ● コーディング例 を変更 (MOVW I:TMRLR0,#30D4H ;25ms タイマのデータを設定 → MOVW I:TMRLR0,#30D3H ;25ms タイマのデータを設定 ) xiii ページ 変更内容 ( 詳細は本文を参照してください。) 327 第 10 章 8/16 ビット PPG タイマ 10.5.3 8+8 ビット PPG 出力動作モード ● 8+8 ビット PPG 出力動作モードの動作 を変更 (8 ビット PPG 出力 2ch 独立動作モードの出力波形 → 8+8 ビット PPG 出力動作モードの動作 ) 344 第 12 章 DTP/ 外部割込 み 12.3.1 DTP/ 外部割込み 要因レジスタ (EIRR) 表 12.3-2 DTP/ 外部割込み要因レジスタ (EIRR) を変更 345 第 12 章 DTP/ 外部割込 み 12.3.2 DTP/ 外部割込み 許可レジスタ (ENIR) 表 12.3-3 DTP/ 外部割込み許可レジスタ (ENIR) の機能 348 第 12 章 DTP/ 外部割込 み 12.4 DTP/ 外部割込み の動作説明 ● 設定の手順 を変更 367, 378 第 13 章 8/10 ビット A/D コンバータ 13.3.1 A/D 制御ステー タスレジスタ上位 (ADCS: H) 表 13.3-2 A/D 制御ステータスレジスタ上位 (ADCS: H) の機能 を 変更 371 第 13 章 8/10 ビット A/D コンバータ 13.3.2 A/D 制御ステー タスレジスタ下位 (ADCS: L) 表 13.3-3 A/D 制御ステータスレジスタ下位 (ADCS: L) の機能 を 変更 402 第 14 章 UART0 14.3.2 シリアルモード レジスタ 0 (SMR0) 表 14.3-3 シリアルモードレジスタ 0 (SMR0) の機能 を変更 (( 注意事項 ) を追加 ) 409 第 14 章 UART0 14.3.5 通信プリスケー ラ制御レジスタ 0 (CDCR0) ■ 通信プリスケーラ制御レジスタ 0 (CDCR0) を変更 ( ＜注意事項＞ を追加 ) 439 第 14 章 UART0 14.7 UART0 使用上の 注意 ● クロック同期モード時のクロック設定 を追加 452 第 15 章 UART1 15.3.2 シリアルモード レジスタ 1 (SMR1) 表 15.3-3 シリアルモードレジスタ 1 (SMR1) の機能 の bit3 ∼ bit5 を変更 (( 注意事項 ) を追加 ) 460 第 15 章 UART1 15.3.5 通信プリスケー ラ制御レジスタ (CDCR1) ■ 通信プリスケーラ制御レジスタ 1(CDCR1) に ＜注意事項＞ を 追加 xiv ページ 変更内容 ( 詳細は本文を参照してください。) 487 第 15 章 UART1 15.7 UART1 使用上の 注意 ● クロック同期モード時のクロック設定 を追加 503 第 16 章 CAN コント ローラ 16.3.2 制御ステータス レジスタ下位 (CSR: L) 表 16.3-3 制御ステータスレジスタ下位 (CSR: L) の機能 bit0 を 変更 (for (i=0; (i<= 500) || (IO_CANCT0.CSR.bit.HALT= 0):i++); → for (i=0; (i<= 500) && (IO_CANCT0.CSR.bit.HALT= 0):i++);) 621 第 19 章 512K ビットフ ラッシュ メモリ 19.8.5 フラッシュメモ リのセクタ消去を一時 停止する ■ 注意 を変更 (20ms → 20μs) 631 第 21 章 フラッシュシ リアル 書込接続例 21.1 F2MC-16LX MB90F897/S シリアル 書込接続の基本構成 表 21.1-1 富士通標準シリアルオンボード書込みに使用する端子 の VCC 端子の補足説明 を変更 648 A.3 直接アドレッシン グ ● I/O 直接 (io) 図 A.3-5 を変更。 MOVW A, i : 0C0H → MOVW A, I:0C0H 649 A.3 直接アドレッシン グ ● 短縮直接アドレス (dir) 図 A.3-6 に ( 注意事項 ) を追加。 650 A.3 直接アドレッシン グ ● I/O 直接ビットアド レス (io: bp) 図 A.3-8 を変更。 SETB i : 0C1H : 0 → SETB I:0C1H:0 図 A.3-5 に ( 注意事項 ) を追加。 図 A.3-8 に ( 注意事項 ) を追加。 A.3 直接アドレッシン グ ● 短縮直接ビットア ドレス (dir: bp) 図 A.3-9 に ( 注意事項 ) を追加。 A.4 間接アドレッシン グ ● プログラムカウン タ相対分岐 アドレス (rel) 説明を変更。 ディスプレースメント → オフセット 657 A.4 間接アドレッシン グ ● レジスタリスト (rlst) 図 A.4-9 を変更。 POPW, RW0, RW4 → POPW RW0, RW4 682 A.9 命令マップ ■ 命令マップの構造 表 A.9-1 の命令欄を変更。 @RW2+d8, #8, rel → CBNE @RW2+d8, #8, rel 656 図 A.4-7 を変更。 BRA 10H → BRA 3C32H 実行後 PC : 3C20 → 3C32 xv ページ 683 変更内容 ( 詳細は本文を参照してください。) A.9 命令マップ 表 A.9-2 の E0 列 , +0 行 のオペランドを変更。 #4 → #vct4 表 A.9-2 の D0 列 , +0 行 のニーモニックを変更。 MOV → MOVN 表 A.9-2 の B0 列 , +0 行 のニーモニックを変更。 MOV → MOVX 表 A.9-2 の B0 列 , +8 行 のニーモニックを変更。 MOV → MOVW 685 表 A.9-4 の E0 列 , +0 行 のニーモニックを変更。 FILSI → FILSWI 686 表 A.9-5 の 70 列 , +A 行 のニーモニックを変更。 DIVU → DIV 687 表 A.9-6 の F0 列 , +E, +F 行 のオペランドを変更。 ,#8, rel → #8, rel 690 表 A.9-9 の 50 列 , +8 ∼ +E 行 のオペランドを変更。 @@ → @ A.9 命令マップ 表 A.9-9 の 20 列 , +0 ∼ +7 行 のオペランドを変更。 RWi → @RWi 691 表 A.9-10 の E0 列 , F0 列 のオペランドを変更。 ,r → ,rel 692 表 A.9-11 の 70 列 のオペランドを変更。 NEG A, → NEG 693 表 A.9-12 の E0 列 , F0 列 のオペランドを変更。 ,r → ,rel 変更箇所は , 本文中のページ左側の│によって示しています。 xvi 本版での主な変更内容 ページ 636 ∼ 696 変更内容（詳細は本文を参照してください。） 「付録 A 命令」全体を変更 変更箇所は , 本文中のページ左側の│によって示しています。 ix