広入力電圧範囲、3A/3A 連続出力、デュアル出力非同期降 圧レギュレータ ISL85033 特長 ISL85033は、 デュアル回路構成の非同期降圧レギュレータで、 チャネルあたり 3A の電流を連続して出力できます。入力電 圧範囲 4.5V ～ 28V で、さまざまなポイント・オブ・ロード・ アプリケーションに適した高周波電源ソリューションです。 • 広い入力電圧範囲 : 4.5V ～ 28V ISL85033 の PWM コントローラは、スイッチング用の内蔵 N チャネル・パワー MOSFET を駆動し、出力電圧を生成する ために外付けショットキー・ダイオードを必要とします。内 蔵のパワースイッチは、最大 3A の出力電流に対しても優れ た熱特性を発揮できるように最適化されています。PWM レ ギュレータのスイッチング周波数は 300kHz ～ 2MHz に設定 または同期可能で、デフォルトは 500kHz です。ISL85033 は、 ピーク電流モード制御を採用しているので柔軟に部品を選 択でき、基板サイズの小型化が図れます。IC は、過電流保 護、アンダーボルテージ・ロックアウト (UVLO)、サーマル・ プロテクションを備えています。 • 最大 3A の連続出力電流、調整可能な出力電圧 • 電流モード制御 • 300kHz ～ 2MHz に設定可能なスイッチング周波数 • チャネルごとに独立したパワーグッド検出 • 同相または逆相に設定可能な PWM スイッチング動作 • チャネル独立、シーケンシャル、レシオメトリック、ア ブソリュートのいずれかを選択できる出力トラッキング 機能 • 2ms のソフトスタート回路内蔵 • 過電流 / 短絡保護、サーマル・プロテクション、アン ダーボルテージ・ロックアウト (UVLO) • ブート時のアンダーボルテージ検出 • 鉛フリー (RoHS 準拠 ) ISL85033 は、小型の 4mm x 4mm 鉛フリー TQFN パッケージ で供給されます。 アプリケーション 関連ドキュメント • 汎用ポイント・オブ・ロード (POL) DC/DC 電力変換 回路 • AN1574 「ISL85033DUALEVAL1Z Wide VIN Dual Standard Buck Regulator With 3A/3A Output Current」を参照してくだ さい。 • セットトップ・ボックス • FPGA や STB の電源 • DVD ドライブやハードディスク ・ ドライブ • LCD パネルやテレビの電源 • ケーブル・モデム 100 EFFICIENCY (%) 90 12VOUT 1MHz 80 70 60 50 40 0.0 0.5 1.0 1.5 2.0 2.5 3.0 OUTPUT LOAD (A) 図 1. 効率 vs 負荷電流、VIN = 28V、TA = +25°C 2012 年 2 月 23 日 FN6676.6 1 注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。 Copyright Intersil Americas Inc. 2010, 2011, 2012. All Rights Reserved Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。 そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。 ISL85033 ピン配置 PGOOD1 FS NC SGND SYNCIN SYNCOUT PGOOD2 ISL85033 (28 LD TQFN) TOP VIEW 28 27 26 25 24 23 22 COMP1 1 21 COMP2 FB1 2 20 FB2 SS1 3 19 SS2 PGND1 4 BOOT1 5 17 BOOT2 PHASE1 6 16 PHASE2 PHASE1 7 15 PHASE2 18 PGND2 8 9 10 11 12 13 14 VIN1 VIN1 EN1 VCC EN2 VIN2 VIN2 PD ピンの説明 ピン番号 ピン名称 ピンの説明 1, 21 COMP1, COMP2 2, 20 FB1, FB2 フィードバック入力ピン。FB は電圧ループ・エラーアンプへの負の入力です。COMP はエラー アンプの出力です。出力電圧は、FB に接続された外付け抵抗分圧回路によって設定されます。 また、PWM レギュレータのパワーグッドおよびアンダーボルテージ保護回路では、FB1/2 を使 用してレギュレータの出力電圧をモニタリングします。 3, 19 SS1, SS2 各コントローラのソフトスタート・ピン。SS1/2 ピンは、各コントローラ出力のソフトスタート とシーケンスを制御します。SS ピンとグラウンドの間のコンデンサで出力の傾きが決まりま す。ソフトスタートおよび出力トラッキング / シーケンスの詳細は、16 ページの「出力トラッ キングとシーケンス」を参照してください。SS ピンを VCC に接続すると、2ms の内蔵ソフト スタート設定が使用されます。CSS の最大値は 50nF。 4, 18 PGND1, PGND2 電源グラウンド接続。システムのグラウンド層に直接接続してください。 5, 17 BOOT1, BOOT2 パワー MOSFET ゲートドライバ用のフローティング・ブートストラップ・ピン。ブートストラッ プ・コンデンサは、内蔵 N チャネル MOSFET をターンオンするのに必要な充電を行います。こ のピンと PHASE の間に外付けコンデンサを接続してください。 6, 7, 15, 16 PHASE1, PHASE2 スイッチ・ノード出力。内蔵パワー MOSFET のソースに接続されており、外付け出力インダク タおよび外付けダイオードのカソードをこのピンに接続します。 8, 9, 13, 14 VIN1, VIN2 PWM レギュレータのパワー段用および IC にバイアス電圧を供給する内蔵リニア・レギュレー タ用の入力電源。デカップリング用に 10µF 以上のセラミック・コンデンサを IC の近くに配置 し、各 VIN と GND の間に接続してください。 10, 12 EN1, EN2 PWM コントローラのイネーブル入力。このピンをグラウンドにプルダウンすると、PWM コント ローラはオフになります。このピンの電圧が 2V を上回ると、PWM コントローラはイネーブルに なります。EN1、EN2 ピンが外部信号によって駆動される場合、EN1、EN2 のオフ時間の最小値は、 COMP1/COMP2 はエラーアンプの出力です。 EN_T_off s = 10s C SS 2.2nF ここで、CSS はソフトスタート・ピンの外付けコンデンサ (nF)。ISL85033 には EN1、EN2 外部 信号に対するデバウンス回路はありません。 11 VCC 23 SYNCOUT 内蔵の 5V リニアレギュレータの出力。4.7µF 以上のセラミック・コンデンサで PGND に対して デカップリングしてください。このピンは ISL85033 の内部バイアス用だけに使用されます (10mA を超える電流には対応していません )。 2 同期出力。SYNCIN 信号と逆の信号を出力します。 FN6676.6 2012 年 2 月 23 日 ISL85033 ピンの説明 ( 続き ) ピン番号 ピン名称 ピンの説明 24 SYNCIN 300kHz ～ 2MHz の同期用外部信号に接続します ( 立ち下がりエッジ・トリガ )。SYNCIN ピン を開放のままにしないでください。 SYNCIN = Low のとき、PHASE1 と PHASE2 は逆相で動作します。 SYNCIN = High のとき、PHASE1 と PHASE2 は同相で動作します。 SYNCIN ピンに外部クロックを接続したとき、PHASE1 と PHASE2 は逆相で動作します。 SYNCIN ピンに印加する外部 SYNC 周波数は、内部スイッチング周波数の 2.4 倍以上にする必 要があります。 25 SGND シグナル・グラウンド接続。エキスポーズド・パッドはシグナル・グラウンドに接続し、プリ ント基板にハンダ付けしてください。すべての電圧レベルが、このピンを基準に測定されてい ます。 26 NC このピンは未使用ピンです。 27 FS スイッチング周波数設定ピン。スイッチング周波数を 500kHz に設定するには、VCC に接続し てください。スイッチング周波数を 300kHz ～ 2MHz に設定するには、グラウンドとの間に抵 抗を接続してください。 22, 28 PGOOD1, PGOOD2 オープン・ドレイン出力のパワーグッド信号です。出力電圧がレギュレーション・リミットより 低いときとソフトスタート期間中は Low になります。プルアップ抵抗 5M を内蔵しています。 - PD エキスポーズド・パッドはシステムのグラウンド層に接続してください。適切な電気特性と放熱 性能を得るために、パッドにできるだけ多くのビアを設けてください。 アプリケーション回路例 R6 8.06k FB2 COMP2 C4 68pF 20 VCC FS 27 SS2 19 VCC SS1 3 VCC PGOOD2 L2 7µH VOUT2 3A PGOOD1 C5 470pF C2 470pF R8 69.8k R4 69.8k 21 C1 68pF 1 2 8/9 VIN1 13/14 C72 ISL85033 28 PHASE2 6/7 C12 10nF C8 10nF VOUT1 3A C9 47µF D1 B340B 11 VCC 10 25 EN1 26 SGND 12 NC PGND1/2 23 SYNCOUT SYNCIN 24 EN2 BOOT2 17 L1 7µH PHASE1 5 BOOT1 4/18 D2 B340B C71 20µF VIN2 10µF 22 15/16 C13 47µF VOUT1 R1 42.2k R2 8.06k FB1 R5 25.5k COMP1 VOUT2 4.7µF 図 2. 3A デュアル出力 (VIN: 4.5V ～ 28V) 3 FN6676.6 2012 年 2 月 23 日 ISL85033 アプリケーション回路例 ( 続き ) FB2 VOUT1 R5 42.2k COMP2 C5 1nF VCC SS2 SS1 PHASE2 L2 7µH 2 27 8/9 19 13/14 3 PGOOD2 22 PGOOD1 28 VOUT1 6/7 15/16 26 10 25 C72 VOUT1 6A PHASE1 BOOT1 C8 10nF L1 7µH D1 B340B C9 47µF 11 VCC 12 SGND 23 EN1 24 4/18 17 EN2 BOOT2 5 PGND1/2 B340B C71 20µF VIN2 10µF C12 10nF D2 VIN1 ISL85033 SYNCIN C13 47µF 1 NC Css1 47nF 21 SYNCOUT Css2 47nF FB2 FB1 FB2 20 FS R8 34k COMP2 R7 0 COMP1 C4 68pF R6 8.06k 4.7µF 図 3. カレントシェアによる 6A 単一出力 (VIN: 4.5V ～ 28V) 4 FN6676.6 2012 年 2 月 23 日 ISL85033 BOOT2 COMP2 FB2 PGOOD2 機能ブロック図 VCC 5MΩ BOOT UV DETECTION + - VCC -10% SOFT-START CONTROL VOLTAGE MONITOR VIN2 CSA2 + - SS2 EA + - COMP2 0.8V REFERENCE FAULT MONITOR EN2 GATE DRIVE CSA2 VIN1 LDO BOOT REFRESH CONTROL PGND2 + SLOPE COMP POWER-ON RESET MONITOR VCC = 5V PHASE2 CSA2 VIN1 THERMAL MONITOR +150°C SYNCOUT CSA1 FS OSCILLATOR SYNCIN CSA1 + SLOPE COMP VIN1 CSA1 EN1 FAULT MONITOR 0.8V REFERENCE DRIVE GATE COMP1 + CONTROL SOFT-START -10% PGND1 BOOT UV DETECTION BOOT1 SGND COMP1 FB1 VCC 5MΩ PGOOD1 VCC PHASE1 BOOT REFRESH CONTROL + SS1 VCC EA + MONITOR VOLTAGE EPAD GND 5 FN6676.6 2012 年 2 月 23 日 ISL85033 注文情報 製品型番 (Note 1、2、3) ISL85033IRTZ 製品 マーキング 850 33IRTZ 温度範囲 (°C) -40 ～ +85 パッケージ ( 鉛フリー ) 28 Ld TQFN パッケージ DWG.# L28.4x4 NOTE： 1. テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347)」を参照してください。 2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、 端子には亜鉛 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ ハンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応 し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。 3. 吸湿性レベル (MSL) については ISL85033 のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリーフ 「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (SMDs) (TB363)」を参照してください。 6 FN6676.6 2012 年 2 月 23 日 ISL85033 目次 絶対最大定格 .............................................................................................................................................................................. 8 温度情報 ..................................................................................................................................................................................... 8 推奨動作条件 .............................................................................................................................................................................. 8 電気的特性 ................................................................................................................................................................................. 8 詳細説明 ................................................................................................................................................................................... 16 動作の初期化 ............................................................................................................................................................................ 16 パワーオン・リセットとアンダーボルテージ・ロックアウト ........................................................................................... 16 イネーブルとディスエーブル .............................................................................................................................................. 16 パワーグッド ....................................................................................................................................................................... 16 出力電圧の設定 ................................................................................................................................................................... 16 出力トラッキングとシーケンス ............................................................................................................................................... 16 保護機能 ................................................................................................................................................................................... 17 降圧レギュレータの過電流保護 .......................................................................................................................................... 17 サーマル・プロテクション ................................................................................................................................................. 18 ブートストラップ・アンダーボルテージ保護 .................................................................................................................... 18 アプリケーション・ガイドライン ........................................................................................................................................... 18 動作周波数 .......................................................................................................................................................................... 18 外部同期制御 ....................................................................................................................................................................... 18 出力インダクタの選択 ........................................................................................................................................................ 18 降圧レギュレータの出力コンデンサの選択 ........................................................................................................................ 18 カレントシェアの構成 ........................................................................................................................................................ 19 入力コンデンサの選択 ........................................................................................................................................................ 19 ループ補償の設計 ................................................................................................................................................................ 19 補償の理論的検討 ................................................................................................................................................................ 20 PWM コンパレータ・ゲイン Fm ......................................................................................................................................... 20 電力段の伝達関数 ................................................................................................................................................................ 20 ダイオードの選択 ................................................................................................................................................................ 21 電力ディレーティング特性 ................................................................................................................................................. 22 レイアウトに関する考慮事項 .............................................................................................................................................. 22 改訂履歴 ................................................................................................................................................................................... 24 製品 .......................................................................................................................................................................................... 25 パッケージ寸法図 .................................................................................................................................................................... 26 7 FN6676.6 2012 年 2 月 23 日 ISL85033 絶対最大定格 温度情報 VIN1/2 (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +30V PHASE1/2 (GND 基準 ) . . . . . . . . . . . -7V (<10ns) /-0.3V (DC) ～ +33V BOOT1/2 ～ PHASE1/2. . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V FS (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V SYNCIN (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V FB1/2 (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +2.95V EN1/2 (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V PGOOD1/2 (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V COMP1/2 (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V VCC、GND 間短絡最大時間 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1s SYNCOUT (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V SS1/2 (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.9V ESD 定格 人体モデル (JESD22-A114 に従ってテスト済み ) . . . . . . . . . . . . 3kV デバイス帯電モデル (JESD22-C101E に従ってテスト済み ) . 2.2kV 機械モデル (JESD22-A115 に従ってテスト済み ) . . . . . . . . . . . 300V ラッチアップ定格 (JESD-78A; Class 2, Level A に従ってテスト済み ) . . . . . . . . . . 100mA 熱抵抗 JA (°C/W) JC (°C/W) QFN パッケージ (Note 4、5) . . . . . . . . . . . 38 3 ジャンクション最高温度 ( プラスチック・パッケージ ) . . . . +150°C 最大保存温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65°C ～ +150°C 周囲温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40°C ～ +85°C ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . . -55°C ～ +150°C 動作温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40°C ～ +85°C 鉛フリー・リフロープロファイル. . . . . . . . . . . . 以下の URL を参照 http://www.intersil.com/pbfree/Pb-FreeReflow.asp 推奨動作条件 温度. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +85 ℃ 電源電圧. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.5V ～ 28V 注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影 響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。 NOTE： 4. JA は、部品を放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装した状態で、自由大気中で測定した値です。 詳細はテクニカル・ブリーフ TB379 を参照してください。 5. JC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。 電気的特性 特記のない限り、TA = -40°C ～ +85°C、VIN = 4.5V ～ 28V。代表値は TA = +25°C における値です。 太字のリミット値は動作温度範囲 -40 ℃～ +85 ℃に対して適用されます。 8 FN6676.6 2012 年 2 月 23 日 ISL85033 電気的特性 特記のない限り、TA = -40°C ～ +85°C、VIN = 4.5V ～ 28V。代表値は TA = +25°C における値です。 太字のリミット値は動作温度範囲 -40 ℃～ +85 ℃に対して適用されます。( 続き ) NOTE： 6. テスト条件 : VIN = 28V、FB は強制的にレギュレーション・ポイント (0.8V) を超過、スイッチングなし、パワー MOSFET ゲート充電電 流は除外。 7. 電流検出アンプのゲインテストおよび電流検出アンプの出力テスト (IL = 0A) に基づいて定められています。 8. 特記のない限り、MIN や MAX のリミット値が記載されたパラメータは、+25°C で 100% テストされています。温度のリミット値は特性 評価によって定められたものであり、製造時テストは行われていません。 9 FN6676.6 2012 年 2 月 23 日 ISL85033 代表的な性能特性 100 100 90 90 80 EFFICIENCY (%) EFFICIENCY (%) 図 2 の回路を使用。特記のない限り、VIN = 12V、VOUT1 = 5V、VOUT2 = 3.3V、IOUT1 = 3A、IOUT2 = 3A、 TA = -40°C ～ +85°C。代表値は TA = +25°C における値です。 12VOUT 1MHz 9VOUT 1MHz 70 5VOUT 500kHz 60 3.3VOUT 500kHz 80 3.3VOUT 60 50 50 1.8VOUT 300kHz 40 0.0 0.5 1.0 1.5 2.0 OUTPUT LOAD (A) 2.5 40 0.0 3.0 90 3.5 POWER DISSIPATION (W) 4.2 80 70 12VIN 1.0 1.5 2.0 2.5 3.0 図 5. 効率 vs 負荷電流、TA = +25°C、FSW = 500kHz、 VIN = 12V 100 9VIN 0.5 OUTPUT LOAD (A) 図 4. 効率 vs 負荷電流、TA = +25°C、VIN = 28V EFFICIENCY (%) 5VOUT 70 28VIN 60 50 2.8 2.1 12VIN 1.4 28VIN 0.7 9VIN 40 0 0.0 1 2 3 4 OUTPUT LOAD (A) 5 6 4.8 5.04 4.0 5.03 3.2 2.4 1.6 12VIN 0.8 28VIN 0.0 0 1 2 3 4 OUTPUT LOAD (A) 9VIN 5 図 8. 電力損失 vs 負荷電流、TA = +85°C、 カレントシェア、5VOUT、FSW = 500kHz 10 6 1 2 3 4 OUTPUT LOAD (A) 5 6 図 7. 電力損失 vs 負荷電流、TA = +25°C、 カレントシェア、5VOUT、FSW = 500kHz OUTPUT VOLTAGE (V) POWER DISSIPATION (W) 図 6. 効率 vs 負荷電流、TA = +25°C、カレントシェア、 5VOUT、FSW = 500kHz 0 5.02 12VIN 5.01 9VIN 5.00 28VIN 4.99 4.98 0 0.5 1.0 1.5 2.0 OUTPUT LOAD (A) 2.5 3.0 図 9. VOUT レギュレーション vs 負荷電流、チャネル 1、 TA = +25°C、5VOUT、FSW = 500kHz FN6676.6 2012 年 2 月 23 日 ISL85033 代表的な性能特性 5.04 3.329 5.03 3.328 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 図 2 の回路を使用。特記のない限り、VIN = 12V、VOUT1 = 5V、VOUT2 = 3.3V、IOUT1 = 3A、IOUT2 = 3A、 TA = -40°C ～ +85°C。代表値は TA = +25°C における値です。( 続き ) 5.02 5.01 5.00 9VIN 28VIN 12VIN 4.99 4.98 0 1 2 3 4 5 3.326 18VIN 3.325 3.323 3.322 12VIN 3.320 0 6 0.5 1.0 1.5 2.0 2.5 3.0 OUTPUT LOAD (A) OUTPUT LOAD (A) 図 10. VOUT レギュレーション vs 負荷電流、カレントシェア、 図 11. VOUT レギュレーション vs 負荷電流、チャネル 2、 TA = +25°C、3.3VOUT、FSW = 500kHz TA = +25°C、5VOUT、FSW = 500kHz 5.04 5.02 5.03 5.01 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 28VIN 5.02 5.01 5.00 3A 2A 0A 4.99 4.98 0 5 10 15 20 25 30 5.00 0A 4.99 4.98 4A 6A 4.97 4.96 0 5 10 15 20 25 30 INPUT VOLTAGE (V) INPUT VOLTAGE (V) 図 12. VOUT レギュレーション vs VIN、チャネル 1、 TA = +25°C、5VOUT、FSW = 500kHz 図 13. VOUT レギュレーション vs VIN、カレントシェア、 TA = +25°C、5VOUT、FSW = 500kHz 3.340 OUTPUT VOLTAGE (V) 3.335 LX1 5V/DIV 3.330 3.325 VOUT1 RIPPLE 20mV/DIV 3.320 0A 3.315 3.310 0 5 10 2A 15 3A 20 IL1 0.1A/DIV 25 30 INPUT VOLTAGE (V) 図 14. VOUT レギュレーション vs VIN、チャネル 2、 TA = +25°C、3.3VOUT、FSW = 500kHz 11 図 15. 無負荷時の定常状態動作、チャネル 1 FN6676.6 2012 年 2 月 23 日 ISL85033 代表的な性能特性 図 2 の回路を使用。特記のない限り、VIN = 12V、VOUT1 = 5V、VOUT2 = 3.3V、IOUT1 = 3A、IOUT2 = 3A、 TA = -40°C ～ +85°C。代表値は TA = +25°C における値です。( 続き ) LX1 5V/DIV LX2 5V/DIV VOUT1 RIPPLE 20mV/DIV VOUT2 RIPPLE 20mV/DIV IL1 0.2A/DIV IL2 0.1A/DIV 図 16. 無負荷時の定常状態動作、チャネル 1 (VIN = 9V) LX1 5V/DIV 図 17. 無負荷時の定常状態動作、チャネル 2 LX2 5V/DIV VOUT1 RIPPLE 20mV/DIV IL1 1A/DIV 図 18. フル負荷時の定常状態動作、チャネル 1 VOUT2 RIPPLE 20mV/DIV IL2 1A/DIV 図 19. フル負荷時の定常状態動作、チャネル 2 LX2 10V/DIV VOUT1 RIPPLE 20mV/DIV VOUT RIPPLE 20mV/DIV LX1 10V/DIV IL1 2A/DIV 図 20. フル負荷時の定常状態動作、カレントシェア 12 図 21. 負荷過渡特性、チャネル 1 FN6676.6 2012 年 2 月 23 日 ISL85033 代表的な性能特性 図 2 の回路を使用。特記のない限り、VIN = 12V、VOUT1 = 5V、VOUT2 = 3.3V、IOUT1 = 3A、IOUT2 = 3A、 TA = -40°C ～ +85°C。代表値は TA = +25°C における値です。( 続き ) EN1 5V/DIV VOUT1 2V/DIV VOUT2 RIPPLE 20mV/DIV IL1 0.5A/DIV PG1 5V/DIV IL2 2A/DIV 図 22. 負荷過渡特性、チャネル 2 図 23. 無負荷時のソフトスタート、チャネル 1 EN2 5V/DIV VOUT2 2V/DIV IL2 0.5A/DIV PG2 5V/DIV 図 24. 無負荷時のソフトスタート、チャネル 2 EN1 5V/DIV VOUT1 2V/DIV IL1 2A/DIV PG1 5V/DIV 図 25. フル負荷時のソフトスタート、チャネル 1 EN2 5V/DIV VOUT2 2V/DIV EN1 5V/DIV VOUT1 1V/DIV IL2 2A/DIV IL1 0.5A/DIV PG2 5V/DIV PG 5V/DIV 図 26. フル負荷時のソフトスタート、チャネル 2 13 図 27. ソフト放電シャットダウン、チャネル 1 FN6676.6 2012 年 2 月 23 日 ISL85033 代表的な性能特性 図 2 の回路を使用。特記のない限り、VIN = 12V、VOUT1 = 5V、VOUT2 = 3.3V、IOUT1 = 3A、IOUT2 = 3A、 TA = -40°C ～ +85°C。代表値は TA = +25°C における値です。( 続き ) VOUT1 2V/DIV EN2 5V/DIV VOUT2 2V/DIV VOUT2 0.5V/DIV EN1, 2 2V/DIV IL2 0.5A/DIV PG 5V/DIV 図 28. ソフト放電シャットダウン、チャネル 2 図 29. 無負荷時のチャネル独立スタートアップ・シーケンス VOUT1 2V/DIV VOUT1 2V/DIV VOUT2 2V/DIV VOUT2 2V/DIV EN1, 2 2V/DIV 図 30. 無負荷時のレシオメトリック・スタートアップ・シーケンス LX1 10V/DIV EN1, 2 2V/DIV 図 31. 無負荷時のアブソリュート・スタートアップ・シーケンス LX1 10V/DIV VOUT1 RIPPLE 20mV/DIV VOUT2 RIPPLE 20mV/DIV LX2 10V/DIV LX2 10V/DIV SYNC 5V/DIV SYNC 5V/DIV 図 32. フル負荷時の定常状態動作、チャネル 1 (SYNC 周波数 = 4MHz) 14 図 33. フル負荷時の定常状態動作、チャネル 2 (SYNC 周波数 = 4MHz) FN6676.6 2012 年 2 月 23 日 ISL85033 代表的な性能特性 図 2 の回路を使用。特記のない限り、VIN = 12V、VOUT1 = 5V、VOUT2 = 3.3V、IOUT1 = 3A、IOUT2 = 3A、 TA = -40°C ～ +85°C。代表値は TA = +25°C における値です。( 続き ) PHASE1 10V/DIV IL1 2A/DIV VOUT1 2V/DIV PHASE1 10V/DIV VOUT1 2V/DIV IL1 2A/DIV PG1 5V/DIV PG1 5V/DIV 図 35. 出力短絡によるヒカップモード動作および復帰、 チャネル 1 図 34. 出力短絡、チャネル 1 PHASE2 10V/DIV IL2 2A/DIV VOUT2 2V/DIV PHASE2 10V/DIV VOUT2 2V/DIV IL2 2A/DIV PG2 5V/DIV PG2 5V/DIV 図 36. 出力短絡、チャネル 2 15 図 37. 出力短絡によるヒカップモード動作および復帰、 チャネル 2 FN6676.6 2012 年 2 月 23 日 ISL85033 詳細説明 パワーグッド ISL85033 は、非同期降圧 PWM コントローラと内蔵スイッチ ング MOSFET を組み合わせたものです。降圧コントローラ は内蔵 N チャネル MOSFET を駆動し、外付けダイオードを 利用して最大 3A の負荷電流を供給します。効率と性能の向 上のため、標準的なダイオードよりもショットキー・ダイ オードを推奨します。この非同期降圧レギュレータは、レ ギュレートされていない +4.5V ～ +28V の DC ソース ( バッ テリなど ) で動作します。コンバータの出力は、最低 0.8V ま でレギュレーション可能です。このような特長を備えた ISL85033 は、FPGA、セットトップ・ボックス、LCD パネ ル、DVD ドライブ、ワイヤレス・チップセットなどの電源 アプリケーションに最適です。 パワーグッド (PG) は、降圧レギュレータの出力電圧を FB ピ ンを介して継続的にモニタリングするウィンドウ・コンパ レータのオープン・ドレイン出力です。EN が Low のときや、 降圧レギュレータのソフトスタート期間中は、PG が Low に 維持されます。ソフトスタート期間が終了すると、PG はハ イ・インピーダンスになり、出力電圧 (FB ピンでモニタリン グ ) が FB で設定された公称レギュレーション電圧の 90% を 上回っている間はその状態が維持されます。VOUT が公称レ ギュレーション電圧を 10% 下回ると、 PG が Low になります。 フォルト状態発生時には、ソフトスタートの試行によって フォルト状態がクリアされるまで、PG が強制的に Low に維 持されます。プルアップ抵抗 5M を内蔵しています。 ISL85033 は、ピーク電流モード制御ループを採用し、帰還 ループ補償の簡素化と入力電圧変動の除去を行います。外部 帰還ループ補償を採用しているので、出力フィルタ部品を柔 軟に選択できます。このレギュレータはデフォルトでは 500kHz でスイッチングを行います。スイッチング周波数は、 FS とグラウンドの間の抵抗で 300kHz ～ 2MHz に設定可能で す。ISL85033 では、300kHz ～ 2MHz の外部信号に同期させ ることもできます。 出力電圧の設定 動作の初期化 パワーオン・リセット回路とイネーブル入力によって、PWM レギュレータ出力の誤ったスタートアップを防止できます。 すべての入力条件が満たされてから、コントローラがソフト スタートを実行し、出力電圧を設定レベルまで高めます。 レギュレータの出力電圧は、内部基準電圧に基づいて VOUT を調整する外付け抵抗分圧回路を使用して容易に設定でき ます。調整された電圧は、エラーアンプの反転入力に印加さ れます ( 図 38 参照 )。 出力電圧プログラム抵抗 R2 は、帰還抵抗 R3 に対して選択 した値と、レギュレータの必要な出力電圧 VOUT に依存しま す。VOUT と抵抗値の関係を式 2 に示します。R3 の値は通 常、1kΩ ～ 10kΩ です。 R 2 = V OUT – 0.8 R 3 0.8 （式 2） 必要な出力電圧 V が 0.8V の場合は、R3 は実装しないで、R2 を 0Ω にします。 パワーオン・リセットとアンダーボルテージ・ロック アウト FB EA R2 + - ISL85033 は、入力電源が投入されると自動的に初期化され ます。このパワーオン・リセット (POR) 機能では、VIN1 電 圧が継続的にモニタリングされます。POR スレッショルドを 下回ると、コントローラは内蔵パワー MOSFET のスイッチ ングを抑制します。スレッショルドを上回ると、内蔵ソフト スタート回路が初期化されます。ソフトスタート中や動作中 に VIN1 電源が立ち下がり POR スレッショルドより低下し た場合は、入力電圧が回復するまで降圧レギュレータはディ スエーブルになります。 VOUT R3 0.8V REFERENCE 図 38. 外付け抵抗分圧回路 イネーブルとディスエーブル EN1、EN2 を Low にすると、IC はシャットダウン・モード に移行し、供給電流は 20µA（標準値）に低下します。シャッ トダウン・モードでは、内蔵パワーデバイスはすべてハイ・ インピーダンス状態で維持されます。 EN ピンは、 ISL85033 のコントローラをイネーブルにします。 EN ピンの電圧がロジックの立ち上がりスレッショルドを超 えると、コントローラは PWM レギュレータの 2ms ソフトス タート機能を初期化します。EN ピンの電圧が立ち下がりス レッショルドより低下した場合は、降圧レギュレータが シャットダウンされます。 EN1、EN2 ピンが外部信号によって駆動される場合、EN1、 EN2 のオフ時間の最小値は、 EN_T_off s = 10s C SS 2.2nF （式 1） ここで、CSS はソフトスタート・ピンの外付けコンデンサ (nF)。ISL85033 には EN1、EN2 外部信号に対するデバウンス 回路はありません。 16 出力トラッキングとシーケンス チャネル間の出力トラッキングとシーケンスの設定は、 SS1、SS2 ピンを使用して行われます。2.5V および 1.8V ア プリケーションの出力トラッキング / シーケンスの設定例を 図 39、図 40 および図 41 に示します。チャネル独立ソフト スタートでは、回路は図 39、測定波形は図 29 のようになり ます。各チャネルの出力のランプ時間 (tSS) は、ソフトスター ト・コンデンサ (CSS) で設定します。 C SS F = 2.5*t SS s （式 3） CSS の最大値は 50nF です。 レシオメトリック・トラッキングは、各チャネルに同じ値の ソフトスタート・コンデンサを使用して、図 40 のように実 現できます。測定波形は図 30 のようになります。 VOUT1 の出力電圧をVOUT2 と同じ比率の分圧抵抗で分圧し、 SS2 ピンに接続することで、図 41 に示すアブソリュート・ トラッキング設定を実現します。測定波形は図 31 のように なります。チャネル 1 の出力が GND に短絡した場合、チャ FN6676.6 2012 年 2 月 23 日 ISL85033 ネル 1 は過電流ヒカップモードに移行し、SS2 は VOUT1 と SS2 の間に追加した抵抗を介して Low になります。その結 果、チャネル 2 もヒカップモードに移行します。VOUT1 が レギュレーション状態にあるときにチャネル2の出力がGND に短絡した場合、チャネル 2 は非常に短いヒカップ待機時間 で過電流ヒカップモードに移行します。その理由は、VOUT1 はレギュレーション状態のままなので、SS2 が VOUT1 と SS2 の間に追加した抵抗を介して非常に短時間で High になるた めです。 VOUT1 SS1 5.0V C3 C1 0.22µF SS2 ISL85033 VOUT2 3.3V C4 図 42 に出力シーケンスの説明図を示します。EN1 が High で EN2 が開放の場合、最初に OUT1 が立ち上がり、OUT2 は OUT1 がそのレギュレーション・ポイントの 90% を超過する まで上昇を開始しません。EN1 が開放で EN2 が High の場合、 最初に OUT2 が立ち上がり、OUT1 は OUT2 がそのレギュ レーション・ポイントの 90% を超過するまで上昇を開始し ません。EN1、EN2 がともに High の場合、OUT1 と OUT2 は 同時に立ち上がります。出力シーケンス説明図 42 の条件に ついては、表 1 を参照してください。 R2 8.06k R1 25.5k 図 41. アブソリュート・スタートアップ 表 1. 出力シーケンス 5.0V VOUT1 SS1 C3 C1 0.1µF SS2 C2 0.1µF EN1 ISL85033 VOUT2 EN2 VOUT1 SS1 C1 0.1µF 5.0V C3 図 42. 出力シーケンス SS2 C2 0.22µF 3.3V C4 保護機能 ISL85033 VOUT2 3.3V C4 ISL85033 は、チップ上のすべてのパワーデバイスの電流を 制限します。過電流保護は、2 つの降圧レギュレータと内蔵 の VCC 用 LDO の電流を制限します。 降圧レギュレータの過電流保護 図 39. チャネル独立スタートアップ VOUT1 SS1 5.0V C3 C1 0.1µF PWM のオン時間中は、内蔵スイッチング MOSFET を流れる 電流が内蔵パイロット・デバイスを通じてサンプリング測定 され調整されます。サンプリングされた電流は、5A の公称 過電流リミットと比較されます。サンプリングされた電流が 過電流リミットの基準レベルを超えている場合は、内部過電 流フォルト・カウンタが 1 に設定され、内部フラグがセット されます。内蔵パワー MOSFET は即座にオフになり、次回 のスイッチング・サイクルまでオンになりません。 SS2 ISL85033 VOUT2 3.3V C4 C2 0.1µF 図 40. レシオメトリック・スタートアップ 17 保護回路は電流のモニタリングを続行し、上記のように内蔵 MOSFET をオフにします。過電流状態が 17 クロックサイク ル連続すると、過電流フォルト・カウンタがオーバーフロー して、過電流フォルト状態の発生を通知します。レギュレー タはシャットダウンされ、パワーグッドが Low になります。 降圧コントローラは、8 ソフトスタート・サイクル待機した 後で、過電流状態からの回復を試みます。内部過電流フラグ とカウンタはリセットされます。通常のソフトスタート・サ イクルが試行され、フォルト状態がクリアされていれば、通 常動作が続行されます。ソフトスタート中に過電流フォル FN6676.6 2012 年 2 月 23 日 ISL85033 ト・カウンタがオーバーフローした場合は、コンバータが シャットダウンされ、このヒカップモード動作が繰り返され ます。 サーマル・プロテクション サーマル・プロテクションは、ISL85033 のジャンクション 最高温度を制限します。ジャンクション温度 (TJ) が +150°C を超えると、熱センサが信号をフォルト・モニタに送信しま す。 信号を受け取ったフォルト・モニタは、降圧レギュレータに シャットダウンを命令します。ジャンクション温度が 20°C 下がると、レギュレータは通常のソフトスタート・シーケン スを試行し、通常動作に戻ります。連続動作をさせる場合、 +125°C のジャンクション温度定格を超えないようにしてく ださい。 ブートストラップ・アンダーボルテージ保護 ブートストラップ・コンデンサの電圧が 2.5V より低下した場 合、ブートストラップ・アンダーボルテージ保護回路は、400ns の間、1Ω のスイッチを介して PHASE ピンを Low にしてコン デンサを再充電します。この動作は、無負荷で長時間スイッ チングが停止している期間中に起こることがあります。 アプリケーション・ガイドライン 動作周波数 FS を VCC に接続すると、ISL85033 はデフォルトのスイッチ ング周波数 500kHz で動作します。スイッチング周波数を 300kHz ～ 2MHz に設定するには、式 4 に示す抵抗を FS とグ ラウンドの間に接続してください。 R FS k = 122k t – 0.17s （式 4） ここで、 t はスイッチング周期で、単位は µs です。 RFS (kΩ) 300 200 す。各出力のスイッチング周波数は、SYNCIN 周波数の 1/2 になります。 出力インダクタの選択 インダクタの値によってコンバータのリップル電流が決ま ります。インダクタ電流を選択するには、リップル電流 I をある程度任意に決める必要があります。合理的な設計を行 うには、最初にインダクタ電流リップルを最大負荷電流の 30% に設定します。インダクタの値は式 5 で求められます。 V IN – V OUT V OUT L = -------------------------------- ---------------Fs I V IN （式 5） インダクタンス値を増すと、リップル電流は減少しリップル 電圧も低くなります。ただし、インダクタンス値が大きくな ると、コンバータの負荷過渡応答時間が短くなることがあり ます。インダクタの電流定格は過電流状態でも飽和しないよ うにしてください。 降圧レギュレータの出力コンデンサの選択 インダクタ電流のフィルタリングには出力コンデンサが必 要です。出力コンデンサを選択するときの 2 つの重要な要素 は、出力リップル電圧と過渡応答です。電流モード制御ルー プを採用しているので、低 ESR セラミック・コンデンサの 使用が可能になり、基板レイアウト面積も小さくできます。 電解コンデンサやポリマー・コンデンサも使用できます。 セラミック・コンデンサについては、さらに考慮すべきこと があります。セラミック・コンデンサは総合的性能に優れ、 高い信頼性もありますが、実際の使用回路での容量について 考慮する必要があります。セラミック・コンデンサは、大き いピークツーピーク電圧振幅を使用して DC バイアスがない 状態で仕様を定めています。DC/DC コンバータ・アプリケー ションでは、これらの条件は現実を反映していません。その 結果、実容量が表記容量より大幅に小さくなっていることが あります。実際のアプリケーションでの容量を決めるには、 メーカーのデータシートを調べてください。ほとんどのメー カーは容量 DC バイアス特性を公表していますので、DC バ イアスが容量に与える影響について容易に対応することが できます。AC 電圧の影響については、あまり公表されてい ませんが、容量低下は 20% 超であると仮定すれば通常は十 分です。これらを考慮すると、実容量は定格容量より 50% 低いという結果が容易に得られます。上記の問題があるにし ても、セラミック・コンデンサは信頼性が高く ESR がきわ めて低いため、多くのアプリケーションに適しています。 必要とするリップル電圧レベルに適合する必要なコンデン サ容量は、次式で計算できます。より容量の大きいコンデン サを使用することもあります。 100 低 ESR のセラミック・コンデンサの場合、 0 500 750 1000 1250 1500 1750 2000 FS (kHz) 図 43. RFS vs スイッチング周波数 I V OUTripple = --------------------------------------8 F SW C OUT （式 6） ここで I はインダクタのピークツーピーク・リップル電流、 FSW はスイッチング周波数、COUT は出力コンデンサです。 外部同期制御 動作周波数は SYNCIN ピンに印加する最大 2MHz の外部信 号に同期させることができます。SYNCIN の立ち下がりエッ ジによって PHASE1/2 の立ち上がりエッジがトリガされま 18 電解コンデンサの場合、 V OUTripple = I*ESR （式 7） FN6676.6 2012 年 2 月 23 日 ISL85033 過渡応答の要件に関しては、突然の負荷減少時に発生する VOUT のオーバーシュートの許容電圧を決めることから始め るのが適しています。この場合、インダクタに蓄えられたエ ネルギーが COUT に伝わり、コンデンサ電圧が上昇します。 出力リップル電圧と過渡応答の要件をともに満たす容量を 計算してから、算出値よりも大きい容量を選択します。オー バーシュート電圧のレギュレーション電圧に対する望まし い比を得るために、次式で必要とする出力コンデンサの値を 算出します。 I OUT 2 * L C OUT = -------------------------------------------------------------------------------------------V OUT 2 * V OUTMAX V OUT 2 – 1 積層セラミック・コンデンサ (MLCC) 以外のコンデンサを使 用する場合は、リップルとサージ電流定格に注意を払う必要 があります。 I RMS ----------- = Io 図 45 のグラフに入力リップル電流を示します。 0.6 ここで、VOUTMAX/VOUT は、負荷解放時に許容される相対 最大オーバーシュートです。5% のオーバーシュートの場合、 次式のようになります。 0.4 IRMS/IO 0.5 （式 9） （式 10） ここで、D = VO/VIN （式 8） I OUT 2 * L C OUT = ---------------------------------------------------V OUT 2 * 1.05 2 – 1 D – D2 0.3 0.2 0.1 図 44 のグラフに、3 つの異なる出力電圧における COUT と 相対最大オーバーシュート (%) の関係を示します。 L は 7µH、 IOUT は 3A を想定しています。 0 0 0.2 0.4 0.6 0.8 D 図 45. IRMS/IO vs デューティサイクル 10µF 以上のセラミック・コンデンサを各 VIN ピンに接続し てください。コンデンサは IC のできるだけ近くに配置する 必要があります。より容量の大きいコンデンサを使用するこ とも可能です。 COUT (µF) 80 60 3.3VOUT ループ補償の設計 40 5VOUT 20 ISL85033 は、一定周波数の電流モード制御アーキテクチャ を用いて、簡単なループ補償と高速ループ過渡応答を実現し ています。 12VOUT 0 1.02 1.04 1.06 1.08 1.10 VOUTMAX/VOUT 図 44. COUT vs 相対最大オーバーシュート カレントシェアの構成 カレントシェアを構成するには、図 3 に示すように FB1 と FB2、EN1 と EN2、COMP1 と COMP2、および VOUT1 と VOUT2 をそれぞれ接続します。その結果、等価 gm は単一 チャネルの値の 2 倍になります。2 つのチャネルが逆相で動 作するため、周波数はチャネルのスイッチング周波数の 2 倍 になります。リップル電流が打ち消しあうため、出力コンデ ンサに現れるリップル電流が減少し、リップル電圧も低くな ります。これにより、定格が同じ単一チャネルシステムの設 計時に必要とするコンデンサの容量よりも小さい容量にす ることができます。リップル電流が打ち消しあうため、入力 コンデンサのリップル電流も減少します。 入力コンデンサの選択 入力リップル電流を減らし、また、高周波スイッチング電流 のループを小さくすることにより、EMI を最小限に抑えるた め、入力コンデンサが必要です。入力コンデンサは、リップ ル電流に十分対応できる定格のものにする必要があります。 リップル電流定格は式 10 で近似できます。 19 補償回路例を図 47 に示します。 「出力コンデンサの選択」セ クションで述べたように、ISL85033 では低 ESR 出力コンデ ンサを使用することができます。ループ帯域幅 fc は、ある 程度任意に選択できますが、スイッチング周波数の 1/4 を超 えないようにしてください。ループ帯域幅の選択にあたって は、100kHz より低い周波数またはスイッチング周波数の 1/6 を出発点とするのが適切です。補償部品の初期値は、次式を 使って簡単に算出できます。補償回路の微調整をする方法に ついての詳細は、20 ページの「補償の理論的検討」に記載 されています。 補償抵抗 R1 は式 11 で表されます。 2f c V o C o R T R 1 = ----------------------------------g m V FB （式 11） ISL85033 に適用すると、次式になります。 R 1 k = 0.008247 f c V o C o （式 12） ここで Co は出力コンデンサ容量 (µF)、fc はループ帯域幅 (kHz)、Vo は出力電圧 (V) です。 補償コンデンサ C1(nF)、C2(pF) は式 13 で表されます。 3 6 C o V o 10 C o R c 10 C 1 = ----------------------------------------- ,C 2 = ----------------------------------------Io R1 R1 （式 13） FN6676.6 2012 年 2 月 23 日 ISL85033 ここで Io は出力負荷電流 (A)、R1 (Ω)、Rc (Ω) は出力コンデ ンサ Co の ESR です。 例 : Vo = 5V、Io = 3A、fs = 500kHz、fc = 50kHz、Co = 47µF、 Rc = 5mΩ のとき、補償抵抗は R1 = 96kΩ となります。 電流サンプリングの伝達関数 He(S) 電流ループにおいて、電流信号はスイッチング・サイクルご とにサンプリングされます。電流サンプリングの伝達関数は 式 16 のとおりです。 2 補償コンデンサは、 S + S +1 H e S = ------ --------------2 Q n n n （式 16） C1 = 815pF、C2 = 2.5pF となります (VCOMP と GND との間 におよそ 3pF の寄生容量が存在するため、C2 の実装は必須 ではありません )。 2 ここで Qn と n は Q n = – --- = n = f s で与えられます。 補償の理論的検討 電力段の伝達関数 電流検出信号を電圧ループに注入することにより電流モー ド制御を実現し、ループ補償設計を簡略化しています。電流 モード制御では、インダクタは状態変数と見なす必要はな く、系は一次系になります。電圧モード制御に比較して、電 圧ループを安定化する補償回路の設計がはるかに簡単にな ります。図 46 に同期整流型降圧レギュレータの小信号モデ ルを示します。 制御から出力電圧に至る伝達関数F1(S)は式17のとおりです。 + ^i IN ILd^ ^ VIN 1:D ^ iL ^ VO L RT Ti(S) K Fm + （式 17） C 1 1 ここで、 esr = --------------- ,Q p R o ------o- , o = -------------Rc Co L LC o S 1 + -----ˆI V in z F 2 S = ----o = --------------------- --------------------------------------Ro + RL 2 dˆ S S ------- + --------------- + 1 2 Q o p o Rc Ro Co d^ S 1 + ----------- esr v̂ o F 1 S = ------ = V in --------------------------------------2 dˆ S S ------- + --------------- + 1 2 Q o p o 制御からインダクタ電流に至る伝達関数 F2(S) は式 18 のと おりです。 VINd^ + （式 18） 1 ここで、 z = -------------Ro Co 電流ループゲイン Ti(S) は式 19 で表されます。 T i S = R T F m F 2 S H e S Tv(S) He(S) ^ VCOMP （式 19） 開電流ループでの電圧ループゲインは式 20 で表されます。 -Av(S) 図 46. 同期整流型降圧レギュレータの小信号モデル T v S = KF m F 1 S A v S （式 20） 閉電流ループでの電圧ループゲインは式 21 で表されます。 PWM コンパレータ・ゲイン Fm ピーク電流モード制御の PWM コンパレータ・ゲイン Fm は 式 14 で与えられます。 1 dˆ F m = ---------------- = ------------------------------- S e + S n T s v̂ comp （式 14） Tv S L v S = ----------------------1 + Ti S （式 21） V FB - , V FB は電圧誤差アンプの帰還電圧です。 ここで K = ---------Vo Ti(S)>>1 のとき、式 21 は式 22 のように簡略化できます。 ここで、Se は傾き補償のスルーレート、Sn は式 15 で与えら れます。 V in – V o S n = R t --------------------L （式 15） ここで、 RT は電流検出抵抗と電流ループの電流アンプのゲインとの 積であるトランス・レジスタンスです。 20 S 1 + ----------- esr A v S V FB R o + R L 1 L v S = ----------- --------------------- ---------------------- ---------------- , p --------------S H S Vo RT Ro Co 1 + ------- e p （式 22） 式 22 によって、この系は、スイッチング周波数の 1/2 より も低い周波数 P に単一のポールが存在する一次系である ことがわかります。そこで、単純なタイプ II 補償回路で系の 安定化が図れます。 FN6676.6 2012 年 2 月 23 日 ISL85033 6.6kHz (~1.5x CoRo) に補償ゼロを配置するとともに、ESR ゼ ロ (1.45MHz) に補償ポールを配置します。補償コンデンサ は、C1 = 470pF、C2 = 3pF です (VCOMP と GND との間にお よそ 3pF の寄生容量が存在するため、C2 の実装は必須では ありません )。 Vo R2 C3 V FB V REF R3 GM V COMP 図 48A に電圧ループゲインのシミュレーション結果を示し ます。ループ帯域幅は 80kHz、位相マージンは 69°、ゲイン マージンは 15dB が得られています。C3 を使用して、ループ 応答全体のフェーズ・マージンを増すことができます。 + R1 C2 C1 60 45 30 図 47. タイプ II 補償回路 GAIN (dB) タイプ II 補償回路の回路を図 47 に、伝達関数を式 23 に示し ます。 S S 1 + ------------ 1 + ------------- gm cz1 cz2 v̂ comp A v S = ----------------- = --------------------- --------------------------------------------------------C1 + C2 S v̂ FB S 1 + ---------- （式 23） 15 0 -15 -30 cp 100 1•103 ここで、 1•104 1•105 1•106 1•105 1•106 図 48A. C1 + C2 1 1 cz1 = --------------- , cz2 = --------------- cp = ---------------------R1 C1 R1 C1 C2 R2 C3 （式 24） 100 補償回路の設計目標は以下のとおりです。 80 高 DC ゲイン 60 1 1 ループ帯域幅 fc: --- to ------ f s 4 10 40 PHASE (°) ゲインマージン : >10dB 20 位相マージン : 40° 0 補償回路の設計手順を式 25 に示します。 補償ゼロ 1 cz1 = 1to3 ----------------RO CO （式 25） -20 100 1•103 1•104 図 48B. 高 DC ゲインを得るために、1 つの補償ポールをゼロ周波数 に配置し、もう 1 つの補償ポールをスイッチング周波数の 1/2 か ESR ゼロ周波数のいずれか低いほうに配置します。 クロスオーバー周波数 fc におけるループゲイン Tv(S) はユニ ティゲインです。そこで、補償抵抗R1は式26で求められます。 2f c V o C o R T R 1 = ----------------------------------g m V FB （式 26） ここで、gm は電圧誤差アンプのトランスコンダクタンスで、 通常 200µA/V です。補償コンデンサ C1 は式 27 で与えられ ます。 1 1 C 1 = ----------------- ,C 2 = -----------------------R 1 cz 2R 1 f esr （式 27） 例 : VIN = 12V、Vo = 5V、Io = 3A、fs = 500kHz、Co = 220µF/5m、 L = 5.6µH、gm = 200µs、RT = 0.21、VFB = 0.8V、Se = 1.1105V/s、 Sn = 3.4105V/s、fc = 80kHz のとき、補償抵抗 R1 は R1 = 72k になります。 21 ダイオードの選択 ハイサイド・スイッチがオフになると、外付けショットキー・ ダイオードとインダクタの接続ノードにグラウンドから電 流が流れます。その結果、スイッチング・ノードの極性がグ ラウンドに対して負になります。オフ時のこの電圧はおよそ -0.5V です ( ショットキー・ダイオードの順方向電圧降下 )。 ダイオードの逆ブレークダウン電圧定格は、少なくとも最大 入力電圧と同じでなければなりません (20% のディレーティ ング係数を設定することを推奨 )。ショットキー・ダイオー ド導通時の電力損失は式 28 で求められます。 V OUT P D W = I OUT V D 1 – --------------- V IN （式 28） ここで、 VD はショットキー・ダイオードの順方向電圧降下です。 ショットキー・ダイオードの選択にあたっては、VIN への依 存性がきわめて高く、温度に伴って指数関数的に増大する、 高温時の逆バイアス ・ リーク電流を考慮することが重要です。 FN6676.6 2012 年 2 月 23 日 ISL85033 逆バイアス ・ リーク電流は温度に対して特性が変化するの で、ダイオードは最悪の場合の回路条件で動作するように選 択する必要があります。選択したダイオードが温度上昇に よって熱暴走を起こした場合には、重大な故障を引き起こす ことがあります。ダイオードの選択についてはアプリケー ション・ノートを参照してください。 電力ディレーティング特性 ISL85033 が最大ジャンクション温度を超えないように、何 らかの熱解析が必要です。温度上昇は式 29 で表されます。 T RISE = PD JA （式 29） ここで、PD はレギュレータの電力損失、θJA はダイ接合部 から周囲への熱抵抗です。ジャンクション温度 TJ は式 30 で 表されます。 T J = T A + T RISE （式 30） ここで、TA は周囲温度です。QFN パッケージの場合、θJA は +38°C/W です。 熱設計を行うとき、実際のジャンクション温度が絶対最大 ジャンクション温度+125°Cを超えないようにしてください。 整流ダイオードの放熱の必要性も忘れないようにしてくだ さい。 MAXIMUM AMBIENT TEMPERATURE (°C) サーマルパッドからの熱インピーダンスによってジャンク ション温度がサーマル・シャットダウン・レベルを下回って いる場合は、入力電圧 / 出力電圧の組み合わせとスイッチン グ周波数にも依存しますが、最高 +85°C の周囲温度において ISL85033 はフル負荷電流を供給します。ジャンクション温 度がサーマル・シャットダウン・レベルを超えないように、 デバイスの電力損失を抑える必要があります。図 49 に、 ISL85033 評価用ボードにおける電力ディレーティングと周 囲温度との関係を示します。評価用ボードにおけるディレー ティング曲線は、IC 単体の電力損失ではなく、回路全体の 電力損失に基づいていることに注意してください。 120 110 100 90 80 70 60 50 40 30 20 10 0 0 2 3 4 5 6 7 8 9 10 ISL85033EVAL1ZB EVAL BOARD TOTAL POWER DISSIPATION (W) 例として、ハイサイド MOSFET のターンオフ遷移について 検討してみます。ターンオフ前の MOSFET には、負荷電流 が フ ル に 流 れ て い ま す。タ ー ン オ フ に な る と、電 流 は MOSFET を流れるのを止め、ショットキー・ダイオードに ピックアップされます。切り替えられた電流パスに寄生イン ダクタンスがある場合は、スイッチング期間中に大規模な電 圧スパイクが発生します。慎重な部品選択、重要な部品の正 確なレイアウト、短くて広いトレースの採用によって、電圧 スパイクの規模を最小限に抑えられます。 ISL85033 スイッチング・コンバータには、2 組の重要な部品 があります。最も重要なのは、大量のエネルギーのスイッチ ングを行うことで大量のノイズを生じる傾向があるスイッ チング部品です。次に重要なのは、高感度のノードに接続し たり、必要なバイパス電流や信号カップリングを供給する小 信号部品です。 多層式のプリント基板を推奨します。図 50 は、コンバータに おける重要な部品の接続を示しています。コンデンサ CIN と COUT は、それぞれ複数のコンデンサで構成される場合もあ ります。1 つの固体層 ( 通常はプリント基板の中間層 ) をグラ ウンド層として割り当て、すべての重要部品をビア経由でこ の層にグラウンド接続してください。また、別の固体層を電 源層として割り当て、この層をそれぞれ共通の電圧レベルを もつ小さなアイランドに分割してください。PHASE 端子から 出力インダクタまでの配線は、できるだけ短くしてください。 電源層は、入力電力ノードと出力電力ノードをサポートする 必要があります。フェーズ・ノードには、最上部と最下部の 回路層のベタパターンを使用してください。小信号配線には、 残りのプリント回路層を使用してください。 内蔵の LDO や MOSFET から生じた熱を放散させる目的で、グ ラウンド・パッドは、少なくとも 4 つのビアを介して内部グラ ウンド層に接続する必要があります。このようにすると、IC か ら熱を逃がせるほか、パッドを低インピーダンス・パス経由で グラウンド層に接続できます。 まず、スイッチング部品を ISL85033 の近くに配置する必要 があります。入力コンデンサ CIN とパワースイッチを互いに 近づけて、両者間の接続の長さを最小限に抑えてください。 セラミック入力コンデンサとバルク入力コンデンサは、ハイ サイド MOSFET ドレインのできる限り近くに配置します。出 力インダクタと出力コンデンサは、IC およびショットキー・ ダイオードと負荷の間に配置します。 ΘJA = 38°C/W 1 は、効率の低下、回路へのノイズ放出、デバイスへの過電圧 ストレスにつながる場合があります。部品のレイアウトとプ リント基板の設計を慎重に行えば、電圧スパイクを最小限に 抑えられます。 11 12 図 49. 電力ディレーティング曲線 重要な小信号部品には、バイパス・コンデンサ、帰還部品、 補償部品がすべて含まれます。PWM コンバータの補償部品 は、FB ピンと COMP ピンの近くに配置してください。帰還 抵抗は、FB ピンのできる限り近くに配置し、必要であれば ビアでグラウンド層に直接接続します。 レイアウトに関する考慮事項 高周波スイッチング・コンバータの設計ではレイアウトがき わめて重要です。パワーデバイスが 100kHz と 600kHz の間 で効率的にスイッチングを行う場合、パワーデバイス間の電 流遷移により、インターコネクト・インピーダンスと寄生回 路素子で電圧スパイクが発生します。こうした電圧スパイク 22 FN6676.6 2012 年 2 月 23 日 D1 Cout1 ISL85033 SL85033 .. .. .. vias LX2 trace L2 D2 Cin1 Cin2 Cout2 VOUT2 VOUT2 VIN1 VIN2 VOUT1 Cboot LX1 trace Fb2 Cboot Comp1 Fb1 L1 Comp2 ISL85033 図 50. プリント基板の電源層とアイランド 23 FN6676.6 2012 年 2 月 23 日 ISL85033 改訂履歴 この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。 日付 レビジョン 2011/11/02 FN6676.6 変更点 2 ページの「ピンの説明」で、EN1、EN2 ピンに以下の説明を追加： 「EN1、EN2 ピンが外部信号によって駆動される場合、EN1、EN2 のオフ時間の最小値は、 EN_T_off s = 10s C SS 2.2nF ここで、CSS はソフトスタート・ピンの外付けコンデンサ (nF)。ISL85033 には EN1、EN2 外部信号に対する デバウンス回路はありません。 」 16 ページの「イネーブルとディスエーブル」で、以下の説明を追加： 「EN1、EN2 ピンが外部信号によって駆動される場合、EN1、EN2 のオフ時間の最小値は、 EN_T_off s = 10s C SS 2.2nF ここで、CSS はソフトスタート・ピンの外付けコンデンサ (nF)。ISL85033 には EN1、EN2 外部信号に対する デバウンス回路はありません。 」 16 ページの式 3 の後に以下の文を追加： 「CSS の最大値は 50nF です。」 2 ページの「ピンの説明」で、SS1、SS2 ピンに以下の説明を追加： 「CSS の最大値は 50nF です。」 2011/10/07 FN6676.5 8 ページの「絶対最大定格」で、以下を： 「PHASE1/2(GND 基準 ) ....-0.3V ～ +33V」 以下に変更： 「PHASE1/2(GND 基準 ) .....-7V (<10ns) /-0.3V (DC) ～ +33V」 2011/09/14 FN6676.4 2011/08/09 2011/04/05 3 ページの「ピンの説明」の「SYNCIN」で、 「内部スイッチング周波数は、SYNCIN ピンに印加する外部 SYNC 周波数よりも 20% 低く設定してください。」を「SYNCIN ピンに印加する外部 SYNC 周波数は、内部スイッチン グ周波数の 2.4 倍以上にする必要があります。」に変更 8 ページの PARAMETER の名称を「Syncronization Frequency」から「Switching Frequency」に変更 FN6676.3 新しいデータシート・テンプレートに変更 法務部門の指示により、1 ページ下部のインターシル商標文を更新 2 ページの「ピンの説明」のピン 11 (VCC) の説明で、「内蔵の 5V リニアレギュレータの出力。4.7µF 以上のセ ラミック・コンデンサで PGND に対してデカップリングしてください。」の後に以下の文を追加 「このピンは ISL85033 の内部バイアス用だけに使用されます (10mA を超える電流には対応していません )。」 8 ページの「絶対最大定格」で、「5.5」をすべて「5.9」に変更 2010/10/15 FN6676.2 3 ページの「SYNCIN」の表で、「ピンの説明」の説明に以下の文を追加 「内部スイッチング周波数は、SYNCIN ピンに印加する外部 SYNC 周波数よりも 20% 低く設定してください。」 18 ページの「外部同期制御」に以下の文を追加：「各出力のスイッチング周波数は、SYNCIN 周波数の 1/2 にな ります。」 6 ページの「注文情報」で、テープ＆リールに関する備考で以下を： 「テープ＆リールは製品型番の末尾に「-T」を付加してください。リールの詳細仕様についてはテクニカル・ブ リーフ TB347 を参照してください。 」 以下に変更： 「テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様についてはテクニカル・ブ リーフ TB347 を参照してください。 」 この変更は、すべてのテープ＆リール・オプションを対象とするためです。 2010/09/14 16 ページの式 2 を以下から： R 2 x0.8V R 3 = ---------------------------------V OUT – 0.8V 以下に訂正： R 2 = V OUT – 0.8 R 3 0.8 式の前の以下の説明を： 「出力電圧プログラム抵抗 R3 は、帰還抵抗 R2 に対して選択した値と、レギュレータの必要な出力電圧 VOUT に依存します。VOUT と抵抗値の関係を式 2 に示します。R2 の値は通常、1kΩ ～ 10kΩ です。 」 以下に変更： 「出力電圧プログラム抵抗 R2 は、帰還抵抗 R3 に対して選択した値と、レギュレータの必要な出力電圧 VOUT に依存します。VOUT と抵抗値の関係を式 2 に示します。R3 の値は通常、1kΩ ～ 10kΩ です。 」 2010/06/21 FN6676.1 8 ページの「Soft-Start Charging Current」の MIN/MAX を「1.5/2.5µA」から「1.4/2.6µA」に変更 2010/06/18 FN6676.0 初版 24 FN6676.6 2012 年 2 月 23 日 ISL85033 製品 インターシルは、高性能アナログ半導体の設計、製造で世界をリードする企業です。インターシルの製品は、フラットパネ ルディスプレイ、携帯電話、ハンドヘルド製品、ノートブックの分野で特に急速な成長を遂げている市場向けに開発されて います。インターシルの製品ファミリは、パワーマネジメントおよびアナログ信号処理向けに開発されています。製品ファ ミリの詳細は、www.intersil.com/products をご覧ください。 アプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内のそれぞれの製品情報ページを参照してください。 ISL85033 本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。 信頼性に関するデータは http://rel.intersil.com/reports/search.php を参照してください。 そのほかの製品については www.intersil.com/product_tree/ を参照してください。 インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、 ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。 インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会 社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。 インターシルの会社概要については www.intersil.com をご覧ください。 25 FN6676.6 2012 年 2 月 23 日 ISL85033 パッケージ寸法図 L28.4x4 28 LEAD THIN QUAD FLAT NO-LEAD PLASTIC PACKAGE Rev 0, 9/06 4 .00 A 2 .50 PIN #1 INDEX AREA CHAMFER 0 .400 X 45° 0 .40 22 28 1 0 .40 15 3 .20 2 .50 4 .00 21 0 .4 x 6 = 2.40 REF B PIN 1 INDEX AREA 7 0 .10 2X 14 8 0 .20 ±0 .05 0 .10 M C A B 0 .4 x 6 = 2 .40 REF 上面図 3 .20 底面図 SEE DETAIL X'' 0 .10 C (3 .20) C PACKAGE BOUNDARY MAX.0 .80 SEATING PLANE (28X 0 .20) 0 .00 - 0 .05 0 .20 REF 0 .08 C (3 .20) (2 .50) 側面図 (0 .40) C 0 .20 REF (0 .40) 5 0 ~ 0 .05 (2 .50) (28X 0 .60) "X" の詳細 推奨ランドパターンの例 NOTE： 1. 優先単位はミリメートルです。 ( ) 内の寸法は参考値です。 2. 特記のない限り、公差は DECIMAL ±0.05 です。 角度公差は ±2° です。 3. 寸法と公差は AMSE Y14.5m-1994 に従っています。 4. 底面の 1 ピン ID は図のとおりダイパッドの面取りです。 5. タイバー ( 示されている場合 ) は非機能性です。 26 FN6676.6 2012 年 2 月 23 日