日本語

DATASHEET
広 VIN 範囲、1A 同期整流型降圧レギュレータ
ISL85410
特長
ISL85410 は、入力電圧範囲 3V ～ 40V の 1A 同期整流型降圧
レギュレータです。使いやすく、高効率で、部品点数を低減
できるので、さまざまなアプリケーションに適しています。
• 広い入力電圧範囲：3V ～ 40V
ISL85410はハイサイドおよびローサイドNチャネルMOSFET
を内蔵し、軽負荷時の効率向上のためのパルス周波数変調
(PFM) モードを備えています。強制 PWM モードが必要な場
合には、PFM モードはディスエーブルになります。ISL85410
はデフォルトのスイッチング周波数500kHzで動作しますが、
外付けの抵抗を使用してスイッチング周波数を 300kHz ～
2MHz に設定することもできます。ISL85410 では、内蔵補償
回路、外付け補償回路のどちらでも使用できます。N チャネ
ル MOSFET の内蔵および内蔵補償回路を使用する選択肢に
より、最小限の外付け部品で回路を構成して、部品点数削
減、設計の簡素化を図ることができます。
• ハイサイドおよびローサイド N チャネル MOSFET を内蔵
ISL85410 は優れた性能をもつとともに、広い入力電圧範囲
と、少ない部品点数で回路を構成できる特長を生かして、さ
まざまなアプリケーション向けに使いやすいソリューショ
ンを提供します。高電圧の産業用機器アプリケーション向け
に堅牢性の高い設計を可能にするとともに、バッテリ動作の
デバイスに適した高効率ソリューションを提供します。
アプリケーション
ISL85410 は小型の 4mmx3mm 鉛フリー DFN プラスチック・
パッケージで提供され、動作温度範囲は-40℃～+125℃です。
• クラウドインフラ
• 高効率同期整流型レギュレータ
• 外付け補償回路不要
• 軽負荷時、PFM モードまたは強制 PWM モードを選択可能
• 内蔵の 500kHz 固定のスイッチング周波数または 300kHz
～ 2MHz に設定可能なスイッチング周波数
• 最大 1A の連続出力電流
• 内蔵ソフトスタート回路または外付けソフトスタート回
路を選択可能
• 最小限の外付け部品で回路を構成
• パワーグッド機能およびイネーブル機能
• 産業用制御機器
• 医療機器
• 携帯用計測器
• 分散型電源
関連ドキュメント
• AN1905「ISL85410EVAL1Z, ISL85418EVAL1Z Wide VIN
1A, 800mA Synchronous Buck Regulator」を参照してくだ
さい。
• AN1908「ISL85410DEMO1Z, ISL85418DEMO1Z Wide VIN 1A,
800mA Synchronous Buck Regulator」を参照してください。
100
95
90
2
CBOOT
100nF
CVIN
10µF
VOUT
COUT
10µF
L1
22µH
SS
FS
SYNC
COMP
3
BOOT
FB
4
VIN
5
PHASE
6
12
11
R2
10
GND
9
VCC
PG
PGND
EN
R3
CVCC
1µF
CFB
EFFICIENCY (%)
1
85
80
70
図 1. アプリケーション回路例
2015 年 3 月 12 日
FN8375.5
1
VIN = 24V
65
VIN = 12V
60
55
INTERNAL DEFAULT PARAMETER SELECTION
VIN = 15V VIN = 5V
75
50
0
VIN = 33V
0.1
0.2
0.3
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
0.9
1.0
図 2. 効率 vs 負荷電流、PFM、VOUT = 3.3V
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Copyright Intersil Americas LLC 2013, 2014, 2015. All Rights Reserved
Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL85410
目次
アプリケーション回路例............................................................................................................................................................. 4
絶対最大定格............................................................................................................................................................................... 6
温度情報...................................................................................................................................................................................... 6
推奨動作条件............................................................................................................................................................................... 6
電気的特性 .................................................................................................................................................................................. 6
効率曲線...................................................................................................................................................................................... 8
測定結果.................................................................................................................................................................................... 10
詳細説明.................................................................................................................................................................................... 14
パワーオン・リセット ......................................................................................................................................................... 14
ソフトスタート .................................................................................................................................................................... 14
パワーグッド........................................................................................................................................................................ 14
PWM 制御方式 ..................................................................................................................................................................... 14
軽負荷時の動作 .................................................................................................................................................................... 15
出力電圧の選択 .................................................................................................................................................................... 15
保護機能.................................................................................................................................................................................... 15
過電流保護 ........................................................................................................................................................................... 15
逆電流保護 ........................................................................................................................................................................... 16
過熱保護 ............................................................................................................................................................................... 16
ブートストラップ・アンダーボルテージ保護 ..................................................................................................................... 16
アプリケーション・ガイドライン ............................................................................................................................................ 16
設計の簡素化........................................................................................................................................................................ 16
動作周波数 ........................................................................................................................................................................... 16
外部同期調整........................................................................................................................................................................ 16
出力インダクタの選択 ......................................................................................................................................................... 16
降圧レギュレータの出力コンデンサの選択 ......................................................................................................................... 17
ループ補償の設計................................................................................................................................................................. 17
レイアウトに関する考慮事項............................................................................................................................................... 18
改訂履歴.................................................................................................................................................................................... 20
インターシルについて .............................................................................................................................................................. 20
パッケージ寸法図 ..................................................................................................................................................................... 21
2
FN8375.5
2015 年 3 月 12 日
ISL85410
ピン配置
ISL85410
(12 LD 4X3 DFN)
TOP VIEW
12 FS
SS 1
SYNC 2
11 COMP
BOOT 3
10 FB
VIN 4
9
VCC
PHASE 5
8
PG
PGND 6
7
EN
GND
ピンの説明
ピン番号
ピン名称
1
SS
ピンの説明
2
SYNC
同期信号入力および軽負荷動作モード選択入力。PWM モードに設定するには、SYNC ピンに
High レベルを与えるか VCC に接続します。PFM モードに設定するには、SYNC ピンに Low レ
ベルを与えるかグラウンドに接続します。Low レベルに設定することにより、PFM モードまた
は PWM モードを自動的に選択できるようになります。SYNC ピンに外部クロックを与えると
立ち上がりエッジをトリガとして外部同期が行われます。同期信号の周波数は、設定される IC
の周波数より高くする必要があります。SYNC ピンが開放のときにステートが不定にならない
ように、5M のプルダウン抵抗が内蔵されています。
3
BOOT
パワー MOSFET ゲートドライバ用のフローティング・ブートストラップ電源ピン。ブートスト
ラップ・コンデンサは、内蔵 N チャネル MOSFET をターンオンするのに必要な充電を行いま
す。このピンと PHASE の間に 100nF 外付けコンデンサを接続してください。
4
VIN
レギュレータのパワー段用およびバイアス電圧を供給する内蔵リニア・レギュレータ用の入力
電源。デカップリング用に 4.7µF 以上のセラミック・コンデンサを IC の近くに配置し、VIN と
GND の間に接続してください。
5
PHASE
スイッチ・ノード出力。スイッチング FET に接続されており、外付け出力インダクタをこのピ
ンに接続します。
6
PGND
電源グラウンド。システムのグラウンド層に直接接続してください。
7
EN
レギュレータのイネーブル入力。このピンをグラウンドにプルダウンすると、レギュレータと
バイアス電圧を供給する LDO はオフになります。このピンの電圧が 1V を上回ると、チップは
イネーブルになります。自動的にスタートアップするには、このピンを VIN に接続します。
LDO は EN 電圧で制御されるので、EN ピンを VCC に接続しないでください。
8
PG
オープン・ドレイン出力のパワーグッド信号です。出力電圧がレギュレーション・リミットよ
り低いときとソフトスタート期間中は Low になります。プルアップ抵抗 5M を内蔵していま
す。
9
VCC
バイアス電圧を供給する内蔵 5V リニア・レギュレータの出力。1µF のセラミック・コンデンサ
で PGND に対してデカップリングしてください。
10
FB
レギュレータの帰還ピン。FB は電圧ループ誤差アンプの反転入力です。COMP は誤差アンプ
の出力です。出力電圧は、FB に接続された外付け抵抗分圧回路によって設定されます。また、
PWM レギュレータのパワーグッドおよびアンダーボルテージ・ロックアウト (UVLO) 回路で
は、FB を使用してレギュレータの出力電圧をモニタリングします。
11
COMP
COMP は誤差アンプの出力です。COMP ピンを VCC に接続すると、内蔵補償回路を使用しま
す。COMP ピンからグラウンドに RC 回路を接続した場合のみ、外付け補償回路が使用されま
す。詳細は、17 ページの「ループ補償の設計」を参照してください。
12
FS
スイッチング周波数設定ピン。スイッチング周波数を 500kHz に設定するには、VCC に接続し
てください。スイッチング周波数を 300kHz ～ 2MHz に設定するには、グラウンドとの間に抵
抗を接続してください。
EPAD
GND
SS ピンで、出力のソフトスタートのランプ時間を調整します。SS ピンとグラウンドの間の
1 つのコンデンサで出力のランプレートが決まります。ソフトスタートの詳細は、14 ページの
「ソフトスタート」を参照してください。SS ピンを VCC に接続すると、2ms の内蔵ソフトス
タート回路が使用されます。
3
シグナル・グラウンド。少なくとも 5 つのビアを介して実装基板のグラウンド層に接続します。
すべての電圧レベルが、このピンを基準に測定されています。エキスポーズド・パッドを開放
のままにしないでください。
FN8375.5
2015 年 3 月 12 日
ISL85410
アプリケーション回路例
1
2
3
CBOOT
100nF
CVIN
10µF
5
VOUT
L1
22µH
COUT
10µF
4
6
SS
FS
COMP
SYNC
12
11
R2
CFB
10
BOOT
FB
GND
VIN
9
VCC
PHASE
R3
CVCC
1µF
PG
PGND
EN
図 3. 内蔵デフォルト回路を使用した回路例
1
CSS
SS
FS
2
COMP
SYNC
3
CBOOT
100nF
CVIN
10µF
5
VOUT
COUT
10µF
4
L1
22µH
6
12
RFS
11
R2
CFB
10
BOOT
FB
GND
VIN
PHASE
PGND
9
VCC
R3
CVCC
1µF
PG
RCOMP
EN
CCOMP
図 4. ユーザー設定パラメータを使用した回路例
表 1. 外付け部品選択一覧
NOTE：
1. FS を Vcc に接続
4
FN8375.5
2015 年 3 月 12 日
ISL85410
VIN
PG
EN
SS
機能ブロック図
FB
POWER
GOOD
LOGIC
5M
VCC
BIAS
LDO
EN/SOFT
START
FB
FAULT
LOGIC
600mV VREF
FS
SYNC
500mV/A
Current Sense
OSCILLATOR
5M
PWM/PFM
SELECT LOGIC
PFM
CURRENT
SET
FB
BOOT
GATE
DRIVE
AND
PWM DEADTIME
PWM
s Q
R Q
Zero Current
Detection
PHASE
PGND
450mV/T Slope
Compensation
(PWM only)
gm
150k
PACKAGE
PADDLE
COMP
GND
Internal
54pF Compensation
Internal = 50µA/V
External = 230µA/V
注文情報
製品型番
(Note 2、3、4)
製品
マーキング
ISL85410FRZ
5410
ISL85410EVAL1Z
評価用ボード
温度範囲
(℃)
-40 ～ +125
パッケージ
( 鉛フリー )
12 Ld DFN
パッケージ
の外形図
L12.4x3
NOTE：
2. テープ＆リールは製品型番の末尾に「T」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel
Specification for Integrated Circuit (TB347)」を参照してください。
3. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、
端子には亜鉛 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・
ハンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応
し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
4. 吸湿性レベル (MSL) については ISL85410 のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリーフ
「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (TB363)」を参照してください。
5
FN8375.5
2015 年 3 月 12 日
ISL85410
絶対最大定格
温度情報
VIN ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +43V
PHASE ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ VIN+0.3V (DC)
PHASE ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-2V ～ +44V (20ns)
EN ～ GND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +43V
BOOT ～ PHASE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +5.5V
COMP、FS、PG、SYNC、SS、VCC (GND 基準 ) . . . -0.3V ～ +5.9V
FB ～ GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +2.95V
ESD 定格
人体モデル (JESD22-A114 に従ってテスト済み ) . . . . . . . . . . . .2kV
デバイス帯電モデル (JESD22-C101E に従ってテスト済み ) . 1.5kV
ラッチアップ定格 (JESD-78A; Class 2, Level A に従って
テスト済み ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100mA
熱抵抗
JA ( ℃ /W) JC ( ℃ /W)
DFN パッケージ (Note 5、6) . . . . . . . . . . .
42
4.5
ジャンクション最高温度 ( プラスチック・パッケージ ) . . . +150 ℃
最大保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-65 ℃～ +150 ℃
周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +125 ℃
動作時の接合温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +125 ℃
鉛フリー・リフロープロファイル . . . . . . 以下の URL を参照
http://www.intersil.com/pbfree/Pb-FreeReflow.asp
推奨動作条件
温度 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +125°C
電源電圧 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3V ～ 40V
注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影
響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
NOTE：
5. JA はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニ
カル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。
6. JC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
電気的特性 特記のない限り、TA = -40 ℃～ +125 ℃、VIN = 3V ～ 40V。代表値は TA = +25 ℃における値です。太字のリミット値は接合
温度範囲である -40 ℃～ +125°C に対して適用されます。
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
(Note 9)
TYP
MAX
(Note 9)
UNITS
SUPPLY VOLTAGE
VIN Voltage Range
VIN
VIN Quiescent Supply Current
IQ
VFB = 0.7V, SYNC = 0V, fSW = VCC
3
VIN Shutdown Supply Current
ISD
EN = 0V, VIN = 40V (Note 7)
VCC Voltage
VCC
VIN = 6V, IOUT = 0 to 10mA
40
80
4.5
V
µA
2
4
µA
5.1
5.7
V
2.75
2.95
V
POWER-ON RESET
VCC POR Threshold
Rising edge
Falling edge
2.35
2.6
V
FS pin = VCC
430
500
570
Resistor from FS pin to GND = 340kΩ
240
300
360
OSCILLATOR
Nominal Switching Frequency
fSW
kHz
kHz
Resistor from FS pin to GND = 32.4kΩ
2000
kHz
Minimum Off-Time
tOFF
VIN = 3V
150
ns
Minimum On-Time
tON
(Note 10)
90
ns
VFS
RFS = 100kΩ
FS Voltage
Synchronization Frequency
SYNC
0.39
0.4
300
SYNC Pulse Width
0.41
V
2000
kHz
100
ns
ERROR AMPLIFIER
Error Amplifier Transconductance Gain
gm
External compensation
165
Internal compensation
6
µA/V
µA/V
1
150
nA
0.46
0.5
0.54
V/A
TA = -40°C to +85°C
0.590
0.599
0.606
V
TA = -40°C to +125°C
0.590
0.599
0.607
V
RT
FB Voltage
295
50
VFB = 0.6V
FB Leakage Current
Current Sense Amplifier Gain
230
FN8375.5
2015 年 3 月 12 日
ISL85410
電気的特性 特記のない限り、TA = -40 ℃～ +125 ℃、VIN = 3V ～ 40V。代表値は TA = +25 ℃における値です。太字のリミット値は接合
温度範囲である -40 ℃～ +125°C に対して適用されます。( 続き )
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
(Note 9)
TYP
MAX
(Note 9)
UNITS
90
94
%
POWER-GOOD
Lower PG Threshold - VFB Rising
Lower PG Threshold - VFB Falling
82.5
Upper PG Threshold - VFB Rising
86
116.5
Upper PG Threshold - VFB Falling
107
%
120
%
112
%
PG Propagation Delay
Percentage of the soft-start time
10
%
PG Low Voltage
ISINK = 3mA, EN = VCC, VFB = 0V
0.05
0.3
4.2
5.5
6.5
µA
1.5
2.4
3.4
ms
V
TRACKING AND SOFT-START
Soft-Start Charging Current
ISS
Internal Soft-Start Ramp Time
EN/SS = VCC
FAULT PROTECTION
Thermal Shutdown Temperature
TSD
Rising threshold
150
THYS
Hysteresis
°C
20
°C
Current Limit Blanking Time
tOCON
17
Clock
pulses
Overcurrent and Auto Restart Period
tOCOFF
8
SS cycle
Positive Peak Current Limit
IPLIMIT
PFM Peak Current Limit
IPK_PFM
1.3
1.5
1.7
A
0.34
0.4
0.5
A
-0.67
-0.6
-0.53
A
IPHASE = 100mA, VCC = 5V
250
350
mΩ
IPHASE = 100mA, VCC = 5V
90
130
mΩ
300
nA
(Note 8)
Zero Cross Threshold
15
Negative Current Limit
INLIMIT
(Note 8)
mA
POWER MOSFET
High-side
RHDS
Low-side
RLDS
PHASE Leakage Current
EN = PHASE = 0V
PHASE Rise Time
tRISE
VIN = 40V
10
ns
1
V
EN/SYNC
Input Threshold
Falling edge, logic low
EN Logic Input Leakage Current
EN = 0V/40V
0.4
Rising edge, logic high
SYNC Logic Input Leakage Current
1.2
-0.5
1.4
V
0.5
µA
SYNC = 0V
10
100
nA
SYNC = 5V
1.0
1.55
µA
NOTES:
7. テスト条件：VIN = 40V、FB は強制的にレギュレーション・ポイント (0.6V) を超過、スイッチングなし、パワー MOSFET ゲート充電電
流は除外。
8. 電流検出アンプのゲインテストおよび電流検出アンプの出力テスト (IL = 0A) に基づいて定められています。
9. MIN パラメータと MAX パラメータは、特記のない限り +25 ℃で全数試験を行っています。温度のリミット値は特性評価によって定めら
れたものであり、製造時テストは行われていません。
10. Minimum On-Time はループ安定性の維持に必要なパラメータです。
7
FN8375.5
2015 年 3 月 12 日
ISL85410
効率曲線
FSW = 500kHz、TA = +25 ℃
100
100
95
95
90
90
VIN = 24V
VIN = 15V
EFFICIENCY (%)
EFFICIENCY (%)
85
80
VIN = 33V
75
70
65
75
70
55
55
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
50
1.0
VIN = 33V
65
60
0
0
0.1
0.2
0.3
OUTPUT LOAD (A)
図 5. 効率 vs 負荷電流、PFM、VOUT = 12V
100
85
EFFICIENCY (%)
EFFICIENCY (%)
90
85
VIN = 15V
75
70
65
80
55
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
50
1.0
0
0.1
0.2
0.3
95
95
90
90
85
85
EFFICIENCY (%)
EFFICIENCY (%)
100
80
VIN = 15V VIN = 5V
VIN = 24V
65
55
50
0
VIN = 12V
0.2
0.6
0.7
0.8
0.9
1.0
VIN = 12V
VIN = 5V
80
VIN = 15V
75
VIN = 33V
70
65
VIN = 24V
60
55
VIN = 33V
0.1
0.5
図 8. 効率 vs 負荷電流、PWM、VOUT = 5V、L1 = 30µH
100
60
0.4
OUTPUT LOAD (A)
図 7. 効率 vs 負荷電流、PFM、VOUT = 5V、L1 = 30µH
70
VIN = 15V
VIN = 24V
OUTPUT LOAD (A)
75
VIN = 6V
65
55
0.1
1.0
70
60
0
0.9
75
60
50
VIN = 12V
95
VIN = 6V
VIN = 24V
0.8
図 6. 効率 vs 負荷電流、PWM、VOUT = 12V
90
80
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
100
VIN = 12V
95
VIN = 15V
80
60
50
VIN = 24V
85
0.3
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
図 9. 効率 vs 負荷電流、PFM、VOUT = 3.3V
8
0.9
1.0
50
0
0.1
0.2
0.3
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
0.9
1.0
図 10. 効率 vs 負荷電流、PWM、VOUT = 3.3V
FN8375.5
2015 年 3 月 12 日
ISL85410
効率曲線
FSW = 500kHz、TA = +25 ℃ ( 続き )
100
100
95
VIN = 5V
90
85
EFFICIENCY (%)
EFFICIENCY (%)
90
80
VIN = 15V
75
70
VIN = 33V
65
VIN = 24V
60
VIN = 5V
85
80
75
70
VIN = 15V
65
60
VIN = 24V
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
50
1.0
0
0.1
0.2
0.3
5.004
0.6
0.7
0.8
0.9
1.0
5.030
5.003
5.025
VIN = 6V
VIN = 12V
5.001
OUTPUT VOLTAGE (V)
5.002
OUTPUT VOLTAGE (V)
0.5
図 12. 効率 vs 負荷電流、PWM、VOUT = 1.8V
図 11. 効率 vs 負荷電流、PFM、VOUT = 1.8V
5.000
4.999
4.998
4.997
VIN = 15V
4.996
VIN = 24V
4.995
4.993
0
0.1
0.2
0.3
VIN = 6V
5.020
VIN = 12V
5.015
5.010
5.005
VIN = 15V
5.000
4.995
4.994
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
0.9
4.990
1.0
VIN = 24V
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
0.9
1.0
OUTPUT LOAD (A)
図 14. VOUT レギュレーション vs 負荷電流、
PFM、VOUT = 5V、L1 = 30µH
図 13. 効率 vs 負荷電流、PWM、VOUT = 5V、L1 = 30µH
3.345
3.326
VIN = 5V
VIN = 5V
3.325
3.340
3.324
OUTPUT VOLTAGE (V)
VIN = 12V
3.323
3.322
3.321
VIN = 15V
3.320
3.319
VIN = 24V
3.318
3.317
3.316
0.4
OUTPUT LOAD (A)
OUTPUT LOAD (A)
OUTPUT VOLTAGE (V)
VIN = 33V
55
55
50
VIN = 12V
95
VIN = 12V
VIN = 12V
3.335
3.330
VIN = 33V
3.320
VIN = 33V
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
OUTPUT LOAD (A)
図 15. VOUT レギュレーション vs 負荷電流、PWM、VOUT = 3.3V
9
VIN = 15V
3.325
3.315
VIN = 24V
0
0.1
0.2
0.3
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
図 16. VOUT レギュレーション vs 負荷電流、PFM、VOUT = 3.3V
FN8375.5
2015 年 3 月 12 日
ISL85410
効率曲線
FSW = 500kHz、TA = +25 ℃ ( 続き )
1.810
1.809
1.816
OUTPUT VOLTAGE (V)
VIN = 12V
1.808
OUTPUT VOLTAGE (V)
1.818
VIN = 5V
VIN = 15V
1.807
1.806
1.805
1.804
VIN = 33V
1.803
VIN = 24V
1.802
1.812
VIN = 12V
1.810
VIN = 15V
1.808
1.806
1.804
VIN = 33V
1.802
1.801
1.800
VIN = 5V
1.814
0
0.1
0.2
0.3
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
0.9
1.0
図 17. VOUT レギュレーション vs 負荷電流、PWM、VOUT = 1.8V
測定結果
1.800
0
0.1
0.2
0.3
VIN = 24V
0.4 0.5 0.6 0.7
OUTPUT LOAD (A)
0.8
0.9
1.0
図 18. VOUT レギュレーション vs 負荷電流、PFM、VOUT = 1.8V
FSW = 500kHz、VIN = 24V、VOUT = 3.3V、TA = +25 ℃
LX 20V/DIV
LX 20V/DIV
VOUT 2V/DIV
VOUT 2V/DIV
EN 20V/DIV
EN 20V/DIV
PG 2V/DIV
PG 2V/DIV
5ms/DIV
5ms/DIV
図 19. 無負荷時のスタートアップ、PFM
図 20. 無負荷時のスタートアップ、PWM
LX 20V/DIV
LX 20V/DIV
VOUT 2V/DIV
VOUT 2V/DIV
EN 20V/DIV
EN 20V/DIV
PG 2V/DIV
PG 2V/DIV
100ms/DIV
100ms/DIV
図 21. 無負荷時のシャットダウン、PFM
図 22. 無負荷時のシャットダウン、PWM
10
FN8375.5
2015 年 3 月 12 日
ISL85410
測定結果
FSW = 500kHz、VIN = 24V、VOUT = 3.3V、TA = +25 ℃ ( 続き )
LX 20V/DIV
LX 20V/DIV
VOUT 2V/DIV
VOUT 2V/DIV
IL 500mA/DIV
IL 500mA/DIV
PG 2V/DIV
PG 2V/DIV
5ms/DIV
200µs/DIV
図 23. 1A 負荷時のスタートアップ、PWM
図 24. 1A 負荷時のシャットダウン、PWM
LX 20V/DIV
LX 20V/DIV
VOUT 2V/DIV
VOUT 2V/DIV
IL 500mA/DIV
IL 500mA/DIV
PG 2V/DIV
PG 2V/DIV
5ms/DIV
200µs/DIV
図 25. 1A 負荷時のスタートアップ、PFM
図 26. 1A 負荷時のシャットダウン、PFM
LX 5V/DIV
LX 5V/DIV
5ns/DIV
5ns/DIV
図 27. 無負荷時のジッタ、PWM
図 28. 1A 負荷時のジッタ、PWM
11
FN8375.5
2015 年 3 月 12 日
ISL85410
測定結果
FSW = 500kHz、VIN = 24V、VOUT = 3.3V、TA = +25 ℃ ( 続き )
LX 20V/DIV
LX 20V/DIV
VOUT 20mV/DIV
VOUT 20mV/DIV
IL 20mA/DIV
IL 20mA/DIV
10ms/DIV
1µs/DIV
図 29. 無負荷時の定常状態動作、PFM
図 30. 無負荷時の定常状態動作、PWM
LX 20V/DIV
LX 20V/DIV
VOUT 20mV/DIV
VOUT 50mV/DIV
IL 1A/DIV
IL 200mA/DIV
1µs/DIV
10µs/DIV
図 31. 1A 負荷時の定常状態動作、PWM
図 32. 20mA 軽負荷動作、PFM
LX 20V/DIV
VOUT 100mV/DIV
VOUT 10mV/DIV
IL 200mA/DIV
IL 1A/DIV
1µs/DIV
200µs/DIV
図 33. 20mA 軽負荷動作、PWM
図 34. 負荷過渡応答、PFM
12
FN8375.5
2015 年 3 月 12 日
ISL85410
測定結果
FSW = 500kHz、VIN = 24V、VOUT = 3.3V、TA = +25 ℃ ( 続き )
LX 20V/DIV
VOUT 100mV/DIV
VOUT 20mV/DIV
IL 1A/DIV
IL 1A/DIV
200µs/DIV
10µs/DIV
図 35. 負荷過渡応答、PWM
図 36. PFM モードから PWM モードへの切り替わり
LX 20V/DIV
LX 20V/DIV
VOUT 2V/DIV
VOUT 2V/DIV
IL 1A/DIV
IL 1A/DIV
PG 2V/DIV
PG 2V/DIV
10ms/DIV
50µs/DIV
図 38. 過電流保護ヒカップモード動作、PWM
図 37. 過電流保護動作、PWM
LX 20V/DIV
LX 20V/DIV
VOUT 5V/DIV
SYNC 2V/DIV
IL 1A/DIV
PG 2V/DIV
200ns/DIV
20µs/DIV
図 39. 1A 負荷時の同期信号、PWM
図 40. 逆電流保護動作、PWM
13
FN8375.5
2015 年 3 月 12 日
ISL85410
測定結果
FSW = 500kHz、VIN = 24V、VOUT = 3.3V、TA = +25 ℃ ( 続き )
LX 20V/DIV
VOUT 5V/DIV
VOUT 2V/DIV
IL 500mA/DIV
PG 2V/DIV
PG 2V/DIV
200µs/DIV
500µs/DIV
図 42. 過熱保護動作、PWM
図 41. 逆電流保護動作からの回復、PWM
詳細説明
パワーグッド
ISL85410 は、同期整流型降圧 PWM コントローラと内蔵パ
ワースイッチを組み合わせたものです。降圧コントローラは
内蔵しているハイサイドおよびローサイド N チャネル
MOSFET を駆動し、最大 1A の負荷電流を供給します。この
降圧レギュレータは、レギュレートされていない+3V～+40V
の DC ソース ( バッテリなど ) で動作します。内蔵 LDO は、
IC の低圧回路にバイアス電圧を供給します。
パワーグッド (PG) は、降圧レギュレータの出力電圧を、FB
ピンを介して継続的にモニタリングするウィンドウ・コンパ
レータのオープン・ドレイン出力です。EN が Low のときや、
降圧レギュレータのソフトスタート期間中は、PG が Low に
維持されます。ソフトスタート期間が終了すると、PG はハ
イ・インピーダンスになり、FB ピンの電圧が 6 ページの「電
気的特性」で指定された範囲内にある間はその状態が維持さ
れます。FB の電圧が指定されたウィンドウの外に出たとき
は、FB が元に戻るまで PG は Low のままになっています。
過熱フォルト発生時にも、ソフトスタートの試行によって
フォルト状態がクリアされるまで PG は強制的に Low に維持
されます。プルアップ抵抗 5M を内蔵しています。
ピーク電流モード制御を使用して、帰還ループ補償の簡素化
と入力電圧変動の除去を行います。内蔵の帰還ループ補償回
路を使用すれば、設計がさらに簡単になります。ISL85410 は
デフォルトのスイッチング周波数 500kHz で動作します。
降圧レギュレータは電流検出回路を内蔵しており、ピーク電
流制限のしきい値は通常 1.5A です。
パワーオン・リセット
ISL85410 は、入力電力を受け取ると自動的に初期化を行い
ます。また、EN ピンの状態を継続的にモニタリングします。
EN の電圧がロジックの立ち上がりスレッショルドより低い
状態にあるとき、IC はシャットダウン状態で、VIN 電源か
らの消費電流は通常 2µA です。EN の電圧がロジックの立ち
上がりスレッショルドを超えると、レギュレータはバイアス
電圧供給用 LDO をイネーブルにし、VCC ピンの電圧モニタ
リングを開始します。VCC の電圧が立ち上がり POR スレッ
ショルドを超えると、コントローラはスイッチング・レギュ
レータの回路を初期化します。VCC が立ち上がり POR ス
レッショルドを超えるまでは、コントローラによってスイッ
チング・レギュレータは動作が禁止されています。スイッチ
ング・レギュレータの動作中に、VCC が立ち下がり POR ス
レッショルドより低下した場合は、VCC が回復するまでス
イッチング・レギュレータはシャットダウンされたままにな
ります。
ソフトスタート
大きな突入電流が流れないように、スタートアップ時 VOUT
は最終値のレギュレーション電圧まで徐々に増加します。ソ
フトスタート時間は SS ピンの接続で決まります。SS ピンを
VCC に接続すると、ソフトスタートに 2ms の内蔵タイマが
使用されます。他のソフトスタート時間にする場合は、単純
に、SS ピンとグラウンドの間にコンデンサを 1 個接続して
ください。この場合、5.5µA の電流によって SS の電圧は上
昇します。FB ピンの電圧は、600mV の基準電圧レベルに達
するまでこのランプ電圧に追従します。このときのソフトス
タート時間は、式 1 で表されます。
Time  ms  = C  nF  0.109
（式 1）
14
PWM 制御方式
ISL85410 は、高速負荷応答とパルスごとの電流制限を実現す
るために、5 ページの「機能ブロック図」に示すようにピー
ク電流モードのパルス幅変調 (PWM) 制御を採用しています。
電流ループは、電流検出回路、傾き補償ランプ、PWM コン
パレータ、発振器、ラッチで構成されています。電流検出ア
ンプのトランス・レジスタンスは通常 500mV/A で、傾き補
償のスルーレート Se は通常 450mV/T です。ここで、T はス
イッチング・サイクルの周期です。電流ループの制御基準に
は誤差アンプの出力 (VCOMP) を使用しています。
クロックパルスが PWM ラッチをセットし上側の FET がオン
になると PWM サイクルが始まります。上側の FET とインダ
クタを流れる電流が一定の比率で増加します。この電流は検
出された後に電圧 (VCSA) に変換されて、傾き補償信号との和
がとられます。合わさった信号は VCOMP と比較され、VCOMP
に等しくなるとラッチがリセットされます。ラッチがリセッ
トされると上側の FET がオフになり、下側の FET がオンにな
ります。そして、インダクタを流れる電流が一定の比率で減
少します。クロック信号によって次の PWM サイクルが開始
されるまで、下側の FET はオンのままです。図 44 に PWM 動
作時の動作波形例を示します。点線の波形は電流検出信号と
傾き補償信号の和を表しています。
誤差アンプによってVCOMPとインダクタを流れる出力電流
が変化するにつれて、出力電圧はレギュレートされます。誤
差アンプはトランスコンダクタンス・アンプで、その出力
(COMP) を RC 直列回路を介してグラウンドに接続します。
COMP ピンを VCC に接続すると、誤差アンプの出力は内蔵
の RC 回路 (150k/54pF) を介してグラウンドに接続されます。
また、トランスコンダクタンスは、COMP ピンを VCC に接
続したとき 50µA/V に対して、外付け RC 回路使用時は
230µA/V です。誤差アンプの非反転入力は内部で 600mV 基
準電圧に接続されています。誤差アンプの反転入力は FB ピ
ンを介して出力電圧に接続されており、また FB につながっ
ている抵抗分圧回路にも接続されています。
FN8375.5
2015 年 3 月 12 日
ISL85410
PWM
DCM
PULSE SKIP
PWM
DCM
CLOCK
8 CYCLES
IL
LOAD CURRENT
0
VOUT
図 43. 電流不連続モード動作波形
VCOMP
によって、FB の電圧が 600mV の基準電圧レベルから 1% 低
下すると、コンバータは強制的に PWM モード動作に戻され
ます。
VCSA
出力電圧の選択
レギュレータの出力電圧は、内部基準電圧に基づいて VOUT
を調整する外付け抵抗分圧回路を使用して容易に設定でき
ます。調整された電圧は、誤差アンプの反転入力に印加され
ます ( 図 45 参照 )。
DUTY
CYCLE
IL
出力電圧設定抵抗 R3 は、帰還抵抗 R2 に対して選択した値
と、レギュレータの必要な出力電圧 VOUT に依存します。
VOUT と抵抗値の関係を式 3 に示します。
VOUT
R 2 x0.6V
R 3 = ---------------------------------V OUT – 0.6V
軽負荷時の動作
軽負荷時、コンバータの効率はパルス周波数変調 (PFM) を使
用して改善できます。SYNCピンをグラウンドに接続すると、
コントローラは負荷電流が小さいとき自動的に PFM モード
で動作します。電流不連続モード (DCM) の動作を図 43 に示
します。インダクタ電流が 8 サイクル連続してゼロを下回る
と、IC は電流不連続モードに移行します。これは、負荷電
流がインダクタのピーク・ツー・ピーク・リップル電流の
1/2 に等しく、次の式 2 で設定できることに対応します。
V OUT  1 – D 
I OUT = ----------------------------------2LF s
必要な出力電圧が 0.6V の場合は、R3 は実装しないで、R2 を
0Ω にします。
VOUT
FB
EA
PFM モードで動作している間、レギュレータは出力電圧を
単純なコンパレータ 1 個と FET のパルス電流で制御します。
コンパレータは、FB の電圧が 600mV の基準電圧レベルと等
しくなると信号を出します。その時点からレギュレータはパ
ルス電流を流し始め、FB の電圧が 600mV の基準電圧レベル
より 1% だけ高くなると電流供給を止めます。パルス電流は
およそ 300mA で、コンバータの設定動作周波数と等しい周
波数で流れます。
PFM モードにおけるパルス電流の性質を利用して、
コンバー
タは負荷電流を制限することができます。負荷電流が制限値
を超えると、VOUT は減り始めます。2 番目のコンパレータ
15
R2
R3
0.6V
REFERENCE
（式 2）
ここで、D はデューティ・サイクル、FS はスイッチング周
波数、L はインダクタの値、IOUT は出力負荷電流、VOUT は
出力電圧です。
（式 3）
+
-
図 44. PWM 動作波形
図 45. 外付け抵抗分圧回路
保護機能
ISL85410 には、過電流、逆電流および過熱に対する保護機
能があります。保護回路は自動的に動作します。
過電流保護
PWM のオン時間中は、上側の FET を流れる電流がモニタリ
ングされ、ピーク電流制限の公称値 1.5A と比較されます。電
流が制限値に達すると、上側の FET はオフになり、次回のス
イッチング・サイクルまでオンになりません。このようにし
て、FET のピーク電流制限は常にうまく動作しています。
過電流状態が 17 クロック・サイクル連続すると、レギュレー
タはヒカップモード・シーケンスを開始します。この場合、
2 つの FET はともにオフになり、パワーグッド信号は Low
FN8375.5
2015 年 3 月 12 日
ISL85410
になります。この状態は 8 ソフトスタート・サイクル持続
し、その後、レギュレータは通常のソフトスタート・シーケ
ンスを試行します。
アプリケーション・ガイドライン
出力のフォルト状態が持続すると、レギュレータはヒカップ
モード・シーケンスを無限に繰り返します。ソフトスタート
中に出力が短絡したとしても何の危険もありません。
ISL85410 では大部分のパラメータをユーザーが設定できま
すが、最小限の外付け部品で回路を構成する最も簡単な方法
の場合は、SS ピン、COMP ピンおよび FS ピンの設定時、内
蔵回路を使用する必要があります。また、4 ページの表 1 に
さまざまな出力電圧に対応する外付け部品選択一覧を示し
ていますので、最小限の手間で回路設計ができます。
逆電流保護
外部ソースが何らかの理由で VOUT に電流を流し込むと、外
部ソースからの電流を吸収するために、コントローラはイン
ダクタ電流を逆流させて VOUT をレギュレートしようとしま
す。外部ソースのインピーダンスが低い場合には、逆電流が
許容レベルを超えることがあり、コントローラは逆電流保護
を開始します。通常の過電流と同様に、下側の FET を流れる
電流のモニタリングをして逆電流保護を実現しています。イ
ンダクタ電流のバレー点が逆電流の制限値に達すると、下側
の FET はオフになり、上側の FET は強制的にオンになりま
す。上側の FET は、電流が順方向の電流制限値に達するか内
部クロック信号が発生するまでオフになりません。上側の
FET がオフになった時点で、下側の FET は通常動作に戻りま
す。次回のスイッチング・サイクルで電流が再び逆電流の制
限値に達すると、上側の FET は再度強制的にオンになり、電
流は順方向の電流制限値の 1/6 に制限されます。この時点で、
コントローラは 2 つの FET をともにオフにして、COMP の電
圧が通常動作に戻るのを待ちます。この期間、コントローラ
は PHASE と PGND の間に 100 の負荷抵抗を接続して出力
を放電します。逆電流保護はパルスごとに動作し、自動的に
回復します。
動作周波数
FS を VCC に接続すると、ISL85410 はデフォルトのスイッチ
ング周波数 500kHz で動作します。スイッチング周波数を
300kHz ～ 2MHz に設定するには、式 4 に示す抵抗を FS とグ
ラウンドの間に接続してください。
R FS  k  = 108.75k  t – 0.2s   1s
（式 4）
ここで、
t はスイッチング周期で、単位は µs です。
300
RFS (kΩ)
VOUT が非常に短時間で短絡すると、17 クロック・サイクル
連続の過電流状態が検出される前に、FB の電圧が急激に低
下して目標値の 5/8 を下回ることがあります。ISL85410 で
は、この状態を識別してスイッチング周波数を低下させ、FB
ピンの電圧に比例した周波数になるようにします。この結
果、いかなる状態においても (VOUT が 0V に近い状態など )、
インダクタ電流が流れないようになります。
設計の簡素化
200
100
0
500
750
1000
1250
1500
1750
2000
FS (kHz)
過熱保護
図 46. RFS vs スイッチング周波数
過熱保護は、ISL85410 のジャンクション最高温度を制限し
ます。ジャンクション温度 (TJ) が +150 ℃を超えると、2 つ
の FET はともにオフになり、コントローラは温度がおよそ
20 ℃下がるのを待ちます。この期間、パワーグッド信号は
Low になります。温度が許容範囲に入ると、コントローラは
通常のソフトスタート・シーケンスを開始します。連続動作
をさせる場合、+125 ℃のジャンクション温度定格を超えな
いようにしてください。
ブートストラップ・アンダーボルテージ保護
ブートストラップ・コンデンサの電圧が 1.8V より低下した
場合、ブートストラップ・アンダーボルテージ保護回路は下
側の FET をオンにして、400ns の間、コンデンサを再充電し
ます。この動作は、PFM モードの無負荷状態のように、長
時間スイッチングが停止している期間中に起こることがあ
ります。ドロップアウトに近い状態 (VIN が VOUT に近い状
態 ) で PWM 動作しているとき、複数のクロック・サイクル
の間、上側の FET をオンに保つことがあります。ブートス
トラップ・コンデンサが放電しないように、10 クロック・サ
イクルごとにおよそ 200ns の間、下側の FET を強制的にオン
にします。
16
外部同期調整
動作周波数は SYNC ピンに印加する最大 2MHz の外部信号
に同期させることができます。SYNC の立ち上がりエッジに
よって PHASE の立ち上がりエッジがトリガされます。正し
く同期させるには、外部信号の周波数を設定される自走周波
数より少なくとも 10% 以上高くする必要があります。
出力インダクタの選択
インダクタの値によってコンバータのリップル電流が決ま
ります。インダクタ電流を選択するには、リップル電流 I
をある程度任意に決める必要があります。妥当な設計の出発
点として、インダクタ電流リップルを最大負荷電流の 30%
に設定します。インダクタの値は式 5 で求められます。
L=
VIN - VOUT
FS x DI
x
VOUT
（式 5）
VIN
インダクタンス値を大きくすると、リップル電流は減少し
リップル電圧も低くなります。ただし、インダクタンス値が
大きくなると、コンバータの負荷過渡応答時間が短くなるこ
とがあります。インダクタの電流定格は過電流状態でも飽和
しないようにしてください。標準的な ISL85410 アプリケー
FN8375.5
2015 年 3 月 12 日
ISL85410
ションでは、インダクタの値は一般に 10µH ～ 47µH の範囲
にあります。一般的に、VOUT が高いほどインダクタンス値
を大きくする必要があります。
+
^
iin
^
Vin
降圧レギュレータの出力コンデンサの選択
ILd^ 1:D
LP
Vind^
Co
（式 6）
ここで、I はインダクタのピーク・ツー・ピーク・リップ
ル電流、FSW はスイッチング周波数、COUT は出力コンデン
サです。
Ro
Ti(S)
d^
K
Fm
+
Tv(S)
He(S)
v^comp
-Av(S)
図 47. 同期整流型降圧レギュレータの小信号モデル
Vo
R2
C3
VFB
R3
VREF
-
VCOMP
GM
+
R6
C7
C6
必要とするリップル電圧レベルに適合する必要なコンデン
サ容量は、次式で計算できます。より容量の大きいコンデン
サを使用することもあります。
低 ESR のセラミック・コンデンサの場合、
Rc
RT
GAIN (VLOOP (S(fi))
セラミック・コンデンサは総合的性能に優れ、高い信頼性も
ありますが、実際の使用回路での容量について考慮する必要
があります。セラミック・コンデンサは、大きいピーク・
ツー・ピーク電圧振幅を使用して DC バイアスがない状態で
仕様を定めています。DC/DC コンバータ・アプリケーショ
ンでは、これらの条件は現実を反映していません。その結
果、実容量が表記容量より大幅に小さくなっていることがあ
ります。実際のアプリケーションでの容量を決めるには、
メーカーのデータシートを調べてください。ほとんどのメー
カーは容量 -DC バイアス特性を公表していますので、DC バ
イアスが容量に与える影響について容易に対応することが
できます。AC 電圧の影響については、あまり公表されてい
ませんが、容量低下はおよそ 20% 超であると仮定すれば通
常は十分です。これらを考慮すると、実容量は公称値より
50% 低いことがあるので、設計計算にはこの値を使用する必
要があります。上記問題があるにしても、セラミック・コン
デンサは信頼性が高く ESR がきわめて低いため、多くのア
プリケーションに適しています。
vo^
RLP
+
インダクタ電流のフィルタリングには出力コンデンサが必
要です。電流モード制御ループの採用により、低 ESR セラ
ミック・コンデンサを使用することができ、プリント基板上
の回路実装面積を大幅に削減できます。電解コンデンサやポ
リマー・コンデンサも使用できます。
I
V OUTripple = --------------------------------------8 F SW C OUT
^
iL
図 48. タイプ II 補償回路
タイプ II 補償回路の回路を図 48 に、伝達関数を式 8 に示し
ます。
S 
S
 1 + ------------ 1 + -------------

GM  R 3
 cz1 
 cz2
v̂ COMP
A v  S  = -------------------- = -------------------------------------------------------- -------------------------------------------------------------- C6 + C7    R2 + R3  
S
S
v̂ FB
S 1 + -------------  1 + -------------





cp1
cp2
（式 8）
電解コンデンサの場合、
V OUTripple = I*ESR
（式 7）
ループ補償の設計
COMP ピンが VCC に接続されていない場合、COMP ピンは
外付けループ補償用に有効になります。ISL85410 は、一定
周波数のピーク電流モード制御アーキテクチャを用いて、高
速ループ過渡応答を実現しています。ハイサイド MOSFET
に並列に接続した正確な電流センス・パイロット・デバイス
をピーク電流制御と過電流保護の両方に使用しています。イ
ンダクタ・ピーク電流は一定ですのでインダクタを状態変数
と見なす必要はなく、系は一次系になります。電圧モード制
御と比べて、タイプ II 補償回路を設計してループを安定化す
るほうがはるかに簡単です。ピーク電流モード制御には本
来、入力電圧フィード・フォワード機能が備わっているた
め、良好なライン・レギュレーションが得られます。図 47
に同期整流型降圧レギュレータの小信号モデルを示します。
17
ここで、
R2 + R3
C6 + C7
1
1
 cz1 = --------------- ,  cz2 = ---------------  cp1 = -----------------------  cp2 = ----------------------R6 C6 C7
C3 R2 R3
R6 C6
R2 C3
補償回路の設計目標は以下のとおりです。
高 DC ゲイン
ループ帯域幅 fc：100kHz 未満
ゲインマージン：>10dB
位相マージン：>40°
補償回路の設計手順は以下のとおりです。
クロスオーバー周波数 fc におけるループゲインはユニティ
ゲインです。そこで、補償回路の抵抗 R6 は式 9 で求められ
ます。
FN8375.5
2015 年 3 月 12 日
ISL85410
60
（式 9）
45
GM は各位相の電圧誤差アンプのトランスコンダクタンス
gm の和です。補償回路のコンデンサ C6 は式 10 で与えられ
ます。
Ro Co Vo Co
Rc Co 1
C 6 = --------------- = --------------- ,C 7 = max (--------------,----------------)
R6
Io R6
R 6 f s R 6
（式 10）
30
GAIN (dB)
2f c V o C o R t
3
R 6 = ---------------------------------- = 22.75 10  f c V o C o
GM  V FB
高 DC ゲインを得るために、補償回路の 1 つのポールをゼロ
周波数に配置し、もう 1 つのポールをスイッチング周波数の
1/2 か ESR ゼロ周波数のいずれか、式 10 で低いほうに配置
します。必須ではありませんが、ゼロを追加すると位相マー
ジンが向上します。CZ2 は R2 と C3 で構成されるゼロです。
0
-15
-30
100
1k
10k
100k
1M
FREQUENCY (Hz)
180
補償回路のゼロはクロスオーバー周波数 fc の 2 ～ 5 倍の周
波数に配置します。
1
C 3 = ---------------f c R 2
15
150
（式 11）
例：VIN = 12V、VO = 5V、IO = 1A、fs = 500kHz、R2 = 90.9k、
Co = 22µF/5mΩ、L = 39µH、fc = 50kHz のとき、補償回路の
抵抗 R6 は、以下のようになります。
3
R 6 = 22.75 10  50kHz  5V  22F = 125.12k
（式 12）
R6 として、上記の値に最も近い入手可能な素子の標準値
124k を使用します。
5V  22 F
C 6 = ------------------------------ = 0.88nF
1A  124k
（式 13）
PHASE (°)
120
90
60
30
0
100
1k
10k
FREQUENCY (Hz)
100k
1M
図 49. ループゲインのシミュレーション結果
レイアウトに関する考慮事項
5m  22F
1
C 7 = max (---------------------------------,----------------------------------------------------) = (0.88pF,5.1pF)
  500kHz  124k
124k
（式 14）
C6 と C7 についても同様に、上記の値に最も近い入手可能な
素子の標準値を使用します。VCOMP と GND との間におよそ
3pF の寄生容量が存在するため、C7 の実装は必須ではありま
せん。C6 = 1500pF を使用し、C7 は開放とします。
1
C 3 = -------------------------------------------------- = 70pF
  50kHz  90.9k
（式 15）
また、C3 = 68pF を使用します。C3 によって、前述の推定値
よりもループ帯域幅が増加することがある点に注意してく
ださい。図 49 に電圧ループゲインのシミュレーション結果
を示します。ループ帯域幅は 75kHz、位相マージンは 61°、
ゲインマージンは 6dB が得られています。ゲインマージンを
もっと大きくすることが必要な場合があります。そのときは
R6 を 20% ～ 30% だけ小さくすれば、ゲインマージンを大き
くできます。実際に、セラミック・コンデンサは、タイプに
よっては電圧および温度に関してかなりのディレーティン
グを必要とします。詳細については、セラミック・コンデン
サのデータシートをご覧ください。
18
電源コンバータのレイアウトを適切に行えば、EMI とノイズ
を最小限に抑え、設計の最初のパスでの成功を確実にしま
す。プリント基板レイアウトは、複数の形式でインターシル
のウェブサイトに掲載されています。さらに、図 50 を用い
てプリント基板レイアウトの重要なポイントを明らかにし
ます。実際に、ISL85410 のプリント基板レイアウトはきわ
めて単純です。
グラウンド層のある多層式プリント基板を推奨します。図 50
は、コンバータにおける重要な部品の接続を示しています。
コンデンサ CIN と COUT は、それぞれ複数の物理コンデンサ
で構成される場合もあります。最も重要な接続は、PGND ピ
ンとパッケージのグラウンド・パッドの接続と、ビアを介し
たグラウンド・パッドとシステムのグラウンド層との直接接
続です。グラウンド・パッドをシステムのグラウンド層へ接
続することによって、リターン電流すべてが流れる低イン
ピーダンスの経路を確保します。同時に、これは熱を放散さ
せる優れた熱特性をもつ経路にもなります。この接続の後、
入力コンデンサに高周波用積層セラミック・コンデンサ
(MLCC) を使用して、VIN ピンの近くに配置します。このコ
ンデンサに接続したコンデンサパッドを、ビアを介してシス
テムのグラウンド層に直接接続します。
ブートストラップ・コンデンサをプリント基板上でコント
ローラ IC と反対側の位置に配置するのは容易です。2 つの
ビアを介して、このコンデンサを直接 BOOT ピンと PHASE
ピンに接続します。
1µF の積層セラミック・コンデンサを VCC ピンの近くに配
置し、そのコンデンサの反対側のリードをシステムのグラウ
ンド層にビアで直接接続してください。
帰還抵抗分圧回路は FB ピンの近くに配置し、帰還部品の経
路がいずれも PHASE や BOOT の近くを通らないようにして
ください。SS、COMP および FS に外付け部品を接続する場
合も、上記の注意事項を守ってください。
FN8375.5
2015 年 3 月 12 日
ISL85410
CSS
RFS
CVCC
CVIN
L1
COUT
図 50. プリント基板の電源層とアイランド
19
FN8375.5
2015 年 3 月 12 日
ISL85410
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ
ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。
日付
レビジョン
変更点
2015 年 3 月 12 日
FN8375.5
•1 ページの、すべての 36V を 40V へ変更し、図 2 を更新。
•6 ページの、「絶対最大定格」

VIN ～ GND、最大を「+42V」から「+43V」に更新

PHASE ～ GND、最大を「43V」から「+44V」に更新

EN ～ GND、最大を「+42V」から「+43V」に更新
•「推奨動作条件」の電源電圧の最大値を「36V」から「+40V」に更新
•「電気的仕様」の Vin を「36V」から「40V」に更新。
•8 ページの図 9 を更新。
•14 ページの「詳細説明」の電圧範囲を「+36V」から「+ 40V」に更新。
2014 年 2 月 25 日
FN8375.4
14 ページの「パワーオン・リセット」で 10μA を 2μA に変更。
2014 年 1 月 17 日
FN8375.3
5 ページの「機能ブロック図」で Internal=50μs, External=230μs を Internal=50μA/V,
External=230μA/V に、600mA/Amp を 500mV/A に変更。
14 ページの「詳細説明」で 0.9A を 1.5A に変更。
14 ページの「パワーオン・リセット」で 1μA を 10μA に変更。
14 ページの「PWM 制御方式」の最後のパラグラフで「50μs に対して、外付け RC 回路使用時は
220μs」を「50μA/V に対して、外付け RC 回路使用時は 230μA/V」に、1 つめのパラグラフで
600mA/Amp を 500mV/A に変更。
15 ページの「過電流保護」で 0.9A を 1.5A に変更
2013 年 11 月 22 日
FN8375.2
初版
インターシルについて
インターシルは、革新的なパワーマネジメントと高精度アナログ・ソリューションのプロバイダとして世界をリードしてい
ます。インターシルの製品は、産業用機器 / インフラ、モバイル・コンピューティング、ハイエンド・コンシューマの分野で
特に規模の大きな市場向けに開発されています。インターシルの詳細については、ウェブサイト www.intersil.com を参照して
ください。
最新のデータシート、アプリケーション・ノート、関連ドキュメント、関連部品は、www.intersil.com/jp に記載のそれぞれの
製品情報ページを参照してください。本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。信頼
性に関するデータは rel.intersil.com/reports/search.php を参照してください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9001 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた
します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
20
FN8375.5
2015 年 3 月 12 日
ISL85410
パッケージ寸法図
L12.4x3
12 LEAD DUAL FLAT NO-LEAD PLASTIC PACKAGE
Rev 2, 7/10
3.30 +0.10/-0.15
4.00
6
PIN 1
INDEX AREA
2X 2.50
A
10X 0.50
PIN #1 INDEX AREA
B
6
1
12 X 0.40 ±0.10
6
1.70 +0.10/-0.15
3.00
(4X)
0.15
7
12
上面図
0.10M C A B
4 12 x 0.23 +0.07/-0.05
底面図
SEE DETAIL "X"
( 3.30)
6
0.10 C
1
C
1.00 MAX
SEATING PLANE
0.08 C
側面図
2.80
( 1.70 )
C
0.2 REF
5
12 X 0.60
7
12
0 .00 MIN.
0 .05 MAX.
( 12X 0.23 )
( 10X 0 .5)
"X" の詳細
推奨ランドパターンの例
NOTE：
1.
寸法の単位は mm です
( ) 内の寸法は参考値です。
2.
寸法と公差は ASME Y14.5m-1994 に従っています。
3.
特記のない限り、公差は DECIMAL ±0.05 です。
4.
寸法は金属端子に適用され、
端子先端から 0.15mm ～ 0.30mm のポイントで計測した値です。
5.
タイバー( 示されている場合 ) は非機能性です。
6.
1 ピンの識別子はオプションですが、
表示されているゾーン内に配置されます。
1 ピンの識別子は
7.
JEDEC MO-229 V4030D-4 issue E に準拠しています。
モールドまたはマーキングで示されます。
21
FN8375.5
2015 年 3 月 12 日