1-2-2 2相ステッピングモータバイポーラ駆動用IC
A4983SET
4W1-2相励磁・マイクロステップ対応
アレグロマイクロシステムズ社製品
☆新規設計には、A4988SETのご使用を推奨いたします。
■特長
■絶対最大定格
・ 低ON抵抗出力
（source側0.45Ω、sink側0.37Ω）
・ 自動電流減衰モード選択／検知機能搭載
・ 低損失同期整流内蔵
・ 電源電圧低下検出保護機能（UVLO）、
熱保護機能搭載（TSD）
・ 出力ドライバにおける貫通電流を防ぐ
デッドタイム機能搭載
項 目
主電源電圧
記 号
VBB
出力電流＊1
定格値
35
±2.0
±2.5
−0.3∼7.0
0.5
4
3.91
−20∼85
150
−55∼150
Iout
ロジック入力電圧
検出電圧
REF入力電圧
パッケージパワー損失＊2
動作周囲温度
ジャンクション温度＊3
保存温度
VIN
VSENSE
VREF
PD
Ta
Tj
Tstg
単 位
V
A
A
V
V
V
W
℃
℃
℃
条 件
連続
Duty Cycle<20%
＊4
＊1： 出力電流はデューティサイクル、周囲温度、放熱状態によって制限をうけることがあります。いかなる使用条件下においても、
決して、指定された定格電流および最大接合部温度（Tj＝＋150℃）
を超えないようにしてください。
＊2： 周囲温度（Ta）が＋25℃以上の場合は、
−31．
25mW／℃
（JEDEC基準4層基板（High K）使用時）、
にてディレーティン
グが必要となります。
＊3：ジャンクション温度（Tj）が＋150℃を超すような異常条件下で使用した場合、
デバイス内のサーマルシャットダウン回路が動
作しますが、
このような条件下での使用は、極力、避けてください。
＊4： JEDEC基準4層基板（High K）にて測定。
■電気的特性
項 目
記 号
min.
規格値
typ.
max.
8
0
3
−
−
−
−
−
−
−
−
−
−
−
−
−
0.35
0.3
−
−
−
−
−
−
−
−
35
35
5.5
0.45
0.37
1.2
1.2
4
2
10
8
5
10
V
V
V
Ω
Ω
V
V
mA
mA
μA
mA
mA
μA
動作状態
スリープモード
−
−
＜1.0
＜1.0
100
100
300
1000
30
30
−
−
−
−
−
475
−
0.3VDD
20
20
−
−
500
1300
40
37
4
3
±15.0
±5.0
±5.0
800
V
V
μA
μA
kΩ
kΩ
mV
ns
μs
μs
V
μA
％
％
％
ns
VIN(0)
VIN(1)
VIN＝0.7VDD
VIN＝0.3VDD
165
15
2.7
0.1
−
−
3
−
℃
℃
V
V
単 位
条 件
出力部
主電源電圧範囲
VBB
Logic電源電圧範囲
VDD
ＭＯＳＦＥＴ ON抵抗
RDSON
FETボディーDi順電圧
VF
主電源電流
IBB
ロジック電源電流
IDD
Source, Iout ＝ −1.5A
Sink, Iout ＝ 1.5A
Source, Iout ＝ −1.5A
Sink, Iout ＝ 1.5A
Fpwm < 50KHz
動作状態、出力OFF時
スリープモード
Fpwm < 50KHz
出力OFF時
スリープモード
制御部
電流トリップレベルエラー＊3
errI
クロスオーバーデッドタイム
TDT
0.7VDD
−
−20
−20
−
−
150
700
20
23
0
−3
−
−
−
100
Tj
TJHYS
UVLO
UVHYS
−
−
2.35
0.05
ロジック入力電圧
ロジック入力電流
マイクロステップセレクト2
マイクロステップセレクト3
Logic入力電圧ヒステリシス
ブランキング時間
VIN(1)
VIN(0)
IIN(1)
IIN(0)
MS2
MS3
Vhys(IN)
tBLANK
固定OFF時間
tOFF
REF入力電圧範囲
REF端子入力電流
VREF
IREF
OSC > 3V
ROSC＝25KΩ
VREF ＝ 2V, ％ITreipMAX＝38.27％
VREF ＝ 2V, ％ITreipMAX＝70.71％
VREF ＝ 2V, ％ITreipMAX＝100.00％
保護機能
過熱保護動作温度
過熱保護ヒステリシス
低電圧保護動作電圧
低電圧保護ヒステリシス
＊1：Typデータは設計情報として使用してください。
＊2：表中の負電流は製品端子から流れ出る電流を示しております。
＊3：EG=({VREF/8}-VSENSE)/(VREF/8)
122
IC
VDD電圧、立ち上がり時
A4983SET
■内部ブロック図
0.22µF
0.1µF
VREG
VDD
ROSC
Current
Regulator
CP1
CP2
Charge
Pump
OSC
VCP
0.1µF
DMOS Full Bridge
REF
VBB1
OUT1A
OUT1B
PWM Latch
Blanking
Mixed Decay
SENSE1
Gate
Drive
STEP
DIR
RESET
Translator
MS1
DMOS Full Bridge
VBB2
RS1
Control
Logic
OUT2A
MS2
OUT2B
MS3
PWM Latch
Blanking
Mixed Decay
ENABLE
SENSE2
SLEEP
DAC
RS2
VREF
■端子配置図
VBB2
SENSE2
OUT2A
NC
OUT1A
SENSE1
VBB1
■外形図
28
27
26
25
24
23
22
OUT2B
1
21
OUT1B
ENABLE
2
20
NC
GND
3
19
DIR
CP1
4
18
GND
CP2
5
17
REF
VCP
6
16
STEP
NC
7
15
VDD
（単位：mm）
5.15 .203
4.85 .191
A
B
28
Pin番号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
MS2
12
13
1
2
A
5.15 .203
4.85 .191
14
SLEEP
MS1
記号
OUT2B
ENABLE
GND
CP1
CP2
VCP
NC
VREG
MS1
MS2
MS3
RESET
ROSC
SLEEP
VDD
STEP
REF
GND
DIR
NC
OUT1B
VBB1
SENSE1
OUT1A
NC
OUT2A
SENSE2
VBB2
11
ROSC
10
MS3
9
RESET
8
VREG
A4983SET-T
機 能
出力端子2B
ENABLE/DISABLE切り替え入力端子
グランド端子
チャージポンプ汲み上げ用端子1
チャージポンプ汲み上げ用端子2
チャージポンプ電圧端子
ノンコネクション
内部レギュレータ出力端子
励磁方式設定端子1
励磁方式設定端子2
励磁方式設定端子3
リセット入力端子
固定OFF時間設定端子
スリープ入力端子
ロジック電源入力端子
励磁信号入力端子
電流検出基準電圧入力端子
グランド端子
回転方向入力端子
ノンコネクション
出力端子1B
主電源入力端子1
電流検出端子1
出力端子1A
ノンコネクション
出力端子2A
電流検出端子2
主電源入力端子2
28X
28X
0.30 .012
NOM
0.50 .020
NOM
28
4X0.20 .008
MIN
1.09 .043
REF
1.00 .039
0.80 .031
0.20 .008
REF
0.05 .002
0.00 .000
4X0.20 .008
MIN
1
2
3.15 .124
NOM
4.96 .195
NOM
C
0.30 .012
0.18 .007
0.10 [.004] M C A B
0.05 [.002] M C
0.50 .020
24X0.20 .008
MIN
C
SEATING
PLANE
0.08 [.003] C
0.56 .022
REF
R0.25
REF
.010
B
2
1
3.15 .124
NOM
5.0 .197
NOM
28
3.15 .124
NOM
4.96 .195
NOM
3.15 .124
NOM
5.0 .197
NOM
IC
123