富士時報 Vol.81 No.6 2008 高効率降圧コンバータ IC「FA7743N」 特 集 大和 誠（おわ まこと） 山田谷 政幸（やまだや まさゆき） 一岡 明（いちおか あきら） まえがき １に示し，特徴を以下に述べる。 近年，フラットテレビに代表されるデジタル家電の急速 . IC の特徴 な普及や産業用市場の拡大に伴い，12 〜 24 V の電圧から 電源回路に対しては，高効率化，構成部品点数の削減， の降圧コンバータの需要が急速に拡大してきている。製品 高信頼性化，低電圧化の要求が強く求められている。これ の高効率化，小型化，高信頼性出力電圧の低電圧化には降 らの要求に応えるため，IC は以下の特徴を持っている。 高効率・小型化 （ 1） 圧コンバータの対応が必要となっている。 こ れ ま で 富 士 電 機 で は， 入 力 電 圧 45 V， 発 振 周 波 数 内蔵する降圧コンバータのスイッチング素子としてハイ 400 kHz，1.5 A 出 力 の パ ワ ー MOSFET（Metal-Oxide- サイド n チャネル MOSFET を採用した。従来の p チャ Semiconductor Field-Effect Transistor）と PWM（Pulse ネル MOSFET を用いた場合に比べてパワー MOSFET の Width Modulation）制御回路をワンチップ化した降圧非 面積を小さくすることができ，入力容量を削減することが 同期整流コンバータ IC の製品化を行ってきた。 できる。これにより効率改善および高周波動作を可能とし， 今回，市場要求に対応するため，従来機種より高効率化， 高周波化，高信頼性化，低電圧化および外付け部品削減を 小型パッケージの採用が可能となった。 部品点数削減 （ 2） スイッチング素子としてパワー MOSFET を同一チップ 図るため，45 V 耐圧，低オン抵抗のパワー MOSFET を 用いたハイサイド n チャネル MOSFET 内蔵，位相補償内 蔵，電流モード制御，ヒカップ動作を採用した高信頼性製 表 FA7743Nの電源仕様 品の降圧コンバータ IC「FA7743N」を開発したので，そ の概要を紹介する。 製品の概要 項 目 電源（VCC端子）電圧 9∼45 V 出力電圧設定 外部設定 最大負荷電流 1.5 A 動作周波数（固定） 今回開発した FA7743N の外観を 図 1，電源の仕様を 表 図 降圧コンバータ IC の外観 3.9 W 周囲温度 −20∼＋85 ℃ 回路方式 降圧非同期整流モード パワーMOSFET駆動方式 ハイサイドNMOS駆動 イネーブル機能 L：動作 H：待機 スタンバイ電流 10 A 内蔵位相補償 ソフトスタート タイマラッチ 保護回路 外付け容量にて時間設定 内蔵にて時間設定 低電圧保護 6.5 V 過電流保護 3. 5 A 過熱保護 パッケージ 145 ℃ Epad-SOP8 （エクスポーズドパット付き） 山田谷 政幸 一岡 明 スイッチング電源制御 IC の開発 電源 IC の設計開発を経て，電源 スイッチング電源制御 IC の開発 に従事。現在，富士電機デバイス デバイスの企画，開発に従事。現 に従事。現在，富士電機デバイス テクノロジー株式会社半導体開発 在，富士電機デバイステクノロ テクノロジー株式会社半導体開発 営業本部開発統括部ディスクリー ジー株式会社半導体開発営業本部 営業本部開発統括部ディスクリー ト・IC 開発部。 営業統括部営業推進部。電気学会 ト・IC 開発部。 会員。 424（ 44 ） 500 kHz 許容損失 位相補償 大和 誠 仕 様 高効率降圧コンバータ IC「FA7743N」 富士時報 Vol.81 No.6 2008 図 機 種 従来機種 効 率 90.7 % 88.6 % 動作周波数 500 kHz 120 kHz 位 相 補 償 2個 4個 短 絡 保 護 ヒカップ＋タイマラッチ タイマラッチ 最低動作電圧 V in ＝6.0 V V in ＝9.0 V SS ENB VREF CREG ON/OFF UVLO VREG BOOST Hicup control Soft start Slope compen -sation Oscillator TSD Current sense Σ に内蔵したほか，位相補償，ブートストラップ用ダイオー ＋ ドを内蔵し，外付け部品点数を削減した。 OTA IN − 信頼性 （ 3） 負荷短絡時にヒカップ動作により出力を停止および再起 ＋ − S R VCC OCP Q PWM logic control Comparator Timer latch SCP High side driver Sense MOS OUT GND 動させることで，電源を保護する。また，万が一整流用の ダイオードが外れた場合には，それを検知し電源動作を停 止することにより IC および電源回路の破損を防止してい 定された電流値を超えた場合，スイッチングをオフさせる る。 出力の低電圧化 （ 4） 内部基準電圧の低電圧化により，出力電圧を 1.0 V まで 設定可能として負荷の低電圧化を実現している。 従来機種との比較 （ 5） パルスバイパルス式過電流制限回路を内蔵している。さら にこの過電流状態が一定回数連続した場合，SS 端子の外 付けコンデンサで設定される期間はスイッチングを休止さ せ，その後ソフトスタート動作により再起動するヒカップ FA7743N は従来機種に比べ， 表 2 に示すように電源回 式過電流制限回路を採用した。内蔵タイマラッチカウンタ 路の高効率化，部品点数の削減，高信頼性化，低電圧化が による設定時間内は，過電流状態が解除するまでこの一連 可能となった。 の動作を繰り返す。 これにより過電流が発生し，タイマラッチによってス . 動作説明 イッチングが停止するまでスイッチングが継続すると，ス 図 2 に内部ブロック図を示し，その詳細を以下に述べる。 イネーブル回路（ENB 端子，ON/OFF） （ 1） ENB 端子を制御し外部信号により電源出力の起動・停 イッチング素子が過熱することを防ぎ高信頼性を実現して いる。 タイマラッチ式出力短絡保護回路（Timer latch SCP） （ 6） 電源回路の出力が短絡などで一定時間低下を継続した場 止を設定することができる。停止時は消費電流を 10 µA 合にスイッチングを停止させるため，タイマラッチ式短絡 に抑える。 ソフトスタート回路（SS 端子，Soft start） （ 2） 起動時の DC-DC 保護回路を内蔵している。出力電圧を帰還する IN 端子電 コンバータ回路のラッシュ電流，出力 圧が 0.6 V 以下の状態が 65 ms 以上継続するとスイッチン 電圧のオーバシュートを抑制する回路である。エラーア グを停止させる。このタイマラッチの設定時間は内部で ンプの非反転入力に接続される基準電圧を SS 端子により 固定されている。タイマラッチによるスイッチング停止後 0 V から 0.8 V まで徐々に上昇させることにより実現して は，電源電圧または ENB 端子の再投入（オフ / オン動 いる。この動作は SS 端子にコンデンサを接続するだけで 使用でき，その容量により任意に時間を設定することがで 作）により再起動が可能である。 低電圧保護回路（UVLO） （ 7） 電源電圧低下時の回路誤動作を防止する機能である。入 きる。 エラーアンプ回路（IN 端子，OTA） （ 3） 0.8 V＋ −1% の基準電圧を非反転して入力し，電源出力電 圧を帰還している IN 端子を反転して入力し制御を行って 力電圧上昇時は 6.5 V 以下，降下時は 5.5 V 以下でスイッ チング出力を停止する。 過熱保護回路（TSD） （ 8） IC 動作中にチップ内の温度上昇を監視し，145 ℃以上で いる。位相補償は内蔵しており，エラーアンプの出力端子 は設けていない。 発振器回路（Oscillator） （ 4） 発振周波数は 500 kHz で内蔵したコンデンサと抵抗で固 スイッチングを停止し出力電圧は低下する。温度が 95 ℃ まで低下すると，ソフトスタートにより出力電圧は再起動 する。 定している。 応用回路例 パルスバイパルスおよびヒカップ回路（SS 端子， （ 5） Soft start ，Hicup control） スイッチング時のハイサイド n チャネル MOSFET に流 れる電流を監視し，スイッチング周期ごとに IC 内部で設 . 回路構成 FA7743N の応用回路の一例を 図 3 に示す。入出力のコ 425（ 45 ） 特 集 FA7743N 項 目 FA7743N の内部ブロック図 Dmin 従来機種との比較 Set pulse 表 富士時報 Vol.81 No.6 2008 図 高効率降圧コンバータ IC「FA7743N」 FA7743N の応用回路例 Vin 特 集 Vo L 9∼45 V 1 VCC OUT 8 2 ENB BOOST 7 CB CV CIN R6 CREG 6 3 SS ENB CS 4 GND Low：enable 5 V/1.5 A IL C1 R1 R4 R2 IN 5 D1 CR CO R3 GND GND D1 図 ダイオード SD863-06 （富士電機製） CR セラミックコンデンサ 0.1 F R3 チップ抵抗 10 kΩ L コイル 22 H CV セラミックコンデンサ 0.1 F R4 チップ抵抗 1 kΩ CIN セラミックコンデンサ 47 F CS セラミックコンデンサ 0.022 F R5 チップ抵抗 680 kΩ CO セラミックコンデンサ 10 F×２個 CB セラミックコンデンサ 0.1 F R6 チップ抵抗 22 Ω C1 セラミックコンデンサ 220 pF R1 チップ抵抗 51 kΩ C2 セラミックコンデンサ 1,000 pF R2 チップ抵抗 1.5 kΩ FA7743N の電源効率特性 図 FA7743N の起動波形 100 効率（％） V in ＝12 V 5 V 出力設定 95 V in ＝24 V OUT V in ＝36 V 90 Vo 85 80 75 70 図 SS 0 0.2 0.4 0.6 0.8 1.0 I out（A） 1.2 1.4 1.6 FA7743N のロードレギュレーション さらにハイサイド n チャネル MOSFET 駆動用のダイオー ドを IC に内蔵しているため，外付け部品を削減して省ス 1.0 V in ＝12 V 5 V 出力設定 0.5 V in ＝36 V 0 V out（％） ペースを実現している。 V in ＝24 V . 図 4 は，FA7743N の出力電圧が 5 V 設定時の電源効率 −0.5 特性であり，最大 90.7% を達成している。 −1.0 図 5 は，同じ条件での出力電圧の負荷電流依存性であり， −1.5 −2.0 効率特性・ロードレギュレーション 負荷電流が 1.5 A でも最大−0.7% と良好な特性を得ている。 0 0.2 0.4 0.6 0.8 1.0 I out（A） 1.2 1.4 1.6 . ソフトスタート電源起動 図 6 に，FA7743N の出力電圧起動波形を示す。出力電 圧（Vo）はソフトスタート（SS）により，緩やかに定格 ンデンサはすべてセラミックコンデンサを採用し，小型化 出力電圧まで上昇する。このソフトスタート時間は入力の および高信頼性を実現している。一部の位相補償を内蔵し， 電源電圧に依存せず一定となる。 426（ 46 ） 高効率降圧コンバータ IC「FA7743N」 富士時報 Vol.81 No.6 2008 図 定回数繰り返した後にスイッチングが停止し，同時に SS FA7743N のヒカップ動作波形 端子に接続されたコンデンサの放電が開始する。コンデン 絡が解除されているため，ソフトスタートにて再起動を行 OUT Vo い出力は定格電圧に復帰する。 . タイマラッチ停止 図 8 に，FA7743N の出力電圧がタイマラッチ時間以上 出力短絡 短絡を継続したときの波形を示す。出力短絡後，タイマ SS ラッチ時間をカウントしている間は，ヒカップ動作にて間 欠的にスイッチングを行うが，この間に出力短絡が解除さ れないため，タイマラッチ時間が経過後にスイッチングは 停止し，電圧出力も停止する。これにより，短絡が継続し た場合でも，電源回路は安全に停止する。 図 FA7743N のタイマラッチ動作波形 あとがき 65 ms 新 規 に 開 発 し た 45 V 耐 圧 の ハ イ サ イ ド n チ ャ ネ ル OUT MOSFET を内蔵し，1.5 A 出力の降圧コンバータ IC の概 要を紹介した。 Vo SS デジタル家電の急速な普及や，通信および産業用市場の 拡大によりこれらの機器の電源として，小型化，高効率化， 高信頼性化の要求が今後ますます高くなっていくと考えら れる。富士電機では本製品の市場展開により，これらの市 IL 場の要求に応えていく所存である。 参考文献 藤 井 優 孝， 米 田 保．1 チ ャ ネ ル 出 力 降 圧 型 DC-DC コ ン （ 1） バータ IC．富士時報．vol.79, no.5, 2006, p.402-404. . ヒカップ動作 図 7 に，FA7743N の出力電圧が一時的に短絡し復帰す 山田谷政幸，佐々木修．降圧同期整流コンバータ IC．富 （ 2） 士時報．vol.80, no.6, 2007, p.420-423. るときの波形を示す。パルスバイパルスの過電流保護を一 427（ 47 ） 特 集 サを放電後，再充電・再放電動作を行っている間に出力短 ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。